JP2013131829A - 可変利得増幅器 - Google Patents

可変利得増幅器 Download PDF

Info

Publication number
JP2013131829A
JP2013131829A JP2011278449A JP2011278449A JP2013131829A JP 2013131829 A JP2013131829 A JP 2013131829A JP 2011278449 A JP2011278449 A JP 2011278449A JP 2011278449 A JP2011278449 A JP 2011278449A JP 2013131829 A JP2013131829 A JP 2013131829A
Authority
JP
Japan
Prior art keywords
impedance unit
variable
impedance
gain
switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011278449A
Other languages
English (en)
Other versions
JP5809554B2 (ja
Inventor
Ryo Kitamura
遼 北村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2011278449A priority Critical patent/JP5809554B2/ja
Priority to CN201280031825.9A priority patent/CN103620956B/zh
Priority to US14/131,819 priority patent/US9035700B2/en
Priority to PCT/JP2012/007802 priority patent/WO2013094138A1/ja
Publication of JP2013131829A publication Critical patent/JP2013131829A/ja
Application granted granted Critical
Publication of JP5809554B2 publication Critical patent/JP5809554B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/193—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/008—Control by switched capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G9/00—Combinations of two or more types of control, e.g. gain control and tone control
    • H03G9/02—Combinations of two or more types of control, e.g. gain control and tone control in untuned amplifiers
    • H03G9/12—Combinations of two or more types of control, e.g. gain control and tone control in untuned amplifiers having semiconductor devices
    • H03G9/14—Combinations of two or more types of control, e.g. gain control and tone control in untuned amplifiers having semiconductor devices for gain control and tone control
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45394—Indexing scheme relating to differential amplifiers the AAC of the dif amp comprising FETs whose sources are not coupled, i.e. the AAC being a pseudo-differential amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Control Of Amplification And Gain Control (AREA)

Abstract

【課題】周波数が上がるにつれて生じるゲインの帯域内偏差を低減する。
【解決手段】可変利得増幅器１００は、トランジスタ１１０と、ＦＢインピーダンス部１２０と、ソースインピーダンス部１３０と、ドレインインピーダンス部１４０と、ゲイン制御部１５０と、周波数特性制御部１６０とを含む構成である。ゲイン制御部１５０は、ＦＢインピーダンス部１２０、ソースインピーダンス部１３０及びドレインインピーダンス部１４０のうちいずれかのインピーダンス部のインピーダンスを可変させ、ゲインの制御信号を出力する。周波数特性制御部１６０は、ゲインの制御信号を基に、いずれかのインピーダンス部と異なるインピーダンス部のインピーダンスを可変させる。
【選択図】図１

Description

本発明は、無線通信において信号レベルを増幅する可変利得増幅器に関する。
可変利得増幅器は、例えば携帯電話機又は無線ＬＡＮ（Local Area Network）に対応した通信端末において用いられ、無線通信における信号レベルを増幅する。図１８は、従来の可変利得増幅器１０００の回路構成の一例を示す回路図である。ＺＦＢ、ＺＳ、ＺＤは、それぞれトランジスタＴｒのドレイン端子とゲート端子との間のインピーダンス、トランジスタＴｒのソース端子とグランドとの間のインピーダンス、トランジスタＴｒのドレイン端子と電源端子との間のインピーダンスを表す。可変利得増幅器１０００は、ＺＦＢ、ＺＳ及びＺＤのうち少なくとも１つのインピーダンスを変化させることにより、数式（１）にて表されるゲインを変化する。
Figure 2013131829
ｇｍはトランジスタＴｒの相互コンダクタンスを表す。図１９は、従来の可変利得増幅器１０００のゲイン特性の一例を示すグラフである。図１９（ａ）はインピーダンスＺＦＢに対するゲイン、図１９（ｂ）はインピーダンスＺＳに対するゲイン、図１９（ｃ）はインピーダンスＺＤに対するゲインをそれぞれ表す。ＺＦＢ又はＺＤの値が大きくなるにつれてゲインが大きくなり、ＺＳの値が小さくなるにつれてゲインは大きくなる。
可変利得増幅器は、インピーダンスをアナログ電圧によって制御するアナログ制御可変利得増幅器と、インピーダンスをデジタル信号によって制御するデジタル制御可変利得増幅器との２種類に分類できる。デジタル制御可変利得増幅器は、アナログ制御可変利得増幅器に比べ、デジタル−アナログ変換器（ＤＡＣ：Digital Analog Converter）が不要となり、実装面積及び消費電流を低減できる。
デジタル制御可変利得増幅器に関する先行技術として、例えば特許文献１の可変利得増幅器が知られている。特許文献１の可変利得増幅器は、差動入力信号を増幅し、差動出力信号として出力する差動入力型のデジタル制御可変利得増幅器である。特許文献１の可変利得増幅器は、差動対となる第１のトランジスタと第２のトランジスタとの各ソース端子間が、スイッチ、抵抗、スイッチの順に縦続接続されている。特許文献１の可変利得増幅器は、制御信号としてのデジタル信号によって２つのスイッチのＯＮ及びＯＦＦが制御され、第１及び第２の各トランジスタのソース−グラウンド間のインピーダンスが変化し、ゲインを可変する。
特開２００７−３２９６７５号公報
図２０は、スイッチの特性を説明する図である。図２０（ａ）は理想のスイッチ、図２０（ｂ）は理想のスイッチにおけるインピーダンスの絶対値の周波数特性を表す。図２０（ｃ）は実際のスイッチ、図２０（ｄ）は実際のスイッチにおけるインピーダンスの絶対値の周波数特性を表す。理想のスイッチでは、周波数に拘わらずインピーダンスが無限大となって、インピーダンスの周波数特性は一定となる。
一方、特許文献１の可変利得増幅器において縦続接続されている２つのスイッチでは、スイッチがＯＦＦであっても、実際には寄生容量ＣＳＷが生じている（図２０（ｃ）参照）。スイッチは、直流信号に対しては理想のスイッチとして動作する。ところが、交流信号に対してはＯＦＦであると寄生容量ＣＳＷが生じているため、周波数が上がるにつれてインピーダンスが下がる（図２０（ｄ）参照）。
図２１は、従来の可変利得増幅器の課題を説明する図である。周波数が上がるにつれてインピーダンスが下がると、所望のゲイン特性（図２１の点線参照）が得られず、信号帯域における最大ゲインと最小ゲインとの差である帯域内偏差が大きくなる。これにより、信号歪みが生じる。特に、広い信号帯域を持つ信号（例えば、ＷｉＧｉｇ（Wireless Gigabit）にて取り扱われる６０ＧＨｚの周波数帯域の信号）を用いる場合には、周波数が上がるとゲインの帯域内偏差が大きくなる。
本発明は、上述した従来の事情に鑑みてなされたものであって、周波数が上がるにつれて生じるゲインの帯域内偏差を低減する可変利得増幅器を提供することを目的とする。
本発明は、可変利得増幅器であって、入力信号が入力される制御端子と、基準電位に接続される基準側端子と、直流電源に接続される電源側端子とを含み、前記入力信号を増幅する増幅素子と、前記制御端子と前記電源側端子との間に接続されるＦＢインピーダンス部と、前記基準側端子に接続される基準側インピーダンス部と、前記電源側端子に接続される電源側インピーダンス部と、前記増幅素子のゲインを制御するゲイン制御部と、前記ゲインの周波数特性を制御する周波数特性制御部と、を備え、前記ゲイン制御部は、前記ＦＢインピーダンス部、前記基準側インピーダンス部及び前記電源側インピーダンス部のうちいずれかのインピーダンス部のインピーダンスを可変させ、前記ゲインの制御信号を出力し、前記周波数特性制御部は、前記ゲインの制御信号を基に、前記いずれかのインピーダンス部と異なるインピーダンス部のインピーダンスを可変させる。
本発明によれば、周波数が上がるにつれて生じるゲインの帯域内偏差を低減できる。
第１の実施形態の可変利得増幅器の回路構成を示す図 ゲイン設定値Ｇ１に対する周波数とゲインとの関係を示すグラフ ゲイン設定値Ｇ２に対する周波数とゲインとの関係を示すグラフ 第１の実施形態において用いられるルックアップテーブルの例を示す図、（ａ）ルックアップテーブルの第１例、（ｂ）ルックアップテーブルの第２例、（ｃ）ルックアップテーブルの第３例 ソースインピーダンス部の可変容量の回路構成の一例を示す図 （ａ）ＦＢインピーダンス部の変形例を示す図、（ｂ）スイッチ１２２にグランドに対する寄生容量（ＣＧＮ１，ＣＧＮ２）が生じている様子を示す図 第１の実施形態の可変利得増幅器の具体的な回路構成を示す図 第１の実施形態の可変利得増幅器において、差動対となる２つのトランジスタを用いて構成した場合の具体的な回路構成を示す図 差動対となる２つのトランジスタを用いて構成した変形例１の可変利得増幅器の回路構成を示す図 差動対となる２つのトランジスタを用いて構成した変形例２の可変利得増幅器の回路構成を示す図 第２の実施形態の可変利得増幅器の回路構成を示す図 第３の実施形態の可変利得増幅器の回路構成を示す図 第４の実施形態の可変利得増幅器の回路構成を示す図 第５の実施形態の可変利得増幅器の回路構成を示す図 第５の実施形態において用いられるルックアップテーブルの例を示す図 第６の実施形態の可変利得増幅器の回路構成を示す図 第６の実施形態において用いられるルックアップテーブルの例を示す図 従来の可変利得増幅器の回路構成の一例を示す回路図 従来の可変利得増幅器のゲイン特性の一例を示すグラフ、（ａ）インピーダンスＺＦＢに対するゲイン、（ｂ）インピーダンスＺＳに対するゲイン、（ｃ）インピーダンスＺＤに対するゲイン スイッチの特性を説明する図、（ａ）理想のスイッチ、（ｂ）理想のスイッチにおけるインピーダンスの絶対値の周波数特性、（ｃ）実際のスイッチ、（ｄ）実際のスイッチにおけるインピーダンスの絶対値の周波数特性 従来の可変利得増幅器の課題を説明する図
本発明に係る可変利得増幅器の各実施形態について、図面を参照して説明する。
（第１の実施形態）
図１は、第１の実施形態の可変利得増幅器１００の回路構成を示す図である。図１に示す可変利得増幅器１００は、トランジスタ１１０、ＦＢインピーダンス部１２０、ソースインピーダンス部１３０、ドレインインピーダンス部１４０、ゲイン制御部１５０、周波数特性制御部１６０、入力端子１７０、出力端子１８０及び電源端子１９０を含む構成である。
増幅素子としてのトランジスタ１１０は、入力信号が入力される制御端子としてのゲート端子１１１、直流電源に接続される電源側端子としてのドレイン端子１１２、基準電位（例えばグランド）に接続される基準側端子としてのソース端子１１３、及び出力端子１１４を含む構成である。
トランジスタ１１０は、ゲート端子１１１に入力された入力信号を増幅し、出力端子１１４から出力端子１８０に出力する。ドレイン端子１１２には、電源端子１９０及びドレインインピーダンス部１４０を介して、直流電圧が印加される。ソース端子１１３は、ソースインピーダンス部１３０を介して、接地される。
ＦＢインピーダンス部１２０は、抵抗１２１及びスイッチ１２２を含む構成であり、トランジスタ１１０のゲート端子１１１とドレイン端子１１２との間に接続される。ＦＢインピーダンス部１２０において、抵抗１２１とスイッチ１２２とは直列に接続されている。スイッチ１２２のＯＮ及びＯＦＦの変化により、トランジスタ１１０のゲート端子１１１とドレイン端子１１２との間のインピーダンスが変化する。
基準側インピーダンス部としてのソースインピーダンス部１３０は、抵抗１３１及び可変容量１３５を含む構成であり、トランジスタ１１０のソース端子１１３と基準電位（グランド）との間に接続される。ソースインピーダンス部１３０において、抵抗１３１と可変容量１３５とは並列に接続されている。可変容量１３５の容量値が変化した場合、ソース端子１１３とグランドとの間のインピーダンス、即ちソースインピーダンス部１３０のインピーダンスの周波数特性が変化する。
電源側インピーダンス部としてのドレインインピーダンス部１４０は、抵抗１４１を含む構成であり、トランジスタ１１０のドレイン端子１１２と電源端子１９０との間に接続される。
ゲイン制御部１５０は、ＦＢインピーダンス部１２０のスイッチ１２２のＯＮ及びＯＦＦを制御することにより、可変利得増幅器１００のゲインを所定値に設定する。ゲイン制御部１５０は、ゲインの所定値（以下、「ゲイン設定値」という）情報を含むゲイン制御信号を周波数特性制御部１６０に出力する。
周波数特性制御部１６０は、ゲイン制御部１５０から出力されたゲイン制御信号を入力し、ゲイン制御信号に含まれるゲイン設定値情報を基に、ソースインピーダンス部１３０の可変容量１３５の容量値を変化させる。
周波数特性制御部１６０は、ゲイン制御部１５０が制御するスイッチを含むインピーダンス部のインピーダンスの変化に起因して増加するゲインの帯域内偏差を、ゲイン制御部１５０が制御するインピーダンス部とは異なるインピーダンス部の可変容量の容量値を変化させることによって、低減させる。
周波数特性制御部１６０が可変容量１３５の容量値を変化させる具体例を説明する。可変利得増幅器１００は、ゲイン制御部１５０がＦＢインピーダンス部１２０のスイッチ１２２をＯＮ又はＯＦＦに設定することにより、ゲインをそれぞれＧ１又はＧ２というゲイン設定値に設定する。
即ち、ゲイン制御部１５０は、ＦＢインピーダンス部１２０のスイッチをＯＮに設定する場合、可変利得増幅器１００のゲインを、ゲイン設定値Ｇ１に設定する。また、ゲイン制御部１５０は、ＦＢインピーダンス部１２０のスイッチをＯＦＦに設定する場合、可変利得増幅器１００のゲインを、ゲイン設定値Ｇ２に設定する。
図２は、ゲイン設定値Ｇ１に対する周波数とゲインとの関係を示すグラフである。図３は、ゲイン設定値Ｇ２に対する周波数とゲインとの関係を示すグラフである。図２及び図３には、可変容量１３５の容量値ＣＳが０ｐＦ、１ｐＦ、２ｐＦ、３ｐＦ、４ｐＦ、５ｐＦである場合のゲインの周波数特性が示されている。
ゲイン設定値がＧ１では、ＦＢインピーダンス部１２０のスイッチ１２２はＯＮとなるため、上述した寄生容量に起因した帯域内偏差は増加しない。このため、可変容量１３５の容量値ＣＳが０でも帯域内偏差はほとんど発生しない。可変容量１３５の容量値ＣＳが増加された場合には、周波数が高い領域のソースインピーダンス部１３０のインピーダンスが低下するため、周波数が高い領域のゲインが増加し、帯域内偏差が増大する。従って、ゲイン設定値がＧ１では、容量値ＣＳ＝０と設定される。
一方、ゲイン設定値がＧ２では、ＦＢインピーダンス部１２０のスイッチ１２２はＯＦＦとなるため、上述の寄生容量に起因した帯域内偏差が増加する。可変容量１３５の容量値ＣＳが０では、周波数が上がるにつれてＦＢインピーダンス部１２０のインピーダンスが低下するため、可変利得増幅器１００のゲインが低下し、帯域内偏差が増大する。可変容量１３５の容量値ＣＳが増加されると、周波数が高い領域のソースインピーダンス部１３０のインピーダンスが低下するため、周波数が高い領域のゲインが増加し、帯域内偏差が減少する。
但し、可変容量１３５の容量値ＣＳが増加され過ぎると、高い周波数領域におけるゲインが大きくなり、帯域内偏差が増加する。このため、周波数特性制御部１６０は、帯域内偏差が最も小さくなる容量値ＣＳを用いる。図３では、帯域内偏差が最も小さくなる容量値ＣＳの値は４〜５ｐＦの間の値であることが分かる。
例えば、周波数特性制御部１６０は、図４（ａ）〜（ｃ）に示すルックアップテーブル（ＬＵＴ：Lookup Table）を保持し、ゲイン制御部１５０からのゲイン制御信号に含まれるゲイン設定値情報に応じた容量値ＣＳを、ルックアップテーブルを参照して決定する。周波数特性制御部１６０は、ルックアップテーブルにて決定された容量値ＣＳを、ソースインピーダンス部１３０の可変容量１３５の容量値に設定する。これにより、例えばベースバンド８００ＭＨｚ帯域の高周波信号が可変利得増幅器１００に入力され、ゲインがゲイン設定値Ｇ２（スイッチ１２２はＯＦＦ）に設定された場合でも、ゲインの帯域内偏差を低減できる。
図４は、第１の実施形態において用いられるルックアップテーブルの例を示す図である。図４（ａ）は、ルックアップテーブルの第１例である。図４（ｂ）は、ルックアップテーブルの第２例である。図４（ｃ）は、ルックアップテーブルの第３例である。ルックアップテーブルは、周波数特性制御部１６０に含まれるメモリ（不図示）に書き込まれてもよいし、周波数特性制御部１６０とは別体の構成として可変利得増幅器１００のメモリ（不図示）に書き込まれてもよく、以下の各実施形態においても同様である。
各ルックアップテーブルにおける容量値（Ｃ１からＣ５まで）は、実際の可変利得増幅器１００の回路構成又は回路定数を基に行われたシミュレーション結果を用いて、周波数に対する帯域内偏差が小さくなる値として予め算出される。なお、周波数特性制御部１６０は、ルックアップテーブルを保持せずに、公知の計算式を用いて、ゲイン設定値に対応した容量値ＣＳの値を、都度算出してもよい。
また、容量値ＣＳは図４（ａ）に示すゲイン設定値に対応した値以外も、図４（ｂ）に示す温度を含めて予め算出されてもよく、後述の各実施形態でも同様である。温度は、例えば可変利得増幅器１００の周囲温度を表す。
更に、容量値ＣＳは、ゲイン設定値及び温度を基に予め算出される値に限らず、例えば、可変利得増幅器１００を含む装置のバッテリ電源電圧、又は送信機から送信される変調信号の変調方式（例えばＱＰＳＫ）も含めて算出されてもよく、後述の各実施形態でも同様である。
また、ＦＢインピーダンス部１２０が複数のスイッチと複数の抵抗とを含む構成である場合には、可変利得増幅器１００は、３つ以上のゲイン設定値（例えばＧ１からＧ５まで）を設定可能としてもよく、後述の各実施形態でも同様である。例えば図４（ｃ）では、全てのゲイン設定値に対応した容量値ＣＳ（ｓは１，２，３，４，５）がシミュレーションによって予め算出されている。周波数特性制御部１６０は、ルックアップテーブルを参照して、３つ以上のゲイン設定値に対応した容量値ＣＳを用いて可変容量１３５の容量値を変化させる。
なお、可変容量１３５は、例えば直列接続された容量とスイッチとが複数、並列接続された構成である。図５は、ソースインピーダンス部の可変容量の回路構成の一例を示す図である。なお、ＦＢインピーダンス部１２０の抵抗１２１とスイッチ１２２とは、順序が逆に配置されてもよい。
また、ＦＢインピーダンス部１２０は、例えば、図６（ａ）では、抵抗１２３を更に含む構成である。図６（ａ）は、ＦＢインピーダンス部１２０の変形例を示す図である。図６（ｂ）では、グランドに対する寄生容量（ＣＧＮ１，ＣＧＮ２）が、スイッチ１２２に生じている。ＦＢインピーダンス部１２０の構成において抵抗１２３を、スイッチ１２２を介して抵抗１２１と対称的に設けることにより、寄生容量ＣＧＮ２の影響を緩和し、図３に示す可変利得増幅器１００のゲインの周波数特性を向上させ、ゲインの帯域内偏差の影響を低減できる。
これは、抵抗１２３を追加しないと、寄生容量ＣＧＮ２がトランジスタ１１０のドレイン端子１１２に直接接続されることになり、周波数特性に対する影響が大きくなるためである。ここで、抵抗１２３を追加すると、トランジスタ１１０のドレイン端子１１２は、抵抗１２３を介して寄生容量ＣＧＮ２が接続され、周波数特性への影響が緩和される。
なお、抵抗１２１の抵抗値を２分割した場合、抵抗１２１の抵抗値は半分になるため、トランジスタ１１０のゲート端子１１１と寄生容量ＣＧＮ１との間の抵抗値が半分になり、寄生容量ＣＧＮ１の周波数特性への影響は若干大きくなるが、寄生容量ＣＧＮ２の影響が小さくなる効果と比べて小さいため、可変利得増幅器１００全体としては周波数特性が緩和される。
図７は、第１の実施形態の可変利得増幅器１００の具体的な回路構成を示す図である。図７に示す可変利得増幅器１００では、トランジスタ１１０がｎチャネルのＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）である。
また、本実施形態の可変利得増幅器１００は、シングルエンド信号が入力される構成としたが、図８における差動信号が入力される構成としても、同様の効果を得ることができる。図８は、第１の実施形態の可変利得増幅器において、差動対となる２つのトランジスタ１１０ｐ，１１０ｎを用いて構成した場合の具体的な回路構成を示す図である。図８に示す可変利得増幅器１００ａでは、差動対となるトランジスタ１１０ｐ，１１０ｎは同様にｎチャネルのＭＯＳＦＥＴである。
図８に示す可変利得増幅器１００ａの構成について簡単に説明する。なお、図８では、図１又は図７に示す構成と同様の構成には参照符号ｐを更に付して説明を簡略化又は省略し、参照符号ｎを更に付した構成について説明する。
図８に示す可変利得増幅器１００ａは、トランジスタ１１０ｐ，１１０ｎ、ＦＢインピーダンス部１２０ｐ，１２０ｎ、ソースインピーダンス部１３０ｐ，１３０ｎ、ドレインインピーダンス部１４０ｐ，１４０ｎ、ゲイン制御部１５０、周波数特性制御部１６０、入力端子１７０ｐ，１７０ｎ、出力端子１８０ｐ，１８０ｎ及び電源端子１９０ｐ，１９０ｎを含む構成である。
増幅素子としてのトランジスタ１１０ｎは、トランジスタ１１０ｐのゲート端子に入力される入力信号と差動対となる差動入力信号を入力して増幅し、出力端子１８０ｎに出力する。
ＦＢインピーダンス部１２０ｎは、抵抗１２１ｎ及びスイッチ１２２ｎを含む構成であり、トランジスタ１１０ｎのゲート端子とドレイン端子との間に接続される。ＦＢインピーダンス部１２０ｎにおいて、抵抗１２１ｎとスイッチ１２２ｎとは直列に接続されている。スイッチ１２２ｎのＯＮ及びＯＦＦの変化により、トランジスタ１１０のゲート端子１１１とドレイン端子１１２と間のインピーダンスが変化する。
ソースインピーダンス部１３０ｎは、抵抗１３１ｎと可変容量１３５ｎとを含む構成であり、トランジスタ１１０ｎのソース端子と基準電位（グランド）との間に接続される。ソースインピーダンス部１３０ｎにおいて、抵抗１３１ｎと可変容量１３５ｎとは並列に接続されている。可変容量１３５ｎの容量値が変化した場合、ソース端子とグランドとの間のインピーダンス、即ちソースインピーダンス部１３０ｎのインピーダンスの周波数特性が変化する。
ドレインインピーダンス部１４０ｎは、抵抗１４１ｎを含む構成であり、トランジスタ１１０ｎのドレイン端子と電源端子１９０ｎとの間に接続される。
ゲイン制御部１５０は、ＦＢインピーダンス部１２０ｐ，１２０ｎの各スイッチ１２２ｐ，１２２ｎのＯＮ及びＯＦＦを制御することにより、可変利得増幅器１００ａのゲインを所定値に設定する。ゲイン制御部１５０は、ゲイン設定値情報を含むゲイン制御信号を周波数特性制御部１６０に出力する。
周波数特性制御部１６０は、ゲイン制御部１５０から出力されたゲイン制御信号を入力し、ゲイン制御信号に含まれるゲイン設定値情報を基に、ソースインピーダンス部１３０ｐ，１３０ｎの各可変容量１３５ｐ，１３５ｎの容量値を変化させる。可変利得増幅器１００ａにおいて、周波数特性制御部１６０の各可変容量１３５ｐ，１３５ｎの容量値の制御方法は、図１又は図７に示す可変利得増幅器１００と同様であるため、説明を省略する。
図９は、差動対となる２つのトランジスタ１１０ｐ，１１０ｎを用いて構成した変形例１の可変利得増幅器１００ｂの回路構成を示す図である。図９に示す可変利得増幅器１００ｂでは、図８に示す可変利得増幅器１００ａと同様の説明は省略し、異なる内容について説明する。
可変利得増幅器１００ｂでは、図８に示す各ソースインピーダンス部１３０ｐ，１３０ｎの代わりに、トランジスタ１１０ｐ，１１０ｎの各ソース端子間にソースインピーダンス部１３０ｐｎが接続され、トランジスタ１１０ｐのソース端子に電流源ＩＳｐが接続され、トランジスタ１１０ｎのソース端子に電流源ＩＳｎが接続されている。
ソースインピーダンス部１３０ｐｎは、抵抗１３１ｐｎ及び可変容量１３５ｐｎを含む構成である。ソースインピーダンス部１３０ｐｎにおいて、抵抗１３１ｐｎと可変容量１３５ｐｎとは並列に接続されている。図８に示す抵抗１３１ｐ、１３１ｎの各抵抗値の和が抵抗１３１ｐｎの抵抗値となる場合に、図８に示す各ソースインピーダンス部１３０ｐ，１３０ｎと、図９に示すソースインピーダンス部１３０ｐｎ及び電流源ＩＳｐ，ＩＳｎとは等価回路となる。
周波数特性制御部１６０は、ゲイン制御部１５０から出力されたゲイン制御信号を入力し、ゲイン制御信号に含まれるゲイン設定値情報を基に、ソースインピーダンス部１３０ｐｎの可変容量１３５ｐｎの容量値を変化させる。可変利得増幅器１００ｂにおいて、周波数特性制御部１６０の可変容量１３５ｐｎの容量値の制御方法は、図８に示す可変利得増幅器１００ａと同様であるため、説明を省略する。
図１０は、差動対となる２つのトランジスタ１１０ｐ，１１０ｎを用いて構成した変形例２の可変利得増幅器１００ｃの回路構成を示す図である。図１０に示す可変利得増幅器１００ｃでは、図８に示す可変利得増幅器１００ａ又は図９に示す可変利得増幅器１００ｂと同様の説明は省略し、異なる内容について説明する。
可変利得増幅器１００ｃでは、図８に示す各ソースインピーダンス部１３０ｐ，１３０ｎの代わりに、トランジスタ１１０ｐ，１１０ｎの各ソース端子間に可変容量３４０ｐｎが接続され、更にトランジスタ１１０ｐのソース端子に抵抗３５０ｐが接続され、トランジスタ１１０ｎのソース端子に抵抗３５０ｎが接続されている。抵抗３５０ｐ，３５０ｎ及び可変容量３４０ｐｎは、可変利得増幅器１００ｃにおけるソースインピーダンス部を形成する。
図８に示す抵抗１３１ｐ、１３１ｎの各抵抗値の和が各抵抗３５０ｐ，３５０ｎの抵抗値となり且つ各抵抗３５０ｐ，３５０ｎの各抵抗値が等しい場合に、図８に示す各ソースインピーダンス部１３０ｐ，１３０ｎと、図１０に示すソースインピーダンス部とは等価回路となる。
周波数特性制御部１６０は、ゲイン制御部１５０から出力されたゲイン制御信号を入力し、ゲイン制御信号に含まれるゲイン設定値情報を基に、ソースインピーダンス部の可変容量３４０ｐｎの容量値を変化させる。可変利得増幅器１００ｃにおいて、周波数特性制御部１６０の可変容量３４０ｐｎの容量値の制御方法は、図８に示す可変利得増幅器１００ａと同様であるため、説明を省略する。
なお、図８〜図１０において、各トランジスタ１１０ｐ，１１０ｎの各ドレイン端子と電源端子１９０ｐ，１９０ｎとの間に接続されたドレインインピーダンス部も、ソースインピーダンス部と同様な構成としてもよい。
以上により、第１の実施形態の可変利得増幅器１００，１００ａ〜１００ｃは、高周波信号を用いる場合において、ゲイン設定のためのＦＢインピーダンス部のスイッチの寄生容量に起因して増加するゲインの帯域内偏差を低減できる。従って、可変利得増幅器１００，１００ａ〜１００ｃは、出力信号における信号歪みを低減できる。
また、ルックアップテーブルにおける容量値ＣＳは、シミュレーションによって予め算出されなくてもよく、後述の各実施形態でも同様である。例えば、ルックアップテーブルにおける容量値ＣＳは、可変利得増幅器１００を含む装置の電源投入時、若しくは所定の一定時間間隔にて、装置内にて行われる信号のキャリブレーションの結果に応じて、随時書き換えられてもよい。
例えば、装置の送信回路側には、キャリブレーション用のテスト信号を出力するテスト信号発生部（不図示）が設けられ、送信回路側から受信回路側に切り換えられてテスト信号が受信回路側に送り出される。可変利得増幅器１００では、受信回路側に送り出されたテスト信号の信号レベルを用いて、信号をキャリブレーションし、キャリブレーション結果に応じた容量値ＣＳを算出して、ルックアップテーブルに直接書き込めばよい。
また、ソースインピーダンス部１３０の可変容量１３５の容量値ＣＳは、可変利得増幅器１００の帯域内偏差が最小となる値として算出されるが、例えば送信機全体、受信機全体、或いは送受信機全体としてゲインの周波数特性が最も良くなる値として算出されてもよく、後述の各実施形態でも同様である。具体的には、可変利得増幅器１００が受信機に含まれる場合では、低雑音増幅器（ＬＮＡ：Low Noise Amplifier）及びダウンコンバート用のミキサにおける各帯域内偏差も含め、受信機全体としての帯域内偏差が最小となる容量値ＣＳが算出されてもよい。
また、送信機又は受信機では、デジタル信号を取り扱う信号処理部においてゲインの帯域内偏差を微調整してもよい。可変利得増幅器１００において用いられる容量値ＣＳは、ゲインの帯域内偏差が必ずしも最小となるものではなく、可変利得増幅器１００ではゲインの帯域内偏差が粗調整され、信号処理部においてゲインの帯域内偏差が微調整され、送信機又は受信機全体にてゲインの帯域内偏差が低減されてもよく、後述の各実施形態でも同様である。
（第２の実施形態）
図１１は、第２の実施形態の可変利得増幅器２００の回路構成を示す図である。図１１に示す可変利得増幅器２００は、図１に示す可変利得増幅器１００と比べて、ＦＢインピーダンス部からスイッチ１２２が除かれている点と、ドレインインピーダンス部１４０にスイッチ１４２及び抵抗１４３が追加されている点とが異なる。
図１１に示す可変利得増幅器２００の説明では、図１に示す可変利得増幅器１００と同様の内容の説明は同様の参照符号を付して簡略化又は省略し、異なる内容について説明する。
ＦＢインピーダンス部１２０は、抵抗１２１を含む構成であり、トランジスタ１１０のゲート端子１１１とドレイン端子１１２の間に接続される。
ドレインインピーダンス部１４０は、抵抗１４１、スイッチ１４２及び抵抗１４３を含む構成であり、トランジスタ１１０のドレイン端子１１２と電源端子１９０との間に接続される。ドレインインピーダンス部１４０において、スイッチ１４２と抵抗１４３とは、直列に接続され、抵抗１４１とは並列に接続されている。スイッチ１４２のＯＮ及びＯＦＦの変化により、トランジスタ１１０のドレイン端子１１２と電源端子１９０との間のインピーダンスが変化する。
ゲイン制御部１５０は、ドレインインピーダンス部１４０のスイッチ１４２のＯＮ及びＯＦＦを制御することにより、可変利得増幅器２００のゲインを所望値に設定する。ゲイン制御部１５０は、ゲイン設定値情報を含むゲイン制御信号を周波数特性制御部１６０に出力する。
周波数特性制御部１６０は、ゲイン制御部１５０から出力されたゲイン制御信号を入力し、ゲイン制御信号に含まれるゲイン設定値情報を基に、ソースインピーダンス部１３０の可変容量１３５の容量値を変化させる。
第１の実施形態では、周波数特性制御部１６０は、ゲイン制御部１５０によるＦＢインピーダンス部１２０のスイッチ１２２のＯＮ及びＯＦＦの変化に起因して増加するゲインの帯域内偏差を、ソースインピーダンス部１３０の可変容量１３５の容量値を変化させることにより、低減させる。
本実施形態では、周波数特性制御部１６０は、ゲイン制御部１５０によるドレインインピーダンス部１４０のスイッチ１４２のＯＮ及びＯＦＦの変化に起因して増加するゲインの帯域内偏差を、ソースインピーダンス部１３０の可変容量１３５の容量値を変化させることにより、低減させる。
従って、周波数特性制御部１６０は、ゲイン制御部１５０が制御するスイッチを含むインピーダンス部のインピーダンスの変化に起因して増加するゲインの帯域内偏差を、ゲイン制御部１５０が制御するインピーダンス部とは異なるインピーダンス部の可変容量の容量値を変化させることによって、低減させる。
周波数特性制御部１６０におけるソースインピーダンス部１３０の可変容量１３５の容量値の制御方法は、第１の実施形態と同様であるため説明を省略する。
以上により、第２の実施形態の可変利得増幅器２００は、第１の実施形態の可変利得増幅器１００と同様に、高周波信号を用いる場合において、ゲイン設定のためのドレインインピーダンス部のスイッチの寄生容量に起因して増加するゲインの帯域内偏差を低減できる。従って、可変利得増幅器２００は、出力信号における信号歪みを低減できる。
なお、図１１に示す抵抗１２１の抵抗値は無限大でもよい。即ち、抵抗１２１が存在せず、ＦＢインピーダンス部１２０によってゲート端子１１１とドレイン端子１１２とが切り離されていても、本実施形態の可変利得増幅器２００は、可変利得増幅器１００と同様の効果を得ることができる。
なお、可変利得増幅器２００は、図面の複雑化を避けるために図示を省略するが、図８〜１０と同様に、差動信号が入力される構成としてもよく、後述の各実施形態でも同様である。
（第３の実施形態）
図１２は、第３の実施形態の可変利得増幅器３００の回路構成を示す図である。図１２に示す可変利得増幅器３００は、図１に示す可変利得増幅器１００と比べて、ＦＢインピーダンス部１２０からスイッチ１２２が除去されて可変容量１２５が追加されている点と、ソースインピーダンス部１３０から可変容量１３５が除去されてスイッチ１３２及び抵抗１３３が追加されている点とが異なる。
図１２に示す可変利得増幅器３００の説明では、図１に示す可変利得増幅器１００と同様の内容の説明は同様の参照符号を付して簡略化又は省略し、異なる内容について説明する。
ＦＢインピーダンス部１２０は、抵抗１２１及び可変容量１２５を含む構成であり、トランジスタ１１０のゲート端子１１１とドレイン端子１１２との間に接続される。ＦＢインピーダンス部１２０において、抵抗１２１と可変容量１２５とは並列に接続されている。可変容量１２５の容量値が変化した場合、ゲート端子１１１とドレイン端子１１２との間のインピーダンスの周波数特性が変化する。
ソースインピーダンス部１３０は、抵抗１３１、スイッチ１３２及び抵抗１３３を含む構成であり、トランジスタ１１０のソース端子１１３と基準電位（グランド）との間に接続される。ソースインピーダンス部１３０において、スイッチ１３２と抵抗１３３とは、直列に接続され、抵抗１３１とは並列に接続されている。スイッチ１３２のＯＮ及びＯＦＦの変化により、トランジスタ１１０のソース端子１１３とグランドとの間のインピーダンスが変化する。
ゲイン制御部１５０は、ソースインピーダンス部１３０のスイッチ１３２のＯＮ及びＯＦＦを制御することにより、可変利得増幅器３００のゲインを所望値に設定する。ゲイン制御部１５０は、ゲイン設定値情報を含むゲイン制御信号を周波数特性制御部１６０に出力する。
周波数特性制御部１６０は、ゲイン制御部１５０から出力されたゲイン制御信号を入力し、ゲイン制御信号に含まれるゲイン設定値情報を基に、ＦＢインピーダンス部１２０の可変容量１２５の容量値を変化させる。
本実施形態では、周波数特性制御部１６０は、ゲイン制御部１５０によるソースインピーダンス部１３０のスイッチ１３２のＯＮ及びＯＦＦの変化に起因して増加するゲインの帯域内偏差を、ＦＢインピーダンス部１２０の可変容量１２５の容量値を変化させることにより、低減させる。
従って、周波数特性制御部１６０は、ゲイン制御部１５０が制御するスイッチを含むインピーダンス部のインピーダンスの変化に起因して増加するゲインの帯域内偏差を、ゲイン制御部１５０が制御するインピーダンス部とは異なるインピーダンス部の可変容量の容量値を変化させることによって、低減させる。
周波数特性制御部１６０におけるＦＢインピーダンス部１２０の可変容量１２５の容量値の制御方法は、第１の実施形態と同様であるため説明を省略する。
以上により、第３の実施形態の可変利得増幅器３００は、第１の実施形態の可変利得増幅器１００と同様に、高周波信号を用いる場合において、ゲイン設定のためのソースインピーダンス部のスイッチの寄生容量に起因して増加するゲインの帯域内偏差を低減できる。従って、可変利得増幅器３００は、出力信号における信号歪みを低減できる。
（第４の実施形態）
図１３は、第４の実施形態の可変利得増幅器４００の回路構成を示す図である。図１３に示す可変利得増幅器４００は、図１に示す可変利得増幅器１００と比べて、ＦＢインピーダンス部１２０からスイッチ１２２が除去されている点と、ソースインピーダンス部１３０から可変容量１３５が除去され、スイッチ１３２及び抵抗１３３が追加されている点と、ドレインインピーダンス部１４０に可変容量１４５が追加されている点が異なる。
図１３に示す可変利得増幅器４００の説明では、図１に示す可変利得増幅器１００と同様の内容の説明は同様の参照符号を付して簡略化又は省略し、異なる内容について説明する。
ＦＢインピーダンス部１２０は、抵抗１２１を含む構成であり、トランジスタ１１０のゲート端子１１１とドレイン端子１１２との間に接続される。
ソースインピーダンス部１３０は、抵抗１３１、スイッチ１３２及び抵抗１３３を含む構成であり、トランジスタ１１０のソース端子１１３と基準電位（グランド）との間に接続される。ソースインピーダンス部１３０において、スイッチ１３２と抵抗１３３とは、直列に接続され、抵抗１３１とは並列に接続されている。スイッチ１３２のＯＮ及びＯＦＦの変化により、トランジスタ１１０のソース端子１１３とグランドとの間のインピーダンスが変化する。
ドレインインピーダンス部１４０は、抵抗１４１及び可変容量１４５を含む構成であり、トランジスタ１１０のドレイン端子１１２と電源端子１９０との間に接続される。ドレインインピーダンス部１４０において、抵抗１４１と可変容量１４５とは並列に接続されている。可変容量１４５の容量値が変化した場合、ドレイン端子１１２と電源端子１９０との間のインピーダンスの周波数特性が変化する。
ゲイン制御部１５０は、ソースインピーダンス部１３０のスイッチ１３２のＯＮ及びＯＦＦを制御することにより、可変利得増幅器４００のゲインを所望値に設定する。ゲイン制御部１５０は、ゲイン設定値情報を含むゲイン制御信号を周波数特性制御部１６０に出力する。
周波数特性制御部１６０は、ゲイン制御部１５０から出力されたゲイン制御信号を入力し、ゲイン制御信号に含まれるゲイン設定値情報を基に、ドレインインピーダンス部１４０の可変容量１４５の容量値を変化させる。
本実施形態では、周波数特性制御部１６０は、ゲイン制御部１５０によるソースインピーダンス部１３０のスイッチ１３２のＯＮ及びＯＦＦの変化に起因して増加するゲインの帯域内偏差を、ドレインインピーダンス部１４０の可変容量１４５の容量値を変化させることにより、低減させる。
従って、周波数特性制御部１６０は、ゲイン制御部１５０が制御するスイッチを含むインピーダンス部のインピーダンスの変化に起因して増加するゲインの帯域内偏差を、ゲイン制御部１５０が制御するインピーダンス部とは異なるインピーダンス部の可変容量の容量値を変化させることによって、低減させる。
周波数特性制御部１６０におけるドレインインピーダンス部１４０の可変容量１４５の容量値の制御方法は、第１の実施形態と同様であるため説明を省略する。
以上により、第４の実施形態の可変利得増幅器４００は、第１の実施形態の可変利得増幅器１００と同様に、高周波信号を用いる場合において、ゲイン設定のためのソースインピーダンス部のスイッチの寄生容量に起因して増加するゲインの帯域内偏差を低減できる。従って、可変利得増幅器４００は、出力信号における信号歪みを低減できる。
なお、図１３に示す抵抗１２１の抵抗値は無限大でもよい。即ち、抵抗１２１が存在せず、ＦＢインピーダンス部１２０によってゲート端子１１１とドレイン端子１１２とが切り離されていても、本実施形態の可変利得増幅器４００は、可変利得増幅器１００と同様の効果を得ることができる。
（第５の実施形態）
図１４は、第５の実施形態の可変利得増幅器５００の回路構成を示す図である。図１４に示す可変利得増幅器５００は、図１に示す可変利得増幅器１００と比べて、ソースインピーダンス部１３０にスイッチ１３２及び抵抗１３３が追加されている点と、ドレインインピーダンス部１４０に可変容量１４５が追加されている点とが異なる。
図１４に示す可変利得増幅器５００の説明では、図１に示す可変利得増幅器１００と同様の内容の説明は同様の参照符号を付して簡略化又は省略し、異なる内容について説明する。
ＦＢインピーダンス部１２０は、抵抗１２１及びスイッチ１２２を含む構成であり、トランジスタ１１０のゲート端子１１１とドレイン端子１１２との間に接続される。ＦＢインピーダンス部１２０において、抵抗１２１とスイッチ１２２とは直列に接続されている。スイッチ１２２のＯＮ及びＯＦＦの変化により、トランジスタ１１０のゲート端子１１１とドレイン端子１１２との間のインピーダンスが変化する。
ソースインピーダンス部１３０は、抵抗１３１、スイッチ１３２、抵抗１３３及び可変容量１３５を含む構成であり、トランジスタ１１０のソース端子１１３と基準電位（グランド）との間に接続される。ソースインピーダンス部１３０において、スイッチ１３２と抵抗１３３とは、直列に接続され、抵抗１３１とは並列に接続され、更に、可変容量１３５とも並列に接続されている。スイッチ１３２のＯＮ及びＯＦＦの変化により、トランジスタ１１０のソース端子１１３とグランドとの間のインピーダンスが変化する。また、可変容量１３５の容量値が変化した場合、ソース端子１１３とグランドとの間のインピーダンスの周波数特性が変化する。
ドレインインピーダンス部１４０は、抵抗１４１及び可変容量１４５を含む構成であり、トランジスタ１１０のドレイン端子１１２と電源端子１９０との間に接続される。ドレインインピーダンス部１４０において、抵抗１４１と可変容量１４５とは並列に接続されている。可変容量１４５の容量値が変化した場合、ドレイン端子１１２と電源端子１９０との間のインピーダンスの周波数特性が変化する。
ゲイン制御部１５０は、ＦＢインピーダンス部１２０のスイッチ１２２のＯＮ及びＯＦＦ、並びに、ソースインピーダンス部１３０のスイッチ１３２のＯＮ及びＯＦＦを制御することにより、可変利得増幅器５００のゲインを所望値に設定する。ゲイン制御部１５０は、ゲイン設定値情報を含むゲイン制御信号を周波数特性制御部１６０に出力する。
周波数特性制御部１６０は、ゲイン制御部１５０から出力されたゲイン制御信号を入力し、ゲイン制御信号に含まれるゲイン設定値情報を基に、ソースインピーダンス部１３０の可変容量１３５、及びドレインインピーダンス部１４０の可変容量１４５の各容量値を変化させる。
本実施形態では、周波数特性制御部１６０は、ゲイン制御部１５０によるソースインピーダンス部１３０のスイッチ１３２のＯＮ及びＯＦＦの変化に起因して増加するゲインの帯域内偏差を、ドレインインピーダンス部１４０の可変容量１４５の容量値を変化させることにより、低減させる。
更に、周波数特性制御部１６０は、ゲイン制御部１５０によるＦＢインピーダンス部１２０のスイッチ１２２のＯＮ及びＯＦＦの変化に起因して増加するゲインの帯域内偏差を、ソースインピーダンス部１３０の可変容量１３５の容量値を変化させることにより、低減させる。
従って、周波数特性制御部１６０は、ゲイン制御部１５０が制御するスイッチを含むインピーダンス部のインピーダンスの変化に起因して増加するゲインの帯域内偏差を、ゲイン制御部１５０が制御するインピーダンス部とは異なるインピーダンス部の可変容量の容量値を変化させることによって、低減させる。
図１５は、第５の実施形態において用いられるルックアップテーブルの例を示す図である。本実施形態では、ゲイン制御部１５０が設定するゲイン設定値（例えばＧ１）に対応して、可変容量１３５は容量値ＣＳ（例えばＣ１）に設定され、可変容量１４５は容量値ＣＤ（例えばＣ５）に設定される。
周波数特性制御部１６０におけるソースインピーダンス部１３０の可変容量１３５の容量値、及びドレインインピーダンス部１４０の可変容量１４５の容量値の制御方法は、第１の実施形態と同様であるため説明を省略する。
また図１４に示す可変利得増幅器５００は、ＦＢインピーダンス部１２０ではゲイン設定、ソースインピーダンス部１３０ではゲイン設定及び可変容量の変化によるゲインの周波数特性制御、ドレインインピーダンス部１４０では可変容量の変化によるゲインの周波数特性を制御する。しかし、本実施形態の可変利得増幅器５００は、ＦＢインピーダンス部１２０、ソースインピーダンス部１３０及びドレインインピーダンス部１４０に対し、次の４つのうちいずれかの役割を担わせてもよい。
（１）ゲイン制御部１５０は、ゲインを設定しない。周波数特性制御部１６０は、可変容量の変化によるゲインの周波数特性を制御しない。
（２）ゲイン制御部１５０は、ゲインを設定する。周波数特性制御部１６０は、可変容量の変化によるゲインの周波数特性を制御しない。
（３）周波数特性制御部１６０は、可変容量の変化によるゲインの周波数特性を制御する。ゲイン制御部１５０は、ゲインを設定しない。
（４）ゲイン制御部１５０は、ゲインを設定する。周波数特性制御部１６０は、可変容量の変化によるゲインの周波数特性を制御する。
但し、可変利得増幅器５００は、ＦＢインピーダンス部１２０、ソースインピーダンス部１３０及びドレインインピーダンス部１４０のうち、少なくとも１つのインピーダンス部においてゲインを設定し、少なくとも１つのインピーダンス部において可変容量の変化によるゲインの周波数特性を制御する。
以上により、第５の実施形態の可変利得増幅器５００は、第１の実施形態の可変利得増幅器１００と同様に、高周波信号を用いる場合において、ゲイン設定のためのソースインピーダンス部及びＦＢインピーダンス部の各スイッチの寄生容量に起因して増加するゲインの帯域内偏差を低減できる。従って、可変利得増幅器５００は、出力信号における信号歪みを低減できる。
（第６の実施形態）
図１６は、第６の実施形態の可変利得増幅器６００の回路構成を示す図である。図１６に示す可変利得増幅器６００は、図１に示す可変利得増幅器１００と比べて、トランジスタ２１０がトランジスタ１１０に縦続接続されている点が異なる。
具体的には、可変利得増幅器６００は、トランジスタ１１０，２１０、ＦＢインピーダンス部１２０，２２０、ソースインピーダンス部１３０，２３０、ドレインインピーダンス部１４０，２４０、ゲイン制御部１５０、周波数特性制御部１６０、入力端子１７０、出力端子１８０，２８０及び電源端子１９０，２９０を含む構成である。
増幅素子としてのトランジスタ２１０は、トランジスタ１１０からの出力信号が入力される制御端子としてのゲート端子２１１、直流電源に接続される電源側端子としてのドレイン端子２１２、基準電位（例えばグランド）に接続される基準側端子としてのソース端子２１３、及び出力端子２１４を含む構成である。
トランジスタ１１０において増幅された信号は、出力端子１１４及び１８０を介して、トランジスタ２１０のゲート端子２１１とＦＢインピーダンス部２２０とに入力される。トランジスタ２１０は、ゲート端子２１１に入力された入力信号を増幅し、出力端子２１４から出力端子２８０に出力する。ドレイン端子２１２には、電源端子２９０及びドレインインピーダンス部２４０を介して、直流電圧が印加される。ソース端子２１３は、ソースインピーダンス部２３０を介して、接地される。
ＦＢインピーダンス部１２０は、抵抗１２１を含む構成であり、トランジスタ１１０のゲート端子１１１とドレイン端子１１２との間に接続される。
ＦＢインピーダンス部２２０は、抵抗２２１及びスイッチ２２２を含む構成であり、トランジスタ２１０のゲート端子２１１とドレイン端子２１２との間に接続される。ＦＢインピーダンス部２２０において、抵抗２２１とスイッチ２２２とは直列に接続されている。スイッチ２２２のＯＮ及びＯＦＦの変化により、トランジスタ２１０のゲート端子２１１とドレイン端子２１２との間のインピーダンスが変化する。
ソースインピーダンス部１３０は、抵抗１３１、スイッチ１３２、抵抗１３３及び可変容量１３５を含む構成であり、トランジスタ１１０のソース端子１１３と基準電位（グランド）との間に接続される。ソースインピーダンス部１３０において、スイッチ１３２と抵抗１３３とは、直列に接続され、抵抗１３１とは並列に接続され、更に、可変容量１３５とも並列に接続されている。スイッチ１３２のＯＮ及びＯＦＦの変化により、トランジスタ１１０のソース端子１１３とグランドとの間のインピーダンスが変化する。また、可変容量１３５の容量値が変化した場合、ソース端子１１３とグランドとの間のインピーダンスの周波数特性が変化する。
ソースインピーダンス部２３０は、抵抗２３１を含む構成であり、トランジスタ２１０のソース端子２１３と基準電位（グランド）との間に接続される。
ドレインインピーダンス部１４０は、抵抗１４１及び可変容量１４５を含む構成であり、トランジスタ１１０のドレイン端子１１２と電源端子１９０との間に接続される。ドレインインピーダンス部１４０において、抵抗１４１と可変容量１４５とは並列に接続される。可変容量１４５の容量値が変化した場合、ドレイン端子１１２と電源端子１９０との間のインピーダンスの周波数特性が変化する。
ドレインインピーダンス部２４０は、抵抗２４１及び可変容量２４５を含む構成であり、トランジスタ２１０のドレイン端子２１２と電源端子２９０との間に接続される。ドレインインピーダンス部２４０において、抵抗２４１と可変容量２４５とは並列に接続される。可変容量２４５の容量値が変化した場合、ドレイン端子２１２と電源端子２９０との間のインピーダンスの周波数特性が変化する。
ゲイン制御部１５０は、ソースインピーダンス部１３０のスイッチ１３２のＯＮ及びＯＦＦ、並びに、ＦＢインピーダンス部２２０のスイッチ２２２のＯＮ及びＯＦＦを制御することにより、可変利得増幅器６００のゲインを所望値に設定する。ゲイン制御部１５０は、ゲイン設定値情報を含むゲイン制御信号を周波数特性制御部１６０に出力する。
周波数特性制御部１６０は、ゲイン制御部１５０から出力されたゲイン制御信号を入力し、ゲイン制御信号に含まれるゲイン設定値情報を基に、ソースインピーダンス部１３０の可変容量１３５、ドレインインピーダンス部１４０の可変容量１４５及びドレインインピーダンス部２４０の可変容量２４５の各容量値を変化させる。
本実施形態では、周波数特性制御部１６０は、ゲイン制御部１５０によるソースインピーダンス部１３０のスイッチ１３２のＯＮ及びＯＦＦの変化に起因して増加するゲインの帯域内偏差を、ドレインインピーダンス部１４０，２４０の各可変容量１４５，２４５の各容量値を変化させることにより、低減させる。
更に、周波数特性制御部１６０は、ゲイン制御部１５０によるＦＢインピーダンス部２２０のスイッチ２２２のＯＮ及びＯＦＦの変化に起因して増加するゲインの帯域内偏差を、ソースインピーダンス部１３０の可変容量１３５の容量値を変化させることにより、低減させる。
従って、周波数特性制御部１６０は、ゲイン制御部１５０が制御するスイッチを含むインピーダンス部のインピーダンスの変化に起因して増加するゲインの帯域内偏差を、ゲイン制御部１５０が制御するインピーダンス部とは異なるインピーダンス部の可変容量の容量値を変化させることによって、低減させる。
図１７は、第６の実施形態において用いられるルックアップテーブルの例を示す図である。本実施形態では、ゲイン制御部１５０が設定するゲイン設定値（例えばＧ１）に対応して、可変容量１３５は容量値ＣＳ１（例えばＣ１）に設定され、可変容量１４５は容量値ＣＤ１（例えばＣ５）に設定され、可変容量２４５は容量値ＣＤ２（例えばＣ９）に設定される。
周波数特性制御部１６０におけるソースインピーダンス部１３０の可変容量１３５の容量値、及びドレインインピーダンス部１４０，２４０の各可変容量１４５，２４５の各容量値の制御方法は、第１の実施形態と同様であるため説明を省略する。
また図１６に示す可変利得増幅器６００は、ＦＢインピーダンス部２２０ではゲインを設定し、ソースインピーダンス部１３０ではゲインを設定し、更に、可変容量の変化によるゲインの周波数特性を制御し、ドレインインピーダンス部１４０，２４０では可変容量の変化によるゲインの周波数特性を制御する。しかし、本実施形態の可変利得増幅器６００は、ＦＢインピーダンス部１２０，２２０、ソースインピーダンス部１３０，２３０及びドレインインピーダンス部１４０，２４０に対し、次の４つのうちいずれかの役割を担わせてもよい。
（１）ゲイン制御部１５０は、ゲインを設定しない。周波数特性制御部１６０は、可変容量の変化によるゲインの周波数特性を制御しない。
（２）ゲイン制御部１５０は、ゲインを設定する。周波数特性制御部１６０は、可変容量の変化によるゲインの周波数特性を制御しない。
（３）周波数特性制御部１６０は、可変容量の変化によるゲインの周波数特性を制御する。ゲイン制御部１５０は、ゲインを設定しない。
（４）ゲイン制御部１５０は、ゲインを設定する。周波数特性制御部１６０は、可変容量の変化によるゲインの周波数特性を制御する。
但し、可変利得増幅器６００は、ＦＢインピーダンス部１２０，２２０、ソースインピーダンス部１３０，２３０及びドレインインピーダンス部１４０，２４０のうち、少なくとも１つのインピーダンス部においてゲインを設定し、少なくとも１つのインピーダンス部において可変容量の変化によるゲインの周波数特性を制御する。
以上により、第６の実施形態の可変利得増幅器６００は、第１の実施形態の可変利得増幅器１００と同様に、高周波信号を用いる場合において、ゲイン設定のためのソースインピーダンス部及びＦＢインピーダンス部の各スイッチの寄生容量に起因して増加するゲインの帯域内偏差を低減できる。従って、可変利得増幅器６００は、出力信号における信号歪みを低減できる。
以上、図面を参照しながら各種の実施形態について説明したが、本発明はかかる例に限定されないことは言うまでもない。当業者であれば、特許請求の範囲に記載された範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。
本発明は、ゲイン設定に応じた適応的帯域内偏差補償を実現する可変利得増幅器に関するものであり、無線通信機器における可変利得増幅器として有用である。
１００、１００ａ、１００ｂ、１００ｃ、２００、３００、４００、５００、６００ 可変利得増幅器
１１０、１１０ｐ、１１０ｎ、２１０ トランジスタ
１２０、１２０ｐ、１２０ｎ、２２０ ＦＢインピーダンス部
１３０、１３０ｐ、１３０ｎ、１３０ｐｎ、２３０ ソースインピーダンス部
１４０、１４０ｐ、１４０ｎ、２４０ ドレインインピーダンス部
１５０ ゲイン制御部
１６０ 周波数特性制御部

Claims (11)

  1. 入力信号が入力される制御端子と、基準電位に接続される基準側端子と、直流電源に接続される電源側端子とを含み、前記入力信号を増幅する増幅素子と、
    前記制御端子と前記電源側端子との間に接続されるＦＢインピーダンス部と、
    前記基準側端子に接続される基準側インピーダンス部と、
    前記電源側端子に接続される電源側インピーダンス部と、
    前記増幅素子のゲインを制御するゲイン制御部と、
    前記ゲインの周波数特性を制御する周波数特性制御部と、を備え、
    前記ゲイン制御部は、
    前記ＦＢインピーダンス部、前記基準側インピーダンス部及び前記電源側インピーダンス部のうちいずれかのインピーダンス部のインピーダンスを可変させ、前記ゲインの制御信号を出力し、
    前記周波数特性制御部は、
    前記ゲインの制御信号を基に、前記いずれかのインピーダンス部と異なるインピーダンス部のインピーダンスを可変させる可変利得増幅器。
  2. 請求項１に記載の可変利得増幅器であって、
    前記ＦＢインピーダンス部、前記基準側インピーダンス部及び前記電源側インピーダンス部のうち少なくとも１つのインピーダンス部は、少なくとも１つのスイッチを含み、
    前記ゲイン制御部は、
    前記ＦＢインピーダンス部、前記基準側インピーダンス部及び前記電源側インピーダンス部のうち少なくとも１つのインピーダンス部の前記スイッチのＯＮ及びＯＦＦを変化させる可変利得増幅器。
  3. 請求項１又は２に記載の可変利得増幅器であって、
    前記ＦＢインピーダンス部、前記基準側インピーダンス部及び前記電源側インピーダンス部のうち少なくとも１つのインピーダンス部は、可変容量を含み、
    前記周波数特性制御部は、
    前記ゲインの制御信号を基に、前記ＦＢインピーダンス部、前記基準側インピーダンス部及び前記電源側インピーダンス部のうち少なくとも１つのインピーダンス部の前記可変容量を変化させる可変利得増幅器。
  4. 請求項３に記載の可変利得増幅器であって、
    前記制御信号に含まれるゲイン設定値と、前記ゲイン設定値に対応する前記可変容量の容量値とを定めるテーブルと、を更に備え、
    前記周波数特性制御部は、
    前記ＦＢインピーダンス部、前記基準側インピーダンス部及び前記電源側インピーダンス部のうち少なくとも１つのインピーダンス部の前記可変容量を、前記前記ゲイン設定値に対応する前記可変容量の容量値に変化させる可変利得増幅器。
  5. 請求項３又は４に記載の可変利得増幅器であって、
    前記ゲイン制御部は、
    前記電源側インピーダンス部の前記スイッチのＯＮ及びＯＦＦを変化させ、
    前記周波数特性制御部は、
    前記基準側インピーダンス部の前記可変容量を変化させる可変利得増幅器。
  6. 請求項３又は４に記載の可変利得増幅器であって、
    前記ゲイン制御部は、
    前記基準側インピーダンス部の前記スイッチのＯＮ及びＯＦＦを変化させ、
    前記周波数特性制御部は、
    前記ＦＢインピーダンス部の前記可変容量を変化させる可変利得増幅器。
  7. 請求項３又は４に記載の可変利得増幅器であって、
    前記ゲイン制御部は、
    前記基準側インピーダンス部の前記スイッチのＯＮ及びＯＦＦを変化させ、
    前記周波数特性制御部は、
    前記電源側インピーダンス部の前記可変容量を変化させる可変利得増幅器。
  8. 請求項３又は４に記載の可変利得増幅器であって、
    前記ゲイン制御部は、
    前記ＦＢインピーダンス部の前記スイッチのＯＮ及びＯＦＦを変化させ、
    前記基準側インピーダンス部の前記スイッチのＯＮ及びＯＦＦを変化させ、
    前記周波数特性制御部は、
    前記ＦＢインピーダンス部の前記スイッチのＯＮ及びＯＦＦの変化に対応して、前記基準側インピーダンス部の前記可変容量を変化させ、
    前記基準側インピーダンス部の前記スイッチのＯＮ及びＯＦＦの変化に対応して、前記電源側インピーダンス部の前記可変容量を変化させる可変利得増幅器。
  9. 請求項３又は４に記載の可変利得増幅器であって、
    前記増幅素子からの出力信号を入力する第２制御端子と、前記基準電位に接続される第２基準側端子と、前記直流電源に接続される第２電源側端子とを含み、前記増幅素子からの出力信号を増幅する第２増幅素子と、
    前記第２制御端子と前記第２電源側端子との間に接続され、少なくとも１つのスイッチを含む第２ＦＢインピーダンス部と、
    前記第２電源側端子に接続され、可変容量を含む第２電源側インピーダンス部と、を更に備え、
    前記ゲイン制御部は、
    前記基準側インピーダンス部の前記スイッチのＯＮ及びＯＦＦを変化させ、
    前記第２ＦＢインピーダンス部の前記スイッチのＯＮ及びＯＦＦを変化させ、
    前記周波数特性制御部は、
    前記基準側インピーダンス部の前記スイッチのＯＮ及びＯＦＦの変化に対応して、前記電源側インピーダンス部及び前記第２電源側インピーダンス部の各々の前記可変容量を変化させ、
    前記第２ＦＢインピーダンス部の前記スイッチのＯＮ及びＯＦＦの変化に対応して、前記基準側インピーダンス部の前記可変容量を変化させる可変利得増幅器。
  10. 請求項１に記載の可変利得増幅器であって、
    前記入力信号と差動入力信号をなす第２入力信号を入力する第３制御端子と、前記基準電位に接続される第３基準側端子と、前記直流電源に接続される第３電源側端子とを含み、前記増幅素子と差動対をなす第３増幅素子と、
    前記第３制御端子と前記第３電源側端子との間に接続され、少なくとも１つのスイッチを含む第３ＦＢインピーダンス部と、
    前記第３基準側端子に接続され、可変容量を含む第３基準側インピーダンス部と、を更に備え、
    前記ゲイン制御部は、
    前記ＦＢインピーダンス部の前記スイッチのＯＮ及びＯＦＦを変化させ、
    前記第３ＦＢインピーダンス部の前記スイッチのＯＮ及びＯＦＦを変化させ、
    前記周波数特性制御部は、
    前記ＦＢインピーダンス部の前記スイッチのＯＮ及びＯＦＦの変化に対応して、前記基準側インピーダンス部の前記可変容量を変化させ、
    前記第３ＦＢインピーダンス部の前記スイッチのＯＮ及びＯＦＦの変化に対応して、前記第３基準側インピーダンス部の前記可変容量を変化させる可変利得増幅器。
  11. 請求項１に記載の可変利得増幅器であって、
    前記入力信号と差動入力信号をなす第２入力信号を入力する第３制御端子と、前記基準電位に接続される第３基準側端子と、前記直流電源に接続される第３電源側端子とを含み、前記増幅素子と差動対をなす第３増幅素子と、
    前記第３制御端子と前記第３電源側端子との間に接続され、少なくとも１つのスイッチを含む第３ＦＢインピーダンス部と、を更に備え、
    前記基準側インピーダンス部は、可変容量が前記基準側端子と前記第３基準側端子とに接続されて構成され、
    前記ゲイン制御部は、
    前記ＦＢインピーダンス部の前記スイッチのＯＮ及びＯＦＦを変化させ、
    前記第３ＦＢインピーダンス部の前記スイッチのＯＮ及びＯＦＦを変化させ、
    前記周波数特性制御部は、
    前記ＦＢインピーダンス部及び前記第３ＦＢインピーダンス部の各々の前記スイッチのＯＮ及びＯＦＦの変化に対応して、前記基準側インピーダンス部の前記可変容量を変化させる可変利得増幅器。
JP2011278449A 2011-12-20 2011-12-20 可変利得増幅器 Expired - Fee Related JP5809554B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2011278449A JP5809554B2 (ja) 2011-12-20 2011-12-20 可変利得増幅器
CN201280031825.9A CN103620956B (zh) 2011-12-20 2012-12-05 可变增益放大器
US14/131,819 US9035700B2 (en) 2011-12-20 2012-12-05 Variable gain amplifier
PCT/JP2012/007802 WO2013094138A1 (ja) 2011-12-20 2012-12-05 可変利得増幅器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011278449A JP5809554B2 (ja) 2011-12-20 2011-12-20 可変利得増幅器

Publications (2)

Publication Number Publication Date
JP2013131829A true JP2013131829A (ja) 2013-07-04
JP5809554B2 JP5809554B2 (ja) 2015-11-11

Family

ID=48668057

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011278449A Expired - Fee Related JP5809554B2 (ja) 2011-12-20 2011-12-20 可変利得増幅器

Country Status (4)

Country Link
US (1) US9035700B2 (ja)
JP (1) JP5809554B2 (ja)
CN (1) CN103620956B (ja)
WO (1) WO2013094138A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9680418B2 (en) 2015-11-13 2017-06-13 Qualcomm Incorporated Variable gain amplifier with improved power supply noise rejection
US10075141B1 (en) * 2017-03-08 2018-09-11 Inphi Corporation Continuous time linear equalizer with two adaptive zero frequency locations
US11271535B2 (en) * 2019-02-28 2022-03-08 SiliconIntervention Inc. Analog computer with variable gain
US10873299B2 (en) * 2019-03-27 2020-12-22 Intel Corporation Trans-impedance amplifier transfer function compensation

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05347520A (ja) * 1992-06-12 1993-12-27 Toshiba Corp 増幅率可変アナログ増幅装置
JPH06152263A (ja) * 1992-11-10 1994-05-31 Nec Ic Microcomput Syst Ltd 増幅器
JPH0998032A (ja) * 1995-09-29 1997-04-08 Nec Corp 光受信回路
JP2002151985A (ja) * 2000-11-13 2002-05-24 Asahi Kasei Microsystems Kk 可変利得増幅器

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3581223A (en) * 1969-04-30 1971-05-25 Hc Electronics Inc Fast response dynamic gain control circuit
US4540952A (en) * 1981-09-08 1985-09-10 At&T Bell Laboratories Nonintegrating receiver
US4608542A (en) * 1985-06-06 1986-08-26 Rca Corporation Bandwidth controlled data amplifier
JPH0548354A (ja) * 1991-08-19 1993-02-26 Matsushita Electric Ind Co Ltd 利得制御回路および半導体装置
JP2007329675A (ja) 2006-06-07 2007-12-20 Toshiba Corp 可変利得増幅器
US7639075B2 (en) * 2007-03-02 2009-12-29 Realtek Semiconductor Corporation Wide-band adjustable gain low-noise amplifier
CN101594119B (zh) * 2009-06-26 2011-11-02 华东师范大学 可变增益放大器的弱信号读出电路设计方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05347520A (ja) * 1992-06-12 1993-12-27 Toshiba Corp 増幅率可変アナログ増幅装置
JPH06152263A (ja) * 1992-11-10 1994-05-31 Nec Ic Microcomput Syst Ltd 増幅器
JPH0998032A (ja) * 1995-09-29 1997-04-08 Nec Corp 光受信回路
JP2002151985A (ja) * 2000-11-13 2002-05-24 Asahi Kasei Microsystems Kk 可変利得増幅器

Also Published As

Publication number Publication date
CN103620956B (zh) 2017-06-30
CN103620956A (zh) 2014-03-05
US9035700B2 (en) 2015-05-19
US20140191804A1 (en) 2014-07-10
JP5809554B2 (ja) 2015-11-11
WO2013094138A1 (ja) 2013-06-27

Similar Documents

Publication Publication Date Title
US7400203B2 (en) Circuit with Q-enhancement cell having feedback loop
US20060071712A1 (en) Variable gain amplifier
US7368987B2 (en) Circuit configuration having a feedback operational amplifier
US8179205B2 (en) Linearization systems and methods for variable attenuators
JP5809554B2 (ja) 可変利得増幅器
US9503053B1 (en) Active balun for wideband applications
EP2278706A3 (en) High linearity variable gain amplifier
JP2009065511A (ja) 増幅回路及び通信機
KR101419806B1 (ko) 고정 대역폭을 갖는 가변 이득 증폭기
EP2974031A1 (en) Techniques to reduce harmonic distortions of impedance attenuators for low-power wideband high-resoluton dacs
US7751792B2 (en) Higher linearity passive mixer
JP5983968B2 (ja) 電力増幅回路及び電力増幅モジュール
CN110729972B (zh) 校准装置及校准方法
Yoon et al. Low-noise amplifier path for ultrasound system applications
JP2007235525A (ja) 可変利得増幅回路および半導体集積回路および出力電力調整回路および出力電力調整方法および送信機および受信機および送受信機
JP5433614B2 (ja) 半導体集積回路および受信装置
CN111279611A (zh) 混合可变增益放大器
JP5205403B2 (ja) 半導体集積回路装置
US8331875B2 (en) Amplifier and communication apparatus
US9419587B1 (en) Method and apparatus to reconfigure a filter
JP4943546B1 (ja) 可変利得増幅器及び受信装置
CN108259012B (zh) 一种宽带电力线的功率放大器
CN107852138B (zh) 无削减信号包络地提升放大器增益
JP2017169015A (ja) 可変利得増幅器
JP2016096500A (ja) 増幅回路および半導体装置

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20131225

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140611

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20150116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150602

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150731

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150818

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150911

R151 Written notification of patent or utility model registration

Ref document number: 5809554

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees