JP2013131547A - Dicing/die bonding integrated tape, and method of manufacturing semiconductor device - Google Patents

Dicing/die bonding integrated tape, and method of manufacturing semiconductor device Download PDF

Info

Publication number
JP2013131547A
JP2013131547A JP2011278541A JP2011278541A JP2013131547A JP 2013131547 A JP2013131547 A JP 2013131547A JP 2011278541 A JP2011278541 A JP 2011278541A JP 2011278541 A JP2011278541 A JP 2011278541A JP 2013131547 A JP2013131547 A JP 2013131547A
Authority
JP
Japan
Prior art keywords
adhesive
base material
ring frame
material layer
dicing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011278541A
Other languages
Japanese (ja)
Other versions
JP6051520B2 (en
Inventor
Tomoko Murahashi
智子 村橋
Koji Suzumura
浩二 鈴村
Michio Masuno
道夫 増野
Yukihiro Iwanaga
有輝啓 岩永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Resonac Corp
Original Assignee
Hitachi Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Chemical Co Ltd filed Critical Hitachi Chemical Co Ltd
Priority to JP2011278541A priority Critical patent/JP6051520B2/en
Publication of JP2013131547A publication Critical patent/JP2013131547A/en
Application granted granted Critical
Publication of JP6051520B2 publication Critical patent/JP6051520B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Adhesive Tapes (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Die Bonding (AREA)
  • Dicing (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a dicing/die bonding integrated tape and a method of manufacturing a semiconductor device capable of suppressing generation of a residue of an adhesive agent to a ring frame.SOLUTION: A dicing/die bonding integrated tape 1 has: a base material layer 2 forming a basal part of a tape; and an adhesive layer 3 formed on one surface side of the base material layer 2 and holding a semiconductor wafer and a ring frame. The base material layer 2 has a tacky property, and thereby, the adhesive layer 3 and the base material layer 2 are less likely to be detached from each other, and the adhesive layer 3 is likely to be detached from the ring frame together with the base material layer 2. Therefore, generation of a residue of an adhesive agent to the ring frame can be suppressed.

Description

本発明は、例えば半導体装置の製造に用いられるダイシング・ダイボンディング一体型テープ、及びそのダイシング・ダイボンディング一体型テープを用いた半導体装置の製造方法に関する。   The present invention relates to a dicing / die bonding integrated tape used for manufacturing a semiconductor device, for example, and a method for manufacturing a semiconductor device using the dicing / die bonding integrated tape.

従来のダイシング・ダイボンディング一体型テープとして、ダイシングの際に半導体ウェハを保持するための粘着層と、ダイシング後の半導体チップに付与されるダイボンディング用の接着層と、を基材層の一方面側に備えたものがある。また、近年では、粘着層と接着層との双方の機能を併せ持つ粘接着層を備えたダイシング・ダイボンディング一体型テープの開発も進められている（例えば、特許文献１参照）。   As a conventional dicing die-bonding integrated tape, an adhesive layer for holding a semiconductor wafer during dicing and an adhesive layer for die bonding applied to the semiconductor chip after dicing are provided on one side of the base material layer. There is something on the side. In recent years, a dicing / die bonding integrated tape having an adhesive layer having both functions of an adhesive layer and an adhesive layer has been developed (see, for example, Patent Document 1).

粘接着層を備えたダイシング・ダイボンディング一体型テープを用いて半導体装置を製造する際には、半導体ウェハ及びリングフレームを粘接着層上に載置し、半導体ウェハを切断して複数の半導体チップに個片化し、半導体チップを粘接着層の粘接着剤と共にピックアップする。その後、リングフレームは、ダイシング・ダイボンディング一体型テープを剥離して再利用される。   When manufacturing a semiconductor device using a dicing die-bonding integrated tape having an adhesive layer, a semiconductor wafer and a ring frame are placed on the adhesive layer, and the semiconductor wafer is cut into a plurality of pieces. The semiconductor chip is separated into individual pieces, and the semiconductor chip is picked up together with the adhesive of the adhesive layer. Thereafter, the ring frame is reused by peeling the dicing die bonding integrated tape.

特開平２−３２１８１号公報JP-A-2-32181

上述した従来のダイシング・ダイボンディング一体型テープでは、リングフレームからダイシング・ダイボンディング一体型テープを剥離する際に、粘接着層とリングフレームとの間に引っ張り力がかかると共に、粘接着層と基材層との間にも引っ張り力がかかる。このため、粘接着層とリングフレームとの間の剥離強度に比べて、粘接着層と基材層との間の剥離強度が不足すると、粘接着層と基材層との間に剥離が発生し、粘接着層をなす粘接着剤がリングフレームに残存してしまうおそれがある。粘接着剤がリングフレームに残存してしまうと、粘接着剤を除去するための洗浄回数が多くなり、リングフレームの寿命が短くなるおそれがある。   In the conventional dicing / die bonding integrated tape described above, when peeling the dicing / die bonding integrated tape from the ring frame, a tensile force is applied between the adhesive layer and the ring frame, and the adhesive layer A tensile force is also applied between the substrate layer and the base material layer. For this reason, when the peel strength between the adhesive layer and the base material layer is insufficient compared to the peel strength between the adhesive layer and the ring frame, Peeling may occur, and the adhesive that forms the adhesive layer may remain on the ring frame. If the adhesive remains on the ring frame, the number of washings for removing the adhesive increases, which may shorten the life of the ring frame.

本発明は、上記課題解決のためになされたものであり、リングフレームへの粘接着剤の残存の発生を抑制することができるダイシング・ダイボンディング一体型テープ、及び半導体装置の製造方法を提供することを目的とする。   The present invention has been made to solve the above problems, and provides a dicing / die bonding integrated tape capable of suppressing the occurrence of the adhesive remaining on the ring frame, and a method for manufacturing a semiconductor device. The purpose is to do.

上記課題を解決するために、本発明に係るダイシング・ダイボンディング一体型テープは、テープの基部をなす基材層と、基材層の一方面側に形成され、半導体ウェハ及びリングフレームを保持する粘接着層と、を備えたダイシング・ダイボンディング一体型テープであって、基材層はタック性を有することを特徴とする。   In order to solve the above problems, a dicing die bonding integrated tape according to the present invention is formed on a base layer forming a base portion of the tape and on one side of the base layer, and holds a semiconductor wafer and a ring frame. A dicing die-bonding integrated tape provided with an adhesive layer, wherein the base material layer has tackiness.

このようなダイシング・ダイボンディング一体型テープでは、基材層がタック性を有することで、粘接着層と基材層との間における剥離が発生し難くなる。これにより、粘接着層が、基材層と共にリングフレームから剥離し易くなるため、リングフレームへの粘接着剤の残存の発生を抑制することができる。   In such a dicing / die bonding integrated tape, the base material layer has tackiness, so that peeling between the adhesive layer and the base material layer hardly occurs. Thereby, since an adhesive layer becomes easy to peel from a ring frame with a base material layer, generation | occurrence | production of the residue of an adhesive on a ring frame can be suppressed.

ここで、基材層のタック強度が、リングフレームのタック強度よりも高くなっていることが好ましい。この場合、粘接着層と基材層との間よりも、粘接着層とリングフレームとの間で剥離が発生し易くなるため、リングフレームへの粘接着剤の残存の発生を確実に抑制することができる。   Here, it is preferable that the tack strength of the base material layer is higher than the tack strength of the ring frame. In this case, peeling between the adhesive layer and the ring frame is more likely to occur than between the adhesive layer and the base material layer, so it is ensured that the adhesive remains on the ring frame. Can be suppressed.

また、基材層のタック強度が、気温３０℃において５０ｇｆ以上であることが好ましい。この場合、粘接着層と基材層との間における剥離がより確実に発生し難くなるため、リングフレームへの粘接着剤の残存の発生をより確実に抑制することができる。   Moreover, it is preferable that the tack strength of a base material layer is 50 gf or more at the temperature of 30 degreeC. In this case, since peeling between the adhesive layer and the base material layer is less likely to occur, the occurrence of the adhesive remaining on the ring frame can be more reliably suppressed.

また、粘接着層は、エネルギー線照射により硬化する粘接着剤からなることが好ましい。この場合、半導体ウェハを切断して複数の半導体チップに個片化した後に、粘接着層にエネルギー線を照射して、基材層と粘接着層との間の剥離強度を低下させることで、半導体チップに粘接着剤を確実に付与することができる。この際に、粘接着層のうちリングフレームを保持する部分にはエネルギー線を照射しないようにすることで、基材層と粘接着層との間の剥離強度を維持し、リングフレームへの粘接着剤の残存の発生を抑制することができる。従って、半導体チップに粘接着剤を付与し易くすること、及びリングフレームへの粘接着剤の残存の発生を抑制することの両立を図ることができる。   Moreover, it is preferable that an adhesive layer consists of an adhesive agent hardened | cured by energy ray irradiation. In this case, after the semiconductor wafer is cut and separated into a plurality of semiconductor chips, the adhesive layer is irradiated with energy rays to reduce the peel strength between the base material layer and the adhesive layer. Thus, the adhesive can be reliably applied to the semiconductor chip. At this time, by keeping the part of the adhesive layer that holds the ring frame from being irradiated with energy rays, the peel strength between the base material layer and the adhesive layer is maintained, and The occurrence of residual adhesive can be suppressed. Therefore, it is possible to make it easy to apply the adhesive to the semiconductor chip and to suppress the occurrence of the adhesive remaining on the ring frame.

また、エネルギー線照射前における基材層と粘接着層との間の剥離強度が０．４Ｎ／２５ｍｍ以上であり、エネルギー線照射後における基材層と粘接着層との間の剥離強度が０．１Ｎ／２５ｍｍ以下であることが好ましい。この場合、半導体チップに粘接着剤を付与し易くすること、及びリングフレームへの粘接着剤の残存の発生を抑制することの両立をより確実に図ることができる。   Moreover, the peel strength between the base material layer and the adhesive layer before irradiation with energy rays is 0.4 N / 25 mm or more, and the peel strength between the base material layer and the adhesive layer after irradiation with energy rays Is preferably 0.1 N / 25 mm or less. In this case, it is possible to more reliably achieve both the easy application of the adhesive to the semiconductor chip and the suppression of the occurrence of the adhesive remaining on the ring frame.

また、本発明に係る半導体装置の製造方法は、テープの基部をなし、タック性を有する基材層と、基材層の一方面側に形成され、エネルギー線照射により硬化する粘接着剤からなる粘接着層と、を備えたダイシング・ダイボンディング一体型テープの粘接着層上に、半導体ウェハ及びリングフレームを載置し、半導体ウェハを切断して複数の半導体チップに個片化し、粘接着層のうち、リングフレームが載置されていない部分のみにエネルギー線を照射した後に、半導体チップをピックアップすることを特徴とする。   Moreover, the manufacturing method of the semiconductor device according to the present invention includes a base layer having a tape property, a tacky base material layer, and an adhesive formed on one surface side of the base material layer and cured by irradiation with energy rays. A semiconductor wafer and a ring frame are placed on the adhesive layer of the dicing die-bonding integrated tape provided with the adhesive layer, and the semiconductor wafer is cut into pieces into a plurality of semiconductor chips, A semiconductor chip is picked up after irradiating an energy ray only to a part of the adhesive layer on which no ring frame is placed.

このような半導体装置の製造方法では、基材層がタック性を有するダイシング・ダイボンディング一体型テープを用いることで、粘接着層と基材層との間における剥離が発生し難くなる。半導体ウェハを切断した後には、粘接着層にエネルギー線が照射され、基材層と粘接着層との間における剥離が発生し易くなるため、半導体チップに粘接着剤が付与され易くなる。この際に、粘接着層のうちリングフレームが載置されている部分には、エネルギー線が照射されないため、粘接着層のうちリングフレームが載置されている部分と基材層との間における剥離の発生し難さが維持される。従って、半導体チップに粘接着剤を付与し易くすること、及びリングフレームへの粘接着剤の残存の発生を抑制することの両立を図ることができる。   In such a manufacturing method of a semiconductor device, peeling between the adhesive layer and the base material layer is difficult to occur by using a dicing die bonding integrated tape in which the base material layer has tackiness. After cutting the semiconductor wafer, the adhesive layer is irradiated with energy rays, and peeling between the base material layer and the adhesive layer is likely to occur. Therefore, an adhesive is easily applied to the semiconductor chip. Become. At this time, since the energy beam is not irradiated to the portion of the adhesive layer on which the ring frame is placed, the portion of the adhesive layer on which the ring frame is placed and the base material layer The difficulty of occurrence of delamination is maintained. Therefore, it is possible to make it easy to apply the adhesive to the semiconductor chip and to suppress the occurrence of the adhesive remaining on the ring frame.

本発明に係るダイシング・ダイボンディング一体型テープ、及び半導体装置の製造方法によれば、リングフレームへの粘接着剤の残存の発生を抑制することができる。   According to the dicing die bonding integrated tape and the semiconductor device manufacturing method according to the present invention, it is possible to suppress the occurrence of the adhesive remaining on the ring frame.

本発明に係るダイシング・ダイボンディング一体型テープの一実施形態を示す断面図である。It is sectional drawing which shows one Embodiment of the dicing die bonding integrated tape which concerns on this invention. 粘接着層上に半導体ウェハ及びリングフレームを設置した状態を示す断面図である。It is sectional drawing which shows the state which installed the semiconductor wafer and the ring frame on the adhesive layer. ダイシング工程を示す断面図である。It is sectional drawing which shows a dicing process. ピックアップ工程を示す断面図である。It is sectional drawing which shows a pick-up process. リングフレームへの粘接着剤の残存が発生した状態を示す断面図である。It is sectional drawing which shows the state which the residue of the adhesive agent generate | occur | produced on the ring frame. リングフレームへの粘接着剤の残存が発生していない状態を示す断面図である。It is sectional drawing which shows the state in which the adhesive agent remains to the ring frame has not generate | occur | produced.

以下、図面を参照しながら、本発明に係るダイシング・ダイボンディング一体型テープの好適な実施形態について詳細に説明する。   DESCRIPTION OF EMBODIMENTS Hereinafter, preferred embodiments of a dicing die bonding integrated tape according to the present invention will be described in detail with reference to the drawings.

図１は、本発明に係るダイシング・ダイボンディング一体型テープの一実施形態を示す断面図である。図１に示すように、ダイシング・ダイボンディング一体型テープ１は、基材層２と、基材層２の一方面側に形成された粘接着層３と、を備えている。   FIG. 1 is a cross-sectional view showing an embodiment of a dicing die bonding integrated tape according to the present invention. As shown in FIG. 1, the dicing / die bonding integrated tape 1 includes a base material layer 2 and an adhesive layer 3 formed on one surface side of the base material layer 2.

基材層２は、テープの基部をなし、ダイシング時に半導体ウェハ等を支持する。基材層２の厚みは、通常１０〜５００μｍ、好ましくは５０〜２００μｍであり、作業性を損なわない範囲で適宜に設定される。基材層２は、ポリイソブチレン、ポリエチレン、ポリプロピレン、エチレン−プロピレン共重合体、ポリブテン、エチレン−酢酸ビニル共重合体、エチレン−アクリル酸エステル共重合体、アイオノマーなどのα−オレフィンの単独重合体または共重合体、ポリエチレンテレフタレート等の熱可塑性エラストマーから選ばれる２種以上の材料が混合された自己粘着性テープである。このような自己粘着性テープの代表的な例としては、ポリイソブチレン及びポリエチレンからなるオレフィン系自己粘着性テープが挙げられる。自己粘着性テープである基材層２はタック性を有し、例えば約２〜１０倍に延伸されてもタック性を損なわないようになっている。   The base material layer 2 forms the base of the tape and supports a semiconductor wafer or the like during dicing. The thickness of the base material layer 2 is usually 10 to 500 μm, preferably 50 to 200 μm, and is appropriately set within a range that does not impair workability. Base material layer 2 is a homopolymer of α-olefin such as polyisobutylene, polyethylene, polypropylene, ethylene-propylene copolymer, polybutene, ethylene-vinyl acetate copolymer, ethylene-acrylic acid ester copolymer, ionomer, or the like. A self-adhesive tape in which two or more materials selected from thermoplastic elastomers such as copolymers and polyethylene terephthalate are mixed. A typical example of such a self-adhesive tape is an olefin-based self-adhesive tape made of polyisobutylene and polyethylene. The base material layer 2 which is a self-adhesive tape has a tack property, and for example, even if it is stretched about 2 to 10 times, the tack property is not impaired.

本実施形態では、基材層２のタック強度は、リングフレームのタック強度よりも高くなっており、例えば、気温３０℃において５０ｇｆ以上となっている。ここでのタック強度とは、被測定物に押し付けたプローブを引き剥がすのに必要な力で定義される。   In this embodiment, the tack strength of the base material layer 2 is higher than the tack strength of the ring frame, and is, for example, 50 gf or more at a temperature of 30 ° C. The tack strength here is defined as a force necessary to peel off the probe pressed against the object to be measured.

粘接着層３は、粘接着剤からなる層であり、半導体ウェハ等を基材層２の一方面上に保持する。粘接着層３をなす粘接着剤は、例えば、ジオール基を有する化合物、イソシアネート化合物、ウレタン（メタ）アクリレート化合物、ジアミン化合物、尿素メタクリレート化合物、側鎖にエチレン性不飽和基を有するエネルギー線重合性共重合体等の化合物であり、これらの化合物の２種以上を組み合わせたものであってもよい。特に、粘接着層３をなす粘接着剤は、紫外線や放射線等のエネルギー線や熱によって硬化する（すなわち、粘着力が低下する）ものであることが好ましく、中でもエネルギー線によって硬化するものであることが好ましく、紫外線によって硬化するものであることがより好ましい。更に、粘接着層３をなす粘接着剤は、エネルギー線によって硬化すると、タック強度が基材層２のタック強度よりも低くなるものであることが好ましい。   The adhesive layer 3 is a layer made of an adhesive, and holds a semiconductor wafer or the like on one surface of the base material layer 2. The adhesive which forms the adhesive layer 3 includes, for example, a compound having a diol group, an isocyanate compound, a urethane (meth) acrylate compound, a diamine compound, a urea methacrylate compound, and an energy ray having an ethylenically unsaturated group in the side chain. It is a compound such as a polymerizable copolymer, and may be a combination of two or more of these compounds. In particular, the adhesive that forms the adhesive layer 3 is preferably one that is cured by energy rays such as ultraviolet rays or radiation or heat (that is, the adhesive force is reduced), and among them, one that is cured by energy rays. It is preferable that it is hardened | cured by an ultraviolet-ray. Furthermore, it is preferable that the tackiness agent forming the tackiness adhesive layer 3 has a tack strength lower than the tack strength of the base material layer 2 when cured by energy rays.

本実施形態では、粘接着層３をなす粘接着剤は、エネルギー線によって硬化するものとなっており、基材層２と粘接着層３との間の剥離強度は、例えば、エネルギー線照射前において０．４Ｎ／２５ｍｍ以上となり、エネルギー線照射後において０．１Ｎ／２５ｍｍ以下となっている。ここでの剥離強度とは、２５ｍｍ幅のテープ状の被測定物を、幅方向に対して垂直な方向に引き剥がすのに必要な力で定義される。   In the present embodiment, the adhesive that forms the adhesive layer 3 is cured by energy rays, and the peel strength between the base material layer 2 and the adhesive layer 3 is, for example, energy. It is 0.4 N / 25 mm or more before the irradiation with the beam, and 0.1 N / 25 mm or less after the irradiation with the energy beam. The peel strength here is defined as the force required to peel off a 25 mm wide tape-shaped object to be measured in a direction perpendicular to the width direction.

以下、ダイシング・ダイボンディング一体型テープ１を用いた半導体装置の製造方法の一例を説明する。   Hereinafter, an example of a method for manufacturing a semiconductor device using the dicing / die bonding integrated tape 1 will be described.

まず、図２に示すように、粘接着層３上に半導体ウェハ５を載置する。また、半導体ウェハ５を囲むようにして、粘接着層３上にリングフレーム６を載置する。リングフレーム６は、通常は金属製またはプラスチック製の成形体である。   First, as shown in FIG. 2, the semiconductor wafer 5 is placed on the adhesive layer 3. A ring frame 6 is placed on the adhesive layer 3 so as to surround the semiconductor wafer 5. The ring frame 6 is usually a molded body made of metal or plastic.

次に、図３に示すように、ブレード７で半導体ウェハ５を切断し、複数の半導体チップ５ａに個片化する。この際に、粘接着層３も同時に切断され、各半導体チップ５ａに対応した粘接着片３ａに個片化される。   Next, as shown in FIG. 3, the semiconductor wafer 5 is cut with a blade 7 and separated into a plurality of semiconductor chips 5a. At this time, the adhesive layer 3 is also cut at the same time, and is separated into adhesive pieces 3a corresponding to the respective semiconductor chips 5a.

次に、基材層２を通して粘接着層３にエネルギー線を照射し、各粘接着片３ａをなす粘接着剤を硬化させる。この際に、粘接着層３のうち、リングフレーム６が載置されている部分には、エネルギー線を照射せず、リングフレーム６が載置されている部分では粘接着剤が硬化しないようにする。   Next, an energy ray is irradiated to the adhesive layer 3 through the base material layer 2, and the adhesive agent which comprises each adhesive bond piece 3a is hardened. At this time, the portion of the adhesive layer 3 on which the ring frame 6 is placed is not irradiated with energy rays, and the portion on which the ring frame 6 is placed does not cure the adhesive. Like that.

次に、図４に示すように、半導体チップ５ａをピックアップする。各粘接着片３ａをなす粘接着剤は、上述したようにエネルギー線照射によって硬化しており、基材層２と各粘接着片３ａとの間における剥離が発生し易くなっている。このため、各粘接着片３ａは半導体チップ５ａと共にピックアップされ易くなっている。従って、各半導体チップ５ａに粘接着剤が確実に付与される。   Next, as shown in FIG. 4, the semiconductor chip 5a is picked up. As described above, the adhesive that forms each adhesive piece 3a is cured by energy ray irradiation, and peeling between the base material layer 2 and each adhesive piece 3a is likely to occur. . For this reason, each adhesive bonding piece 3a is easily picked up together with the semiconductor chip 5a. Accordingly, the adhesive is reliably applied to each semiconductor chip 5a.

全ての半導体チップ５ａをピックアップした後には、ダイシング・ダイボンディング一体型テープ１をリングフレーム６から剥離する。仮に、基材層２がタック性を有していないとすると、基材層２をリングフレーム６から剥離しようとした際に、粘接着層３と基材層２との間における剥離が発生し易くなる。その結果、図５に示すように、粘接着層３をなす粘接着剤の一部がリングフレーム６に残存するおそれがある。   After all the semiconductor chips 5a are picked up, the dicing / die bonding integrated tape 1 is peeled off from the ring frame 6. If the base material layer 2 does not have tackiness, peeling between the adhesive layer 3 and the base material layer 2 occurs when the base material layer 2 is peeled from the ring frame 6. It becomes easy to do. As a result, as shown in FIG. 5, part of the adhesive forming the adhesive layer 3 may remain on the ring frame 6.

これに対し、本実施形態では、上述したように基材層２がタック性を有していることで、粘接着層３と基材層２との間における剥離は発生し難くなっている。しかも、粘接着層３のうちリングフレーム６が載置されている部分には、エネルギー線が照射されていないため、粘接着層３のうちリングフレーム６が載置されている部分と基材層２との間における剥離の発生し難さが維持されている。このため、図６に示すように、粘接着層３は基材層２と共にリングフレーム６から剥離する。従って、リングフレーム６への粘接着剤の残存の発生を抑制することができる。このように、リングフレーム６への粘着接着剤の残存の発生が抑制されると、リングフレーム６から粘接着剤を除去するための洗浄回数が削減され、リングフレーム６の寿命が長くなる。   On the other hand, in this embodiment, since the base material layer 2 has tackiness as described above, peeling between the adhesive layer 3 and the base material layer 2 is difficult to occur. . In addition, since the energy beam is not irradiated on the portion of the adhesive layer 3 where the ring frame 6 is placed, the portion of the adhesive layer 3 where the ring frame 6 is placed and the base The difficulty of occurrence of peeling between the material layer 2 is maintained. For this reason, as shown in FIG. 6, the adhesive layer 3 is peeled from the ring frame 6 together with the base material layer 2. Accordingly, the occurrence of the adhesive remaining on the ring frame 6 can be suppressed. As described above, when the occurrence of the adhesive adhesive remaining on the ring frame 6 is suppressed, the number of cleanings for removing the adhesive from the ring frame 6 is reduced, and the life of the ring frame 6 is extended.

また、本実施形態では、基材層２のタック強度が、リングフレーム６のタック強度よりも高くなっていることで、粘接着層３と基材層２との間よりも、粘接着層３とリングフレーム６との間で剥離が発生し易くなるため、リングフレーム６への粘接着剤の残存の発生を確実に抑制することができる。   Moreover, in this embodiment, the tack strength of the base material layer 2 is higher than the tack strength of the ring frame 6, so that the adhesive strength is higher than that between the adhesive layer 3 and the base material layer 2. Since peeling easily occurs between the layer 3 and the ring frame 6, it is possible to reliably suppress the occurrence of the adhesive remaining on the ring frame 6.

また、基材層２のタック強度が、気温３０℃において５０ｇｆ以上であることで、粘接着層３と基材層２との間における剥離がより確実に発生し難くなるため、リングフレーム６への粘接着剤の残存の発生をより確実に抑制することができる。   Moreover, since the tack strength of the base material layer 2 is 50 gf or more at an air temperature of 30 ° C., peeling between the adhesive layer 3 and the base material layer 2 is less likely to occur, so the ring frame 6 It is possible to more reliably suppress the occurrence of residual adhesive.

更に、本実施形態では、粘接着層３が、エネルギー線照射により硬化する粘接着剤からなっている。これにより、半導体ウェハ５を切断して複数の半導体チップ５ａに個片化した後に、粘接着層３にエネルギー線を照射して、基材層２と粘接着層３との間の剥離強度を低下させることで、半導体チップ５ａに粘接着剤を確実に付与することができる。この際に、粘接着層３のうちリングフレーム６を保持する部分にはエネルギー線を照射しないようにすることで、基材層２と粘接着層３との間の剥離強度を維持し、リングフレーム６への粘接着剤の残存の発生を抑制することができる。従って、半導体チップ５ａに粘接着剤を付与し易くすること、及びリングフレーム６への粘接着剤の残存の発生を抑制することの両立を図ることができる。   Furthermore, in this embodiment, the adhesive layer 3 is made of an adhesive that is cured by energy beam irradiation. Thus, after the semiconductor wafer 5 is cut and separated into a plurality of semiconductor chips 5a, the adhesive layer 3 is irradiated with energy rays, and the base layer 2 and the adhesive layer 3 are separated. By reducing the strength, an adhesive can be reliably applied to the semiconductor chip 5a. At this time, the portion of the adhesive layer 3 that holds the ring frame 6 is not irradiated with energy rays, thereby maintaining the peel strength between the base material layer 2 and the adhesive layer 3. The occurrence of the adhesive remaining on the ring frame 6 can be suppressed. Therefore, it is possible to make it easy to apply the adhesive to the semiconductor chip 5 a and to suppress the occurrence of the adhesive remaining on the ring frame 6.

また、エネルギー線照射前における基材層２と粘接着層３との間の剥離強度が０．４Ｎ／２５ｍｍ以上となり、エネルギー線照射後における基材層２と粘接着層３との間の剥離強度が０．１Ｎ／２５ｍｍ以下となっているため、半導体チップ５ａに粘接着剤を付与し易くすること、及びリングフレーム６への粘接着剤の残存の発生を抑制することの両立をより確実に図ることができる。   In addition, the peel strength between the base material layer 2 and the adhesive layer 3 before irradiation with energy rays is 0.4 N / 25 mm or more, and between the base material layer 2 and the adhesive layer 3 after irradiation with energy rays. Since the peel strength of 0.1 N / 25 mm or less, it is easy to apply the adhesive to the semiconductor chip 5 a and suppress the occurrence of the adhesive remaining on the ring frame 6. A balance can be more reliably achieved.

以上、本発明の好適な実施形態について説明したが、本発明は、必ずしも上述した実施形態に限定されるものではなく、その要旨を逸脱しない範囲で様々な変更が可能である。   The preferred embodiments of the present invention have been described above. However, the present invention is not necessarily limited to the above-described embodiments, and various modifications can be made without departing from the scope of the present invention.

以下、本発明の実施例について説明する。
［ダイシング・ダイボンディング一体型テープの作製］ Examples of the present invention will be described below.
[Production of dicing and die bonding integrated tape]

実施例１：タック性を有する基材層Ａ(ＪＳＲトレーディング（株）製：ＥＪＨ−１３Ｃ)の一方面側に、粘接着層をラミネートした。   Example 1: An adhesive layer was laminated on one side of a substrate layer A having tackiness (JSR Trading Co., Ltd .: EJH-13C).

実施例２：タック性を有する基材層Ｂ(日立化成工業（株）製：ヒタレックス)の一方面側に、粘接着層をラミネートした。   Example 2: An adhesive layer was laminated on one side of a base material layer B having a tack property (Hitalex, manufactured by Hitachi Chemical Co., Ltd.).

比較例１：タック性を有さない基材層Ｃ((ロンシール（株）製：ＰＯＦ−１２０）の一方面側に、粘接着層をラミネートした。
［タック強度の評価］ Comparative Example 1: An adhesive layer was laminated on one surface side of a base material layer C (Ron Seal Co., Ltd .: POF-120) having no tackiness.
[Evaluation of tack strength]

（株）レスカ製タッキング試験機ＴＡＣ−ＩＩを用いて、基材層Ａ〜Ｃのタック性を測定した。被測定物へのプローブの押し込み速度を１２０ｍｍ／ｍｉｎ、停止加重を２Ｎ、停止時間を１ｓ、被測定物からの引き剥がし速度を６００ｍｍ／ｍｉｎとして測定を行った。
［粘接着層と基材層との間の剥離強度の評価］ The tackiness of the base material layers A to C was measured using a Resca Co., Ltd. tacking tester TAC-II. The measurement was performed at a probe pushing speed of 120 mm / min, a stop load of 2 N, a stop time of 1 s, and a peeling speed of 600 mm / min from the object to be measured.
[Evaluation of peel strength between adhesive layer and substrate layer]

エネルギー線の照射前後において、粘接着層と基材層Ａ〜Ｃとの気温３０℃での剥離強度を測定した。剥離強度の測定には、島津オートグラフＡＧ−Ｇ形（（株）島津製作所製）を用い、剥離速度を３００ｍｍ／ｍｉｎとした。なお、測定サンプル数は５個とし、全サンプルの平均値を測定値とした。
［リングフレームからの剥離性の評価］ Before and after irradiation with energy rays, the peel strength between the adhesive layer and the base material layers A to C at an air temperature of 30 ° C. was measured. For the measurement of peel strength, Shimadzu Autograph AG-G type (manufactured by Shimadzu Corporation) was used, and the peel rate was 300 mm / min. The number of measurement samples was 5, and the average value of all samples was taken as the measurement value.
[Evaluation of peelability from ring frame]

リングフレームとして、ＤＩＳＣＯ社製のリングフレーム（商品名：ＭＯＤＴＦ ２−６−１）を準備した。実施例１，２及び比較例１のダイシング・ダイボンディング一体型テープ上にリングフレームを載置した後、各ダイシング・ダイボンディング一体型テープをリングフレームから剥離し、粘接着剤がリングフレームに残存するかどうかを評価した。   As a ring frame, a ring frame (trade name: MODTF 2-6-1) manufactured by DISCO was prepared. After mounting the ring frame on the dicing / die bonding integrated tape of Examples 1 and 2 and Comparative Example 1, each dicing / die bonding integrated tape was peeled off from the ring frame, and the adhesive became the ring frame. It was evaluated whether it remained.

以上の評価結果を表1に示す。表１において、リングフレームからの剥離性の評価結果は、粘接着剤がリングフレームに残存しなかった場合をＯＫ、粘接着剤がリングフレームに残存した場合をＮＧとして示されている。

Figure 2013131547
The above evaluation results are shown in Table 1. In Table 1, the evaluation results of the peelability from the ring frame are shown as OK when the adhesive did not remain in the ring frame and as NG when the adhesive remained in the ring frame.
Figure 2013131547

表１に示すように、実施例１，２では粘接着剤がリングフレームに残存せず、比較例１では粘接着剤がリングフレームに残存することが確認された。   As shown in Table 1, it was confirmed that in Examples 1 and 2, the adhesive did not remain on the ring frame, and in Comparative Example 1, the adhesive remained on the ring frame.

１…ダイシング・ダイボンディング一体型テープ、２…基材層、３…粘接着層、５…半導体ウェハ、６…リングフレーム。   DESCRIPTION OF SYMBOLS 1 ... Dicing die-bonding integrated tape, 2 ... Base material layer, 3 ... Adhesion layer, 5 ... Semiconductor wafer, 6 ... Ring frame.

Claims (6)

テープの基部をなす基材層と、前記基材層の一方面側に形成され、半導体ウェハ及びリングフレームを保持する粘接着層と、を備えたダイシング・ダイボンディング一体型テープであって、
前記基材層はタック性を有することを特徴とするダイシング・ダイボンディング一体型テープ。 A dicing die bonding integrated tape comprising: a base material layer that forms a base of the tape; and an adhesive layer that is formed on one side of the base material layer and holds a semiconductor wafer and a ring frame,
The dicing / die bonding integrated tape, wherein the base material layer has tackiness. 前記基材層のタック強度が、前記リングフレームのタック強度よりも高くなっていることを特徴とする請求項１記載のダイシング・ダイボンディング一体型テープ。   2. The dicing / die bonding integrated tape according to claim 1, wherein the tack strength of the base material layer is higher than the tack strength of the ring frame. 前記基材層のタック強度が、気温３０℃において５０ｇｆ以上であることを特徴とする請求項１又は２記載のダイシング・ダイボンディング一体型テープ。   The dicing / die bonding integrated tape according to claim 1, wherein the tackiness of the base material layer is 50 gf or more at a temperature of 30 ° C. 3. 前記粘接着層は、エネルギー線照射により硬化する粘接着剤からなることを特徴とする請求項１〜３のいずれか一項記載のダイシング・ダイボンディング一体型テープ。   The dicing / die bonding integrated tape according to claim 1, wherein the adhesive layer is made of an adhesive that is cured by irradiation with energy rays. 前記エネルギー線照射前における前記基材層と前記粘接着層との間の剥離強度が０．４Ｎ／２５ｍｍ以上であり、
前記エネルギー線照射後における前記基材層と前記粘接着層との間の剥離強度が０．１Ｎ／２５ｍｍ以下であることを特徴とする請求項４記載のダイシング・ダイボンディング一体型テープ。 The peel strength between the base material layer and the adhesive layer before the energy ray irradiation is 0.4 N / 25 mm or more,
5. The dicing / die bonding integrated tape according to claim 4, wherein a peel strength between the base material layer and the adhesive layer after the energy ray irradiation is 0.1 N / 25 mm or less. テープの基部をなし、タック性を有する基材層と、前記基材層の一方面側に形成され、エネルギー線照射により硬化する粘接着剤からなる粘接着層と、を備えたダイシング・ダイボンディング一体型テープの前記粘接着層上に、半導体ウェハ及びリングフレームを載置し、
前記半導体ウェハを切断して複数の半導体チップに個片化し、
前記粘接着層のうち、前記リングフレームが載置されていない部分のみに前記エネルギー線を照射した後に、前記半導体チップをピックアップすることを特徴とする半導体装置の製造方法。 A dicing comprising the base layer of the tape, having a tack property, and an adhesive layer formed on one surface side of the base material layer and made of an adhesive that is cured by irradiation with energy rays. A semiconductor wafer and a ring frame are placed on the adhesive layer of the die bonding integrated tape,
The semiconductor wafer is cut into pieces into a plurality of semiconductor chips,
A method of manufacturing a semiconductor device, comprising: picking up the semiconductor chip after irradiating only the portion of the adhesive layer where the ring frame is not placed with the energy beam.
JP2011278541A 2011-12-20 2011-12-20 Dicing and die bonding integrated tape and method for manufacturing semiconductor device Active JP6051520B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011278541A JP6051520B2 (en) 2011-12-20 2011-12-20 Dicing and die bonding integrated tape and method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011278541A JP6051520B2 (en) 2011-12-20 2011-12-20 Dicing and die bonding integrated tape and method for manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
JP2013131547A true JP2013131547A (en) 2013-07-04
JP6051520B2 JP6051520B2 (en) 2016-12-27

Family

ID=48908901

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011278541A Active JP6051520B2 (en) 2011-12-20 2011-12-20 Dicing and die bonding integrated tape and method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP6051520B2 (en)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08213349A (en) * 1994-11-29 1996-08-20 Lintec Corp Sticking prevention method of adhesive agent to ring frame for dicing, adhesive sheet used in this method, and sheet for wafer working having this adhesive sheet
JP2003041208A (en) * 2001-07-30 2003-02-13 Hitachi Chem Co Ltd Adhesive sheet, semiconductor device, and production method therefor
JP2004179616A (en) * 2002-10-04 2004-06-24 Hitachi Chem Co Ltd Adhesive sheet, its manufacturing method, and method of detecting foreign materials existing in adhesive sheet
JP2004256695A (en) * 2003-02-26 2004-09-16 Hitachi Chem Co Ltd Adhesive sheet, semiconductor device using the same and method for producing the same
JP2005033170A (en) * 2003-06-18 2005-02-03 Furukawa Electric Co Ltd:The Adhesive tape
JP2006191144A (en) * 2006-03-13 2006-07-20 Toshiba Corp Pickup device and pickup method

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08213349A (en) * 1994-11-29 1996-08-20 Lintec Corp Sticking prevention method of adhesive agent to ring frame for dicing, adhesive sheet used in this method, and sheet for wafer working having this adhesive sheet
JP2003041208A (en) * 2001-07-30 2003-02-13 Hitachi Chem Co Ltd Adhesive sheet, semiconductor device, and production method therefor
JP2004179616A (en) * 2002-10-04 2004-06-24 Hitachi Chem Co Ltd Adhesive sheet, its manufacturing method, and method of detecting foreign materials existing in adhesive sheet
JP2004256695A (en) * 2003-02-26 2004-09-16 Hitachi Chem Co Ltd Adhesive sheet, semiconductor device using the same and method for producing the same
JP2005033170A (en) * 2003-06-18 2005-02-03 Furukawa Electric Co Ltd:The Adhesive tape
JP2006191144A (en) * 2006-03-13 2006-07-20 Toshiba Corp Pickup device and pickup method

Also Published As

Publication number Publication date
JP6051520B2 (en) 2016-12-27

Similar Documents

Publication Publication Date Title
JP4430085B2 (en) Dicing die bond film
JP5117629B1 (en) Adhesive tape for wafer processing
JP5415732B2 (en) Surface protection sheet
JP5801584B2 (en) Dicing tape and chip-shaped part manufacturing method
JP4879702B2 (en) Die sort sheet and chip transfer method having adhesive layer
JP2005123382A (en) Surface protection sheet and method for grinding semiconductor wafer
JP5997477B2 (en) Surface protection sheet
JP2012069586A (en) Dicing die-bonding film, manufacturing method of dicing die-bonding film, and manufacturing method of semiconductor device
KR20130116261A (en) Dicing/die-bonding film and semiconductor device manufacturing method
JP2006203133A (en) Manufacturing method of chip body, manufacturing method of device and adhesive sheet for fixing chip body
JP2009170787A (en) Dicing/die-bond film
JP2009147201A (en) Dicing sheet and method of manufacturing the same, and method of manufacturing electronic component
JP2017183705A (en) Dicing die bonding film, and method of manufacturing semiconductor device
JP5379377B2 (en) Surface protection sheet and semiconductor wafer grinding method
JP5026832B2 (en) Adhesive tape for semiconductor device processing
JP2004186429A (en) Adhesive tape
JP4630377B2 (en) Manufacturing method of semiconductor device
JP2008066336A (en) Sheet for machining wafer
JP4550680B2 (en) Adhesive tape for fixing semiconductor wafers
JP5522773B2 (en) Semiconductor wafer holding method, chip body manufacturing method, and spacer
JP5583080B2 (en) Wafer processing tape and semiconductor processing method using the same
JP5534690B2 (en) Dicing tape
TWI463577B (en) Die-attach film and method of manufacturing the same
JP2010219293A (en) Tape for processing wafer
JP2012209385A (en) Pickup tape and method of manufacturing chipped components

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141022

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151014

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151020

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151209

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160531

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160826

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20160905

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161101

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161114

R151 Written notification of patent or utility model registration

Ref document number: 6051520

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S801 Written request for registration of abandonment of right

Free format text: JAPANESE INTERMEDIATE CODE: R311801

ABAN Cancellation due to abandonment
R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350