JP2013118630A - Image forming apparatus and control method thereof - Google Patents

Image forming apparatus and control method thereof Download PDF

Info

Publication number
JP2013118630A
JP2013118630A JP2012241536A JP2012241536A JP2013118630A JP 2013118630 A JP2013118630 A JP 2013118630A JP 2012241536 A JP2012241536 A JP 2012241536A JP 2012241536 A JP2012241536 A JP 2012241536A JP 2013118630 A JP2013118630 A JP 2013118630A
Authority
JP
Japan
Prior art keywords
aspm
data transfer
usage rate
forming apparatus
image forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012241536A
Other languages
Japanese (ja)
Other versions
JP6089597B2 (en
Inventor
Shinya Nagasaki
伸哉 長崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP2012241536A priority Critical patent/JP6089597B2/en
Publication of JP2013118630A publication Critical patent/JP2013118630A/en
Application granted granted Critical
Publication of JP6089597B2 publication Critical patent/JP6089597B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Control Or Security For Electrophotography (AREA)
  • Facsimiles In General (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a new image forming apparatus and a control method thereof capable of maximizing a power-saving effect without sacrificing isochronism of data transfer.SOLUTION: The present invention provide an image forming apparatus which comprises in an image processing part plural PCI Express devices. Each of the PCI Express devices includes a line utilization rate measurement section which measures a line utilization rate in data transfer; and an ASPM use propriety determination section which controls the ASPM to be enabled only when the line utilization rate is smaller than a predetermined line utilization rate threshold.

Description

本発明は、画像形成装置およびその制御方法に関する。   The present invention relates to an image forming apparatus and a control method thereof.

高速・高画質の画像形成が要求されるデジタル複合機(MFP:Multi Function Peripheral)等の画像形成装置においては、画像処理に関与するデバイス間で一定周期内に大量のデータを転送する必要があり、それが出来ない場合は異常画像が発生する。   In an image forming apparatus such as a digital multi-function peripheral (MFP) that requires high-speed and high-quality image formation, it is necessary to transfer a large amount of data within a certain period between devices involved in image processing. If this is not possible, an abnormal image will be generated.

この点に鑑み、PCI Express(登録商標)をデバイス間の接続手段に採用することによって十分な転送レートを確保することが検討されている。PCI Express(以下、PCIeと言う)は、PCISIG(Peripheral Component Interconnect Special Interest Group)によって規定される高速シリアルインタフェースの規格であり、デバイス間を「リンク」と呼ばれる通信路を介して相互接続する。   In view of this point, it has been studied to secure a sufficient transfer rate by adopting PCI Express (registered trademark) as a connection means between devices. PCI Express (hereinafter referred to as PCIe) is a high-speed serial interface standard defined by PCISIG (Peripheral Component Interconnect Special Interest Group), and interconnects devices via a communication path called “link”.

ここで、PCIe規格には、電力管理の規格として、ASPM(Active State Power Management)を規定されている。ASPMによれば、デバイス間を接続するリンクのアイドル状態が一定期間継続したことをPCIeデバイスがハードウェア上で検知して省電力状態に遷移することによって、リンクのアイドル期間中に無駄な電力が消費されることを抑制する。   Here, in the PCIe standard, ASPM (Active State Power Management) is defined as a standard for power management. According to ASPM, the PCIe device detects that the idle state of the link connecting the devices has continued for a certain period of time on the hardware and transitions to the power saving state, so that unnecessary power is consumed during the idle period of the link. Suppressing consumption.

しかしながら、省電力状態から通常状態への復帰には数μsec程度の復帰時間を要する。したがって、等時性(Isochronous)が要求されるリンクにおいて、ASPM制御をイネーブルにすると、その復帰時間のためにデータ転送の等時性が失われ、異常画像が発生する虞がある。   However, recovery from the power saving state to the normal state requires a recovery time of about several μsec. Therefore, if ASPM control is enabled in a link that requires isochronous, the isochronous data transfer is lost due to the return time, and an abnormal image may be generated.

この点につき、特開2009−176294号公報(特許文献1)は、操作部からユーザーがスキャナ読み取りを指示したことに応答して、ソフトウェアがASPM制御をディスエーブルにすることによって、スキャナデータを確実に転送する画像処理装置を開示する。   In this regard, Japanese Patent Application Laid-Open No. 2009-176294 (Patent Document 1) discloses that the scanner data is reliably disabled by disabling the ASPM control in response to the user instructing the scanner reading from the operation unit. Disclosed is an image processing apparatus to be transferred to

特許文献1の方法によれば、確かに転送データの等時性は確保される。しかしながら、特許文献1の方法では、lsync周期に対してデータ転送期間の占める割合が小さいユースケースの場合、非データ転送期間において依然として無駄な電力が消費されるという問題があった。   According to the method of Patent Document 1, the isochronism of the transfer data is surely ensured. However, in the method of Patent Document 1, in the use case where the ratio of the data transfer period to the lsync cycle is small, there is a problem that wasteful power is still consumed in the non-data transfer period.

本発明は、上記従来技術における課題に鑑みてなされたものであり、本発明は、データ転送の等時性を犠牲にすることなく、省電力効果を最大化することができる新規な画像形成装置およびその制御方法を提供することを目的とする。   The present invention has been made in view of the above-described problems in the prior art, and the present invention is a novel image forming apparatus capable of maximizing the power saving effect without sacrificing isochronism of data transfer. And it aims at providing the control method.

本発明者は、データ転送の等時性を犠牲にすることなく、省電力効果を最大化することができる新規な画像形成装置およびその制御方法につき鋭意検討した結果、以下の構成に想到し、本発明に至ったのである。   As a result of earnestly examining the novel image forming apparatus and its control method capable of maximizing the power saving effect without sacrificing isochronism of data transfer, the inventors have conceived the following configuration, The present invention has been reached.

すなわち、本発明によれば、シリアルバスで接続された複数のデバイスを画像処理部に備える画像形成装置であって、前記デバイスは、データ転送時のライン利用率を計測するためのライン利用率計測部と、前記ライン利用率が所定のライン利用率閾値より小さい場合にのみASPMをイネーブルに制御するASPM使用可否判断部とを含む画像形成装置が提供される。   That is, according to the present invention, an image forming apparatus including a plurality of devices connected by a serial bus in an image processing unit, the device measuring line utilization rate for measuring a line utilization rate during data transfer. And an ASPM availability determination unit that enables ASPM to be enabled only when the line usage rate is smaller than a predetermined line usage rate threshold.

また、本発明によれば、シリアルバスで接続された複数のデバイスを画像処理部に備える画像形成装置であって、前記デバイスは、データ転送時のライン利用率を計測するためのライン利用率計測部と、ASPMの使用の可否を制御するASPM使用可否判断部とを含み、前記ASPM使用可否判断部は、スキャナデータ転送とプリンタデータ転送が同時的に実行される期間またはフルカラーのプリンタデータ転送のみが実行される期間は、ASPMをディスエーブルに制御し、上流のデバイスからのスキャナデータ転送のみが実行される期間においては、該上流のデバイスにおけるASPMの制御内容を踏襲してASPMを制御し、モノクロまたは2色のプリンタデータ転送のみが実行される期間においては、前記ライン利用率が所定のライン利用率閾値より小さい場合にのみASPMをイネーブルに制御する画像形成装置が提供される。   According to the present invention, there is provided an image forming apparatus including a plurality of devices connected by a serial bus in an image processing unit, wherein the device measures a line utilization rate for measuring a line utilization rate during data transfer. And an ASPM availability determination unit that controls whether or not ASPM can be used. The ASPM availability determination unit is a period in which scanner data transfer and printer data transfer are executed simultaneously or only for full-color printer data transfer. In the period in which ASPM is disabled, the ASPM is controlled to be disabled, and in the period in which only the scanner data transfer from the upstream device is performed, the ASPM is controlled following the ASPM control content in the upstream device, In a period in which only monochrome or two-color printer data transfer is executed, the line utilization rate is a predetermined label. Image forming apparatus for controlling the enable is provided a ASPM only if less than emissions utilization threshold.

本実施形態の画像形成装置の画像処理部の機能ブロック図。FIG. 3 is a functional block diagram of an image processing unit of the image forming apparatus according to the embodiment. lsync周期内に発生するアイドル期間を説明するための概念図。The conceptual diagram for demonstrating the idle period which generate | occur | produces within a lsync period. 本実施形態におけるPCIe Rootモジュールの機能ブロック図。The functional block diagram of the PCIe Root module in this embodiment. 本実施形態におけるASPM制御部を示す図。The figure which shows the ASPM control part in this embodiment. 本実施形態におけるASPMの初期設定処理を示すフローチャート。The flowchart which shows the initial setting process of ASPM in this embodiment. 本実施形態におけるライン利用率閾値を説明するための概念図。The conceptual diagram for demonstrating the line utilization rate threshold value in this embodiment. 本実施形態におけるASPM制御部が実行するASPMのON/OFF制御処理を示すフローチャート。The flowchart which shows the ON / OFF control process of ASPM which the ASPM control part in this embodiment performs. ASPMのON/OFF制御が実行された場合のシーケンス図。The sequence diagram when the ON / OFF control of ASPM is executed. 本実施形態におけるASICの機能ブロック図。The functional block diagram of ASIC in this embodiment. フルカラー印刷モードにおけるプリンタデータ転送のシーケンスを示す図。FIG. 4 is a diagram illustrating a printer data transfer sequence in a full color printing mode. 本実施形態におけるPCIe Rootモジュールの機能ブロック図。The functional block diagram of the PCIe Root module in this embodiment. 本実施形態におけるASPM制御部を示す図。The figure which shows the ASPM control part in this embodiment. 本実施形態におけるライン利用率閾値を説明するための概念図。The conceptual diagram for demonstrating the line utilization rate threshold value in this embodiment. 本実施形態におけるASPM制御部が実行するASPMのON/OFF制御処理を示すフローチャート。The flowchart which shows the ON / OFF control process of ASPM which the ASPM control part in this embodiment performs.

以下、本発明を、実施形態をもって説明するが、本発明は後述する実施形態に限定されるものではない。なお、以下に参照する各図においては、共通する要素について同じ符号を用い、適宜、その説明を省略するものとする。   Hereinafter, although this invention is demonstrated with embodiment, this invention is not limited to embodiment mentioned later. In the drawings referred to below, the same reference numerals are used for common elements, and the description thereof is omitted as appropriate.

図1は、本発明の実施形態である画像形成装置の画像処理部を構成する画像処理エンジン(IPUボード10)およびコントローラ(CTLボード20)の機能ブロック図を示す。   FIG. 1 is a functional block diagram of an image processing engine (IPU board 10) and a controller (CTL board 20) constituting an image processing unit of an image forming apparatus according to an embodiment of the present invention.

IPUボード10は、スキャナ15から受領したスキャナデータの画像処理を実行するためのASIC1(11)と、IPUボード10とCTLボード20とをインタフェースするバスブリッジとしてのASIC2(12)と、IPUボード10を制御するCPU1(13)と、処理後の画像データをプロッタ16に書き込むための書き込み処理用ASIC4(14)を含んで構成される。   The IPU board 10 includes an ASIC 1 (11) for executing image processing of scanner data received from the scanner 15, an ASIC 2 (12) as a bus bridge for interfacing the IPU board 10 and the CTL board 20, and the IPU board 10. CPU 1 (13) for controlling the image data, and write processing ASIC 4 (14) for writing processed image data to the plotter 16.

一方、CTLボード20は、IPUボード10との間をインタフェースし、且つメモリ23とのインタフェースを持つチップセットとしてのASIC3(21)と、CTLボード20を制御するCPU2(22)を含んで構成される。   On the other hand, the CTL board 20 includes an ASIC 3 (21) as a chip set that interfaces with the IPU board 10 and has an interface with the memory 23, and a CPU 2 (22) that controls the CTL board 20. The

図1に示すASIC1〜ASIC3は、いずれも、PCI Express規格に準拠したPCI Expressデバイス(以下、PCIeデバイスとして参照する)であり、ASIC1(11)とASIC2(12)の間、および、ASIC2(12)とASIC3(21)の間は、それぞれ、PCI Expressの規格する高速シリアルインタフェース(高速シリアルバス)を介して接続されている。   ASIC1 to ASIC3 shown in FIG. 1 are all PCI Express devices (hereinafter referred to as PCIe devices) conforming to the PCI Express standard, and between ASIC1 (11) and ASIC2 (12) and ASIC2 (12 ) And ASIC3 (21) are connected via a high-speed serial interface (high-speed serial bus) defined by PCI Express, respectively.

ここで、ASIC1(11)、ASIC2(12)およびASIC3(21)は、PCIeデバイスとしてASPM(Active State Power Management)制御部を実装する。ここで、ASPMとは、デバイス間を接続するPCIe(高速シリアルバス)の節電に係る電力管理機能を意味し、ASPM(Active State Power Management)制御部は、PCIeのリンクが一定期間以上アイドル状態になると、自動的に通常状態(L0)から省電力状態(L0s/L1)に遷移して無駄な電力消費を抑制するように構成されている。   Here, ASIC1 (11), ASIC2 (12), and ASIC3 (21) mount an ASPM (Active State Power Management) control unit as a PCIe device. Here, ASPM means a power management function related to power saving of PCIe (high-speed serial bus) that connects devices, and an ASPM (Active State Power Management) control unit keeps the PCIe link in an idle state for a certain period or more. Then, it is configured to automatically transition from the normal state (L0) to the power saving state (L0s / L1) to suppress wasteful power consumption.

一般に、画像形成装置のlsync周期は、想定される最大の帯域を満足するように設定される。例えば、画像形成装置が400%拡大変倍に対応する機種である場合、図2(a)に示すように、4ライン分のデータを転送するのに必要な期間がlsync周期として設定される。よって、当該画像形成装置において、100%等倍のデータを転送する場合には、図2(b)に示すように、lsync周期においてデータ転送期間が占める割合(ライン利用率)は25%となり、残りの75%に相当する期間はアイドル状態になる。したがって、画像形成装置の省電力効果を最大化するためには、当該アイドル期間について各デバイスを省電力状態(L0s/L1)に遷移させる必要がある。   In general, the lsync period of the image forming apparatus is set so as to satisfy the assumed maximum bandwidth. For example, when the image forming apparatus is a model that supports 400% enlargement / reduction, as shown in FIG. 2A, a period required to transfer data for four lines is set as an lsync cycle. Therefore, in the image forming apparatus, when data of 100% magnification is transferred, as shown in FIG. 2B, the ratio (line usage rate) occupied by the data transfer period in the lsync cycle is 25%. The remaining 75% period is idle. Therefore, in order to maximize the power saving effect of the image forming apparatus, it is necessary to shift each device to the power saving state (L0s / L1) during the idle period.

しかしながら、一般に、PCIeデバイスにおいては、省電力状態(L0s/L1)から通常状態に戻るのに数μs〜数十μs程度の復帰時間を要するため、無条件にASPMをイネーブルにしたのでは、データ転送が要求されるタイミングに復帰が間に合わず、異常画像となる可能性がある。この点につき、本実施形態の画像形成装置は、以下の構成を採用することにより、データ転送の等時性に影響を与えない範囲内でPCIeデバイスを省電力状態に遷移させることを可能にする。以下、この点につき、順を追って説明する。   However, in general, a PCIe device requires a recovery time of about several μs to several tens of μs to return from the power saving state (L0s / L1) to the normal state. Therefore, if ASPM is enabled unconditionally, data There is a possibility that the image will not be returned in time for the transfer request, resulting in an abnormal image. With respect to this point, the image forming apparatus according to the present embodiment employs the following configuration, thereby enabling the PCIe device to transition to the power saving state within a range that does not affect the isochronism of data transfer. . Hereinafter, this point will be described in order.

図3は、図1に示したASIC2(12)のRootモジュール30の機能ブロックを示す。図3に示すように、Rootモジュール30は、PCIEの論理層を実現する制御回路であるPCIE論理層回路31と、PCIE論理層回路31から受領した1ライン分のデータを1lsync周期で転送するデータ転送制御部33とを含んで構成されている。   FIG. 3 shows functional blocks of the root module 30 of the ASIC 2 (12) shown in FIG. As shown in FIG. 3, the Root module 30 is a PCIE logic layer circuit 31 that is a control circuit for realizing a PCIE logic layer, and data for transferring data for one line received from the PCIE logic layer circuit 31 in a 1 lsync cycle. The transfer control unit 33 is included.

PCIE論理層回路31が含むConfigレジスタ制御部32には、省電力状態(L0s/L1)からの復帰に要する時間がデバイス固有の値として、Link Capabilities RegisterのL0s/L1 Exit Latencyに保持されている。   In the Config register control unit 32 included in the PCIE logic layer circuit 31, the time required for returning from the power saving state (L0s / L1) is held in the L0s / L1 Exit Latency of the Link Capabilities Register as a device-specific value. .

データ転送制御部33は、ASIC内部の転送をlsyncに同期させるためのlsync信号生成部34と、ラインデータ毎に動作して所定の主走査サイズをカウントするための主走査カウンタ35と、各種パラメータを保持するレジスタ制御部36と、ASPM制御部40とを含んで構成されている。ここで、ASPM制御部40は、PCIE論理層回路31のConfigレジスタ制御部32およびASIC1(11)のEnd Pointモジュール38の図示しないConfigレジスタ制御部の両方にアクセス可能に構成されている。   The data transfer control unit 33 includes an lsync signal generation unit 34 for synchronizing the internal transfer of the ASIC with lsync, a main scanning counter 35 that operates for each line data and counts a predetermined main scanning size, and various parameters. The register control unit 36 that holds the data and the ASPM control unit 40 are configured. Here, the ASPM control unit 40 is configured to be able to access both the Config register control unit 32 of the PCIE logic layer circuit 31 and the Config register control unit (not shown) of the End Point module 38 of the ASIC 1 (11).

図4は、ASPM制御部40のみを拡大して示す。ASPM制御部40は、ASPM使用可否判断部42とライン利用率計測部44とを含み、ライン利用率計測部44は、さらに、データ転送期間カウンタ46を含んで構成されている。   FIG. 4 shows only the ASPM control unit 40 in an enlarged manner. The ASPM control unit 40 includes an ASPM availability determination unit 42 and a line usage rate measurement unit 44, and the line usage rate measurement unit 44 further includes a data transfer period counter 46.

一方、ASPM使用可否判断部42は、ASPM使用可否の判断基準となるライン利用率閾値を設定するためのライン利用率閾値設定部43を含んで構成されている。以下、ライン利用率閾値設定部43がライン利用率閾値を設定する手順について順を追って説明する。   On the other hand, the ASPM availability determination unit 42 includes a line usage rate threshold value setting unit 43 for setting a line usage rate threshold value that is a determination criterion for ASPM availability. Hereinafter, the procedure in which the line usage rate threshold setting unit 43 sets the line usage rate threshold will be described in order.

本実施形態の画像形成装置においては、ライン利用率閾値を設定に先立って、ASPMの初期設定処理が実行され、当該初期設定処理の中でライン利用率閾値の算出に使用される復帰時間が決定される。以下、復帰時間の決定処理を含むASPMの初期設定処理を図5に示すフローチャートに基づいて説明する。   In the image forming apparatus of the present embodiment, the ASPM initial setting process is executed prior to setting the line usage rate threshold, and the return time used for calculating the line usage rate threshold is determined in the initial setting process. Is done. Hereinafter, the initial setting process of ASPM including the determination process of the return time will be described based on the flowchart shown in FIG.

ステップ101において、ASIC2(12)のRootモジュール30のコンフィグ設定が実施され、ステップ102において、ASIC1(11)のEnd Pointモジュール38のコンフィグ設定が実施される。   In step 101, the configuration setting of the Root module 30 of the ASIC2 (12) is performed, and in step 102, the configuration setting of the End Point module 38 of the ASIC1 (11) is performed.

続いて、ステップ103において、ASIC2(12)のRootモジュール30のConfigレジスタ制御部32のLink Capabilities Registerがリードされ、「ASPM Support」、「L0s Exit Latency」および「L1 Exit Latency」のビットの値が保持される(ステップ104)。   Subsequently, in Step 103, the Link Capabilities Register of the Config register control unit 32 of the Root module 30 of the ASIC 2 (12) is read, and the values of the bits of “ASPM Support”, “L0s Exit Latency”, and “L1 Exit Latency” are set. It is held (step 104).

さらに、ステップ105において、ASIC1(11)のEnd Pointモジュール38の図示しないConfigレジスタのLink Capabilities Registerがリードされ、「ASPM Support」、「L0s Exit Latency」および「L1 Exit Latency」のビットの値が保持される(ステップ106)。   Further, in Step 105, the Link Capabilities Register of the Config register (not shown) of the End Point module 38 of the ASIC 1 (11) is read, and the values of the bits of “ASPM Support”, “L0s Exit Latency” and “L1 Exit Latency” are held. (Step 106).

次に、ステップ107において、Rootモジュール30およびEnd Pointモジュール38がL0sおよびL1のいずれをサポートしているか否かが判断される。ASPMの省電力ステートは、接続されたデバイスの少なくとも一方がL0sにしか対応していなければ、L0sの省電力ステートに遷移し、接続されたデバイスの両方がL1に対応している場合は、L1の省電力ステートに遷移する。   Next, in step 107, it is determined whether the Root module 30 and the End Point module 38 support L0s or L1. The power saving state of ASPM changes to the power saving state of L0s if at least one of the connected devices only supports L0s. If both of the connected devices support L1, L1 Transition to the power saving state.

Rootモジュール30およびEnd Pointモジュール38が、いずれも、L0sおよびL1の両方をサポートしている場合には(ステップ107、Yes)、ステップ112に進み、Rootモジュール30およびEnd Pointモジュール38のそれぞれのLink Control RegisterのASPM Controlの値を[0x11]にセットし、ASPMを「L0s and L1 Entry Enabled」に設定した後、ステップ113に進む。ステップ113においては、ステップ104で保持したRootモジュール30の「L1 Exit Latency」の値とステップ106で保持したEnd Pointモジュール38の「L1 Exit Latency」の値が比較される。その結果、より大きい方の値をライン利用率閾値の算出に使用する復帰時間として決定して、処理を終了する。   If both the Root module 30 and the End Point module 38 support both L0s and L1 (Step 107, Yes), the process proceeds to Step 112, where the respective links of the Root module 30 and the End Point module 38 are linked. The ASPM Control value of the Control Register is set to [0x11], and ASPM is set to “L0s and L1 Entry Enabled”. In step 113, the “L1 Exit Latency” value of the Root module 30 held in step 104 is compared with the “L1 Exit Latency” value of the End Point module 38 held in step 106. As a result, the larger value is determined as the return time used for the calculation of the line usage rate threshold value, and the process is terminated.

一方、ステップ107において、Rootモジュール30およびEnd Pointモジュール38がL0sおよびL1の両方をサポートしていないと判断された場合には(ステップ107、No)、ステップ108に進み、Rootモジュール30およびEnd Pointモジュール38がL0sをサポートしているか否かが判断される。その結果、L0sをサポートしている場合には(ステップ108、Yes)、ステップ110に進み、Rootモジュール30およびEnd Pointモジュール38のそれぞれのLink Control RegisterのASPM Controlの値を [0x01]にセットし、ASPMを「L0s Entry Enabled」に設定した後、ステップ111に進む。ステップ111においては、ステップ104で保持したRootモジュール30の「L0s Exit Latency」の値とステップ106で保持したEnd Pointモジュール38の「L0s Exit Latency」の値が比較される。その結果、より大きい方の値をライン利用率閾値の算出に使用する復帰時間として決定して、処理を終了する。   On the other hand, if it is determined in step 107 that the root module 30 and the end point module 38 do not support both L0s and L1 (step 107, No), the process proceeds to step 108, where the root module 30 and the end point It is determined whether the module 38 supports L0s. As a result, if L0s is supported (step 108, Yes), the process proceeds to step 110, and the value of ASPM Control in each Link Control Register of the Root module 30 and End Point module 38 is set to [0x01]. , ASPM is set to “L0s Entry Enabled”, and the process proceeds to step 111. In step 111, the “L0s Exit Latency” value of the Root module 30 held in step 104 is compared with the “L0s Exit Latency” value of the End Point module 38 held in step 106. As a result, the larger value is determined as the return time used for the calculation of the line usage rate threshold value, and the process is terminated.

一方、Rootモジュール30およびEnd Pointモジュール38の両方がL0sをサポートしていない場合には(ステップ108、No)、ステップ109に進み、Rootモジュール30およびEnd Pointモジュール38のそれぞれのLink Control RegisterのASPM Controlの値を[0x00]にセットし、ASPMを「Disabled」に設定した後、処理を終了する。   On the other hand, if both the Root module 30 and the End Point module 38 do not support L0s (No at Step 108), the process proceeds to Step 109, and the ASPM of each Link Control Register of the Root module 30 and the End Point module 38 is reached. The value of Control is set to [0x00], ASPM is set to “Disabled”, and the process ends.

ライン利用率閾値設定部43は、上述した手順で決定された復帰時間と省電力状態への遷移が開始されるまでの時間に基づいてライン利用率閾値を定義する。以下、本実施形態において定義されるライン利用率閾値の考え方について、図6に基づいて説明する。   The line usage rate threshold setting unit 43 defines the line usage rate threshold based on the return time determined by the above-described procedure and the time until the transition to the power saving state is started. Hereinafter, the concept of the line utilization rate threshold defined in the present embodiment will be described with reference to FIG.

図6は、スキャナデータ転送時のシーケンスを示す。なお、図6中の「LTSSM」はPCIeのリンクステートを示し、その内容は、下記の通りである。
L0:通常状態
L0s:ASPMによる省電力状態(浅い)
L1:ASPMによる省電力状態(やや深い)
Rcv:L1→L0に復帰する際に、復帰用の準備を行うステート(リカバリーステート)
FIG. 6 shows a sequence at the time of scanner data transfer. Note that “LTSSM” in FIG. 6 indicates a PCIe link state, and the content is as follows.
L0: Normal state
L0s: Power saving state by ASPM (shallow)
L1: Power saving state by ASPM (slightly deep)
Rcv: State to prepare for recovery when recovering from L1 to L0 (recovery state)

なお、図6(a)は、L0sの省電力ステートを示し、図6(b)は、L1の省電力ステートを示し、各図において、T1〜T4は、下記を意味する。
T1:省エネステートからの復帰時間
T2:データ転送時間
T3:省エネステートへの遷移が開始されるまでの時間
T4:lsync周期
6A shows the power saving state of L0s, FIG. 6B shows the power saving state of L1, and in each figure, T1 to T4 mean the following.
T1: Return time from the energy saving state T2: Data transfer time T3: Time until the transition to the energy saving state is started T4: lsync cycle

図6(a)および(b)に示されるように、lsync周期内の非データ転送期間(T4−T2)が、省エネステートからの復帰時間(T1:以下、復帰時間として参照する)と省エネステートへの遷移が開始されるまでの時間(T3:以下、遷移準備時間として参照する)の合計(T1+T3)よりも大きい場合は、省電力化の対象と成り得る非データ転送期間(以下、省エネ可能期間として参照する)が存在することが理解されるであろう。一方、(T4−T2)が(T1+T3)より大きくない場合においては、仮に、lsync周期内に非データ転送期間が存在したとしても、その全てが復帰時間および遷移準備時間に費やされることになるので、当該非データ転送期間は省電力化の対象と成り得ず、そこにASPMを使用する余地はない。   As shown in FIGS. 6A and 6B, the non-data transfer period (T4-T2) in the lsync cycle is the return time from the energy saving state (T1: hereinafter referred to as the return time) and the energy saving state. Is greater than the total time (T1 + T3) until the transition to (T3: hereinafter referred to as transition preparation time) is started, a non-data transfer period (hereinafter referred to as power saving target) It will be understood that there exists (referred to as an energy saving period). On the other hand, if (T4−T2) is not larger than (T1 + T3), even if there is a non-data transfer period within the lsync period, all of it is spent on the return time and transition preparation time. Therefore, the non-data transfer period cannot be a power saving target, and there is no room for using ASPM.

ここで、(T4−T2)が(T1+T3)よりも大きい場合とは、すなわち、ライン利用率[T2/ lsync周期]が[1−(T1+T3)/ lsync周期]よりも小さい場合と置き換えることができる。この点に着目して、本実施形態においては、ASPMの適用の可否を判断するための指標として、下記式(1)により、ライン利用率閾値を定義する。   Here, the case where (T4−T2) is larger than (T1 + T3), that is, the case where the line utilization rate [T2 / lsync period] is smaller than [1- (T1 + T3) / lsync period] Can be replaced. Focusing on this point, in the present embodiment, a line utilization rate threshold is defined by the following equation (1) as an index for determining whether or not ASPM can be applied.

ライン利用率閾値設定部43は、図5に示したASPMの初期設定処理において決定された復帰時間および遷移準備時間を上記式(1)に導入してライン利用率閾値を算出・保持する。以上、本実施形態におけるライン利用率閾値設定部43がライン利用率閾値を設定する手順について説明してきたが、次に、ASPM制御部40が設定されたライン利用率閾値に基づいて実行するASPMのON/OFF制御処理について、図7に示すフローチャートに基づいて説明する。   The line usage rate threshold value setting unit 43 calculates and holds the line usage rate threshold value by introducing the return time and the transition preparation time determined in the initial setting process of ASPM shown in FIG. 5 into the above equation (1). The procedure for setting the line usage rate threshold by the line usage rate threshold setting unit 43 in the present embodiment has been described above. Next, the ASPM control unit 40 executes the ASPM based on the set line usage rate threshold. The ON / OFF control process will be described based on the flowchart shown in FIG.

スキャナ読み取り時、図1に示すCPU1によりASIC1(11)およびASIC2(12)が起動されると、各デバイスのASPM制御部は、起動フラグのアサートに応答して(ステップ201、Yes)、ASPMをディスエーブル(OFF)にする(ステップ202)。   When the ASIC 1 (11) and the ASIC 2 (12) are activated by the CPU 1 shown in FIG. 1 when reading the scanner, the ASPM control unit of each device responds to the assertion of the activation flag (step 201, Yes), and performs ASPM. It is disabled (OFF) (step 202).

続いて、スキャナ15からスキャナデータが転送されると、ステップ203において、ライン利用率計測部44が以下の手順で1ライン目のライン利用率を計測する。まず、ライン利用率計測部44のデータ転送期間カウンタ46は、ラインデータ毎に動作する主走査カウンタ35の動作開始から終了までの期間(すなわち、主走査サイズのカウントに要する時間)をデータ転送期間として計測する。なお、データ転送期間カウンタ46は、lsyncのアサートでリセットされる。ライン利用率計測部44は、データ転送期間カウンタ46が計測したデータ転送期間と図3に示したレジスタ制御部36から取得したlsync周期に基づいて、下記式(2)によりライン利用率を算出し、当該ライン利用率をASPM使用可否判断部42に出力する。   Subsequently, when the scanner data is transferred from the scanner 15, in step 203, the line usage rate measuring unit 44 measures the line usage rate of the first line in the following procedure. First, the data transfer period counter 46 of the line utilization rate measuring unit 44 sets the period from the start to the end of the operation of the main scanning counter 35 that operates for each line data (that is, the time required for counting the main scanning size) as the data transfer period. Measure as The data transfer period counter 46 is reset when lsync is asserted. The line utilization rate measuring unit 44 calculates the line utilization rate by the following equation (2) based on the data transfer period measured by the data transfer period counter 46 and the lsync cycle acquired from the register control unit 36 shown in FIG. The line usage rate is output to the ASPM availability determination unit 42.

続くステップ204において、ASPM使用可否判断部42は、ライン利用率計測部44から入力されたライン利用率とライン利用率閾値設定部43に保持されたライン利用率閾値を比較する。その結果、ライン利用率がライン利用率閾値より小さいと判断した場合(ステップ204、Yes)、ステップ205に進む。ステップ205において、ASPM使用可否判断部42は、Configレジスタ制御部32にアクセスし、Link Control RegisterのASPM Controlビットを介してASPMをイネーブル(ON)にする。その後、実行中のジョブの完了を待機し(ステップ206、No)、起動フラグがネゲートされると(ステップ206、Yes)、処理を終了する。   In subsequent step 204, the ASPM availability determination unit 42 compares the line usage rate input from the line usage rate measurement unit 44 with the line usage rate threshold value held in the line usage rate threshold setting unit 43. As a result, when it is determined that the line usage rate is smaller than the line usage rate threshold (step 204, Yes), the process proceeds to step 205. In step 205, the ASPM availability determination unit 42 accesses the Config register control unit 32 and enables (ON) ASPM via the ASPM Control bit of the Link Control Register. Thereafter, the process waits for completion of the job being executed (No at Step 206), and when the activation flag is negated (Yes at Step 206), the process ends.

一方、ASPM使用可否判断部42は、ライン利用率がライン利用率閾値より小さくないと判断した場合(ステップ204、No)、実行中のジョブの完了を待機する(ステップ207、No)。ASPM使用可否判断部42は、起動フラグがネゲートされると(ステップ207、Yes)、ステップ208に進んで、Configレジスタ制御部32にアクセスし、Link Control RegisterのASPM Controlビットを介してASPMをイネーブル(ON)にした後、処理を終了する。   On the other hand, if the ASPM availability determination unit 42 determines that the line usage rate is not smaller than the line usage rate threshold (No in step 204), it waits for completion of the job being executed (No in step 207). When the activation flag is negated (Yes in Step 207), the ASPM availability determination unit 42 proceeds to Step 208, accesses the Config register control unit 32, and enables ASPM via the ASPM Control bit of the Link Control Register. After setting to (ON), the process is terminated.

図8は、スキャナデータの転送時に図7に示したASPMのON/OFF制御が実行された場合のシーケンスを示す。なお、図8において、「Lu」はライン利用率の計測値を示し、「Th」はライン利用率閾値を示す。   FIG. 8 shows a sequence when the ON / OFF control of ASPM shown in FIG. 7 is executed at the time of transferring the scanner data. In FIG. 8, “Lu” indicates a measured value of the line usage rate, and “Th” indicates a line usage rate threshold value.

まず、図8(a)について検討すると、まず、ASIC1,ASIC2の起動に応答して、ASPMがONからOFFに制御された後、次に到来するlsync周期において、1ラインデータのライン利用率が計測される。図8(a)に示す例の場合、ライン利用率の計測値(Lu)は、ライン利用率閾値(Th)より小さいので、さらに次のlsync信号のアサートに同期して、ASPMがOFFからONに切り替えられる。その結果、ASIC1およびASIC2を接続するPCIeリンクは、lsync周期内に発生する非データ転送期間において、適宜、省電力状態に遷移する。   First, considering FIG. 8 (a), first, in response to the activation of ASIC1 and ASIC2, after the ASPM is controlled from ON to OFF, the line utilization rate of one line data is determined in the next lsync cycle. It is measured. In the case of the example shown in FIG. 8A, the measured value (Lu) of the line utilization rate is smaller than the line utilization rate threshold value (Th), so that the ASPM is turned ON from OFF in synchronization with the next lsync signal assertion. Can be switched to. As a result, the PCIe link connecting ASIC1 and ASIC2 appropriately transitions to the power saving state during the non-data transfer period that occurs within the lsync cycle.

次に、図8(b)について検討すると、同じく、ASIC1,ASIC2の起動に応答して、ASPMがONからOFFに制御された後、次に到来するlsync周期において、1ラインデータのライン利用率が計測される。図8(b)に示す例の場合、ライン利用率の計測値(Lu)は、ライン利用率閾値(Th)より小さくないので、ASPMのOFF状態は、そのまま維持され、スキャナデータの転送が完了するのを待って、OFFからONに切り替えられる。   Next, considering FIG. 8B, similarly, in response to the activation of ASIC1 and ASIC2, after the ASPM is controlled from ON to OFF, the line utilization rate of one line data in the next lsync cycle Is measured. In the case of the example shown in FIG. 8B, the measured value (Lu) of the line utilization rate is not smaller than the line utilization rate threshold value (Th). Therefore, the ASPM OFF state is maintained as it is, and the transfer of the scanner data is completed. Wait for it to switch from OFF to ON.

以上、ASIC1(11)からASIC2(12)へスキャナデータが転送される際に、ASIC2(12)側で実行されるASPM制御について説明してきたが、続いて、ASIC3(21)とASIC2(12)の間でデータが転送される際にASIC3(21)側で実行されるASPM制御について説明する。   As described above, the ASPM control executed on the ASIC 2 (12) side when the scanner data is transferred from the ASIC 1 (11) to the ASIC 2 (12) has been described. Subsequently, the ASIC 3 (21) and the ASIC 2 (12). The ASPM control executed on the ASIC 3 (21) side when data is transferred between will be described.

まず、ASIC3(21)の内部構成を図9に基づいて説明する。ASIC3(21)は、スキャナデータ転送パス、プリンタデータ転送パスおよびCPUからのデータ転送パスを有する。ASIC3(21)においては、メモリコントローラ58を介して、スキャナデータはメモリ23に書き込まれ(Write)、プリンタデータはメモリ23から読み出される(Read)。スキャナデータ転送およびプリンタデータ転送に係る各リクエストはアービタ57によって調停される。   First, the internal configuration of the ASIC 3 (21) will be described with reference to FIG. The ASIC 3 (21) has a scanner data transfer path, a printer data transfer path, and a data transfer path from the CPU. In the ASIC 3 (21), the scanner data is written to the memory 23 (Write) and the printer data is read from the memory 23 (Read) via the memory controller 58. Requests relating to scanner data transfer and printer data transfer are arbitrated by the arbiter 57.

ここで、ASIC3(21)は、CMYKの各色に対応する4つのプリンタデータ転送用モジュール56(図9においては、VOUTモジュールと表記する)を有し、プリンタデータ転送用モジュール56は、起動時にメモリ23から1ライン分のプリンタデータを読み出すと、その旨をASIC2(12)を介してCPU1(13)に通知する。この通知を受けて、CPU1(13)は、ASIC2(12)を介してプリンタデータのリクエストをASIC3(21)に対して発行する。このリクエストに応答して、プリンタデータ転送用モジュール56は、メモリ23から読み出したプリンタデータをASIC2(12)に転送する。   Here, the ASIC 3 (21) has four printer data transfer modules 56 (referred to as VOUT modules in FIG. 9) corresponding to the respective colors of CMYK. When the printer data for one line is read from 23, the CPU 1 (13) is notified via the ASIC 2 (12). Upon receiving this notification, the CPU 1 (13) issues a request for printer data to the ASIC 3 (21) via the ASIC 2 (12). In response to this request, the printer data transfer module 56 transfers the printer data read from the memory 23 to the ASIC 2 (12).

図10は、フルカラー印刷モードにおけるプリンタデータ転送のシーケンスを示す。フルカラー印刷モードにおいては、4種類のプリンタデータ(CMYK)はいずれもlsync_n信号に同期して転送されるが、各色のlsync_n信号のタイミングは、定着ドラムのドラム間ピッチ分だけずれている。そのため、lsync周期内に省エネ可能期間が生じえない。   FIG. 10 shows a printer data transfer sequence in the full-color printing mode. In the full color printing mode, all of the four types of printer data (CMYK) are transferred in synchronization with the lsync_n signal, but the timing of the lsync_n signal of each color is shifted by the pitch between the fixing drums. Therefore, no energy saving period can occur within the lsync cycle.

また、ASIC2(12)からASIC3(21)へのスキャナデータ転送とASIC3(21)からASIC2(12)へのプリンタデータ転送が重なる期間は、転送するデータ量が多くなるため、同様に、lsync周期内に省エネ可能期間が生じえない。   Further, since the amount of data to be transferred increases during the period in which the scanner data transfer from the ASIC 2 (12) to the ASIC 3 (21) and the printer data transfer from the ASIC 3 (21) to the ASIC 2 (12) overlap, similarly, the lsync cycle There can be no energy saving period.

一方、モノクロ印刷モードのように、1種類のプリンタデータ(K)のみが転送される場合は、先に説明したスキャナデータ転送の場合と同等に考えることができるので、lsync周期内に省エネ可能期間が生じる可能性があり、また、2種類のプリンタデータのみが転送される2色印刷モードにおいても、場合によっては、lsync周期内に省エネ可能期間が生じうる。   On the other hand, when only one type of printer data (K) is transferred as in the monochrome printing mode, it can be considered equivalent to the case of the scanner data transfer described above, so the energy saving period within the lsync cycle In the two-color printing mode in which only two types of printer data are transferred, an energy saving period may occur within the lsync cycle in some cases.

上述した点に鑑み、本実施形態においては、ASIC3(21)とASIC2(12)の間のデータ転送の状態に基づいて4つの期間を定義し、各期間に応じたASPM制御を実行する。下記表1は、データ転送の状態に基づく4つの期間とASPM制御の内容をまとめて示す。   In view of the above points, in this embodiment, four periods are defined based on the state of data transfer between the ASIC 3 (21) and the ASIC 2 (12), and ASPM control corresponding to each period is executed. Table 1 below summarizes the four periods based on the data transfer status and the contents of ASPM control.

まず、ASIC2(12)とASIC3(21)の間でスキャナデータ転送とプリンタデータ転送が同時的に実行される期間(期間1)においては、省エネ可能期間がないと推定し、ASPMをディスエーブル(OFF)に制御する。   First, in the period (period 1) in which scanner data transfer and printer data transfer are executed simultaneously between ASIC2 (12) and ASIC3 (21), it is estimated that there is no energy saving period, and ASPM is disabled ( Control to OFF).

次に、ASIC2(12)からASIC3(21)へスキャナデータ転送のみが実行される期間(期間2)においては、ASIC2(12)のASPM使用可否判断部42が先に判断した結果を踏襲する。すなわち、ASIC2(12)とASIC3(21)の間のASPMのON/OFFは、ASIC2(12)内のASPMの使用可否判断結果に倣って制御される。   Next, in the period (period 2) in which only the scanner data transfer from the ASIC 2 (12) to the ASIC 3 (21) is executed (period 2), the result determined by the ASPM availability determination unit 42 of the ASIC 2 (12) is followed. That is, the ON / OFF of the ASPM between the ASIC 2 (12) and the ASIC 3 (21) is controlled according to the determination result of the availability of the ASPM in the ASIC 2 (12).

次に、ASIC3(21)からASIC2(12)へフルカラーのプリンタデータ転送のみが実行される期間(期間3)においては、省エネ可能期間がないと推定し、ASPMをディスエーブル(OFF)に制御する。   Next, in the period (period 3) in which only full-color printer data transfer from the ASIC 3 (21) to the ASIC 2 (12) is executed, it is estimated that there is no energy saving period, and the ASPM is controlled to be disabled (OFF). .

最後に、ASIC3(21)からASIC2(12)へモノクロまたは2色のプリンタデータ転送のみが実行される期間(期間4)においては、省エネ可能期間が生じる可能性があるので、ASIC3(21)がライン利用率に基づくASPMの使用可否判断を実行し、その結果に基づいてASIC2(12)とASIC3(21)の間のASPMのON/OFFを制御する。   Finally, in the period (period 4) in which only monochrome or two-color printer data transfer from the ASIC 3 (21) to the ASIC 2 (12) is executed, an energy saving period may occur. Based on the result, a determination is made as to whether or not the ASPM can be used based on the line utilization rate, and ON / OFF of the ASPM between the ASIC2 (12) and the ASIC3 (21) is controlled.

続いて、上述したASPM制御を実現するための具体的な構成について説明する。   Subsequently, a specific configuration for realizing the above-described ASPM control will be described.

図11は、図9に示したASIC3(21)のPCIe Rootモジュール50の機能ブロックを示す。図11に示すように、PCIe Rootモジュール50は、PCIEの論理層を実現する制御回路であるPCIE論理層回路51と、PCIE論理層回路51から転送されるデータを後段に転送するデータ転送制御部53と、各種パラメータを保持するレジスタ制御部54と、CMYKの各色の転送主走査サイズをカウントする主走査カウンタ55と、ASPM制御部60を含んで構成されている。   FIG. 11 shows functional blocks of the PCIe Root module 50 of the ASIC 3 (21) shown in FIG. As shown in FIG. 11, the PCIe Root module 50 includes a PCIE logic layer circuit 51 that is a control circuit for realizing a PCIE logic layer, and a data transfer control unit that transfers data transferred from the PCIE logic layer circuit 51 to the subsequent stage. 53, a register control unit 54 that holds various parameters, a main scanning counter 55 that counts the transfer main scanning size of each color of CMYK, and an ASPM control unit 60.

PCIE論理層回路51が含むConfigレジスタ制御部52には、省電力状態(L0s/L1)からの復帰に要する時間がデバイス固有の値として、Link Capabilities RegisterのL0s/L1 Exit Latencyに保持されている。   In the Config register control unit 52 included in the PCIE logic layer circuit 51, the time required for returning from the power saving state (L0s / L1) is held in the L0s / L1 Exit Latency of the Link Capabilities Register as a device-specific value. .

データ転送制御部53は、インタフェース変換および非同期吸収などの機能を担う。データ転送制御部53は、CPU1(13)およびCPU2(22)の通信情報から、ASIC2(12)からASIC3(21)へスキャナデータが転送されることを検知すると、これに応答してスキャナデータ転送フラグをアサートし、ASPM制御部60にその旨を通知する。   The data transfer control unit 53 has functions such as interface conversion and asynchronous absorption. When the data transfer control unit 53 detects that the scanner data is transferred from the ASIC 2 (12) to the ASIC 3 (21) from the communication information of the CPU 1 (13) and the CPU 2 (22), in response to this, the scanner data transfer is performed. The flag is asserted and the ASPM control unit 60 is notified accordingly.

また、データ転送制御部53は、ASIC2(12)でASPMが使用可能と判断されたことを検知すると、これに応答してスキャナデータASPMイネーブルフラグをアサートし、ASPM制御部60にその旨を通知する。なお、本実施形態においては、ASIC2(12)でASPMが使用可能と判断された場合に、ASIC2(12)からASIC3(21)に対してその旨を示す特有のパケット(PCI-ExpressにおけるMSI同等のパケット)を送らせ、データ転送制御部53が当該パケットの検出に応答してスキャナデータASPMイネーブルフラグをアサートするように構成することができる。   In addition, when the ASIC 2 (12) detects that the ASPM is usable, the data transfer control unit 53 asserts the scanner data ASPM enable flag in response to this and notifies the ASPM control unit 60 to that effect. To do. In this embodiment, when the ASIC 2 (12) determines that the ASPM can be used, the ASIC 2 (12) to the ASIC 3 (21) has a special packet indicating the same (MSI equivalent in PCI-Express). And the data transfer control unit 53 asserts the scanner data ASPM enable flag in response to detection of the packet.

一方、プリンタデータ転送要求時においては、CPU2(22)がASIC3(21)を起動する際に、プリンタデータ転送起動フラグをアサートし、ASPM制御部60に対して起動するチャンネル数を通知する。   On the other hand, when the printer data transfer request is made, when the CPU 2 (22) activates the ASIC 3 (21), the printer data transfer activation flag is asserted to notify the ASPM control unit 60 of the number of channels to be activated.

図12は、ASPM制御部60のみを拡大して示す。ASPM制御部60は、ASPM使用可否判断部62とライン利用率計測部64とを含んで構成されている。ASPM使用可否判断部62は、さらに、ライン利用率閾値設定部63を含んで構成され、ライン利用率計測部64は、さらに、データ転送期間カウンタ66を含んで構成されている。   FIG. 12 shows only the ASPM control unit 60 in an enlarged manner. The ASPM control unit 60 includes an ASPM availability determination unit 62 and a line usage rate measurement unit 64. The ASPM availability determination unit 62 further includes a line usage rate threshold setting unit 63, and the line usage rate measurement unit 64 further includes a data transfer period counter 66.

ここで、ASPM使用可否判断部62は、上述した3種類のフラグ(スキャナデータ転送フラグ・スキャナデータASPMイネーブルフラグ・プリンタデータ転送起動フラグ)の状態に基づいて、ASPM使用の可否を判断し、ASPMのON/OFFを制御する。   Here, the ASPM availability determination unit 62 determines whether or not the ASPM can be used based on the states of the above-described three types of flags (scanner data transfer flag, scanner data ASPM enable flag, and printer data transfer activation flag). Control ON / OFF of.

具体的には、プリンタデータ転送起動フラグとプリンタデータ転送起動フラグの両方がアサートしている期間(上記表1の期間1に相当)においては、ASPM使用可否判断部62は、ASPM使用否と判断し、ASPMをディスエーブル(OFF)にする。   Specifically, during the period in which both the printer data transfer start flag and the printer data transfer start flag are asserted (corresponding to period 1 in Table 1 above), the ASPM availability determination unit 62 determines that the ASPM is not used. Then, disable ASPM (OFF).

また、プリンタデータ転送起動フラグがアサートしておらず、スキャナデータ転送フラグとスキャナデータASPMイネーブルフラグのみがアサートしている期間(上記表1の期間2に相当)においては、ASPM使用可否判断部62は、ASPM使用可と判断し、ASIC3(21)内のASPMをイネーブル(ON)にする。   Further, during the period when the printer data transfer activation flag is not asserted and only the scanner data transfer flag and the scanner data ASPM enable flag are asserted (corresponding to period 2 in Table 1 above), the ASPM availability determination unit 62 Determines that the ASPM can be used, and enables (turns on) the ASPM in the ASIC 3 (21).

また、4色のチャンネルに係る全てのプリンタデータ転送起動フラグがアサートしている期間(上記表1の期間3に相当)においては、ASPM使用可否判断部62は、ASPM使用不可と判断し、ASPMをディスエーブル(OFF)にする。   Further, during the period in which all the printer data transfer activation flags relating to the four color channels are asserted (corresponding to period 3 in Table 1 above), the ASPM availability determination unit 62 determines that the ASPM is unusable, and the ASPM Is disabled (OFF).

一方、スキャナデータ転送フラグがアサートしておらず、且つ、1色または2色のチャンネルに係るプリンタデータ転送起動フラグのみがアサートしている期間(上記表1の期間4に相当)においては、ASPM使用可否判断部62は、ライン利用率計測部64が計測したライン利用率に基づいてASPMの使用可否を判断し、その結果に基づいてASPMのON/OFFを制御する。   On the other hand, during the period in which the scanner data transfer flag is not asserted and only the printer data transfer activation flag for one or two color channels is asserted (corresponding to period 4 in Table 1 above), ASPM The availability determination unit 62 determines whether or not the ASPM can be used based on the line usage rate measured by the line usage rate measurement unit 64, and controls ON / OFF of the ASPM based on the result.

ここで、ライン利用率閾値設定部63がASPM使用可否の判断基準となるライン利用率閾値を設定する手順について順を追って説明する。   Here, the procedure in which the line usage rate threshold setting unit 63 sets a line usage rate threshold value that is a criterion for determining whether or not ASPM can be used will be described in order.

ライン利用率閾値設定部63は、まず、図5で説明したのと同様の手順で復帰時間と遷移準備時間を決定し、両者に基づいてライン利用率閾値を定義する。以下、本実施形態において定義されるライン利用率閾値の考え方について、図13に基づいて説明する。   The line usage rate threshold setting unit 63 first determines the return time and the transition preparation time in the same procedure as described in FIG. 5, and defines the line usage rate threshold based on both. Hereinafter, the concept of the line utilization rate threshold defined in the present embodiment will be described with reference to FIG.

図13は、2色印刷モード(CM)におけるプリンタデータ転送時のシーケンスを示す。図13における、“LTSSM”、“L0”、“L1”、“Rcv”、“T1”、“T2”、“T3”、“T4”、は、図6について説明したのと同様である。一方、図13における“T5”は、版毎のlsync周期のずれに相当する時間を示す。なお、“T5”は、ドラム間ピッチをlsync周期で除算した際の剰余として求めることができる。   FIG. 13 shows a sequence when transferring printer data in the two-color printing mode (CM). In FIG. 13, “LTSSM”, “L0”, “L1”, “Rcv”, “T1”, “T2”, “T3”, and “T4” are the same as those described with reference to FIG. On the other hand, “T5” in FIG. 13 indicates a time corresponding to a shift in lsync cycle for each plate. “T5” can be obtained as a remainder when the pitch between the drums is divided by the lsync period.

図13に示す2色印刷モード時においては、lsync周期内の非データ転送期間(T4−T2)と、復帰時間(T1)と遷移準備時間(T3)の合計(T1+T3)の差分として省エネ可能期間が発生しうることが理解されるであろう。   In the two-color printing mode shown in FIG. 13, the energy is saved as the difference between the non-data transfer period (T4-T2) within the lsync cycle and the sum (T1 + T3) of the return time (T1) and the transition preparation time (T3). It will be appreciated that possible periods may occur.

ここで、省エネ可能期間の有無(すなわち、ASPMの適用の可否)は、図6について上述したのと同様に、ライン利用率が所定の閾値より大きいか否かによって判断することができる。ここで、本実施形態においては、下記式(3)により、プリンタデータ転送時におけるライン利用率閾値を定義する。   Here, the presence / absence of the energy saving period (that is, whether or not ASPM can be applied) can be determined based on whether or not the line utilization rate is greater than a predetermined threshold, as described above with reference to FIG. Here, in the present embodiment, a line utilization rate threshold value at the time of printer data transfer is defined by the following equation (3).

(上記式(3)において、(ドラム間ピッチ % lsync周期)は、ドラム間ピッチをlsync周期で除算した際の剰余に相当する時間を示す。) (In the above formula (3), (inter-drum pitch% lsync cycle) represents a time corresponding to the remainder when the inter-drum pitch is divided by the lsync cycle.)

上記式(3)において、lsync周期から(T5:ドラム間ピッチ % lsync周期)を引いているのは、ドラム間ピッチがlsync周期と等しいか若しくはそれよりも大きい場合が存在するからである。   In the above formula (3), the reason why (T5: pitch between drums% lsync cycle) is subtracted from the lsync cycle is that there is a case where the pitch between drums is equal to or larger than the lsync cycle.

ライン利用率閾値設定部63は、ASPMの初期設定処理において決定された復帰時間および遷移準備時間を上記式(3)に導入してライン利用率閾値を算出・保持する。   The line usage rate threshold value setting unit 63 calculates and holds the line usage rate threshold value by introducing the return time and transition preparation time determined in the initial setting process of ASPM into the above equation (3).

以上、本実施形態におけるライン利用率閾値設定部43がライン利用率閾値を設定する手順について説明してきたが、次に、ASPM制御部60が設定されたライン利用率閾値に基づいて実行するASPMのON/OFF制御処理について、図14に示すフローチャートに基づいて説明する。   The procedure for setting the line usage rate threshold by the line usage rate threshold setting unit 43 in the present embodiment has been described above. Next, the ASPM control unit 60 executes the ASPM based on the set line usage rate threshold. The ON / OFF control process will be described based on the flowchart shown in FIG.

プリンタデータの転送要求時、図1に示すCPU2(22)がASIC3(21)を起動する。このとき、CPU2(22)は、起動するチャンネルのプリンタデータ転送起動フラグをアサートする。   When the printer data transfer is requested, the CPU 2 (22) shown in FIG. 1 activates the ASIC 3 (21). At this time, the CPU 2 (22) asserts the printer data transfer activation flag of the channel to be activated.

ASPM制御部60は、プリンタデータ転送起動フラグがアサートされたことに応答して(ステップ301、Yes)、ASIC2(12)およびASIC3(21)のASPMをディスエーブル(OFF)にする(ステップ302)。   In response to the assertion of the printer data transfer activation flag (step 301, Yes), the ASPM control unit 60 disables (OFF) the ASPMs of the ASIC2 (12) and the ASIC3 (21) (step 302). .

続くステップ303において、ASPM制御部60は、アサートされたフラグに基づいて起動されたチャンネル数が2以下であるか否かを判断する(ステップ303)。その結果、起動されたチャンネル数が2以下でないと判断した場合には(ステップ303、No)、ステップ311に進んで、実行中のジョブの完了を待機し(ステップ311、No)、起動フラグがネゲートされた場合は(ステップ311、Yes)、ASPMをイネーブル(ON)にして、処理を終了する。   In the subsequent step 303, the ASPM control unit 60 determines whether the number of activated channels is 2 or less based on the asserted flag (step 303). As a result, when it is determined that the number of activated channels is not 2 or less (No in Step 303), the process proceeds to Step 311 to wait for completion of the job being executed (No in Step 311), and the activation flag is set. If negated (Yes at step 311), ASPM is enabled (ON) and the process is terminated.

一方、実行中のジョブの完了しない間に(ステップ311、No)、他のチャンネルが起動された場合は(ステップ313、Yes)、処理はステップ302に戻る。   On the other hand, if another channel is activated (step 313, Yes) while the job being executed is not completed (step 311: No), the process returns to step 302.

一方、ステップ303において、起動されたチャンネル数が2以下であると判断した場合には(ステップ303、Yes)、ステップ304に進み、起動されたチャンネル数が1であるか否かを判断する。   On the other hand, when it is determined in step 303 that the number of activated channels is 2 or less (step 303, Yes), the process proceeds to step 304, and it is determined whether or not the number of activated channels is 1.

その結果、チャンネル数が1と判断した場合は(ステップ304、Yes)、ステップ305に進んで、ライン利用率計測部64が1色分の転送データについて1ライン目のライン利用率を計測する。一方、チャンネル数が1でないと判断した場合は(ステップ304、No)、ステップ306に進んで、ライン利用率計測部64が2色分の転送データについて1ライン目のライン利用率を計測する。   As a result, when it is determined that the number of channels is 1 (Yes in Step 304), the process proceeds to Step 305, and the line usage rate measurement unit 64 measures the line usage rate of the first line for the transfer data for one color. On the other hand, if it is determined that the number of channels is not 1 (step 304, No), the process proceeds to step 306, where the line usage rate measurement unit 64 measures the line usage rate of the first line for the transfer data for two colors.

ライン利用率計測部64は、以下の手順でライン利用率を計測する。まず、ライン利用率計測部64のデータ転送期間カウンタ66は、ラインデータ毎に動作する主走査カウンタ55の動作開始から終了までの期間(すなわち、主走査サイズのカウントに要する時間)をデータ転送期間として計測する。なお、ステップ306では、2色分のデータ転送に要する期間をデータ転送期間として計測する。   The line utilization rate measuring unit 64 measures the line utilization rate according to the following procedure. First, the data transfer period counter 66 of the line utilization rate measuring unit 64 sets the period from the start to the end of the operation of the main scanning counter 55 that operates for each line data (that is, the time required for counting the main scanning size) as the data transfer period. Measure as In step 306, a period required for transferring data for two colors is measured as a data transfer period.

ライン利用率計測部64は、データ転送期間カウンタ66が計測したデータ転送期間とレジスタ制御部54から取得したlsync周期に基づいて、下記式(4)によりライン利用率を算出し、当該ライン利用率をASPM使用可否判断部62に出力する。   The line usage rate measuring unit 64 calculates the line usage rate by the following equation (4) based on the data transfer period measured by the data transfer period counter 66 and the lsync cycle acquired from the register control unit 54, and the line usage rate is calculated. Is output to the ASPM availability determination unit 62.

(上記式(4)において、(ドラム間ピッチ % lsync周期)は、ドラム間ピッチをlsync周期で除算した際の剰余に相当する時間を示す。) (In the above formula (4), (inter-drum pitch% lsync cycle) indicates a time corresponding to a remainder when the inter-drum pitch is divided by the lsync cycle.)

続くステップ307において、ASPM使用可否判断部62は、ライン利用率計測部64から入力されたライン利用率とライン利用率閾値設定部63に保持されたライン利用率閾値を比較する。その結果、ライン利用率がライン利用率閾値より小さいと判断した場合(ステップ307、Yes)、ステップ308に進む。ステップ308において、ASPM使用可否判断部62は、ASPMをイネーブル(ON)にする。その後、実行中のジョブの完了を待機し(ステップ309、No)、起動フラグがネゲートされた場合は(ステップ309、Yes)、処理を終了する。   In subsequent step 307, the ASPM availability determination unit 62 compares the line usage rate input from the line usage rate measurement unit 64 with the line usage rate threshold held in the line usage rate threshold setting unit 63. As a result, if it is determined that the line usage rate is smaller than the line usage rate threshold (step 307, Yes), the process proceeds to step 308. In Step 308, the ASPM availability determination unit 62 enables (ON) ASPM. Thereafter, the process waits for completion of the job being executed (No in Step 309), and when the activation flag is negated (Yes in Step 309), the process ends.

一方、実行中のジョブの完了しない間に(ステップ309、No)、他のチャンネルが起動された場合は(ステップ310、Yes)、処理はステップ302に戻る。   On the other hand, if another channel is activated (step 310, Yes) while the job being executed is not completed (step 309, No), the process returns to step 302.

一方、ステップ307において、ライン利用率がライン利用率閾値より小さくないと判断した場合は(ステップ307、No)、実行中のジョブの完了を待機し(ステップ311、No)、起動フラグがネゲートされると(ステップ311、Yes)、ステップ312に進んで、ASPMをイネーブル(ON)にした後、処理を終了する。   On the other hand, if it is determined in step 307 that the line usage rate is not smaller than the line usage rate threshold (step 307, No), the completion of the job being executed is waited (step 311, No), and the activation flag is negated. Then (step 311; Yes), the process proceeds to step 312 to enable (ON) ASPM, and then the process ends.

一方、実行中のジョブの完了しない間に(ステップ311、No)、他のチャンネルが起動された場合は(ステップ313、Yes)、処理はステップ302に戻る。   On the other hand, if another channel is activated (step 313, Yes) while the job being executed is not completed (step 311: No), the process returns to step 302.

以上、説明したように、本実施形態によれば、機種やユースケースごとにソフトウェアを用意してASPMのON/OFF制御をする必要が無く、PCIeデバイスの内部機構によって、データ転送の等時性を犠牲にしない場合にのみ選択的にASPMがイネーブルに制御されるので、画像処理装置における省電力効果が最大化される。   As described above, according to the present embodiment, there is no need to prepare software for each model or use case and perform ASPM ON / OFF control, and isochronous data transfer is performed by the internal mechanism of the PCIe device. Since ASPM is selectively controlled to be enabled only when the cost is not sacrificed, the power saving effect in the image processing apparatus is maximized.

以上、本発明について実施形態をもって説明してきたが、本発明は上述した実施形態に限定されるものではなく、当業者が推考しうる実施態様の範囲内において、本発明の作用・効果を奏する限り、本発明の範囲に含まれるものである。   As described above, the present invention has been described with the embodiment. However, the present invention is not limited to the above-described embodiment, and as long as the operations and effects of the present invention are exhibited within the scope of embodiments that can be considered by those skilled in the art. It is included in the scope of the present invention.

10…IPUボード
11,12,14,21…ASIC
13,22…CPU
15…スキャナ
16…プロッタ
20…CTLボード
23…メモリ
30…PCIe Rootモジュール
31…PCIE論理層回路
32…Configレジスタ制御部
33…データ転送制御部
34…lsync信号生成部
35…主走査カウンタ
36…レジスタ制御部
38…End Pointモジュール
40…ASPM制御部
42…ASPM使用可否判断部
43…ライン利用率閾値設定部
44…ライン利用率計測部
46…データ転送期間カウンタ
50…PCIe Rootモジュール
51…PCIE論理層回路
52…Configレジスタ制御部
53…データ転送制御部
54…レジスタ制御部
55…主走査カウンタ
56…プリンタデータ転送用モジュール
57…アービタ
58…メモリコントローラ
60…ASPM制御部
62…ASPM使用可否判断部
63…ライン利用率閾値設定部
64…ライン利用率計測部
66…データ転送期間カウンタ
10 ... IPU board 11,12,14,21 ... ASIC
13,22 ... CPU
DESCRIPTION OF SYMBOLS 15 ... Scanner 16 ... Plotter 20 ... CTL board 23 ... Memory 30 ... PCIe Root module 31 ... PCIE logic layer circuit 32 ... Config register control part 33 ... Data transfer control part 34 ... lsync signal generation part 35 ... Main scanning counter 36 ... Register Control unit 38 ... End Point module 40 ... ASPM control unit 42 ... ASPM availability determination unit 43 ... Line usage rate threshold setting unit 44 ... Line usage rate measurement unit 46 ... Data transfer period counter 50 ... PCIe Root module 51 ... PCIE logical layer Circuit 52 ... Config register control unit 53 ... Data transfer control unit 54 ... Register control unit 55 ... Main scan counter 56 ... Printer data transfer module 57 ... Arbiter 58 ... Memory controller 60 ... ASPM control unit 62 ... ASPM availability determination unit 63 ... Line usage rate threshold setting unit 64 ... Line usage rate measurement unit 66 ... Data Period counter feed

特開2009−176294号公報JP 2009-176294 A

Claims (10)

シリアルバスで接続された複数のデバイスを画像処理部に備える画像形成装置であって、
前記デバイスは、
データ転送時のライン利用率を計測するためのライン利用率計測部と、
前記シリアルバスの節電に係る電力管理機能の使用の可否を制御する電力管理機能使用可否判断部とを含み、
前記電力管理機能使用可否判断部は、
前記ライン利用率が所定のライン利用率閾値より小さい場合にのみ前記電力管理機能をイネーブルに制御する、
画像形成装置。
An image forming apparatus provided in an image processing unit with a plurality of devices connected by a serial bus,
The device is
A line usage rate measurement unit for measuring the line usage rate during data transfer;
A power management function availability determination unit that controls availability of a power management function related to power saving of the serial bus,
The power management function availability determination unit
Enabling the power management function only when the line utilization is less than a predetermined line utilization threshold,
Image forming apparatus.
前記シリアルバスは、PCI Expressである、請求項1に記載の画像形成装置。   The image forming apparatus according to claim 1, wherein the serial bus is PCI Express. 前記ライン利用率閾値は、下記式(1)によって定義される、請求項1または2に記載の画像形成装置。
(上記式(1)において、遷移準備時間は、通常状態から省電力状態への遷移が開始されるまでの時間を示し、復帰時間は、省電力状態から通常状態に復帰するまでの時間を示す。)
The image forming apparatus according to claim 1, wherein the line utilization rate threshold is defined by the following formula (1).
(In the above formula (1), the transition preparation time indicates the time until the transition from the normal state to the power saving state is started, and the return time indicates the time until the transition from the power saving state to the normal state. .)
前記復帰時間の値は、接続される2つのデバイスに固有の2つの復帰時間のうち、より大きい値である、請求項3に記載の画像形成装置。   The image forming apparatus according to claim 3, wherein the value of the return time is a larger value of two return times specific to two connected devices. 前記ライン利用率計測部は、1ライン目のライン利用率を下記式(2)に基づいて計測する、請求項1〜4のいずれか一項に記載の画像形成装置。
The image forming apparatus according to claim 1, wherein the line usage rate measurement unit measures a line usage rate of a first line based on the following formula (2).
シリアルバスで接続された複数のデバイスを画像処理部に備える画像形成装置であって、
前記デバイスは、
データ転送時のライン利用率を計測するためのライン利用率計測部と、
前記シリアルバスの節電に係る電力管理機能の使用の可否を制御する電力管理機能使用可否判断部とを含み、
前記電力管理機能使用可否判断部は、
スキャナデータ転送とプリンタデータ転送が同時的に実行される期間またはフルカラーのプリンタデータ転送のみが実行される期間は、前記電力管理機能をディスエーブルに制御し、
上流のデバイスからのスキャナデータ転送のみが実行される期間においては、該上流のデバイスにおける電力管理機能に係る制御内容を踏襲して前記電力管理機能を制御し、
モノクロまたは2色のプリンタデータ転送のみが実行される期間においては、前記ライン利用率が所定のライン利用率閾値より小さい場合にのみ前記電力管理機能をイネーブルに制御する、
画像形成装置。
An image forming apparatus provided in an image processing unit with a plurality of devices connected by a serial bus,
The device is
A line usage rate measurement unit for measuring the line usage rate during data transfer;
A power management function availability determination unit that controls availability of a power management function related to power saving of the serial bus,
The power management function availability determination unit
During the period in which the scanner data transfer and the printer data transfer are executed at the same time or the period in which only the full color printer data transfer is executed, the power management function is controlled to be disabled,
In the period in which only the scanner data transfer from the upstream device is executed, the power management function is controlled following the control content related to the power management function in the upstream device,
In a period in which only monochrome or two-color printer data transfer is executed, the power management function is controlled to be enabled only when the line usage rate is smaller than a predetermined line usage rate threshold.
Image forming apparatus.
前記シリアルバスは、PCI Expressである、請求項6に記載の画像形成装置。   The image forming apparatus according to claim 6, wherein the serial bus is PCI Express. 前記ライン利用率閾値は、下記式(3)によって定義される、請求項6または7に記載の画像形成装置。
(上記式(3)において、遷移準備時間は、通常状態から省電力状態への遷移が開始されるまでの時間を示し、復帰時間は、省電力状態から通常状態に復帰するまでの時間を示し、(ドラム間ピッチ % lsync周期)は、ドラム間ピッチをlsync周期で除算した際の剰余に相当する時間を示す。)
The image forming apparatus according to claim 6, wherein the line utilization rate threshold is defined by the following formula (3).
(In the above formula (3), the transition preparation time indicates the time until the transition from the normal state to the power saving state is started, and the return time indicates the time until the transition from the power saving state to the normal state. , (Pitch between drums% lsync cycle) indicates the time corresponding to the remainder when the pitch between drums is divided by the lsync cycle.)
前記復帰時間の値は、接続される2つのデバイスに固有の2つの復帰時間のうち、より大きい値である、請求項8に記載の画像形成装置。   The image forming apparatus according to claim 8, wherein the value of the return time is a larger value of two return times specific to two connected devices. 前記ライン利用率計測部は、1ライン目のライン利用率を下記式(4)に基づいて計測する、請求項6〜9のいずれか一項に記載の画像形成装置。
(上記式(4)において、(ドラム間ピッチ % lsync周期)は、ドラム間ピッチをlsync周期で除算した際の剰余に相当する時間を示す。)
The image forming apparatus according to claim 6, wherein the line usage rate measurement unit measures the line usage rate of the first line based on the following formula (4).
(In the above formula (4), (inter-drum pitch% lsync cycle) indicates a time corresponding to a remainder when the inter-drum pitch is divided by the lsync cycle.)
JP2012241536A 2011-11-04 2012-11-01 Image forming apparatus and control method thereof Active JP6089597B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012241536A JP6089597B2 (en) 2011-11-04 2012-11-01 Image forming apparatus and control method thereof

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011241915 2011-11-04
JP2011241915 2011-11-04
JP2012241536A JP6089597B2 (en) 2011-11-04 2012-11-01 Image forming apparatus and control method thereof

Publications (2)

Publication Number Publication Date
JP2013118630A true JP2013118630A (en) 2013-06-13
JP6089597B2 JP6089597B2 (en) 2017-03-08

Family

ID=48712865

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012241536A Active JP6089597B2 (en) 2011-11-04 2012-11-01 Image forming apparatus and control method thereof

Country Status (1)

Country Link
JP (1) JP6089597B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11782613B1 (en) 2022-02-01 2023-10-10 Kioxia Corporation Memory system and method

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007079836A (en) * 2005-09-13 2007-03-29 Toshiba Corp Data communication device and data communication method
JP2009176294A (en) * 2007-12-27 2009-08-06 Ricoh Co Ltd Image processor and its power saving control method, semiconductor integrated circuit and its power saving control method, and semiconductor device
JP2012190283A (en) * 2011-03-10 2012-10-04 Canon Inc Information processor, method for controlling the same, and program

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007079836A (en) * 2005-09-13 2007-03-29 Toshiba Corp Data communication device and data communication method
JP2009176294A (en) * 2007-12-27 2009-08-06 Ricoh Co Ltd Image processor and its power saving control method, semiconductor integrated circuit and its power saving control method, and semiconductor device
JP2012190283A (en) * 2011-03-10 2012-10-04 Canon Inc Information processor, method for controlling the same, and program

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11782613B1 (en) 2022-02-01 2023-10-10 Kioxia Corporation Memory system and method

Also Published As

Publication number Publication date
JP6089597B2 (en) 2017-03-08

Similar Documents

Publication Publication Date Title
US8799531B2 (en) Data transferring apparatus and control method thereof
JP5182513B2 (en) Image processing apparatus and power saving control method thereof
US9025194B2 (en) Data transmission apparatus for transferring data to an output device for outputting data, printer, information processing apparatus, and control method thereof
JP2004334417A (en) Data transfer control device, electronic device and data transfer control method
US8941853B2 (en) Image forming apparatus, method for controlling the same, and storage medium
JP2015005236A (en) Information processor and control method for information processor
JP6083243B2 (en) Image forming apparatus
JP5760723B2 (en) Image processing apparatus, image processing method, image processing program, and recording medium
US9134785B2 (en) Information processing apparatus with power saving mode, and control method and communication apparatus therefor
US8982398B2 (en) Image forming apparatus that allows for a multi-operation
JP6089597B2 (en) Image forming apparatus and control method thereof
JP5734034B2 (en) Information processing apparatus, information processing apparatus control method, and program
JP2010005911A (en) Printer
JP2013008198A (en) Image processor, image processing control method and image processing control program
JP5636653B2 (en) Semiconductor integrated circuit and power saving control method
JP5218377B2 (en) Image forming system
JP2010218170A (en) Data transfer device, information processor, arbitration method, and image formation system
JP7009866B2 (en) Electronic devices, communication processing methods and programs
JP4607706B2 (en) Image processing system, program, and job execution method
JP2019153203A (en) Image forming apparatus
JP4190969B2 (en) Bus arbitration system in bus system and AMBA
JP4649926B2 (en) Data processing device
JP2007052715A (en) Data transfer device and image formation device
JP5064582B2 (en) Data distribution device
JP2012118821A (en) Data transfer apparatus, printer and control method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151015

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160830

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160906

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161101

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170110

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170123

R151 Written notification of patent or utility model registration

Ref document number: 6089597

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151