JP2013110439A - Light-emitting diode device - Google Patents

Light-emitting diode device Download PDF

Info

Publication number
JP2013110439A
JP2013110439A JP2013047173A JP2013047173A JP2013110439A JP 2013110439 A JP2013110439 A JP 2013110439A JP 2013047173 A JP2013047173 A JP 2013047173A JP 2013047173 A JP2013047173 A JP 2013047173A JP 2013110439 A JP2013110439 A JP 2013110439A
Authority
JP
Japan
Prior art keywords
light emitting
light
emitting diode
plane
emitting layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013047173A
Other languages
Japanese (ja)
Inventor
Masayuki Hata
雅幸 畑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Future Light LLC
Original Assignee
Future Light LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Future Light LLC filed Critical Future Light LLC
Priority to JP2013047173A priority Critical patent/JP2013110439A/en
Publication of JP2013110439A publication Critical patent/JP2013110439A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/49105Connecting at different heights
    • H01L2224/49107Connecting at different heights on the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Abstract

PROBLEM TO BE SOLVED: To provide a light-emitting diode device in which the difference of intensity, of the light emitted from a package, due to difference of in-plane azimuth angle of a chip arrangement surface can be reduced.SOLUTION: The light-emitting diode device comprises: a light-emitting diode chip 10 including a luminous layer 12 having a principal surface 12a; and a package 20 having a chip arrangement surface 21a on which the light-emitting diode chip 10 is mounted. The light emitted from the principal surface 12a of the luminous layer 12 has a plurality of different light emission intensities depending on the in-plane azimuth angle of the principal surface 12a of the luminous layer 12. At least one of the light-emitting diode chip 10 and the package 20 has a structure for reducing the difference of intensity, of the light emitted from the package 20, due to difference of the in-plane azimuth angle of a chip arrangement surface 21a. The package 20 is formed to have a structure for reducing the difference of intensity, of the light emitted from the package 20, due to difference of the in-plane azimuth angle of a chip arrangement surface 21a.

Description

本発明は、発光ダイオード装置に関し、特に、発光ダイオードチップを備えた発光ダイオード装置に関する。   The present invention relates to a light emitting diode device, and more particularly, to a light emitting diode device including a light emitting diode chip.

従来、発光ダイオードチップを備えた発光ダイオード装置において、窒化ガリウムC面(0001)基板上に作製したGaInN量子井戸には、量子井戸面と垂直な方向に大きなピエゾ電場が生じることが知られている。このように、GaInN量子井戸にピエゾ電場が存在する場合、無電場時と比較してエネルギー準位が低エネルギー側にシフトする量子閉じこめシュタルク効果が起こったり、電子と正孔とが引き離されるために発光確率が低下して、発光効率が低下するなどの不都合があった。   Conventionally, in a light emitting diode device provided with a light emitting diode chip, it is known that a large piezoelectric field is generated in a direction perpendicular to the quantum well surface in a GaInN quantum well fabricated on a gallium nitride C-plane (0001) substrate. . Thus, when a piezo electric field is present in a GaInN quantum well, a quantum confined Stark effect in which the energy level shifts to a lower energy side than in the case of no electric field occurs, or electrons and holes are separated. There is a disadvantage that the light emission probability is lowered and the light emission efficiency is lowered.

この不都合を解消するために、窒化ガリウムにおいてピエゾ効果を低減させた素子構造として、C面(0001)ではなく、A面{11−20}、M面{1−100}または(2−1−14)面で量子井戸を形成する発光ダイオードチップや、(10−1−3)面を主面とする発光ダイオードチップが提案されている(たとえば、非特許文献1参照)。上記非特許文献1では、(10−1−3)面を主面とするInGaN/GaN多重量子井戸(MQW)を発光層とする発光ダイオードチップが提案されている。上記A面{11−20}、M面{1−100}または(2−1−14)面で量子井戸を形成する発光ダイオードチップや、(10−1−3)面を主面とする発光ダイオードチップでは、量子井戸をC面以外の面に形成することによって、ピエゾ効果を低減することが可能である。
Appl.Phys.Lett.87巻,231110(2005)
In order to eliminate this inconvenience, an element structure in which the piezo effect is reduced in gallium nitride is not the C plane (0001) but the A plane {11-20}, the M plane {1-100}, or (2-1-1). 14) Light-emitting diode chips that form quantum wells on the surface and light-emitting diode chips that have the (10-1-3) surface as the main surface have been proposed (for example, see Non-Patent Document 1). In the said nonpatent literature 1, the light emitting diode chip | tip which makes the light emitting layer the InGaN / GaN multiple quantum well (MQW) which makes (10-1-3) plane a main surface is proposed. A light emitting diode chip that forms quantum wells on the A-plane {11-20}, M-plane {1-100} or (2-1-14) plane, or light emission whose principal plane is the (10-1-3) plane In the diode chip, it is possible to reduce the piezo effect by forming the quantum well on a surface other than the C-plane.
Appl. Phys. Lett. 87, 231110 (2005)

しかしながら、上記C面以外の量子井戸では、発光層(量子井戸)の主面の面内方向において、発光層の振動子強度が大きい異方性を有していることが報告されている。具体的には、C面を主面とするGaInN量子井戸は、c軸が6回回転対称軸をなすため、<11−20>偏光と<1−100>偏光との振動子強度は等しく、量子井戸面内の直線偏光に対する振動子強度の異方性はない。一方、C面以外を主面とするGaInN量子井戸は、回転対称性がないので、一般的に、量子井戸面内の直線偏光に対する振動子強度は異方性を有する。すなわち、直線偏光に対する振動子強度は、量子井戸面内の直線偏光の方向に依存して複数の異なる大きさを有する。このため、C面以外の量子井戸では、井戸層の法線方向で量子井戸から出射する光を観測した場合、その光は直線偏光している。たとえば、サファイアの(1−100)面上に作製した(1−10−3)面を主面とするGa0.6In0.4Nからなる4nmの井戸層とGaNの障壁層とを積層したMQWを発光層とする発光ダイオードチップでは、発光層から出射される光は、[11−20]方向の偏光が強くなっている。 However, it has been reported that quantum wells other than the C-plane have anisotropy in which the oscillator strength of the light-emitting layer is large in the in-plane direction of the main surface of the light-emitting layer (quantum well). Specifically, in the GaInN quantum well having the C-plane as the principal surface, the c-axis forms a 6-fold rotational symmetry axis, so the vibrator strengths of <11-20> polarized light and <1-100> polarized light are equal, There is no anisotropy of oscillator strength for linearly polarized light in the quantum well plane. On the other hand, since a GaInN quantum well having a principal surface other than the C-plane has no rotational symmetry, the oscillator strength for linearly polarized light in the quantum well surface is generally anisotropic. That is, the oscillator strength for linearly polarized light has a plurality of different magnitudes depending on the direction of linearly polarized light in the quantum well plane. For this reason, in the quantum wells other than the C plane, when light emitted from the quantum well is observed in the normal direction of the well layer, the light is linearly polarized. For example, a 4 nm well layer made of Ga 0.6 In 0.4 N with a (1-10-3) plane as a main surface and a GaN barrier layer formed on the (1-100) plane of sapphire is laminated. In the light emitting diode chip having the MQW as the light emitting layer, the light emitted from the light emitting layer is strongly polarized in the [11-20] direction.

このようなC面以外の量子井戸を主面とする発光ダイオードチップから出射される光は、振動子強度の大きい方向と垂直な方向に対して発光強度が大きくなる分布を有することが理論的に予想される。たとえば、従来の発光ダイオードチップでは、発光ダイオードチップから出射される光は[11−20]方向の偏光が強く、[11−20]方向に出射する光は弱く、[11−20]方向と垂直な方向に出射する光は強くなることが予想される。このように発光層の主面の面内の方位角の違いにより、発光層から出射される光が発光強度の大きな異方性を有している場合、発光ダイオードチップを備えた発光ダイオード装置から出射される光も発光強度の大きな異方性を有すると考えられる。具体的には、発光ダイオード装置が、発光ダイオードチップと、発光ダイオードチップの主面(光出射面)に平行で、かつ、発光ダイオードチップが配置されるチップ配置面を有するパッケージとを備えている場合、発光ダイオード装置から出射される光は、通常、パッケージのチップ配置面の面内の方位角に関して、発光強度の大きな異方性を有することになる。このため、パッケージから出射される光のチップ配置面の面内の方位角の違いによる発光強度の差を低減することが困難であるという問題点がある。この場合、発光ダイオード装置を、パッケージのチップ配置面の面内の方位角に関して、光の発光強度の均一性が要求される、たとえば、照明や表示灯などに用いることができないという不都合がある。   Theoretically, the light emitted from such a light emitting diode chip whose principal surface is a quantum well other than the C-plane has a distribution in which the emission intensity increases in a direction perpendicular to the direction in which the vibrator intensity is large. is expected. For example, in the conventional light emitting diode chip, the light emitted from the light emitting diode chip is strongly polarized in the [11-20] direction, the light emitted in the [11-20] direction is weak, and is perpendicular to the [11-20] direction. Light emitted in any direction is expected to be strong. When the light emitted from the light emitting layer has anisotropy with a large light emission intensity due to the difference in the azimuth angle in the plane of the main surface of the light emitting layer, the light emitting diode device including the light emitting diode chip is used. The emitted light is also considered to have anisotropy with a large emission intensity. Specifically, the light-emitting diode device includes a light-emitting diode chip and a package having a chip arrangement surface that is parallel to the main surface (light emitting surface) of the light-emitting diode chip and on which the light-emitting diode chip is arranged. In this case, the light emitted from the light emitting diode device usually has anisotropy with a large emission intensity with respect to the azimuth angle in the plane of the chip placement surface of the package. For this reason, there is a problem that it is difficult to reduce the difference in emission intensity due to the difference in the azimuth angle in the plane of the chip arrangement surface of the light emitted from the package. In this case, there is an inconvenience that the light emitting diode device cannot be used for, for example, an illumination or a display lamp, which requires uniformity of light emission intensity with respect to an azimuth angle in the plane of the chip placement surface of the package.

この発明は、上記のような課題を解決するためになされたものであり、この発明の1つの目的は、パッケージから出射される光のチップ配置面の面内の方位角の違いによる強度の差を低減することが可能な発光ダイオード装置を提供することである。   The present invention has been made to solve the above-described problems, and one object of the present invention is to provide a difference in intensity due to a difference in azimuth angle in the plane of a chip placement surface of light emitted from a package. It is an object of the present invention to provide a light emitting diode device capable of reducing the above.

課題を解決するための手段および発明の効果Means for Solving the Problems and Effects of the Invention

この発明の一の局面による発光ダイオード装置は、主面を有する発光層を含む発光ダイオードチップと、発光ダイオードチップが配置されるチップ配置面を有するパッケージとを備え、発光層の主面から出射される光は、発光層の主面の面内の方位角に依存して複数の異なる発光強度を有し、発光ダイオードチップおよびパッケージの少なくとも一方は、パッケージから出射される光のチップ配置面の面内の方位角の違いによる強度の差を低減する構造を有する。   A light-emitting diode device according to an aspect of the present invention includes a light-emitting diode chip including a light-emitting layer having a main surface, and a package having a chip arrangement surface on which the light-emitting diode chip is disposed, and is emitted from the main surface of the light-emitting layer. The light having a plurality of different emission intensities depending on the azimuth angle in the plane of the main surface of the light emitting layer, and at least one of the light emitting diode chip and the package is a surface of the chip arrangement surface of the light emitted from the package It has a structure that reduces the difference in strength due to the difference in azimuth angle.

この一の局面による発光ダイオード装置では、上記のように、発光ダイオードチップおよびパッケージの少なくとも一方に、パッケージから出射される光のチップ配置面の面内の方位角の違いによる発光強度の差を低減する構造を設けることによって、発光層の主面から出射される光が、発光層の主面の面内の方位角に依存して複数の異なる発光強度を有する場合にも、パッケージから出射される光のチップの配置面の面内の方位角の違いによる発光強度の差を低減することができる。これにより、発光ダイオード装置を、パッケージのチップ配置面の面内の方位角に関して、光の発光強度の均一性が要求される、たとえば、照明や表示灯などに用いることができる。   In the light emitting diode device according to this aspect, as described above, at least one of the light emitting diode chip and the package reduces the difference in light emission intensity due to the difference in the azimuth angle in the plane of the chip placement surface of the light emitted from the package. By providing the structure, the light emitted from the main surface of the light emitting layer is emitted from the package even when the light emitting layer has a plurality of different light emission intensities depending on the azimuth angle in the plane of the main surface of the light emitting layer. It is possible to reduce the difference in light emission intensity due to the difference in the azimuth angle in the plane of the optical chip arrangement surface. As a result, the light emitting diode device can be used for, for example, an illumination or a display lamp that requires uniformity of the light emission intensity with respect to the azimuth angle in the plane of the chip placement surface of the package.

上記一の局面による発光ダイオード装置において、好ましくは、パッケージは、パッケージから出射される光のチップ配置面の面内の方位角の違いによる強度の差を低減する構造に形成されている。このように構成すれば、パッケージの構造により、容易に、パッケージから出射される光の発光強度の差を低減することができる。   In the light emitting diode device according to the above aspect, the package is preferably formed in a structure that reduces a difference in intensity due to a difference in azimuth angle in a plane of a chip arrangement surface of light emitted from the package. If comprised in this way, the difference of the emitted light intensity of the light radiate | emitted from a package can be easily reduced with the structure of a package.

上記一の局面による発光ダイオード装置において、発光ダイオードチップは、光出射面を有し、光出射面が、光出射面の面内方向に関して異方的な構造を有することにより、光出射面から出射される光のチップ配置面の面内の方位角の違いによる強度の差が低減されるように構成されている。このように構成すれば、発光ダイオードチップの光出射面が、光出射面の面内方向に関して異方的な構造を有することにより、容易に、パッケージから出射される光の発光強度の差を低減することができる。   In the light-emitting diode device according to the above aspect, the light-emitting diode chip has a light emission surface, and the light emission surface has an anisotropic structure with respect to the in-plane direction of the light emission surface, thereby emitting from the light emission surface. The difference in intensity due to the difference in the azimuth angle in the plane of the chip arrangement surface of the light to be generated is reduced. With this configuration, the light emitting surface of the light emitting diode chip has an anisotropic structure with respect to the in-plane direction of the light emitting surface, thereby easily reducing the difference in light emission intensity of light emitted from the package. can do.

この場合、好ましくは、発光ダイオードチップの光出射面の異方的な構造は、光出射面の面内方向において、第1方向と第1方向に交差する第2方向とに沿ってそれぞれ異なる形状を有する構造である。このように構成すれば、発光層の主面の面内の方位角に依存して複数の異なる発光強度を有する場合にも、複数の発光ダイオードチップを第1方向と第1方向に交差する第2方向とに沿って配置することによって、発光ダイオードチップの光出射面の異方的な構造により、パッケージから出射される光の発光強度の差を低減することができる。   In this case, preferably, the anisotropic structure of the light emitting surface of the light emitting diode chip has different shapes along the first direction and the second direction intersecting the first direction in the in-plane direction of the light emitting surface. It is the structure which has. If comprised in this way, even when it has several different light emission intensity depending on the azimuth angle in the surface of the main surface of a light emitting layer, a several light emitting diode chip | tip cross | intersects a 1st direction and a 1st direction. By arranging along the two directions, the difference in the emission intensity of the light emitted from the package can be reduced by the anisotropic structure of the light emitting surface of the light emitting diode chip.

上記一の局面による発光ダイオード装置において、好ましくは、発光ダイオードチップは、第1発光ダイオードチップおよび第2発光ダイオードチップを含み、第1発光ダイオードチップの発光層の主面の面内方向における発光強度の大きい方位角の方向と、第2発光ダイオードチップの発光層の主面の面内方向における発光強度の大きい方位角の方向とが、チップ配置面の面内で互いに異なる方向に向くように第1発光ダイオードチップと第2発光ダイオードチップとが配置されることにより、パッケージから出射される光のチップ配置面の面内の方位角の違いによる強度の差が低減されるように構成されている。このように構成すれば、容易に、パッケージから出射される光のチップ配置面の面内の方位角の違いによる強度の差を低減することができる。   In the light emitting diode device according to the above aspect, the light emitting diode chip preferably includes a first light emitting diode chip and a second light emitting diode chip, and the light emission intensity in the in-plane direction of the main surface of the light emitting layer of the first light emitting diode chip. The direction of the large azimuth angle and the direction of the azimuth angle of large emission intensity in the in-plane direction of the main surface of the light emitting layer of the second light emitting diode chip are oriented in different directions within the plane of the chip placement surface. By arranging the first light emitting diode chip and the second light emitting diode chip, the difference in intensity due to the difference in the azimuth angle in the plane of the chip arrangement surface of the light emitted from the package is reduced. . If comprised in this way, the difference in the intensity | strength by the difference in the azimuth angle in the surface of the chip | tip arrangement | positioning surface of the light radiate | emitted from a package can be reduced easily.

上記一の局面による発光ダイオード装置において、好ましくは、発光層は、ウルツ鉱構造の半導体およびα−SiCのいずれか一方からなる。このように構成すれば、発光層から出射される光の発光強度が発光層の主面の面内の方位角に関する異方性を有することができる。   In the light-emitting diode device according to the above aspect, the light-emitting layer is preferably made of any one of a wurtzite semiconductor and α-SiC. If comprised in this way, the emitted light intensity of the light radiate | emitted from a light emitting layer can have the anisotropy regarding the azimuth angle in the surface of the main surface of a light emitting layer.

上記一の局面による発光ダイオード装置において、好ましくは、発光層の主面は、(0001)面以外の面を含む。このように構成すれば、発光層から出射される光の発光強度が発光層の主面の面内の方位角に関する異方性を有することができる。   In the light emitting diode device according to the above aspect, the main surface of the light emitting layer preferably includes a surface other than the (0001) surface. If comprised in this way, the emitted light intensity of the light radiate | emitted from a light emitting layer can have the anisotropy regarding the azimuth angle in the surface of the main surface of a light emitting layer.

この場合、好ましくは、発光層の主面は、実質的に(H、K、−H−K、0)面(HおよびKは整数であり、HおよびKの少なくとも一方は0ではない)を含む。このように構成すれば、主面の面内の方位角に関する発光強度の異方性を強くすることができる。   In this case, preferably, the main surface of the light emitting layer is substantially (H, K, -HK, 0) plane (H and K are integers, and at least one of H and K is not 0). Including. If comprised in this way, the anisotropy of the emitted light intensity regarding the azimuth | direction angle in the surface of a main surface can be strengthened.

上記一の局面による発光ダイオード装置において、好ましくは、発光層の主面の面内方向の直線偏光に対する発光層の振動子強度は、発光層の主面の面内の方位角に依存して複数の異なる大きさを有する。ここで、発光層の振動子強度は、発光層の伝導帯の底と価電子帯の頂上との間の遷移に対する振動子強度である。このように構成すれば、発光層は、発光層の主面の面内の方位角に関する発光強度の異方性を有することができる。   In the light emitting diode device according to the above aspect, the oscillator strength of the light emitting layer with respect to linearly polarized light in the in-plane direction of the main surface of the light emitting layer is preferably plural depending on the azimuth angle in the surface of the main surface of the light emitting layer. Have different sizes. Here, the vibrator strength of the light emitting layer is the vibrator strength with respect to the transition between the bottom of the conduction band and the top of the valence band of the light emitting layer. If comprised in this way, the light emitting layer can have the anisotropy of the light emission intensity regarding the azimuth angle in the surface of the main surface of a light emitting layer.

上記一の局面による発光ダイオード装置において、好ましくは、発光ダイオードチップの面内の方位角に関する発光強度の最も大きい方向と、発光強度の最も小さい方向とを区別できるように、発光ダイオードチップの外観が形成されている。このように構成すれば、チップ配置面に発光ダイオードチップを配置する際に、発光ダイオードチップの発光強度の最も大きい方向を認識しやすくなる。   In the light-emitting diode device according to the above aspect, the appearance of the light-emitting diode chip is preferably such that the direction with the highest emission intensity and the direction with the lowest emission intensity with respect to the azimuth angle in the plane of the light-emitting diode chip can be distinguished. Is formed. If comprised in this way, when arrange | positioning a light emitting diode chip | tip on a chip | tip arrangement | positioning surface, it becomes easy to recognize the direction with the largest light emission intensity | strength of a light emitting diode chip.

この場合、好ましくは、発光ダイオードチップの上面の外形が、実質的に長方形に形成されており、実質的に長方形の長辺または短辺が面内の方位角に関する発光強度の最も大きい方向と実質的に一致している。このように構成すれば、発光ダイオードチップの実質的に長方形の長辺または短辺により、チップ配置面に発光ダイオードチップを配置する際に、発光ダイオードチップの発光強度の最も大きい方向をより認識しやすくなる。   In this case, preferably, the outer shape of the upper surface of the light-emitting diode chip is formed in a substantially rectangular shape, and the long side or the short side of the substantially rectangular shape is substantially the same as the direction in which the emission intensity is highest with respect to the in-plane azimuth angle. Is consistent. With this configuration, when the light emitting diode chip is disposed on the chip placement surface, the direction in which the light emission intensity of the light emitting diode chip is the largest is recognized by the substantially rectangular long side or short side of the light emitting diode chip. It becomes easy.

図1は、本発明に用いる発光ダイオードチップを説明するための断面図である。図1を参照して、本発明の具体的な実施形態を説明する前に、本発明に用いる発光ダイオードチップの概略的構成について説明する。   FIG. 1 is a cross-sectional view for explaining a light-emitting diode chip used in the present invention. Referring to FIG. 1, before describing a specific embodiment of the present invention, a schematic configuration of a light-emitting diode chip used in the present invention will be described.

本発明に用いる発光ダイオードチップでは、図1に示すように、第1半導体1上に、発光層2が形成されている。発光層2上には、第2半導体3が形成されている。また、第1半導体1の下面上には、第1電極4が形成されているとともに、第2半導体3上には、第2電極5が形成されている。   In the light emitting diode chip used in the present invention, a light emitting layer 2 is formed on a first semiconductor 1 as shown in FIG. A second semiconductor 3 is formed on the light emitting layer 2. A first electrode 4 is formed on the lower surface of the first semiconductor 1, and a second electrode 5 is formed on the second semiconductor 3.

ここで、本発明に用いる発光ダイオードチップでは、発光層2から出射される光の発光強度が発光層2の主面(上面)2aの面内の方位角に関する異方性を有するように、発光ダイオードチップの材料と主面の方向とが選択される。たとえば、ウルツ鉱構造の半導体、4H−SiCまたは6H−SiCであれば、(0001)面以外が主面となるように主面を選択する。この場合、特に(11−20)面および(1−100)面などの(H、K、−H−K、0)面を主面とした場合に、主面の面内の方位角に関する発光強度の異方性が最も強くなる。   Here, in the light emitting diode chip used in the present invention, light emission is performed so that the light emission intensity of the light emitted from the light emitting layer 2 has anisotropy with respect to the azimuth angle in the plane of the main surface (upper surface) 2 a of the light emitting layer 2. The material of the diode chip and the direction of the main surface are selected. For example, in the case of a wurtzite structure semiconductor, 4H—SiC, or 6H—SiC, the main surface is selected so that the main surface is other than the (0001) plane. In this case, in particular, when (H, K, -HK, 0) planes such as the (11-20) plane and the (1-100) plane are used as the main plane, light emission related to the azimuth angle in the plane of the main plane. Strength anisotropy is strongest.

この他、たとえば、{11−24}面、{11−22}面、{1−101}面、{1−102}面および{1−103}面や、これらの面から所定の角度範囲内でオフしている面などの(H、K、−H−K、L)面(Lは0ではない)を主面としてもよいし、これらの面から所定の角度範囲内でオフしている面を主面としてもよい。具体的な材料としては、ウルツ鉱構造のAlGaN、GaNおよびGaInNなどの窒化物系半導体や、2H−SiC、4H−SiCおよび6H−SiCなどの六方晶や、菱面体構造のα−SiCや、ウルツ鉱構造のMgZnO、ZnCdOおよびZnSなどを用いる。なお、閃亜鉛鉱構造の半導体を用いる場合は、{001}面および{111}面以外の面(たとえば、{110}面)を主面とするとともに、発光層を量子井戸構造とする必要がある。   In addition, for example, {11-24} plane, {11-22} plane, {1-101} plane, {1-102} plane, {1-103} plane, and within a predetermined angle range from these planes (H, K, -HK, L) planes (L is not 0) such as planes that are turned off at the main surface, or off from these planes within a predetermined angle range. The surface may be the main surface. Specific materials include nitride semiconductors such as wurtzite structure AlGaN, GaN and GaInN, hexagonal crystals such as 2H—SiC, 4H—SiC and 6H—SiC, rhombohedral structure α-SiC, A wurtzite MgZnO, ZnCdO, ZnS or the like is used. When using a zincblende structure semiconductor, it is necessary to use a surface other than the {001} plane and the {111} plane (for example, the {110} plane) as the main surface and the light emitting layer to have a quantum well structure. is there.

ここで、一般的に、第1半導体1および第2半導体3のバンドギャップより小さいバンドギャップを有する発光層2を形成することにより二重ヘテロ構造を作製することによって、発光層2にキャリアを閉じ込めやすくすることができるとともに、発光効率を向上させることができる。また、発光層2を単一量子井戸構造やMQW構造とすることにより、さらに発光効率を向上させることができる。この量子井戸構造の場合、井戸層の膜厚が小さいので、井戸層が歪みを有する場合においても、井戸層の結晶性が悪化するのを抑制することができる。なお、井戸層は、発光層2の主面2aの面内方向に圧縮歪みを有する場合であっても、面内方向に引っ張り歪みを有する場合であっても、結晶性が悪化するのが抑制される。また、発光層2は、アンドープでもよく、ドーピングされていてもよい。   Here, in general, a double heterostructure is formed by forming a light emitting layer 2 having a band gap smaller than that of the first semiconductor 1 and the second semiconductor 3, thereby confining carriers in the light emitting layer 2. It is possible to improve the light emission efficiency. Further, by making the light emitting layer 2 have a single quantum well structure or MQW structure, the light emission efficiency can be further improved. In the case of this quantum well structure, since the film thickness of the well layer is small, it is possible to suppress the deterioration of the crystallinity of the well layer even when the well layer has strain. In addition, even if the well layer has a compressive strain in the in-plane direction of the main surface 2a of the light emitting layer 2 or a tensile strain in the in-plane direction, the deterioration of crystallinity is suppressed. Is done. The light emitting layer 2 may be undoped or doped.

本発明において、第1半導体1は、基板または半導体層により構成されていてもよいし、基板と半導体層との両方により構成されていてもよい。また、第1半導体1が基板と半導体層との両方により構成される場合、基板は、第1半導体1の第2半導体3が形成される側とは反対側(下側)に形成される。また、基板は、成長用の基板であってもよいし、半導体層を成長させた後に半導体層の成長面に半導体層を支持するために接合する支持基板であってもよい。   In the present invention, the first semiconductor 1 may be composed of a substrate or a semiconductor layer, or may be composed of both a substrate and a semiconductor layer. Moreover, when the 1st semiconductor 1 is comprised by both a board | substrate and a semiconductor layer, a board | substrate is formed in the opposite side (lower side) from the side in which the 2nd semiconductor 3 of the 1st semiconductor 1 is formed. The substrate may be a growth substrate, or a support substrate that is bonded to the growth surface of the semiconductor layer after the semiconductor layer is grown to support the semiconductor layer.

また、pn接合型の発光ダイオードチップでは、第1半導体1と第2半導体3とは互いに異なる導電性を有する。第1半導体1がp型であり第2半導体3がn型であってもよいし、第1半導体1がn型であり第2半導体3がp型であってもよい。   In the pn junction type light emitting diode chip, the first semiconductor 1 and the second semiconductor 3 have different conductivity. The first semiconductor 1 may be p-type and the second semiconductor 3 may be n-type, or the first semiconductor 1 may be n-type and the second semiconductor 3 may be p-type.

また、第1半導体1および第2半導体3は、発光層2よりバンドギャップの大きいクラッド層(図示せず)などを含んでいてもよい。また、第1半導体1および第2半導体3は、発光層2側からクラッド層と、コンタクト層(図示せず)とを含んでいてもよい。この場合、コンタクト層は、クラッド層よりバンドギャップが小さいことが好ましい。   The first semiconductor 1 and the second semiconductor 3 may include a cladding layer (not shown) having a band gap larger than that of the light emitting layer 2. The first semiconductor 1 and the second semiconductor 3 may include a cladding layer and a contact layer (not shown) from the light emitting layer 2 side. In this case, the contact layer preferably has a smaller band gap than the cladding layer.

また、ウルツ鉱構造の窒化物系半導体を用いる場合、基板は、AlN、GaN、AlGaNおよびGaInNからなる窒化物系半導体基板や、サファイア、スピネル、Si、GaAs、GaPおよびZrBなどの窒化物系半導体以外の基板を用いることができる。量子井戸の発光層としては、井戸層としてGaInN、障壁層として井戸層よりバンドギャップの大きいAlGaN、GaNおよびGaInNを用いることができる。クラッド層およびコンタクト層としては、GaNおよびAlGaNを用いることができる。 When using a wurtzite nitride-based semiconductor, the substrate may be a nitride-based semiconductor substrate made of AlN, GaN, AlGaN and GaInN, or a nitride-based material such as sapphire, spinel, Si, GaAs, GaP and ZrB 2. Substrates other than semiconductors can be used. As the light emitting layer of the quantum well, GaInN can be used as the well layer, and AlGaN, GaN, and GaInN having a larger band gap than the well layer can be used as the barrier layer. As the cladding layer and the contact layer, GaN and AlGaN can be used.

また、第2電極5は、第2半導体3の一部に形成してもよい。また、発光ダイオードチップの光の出射側(上側)に形成されている電極(ここでは、第2電極5)は、透光性を有していることが好ましい。   Further, the second electrode 5 may be formed on a part of the second semiconductor 3. Moreover, it is preferable that the electrode (in this case, the second electrode 5) formed on the light emission side (upper side) of the light emitting diode chip has translucency.

また、後述するように、発光層2の主面2aは、パッケージ(図示せず)のチップ配置面に対して平行になるように配置されている。   Further, as will be described later, the main surface 2a of the light emitting layer 2 is arranged in parallel to the chip arrangement surface of the package (not shown).

次に、(H、K、−H−K、0)面を主面とするGaInNを井戸層とする量子井戸の発光層を有する発光ダイオードを例にあげて、発光ダイオードの主面の面内の方位角に関する発光強度の異方性について説明する。図2は、極角θと方位角φとで定義される方向と、(11−20)面を主面とする発光層および発光層の面内の結晶方位との関係を示した図である。図3は、(11−20)面を主面とするGaInNを井戸層とする量子井戸発光層から、[11−20]方向に対して有限(0ではない)の角度θだけ傾斜した方向に出射する光の方位角φと発光強度との関係を示した図である。ここで、φ=0°、90°、180°および270°は、それぞれ発光層の[0001]方向、[1−100]方向、[000−1]方向および[−1100]方向と一致する。図3に示すように、有限の極角θだけ傾斜した方向に出射する光は、発光層2の主面2aの面内の方位角に関する発光強度の異方性を有し、方位角がφ=0°または180°である方向に発光強度が大きく、方位角がφ=90°または270°である方向に発光強度が小さい。図3では(11−20)面を主面とする発光ダイオードについて説明したが、(H、K、−H−K、0)面を主面とするGaInNを井戸層とする量子井戸の発光層を有する発光ダイオードにおいては、方位角が[0001]方向である方向に発光強度の強い方向があり、方位角が[K、−H、H−K、0]方向である方向に発光強度の弱い方向があり、発光強度の大きい方向と、発光強度の小さい方向とは、方位角が90°異なる。また、発光強度は、発光層2の主面の面内で2回の回転対称性を示す。   Next, taking as an example a light-emitting diode having a quantum well light-emitting layer with GaInN as a well layer and having a (H, K, -H-K, 0) plane as a main surface, the in-plane of the main surface of the light-emitting diode The anisotropy of the emission intensity with respect to the azimuth angle will be described. FIG. 2 is a diagram showing the relationship between the direction defined by the polar angle θ and the azimuth angle φ, the light emitting layer whose main surface is the (11-20) plane, and the crystal orientation in the plane of the light emitting layer. . FIG. 3 shows a direction inclined by a finite (not 0) angle θ with respect to the [11-20] direction from a quantum well light-emitting layer having a well layer of GaInN having a (11-20) plane as a main surface. It is the figure which showed the relationship between the azimuth angle (phi) of emitted light, and emitted light intensity. Here, φ = 0 °, 90 °, 180 °, and 270 ° respectively correspond to the [0001] direction, [1-100] direction, [000-1] direction, and [−1100] direction of the light emitting layer. As shown in FIG. 3, the light emitted in the direction inclined by the finite polar angle θ has anisotropy in emission intensity with respect to the azimuth angle in the plane of the main surface 2a of the light emitting layer 2, and the azimuth angle is φ The emission intensity is high in the direction of 0 ° or 180 °, and the emission intensity is low in the direction of the azimuth angle φ = 90 ° or 270 °. Although the light emitting diode having the (11-20) plane as the main surface has been described with reference to FIG. 3, the light emitting layer of the quantum well having GaInN as the well layer and having the (H, K, -HK, 0) plane as the main surface. In a light emitting diode having an azimuth angle, there is a direction in which the azimuth angle is in the [0001] direction, and there is a direction in which the luminescence angle is strong. There is a direction, and the direction in which the emission intensity is high differs from the direction in which the emission intensity is low by 90 degrees in azimuth. In addition, the light emission intensity exhibits two-fold rotational symmetry in the plane of the main surface of the light emitting layer 2.

(第1実施形態)
図4は、本発明の第1実施形態による発光ダイオード装置の構造を示した平面図である。図5は、図4に示した第1実施形態による発光ダイオード装置の構造を示した断面図である。図6は、図4に示した第1実施形態による発光ダイオード装置の支持部材の構造を示した平面図である。まず、図4〜図6を参照して、第1実施形態による発光ダイオード装置の構造について説明する。
(First embodiment)
FIG. 4 is a plan view showing the structure of the light emitting diode device according to the first embodiment of the present invention. FIG. 5 is a cross-sectional view showing the structure of the light emitting diode device according to the first embodiment shown in FIG. FIG. 6 is a plan view showing the structure of the support member of the light emitting diode device according to the first embodiment shown in FIG. First, the structure of the light emitting diode device according to the first embodiment will be described with reference to FIGS.

第1実施形態による発光ダイオード装置では、図4および図5に示すように、4つの発光ダイオードチップ10と、4つの発光ダイオードチップ10が内部に配置されるパッケージ20とを含んでいる。   As shown in FIGS. 4 and 5, the light emitting diode device according to the first embodiment includes four light emitting diode chips 10 and a package 20 in which the four light emitting diode chips 10 are arranged.

発光ダイオードチップ10は、(11−20)面を主面とするウルツ鉱構造の窒化物系半導体からなる。発光ダイオードチップ10の外形は、図4に示すように、上面側から見て、正方形状、長方形状、菱形状または平行四辺形状などからなる。   The light emitting diode chip 10 is made of a nitride semiconductor having a wurtzite structure having a (11-20) plane as a main surface. As shown in FIG. 4, the outer shape of the light-emitting diode chip 10 is a square shape, a rectangular shape, a rhombus shape, a parallelogram shape, or the like when viewed from the upper surface side.

また、発光ダイオードチップ10では、図5に示すように、約100μmの厚みを有するn型GaN基板11上に、Ga0.7In0.3Nからなる約2nmの厚みを有する井戸層(図示せず)と、Ga0.9In0.1Nからなる障壁層(図示せず)とを積層したMQWからなる発光層12が形成されている。また、発光層12上には、p型GaN層13が形成されている。また、n型GaN基板11の下面上には、n側電極14が形成されているとともに、p型GaN層13上には、透光性を有するp側電極15が形成されている。 In the light-emitting diode chip 10, as shown in FIG. 5, a well layer having a thickness of about 2 nm made of Ga 0.7 In 0.3 N is formed on an n-type GaN substrate 11 having a thickness of about 100 μm (FIG. 5). A light emitting layer 12 made of MQW is formed by laminating a barrier layer (not shown) made of Ga 0.9 In 0.1 N. A p-type GaN layer 13 is formed on the light emitting layer 12. An n-side electrode 14 is formed on the lower surface of the n-type GaN substrate 11, and a light-transmitting p-side electrode 15 is formed on the p-type GaN layer 13.

ここで、第1実施形態では、各々の発光ダイオードチップ10の発光層12の振動子強度は、[0001]偏光した光よりも[1−100]偏光した光に対して大きくなる。したがって、発光層12からの発光強度は、[1−100]方向に平行な方位角の方向の光よりも、[0001]方向に平行に近い方位角の光の方が大きくなる。   Here, in 1st Embodiment, the vibrator | oscillator intensity | strength of the light emitting layer 12 of each light emitting diode chip | tip 10 becomes larger with respect to the [1-100] polarized light than the [0001] polarized light. Accordingly, the intensity of light emitted from the light emitting layer 12 is higher for light having an azimuth angle close to parallel to the [0001] direction than for light having an azimuth angle parallel to the [1-100] direction.

また、第1実施形態では、4つの発光ダイオードチップ10は、発光層12の主面12aがパッケージ20の後述する支持部材21のチップ配置面21aに対して平行になるように、チップ配置面21a上に配置されている。   In the first embodiment, the four light emitting diode chips 10 are arranged on the chip placement surface 21a such that the main surface 12a of the light emitting layer 12 is parallel to the chip placement surface 21a of the support member 21 described later of the package 20. Is placed on top.

また、第1実施形態では、図4に示すように、4つの発光ダイオードチップ10のうちの2つの一方の発光ダイオードチップ10aと、2つの他方の発光ダイオードチップ10bとは、一方の発光ダイオードチップ10aの[0001]方向と、他方の発光ダイオードチップ10bの[1−100]方向とがほぼ平行になるように配置されている。このため、一方の発光ダイオードチップ10aの発光層12の面内方向における発光強度の大きい方位角の方向と、他方の発光ダイオードチップ10bの発光層12の面内方向における発光強度の大きい方向とが、パッケージ20の面内で互いに異なる方向(交差(直交)する方向)に向くように、一方の発光ダイオードチップ10aと他方の発光ダイオードチップ10bとが配置されるので、パッケージ20から出射される光の支持部材21のチップ配置面21aの面内の方位角の違いによる強度の差(強度の異方性)が低減される。なお、発光ダイオードチップ10aは、本発明の「第1発光ダイオードチップ」の一例であり、発光ダイオードチップ10bは、本発明の「第2発光ダイオードチップ」の一例である。   In the first embodiment, as shown in FIG. 4, two of the four light emitting diode chips 10, one light emitting diode chip 10 a and two other light emitting diode chips 10 b, are one light emitting diode chip. The [0001] direction of 10a and the [1-100] direction of the other light emitting diode chip 10b are arranged so as to be substantially parallel. Therefore, there is an azimuth angle direction in which the light emission intensity is large in the in-plane direction of the light emitting layer 12 of one light emitting diode chip 10a and a direction in which the light emission intensity is large in the in-plane direction of the light emitting layer 12 of the other light emitting diode chip 10b. Since one light-emitting diode chip 10a and the other light-emitting diode chip 10b are arranged so as to be in different directions (crossing (orthogonal) directions) in the plane of the package 20, the light emitted from the package 20 The difference in strength (strength anisotropy) due to the difference in the azimuth angle in the surface of the chip placement surface 21a of the support member 21 is reduced. The light emitting diode chip 10a is an example of the “first light emitting diode chip” in the present invention, and the light emitting diode chip 10b is an example of the “second light emitting diode chip” in the present invention.

また、パッケージ20は、図5に示すように、上記した支持部材21と、透光性の樹脂モールド22とにより構成されている。この支持部材21は、樹脂やセラミックスなどの絶縁性の材料からなる。また、支持部材21は、発光ダイオードチップ10が配置される平面からなる上記したチップ配置面21aと、チップ配置面21aの外周部に配置されるとともに、チップ配置面21aに対して傾斜する反射側面21bとを有する凹部が形成されている。   Further, as shown in FIG. 5, the package 20 includes the above-described support member 21 and a translucent resin mold 22. The support member 21 is made of an insulating material such as resin or ceramic. In addition, the support member 21 is disposed on the outer periphery of the chip placement surface 21a described above, which is a flat surface on which the light emitting diode chip 10 is placed, and the reflective side surface is inclined with respect to the chip placement surface 21a. A recess having 21b is formed.

チップ配置面21aには、図5および図6に示すように、チップ配置面21aの中央部近傍に配置される銅などからなる一方電極21cと、チップ配置面21aの周辺部近傍に配置される銅などからなる他方電極21dとが形成されている。この一方電極21c上には、発光ダイオードチップ10のn側電極14(図5参照)が接合されている。また、他方電極21d上には、発光ダイオードチップ10のp側電極15(図5参照)に接続されたワイヤ23(図5参照)が接続されている。また、一方電極21cには、一方リード電極21eが接続されているとともに、他方電極21dには、他方リード電極21fが接続されている。これら一方リード電極21eおよび他方リード電極21fは、支持部材21の内部と外部とを接続するように配置されている。このようにして、4つの発光ダイオードチップ10は、常に同時に点灯するように配線されている。   As shown in FIGS. 5 and 6, on the chip arrangement surface 21a, one electrode 21c made of copper or the like arranged in the vicinity of the center portion of the chip arrangement surface 21a and the vicinity of the peripheral portion of the chip arrangement surface 21a are arranged. The other electrode 21d made of copper or the like is formed. On the one electrode 21c, the n-side electrode 14 (see FIG. 5) of the light-emitting diode chip 10 is joined. A wire 23 (see FIG. 5) connected to the p-side electrode 15 (see FIG. 5) of the light-emitting diode chip 10 is connected to the other electrode 21d. One lead electrode 21e is connected to one electrode 21c, and the other lead electrode 21f is connected to the other electrode 21d. The one lead electrode 21e and the other lead electrode 21f are arranged so as to connect the inside and the outside of the support member 21. In this way, the four light emitting diode chips 10 are wired so as to always light up simultaneously.

また、反射側面21bには、AlまたはAgなどからなる反射材21gが形成されている。また、反射側面21bは、図6に示すように、光の出射方向(上方向)から見て、円形状に形成されている。   A reflective material 21g made of Al or Ag is formed on the reflective side surface 21b. Further, as shown in FIG. 6, the reflection side surface 21 b is formed in a circular shape when viewed from the light emission direction (upward direction).

図7は、本発明の第1実施形態の変形例による発光ダイオード装置の構造を示した平面図である。本発明の第1実施形態の変形例による発光ダイオード装置は、図7に示すように、上記第1実施形態と異なり、発光ダイオードチップ10cおよび10dの上面の外形が、[0001]方向に略平行な長辺を有する長方形に形成されている。本変形例では、発光ダイオードチップ10cおよび10dの主面を長辺または短辺の方向を発光強度の最も大きい方向に一致させた2回の回転対称の長方形状に形成しているので、発光ダイオードチップ10cおよび10dの主面の面内の方位角に関する発光強度の最も大きい方向と、発光強度の最も小さい方向とを区別することができる。したがって、チップ配置面21aに発光ダイオードチップ10cおよび10dを配置する際に、発光ダイオードチップ10cおよび10dの発光強度の最も大きい方向を認識しやすくなる。ここで、主面の面内の方位角に関する発光強度の最も大きい方向と、発光強度の最も小さい方向とを区別する方法は、チップを長方形に形成することに限らず、発光ダイオードチップ10cおよび10dの主面の面内の方位角に関する発光強度の最も大きい方向と、発光強度の最も小さい方向とを区別することができるように、発光ダイオードチップ10cおよび10dが形成されていればよい。たとえば、発光ダイオードチップ10cおよび10dの表面に発光強度の最も大きい方向が認識可能なマークを形成するようにしてもよいし、発光ダイオードチップ10cおよび10dに電極を形成する場合には、電極の形状や配置により、発光強度の最も大きい方向が認識可能なようにしてもよい。また、長辺または短辺の方向を発光強度の最も大きい方向に一致させた2回の回転対称の長方形状に電極を形成するようにしてもよい。また、発光ダイオードチップ10cおよび10dの外形を発光強度の最も大きい方向が認識可能なように形成するようにしてもよい。   FIG. 7 is a plan view showing the structure of a light emitting diode device according to a modification of the first embodiment of the present invention. As shown in FIG. 7, the light emitting diode device according to the modification of the first embodiment of the present invention differs from the first embodiment in that the outer shapes of the upper surfaces of the light emitting diode chips 10c and 10d are substantially parallel to the [0001] direction. It is formed in a rectangle having a long side. In this modification, the main surfaces of the light-emitting diode chips 10c and 10d are formed in a two-fold rotationally symmetrical rectangular shape in which the direction of the long side or the short side coincides with the direction with the highest light emission intensity. It is possible to distinguish between the direction with the highest emission intensity related to the in-plane azimuth angle of the main surfaces of the chips 10c and 10d and the direction with the lowest emission intensity. Therefore, when the light emitting diode chips 10c and 10d are arranged on the chip arrangement surface 21a, it becomes easy to recognize the direction in which the light emission intensity of the light emitting diode chips 10c and 10d is the largest. Here, the method of distinguishing the direction with the highest emission intensity with respect to the azimuth angle in the plane of the main surface from the direction with the lowest emission intensity is not limited to forming the chip in a rectangular shape, but the light emitting diode chips 10c and 10d. The light emitting diode chips 10c and 10d need only be formed so that the direction with the highest emission intensity with respect to the azimuth angle in the plane of the main surface can be distinguished from the direction with the lowest emission intensity. For example, a mark capable of recognizing the direction with the highest light emission intensity may be formed on the surface of the light-emitting diode chips 10c and 10d. When electrodes are formed on the light-emitting diode chips 10c and 10d, the shape of the electrodes Alternatively, the direction in which the light emission intensity is the highest may be made recognizable by arrangement. Alternatively, the electrodes may be formed in a two-fold rotationally symmetrical rectangular shape in which the direction of the long side or the short side coincides with the direction with the highest light emission intensity. Further, the outer shapes of the light emitting diode chips 10c and 10d may be formed so that the direction with the highest light emission intensity can be recognized.

(第2実施形態)
図8は、本発明の第2実施形態による発光ダイオード装置の構造を示した平面図である。図9は、図8に示した第2実施形態による発光ダイオード装置の構造を示した断面図である。図8および図9を参照して、この第2実施形態では、上記第1実施形態と異なり、パッケージの反射側面に、パッケージから出射される光のチップ配置面の面内の方位角の違いによる強度の差を低減する形状が形成されている場合について説明する。
(Second Embodiment)
FIG. 8 is a plan view illustrating a structure of a light emitting diode device according to a second embodiment of the present invention. FIG. 9 is a sectional view showing the structure of the light emitting diode device according to the second embodiment shown in FIG. Referring to FIGS. 8 and 9, in the second embodiment, unlike the first embodiment, the reflection side surface of the package is caused by the difference in the azimuth angle in the plane of the chip arrangement surface of the light emitted from the package. A case where a shape that reduces the difference in strength is formed will be described.

第2実施形態による発光ダイオード装置では、図8および図9に示すように、1つの発光ダイオードチップ30と、1つの発光ダイオードチップ30が内部に配置されるパッケージ40とを含んでいる。   As shown in FIGS. 8 and 9, the light emitting diode device according to the second embodiment includes one light emitting diode chip 30 and a package 40 in which one light emitting diode chip 30 is disposed.

発光ダイオードチップ30は、(1−100)面を主面とするウルツ鉱構造の窒化物系半導体からなる。発光ダイオードチップ30は、図8に示すように、上面側から見て、約300μm×約300μmの大きさを有する正方形状に形成されている。   The light emitting diode chip 30 is made of a nitride semiconductor having a wurtzite structure having a (1-100) plane as a main surface. As shown in FIG. 8, the light emitting diode chip 30 is formed in a square shape having a size of about 300 μm × about 300 μm when viewed from the upper surface side.

また、発光ダイオードチップ30では、図9に示すように、n型GaN層31上に、Ga0.7In0.3Nからなる約2nmの厚みを有する井戸層(図示せず)と、Ga0.9In0.1Nからなる障壁層(図示せず)とを積層したMQWからなる発光層32が形成されている。また、発光層32上には、p型GaN層33が形成されている。また、上記第1実施形態と同様、n型GaN層31の下面上には、n側電極14が形成されているとともに、p型GaN層33上には、透光性を有するp側電極15が形成されている。 In the light emitting diode chip 30, as shown in FIG. 9, a well layer (not shown) made of Ga 0.7 In 0.3 N and having a thickness of about 2 nm is formed on the n-type GaN layer 31, and Ga A light emitting layer 32 made of MQW is formed by laminating a barrier layer (not shown) made of 0.9 In 0.1 N. A p-type GaN layer 33 is formed on the light emitting layer 32. Further, as in the first embodiment, an n-side electrode 14 is formed on the lower surface of the n-type GaN layer 31, and a light-transmitting p-side electrode 15 is formed on the p-type GaN layer 33. Is formed.

ここで、第2実施形態では、上記第1実施形態と同様、発光層32から出射される光の発光強度は、発光層32の主面(上面)32aの面内の方位角に関する異方性を有する。すなわち、発光層32から出射される光の発光強度は、[11−20]方向に平行な方位角の方向の光よりも、[0001]方向に平行に近い方位角の方向の光の方が大きくなる。   Here, in the second embodiment, as in the first embodiment, the light emission intensity of the light emitted from the light emitting layer 32 is anisotropic with respect to the azimuth angle in the plane of the main surface (upper surface) 32 a of the light emitting layer 32. Have That is, the light emission intensity of the light emitted from the light emitting layer 32 is higher in the direction of the azimuth angle parallel to the [0001] direction than in the direction of the azimuth angle parallel to the [11-20] direction. growing.

また、パッケージ40は、図8に示すように、支持部材41と、透光性の樹脂モールド42とにより構成されている。この支持部材41は、発光ダイオードチップ30が配置される平面からなるチップ配置面41aと、チップ配置面41aの外周部に配置されるとともに、チップ配置面41aに対して傾斜する反射側面41bとを有する凹部が形成されている。なお、反射側面41bは、本発明の「反射面」の一例である。   As shown in FIG. 8, the package 40 includes a support member 41 and a translucent resin mold 42. The support member 41 includes a chip arrangement surface 41a that is a flat surface on which the light emitting diode chip 30 is arranged, and a reflection side surface 41b that is arranged on the outer periphery of the chip arrangement surface 41a and is inclined with respect to the chip arrangement surface 41a. The recessed part which has is formed. The reflection side surface 41b is an example of the “reflection surface” in the present invention.

また、チップ配置面41aには、図9に示すように、チップ配置面41aの中央部近傍に配置される銅などからなる一方電極41cと、チップ配置面41aの周辺部近傍に配置される銅などからなる他方電極41dとが形成されている。また、一方電極41cには、一方リード電極41eが接続されているとともに、他方電極41dには、他方リード電極41fが接続されている。   Further, as shown in FIG. 9, on the chip placement surface 41a, one electrode 41c made of copper or the like placed near the center of the chip placement surface 41a and copper placed near the periphery of the chip placement surface 41a. The other electrode 41d is formed. One lead electrode 41e is connected to one electrode 41c, and the other lead electrode 41f is connected to the other electrode 41d.

また、第2実施形態では、反射側面41bには、AlまたはAgなどからなる反射材41gが形成されている。反射側面41bは、支持部材41の凹部の表面に凹凸形状を形成するとともに、支持部材41の凹部の表面に反射材41gを形成することにより形成される。この反射側面41bには、図8に示すように、光の出射方向(上方向)から見て、支持部材41の凹部の表面の凹凸形状を反映した凹凸形状を有する反射材41gが形成されている。具体的には、反射側面41bは、図9に示すように、チップ配置面41a近傍の部分において、約1mmの内径L1を有している。また、図8に示すように、反射側面41bに形成された凹凸形状の凸部と凸部との間隔W1は、約20μmであるとともに、凹部の深さD1は、約20μmであり、凸部の頂点の角度θ1は、約50度である。これにより、発光ダイオードチップ30から出射される光が反射側面41bにより散乱される。なお、凹凸形状の凹部および凸部の大きさは、発光波長と同程度であってもよいし、発光波長よりも大きくてもよい。たとえば、凸部と凸部との間隔W1は、約250nm以上が好ましい。   In the second embodiment, a reflective material 41g made of Al, Ag, or the like is formed on the reflective side surface 41b. The reflection side surface 41 b is formed by forming an uneven shape on the surface of the recess of the support member 41 and forming a reflective material 41 g on the surface of the recess of the support member 41. As shown in FIG. 8, the reflective side surface 41b is formed with a reflective material 41g having a concavo-convex shape reflecting the concavo-convex shape of the surface of the concave portion of the support member 41 when viewed from the light emitting direction (upward direction). Yes. Specifically, as shown in FIG. 9, the reflective side surface 41b has an inner diameter L1 of about 1 mm in the vicinity of the chip placement surface 41a. Further, as shown in FIG. 8, the interval W1 between the convex and concave portions formed on the reflective side surface 41b is about 20 μm, and the depth D1 of the concave portion is about 20 μm. The angle θ1 of the vertex is about 50 degrees. Thereby, the light emitted from the light emitting diode chip 30 is scattered by the reflection side surface 41b. Note that the size of the concave and convex portions of the concavo-convex shape may be approximately the same as the emission wavelength, or may be larger than the emission wavelength. For example, the interval W1 between the convex portions is preferably about 250 nm or more.

なお、第2実施形態のその他の構造は、上記第1実施形態と同様である。   The remaining structure of the second embodiment is the same as that of the first embodiment.

第2実施形態では、上記のように、反射側面41bに、光の出射方向(上方向)から見て、凹凸形状を形成することによって、発光ダイオードチップ30から出射される光を反射側面41bにより散乱することができるので、発光層32の主面32aから出射される光が、発光層32の主面32aの面内の方位角に依存して複数の異なる発光強度を有する場合にも、パッケージ40から出射される光の支持部材41のチップ配置面41aの面内の方位角の違いによる発光強度の差を低減することができる。   In the second embodiment, as described above, the light emitted from the light-emitting diode chip 30 is reflected by the reflective side surface 41b by forming an uneven shape on the reflective side surface 41b as viewed from the light emission direction (upward direction). Even if the light emitted from the main surface 32a of the light emitting layer 32 has a plurality of different light emission intensities depending on the azimuth angle in the plane of the main surface 32a of the light emitting layer 32, the package can be scattered. The difference in emission intensity due to the difference in azimuth angle in the surface of the chip placement surface 41a of the support member 41 of the light emitted from 40 can be reduced.

なお、第2実施形態のその他の効果は、上記第1実施形態と同様である。   The remaining effects of the second embodiment are similar to those of the aforementioned first embodiment.

(第3実施形態)
図10は、本発明の第3実施形態による発光ダイオード装置の構造を示した平面図である。図11は、図10に示した第3実施形態による発光ダイオード装置の構造を示した断面図である。図10および図11を参照して、この第3実施形態では、上記第1実施形態と異なり、発光ダイオードチップの光出射面(上面)に、パッケージ(発光ダイオードチップ)から出射される光の発光強度の差を低減するように、所定の方向に延びる凹凸形状が形成されている場合について説明する。
(Third embodiment)
FIG. 10 is a plan view illustrating a structure of a light emitting diode device according to a third embodiment of the present invention. FIG. 11 is a cross-sectional view illustrating the structure of the light emitting diode device according to the third embodiment illustrated in FIG. Referring to FIGS. 10 and 11, in the third embodiment, unlike the first embodiment, light emitted from the package (light emitting diode chip) is emitted on the light emitting surface (upper surface) of the light emitting diode chip. The case where the uneven | corrugated shape extended in a predetermined direction is formed so that the difference in intensity | strength may be reduced is demonstrated.

第3実施形態による発光ダイオード装置では、図10および図11に示すように、1つの発光ダイオードチップ50と、1つの発光ダイオードチップ50が内部に配置されるパッケージ60とを含んでいる。   As shown in FIGS. 10 and 11, the light emitting diode device according to the third embodiment includes one light emitting diode chip 50 and a package 60 in which one light emitting diode chip 50 is disposed.

発光ダイオードチップ50は、(11−24)面を主面とするウルツ鉱構造の窒化物系半導体からなる。また、発光ダイオードチップ50では、図11に示すように、n型GaN層51上に、Ga0.7In0.3Nからなる約2nmの厚みを有する井戸層(図示せず)と、Ga0.9In0.1Nからなる障壁層(図示せず)とを積層したMQWからなる発光層52が形成されている。また、発光層52上には、p型GaN層53が形成されている。なお、p型GaN層53は、本発明の「半導体層」の一例である。また、上記第1実施形態と同様、n型GaN層51の下面上には、n側電極14が形成されているとともに、p型GaN層53上には、透光性を有するp側電極55が形成されている。なお、p側電極55は、本発明の「電極」の一例である。 The light emitting diode chip 50 is made of a nitride semiconductor having a wurtzite structure having a (11-24) plane as a main surface. In the light emitting diode chip 50, as shown in FIG. 11, a well layer (not shown) made of Ga 0.7 In 0.3 N and having a thickness of about 2 nm is formed on the n-type GaN layer 51, and Ga A light emitting layer 52 made of MQW is formed by laminating a barrier layer (not shown) made of 0.9 In 0.1 N. A p-type GaN layer 53 is formed on the light emitting layer 52. The p-type GaN layer 53 is an example of the “semiconductor layer” in the present invention. Similarly to the first embodiment, the n-side electrode 14 is formed on the lower surface of the n-type GaN layer 51, and the light-transmitting p-side electrode 55 is formed on the p-type GaN layer 53. Is formed. The p-side electrode 55 is an example of the “electrode” in the present invention.

ここで、第3実施形態では、上記第1実施形態と同様、発光層52から出射される光の発光強度は、発光層52の主面(上面)52aの面内の方位角に関する異方性を有する。すなわち、発光層52から出射される光の発光強度は、[1−100]方向に平行な方位角の方向の光よりも、[1−100]方向に直交するy方向(図10参照)に近い方位角の方向の光の方が大きくなる。なお、[1−100]方向および[−1100]方向は、本発明の「第1方向」の一例であり、y方向は、本発明の「第2方向」の一例である。   Here, in the third embodiment, as in the first embodiment, the emission intensity of the light emitted from the light emitting layer 52 is anisotropic with respect to the azimuth angle in the plane of the main surface (upper surface) 52 a of the light emitting layer 52. Have That is, the light emission intensity of the light emitted from the light emitting layer 52 is more in the y direction (see FIG. 10) perpendicular to the [1-100] direction than the light in the direction of the azimuth angle parallel to the [1-100] direction. Light in the direction of near azimuth is larger. The [1-100] direction and the [-1100] direction are examples of the “first direction” in the present invention, and the y direction is an example of the “second direction” in the present invention.

また、第3実施形態では、図10および図11に示すように、発光ダイオードチップ50の光の出射面側に配置されたp型GaN層53の光出射面(上面)53aには、凹凸形状が形成されている。具体的には、図11に示すように、p型GaN層53の光出射面(上面)53aの凹凸形状の凹部および凸部は、約0.5μmの幅W2を有するとともに、約0.25μmの高さH1を有するように形成されている。また、p型GaN層53の光出射面(上面)53aの凹凸形状の凹部および凸部は、y方向に延びるように形成されている。これにより、発光ダイオードチップ50から出射される光のうちの[1−100]方向に平行な方位角の方向に出射される光の光量を増加させることが可能である。なお、p側電極55は、p型GaN層53の凹凸形状に沿って、凹凸形状に形成されている。これにより、発光層52から出射される光が[1−100]方向の方位角の方向に小さい発光強度を有する場合において、パッケージ60から出射される光の支持部材61のチップ配置面61aの面内の方位角の違いによる発光強度の差を低減することができる。   In the third embodiment, as shown in FIGS. 10 and 11, the light emitting surface (upper surface) 53 a of the p-type GaN layer 53 disposed on the light emitting surface side of the light emitting diode chip 50 has an uneven shape. Is formed. Specifically, as shown in FIG. 11, the concave and convex portions of the concavo-convex shape on the light emitting surface (upper surface) 53a of the p-type GaN layer 53 have a width W2 of about 0.5 μm and about 0.25 μm. The height H1 is formed. The concave and convex portions of the light emitting surface (upper surface) 53a of the p-type GaN layer 53 are formed to extend in the y direction. As a result, it is possible to increase the amount of light emitted from the light emitting diode chip 50 in the direction of the azimuth angle parallel to the [1-100] direction. The p-side electrode 55 is formed in a concavo-convex shape along the concavo-convex shape of the p-type GaN layer 53. Thereby, when the light emitted from the light emitting layer 52 has a small light emission intensity in the direction of the azimuth angle in the [1-100] direction, the surface of the chip placement surface 61a of the support member 61 of the light emitted from the package 60 The difference in emission intensity due to the difference in azimuth angle can be reduced.

また、p型GaN層53の凹凸形状の凹部および凸部の大きさは、発光波長と同程度であってもよいし、発光波長よりも大きくてもよい。発光波長が約500nmの場合、たとえば、凹部の幅W2は、約250nm以上が好ましい。   Further, the size of the concave and convex portions of the concavo-convex shape of the p-type GaN layer 53 may be approximately the same as the emission wavelength, or may be larger than the emission wavelength. When the emission wavelength is about 500 nm, for example, the width W2 of the recess is preferably about 250 nm or more.

また、p型GaN層53の凹凸形状の凹部および凸部の大きさが、発光波長の数倍(たとえば、約250nm〜約1200nm)である場合には、p型GaN層53の光出射面(上面)53aが平坦である場合に全反射することにより発光ダイオードチップ50の外部に出射されない光を、回折効果により外部に出射する効果がある。   Further, when the size of the concave and convex portions of the concavo-convex shape of the p-type GaN layer 53 is several times the emission wavelength (for example, about 250 nm to about 1200 nm), the light emitting surface ( When the upper surface 53a is flat, there is an effect that light that is not emitted to the outside of the light-emitting diode chip 50 by being totally reflected is emitted to the outside by a diffraction effect.

また、p型GaN層53の凹凸形状の凹部および凸部の大きさが、発光波長よりも大きい場合(たとえば、約2μm〜約50μmである場合)には、発光層52から出射された光がp型GaN層53の凹凸形状に臨界角度以下で入射しやすくなるので、発光ダイオードチップ50の外部に出射される光を増加させる効果がある。   Further, when the size of the concave and convex portions of the concavo-convex shape of the p-type GaN layer 53 is larger than the emission wavelength (for example, about 2 μm to about 50 μm), the light emitted from the light emitting layer 52 is emitted. Since it becomes easy to enter the uneven shape of the p-type GaN layer 53 at a critical angle or less, there is an effect of increasing the light emitted to the outside of the light emitting diode chip 50.

なお、第3実施形態において、p型GaN層53の光出射面(上面)53aに凹凸形状を形成したが、出射面側のp型GaN層53上にTiOなどの誘電体膜を形成し、誘電体膜に凹凸形状を形成してもよい。また、出射面と反対側(下側)のn型GaN層51の下面に凹凸形状を形成しても、同様の効果が得られるが、出射面側に凹凸を形成する方が効果が高い。 In the third embodiment, an uneven shape is formed on the light emitting surface (upper surface) 53a of the p-type GaN layer 53, but a dielectric film such as TiO 2 is formed on the p-type GaN layer 53 on the emitting surface side. The concave and convex shape may be formed on the dielectric film. Further, the same effect can be obtained by forming a concavo-convex shape on the lower surface of the n-type GaN layer 51 on the opposite side (lower side) to the emission surface, but it is more effective to form the concavo-convex shape on the emission surface side.

また、パッケージ60は、図11に示すように、上記第1実施形態と同様、支持部材61と、透光性の樹脂モールド62とにより構成されている。この支持部材61は、発光ダイオードチップ50が配置される平面からなるチップ配置面61aと、チップ配置面61aの外周部に配置されるとともに、チップ配置面61aに対して傾斜する反射側面61bとを有する凹部が形成されている。   As shown in FIG. 11, the package 60 includes a support member 61 and a translucent resin mold 62 as in the first embodiment. The support member 61 includes a chip arrangement surface 61a that is a flat surface on which the light emitting diode chip 50 is arranged, and a reflection side surface 61b that is arranged on the outer periphery of the chip arrangement surface 61a and is inclined with respect to the chip arrangement surface 61a. The recessed part which has is formed.

また、チップ配置面61aには、上記第2実施形態と同様、チップ配置面61aの中央部近傍に配置される銅などからなる一方電極41cと、チップ配置面61aの周辺部近傍に配置される銅などからなる他方電極41dとが形成されている。また、一方電極41cには、一方リード電極41eが接続されているとともに、他方電極41dには、他方リード電極41fが接続されている。   Similarly to the second embodiment, on the chip arrangement surface 61a, one electrode 41c made of copper or the like arranged in the vicinity of the center portion of the chip arrangement surface 61a and the vicinity of the peripheral portion of the chip arrangement surface 61a are arranged. The other electrode 41d made of copper or the like is formed. One lead electrode 41e is connected to one electrode 41c, and the other lead electrode 41f is connected to the other electrode 41d.

また、第3実施形態では、反射側面61bには、上記第1実施形態と同様、AlまたはAgなどからなる反射材61gが形成されている。   In the third embodiment, a reflective material 61g made of Al, Ag, or the like is formed on the reflective side surface 61b, as in the first embodiment.

なお、第3実施形態のその他の構造は、上記第1実施形態と同様である。   The remaining structure of the third embodiment is similar to that of the aforementioned first embodiment.

なお、第3実施形態のその他の効果は、上記第1実施形態と同様である。   The remaining effects of the third embodiment are similar to those of the aforementioned first embodiment.

なお、第3実施形態では、発光ダイオードチップ50の光出射面に、パッケージ60から出射される光のチップ配置面61aの面内の方位角の違いによる強度の差を低減するように、所定の方向に延びる凹凸形状を形成したが、本発明はこれに限らず、発光ダイオードチップ50の光出射面が発光層52の面内方向に関する異方的な構造を有していればよい。たとえば、上面から見て楕円形状の凸部または凹部を光出射面に形成してもよい。   In the third embodiment, the light emitting surface of the light emitting diode chip 50 has a predetermined intensity so as to reduce the difference in intensity due to the difference in azimuth angle in the surface of the chip placement surface 61a of the light emitted from the package 60. Although the concavo-convex shape extending in the direction is formed, the present invention is not limited to this, as long as the light emitting surface of the light emitting diode chip 50 has an anisotropic structure with respect to the in-plane direction of the light emitting layer 52. For example, an elliptical convex portion or concave portion as viewed from above may be formed on the light emitting surface.

(第4実施形態)
図12は、本発明の第4実施形態による発光ダイオード装置の構造を示した断面図である。この第4実施形態では、上記第2実施形態と異なり、出射される光のチップ配置面の面内の方位角の違いによる強度の差を低減するためのパッケージの形状として、発光層の面内方向に関する異方的な形状をパッケージに形成する。具体的には、パッケージの樹脂モールドの光の出射面に所定の方向に延びる凹凸形状が形成されている場合について説明する。
(Fourth embodiment)
FIG. 12 is a cross-sectional view illustrating a structure of a light emitting diode device according to a fourth embodiment of the present invention. In the fourth embodiment, unlike the second embodiment, the in-plane of the light-emitting layer is used as the package shape for reducing the difference in intensity due to the difference in the azimuth angle in the plane of the chip arrangement surface of the emitted light. An anisotropic shape with respect to the direction is formed on the package. Specifically, the case where the uneven | corrugated shape extended in a predetermined direction is formed in the light emission surface of the resin mold of a package is demonstrated.

第4実施形態による発光ダイオード装置では、図12に示すように、1つの発光ダイオードチップ70と、1つの発光ダイオードチップ70が内部に配置されるパッケージ80とを含んでいる。   As shown in FIG. 12, the light emitting diode device according to the fourth embodiment includes one light emitting diode chip 70 and a package 80 in which one light emitting diode chip 70 is disposed.

発光ダイオードチップ70は、(1−102)面を主面とするウルツ鉱構造の窒化物系半導体からなる。また、発光ダイオードチップ70では、n型GaN層71上に、Ga0.7In0.3Nからなる約2nmの厚みを有する井戸層(図示せず)と、Ga0.9In0.1Nからなる障壁層(図示せず)とを積層したMQWからなる発光層72が形成されている。また、発光層72上には、p型GaN層73が形成されている。また、上記第1実施形態と同様、n型GaN層71の下面上には、n側電極14が形成されているとともに、p型GaN層73上には、透光性を有するp側電極15が形成されている。 The light-emitting diode chip 70 is made of a wurtzite nitride-based semiconductor having a (1-102) plane as a main surface. In the light emitting diode chip 70, a well layer (not shown) made of Ga 0.7 In 0.3 N and having a thickness of about 2 nm is formed on the n-type GaN layer 71, and Ga 0.9 In 0.1. A light emitting layer 72 made of MQW in which a barrier layer (not shown) made of N is stacked is formed. A p-type GaN layer 73 is formed on the light emitting layer 72. Similarly to the first embodiment, the n-side electrode 14 is formed on the lower surface of the n-type GaN layer 71, and the light-transmitting p-side electrode 15 is formed on the p-type GaN layer 73. Is formed.

ここで、第4実施形態では、上記第1実施形態と同様、発光層72から出射される光の発光強度は、発光層72の主面(上面)72aの面内の方位角に関する異方性を有する。すなわち、発光層72から出射される光の発光強度は、[11−20]方向に平行な方位角の方向の光よりも、[11−20]方向に直交する方向に近い方位角の方向の光の方が大きくなる。   Here, in the fourth embodiment, as in the first embodiment, the light emission intensity of the light emitted from the light emitting layer 72 is anisotropic with respect to the azimuth angle in the plane of the main surface (upper surface) 72 a of the light emitting layer 72. Have That is, the emission intensity of the light emitted from the light emitting layer 72 is higher in the azimuth direction closer to the direction orthogonal to the [11-20] direction than the light in the azimuth direction parallel to the [11-20] direction. The light becomes bigger.

また、パッケージ80は、上記第3実施形態と同様、支持部材61と、透光性の樹脂モールド82とにより構成されている。なお、樹脂モールド82は、本発明の「透光性部材」の一例である。   Moreover, the package 80 is comprised by the supporting member 61 and the translucent resin mold 82 similarly to the said 3rd Embodiment. The resin mold 82 is an example of the “translucent member” in the present invention.

また、第4実施形態では、樹脂モールド82の光の出射面には、凹凸形状が形成されている。具体的には、樹脂モールド82の光の出射面の凹凸形状の凹部および凸部は、約2.5μmの幅W3を有するとともに、約2μmの高さH2を有するように形成されている。また、樹脂モールド82の凹凸形状の凹部および凸部は、[11−20]方向および[−1−120]方向と直交する方向に延びるように形成されている。これにより、発光ダイオードチップ70から出射される光のうちの[11−20]方向に平行な方位角の方向に出射される光の光量を増加させることが可能である。これにより、発光層72から出射される光が[11−20]方向の方位角の方向に小さい発光強度を有する場合において、パッケージ80から出射される光の支持部材61のチップ配置面61aの面内の方位角の違いによる発光強度の差を低減することができる。   In the fourth embodiment, an uneven shape is formed on the light emission surface of the resin mold 82. Specifically, the concave and convex portions of the concavo-convex shape on the light emission surface of the resin mold 82 are formed to have a width W3 of about 2.5 μm and a height H2 of about 2 μm. Further, the concave and convex portions of the concave and convex shape of the resin mold 82 are formed so as to extend in a direction orthogonal to the [11-20] direction and the [-1-120] direction. As a result, it is possible to increase the amount of light emitted from the light emitting diode chip 70 in the direction of the azimuth angle parallel to the [11-20] direction. Thereby, when the light emitted from the light emitting layer 72 has a small light emission intensity in the direction of the azimuth angle of the [11-20] direction, the surface of the chip placement surface 61a of the support member 61 of the light emitted from the package 80 The difference in emission intensity due to the difference in azimuth angle can be reduced.

また、上記第3実施形態と同様の理由により、樹脂モールド82の凹凸形状の凹部および凸部の大きさは、発光波長と同程度であってもよいし、発光波長よりも大きくてもよい。発光波長が約500nmの場合、たとえば、凹部の幅W3は、約250nm以上が好ましい。   For the same reason as in the third embodiment, the size of the concave and convex portions of the concave and convex shapes of the resin mold 82 may be approximately the same as the emission wavelength or may be larger than the emission wavelength. When the emission wavelength is about 500 nm, for example, the width W3 of the recess is preferably about 250 nm or more.

なお、第4実施形態のその他の構造は、上記第3実施形態と同様である。   The remaining structure of the fourth embodiment is similar to that of the aforementioned third embodiment.

なお、第4実施形態のその他の効果は、上記第3実施形態と同様である。   The remaining effects of the fourth embodiment are similar to those of the aforementioned third embodiment.

なお、第4実施形態では、樹脂モールドの光の出射面に、パッケージ80から出射される光のチップ配置面61aの面内の方位角の違いによる強度の差を低減するように、所定の方向に延びる凹凸形状を形成したが、本発明はこれに限らず、樹脂モールド82の光の出射面が発光層72の面内方向に関する異方的な構造を有していればよい。すなわち、異方的な構造は、光出射面の面内方向において、[11−20]方向と、[11−20]方向と直交する方向とに沿ってそれぞれ異なる形状を有する構造であり、たとえば、上面から見て楕円形状の凸部または凹部を光出射面に形成してもよい。   In the fourth embodiment, a predetermined direction is provided so as to reduce a difference in intensity due to a difference in azimuth angle in the plane of the chip placement surface 61a of light emitted from the package 80 on the light emission surface of the resin mold. However, the present invention is not limited to this, as long as the light emission surface of the resin mold 82 has an anisotropic structure with respect to the in-plane direction of the light emitting layer 72. That is, the anisotropic structure is a structure having different shapes along the [11-20] direction and the direction orthogonal to the [11-20] direction in the in-plane direction of the light emitting surface, for example, Alternatively, an elliptical convex portion or concave portion as viewed from above may be formed on the light emitting surface.

また、第4実施形態では、光の出射面の透過性部材を樹脂モールドにより構成したが、本発明はこれに限らず、透過性部材を、TiOやNb、Ta、ZrOおよびZnOなどの無機材料や、無機材料と有機材料の有機無機ハイブリッド材料から構成してもよい。 In the fourth embodiment, the transparent member of the exit surface of the light was made of a resin mold, the present invention is not limited to this, the transparent member, TiO 2 and Nb 2 O 5, Ta 2 O 5, and inorganic materials such as ZrO 2 and ZnO, may be composed of organic-inorganic hybrid material of the inorganic and organic materials.

なお、第4実施形態において、第1実施形態の変形例と同様に、発光ダイオードチップ70の主面の面内の方位角に関する発光強度の最も大きい方向と、発光強度の最も小さい方向とを区別することができるように、発光ダイオードチップ70が形成されていれば、発光ダイオードチップ70の発光強度の最も大きい方向と、樹脂モールドの凹凸形状の方向とを合わせやすくなる。   In the fourth embodiment, as in the modification of the first embodiment, the direction in which the light emission intensity is the highest with respect to the azimuth angle in the plane of the main surface of the light-emitting diode chip 70 is distinguished from the direction in which the light emission intensity is the lowest. Thus, if the light emitting diode chip 70 is formed, the direction in which the light emission intensity of the light emitting diode chip 70 is the largest and the direction of the uneven shape of the resin mold can be easily matched.

(第5実施形態)
図13は、本発明の第5実施形態による発光ダイオード装置の構造を示した平面図である。図14は、図13の200−200線に沿った断面図である。図15は、図13の300−300線に沿った断面図である。図16は、図13に示した第5実施形態によるパッケージから出射される光が[0001]方向および[000−1]方向へ屈折される状態を示した図である。図13〜図16を参照して、この第5実施形態では、上記第4実施形態と異なり、発光層の面内方向に関する異方的なパッケージの形状として、パッケージの樹脂モールド(レンズ部)の光の出射面を、パッケージから出射される光のチップ配置面の面内の方位角の違いによる強度の差を低減するように、発光強度の小さい方位角の方へ光を偏向するように構成している。より具体的には、パッケージの光の出射面の形状を、曲面を有する複数の凸面が凹形状を形成するように接している形状とする場合について説明する。
(Fifth embodiment)
FIG. 13 is a plan view illustrating a structure of a light emitting diode device according to a fifth embodiment of the present invention. 14 is a cross-sectional view taken along line 200-200 in FIG. 15 is a cross-sectional view taken along line 300-300 in FIG. FIG. 16 is a diagram illustrating a state in which light emitted from the package according to the fifth embodiment illustrated in FIG. 13 is refracted in the [0001] direction and the [000-1] direction. Referring to FIGS. 13 to 16, in the fifth embodiment, unlike in the fourth embodiment, as the shape of the anisotropic package in the in-plane direction of the light emitting layer, the resin mold (lens portion) of the package is used. The light exit surface is configured to deflect light toward an azimuth angle with a lower emission intensity so as to reduce the difference in intensity due to the difference in azimuth angle in the plane of the chip placement surface of the light emitted from the package. doing. More specifically, a case will be described in which the shape of the light emission surface of the package is a shape in which a plurality of convex surfaces having curved surfaces are in contact with each other so as to form a concave shape.

第5実施形態による発光ダイオード装置では、図13に示すように、1つの発光ダイオードチップ90と、1つの発光ダイオードチップ90が内部に配置されるパッケージ100とを含んでいる。   As shown in FIG. 13, the light emitting diode device according to the fifth embodiment includes one light emitting diode chip 90 and a package 100 in which one light emitting diode chip 90 is disposed.

発光ダイオードチップ90は、図14および図15に示すように、(11−20)面を主面とするウルツ鉱構造の窒化物系半導体からなる。また、発光ダイオードチップ90では、n型GaN層91a上に、n型のAl0.07Ga0.93Nからなるクラッド層91bが形成されている。また、クラッド層91b上には、Al0.02Ga0.98Nからなる約2nmの厚みを有する井戸層(図示せず)と、Al0.07Ga0.93Nからなる障壁層(図示せず)とを積層したMQWからなる発光層92が形成されている。また、発光層92上には、p型のAl0.07Ga0.93Nからなるコンタクト層93が形成されている。このコンタクト層93は、クラッド層としての機能も有する。また、上記第1実施形態と同様、n型GaN層91aの下面上には、n側電極14が形成されているとともに、コンタクト層93上には、透光性を有するp側電極15が形成されている。 As shown in FIGS. 14 and 15, the light-emitting diode chip 90 is made of a nitride-based semiconductor having a wurtzite structure having a (11-20) plane as a main surface. In the light emitting diode chip 90, a clad layer 91b made of n-type Al 0.07 Ga 0.93 N is formed on the n-type GaN layer 91a. On the cladding layer 91b, a well layer (not shown) made of Al 0.02 Ga 0.98 N having a thickness of about 2 nm and a barrier layer made of Al 0.07 Ga 0.93 N (see FIG. A light emitting layer 92 made of MQW is stacked. A contact layer 93 made of p-type Al 0.07 Ga 0.93 N is formed on the light emitting layer 92. The contact layer 93 also has a function as a cladding layer. Similarly to the first embodiment, the n-side electrode 14 is formed on the lower surface of the n-type GaN layer 91a, and the light-transmitting p-side electrode 15 is formed on the contact layer 93. Has been.

ここで、第5実施形態では、発光層92から出射される光の発光強度は、発光層92の主面(上面)92aの面内の方位角に関する異方性を有する。すなわち、発光層92から出射される光の発光強度は、[0001]方向に平行な方位角の方向の光よりも、[1−100]方向に平行に近い方位角の方向の光の方が大きくなる。   Here, in the fifth embodiment, the emission intensity of the light emitted from the light emitting layer 92 has anisotropy related to the azimuth angle in the plane of the main surface (upper surface) 92 a of the light emitting layer 92. That is, the light emission intensity of the light emitted from the light emitting layer 92 is higher in the light in the direction of the azimuth angle parallel to the [1-100] direction than in the direction of the azimuth angle parallel to the [0001] direction. growing.

また、パッケージ100は、上記第4実施形態と同様、支持部材61と、透光性の樹脂モールド102とにより構成されている。この樹脂モールド102は、支持部材61の凹部に充填される充填部102aと、支持部材61の外側に配置されるレンズ部102bとにより形成されている。なお、充填部102aおよびレンズ部102bは、樹脂に限らず、ガラスなどの無機物または有機・無機ハイブリッド材料などにより構成してもよい。   Moreover, the package 100 is comprised by the supporting member 61 and the translucent resin mold 102 similarly to the said 4th Embodiment. The resin mold 102 is formed by a filling portion 102 a that fills the concave portion of the support member 61 and a lens portion 102 b that is disposed outside the support member 61. The filling portion 102a and the lens portion 102b are not limited to resin, and may be made of an inorganic material such as glass or an organic / inorganic hybrid material.

また、第5実施形態では、図13〜図15に示すように、レンズ部102bは、4つの凸面から構成される。ここで、各々の凸面は、発光ダイオードチップ90の[0001]方向および[000−1]方向の方位角において隣り合う凸面と、凸形状を形成するように接する。また、各々の凸面は、発光ダイオードチップ90の発光強度の強い[1−100]方向および[−1100]方向の方位角において隣り合う凸面と、凹形状を形成するように接する。これにより、レンズ部102b(パッケージ100)から出射される光は、図16に示すように、[0001]方向および[000−1]方向の方位角の方向へ屈折された状態で出射される。これにより、発光層92から出射される光が[0001]方向および[000−1]方向の方位角の方向に小さい発光強度を有する場合において、発光層92から出射される光は、発光強度の小さい[0001]方向および[000−1]方向へ偏向されるので、パッケージ100から出射される光の支持部材61のチップ配置面61aの面内の方位角の違いによる発光強度の差を低減することができる。   In the fifth embodiment, as shown in FIGS. 13 to 15, the lens portion 102 b is composed of four convex surfaces. Here, each convex surface is in contact with adjacent convex surfaces at the azimuth angles in the [0001] direction and [000-1] direction of the light emitting diode chip 90 so as to form a convex shape. In addition, each convex surface is in contact with adjacent convex surfaces in the [1-100] direction and [-1100] direction azimuth of the light emitting diode chip 90 where the emission intensity is strong so as to form a concave shape. As a result, the light emitted from the lens unit 102b (package 100) is emitted in a state of being refracted in the azimuth directions of the [0001] direction and the [000-1] direction as shown in FIG. Thereby, when the light emitted from the light emitting layer 92 has a small light emission intensity in the azimuth directions of the [0001] direction and the [000-1] direction, the light emitted from the light emitting layer 92 has the light emission intensity. Since it is deflected in the small [0001] direction and [000-1] direction, the difference in emission intensity due to the difference in the azimuth angle in the plane of the chip placement surface 61a of the support member 61 of the light emitted from the package 100 is reduced. be able to.

なお、第5実施形態のその他の構造は、上記第4実施形態と同様である。   The remaining structure of the fifth embodiment is similar to that of the aforementioned fourth embodiment.

なお、第5実施形態のその他の効果は、上記第4実施形態と同様である。   The remaining effects of the fifth embodiment are similar to those of the aforementioned fourth embodiment.

なお、第5実施形態では、パッケージ100の樹脂モールド102(レンズ部102b)の光の出射面に、パッケージ100から出射される光のチップ配置面61aの面内の方位角の違いによる強度の差を低減するように、曲面を有する複数の凸面が凹形状を形成するように接している形状を形成したが、本発明はこれに限らず、パッケージ100の反射側面に、パッケージ100から出射される光のチップ配置面61aの面内の方位角の違いによる強度の差を低減するように、図17に示す第5実施形態の第1変形例のように、発光ダイオードチップ90の発光強度の強い方位角方向において、曲面を有する複数の凹面が凸形状を形成するように接している形状を形成してもよい。ここで、図18は、図17の400−400線に沿った断面図であり、図19は、図17の500−500線に沿った断面図である。また、樹脂モールド102の光の出射面に、曲面を有する複数の凸面が凹形状を形成するように接している形状を形成する代わりに、図20に示す第5実施形態の第2変形例のように、発光層92と平行な断面が楕円となるように樹脂モールド102を形成し、楕円の長軸方向が発光層92から出射される光の発光強度が最も小さい方位角の方向に実質的に一致するように発光ダイオードチップ90を配置してもよい。加えて、パッケージ100の反射側面に、曲面を有する複数の凹面が凸形状を形成するように接している形状を形成する代わりに、図21に示す第5実施形態の第3変形例のように、発光層92と平行な断面が楕円となるようにパッケージ100の反射側面を形成し、楕円の長軸方向が発光層92から出射される光の発光強度が最も小さい方位角の方向に実質的に一致するように、発光ダイオードチップ90を配置してもよい。   In the fifth embodiment, the difference in intensity due to the difference in the azimuth angle in the plane of the chip placement surface 61a of the light emitted from the package 100 on the light emission surface of the resin mold 102 (lens portion 102b) of the package 100. However, the present invention is not limited to this, and the light is emitted from the package 100 to the reflective side surface of the package 100. As in the first modification of the fifth embodiment shown in FIG. 17, the light emission intensity of the light emitting diode chip 90 is strong so as to reduce the difference in intensity due to the difference in azimuth angle in the plane of the light chip placement surface 61a. In the azimuth direction, a shape in which a plurality of concave surfaces having curved surfaces are in contact with each other so as to form a convex shape may be formed. 18 is a cross-sectional view taken along the line 400-400 in FIG. 17, and FIG. 19 is a cross-sectional view taken along the line 500-500 in FIG. Further, instead of forming a shape in which a plurality of curved surfaces having curved surfaces are in contact with each other so as to form a concave shape on the light emission surface of the resin mold 102, the second modification of the fifth embodiment shown in FIG. As described above, the resin mold 102 is formed so that the cross section parallel to the light emitting layer 92 is an ellipse, and the major axis direction of the ellipse is substantially in the direction of the azimuth angle where the emission intensity of the light emitted from the light emitting layer 92 is the smallest. The light emitting diode chip 90 may be arranged so as to match the above. In addition, instead of forming a shape in which a plurality of concave surfaces having curved surfaces are in contact with each other so as to form a convex shape on the reflective side surface of the package 100, as in the third modification of the fifth embodiment shown in FIG. The reflective side surface of the package 100 is formed so that the cross section parallel to the light emitting layer 92 is an ellipse, and the major axis direction of the ellipse is substantially in the direction of the azimuth angle where the light emission intensity of the light emitted from the light emitting layer 92 is the smallest. The light emitting diode chip 90 may be arranged so as to match the above.

なお、第5実施形態において、上記第1実施形態の変形例と同様に、発光ダイオードチップ90の主面の面内の方位角に関する発光強度の最も大きい方向と、発光強度の最も小さい方向とを区別することができるように、図17、図20および図21のように、発光ダイオードチップ90が形成されていれば、発光ダイオードチップ90の発光強度の最も大きい方向と、樹脂モールドの曲面を有する凸面形状の方向とを合わせやすくなる。   In the fifth embodiment, as in the modification of the first embodiment, the direction in which the emission intensity is the highest with respect to the azimuth angle in the plane of the main surface of the light-emitting diode chip 90 and the direction in which the emission intensity is the lowest. As can be distinguished from each other, as shown in FIGS. 17, 20, and 21, if the light emitting diode chip 90 is formed, the light emitting diode chip 90 has a direction with the highest light emission intensity and a curved surface of a resin mold. It becomes easy to match the direction of the convex shape.

なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。   The embodiment disclosed this time should be considered as illustrative in all points and not restrictive. The scope of the present invention is shown not by the above description of the embodiments but by the scope of claims for patent, and further includes all modifications within the meaning and scope equivalent to the scope of claims for patent.

たとえば、上記第2〜第5実施形態では、発光ダイオードチップが1つの場合に、パッケージまたは発光ダイオードチップを所定の形状に形成することにより、パッケージから出射される光のチップ配置面の面内の方位角の違いによる強度の差を低減した例について説明したが、本発明はこれに限らず、発光ダイオードチップが1つの場合に、パッケージと発光ダイオードチップとの両方を所定の形状に形成することにより、パッケージから出射される光のチップ配置面の面内の方位角の違いによる強度の差を低減してもよい。また、発光ダイオードチップが複数個ある場合に、上記第1実施形態のように、一方の発光ダイオードチップの方向と他方の発光ダイオードチップの方向とが交差するように発光ダイオードチップを配置しながら、上記第2〜第5実施形態のように、パッケージおよび発光ダイオードチップの少なくともいずれか一方を所定の形状に形成してもよい。   For example, in the second to fifth embodiments, when there is one light emitting diode chip, the package or the light emitting diode chip is formed in a predetermined shape so that the light emitted from the package is within the surface of the chip arrangement surface. Although the example in which the difference in intensity due to the difference in azimuth angle is reduced has been described, the present invention is not limited to this, and when there is one light emitting diode chip, both the package and the light emitting diode chip are formed in a predetermined shape. Thus, the difference in intensity due to the difference in the azimuth angle in the plane of the chip placement surface of the light emitted from the package may be reduced. Further, when there are a plurality of light emitting diode chips, as in the first embodiment, while arranging the light emitting diode chips so that the direction of one light emitting diode chip and the direction of the other light emitting diode chip intersect, As in the second to fifth embodiments, at least one of the package and the light emitting diode chip may be formed in a predetermined shape.

本発明に用いる発光ダイオードチップを説明するための断面図である。It is sectional drawing for demonstrating the light emitting diode chip | tip used for this invention. 極角θと方位角φとで定義される方向と、(11−20)面を主面とする発光層および発光層の面内の結晶方位との関係を示した図である。It is the figure which showed the relationship between the direction defined by polar angle (theta) and azimuth angle (phi), the light emitting layer which makes a (11-20) plane the main surface, and the crystal orientation in the surface of a light emitting layer. (11−20)面を主面とするGaInNを井戸層とする量子井戸発光層から、[11−20]方向に対して有限(0ではない)の角度θだけ傾斜した方向に出射する光の方位角φと発光強度との関係を示した図である。Light emitted from a quantum well light-emitting layer having GaInN as a main layer with a (11-20) plane as a well layer and tilted by a finite (not 0) angle θ with respect to the [11-20] direction It is the figure which showed the relationship between azimuth angle (phi) and emitted light intensity. 本発明の第1実施形態による発光ダイオード装置の構造を示した平面図である。1 is a plan view showing a structure of a light emitting diode device according to a first embodiment of the present invention; 図4に示した第1実施形態による発光ダイオード装置の構造を示した断面図である。FIG. 5 is a cross-sectional view illustrating a structure of the light emitting diode device according to the first embodiment illustrated in FIG. 4. 図4に示した第1実施形態による発光ダイオード装置の支持部材の構造を示した平面図である。FIG. 5 is a plan view showing a structure of a support member of the light emitting diode device according to the first embodiment shown in FIG. 4. 本発明の第1実施形態の変形例による発光ダイオード装置の構造を示した平面図である。It is the top view which showed the structure of the light emitting diode apparatus by the modification of 1st Embodiment of this invention. 本発明の第2実施形態による発光ダイオード装置の構造を示した平面図である。FIG. 5 is a plan view illustrating a structure of a light emitting diode device according to a second embodiment of the present invention. 図8に示した第2実施形態による発光ダイオード装置の構造を示した断面図である。FIG. 9 is a cross-sectional view illustrating a structure of a light emitting diode device according to the second embodiment illustrated in FIG. 8. 本発明の第3実施形態による発光ダイオード装置の構造を示した平面図である。It is the top view which showed the structure of the light emitting diode apparatus by 3rd Embodiment of this invention. 図10に示した第3実施形態による発光ダイオード装置の構造を示した断面図である。FIG. 11 is a cross-sectional view illustrating a structure of a light emitting diode device according to a third embodiment illustrated in FIG. 10. 本発明の第4実施形態による発光ダイオード装置の構造を示した断面図である。FIG. 6 is a cross-sectional view illustrating a structure of a light emitting diode device according to a fourth embodiment of the present invention. 本発明の第5実施形態による発光ダイオード装置の構造を示した平面図である。FIG. 6 is a plan view illustrating a structure of a light emitting diode device according to a fifth embodiment of the present invention. 図13の200−200線に沿った断面図である。It is sectional drawing along the 200-200 line | wire of FIG. 図13の300−300線に沿った断面図である。It is sectional drawing along the 300-300 line of FIG. 図13に示した第5実施形態によるパッケージから出射される光が[0001]方向および[000−1]方向へ屈折される状態を示した図である。It is the figure which showed the state in which the light radiate | emitted from the package by 5th Embodiment shown in FIG. 13 is refracted in the [0001] direction and the [000-1] direction. 本発明の第5実施形態の第1変形例による発光ダイオード装置の構造を示した平面図である。It is the top view which showed the structure of the light emitting diode apparatus by the 1st modification of 5th Embodiment of this invention. 図17の400−400線に沿った断面図である。It is sectional drawing along the 400-400 line of FIG. 図17の500−500線に沿った断面図である。It is sectional drawing along the 500-500 line | wire of FIG. 本発明の第5実施形態の第2変形例による発光ダイオード装置の構造を示した平面図である。It is the top view which showed the structure of the light emitting diode apparatus by the 2nd modification of 5th Embodiment of this invention. 本発明の第5実施形態の第3変形例による発光ダイオード装置の構造を示した平面図である。It is the top view which showed the structure of the light emitting diode apparatus by the 3rd modification of 5th Embodiment of this invention.

2、12、32、52、72、92 発光層
2a、12a、32a、52a、72a、92a 主面
10、30、50、70、90 発光ダイオードチップ
10a 発光ダイオードチップ(第1発光ダイオードチップ)
10b 発光ダイオードチップ(第2発光ダイオードチップ)
20、40、60、80、100 パッケージ
21a、41a、61a チップ配置面
53a 光出射面
2, 12, 32, 52, 72, 92 Light emitting layer 2a, 12a, 32a, 52a, 72a, 92a Main surface 10, 30, 50, 70, 90 Light emitting diode chip 10a Light emitting diode chip (first light emitting diode chip)
10b Light emitting diode chip (second light emitting diode chip)
20, 40, 60, 80, 100 Package 21a, 41a, 61a Chip placement surface 53a Light exit surface

Claims (7)

主面を有する発光層を含む発光ダイオードチップと、
前記発光ダイオードチップが配置されるチップ配置面を有するパッケージとを備え、
前記発光層の主面から出射される光は、前記発光層の主面の面内の方位角に依存して複数の異なる発光強度を有し、
前記パッケージは、前記発光層の主面から出射される光を散乱する凹凸形状を有する、発光ダイオード装置。
A light emitting diode chip including a light emitting layer having a main surface;
A package having a chip placement surface on which the light emitting diode chip is placed,
The light emitted from the main surface of the light emitting layer has a plurality of different emission intensities depending on the azimuth angle in the plane of the main surface of the light emitting layer,
The package has a concavo-convex shape for scattering light emitted from a main surface of the light emitting layer.
主面を有する発光層を含む発光ダイオードチップと、
前記発光ダイオードチップが配置されるチップ配置面を有するパッケージとを備え、
前記発光層の主面から出射される光は、前記発光層の主面の面内の方位角に依存して複数の異なる発光強度を有し、
前記発光ダイオードチップの光出射面は、前記発光層の主面から出射される光を散乱する凹凸形状を有する、発光ダイオード装置。
A light emitting diode chip including a light emitting layer having a main surface;
A package having a chip placement surface on which the light emitting diode chip is placed,
The light emitted from the main surface of the light emitting layer has a plurality of different emission intensities depending on the azimuth angle in the plane of the main surface of the light emitting layer,
The light emitting diode device, wherein the light emitting surface of the light emitting diode chip has an uneven shape for scattering light emitted from the main surface of the light emitting layer.
前記発光層は、ウルツ鉱構造の半導体およびα−SiCのいずれか一方からなる、請求項1または2に記載の発光ダイオード装置。   The light-emitting diode device according to claim 1, wherein the light-emitting layer is made of any one of a wurtzite structure semiconductor and α-SiC. 前記発光層の主面は、(0001)面以外の面を含む、請求項1〜3のいずれか1項に記載の発光ダイオード装置。   The light emitting diode device according to claim 1, wherein a main surface of the light emitting layer includes a surface other than a (0001) surface. 前記発光層の主面は、実質的に(H、K、−H−K、0)面(HおよびKは整数であり、HおよびKの少なくとも一方は0ではない)を含む、請求項4に記載の発光ダイオード装置。   The main surface of the light emitting layer substantially includes a (H, K, -H-K, 0) plane (H and K are integers, and at least one of H and K is not 0). The light emitting diode device according to 1. 前記発光層の主面の面内方向の直線偏光に対する前記発光層の振動子強度は、前記発光層の主面の面内の方位角に依存して複数の異なる大きさを有する、請求項1〜5のいずれか1項に記載の発光ダイオード装置。   The vibrator strength of the light emitting layer with respect to linearly polarized light in the in-plane direction of the main surface of the light emitting layer has a plurality of different magnitudes depending on an azimuth angle in the surface of the main surface of the light emitting layer. The light emitting diode device according to any one of? 前記発光ダイオードチップの面内の方位角に関する発光強度の最も大きい方向と、発光強度の最も小さい方向とを区別できるように、前記発光ダイオードチップの外観が形成されている、請求項1〜6のいずれか1項に記載の発光ダイオード装置。

The appearance of the light-emitting diode chip is formed so that a direction with the highest light emission intensity with respect to an azimuth angle in a plane of the light-emitting diode chip can be distinguished from a direction with the lowest light emission intensity. The light-emitting diode device according to any one of the above.

JP2013047173A 2006-09-29 2013-03-08 Light-emitting diode device Pending JP2013110439A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013047173A JP2013110439A (en) 2006-09-29 2013-03-08 Light-emitting diode device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006268825 2006-09-29
JP2006268825 2006-09-29
JP2013047173A JP2013110439A (en) 2006-09-29 2013-03-08 Light-emitting diode device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2007233391A Division JP5564162B2 (en) 2006-09-29 2007-09-07 Light emitting diode device

Publications (1)

Publication Number Publication Date
JP2013110439A true JP2013110439A (en) 2013-06-06

Family

ID=48706843

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013047173A Pending JP2013110439A (en) 2006-09-29 2013-03-08 Light-emitting diode device

Country Status (1)

Country Link
JP (1) JP2013110439A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016031843A (en) * 2014-07-29 2016-03-07 京セラ株式会社 Light emission device and electronic equipment having the same
US11037911B2 (en) 2017-12-27 2021-06-15 Nichia Corporation Light emitting device

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0676049A (en) * 1992-08-25 1994-03-18 Hitachi Plant Eng & Constr Co Ltd Infrared led luminaire for vehicle number recognition system
JPH1074978A (en) * 1996-08-31 1998-03-17 Toshiba Corp Semiconductor light-emitting element, semiconductor light-emitting device using it and manufacture of semiconductor light-emitting element
JP2002374004A (en) * 2001-06-14 2002-12-26 Nitto Kogaku Kk Led array panel and lighting device
JP2005191197A (en) * 2003-12-25 2005-07-14 Kyocera Corp Light emitting device
JP2005217112A (en) * 2004-01-29 2005-08-11 Sumitomo Chemical Co Ltd Nitride semiconductor light emitting element
JP2005306189A (en) * 2004-04-21 2005-11-04 Kojima Press Co Ltd Light source unit and lighting device
JP2006222413A (en) * 2005-01-17 2006-08-24 Omron Corp Luminescent light source and luminescent light source array
JP2008109098A (en) * 2006-09-29 2008-05-08 Sanyo Electric Co Ltd Light emitting diode device

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0676049A (en) * 1992-08-25 1994-03-18 Hitachi Plant Eng & Constr Co Ltd Infrared led luminaire for vehicle number recognition system
JPH1074978A (en) * 1996-08-31 1998-03-17 Toshiba Corp Semiconductor light-emitting element, semiconductor light-emitting device using it and manufacture of semiconductor light-emitting element
JP2002374004A (en) * 2001-06-14 2002-12-26 Nitto Kogaku Kk Led array panel and lighting device
JP2005191197A (en) * 2003-12-25 2005-07-14 Kyocera Corp Light emitting device
JP2005217112A (en) * 2004-01-29 2005-08-11 Sumitomo Chemical Co Ltd Nitride semiconductor light emitting element
JP2005306189A (en) * 2004-04-21 2005-11-04 Kojima Press Co Ltd Light source unit and lighting device
JP2006222413A (en) * 2005-01-17 2006-08-24 Omron Corp Luminescent light source and luminescent light source array
JP2008109098A (en) * 2006-09-29 2008-05-08 Sanyo Electric Co Ltd Light emitting diode device

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
R.SHARMA, ET.AL.: "Demonstration of a semipolar(10-1-3)InGaN/GaN green light emitting diode", APPLIED PHYSICS LETTERS, vol. 87, JPN7013004552, 2005, pages 1 - 231110, ISSN: 0002704026 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016031843A (en) * 2014-07-29 2016-03-07 京セラ株式会社 Light emission device and electronic equipment having the same
US11037911B2 (en) 2017-12-27 2021-06-15 Nichia Corporation Light emitting device
US11735690B2 (en) 2017-12-27 2023-08-22 Nichia Corporation Light emitting device

Similar Documents

Publication Publication Date Title
JP5564162B2 (en) Light emitting diode device
JP5509394B2 (en) Semiconductor light emitting device, method for manufacturing the same, and light source device
JP4572270B2 (en) Nitride semiconductor device and manufacturing method thereof
JP5398939B1 (en) Semiconductor light emitting device
JP2009123803A (en) Light emitting diode device
JP6347600B2 (en) High efficiency light emitting diode
JP5134167B1 (en) Nitride semiconductor light emitting device
JP4815013B2 (en) Nitride-based semiconductor light-emitting element, lighting device, liquid crystal display device, and manufacturing method of lighting device
JP5204352B1 (en) Nitride semiconductor light emitting device
JP2012033521A (en) Substrate and light-emitting element
KR100993072B1 (en) Light emitting device, method for manufacturing the same and light emitting device package
WO2014024371A1 (en) Semiconductor light-emitting device
EP2355184B1 (en) Light emitting device, light emitting device package, and lighting system
JP2013110439A (en) Light-emitting diode device
JP2008159894A (en) Light emitting element and illuminator
JP4988069B2 (en) Nitride-based semiconductor light-emitting element, lighting device, liquid crystal display device, and manufacturing method of lighting device
US20130328097A1 (en) Group iii nitride semiconductor light-emitting element
US9184354B2 (en) Light-emitting device
KR20140118042A (en) Light emitting diode and lighting device employing the same
JP5172388B2 (en) Nitride-based semiconductor light-emitting diode and manufacturing method thereof
JP5123221B2 (en) Light emitting device
TWI236773B (en) High-efficiency light-emitting device
JP2006093602A (en) Light emitting element
JP5416826B2 (en) Nitride semiconductor light emitting diode

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20130311

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130318

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130318

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20130710

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131211

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131217

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140312

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140729