JP2013110304A - Chip resistor and manufacturing method of the same - Google Patents

Chip resistor and manufacturing method of the same Download PDF

Info

Publication number
JP2013110304A
JP2013110304A JP2011255080A JP2011255080A JP2013110304A JP 2013110304 A JP2013110304 A JP 2013110304A JP 2011255080 A JP2011255080 A JP 2011255080A JP 2011255080 A JP2011255080 A JP 2011255080A JP 2013110304 A JP2013110304 A JP 2013110304A
Authority
JP
Japan
Prior art keywords
electrode
insulating substrate
chip resistor
raised portion
resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011255080A
Other languages
Japanese (ja)
Inventor
Yoichi Goto
陽一 後藤
Takanori Shinoura
高徳 篠浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2011255080A priority Critical patent/JP2013110304A/en
Publication of JP2013110304A publication Critical patent/JP2013110304A/en
Pending legal-status Critical Current

Links

Images

Abstract

PROBLEM TO BE SOLVED: To provide a chip resistor which is able to prevent a conduction between side electrodes, and a manufacturing method of the chip resistor.SOLUTION: A chip resistor includes: an insulative substrate 1 having recesses 1a which extend in one direction and are located on an upper face at both edges thereof extending in another direction intersecting with the one direction; a resistor 3 formed on the upper face of the insulative substrate 1; an upper face electrode 2 electrically connected to the resistor 3 and formed on the upper face of the insulative substrate 1; side electrodes 4 electrically connected to the upper face electrode 2 and formed so as to respectively cover both side faces in the one direction of the insulative substrate 1; and projections 5 formed on the recesses 1a.

Description

本発明は、チップ抵抗器およびチップ抵抗器の製造方法に関し、特に、側面電極を備えたチップ抵抗器およびその製造方法に関するものである。   The present invention relates to a chip resistor and a manufacturing method of the chip resistor, and more particularly to a chip resistor having a side electrode and a manufacturing method thereof.

チップ抵抗器およびその製造方法は、たとえば特開2003−282304号公報(特許文献1)に開示されている。この公報に記載されたチップ抵抗器では、絶縁基板の上面に上面電極と抵抗体層とが形成されている。そして抵抗体の表面に第1保護層と第2保護層とが形成されている。また、絶縁基板の端面に外部電極層が形成されている。   A chip resistor and a manufacturing method thereof are disclosed in, for example, Japanese Patent Laid-Open No. 2003-282304 (Patent Document 1). In the chip resistor described in this publication, an upper surface electrode and a resistor layer are formed on the upper surface of an insulating substrate. A first protective layer and a second protective layer are formed on the surface of the resistor. An external electrode layer is formed on the end surface of the insulating substrate.

このチップ抵抗器の製造方法では、多数個取りの絶縁基板が分割されて個別のチップ抵抗器が形成される。多数個取りの絶縁基板は分割用の1次分割用溝および2次分割用溝によって個別の抵抗器領域に区画される。絶縁基板の上面に厚膜グレーズペーストが焼成されることによって上面電極が形成される。その後、抵抗ペーストが焼成されることによって抵抗体が形成される。続いて、抵抗体の上面にガラスペーストが焼成されることによって第1保護層が形成される。ここで抵抗値を調整するためにレーザ光を用いたトリミングが行われる。続いて、第1保護層を覆うように合成樹脂が固化されることによって第2保護層が形成される。   In this chip resistor manufacturing method, multiple insulating substrates are divided to form individual chip resistors. The multi-piece insulating substrate is divided into individual resistor regions by a primary dividing groove and a secondary dividing groove. A thick film glaze paste is baked on the top surface of the insulating substrate to form a top surface electrode. Thereafter, the resistor paste is formed by baking the resistor paste. Subsequently, the first protective layer is formed by baking the glass paste on the upper surface of the resistor. Here, trimming using laser light is performed to adjust the resistance value. Subsequently, the second protective layer is formed by solidifying the synthetic resin so as to cover the first protective layer.

1次分割用溝に沿って短冊状に分割された絶縁基板の端面が外部電極層の材料に浸漬されることによって外部電極層が形成される。続いて、2次分割用溝に沿って絶縁基板が個別に分割される。その後、外部電極層の表面に電解メッキによりニッケルメッキ層が形成され、ニッケルメッキ層上に電解メッキによりハンダメッキ層が形成される。このようにして、チップ抵抗器が製造される。   The end face of the insulating substrate divided into strips along the primary dividing groove is dipped in the material of the external electrode layer to form the external electrode layer. Subsequently, the insulating substrate is individually divided along the secondary dividing grooves. Thereafter, a nickel plating layer is formed on the surface of the external electrode layer by electrolytic plating, and a solder plating layer is formed on the nickel plating layer by electrolytic plating. In this way, a chip resistor is manufactured.

特開2003−282304号公報(特許文献1)JP 2003-282304 A (Patent Document 1)

上記公報に記載されたチップ抵抗器の製造方法では、短冊状に分割された絶縁基板の端面が外部電極層の材料に浸漬された際、2次分割用溝に外部電極層の材料が入り込む。このとき、絶縁基板の両端面が外部電極層の材料に浸漬されるので、該両端面から2次分割用溝に外部電極層の材料が入り込むこととなり、2次分割用溝を介して外部電極層同士が繋がることがある。つまり、絶縁基板の側面に形成された側面電極同士が電気的に接続されることがある。この場合、電流が流れた際に側面電極同士が導通してしまうという問題がある。   In the chip resistor manufacturing method described in the above publication, when the end face of the insulating substrate divided into strips is immersed in the material of the external electrode layer, the material of the external electrode layer enters the secondary dividing groove. At this time, since both end surfaces of the insulating substrate are immersed in the material of the external electrode layer, the material of the external electrode layer enters the secondary dividing groove from the both end surfaces, and the external electrode passes through the secondary dividing groove. Layers may be connected. That is, the side electrodes formed on the side surfaces of the insulating substrate may be electrically connected. In this case, there is a problem that the side electrodes become conductive when a current flows.

本発明は上記課題を鑑みてなされたものであり、その目的は、側面電極同士の導通を防止することができるチップ抵抗器およびその製造方法を提供することである。   This invention is made | formed in view of the said subject, The objective is to provide the chip resistor which can prevent conduction | electrical_connection between side-surface electrodes, and its manufacturing method.

本発明のチップ抵抗器は、上面の一方向と交差する他方向の両縁に一方向に延びる凹部を有する絶縁基板と、絶縁基板の上面上に形成された抵抗体と、抵抗体と電気的に接続され、かつ絶縁基板の上面上に形成された上面電極と、上面電極と電気的に接続されており、かつ絶縁基板の一方向の両側面をそれぞれ覆うように形成された側面電極と、凹部上に形成された隆起部とを備えている。   The chip resistor of the present invention includes an insulating substrate having recesses extending in one direction at both edges in the other direction intersecting with one direction of the upper surface, a resistor formed on the upper surface of the insulating substrate, and the resistor and the electrical And an upper electrode formed on the upper surface of the insulating substrate, and a side electrode electrically connected to the upper electrode and formed so as to cover both sides in one direction of the insulating substrate, And a raised portion formed on the recess.

本発明のチップ抵抗器では、絶縁基板の上面の凹部上に隆起部が形成されているため、側面電極の電極材料が隆起部を超えて凹部を流れることを抑制することができる。これにより、凹部を介して側面電極の電極材料が繋がることによって側面電極同士が電気的に接続されることを防ぐことができる。このため、側面電極同士の導通を防止することができる。   In the chip resistor of the present invention, since the raised portion is formed on the concave portion on the upper surface of the insulating substrate, it is possible to suppress the electrode material of the side electrode from flowing through the concave portion beyond the raised portion. Thereby, it can prevent that the side electrodes are electrically connected by connecting the electrode material of a side electrode via a recessed part. For this reason, conduction between the side electrodes can be prevented.

上記のチップ抵抗器において好ましくは、隆起部は上面より高い位置に達するように形成されている。このため、側面電極の電極材料が隆起部を超えて凹部を流れることをさらに抑制することができる。   In the above chip resistor, the ridge is preferably formed so as to reach a position higher than the upper surface. For this reason, it can further suppress that the electrode material of a side electrode flows through a recessed part beyond a protruding part.

上記のチップ抵抗器において好ましくは、隆起部は上面の一方向の両端部に形成されている。このため、絶縁基板の上面の両端部で、側面電極の電極材料が隆起部を超えて凹部を流れることを抑制することができる。これにより、凹部での側面電極の電極材料同士の間隔を十分に保持することができる。   In the above chip resistor, preferably, the raised portions are formed at both end portions in one direction of the upper surface. For this reason, it can suppress that the electrode material of a side electrode flows through a recessed part over a protruding part in the both ends of the upper surface of an insulated substrate. Thereby, the space | interval of the electrode materials of the side electrode in a recessed part can fully be hold | maintained.

上記のチップ抵抗器において好ましくは、隆起部は側面電極と接触するように形成されている。このため、隆起部が側面電極と接触することによって側面電極の電極材料が隆起部を超えて凹部を流れることを抑制することができる。   In the above chip resistor, the raised portion is preferably formed so as to be in contact with the side electrode. For this reason, it can suppress that the electrode material of a side electrode flows over a recessed part exceeding a raised part because a raised part contacts a side electrode.

上記のチップ抵抗器において好ましくは、隆起部の材料は絶縁体からなる。このため、隆起部で側面電極を絶縁することができる。   In the above chip resistor, preferably, the material of the raised portion is made of an insulator. For this reason, a side electrode can be insulated by a protruding part.

上記のチップ抵抗器において好ましくは、隆起部の材料はガラスおよび樹脂の少なくともいずれかを含む。このため、隆起部を容易に製造することができる。   In the above chip resistor, preferably, the material of the raised portion includes at least one of glass and resin. For this reason, a raised part can be manufactured easily.

上記のチップ抵抗器において好ましくは、隆起部は可視光に対して透明な材料で形成されている。このため、意匠性を確保しながら隆起部が凹部上に形成されていることも視認できる。これにより信頼性を向上することができる。   In the above chip resistor, the raised portion is preferably made of a material that is transparent to visible light. For this reason, it can also be visually recognized that the raised portion is formed on the recess while ensuring the design. Thereby, reliability can be improved.

上記のチップ抵抗器において好ましくは、抵抗体を覆うカバーコートをさらに備え、カバーコートと隆起部とは同じ材料で形成されている。このため、カバーコートによって抵抗体を保護することができる。また、カバーコートと隆起部とを一括して形成することができるので生産性を向上することができる。   Preferably, the chip resistor further includes a cover coat that covers the resistor, and the cover coat and the raised portion are formed of the same material. For this reason, the resistor can be protected by the cover coat. Further, since the cover coat and the raised portion can be formed at a time, productivity can be improved.

本発明のチップ抵抗器の製造方法は、以下の工程を備えている。上面の一方向に延びる溝を有する帯状絶縁基板が準備される。帯状絶縁基板の一方向の両端部の上面上に上面電極が複数形成される。帯状絶縁基板の上面上に上面電極と接するように一方向に延びる抵抗体が複数形成される。溝上に隆起部が複数形成される。帯状絶縁基板の一方向の両側面を電極材料上に接触させることによって側面電極がそれぞれ形成される。各々が上面電極と抵抗体と隆起部と側面電極を有するように帯状絶縁基板が溝に沿って分割される。   The manufacturing method of the chip resistor of the present invention includes the following steps. A strip-shaped insulating substrate having a groove extending in one direction on the upper surface is prepared. A plurality of upper surface electrodes are formed on the upper surfaces of both ends in one direction of the strip-shaped insulating substrate. A plurality of resistors extending in one direction so as to be in contact with the upper surface electrode are formed on the upper surface of the strip-shaped insulating substrate. A plurality of raised portions are formed on the groove. Side electrodes are formed by bringing both side surfaces in one direction of the strip-shaped insulating substrate into contact with the electrode material. The strip-shaped insulating substrate is divided along the groove so that each has a top electrode, a resistor, a raised portion, and a side electrode.

本発明のチップ装置の製造方法では、帯状絶縁基板の上面の溝上に隆起部が複数形成されているため、帯状絶縁基板の両側面を電極材料上に接触させた際に、電極材料が隆起部を超えて溝を流れることを抑制することができる。これにより、溝を介して電極材料が繋がることによって側面電極同士が電気的に接続されることを防ぐことができる。このため、側面電極同士の導通を防止することができる。   In the manufacturing method of the chip device of the present invention, since a plurality of raised portions are formed on the groove on the upper surface of the strip-shaped insulating substrate, the electrode material is raised when both side surfaces of the strip-shaped insulating substrate are brought into contact with the electrode material. Can be prevented from flowing through the groove. Thereby, it is possible to prevent the side electrodes from being electrically connected to each other by connecting the electrode material through the groove. For this reason, conduction between the side electrodes can be prevented.

上記のチップ抵抗器の製造方法において好ましくは、抵抗体を覆うようにカバーコートが形成される。カバーコートと隆起部とは同時に形成される。このため、カバーコートによって抵抗体を保護することができる。また、カバーコートと隆起部とを同時に形成することができるので生産性を向上することができる。   In the above-described chip resistor manufacturing method, preferably, a cover coat is formed so as to cover the resistor. The cover coat and the raised portion are formed at the same time. For this reason, the resistor can be protected by the cover coat. Further, since the cover coat and the raised portion can be formed at the same time, productivity can be improved.

以上説明したように、本発明によれば、側面電極同士の導通を防止することができるチップ抵抗器およびその製造方法を得ることができる。   As described above, according to the present invention, it is possible to obtain a chip resistor that can prevent conduction between side electrodes and a method for manufacturing the same.

本発明の一実施の形態におけるチップ抵抗器の概略上面図である。It is a schematic top view of the chip resistor in one embodiment of the present invention. 図1のII−II線に沿う概略断面図である。It is a schematic sectional drawing in alignment with the II-II line of FIG. 図1のIII−III線に沿う概略断面図である。It is a schematic sectional drawing in alignment with the III-III line of FIG. 図1のIV−IV線に沿う概略断面図である。It is a schematic sectional drawing which follows the IV-IV line of FIG. 本発明の一実施の形態におけるチップ抵抗器の変形例1の概略断面図である。It is a schematic sectional drawing of the modification 1 of the chip resistor in one embodiment of this invention. 本発明の一実施の形態におけるチップ抵抗器の変形例2の概略断面図である。It is a schematic sectional drawing of the modification 2 of the chip resistor in one embodiment of this invention. 本発明の一実施の形態におけるチップ抵抗器の変形例3の概略上面図である。It is a schematic top view of the modification 3 of the chip resistor in one embodiment of the present invention. 本発明の一実施の形態におけるチップ抵抗器の変形例4の概略断面図である。It is a schematic sectional drawing of the modification 4 of the chip resistor in one embodiment of this invention. 本発明の一実施の形態におけるチップ抵抗器の製造方法において、絶縁基板が準備される工程を示す概略斜視図である。It is a schematic perspective view which shows the process in which the insulated substrate is prepared in the manufacturing method of the chip resistor in one embodiment of this invention. 本発明の一実施の形態におけるチップ抵抗器の製造方法において、上面電極が形成される工程を示す概略斜視図である。It is a schematic perspective view which shows the process in which an upper surface electrode is formed in the manufacturing method of the chip resistor in one embodiment of this invention. 本発明の一実施の形態におけるチップ抵抗器の製造方法において、抵抗体が形成される工程を示す概略斜視図である。It is a schematic perspective view which shows the process in which a resistor is formed in the manufacturing method of the chip resistor in one embodiment of this invention. 本発明の一実施の形態におけるチップ抵抗器の製造方法において、カバーコートが形成される工程を示す概略斜視図である。It is a schematic perspective view which shows the process in which a cover coat is formed in the manufacturing method of the chip resistor in one embodiment of the present invention. 本発明の一実施の形態におけるチップ抵抗器の製造方法において、側面電極が形成される工程を示す概略側面図である。It is a schematic side view which shows the process in which a side electrode is formed in the manufacturing method of the chip resistor in one embodiment of this invention. 本発明の一実施の形態におけるチップ抵抗器の製造方法において、側面電極が形成された状態を示す概略側面図である。It is a schematic side view which shows the state in which the side electrode was formed in the manufacturing method of the chip resistor in one embodiment of this invention. 本発明の一実施の形態におけるチップ抵抗器の製造方法において、上面電極が形成された状態を示す概略断面図であって、図1のII−II線に沿う図(A)とIII−III線に沿う図(B)である。In the manufacturing method of the chip resistor in one embodiment of the present invention, it is a schematic sectional view showing a state where the upper surface electrode is formed, and is a diagram along line II-II in FIG. FIG. 本発明の一実施の形態におけるチップ抵抗器の製造方法において、抵抗体が形成された状態を示す概略断面図であって、図1のII−II線に沿う図(A)とIII−III線に沿う図(B)である。In the manufacturing method of the chip resistor in one embodiment of the present invention, it is a schematic sectional view showing a state in which a resistor is formed, and is a view along line II-II in FIG. FIG. 本発明の一実施の形態におけるチップ抵抗器の製造方法において、アンダーコートが形成された状態を示す概略断面図であって、図1のII−II線に沿う図(A)とIII−III線に沿う図(B)である。In the manufacturing method of the chip resistor in one embodiment of the present invention, it is a schematic sectional view showing a state where an undercoat is formed, and is a view along line II-II in FIG. 1 and a line III-III. FIG. 本発明の一実施の形態におけるチップ抵抗器の製造方法において、トップコートが形成された状態を示す概略断面図であって、図1のII−II線に沿う図(A)とIII−III線に沿う図(B)である。In the manufacturing method of the chip resistor in one embodiment of the present invention, it is a schematic sectional view showing a state where a top coat is formed, and is a view along line II-II in FIG. 1 and a line III-III. FIG. 本発明の一実施の形態におけるチップ抵抗器の製造方法において、側面電極が形成された状態を示す概略断面図であって、図1のII−II線に沿う図(A)とIII−III線に沿う図(B)である。In the manufacturing method of the chip resistor in one embodiment of the present invention, it is a schematic sectional view showing a state in which a side electrode is formed, and is a view along line II-II in FIG. FIG. 本発明の一実施の形態におけるチップ抵抗器の製造方法において、めっき層が形成された状態を示す概略断面図であって、図1のII−II線に沿う図(A)とIII−III線に沿う図(B)である。In the manufacturing method of the chip resistor in one embodiment of the present invention, it is a schematic sectional view showing a state where a plating layer is formed, and is a diagram along line II-II in FIG. 1 and a line III-III. FIG. 比較例の側面電極が形成される工程を示す概略側面図である。It is a schematic side view which shows the process in which the side electrode of a comparative example is formed. 比較例の側面電極が形成された状態を示す概略側面図である。It is a schematic side view which shows the state in which the side electrode of the comparative example was formed.

以下、本発明の一実施の形態について図に基づいて説明する。
最初に本発明の一実施の形態のチップ抵抗器の構成について説明する。
Hereinafter, an embodiment of the present invention will be described with reference to the drawings.
First, the configuration of the chip resistor according to one embodiment of the present invention will be described.

図1〜図4を参照して、本発明の一実施の形態のチップ抵抗器は、絶縁基板1と、上面電極2と、抵抗体3と、側面電極4と、隆起部5と、カバーコート6と、めっき層7とを主に有している。絶縁基板1は、凹部1aを有している。凹部1aは絶縁基板1の上面の一方向と交差する他方向の両縁に一方向に延びるように形成されている。絶縁基板1の材料はたとえばセラミックである。   1 to 4, a chip resistor according to one embodiment of the present invention includes an insulating substrate 1, an upper surface electrode 2, a resistor 3, a side electrode 4, a raised portion 5, and a cover coat. 6 and the plating layer 7 are mainly included. The insulating substrate 1 has a recess 1a. The recess 1a is formed to extend in one direction on both edges in the other direction intersecting with one direction on the upper surface of the insulating substrate 1. The material of the insulating substrate 1 is, for example, ceramic.

上面電極2は、絶縁基板1の上面上に形成されている。一対の上面電極2は、絶縁基板1の一方向の両端部に形成されている。上面電極2は、たとえば銀を主成分とする導電性ペーストを焼成することで形成されている。抵抗体3は、絶縁基板1の上面上に形成されている。抵抗体3は一対の上面電極2の互いをつなぐように形成されている。抵抗体3は一方向に延びるように形成されている。抵抗体3は、両端の一部が一対の上面電極2のそれぞれの一部に重なるように形成されている。抵抗体3は、たとえばその材料ペーストを焼成することで形成されている。上面電極2と抵抗体3とは電気的に接続されている。   The upper surface electrode 2 is formed on the upper surface of the insulating substrate 1. The pair of upper surface electrodes 2 are formed at both ends in one direction of the insulating substrate 1. The upper surface electrode 2 is formed, for example, by firing a conductive paste mainly composed of silver. The resistor 3 is formed on the upper surface of the insulating substrate 1. The resistor 3 is formed so as to connect the pair of upper surface electrodes 2 to each other. The resistor 3 is formed to extend in one direction. The resistor 3 is formed such that part of both ends overlaps part of each of the pair of upper surface electrodes 2. The resistor 3 is formed, for example, by firing the material paste. The top electrode 2 and the resistor 3 are electrically connected.

側面電極4は、上面電極2と電気的に接続されている。側面電極4は絶縁基板1の一方向の両側面をそれぞれ覆うように形成されている。側面電極4は上面電極2の一部と重なるように形成されている。側面電極4は、絶縁基板1の上面および下面のそれぞれの一部を覆うように形成されている。側面電極4は、その材料となる導電性ペーストを焼成することで形成されている。   The side electrode 4 is electrically connected to the upper surface electrode 2. The side electrodes 4 are formed so as to cover both sides in one direction of the insulating substrate 1. The side electrode 4 is formed so as to overlap a part of the upper surface electrode 2. The side electrode 4 is formed so as to cover a part of each of the upper surface and the lower surface of the insulating substrate 1. The side electrode 4 is formed by firing a conductive paste as a material thereof.

隆起部5は凹部1a上に形成されている。隆起部5は絶縁基板1の上面より高い位置に達するように形成されている。隆起部5は絶縁基板1の上面の一方向の両端部に形成されている。隆起部5は側面電極4と接触するように形成されている。隆起部5の材料は、導電体であっても絶縁体であってもよいが、絶縁体からなることが好ましい。隆起部5の材料はガラスおよび樹脂の少なくともいずれかを含んでいることがさらに好ましい。また隆起部5は可視光に対して透明な材料で形成されていることが好ましい。ここで可視光とは短波長側で360nm〜400nm、長波長側で760nm〜830nmの波長を有する光である。可視光に対して透明な材料とは、上記の波長の光を透過する材料である。   The raised portion 5 is formed on the recess 1a. The raised portion 5 is formed so as to reach a position higher than the upper surface of the insulating substrate 1. The raised portions 5 are formed at both end portions in one direction on the upper surface of the insulating substrate 1. The raised portion 5 is formed so as to be in contact with the side electrode 4. The material of the raised portion 5 may be a conductor or an insulator, but is preferably made of an insulator. More preferably, the material of the raised portion 5 includes at least one of glass and resin. Further, the raised portion 5 is preferably formed of a material that is transparent to visible light. Here, the visible light is light having a wavelength of 360 nm to 400 nm on the short wavelength side and 760 nm to 830 nm on the long wavelength side. A material transparent to visible light is a material that transmits light having the above-described wavelength.

図1に示すように隆起部5は1つの凹部1aに二箇所形成されている。二箇所の隆起部5は凹部1aにおいてそれぞれ側面電極4側の端部近傍に設けられており、隆起部5同士の間は離間している。さらに具体的には、凹部1aにおいて隆起部5の内側の端部5aの位置は上面電極2の内側の端部2aよりも外側に設けられている。すなわち、隆起部5同士の間隔は、上面電極2同士の間隔よりも大きい。さらに隆起部5の外側の端部5bは絶縁基板1の端面1bから内側に位置している。このように、隆起部5は、上面電極2よりも幅が小さくなるように形成されている。これにより、凹部1aに過剰な量の隆起部5が形成されてしまうことに起因して、凹部1aに沿って絶縁基板1をブレイクする際にブレイクしにくくなることを抑制できる。また、隆起部5の一部を覆うように側面電極4が形成されている。すなわち、図3に示すように隆起部5の内側部分は側面電極4に覆われておらず、図4に示すように隆起部5の外側部分は側面電極4に覆われている。   As shown in FIG. 1, the raised portions 5 are formed at two locations in one recess 1 a. The two raised portions 5 are provided in the vicinity of the end portion on the side electrode 4 side in the recess 1a, and the raised portions 5 are separated from each other. More specifically, the position of the end portion 5 a inside the raised portion 5 in the recess 1 a is provided outside the end portion 2 a inside the upper surface electrode 2. That is, the interval between the raised portions 5 is larger than the interval between the upper surface electrodes 2. Further, the outer end 5 b of the raised portion 5 is located on the inner side from the end surface 1 b of the insulating substrate 1. Thus, the raised portion 5 is formed to have a width smaller than that of the upper surface electrode 2. As a result, it is possible to prevent the breakage from becoming difficult when the insulating substrate 1 is broken along the recess 1a due to the excessive amount of the raised portions 5 being formed in the recess 1a. Further, the side electrode 4 is formed so as to cover a part of the raised portion 5. That is, as shown in FIG. 3, the inner portion of the raised portion 5 is not covered with the side electrode 4, and the outer portion of the raised portion 5 is covered with the side electrode 4 as shown in FIG. 4.

カバーコート6は抵抗体3を覆うように形成されている。カバーコート6は、アンダーコート6aとトップコート6bとを主に有している。アンダーコート6aは抵抗体3を覆うように形成されている。アンダーコート6aを覆うようにトップコート6bは形成されている。カバーコート6と隆起部5とは同じ材料で形成されていてもよい。少なくとも、アンダーコート6aと隆起部5とが同じ材料で形成されていることが好ましい。アンダーコート6aには抵抗値を調整するためにレーザ光の照射などによってトリミング溝が形成されている。アンダーコート6aおよびトップコート6bはたとえばガラスペーストを焼成することで形成されている。なお、トップコート6bは樹脂を硬化することで形成されていてもよい。めっき層7は側面電極4を覆うように形成されている。めっき層7はたとえばニッケルめっき層に半田めっき層または錫めっき層を重ねて形成されてされている。   The cover coat 6 is formed so as to cover the resistor 3. The cover coat 6 mainly has an undercoat 6a and a topcoat 6b. The undercoat 6 a is formed so as to cover the resistor 3. A top coat 6b is formed so as to cover the undercoat 6a. The cover coat 6 and the raised portion 5 may be formed of the same material. It is preferable that at least the undercoat 6a and the raised portion 5 are formed of the same material. In the undercoat 6a, a trimming groove is formed by laser light irradiation or the like in order to adjust the resistance value. The undercoat 6a and the topcoat 6b are formed, for example, by baking a glass paste. The top coat 6b may be formed by curing a resin. The plating layer 7 is formed so as to cover the side electrode 4. The plating layer 7 is formed, for example, by superposing a solder plating layer or a tin plating layer on a nickel plating layer.

なお、上記ではカバーコート6は2層で形成されている場合について説明したがこれに限定されない。カバーコート6は1層で形成されていてもよい。つまりカバーコート6はアンダーコート6aを有さずトップコート6bのみを有していてもよい。   In the above description, the cover coat 6 is formed of two layers, but the present invention is not limited to this. The cover coat 6 may be formed of one layer. That is, the cover coat 6 may have only the top coat 6b without the undercoat 6a.

また、図5を参照して、本発明の一実施の形態のチップ抵抗器の変形例1のようにカバーコート6は3層で形成されていてもよい。変形例1では、カバーコート6は、アンダーコート6aとトップコート6bとによって挟まれたミドルコート6cを有している。ミドルコート6cはアンダーコート6aを覆うように形成されている。ミドルコート6cはトップコート6bによって覆われている。ミドルコート6cはアンダーコート6aのトリミング溝を埋めるように形成されている。この場合、アンダーコート6a、トップコート6bおよびミドルコート6cはガラスからなる構成であってもよい。   Referring to FIG. 5, cover coat 6 may be formed of three layers as in Modification 1 of the chip resistor according to the embodiment of the present invention. In the first modification, the cover coat 6 has a middle coat 6c sandwiched between an undercoat 6a and a top coat 6b. The middle coat 6c is formed so as to cover the undercoat 6a. The middle coat 6c is covered with a top coat 6b. The middle coat 6c is formed so as to fill the trimming groove of the undercoat 6a. In this case, the undercoat 6a, the topcoat 6b, and the middlecoat 6c may be made of glass.

また、図6を参照して、本発明の一実施の形態のチップ抵抗器の変形例2のようにチップ抵抗器は下面電極8を有していてもよい。変形例2では、下面電極8は、絶縁基板1の下面上に形成されている。一対の下面電極8は、絶縁基板1の一方向の両端部に形成されている。下面電極8は、たとえば銀を主成分とする導電性ペーストを焼成することで形成されている。   In addition, referring to FIG. 6, the chip resistor may have a bottom electrode 8 as in Modification 2 of the chip resistor according to one embodiment of the present invention. In Modification 2, the lower surface electrode 8 is formed on the lower surface of the insulating substrate 1. The pair of lower surface electrodes 8 are formed at both ends in one direction of the insulating substrate 1. The bottom electrode 8 is formed, for example, by firing a conductive paste mainly composed of silver.

また、図7を参照して、本発明の一実施の形態のチップ抵抗器の変形例3のように隆起部5が側面電極4で覆われていなくてもよい。変形例3では、側面電極4は隆起部5の側面電極4側の端面まで形成され得る。   In addition, referring to FIG. 7, the ridge 5 may not be covered with the side electrode 4 as in Modification 3 of the chip resistor according to the embodiment of the present invention. In the third modification, the side electrode 4 can be formed up to the end surface of the raised portion 5 on the side electrode 4 side.

また、図8を参照して、本発明の一実施の形態のチップ抵抗器の変形例4のように一つの凹部1aに対して隆起部5が一つ設けられていてもよい。この場合でも両側の側面電極4の短絡を防止できる。この場合、隆起部5は絶縁体で形成されている。   Referring to FIG. 8, one raised portion 5 may be provided for one recessed portion 1 a as in Modification 4 of the chip resistor according to the embodiment of the present invention. Even in this case, it is possible to prevent a short circuit between the side electrodes 4 on both sides. In this case, the raised portion 5 is formed of an insulator.

基本的に凹部1aに隆起部5が形成されていれば側面電極4の短絡は防止することができるが、図1、図7および図8に示すように絶縁基板1のブレイクを阻害しないようにするために、必要最小限の領域に隆起部5を形成することが好ましい。   Basically, if the raised portion 5 is formed in the concave portion 1a, the side electrode 4 can be prevented from being short-circuited. However, as shown in FIGS. 1, 7, and 8, the break of the insulating substrate 1 is not hindered. In order to achieve this, it is preferable to form the raised portion 5 in the minimum necessary area.

次に、本発明の一実施の形態のチップ抵抗器の製造方法について説明する。
図9を参照して、まず、たとえばセラミックからなる素材基板100が準備される。素材基板100の上面には第1溝(縦溝)11と第2溝(横溝)12が形成されている。第1溝11は一方向(縦方向)に延びるように形成されており、第2溝12は一方向に交差する他方向(横方向)に延びるように形成されている。第1溝11および第2溝12は、素材基板100を形成する際に金型に設けられた凸部によって成形された後に焼成されて形成される。なお、第1溝11および第2溝12は、焼成後の素材基板100の上面にレーザー光を照射することによって形成されてもよい。
Next, a manufacturing method of the chip resistor according to the embodiment of the present invention will be described.
Referring to FIG. 9, first, a material substrate 100 made of ceramic, for example, is prepared. A first groove (vertical groove) 11 and a second groove (lateral groove) 12 are formed on the upper surface of the material substrate 100. The first groove 11 is formed to extend in one direction (longitudinal direction), and the second groove 12 is formed to extend in another direction (lateral direction) intersecting with one direction. The first groove 11 and the second groove 12 are formed by being baked after being formed by the convex portions provided in the mold when the material substrate 100 is formed. In addition, the 1st groove | channel 11 and the 2nd groove | channel 12 may be formed by irradiating a laser beam to the upper surface of the raw material substrate 100 after baking.

第1溝11および第2溝12によって区画された個々の領域が1つのチップ抵抗器の絶縁基板1(図1)となる。つまり、素材基板100は、第1溝11および第2溝12によって区画される1つのチップ抵抗器の絶縁基板1が縦方向および横方向に並べられて一体化されて構成されている。なお、素材基板100の最外周にはチップ抵抗器が形成されない余白部が一体的に形成されている。   Each region defined by the first groove 11 and the second groove 12 becomes an insulating substrate 1 (FIG. 1) of one chip resistor. That is, the material substrate 100 is configured by integrating the insulating substrate 1 of one chip resistor, which is partitioned by the first groove 11 and the second groove 12, in the vertical direction and the horizontal direction. Note that a blank portion where no chip resistor is formed is integrally formed on the outermost periphery of the material substrate 100.

また、後述するように、第2溝12に沿ってダイシング加工させることによって1つのチップ抵抗器が他方向に並べられて一体化された帯状絶縁基板10(図13)が形成される。本実施の一形態のチップ抵抗器の製造方法では素材基板100が準備された状態から製造が開始されているが、帯状絶縁基板10が準備された状態から製造が開始されてもよい。つまり、短冊状の帯状絶縁基板10が準備され、以下の工程が進められてもよい。   Further, as will be described later, by performing dicing along the second groove 12, a strip-like insulating substrate 10 (FIG. 13) in which one chip resistor is aligned and integrated in the other direction is formed. In the chip resistor manufacturing method of the present embodiment, the manufacturing is started from the state in which the material substrate 100 is prepared. However, the manufacturing may be started from the state in which the strip-shaped insulating substrate 10 is prepared. That is, the strip-shaped strip-shaped insulating substrate 10 may be prepared and the following steps may be performed.

図10を参照して、素材基板100の第2溝12を一方向に跨ぐように銀を主成分とする導電性ペーストがスクリーン印刷によって塗布される。その後、この導電性ペーストが焼成されて上面電極2が形成される。このようにして、素材基板100の上面において、1つのチップ抵抗器の両端部となる位置に上面電極2が形成される。これにより、帯状絶縁基板10の一方向の両端部の上面上に上面電極2が複数形成される。   Referring to FIG. 10, a conductive paste mainly composed of silver is applied by screen printing so as to straddle second groove 12 of material substrate 100 in one direction. Thereafter, the conductive paste is baked to form the upper surface electrode 2. In this way, the upper surface electrode 2 is formed on the upper surface of the material substrate 100 at positions that are both ends of one chip resistor. Thereby, a plurality of upper surface electrodes 2 are formed on the upper surfaces of both end portions in one direction of the strip-shaped insulating substrate 10.

図11を参照して、第1溝11と第2溝12に囲まれた領域内で一方向に向かい合う上面電極2の一部に重なるように上面電極2の材料ペーストがスクリーン印刷によって塗布される。その後、この材料ペーストが焼成されて抵抗体3が形成される。このようにして、素材基板100の上面において、1つのチップ抵抗器の中央部に上面電極2をつなぐように抵抗体3が形成される。これにより、帯状絶縁基板10の上面上に上面電極2と接するように一方向に延びる抵抗体3が複数形成される。   Referring to FIG. 11, the material paste of upper surface electrode 2 is applied by screen printing so as to overlap a part of upper surface electrode 2 facing in one direction within the region surrounded by first groove 11 and second groove 12. . Thereafter, the material paste is baked to form the resistor 3. In this way, the resistor 3 is formed on the upper surface of the material substrate 100 so as to connect the upper surface electrode 2 to the center of one chip resistor. Thereby, a plurality of resistors 3 extending in one direction so as to be in contact with the upper surface electrode 2 are formed on the upper surface of the strip-shaped insulating substrate 10.

なお、上記では上面電極2が形成された後に抵抗体3が形成される場合について説明したが、上面電極2および抵抗体3の形成される順番はこれに限定されない。つまり、抵抗体3が先に形成され、次いで上面電極2が形成されてもよい。   In addition, although the case where the resistor 3 was formed after the upper surface electrode 2 was formed was described above, the order in which the upper surface electrode 2 and the resistor 3 are formed is not limited to this. That is, the resistor 3 may be formed first, and then the upper surface electrode 2 may be formed.

また、下面電極8(図6)が形成される場合には、上面電極2が形成された後、または上面電極2が形成される前に上面電極2と同様に下面電極8が形成される。   When the lower surface electrode 8 (FIG. 6) is formed, the lower surface electrode 8 is formed in the same manner as the upper surface electrode 2 after the upper surface electrode 2 is formed or before the upper surface electrode 2 is formed.

図12を参照して、抵抗体3を覆うようにアンダーコート6a(図2)の材料となるガラスペーストがスクリーン印刷によって塗布される。これと同時に、1つのチップ抵抗器の両端部の位置において、第1溝11上に隆起部5の材料となるガラスペーストがスクリーン印刷によって塗布される。その後、これらのガラスペーストが焼成されてアンダーコート6aと隆起部5とが同時に形成される。これにより、第1溝11上に隆起部5が複数形成される。   Referring to FIG. 12, a glass paste as a material for undercoat 6a (FIG. 2) is applied by screen printing so as to cover resistor 3. At the same time, glass paste as a material of the raised portion 5 is applied on the first groove 11 by screen printing at the positions of both end portions of one chip resistor. Thereafter, these glass pastes are baked to form the undercoat 6a and the raised portions 5 at the same time. Thereby, a plurality of raised portions 5 are formed on the first groove 11.

また、これらのガラスコートは同じ材料であってもよい。これにより、アンダーコート6aと隆起部5とが一括して形成される。その後、アンダーコート6aに抵抗値を調整するためにレーザ光の照射などによってトリミング溝が形成される。これにより抵抗値が所定値になるようにトリミング調整が行われる。   These glass coats may be made of the same material. Thereby, the undercoat 6a and the raised part 5 are formed in a lump. Thereafter, a trimming groove is formed on the undercoat 6a by laser irradiation or the like in order to adjust the resistance value. Thereby, trimming adjustment is performed so that the resistance value becomes a predetermined value.

アンダーコート6aを覆うようにトップコート6b(図2)の材料となるガラスペーストまたは樹脂ペーストがスクリーン印刷によって塗布される。その後、ガラスペーストの場合にはこのガラスペーストが焼成されてトップコート6bが形成される。また樹脂ペーストの場合にはこの樹脂ペーストが固化されてトップコート6bが形成される。このようにして、抵抗体3を覆うようにカバーコート6が形成される。1つのチップ抵抗器を構成する領域内にカバーコート6がそれぞれ形成されるため、カバーコート6が第1溝11および第2溝12上に形成されない。このため、カバーコート6によってチップ抵抗器の分割が妨げれらない。   A glass paste or a resin paste as a material of the top coat 6b (FIG. 2) is applied by screen printing so as to cover the undercoat 6a. Thereafter, in the case of a glass paste, the glass paste is baked to form the top coat 6b. In the case of a resin paste, the resin paste is solidified to form a top coat 6b. In this way, the cover coat 6 is formed so as to cover the resistor 3. Since the cover coat 6 is formed in each region constituting one chip resistor, the cover coat 6 is not formed on the first groove 11 and the second groove 12. For this reason, the cover coat 6 does not prevent the chip resistors from being divided.

なお、ミドルコート6c(図5)が形成される場合には、アンダーコート6aを覆うようにミドルコート6cの材料となるガラスペーストがスクリーン印刷によって塗布される。その後、このガラスペーストが焼成されてミドルコート6cが形成される。この後、ミドルコート6cを覆うようにトップコート6bが形成される。   When the middle coat 6c (FIG. 5) is formed, a glass paste as a material for the middle coat 6c is applied by screen printing so as to cover the undercoat 6a. Thereafter, the glass paste is baked to form the middle coat 6c. Thereafter, a top coat 6b is formed so as to cover the middle coat 6c.

続いて、第2溝12に沿ってダイシング加工されることによって、図12中P1部で示される帯状絶縁基板10が分割される。またダイシング加工に替えて、第2溝12に沿ってブレイクされることによって帯状絶縁体基板10が分割されてもよい。   Subsequently, the strip-shaped insulating substrate 10 indicated by P1 in FIG. 12 is divided by dicing along the second groove 12. Further, instead of dicing, the strip-shaped insulator substrate 10 may be divided by breaking along the second grooves 12.

図13および図14を参照して、帯状絶縁基板10の一方向の端面が一方ずつ側面電極4の電極材料4aである導電性ペースト上に接触するように、帯状絶縁基板10は図中矢印方向に移動する。そして、テーブル20上に載置された電極材料4aに帯状絶縁基板10の端面を一方ずつ浸漬(ディップ)させることによって、帯状絶縁基板10の両端面に電極材料4aが塗布される。帯状絶縁基板1の端面を電極材料4aに浸漬させると第1溝11を電極材料4aが這い上がるが、隆起部5によって第1溝11が塞がれているため、電極材料4aは隆起部5より上方へ這い上がることができない。このため、隆起部5によって第1溝11で電極材料4aが繋がることが防がれる。なお、電極材料4aは隆起部5の絶縁基板1の一方向の端面側の一部を覆うように塗布されていてもよい。なお、ディップに替えてローラで端面に導電性ペーストが塗布されてもよい。この場合でも電極材料4aの這い上がりの可能性があるので隆起部5を設ける必要がある。   Referring to FIG. 13 and FIG. 14, the strip-shaped insulating substrate 10 is in the direction of the arrow in the drawing so that the end faces in one direction of the strip-shaped insulating substrate 10 are in contact with the conductive paste that is the electrode material 4 a of the side electrode 4 one by one. Move to. And the electrode material 4a is apply | coated to the both end surfaces of the strip | belt-shaped insulating substrate 10 by immersing the end surface of the strip | belt-shaped insulating substrate 10 one by one in the electrode material 4a mounted on the table 20. FIG. When the end surface of the strip-shaped insulating substrate 1 is immersed in the electrode material 4 a, the electrode material 4 a crawls up in the first groove 11, but since the first groove 11 is blocked by the raised portion 5, the electrode material 4 a Can't crawl up further. For this reason, it is prevented that the electrode material 4a is connected by the 1st groove | channel 11 by the protruding part 5. FIG. In addition, the electrode material 4a may be applied so as to cover a part of the protruding portion 5 on the end surface side in one direction of the insulating substrate 1. The conductive paste may be applied to the end surface with a roller instead of the dip. Even in this case, there is a possibility that the electrode material 4a creeps up, so it is necessary to provide a raised portion 5.

この導電性ペーストが焼成されて帯状絶縁基板10の一方向の両端面に側面電極4がそれぞれ形成される。側面電極4は、帯状絶縁基板10の上面および下面の一部を覆うように形成される。なお、側面電極4は隆起部5の絶縁基板1の一方向の端面側の一部を覆うように形成されてもよい。   The conductive paste is baked to form the side electrodes 4 on both end faces in one direction of the strip-like insulating substrate 10. The side electrode 4 is formed so as to cover a part of the upper surface and the lower surface of the strip-shaped insulating substrate 10. Note that the side electrode 4 may be formed so as to cover a part of the protruding portion 5 on the end surface side in one direction of the insulating substrate 1.

続いて、第1溝11に沿ってダイシング加工またはブレイクされて帯状絶縁基板10が図14中P2で示される個々のチップ抵抗器に分割される。これにより、チップ抵抗器の各々が上面電極2と抵抗体3と側面電極4と隆起部5とを有するように帯状絶縁基板10が第1溝11に沿って分割される。側面電極4の表面に、ニッケルめっき層に半田めっき層または錫めっき層を重ねるようにめっき層7が形成される。これにより、図1に示すチップ抵抗器が形成される。   Subsequently, dicing or breaking is performed along the first groove 11 to divide the strip-like insulating substrate 10 into individual chip resistors indicated by P2 in FIG. Thereby, the strip-shaped insulating substrate 10 is divided along the first groove 11 so that each of the chip resistors has the upper surface electrode 2, the resistor 3, the side surface electrode 4, and the raised portion 5. A plating layer 7 is formed on the surface of the side electrode 4 so that a solder plating layer or a tin plating layer is superimposed on the nickel plating layer. Thereby, the chip resistor shown in FIG. 1 is formed.

なお、第1溝11および第2溝12は、素材基板100の下面に形成されていてもよい。下面から見て上面と重なる位置に第1溝11および第2溝12は形成されている。これにより、上面および下面の両方で第1溝および第2溝12の位置で素材基板100の厚みが薄くなるためチップ抵抗器の分割が容易になる。この場合、下面における側面電極4同士の導通を防止するために下面の第1溝11にも隆起部5が形成されていることが好ましい。   The first groove 11 and the second groove 12 may be formed on the lower surface of the material substrate 100. The first groove 11 and the second groove 12 are formed at positions overlapping the upper surface when viewed from the lower surface. Thereby, since the thickness of the material substrate 100 becomes thin at the positions of the first groove and the second groove 12 on both the upper surface and the lower surface, the chip resistor can be easily divided. In this case, it is preferable that the raised portion 5 is also formed in the first groove 11 on the lower surface in order to prevent conduction between the side surface electrodes 4 on the lower surface.

さらに、図15〜図20を参照して、1つのチップ抵抗器が形成される様子について説明する。図15〜図20では、各図(A)は図2に対応する断面図であり、各図(B)は図3に対応する断面図である。   Furthermore, a state where one chip resistor is formed will be described with reference to FIGS. 15-20, each figure (A) is sectional drawing corresponding to FIG. 2, Each figure (B) is sectional drawing corresponding to FIG.

図15(A)および(B)に示すように、絶縁基板1の上面上の両端部に上面電極2が形成される。その後、図16(A)および(B)に示すように、絶縁基板1の上面上に一対の上面電極2間にわたって抵抗体3が形成される。次いで、図17(A)および(B)に示すように、抵抗体3を覆うようにアンダーコート6aが形成される。また、絶縁基板1の凹部1a上に隆起部5が形成される。隆起部5は絶縁基板1の上面より高い位置まで形成される。隆起部5は凹部1aを埋めるように形成される。その後、図18(A)および(B)に示すように、アンダーコート6a上にトップコート6bが形成される。次いで、図19(A)および(B)に示すように、絶縁基板1の両側面を覆うようにそれぞれ側面電極4が形成される。その後、図20(A)および(B)に示すように、側面電極4を覆うようにめっき層7が形成される。   As shown in FIGS. 15A and 15B, the upper surface electrodes 2 are formed at both ends on the upper surface of the insulating substrate 1. Thereafter, as shown in FIGS. 16A and 16B, a resistor 3 is formed on the upper surface of the insulating substrate 1 between the pair of upper surface electrodes 2. Next, as shown in FIGS. 17A and 17B, an undercoat 6 a is formed so as to cover the resistor 3. Further, the raised portion 5 is formed on the concave portion 1 a of the insulating substrate 1. The raised portion 5 is formed up to a position higher than the upper surface of the insulating substrate 1. The raised portion 5 is formed to fill the recess 1a. Thereafter, as shown in FIGS. 18A and 18B, a top coat 6b is formed on the undercoat 6a. Next, as shown in FIGS. 19A and 19B, the side electrodes 4 are formed so as to cover both side surfaces of the insulating substrate 1. Thereafter, as shown in FIGS. 20A and 20B, a plating layer 7 is formed so as to cover side electrode 4.

なお、隆起部5となるペーストが印刷される際のペーストの粘度によっては、隆起部5が第1溝11に完全に埋め込まれず、第1溝11内面と隆起部5との間に隙間が生じる場合も発生し得る。しかし、この場合でも、隆起部5によって側面電極4の電極材料が第1溝11を流れることを抑制することができるため側面電極4の短絡を抑制する効果は十分にある。   Note that, depending on the viscosity of the paste when the paste that becomes the raised portion 5 is printed, the raised portion 5 is not completely embedded in the first groove 11, and a gap is formed between the inner surface of the first groove 11 and the raised portion 5. Cases can also occur. However, even in this case, since the electrode material of the side electrode 4 can be prevented from flowing through the first groove 11 by the raised portion 5, the effect of suppressing the short-circuit of the side electrode 4 is sufficient.

また、樹脂、ガラスに限らず、トップコート6bは通常黒色などに着色されている。そのためトップコート6bと同時に隆起部5を形成するよりもアンダーコート6aと同時に隆起部5を形成することが好ましい。   Further, the top coat 6b is usually colored black or the like, not limited to resin and glass. Therefore, it is preferable to form the raised portion 5 simultaneously with the undercoat 6a rather than forming the raised portion 5 simultaneously with the top coat 6b.

次に、本発明の作用効果について比較例と対比して説明する。
図21および図22を参照して、比較例では隆起部5が形成されていない。そのため、側面電極4が形成される際に、帯状絶縁基板10の一方向の端面が電極材料4aに浸漬されると、第1溝11を電極材料4aが這い上がる。これにより、第1溝11に電極材料4aが流れ込み、第1溝11で電極材料4aがつながる。この状態で電極材料4aが焼成されることによって側面電極4同士が繋がった状態で形成される。このため、側面電極4同士が導通する。なお、第1溝11で側面電極4が完全に繋がらない場合でも側面電極4上に形成されるめっき層8を介して側面電極4同士が導通することがある。
Next, the effect of the present invention will be described in comparison with a comparative example.
With reference to FIG. 21 and FIG. 22, the raised portion 5 is not formed in the comparative example. Therefore, when the side surface electrode 4 is formed and the end surface in one direction of the strip-shaped insulating substrate 10 is immersed in the electrode material 4 a, the electrode material 4 a scoops up the first groove 11. As a result, the electrode material 4 a flows into the first groove 11, and the electrode material 4 a is connected in the first groove 11. In this state, the electrode material 4a is baked to form the side electrodes 4 in a connected state. For this reason, the side surface electrodes 4 are electrically connected. Even when the side electrodes 4 are not completely connected by the first grooves 11, the side electrodes 4 may be electrically connected to each other through the plating layer 8 formed on the side electrodes 4.

それに対して、本発明の一実施の形態チップ抵抗器では、絶縁基板1の上面の凹部1a上に隆起部5が形成されているため、側面電極4の電極材料が隆起部5を超えて凹部1aを流れることを抑制することができる。これにより、凹部1aを介して側面電極4の電極材料4aが繋がることによって側面電極4同士が電気的に接続されることを防ぐことができる。このため、側面電極4同士の導通を防止することができる。   On the other hand, in the chip resistor according to one embodiment of the present invention, since the raised portion 5 is formed on the recessed portion 1a on the upper surface of the insulating substrate 1, the electrode material of the side electrode 4 is recessed beyond the raised portion 5. It can suppress flowing through 1a. Thereby, it can prevent that the side electrodes 4 are electrically connected by connecting the electrode material 4a of the side electrode 4 via the recessed part 1a. For this reason, conduction between the side electrodes 4 can be prevented.

本発明の一実施の形態チップ抵抗器では、隆起部5は絶縁基板1の上面より高い位置に達するように形成されているため、側面電極4の電極材料4aが隆起部5を超えて凹部1aを流れることをさらに抑制することができる。   In the chip resistor according to the embodiment of the present invention, since the raised portion 5 is formed so as to reach a position higher than the upper surface of the insulating substrate 1, the electrode material 4a of the side electrode 4 extends beyond the raised portion 5 to form the recess 1a. Can be further suppressed.

本発明の一実施の形態チップ抵抗器では、隆起部5は絶縁基板1の上面の一方向の両端部に形成されているため、絶縁基板1の上面の両端部で、側面電極4の電極材料4aが隆起部5を超えて凹部1aを流れることを抑制することができる。これにより、凹部1aでの側面電極4の電極材料4a同士の間隔を十分に保持することができる。   In the chip resistor according to the embodiment of the present invention, since the raised portions 5 are formed at both ends in one direction on the upper surface of the insulating substrate 1, the electrode material of the side electrode 4 is formed at both ends of the upper surface of the insulating substrate 1. It can suppress that 4a flows over the recessed part 1a exceeding the protruding part 5. FIG. Thereby, the space | interval of the electrode materials 4a of the side electrode 4 in the recessed part 1a can fully be hold | maintained.

本発明の一実施の形態チップ抵抗器では、隆起部5は側面電極4と接触するように形成されているため、隆起部5が側面電極4と接触することによって側面電極4の電極材料4aが隆起部5を超えて凹部に流れることを抑制することができる。   In the chip resistor according to the embodiment of the present invention, since the raised portion 5 is formed so as to contact the side electrode 4, the electrode material 4 a of the side electrode 4 is formed by the raised portion 5 coming into contact with the side electrode 4. It can suppress flowing into a recessed part exceeding the protruding part 5. FIG.

本発明の一実施の形態チップ抵抗器では、隆起部5の材料は絶縁体からなるため、隆起部5で側面電極4を絶縁することができる。   In the chip resistor according to the embodiment of the present invention, since the material of the raised portion 5 is made of an insulator, the side electrode 4 can be insulated by the raised portion 5.

本発明の一実施の形態チップ抵抗器では、隆起部5の材料はガラスおよび樹脂の少なくともいずれかを含むため、隆起部5を容易に製造することができる。   In the chip resistor according to the embodiment of the present invention, since the material of the raised portion 5 includes at least one of glass and resin, the raised portion 5 can be easily manufactured.

本発明の一実施の形態チップ抵抗器では、隆起部5は可視光に対して透明な材料で形成されているため、意匠性を確保しながら隆起部5が凹部1a上に形成されていることも視認できる。これにより信頼性を向上することができる。   In the chip resistor according to the embodiment of the present invention, since the raised portion 5 is formed of a material that is transparent to visible light, the raised portion 5 is formed on the recess 1a while ensuring the design. Is also visible. Thereby, reliability can be improved.

本発明の一実施の形態チップ抵抗器では、抵抗体3を覆うカバーコート6をさらに備え、カバーコート6と隆起部5とは同じ材料で形成されているため、カバーコート6によって抵抗体3を保護することができる。また、カバーコート6と隆起部5とを一括して形成することができるので生産性を向上することができる。   In one embodiment of the present invention, the chip resistor further includes a cover coat 6 that covers the resistor 3, and the cover coat 6 and the raised portion 5 are formed of the same material. Can be protected. Further, since the cover coat 6 and the raised portion 5 can be formed at a time, productivity can be improved.

本発明の一実施の形態チップ抵抗器の製造方法では、帯状絶縁基板10の上面の第1溝11上に隆起部5が複数形成されているため、帯状絶縁基板10の両側面を電極材料4a上に接触させた際に、電極材料4aが隆起部5を超えて第1溝11を流れることを抑制することができる。これにより、第1溝11を介して電極材料4aが繋がることによって側面電極4同士が電気的に接続されることを防ぐことができる。このため、側面電極4同士の導通を防止することができる。   In the chip resistor manufacturing method according to an embodiment of the present invention, since the plurality of raised portions 5 are formed on the first groove 11 on the upper surface of the strip-shaped insulating substrate 10, both side surfaces of the strip-shaped insulating substrate 10 are formed on the electrode material 4a. It is possible to prevent the electrode material 4a from flowing through the first groove 11 beyond the raised portion 5 when brought into contact with the upper portion. Thereby, it can prevent that the side electrodes 4 are electrically connected by the electrode material 4a being connected via the 1st groove | channel 11. FIG. For this reason, conduction between the side electrodes 4 can be prevented.

本発明の一実施の形態チップ抵抗器の製造方法では、抵抗体3を覆うようにカバーコート6が形成され、カバーコート6と隆起部5とは同時に形成される。このため、カバーコート6によって抵抗体3を保護することができる。また、カバーコート6と隆起部5とを同時に形成することができるので生産性を向上することができる。   In the manufacturing method of the chip resistor according to the embodiment of the present invention, the cover coat 6 is formed so as to cover the resistor 3, and the cover coat 6 and the raised portion 5 are formed simultaneously. For this reason, the resistor 3 can be protected by the cover coat 6. Further, since the cover coat 6 and the raised portion 5 can be formed at the same time, productivity can be improved.

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。   The embodiment disclosed this time should be considered as illustrative in all points and not restrictive. The scope of the present invention is defined by the terms of the claims, rather than the description above, and is intended to include any modifications within the scope and meaning equivalent to the terms of the claims.

本発明は、側面電極を備えたチップ抵抗器およびその製造方法に特に有利に適用され得る。   The present invention can be applied particularly advantageously to a chip resistor having a side electrode and a manufacturing method thereof.

1 絶縁基板、1a 凹部、2 上面電極、3 抵抗体、4 側面電極、4a 電極材料、5 隆起部、6 カバーコート、6a アンダーコート、6b トップコート、6c ミドルコート、7 めっき層、8 下面電極、10 帯状絶縁基板、11 第1溝(溝)、12 第2溝、20 テーブル、100 素材基板。   DESCRIPTION OF SYMBOLS 1 Insulation board | substrate, 1a Recessed part, 2 Upper surface electrode, 3 Resistor, 4 Side electrode, 4a Electrode material, 5 Raised part, 6 Cover coat, 6a Undercoat, 6b Top coat, 6c Middle coat, 7 Plating layer, 8 Lower surface electrode DESCRIPTION OF SYMBOLS 10 Strip | belt-shaped insulated substrate, 11 1st groove | channel (groove), 12 2nd groove | channel, 20 Table, 100 material board | substrate.

Claims (10)

上面の一方向と交差する他方向の両縁に前記一方向に延びる凹部を有する絶縁基板と、
前記絶縁基板の前記上面上に形成された抵抗体と、
前記抵抗体と電気的に接続され、かつ前記絶縁基板の前記上面上に形成された上面電極と、
前記上面電極と電気的に接続されており、かつ前記絶縁基板の一方向の両側面をそれぞれ覆うように形成された側面電極と、
前記凹部上に形成された隆起部とを備えた、チップ抵抗器。
An insulating substrate having recesses extending in one direction on both edges in the other direction intersecting with one direction on the upper surface;
A resistor formed on the upper surface of the insulating substrate;
An upper surface electrode electrically connected to the resistor and formed on the upper surface of the insulating substrate;
Side electrodes that are electrically connected to the upper surface electrode and are formed so as to respectively cover both side surfaces of the insulating substrate in one direction;
A chip resistor comprising a raised portion formed on the recess.
前記隆起部は前記上面より高い位置に達するように形成されている、請求項1に記載のチップ抵抗器。   The chip resistor according to claim 1, wherein the raised portion is formed to reach a position higher than the upper surface. 前記隆起部は前記上面の前記一方向の両端部に形成されている、請求項1または2に記載のチップ抵抗器。   3. The chip resistor according to claim 1, wherein the raised portions are formed at both end portions of the upper surface in the one direction. 前記隆起部は前記側面電極と接触するように形成されている、請求項1〜3のいずれかに記載のチップ抵抗器。   The chip resistor according to claim 1, wherein the raised portion is formed so as to be in contact with the side electrode. 前記隆起部の材料は絶縁体からなる、請求項1〜4のいずれかに記載のチップ抵抗器。   The chip resistor according to claim 1, wherein the material of the raised portion is made of an insulator. 前記隆起部の材料はガラスおよび樹脂の少なくともいずれかを含む、請求項5に記載のチップ抵抗器。   The chip resistor according to claim 5, wherein the material of the raised portion includes at least one of glass and resin. 前記隆起部は可視光に対して透明な材料で形成されている、請求項1〜6のいずれかに記載のチップ抵抗器。   The chip resistor according to claim 1, wherein the raised portion is made of a material transparent to visible light. 前記抵抗体を覆うカバーコートをさらに備え、
前記カバーコートと前記隆起部とは同じ材料で形成されている、請求項1〜7のいずれかに記載のチップ抵抗器。
Further comprising a cover coat covering the resistor,
The chip resistor according to claim 1, wherein the cover coat and the raised portion are formed of the same material.
上面の一方向に延びる溝を有する帯状絶縁基板を準備する工程と、
前記帯状絶縁基板の前記一方向の両端部の前記上面上に上面電極を複数形成する工程と、
前記帯状絶縁基板の前記上面上に前記上面電極と接するように前記一方向に延びる抵抗体を複数形成する工程と、
前記溝上に隆起部を複数形成する工程と、
前記帯状絶縁基板の前記一方向の両側面を電極材料上に接触させることによって側面電極をそれぞれ形成する工程と、
各々が前記上面電極と前記抵抗体と前記隆起部と前記側面電極を有するように前記帯状絶縁基板を前記溝に沿って分割する工程とを備えた、チップ抵抗器の製造方法。
Preparing a strip-shaped insulating substrate having a groove extending in one direction on the upper surface;
Forming a plurality of upper surface electrodes on the upper surface of both end portions in one direction of the strip-shaped insulating substrate;
Forming a plurality of resistors extending in one direction so as to be in contact with the upper surface electrode on the upper surface of the strip-shaped insulating substrate;
Forming a plurality of raised portions on the groove;
Forming each side electrode by bringing both side surfaces in the one direction of the strip-shaped insulating substrate into contact with an electrode material;
A method of manufacturing a chip resistor, comprising: dividing the strip-like insulating substrate along the groove so that each has the upper surface electrode, the resistor, the raised portion, and the side electrode.
前記抵抗体を覆うようにカバーコートを形成する工程をさらに備え、
前記カバーコートと前記隆起部とは同時に形成される、請求項9に記載のチップ抵抗器の製造方法。
Further comprising a step of forming a cover coat so as to cover the resistor,
The method for manufacturing a chip resistor according to claim 9, wherein the cover coat and the raised portion are formed simultaneously.
JP2011255080A 2011-11-22 2011-11-22 Chip resistor and manufacturing method of the same Pending JP2013110304A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011255080A JP2013110304A (en) 2011-11-22 2011-11-22 Chip resistor and manufacturing method of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011255080A JP2013110304A (en) 2011-11-22 2011-11-22 Chip resistor and manufacturing method of the same

Publications (1)

Publication Number Publication Date
JP2013110304A true JP2013110304A (en) 2013-06-06

Family

ID=48706770

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011255080A Pending JP2013110304A (en) 2011-11-22 2011-11-22 Chip resistor and manufacturing method of the same

Country Status (1)

Country Link
JP (1) JP2013110304A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017069441A (en) * 2015-09-30 2017-04-06 Koa株式会社 Chip resistor

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0677001A (en) * 1992-08-28 1994-03-18 Kyocera Corp Chip-like electronic component and manufacture thereof
JPH10172815A (en) * 1996-12-06 1998-06-26 Tateyama Kagaku Kogyo Kk Manufacture of thick film chip part
JP2000195701A (en) * 1998-12-24 2000-07-14 Matsushita Electric Ind Co Ltd Rectangular chip resistor and manufacturing method
JP2001143903A (en) * 1999-11-16 2001-05-25 Matsushita Electric Ind Co Ltd Resistor and its manufacturing method
JP2001237102A (en) * 2000-02-25 2001-08-31 Matsushita Electric Ind Co Ltd Electronic component and its manufacturing method
JP2002231505A (en) * 2001-02-06 2002-08-16 Kamaya Denki Kk Chip resistor and its manufacturing method
JP2004288808A (en) * 2003-03-20 2004-10-14 Matsushita Electric Ind Co Ltd Manufacturing method for resistor

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0677001A (en) * 1992-08-28 1994-03-18 Kyocera Corp Chip-like electronic component and manufacture thereof
JPH10172815A (en) * 1996-12-06 1998-06-26 Tateyama Kagaku Kogyo Kk Manufacture of thick film chip part
JP2000195701A (en) * 1998-12-24 2000-07-14 Matsushita Electric Ind Co Ltd Rectangular chip resistor and manufacturing method
JP2001143903A (en) * 1999-11-16 2001-05-25 Matsushita Electric Ind Co Ltd Resistor and its manufacturing method
JP2001237102A (en) * 2000-02-25 2001-08-31 Matsushita Electric Ind Co Ltd Electronic component and its manufacturing method
JP2002231505A (en) * 2001-02-06 2002-08-16 Kamaya Denki Kk Chip resistor and its manufacturing method
JP2004288808A (en) * 2003-03-20 2004-10-14 Matsushita Electric Ind Co Ltd Manufacturing method for resistor

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017069441A (en) * 2015-09-30 2017-04-06 Koa株式会社 Chip resistor
WO2017057248A1 (en) * 2015-09-30 2017-04-06 Koa株式会社 Chip resistor
US10276285B2 (en) 2015-09-30 2019-04-30 Koa Corporation Chip resistor

Similar Documents

Publication Publication Date Title
JP7382451B2 (en) chip resistor
JP7385358B2 (en) chip resistor
US7882621B2 (en) Method for making chip resistor components
JP3846312B2 (en) Method for manufacturing multiple chip resistors
WO2014109224A1 (en) Chip resistor
JP5706186B2 (en) Chip resistor and manufacturing method thereof
US8854175B2 (en) Chip resistor device and method for fabricating the same
US20230274861A1 (en) Chip resistor
JP2013110304A (en) Chip resistor and manufacturing method of the same
US10276285B2 (en) Chip resistor
JP4046178B2 (en) Chip resistor and manufacturing method thereof
JP2016207698A (en) Chip resistor and manufacturing method therefor
WO2017033793A1 (en) Chip resistor and method for manufacturing chip resistor
JP2017228701A (en) Chip resistor and mounting structure of the same
JP2013197002A (en) Circuit protection element
JP4875327B2 (en) Manufacturing method of chip resistor
US10410771B2 (en) Chip resistor and method for producing chip resistor
JP4729398B2 (en) Chip resistor
KR101771822B1 (en) Chip resistor and chip resistor assembly
JP2009088368A (en) Method of manufacturing low-resistance chip resistor
JP2012151195A (en) Method for manufacturing chip resistor
JP3913121B2 (en) Method for manufacturing a chip resistor having a low resistance value
KR101538416B1 (en) Chip resistor device and method for fabricating the same
KR101544393B1 (en) Chip resistor device and method for fabricating the same
JP5556196B2 (en) Method for manufacturing circuit protection element

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141113

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150710

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150721

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150917

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160322

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160517

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160809