JP2013106024A - Silicon substrate, manufacturing method therefor, and semiconductor device manufacturing method - Google Patents

Silicon substrate, manufacturing method therefor, and semiconductor device manufacturing method Download PDF

Info

Publication number
JP2013106024A
JP2013106024A JP2011262925A JP2011262925A JP2013106024A JP 2013106024 A JP2013106024 A JP 2013106024A JP 2011262925 A JP2011262925 A JP 2011262925A JP 2011262925 A JP2011262925 A JP 2011262925A JP 2013106024 A JP2013106024 A JP 2013106024A
Authority
JP
Japan
Prior art keywords
silicon substrate
manufacturing
back surface
thickness
range
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011262925A
Other languages
Japanese (ja)
Inventor
Naoshi Adachi
尚志 足立
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to JP2011262925A priority Critical patent/JP2013106024A/en
Publication of JP2013106024A publication Critical patent/JP2013106024A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a silicon substrate suitable for a semiconductor device thin-formed to 50 μm or smaller in a device post-process.SOLUTION: To a device-manufactured silicon substrate, the silicon substrate and the manufacturing method therefor is capable of providing a robust gettering layer by forming the entire rear surface of the silicon substrate, thin-formed in the device post-process by laser irradiation at a predetermined condition, or a portion thereof to be amorphous in a depth direction, or by forming a crystal defect optimized at a predetermined position inside the substrate.

Description

本発明はシリコン基板及びその製造方法に関し、特にマルチチップパッケージ(MCP)やシステムインパッケージ(SiP)などに搭載される半導体デバイス用として好適なシリコン基板及びその製造方法に関する。また、本発明は、MCPやSiPなどのデバイスチップを積層する構造に好適なシリコン基板及び製造方法、並びに、半導体デバイスの製造方法に関する。  The present invention relates to a silicon substrate and a manufacturing method thereof, and more particularly to a silicon substrate suitable for a semiconductor device mounted on a multichip package (MCP), a system in package (SiP), and the like and a manufacturing method thereof. The present invention also relates to a silicon substrate and manufacturing method suitable for a structure in which device chips such as MCP and SiP are stacked, and a semiconductor device manufacturing method.

半導体プロセスにおける問題点の一つとして、シリコン基板中への重金属の混入が挙げられる。シリコン基板の表面側に形成されるデバイス領域へ重金属が拡散した場合、ポーズタイム不良、リテンション不良、接合リーク不良及び酸化膜の絶縁破壊といったデバイス特性に著しい悪影響をもたらす。このため、シリコン基板に混入した重金属がデバイス領域に拡散するのを抑制するため、ゲッタリング法を採用するのが一般的である。  One problem in the semiconductor process is the mixing of heavy metals into the silicon substrate. When heavy metal diffuses into the device region formed on the surface side of the silicon substrate, device characteristics such as a pause time failure, a retention failure, a junction leak failure, and an oxide dielectric breakdown are significantly adversely affected. For this reason, in order to suppress the heavy metal mixed in the silicon substrate from diffusing into the device region, the gettering method is generally adopted.

前工程でデバイス作製されたシリコン基板は、次にシリコン基板の薄型化、ダイシング、ワイヤーボンディング、樹脂封止など行う後工程へと移る。後工程でも重金属の混入は存在するが、これまで特に重視されていなかった。これは、デバイス後工程の初期段階においてシリコン基板の裏面を研削除去する際に生じたスクラッチ、クラック、非晶質などを含む研削痕が強力なゲッタリング作用をしていたからである。  The silicon substrate on which the device is manufactured in the previous process is then transferred to a subsequent process in which the silicon substrate is thinned, dicing, wire bonding, resin sealing, and the like are performed. Even in the post-process, heavy metal contamination is present but has not been particularly emphasized so far. This is because grinding marks including scratches, cracks, and amorphous material generated when the back surface of the silicon substrate is ground and removed in the initial stage of the device post-process had a strong gettering action.

しかしながら、最終チップ厚みは年々薄型化しており、特にMCP搭載されるチップは50μm以下に薄型化されることが多く、製品によっては25μm以下まで薄型化され、将来的には10μm以下とも予測されている。しかし、チップの抗折強度は、チップ厚の二乗に反比例するために薄型化の進展はワレやカケ問題を顕在化させることになる。更に裏面研削でのスクラッチ、クラックは裏面近傍に非常に大きな残留応力を生じさせるために薄型化されたシリコン基板の反りを増大させるばかりでなくワレやカケを助長することになる。従って、研削痕を除去させるために研磨工程を新たに追加して残留応力を低減(ストレスリリーフ)させる方法が採用されるようになった。  However, the final chip thickness has been reduced year by year, and in particular, the chip mounted on the MCP is often reduced to 50 μm or less, and depending on the product, it has been reduced to 25 μm or less, and is expected to be 10 μm or less in the future. Yes. However, since the bending strength of the chip is inversely proportional to the square of the chip thickness, the progress of thinning will cause cracking and chipping problems. Further, scratches and cracks in the back surface grinding generate extremely large residual stress in the vicinity of the back surface, which not only increases the warpage of the thinned silicon substrate but also promotes cracks and chips. Accordingly, a method of reducing the residual stress (stress relief) by newly adding a polishing step to remove grinding marks has been adopted.

ところが、研削痕の除去はゲッタリング源を失う事になり且つ薄型化されたシリコン基板はイントリンシック・ゲッタリング(IG)層の厚みも薄いことから十分なゲッタリング効果が期待できなくなる。すなわち、チップ抗折強度とゲッタリング効率は、トレードオフの関係になっている。  However, removal of the grinding traces loses the gettering source, and the thinned silicon substrate has a thin intrinsic gettering (IG) layer, so that a sufficient gettering effect cannot be expected. That is, the chip bending strength and the gettering efficiency are in a trade-off relationship.

従って、薄型半導体デバイスにおいては、裏面研削の後に研削痕を完全に除去しないような研磨を施して僅かにスクラッチやクラックなどを残す方法や完全研磨後にサイズの小さな砥石にて新たに弱い研削痕を付与させる方法が取られている。しかし、いずれの手法を適用してもゲッタリング効果および残留応力の低減は十分ではない。  Therefore, in thin semiconductor devices, polishing that does not completely remove the grinding marks after backside grinding to leave slight scratches or cracks, etc. The method of giving is taken. However, even if any method is applied, the gettering effect and the reduction of the residual stress are not sufficient.

半導体シリコン基板にレーザー光を照射してシリコン基板内部にアモルファス領域を含む改質領域を形成させるゲッタリング方法が特開2003−264194号に開示されている。また、特開2010−98107号と特開2010−98106号にも同じ手法でのゲッタリング方法が開示されている。  Japanese Patent Laid-Open No. 2003-264194 discloses a gettering method in which a semiconductor silicon substrate is irradiated with laser light to form a modified region including an amorphous region inside the silicon substrate. Japanese Patent Laid-Open Nos. 2010-98107 and 2010-98106 also disclose gettering methods using the same technique.

特開2003−264194号によればシリコン基板の一方の面から長波長のレーザー光を照射し基板内部に集光点を合わせて多光子吸収による改質領域を形成させる方法であり、集光点のレーザーパワー密度が1×10W/cm以上且つパルス幅が1μm以下の条件で多光子吸収を起こさせる。これにより得られた改質領域は、ゲッタリング効果を具備する。一方、特開2010−98107号にもシリコン基板に対して長波長のレーザー光を照射して基板内部に同じく多光子吸収による結晶欠陥を形成する方法が開示されている。これら開示されているレーザーパワー密度は、特開2003−264194号で100J/cm、特開2010−98107号では最大で5100J/cmになっている。従って、いずれの手法も欠陥領域が、100μm以上のサイズで巨大化しており必然的に結晶欠陥周辺の応力も非常に大きくなる。これら結晶欠陥は、デバイス作製プロセスによる熱処理で該応力を緩和するために転位を吐き出し、この転位が表面まで貫通してデバイス特性を劣化させる。特に、最近のデバイスプロセスではフラッシュランプアニールやレーザースパイクアニールプロセスが多用されており、これらプロセスはデバイス作製面であるシリコン基板表面近傍に莫大な応力を発生させるため転位は容易にデバイス作製面まで貫通しデバイス特性を劣化させる。従い、チップ厚みが100μm以下の薄型デバイスには全く適用できないことを示唆している。According to Japanese Patent Laid-Open No. 2003-264194, a method of forming a modified region by multiphoton absorption by irradiating laser light having a long wavelength from one surface of a silicon substrate and aligning the condensing point inside the substrate. The multi-photon absorption is caused under the condition that the laser power density is 1 × 10 8 W / cm 2 or more and the pulse width is 1 μm or less. The modified region thus obtained has a gettering effect. On the other hand, Japanese Patent Application Laid-Open No. 2010-98107 also discloses a method of forming a crystal defect by multiphoton absorption in the substrate by irradiating a silicon substrate with a long wavelength laser beam. These laser power density as disclosed in, 100 J / cm 2 in JP 2003-264194, which up to now 5100J / cm 2 in JP 2010-98107. Accordingly, in any of the methods, the defect region is enlarged with a size of 100 μm or more, and the stress around the crystal defect is inevitably very large. These crystal defects spur out dislocations in order to relieve the stress by heat treatment in the device fabrication process, and the dislocations penetrate to the surface and deteriorate device characteristics. In particular, flash lamp annealing and laser spike annealing processes are frequently used in recent device processes. Since these processes generate enormous stresses near the surface of the silicon substrate, which is the device fabrication surface, dislocations easily penetrate to the device fabrication surface. Degrading device characteristics. Therefore, it is suggested that it cannot be applied to a thin device having a chip thickness of 100 μm or less.

特開2010−98106号記載には、デバイス作製されたシリコン基板の裏面側からレーザー光を照射してデバイス近傍に欠陥を形成させ、更にデバイス後工程でのシリコン基板を薄型化させた後に所定温度にて加熱処理して重金属をゲッタリングさせる方法が開示されている。この手法は、デバイスチップ厚みが50μm以下になることを前提としているが特開2010−98107号と同じレーザーパワー密度にて結晶欠陥を形成していること及びシリコン基板厚みバラツキが±15μm程度あるためにデバイス活性層の直下に正確に結晶欠陥を形成することが困難である。将来、デバイス厚みが10μm前後まで薄型化されると予想されているため本手法を量産適用することは非常に厳しい。更に、結晶欠陥を形成させた後に該シリコン基板を裏面研削により薄型化させて、具体的に温度は記載されていないが、熱処理炉での加熱も行うため生産性の低下やシリコン基板のワレやカケによる歩留低下を招く。  Japanese Patent Application Laid-Open No. 2010-98106 describes that a laser beam is irradiated from the back side of a silicon substrate on which a device is manufactured to form defects near the device, and the silicon substrate in a device post-process is thinned to a predetermined temperature. Discloses a method for gettering heavy metals by heat treatment. This method is based on the premise that the thickness of the device chip is 50 μm or less, but crystal defects are formed at the same laser power density as in Japanese Patent Application Laid-Open No. 2010-98107, and the silicon substrate thickness variation is about ± 15 μm. In addition, it is difficult to accurately form crystal defects directly under the device active layer. In the future, it is expected that the device thickness will be reduced to around 10 μm, so it is very difficult to apply this method to mass production. Further, after forming the crystal defects, the silicon substrate is thinned by back grinding, and the temperature is not specifically described. However, since heating in a heat treatment furnace is also performed, the productivity is reduced, the silicon substrate is cracked, Yield reduction due to chipping.

特開2003−264194号公報JP 2003-264194 A 特開2010−98107号公報JP 2010-98107 A 特開2010−98106号公報JP 2010-98106 A

本発明の目的は、薄型デバイスに対して強力なゲッタリング能力を付与させ信頼性の高いデバイス作製を可能とするシリコン基板及びその製造方法を提供することにある。  An object of the present invention is to provide a silicon substrate and a method of manufacturing the same that can provide a highly reliable device by giving a strong gettering capability to a thin device.

上記課題を解決するため鋭意検討した結果、第一の発明は、デバイス作製されたシリコン基板に対して薄型加工によりシリコン基板の厚みを一定にしてからレーザー光をシリコン基板内部に集光させるため所定の位置に結晶欠陥を形成する事が可能となり、該欠陥サイズも制御しているためデバイス活性層内に結晶欠陥を形成することもなくデバイス信頼性を高めた薄型デバイス作製が可能、第二の発明は、デバイス作製されたシリコン基板を薄型加工した後にレーザー光をシリコン基板裏面に照射し単結晶シリコンをアモルファス化させることにより強力なゲッタリング能力を備え、更に裏面加工起因による応力も低減可能な薄型デバイスの作製が可能であることを見出し、本発明を完成させるに到った。  As a result of diligent studies to solve the above-mentioned problems, the first invention is a predetermined method for condensing a laser beam inside a silicon substrate after making the silicon substrate constant by thinning the silicon substrate manufactured as a device. It is possible to form a crystal defect at the position of the device, and since the defect size is also controlled, it is possible to fabricate a thin device with improved device reliability without forming a crystal defect in the device active layer. The invention provides a powerful gettering capability by thinning the silicon substrate fabricated on the device and then irradiating the back surface of the silicon substrate with a laser beam to make the single crystal silicon amorphous. Further, the stress caused by the back surface processing can be reduced. The present inventors have found that a thin device can be produced and have completed the present invention.

課題を解決するための手段Means for solving the problem

請求項1に記載の発明は、デバイス作製後のシリコン基板に対して裏面研削または研磨によりシリコン基板の厚みを一定した後に裏面側から裏面全面あるいは一部にレーザー光を照射させ基板内部に集光するようにして結晶欠陥を形成させる事を特徴とするシリコン基板及び製造方法である。  According to the first aspect of the present invention, after the silicon substrate after device fabrication is made constant in the thickness of the silicon substrate by back surface grinding or polishing, the entire back surface or a part of the back surface is irradiated with laser light from the back surface to be condensed inside the substrate. Thus, a silicon substrate and a manufacturing method are characterized in that crystal defects are formed.

請求項1に記載の発明によれば、デバイス後工程での裏面研削および研磨は、シリコン基板厚みをモニターリングしながら薄型化しているので厚みバラツキを小さくする事ができる。厚みが一定である為にシリコン基板内部の特定位置に均一にレーザー光を集光できるのでデバイス活性層内への結晶欠陥形成を防止できる。また、欠陥形成後のデバイス作製されたシリコン基板は、それ以降のデバイス作製プロセス、チップ積層後の熱処理や封止樹脂の熱処理、などにより薄型工程で混入した重金属やインターポーザなどの材料から混入する重金属もゲッタリングできるので追加熱処理の必要がなく従来プロセスで実施できる。  According to the first aspect of the present invention, the back surface grinding and polishing in the device post-process are made thin while monitoring the thickness of the silicon substrate, so that the thickness variation can be reduced. Since the thickness is constant, the laser beam can be uniformly focused at a specific position inside the silicon substrate, so that it is possible to prevent the formation of crystal defects in the device active layer. In addition, the silicon substrate on which the device is manufactured after the defect is formed is a heavy metal mixed from a material such as a heavy metal or an interposer mixed in a thin process by a subsequent device manufacturing process, a heat treatment after chip stacking, or a heat treatment of a sealing resin. In addition, since gettering is possible, there is no need for additional heat treatment, and the conventional process can be used.

また、デバイス後工程での熱処理は、300℃前後であるために結晶欠陥起因の転位の運動を無視できるため結晶欠陥サイズを大きくすることもでき強力なゲッタリング源として作用できる。結晶欠陥の形成領域は、シリコン基板全面あるいは一部に形成する事が可能である。先ダイシングプロセスの場合には、研削または研磨後に個別化したチップがバックグラインド用保護テープに貼り付いているため本状態でレーザー照射による結晶欠陥の形成を行っても良い。  In addition, since the heat treatment in the device post-process is around 300 ° C., dislocation motion due to crystal defects can be ignored, so that the crystal defect size can be increased and it can act as a powerful gettering source. The crystal defect formation region can be formed on the entire surface or a part of the silicon substrate. In the case of the prior dicing process, since a chip that has been individualized after grinding or polishing is attached to a protective tape for back grinding, crystal defects may be formed by laser irradiation in this state.

結晶欠陥形成のためのレーザー照射は、従来技術と同様にシリコン基板内部の微小領域を多光子吸収できる条件とする。すなわち、ナノ秒オーダーからフェムト秒オーダーで繰り返し周波数を100KHzオーダーからMHzオーダーにすれば良く、シリコン基板を透過可能な波長域を使用すれば良い。  Laser irradiation for crystal defect formation is performed under conditions that allow multiphoton absorption of a minute region inside a silicon substrate as in the prior art. That is, the repetition frequency may be changed from the order of 100 KHz to the order of MHz from the nanosecond order to the femtosecond order, and a wavelength range that can be transmitted through the silicon substrate may be used.

請求項2に記載の発明は、レーザー光出力が、1μJ/cmから100μJ/cmの範囲で形成された結晶欠陥であり該欠陥サイズが0.5μm以上10μm以下の範囲で密度が1×10〜1×10個/cmの範囲とする請求項1記載のシリコン基板及び製造方法である。The invention described in claim 2 is a crystal defect formed with a laser light output in the range of 1 μJ / cm 2 to 100 μJ / cm 2 , and the density is 1 × in the range of the defect size of 0.5 μm to 10 μm. The silicon substrate and the manufacturing method according to claim 1, wherein the range is 10 4 to 1 × 10 8 / cm 2 .

請求項2に記載の発明によれば、厚みが50μm以下となるデバイスチップに対して結晶欠陥サイズが10μm以上であれば結晶欠陥周辺には非常に大きな応力が発生するためチップのワレが生じやすくなる0.5μm以下のサイズでは、レーザー装置のビーム径の限界があり更に小さなサイズの欠陥が形成できない。将来、更なにビーム径が絞れれば0.1μmサイズでもゲッタリング能力があるものと推察する。結晶欠陥を形成する領域は、デバイス活性層に影響を与えない領域であれば如何なる領域でも良く、全面または部分的に結晶欠陥形成を行う。従い、応力の低減およびゲッタリング効果を満足するようにデバイスチップの厚みに依存して適宜結晶欠陥サイズを選択すればよい。  According to the second aspect of the present invention, if a crystal defect size is 10 μm or more with respect to a device chip having a thickness of 50 μm or less, a very large stress is generated around the crystal defect, so that chip cracking is likely to occur. If the size is 0.5 μm or less, there is a limit to the beam diameter of the laser device, and defects having a smaller size cannot be formed. In the future, if the beam diameter is further reduced, it is assumed that even 0.1 μm size has gettering ability. The region where crystal defects are formed may be any region as long as it does not affect the device active layer, and crystal defects are formed entirely or partially. Accordingly, the crystal defect size may be appropriately selected depending on the thickness of the device chip so as to satisfy the stress reduction and the gettering effect.

請求項3に記載の発明は、レーザー光出力が1μJ/cmから100μJ/cmの範囲で形成された結晶変質層から成り層幅が1μm以上10μm以下の範囲である請求項1記載のシリコン基板及び製造方法である。A third aspect of the present invention is the silicon according to the first aspect, comprising a crystal-modified layer formed with a laser light output in the range of 1 μJ / cm 2 to 100 μJ / cm 2 and having a layer width in the range of 1 μm to 10 μm. A substrate and a manufacturing method.

請求項3に記載の発明によれば、レーザー光をシリコン基板面に走査しながら結晶変質層を形成する方法であり請求項2と同様レーザー装置のビーム径の限界によりシリコン基板の厚みに対して0.5μm以上10μmの厚みにする。面方向に対する結晶欠陥層幅は全面または部分的に形成を行う。これも応力の低減およびゲッタリング効果を満足するようにデバイスチップの厚みに依存して適宜結晶欠陥層幅を選択すればよい。  According to a third aspect of the present invention, there is provided a method for forming a crystalline alteration layer while scanning the surface of a silicon substrate with laser light. Similar to the second aspect, the thickness of the silicon substrate is limited by the limit of the beam diameter of the laser device. The thickness is 0.5 μm or more and 10 μm. The crystal defect layer width with respect to the plane direction is formed entirely or partially. In this case, the width of the crystal defect layer may be appropriately selected depending on the thickness of the device chip so as to satisfy the stress reduction and the gettering effect.

結晶欠陥サイズに関して、従来技術のレーザーパワー密度は、100J/cmから5100J/cmであるが欠陥サイズあるいは結晶欠陥層を制御するためにレーザーパワー密度を低くする、そのためレーザー装置コストも低減出来る。Respect crystal defect size, laser power density of the prior art is a 5100J / cm 2 from 100 J / cm 2 to reduce the laser power density to control the defect size or crystal defect layer, therefore the laser device cost can be reduced .

レーザー照射の工程は、薄型加工後からダイシング工程後までに実施すれば良い。例えば、バックグラインドテープ剥離後、裏面ダイシング用テープ貼り付け前もしくは後、更にはダイシング工程などでも良い。特に、短パルス幅のレーザーを使用しているレーザーダイシング装置であれば、デバイス作製面からレーザー光を入射してダイシングを行っているが光学系の改造や基板反転機構を搭載すれば裏面側からのレーザー照射も可能となる。但し、ダイシング用テープやダイアタッチフイルムが、シリコン基板の裏面に貼り付けられているため上記フイルムを透過するレーザー光であればダイシングと結晶欠陥形成が同一装置で出来る。  The laser irradiation process may be performed after the thinning process and after the dicing process. For example, after the back grind tape is peeled off, before or after applying the back surface dicing tape, a dicing process may be performed. In particular, in the case of a laser dicing machine that uses a laser with a short pulse width, dicing is performed by injecting laser light from the device fabrication surface. It is also possible to perform laser irradiation. However, since a dicing tape or a die attach film is attached to the back surface of the silicon substrate, dicing and crystal defect formation can be performed by the same apparatus as long as the laser light transmits the film.

従来法の改善として、工程数が増えるがデバイス作製後のシリコン基板の厚みを測定してから本発明のレーザー照射条件を適用すればデバイス活性層直下に結晶欠陥層を形成させることが可能となり薄型デバイスに適用可能であることも記載しておく。  As an improvement of the conventional method, the number of steps increases, but if the laser irradiation conditions of the present invention are applied after measuring the thickness of the silicon substrate after device fabrication, it becomes possible to form a crystal defect layer directly under the device active layer. Also note that it is applicable to the device.

請求項4に記載の発明は、デバイス作製後のシリコン基板に対して裏面研削後または研磨を行った後に裏面側からのレーザー光を照射してシリコン基板裏面をアモルファス化させる事を特徴とするシリコン基板及び製造方法である。  The invention according to claim 4 is characterized in that the back surface of the silicon substrate after the device fabrication is ground or polished and then irradiated with laser light from the back surface to make the back surface of the silicon substrate amorphous. A substrate and a manufacturing method.

請求項4に記載の発明によれば、デバイス作製されたシリコン基板表面にバックグラインド用保護テープを貼り付けた後に該シリコン基板の裏面を研削または研磨する。その後、所定の条件でシリコン裏面をレーザー光照射させ極表層の単結晶シリコンをアモルファス化させる。アモルファスシリコンは、ゲッタリング能力が高いために以降のデバイス工程で混入した重金属および研削・研磨時に混入した重金属も確実にゲッタリングできる。更に、加工起因により裏面近傍に最大応力を生じさせているが極表層の加工痕をアモルファス化させるため応力の低減ができる利点もある。  According to the fourth aspect of the present invention, after the back-grinding protective tape is attached to the surface of the silicon substrate on which the device is manufactured, the back surface of the silicon substrate is ground or polished. Thereafter, the back surface of the silicon is irradiated with laser light under a predetermined condition to amorphize the single crystal silicon on the extreme surface layer. Since amorphous silicon has a high gettering capability, it is possible to reliably getter heavy metals mixed in subsequent device processes and heavy metals mixed during grinding and polishing. Furthermore, the maximum stress is generated in the vicinity of the back surface due to processing, but there is also an advantage that the stress can be reduced because the processing marks on the extreme surface layer are made amorphous.

レーザー照射条件としては、短波長から長波長まで幅広く使用できる。但し、アモルファス化が起こるためにはパルス幅がフェムト秒オーダー以下での極短時間照射と高い繰り返し周波数が必要であり、レーザー出力は1mJ/cmから1000mJ/cmの範囲とする。As laser irradiation conditions, it can be used widely from a short wavelength to a long wavelength. However, in order for amorphization to occur, an extremely short time irradiation with a pulse width of the femtosecond order or less and a high repetition frequency are required, and the laser output is in the range of 1 mJ / cm 2 to 1000 mJ / cm 2 .

請求項5に記載の発明は、アモルファス層の厚みが5nm以上200nm以下の範囲である請求項4記載のシリコン基板及び製造方法である。  Invention of Claim 5 is a silicon substrate and manufacturing method of Claim 4 whose thickness of an amorphous layer is the range of 5 nm or more and 200 nm or less.

請求項5に記載の発明によれば、アモルファス層厚みが5nm以下ではゲッタリング効果が低く200nm以上では単結晶シリコンからアモルファス層への変質に長時間要するため生産性の低下を招く。好ましくは、レーザー光の波長を長波長側にすれば成長速度を速くできるため生産性向上につながる。  According to the invention described in claim 5, when the amorphous layer thickness is 5 nm or less, the gettering effect is low, and when the amorphous layer thickness is 200 nm or more, it takes a long time to change from single crystal silicon to the amorphous layer, resulting in a decrease in productivity. Preferably, if the wavelength of the laser beam is set to the long wavelength side, the growth rate can be increased, leading to an improvement in productivity.

本発明をより具体的に説明すると、第一の発明は、デバイス作製されたシリコン基板にバックグラインド用保護テープを貼り付けて裏面研削あるいは研磨を施した後、本発明の製造方法にて裏面側からレーザー光を基板内部に集光させて結晶欠陥を形成させることにより強力なゲッタリング効果を具備させる事が可能となる。従来技術と比較して、研削または研磨後の厚みを均一にした後にレーザー照射するために所定の深さに結晶欠陥を形成できるため薄型化されたデバイスでも活性層内に該欠陥を形成する事が無く、結晶欠陥サイズも最適化しているためデバイス特性の劣化を引き起こさない。更に、追加熱処理も必要としないので製造コストも低減できる。  The present invention will be described more specifically. In the first invention, a backgrinding protective tape is applied to a silicon substrate on which a device is manufactured, and then backside grinding or polishing is performed. Therefore, it is possible to provide a powerful gettering effect by condensing the laser beam inside the substrate to form crystal defects. Compared with the prior art, crystal defects can be formed at a predetermined depth for laser irradiation after the thickness after grinding or polishing is made uniform. Therefore, even in a thinned device, the defects are formed in the active layer. And the crystal defect size is optimized, so that the device characteristics are not deteriorated. Further, since no additional heat treatment is required, the manufacturing cost can be reduced.

第二の発明は、デバイス作製されたシリコン基板にバックグラインド用保護テープを貼り付けた状態で裏面研削あるいは研磨を施した後、本発明の製造方法にてレーザー光を裏面にフェムト秒オーダーの極短パルスで繰り返し周波数を高くして照射することによりシリコン裏面をアモルファス化させることが出来るため強力なゲッタリング効果を具備させる事が可能となる。また、裏面加工起因により生じる応力も加工痕領域をアモルファス化させることで低減できるためチップ破損も低減できる。  According to a second aspect of the present invention, after back grinding or polishing is performed with a backgrinding protective tape applied to a silicon substrate on which a device is fabricated, a laser beam is applied to the back surface in the femtosecond order by the manufacturing method of the present invention. By irradiating with a short pulse and increasing the repetition frequency, the silicon back surface can be made amorphous, so that a strong gettering effect can be provided. Further, since the stress caused by the back surface processing can be reduced by making the processing mark region amorphous, chip breakage can also be reduced.

発明の効果Effect of the invention

本発明によるシリコン基板及びその製造方法によれば、最終チソプ厚みが100μm以下、更には50μm以下となるデバイス作製されたシリコン基板に対してシリコン裏面表層部または基板内部には強力なゲッタリング源を具備出来るためデバイス後工程での重金属汚染に対するデバイス特性の劣化を抑制でき、デバイス活性層の品質も維持できるため大幅に歩留を改善できる。  According to the silicon substrate and the method of manufacturing the same according to the present invention, a strong gettering source is provided on the surface of the silicon back surface or inside the substrate with respect to the silicon substrate on which the device having a final thickness of 100 μm or less, further 50 μm or less. Since it can be provided, it is possible to suppress deterioration of device characteristics due to heavy metal contamination in the device post-process, and to maintain the quality of the device active layer, so that the yield can be greatly improved.

[比較例1]
直径200mm、厚み625μm、初期酸素濃度が1.1×1018atoms/cm、比抵抗が10Ω・cmから20Ω・cmに調整されたボロンドープのCZ基板を準備した。これらサンプルに対して表面にバックグラインドテープを貼り付け裏面側から#2000の砥石にて研削を行った。更に、裏面側をCMPにて深さ3μm研磨を施し最終厚みを100μmとした。(サンプル1)
[Comparative Example 1]
A boron-doped CZ substrate having a diameter of 200 mm, a thickness of 625 μm, an initial oxygen concentration of 1.1 × 10 18 atoms / cm 3 , and a specific resistance adjusted from 10 Ω · cm to 20 Ω · cm was prepared. A back grind tape was applied to the surface of these samples and ground from the back side with a # 2000 grindstone. Further, the back side was polished by a depth of 3 μm by CMP to a final thickness of 100 μm. (Sample 1)

[比較例2]
比較例1の熱処理前のシリコン基板を用いて700℃で8時間の析出核形成熱処理を施した後に引き続き1000℃で8時間の析出物成長熱処理を施した。これらサンプルに対して表面にバックグラインドテープを貼り付け裏面側から#2000の砥石にて研削を行った。更に、裏面側をCMPにて深さ3μm研磨を施し最終厚みを100μmとした。(サンプル2)
[Comparative Example 2]
The pre-heat treatment silicon substrate of Comparative Example 1 was subjected to precipitation nucleation heat treatment at 700 ° C. for 8 hours, and subsequently subjected to precipitate growth heat treatment at 1000 ° C. for 8 hours. A back grind tape was applied to the surface of these samples and ground from the back side with a # 2000 grindstone. Further, the back side was polished by a depth of 3 μm by CMP to a final thickness of 100 μm. (Sample 2)

サンプル1を用いて裏面側から2.5mmピッチで井桁形状になるようにレーザー光を照射した。レーザー照射条件は、波長1064nm、出力が50μJ/cm、パルス幅20ピコ秒にてシリコン基板表面から深さ10μmの位置にレーザー光を集光させた。(サンプル3)Using Sample 1, laser light was irradiated from the back side so as to form a cross beam shape at a pitch of 2.5 mm. Laser irradiation conditions were such that the laser beam was condensed at a position of 10 μm in depth from the silicon substrate surface with a wavelength of 1064 nm, an output of 50 μJ / cm 2 , and a pulse width of 20 picoseconds. (Sample 3)

サンプル1を用いて裏面側から2.5mmピッチで井桁形状になるようにレーザー光を照射した。レーザー照射条件は、波長1053nm、出力が150mJ/cm、パルス幅100フェムト秒でシリコン裏面を照射した。(サンプル4)Using Sample 1, laser light was irradiated from the back side so as to form a cross beam shape at a pitch of 2.5 mm. Laser irradiation conditions were such that the back surface of the silicon was irradiated with a wavelength of 1053 nm, an output of 150 mJ / cm 2 , and a pulse width of 100 femtoseconds. (Sample 4)

[評価1]
サンプル2、サンプル3から各1枚抜き出してシリコン基板をヘキ開後に選択エッチング(Wright Etching)を施した。サンプル2では表面から35μmより下側に酸素析出物が形成されている事を確認、サンプル3では表面から深さ10μm位置に欠陥が観察された。欠陥サイズは、エッチング評価によるもので直接サイズ観察できないがデバイス表面には突き抜けていないので10μmより小さい事が確認出来た。
[Evaluation 1]
One sample was extracted from each of Sample 2 and Sample 3, and the silicon substrate was cleaved, and then selective etching (Wright Etching) was performed. In sample 2, it was confirmed that oxygen precipitates were formed below 35 μm from the surface, and in sample 3, defects were observed at a depth of 10 μm from the surface. It was confirmed that the defect size was smaller than 10 μm because the defect size was determined by etching evaluation and could not be directly observed, but did not penetrate the device surface.

サンプル4を用いてシリコン基板断面を走査型電子顕微鏡にて観察した。結果、裏面側にアモルファスシリコンが、約45nm成長している事を確認した。    Using the sample 4, the cross section of the silicon substrate was observed with a scanning electron microscope. As a result, it was confirmed that amorphous silicon had grown about 45 nm on the back side.

[評価2]
各サンプルから1枚抜き取り、銅汚染濃度が5.0×1011atoms/cmになるようにシリコン基板裏面側にCu水溶液を塗布させた。得られたサンプルは、ホットプレートにて250℃で30分間サンプル裏面側から加熱してシリコン基板表面まで拡散した銅を全反射蛍光X線にて評価した。サンプル1とサンプル2に関しては、初期汚染濃度の大半の銅濃度を検出した。しかし、サンプル3では4.2×1010atoms/cmの銅濃度、サンプル4に関しては2.5×1010atoms/cmの銅濃度であった。
[Evaluation 2]
One sample was extracted from each sample, and an aqueous Cu solution was applied to the back side of the silicon substrate so that the copper contamination concentration was 5.0 × 10 11 atoms / cm 2 . The obtained sample was heated from 250 ° C. for 30 minutes on the hot plate from the back side of the sample, and copper diffused to the silicon substrate surface was evaluated by total reflection X-ray fluorescence. For Sample 1 and Sample 2, the copper concentration of most of the initial contamination concentration was detected. However, Sample 3 had a copper concentration of 4.2 × 10 10 atoms / cm 2 and Sample 4 had a copper concentration of 2.5 × 10 10 atoms / cm 2 .

Claims (5)

デバイス作製後のシリコン基板に対して裏面研削または研磨によりシリコン基板の厚みを一定した後に裏面側から裏面全面あるいは一部にレーザー光を基板内部に集光して結晶欠陥を形成させる事を特徴とするシリコン基板及び製造方法である。  It is characterized by concentrating the thickness of the silicon substrate on the silicon substrate after device fabrication by grinding or polishing the back surface, and then condensing laser light from the back surface to the entire back surface or part of the substrate to form crystal defects. A silicon substrate and a manufacturing method. レーザー光出力が、1μJ/cmから100μJ/cmの範囲で形成された結晶欠陥であり該欠陥サイズが0.5μm以上10μm以下の範囲で密度が1×10〜1×10個/cmの範囲とする請求項1記載のシリコン基板及び製造方法である。The laser light output is a crystal defect formed in the range of 1 μJ / cm 2 to 100 μJ / cm 2 , and the density is 1 × 10 4 to 1 × 10 8 in the range of the defect size of 0.5 μm to 10 μm. The silicon substrate and the manufacturing method according to claim 1, wherein the range is cm 2 . レーザー光出力が、1μJ/cmから100μJ/cmの範囲で形成された結晶変質層から成り層厚が0.5μm以上10μm以下の範囲である請求項1記載のシリコン基板及び製造方法である。 2. The silicon substrate and the manufacturing method according to claim 1, wherein the laser light output is composed of a crystal modified layer formed in a range of 1 μJ / cm 2 to 100 μJ / cm 2 , and the layer thickness is in a range of 0.5 μm to 10 μm. . デバイス作製後のシリコン基板に対して裏面研削後または研磨を行いストレスリリーフさせた後に裏面側からのレーザー光を照射してシリコン基板裏面をアモルファス化させる事を特徴とするシリコン基板及び製造方法である。  A silicon substrate and a manufacturing method characterized by amorphizing the back surface of a silicon substrate by irradiating a laser beam from the back surface side after applying stress relief by performing back surface grinding or polishing on a silicon substrate after device fabrication . アモルファス層の厚みが5nm以上200nm以下の範囲である請求項4記載のシリコン基板及び製造方法である。  The silicon substrate and the manufacturing method according to claim 4, wherein the amorphous layer has a thickness in a range of 5 nm to 200 nm.
JP2011262925A 2011-11-11 2011-11-11 Silicon substrate, manufacturing method therefor, and semiconductor device manufacturing method Pending JP2013106024A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011262925A JP2013106024A (en) 2011-11-11 2011-11-11 Silicon substrate, manufacturing method therefor, and semiconductor device manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011262925A JP2013106024A (en) 2011-11-11 2011-11-11 Silicon substrate, manufacturing method therefor, and semiconductor device manufacturing method

Publications (1)

Publication Number Publication Date
JP2013106024A true JP2013106024A (en) 2013-05-30

Family

ID=48625323

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011262925A Pending JP2013106024A (en) 2011-11-11 2011-11-11 Silicon substrate, manufacturing method therefor, and semiconductor device manufacturing method

Country Status (1)

Country Link
JP (1) JP2013106024A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017168675A (en) * 2016-03-16 2017-09-21 富士電機株式会社 Semiconductor device and manufacturing method thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017168675A (en) * 2016-03-16 2017-09-21 富士電機株式会社 Semiconductor device and manufacturing method thereof

Similar Documents

Publication Publication Date Title
TWI240965B (en) Semiconductor wafer dividing method and apparatus
TWI637433B (en) Combined wafer production method with laser treatment and temperature-induced stresses
TWI344403B (en) Method for laser and the object to be worked
CN105009253B (en) The manufacture method of semiconductor devices
WO2015186625A1 (en) Method for producing semiconductor having gettering layer, method for manufacturing semiconductor device, and semiconductor device
US20140099777A1 (en) Singulation Processes
US20080026232A1 (en) Monocrystalline Semiconductor Wafer Comprising Defect-Reduced Regions And Method For Producing It
TW200932461A (en) Working object cutting method
TW200936314A (en) Working object grinding method
TWI610357B (en) Wafer processing method
TW201130591A (en) Method for cutting workpiece
US7507640B2 (en) Method for producing silicon wafer
JP5918160B2 (en) Gettering semiconductor wafer and manufacturing method thereof
TW201019494A (en) Photoelectric conversion device manufacturing method and photoelectric conversion device
JP2013106024A (en) Silicon substrate, manufacturing method therefor, and semiconductor device manufacturing method
JP2012038932A (en) Semiconductor wafer thinning method and bonded wafer manufacturing method
JP2012244141A (en) Silicon substrate and method of manufacturing the same, and method of manufacturing semiconductor device
CN110945628B (en) Method for manufacturing laminated element
JP2013084866A (en) Silicon semiconductor device substrate and manufacturing equipment
KR101244352B1 (en) Method for producing silicon wafer, epitaxial wafer and solid imaging device, and apparatus for producing silicon wafer
JP5584959B2 (en) Silicon wafer manufacturing method
CN114207777A (en) Crystal efficient SIC device wafer production
JP7223828B2 (en) Method for manufacturing multilayer element
JP6922851B2 (en) How to form a gettering layer
JP2011003576A (en) Method of manufacturing semiconductor device