JP2012038932A - Semiconductor wafer thinning method and bonded wafer manufacturing method - Google Patents

Semiconductor wafer thinning method and bonded wafer manufacturing method Download PDF

Info

Publication number
JP2012038932A
JP2012038932A JP2010177978A JP2010177978A JP2012038932A JP 2012038932 A JP2012038932 A JP 2012038932A JP 2010177978 A JP2010177978 A JP 2010177978A JP 2010177978 A JP2010177978 A JP 2010177978A JP 2012038932 A JP2012038932 A JP 2012038932A
Authority
JP
Japan
Prior art keywords
semiconductor wafer
wafer
bonded
thinning
embrittlement layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010177978A
Other languages
Japanese (ja)
Inventor
Daisuke Kikuchi
大輔 菊池
Kazunari Kurita
一成 栗田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to JP2010177978A priority Critical patent/JP2012038932A/en
Publication of JP2012038932A publication Critical patent/JP2012038932A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Laser Beam Processing (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor wafer thinning method which is capable of thinning a semiconductor wafer to a desired thickness inexpensively and with a minor mechanical damage and which hardly causes metallic contamination and grinding powder, and to provide a bonded wafer manufacturing method that uses the thinning method.SOLUTION: A semiconductor wafer thinning method comprises an embrittlement layer formation step of irradiating a semiconductor wafer with laser beam while focusing on an inside of the semiconductor wafer and forming an embrittlement layer inside the semiconductor wafer by multiphoton absorption and a thinning step of thinning the semiconductor wafer by separating the semiconductor wafer into two using the embrittlement layer as a starting point. A bonded wafer manufacturing method uses this semiconductor wafer thinning method.

Description

本発明は、半導体ウェーハの薄厚化方法およびその薄厚化方法を利用した貼り合せウェーハの製造方法に関するものである。   The present invention relates to a method for thinning a semiconductor wafer and a method for manufacturing a bonded wafer using the thinning method.

一般に、貼り合せウェーハなどの各種ウェーハの製造工程においては、様々なウェーハ薄厚化技術が用いられている。   In general, various wafer thinning techniques are used in the manufacturing process of various wafers such as bonded wafers.

具体的には、表面に酸化膜を有する活性層用ウェーハ（半導体ウェーハ）を支持基板用ウェーハ上に貼り合わせた後、活性層用ウェーハを薄厚化して貼り合せＳＯＩウェーハを製造する際に活性層用ウェーハを薄厚化する方法として、活性層用ウェーハを研削・研磨する方法や、イオン注入分離法（スマートカット（Ｓｍａｒｔ Ｃｕｔ（登録商標））法）が用いられている。   Specifically, after an active layer wafer (semiconductor wafer) having an oxide film on the surface is bonded onto a support substrate wafer, the active layer wafer is thinned to produce a bonded SOI wafer. As a method for thinning a wafer for an operation, a method for grinding and polishing an active layer wafer and an ion implantation separation method (Smart Cut (registered trademark) method) are used.

ここで、イオン注入分離法とは、活性層用ウェーハの所定の深さ位置に水素やヘリウム等の軽元素イオンを注入してイオン注入層を形成した後に、活性層用ウェーハを支持基板用ウェーハに貼り合わせ、その後、活性層用ウェーハをイオン注入層で剥離して薄厚化する方法である（例えば、特許文献１参照）。   Here, the ion implantation separation method refers to forming an ion implantation layer by implanting light element ions such as hydrogen and helium at a predetermined depth of the active layer wafer, and then converting the active layer wafer into a support substrate wafer. After that, the wafer for active layer is peeled off by an ion implantation layer and thinned (see, for example, Patent Document 1).

特開２００９−２５３１８４号公報JP 2009-253184 A

しかし、研削・研磨により活性層用ウェーハを薄厚化する方法には、研削・研磨された部分が無駄になるので製造コストが高くなってしまうという問題があった。更に、研削・研磨により活性層用ウェーハを薄厚化する場合、活性層用ウェーハに加えられる機械的ダメージが大きく、チッピング等が発生する可能性があり、また、金属汚染や研削粉が発生してしまうという問題もあった。   However, the method of thinning the active layer wafer by grinding / polishing has a problem that the grinding / polishing portion is wasted and the manufacturing cost becomes high. Furthermore, when the thickness of the active layer wafer is reduced by grinding and polishing, the mechanical damage applied to the active layer wafer is large, which may cause chipping, etc., and metal contamination and grinding powder may occur. There was also a problem of end.

また、イオン注入分離法により活性層用ウェーハを薄厚化する方法には、イオン注入に使用する装置が非常に高価であり、製造コストが高くなってしまうという問題があった。また、イオン注入分離法により活性層用ウェーハを薄厚化する場合、イオン注入可能な深さは限られており、活性層用ウェーハの深部にイオン注入層を形成するのは困難なので、支持基板用ウェーハの上に残す活性層用ウェーハの厚みを厚くすることができず、活性層用ウェーハの厚みが限られてしまうという問題もあった。   Further, the method of thinning the active layer wafer by the ion implantation separation method has a problem that the apparatus used for ion implantation is very expensive and the manufacturing cost is increased. In addition, when the thickness of the active layer wafer is reduced by the ion implantation separation method, the depth at which ion implantation is possible is limited, and it is difficult to form an ion implantation layer deep in the active layer wafer. There was also a problem that the thickness of the active layer wafer could not be increased, and the thickness of the active layer wafer was limited.

そこで、本発明は、安価、且つ、少ない機械的ダメージでウェーハを所望の厚さに薄厚化することができ、また、金属汚染や研削粉が発生し難い半導体ウェーハの薄厚化方法、および該薄厚化方法を用いた貼り合せウェーハの製造方法を提供することを目的とする。   Accordingly, the present invention is capable of thinning a wafer to a desired thickness at low cost and with little mechanical damage, and a method for thinning a semiconductor wafer in which metal contamination and grinding powder are hardly generated, and the thinness It aims at providing the manufacturing method of the bonded wafer which used the formation method.

この発明は、上記課題を有利に解決することを目的とするものであり、本発明の半導体ウェーハの薄厚化方法は、半導体ウェーハの内部に焦点を合わせてレーザー光を照射し、多光子吸収により半導体ウェーハの内部に脆化層を形成する脆化層形成工程と、前記脆化層を起点として前記半導体ウェーハを２枚に分離して、半導体ウェーハを薄厚化する薄厚化工程とを含むことを特徴とする。このように、レーザー光を用いて多光子吸収により脆化層を形成し、その後、脆化層を起点として半導体ウェーハを２枚に分離して薄厚化すれば、研削・研磨や、イオン注入を用いることなく半導体ウェーハを薄厚化することができる。従って、イオン注入装置などの高価な装置を用いることなく半導体ウェーハを薄厚化することができるとともに、半導体ウェーハの大部分を研削・研磨して無駄にすることが無い。また、半導体ウェーハの薄厚化時に、半導体ウェーハに加えられる機械的ダメージが少なく、且つ、金属汚染や研削粉が発生し難い。更に、レーザー光の焦点位置を変更することで半導体ウェーハ内部の任意の深さに脆化層を形成し得るので、半導体ウェーハを所望の厚さに薄厚化することができる。   An object of the present invention is to advantageously solve the above-described problems, and a method for thinning a semiconductor wafer according to the present invention focuses on the inside of a semiconductor wafer and irradiates a laser beam to thereby absorb multiphoton absorption. An embrittlement layer forming step for forming an embrittlement layer inside the semiconductor wafer, and a thinning step for separating the semiconductor wafer into two sheets starting from the embrittlement layer and thinning the semiconductor wafer. Features. In this way, if an embrittlement layer is formed by multiphoton absorption using a laser beam, and then the semiconductor wafer is separated into two pieces starting from the embrittlement layer and thinned, grinding / polishing and ion implantation can be performed. The semiconductor wafer can be thinned without using it. Therefore, the thickness of the semiconductor wafer can be reduced without using an expensive apparatus such as an ion implantation apparatus, and most of the semiconductor wafer is not wasted by being ground and polished. Further, when the semiconductor wafer is thinned, the mechanical damage applied to the semiconductor wafer is small, and metal contamination and grinding powder are hardly generated. Furthermore, since the embrittlement layer can be formed at an arbitrary depth inside the semiconductor wafer by changing the focal position of the laser beam, the semiconductor wafer can be thinned to a desired thickness.

ここで、本発明の半導体ウェーハの薄厚化方法は、前記半導体ウェーハが、低指数面を主面とする単結晶ウェーハであり、前記脆化層が前記主面に対して略平行に形成されていることが好ましい。低指数面の主面に対して略平行な面を脆化層が含む場合、半導体ウェーハが脆化層でへき開し易くなるので、半導体ウェーハを容易に薄厚化することができるからである。   Here, in the method for thinning a semiconductor wafer according to the present invention, the semiconductor wafer is a single crystal wafer having a low index surface as a main surface, and the embrittlement layer is formed substantially parallel to the main surface. Preferably it is. This is because, when the embrittlement layer includes a plane substantially parallel to the main surface of the low index plane, the semiconductor wafer is easily cleaved by the embrittlement layer, so that the semiconductor wafer can be easily thinned.

また、本発明の貼り合せウェーハの製造方法は、半導体ウェーハと、支持基板用ウェーハとを貼り合せた後、該半導体ウェーハを薄厚化して貼り合せウェーハを製造する方法であって、半導体ウェーハの内部に焦点を合わせてレーザー光を照射し、多光子吸収により半導体ウェーハの内部に脆化層を形成する脆化層形成工程と、半導体ウェーハと、支持基板用ウェーハとを貼り合せる貼り合せ工程とを行い、次いで、前記脆化層形成工程および前記貼り合せ工程の後に、前記脆化層を起点として前記半導体ウェーハを２枚に分離して、半導体ウェーハを薄厚化する薄厚化工程を行うことを特徴とする。このように、レーザー光を用いて多光子吸収により脆化層を形成し、その後、脆化層を起点として半導体ウェーハを２枚に分離して薄厚化し貼り合せウェーハを製造すれば、研削・研磨や、イオン注入を用いることなく貼り合せウェーハを製造することができる。従って、イオン注入装置などの高価な装置を用いることなく貼り合せウェーハを製造することができるとともに、半導体ウェーハの大部分を研削・研磨して無駄にすることが無い。また、半導体ウェーハを薄厚化して貼り合せウェーハを製造する際に、半導体ウェーハに加えられる機械的ダメージが少なく、且つ、金属汚染や研削粉が発生し難い。更に、レーザー光の焦点位置を変更することで半導体ウェーハ内部の任意の深さに脆化層を形成し得るので、半導体ウェーハを所望の厚さに薄厚化して貼り合せウェーハを製造することができる。なお、本発明においては、脆化層形成工程と貼り合せ工程とは、何れの工程を先に行っても良い。   The bonded wafer manufacturing method of the present invention is a method for manufacturing a bonded wafer by bonding a semiconductor wafer and a support substrate wafer and then thinning the semiconductor wafer. A process of forming an embrittlement layer in the semiconductor wafer by multiphoton absorption and a bonding process of bonding the semiconductor wafer and the support substrate wafer. And then, after the embrittlement layer forming step and the bonding step, performing a thinning step of separating the semiconductor wafer into two sheets starting from the embrittlement layer and thinning the semiconductor wafer. And In this way, if an embrittlement layer is formed by multiphoton absorption using laser light, and then the semiconductor wafer is separated into two pieces starting from the embrittlement layer, the thickness is reduced, and a bonded wafer is manufactured. Alternatively, a bonded wafer can be manufactured without using ion implantation. Accordingly, a bonded wafer can be manufactured without using an expensive apparatus such as an ion implantation apparatus, and most of the semiconductor wafer is not wasted by being ground and polished. Further, when manufacturing a bonded wafer by thinning a semiconductor wafer, mechanical damage applied to the semiconductor wafer is small, and metal contamination and grinding powder are hardly generated. Further, since the embrittlement layer can be formed at an arbitrary depth inside the semiconductor wafer by changing the focal position of the laser beam, the bonded wafer can be manufactured by reducing the thickness of the semiconductor wafer to a desired thickness. . In the present invention, any of the embrittlement layer forming step and the bonding step may be performed first.

ここで、本発明の貼り合せウェーハの製造方法は、前記貼り合せ工程で、前記半導体ウェーハの貼り合せ面と、前記支持基板用ウェーハの貼り合せ面との少なくとも一方をプラズマ処理した後に、半導体ウェーハと、支持基板用ウェーハとを貼り合せることが好ましい。貼り合せ面をプラズマ処理した後に貼り合わせれば、半導体ウェーハと支持基板用ウェーハとを低温で強固に貼り合わせることができるからである。   Here, in the bonded wafer manufacturing method of the present invention, in the bonding step, at least one of the bonded surface of the semiconductor wafer and the bonded surface of the support substrate wafer is subjected to plasma treatment, and then the semiconductor wafer is processed. And a support substrate wafer are preferably bonded together. This is because if the bonding surfaces are bonded after the plasma treatment, the semiconductor wafer and the support substrate wafer can be bonded firmly at a low temperature.

また、本発明の貼り合せウェーハの製造方法は、前記貼り合せ工程と、前記薄厚化工程との間に、貼り合せた半導体ウェーハおよび支持基板用ウェーハを８００℃以上１２００℃以下の温度で熱処理する熱処理工程を含むことが好ましい。８００℃以上１２００℃以下の温度で熱処理すれば、半導体ウェーハと支持基板用ウェーハとの貼り合せをより強固なものとすることができるからである。また、熱処理により、脆化層を起点とした半導体ウェーハの分離が容易になるからである。   Moreover, the manufacturing method of the bonded wafer of this invention heat-processes the bonded semiconductor wafer and wafer for support substrates at the temperature of 800 degreeC or more and 1200 degrees C or less between the said bonding process and the said thinning process. It is preferable to include a heat treatment step. This is because if the heat treatment is performed at a temperature of 800 ° C. or higher and 1200 ° C. or lower, the bonding between the semiconductor wafer and the support substrate wafer can be made stronger. Further, the heat treatment facilitates separation of the semiconductor wafer starting from the embrittled layer.

更に、本発明の貼り合せウェーハの製造方法は、前記半導体ウェーハおよび支持基板用ウェーハの少なくとも一方が、酸化膜または絶縁膜を表面に有することが好ましい。半導体ウェーハおよび支持基板用ウェーハの少なくとも一方が表面に酸化膜または絶縁膜を有していれば、本発明の貼り合せウェーハの製造方法により貼り合せＳＯＩを作製することができるからである。   Furthermore, in the method for producing a bonded wafer of the present invention, it is preferable that at least one of the semiconductor wafer and the support substrate wafer has an oxide film or an insulating film on the surface. This is because if at least one of the semiconductor wafer and the support substrate wafer has an oxide film or an insulating film on the surface, the bonded SOI can be manufactured by the bonded wafer manufacturing method of the present invention.

本発明の半導体ウェーハの薄厚化方法によれば、金属汚染や研削粉を殆ど発生させることなく、安価、且つ、少ない機械的ダメージでウェーハを所望の厚さに薄厚化することができる。また、本発明によれば、該薄厚化方法を用いた貼り合せウェーハの製造方法を提供することができる。   According to the method for thinning a semiconductor wafer of the present invention, the wafer can be thinned to a desired thickness at low cost and with little mechanical damage without generating metal contamination or grinding powder. Moreover, according to this invention, the manufacturing method of the bonded wafer using this thinning method can be provided.

本発明に従う半導体ウェーハの薄厚化方法を示す説明図である。It is explanatory drawing which shows the thinning method of the semiconductor wafer according to this invention. 本発明に従う貼り合せウェーハの製造方法の一例を示す説明図である。It is explanatory drawing which shows an example of the manufacturing method of the bonded wafer according to this invention. 本発明に従う貼り合せウェーハの製造方法の他の例を示す説明図である。It is explanatory drawing which shows the other example of the manufacturing method of the bonded wafer according to this invention.

以下、図面を参照して本発明の実施の形態を説明する。本発明の半導体ウェーハの薄厚化方法は、多光子吸収により半導体ウェーハの内部に脆化層を形成し、該脆化層を起点として半導体ウェーハを分離することにより半導体ウェーハを薄厚化することを特徴とする。また、本発明の貼り合せウェーハの製造方法は、本発明に係る半導体ウェーハの薄厚化方法を利用することを特徴とする。   Embodiments of the present invention will be described below with reference to the drawings. The method of thinning a semiconductor wafer according to the present invention is characterized in that an embrittled layer is formed inside the semiconductor wafer by multiphoton absorption, and the semiconductor wafer is thinned by separating the semiconductor wafer starting from the embrittled layer. And The bonded wafer manufacturing method of the present invention is characterized by utilizing the semiconductor wafer thinning method according to the present invention.

＜半導体ウェーハの薄厚化方法＞
本発明の半導体ウェーハの薄厚化方法では、まず、図１（ａ），（ｂ）に示すように半導体ウェーハ１０の内部に焦点Ｆを合わせてレーザー光Ｌを照射し、多光子吸収により半導体ウェーハの内部に脆化層１１を形成する（脆化層形成工程）。次に、図１（ｃ）に示すように、脆化層１１が形成された半導体ウェーハ１０’を、脆化層１１を起点として２枚に分離し、薄厚化された半導体ウェーハ１０Ａ（以下「薄厚半導体ウェーハ」という。）と、半導体ウェーハ残部１０Ｂとを得る（薄厚化工程）。なお、本発明の半導体ウェーハの薄厚化方法では、半導体ウェーハ１０に対するレーザー光Ｌの照射は、半導体ウェーハ１０の表面側と裏面側の何れの方向から行っても良い。 <Thinner wafer thinning method>
In the method of thinning a semiconductor wafer according to the present invention, first, as shown in FIGS. 1A and 1B, the semiconductor wafer 10 is irradiated with a laser beam L with the focal point F in focus, and the semiconductor wafer is absorbed by multiphoton absorption. The embrittled layer 11 is formed inside (embrittled layer forming step). Next, as shown in FIG. 1C, the semiconductor wafer 10 ′ on which the embrittlement layer 11 is formed is separated into two sheets starting from the embrittlement layer 11, and the semiconductor wafer 10 </ b> A (hereinafter “ And a remaining semiconductor wafer 10B (thinning step). In the method of thinning a semiconductor wafer according to the present invention, the semiconductor wafer 10 may be irradiated with the laser light L from either the front side or the back side of the semiconductor wafer 10.

ここで、本発明の半導体ウェーハの薄厚化方法で薄厚化する半導体ウェーハ１０としては、シリコン、ＧａＡｓ、サファイア、ＧａＮまたはＳｉＣからなる単結晶ウェーハが挙げられる。なお、薄厚化工程における半導体ウェーハ１０’の分離をより容易にする観点からは、半導体ウェーハ１０として、低指数面を主面とする単結晶ウェーハ、例えば主面が（１１０）面、（１００）面または（１１１）面のシリコンウェーハや、主面が（０００１）面または（１１−２０）面のサファイアウェーハ等を用いることが好ましい。低指数面を主面とする単結晶ウェーハの内部に該主面と平行な低指数面を含む脆化層を形成すれば、結晶構造上、脆化層内の低指数面で容易に半導体ウェーハを２枚に分離することができ、分離時に大きな力を半導体ウェーハに加える必要がないからである。   Here, the semiconductor wafer 10 to be thinned by the semiconductor wafer thinning method of the present invention includes a single crystal wafer made of silicon, GaAs, sapphire, GaN or SiC. From the viewpoint of facilitating the separation of the semiconductor wafer 10 ′ in the thinning process, the semiconductor wafer 10 is a single crystal wafer having a low index surface as a main surface, for example, the main surface is a (110) plane, (100) It is preferable to use a silicon wafer having a plane or (111) plane, a sapphire wafer having a (0001) plane or (11-20) plane as a main surface. If an embrittled layer including a low index plane parallel to the main surface is formed inside a single crystal wafer having a low index surface as a main surface, a semiconductor wafer can be easily formed on the low index surface in the embrittled layer due to the crystal structure. This is because it is not necessary to apply a large force to the semiconductor wafer during the separation.

また、レーザー光Ｌとしては、半導体ウェーハ１０の構成材料のバンドギャップＥＧよりも光子のエネルギーｈνが小さいレーザー光を用いることができる。具体的には、半導体ウェーハ１０として単結晶シリコンウェーハを用いる場合には、例えば、波長１０６４ｎｍ、周波数１００ｋＨｚのＮｄ：ＹＡＧレーザーを用いることができる。光子のエネルギーｈνが半導体ウェーハ１０を構成する物質のバンドギャップＥＧよりも小さい（ｈν＜ＥＧ）場合、半導体ウェーハ１０はレーザー光Ｌに対して光学的に透明となり、レーザー光Ｌは、焦点Ｆで集光するまでの通り道となる部分を透過し得るからである。 As the laser light L, it is possible to use the energy hν small laser beam of photons than the band gap E G of the material of the semiconductor wafer 10. Specifically, when a single crystal silicon wafer is used as the semiconductor wafer 10, for example, an Nd: YAG laser having a wavelength of 1064 nm and a frequency of 100 kHz can be used. If the photon energy hv is smaller than the band gap E G of the substance constituting the semiconductor wafer 10 (hv <E G), the semiconductor wafer 10 is optically transparent to the laser beam L, the laser beam L is focused It is because it can permeate | transmit the part used as a path | route until it condenses with F.

更に、レーザー光Ｌの照射条件は、多光子吸収が生じる条件（ｎｈν＞ＥＧ、ｎは２以上の整数）、例えば、焦点Ｆにおける電界強度（レーザー光Ｌがパルス波の場合にはピークパワー密度）が１×１０８Ｗ／ｃｍ２以上で、且つ、パルス幅が１μｓ以下の条件とすることができる。なお、電界強度は１×１０１２Ｗ／ｃｍ２以下であることが好ましく、パルス幅は１〜２００ｎｓであることが好ましい。 Furthermore, the irradiation conditions of the laser light L, multiphoton absorption occurs conditions (nhν> E G, n is an integer of 2 or more), for example, the peak power when the electric field intensity (laser light L at the focal point F of the pulse wave Density) is 1 × 10 8 W / cm 2 or more and the pulse width is 1 μs or less. The electric field strength is preferably 1 × 10 12 W / cm 2 or less, and the pulse width is preferably 1 to 200 ns.

そして、本発明の半導体ウェーハの薄厚化方法の脆化層形成工程では、図１（ａ）に示すように、単一または複数のレーザー光源から、半導体ウェーハ１０の内部の任意の深さ位置に焦点Ｆを合わせたレーザー光Ｌを半導体ウェーハ１０の全面に亘って照射して、図１（ｂ）に示すように、厚さが例えば５０μｍの脆化層１１を形成する。なお、短時間で脆化層を形成する観点からは、複数のレーザー光源を用いることが好ましい。   And in the embrittlement layer formation process of the thinning method of the semiconductor wafer of this invention, as shown to Fig.1 (a), it is arbitrary depth position inside the semiconductor wafer 10 from a single or several laser light source. The entire surface of the semiconductor wafer 10 is irradiated with a laser beam L having a focal point F to form an embrittlement layer 11 having a thickness of 50 μm, for example, as shown in FIG. Note that it is preferable to use a plurality of laser light sources from the viewpoint of forming the embrittlement layer in a short time.

ここで、半導体ウェーハ１０内部の脆化層１１の形成位置は、所望の薄厚半導体ウェーハ１０Ａの厚さに応じて決定することができる。また、レーザー光Ｌの照射範囲は、脆化層１１を起点として半導体ウェーハ１０’を２枚に分離可能であれば、任意の範囲とすることができるが、半導体ウェーハ１０’を脆化層１１で確実に分離させる観点からは、半導体ウェーハ１０の全面に亘ってレーザー光Ｌを照射することが好ましい。なお、レーザー光Ｌの焦点位置は、既知の手法を用いて調整することができ、脆化層１１の厚みは、レーザー光Ｌの照射条件を変更することにより調整することができる。   Here, the formation position of the embrittlement layer 11 inside the semiconductor wafer 10 can be determined according to the desired thickness of the thin semiconductor wafer 10A. Further, the irradiation range of the laser beam L can be any range as long as the semiconductor wafer 10 ′ can be separated into two sheets starting from the embrittlement layer 11, but the semiconductor wafer 10 ′ can be changed to the embrittlement layer 11. Therefore, it is preferable to irradiate the laser beam L over the entire surface of the semiconductor wafer 10 from the viewpoint of ensuring separation. The focal position of the laser beam L can be adjusted using a known method, and the thickness of the embrittlement layer 11 can be adjusted by changing the irradiation condition of the laser beam L.

また、本発明の半導体ウェーハの薄厚化方法の薄厚化工程では、例えば、脆化層１１を形成した半導体ウェーハ１０’の一端部から外部衝撃を与えることで、図１（ｃ）に示すように、一端部から他端部に向かって進むへき開により半導体ウェーハ１０’を薄厚半導体ウェーハ１０Ａと半導体ウェーハ残部１０Ｂとに分離する。なお、薄厚半導体ウェーハ１０Ａおよび半導体ウェーハ残部１０Ｂにはそれぞれ、脆化層の一部（図示せず）が残存しているが、これら脆化層の一部は、研磨や研削、或いは、エッチングなどにより除去することができる。因みに、脆化層１１を起点とした半導体ウェーハ１０’の分離は、外部衝撃の付与に限定されることなく、既知の手法を用いて実施することができる。   Further, in the thinning step of the semiconductor wafer thinning method of the present invention, for example, an external impact is applied from one end of the semiconductor wafer 10 ′ on which the embrittlement layer 11 is formed, as shown in FIG. Then, the semiconductor wafer 10 ′ is separated into the thin semiconductor wafer 10A and the remaining semiconductor wafer 10B by cleaving from one end to the other end. Note that a part of the embrittled layer (not shown) remains in each of the thin semiconductor wafer 10A and the remaining semiconductor wafer 10B, but some of the embrittled layer is polished, ground, etched, or the like. Can be removed. Incidentally, the separation of the semiconductor wafer 10 'starting from the embrittlement layer 11 is not limited to the application of an external impact, and can be performed using a known method.

そして、本発明の半導体ウェーハの薄厚化方法では、レーザー光Ｌを用いて脆化層１１を形成し、該脆化層１１を起点として半導体ウェーハ１０’を２枚に分離して薄厚化しているので、イオン注入装置よりも安価なレーザー照射装置を用いて半導体ウェーハを薄厚化することができる。また、本発明の半導体ウェーハの薄厚化方法では、半導体ウェーハに加えられる機械的ダメージが少なく、且つ、金属汚染や研削粉が発生し難いので、高品質でチッピング等が発生し難い薄厚半導体ウェーハ１０Ａを高い歩留まりで得ることができる。更に、本発明の半導体ウェーハの薄厚化方法では、半導体ウェーハを研磨・研削して薄厚化した場合と異なり、半導体ウェーハ残部１０Ｂは、残存する脆化層の一部を除去した後に半導体ウェーハとして再利用することができるので、半導体ウェーハを無駄にすることが無い。   In the semiconductor wafer thinning method of the present invention, the embrittlement layer 11 is formed using the laser beam L, and the semiconductor wafer 10 ′ is separated into two sheets from the embrittlement layer 11 as a starting point for thinning. Therefore, the thickness of the semiconductor wafer can be reduced using a laser irradiation apparatus that is less expensive than the ion implantation apparatus. Further, in the method for thinning a semiconductor wafer according to the present invention, the mechanical damage applied to the semiconductor wafer is small, and metal contamination and grinding powder are hardly generated. Can be obtained at a high yield. Further, in the semiconductor wafer thinning method of the present invention, unlike the case where the semiconductor wafer is thinned by grinding and grinding, the remaining semiconductor wafer 10B is re-used as a semiconductor wafer after removing a part of the remaining embrittled layer. Since it can be used, the semiconductor wafer is not wasted.

また、本発明の半導体ウェーハの薄厚化方法では、イオン注入分離法（スマートカット法）とは異なり、レーザー光Ｌの焦点Ｆの位置を変更することで脆化層１１を形成する深さを容易に変更することができるので、薄厚半導体ウェーハ１０Ａの厚さを任意の厚さ、例えば５０μｍとすることができる。なお、イオン注入分離法において例えば厚さ５０μｍの薄厚半導体ウェーハを製造し得る深さ位置までイオンを注入するためには、非常に大きなエネルギーが必要であり、コストが高くなるが、本発明の半導体ウェーハの薄厚化方法によれば、イオン注入分離法等と比べて低コスト且つ容易に厚さ５０μｍ程度の薄厚半導体ウェーハ、例えばＭＣＰ(Ｍｕｌｔｉ Ｃｈｉｐ Ｐａｃｋａｇｅ)用のウェーハを製造し得る。   In addition, in the semiconductor wafer thinning method of the present invention, unlike the ion implantation separation method (smart cut method), the depth at which the embrittlement layer 11 is formed can be easily changed by changing the position of the focal point F of the laser light L. Therefore, the thickness of the thin semiconductor wafer 10A can be set to an arbitrary thickness, for example, 50 μm. In the ion implantation separation method, in order to implant ions to a depth position where a thin semiconductor wafer having a thickness of 50 μm, for example, can be manufactured, very large energy is required and the cost becomes high. According to the wafer thinning method, a thin semiconductor wafer having a thickness of about 50 μm, for example, a wafer for MCP (Multi Chip Package) can be easily manufactured at a low cost compared to the ion implantation separation method or the like.

＜貼り合せウェーハの製造方法＞
本発明の貼り合せウェーハの製造方法は、上述した半導体ウェーハの薄厚化方法を利用することを特徴とするものであり、本発明の貼り合せウェーハの製造方法の一例では、まず、図２（ａ），（ｂ）に示すように、半導体ウェーハ１０の内部に焦点Ｆを合わせてレーザー光Ｌを照射し、多光子吸収により半導体ウェーハの内部に脆化層１１を形成する（脆化層形成工程）。次に、図２（ｃ）に示すように、脆化層１１が形成された半導体ウェーハ１０’の貼り合せ面１２と、支持基板用ウェーハ２０の貼り合せ面２１とをプラズマ処理した後に（プラズマ処理工程）、図２（ｄ）に示すように、半導体ウェーハ１０’と、支持基板用ウェーハ２０とを貼り合せる（貼り合せ工程）。そして、任意に熱処理（図示せず）を施した後に、図２（ｅ）に示すように、脆化層１１を起点として支持基板用ウェーハ２０上に貼り付けられた薄厚半導体ウェーハ１０Ａと、半導体ウェーハ残部１０Ｂを分離する（薄厚化工程）。そして最後に、図２（ｆ）に示すように、薄厚半導体ウェーハ１０Ａ上に残存する脆化層の一部（図示せず）を除去して、薄厚半導体ウェーハ１０Ａおよび支持基板用ウェーハ２０からなる貼り合せウェーハ３０を得る。なお、脆化層の一部が残存した半導体ウェーハ残部１０Ｂは、脆化層の一部を除去した後に半導体ウェーハとして再利用に供することができる。 <Method for manufacturing bonded wafer>
The method for producing a bonded wafer according to the present invention is characterized by utilizing the above-described method for thinning a semiconductor wafer. In an example of the method for producing a bonded wafer according to the present invention, first, FIG. ), (B), the laser beam L is irradiated with the focus F inside the semiconductor wafer 10 to form the embrittlement layer 11 inside the semiconductor wafer by multiphoton absorption (embrittlement layer forming step). ). Next, as shown in FIG. 2C, after the plasma processing is performed on the bonding surface 12 of the semiconductor wafer 10 'on which the embrittlement layer 11 is formed and the bonding surface 21 of the support substrate wafer 20 (plasma). 2 (d), the semiconductor wafer 10 ′ and the support substrate wafer 20 are bonded together (bonding process). Then, after arbitrarily performing a heat treatment (not shown), as shown in FIG. 2E, the thin semiconductor wafer 10A attached on the support substrate wafer 20 with the embrittlement layer 11 as a starting point, and the semiconductor The remaining wafer portion 10B is separated (thinning step). Finally, as shown in FIG. 2F, a part (not shown) of the embrittlement layer remaining on the thin semiconductor wafer 10A is removed, and the thin semiconductor wafer 10A and the support substrate wafer 20 are formed. A bonded wafer 30 is obtained. Note that the semiconductor wafer remaining portion 10B in which part of the embrittled layer remains can be reused as a semiconductor wafer after part of the embrittled layer is removed.

ここで、本発明の貼り合せウェーハの製造方法の一例では、半導体ウェーハ１０として、前述した半導体ウェーハの薄厚化方法と同様の半導体ウェーハを用いることができる。また、脆化層形成工程および薄厚化工程、並びに、脆化層の一部の除去は、前述した半導体ウェーハの薄厚化方法と同様にして行うことができる。   Here, in an example of the bonded wafer manufacturing method of the present invention, the semiconductor wafer similar to the semiconductor wafer thinning method described above can be used as the semiconductor wafer 10. Further, the embrittlement layer forming step and the thinning step, and the removal of a part of the embrittlement layer can be performed in the same manner as the above-described thinning method of the semiconductor wafer.

また、本発明の貼り合せウェーハの製造方法の一例では、支持基板用ウェーハ２０として、薄厚化されて強度が低くなった薄厚半導体ウェーハ１０Ａを支持可能なウェーハ、例えばＳｉ、ＳｉＯ２、Ａｌ２Ｏ３、ＧａＡｓ、ＧａＮまたはＳｉＣからなる単結晶ウェーハを用いることができる。 In the example of the bonded wafer manufacturing method of the present invention, the supporting substrate wafer 20 is a wafer capable of supporting the thin semiconductor wafer 10A that has been thinned and reduced in strength, for example, Si, SiO 2 , Al 2 O. 3. A single crystal wafer made of GaAs, GaN or SiC can be used.

ここで、本発明の貼り合せウェーハの製造方法の一例のプラズマ処理工程は、真空チャンバ内に半導体ウェーハ１０’や支持基板用ウェーハ２０を設置し、窒素ガス、アルゴンガス、ヘリウムガス等のプラズマ用ガスをチャンバ内に導入した後、ウェーハの貼り合せ面１２，２１を高周波プラズマに５〜３０秒曝すことにより行うことができる。そして、このプラズマ処理工程では、ウェーハの貼り合せ面１２，２１のＯＨ基が増加して貼り合せ面１２，２１が活性化される。   Here, in the plasma processing step as an example of the method for manufacturing the bonded wafer of the present invention, the semiconductor wafer 10 ′ and the support substrate wafer 20 are installed in a vacuum chamber and used for plasma of nitrogen gas, argon gas, helium gas or the like. After introducing the gas into the chamber, the bonding surfaces 12 and 21 of the wafer can be exposed to high frequency plasma for 5 to 30 seconds. In this plasma processing step, the OH groups on the wafer bonding surfaces 12 and 21 increase and the bonding surfaces 12 and 21 are activated.

また、本発明の貼り合せウェーハの製造方法の一例の貼り合せ工程では、プラズマ処理した半導体ウェーハ１０’の貼り合せ面１２および支持基板用ウェーハ２０の貼り合せ面２１を密着させて貼り合せた後、好ましくは５００℃以下の温度、例えば３００℃以下の温度とすることにより、半導体ウェーハ１０’と支持基板用ウェーハ２０との貼り合せをより強固なものとする。   In the bonding process as an example of the method for manufacturing a bonded wafer according to the present invention, the bonded surface 12 of the plasma-treated semiconductor wafer 10 ′ and the bonded surface 21 of the support substrate wafer 20 are bonded and bonded together. Preferably, the bonding between the semiconductor wafer 10 ′ and the support substrate wafer 20 is made stronger by setting the temperature to 500 ° C. or lower, for example, 300 ° C. or lower.

そして、本発明の貼り合せウェーハの製造方法の一例によれば、レーザー光Ｌを用いて形成した脆化層１１を起点に半導体ウェーハ１０’を２枚に分離して薄厚化し、貼り合せウェーハ３０を作製しているので、イオン注入装置よりも安価なレーザー照射装置を用いて、支持基板用ウェーハ２０上に薄厚半導体ウェーハ１０Ａが貼り合された貼り合せウェーハ３０を製造することができる。また、本発明の貼り合せウェーハの製造方法の一例では、半導体ウェーハ１０’の薄厚化時に、半導体ウェーハ、特に薄厚半導体ウェーハ１０Ａに加えられる機械的ダメージが少なく、且つ、金属汚染や研削粉が発生し難いので、高品質でチッピング等が発生し難い薄厚半導体ウェーハ１０Ａを有する貼り合せウェーハ３０を高い歩留まりで得ることができる。更に、本発明の貼り合せウェーハの製造方法の一例では、貼り合せウェーハの製造時に半導体ウェーハを研磨・研削して薄厚化した場合と異なり、半導体ウェーハ残部１０Ｂは、脆化層の一部を除去した後に半導体ウェーハとして再利用することができるので、半導体ウェーハを無駄にすることが無い。   According to an example of the method for manufacturing a bonded wafer of the present invention, the semiconductor wafer 10 ′ is separated into two sheets starting from the embrittlement layer 11 formed using the laser beam L, and the bonded wafer 30 is thinned. Therefore, the bonded wafer 30 in which the thin semiconductor wafer 10A is bonded onto the support substrate wafer 20 can be manufactured using a laser irradiation apparatus that is less expensive than the ion implantation apparatus. In the example of the bonded wafer manufacturing method of the present invention, when the semiconductor wafer 10 'is thinned, the mechanical damage applied to the semiconductor wafer, particularly the thin semiconductor wafer 10A is small, and metal contamination and grinding powder are generated. Therefore, it is possible to obtain a bonded wafer 30 having a high-quality thin semiconductor wafer 10A that is less susceptible to chipping and the like with high yield. Furthermore, in the example of the method for manufacturing a bonded wafer according to the present invention, unlike the case where the semiconductor wafer is polished and ground to reduce the thickness at the time of manufacturing the bonded wafer, the remaining semiconductor wafer 10B removes a part of the embrittled layer. Since it can be reused as a semiconductor wafer after that, the semiconductor wafer is not wasted.

また、本発明の貼り合せウェーハの製造方法の一例では、イオン注入分離法とは異なり、レーザー光Ｌの焦点Ｆの位置を変更することで脆化層１１を形成する深さを容易に変更することができるので、薄厚半導体ウェーハ１０Ａの厚さを任意の厚さ、例えば５０μｍとすることができる。更に、本発明の貼り合せウェーハの製造方法の一例では、脆化層１１を形成した後に半導体ウェーハ１０’および支持基板用ウェーハ２０を熱処理しているので、半導体ウェーハ１０’を脆化層１１の位置で容易にへき開分離することができる。なお、熱処理により脆化層１１の位置でのへき開が容易になるのは、明らかではないが、脆化層から転位が伸展するためであると推察されている。また、本発明の貼り合せウェーハの製造方法の一例では、プラズマ処理を行った後に半導体ウェーハ１０’と支持基板用ウェーハ２０とを貼り合せているので、比較的低い温度での熱処理により貼り合せを強化することができる。従って、半導体ウェーハ１０と支持基板用ウェーハ２０の材質が互いに異なっていても、熱膨張係数の違いに起因する貼り合せ不良が発生し難い。   Further, in the example of the method for manufacturing a bonded wafer of the present invention, unlike the ion implantation separation method, the depth at which the embrittlement layer 11 is formed is easily changed by changing the position of the focal point F of the laser light L. Therefore, the thickness of the thin semiconductor wafer 10A can be set to an arbitrary thickness, for example, 50 μm. Furthermore, in the example of the method for manufacturing a bonded wafer according to the present invention, the semiconductor wafer 10 ′ and the support substrate wafer 20 are heat-treated after the embrittlement layer 11 is formed. It can be easily cleaved and separated at the position. Although it is not clear that the cleavage at the position of the embrittled layer 11 is facilitated by the heat treatment, it is assumed that the dislocation extends from the embrittled layer. In the example of the bonded wafer manufacturing method of the present invention, since the semiconductor wafer 10 ′ and the support substrate wafer 20 are bonded after the plasma processing, the bonding is performed by a heat treatment at a relatively low temperature. Can be strengthened. Therefore, even if the materials of the semiconductor wafer 10 and the support substrate wafer 20 are different from each other, poor bonding due to the difference in thermal expansion coefficient hardly occurs.

また、本発明の貼り合せウェーハの製造方法の他の例では、図３（ａ）〜（ｆ）に示すように、まず、半導体ウェーハ１０の貼り合せ面１２と、支持基板用ウェーハ２０の貼り合せ面２１とをプラズマ処理した後（プラズマ処理工程）、半導体ウェーハ１０と、支持基板用ウェーハ２０とを貼り合せる（貼り合せ工程）。そして、任意に熱処理（図示せず）を施した後、半導体ウェーハ１０の内部に焦点Ｆを合わせてレーザー光Ｌを照射し、多光子吸収により半導体ウェーハの内部に脆化層１１を形成する（脆化層形成工程）。次に、脆化層１１を起点として支持基板用ウェーハ２０上に貼り付けられた薄厚半導体ウェーハ１０Ａと、半導体ウェーハ残部１０Ｂとを分離し（薄厚化工程）、最後に、薄厚半導体ウェーハ１０Ａ上に残存する脆化層の一部（図示せず）を除去して、薄厚半導体ウェーハ１０Ａおよび支持基板用ウェーハ２０からなる貼り合せウェーハ３０を得る。   In another example of the bonded wafer manufacturing method of the present invention, as shown in FIGS. 3A to 3F, first, the bonded surface 12 of the semiconductor wafer 10 and the support substrate wafer 20 are bonded. The plasma processing is performed on the bonding surface 21 (plasma processing step), and then the semiconductor wafer 10 and the support substrate wafer 20 are bonded (bonding step). Then, after arbitrarily performing a heat treatment (not shown), the semiconductor wafer 10 is irradiated with the laser beam L with the focal point F in focus, and the embrittlement layer 11 is formed inside the semiconductor wafer by multiphoton absorption ( Embrittlement layer forming step). Next, the thin semiconductor wafer 10A attached to the support substrate wafer 20 with the embrittlement layer 11 as a starting point is separated from the remaining semiconductor wafer 10B (thinning step), and finally on the thin semiconductor wafer 10A. A part of the remaining embrittled layer (not shown) is removed to obtain a bonded wafer 30 composed of the thin semiconductor wafer 10A and the support substrate wafer 20.

なお、この本発明の貼り合せウェーハの製造方法の他の例では、プラズマ処理工程、貼り合せ工程、脆化層形成工程、熱処理および薄厚化工程、並びに、脆化層の一部の除去は、前述した貼り合せウェーハの製造方法の一例と同様にして行うことができる。   In another example of the method for manufacturing a bonded wafer according to the present invention, a plasma treatment step, a bonding step, an embrittlement layer forming step, a heat treatment and a thinning step, and removal of a part of the embrittlement layer are performed. This can be performed in the same manner as in the above-described method for manufacturing a bonded wafer.

そして、本発明の貼り合せウェーハの製造方法の他の例によれば、先の一例と同様に、イオン注入装置よりも安価なレーザー照射装置を用いて支持基板用ウェーハ２０上に薄厚半導体ウェーハ１０Ａが貼り合された貼り合せウェーハ３０を製造することができる。また、半導体ウェーハ１０の薄厚化時に、半導体ウェーハ、特に薄厚半導体ウェーハ１０Ａに加えられる機械的ダメージが少なく、且つ、金属汚染や研削粉が発生し難いので、高品質でチッピング等が発生し難い薄厚半導体ウェーハ１０Ａを有する貼り合せウェーハ３０を高い歩留まりで得ることができる。更に、半導体ウェーハ残部１０Ｂは、残存する脆化層の一部を除去した後に半導体ウェーハとして再利用することができるので、半導体ウェーハを無駄にすることが無い。   According to another example of the method for manufacturing a bonded wafer of the present invention, as in the previous example, the thin semiconductor wafer 10A is formed on the support substrate wafer 20 by using a laser irradiation apparatus that is less expensive than the ion implantation apparatus. Thus, a bonded wafer 30 bonded with can be manufactured. Further, when the thickness of the semiconductor wafer 10 is reduced, the mechanical damage applied to the semiconductor wafer, in particular, the thin semiconductor wafer 10A is small, and metal contamination and grinding powder are hardly generated. The bonded wafer 30 having the semiconductor wafer 10A can be obtained with a high yield. Furthermore, since the remaining semiconductor wafer 10B can be reused as a semiconductor wafer after removing a part of the remaining embrittled layer, the semiconductor wafer is not wasted.

また、レーザー光Ｌの焦点Ｆの位置を変更することで脆化層１１を形成する深さを容易に変更することができるので、薄厚半導体ウェーハ１０Ａの厚さを任意の厚さ、例えば５０μｍとすることができる。更に、プラズマ処理を行った後に半導体ウェーハ１０と支持基板用ウェーハ２０とを貼り合せているので、比較的低い温度での熱処理により貼り合せを強化することができる。従って、半導体ウェーハ１０と支持基板用ウェーハ２０の材質が互いに異なっていても、熱膨張係数の違いに起因する貼り合せ不良が発生し難い。また、イオン注入分離法ではイオン注入後にウェーハの貼り合せを行わなければならず、イオン注入時のパーティクルや有機物が貼り合せ界面に残存してボイド欠陥が生じやすいが、この本発明の貼り合せウェーハの製造方法の他の例では、ウェーハを貼り合せた後に脆化層１１を形成しているので、ボイド欠陥が発生し難い。   In addition, since the depth at which the embrittlement layer 11 is formed can be easily changed by changing the position of the focal point F of the laser beam L, the thickness of the thin semiconductor wafer 10A can be set to an arbitrary thickness, for example, 50 μm. can do. Furthermore, since the semiconductor wafer 10 and the support substrate wafer 20 are bonded together after the plasma treatment, the bonding can be strengthened by a heat treatment at a relatively low temperature. Therefore, even if the materials of the semiconductor wafer 10 and the support substrate wafer 20 are different from each other, poor bonding due to the difference in thermal expansion coefficient hardly occurs. In addition, in the ion implantation separation method, wafers must be bonded after ion implantation, and particles and organic substances at the time of ion implantation remain at the bonding interface and easily cause void defects. In another example of this manufacturing method, since the embrittlement layer 11 is formed after bonding the wafers, void defects are unlikely to occur.

なお、本発明の貼り合せウェーハの製造方法は、上記一例および他の例に限定されることなく、本発明の貼り合せウェーハの製造方法には、適宜変更を加えることができる。具体的には、本発明の貼り合せウェーハの製造方法では、プラズマ処理工程を実施することなく、或いは、プラズマ処理工程を実施した後に、貼り合せた半導体ウェーハ１０および支持基板用ウェーハ２０を８００℃以上１２００℃以下の温度で熱処理することで、半導体ウェーハ１０と支持基板用ウェーハ２０との貼り合せをより強固なものとしても良い。なお、熱処理温度が８００℃未満では、十分な接合強度を得ることができない場合があり、１２００℃超では、スリップ（結晶欠陥）が発生し易くなる。   In addition, the manufacturing method of the bonded wafer of this invention is not limited to the said example and another example, A change can be suitably added to the manufacturing method of the bonded wafer of this invention. Specifically, in the bonded wafer manufacturing method of the present invention, the bonded semiconductor wafer 10 and supporting substrate wafer 20 are heated to 800 ° C. without performing the plasma processing step or after performing the plasma processing step. By performing the heat treatment at a temperature of 1200 ° C. or less, the bonding between the semiconductor wafer 10 and the support substrate wafer 20 may be made stronger. If the heat treatment temperature is less than 800 ° C., sufficient bonding strength may not be obtained, and if it exceeds 1200 ° C., slip (crystal defects) is likely to occur.

ここで、本発明の貼り合せウェーハの製造方法では、半導体ウェーハ１０および／または支持基板用ウェーハ２０の少なくとも一方に、酸化膜または絶縁膜を表面に有するシリコンウェーハを使用すれば、貼り合せＳＯＩを製造することができる。なお、シリコンとシリコン酸化膜とではレーザー光に対する屈折率が異なるので、本発明の貼り合せウェーハの製造方法に従い貼り合せＳＯＩを製造する場合、レーザー光の焦点位置の調整を容易にする観点からは、シリコン酸化膜を形成する前に脆化層を形成することが好ましい。更に、本発明の貼り合せウェーハの製造方法では、プラズマ処理を用いて低温でウェーハ同士を貼り合せれば、半導体ウェーハ上に絶縁膜およびデバイスを順次形成し、デバイス上に更に保護膜（絶縁膜）を形成したウェーハを半導体ウェーハ１０として用いて貼り合せウェーハを製造することができる。   Here, in the method for manufacturing a bonded wafer of the present invention, if a silicon wafer having an oxide film or an insulating film on the surface is used as at least one of the semiconductor wafer 10 and / or the support substrate wafer 20, the bonded SOI is formed. Can be manufactured. In addition, since the refractive index with respect to a laser beam differs with silicon and a silicon oxide film, when manufacturing bonded SOI according to the manufacturing method of the bonded wafer of this invention, from a viewpoint which makes easy adjustment of the focal position of a laser beam. It is preferable to form the embrittlement layer before forming the silicon oxide film. Furthermore, in the method for manufacturing a bonded wafer according to the present invention, if wafers are bonded together at a low temperature using plasma treatment, an insulating film and a device are sequentially formed on the semiconductor wafer, and a protective film (insulating film) is further formed on the device. ) Can be used as the semiconductor wafer 10 to produce a bonded wafer.

本発明によれば、金属汚染や研削粉を殆ど発生させることなく、安価、且つ、少ない機械的ダメージで半導体ウェーハを所望の厚さに薄厚化することができる。また、該薄厚化方法を用いた貼り合せウェーハの製造方法を提供することができる。   According to the present invention, it is possible to reduce the thickness of a semiconductor wafer to a desired thickness with little mechanical damage at a low cost without generating almost any metal contamination or grinding powder. Moreover, the manufacturing method of the bonded wafer using this thinning method can be provided.

１０ 半導体ウェーハ
１０’ 半導体ウェーハ（脆化層形成後）
１０Ａ 薄厚半導体ウェーハ
１０Ｂ 半導体ウェーハ残部
１１ 脆化層
１２ 貼り合せ面
２０ 支持基板用ウェーハ
２１ 貼り合せ面
３０ 貼り合せウェーハ
Ｌ レーザー光
Ｆ 焦点 10 Semiconductor wafer 10 'Semiconductor wafer (after embrittlement layer formation)
10A Thin semiconductor wafer 10B Remaining semiconductor wafer 11 Embrittlement layer 12 Bonding surface 20 Support substrate wafer 21 Bonding surface 30 Bonding wafer L Laser beam F Focus

Claims (6)

半導体ウェーハの内部に焦点を合わせてレーザー光を照射し、多光子吸収により半導体ウェーハの内部に脆化層を形成する脆化層形成工程と、
前記脆化層を起点として前記半導体ウェーハを２枚に分離して、半導体ウェーハを薄厚化する薄厚化工程と、
を含むことを特徴とする、半導体ウェーハの薄厚化方法。 An embrittlement layer forming step in which a laser beam is focused on the inside of the semiconductor wafer and an embrittlement layer is formed inside the semiconductor wafer by multiphoton absorption;
A thinning process for separating the semiconductor wafer into two sheets starting from the embrittlement layer, and thinning the semiconductor wafer;
A method for thinning a semiconductor wafer, comprising: 前記半導体ウェーハが、低指数面を主面とする単結晶ウェーハであり、
前記脆化層が前記主面に対して略平行に形成されていることを特徴とする、請求項１に記載の半導体ウェーハの薄厚化方法。 The semiconductor wafer is a single crystal wafer having a low index surface as a main surface,
2. The method of thinning a semiconductor wafer according to claim 1, wherein the embrittlement layer is formed substantially parallel to the main surface. 半導体ウェーハと、支持基板用ウェーハとを貼り合せた後、該半導体ウェーハを薄厚化して貼り合せウェーハを製造する方法であって、
半導体ウェーハの内部に焦点を合わせてレーザー光を照射し、多光子吸収により半導体ウェーハの内部に脆化層を形成する脆化層形成工程と、
半導体ウェーハと、支持基板用ウェーハとを貼り合せる貼り合せ工程とを行い、
次いで、前記脆化層形成工程および前記貼り合せ工程の後に、前記脆化層を起点として前記半導体ウェーハを２枚に分離して、半導体ウェーハを薄厚化する薄厚化工程を行うことを特徴とする、貼り合せウェーハの製造方法。 A method of manufacturing a bonded wafer by bonding a semiconductor wafer and a support substrate wafer, and then thinning the semiconductor wafer,
An embrittlement layer forming step in which a laser beam is focused on the inside of the semiconductor wafer and an embrittlement layer is formed inside the semiconductor wafer by multiphoton absorption;
A bonding process for bonding a semiconductor wafer and a support substrate wafer is performed,
Next, after the embrittlement layer forming step and the bonding step, the semiconductor wafer is separated into two sheets starting from the embrittlement layer, and a thinning step for thinning the semiconductor wafer is performed. , Manufacturing method of bonded wafer. 前記貼り合せ工程で、前記半導体ウェーハの貼り合せ面と、前記支持基板用ウェーハの貼り合せ面との少なくとも一方をプラズマ処理した後に、半導体ウェーハと、支持基板用ウェーハとを貼り合せることを特徴とする、請求項３に記載の貼り合せウェーハの製造方法。   In the bonding step, at least one of the bonding surface of the semiconductor wafer and the bonding surface of the support substrate wafer is subjected to plasma treatment, and then the semiconductor wafer and the support substrate wafer are bonded. The method for producing a bonded wafer according to claim 3. 前記貼り合せ工程と、前記薄厚化工程との間に、貼り合せた半導体ウェーハおよび支持基板用ウェーハを８００℃以上１２００℃以下の温度で熱処理する熱処理工程を含むことを特徴とする、請求項３または４に記載の貼り合せウェーハの製造方法。   4. A heat treatment step of heat-treating the bonded semiconductor wafer and support substrate wafer at a temperature of 800 ° C. or higher and 1200 ° C. or lower between the bonding step and the thinning step. Or the manufacturing method of the bonded wafer of 4. 前記半導体ウェーハおよび支持基板用ウェーハの少なくとも一方が、酸化膜または絶縁膜を表面に有することを特徴とする、請求項３〜５の何れかに記載の貼り合せウェーハの製造方法。   The method for producing a bonded wafer according to claim 3, wherein at least one of the semiconductor wafer and the support substrate wafer has an oxide film or an insulating film on a surface thereof.
JP2010177978A 2010-08-06 2010-08-06 Semiconductor wafer thinning method and bonded wafer manufacturing method Pending JP2012038932A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010177978A JP2012038932A (en) 2010-08-06 2010-08-06 Semiconductor wafer thinning method and bonded wafer manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010177978A JP2012038932A (en) 2010-08-06 2010-08-06 Semiconductor wafer thinning method and bonded wafer manufacturing method

Publications (1)

Publication Number Publication Date
JP2012038932A true JP2012038932A (en) 2012-02-23

Family

ID=45850600

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010177978A Pending JP2012038932A (en) 2010-08-06 2010-08-06 Semiconductor wafer thinning method and bonded wafer manufacturing method

Country Status (1)

Country Link
JP (1) JP2012038932A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015032690A (en) * 2013-08-02 2015-02-16 株式会社ディスコ Processing method of laminated wafer
JP2016119426A (en) * 2014-12-23 2016-06-30 学校法人 名古屋電気学園 Surface processing method and manufacturing method of structure
CN107799406A (en) * 2016-08-31 2018-03-13 英飞凌科技股份有限公司 Method for processed wafer and the method for processing carrier
JP2018107441A (en) * 2016-12-17 2018-07-05 ３−５ パワー エレクトロニクス ゲゼルシャフト ミット ベシュレンクテル ハフツング３−５ Ｐｏｗｅｒ Ｅｌｅｃｔｒｏｎｉｃｓ ＧｍｂＨ MANUFACTURING METHOD OF LAYER STACK CONSISTING OF p+ SUBSTRATE, p-LAYER, n-LAYER AND THIRD LAYER
WO2022190908A1 (en) * 2021-03-09 2022-09-15 東京エレクトロン株式会社 Laminated substrate manufacturing method and substrate processing device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006041430A (en) * 2004-07-30 2006-02-09 Denso Corp Manufacturing method for semiconductor substrate
JP2007317867A (en) * 2006-05-25 2007-12-06 Sumco Corp Manufacturing method of semiconductor substrate
JP2009071287A (en) * 2007-08-17 2009-04-02 Semiconductor Energy Lab Co Ltd Manufacturing method and manufacturing apparatus of semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006041430A (en) * 2004-07-30 2006-02-09 Denso Corp Manufacturing method for semiconductor substrate
JP2007317867A (en) * 2006-05-25 2007-12-06 Sumco Corp Manufacturing method of semiconductor substrate
JP2009071287A (en) * 2007-08-17 2009-04-02 Semiconductor Energy Lab Co Ltd Manufacturing method and manufacturing apparatus of semiconductor device

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015032690A (en) * 2013-08-02 2015-02-16 株式会社ディスコ Processing method of laminated wafer
DE102014215187B4 (en) 2013-08-02 2024-02-29 Disco Corporation Method for processing a layered wafer
JP2016119426A (en) * 2014-12-23 2016-06-30 学校法人 名古屋電気学園 Surface processing method and manufacturing method of structure
CN107799406A (en) * 2016-08-31 2018-03-13 英飞凌科技股份有限公司 Method for processed wafer and the method for processing carrier
CN107799406B (en) * 2016-08-31 2022-09-02 英飞凌科技股份有限公司 Method for processing wafer and method for processing carrier
JP2018107441A (en) * 2016-12-17 2018-07-05 ３−５ パワー エレクトロニクス ゲゼルシャフト ミット ベシュレンクテル ハフツング３−５ Ｐｏｗｅｒ Ｅｌｅｃｔｒｏｎｉｃｓ ＧｍｂＨ MANUFACTURING METHOD OF LAYER STACK CONSISTING OF p+ SUBSTRATE, p-LAYER, n-LAYER AND THIRD LAYER
WO2022190908A1 (en) * 2021-03-09 2022-09-15 東京エレクトロン株式会社 Laminated substrate manufacturing method and substrate processing device

Similar Documents

Publication Publication Date Title
TWI637433B (en) Combined wafer production method with laser treatment and temperature-induced stresses
KR102599962B1 (en) Method for manufacturing composite wafer with oxide single crystal thin film
JP6371761B2 (en) Techniques for forming optoelectronic devices
JP5420968B2 (en) Manufacturing method of bonded wafer
JP5643509B2 (en) SOS substrate manufacturing method with reduced stress
AU2009314986B2 (en) SOI substrate manufacturing method
US9837301B2 (en) Method for producing hybrid substrates, and hybrid substrate
JP6049571B2 (en) Method for manufacturing composite substrate having nitride semiconductor thin film
TW201448262A (en) Techniques for forming optoelectronic devices
JP2010161359A (en) Method of manufacturing laminated wafer
JP2010278338A (en) Sos substrate low in defect density in proximity of interface
JP2009252755A (en) Manufacturing method of soi substrate
JP2012038932A (en) Semiconductor wafer thinning method and bonded wafer manufacturing method
JP2004140266A (en) Manufacturing method for thin film layer wafer and thin film layer
US20230187255A1 (en) Semiconductor device and manufacturing method of semiconductor device
TW202243061A (en) Method for the separation of structures from a substrate
JP2014003320A (en) Sos substrate with low surface defect density in proximity of interface

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130121

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140304

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140701