JP2010161359A - Method of manufacturing laminated wafer - Google Patents
Method of manufacturing laminated wafer Download PDFInfo
- Publication number
- JP2010161359A JP2010161359A JP2009281876A JP2009281876A JP2010161359A JP 2010161359 A JP2010161359 A JP 2010161359A JP 2009281876 A JP2009281876 A JP 2009281876A JP 2009281876 A JP2009281876 A JP 2009281876A JP 2010161359 A JP2010161359 A JP 2010161359A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor substrate
- bonded
- bonded wafer
- bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Pressure Welding/Diffusion-Bonding (AREA)
Abstract
Description
本発明は、貼り合わせウェーハの製造方法に関する。 The present invention relates to a method for manufacturing a bonded wafer.
従来、Silicon on Quartz(SOQ)、Silicon on Glass(SOG)、Silicon on Sapphire (SOS)と呼ばれるハンドル基板が透明・絶縁基板で構成されるSOIや、GaN、ZnO、ダイアモンド、AlN等の透明ワイドギャップ半導体をシリコン等のハンドル基板に複合化することで得られる貼り合わせウェーハ(この場合は半導体基板が透明)が提案されており、様々な応用が期待されている。SOQ、SOG、SOSなどはハンドル基板の絶縁性・透明性などからプロジェクター、高周波デバイスなどへの応用が期待されている。またワイドギャップ半導体の薄膜をハンドル基板に複合化した貼り合わせウェーハは高価なこれらのワイドギャップ半導体材料を厚さ数百nm〜数umしか用いないため、大幅な低コスト化が図れる可能性があり、高性能レーザーやパワーデバイスなどへの応用が期待される。 Conventionally, a handle substrate called a silicon on quartz (SOQ), a silicon on glass (SOG), or a silicon on sapphire (SOS) is composed of a transparent / insulating substrate, or a transparent wide gap such as GaN, ZnO, diamond, and AlN. A bonded wafer (in this case, the semiconductor substrate is transparent) obtained by combining a semiconductor with a handle substrate such as silicon has been proposed, and various applications are expected. SOQ, SOG, SOS, and the like are expected to be applied to projectors, high-frequency devices, and the like because of the insulation and transparency of the handle substrate. In addition, bonded wafers in which thin films of wide gap semiconductors are combined with handle substrates only use these expensive wide gap semiconductor materials that are only a few hundred nanometers to several um thick, which may lead to significant cost reductions. Applications to high performance lasers and power devices are expected.
従来の貼り合わせに関するSOI製造技術には主に二種類の方法がある。
一つはSOITEC法であり、室温で予め水素イオン注入を施したシリコン基板(ドナー基板)と支持基板となる基板(ハンドル基板)を貼り合わせ、高温(500℃付近)で熱処理を施しイオン注入界面でマイクロキャビティと呼ばれる微小な気泡を多数発生させ剥離を行いシリコン薄膜をハンドル基板に転写するというものである。
もう一つはSiGen法と呼ばれる方法であり、同じく水素イオン注入を予め施したシリコン基板とハンドル基板双方にプラズマ処理で表面を活性化させた後に貼り合わせを行い、しかる後に機械的に水素イオン注入界面で剥離をするという方法である。
There are mainly two types of conventional SOI manufacturing techniques for bonding.
One is the SOITEC method, in which a silicon substrate (donor substrate) that has been previously implanted with hydrogen ions at room temperature is bonded to a support substrate (handle substrate), and heat treatment is performed at a high temperature (around 500 ° C.) to form an ion implantation interface. In this method, a large number of micro bubbles called microcavities are generated and peeled off to transfer the silicon thin film to the handle substrate.
The other is a method called SiGen, which is bonded to the silicon substrate and the handle substrate, both of which have been pre-implanted with hydrogen ions after the surfaces are activated by plasma treatment, and then mechanically implanted with hydrogen ions. It is a method of peeling at the interface.
しかし、これらの材料の複合化は異種基板を貼り合わせるため、半導体基板とドナー基板の熱膨張率が一致することは無い。
しかし、SOITEC法においては貼り合わせ後に水素イオン注入界面での熱剥離のための高温の熱処理(〜500℃)が入るために、上記の様な異種基板を貼り合わせる場合においては熱膨張係数の大きな差により基板が割れてしまうという欠点があった。また、SiGen法においては、表面活性化処理により貼り合わせた時点でSOITEC法と比較し高い結合強度を有し、250〜400℃程度の比較的低温の熱処理で高い結合強度が得られる。しかし、室温で貼り合せた基板はこの温度域まで昇温すると両基板の熱膨張率の違いから貼り合せ基板が破損もしくは未転写部発生等の欠陥が入ることが本発明に至る実験の経過で明らかとなった。一方イオン注入界面を脆化するためには相応の熱処理が必要であり、250〜400℃の熱処理を回避することは望ましくない。
However, since the composite of these materials bonds different substrates together, the thermal expansion coefficients of the semiconductor substrate and the donor substrate do not match.
However, in the SOITEC method, a high-temperature heat treatment (˜500 ° C.) for thermal separation at the hydrogen ion implantation interface is performed after bonding, and therefore, when bonding different types of substrates as described above, the thermal expansion coefficient is large. There was a drawback that the substrate was cracked due to the difference. In addition, the SiGen method has higher bond strength than the SOITEC method at the time of bonding by surface activation treatment, and high bond strength can be obtained by heat treatment at a relatively low temperature of about 250 to 400 ° C. However, in the course of the experiment leading to the present invention, when the substrates bonded at room temperature are heated to this temperature range, the bonded substrates are damaged or defects such as untransferred portions are generated due to the difference in thermal expansion coefficient of both substrates. It became clear. On the other hand, in order to embrittle the ion implantation interface, a corresponding heat treatment is required, and it is not desirable to avoid a heat treatment at 250 to 400 ° C.
この結果、貼り合わせた基板の熱膨張率の違いにより基板が破損することや、転写されるシリコン薄膜に未転写部が導入されるといった問題が発生することがある。これは温度上昇とともに貼り合せ界面の結合強度が増すが、同時に異種基板を貼り合せていることによる反りが発生することにより剥がれ等が発生し、貼り合わせが面内均一に進行しないためである。これらの基板を貼り合せ後にそのまま高温処理を行うと、基板割れが発生するか、もしくは貼り合わせた基板が剥がれるという問題が発生する。
よって、半導体基板とハンドル基板の熱膨張係数の差から、貼り合わせ後に行われる水素イオン注入界面での熱剥離のための高温プロセス(〜500℃)の採用が難しく、SOITEC法に代表される従来法の適応が難しいと言う欠点がある。
As a result, there are cases where the substrate is damaged due to the difference in thermal expansion coefficient between the bonded substrates, or a non-transferred portion is introduced into the transferred silicon thin film. This is because the bonding strength at the bonding interface increases as the temperature rises, but at the same time, warping due to the bonding of different substrates causes peeling and the bonding does not proceed uniformly in the surface. When these substrates are bonded together and subjected to high temperature treatment as they are, there arises a problem that substrate cracking occurs or the bonded substrates are peeled off.
Therefore, it is difficult to adopt a high temperature process (up to 500 ° C.) for thermal delamination at the hydrogen ion implantation interface performed after bonding due to the difference in thermal expansion coefficient between the semiconductor substrate and the handle substrate. There is a drawback that it is difficult to adapt the law.
本発明は、上記現状に鑑み、半導体基板とハンドル基板との貼り合わせに際し、熱膨張率の違いによる基板破損が生じず、かつ転写される半導体薄膜に未転写部が生じない貼り合わせウェーハの製造方法を提供する。 In view of the above-described situation, the present invention provides a bonded wafer that does not cause substrate damage due to a difference in thermal expansion coefficient when a semiconductor substrate and a handle substrate are bonded to each other, and does not generate an untransferred portion in a semiconductor thin film to be transferred. Provide a method.
この問題を解決するために、本発明者は以下のような作製法を考案した。
すなわち、本発明にかかる貼り合わせウェーハの製造方法は、ハンドル基板の表面に半導体薄膜を形成して貼り合わせウェーハを製造する方法であって、半導体基板の表面からイオンを注入してイオン注入層を形成する工程、前記ハンドル基板の前記表面、および、前記イオンを注入した半導体基板の前記表面の少なくとも一方の面に表面活性化処理を施す工程、前記半導体基板の前記表面と前記ハンドル基板の前記表面とを50℃以上400℃以下で貼り合わせる工程、前記貼り合わせた基板に、200℃以上400℃以下の熱処理を加え、接合体を得る工程、前記接合体のハンドル基板側または半導体基板側から前記半導体基板のイオン注入層に向けて可視光を照射して前記イオン注入層の界面を脆化し、前記半導体薄膜を転写する工程を含む。
In order to solve this problem, the present inventor has devised the following production method.
That is, the method for manufacturing a bonded wafer according to the present invention is a method for manufacturing a bonded wafer by forming a semiconductor thin film on the surface of a handle substrate, wherein ions are implanted from the surface of the semiconductor substrate to form an ion-implanted layer. Forming a surface, applying a surface activation process to at least one of the surface of the handle substrate and the surface of the semiconductor substrate implanted with the ions, the surface of the semiconductor substrate, and the surface of the handle substrate Bonding the substrate at 50 ° C. or more and 400 ° C. or less, applying a heat treatment to the bonded substrate at 200 ° C. or more and 400 ° C. or less to obtain a bonded body, from the handle substrate side or the semiconductor substrate side of the bonded body Irradiating visible light toward an ion implantation layer of a semiconductor substrate to embrittle the interface of the ion implantation layer and transferring the semiconductor thin film Including.
本発明により、半導体基板とハンドル基板との貼り合わせに際し、熱膨張率の違いによる基板破損が生じず、転写される半導体薄膜に未転写部がない貼り合わせウェーハを製造することができる。 According to the present invention, when the semiconductor substrate and the handle substrate are bonded together, a bonded wafer in which the substrate is not damaged due to the difference in thermal expansion coefficient and the transferred semiconductor thin film has no untransferred portion can be manufactured.
本発明は、ハンドル基板の表面に半導体薄膜を形成して貼り合わせウェーハを製造する方法である。本発明の製造方法は、ハンドル基板もしくは半導体基板の少なくともいずれか一方が可視光波長域(400nm〜700nm)の全域または少なくとも長波長域の光に対して、透明または透過率が70%以上である場合に特に有効に適用することができる。
半導体基板としては、単結晶シリコン、酸化膜を成長させたシリコン等の可視光波長域で不透明な基板やGaN、ZnO、ダイアモンド、AlN等の可視光波長域で透明な基板のいずれを用いることもできる。
半導体基板の口径は、50mm〜300mmであり、厚さは、特に限定されないが、通常のSEMI/JEIDA規格近傍のものがハンドリングの関係から扱いやすい。
ハンドル基板としては、上記半導体薄膜を支持しうるものであれば特に限定されず、シリコン、酸化膜付きシリコン、アルミナ、非単結晶窒化アルミニウム、炭化珪素、ガラス、石英、サファイア等があげられる。
ハンドル基板の口径は、通常50mm〜300mmであり、厚さは、特に限定されないが、通常のSEMI/JEIDA規格近傍のものがハンドリングの関係から扱いやすい。
上記半導体基板とハンドル基板との組合せとしては、上記半導体基板が、GaN、ZnO、ダイアモンド、または、AlNから選択された可視光波長域で透明な基板であり、且つ上記ハンドル基板が、シリコン、炭化ケイ素、または、AlN(非単結晶)から選択された可視光波長域で不透明な基板であることが好ましい。
The present invention is a method of manufacturing a bonded wafer by forming a semiconductor thin film on the surface of a handle substrate. In the manufacturing method of the present invention, at least one of the handle substrate and the semiconductor substrate is transparent or has a transmittance of 70% or more with respect to light in the entire visible wavelength range (400 nm to 700 nm) or at least in the long wavelength range. It can be applied particularly effectively to cases.
As the semiconductor substrate, either a substrate that is opaque in the visible light wavelength region such as single crystal silicon or silicon on which an oxide film is grown, or a substrate that is transparent in the visible light wavelength region such as GaN, ZnO, diamond, or AlN may be used. it can.
The diameter of the semiconductor substrate is 50 mm to 300 mm, and the thickness is not particularly limited, but those near the normal SEMI / JEIDA standard are easy to handle because of handling.
The handle substrate is not particularly limited as long as it can support the semiconductor thin film, and examples thereof include silicon, silicon with an oxide film, alumina, non-single crystal aluminum nitride, silicon carbide, glass, quartz, and sapphire.
The diameter of the handle substrate is usually 50 mm to 300 mm, and the thickness is not particularly limited, but those near the normal SEMI / JEIDA standard are easy to handle due to handling.
As a combination of the semiconductor substrate and the handle substrate, the semiconductor substrate is a transparent substrate in a visible light wavelength region selected from GaN, ZnO, diamond, or AlN, and the handle substrate is made of silicon, carbonized carbon. A substrate that is opaque in the visible light wavelength region selected from silicon or AlN (non-single crystal) is preferable.
図1および図2に示すように、まず、半導体基板1の表面5からイオンを注入してイオン注入層2を形成したのち、半導体基板1のイオン注入した表面5、または、ハンドル基板3の貼り合わせ表面の少なくとも一方に、表面活性化処理を施す。イオン注入および表面活性化処理の詳細については後述する。
イオン注入層を形成したのち又はイオン注入層を形成する前に半導体基板の上に50nmほどの厚みで、SiO2膜を付けたものを使用してもよい。50nmは一例であって、50nmの薄い膜であれば充分に効果はある。その場合、貼り合せ工程における貼り合せ強度が増加するという効果が得られる。
As shown in FIGS. 1 and 2, first, ions are implanted from the
After forming the ion implantation layer or before forming the ion implantation layer, a semiconductor substrate with a SiO 2 film having a thickness of about 50 nm may be used. 50 nm is an example, and a thin film of 50 nm is sufficiently effective. In that case, the effect that the bonding strength in a bonding process increases is acquired.
次に、前記半導体基板1のイオン注入した表面5とハンドル基板3の表面とを接合面として50℃以上かつ400℃以下の温度で密着させて貼り合わせる。上記貼り合わせ工程における貼り合わせ温度は、通常室温(=25℃前後)であるが、この温度を通常より高温である50℃以上とすることで、貼り合せ界面に働く応力を減少させることができる。上記貼り合わせ温度の好ましい下限は、60℃、70℃、80℃、90℃であり、好ましい上限は、290℃、280℃、270℃、260℃である。
貼り合わせ工程は、前記半導体基板1とハンドル基板3の両側、前記ハンドル基板3側、または、半導体基板1側にホットプレート、オーブン等の熱源7を設けて加温して行うことが好ましく、貼り合わせを行う時間は、凡そ1分〜10分程度である。
貼り合わせの際、熱源7に接触しているのは半導体基板1であってもよいし、ハンドル基板3であってもよい。
室温で貼り合わせた場合、後述する接合体形成の際の熱処理で、熱膨張率が異なる基板を熱処理することで、反り応力により充分な結合強度が得られる前に半導体基板1とハンドル基板3とが貼り合せ界面9から剥がれることがあるが、高温で貼り合せることにより、続く接合体6を形成する際の熱処理下での反り応力を少なくして熱処理を行うことができる。具体的には、貼り合わせ温度をT0とし、熱処理温度をT1として場合、基板(貼り合わせ界面9)に掛かる応力は、T1−T0に比例するので、T1とT0とを極力近づけることが熱処理中の剥離を防ぐ効果をもたらす。
Next, the ion-implanted
The bonding process is preferably performed by heating by providing a
At the time of bonding, the
When the substrates are bonded together at room temperature, the
次に、貼り合わせた基板に最高温度として200℃以上400℃以下の熱処理を施して接合体6を得る。熱処理を行う理由は、後工程の可視光照射で貼り合せ界面9が高温となった際に急激な温度上昇で貼り合せ界面9がずれることによる結晶欠陥導入を防ぐためである。温度を200℃以上400℃以下とする理由は、200℃未満では結合強度が上がらない為で、400℃を超えると貼り合わせた基板が破損する可能性が出るためである。
本発明者らが実験検討した結果、ハンドル基板3が石英もしくはガラスである場合の適切な最高熱処理温度は200℃以上400℃以下であり、サファイアの場合の最高熱処理温度は200℃以上250℃以下であった。これらの温度域は基板により異なる。熱処理は、温度を分けて2段階以上に分けて行ってもよい。
熱処理時間としては、温度にもある程度依存するが、12時間〜72時間が好ましい。
Next, the
As a result of experiments conducted by the present inventors, an appropriate maximum heat treatment temperature when the
The heat treatment time is preferably 12 hours to 72 hours, although depending on the temperature to some extent.
続いて、接合体6の半導体基板1側またはハンドル基板3側から、半導体基板1のイオン注入層2に向けて可視光を短時間照射し、アニールを施す。
本明細書において、「可視光」とは、400〜700nmの波長域に極大波長を有する光をいい、波長は、半導体基板またはハンドル基板の材質に応じて、半導体基板1のイオン注入層2へ到達するまでのエネルギー損失が小さい波長が適宜選択される。可視光は、コヒーレント光またはインコヒーレント光のいずれであってもよい。
本発明にかかる製造方法を適用するにあたり、上記半導体基板1またはハンドル基板のうち、少なくともいずれか一方は可視光波長域で透明であり、吸収係数は非常に低いが、水素イオン注入箇所はこの波長域の光を吸収し、内部で化学反応が加速され、その結果基板全面を過熱することなくイオン注入層2の界面で脆化が起こり、半導体薄膜4がハンドル基板3に転写され、貼り合わせウェーハ8の形成が可能となる。
この可視光波長域で採用可能なレーザーとしては、例えば、液晶用アモルファスシリコンの結晶化に用いられている波長532nmのグリーンレーザー等が挙げられ、Nd:YAGレーザーの第二次高調波(波長=532nm)、YVO4レーザーの第二次高調波(波長=532nm)、アルゴンレーザー(波長=514nm)などがある。
Subsequently, visible light is irradiated for a short time from the
In this specification, “visible light” refers to light having a maximum wavelength in a wavelength range of 400 to 700 nm, and the wavelength is applied to the
In applying the manufacturing method according to the present invention, at least one of the
Examples of lasers that can be used in the visible light wavelength region include a green laser having a wavelength of 532 nm that is used for crystallization of amorphous silicon for liquid crystal, and the second harmonic of a Nd: YAG laser (wavelength = 532 nm), second harmonic of YVO 4 laser (wavelength = 532 nm), argon laser (wavelength = 514 nm), and the like.
可視光照射時の接合体6の温度は、貼り合せ時の温度と同一、もしくは±30℃であることが好ましい。
光照射を高温下で行うことが望ましい理由は、本発明の技術的範囲を何ら制約するものではないが、以下のように説明が出来る。すなわち、高温で貼り合せた基板は加熱し充分な結合強度が得られた後に室温に戻した際に、両基板の膨張率の差から基板が反ってしまう。この基板に光を照射すると薄膜転写の際に急激に応力が開放され、基板が平坦な状態に戻ろうとすることで、転写される半導体薄膜に欠陥が導入されることや、場合によっては基板そのものが破損してしまうことがあることが本発明者らの実験により判明したからである。
光照射を高温下で行うことにより、かかる基板破損を回避することができる。
基板を平坦な状態で光照射をするためには、貼り合わせ時と同じ温度近くまで加温するのが望ましい。
The temperature of the bonded
The reason why it is desirable to perform light irradiation at a high temperature is not intended to limit the technical scope of the present invention, but can be explained as follows. That is, when the substrates bonded at a high temperature are heated and returned to room temperature after sufficient bonding strength is obtained, the substrates warp due to the difference in expansion coefficient between the two substrates. When this substrate is irradiated with light, the stress is suddenly released during thin film transfer, so that the substrate returns to a flat state, and defects are introduced into the transferred semiconductor thin film. This is because it has been found by experiments of the present inventors that the material may be damaged.
Such substrate damage can be avoided by performing light irradiation at a high temperature.
In order to irradiate the substrate with light in a flat state, it is desirable to heat the substrate to a temperature close to that at the time of bonding.
上記可視光の大部分の波長域は、イオン注入箇所のみで吸収されるので、透明基板全体が加熱されず、エネルギーが必要な箇所(イオン注入箇所)のみにエネルギーを与えることができ、理想的な方法である。ここではイオン注入箇所は充分に脆化しているために、基板に負担を与えることなく薄膜転写が可能となる。 Most of the wavelength range of visible light is absorbed only at the ion implantation location, so the entire transparent substrate is not heated, and energy can be applied only to the location where the energy is required (ion implantation location). It is a simple method. Here, since the ion implantation site is sufficiently brittle, thin film transfer can be performed without imposing a burden on the substrate.
ここで気をつけなければならないことはレーザーの照射によりイオン注入部分を加熱しすぎると、部分的に熱剥離が発生し、ブリスターと呼ばれる膨れ欠陥が発生する。これは、接合体6の透明基板側より目視で観察される。このブリスターによって一度剥離が始まると、接合体6に応力が局在化し、接合体6の破壊を生じる。よって、熱剥離を発生させない程度にレーザーを照射すること、或いは、レーザーの照射に先立ち、接合体6の端部、貼り合わせ面9近傍に機械的衝撃を与えておき、レーザー照射による熱の衝撃が端部の機械的衝撃の起点部から接合体6全面にわたってイオン注入界面の破壊を生ぜしめることが望ましい。
レーザーの照射条件としては、出力50W〜100Wで発振周波数が25mJ@3kHzのものを用いる場合、単位面積当たりの照射エネルギーが、経験上0.4J/cm2〜1.6J/cm2であることが望ましい。0.4J/cm2未満であるとイオン注入界面での脆化が起こらない可能性があり、1.6J/cm2を超えると脆化が強すぎて基板が破損する可能性があるためである。照射はスポット状のレーザー光をウェーハ上で走査するために、時間で規定することは難しいが、処理後の照射エネルギーが上記の範囲に入っていることが望ましい。
It should be noted that if the ion-implanted portion is heated too much by laser irradiation, thermal delamination occurs partially and blister defects called blisters occur. This is visually observed from the transparent substrate side of the joined
It The irradiation conditions of the laser, when used as an oscillation frequency of 25 mJ @ 3 kHz at an output 50W~100W, irradiation energy per unit area, is empirically 0.4J / cm 2 ~1.6J / cm 2 Is desirable. If it is less than 0.4 J / cm 2 , embrittlement at the ion implantation interface may not occur, and if it exceeds 1.6 J / cm 2 , embrittlement is too strong and the substrate may be damaged. is there. Irradiation scans a spot-like laser beam on the wafer, so that it is difficult to define the time, but it is desirable that the irradiation energy after the treatment falls within the above range.
可視光照射の方法としては、半導体プロセスなどに用いられるRTAなども有用な方法である。RTAは50〜150 ℃/秒という素早い昇温・降温が可能であり、基板全体を温める前にプロセスを終了することが出来る優れた方法である。この際にはイオン注入界面近傍のみを、熱剥離が生じない程度に過熱することが重要である。通常のRTAに用いられる熱源はハロゲンランプなので、可視光照射源としては適している。 As a visible light irradiation method, RTA used in a semiconductor process or the like is also a useful method. RTA can be quickly raised and lowered at 50 to 150 ° C./second, and is an excellent method capable of completing the process before heating the entire substrate. In this case, it is important that only the vicinity of the ion implantation interface is heated to such an extent that thermal delamination does not occur. Since the heat source used for normal RTA is a halogen lamp, it is suitable as a visible light irradiation source.
なお、可視光としては、キセノンフラッシュランプ光なども応用可能である。キセノンランプ光を用いる場合、可視光域外の光をカットする波長フィルタを介して照射を行ってもよい。また、基板に対して透明な可視光波長域以外の波長域を遮るフィルタなどもプロセスの安定化のために有効である。前述のブリスターの発生を抑えるためには、本キセノンランプ光で貼り合せ基板全面の一括照射を行うことが望ましい。一括照射により、貼り合せ基板の応力局在化を防ぎ、貼り合せ基板の破壊を防ぐことが容易となる。よって、熱剥離を発生させない程度にキセノンランプ光を照射すること、或いは、キセノンランプ光の照射に先立ち、接合体6の端部、貼り合わせ面9近傍に機械的衝撃を与えておき、キセノンランプ光照射による熱の衝撃が端部の機械的衝撃の起点部から貼り合せ基板全面にわたってイオン注入界面に破壊を生ぜしめることが望ましい。
As the visible light, xenon flash lamp light or the like can be applied. When xenon lamp light is used, irradiation may be performed through a wavelength filter that cuts light outside the visible light range. In addition, a filter that blocks a wavelength range other than the visible wavelength range that is transparent to the substrate is also effective for process stabilization. In order to suppress the occurrence of the above blisters, it is desirable to perform batch irradiation on the entire surface of the bonded substrate with the xenon lamp light. By the batch irradiation, it becomes easy to prevent stress localization of the bonded substrate and to prevent the bonded substrate from being broken. Therefore, the xenon lamp light is irradiated to such an extent that thermal peeling does not occur, or prior to the irradiation of the xenon lamp light, a mechanical impact is applied to the end portion of the joined
レーザー光照射、RTA処理、またはフラッシュランプ照射後に、半導体薄膜4のハンドル基板3への転写が確認できない場合は、イオン注入層2の界面に機械的衝撃を与えることで剥離を行ってもよい。
イオン注入層2の界面に機械的衝撃を与えるためには、例えばガスや液体等の流体のジェットを接合したウェーハの側面から連続的または断続的に吹き付けたり、剥離器具を用いてもよく、衝撃により機械的剥離が生じる方法であれば特に限定はされない。剥離器具は、150 ℃以上350 ℃以下の温度で熱処理された接合体6の水素イオン注入層の側面から機械的衝撃を付与できるものであり、好ましくは、水素イオン注入層の側面に当たる部分が尖り、イオン注入層に沿って移動可能なものであり、好ましくは、ハサミ等の鋭角な道具やハサミ等の鋭角な刃を備える装置を用い、その材質としてはプラスチック(例えばポリエーテルエーテルケトン)やジルコニア、シリコン、ダイヤモンド等を用いることができ、汚染にこだわらないので金属等を用いることも出来る。汚染にこだわる場合には、プラスチックを用いればよい。また、楔状の鋭角な道具として、ハサミ等の刃を用いてもよい。
上記剥離工程により、ハンドル基板3上に半導体薄膜4が形成された貼り合わせウェーハ8が得られる。
半導体薄膜4の厚さは、通常、50nm〜1000nmとすることができる。
If transfer of the semiconductor
In order to give a mechanical impact to the interface of the
By the peeling step, a bonded
The thickness of the semiconductor
本発明にかかる貼り合わせウェーハの製造方法は、半導体基板1とハンドル基板3との貼り合わせに先立ち、半導体基板1の片側表面5からイオンを注入してイオン注入層2を形成する工程を含む。この際、その表面から所望の深さにイオン注入層2を形成できるような注入エネルギーで、所定の線量の水素イオン(H+)または水素分子イオン(H2+)を注入する。このときの条件として、例えば注入エネルギーは50〜100keVとできる。
The method for manufacturing a bonded wafer according to the present invention includes a step of forming ions implanted
前記半導体基板1に注入する水素イオン(H+)のドーズ量は、5.0×1016atom/cm2〜3.0×1017atom/cm2であることが好ましい。5.0×1016atom/cm2未満であると、界面の脆化が起こらない場合があり、3.0×1017atom/cm2を超えると、貼り合せ後の熱処理中に気泡となり転写不良となる場合がある。
注入イオンとして水素分子イオン(H2 +)を用いる場合、そのドーズ量は2.5×1015atoms/cm2〜1.5×1017atoms/cm2であることが好ましい。2.5×1015atoms/cm2未満であると、界面の脆化が起こらない場合があり、1.5×1017atoms/cm2を超えると、貼り合せ後の熱処理中に気泡となり転写不良となる場合がある。
また、半導体基板1の表面にあらかじめ数nm〜500nm程度の酸化膜等の絶縁膜を形成しておき、それを通して水素イオンまたは水素分子イオンの注入を行えば、注入イオンのチャネリングを抑制する効果が得られる。
The dose of hydrogen ions (H + ) implanted into the
When hydrogen molecular ions (H 2 + ) are used as implanted ions, the dose is preferably 2.5 × 10 15 atoms / cm 2 to 1.5 × 10 17 atoms / cm 2 . If it is less than 2.5 × 10 15 atoms / cm 2 , the interface may not be embrittled. If it exceeds 1.5 × 10 17 atoms / cm 2 , bubbles are transferred during heat treatment after bonding. It may become defective.
Further, if an insulating film such as an oxide film of several nm to 500 nm is formed on the surface of the
本発明にかかる貼り合わせウェーハの製造方法は、上記イオン注入の後、半導体基板1とハンドル基板3との貼り合わせに先立ち、半導体基板1の前記イオン注入した表面5及び/又はハンドル基板3の表面を活性化処理する工程を含む。表面活性化処理の方法としては、オゾン水処理、UVオゾン処理、イオンビーム処理、プラズマ処理等が挙げられる。表面活性化による結合力増加の機構は完全に解き明かされた訳ではないが、以下のように説明できる。
オゾン水処理やUVオゾン処理などでは、表面の有機物をオゾンにより分解し、表面のOH基を増加させることで活性化を行う。一方、イオンビーム処理やプラズマ処理などは、ウェ-ハ表面の反応性の高い未結合手(ダングリングボンド)を露出させることで、もしくはその未結合手にOH基が付与されることで活性化を行う。表面活性化の確認には親水性の程度(濡れ性)を見ることで確認が出来る。具体的には、ウェーハ表面に水をたらし、その接触角(コンタクトアングル)を測ることで簡便に測定が出来る。
オゾン水で処理する場合には、オゾンを10mg/L程度溶存した純水にウェーハを浸潰することで実現できる。
UVオゾンで処理をする場合は、オゾンガス、もしくは大気より生成したオゾンガスにUV光(例185nm) を照射することで行うことが可能である。
イオンビームで処理する場合には、スパッタ法のように高真空下でウェーハ表面をアルゴンなどの不活性ガスのビームで処理することにより、表面の未結合手を露出させ、結合力を増すことが可能である。
プラズマ処理の場合には、チャンバ中に半導体基板及び/又はハンドル基板を載置し、プラズマ用ガスを減圧下で導入した後、100W程度の高周波プラズマに5〜10秒程度さらし、表面をプラズマ処理する。プラズマ用ガスとしては、半導体基板を処理する場合、表面を酸化する場合には酸素ガスのプラズマ、酸化しない場合には水素ガス、アルゴンガス、又はこれらの混合ガスあるいは水素ガスとヘリウムガスの混合ガスを用いることができる。ハンドル基板を処理する場合はいずれのガスでもよい。この処理により半導体基板及び/又はハンドル基板の表面の有機物が酸化して除去され、さらに表面のOH基が増加し、活性化する。
上記四つの処理は半導体基板のイオン注入した表面、および、ハンドル基板の貼り合わせ面の両方について行うのがより好ましいが、いずれか一方だけ行ってもよい。
In the method for manufacturing a bonded wafer according to the present invention, the ion-implanted
In ozone water treatment, UV ozone treatment, and the like, activation is performed by decomposing organic substances on the surface with ozone and increasing OH groups on the surface. On the other hand, ion beam treatment and plasma treatment are activated by exposing highly reactive dangling bonds on the wafer surface or by adding OH groups to the dangling bonds. I do. The surface activation can be confirmed by looking at the degree of hydrophilicity (wetting). Specifically, the measurement can be performed simply by pouring water on the wafer surface and measuring the contact angle.
When processing with ozone water, it is realizable by immersing a wafer in the pure water which dissolved ozone about 10 mg / L.
When processing with UV ozone, it is possible to irradiate ozone light or ozone gas generated from the atmosphere with UV light (eg, 185 nm).
When processing with an ion beam, the surface of the wafer is treated with a beam of an inert gas such as argon under a high vacuum as in the case of sputtering, thereby exposing unbonded hands on the surface and increasing the bonding force. Is possible.
In the case of plasma processing, a semiconductor substrate and / or a handle substrate is placed in a chamber, a plasma gas is introduced under reduced pressure, and then exposed to high-frequency plasma of about 100 W for about 5 to 10 seconds, and the surface is subjected to plasma processing. To do. As a plasma gas, when processing a semiconductor substrate, when oxidizing the surface, plasma of oxygen gas, when not oxidizing, hydrogen gas, argon gas, or a mixed gas thereof or a mixed gas of hydrogen gas and helium gas Can be used. When processing the handle substrate, any gas may be used. By this treatment, organic substances on the surface of the semiconductor substrate and / or the handle substrate are oxidized and removed, and the OH groups on the surface are increased and activated.
The four processes are more preferably performed on both the ion-implanted surface of the semiconductor substrate and the bonding surface of the handle substrate, but only one of them may be performed.
上述した貼り合わせウェーハの製造方法により得られた貼り合わせウェーハもまた、本発明に含まれる。貼り合わせウェーハの適用例としては、プロジェクター、高周波デバイス、液晶装置等の電気光学装置用基板の作成用、パワー半導体や短波長レーザーの基板等が挙げられる。 A bonded wafer obtained by the above-described bonded wafer manufacturing method is also included in the present invention. Application examples of bonded wafers include the production of substrates for electro-optical devices such as projectors, high-frequency devices, and liquid crystal devices, and substrates for power semiconductors and short wavelength lasers.
実施例1
予め酸化膜を200nm成長させた直径150mmのシリコン基板(厚さ625 um)に水素イオンを注入し、石英基板双方の表面にオゾン水処理、UVオゾン処理、イオンビーム処理、プラズマ処理を行い、200℃で貼り合せを行った。計4種類のサンプルを作製した。
250℃24時間の熱処理を施し接合体を得た後に、基板をホットプレート上に設置し、基板温度を誤差範囲で200℃±30℃とした。グリーンレーザー(波長532 nm)で透明基板側(石英側)より照射を行った。照射後に貼り合わせ界面に軽く機械的衝撃を与えることでシリコンの薄膜を石英基板に転写することができた。この時転写されたシリコンの厚さは400nmであった。4種類のサンプルを光学顕微鏡で観察したが、欠陥等は特に発見されず、4種類のサンプルの同等の品質を持つことが確認でき、表面活性化の種類には大きく依存しないことが確認できた。
Example 1
Hydrogen ions are implanted into a silicon substrate (thickness: 625 um) having a diameter of 150 mm on which an oxide film has been grown in advance of 200 nm, and ozone water treatment, UV ozone treatment, ion beam treatment, and plasma treatment are performed on both surfaces of the quartz substrate. Bonding was performed at 0 ° C. A total of four types of samples were produced.
After heat treatment at 250 ° C. for 24 hours to obtain a joined body, the substrate was placed on a hot plate, and the substrate temperature was set to 200 ° C. ± 30 ° C. within an error range. Irradiation was performed from the transparent substrate side (quartz side) with a green laser (wavelength 532 nm). The silicon thin film could be transferred to the quartz substrate by lightly applying a mechanical shock to the bonded interface after irradiation. At this time, the transferred silicon had a thickness of 400 nm. Although four types of samples were observed with an optical microscope, no defects were found in particular, and it was confirmed that the four types of samples had the same quality and were not greatly dependent on the type of surface activation. .
実施例2
予め酸化膜を200nm成長させた直径150mmのシリコン基板(厚さ625 um)に水素イオンを注入し、石英基板との双方にイオンビーム処理を施し、表面活性化を行った。両基板を200℃で貼り合せた。
250℃24時間の熱処理を施し接合体を得た後に、基板を200℃+ 3O℃に加熱し、グリーンレーザー(波長532 nm)、RTA、フラッシュランプで透明基板側(石英側)より可視光照射を行った。
この時のレーザー照射条件は、出力75Wで発振周波数が25mJ@3kHzであった。基板全面を1.2J/cm2となるように照射した。基板の加熱は200℃のホットプレートで行った。
RTAの場合は、温度はパイ口メーターで石英側より貼り合せ界面を観察する方向で配置した。この時、貼り合せ界面近傍の温度を観察できることとなる。基板をRTA中に設置した後200℃で保持し、50 ℃/秒の昇温速度で、350℃(パイ口メータ一読み)まで昇温し、到達と同時にパワーをカットし、基板を冷却した。
フラッシュランプの場合は、パルス幅1m(ミリ)秒として照射を行った。照射はホットプレート上で行った。
照射後に貼り合わせ界面に軽く機械的衝撃を与えることでシリコンの薄膜を石英基板に転写することができた。この時転写されたシリコンの厚さは400nmであった。
3種類のサンプルを光学顕微鏡で観察したが、欠陥等は特に発見されず、3種類のサンプルの同等の品質を持つことが確認でき、上記3種類の照射の種類には大きく依存しないことが確認できた。
Example 2
Surface activation was performed by implanting hydrogen ions into a silicon substrate (thickness: 625 um) having a diameter of 150 mm on which an oxide film was grown in advance to a thickness of 200 nm, and performing ion beam treatment on both the quartz substrate. Both substrates were bonded at 200 ° C.
After heat treatment at 250 ° C. for 24 hours to obtain a joined body, the substrate is heated to 200 ° C. + 30 ° C. and irradiated with visible light from the transparent substrate side (quartz side) with a green laser (wavelength: 532 nm), RTA, and flash lamp. Went.
The laser irradiation conditions at this time were an output of 75 W and an oscillation frequency of 25 mJ @ 3 kHz. The entire surface of the substrate was irradiated so as to be 1.2 J / cm 2 . The substrate was heated on a 200 ° C. hot plate.
In the case of RTA, the temperature was arranged in a direction in which the bonding interface was observed from the quartz side with a pie meter. At this time, the temperature near the bonding interface can be observed. After the substrate was placed in the RTA, it was held at 200 ° C., heated at a rate of 50 ° C./second to 350 ° C. (one meter reading of the pie meter), the power was cut as soon as it reached, and the substrate was cooled .
In the case of a flash lamp, irradiation was performed with a pulse width of 1 m (millisecond) second. Irradiation was performed on a hot plate.
The silicon thin film could be transferred to the quartz substrate by lightly applying a mechanical shock to the bonded interface after irradiation. At this time, the transferred silicon had a thickness of 400 nm.
Although three types of samples were observed with an optical microscope, no defects were found in particular, and it was confirmed that the three types of samples had the same quality and were not greatly dependent on the above three types of irradiation. did it.
比較例1
半導体基板として、予め酸化膜を200nm成長させた直径150mmのシリコン基板(厚さ625um)を準備し、これに55KeVの加速電圧、ドーズ量8x1016atom/cm2で水素イオンを注入した。
あわせてハンドル基板となる直径150mmのサファイア基板(厚さ600um)を準備し、シリコン基板のイオン注入した表面ならびにサファイア基板の表面にプラズマ活性化処理を行い、室温で貼り合わせを行った。
貼り合わせた基板に250℃24時間熱処理を行ったところ、加熱後の基板には割れが生じていることが目視で確認できた。
Comparative Example 1
As a semiconductor substrate, a silicon substrate (thickness: 625 μm) having a diameter of 150 mm on which an oxide film was grown in advance by 200 nm was prepared, and hydrogen ions were implanted at an acceleration voltage of 55 KeV and a dose of 8 × 10 16 atoms / cm 2 .
In addition, a 150 mm diameter sapphire substrate (600 um thickness) serving as a handle substrate was prepared, and plasma activation treatment was performed on the ion-implanted surface of the silicon substrate and the surface of the sapphire substrate, and bonding was performed at room temperature.
When the bonded substrates were subjected to heat treatment at 250 ° C. for 24 hours, it was confirmed visually that the substrate after heating had cracks.
比較例2
実施例1と同じ条件で貼り合わせまで行い、貼り合わせた基板に対する熱処理の温度を下げ、190℃で48時間の熱処理を行ったところ、基板割れは確認できなかった。この基板にサファイア基板側より200℃でキセノンフラッシュランプもしくはレーザーを照射したが、結合力が不充分で照射中に発生した応力で基板が剥がれてしまうことが確認できた。この結果から、本発明の方法を適用するにあたっては、熱処理の最高温度を200℃以上に高め、両基板の結合強度を確保することが必須であることが判明した。
Comparative Example 2
Bonding was performed under the same conditions as in Example 1, the temperature of the heat treatment for the bonded substrates was lowered, and heat treatment was performed at 190 ° C. for 48 hours, and no substrate cracks could be confirmed. This substrate was irradiated with a xenon flash lamp or laser at 200 ° C. from the sapphire substrate side, but it was confirmed that the bonding force was insufficient and the substrate was peeled off by the stress generated during irradiation. From this result, it has been found that in applying the method of the present invention, it is indispensable to increase the maximum temperature of the heat treatment to 200 ° C. or more and ensure the bonding strength between the two substrates.
比較例3
半導体基板として、予め酸化膜を200nm成長させた直径150mmのシリコン基板(厚さ625um)を準備し、これに55KeVの加速電圧、ドーズ量8x1016atom/cm2で水素イオンを注入した。
あわせてハンドル基板となる直径150mmのサファイア基板(厚さ600um)を準備し、シリコン基板のイオン注入した表面ならびにサファイア基板の表面にプラズマ活性化処理を行い、室温、50℃、100℃、150℃、200℃、250℃、300℃、350℃、400℃で貼り合わせを行った。室温に戻した際に、400℃で貼り合せたものには基板割れが発生した。
この結果から、貼り合わせ温度の上限としては、350℃以下が適切であることがわかった。
貼り合わせた基板に250℃、24時間の熱処理を行った。この際、室温で貼り合せた基板は、熱処理後基板割れが発生した。残存した基板を、貼り合せ温度と同じ温度に加温したホットプレート上に載せ、サファイア基板側からキセノンフラッシュランプを照射した。基板全面を照射した後に、貼り合せ界面に機械的衝撃を加え剥離をすることで、シリコン薄膜をサファイアに転写した。基板全面へのシリコン薄膜の転写が確認できた。
Comparative Example 3
As a semiconductor substrate, a silicon substrate (thickness: 625 μm) having a diameter of 150 mm on which an oxide film was grown in advance by 200 nm was prepared, and hydrogen ions were implanted at an acceleration voltage of 55 KeV and a dose of 8 × 10 16 atoms / cm 2 .
At the same time, a 150 mm diameter sapphire substrate (600 um thickness) to be a handle substrate is prepared, and plasma activation treatment is performed on the surface of the silicon substrate on which ions are implanted and the surface of the sapphire substrate, and room temperature, 50 ° C., 100 ° C., 150 ° C. Bonding was performed at 200 ° C, 250 ° C, 300 ° C, 350 ° C, and 400 ° C. When the temperature was returned to room temperature, substrate cracking occurred in those bonded at 400 ° C.
From this result, it was found that 350 ° C. or lower is appropriate as the upper limit of the bonding temperature.
The bonded substrate was subjected to heat treatment at 250 ° C. for 24 hours. At this time, the substrate bonded at room temperature was cracked after heat treatment. The remaining substrate was placed on a hot plate heated to the same temperature as the bonding temperature, and irradiated with a xenon flash lamp from the sapphire substrate side. After irradiating the entire surface of the substrate, the silicon thin film was transferred to sapphire by applying mechanical impact to the bonding interface and peeling off. The transfer of the silicon thin film to the entire surface of the substrate was confirmed.
比較例4
半導体基板として、予め酸化膜を200nm成長させた直径150mmのシリコン基板(厚さ625um)を準備し、これに55KeV、ドーズ量8x1016atom/cm2で水素イオンを注入した。
あわせてハンドル基板となる直径150mmのサファイア基板(厚さ600um)を準備し、シリコン基板のイオン注入した表面ならびにサファイア基板の表面にプラズマ活性化処理を行い200℃で貼り合わせた。
貼り合わせはホットプレート上にサファイア基板を載せ、その上に同じく加熱したシリコン基板を載せることで行った。
貼り合わせた基板に250℃24時間熱処理を行い、接合体を得た後に、基板を150℃のホットプレート上でサファイア基板側からキセノンフラッシュランプを照射した。転写された半導体薄膜を目視観察したところ、未転写の欠陥が導入されていることがわかった。
Comparative Example 4
As a semiconductor substrate, a silicon substrate (thickness: 625 μm) having a diameter of 150 mm on which an oxide film was grown in advance by 200 nm was prepared, and hydrogen ions were implanted at 55 KeV and a dose of 8 × 10 16 atoms / cm 2 .
In addition, a 150 mm diameter sapphire substrate (600 μm thick) serving as a handle substrate was prepared, and plasma activation treatment was performed on the ion-implanted surface of the silicon substrate and the surface of the sapphire substrate and bonded at 200 ° C.
The bonding was performed by placing a sapphire substrate on a hot plate and placing a heated silicon substrate on the sapphire substrate.
The bonded substrate was heat treated at 250 ° C. for 24 hours to obtain a joined body, and then the substrate was irradiated with a xenon flash lamp on the 150 ° C. hot plate from the sapphire substrate side. When the transferred semiconductor thin film was visually observed, it was found that untransferred defects were introduced.
実施例3
半導体基板として、直径50mmのGaN基板を準備し、これにH2 +イオンを90KeVの加速電圧、1.35×1017atoms/cm2のドーズ量で打ち込んだ。
続いてハンドル基板となる直径50mmのシリコン基板(厚さ280um)を用意し、GaN基板のイオン注入した表面ならびにシリコン基板の表面にプラズマ活性化処理を行った。
200℃雰囲気下で貼り合わせを行い、275℃12時間の熱処理を施し接合体を得た後に、200℃の環境下、Xeフラッシュランプで透明基板側(GaN側)より照射を行った。パルス幅を1ミリ秒程度とした。照射後に貼り合わせ界面に軽く機械的衝撃を与えることでGaNの薄膜をシリコン基板に転写することができた。この時転写されたGaNの厚さは290nmであった。
Example 3
A GaN substrate having a diameter of 50 mm was prepared as a semiconductor substrate, and H 2 + ions were implanted into the substrate at an acceleration voltage of 90 KeV and a dose of 1.35 × 10 17 atoms / cm 2 .
Subsequently, a silicon substrate (thickness: 280 μm) having a diameter of 50 mm serving as a handle substrate was prepared, and plasma activation treatment was performed on the ion-implanted surface of the GaN substrate and the surface of the silicon substrate.
Bonding was performed in an atmosphere of 200 ° C., heat treatment was performed at 275 ° C. for 12 hours to obtain a joined body, and irradiation was performed from the transparent substrate side (GaN side) with a Xe flash lamp in an environment of 200 ° C. The pulse width was about 1 millisecond. The GaN thin film could be transferred to the silicon substrate by lightly applying a mechanical shock to the bonded interface after irradiation. At this time, the transferred GaN had a thickness of 290 nm.
実施例4
半導体基板として、直径50mmのZnO基板を準備し、これにH+イオンを80KeVの加速電圧、9.5×1016atoms/cm2のドーズ量で打ち込んだ。
続いてハンドル基板となる直径50mmのシリコン基板(厚さ280um)を用意し、ZnO基板のイオン注入した表面ならびにシリコン基板の表面にプラズマ活性化処理を行った。
200℃雰囲気下で貼り合わせを行い、275℃12時間の熱処理を施し接合体を得た後に、該接合体の温度を200℃を維持しながらXeフラッシュランプで透明基板側(ZnO側)より照射を行った。パルス幅を1ミリ秒程度とした。照射後に貼り合わせ界面に軽く機械的衝撃を与えることでZnOの薄膜をシリコン基板に転写することができた。この時転写されたZnOの厚さは850nmであった。
Example 4
A ZnO substrate having a diameter of 50 mm was prepared as a semiconductor substrate, and H + ions were implanted into the substrate at an acceleration voltage of 80 KeV and a dose of 9.5 × 10 16 atoms / cm 2 .
Subsequently, a silicon substrate (thickness: 280 μm) having a diameter of 50 mm serving as a handle substrate was prepared, and a plasma activation process was performed on the ion-implanted surface of the ZnO substrate and the surface of the silicon substrate.
Bonding is performed in an atmosphere of 200 ° C., heat treatment is performed at 275 ° C. for 12 hours, and a bonded body is obtained. Then, the temperature of the bonded body is maintained at 200 ° C. and irradiated from the transparent substrate side (ZnO side) with a Xe flash lamp. Went. The pulse width was about 1 millisecond. The ZnO thin film could be transferred to the silicon substrate by lightly applying a mechanical impact to the bonding interface after irradiation. At this time, the transferred ZnO had a thickness of 850 nm.
実施例5
半導体基板として、直径50mmのGaN基板を準備し、これにH2 +イオンを90KeVの加速電圧、1.35×1017atoms/cm2のドーズ量で打ち込んだ。
続いてハンドル基板となる直径50mmサファイア基板(厚さ280um)を用意し、GaN基板のイオン注入した表面ならびにサファイア基板の表面にプラズマ活性化処理を行った。
200℃雰囲気下で貼り合わせを行い、250℃で24時間の熱処理を施し接合体を得た後に、該接合体の温度を200℃を維持しながらXeフラッシュランプでサファイア基板側より照射を行った。パルス幅を1ミリ秒程度とした。照射後に貼り合わせ界面に軽く機械的衝撃を与えることでGaNの薄膜をサファイア基板に転写することができた。この時転写されたGaNの厚さは290nmであった。
Example 5
A GaN substrate having a diameter of 50 mm was prepared as a semiconductor substrate, and H 2 + ions were implanted into the substrate at an acceleration voltage of 90 KeV and a dose of 1.35 × 10 17 atoms / cm 2 .
Subsequently, a 50 mm diameter sapphire substrate (thickness: 280 μm) serving as a handle substrate was prepared, and plasma activation treatment was performed on the ion-implanted surface of the GaN substrate and the surface of the sapphire substrate.
Bonding was performed in an atmosphere of 200 ° C., and heat treatment was performed at 250 ° C. for 24 hours to obtain a bonded body, and then irradiation was performed from the sapphire substrate side with a Xe flash lamp while maintaining the temperature of the bonded body at 200 ° C. . The pulse width was about 1 millisecond. The GaN thin film could be transferred to the sapphire substrate by lightly applying mechanical shock to the bonded interface after irradiation. At this time, the transferred GaN had a thickness of 290 nm.
1 半導体基板
2 イオン注入界面
3 ハンドル基板
4 半導体薄膜
5 イオン注入した表面(イオン注入面)
6 接合体
7 熱源
8 貼り合わせウェーハ
9 貼り合わせ面
DESCRIPTION OF
6
Claims (16)
半導体基板の表面からイオンを注入してイオン注入層を形成する工程、
前記ハンドル基板の前記表面、および、前記イオンを注入した半導体基板の前記表面の少なくとも一方の面に表面活性化処理を施す工程、
前記半導体基板の前記表面と前記ハンドル基板の前記表面とを50℃以上400℃以下で貼り合わせる工程、
前記貼り合わせた基板に、最高温度として200℃以上400℃以下の熱処理を加え、接合体を得る工程、
前記接合体のハンドル基板側または半導体基板側から前記半導体基板のイオン注入層に向けて可視光を照射して前記イオン注入層の界面を脆化し、前記半導体薄膜を転写する工程を含む貼り合わせウェーハの製造方法。 A method of manufacturing a bonded wafer by forming a semiconductor thin film on the surface of a handle substrate,
A step of implanting ions from the surface of the semiconductor substrate to form an ion implantation layer;
Performing a surface activation treatment on at least one of the surface of the handle substrate and the surface of the semiconductor substrate implanted with the ions;
Bonding the surface of the semiconductor substrate and the surface of the handle substrate at 50 ° C. or higher and 400 ° C. or lower;
A step of applying a heat treatment of 200 ° C. or higher and 400 ° C. or lower as a maximum temperature to the bonded substrates to obtain a bonded body;
A bonded wafer including a step of irradiating visible light from the handle substrate side or the semiconductor substrate side of the joined body toward the ion implantation layer of the semiconductor substrate to embrittle the interface of the ion implantation layer and transferring the semiconductor thin film. Manufacturing method.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009281876A JP5455595B2 (en) | 2008-12-11 | 2009-12-11 | Manufacturing method of bonded wafer |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008315567 | 2008-12-11 | ||
JP2008315567 | 2008-12-11 | ||
JP2009281876A JP5455595B2 (en) | 2008-12-11 | 2009-12-11 | Manufacturing method of bonded wafer |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010161359A true JP2010161359A (en) | 2010-07-22 |
JP5455595B2 JP5455595B2 (en) | 2014-03-26 |
Family
ID=42578270
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009281876A Active JP5455595B2 (en) | 2008-12-11 | 2009-12-11 | Manufacturing method of bonded wafer |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5455595B2 (en) |
Cited By (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012161831A (en) * | 2011-02-09 | 2012-08-30 | Mitsubishi Electric Corp | Method for manufacturing substrate |
US8502270B2 (en) | 2011-02-14 | 2013-08-06 | Fujitsu Limited | Compound semiconductor device and method for manufacturing the same |
WO2014013980A1 (en) * | 2012-07-18 | 2014-01-23 | 日本碍子株式会社 | Composite wafer and manufacturing method therefor |
CN103988285A (en) * | 2011-12-13 | 2014-08-13 | 索泰克公司 | Process for stabilizing bonding interface located within structure comprising oxide layer, and the structure obtained |
JP2015128149A (en) * | 2013-11-28 | 2015-07-09 | 京セラ株式会社 | Composite body and manufacturing method of the same, and composite substrate manufacturing method |
WO2016194975A1 (en) * | 2015-06-02 | 2016-12-08 | 信越化学工業株式会社 | Method for producing composite wafer provided with oxide single-crystal thin film |
CN106661758A (en) * | 2014-08-08 | 2017-05-10 | 住友电气工业株式会社 | Method for manufacturing diamond, diamond, diamond composite substrate, diamond bonded substrate, and tool |
CN107112205A (en) * | 2015-01-16 | 2017-08-29 | 住友电气工业株式会社 | Manufacture the method, Semiconductor substrate, method, combined semiconductor substrate and the semiconductor combination substrate for manufacturing combined semiconductor substrate of Semiconductor substrate |
WO2018088093A1 (en) * | 2016-11-11 | 2018-05-17 | 信越化学工業株式会社 | Composite substrate, surface acoustic wave device, and method for manufacturing composite substrate |
US10680068B2 (en) | 2016-07-19 | 2020-06-09 | Sicoxs Corporation | Semiconductor substrate |
US10727396B2 (en) | 2015-06-02 | 2020-07-28 | Shin-Etsu Chemical Co., Ltd. | Method for producing composite wafer having oxide single-crystal film |
US10770648B2 (en) | 2015-06-02 | 2020-09-08 | Shin-Etsu Chemical Co., Ltd. | Method for producing composite wafer having oxide single-crystal film |
US10971674B2 (en) | 2015-06-02 | 2021-04-06 | Shin-Etsu Chemical Co., Ltd. | Method for producing composite wafer having oxide single-crystal film |
CN114420549A (en) * | 2022-03-31 | 2022-04-29 | 深圳新声半导体有限公司 | Method for bonding silicon dioxide surface and silicon surface at low temperature |
KR102658526B1 (en) * | 2015-06-02 | 2024-04-17 | 신에쓰 가가꾸 고교 가부시끼가이샤 | Method for manufacturing composite wafer with oxide single crystal thin film |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5859497B2 (en) * | 2013-08-22 | 2016-02-10 | 信越化学工業株式会社 | Method for manufacturing SOS substrate with low defect density near interface |
JP5859496B2 (en) * | 2013-08-22 | 2016-02-10 | 信越化学工業株式会社 | Method for manufacturing SOS substrate with low surface defect density |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005203595A (en) * | 2004-01-16 | 2005-07-28 | Seiko Epson Corp | Production method of electro-optical device, electro-optical device and electronic apparatus |
JP2007220900A (en) * | 2006-02-16 | 2007-08-30 | Shin Etsu Chem Co Ltd | Method of manufacturing soi substrate |
-
2009
- 2009-12-11 JP JP2009281876A patent/JP5455595B2/en active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005203595A (en) * | 2004-01-16 | 2005-07-28 | Seiko Epson Corp | Production method of electro-optical device, electro-optical device and electronic apparatus |
JP2007220900A (en) * | 2006-02-16 | 2007-08-30 | Shin Etsu Chem Co Ltd | Method of manufacturing soi substrate |
Cited By (33)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012161831A (en) * | 2011-02-09 | 2012-08-30 | Mitsubishi Electric Corp | Method for manufacturing substrate |
US8502270B2 (en) | 2011-02-14 | 2013-08-06 | Fujitsu Limited | Compound semiconductor device and method for manufacturing the same |
CN103988285A (en) * | 2011-12-13 | 2014-08-13 | 索泰克公司 | Process for stabilizing bonding interface located within structure comprising oxide layer, and the structure obtained |
US9659777B2 (en) | 2011-12-13 | 2017-05-23 | Soitec | Process for stabilizing a bonding interface, located within a structure which comprises an oxide layer and structure obtained |
KR101436289B1 (en) * | 2012-07-18 | 2014-08-29 | 엔지케이 인슐레이터 엘티디 | Composite wafer and method for manufacturing the same |
JP5491680B1 (en) * | 2012-07-18 | 2014-05-14 | 日本碍子株式会社 | Composite wafer and its manufacturing method |
CN103703542A (en) * | 2012-07-18 | 2014-04-02 | 日本碍子株式会社 | Composite wafer and manufacturing method therefor |
US8981531B2 (en) | 2012-07-18 | 2015-03-17 | Ngk Insulators, Ltd. | Composite wafer and method for manufacturing the same |
WO2014013980A1 (en) * | 2012-07-18 | 2014-01-23 | 日本碍子株式会社 | Composite wafer and manufacturing method therefor |
JP2015128149A (en) * | 2013-11-28 | 2015-07-09 | 京セラ株式会社 | Composite body and manufacturing method of the same, and composite substrate manufacturing method |
US11371139B2 (en) | 2014-08-08 | 2022-06-28 | Sumitomo Electric Industries, Ltd. | Method of manufacturing diamond, diamond, diamond composite substrate, diamond joined substrate, and tool |
US10584428B2 (en) | 2014-08-08 | 2020-03-10 | Sumitomo Electric Industries, Ltd. | Method of manufacturing diamond, diamond, diamond composite substrate, diamond joined substrate, and tool |
CN106661758A (en) * | 2014-08-08 | 2017-05-10 | 住友电气工业株式会社 | Method for manufacturing diamond, diamond, diamond composite substrate, diamond bonded substrate, and tool |
US20170233889A1 (en) * | 2014-08-08 | 2017-08-17 | Sumitomo Electric Industries, Ltd. | Method of manufacturing diamond, diamond, diamond composite substrate, diamond joined substrate, and tool |
CN107112205A (en) * | 2015-01-16 | 2017-08-29 | 住友电气工业株式会社 | Manufacture the method, Semiconductor substrate, method, combined semiconductor substrate and the semiconductor combination substrate for manufacturing combined semiconductor substrate of Semiconductor substrate |
KR20180014699A (en) * | 2015-06-02 | 2018-02-09 | 신에쓰 가가꾸 고교 가부시끼가이샤 | METHOD FOR MANUFACTURING COMPOSITE WAFER WITH OXIDE SINGLE CRYSTAL FILM |
US10971674B2 (en) | 2015-06-02 | 2021-04-06 | Shin-Etsu Chemical Co., Ltd. | Method for producing composite wafer having oxide single-crystal film |
KR102658526B1 (en) * | 2015-06-02 | 2024-04-17 | 신에쓰 가가꾸 고교 가부시끼가이샤 | Method for manufacturing composite wafer with oxide single crystal thin film |
KR102599962B1 (en) * | 2015-06-02 | 2023-11-07 | 신에쓰 가가꾸 고교 가부시끼가이샤 | Method for manufacturing composite wafer with oxide single crystal thin film |
WO2016194975A1 (en) * | 2015-06-02 | 2016-12-08 | 信越化学工業株式会社 | Method for producing composite wafer provided with oxide single-crystal thin film |
JP2016225537A (en) * | 2015-06-02 | 2016-12-28 | 信越化学工業株式会社 | Manufacturing method of composite wafer including oxide single crystal thin film |
US11195987B2 (en) | 2015-06-02 | 2021-12-07 | Shin-Etsu Chemical Co., Ltd. | Method for producing composite wafer having oxide single-crystal film |
US10727396B2 (en) | 2015-06-02 | 2020-07-28 | Shin-Etsu Chemical Co., Ltd. | Method for producing composite wafer having oxide single-crystal film |
US10770648B2 (en) | 2015-06-02 | 2020-09-08 | Shin-Etsu Chemical Co., Ltd. | Method for producing composite wafer having oxide single-crystal film |
CN107615449A (en) * | 2015-06-02 | 2018-01-19 | 信越化学工业株式会社 | Possesses the manufacture method of the composite crystal of oxide monocrystal film |
CN107615449B (en) * | 2015-06-02 | 2021-09-21 | 信越化学工业株式会社 | Method for producing composite wafer having oxide single crystal thin film |
US10680068B2 (en) | 2016-07-19 | 2020-06-09 | Sicoxs Corporation | Semiconductor substrate |
JPWO2018088093A1 (en) * | 2016-11-11 | 2019-09-26 | 信越化学工業株式会社 | Composite substrate, surface acoustic wave device, and method of manufacturing composite substrate |
KR102433349B1 (en) * | 2016-11-11 | 2022-08-16 | 신에쓰 가가꾸 고교 가부시끼가이샤 | Composite substrate, surface acoustic wave device and manufacturing method of composite substrate |
US11800805B2 (en) | 2016-11-11 | 2023-10-24 | Shin-Etsu Chemical Co., Ltd. | Composite substrate, surface acoustic wave device, and method for manufacturing composite substrate |
KR20190075924A (en) * | 2016-11-11 | 2019-07-01 | 신에쓰 가가꾸 고교 가부시끼가이샤 | Composite substrate, surface acoustic wave device, and method for manufacturing composite substrate |
WO2018088093A1 (en) * | 2016-11-11 | 2018-05-17 | 信越化学工業株式会社 | Composite substrate, surface acoustic wave device, and method for manufacturing composite substrate |
CN114420549A (en) * | 2022-03-31 | 2022-04-29 | 深圳新声半导体有限公司 | Method for bonding silicon dioxide surface and silicon surface at low temperature |
Also Published As
Publication number | Publication date |
---|---|
JP5455595B2 (en) | 2014-03-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5455595B2 (en) | Manufacturing method of bonded wafer | |
JP5420968B2 (en) | Manufacturing method of bonded wafer | |
JP5389627B2 (en) | Manufacturing method of composite substrate with wide band gap semiconductor laminated | |
JP5496608B2 (en) | Method for manufacturing SOI substrate | |
KR102599962B1 (en) | Method for manufacturing composite wafer with oxide single crystal thin film | |
JP5643509B2 (en) | SOS substrate manufacturing method with reduced stress | |
WO2010137587A1 (en) | Sos substrate having low surface defect density | |
JP5536465B2 (en) | Manufacturing method of bonded wafer by high temperature bonding method | |
JP2010278338A (en) | Sos substrate low in defect density in proximity of interface | |
WO2010137682A1 (en) | Process for production of laminated wafer | |
JP4594121B2 (en) | Manufacturing method of SOI wafer and SOI wafer | |
JP2014003320A (en) | Sos substrate with low surface defect density in proximity of interface |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111222 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130809 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130815 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131004 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131210 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140107 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5455595 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |