JP2013105895A - Thin film transistor device, manufacturing method of the same, organic el display element and organic el display device - Google Patents

Thin film transistor device, manufacturing method of the same, organic el display element and organic el display device Download PDF

Info

Publication number
JP2013105895A
JP2013105895A JP2011248809A JP2011248809A JP2013105895A JP 2013105895 A JP2013105895 A JP 2013105895A JP 2011248809 A JP2011248809 A JP 2011248809A JP 2011248809 A JP2011248809 A JP 2011248809A JP 2013105895 A JP2013105895 A JP 2013105895A
Authority
JP
Japan
Prior art keywords
opening
thin film
film transistor
slope
organic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011248809A
Other languages
Japanese (ja)
Inventor
Yuko Okumoto
有子 奥本
Akito Miyamoto
明人 宮本
Takaaki Ukeda
高明 受田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2011248809A priority Critical patent/JP2013105895A/en
Publication of JP2013105895A publication Critical patent/JP2013105895A/en
Pending legal-status Critical Current

Links

Images

Abstract

PROBLEM TO BE SOLVED: To provide a thin film transistor device which achieves high quality by inhibiting formation of an organic semiconductor layer in an unintended region in formation of the organic semiconductor layer, and by inhibiting mixture of inks between neighboring openings; provide a manufacturing method of the thin film transistor device; and provide an organic EL display element and an organic EL display device.SOLUTION: A thin film transistor device comprises: a barrier 1016 in which three openings 1016a, 1016b, 1016c are opened; and source electrodes 1014a, 1014b and drain electrodes 1014c, 1014d which are exposed on respective bottoms of the openings 1016b, 1016c, and which function as channel parts, respectively. Lateral faces 1016d, 1016e among lateral faces facing the opening 1016b are relatively steeper inclined planes compared with a lateral face 1016i. A lateral face 1016f among lateral faces facing the opening 1016c is a relatively steeper inclined plane compared with a lateral face 1016j.

Description

本発明は、薄膜トランジスタ装置とその製造方法、有機EL表示素子、および有機EL表示装置に関する。   The present invention relates to a thin film transistor device and a manufacturing method thereof, an organic EL display element, and an organic EL display device.

液晶表示パネルや有機EL表示パネルでは、サブピクセル単位で発光制御するため、サブピクセル毎に薄膜トランジスタ(TFT(Thin Film Transistor))素子が形成されてなる薄膜トランジスタ装置が採用されている。そして、特に半導体層として有機半導体材料を用いた薄膜トランジスタ装置の開発が進められている。
図18(a)に示すように、従来技術に係る有機TFT装置は、例えば、基板9011上に、ゲート電極9012a,9012b、絶縁層9013、ソース電極9014a,9014bおよびドレイン電極(図示を省略。)、有機半導体層9017a,9017bが順に積層形成されている。有機半導体層9017a,9017bは、絶縁層9013上において、有機半導体インクを塗布して乾燥させることにより形成され、ソース電極9014a,9014bとドレイン電極との間を埋めるとともに、それらの上を覆うように形成されている。
In a liquid crystal display panel and an organic EL display panel, a thin film transistor device in which a thin film transistor (TFT) element is formed for each subpixel is employed in order to control light emission in units of subpixels. In particular, development of a thin film transistor device using an organic semiconductor material as a semiconductor layer is underway.
As shown in FIG. 18A, an organic TFT device according to the prior art includes, for example, a gate electrode 9012a, 9012b, an insulating layer 9013, source electrodes 9014a, 9014b, and a drain electrode (not shown) on a substrate 9011. Organic semiconductor layers 9017a and 9017b are sequentially stacked. The organic semiconductor layers 9017a and 9017b are formed on the insulating layer 9013 by applying and drying an organic semiconductor ink so as to fill the space between the source electrodes 9014a and 9014b and the drain electrode and to cover them. Is formed.

また、図18(a)に示すように、絶縁層9013上には、隣接する薄膜トランジスタ素子における有機半導体層9017a,9017b間を区画するために隔壁9016が設けられている。隔壁9016には、複数の開口部9016a〜9016cが開けられており、開口部9016aには、その底部に、ドレイン電極に接続された接続配線9015が露出しており、有機半導体層が形成されていない。接続配線9015は、当該有機TFT装置の上方に形成される発光素子の電極を接続するための電極である。そして、隔壁9016の開口部9016b,9016cには、互いに区画された有機半導体層9017a,9017bが形成されている。   As shown in FIG. 18A, a partition wall 9016 is provided on the insulating layer 9013 to partition between the organic semiconductor layers 9017a and 9017b in the adjacent thin film transistor elements. A plurality of openings 9016a to 9016c are opened in the partition wall 9016. A connection wiring 9015 connected to the drain electrode is exposed at the bottom of the opening 9016a, and an organic semiconductor layer is formed. Absent. The connection wiring 9015 is an electrode for connecting an electrode of a light emitting element formed above the organic TFT device. In addition, organic semiconductor layers 9017 a and 9017 b partitioned from each other are formed in the openings 9016 b and 9016 c of the partition wall 9016.

液晶表示パネルや有機EL表示パネルに用いられるTFT素子は、ゲート電極9012a,9012bへの信号の入力により、発光素子部の発光制御を行う。   A TFT element used in a liquid crystal display panel or an organic EL display panel performs light emission control of a light emitting element portion by inputting a signal to the gate electrodes 9012a and 9012b.

特開2009−76791号公報JP 2009-76791 A

しかしながら、従来技術に係るTFT装置では、有機半導体層を形成したくない部分(図18(a)では、開口部9016aの内部)にまで有機半導体層が形成されてしまい、他の素子(例えば、発光素子部)との間での電気的接続の不良を生じるという問題がある。具体的には、図18(b)に示すように、隔壁9016に開けられた開口部9016b,9016cの内部に有機半導体インク90170a,90170bを塗布(滴下)するとき、有機半導体ンク90170a,90170bが溢れて開口部9016aの内部に入り込むことがある(図18(b)における矢印F91)。この場合に、電気的な接続を図るために設けた接続配線9015上が有機半導体層で覆われてしまうことになる。   However, in the TFT device according to the related art, the organic semiconductor layer is formed up to a portion where the organic semiconductor layer is not desired (in FIG. 18A, inside the opening 9016a), and other elements (for example, There is a problem in that poor electrical connection with the light emitting element portion occurs. Specifically, as shown in FIG. 18B, when the organic semiconductor inks 90170a and 90170b are applied (dropped) into the openings 9016b and 9016c opened in the partition wall 9016, the organic semiconductor links 90170a and 90170b It may overflow and enter the inside of the opening 9016a (arrow F91 in FIG. 18B). In this case, the connection wiring 9015 provided for electrical connection is covered with the organic semiconductor layer.

特に、液晶表示パネルや有機EL表示パネルでは、精細化の要望から各サブピクセルの小型化も要望され、各サブピクセルの小型化に伴って開口部間の距離が短くなり、開口部から溢れたインクが他の開口部にまで入り込み易くなることから、上記のような問題を生じ易いと考えられる。
また、図18(b)に示すように、各開口部9016b,9016cの内部への有機半導体インク90170a,90170bの塗布は、隔壁9016の頂面よりも盛り上がるようになされるため、場合によっては有機半導体インク90170aと有機半導体インク90170bとが混合する惧れがある。この場合に、有機半導体層9017a,9017bの層厚が不所望な厚みとなり、また、互いに異なる成分の半導体層を形成しようとする場合には、インクの混合によりトランジスタ性能の低下をもたらすことになる。
In particular, in liquid crystal display panels and organic EL display panels, downsizing of each subpixel is also requested due to the demand for refinement. As each subpixel is downsized, the distance between the openings is shortened and overflows from the openings. It is considered that the above problems are likely to occur because the ink easily enters other openings.
Further, as shown in FIG. 18B, the organic semiconductor ink 90170a and 90170b are applied to the inside of the openings 9016b and 9016c so as to rise from the top surface of the partition wall 9016. There is a possibility that the semiconductor ink 90170a and the organic semiconductor ink 90170b are mixed. In this case, the organic semiconductor layers 9017a and 9017b have an undesired thickness, and when semiconductor layers having different components are to be formed, mixing of the ink causes a decrease in transistor performance. .

特に、液晶表示パネルや有機EL表示パネルでは、精細化の要望から各サブピクセルの小型化も要望され、各サブピクセルの小型化に伴って開口部9016bと開口部9016cとの間の距離が短くなり、インク90170aとインク90170bとが混合され易くなり、上記のような問題を生じ易いと考えられる。
本発明は、上記問題の解決を図ろうとなされたものであって、有機半導体層の形成に際して、不所望の領域への有機半導体層の形成を抑制するとともに、隣接する開口部間でのインクの混合を抑制することにより、高い品質を備える薄膜トランジスタ装置とその製造方法、有機EL表示素子、および有機EL表示装置を提供することを目的とする。
In particular, in liquid crystal display panels and organic EL display panels, downsizing of each subpixel is also required due to the demand for refinement, and the distance between the opening 9016b and the opening 9016c is shortened as each subpixel is downsized. Therefore, it is considered that the ink 90170a and the ink 90170b are easily mixed, and the above problem is likely to occur.
The present invention has been made to solve the above-described problems. In forming the organic semiconductor layer, the formation of the organic semiconductor layer in an undesired region is suppressed, and the ink between adjacent openings is formed. An object of the present invention is to provide a thin film transistor device having high quality, a manufacturing method thereof, an organic EL display element, and an organic EL display device by suppressing mixing.

そこで、本発明の一態様に係る薄膜トランジスタ装置では、次のような特徴を有する。
本発明の一態様に係る薄膜トランジスタ装置は、互いに間隔をあけた状態で隣接配置された第1および第2の薄膜トランジスタ素子を備え、各薄膜トランジスタ素子が、ゲート電極と、ソース電極およびドレイン電極と、絶縁層と、有機半導体層とを備える。
ソース電極およびドレイン電極は、ゲート電極の上方に積層形成され、積層方向に対して交差する方向に互いに間隔をあけて並設されている。絶縁層は、ゲート電極とソース電極および前記ドレイン電極との間に介挿されている。有機半導体層は、ソース電極とドレイン電極との間の間隙、およびソース電極とドレイン電極の上に形成され、ソース電極およびドレイン電極に対して密に接している。
Thus, a thin film transistor device according to one embodiment of the present invention has the following characteristics.
A thin film transistor device according to one embodiment of the present invention includes first and second thin film transistor elements arranged adjacent to each other with a space therebetween, and each thin film transistor element is insulated from a gate electrode, a source electrode, and a drain electrode. A layer and an organic semiconductor layer.
The source electrode and the drain electrode are stacked above the gate electrode, and are arranged in parallel with each other in a direction intersecting the stacking direction. The insulating layer is interposed between the gate electrode, the source electrode, and the drain electrode. The organic semiconductor layer is formed on the gap between the source electrode and the drain electrode and on the source electrode and the drain electrode, and is in close contact with the source electrode and the drain electrode.

また、本発明の一態様に係る薄膜トランジスタ装置では、第1の薄膜トランジスタ素子における有機半導体層と、第2の薄膜トランジスタ素子における有機半導体層との間に、互いの間を区画する隔壁が形成されており、隔壁は、第1の薄膜トランジスタ素子におけるソース電極およびドレイン電極の各々の少なくとも一部と、第2の薄膜トランジスタ素子におけるソース電極およびドレイン電極の各々の少なくとも一部とを別々に囲繞し、且つ、表面が撥液性を有している。   In the thin film transistor device according to one embodiment of the present invention, a partition wall is formed between the organic semiconductor layer in the first thin film transistor element and the organic semiconductor layer in the second thin film transistor element. The partition wall separately surrounds at least a part of each of the source electrode and the drain electrode in the first thin film transistor element and at least a part of each of the source electrode and the drain electrode in the second thin film transistor element, and has a surface. Has liquid repellency.

ここで、第1の薄膜トランジスタ素子におけるソース電極およびドレイン電極の各々の少なくとも一部を囲繞することで構成される開口部を第1開口部とし、第2の薄膜トランジスタ素子におけるソース電極およびドレイン電極の各々の少なくとも一部を囲繞することで構成される開口部を第2開口部とするとき、隔壁には、第1開口部に対して間隔をあけた状態で隣接し、且つ、第2開口部が隣接する側とは異なる側に、第3開口部が設けられており、第3開口部は、その内部に有機半導体層が形成されておらず、チャネル部として機能する部分ではない。   Here, an opening formed by surrounding at least a part of each of the source electrode and the drain electrode in the first thin film transistor element is defined as a first opening, and each of the source electrode and the drain electrode in the second thin film transistor element is formed. When the opening formed by surrounding at least a part of the second opening is used as the second opening, the partition wall is adjacent to the first opening with a space therebetween, and the second opening is provided. A third opening is provided on a side different from the adjacent side, and the third opening does not have an organic semiconductor layer formed therein, and does not function as a channel part.

本発明の一態様に係る薄膜トランジスタ装置では、隔壁における第1開口部および第2開口部の臨む各側面部が、傾斜が急峻な斜面と、傾斜が緩やかな斜面とで構成され、隔壁における第1開口部を臨む側面部のうち第3開口部が隣接する側の部分と、第1開口部をまたは第2開口部の一方を臨む側面部のうち、他方の開口部が隣接する側の部分とが、傾斜が相対的に急峻な斜面である、ことを特徴とする。   In the thin film transistor device according to one embodiment of the present invention, each side surface facing the first opening and the second opening in the partition wall includes a slope with a steep slope and a slope with a gentle slope. Of the side surface facing the opening, the portion on the side adjacent to the third opening, and on the side surface facing the first opening or one of the second openings, the portion on the side adjacent to the other opening Is a slope with a relatively steep slope.

本発明の一態様に係る薄膜トランジスタ装置では、隔壁における第1開口部を臨む側面部のうち第3開口部が隣接する側の部分が、傾斜が相対的に急峻な斜面である。このため、薄膜トランジスタ装置の製造時において、有機半導体層を形成するための有機半導体インクを第1開口部の内部に塗布した際、上記第3開口部が隣接する側とは異なる側におけるインクの表面高さが、第3開口部が隣接する側におけるインクの表面高さに比べて高い、という表面プロファイルを有することになる。逆にいえば、第1開口部の内部に有機半導体インクを塗布(滴下)した場合において、第3開口部が隣接する側でのインクの表面高さが、ソース電極およびドレイン電極が偏って配された側におけるインクの表面高さよりも低くすることができる。   In the thin film transistor device according to one embodiment of the present invention, the portion of the side surface facing the first opening in the partition that is adjacent to the third opening is a slope with a relatively steep slope. Therefore, when the organic semiconductor ink for forming the organic semiconductor layer is applied to the inside of the first opening during the manufacture of the thin film transistor device, the surface of the ink on the side different from the side on which the third opening is adjacent. The surface profile is such that the height is higher than the surface height of the ink on the side where the third opening is adjacent. Conversely, when organic semiconductor ink is applied (dropped) inside the first opening, the surface height of the ink on the side where the third opening is adjacent is unevenly distributed between the source electrode and the drain electrode. It can be made lower than the surface height of the ink on the coated side.

よって、本発明の一態様に係る薄膜トランジスタ装置では、その製造時において、有機半導体インクが第3開口部に対して溢れ出すことを抑制することができ、チャネルとして機能しない箇所への有機半導体層の形成を防ぐことができる。また、第1開口部の内部に形成される有機半導体層の層厚についても、インクの溢れ出しを抑制することにより、高精度に制御することができる。   Therefore, in the thin film transistor device according to one embodiment of the present invention, the organic semiconductor ink can be prevented from overflowing with respect to the third opening at the time of manufacture, and the organic semiconductor layer can be applied to a portion that does not function as a channel. Formation can be prevented. The layer thickness of the organic semiconductor layer formed inside the first opening can also be controlled with high accuracy by suppressing ink overflow.

また、本発明の一態様に係る薄膜トランジスタ装置では、第1開口部をまたは第2開口部の一方を臨む側面部のうち、他方の開口部が隣接する側の部分が、傾斜が相対的に急峻な斜面である。このため、薄膜トランジスタ装置の製造時において、有機半導体層を形成するための有機半導体インクを第1開口部および第2開口部の各内部に塗布(滴下)した際、上記一方の開口部の内部に塗布した有機半導体インクが、他方の開口部が隣接する側とは反対側で相対的に高い、という表面プロファイルを有することになる。   In the thin film transistor device according to one embodiment of the present invention, the portion of the side surface facing the first opening or the second opening that is adjacent to the other opening is relatively steep. It is a gentle slope. Therefore, when the organic semiconductor ink for forming the organic semiconductor layer is applied (dropped) inside each of the first opening and the second opening at the time of manufacturing the thin film transistor device, the inside of the one opening is inside. The applied organic semiconductor ink has a surface profile that the other opening is relatively high on the side opposite to the adjacent side.

よって、本発明の一態様に係る薄膜トランジスタ装置では、その製造時において、第1開口部と第2開口部との各内部に塗布した有機半導体インク同士が、不所望に混合されるという事態を抑制することができる。よって、第1の薄膜トランジスタ素子と第2の薄膜トランジスタ素子とについて、有機半導体層の構成材料という観点およびその層厚という観点から、高精度に形成することができる。   Therefore, in the thin film transistor device according to one embodiment of the present invention, it is possible to suppress an undesired mixing of the organic semiconductor inks applied to the insides of the first opening and the second opening at the time of manufacture. can do. Therefore, the first thin film transistor element and the second thin film transistor element can be formed with high accuracy from the viewpoint of the constituent material of the organic semiconductor layer and the thickness of the layer.

従って、本発明の一態様に係る薄膜トランジスタ装置は、有機半導体層の形成に際して、不所望の領域への有機半導体層の形成を抑制するとともに、隣接する開口部間でのインクの混合を抑制することにより、高い品質を備える。   Therefore, the thin film transistor device according to one embodiment of the present invention suppresses the formation of the organic semiconductor layer in an undesired region and the mixing of ink between adjacent openings when forming the organic semiconductor layer. By providing high quality.

本発明の実施の形態1に係る有機EL表示装置1の概略構成を示す模式ブロック図である。1 is a schematic block diagram showing a schematic configuration of an organic EL display device 1 according to Embodiment 1 of the present invention. 有機EL表示パネル10の構成の一部を示す模式断面図である。3 is a schematic cross-sectional view showing a part of the configuration of the organic EL display panel 10. FIG. TFT基板101の一部構成を示す模式平面図である。2 is a schematic plan view showing a partial configuration of a TFT substrate 101. FIG. (a)は、図3に示すTFT基板101におけるA−A’断面の構成を示す模式断面図であり、(b)は、B−B’断面の構成を示す模式断面図であり、(c)は、C−C’断面の構成を示す模式断面図である。(A) is a schematic cross section which shows the structure of the AA 'cross section in the TFT substrate 101 shown in FIG. 3, (b) is a schematic cross section which shows the structure of a BB' cross section, (c ) Is a schematic cross-sectional view showing the configuration of the CC ′ cross-section. (a)は、有機EL表示パネル10の製造方法の概略を示す工程フロー図であり、(b)は、TFT基板101の形成方法の概略を示す工程フロー図である。(A) is a process flow diagram which shows the outline of the manufacturing method of the organic electroluminescent display panel 10, (b) is a process flowchart which shows the outline of the formation method of the TFT substrate 101. (a)は、TFT基板101の製造過程のうち、開口部1016b,1016cのそれぞれに有機半導体インク10170a,10170bを塗布した状態を示す模式平面図であり、(b)は、そのD−D’断面の構成を示す模式断面図であり、(c)は、E−E’断面の構成を示す模式断面図である。(A) is a schematic top view which shows the state which apply | coated organic-semiconductor ink 10170a, 10170b to each of opening part 1016b, 1016c among the manufacturing processes of TFT substrate 101, (b) is the DD '. It is a schematic cross section which shows the structure of a cross section, (c) is a schematic cross section which shows the structure of an EE 'cross section. (a)、(c)、(e)は、TFT基板101の製造過程のうち、図4(b)に示す断面に相当する部分の製造に係る一部工程を示す模式工程図であり、(b)、(d)、(f)は、図4(c)に示す断面に相当する部分の製造に係る一部工程を示す模式工程図である。(A), (c), (e) is a schematic process diagram which shows a part process concerning manufacture of the part corresponded in the cross section shown in FIG.4 (b) among the manufacturing processes of TFT substrate 101, ( b), (d), and (f) are schematic process diagrams showing a partial process relating to the manufacture of a portion corresponding to the cross section shown in FIG. (a)、(c)は、TFT基板101の製造過程のうち、図4(b)に示す断面に相当する部分の製造に係る一部工程を示す模式工程図であり、(b)、(d)は、図4(c)に示す断面に相当する部分の製造に係る一部工程を示す模式工程図ある。(A), (c) is a schematic process diagram which shows the one part process which concerns on manufacture of the part corresponded in the cross section shown in FIG.4 (b) among the manufacturing processes of TFT substrate 101, (b), ( FIG. 4D is a schematic process diagram showing a partial process relating to the manufacture of a portion corresponding to the cross section shown in FIG. (a)は、本発明の実施の形態2に係るTFT基板101の製造過程のうち、図4(b)に示す断面に相当する部分の一部工程を示す模式工程図であり、(b)は、図4(c)に示す断面に相当する部分の製造に係る一部工程を示す模式工程図である。(A) is a schematic process drawing which shows a part process of the part corresponded to the cross section shown in FIG.4 (b) among the manufacturing processes of TFT substrate 101 which concerns on Embodiment 2 of this invention, (b) FIG. 5 is a schematic process diagram showing a partial process for manufacturing a portion corresponding to the cross section shown in FIG. (a)、(c)は、本発明の実施の形態3に係るTFT基板101の製造過程のうち、図4(b)に示す断面に相当する部分の一部工程を示す模式工程図であり、(b)、(d)は、図4(c)に示す断面に相当する部分の一部工程を示す模式工程図である。(A), (c) is a schematic process diagram which shows a part process of the part corresponded to the cross section shown in FIG.4 (b) among the manufacturing processes of TFT substrate 101 which concerns on Embodiment 3 of this invention. , (B), (d) are schematic process diagrams showing a part of the process corresponding to the cross section shown in FIG. (a)、(c)は、本発明の実施の形態3に係るTFT基板101の製造過程のうち、図4(b)に示す断面に相当する部分の一部工程を示す模式工程図であり、(b)、(d)は、図4(c)に示す断面に相当する部分の一部工程を示す模式工程図である。(A), (c) is a schematic process diagram which shows a part process of the part corresponded to the cross section shown in FIG.4 (b) among the manufacturing processes of TFT substrate 101 which concerns on Embodiment 3 of this invention. , (B), (d) are schematic process diagrams showing a part of the process corresponding to the cross section shown in FIG. (a)は、本発明の実施の形態4に係る有機EL表示パネルの構成のうち、TFT基板の一部構成を示す模式平面図であり、(b)は、本発明の実施の形態5に係る有機EL表示パネルの構成のうち、TFT基板の一部構成を示す模式平面図であり、(c)は、本発明の実施の形態6に係る有機EL表示パネルの構成のうち、TFT基板の一部構成を示す模式平面図である。(A) is a schematic top view which shows a partial structure of a TFT substrate among the structures of the organic electroluminescence display panel which concerns on Embodiment 4 of this invention, (b) is Embodiment 5 of this invention. It is a schematic plan view which shows a part structure of a TFT substrate among the structures of the organic EL display panel which concerns, (c) is a TFT substrate among the structures of the organic EL display panel which concerns on Embodiment 6 of this invention. It is a schematic plan view which shows a partial structure. (a)は、本発明の実施の形態7に係る有機EL表示パネルの構成のうち、TFT基板の一部構成を示す模式平面図であり、(b)は、本発明の実施の形態8に係る有機EL表示パネルの構成のうち、TFT基板の一部構成を示す模式平面図である。(A) is a schematic top view which shows a partial structure of a TFT substrate among the structures of the organic electroluminescence display panel which concerns on Embodiment 7 of this invention, (b) is Embodiment 8 of this invention. It is a schematic plan view which shows a partial structure of a TFT substrate among the structures of the organic EL display panel. (a)は、本発明の実施の形態9に係る有機EL表示パネルの構成のうち、TFT基板の一部構成を示す模式平面図であり、(b)は、本発明の実施の形態10に係る有機EL表示パネルの構成のうち、TFT基板の一部構成を示す模式平面図であり、(c)は、本発明の実施の形態11に係る有機EL表示パネルの構成のうち、TFT基板の一部構成を示す模式平面図である。(A) is a schematic top view which shows a partial structure of a TFT substrate among the structures of the organic electroluminescence display panel which concerns on Embodiment 9 of this invention, (b) is Embodiment 10 of this invention. It is a schematic top view which shows a part structure of a TFT substrate among the structures of the organic EL display panel which concerns, (c) is a structure of a TFT substrate among the structures of the organic EL display panel which concerns on Embodiment 11 of this invention. It is a schematic plan view which shows a partial structure. (a)は、本発明の実施の形態12に係る有機EL表示パネルの構成のうち、TFT基板の一部構成を示す模式平面図であり、(b)は、本発明の実施の形態13に係る有機EL表示パネルの構成のうち、TFT基板の一部構成を示す模式平面図であり、(c)は、本発明の実施の形態14に係る有機EL表示パネルの構成のうち、TFT基板の一部構成を示す模式平面図である。(A) is a schematic top view which shows a partial structure of a TFT substrate among the structures of the organic electroluminescence display panel which concerns on Embodiment 12 of this invention, (b) is Embodiment 13 of this invention. It is a schematic plan view which shows a part structure of a TFT substrate among the structures of the organic EL display panel which concerns, (c) is a TFT substrate among the structures of the organic EL display panel which concerns on Embodiment 14 of this invention. It is a schematic plan view which shows a partial structure. (a)および(b)は、TFT基板における隔壁の開口部を臨む側面部の傾斜角度の定義の仕方を示す模式図である。(A) And (b) is a schematic diagram which shows how to define the inclination-angle of the side part which faces the opening part of the partition in a TFT substrate. (a)は、変形例1に係るTFT基板での隔壁で規定される開口部の開口形状を示す模式平面図であり、(b)は、変形例2に係るTFT基板での隔壁で規定される開口部の開口形状を示す模式平面図であり、(c)は、変形例3に係るTFT基板での隔壁で規定される開口部の開口形状を示す模式平面図である。(A) is a schematic top view which shows the opening shape of the opening part prescribed | regulated by the partition in the TFT substrate which concerns on the modification 1, (b) is prescribed | regulated by the partition in the TFT substrate which concerns on the modification 2. FIG. FIG. 6C is a schematic plan view showing the opening shape of the opening defined by the partition wall in the TFT substrate according to Modification 3. FIG. (a)は、従来技術に係る有機EL表示装置の構成のうち、TFT基板の構成の一部を示す断面図であり、(b)は、従来技術に係るTFT基板の製造過程のうち、有機半導体インクの塗布に係る工程を示す断面図である。(A) is sectional drawing which shows a part of structure of a TFT substrate among the structures of the organic electroluminescent display apparatus which concerns on a prior art, (b) is organic in the manufacturing process of the TFT substrate which concerns on a prior art. It is sectional drawing which shows the process which concerns on application | coating of a semiconductor ink.

[本発明の態様の概要]
本発明の一態様に係る薄膜トランジスタ装置は、互いに間隔をあけた状態で隣接配置された第1および第2の薄膜トランジスタ素子を備え、各薄膜トランジスタ素子が、ゲート電極と、ソース電極およびドレイン電極と、絶縁層と、有機半導体層とを備える。
ソース電極およびドレイン電極は、ゲート電極の上方に積層形成され、積層方向に対して交差する方向に互いに間隔をあけて並設されている。絶縁層は、ゲート電極とソース電極および前記ドレイン電極との間に介挿されている。有機半導体層は、ソース電極とドレイン電極との間の間隙、およびソース電極とドレイン電極の上に形成され、ソース電極およびドレイン電極に対して密に接している。
[Outline of Embodiments of the Present Invention]
A thin film transistor device according to one embodiment of the present invention includes first and second thin film transistor elements arranged adjacent to each other with a space therebetween, and each thin film transistor element is insulated from a gate electrode, a source electrode, and a drain electrode. A layer and an organic semiconductor layer.
The source electrode and the drain electrode are stacked above the gate electrode, and are arranged in parallel with each other in a direction intersecting the stacking direction. The insulating layer is interposed between the gate electrode, the source electrode, and the drain electrode. The organic semiconductor layer is formed on the gap between the source electrode and the drain electrode and on the source electrode and the drain electrode, and is in close contact with the source electrode and the drain electrode.

また、本発明の一態様に係る薄膜トランジスタ装置では、第1の薄膜トランジスタ素子における有機半導体層と、第2の薄膜トランジスタ素子における有機半導体層との間に、互いの間を区画する隔壁が形成されており、隔壁は、第1の薄膜トランジスタ素子におけるソース電極およびドレイン電極の各々の少なくとも一部と、第2の薄膜トランジスタ素子におけるソース電極およびドレイン電極の各々の少なくとも一部とを別々に囲繞し、且つ、表面が撥液性を有している。   In the thin film transistor device according to one embodiment of the present invention, a partition wall is formed between the organic semiconductor layer in the first thin film transistor element and the organic semiconductor layer in the second thin film transistor element. The partition wall separately surrounds at least a part of each of the source electrode and the drain electrode in the first thin film transistor element and at least a part of each of the source electrode and the drain electrode in the second thin film transistor element, and has a surface. Has liquid repellency.

ここで、第1の薄膜トランジスタ素子におけるソース電極およびドレイン電極の各々の少なくとも一部を囲繞することで構成される開口部を第1開口部とし、第2の薄膜トランジスタ素子におけるソース電極およびドレイン電極の各々の少なくとも一部を囲繞することで構成される開口部を第2開口部とするとき、隔壁には、第1開口部に対して間隔をあけた状態で隣接し、且つ、第2開口部が隣接する側とは異なる側に、第3開口部が設けられており、第3開口部は、その内部に有機半導体層が形成されておらず、チャネル部として機能する部分ではない。   Here, an opening formed by surrounding at least a part of each of the source electrode and the drain electrode in the first thin film transistor element is defined as a first opening, and each of the source electrode and the drain electrode in the second thin film transistor element is formed. When the opening formed by surrounding at least a part of the second opening is used as the second opening, the partition wall is adjacent to the first opening with a space therebetween, and the second opening is provided. A third opening is provided on a side different from the adjacent side, and the third opening does not have an organic semiconductor layer formed therein, and does not function as a channel part.

本発明の一態様に係る薄膜トランジスタ装置では、隔壁における第1開口部および第2開口部の臨む各側面部が、傾斜が急峻な斜面と、傾斜が緩やかな斜面とで構成され、隔壁における第1開口部を臨む側面部のうち第3開口部が隣接する側の部分と、第1開口部をまたは第2開口部の一方を臨む側面部のうち、他方の開口部が隣接する側の部分とが、傾斜が相対的に急峻な斜面である、ことを特徴とする。   In the thin film transistor device according to one embodiment of the present invention, each side surface facing the first opening and the second opening in the partition wall includes a slope with a steep slope and a slope with a gentle slope. Of the side surface facing the opening, the portion on the side adjacent to the third opening, and on the side surface facing the first opening or one of the second openings, the portion on the side adjacent to the other opening Is a slope with a relatively steep slope.

本発明の一態様に係る薄膜トランジスタ装置では、隔壁における第1開口部を臨む側面部のうち第3開口部が隣接する側の部分が、傾斜が相対的に急峻な斜面である。このため、薄膜トランジスタ装置の製造時において、有機半導体層を形成するための有機半導体インクを第1開口部の内部に塗布した際、上記第3開口部が隣接する側とは異なる側におけるインクの表面高さが、第3開口部が隣接する側におけるインクの表面高さに比べて高い、という表面プロファイルを有することになる。逆にいえば、第1開口部の内部に有機半導体インクを塗布(滴下)した場合において、第3開口部が隣接する側でのインクの表面高さが、ソース電極およびドレイン電極が偏って配された側におけるインクの表面高さよりも低くすることができる。   In the thin film transistor device according to one embodiment of the present invention, the portion of the side surface facing the first opening in the partition that is adjacent to the third opening is a slope with a relatively steep slope. Therefore, when the organic semiconductor ink for forming the organic semiconductor layer is applied to the inside of the first opening during the manufacture of the thin film transistor device, the surface of the ink on the side different from the side on which the third opening is adjacent. The surface profile is such that the height is higher than the surface height of the ink on the side where the third opening is adjacent. Conversely, when organic semiconductor ink is applied (dropped) inside the first opening, the surface height of the ink on the side where the third opening is adjacent is unevenly distributed between the source electrode and the drain electrode. It can be made lower than the surface height of the ink on the coated side.

よって、本発明の一態様に係る薄膜トランジスタ装置では、その製造時において、有機半導体インクが第3開口部に対して溢れ出すことを抑制することができ、チャネルとして機能しない箇所への有機半導体層の形成を防ぐことができる。また、第1開口部の内部に形成される有機半導体層の層厚についても、インクの溢れ出しを抑制することにより、高精度に制御することができる。   Therefore, in the thin film transistor device according to one embodiment of the present invention, the organic semiconductor ink can be prevented from overflowing with respect to the third opening at the time of manufacture, and the organic semiconductor layer can be applied to a portion that does not function as a channel. Formation can be prevented. The layer thickness of the organic semiconductor layer formed inside the first opening can also be controlled with high accuracy by suppressing ink overflow.

また、本発明の一態様に係る薄膜トランジスタ装置では、第1開口部をまたは第2開口部の一方を臨む側面部のうち、他方の開口部が隣接する側の部分が、傾斜が相対的に急峻な斜面である。このため、薄膜トランジスタ装置の製造時において、有機半導体層を形成するための有機半導体インクを第1開口部および第2開口部の各内部に塗布(滴下)した際、上記一方の開口部の内部に塗布した有機半導体インクが、他方の開口部が隣接する側とは反対側で相対的に高い、という表面プロファイルを有することになる。   In the thin film transistor device according to one embodiment of the present invention, the portion of the side surface facing the first opening or the second opening that is adjacent to the other opening is relatively steep. It is a gentle slope. Therefore, when the organic semiconductor ink for forming the organic semiconductor layer is applied (dropped) inside each of the first opening and the second opening at the time of manufacturing the thin film transistor device, the inside of the one opening is inside. The applied organic semiconductor ink has a surface profile that the other opening is relatively high on the side opposite to the adjacent side.

よって、本発明の一態様に係る薄膜トランジスタ装置では、その製造時において、第1開口部と第2開口部との各内部に塗布した有機半導体インク同士が、不所望に混合されるという事態を抑制することができる。よって、第1の薄膜トランジスタ素子と第2の薄膜トランジスタ素子とについて、有機半導体層の構成材料という観点およびその層厚という観点から、高精度に形成することができる。   Therefore, in the thin film transistor device according to one embodiment of the present invention, it is possible to suppress an undesired mixing of the organic semiconductor inks applied to the insides of the first opening and the second opening at the time of manufacture. can do. Therefore, the first thin film transistor element and the second thin film transistor element can be formed with high accuracy from the viewpoint of the constituent material of the organic semiconductor layer and the thickness of the layer.

従って、本発明の一態様に係る薄膜トランジスタ装置は、有機半導体層の形成に際して、不所望の領域への有機半導体層の形成を抑制するとともに、隣接する開口部間でのインクの混合を抑制することにより、高い品質を備える。
本発明の一態様に係る薄膜トランジスタ装置では、上記構成に加え、隔壁における第1開口部を臨む側面部および第2開口部を臨む側面部の他方についても、上記一方の開口部が隣接する側の部分が、傾斜が相対的に急峻な斜面である、ことを特徴とする。このような構成を更に採用する場合には、第1開口部の内部に塗布した有機半導体インクと、第2開口部の内部に塗布した有機半導体インクとの混合を、さらに確実に抑制することができる。
Therefore, the thin film transistor device according to one embodiment of the present invention suppresses the formation of the organic semiconductor layer in an undesired region and the mixing of ink between adjacent openings when forming the organic semiconductor layer. By providing high quality.
In the thin film transistor device according to one embodiment of the present invention, in addition to the above structure, the other of the side surface portion facing the first opening and the side surface facing the second opening in the partition wall is on the side where the one opening portion is adjacent. The portion is a slope having a relatively steep slope. When such a configuration is further adopted, the mixing of the organic semiconductor ink applied to the inside of the first opening and the organic semiconductor ink applied to the inside of the second opening can be more reliably suppressed. it can.

従って、本発明の一態様に係る薄膜トランジスタ装置は、有機半導体層の形成に際して、不所望の領域への有機半導体層の形成を抑制するとともに、隣接する開口部間でのインクの混合を抑制することにより、高い品質を備える。
本発明の一態様に係る薄膜トランジスタ装置では、上記構成に加え、第3開口部、第1開口部、および第2開口部が、平面視において、この順に直列配置されており、隔壁における第1開口部を臨む側面部のうち、3つの開口部(第1開口部、第2開口部、第3開口部)の配列方向に対して交差する方向に存在する部分の少なくとも一部が、傾斜が相対的に緩やかな斜面である、ことを特徴とする。このような構成を採用することにより、第1開口部の内部に塗布された有機半導体インクは、少なくとも第3開口部が隣接する側の部分で高さが低く、上記傾斜が相対的に緩やかな斜面とした部分の側で高さが高い、という表面プロファイルを有することになる。よって、第1開口部の内部に塗布した有機半導体インクの表面プロファイルを、上記のように偏った状態とすることで、第3開口部への有機半導体インクの溢れ出しをさらに効果的に抑制することができる。
Therefore, the thin film transistor device according to one embodiment of the present invention suppresses the formation of the organic semiconductor layer in an undesired region and the mixing of ink between adjacent openings when forming the organic semiconductor layer. By providing high quality.
In the thin film transistor device according to one embodiment of the present invention, in addition to the above structure, the third opening, the first opening, and the second opening are arranged in series in this order in a plan view, and the first opening in the partition wall Among the side faces facing the part, at least a part of the part existing in the direction intersecting the arrangement direction of the three openings (first opening, second opening, and third opening) is relatively inclined. It is characterized by a gentle slope. By adopting such a configuration, the organic semiconductor ink applied to the inside of the first opening has a low height at least on the side adjacent to the third opening, and the inclination is relatively gentle. It has a surface profile that the height is high on the side of the sloped portion. Therefore, by setting the surface profile of the organic semiconductor ink applied to the inside of the first opening in a biased state as described above, the overflow of the organic semiconductor ink to the third opening is further effectively suppressed. be able to.

従って、本発明の一態様に係る薄膜トランジスタ装置は、有機半導体層の形成に際して、不所望の領域への有機半導体層の形成を抑制するとともに、隣接する開口部間でのインクの混合を抑制することにより、高い品質を備える。
本発明の一態様に係る薄膜トランジスタ装置では、上記構成に加え、隔壁における第2開口部を臨む側面部のうち、3つの開口部(第1開口部、第2開口部、第3開口部)の配列方向に対して交差する方向に存在する部分の少なくとも一部が、傾斜が相対的に緩やかな斜面である、ことを特徴とする。このような構成を採用することにより、第2開口部の内部に塗布された有機半導体インクは、上記配列方向に対して交差する方向に存在する部分における上記傾斜が相対的に緩やかな斜面とした部分の側で高さが高い、という表面プロファイルを有することになる。よって、第2開口部の内部に塗布した有機半導体インクの表面プロファイルを、上記のように偏った状態とすることで、第1開口部の内部に塗布した有機半導体インクと、第2開口部の内部に塗布した有機半導体インクとの混合を、さらに効果的に抑制することができる。
Therefore, the thin film transistor device according to one embodiment of the present invention suppresses the formation of the organic semiconductor layer in an undesired region and the mixing of ink between adjacent openings when forming the organic semiconductor layer. By providing high quality.
In the thin film transistor device according to one embodiment of the present invention, in addition to the above structure, three opening portions (first opening portion, second opening portion, and third opening portion) among the side surface portions facing the second opening portion in the partition wall are provided. It is characterized in that at least a part of the part existing in the direction intersecting the arrangement direction is a slope having a relatively gentle slope. By adopting such a configuration, the organic semiconductor ink applied to the inside of the second opening has a slope with a relatively gentle slope in a portion that exists in a direction intersecting the arrangement direction. It will have a surface profile that is high on the part side. Therefore, by setting the surface profile of the organic semiconductor ink applied inside the second opening to a biased state as described above, the organic semiconductor ink applied inside the first opening and the second opening Mixing with the organic semiconductor ink applied inside can be more effectively suppressed.

従って、本発明の一態様に係る薄膜トランジスタ装置は、有機半導体層の形成に際して、不所望の領域への有機半導体層の形成を抑制するとともに、隣接する開口部間でのインクの混合を抑制することにより、高い品質を備える。
本発明の一態様に係る薄膜トランジスタ装置では、上記構成に加え、隔壁における第1開口部を臨む側面部のうち、傾斜が相対的に緩やかな斜面である部分と、隔壁における第2開口部を臨む側面部のうち、傾斜が相対的に緩やかな斜面である部分とが、3つの開口部(第1開口部、第2開口部、第3開口部)の配列に係る仮想軸を挟んで、互いに反対側に存在する、ことを特徴とする。上記のように、第1開口部の内部および第2開口部の内部のそれぞれに塗布した有機半導体インクの各表面プロファイルは、上記傾斜が相対的に緩やかな斜面の側で高さが高くなる。よって、第1開口部を臨む側面部と、第2開口部を臨む側面部とで、傾斜が相対的に緩やかな斜面を、上記仮想軸を挟んで互いに反対側に設けることで、第1開口部の内部に塗布した有機半導体インクと、第2開口部の内部に塗布した有機半導体インクとの混合を、さらに確実に抑制することができる。
Therefore, the thin film transistor device according to one embodiment of the present invention suppresses the formation of the organic semiconductor layer in an undesired region and the mixing of ink between adjacent openings when forming the organic semiconductor layer. By providing high quality.
In the thin film transistor device according to one embodiment of the present invention, in addition to the above structure, of the side surfaces facing the first opening in the partition, the portion having a relatively gentle slope and the second opening in the partition face Of the side surface portions, a portion having a relatively gentle slope is mutually sandwiched across an imaginary axis related to the arrangement of three openings (first opening, second opening, and third opening). It exists in the other side, It is characterized by the above-mentioned. As described above, each surface profile of the organic semiconductor ink applied to the inside of the first opening and the inside of the second opening has a height on the side of the slope where the slope is relatively gentle. Therefore, the first opening is provided by providing slopes with relatively gentle slopes between the side face facing the first opening and the side face facing the second opening on opposite sides of the virtual axis. Mixing of the organic semiconductor ink applied to the inside of the portion and the organic semiconductor ink applied to the inside of the second opening can be further reliably suppressed.

従って、本発明の一態様に係る薄膜トランジスタ装置は、有機半導体層の形成に際して、不所望の領域への有機半導体層の形成を抑制するとともに、隣接する開口部間でのインクの混合を抑制することにより、高い品質を備える。
本発明の一態様に係る薄膜トランジスタ装置では、上記構成に加え、隔壁における第1開口部を臨む側面部または第2開口部を臨む側面部の他方について、上記一方の開口部が隣接する側の部分が、傾斜が相対的に緩やかな斜面である、ことを特徴とする。このような構成を採用する場合にあっても、他方の開口部(第1開口部または第2開口部)の内部に塗布された有機半導体インクの表面プロファイルの制御を以って、上記一方の開口部の内部に塗布された有機半導体インクとの混合が、効果的に抑制できる。
Therefore, the thin film transistor device according to one embodiment of the present invention suppresses the formation of the organic semiconductor layer in an undesired region and the mixing of ink between adjacent openings when forming the organic semiconductor layer. By providing high quality.
In the thin film transistor device according to one embodiment of the present invention, in addition to the above structure, a portion on the side where the one opening is adjacent to the other of the side surface facing the first opening or the side surface facing the second opening in the partition wall Is a slope having a relatively gentle slope. Even in the case of adopting such a configuration, the one of the above-mentioned ones is controlled by controlling the surface profile of the organic semiconductor ink applied to the inside of the other opening (the first opening or the second opening). Mixing with the organic semiconductor ink applied to the inside of the opening can be effectively suppressed.

本発明の一態様に係る薄膜トランジスタ装置では、傾斜の緩急が、隔壁の側面と、隔壁が設けられる下地層の上面とのなす角度の大小を以って規定されている、ことを特徴とする。
本発明の一態様に係る薄膜トランジスタ装置では、隔壁における第1開口部を臨む側面部のうち、傾斜が相対的に急峻な斜面である第2開口部が隣接する側の部分は、傾斜が相対的に緩やかな部分よりも、その傾斜角度が5[deg.]以上大きい、ことを特徴とする。
The thin film transistor device according to one embodiment of the present invention is characterized in that the inclination is defined by the size of an angle formed between the side surface of the partition wall and the upper surface of the base layer on which the partition wall is provided.
In the thin film transistor device according to one embodiment of the present invention, among the side surfaces facing the first opening in the partition, the portion on the side adjacent to the second opening which is a relatively steep slope is relatively inclined. The inclination angle is 5 [deg. ] Larger than that.

なお、上記において、「傾斜が相対的に緩やかな斜面」の傾斜角度は、例えば、25[°]以上30[°]以下の範囲内とすることが好ましい。また、上記において、「傾斜が相対的に急峻な斜面」の傾斜角度は、35[°]以上40[°]以下の範囲内とすることが好ましい。
本発明の一態様に係る有機EL表示素子は、上記態様の何れかに係る薄膜トランジスタ装置と、薄膜トランジスタ装置の上方に設けられ、コンタクトホールが形成された平坦化膜と、平坦化膜上、および平坦化膜のコンタクトホールを臨む側面上に形成され、ドレイン電極またはソース電極と電気的に接続された下部電極と、下部電極の上方に形成された上部電極と、下部電極と上部電極との間に介挿された有機発光層と、を備え、コンタクトホールが第3開口部と連通している、ことを特徴とする。
In the above, it is preferable that the inclination angle of the “slope having a relatively gentle inclination” is, for example, in the range of 25 ° to 30 °. In the above description, it is preferable that the inclination angle of the “slope having a relatively steep inclination” is in the range of 35 ° to 40 °.
An organic EL display element according to one embodiment of the present invention includes a thin film transistor device according to any one of the above embodiments, a planarization film provided over the thin film transistor device, in which a contact hole is formed, a planarization film, and a planarization film. A lower electrode electrically connected to the drain electrode or the source electrode, an upper electrode formed above the lower electrode, and between the lower electrode and the upper electrode. And an organic light emitting layer interposed, and the contact hole communicates with the third opening.

このように、本発明の一態様に係る有機EL表示素子では、上記本発明の何れかの態様に係る薄膜トランジスタ装置を備えているので、高品質であって、且つ、製造時における高い歩留まりを確保することができる。
本発明の一態様に係る有機EL表示装置は、上記本発明の一態様に係る有機EL表示素子を備える、ことを特徴とする。これにより、本発明の一態様に係る有機EL表示装置についても、高品質であって、且つ、製造時における高い歩留まりを確保することができる。
As described above, the organic EL display element according to one aspect of the present invention includes the thin film transistor device according to any one aspect of the present invention. Therefore, the organic EL display element has high quality and secures a high yield during manufacturing. can do.
An organic EL display device according to one embodiment of the present invention includes the organic EL display element according to one embodiment of the present invention. Accordingly, the organic EL display device according to one embodiment of the present invention can also have high quality and a high yield at the time of manufacturing.

本発明の一態様に係る薄膜トランジスタ装置の製造方法は、次の工程を備える。
(i) 第1工程;基板上に互いに間隔をあけた状態で隣接した第1および第2のゲート電極を形成する。
(ii) 第2工程;第1および第2のゲート電極の上方を覆うように、絶縁層を形成する。
A manufacturing method of a thin film transistor device according to one embodiment of the present invention includes the following steps.
(I) First step: forming first and second gate electrodes adjacent to each other in a state of being spaced apart from each other on the substrate.
(Ii) Second step; an insulating layer is formed so as to cover the first and second gate electrodes.

(iii) 第3工程;絶縁層上において、第1のゲート電極に対応して、絶縁層の層厚方向に対して交差する方向に互いに間隔をあけた状態で、第1のソース電極および第1のドレイン電極を並設し、且つ、第2のゲート電極に対応して、絶縁層の層厚方向に対して交差する方向に互いに間隔をあけた状態で、第2のソース電極および第2のドレイン電極を並設する。   (Iii) Third step: On the insulating layer, in correspondence with the first gate electrode, the first source electrode and the first source electrode are spaced apart from each other in a direction intersecting the layer thickness direction of the insulating layer. The first source electrode and the second source electrode are arranged in parallel with each other in the direction intersecting the layer thickness direction of the insulating layer corresponding to the second gate electrode. The drain electrodes are arranged side by side.

(iv) 第4工程;絶縁層上において、第1および第2のソース電極上と第1および第2のドレイン電極上とその周辺領域を覆う状態で、感光性レジスト材料を積層する。
(v) 第5工程;積層された感光性レジスト材料をマスク露光してパターニングすることにより、第1のソース電極および第1のドレイン電極の各々の少なくとも一部と、第2のソース電極および第2のドレイン電極の各々の少なくとも一部とを、別々に囲繞し、且つ、表面が撥液性を有する隔壁を形成する。
(Iv) Fourth step: A photosensitive resist material is laminated on the insulating layer so as to cover the first and second source electrodes, the first and second drain electrodes, and the peripheral region thereof.
(V) Fifth step; by patterning the laminated photosensitive resist material by mask exposure, at least a part of each of the first source electrode and the first drain electrode, the second source electrode, and the second source electrode At least a part of each of the two drain electrodes is separately surrounded, and a partition wall having liquid repellency is formed.

(vi) 第6工程;第1のソース電極および第1のドレイン電極の各々の少なくとも一部を囲繞することにより構成される第1開口部の内部と、第2のソース電極および第2のドレイン電極の各々の少なくとも一部を囲繞することにより構成される第2開口部の内部との各々に対し、有機半導体材料を塗布して乾燥させ、第1のソース電極および第1のドレイン電極に対して密に接する第1の有機半導体層と、第2のソース電極および第2のドレイン電極に対して密に接する第2の有機半導体層とを形成する。   (Vi) Sixth step: the inside of the first opening formed by surrounding at least a part of each of the first source electrode and the first drain electrode, and the second source electrode and the second drain An organic semiconductor material is applied to each of the inside of the second opening formed by surrounding at least a part of each of the electrodes and dried, and the first source electrode and the first drain electrode are then dried. Forming a first organic semiconductor layer in close contact with the second source electrode and a second organic semiconductor layer in close contact with the second source electrode and the second drain electrode.

そして、本発明の一態様に係る薄膜トランジスタ装置の製造方法では、第5工程において、第1開口部に対して間隔をあけた状態で隣接し、且つ、第2開口部とは異なる側に、第3開口部も設けるとともに、隔壁における第1開口部および第2開口部を臨む各側面部を、傾斜が急峻な斜面と、傾斜が緩やかな斜面とで構成する。そして、上記第5工程においては、隔壁における第1開口部を臨む側面部のうち、第3開口部が隣接する側の部分と、第1開口部または第2開口部の一方を臨む側面部のうち、他方の開口部が隣接する側の部分とが、傾斜が相対的に急峻な斜面となるように、隔壁を形成する、ことを特徴とする。   In the method for manufacturing a thin film transistor device according to one aspect of the present invention, in the fifth step, the first opening is adjacent to the first opening and spaced apart from the second opening. In addition to providing three openings, each side face facing the first opening and the second opening in the partition wall is composed of a slope having a steep slope and a slope having a gentle slope. And in the said 5th process, among the side parts which face the 1st opening part in a partition, the part of the side which the 3rd opening part adjoins, and the side part which faces one of a 1st opening part or a 2nd opening part Among them, the partition wall is formed so that the portion on the side where the other opening is adjacent becomes a relatively steep slope.

本発明の一態様に係る薄膜トランジスタ装置の製造方法では、第5工程において、第1開口部および第2開口部を臨む各側面部について、上記のように部分ごとに緩急をつけた斜面で構成するので、有機半導体層を形成するための有機半導体インクを第1開口部の内部に塗布した際、上記第3開口部が隣接する側とは異なる側におけるインクの表面高さが、第3開口部が隣接する側におけるインクの表面高さに比べて高い、という表面プロファイルを有することになる。逆にいえば、第1開口部の内部にインクを塗布(滴下)した場合において、第3開口部が隣接する側でのインクの表面高さが、第1のソース電極および第1のドレイン電極が偏って配された側におけるインクの表面高さよりも低くすることができる。   In the method of manufacturing a thin film transistor device according to one aspect of the present invention, in the fifth step, the side surfaces facing the first opening and the second opening are configured with slopes that are gradually steep as described above. Therefore, when the organic semiconductor ink for forming the organic semiconductor layer is applied to the inside of the first opening, the surface height of the ink on the side different from the side adjacent to the third opening is the third opening. Has a surface profile that is higher than the surface height of the ink on the adjacent side. Conversely, when ink is applied (dropped) inside the first opening, the surface height of the ink on the side adjacent to the third opening is determined by the first source electrode and the first drain electrode. Can be made lower than the surface height of the ink on the side where is unevenly arranged.

また、第1開口部および第2開口部を臨む各側面部について、上記のように部分ごとに緩急をつけた斜面で構成することにより、第1開口部の内部に塗布した有機半導体インクと、第2開口部の内部に塗布した有機半導体インクとが、互いに混合することを抑制することができる。これは、上記同様に、各有機半導体インクの表面プロファイルを、第1開口部および第2開口部の各側面部の傾斜に緩急をつけることで制御できるということに起因する。   In addition, the organic semiconductor ink applied to the inside of the first opening by configuring each side surface facing the first opening and the second opening with a slanted surface for each part as described above, The organic semiconductor ink applied to the inside of the second opening can be prevented from mixing with each other. As described above, this is because the surface profile of each organic semiconductor ink can be controlled by making the slopes of the side surfaces of the first opening and the second opening gentle.

よって、本発明の一態様に係る薄膜トランジスタ装置の製造方法を用いれば、有機半導体インクが第3開口部に対して溢れ出すことを抑制することができ、チャネルとして機能しない箇所への有機半導体層の形成を防ぐことができ、また、第1の薄膜トランジスタ素子と第2の薄膜トランジスタ素子とについて、有機半導体層の構成材料という観点およびその層厚という観点から、高精度に形成することができる。   Therefore, if the method for manufacturing a thin film transistor device according to one embodiment of the present invention is used, the organic semiconductor ink can be prevented from overflowing with respect to the third opening, and the organic semiconductor layer can be applied to a portion that does not function as a channel. The formation can be prevented, and the first thin film transistor element and the second thin film transistor element can be formed with high accuracy from the viewpoint of the constituent material of the organic semiconductor layer and the thickness of the layer.

従って、本発明の一態様に係る薄膜トランジスタ装置の製造方法では、有機半導体層の形成に際して、不所望の領域への有機半導体層の形成を抑制するとともに、隣接する開口部間でのインクの混合を抑制することにより、高い品質を備える薄膜トランジスタ装置を製造することができる。
本発明の一態様に係る薄膜トランジスタ装置の製造方法では、第5工程において、隔壁における第1開口部または第2開口部の他方を臨む側面部ついても、上記一方の開口部が隣接する側の部分が、傾斜が相対的に急峻な斜面となるように、隔壁を形成する、ことを特徴とする。このような構成を更に採用する場合には、第1開口部の内部に塗布した有機半導体インクと、第2開口部の内部に塗布した有機半導体インクとの混合を、さらに確実に抑制することができる。
Therefore, in the method for manufacturing a thin film transistor device according to one embodiment of the present invention, when forming the organic semiconductor layer, the formation of the organic semiconductor layer in an undesired region is suppressed, and ink mixing between adjacent openings is performed. By suppressing, a thin film transistor device having high quality can be manufactured.
In the method for manufacturing a thin film transistor device according to one embodiment of the present invention, in the fifth step, the side portion facing the other of the first opening or the second opening in the partition is the portion on the side where the one opening is adjacent. However, the partition wall is formed so as to have a relatively steep slope. When such a configuration is further adopted, the mixing of the organic semiconductor ink applied to the inside of the first opening and the organic semiconductor ink applied to the inside of the second opening can be more reliably suppressed. it can.

従って、本発明の一態様に係る薄膜トランジスタ装置の製造方法では、有機半導体層の形成に際して、不所望の領域への有機半導体層の形成を抑制するとともに、隣接する開口部間でのインクの混合を抑制することにより、高い品質を備える薄膜トランジスタ装置を製造することができる。
第1開口部および第2開口部を臨む各側面部に、傾斜が相対的に急峻な斜面と、傾斜が相対的に緩やかな斜面とをする具体的な方法として、次のような方法を採用することができる。
Therefore, in the method for manufacturing a thin film transistor device according to one embodiment of the present invention, when forming the organic semiconductor layer, the formation of the organic semiconductor layer in an undesired region is suppressed, and ink mixing between adjacent openings is performed. By suppressing, a thin film transistor device having high quality can be manufactured.
The following method is adopted as a specific method for forming a slope with a relatively steep slope and a slope with a relatively gentle slope on each side face facing the first opening and the second opening. can do.

(1) 本発明の一態様に係る薄膜トランジスタ装置の製造方法は、上記第5工程において、隔壁における第1開口部および第2開口部を臨む各側面部のうち、傾斜が相対的に急峻な斜面にしようとする部分に対する露光量を、傾斜が相対的に緩やかな斜面にしようとする部分に対する露光量よりも大きくする、ことを特徴とする。
(2) 本発明の一態様に係る薄膜トランジスタ装置の製造方法は、上記第5工程において、隔壁における第1開口部および第2開口部を臨む各側面部を形成しようとする部分に対して、感光性レジスト材料を露光した後に、傾斜が相対的に急峻な斜面にしようとする部分に対して、露光処理を追加して行う、ことを特徴とする。
(1) In the method for manufacturing a thin film transistor device according to one aspect of the present invention, in the fifth step, a slope with a relatively steep slope among the side faces facing the first opening and the second opening in the partition. The exposure amount for the portion to be adjusted is set larger than the exposure amount for the portion to be inclined with a relatively gentle slope.
(2) In the method of manufacturing the thin film transistor device according to one aspect of the present invention, in the fifth step, the portion of the partition wall where the first opening and the side opening facing the second opening are to be formed is photosensitive. After exposing the photosensitive resist material, an exposure process is additionally performed on a portion that is intended to have a relatively steep slope.

(3) 本発明の一態様に係る薄膜トランジスタ装置の製造方法は、上記第5工程において、隔壁における第1開口部および第2開口部を臨む各側面部のうち、傾斜が相対的に急峻な斜面にしようとする部分の光透過率が、傾斜が相対的に緩やかな斜面にしようとする部分の光透過率よりも大きいマスクを用い、露光を行う、ことを特徴とする。
上記(1)から(3)の何れの方法を採用した場合においても、側面部に、傾斜が急峻な斜面と、傾斜が緩やかな斜面とを、確実に形成することができる。
(3) In the manufacturing method of the thin film transistor device according to one aspect of the present invention, in the fifth step, the slope having a relatively steep slope among the side surfaces facing the first opening and the second opening in the partition wall The exposure is performed using a mask in which the light transmittance of the portion to be made is larger than the light transmittance of the portion to be made a relatively gentle slope.
Even when any of the above methods (1) to (3) is adopted, a slope having a steep slope and a slope having a gentle slope can be reliably formed on the side surface.

なお、上記において「上方」という用語は、絶対的な空間認識における上方向(鉛直上方)を指すものではなく、積層構成における積層順を基に規定されるものである。また、「上方」との用語は、間に間隔をあけた場合のみならず、互いに密着する場合にも適用するものである。
以下では、幾つかの具体例を用い、本発明に係る態様の特徴、および作用・効果について説明する。なお、本発明は、その本質的な特徴的構成要素を除き、以下の実施の形態に何ら限定を受けるものではない。
In the above description, the term “upward” does not indicate the upward direction (vertically upward) in absolute space recognition, but is defined based on the stacking order in the stacking configuration. Further, the term “upward” is applied not only when there is a gap between them but also when they are in close contact with each other.
Below, the characteristics of the aspect which concerns on this invention, an effect | action and an effect are demonstrated using some specific examples. The present invention is not limited to the following embodiments except for essential characteristic components.

[実施の形態1]
1.有機EL表示装置1の全体構成
以下では、本発明の実施の形態1に係る有機EL表示装置1の構成について図1を用い説明する。
図1に示すように、有機EL表示装置1は、有機EL表示パネル10と、これに接続された駆動制御回路部20とを有し構成されている。
[Embodiment 1]
1. Overall Configuration of Organic EL Display Device 1 Hereinafter, the configuration of the organic EL display device 1 according to Embodiment 1 of the present invention will be described with reference to FIG.
As shown in FIG. 1, the organic EL display device 1 includes an organic EL display panel 10 and a drive control circuit unit 20 connected thereto.

有機EL表示パネル10は、有機材料の電界発光現象を利用したパネルであり、複数の有機EL素子が、例えば、マトリクス状に配列され構成されている。駆動制御回路部20は、4つの駆動回路21〜24と制御回路25とから構成されている。
なお、本実施の形態に係る有機EL表示装置1では、有機EL表示パネル10に対する駆動制御回路部20の配置については、これに限られない。
The organic EL display panel 10 is a panel using an electroluminescence phenomenon of an organic material, and a plurality of organic EL elements are arranged in a matrix, for example. The drive control circuit unit 20 includes four drive circuits 21 to 24 and a control circuit 25.
In the organic EL display device 1 according to the present embodiment, the arrangement of the drive control circuit unit 20 with respect to the organic EL display panel 10 is not limited to this.

2.有機EL表示パネル10の構成
有機EL表示パネル10の構成について、図2の模式断面図および図3を用い説明する。
図2に示すように、有機EL表示パネル10は、TFT(薄膜トランジスタ)基板101を備える。TFT基板101は、基板1011の上に、ゲート電極1012a,1012bが互いに間隔をあけた状態で積層され、その上を覆うように、絶縁層1013が積層形成されている。絶縁層1013の上には、ゲート電極1012aに対応して、ソース電極1014aおよびドレイン電極1014cが設けられ、同様に、ゲート電極1012bに対応して、ソース電極1014bおよびドレイン電極1014dが設けられている。図3に示すように、ソース電極1014aとドレイン電極1014c、ソース電極1014bとドレイン電極1014dは、それぞれY軸方向に対向した状態で配設されている。
2. Configuration of Organic EL Display Panel 10 The configuration of the organic EL display panel 10 will be described with reference to the schematic cross-sectional view of FIG. 2 and FIG.
As shown in FIG. 2, the organic EL display panel 10 includes a TFT (thin film transistor) substrate 101. The TFT substrate 101 is laminated on a substrate 1011 with gate electrodes 1012a and 1012b spaced from each other, and an insulating layer 1013 is laminated so as to cover the gate electrodes 1012a and 1012b. On the insulating layer 1013, a source electrode 1014a and a drain electrode 1014c are provided corresponding to the gate electrode 1012a, and similarly, a source electrode 1014b and a drain electrode 1014d are provided corresponding to the gate electrode 1012b. . As shown in FIG. 3, the source electrode 1014a and the drain electrode 1014c, and the source electrode 1014b and the drain electrode 1014d are arranged facing each other in the Y-axis direction.

また、図2および図3に示すように、絶縁層1013上には、ソース電極1014aおよびドレイン電極1014cに対してX軸方向左側に間隔をあけて、接続配線1015が形成されている。なお、接続配線1015は、ソース電極1014aまたはドレイン電極1014c、あるいは、ソース電極1014bまたはドレイン電極1014dの何れかから延出形成され、あるいは、これらの何れかと電気的に接続されている。   As shown in FIGS. 2 and 3, a connection wiring 1015 is formed on the insulating layer 1013 with a space leftward in the X-axis direction with respect to the source electrode 1014a and the drain electrode 1014c. Note that the connection wiring 1015 extends from either the source electrode 1014a or the drain electrode 1014c, or the source electrode 1014b or the drain electrode 1014d, or is electrically connected to any of these.

図2および図3に示すように、絶縁層1013上には、接続配線1015、ソース電極1014aとドレイン電極1014c,ソース電極1014bとドレイン電極1014dを、それぞれ別々に囲繞するよう隔壁1016が形成されている。換言すると、図3に示すように、隔壁1016に開けられた3つの開口部1016a,1016b,1016cのうち、接続配線1015が底部に露出するX軸方向左側の開口部1016aが、チャネル部として機能する部分ではなく、アノード103とのコンタクト部として機能する。   As shown in FIGS. 2 and 3, a partition 1016 is formed on the insulating layer 1013 so as to surround the connection wiring 1015, the source electrode 1014a and the drain electrode 1014c, and the source electrode 1014b and the drain electrode 1014d separately. Yes. In other words, as shown in FIG. 3, among the three openings 1016a, 1016b, and 1016c opened in the partition wall 1016, the opening 1016a on the left side in the X-axis direction where the connection wiring 1015 is exposed at the bottom functions as a channel part. It functions as a contact portion with the anode 103, not as a portion to perform.

一方、底部にソース電極1014aとドレイン電極1014cが露出する開口部1016b、および底部にソース電極1014bとドレイン電極1014dが露出する開口部1016cが、それぞれチャネル部として機能する部分である。
図2に示すように、隔壁1016で囲繞された各領域のうち、ソース電極1014aおよびドレイン電極1014cの上に相当する領域、およびソース電極1014bおよびドレイン電極1014dの上に相当する領域には、それぞれ有機半導体層1017a,1017bが積層形成されている。有機半導体層1017aは、ソース電極1014aとドレイン電極1014cとの間の間隙、およびソース電極1014a、ドレイン電極1014cの各上を充填するように形成され、これら電極1014a,1014cと密に接している。有機半導体層1017bについても、同様に、電極1014b,1014dと密に接するよう形成されている。そして、有機半導体層1017a,1017bは、隔壁1016により互いに区画されている。
On the other hand, an opening 1016b where the source electrode 1014a and the drain electrode 1014c are exposed at the bottom and an opening 1016c where the source electrode 1014b and the drain electrode 1014d are exposed at the bottom are portions that function as channel portions.
As shown in FIG. 2, in each region surrounded by the partition wall 1016, a region corresponding to the source electrode 1014a and the drain electrode 1014c and a region corresponding to the source electrode 1014b and the drain electrode 1014d are respectively Organic semiconductor layers 1017a and 1017b are stacked. The organic semiconductor layer 1017a is formed so as to fill the gap between the source electrode 1014a and the drain electrode 1014c and the source electrode 1014a and the drain electrode 1014c, and is in close contact with the electrodes 1014a and 1014c. Similarly, the organic semiconductor layer 1017b is formed in close contact with the electrodes 1014b and 1014d. The organic semiconductor layers 1017a and 1017b are partitioned from each other by a partition wall 1016.

なお、図3に示すように、開口部1016b,1016cの各内部においては、絶縁層1013の一部は、ソース電極1014a,1014bおよびドレイン電極1014c,1014dで覆われておらず、有機半導体層1017a,1017bが直に接することになる。
図2に示すように、有機半導体層1017a,1017bおよび絶縁層1013の上を覆うように、パッシベーション膜1018が積層形成されている。ただし、接続配線1015の上に相当する箇所は、開口されている。
As shown in FIG. 3, in each of the openings 1016b and 1016c, part of the insulating layer 1013 is not covered with the source electrodes 1014a and 1014b and the drain electrodes 1014c and 1014d, and the organic semiconductor layer 1017a , 1017b are in direct contact with each other.
As shown in FIG. 2, a passivation film 1018 is laminated so as to cover the organic semiconductor layers 1017 a and 1017 b and the insulating layer 1013. However, the portion corresponding to the connection wiring 1015 is opened.

本実施の形態に係る有機EL表示パネル10のTFT基板101は、以上のような構成を有する。
次に、TFT基板101上は、平坦化膜102で被覆されている。ただし、接続配線1015の上は、コンタクトホール102aが開けられている。コンタクトホール102aは、TFT基板101における開口部1016aと連通している。
The TFT substrate 101 of the organic EL display panel 10 according to the present embodiment has the above configuration.
Next, the TFT substrate 101 is covered with a planarizing film 102. However, a contact hole 102 a is opened on the connection wiring 1015. The contact hole 102a communicates with the opening 1016a in the TFT substrate 101.

平坦化膜102の主面上には、アノード103、透明導電膜104、およびホール注入層105が順に積層形成されている。これら、アノード103、透明導電膜104、およびホール注入層105は、平坦化膜102におけるコンタクトホール102aを臨む側面に沿っても形成されており、アノード103は、接続配線1015と接触し、電気的に接続されている。   On the main surface of the planarizing film 102, an anode 103, a transparent conductive film 104, and a hole injection layer 105 are sequentially stacked. The anode 103, the transparent conductive film 104, and the hole injection layer 105 are also formed along the side surface of the planarization film 102 facing the contact hole 102a. The anode 103 is in contact with the connection wiring 1015 and is electrically It is connected to the.

ホール注入層105の上には、発光部(サブピクセル)に相当する箇所を囲繞するようにバンク106が形成されている。バンク106が囲繞することで形成される開口部には、ホール輸送層107、有機発光層108、および電子輸送層109が順に積層形成されている。
さらに、電子輸送層109の上、およびバンク106の露出面を覆うように、カソード110および封止層111が順に積層形成され、封止層111に対向するようにCF(カラーフィルタ)基板113が配され、間に接着層112が充填されて互いに接合されている。CF基板113は、基板1131のZ軸方向下側主面にカラーフィルタ1132およびブラックマトリクス1133が形成され構成されている。
A bank 106 is formed on the hole injection layer 105 so as to surround a portion corresponding to a light emitting portion (subpixel). In the opening formed by surrounding the bank 106, a hole transport layer 107, an organic light emitting layer 108, and an electron transport layer 109 are sequentially stacked.
Further, a cathode 110 and a sealing layer 111 are sequentially stacked so as to cover the electron transport layer 109 and the exposed surface of the bank 106, and a CF (color filter) substrate 113 is disposed so as to face the sealing layer 111. The adhesive layer 112 is filled in between and bonded to each other. The CF substrate 113 is configured by forming a color filter 1132 and a black matrix 1133 on the lower main surface in the Z-axis direction of the substrate 1131.

3.有機EL表示パネル10の構成材料
有機EL表示パネル10では、例えば、各部位を次のような材料を用い形成することができる。
(i) 基板1011
基板1011は、例えば、例えば、ガラス基板、石英基板、シリコン基板、硫化モリブデン、銅、亜鉛、アルミニウム、ステンレス、マグネシウム、鉄、ニッケル、金、銀などの金属基板、ガリウム砒素基などの半導体基板、プラスチック基板等を用いることができる。
3. Components of Organic EL Display Panel 10 In the organic EL display panel 10, for example, each part can be formed using the following materials.
(I) Substrate 1011
The substrate 1011 is, for example, a glass substrate, a quartz substrate, a silicon substrate, molybdenum sulfide, copper, zinc, aluminum, stainless steel, magnesium, iron, nickel, gold, silver or other metal substrate, a gallium arsenide based semiconductor substrate, A plastic substrate or the like can be used.

プラスチック基板としては、熱可塑性樹脂、熱硬化性樹脂いずれの樹脂を用いてもよい。例えば、ポリエチレン、ポリプロピレン、エチレン−プロピレン共重合体、エチレン−酢酸ビニル共重合体(EVA)等のポリオレフィン、環状ポリオレフィン、変性ポリオレフィン、ポリ塩化ビニル、ポリ塩化ビニリデン、ポリスチレン、ポリアミド、ポリイミド(PI)、ポリアミドイミド、ポリカーボネート、ポリ−(4−メチルベンテン−1)、アイオノマー、アクリル系樹脂、ポリメチルメタクリレート、アクリル−スチレン共重合体(AS樹脂)、ブタジエン−スチレン共重合体、ポリオ共重合体(EVOH)、ポリエチレンテレフタレート(PET)、ポリブチレンテレフタレート、ポリエチレンナフタレート(PEN)、プリシクロヘキサンテレフタレート(PCT)等のポリエステル、ポリエーテル、ポリエーテルケトン、ポリエーテルスルホン(PES)、ポリエーテルイミド、ポリアセタール、ポリフェニレンオキシド、変形ポリフェニレンオキシド、ポリアリレート、芳香族ポリエステル(液晶ポリマー)、ポリテトラフルオロエチレン、ポリフッ化ビニリデン、その他フッ素系樹脂、スチレン系、ポリオレフィン系、ポリ塩化ビニル系、ポリウレタン系、フッ素ゴム系、塩素化ポリエチレン系等の各種熱可塑性エラストマー、エポキシ樹脂、フェノール樹脂、ユリア樹脂、メラミン樹脂、不飽和ポリエステル、シリコーン樹脂、ポリウレタン等、またはこれらを主とする共重合体、ブレンド体、ポリマーアロイ等が挙げられ、これらのうち1種、または2種以上を積層した積層体を用いることができる。   As the plastic substrate, either a thermoplastic resin or a thermosetting resin may be used. For example, polyolefin such as polyethylene, polypropylene, ethylene-propylene copolymer, ethylene-vinyl acetate copolymer (EVA), cyclic polyolefin, modified polyolefin, polyvinyl chloride, polyvinylidene chloride, polystyrene, polyamide, polyimide (PI), Polyamideimide, polycarbonate, poly- (4-methylbenten-1), ionomer, acrylic resin, polymethyl methacrylate, acrylic-styrene copolymer (AS resin), butadiene-styrene copolymer, polio copolymer (EVOH) ), Polyesters such as polyethylene terephthalate (PET), polybutylene terephthalate, polyethylene naphthalate (PEN), precyclohexane terephthalate (PCT), polyethers, polyether ketones Polyethersulfone (PES), polyetherimide, polyacetal, polyphenylene oxide, modified polyphenylene oxide, polyarylate, aromatic polyester (liquid crystal polymer), polytetrafluoroethylene, polyvinylidene fluoride, other fluororesins, styrene, polyolefin Various types of thermoplastic elastomers such as polyvinyl chloride, polyurethane, fluororubber, chlorinated polyethylene, epoxy resin, phenol resin, urea resin, melamine resin, unsaturated polyester, silicone resin, polyurethane, etc. Copolymers, blends, polymer alloys and the like are mentioned, and a laminate obtained by laminating one or more of these can be used.

(ii) ゲート電極1012a,1012b
ゲート電極1012a,1012bは、例えば、導電性を有する材料であれば特に限定されない。
具体的な材料として、たとえば、クロム、アルミニウム、タンタル、モリブデン、ニオブ、銅、銀、金、白金、プラチナ、パラジウム、インジウム、ニッケル、ネオジウムなどの金属もしくはそれらの合金、または、酸化亜鉛、酸化スズ、酸化インジウム、酸化ガリウムなどの導電性金属酸化物もしくはインジウムスズ複合酸化物(以下、「ITO」と略す。)、インジウム亜鉛複合酸化物(以下、「IZO」と略す。)、アルミニウム亜鉛複合酸化物(AZO)、ガリウム亜鉛複合酸化物(GZO)などの導電性金属複合酸化物、または、ポリアニリン、ポリピロール、ポリチオフェン、ポリアセチレンなどの導電性高分子もしくはそれらに、塩酸、硫酸、スルホン酸などの酸、六フッ化リン、五フッ化ヒ素、塩化鉄などのルイス酸、ヨウ素などのハロゲン原子、ナトリウム、カリウムなどの金属原子などのドーパントを添加したもの、もしくは、カーボンブラックや金属粒子を分散した導電性の複合材料などが挙げられる。また、金属微粒子とグラファイトのような導電性粒子を含むポリマー混合物を用いてもよい。これらは、1種または2種以上を組み合わせて用いることもできる。
(Ii) Gate electrodes 1012a and 1012b
The gate electrodes 1012a and 1012b are not particularly limited as long as they are conductive materials, for example.
Specific materials include, for example, chromium, aluminum, tantalum, molybdenum, niobium, copper, silver, gold, platinum, platinum, palladium, indium, nickel, neodymium, or an alloy thereof, or zinc oxide or tin oxide. , Conductive metal oxides such as indium oxide and gallium oxide or indium tin complex oxide (hereinafter abbreviated as “ITO”), indium zinc complex oxide (hereinafter abbreviated as “IZO”), aluminum zinc complex oxide (AZO), conductive metal composite oxides such as gallium zinc composite oxide (GZO), or conductive polymers such as polyaniline, polypyrrole, polythiophene, polyacetylene, and acids such as hydrochloric acid, sulfuric acid, sulfonic acid, etc. Lewis acid such as phosphorus hexafluoride, arsenic pentafluoride, iron chloride, iodine Halogen atoms, such as, sodium, obtained by adding a dopant such as a metal atom such as potassium or, and a composite material of the conductive dispersed carbon black or metal particles. Alternatively, a polymer mixture containing fine metal particles and conductive particles such as graphite may be used. These may be used alone or in combination of two or more.

(iii) 絶縁層1013
絶縁層1013は、ゲート絶縁層として機能するものであって、例えば、絶縁性を有する材料であれば特に限定されず、公知の有機材料や無機材料のいずれも用いることができる。
有機材料としては、例えば、アクリル系樹脂、フェノール系樹脂、フッ素系樹脂、エポキシ系樹脂、イミド系樹脂、ノボラック系樹脂などを用い形成することができる。
(Iii) Insulating layer 1013
The insulating layer 1013 functions as a gate insulating layer and is not particularly limited as long as it is an insulating material, for example, and any known organic material or inorganic material can be used.
As the organic material, for example, an acrylic resin, a phenol resin, a fluorine resin, an epoxy resin, an imide resin, a novolac resin, or the like can be used.

また、無機材料としては、例えば、酸化ケイ素、酸化アルミニウム、酸化タンタル、酸化ジルコニウム、酸化セリウム、酸化亜鉛、酸化コバルトなどの金属酸化物、窒化ケイ素、窒化アルミニウム、窒化ジルコニウム、窒化セリウム、窒化亜鉛、窒化コバルト、窒化チタン、窒化タンタルなどの金属窒化物、チタン酸バリウムストロンチウム、ジルコニウムチタン酸鉛などの金属複合酸化物が挙げられる。これらは、1 種または2 種以上組み合わせて用いることができる。   Examples of inorganic materials include silicon oxide, aluminum oxide, tantalum oxide, zirconium oxide, cerium oxide, zinc oxide, cobalt oxide and other metal oxides, silicon nitride, aluminum nitride, zirconium nitride, cerium nitride, zinc nitride, Examples thereof include metal nitrides such as cobalt nitride, titanium nitride, and tantalum nitride, and metal composite oxides such as barium strontium titanate and lead zirconium titanate. These can be used alone or in combination of two or more.

さらに、表面処理剤(ODTS OTS HMDS βPTS)などでその表面を処理したものも含まれる。
(iv) ソース電極1014a,1014bおよびドレイン電極1014c,1014d
ソース電極1014a,1014b、ドレイン電極1014c,1014dは、ゲート電極1012a,1012bを形成するための上記材料を用い形成することができる。
Furthermore, the surface treatment agent (ODTS OTS HMDS βPTS) and the like are also included.
(Iv) Source electrodes 1014a and 1014b and drain electrodes 1014c and 1014d
The source electrodes 1014a and 1014b and the drain electrodes 1014c and 1014d can be formed using the above materials for forming the gate electrodes 1012a and 1012b.

(v) 有機半導体層1017a,1017b
有機半導体層1017a,1017bは、例えば、半導体特性を有し、溶媒に可溶であれば特に限定されない。例えば、ポリ(3−アルキルチオフェン)、ポリ(3−ヘキシルチオフェン)(P3HT)、ポリ(3−オクチルチオフェン)、ポリ(2,5−チエニレンビニレン) (PTV ) もしくはクォーターチオフェン(4T)、セキシチオフェン(6T)およびオクタチオフェンなどのα−オリゴチオフェン類もしくは2,5−ビス(5'−ビフェニル−2'−チエニル)−チオフェン(BPT3)、2,5−[2,2'−(5,5'−ジフェニル)ジチエニル]−チオフェンなどのチオフェン誘導体、ポリ(パラ−フェニレンビニレン) (PPV) などのフェニレンビニレン誘導体、ポリ(9,9−ジオクチルフルオレン) (PFO) などのフルオレン誘導体、トリアリルアミン系ポリマー、アントラセン、テトラセン、ペンタセンおよびヘキサセン等のアセン化合物、1,3,5−トリス[(3−フェニル−6−トリ−フルオロメチル)キノキサリン−2−イル]ベンゼン(TPQ1) および1,3,5−トリス[{3−(4−t−ブチルフェニル)−6−トリスフルオロメチル}キノキサリン−2−イル]ベンゼン(TPQ2)などのベンゼン誘導体、フタロシアニン、銅フタロシアニン(CuPc)および鉄フタロシアニンのようなフタロシアニン誘導体、トリス(8−ヒドロキシキノリノレート)アルミニウム(Alq3)、およびファクトリス(2−フェニルピリジン)イリジウム(Ir(ppy)3)のような有機金属化合物、C60、オキサジアゾール系高分子、トリアゾール系高分子、カルバゾール系高分子およびフルオレン系高分子のような高分子系化合物ならびにポリ(9,9−ジオクチルフルオレン−コ−ビス−N,N’−(4−メトキシフェニル)−ビス−N,N’−フェニル−1,4−フェニレンジアミン) (PFMO)、ポリ(9,9−ジオクチルフルオレン−コ−ベンゾチアジアゾール) (BT) 、フルオレン−トリアリルアミン共重合体およびポリ(9,9−ジオクチルフルオレン−コ−ジチオフェン) (F8T2)などのフルオレンとの共重合体などが挙げられる。これらは、1種または2種以上組み合わせて用いることができる。
(V) Organic semiconductor layers 1017a and 1017b
The organic semiconductor layers 1017a and 1017b are not particularly limited as long as they have, for example, semiconductor characteristics and are soluble in a solvent. For example, poly (3-alkylthiophene), poly (3-hexylthiophene) (P3HT), poly (3-octylthiophene), poly (2,5-thienylenevinylene) (PTV) or quarterthiophene (4T), Α-oligothiophenes such as cithiophene (6T) and octathiophene or 2,5-bis (5′-biphenyl-2′-thienyl) -thiophene (BPT3), 2,5- [2,2 ′-(5 , 5'-diphenyl) dithienyl] -thiophene, thiophene derivatives such as poly (para-phenylenevinylene) (PPV), fluorene derivatives such as poly (9,9-dioctylfluorene) (PFO), triallylamine Polymers, anthracene, tetracene, pentacene, hexacene, etc. Acene compounds, 1,3,5-tris [(3-phenyl-6-tri-fluoromethyl) quinoxalin-2-yl] benzene (TPQ1) and 1,3,5-tris [{3- (4-t- Butyl derivatives such as butylphenyl) -6-trisfluoromethyl} quinoxalin-2-yl] benzene (TPQ2), phthalocyanine derivatives such as phthalocyanine, copper phthalocyanine (CuPc) and iron phthalocyanine, tris (8-hydroxyquinolinolate) Organometallic compounds such as aluminum (Alq3) and factory (2-phenylpyridine) iridium (Ir (ppy) 3), C60, oxadiazole polymers, triazole polymers, carbazole polymers and fluorenes Polymeric compounds such as polymers and poly ( , 9-Dioctylfluorene-co-bis-N, N ′-(4-methoxyphenyl) -bis-N, N′-phenyl-1,4-phenylenediamine) (PFMO), poly (9,9-dioctylfluorene) -Co-benzothiadiazole) (BT), fluorene-triallylamine copolymers and copolymers with fluorenes such as poly (9,9-dioctylfluorene-co-dithiophene) (F8T2). These can be used alone or in combination of two or more.

また、溶媒に可溶な無機材料も使用することが可能である。
(vi) パッシベーション膜1018
パッシベーション膜1018は、例えば、ポリビニルアルコール(PVA)などの水溶性樹脂や、フッ素系樹脂などを用い形成することができる。
(vii) 平坦化膜102
平坦化膜102は、例えば、ポリイミド、ポリアミド、アクリル系樹脂材料などの有機化合物を用い形成されている。
It is also possible to use an inorganic material soluble in a solvent.
(Vi) Passivation film 1018
The passivation film 1018 can be formed using, for example, a water-soluble resin such as polyvinyl alcohol (PVA), a fluorine resin, or the like.
(Vii) Planarizing film 102
The planarization film 102 is formed using an organic compound such as polyimide, polyamide, or acrylic resin material.

(viii) アノード103
アノード103は、銀(Ag)またはアルミニウム(Al)を含む金属材料から構成されている。トップエミッション型の本実施の形態に係る有機EL表示パネル10の場合には、その表面部が高い反射性を有することが好ましい。
(ix) 透明導電膜104
透明導電膜104は、例えば、ITO(Indium Tin Oxide)若しくはIZO(Indium Zinc Oxide)などを用い形成される。
(Viii) Anode 103
The anode 103 is made of a metal material containing silver (Ag) or aluminum (Al). In the case of the organic EL display panel 10 according to this embodiment of the top emission type, it is preferable that the surface portion has high reflectivity.
(Ix) Transparent conductive film 104
The transparent conductive film 104 is formed using, for example, ITO (Indium Tin Oxide) or IZO (Indium Zinc Oxide).

(x) ホール注入層105
ホール注入層105は、例えば、銀(Ag)、モリブデン(Mo)、クロム(Cr)、バナジウム(V)、タングステン(W)、ニッケル(Ni)、イリジウム(Ir)などの酸化物、あるいは、PEDOT(ポリチオフェンとポリスチレンスルホン酸との混合物)などの導電性ポリマー材料からなる層である。なお、図2に示す本実施の形態に係る有機EL表示パネル10では、金属酸化物からなるホール注入層105を構成することを想定しているが、この場合には、PEDOTなどの導電性ポリマー材料を用いる場合に比べて、ホールを安定的に、またはホールの生成を補助して、有機発光層108に対しホールを注入する機能を有し、大きな仕事関数を有する。
(X) Hole injection layer 105
The hole injection layer 105 may be formed of, for example, an oxide such as silver (Ag), molybdenum (Mo), chromium (Cr), vanadium (V), tungsten (W), nickel (Ni), iridium (Ir), or PEDOT. It is a layer made of a conductive polymer material such as (mixture of polythiophene and polystyrene sulfonic acid). In the organic EL display panel 10 according to the present embodiment shown in FIG. 2, it is assumed that the hole injection layer 105 made of a metal oxide is formed. In this case, a conductive polymer such as PEDOT is used. Compared to the case where a material is used, the hole has a function of injecting holes into the organic light emitting layer 108 stably or by assisting the generation of holes, and has a large work function.

ここで、ホール注入層105を遷移金属の酸化物から構成する場合には、複数の酸化数をとるためこれにより複数の準位をとることができ、その結果、ホール注入が容易になり駆動電圧を低減することができる。特に、酸化タングステン(WOX)を用いることが、ホールを安定的に注入し、且つ、ホールの生成を補助するという機能を有するという観点から望ましい。   Here, when the hole injection layer 105 is composed of an oxide of a transition metal, a plurality of levels can be obtained by taking a plurality of oxidation numbers. As a result, hole injection is facilitated and the drive voltage is increased. Can be reduced. In particular, it is desirable to use tungsten oxide (WOX) from the viewpoint of stably injecting holes and assisting the generation of holes.

(xi) バンク106
バンク106は、樹脂等の有機材料を用い形成されており絶縁性を有する。バンク106の形成に用いる有機材料の例としては、アクリル系樹脂、ポリイミド系樹脂、ノボラック型フェノール樹脂等があげられる。バンク106は、有機溶剤耐性を有することが好ましい。さらに、バンク106は、製造工程中において、エッチング処理、ベーク処理など施されることがあるので、それらの処理に対して過度に変形、変質などをしないような耐性の高い材料で形成されることが好ましい。また、表面に撥水性をもたせるために、表面をフッ素処理することもできる。
(Xi) Bank 106
The bank 106 is formed using an organic material such as resin and has an insulating property. Examples of the organic material used for forming the bank 106 include acrylic resin, polyimide resin, and novolac type phenol resin. The bank 106 preferably has organic solvent resistance. Furthermore, since the bank 106 may be subjected to an etching process, a baking process, or the like during the manufacturing process, the bank 106 should be formed of a highly resistant material that does not excessively deform or alter the process. Is preferred. Moreover, in order to give the surface water repellency, the surface can be treated with fluorine.

なお、バンク106を親液性の材料を用い形成した場合には、バンク106の表面と発光層108の表面との親液性/撥液性の差異が小さくなり、有機発光層108を形成するために有機物質を含んだインクを、バンク106が規定する開口部内に選択的に保持させることが困難となってしまうためである。
さらに、バンク106の構造については、図2に示すような一層構造だけでなく、二層以上の多層構造を採用することもできる。この場合には、層毎に上記材料を組み合わせることもできるし、層毎に無機材料と有機材料とを用いることもできる。
When the bank 106 is formed using a lyophilic material, the difference in lyophilicity / liquid repellency between the surface of the bank 106 and the surface of the light emitting layer 108 is reduced, and the organic light emitting layer 108 is formed. For this reason, it is difficult to selectively hold the ink containing the organic substance in the opening defined by the bank 106.
Furthermore, as for the structure of the bank 106, not only a single layer structure as shown in FIG. 2, but also a multilayer structure of two or more layers can be adopted. In this case, the above materials can be combined for each layer, and an inorganic material and an organic material can be used for each layer.

(xii) ホール輸送層107
ホール輸送層107は、親水基を備えない高分子化合物を用い形成されている。例えば、ポリフルオレンやその誘導体、あるいはポリアリールアミンやその誘導体などの高分子化合物であって、親水基を備えないものなどを用いることができる。
(xiii) 有機発光層108
発光層108は、上述のように、ホールと電子とが注入され再結合されることにより励起状態が生成され発光する機能を有する。有機発光層108の形成に用いる材料は、湿式印刷法を用い製膜できる発光性の有機材料を用いることが必要である。
(Xii) hole transport layer 107
The hole transport layer 107 is formed using a polymer compound having no hydrophilic group. For example, polyfluorene or a derivative thereof, or a polymer compound such as polyarylamine or a derivative thereof that does not have a hydrophilic group can be used.
(Xiii) Organic light emitting layer 108
As described above, the light-emitting layer 108 has a function of emitting light by generating an excited state when holes and electrons are injected and recombined. As a material used for forming the organic light emitting layer 108, it is necessary to use a light emitting organic material that can be formed by a wet printing method.

具体的には、例えば、特許公開公報(日本国・特開平5−163488号公報)に記載のオキシノイド化合物、ペリレン化合物、クマリン化合物、アザクマリン化合物、オキサゾール化合物、オキサジアゾール化合物、ペリノン化合物、ピロロピロール化合物、ナフタレン化合物、アントラセン化合物、フルオレン化合物、フルオランテン化合物、テトラセン化合物、ピレン化合物、コロネン化合物、キノロン化合物及びアザキノロン化合物、ピラゾリン誘導体及びピラゾロン誘導体、ローダミン化合物、クリセン化合物、フェナントレン化合物、シクロペンタジエン化合物、スチルベン化合物、ジフェニルキノン化合物、スチリル化合物、ブタジエン化合物、ジシアノメチレンピラン化合物、ジシアノメチレンチオピラン化合物、フルオレセイン化合物、ピリリウム化合物、チアピリリウム化合物、セレナピリリウム化合物、テルロピリリウム化合物、芳香族アルダジエン化合物、オリゴフェニレン化合物、チオキサンテン化合物、アンスラセン化合物、シアニン化合物、アクリジン化合物、8−ヒドロキシキノリン化合物の金属錯体、2−ビピリジン化合物の金属錯体、シッフ塩とIII族金属との錯体、オキシン金属錯体、希土類錯体などの蛍光物質で形成されることが好ましい。   Specifically, for example, an oxinoid compound, a perylene compound, a coumarin compound, an azacoumarin compound, an oxazole compound, an oxadiazole compound, a perinone compound, and pyrrolopyrrole described in Japanese Patent Publication (JP-A-5-163488). Compound, naphthalene compound, anthracene compound, fluorene compound, fluoranthene compound, tetracene compound, pyrene compound, coronene compound, quinolone compound and azaquinolone compound, pyrazoline derivative and pyrazolone derivative, rhodamine compound, chrysene compound, phenanthrene compound, cyclopentadiene compound, stilbene compound , Diphenylquinone compound, styryl compound, butadiene compound, dicyanomethylenepyran compound, dicyanomethylenethiopyran compound, fluorene In compounds, pyrylium compounds, thiapyrylium compounds, serenapyrylium compounds, telluropyrylium compounds, aromatic ardadiene compounds, oligophenylene compounds, thioxanthene compounds, anthracene compounds, cyanine compounds, acridine compounds, 8-hydroxyquinoline compound metal complexes, 2- It is preferably formed of a fluorescent substance such as a metal complex of a bipyridine compound, a Schiff salt and a group III metal complex, an oxine metal complex, or a rare earth complex.

(xiv) 電子輸送層109
電子輸送層109は、カソード110から注入された電子を発光層108へ輸送する機能を有し、例えば、オキサジアゾール誘導体(OXD)、トリアゾール誘導体(TAZ)、フェナンスロリン誘導体(BCP、Bphen)などを用い形成されている。
(xv) カソード110
カソード110は、例えば、ITO(Indium Tin Oxide)若しくはIZO(Indium Zinc Oxide)などを用い形成される。本実施の形態のように、トップエミッション型の本実施の形態に係る有機EL表示パネル10の場合においては、光透過性の材料で形成されることが必要となる。光透過性については、透過率が80[%]以上とすることが好ましい。
(Xiv) Electron transport layer 109
The electron transport layer 109 has a function of transporting electrons injected from the cathode 110 to the light emitting layer 108. For example, an oxadiazole derivative (OXD), a triazole derivative (TAZ), a phenanthroline derivative (BCP, Bphen) Etc. are formed.
(Xv) Cathode 110
The cathode 110 is formed using, for example, ITO (Indium Tin Oxide) or IZO (Indium Zinc Oxide). As in this embodiment, in the case of the organic EL display panel 10 according to this embodiment of the top emission type, it is necessary to be formed of a light transmissive material. About light transmittance, it is preferable that the transmittance | permeability shall be 80 [%] or more.

カソード110の形成に用いる材料としては、上記の他に、例えば、アルカリ金属、アルカリ土類金属、またはそれらのハロゲン化物を含む層の構造、あるいは、前記いずれかの層に銀を含む層とをこの順で積層した構造を用いることもできる。上記において、銀を含む層は、銀単独で形成されていてもよいし、銀合金で形成されていてもよい。また、光取出し効率の向上を図るためには、当該銀を含む層の上から透明度の高い屈折率調整層を設けることもできる。   In addition to the above, the material used for forming the cathode 110 includes, for example, a layer structure containing an alkali metal, an alkaline earth metal, or a halide thereof, or a layer containing silver in any one of the above layers. A structure in which the layers are stacked in this order can also be used. In the above, the layer containing silver may be formed of silver alone, or may be formed of a silver alloy. In order to improve the light extraction efficiency, a highly transparent refractive index adjusting layer can be provided on the silver-containing layer.

(xvi) 封止層111
封止層111は、発光層108などの有機層が水分に晒されたり、空気に晒されたりすることを抑制する機能を有し、例えば、SiN(窒化シリコン)、SiON(酸窒化シリコン)などの材料を用い形成される。また、SiN(窒化シリコン)、SiON(酸窒化シリコン)などの材料を用い形成された層の上に、アクリル樹脂、シリコーン樹脂などの樹脂材料からなる封止樹脂層を設けてもよい。
(Xvi) Sealing layer 111
The sealing layer 111 has a function of suppressing exposure of an organic layer such as the light emitting layer 108 to moisture or exposure to air. For example, SiN (silicon nitride), SiON (silicon oxynitride), or the like. It is formed using the material. Further, a sealing resin layer made of a resin material such as an acrylic resin or a silicone resin may be provided on a layer formed using a material such as SiN (silicon nitride) or SiON (silicon oxynitride).

封止層111は、トップエミッション型である本実施の形態に係る有機EL表示パネル10の場合においては、光透過性の材料で形成されることが必要となる。
4.TFT基板101における隔壁1016の構成
TFT基板101における隔壁1016の構成について、図4を用い説明する。図4(a)は、図3のTFT基板101のA−A’断面を示し、図4(b)は、図3のTFT基板101のB−B’断面を示し、図4(c)は、図3のTFT基板101のC−C’断面を示す。
In the case of the organic EL display panel 10 according to the present embodiment which is a top emission type, the sealing layer 111 needs to be formed of a light transmissive material.
4). Configuration of Partition 1016 on TFT Substrate 101 The configuration of the partition 1016 on the TFT substrate 101 will be described with reference to FIG. 4A shows an AA ′ section of the TFT substrate 101 of FIG. 3, FIG. 4B shows a BB ′ section of the TFT substrate 101 of FIG. 3, and FIG. FIG. 4 shows a CC ′ cross section of the TFT substrate 101 of FIG.

上述のように、隔壁1016には、3つの開口部1016a,1016b,1016cがあけられている。なお、図4などでは、TFT基板101における他のサブピクセルに相当する箇所での構成については図示していないが、同様の構成となっている。
図4(a)〜図4(c)に示すように、本実施の形態に係るTFT基板101では、隔壁1016における開口部1016b,1016cを臨む各側面部は、斜面で構成されているとともに、その一部を傾斜が相対的に急峻な斜面とし、他を傾斜が相対的に緩やかな斜面としている。具底的には、図4(a)および図4(b)に示すように、開口部1016bを臨む側面部のうち、開口部1016aが隣接する側の側面部1016dと開口部1016cが隣接する側の側面部1016eの各傾斜、および、開口部1016a,1016b,1016cが配列されたX軸方向に対して直交するY軸方向に存在する側面部1016hの傾斜は、側面部1016hに対して開口部1016bを挟んで対向する側面部1016iの傾斜よりも急峻になっている。
As described above, the partition 1016 has three openings 1016a, 1016b, and 1016c. In FIG. 4 and the like, the configuration in the portion corresponding to the other subpixels in the TFT substrate 101 is not shown, but the configuration is the same.
As shown in FIG. 4A to FIG. 4C, in the TFT substrate 101 according to the present embodiment, each side portion facing the openings 1016b and 1016c in the partition wall 1016 is formed of a slope, Some of them are slopes with a relatively steep slope, and others are slopes with a relatively gentle slope. Specifically, as shown in FIGS. 4 (a) and 4 (b), among the side faces facing the opening 1016b, the side face 1016d on the side adjacent to the opening 1016a and the opening 1016c are adjacent. The inclination of the side surface portion 1016e and the inclination of the side surface portion 1016h existing in the Y-axis direction perpendicular to the X-axis direction in which the openings 1016a, 1016b, and 1016c are arranged are open to the side surface portion 1016h. It is steeper than the slope of the side surface portion 1016i that faces the portion 1016b.

同様に、図4(a)および図4(c)に示すように、開口部1016cを臨む側面部のうち、開口部1016bが隣接する側の側面部1016fと、側面部1016fに対して開口部1016cを挟んで対向する側面部1016gの各傾斜、および、開口部1016a,1016b,1016cが配列されたX軸方向に対して直交するY軸方向に存在する側面部1016kの傾斜は、側面部1016kに対して開口部1016cを挟んで対向する側面部1016jの傾斜よりも急峻になっている。   Similarly, as shown in FIGS. 4 (a) and 4 (c), of the side surfaces facing the opening 1016c, the side surface portion 1016f adjacent to the opening portion 1016b and the opening portion with respect to the side surface portion 1016f. The inclination of the side surface portion 1016g facing each other across 1016c and the inclination of the side surface portion 1016k existing in the Y-axis direction orthogonal to the X-axis direction in which the openings 1016a, 1016b, and 1016c are arranged are the side surface portion 1016k. On the other hand, it is steeper than the inclination of the side surface portion 1016j opposed to the opening portion 1016c.

ここで、下地層である絶縁層1013の表面に対する側面部1016d〜1016kの各傾斜角度を角度θd〜θkとするとき、本実施の形態では、次の関係を満足する。
[数1] θd>θi
[数2] θe>θi
[数3] θh>θi
[数4] θf>θj
[数5] θg>θj
[数6] θk>θj
ここで、傾斜が急峻な側面部(急傾斜側面部)1016d,1016e,1016f,1016g,1016h,1016kの傾斜角度θd,θe,θf,θg,θh,θkが、傾斜が緩やかな側面部(緩傾斜側面部)1016i,1016jの傾斜角度θi,θjに対して、5[deg.]以上大きくなっていることが好ましい。
Here, in the present embodiment, when the inclination angles of the side surface portions 1016d to 1016k with respect to the surface of the insulating layer 1013 which is the base layer are angles θd to θk, the following relationship is satisfied.
[Formula 1] θd> θi
[Equation 2] θe> θi
[Equation 3] θh> θi
[Formula 4] θf> θj
[Formula 5] θg> θj
[Equation 6] θk> θj
Here, the side portions (steeply inclined side portions) 1016d, 1016e, 1016f, 1016g, 1016h, and 1016k having a steep inclination are inclined to the side portions (slowly inclined) θd, θe, θf, θg, θh, and θk. (Inclined side surface portion) 10 [deg. It is preferable that it is larger.

また、傾斜が急峻な側面部(急傾斜側面部)1016d,1016e,1016f,1016g,1016h,1016kの傾斜角度θd,θe,θf,θg,θh,θkが、例えば、35[°]以上40[°]以下の範囲内とすることが好ましく、傾斜が緩やかな緩傾斜側面部1016i,1016jの傾斜角度θi,θjが、例えば、25[°]以上30[°]以下の範囲内とすることが好ましい。   In addition, the inclination angles θd, θe, θf, θg, θh, and θk of the side portions (steeply inclined side portions) 1016d, 1016e, 1016f, 1016g, 1016h, and 1016k having a steep inclination are, for example, 35 [°] or more and 40 [ °] is preferably within the following range, and the inclination angles θi and θj of the gently inclined side surface portions 1016i and 1016j having a gentle inclination are set within the range of 25 [°] to 30 [°], for example. preferable.

上記のように、隔壁106において、開口部1016a,1016b,1016cを臨む各側面部1016d〜1016kの傾斜を上記のように設定するのは、有機半導体層1017a,1017bの形成の際に、開口部1016bの内部に塗布した有機半導体インクが、開口部1016aに溢れ出すことを抑制するとともに、開口部1016bの内部に塗布した有機半導体インクと、開口部1016cの内部に塗布した有機半導体インクとの混合を抑制するためである。換言すると、開口部1016bの内部と,1016cの内部に有機半導体インクを塗布した際に、傾斜を緩やかにした側面部1016i,1016jの側に有機半導体インクの高さが高い部分が偏るように、各有機半導体インクの表面フプロファイルを制御するものである。これについては、後述する。   As described above, in the partition wall 106, the slopes of the side surface portions 1016d to 1016k facing the openings 1016a, 1016b, and 1016c are set as described above when the organic semiconductor layers 1017a and 1017b are formed. The organic semiconductor ink applied to the inside of the opening 1016b is prevented from overflowing into the opening 1016a, and the organic semiconductor ink applied to the inside of the opening 1016b is mixed with the organic semiconductor ink applied to the inside of the opening 1016c. It is for suppressing. In other words, when the organic semiconductor ink is applied to the inside of the opening 1016b and the inside of the 1016c, the portion where the height of the organic semiconductor ink is high is biased to the side portions 1016i and 1016j that are gently inclined. It controls the surface profile of each organic semiconductor ink. This will be described later.

5.有機EL表示装置1の製造方法
有機EL表示装置1の製造方法、特に、有機EL表示パネル10の製造方法について、図2と図5(a)を用い説明する。
図2および図5(a)に示すように、先ず、TFT基板101のベースとなる基板1011を準備する(図5(a)のステップS1)。そして、当該基板1011にTFT(薄膜トランジスタ)素子を形成し、TFT基板101を形成する(図5(a)のステップS2)。
5. Manufacturing Method of Organic EL Display Device 1 A manufacturing method of the organic EL display device 1, particularly a manufacturing method of the organic EL display panel 10, will be described with reference to FIG. 2 and FIG.
As shown in FIGS. 2 and 5A, first, a substrate 1011 serving as a base of the TFT substrate 101 is prepared (step S1 in FIG. 5A). Then, a TFT (Thin Film Transistor) element is formed on the substrate 1011 to form the TFT substrate 101 (Step S2 in FIG. 5A).

次に、図2および図5(a)に示すように、TFT基板101上に絶縁材料からなる平坦化膜102を形成する(図5(a)のステップS3)。図2に示すように、平坦化膜102では、TFT基板101における接続配線1015の上方に相当する箇所にコンタクトホール102aがあけられ、その他の部分のZ軸方向上面を略平坦化されている。
次に、平坦化膜102上にアノード103を形成する(ステップS4)。ここで、図2に示すように、アノード103は、発光単位(サブピクセル)で区画され形成されており、コンタクトホール102aの側壁に沿って一部がTFT基板101の接続配線1015に接続される。
Next, as shown in FIGS. 2 and 5A, a planarizing film 102 made of an insulating material is formed on the TFT substrate 101 (step S3 in FIG. 5A). As shown in FIG. 2, in the planarization film 102, a contact hole 102 a is formed in a portion corresponding to the upper side of the connection wiring 1015 in the TFT substrate 101, and the other portion in the Z-axis direction upper surface is substantially planarized.
Next, the anode 103 is formed on the planarizing film 102 (step S4). Here, as shown in FIG. 2, the anode 103 is divided and formed by light emitting units (subpixels), and a part thereof is connected to the connection wiring 1015 of the TFT substrate 101 along the side wall of the contact hole 102a. .

なお、アノード103は、例えば、スパッタリング法や真空蒸着法などにより金属膜を成膜した後、サブピクセル単位にエッチングすることで形成できる。
次に、アノード103の上面を覆うように透明導電膜104を形成する(図5(a)のステップS5)。図2に示すように、透明導電膜104は、アノード103の上面のみならず側端面も覆っており、また、コンタクトホール102a内においてもアノード103の上面を覆っている。なお、透明導電膜104は、上記同様に、スパッタリング法や真空蒸着法などを用い成膜した後、エッチングによりサブピクセル単位に区画することにより形成される。
The anode 103 can be formed by, for example, forming a metal film by a sputtering method, a vacuum deposition method, or the like, and then etching in units of subpixels.
Next, a transparent conductive film 104 is formed so as to cover the upper surface of the anode 103 (step S5 in FIG. 5A). As shown in FIG. 2, the transparent conductive film 104 covers not only the upper surface of the anode 103 but also the side end surface, and also covers the upper surface of the anode 103 in the contact hole 102a. Note that, as described above, the transparent conductive film 104 is formed by forming a film using a sputtering method, a vacuum evaporation method, or the like, and then partitioning into sub-pixel units by etching.

次に、透明導電膜104上にホール注入層105を形成する(図5(a)のステップS6)。図2に示すように、ホール注入層105は、透明導電膜104上の全面を覆うように形成されているが、サブピクセル毎に区画した状態で形成することもできる。
金属酸化物(例えば、酸化タングステン)からホール注入層105を形成する場合には、金属酸化膜の形成は、例えば、アルゴンガスと酸素ガスにより構成されたガスをスパッタ装置のチャンバー内のガスとして用い、当該ガスの全圧が2.7[Pa]を超え7.0[Pa]以下であり、且つ、酸素ガス分圧の全圧に対する比が50[%]以上70[%]以下であって、さらにターゲット単位面積当たりの投入電力密度が1[W/cm2]以上2.8[W/cm2]以下となる成膜条件を採用することができる。
Next, the hole injection layer 105 is formed on the transparent conductive film 104 (step S6 in FIG. 5A). As shown in FIG. 2, the hole injection layer 105 is formed so as to cover the entire surface of the transparent conductive film 104. However, the hole injection layer 105 may be formed in a state of being divided for each subpixel.
When the hole injection layer 105 is formed from a metal oxide (for example, tungsten oxide), the metal oxide film is formed using, for example, a gas composed of argon gas and oxygen gas as a gas in the chamber of the sputtering apparatus. The total pressure of the gas exceeds 2.7 [Pa] and is 7.0 [Pa] or less, and the ratio of the oxygen gas partial pressure to the total pressure is 50 [%] or more and 70 [%] or less. Furthermore, it is possible to employ film forming conditions in which the input power density per target unit area is 1 [W / cm 2] or more and 2.8 [W / cm 2] or less.

次に、各サブピクセルを規定するバンク106を形成する(図5(a)のステップS7)。図2に示すように、バンク106は、ホール注入層105の上に積層形成される。
バンク106の形成は、先ず、ホール注入層105の上に、バンク106の材料層を積層形成する。この材料層は、例えば、アクリル系樹脂、ポリイミド系樹脂、ノボラック型フェノール樹脂などの感光性樹脂成分とフッ素成分を含む材料を用い、スピンコート法等により形成される。なお、本実施の形態においては、感光性樹脂材料の一例として、日本ゼオン製ネガ型感光性材料(品番:ZPN1168)を用いることができる。次に、材料層をパターニングして、各サブピクセルに対応する開口部を形成する。開口部の形成には、材料層の表面にマスクを配して露光を行い、その後で現像を行うことにより形成できる。
Next, a bank 106 that defines each subpixel is formed (step S7 in FIG. 5A). As shown in FIG. 2, the bank 106 is stacked on the hole injection layer 105.
The bank 106 is formed by first laminating the material layer of the bank 106 on the hole injection layer 105. This material layer is formed by a spin coating method or the like using a material including a photosensitive resin component and a fluorine component, such as an acrylic resin, a polyimide resin, and a novolac type phenol resin. In the present embodiment, as an example of the photosensitive resin material, a negative photosensitive material (product number: ZPN1168) manufactured by Nippon Zeon can be used. Next, the material layer is patterned to form openings corresponding to the respective subpixels. The opening can be formed by arranging a mask on the surface of the material layer, performing exposure, and then developing.

次に、ホール注入層105上におけるバンク106で規定された各凹部内に対し、ホール輸送層107、有機発光層108、および電子輸送層109を順に積層形成する(図5(a)のステップS8〜S10)。
ホール輸送層107は、その構成材料である有機化合物からなる膜を印刷法で成膜した後、焼成することで形成される。有機発光層108についても、同様に、印刷法で成膜した後、焼成することで形成される。
Next, a hole transport layer 107, an organic light emitting layer 108, and an electron transport layer 109 are sequentially stacked in each recess defined by the bank 106 on the hole injection layer 105 (step S8 in FIG. 5A). ~ S10).
The hole transport layer 107 is formed by forming a film made of an organic compound as a constituent material of the hole transport layer 107 by a printing method and baking the film. Similarly, the organic light emitting layer 108 is formed by baking after being formed by a printing method.

次に、電子輸送層109上にカソード110および封止層111を順に積層する(図5(a)のステップS11,S12)。図2に示すように、カソード110および封止層111は、バンク106の頂面も被覆するように形成されており、全面に形成されている。
次に、封止層111上に接着樹脂材を塗布し、予め準備しておいたCF(カラーフィルタ)パネルを接合する(図5(a)のステップS13)。図2に示すように、接着層112により接合されるCFパネル113は、基板1031のZ軸方向下面にカラーフィルタ1132およびブラックマトリクス1133が形成されてなる。
Next, the cathode 110 and the sealing layer 111 are sequentially stacked on the electron transport layer 109 (steps S11 and S12 in FIG. 5A). As shown in FIG. 2, the cathode 110 and the sealing layer 111 are formed so as to cover the top surface of the bank 106, and are formed on the entire surface.
Next, an adhesive resin material is applied on the sealing layer 111, and a previously prepared CF (color filter) panel is joined (step S13 in FIG. 5A). As shown in FIG. 2, the CF panel 113 bonded by the adhesive layer 112 has a color filter 1132 and a black matrix 1133 formed on the lower surface of the substrate 1031 in the Z-axis direction.

以上のように、有機EL表示素子としての有機EL表示パネル10が完成する。
なお、図示を省略しているが、有機EL表示パネル10に対して駆動制御部20を付設して有機EL表示装置1を形成した後(図1を参照)、エージング処理を施すことにより有機EL表示装置1が完成する。エージング処理は、例えば、処理前におけるホール注入性に対して、ホールの移動度が1/10以下となるまで通電を行うことでなされ、具体的には、実際の使用時における輝度以上であって、且つ、その3倍以下の輝度となるように、予め規定された時間、通電処理を実行する。
As described above, the organic EL display panel 10 as an organic EL display element is completed.
Although not shown, after the drive control unit 20 is attached to the organic EL display panel 10 to form the organic EL display device 1 (see FIG. 1), the organic EL display is subjected to an aging process. The display device 1 is completed. The aging process is performed, for example, by energizing the hole injectability before the process until the hole mobility becomes 1/10 or less. Specifically, the aging process is more than the luminance in actual use. In addition, the energization process is executed for a predetermined time so that the luminance is three times or less.

次に、TFT基板101の形成方法について、図5(b)および図6を用い説明する。図6(a)は、TFT基板101の製造過程における一工程での模式平面図であり、図6(b)は、そのD−D’断面を示す模式断面図であり、図6(c)は、E−E’断面を示す模式断面図である。
図6(b)および図6(c)に示すように、基板1011の主面上にゲート電極1012a,1012bを形成する(図5(b)のステップS21)。ゲート電極1012a,1012bの形成に関しては、上記アノード103の形成方法と同様の方法とすることができる。
Next, a method for forming the TFT substrate 101 will be described with reference to FIGS. FIG. 6A is a schematic plan view in one step in the manufacturing process of the TFT substrate 101, and FIG. 6B is a schematic cross-sectional view showing a DD ′ cross section, and FIG. These are schematic sectional drawings which show an EE 'cross section.
As shown in FIGS. 6B and 6C, gate electrodes 1012a and 1012b are formed on the main surface of the substrate 1011 (step S21 in FIG. 5B). Regarding the formation of the gate electrodes 1012a and 1012b, a method similar to the method of forming the anode 103 can be used.

次に、図6(b)および図6(c)に示すように、ゲート電極1012a,1012bおよび基板1011の上を覆うように、絶縁層1013を積層形成する(図5(b)のステップS22)。そして、図6(a)〜図6(c)に示すように、絶縁層1013の主面上に、ソース電極1014a,1014bおよびドレイン電極1014c,1014d、さらには接続配線1015を形成する(図5(b)のステップS23)。   Next, as shown in FIGS. 6B and 6C, an insulating layer 1013 is formed so as to cover the gate electrodes 1012a and 1012b and the substrate 1011 (step S22 in FIG. 5B). ). Then, as shown in FIGS. 6A to 6C, source electrodes 1014a and 1014b, drain electrodes 1014c and 1014d, and a connection wiring 1015 are formed on the main surface of the insulating layer 1013 (FIG. 5). (B) Step S23).

次に、ソース電極1014a,1014b、ドレイン電極1014c,1014d、接続配線1015、さらには絶縁層1013の露出部1013a,1013b上を覆うように、隔壁1016を形成するための感光性レジスト材料膜を堆積させ(図5(b)のステップS24)、堆積させた感光性レジスト材料膜に対し、マスク露光およびパターニングを施す(図5(b)のステップS25)。これにより、図6(a)〜図6(c)に示すような形態の隔壁1016が形成できる(図5(b)のステップS26)。なお、隔壁1016の形成に係るより具体的な方法については、後述する。   Next, a photosensitive resist material film for forming a partition wall 1016 is deposited so as to cover the source electrodes 1014a and 1014b, the drain electrodes 1014c and 1014d, the connection wiring 1015, and the exposed portions 1013a and 1013b of the insulating layer 1013. Then, mask exposure and patterning are performed on the deposited photosensitive resist material film (step S25 in FIG. 5B). Thereby, the partition 1016 of the form as shown to Fig.6 (a)-FIG.6 (c) can be formed (step S26 of FIG.5 (b)). A more specific method for forming the partition wall 1016 will be described later.

次に、図6(a)〜図6(c)に示すように、隔壁1016により規定される開口部1016b,1016cの各内部に対し、有機半導体層1017a,1017bを形成するための有機半導体インク10170a,10170bを塗布する(図5(b)のステップS27)。
次に、有機半導体インク10170a,10170bを乾燥させることにより(図5(b)のステップS28)、図2に示すように、開口部1016b,1016cに対して、有機半導体層1017a,1017bを各々形成することができる(図5(b)のステップS29)。
Next, as shown in FIGS. 6A to 6C, an organic semiconductor ink for forming organic semiconductor layers 1017 a and 1017 b in the openings 1016 b and 1016 c defined by the partition wall 1016. 10170a and 10170b are applied (step S27 in FIG. 5B).
Next, by drying the organic semiconductor inks 10170a and 10170b (step S28 in FIG. 5B), as shown in FIG. 2, organic semiconductor layers 1017a and 1017b are formed in the openings 1016b and 1016c, respectively. (Step S29 in FIG. 5B).

最後に、図2に示すように、開口部1016aなどのコンタクト領域など除く全体を覆うように、パッシベーション膜1018を形成して(図5(b)のステップS30)、TFT基板101が完成する。
6.有機半導体インク10170a,10170bの塗布時における表面プロファイル
図6(b)に示すように、開口部1016bの内部に塗布された有機半導体インク10170aは、Y軸方向に対称な表面プロファイルとなるのではなく、一方の側(それぞれ矢印F3の側)に偏った表面プロファイルを有する。
Finally, as shown in FIG. 2, a passivation film 1018 is formed so as to cover the whole except for the contact region such as the opening 1016a (step S30 in FIG. 5B), and the TFT substrate 101 is completed.
6). Surface Profile When Applying Organic Semiconductor Inks 10170a and 10170b As shown in FIG. 6B, the organic semiconductor ink 10170a applied to the inside of the opening 1016b does not have a symmetric surface profile in the Y-axis direction. , Having a surface profile biased to one side (each side of arrow F3).

一方、図6(c)に示すように、開口部1016cの内部に塗布された有機半導体インク10170bについても、Y軸方向に対称な表面プロファイルとなるのではなく、一方の側(それぞれ矢印F4の側)に偏った表面プロファイルを有する。
ここで、図6(a)に示すように、開口部1016bの内部に塗布された有機半導体インク10170aの表面プロファイルの偏り方向(矢印F1)と、開口部1016cの内部に塗布された有機半導体インク10170bの表面プロファイルの偏り方向(矢印F2)とは、開口部1016a,1016b,1016cの配列に係る仮想軸(X軸に平行な仮想軸)に対して、Y軸方向の上下反対向きとなる。
On the other hand, as shown in FIG. 6C, the organic semiconductor ink 10170b applied to the inside of the opening 1016c does not have a surface profile that is symmetrical in the Y-axis direction. Side surface).
Here, as shown in FIG. 6A, the bias direction (arrow F1) of the surface profile of the organic semiconductor ink 10170a applied inside the opening 1016b and the organic semiconductor ink applied inside the opening 1016c. The surface profile bias direction (arrow F2) of 10170b is vertically opposite to the imaginary axis (virtual axis parallel to the X axis) related to the arrangement of the openings 1016a, 1016b, and 1016c.

このように、有機半導体インク10170a,10170bの表面プロファイルを制御することにより、各有機半導体インク10170a,10170bは、開口部1016aを含む不所望の箇所へ溢れ出すことがなく、また、互いに混合することが抑制される。
7.奏することができる効果
本実施の形態に係る有機EL表示パネル10では、TFT基板101において、隔壁1016の開口部1016b,1016cを臨む各側面部のうち、開口部1016bを臨む側面部のうち、開口部1016aが隣接する側の側面部1016dと開口部1016cが隣接する側の側面部1016eの各傾斜、および、開口部1016a,1016b,1016cが配列されたX軸方向に対して直交するY軸方向に存在する側面部1016hの傾斜を、側面部1016hに対して開口部1016bを挟んで対向する側面部1016iの傾斜よりも急峻とし(図4(a)および図4(b))、開口部1016cを臨む側面部のうち、開口部1016bが隣接する側の側面部1016fと、側面部1016fに対して開口部1016cを挟んで対向する側面部1016gの各傾斜、および、開口部1016a,1016b,1016cが配列されたX軸方向に対して直交するY軸方向に存在する側面部1016kの傾斜を、側面部1016kに対して開口部1016cを挟んで対向する側面部1016jの傾斜よりも急峻にしている(図4(a)および図4(c))。このため、図6(a)〜図6(c)に示すように、開口部1016b,1016cのそれぞれの内部に対して有機半導体インク10170a,10170bを塗布した際には、各有機半導体インク10170a,10170bが傾斜が相対的に緩やかな斜面である側面部1016i,1016jの側へと偏った表面プロファイルを有することになる。
In this way, by controlling the surface profiles of the organic semiconductor inks 10170a and 10170b, the organic semiconductor inks 10170a and 10170b do not overflow to undesired locations including the opening 1016a and are mixed with each other. Is suppressed.
7). Effects that can be achieved In the organic EL display panel 10 according to the present embodiment, in the TFT substrate 101, of the side portions facing the openings 1016b and 1016c of the partition wall 1016, of the side portions facing the opening 1016b, the openings are open. Y-axis direction orthogonal to the respective inclinations of the side surface portion 1016d adjacent to the portion 1016a and the side surface portion 1016e adjacent to the opening portion 1016c and the X-axis direction in which the opening portions 1016a, 1016b, and 1016c are arranged The slope of the side surface portion 1016h existing in the side wall 1016h is steeper than the slope of the side surface portion 1016i facing the side surface portion 1016h across the opening 1016b (FIGS. 4A and 4B), and the opening 1016c. Side surface portion 1016f adjacent to the opening portion 1016b, and the opening portion with respect to the side surface portion 1016f. The slopes of the side surface portions 1016g that face each other across 1016c and the slopes of the side surface portions 1016k that exist in the Y-axis direction perpendicular to the X-axis direction in which the openings 1016a, 1016b, and 1016c are arranged are On the other hand, it is steeper than the inclination of the side surface portion 1016j facing the opening portion 1016c (FIGS. 4A and 4C). Therefore, as shown in FIGS. 6A to 6C, when the organic semiconductor inks 10170a and 10170b are applied to the insides of the openings 1016b and 1016c, the organic semiconductor inks 10170a, 10170b has a surface profile that is biased toward the side portions 1016i and 1016j, which are slopes with relatively gentle slopes.

本実施の形態では、上記のように、有機半導体インク10170a,10170bの表面プロファイルを図6(a)〜図6(c)に示すような形態に制御することで、開口部1016aへの有機半導体インク10170aの溢れ出しの抑制と、有機半導体インク10170aと有機半導体インク10170bとの混合の抑制とを図ることができる。
よって、本実施の形態に係るTFT基板101では、その製造時における有機半導体層1017a,1017bの形成に際して、チャネル部ではない開口部1016aへの有機半導体インク10170aの溢れ出しを抑制するとともに、有機半導体インク10170aと有機半導体インク10170bとの混合を抑制することができ、高い品質を有する。そして、このような効果を有するTFT基板101を構成要素として備える有機EL表示パネル10、さらには、それを備える有機EL表示装置1も高い品質を有する。
In the present embodiment, as described above, the surface profile of the organic semiconductor inks 10170a and 10170b is controlled to a form as shown in FIGS. 6A to 6C, whereby the organic semiconductor to the opening 1016a is controlled. The overflow of the ink 10170a can be suppressed, and the mixing of the organic semiconductor ink 10170a and the organic semiconductor ink 10170b can be suppressed.
Therefore, in the TFT substrate 101 according to the present embodiment, the organic semiconductor ink 10170a is prevented from overflowing into the opening 1016a that is not the channel portion when the organic semiconductor layers 1017a and 1017b are formed at the time of manufacture. Mixing of the ink 10170a and the organic semiconductor ink 10170b can be suppressed and has high quality. And the organic EL display panel 10 provided with the TFT substrate 101 which has such an effect as a component, and also the organic EL display device 1 provided with the same have high quality.

8.TFT基板101における隔壁1016の形成方法
TFT基板101における隔壁1016の形成方法について、図7および図8を用い説明する。なお、図7(a)、(c)、(e)は、TFT基板101の製造過程のうち、図4(b)に示す断面に相当する部分の製造に係る一部工程を示す模式工程図であり、(b)、(d)、(f)は、図4(c)に示す断面に相当する部分の製造に係る一部工程を示す模式工程図である。同様に、図8(a)、(c)は、TFT基板101の製造過程のうち、図4(b)に示す断面に相当する部分の製造に係る一部工程を示す模式工程図であり、(b)、(d)は、図4(c)に示す断面に相当する部分の製造に係る一部工程を示す模式工程図ある。
8). Method for Forming Partition Wall 1016 in TFT Substrate 101 A method for forming the partition wall 1016 in the TFT substrate 101 will be described with reference to FIGS. 7A, 7 </ b> C, and 7 </ b> E are schematic process diagrams showing a part of processes for manufacturing a portion corresponding to the cross section shown in FIG. 4B in the manufacturing process of the TFT substrate 101. (B), (d), (f) is a schematic process diagram showing a partial process relating to the manufacture of the part corresponding to the cross section shown in FIG. 4 (c). Similarly, FIGS. 8A and 8C are schematic process diagrams showing a part of processes for manufacturing a portion corresponding to the cross section shown in FIG. 4B in the manufacturing process of the TFT substrate 101. (B), (d) is a schematic process drawing which shows the partial process which concerns on manufacture of the part corresponded to the cross section shown in FIG.4 (c).

先ず、図7(a)、(b)に示すように、基板1011上にゲート電極1012a,1012b、絶縁層1013、およびソース電極1014a,1014b、ドレイン電極1014c,1014d、接続配線1015が形成された中間物を用意する。なお、図6および図7では、ドレイン電極1014c.1014dの図示を省略している。
次に、図7(c)、(d)に示すように、例えば、スピンコート法などを用い、絶縁層1013および電極1014a〜1014d,1015の上を覆うように、感光性レジスト材料膜10160を堆積する。
First, as shown in FIGS. 7A and 7B, gate electrodes 1012a and 1012b, an insulating layer 1013, source electrodes 1014a and 1014b, drain electrodes 1014c and 1014d, and connection wiring 1015 are formed on a substrate 1011. Prepare an intermediate. 6 and 7, the drain electrode 1014c. Illustration of 1014d is omitted.
Next, as shown in FIGS. 7C and 7D, a photosensitive resist material film 10160 is formed so as to cover the insulating layer 1013 and the electrodes 1014a to 1014d and 1015 by using, for example, a spin coating method. accumulate.

次に、図7(e)、(f)に示すように、感光性レジスト材料膜10160の上方に、隔壁1016を形成しようとする箇所に開口501a〜501dがあけられたマスク501を配する。この状態でマスク501の開口501a〜501dを通して、露光を実行する。
次に、図8(a)、(b)に示すように、一回目の露光が実行された感光性レジスト材料膜10161の上方に、傾斜が相対的に急峻な斜面を形成しようとする箇所に開口502a,502bがあけられたマスク502を配する。そして、この状態でマスク502の開口502a,502bを通して、2回目の露光を実行する。ここで、傾斜が相対的に急峻な斜面とは、図4(a)〜図4(c)に示す側面部1016d,1016e,1016f,1016g,1016h,1016kである。
Next, as shown in FIGS. 7E and 7F, a mask 501 having openings 501a to 501d is provided above the photosensitive resist material film 10160 at locations where the partition wall 1016 is to be formed. In this state, exposure is performed through the openings 501a to 501d of the mask 501.
Next, as shown in FIGS. 8A and 8B, at a position where a slope with a relatively steep slope is formed above the photosensitive resist material film 10161 subjected to the first exposure. A mask 502 having openings 502a and 502b is provided. In this state, the second exposure is executed through the openings 502a and 502b of the mask 502. Here, the slopes with relatively steep slopes are the side surface portions 1016d, 1016e, 1016f, 1016g, 1016h, and 1016k shown in FIGS. 4 (a) to 4 (c).

次に、現像およびベークを施すことによって、図8(c)、(d)に示すように、傾斜が相対的に急峻な斜面である側面部1016d,1016e,1016f,1016g,1016h,1016kと、傾斜が相対的に緩やかな斜面である側面部1016i,1016jを有する隔壁1016が形成できる。なお、図8(c)、(d)では、図示の都合上、側面部1016d,1016e,1016f,1016gの図示を省略している。   Next, by performing development and baking, as shown in FIGS. 8C and 8D, side portions 1016d, 1016e, 1016f, 1016g, 1016h, 1016k, which are relatively steep slopes, A partition wall 1016 having side surfaces 1016i and 1016j that are relatively gentle slopes can be formed. In FIGS. 8C and 8D, the side portions 1016d, 1016e, 1016f, and 1016g are not shown for the sake of illustration.

以上のようにして、隔壁1016の形成が完了する。
[実施の形態2]
実施の形態2に係る有機EL表示パネルの製造方法について、図9を用い説明する。なお、本実施の形態に係る有機EL表示パネルは、その構造は上記実施の形態1と同様であり、また、TFT基板101における隔壁1016の形成方法を除く、有機EL表示パネルの製造方法についても上記実施の形態1と同様である。
As described above, the formation of the partition wall 1016 is completed.
[Embodiment 2]
A method for manufacturing an organic EL display panel according to Embodiment 2 will be described with reference to FIG. The structure of the organic EL display panel according to the present embodiment is the same as that of the first embodiment, and the organic EL display panel manufacturing method excluding the method of forming the partition 1016 in the TFT substrate 101 is also applicable. This is the same as in the first embodiment.

図9(a)、(b)に示すように、堆積した感光性レジスト材料膜10160の上方に、ハーフトーンマスクであるマスク503を配する。マスク503には、光透過部503a〜503fが設けられている。このうち、光透過部503a,503c,503d,503fと光透過部503b,503eとは、互いに光透過率が相違する。具体的には、傾斜が相対的に急峻な斜面である側面部1016d、1016e,1016f,1016g,1016h,1016kに対応する箇所の光透過部(図9(a)、(b)では、光透過部503b,503eだけを図示)の光透過率は、他の光透過部503a,503c,503d,503fの光透過率よりも高くなっている。   As shown in FIGS. 9A and 9B, a mask 503 that is a halftone mask is disposed above the deposited photosensitive resist material film 10160. The mask 503 is provided with light transmitting portions 503a to 503f. Among these, the light transmission parts 503a, 503c, 503d, and 503f and the light transmission parts 503b and 503e have different light transmittances. Specifically, the light transmitting portions at locations corresponding to the side surface portions 1016d, 1016e, 1016f, 1016g, 1016h, and 1016k, which are relatively steep slopes (in FIG. 9A and FIG. 9B, the light transmitting portion is used). The light transmittance of only the portions 503b and 503e is higher than the light transmittance of the other light transmitting portions 503a, 503c, 503d, and 503f.

以上のような構成を有するマスク503を配した状態で、露光・現像を実行した後、ベークすることにより、図4(a)〜図4(c)に示すような、隔壁1016を形成することができる。即ち、光の透過率が大きく設定された光透過部503b,503e,・・を通して露光された箇所では、他の光透過部503a,503c,503d,503fを通して露光された箇所よりも、上記[数1]〜[数6]で示す関係のように、傾斜が急峻な斜面となる(図4(a)〜図4(c)の側面部1016d、1016e,1016f,1016g,1016h,1016k)。   In a state where the mask 503 having the above-described configuration is arranged, exposure / development is performed, and then baking is performed to form a partition wall 1016 as shown in FIGS. 4A to 4C. Can do. That is, in the places exposed through the light transmitting portions 503b, 503e,... Where the light transmittance is set to be large, the above [several numbers] than in the places exposed through the other light transmitting portions 503a, 503c, 503d, 503f. 1] to [Equation 6], the slope is steep (side portions 1016d, 1016e, 1016f, 1016g, 1016h, and 1016k in FIGS. 4A to 4C).

なお、この後の工程は、上記実施の形態1と同様である。
以上のような製造方法によっても、上記実施の形態1に係る有機EL表示装置1を製造することができる。
このような製造方法を用いても、開口部1016b,1016cを臨む側面部のうち、側面部1016d、1016e,1016f,1016g,1016h,1016kを傾斜が相対的に急峻な斜面とし、側面部1016i,1016jを傾斜が相対的に緩やかな斜面とすることができ、上記効果を得ることができる。
The subsequent steps are the same as those in the first embodiment.
The organic EL display device 1 according to the first embodiment can also be manufactured by the manufacturing method as described above.
Even using such a manufacturing method, of the side parts facing the openings 1016b and 1016c, the side parts 1016d, 1016e, 1016f, 1016g, 1016h, and 1016k are inclined with relatively steep slopes, and the side parts 1016i, 1016j can be a slope with a relatively gentle slope, and the above effect can be obtained.

[実施の形態3]
次に、図10および図11を用い、有機EL表示装置1の製造方法の別の実施形態について説明する。図10および図11は、図7(b)、(c)および図8(a)、(b)、(c)、(d)に示す工程に対応する工程を示す。
図10(a)、(b)に示すように、感光性レジスト材料膜10160を堆積した後、その上方にマスク504を配する。マスク504には、隔壁106を形成しようとする各箇所に対応して、開口504a〜504dがあけられている。
[Embodiment 3]
Next, another embodiment of the method for manufacturing the organic EL display device 1 will be described with reference to FIGS. 10 and 11. FIGS. 10 and 11 show processes corresponding to the processes shown in FIGS. 7B and 7C and FIGS. 8A, 8B, 8C, and 8D.
As shown in FIGS. 10A and 10B, after a photosensitive resist material film 10160 is deposited, a mask 504 is disposed thereon. In the mask 504, openings 504a to 504d are formed corresponding to each part where the partition wall 106 is to be formed.

そして、マスク504の開口504a〜504dを通して一回目の露光および現像をすることにより、図10(c)、(d)に示すように、開口504a〜504dの各々に対応する箇所に感光性レジスト材料膜10162が残る。ここで、感光性レジスト材料膜10162の各側面部10162h,10162i,10162j,10162k,・・は、全て同じ傾斜角となっており、図4(b)、(c)における側面部1016i,1016jの傾斜角と同一となっている。   Then, by performing the first exposure and development through the openings 504a to 504d of the mask 504, as shown in FIGS. 10C and 10D, a photosensitive resist material is formed at locations corresponding to the openings 504a to 504d. The film 10162 remains. Here, the side portions 10162h, 10162i, 10162j, 10162k,... Of the photosensitive resist material film 10162 all have the same inclination angle, and the side portions 1016i, 1016j in FIGS. It is the same as the tilt angle.

なお、本実施の形態に係る製造方法では、この時点でのベークを行わない。
次に、図11(a)、(b)に示すように、感光性レジスト材料膜10162上方に、マスク505を配する。マスク505には、傾斜が相対的に急峻な斜面である側面部1016d,1016e,1016f,1016g,1016h,1016kを形成しようとする箇所に対応して、開口505a,505b,・・があけられている(図11(a)、(b)では、側面部10161016h,1016kに対応する箇所の開口のみ図示)。
In the manufacturing method according to the present embodiment, baking is not performed at this point.
Next, as shown in FIGS. 11A and 11B, a mask 505 is disposed above the photosensitive resist material film 10162. The mask 505 has openings 505a, 505b,... Corresponding to locations where the side portions 1016d, 1016e, 1016f, 1016g, 1016h, 1016k, which are relatively steep slopes, are to be formed. 11 (a) and 11 (b), only the openings corresponding to the side surface portions 10161016h and 1016k are shown.

そして、マスク505にあけられた開口505a,505b,・・を通して、二回目の露光および現像を行う。その後、ベークをすることにより、図11(c)、(d)に示すような隔壁1016が形成できる。
この後、上記実施の形態1,2などと同様の工程を実行することにより、有機EL表示装置1を製造することができる。
Then, the second exposure and development are performed through the openings 505a, 505b,. Thereafter, by baking, a partition wall 1016 as shown in FIGS. 11C and 11D can be formed.
Thereafter, the organic EL display device 1 can be manufactured by executing the same processes as those in the first and second embodiments.

このような製造方法を用いても、開口部1016b,1016cを臨む側面部のうち、側面部1016d,1016e,1016f,1016g,1016h,1016kを傾斜が相対的に急峻な斜面とし、側面部1016i,1016jを傾斜が相対的に緩やかな斜面とすることができ、上記効果を得ることができる。
[実施の形態4]
本発明の実施の形態4に係るTFT基板の構成について、図12(a)を用い説明する。なお、図12(a)は、上記実施の形態1における図3に相当する図であり、他の構成については、上記実施の形態1と同様であるので、図示および説明を省略する。
Even using such a manufacturing method, of the side parts facing the openings 1016b and 1016c, the side parts 1016d, 1016e, 1016f, 1016g, 1016h, and 1016k are inclined with relatively steep slopes, and the side parts 1016i, 1016j can be a slope with a relatively gentle slope, and the above effect can be obtained.
[Embodiment 4]
The configuration of the TFT substrate according to Embodiment 4 of the present invention will be described with reference to FIG. FIG. 12A is a diagram corresponding to FIG. 3 in the first embodiment, and the other configurations are the same as those in the first embodiment, and thus illustration and description thereof are omitted.

図12(a)に示すように、本実施の形態に係るTFT基板では、隔壁2016により4つの開口部2016a,2016b,2016c,2016dが規定されている。この内、開口部2016a,2016dには、その底部に接続配線2015a,2015dがそれぞれ配されており、チャネル部として機能する部分ではない。
なお、本発明の実施の形態においては、図12(a)に示すように、開口部2016aと開口部2016dとが、ともにチャネル部として機能する部分ではないが、一方の開口部、例えば、開口部2016dについては、開口部2016a〜2016cが対応するサブピクセルとは異なる、隣接するサブピクセルに対応するTFT装置に属するものである。
As shown in FIG. 12A, in the TFT substrate according to this embodiment, four openings 2016a, 2016b, 2016c, and 2016d are defined by the partition wall 2016. Among these, connection openings 2015a and 2015d are arranged at the bottoms of the openings 2016a and 2016d, respectively, and do not function as channel parts.
In the embodiment of the present invention, as shown in FIG. 12A, the opening 2016a and the opening 2016d are not portions that function as channel portions, but one opening, for example, an opening, is used. The portion 2016d belongs to a TFT device corresponding to an adjacent subpixel, which is different from the subpixel to which the openings 2016a to 2016c correspond.

また、開口部2016bの底部には、ソース電極2014aおよびドレイン電極2014cが配されており、開口部2016cの底部には、ソース電極2014bおよびドレイン電極2014dが配されている。
開口部2016bの内部におけるソース電極2014aとドレイン電極2014c、および開口部2016cの内部におけるソース電極2014bおよびドレイン電極2014dは、ともにX軸方向に長い長方形状をしている。そして、ソース電極2014aとドレイン電極2014cとは、長辺同士が対向し、ソース電極2014bとドレイン電極2014dとも、長辺同士が対向している。
A source electrode 2014a and a drain electrode 2014c are disposed on the bottom of the opening 2016b, and a source electrode 2014b and a drain electrode 2014d are disposed on the bottom of the opening 2016c.
The source electrode 2014a and the drain electrode 2014c inside the opening 2016b, and the source electrode 2014b and the drain electrode 2014d inside the opening 2016c are both rectangular in the X-axis direction. The long sides of the source electrode 2014a and the drain electrode 2014c are opposed to each other, and the long sides of the source electrode 2014b and the drain electrode 2014d are opposed to each other.

また、図12(a)に示すように、隔壁2016における開口部2016bを臨む側面部2016e,2016f,2016g,2016hのうち、開口部2016a側の側面部2016eとY軸方向上下の側面部2016g,2016hが、残りの側面部2016jよりも、傾斜が相対的に急峻な斜面となっている。
同様に、隔壁2016における開口部2016cを臨む側面部2016i,2016j,2016k,2016mのうち、開口部2016b側の側面部2016iと開口部2016d側の側面部2016jとが、Y軸方向上下の側面部2016k,2016mよりも、傾斜が相対的に急峻な斜面となっている。
Also, as shown in FIG. 12A, among the side surface portions 2016e, 2016f, 2016g, 2016h facing the opening portion 2016b in the partition wall 2016, the side surface portion 2016e on the opening portion 2016a side and the upper and lower side surface portions 2016g, 2016h is a slope whose slope is relatively steeper than the remaining side surface portion 2016j.
Similarly, among the side surface portions 2016i, 2016j, 2016k, and 2016m facing the opening portion 2016c in the partition wall 2016, the side surface portion 2016i on the opening portion 2016b side and the side surface portion 2016j on the opening portion 2016d side are upper and lower side surface portions. The slope is relatively steeper than 2016k and 2016m.

以上のような構成を有する本実施の形態に係るTFT基板では、開口部2016b,2016cの各内部に対して有機半導体インクを塗布した場合、開口部2016bでは、矢印F5の向きに有機半導体インクの表面プロファイルが偏り、開口部2016cでは、矢印F6,F7の両方の向きに有機半導体インクの表面プロファイルが偏る。
従って、本実施の形態の構成においても、上記実施の形態1と同様の効果を得ることができ、本実施の形態に係るTFT基板を備える有機EL表示パネルおよび有機EL表示装置においても、上記同様に、高品質であって、その製造に際しての高い歩留まりを実現することができる。
In the TFT substrate according to the present embodiment having the above-described configuration, when organic semiconductor ink is applied to the inside of each of the openings 2016b and 2016c, the organic semiconductor ink in the direction of the arrow F5 is formed in the opening 2016b. The surface profile is biased, and the surface profile of the organic semiconductor ink is biased in both directions of arrows F6 and F7 in the opening portion 2016c.
Therefore, also in the configuration of the present embodiment, the same effect as in the first embodiment can be obtained, and the same as in the organic EL display panel and the organic EL display device including the TFT substrate according to the present embodiment. Furthermore, it is possible to realize a high quality and a high yield in the production.

[実施の形態5]
本発明の実施の形態5に係るTFT基板の構成について、図12(b)を用い説明する。なお、図12(b)は、上記実施の形態1における図3に相当する図であり、他の構成については、上記実施の形態1と同様であるので、図示および説明を省略する。
図12(b)に示すように、本実施の形態に係るTFT基板では、隔壁2116により4つの開口部2116a,2116b,2116c,2116dが規定されている。この内、開口部2116a,2116dには、その底部に接続配線がそれぞれ配されており、チャネル部として機能する部分ではない。
[Embodiment 5]
The configuration of the TFT substrate according to Embodiment 5 of the present invention will be described with reference to FIG. FIG. 12B is a diagram corresponding to FIG. 3 in the first embodiment, and the other configurations are the same as those in the first embodiment, and thus illustration and description thereof are omitted.
As shown in FIG. 12B, in the TFT substrate according to this embodiment, four openings 2116 a, 2116 b, 2116 c, and 2116 d are defined by the partition wall 2116. Of these, the opening portions 2116a and 2116d are each provided with connection wiring at the bottom thereof, and are not portions that function as channel portions.

なお、本発明の実施の形態においても、図12(b)に示すように、開口部2116aと開口部2116dとが、ともにチャネル部として機能する部分ではないが、一方の開口部、例えば、開口部2116dについては、開口部2116a〜2116cが対応するサブピクセルとは異なる、隣接するサブピクセルに対応するTFT装置に属するものである。   Also in the embodiment of the present invention, as shown in FIG. 12B, the opening 2116a and the opening 2116d are not portions that function as channel portions. The portion 2116d belongs to a TFT device corresponding to an adjacent subpixel, which is different from the subpixel to which the openings 2116a to 2116c correspond.

開口部2116bおよび開口部2116cの各底部には、ソース電極およびドレイン電極が配されている。開口部2116bおよび開口部2116cの各内部におけるソース電極およびドレイン電極は、ともにX軸方向に長い長方形状をしている。そして、各開口部2116b,2116cの内部おいて、ソース電極とドレイン電極とは、長辺同士が対向している。   A source electrode and a drain electrode are disposed on the bottoms of the opening 2116b and the opening 2116c. The source electrode and the drain electrode inside each of the opening 2116b and the opening 2116c have a rectangular shape that is long in the X-axis direction. In each opening 2116b and 2116c, the long sides of the source electrode and the drain electrode face each other.

また、図12(b)に示すように、隔壁2116における開口部2116bを臨む4つの側面部2116g,2116h,・・のうち、開口部2116a側の側面部と開口部2116c側の側面部が、残りの側面部2116g,2116hよりも、傾斜が相対的に急峻な斜面となっている。
同様に、隔壁2116における開口部2116cを臨む4つの側面部2116i,・・のうち、開口部2116b側の側面部2116iを除き、傾斜が相対的に急峻な斜面となっている。言い換えれば、開口部2116cを臨む4つの側面部2116i,・・のうち、開口部2116cが隣接する側の側面部2116iだけが、他の3つの側面部に対して傾斜が相対的に緩やかな斜面となっている。
As shown in FIG. 12B, of the four side surface portions 2116g, 2116h,... Facing the opening portion 2116b in the partition wall 2116, the side surface portion on the opening portion 2116a side and the side surface portion on the opening portion 2116c side are The slopes are relatively steeper than the remaining side portions 2116g and 2116h.
Similarly, of the four side surfaces 2116i,... Facing the opening 2116c in the partition wall 2116, the slope is relatively steep except for the side surface 2116i on the opening 2116b side. In other words, of the four side surface portions 2116i facing the opening portion 2116c, only the side surface portion 2116i on the side adjacent to the opening portion 2116c has a relatively gentle slope relative to the other three side surface portions. It has become.

以上のような構成を有する本実施の形態に係るTFT基板では、開口部2116b,2116cの各内部に対して有機半導体インクを塗布した場合、開口部2116bでは、矢印F8,F9の両方の向きに有機半導体インクの表面プロファイルが偏り、開口部2116cでは、矢印F10の両方の向きに有機半導体インクの表面プロファイルが偏る。
従って、本実施の形態の構成においても、上記実施の形態1と同様の効果を得ることができ、本実施の形態に係るTFT基板を備える有機EL表示パネルおよび有機EL表示装置においても、上記同様に、高品質であって、その製造に際しての高い歩留まりを実現することができる。
[実施の形態6]
本発明の実施の形態4に係るTFT基板の構成について、図12(c)を用い説明する。なお、図12(c)は、上記実施の形態1における図3に相当する図であり、他の構成については、上記実施の形態1と同様であるので、図示および説明を省略する。
In the TFT substrate according to the present embodiment having the above-described configuration, when organic semiconductor ink is applied to the inside of each of the openings 2116b and 2116c, the openings 2116b are oriented in both directions of arrows F8 and F9. The surface profile of the organic semiconductor ink is biased, and the surface profile of the organic semiconductor ink is biased in both directions of the arrow F10 at the opening 2116c.
Therefore, also in the configuration of the present embodiment, the same effect as in the first embodiment can be obtained, and the same as in the organic EL display panel and the organic EL display device including the TFT substrate according to the present embodiment. Furthermore, it is possible to realize a high quality and a high yield in the production.
[Embodiment 6]
The configuration of the TFT substrate according to Embodiment 4 of the present invention will be described with reference to FIG. FIG. 12C is a diagram corresponding to FIG. 3 in the first embodiment, and the other configurations are the same as those in the first embodiment, and thus illustration and description thereof are omitted.

図12(c)に示すように、本実施の形態に係るTFT基板では、隔壁2216により4つの開口部2216a,2216b,2216c,2216dが規定されている。この内、開口部2216a,2216dには、その底部に接続配線がそれぞれ配されており、チャネル部として機能する部分ではない。
なお、本発明の実施の形態においても、図12(c)に示すように、開口部2216aと開口部2216dとが、ともにチャネル部として機能する部分ではないが、一方の開口部、例えば、開口部2216dについては、開口部2216a〜2216cが対応するサブピクセルとは異なる、隣接するサブピクセルに対応するTFT装置に属するものである。
As shown in FIG. 12C, in the TFT substrate according to this embodiment mode, four openings 2216a, 2216b, 2216c, and 2216d are defined by the partition 2216. Of these, the openings 2216a and 2216d are each provided with connection wiring at the bottom thereof, and are not portions that function as channel portions.
Also in the embodiment of the present invention, as shown in FIG. 12C, the opening 2216a and the opening 2216d are not portions that function as channel portions, but one opening, for example, an opening, is used. The portion 2216d belongs to a TFT device corresponding to an adjacent subpixel, which is different from the subpixel to which the openings 2216a to 2216c correspond.

また、開口部2216bおよび開口部2216cの各底部には、ソース電極およびドレイン電極が配されている。開口部2216bおよび開口部2216cの各内部におけるソース電極およびドレイン電極は、ともにX軸方向に長い長方形状をしている。そして、各開口部2216b,2216cの内部おいて、ソース電極とドレイン電極とは、長辺同士が対向している。   In addition, a source electrode and a drain electrode are disposed on the bottoms of the opening 2216b and the opening 2216c. The source electrode and the drain electrode inside each of the opening 2216b and the opening 2216c have a rectangular shape that is long in the X-axis direction. And inside each opening part 2216b, 2216c, the long side has opposed the source electrode and the drain electrode.

また、図12(c)に示すように、隔壁2216における開口部2216bを臨む4つの側面部2216g,2216h,・・のうち、Y軸方向上下の側面部2216g,2216hが、他の2つの側面部に対して傾斜が相対的に緩やかな斜面となっている。
同様に、隔壁2216における開口部2216cを臨む4つの側面部2216k,2216m,・・のうち、Y軸方向上下の側面部2216k,2216mが、他の2つの側面部に対して傾斜が相対的に緩やかな斜面となっている。
As shown in FIG. 12C, among the four side surfaces 2216g, 2216h,... Facing the opening 2216b in the partition wall 2216, the upper and lower side surfaces 2216g, 2216h are the other two side surfaces. The slope is relatively gentle with respect to the part.
Similarly, of the four side surface portions 2216k, 2216m,... Facing the opening 2216c in the partition wall 2216, the upper and lower side surface portions 2216k, 2216m are relatively inclined with respect to the other two side surface portions. The slope is gentle.

以上のような構成を有する本実施の形態に係るTFT基板では、開口部2216b,2216cの各内部に対して有機半導体インクを塗布した場合、開口部2216bでは、矢印F11,F12の向きに有機半導体インクの表面プロファイルが偏り、開口部2216cでは、矢印F13,F14の向きに有機半導体インクの表面プロファイルが偏る。
従って、本実施の形態の構成においても、上記実施の形態1と同様の効果を得ることができ、本実施の形態に係るTFT基板を備える有機EL表示パネルおよび有機EL表示装置においても、上記同様に、高品質であって、その製造に際しての高い歩留まりを実現することができる。
In the TFT substrate according to this embodiment having the above-described configuration, when the organic semiconductor ink is applied to the inside of each of the openings 2216b and 2216c, the organic semiconductor in the directions of arrows F11 and F12 is formed in the openings 2216b. The surface profile of the ink is biased, and the surface profile of the organic semiconductor ink is biased in the directions of arrows F13 and F14 at the opening 2216c.
Therefore, also in the configuration of the present embodiment, the same effect as in the first embodiment can be obtained, and the same as in the organic EL display panel and the organic EL display device including the TFT substrate according to the present embodiment. Furthermore, it is possible to realize a high quality and a high yield in the production.

[実施の形態7]
本発明の実施の形態7に係るTFT基板の構成について、図13(a)を用い説明する。なお、図13(a)は、上記実施の形態1における図3に相当する図であり、他の構成については、上記実施の形態1と同様であるので、図示および説明を省略する。
図13(a)に示すように、本実施の形態に係るTFT基板の隔壁3016は、上記実施の形態1と比べて、開口部3016a〜3016dの形状が相違する。具体的には、上記実施の形態1では、開口部1016a〜1016cの開口形状が長方形であったのに対し、本実施の形態では、開口部3016a〜3016dの開口形状が、各コーナー部分が曲率を以って構成されている。このため、開口部3016a〜3016dを臨む側面部は、明確に複数の側面部に分けることはできない。
[Embodiment 7]
The configuration of the TFT substrate according to Embodiment 7 of the present invention will be described with reference to FIG. FIG. 13A is a diagram corresponding to FIG. 3 in the first embodiment, and the other configurations are the same as those in the first embodiment, and thus illustration and description thereof are omitted.
As shown in FIG. 13A, the shape of the openings 3016a to 3016d of the partition wall 3016 of the TFT substrate according to this embodiment is different from that of the first embodiment. Specifically, in the first embodiment, the opening shapes of the opening portions 1016a to 1016c are rectangular, whereas in this embodiment, the opening shapes of the opening portions 3016a to 3016d are curved at each corner portion. It is configured with. For this reason, the side part facing the openings 3016a to 3016d cannot be clearly divided into a plurality of side parts.

開口部3016a,3016dの各底部には、上記実施の形態1と同様に、接続配線3015a,3015dが配設されており、チャネル部としては機能しない部分である。開口部3016b,3016cの各底部には、ソース電極3014a,3014bおよびドレイン電極3014c,3014dが配設されている。そして、上記同様に、開口部3016b,3016cの内部は、有機半導体層の形成を以ってチャネル部として機能する部分である。   As in the first embodiment, connection wirings 3015a and 3015d are disposed at the bottoms of the openings 3016a and 3016d, and do not function as channel portions. Source electrodes 3014a and 3014b and drain electrodes 3014c and 3014d are disposed at the bottoms of the openings 3016b and 3016c. Similarly to the above, the insides of the openings 3016b and 3016c are portions that function as channel portions by forming an organic semiconductor layer.

なお、本発明の実施の形態においても、図13(a)に示すように、開口部3016aと開口部3016dとが、ともにチャネル部として機能する部分ではないが、一方の開口部、例えば、開口部3016dについては、開口部3016a〜3016cが対応するサブピクセルとは異なる、隣接するサブピクセルに対応するTFT装置に属するものである。   Also in the embodiment of the present invention, as shown in FIG. 13A, both the opening 3016a and the opening 3016d are not portions that function as channel portions. The portion 3016d belongs to a TFT device corresponding to an adjacent subpixel, which is different from the subpixel to which the openings 3016a to 3016c correspond.

図13(a)に示すように、隔壁3016における開口部3016bを臨む側面部のうち、領域3016hが、他の領域に比べて傾斜が相対的に緩やかな斜面になっている。
同様に、隔壁3016における開口部3016cを臨む側面部のうち、領域3016kが、他の領域に比べて傾斜が相対的に緩やかな斜面になっている。
以上のような構成を採用することにより、本実施の形態に係るTFT基板の製造では、開口部3016b,3016cの各内部への有機半導体インクの塗布に際して、開口部3016bの内部へ塗布した有機半導体インクは、Y軸方向下側に偏った表面プロファイルを有し、開口部3016cの内部に塗布した有機半導体インクは、Y軸方向上側に偏った表面プロファイルを有する。
As shown in FIG. 13A, among the side surfaces facing the opening 3016 b in the partition wall 3016, the region 3016 h is an inclined surface having a relatively gentle slope compared to other regions.
Similarly, in the side surface portion facing the opening 3016c in the partition wall 3016, the region 3016k is a slope whose slope is relatively gentle compared to other regions.
By adopting the configuration as described above, in the manufacture of the TFT substrate according to the present embodiment, when the organic semiconductor ink is applied to the insides of the openings 3016b and 3016c, the organic semiconductor applied to the inside of the openings 3016b. The ink has a surface profile that is biased downward in the Y-axis direction, and the organic semiconductor ink applied to the inside of the opening 3016c has a surface profile that is biased upward in the Y-axis direction.

従って、本実施の形態の構成においても、上記実施の形態1と同様の効果を得ることができ、本実施の形態に係るTFT基板を備える有機EL表示パネルおよび有機EL表示装置においても、上記同様に、高品質であって、その製造に際しての高い歩留まりを実現することができる。
[実施の形態8]
本発明の実施の形態8に係るTFT基板の構成について、図13(b)を用い説明する。なお、図13(b)は、上記実施の形態1における図3に相当する図であり、他の構成については、上記実施の形態1と同様であるので、図示および説明を省略する。
Therefore, also in the configuration of the present embodiment, the same effect as in the first embodiment can be obtained, and the same as in the organic EL display panel and the organic EL display device including the TFT substrate according to the present embodiment. Furthermore, it is possible to realize a high quality and a high yield in the production.
[Embodiment 8]
The configuration of the TFT substrate according to Embodiment 8 of the present invention will be described with reference to FIG. FIG. 13B is a diagram corresponding to FIG. 3 in the first embodiment, and the other configurations are the same as those in the first embodiment, and thus illustration and description thereof are omitted.

図13(b)に示すように、本実施の形態に係るTFT基板の隔壁3116では、4つの開口部3116a〜3116dがあけられている。なお、TFT基板全体では、更に多数の開口部があけられているが、図示を省略している。本実施の形態に係るTFT基板の隔壁3116は、上記実施の形態1と比べて、開口部3116a〜3116dの形状が相違する。具体的には、上記実施の形態1では、開口部1016a〜1016cの開口形状が長方形であったのに対し、本実施の形態では、開口部3116a〜3116dの各開口形状は、八角形となっている。   As shown in FIG. 13B, in the partition 3116 of the TFT substrate according to this embodiment, four openings 3116a to 3116d are opened. Although the TFT substrate as a whole has a larger number of openings, the illustration is omitted. The partition 3116 of the TFT substrate according to this embodiment is different from the first embodiment in the shapes of the openings 3116a to 3116d. Specifically, in the first embodiment, the opening shapes of the opening portions 1016a to 1016c are rectangular, whereas in the present embodiment, the opening shapes of the opening portions 3116a to 3116d are octagonal. ing.

開口部3116a,3116dの各底部には、上記実施の形態1と同様に、接続配線3115a,3115dが配設されており、チャネル部としては機能しない部分である。開口部3116b,3116cの各底部には、それぞれソース電極3114a,3114bおよびドレイン電極3114c,3114dが配設されている。そして、上記同様に、開口部3116b,3116cは、有機半導体層の形成を以ってチャネル部として機能する部分である。   As in the first embodiment, connection wirings 3115a and 3115d are disposed at the bottoms of the openings 3116a and 3116d, and are portions that do not function as channel portions. Source electrodes 3114a and 3114b and drain electrodes 3114c and 3114d are disposed at the bottoms of the openings 3116b and 3116c, respectively. Similarly to the above, the openings 3116b and 3116c are portions that function as channel portions by forming the organic semiconductor layer.

なお、本発明の実施の形態においても、図13(b)に示すように、開口部3116aと開口部3116dとが、ともにチャネル部として機能する部分ではないが、一方の開口部、例えば、開口部3116dについては、開口部3116a〜3116cが対応するサブピクセルとは異なる、隣接するサブピクセルに対応するTFT装置に属するものである。   In the embodiment of the present invention as well, as shown in FIG. 13B, the opening 3116a and the opening 3116d are not portions that function as channel portions, but one opening, for example, an opening The portion 3116d belongs to a TFT device corresponding to an adjacent subpixel, which is different from the subpixel to which the openings 3116a to 3116c correspond.

図13(b)に示すように、隔壁3116における開口部3116bを臨む8つの側面部3116h,・・のうち、側面部3116hが、他の側面部に比べて傾斜が相対的に緩やかな斜面になっている。
同様に、隔壁3116における開口部3116cを臨む8つの側面部3116k,・・のうち、側面部3116kが、他の側面部に比べて傾斜が相対的に緩やかな斜面になっている。
As shown in FIG. 13B, of the eight side surface portions 3116h facing the opening 3116b in the partition wall 3116, the side surface portion 3116h is a slope whose inclination is relatively gentle compared to the other side surface portions. It has become.
Similarly, of the eight side surface portions 3116k facing the opening 3116c in the partition wall 3116, the side surface portion 3116k is a slope whose inclination is relatively gentle compared to the other side surface portions.

以上のような構成を採用することにより、本実施の形態に係るTFT基板の製造では、開口部3116b,3116cの各内部への有機半導体インクの塗布に際して、開口部3116bの内部へ塗布した有機半導体インクは、Y軸方向下側に偏った表面プロファイルを有し、開口部3116cの内部に塗布した有機半導体インクは、Y軸方向上側に偏った表面プロファイルを有する。   By adopting the configuration as described above, in the manufacture of the TFT substrate according to the present embodiment, the organic semiconductor applied to the inside of the opening 3116b when applying the organic semiconductor ink to the inside of each of the openings 3116b and 3116c. The ink has a surface profile biased downward in the Y-axis direction, and the organic semiconductor ink applied inside the opening 3116c has a surface profile biased upward in the Y-axis direction.

従って、本実施の形態の構成においても、上記実施の形態1と同様の効果を得ることができ、本実施の形態に係るTFT基板を備える有機EL表示パネルおよび有機EL表示装置においても、上記同様に、高品質であって、その製造に際しての高い歩留まりを実現することができる。
なお、開口部の開口形状については、四角形や八角形に限定されるものではなく、種々の形状を採用することができる。また、隣接する開口部同士の間において、互いの開口形状や開口サイズを同一とする必要は必ずしもなく、互いに異なった開口形状とすることや、互いに異なった開口サイズとすることなどもできる。
Therefore, also in the configuration of the present embodiment, the same effect as in the first embodiment can be obtained, and the same as in the organic EL display panel and the organic EL display device including the TFT substrate according to the present embodiment. Furthermore, it is possible to realize a high quality and a high yield in the production.
In addition, about the opening shape of an opening part, it is not limited to a square or an octagon, A various shape is employable. Moreover, it is not always necessary that the opening shapes and the opening sizes are the same between the adjacent openings, and the opening shapes can be different from each other, the opening sizes can be different from each other.

[実施の形態9]
本発明の実施の形態9に係るTFT基板の構成について、図14(a)を用い説明する。なお、図14(a)は、上記実施の形態1におけるTFT基板101の一部に相当する図である。
図14(a)に示すように、本実施の形態に係るTFT基板では、隔壁4016で規定される開口部4016bの底部に、ソース電極4014aおよびドレイン電極4014cが配されている。ソース電極4014aとドレイン電極4014cとは、それぞれT字状の平面形状を有し、X軸方向に延伸する部分同士が対向している。
[Embodiment 9]
The configuration of the TFT substrate according to the ninth embodiment of the present invention will be described with reference to FIG. FIG. 14A corresponds to a part of the TFT substrate 101 in the first embodiment.
As shown in FIG. 14A, in the TFT substrate according to this embodiment, a source electrode 4014a and a drain electrode 4014c are arranged on the bottom of an opening 4016b defined by a partition wall 4016. The source electrode 4014a and the drain electrode 4014c each have a T-shaped planar shape, and portions extending in the X-axis direction face each other.

図14(a)に示すように、隔壁4016における開口部4016bを臨む4つの側面部4016h,・・のうち、側面部4016hが、他の側面部に対して傾斜が相対的に緩やかな斜面となっている。なお、図14(a)では、一つの開口部4016bだけを抜き出して表しているが、上記実施の形態1等と同様の開口部配置およびその斜面設定を行うことができる。   As shown in FIG. 14 (a), of the four side surface portions 4016h,... Facing the opening 4016b in the partition wall 4016, the side surface portion 4016h is an inclined surface having a relatively gentle inclination with respect to the other side surface portions. It has become. In FIG. 14A, only one opening 4016b is extracted and shown, but the opening arrangement and the slope setting can be performed in the same manner as in the first embodiment.

以上のような開口部4016bの構成を適宜組み合わせることによって、本実施の形態の構成においても、上記実施の形態1と同様の効果を得ることができ、本実施の形態に係るTFT基板を備える有機EL表示パネルおよび有機EL表示装置においても、上記同様に、高品質であって、その製造に際しての高い歩留まりを実現することができる。
[実施の形態10]
本発明の実施の形態10に係るTFT基板の構成について、図14(b)を用い説明する。なお、図14(b)は、上記実施の形態1におけるTFT基板101の一部に相当する図である。
By appropriately combining the configuration of the opening 4016b as described above, the same effects as those of the first embodiment can be obtained in the configuration of the present embodiment, and the organic EL device including the TFT substrate according to the present embodiment can be obtained. Also in the EL display panel and the organic EL display device, similarly to the above, high quality and high yield in manufacturing can be realized.
[Embodiment 10]
The configuration of the TFT substrate according to the tenth embodiment of the present invention will be described with reference to FIG. FIG. 14B corresponds to a part of the TFT substrate 101 in the first embodiment.

図14(b)に示すように、本実施の形態に係るTFT基板では、隔壁4116で規定される開口部4116bの底部に、ソース電極4114aおよびドレイン電極4114cが配されている。ソース電極4114aおよびドレイン電極4114cは、ともに櫛歯状の平面形状を有し、各櫛歯部分同士が対向している。
図14(b)に示すように、隔壁4116における開口部4116bを臨む4つの側面部4116h,・・のうち、側面部4116hが、他の側面部に対して傾斜が相対的に緩やかな斜面となっている。なお、図14(b)でも、一つの開口部4116bだけを抜き出して示しているが、上記実施の形態1等と同様の開口部配置およびその斜面設定を行うことができる。
As shown in FIG. 14B, in the TFT substrate according to this embodiment, a source electrode 4114a and a drain electrode 4114c are arranged on the bottom of the opening 4116b defined by the partition wall 4116. Both the source electrode 4114a and the drain electrode 4114c have a comb-like planar shape, and the comb-tooth portions are opposed to each other.
As shown in FIG. 14B, of the four side surface portions 4116h facing the opening 4116b in the partition wall 4116, the side surface portion 4116h is an inclined surface having a relatively gentle inclination with respect to the other side surface portions. It has become. In FIG. 14B, only one opening 4116b is extracted and shown, but the opening arrangement and the slope setting thereof can be performed in the same manner as in the first embodiment.

以上のような開口部4116bの構成を適宜組み合わせることによって、本実施の形態の構成においても、上記実施の形態1と同様の効果を得ることができ、本実施の形態に係るTFT基板を備える有機EL表示パネルおよび有機EL表示装置においても、上記同様に、高品質であって、その製造に際しての高い歩留まりを実現することができる。
[実施の形態11]
本発明の実施の形態11に係るTFT基板の構成について、図14(c)を用い説明する。なお、図14(c)は、上記実施の形態1におけるTFT基板101の一部に相当する図である。
By appropriately combining the structure of the opening 4116b as described above, the same effect as that of the first embodiment can be obtained in the structure of the present embodiment, and the organic EL device including the TFT substrate according to the present embodiment can be obtained. Also in the EL display panel and the organic EL display device, similarly to the above, high quality and high yield in manufacturing can be realized.
[Embodiment 11]
The configuration of the TFT substrate according to Embodiment 11 of the present invention will be described with reference to FIG. FIG. 14C is a diagram corresponding to a part of the TFT substrate 101 in the first embodiment.

図14(c)に示すように、本実施の形態に係るTFT基板においては、隔壁4216で規定される開口部4216bの開口形状および底部形状が、ともに円形をしている。そして、開口部4216bの底部に配されたソース電極4214aおよびドレイン電極4214cの外辺形状が円形または円弧状となっている。
図14(c)に示すように、隔壁4216における開口部4216bを臨む側面部のうち、領域4216hが、他の領域に対して傾斜が相対的に緩やかな斜面となっている。なお、図14(c)でも、一つの開口部4216bだけを抜き出して表しているが、上記実施の形態1等と同様の開口部配置およびその斜面設定を行うことができる。
As shown in FIG. 14C, in the TFT substrate according to the present embodiment, the opening shape and bottom shape of the opening 4216b defined by the partition wall 4216 are both circular. The outer side shape of the source electrode 4214a and the drain electrode 4214c arranged at the bottom of the opening 4216b is circular or arcuate.
As shown in FIG. 14C, the region 4216h of the side surface facing the opening 4216b in the partition wall 4216 is an inclined surface having a relatively gentle inclination with respect to the other regions. In FIG. 14C, only one opening 4216b is extracted and represented, but the opening arrangement and the slope setting thereof can be performed in the same manner as in the first embodiment.

以上のような開口部4216bの構成を適宜組み合わせることによって、本実施の形態の構成においても、上記実施の形態1と同様の効果を得ることができ、本実施の形態に係るTFT基板を備える有機EL表示パネルおよび有機EL表示装置においても、上記同様に、高品質であって、その製造に際しての高い歩留まりを実現することができる。
また、本実施の形態では、ソース電極4214aおよびドレイン電極4214cの平面形状を、円形または円弧状としているので、“回り込み電流”の低減を図ることもできる。
By appropriately combining the structure of the opening 4216b as described above, the same effect as in the first embodiment can be obtained in the structure of the present embodiment, and the organic EL device including the TFT substrate according to the present embodiment can be obtained. Also in the EL display panel and the organic EL display device, similarly to the above, high quality and high yield in manufacturing can be realized.
Further, in this embodiment mode, the planar shape of the source electrode 4214a and the drain electrode 4214c is circular or arcuate, so that “wraparound current” can be reduced.

[実施の形態12]
実施の形態12に係るTFT基板の構成について、図15(a)を用い説明する。なお、図15(a)は、上記実施の形態1におけるTFT基板101の一部に相当する図である。
図15(a)に示すように、本実施の形態に係るTFT基板では、隔壁5016により規定された5つの開口部5016a〜5016eがあけられている。開口部5016a,5016eの各底部には、接続配線が設けられており、これら開口部5016a,5016eは、チャネル部として機能しない部分である。
[Embodiment 12]
The configuration of the TFT substrate according to Embodiment 12 will be described with reference to FIG. FIG. 15A corresponds to a part of the TFT substrate 101 in the first embodiment.
As shown in FIG. 15A, in the TFT substrate according to this embodiment, five openings 5016a to 5016e defined by the partition 5016 are opened. Connection wirings are provided at the bottoms of the openings 5016a and 5016e, and these openings 5016a and 5016e are portions that do not function as channel portions.

本実施の形態においては、開口部5016aと開口部5016eとの間に、互いに間隔をあけた3つの開口部5016b,5016c,5016dが設けられており、それぞれの底部に、ソース電極およびドレイン電極が配設されている。これら開口部5016b,5016c,5016dは、図示を省略している有機半導体層がそれぞれ形成されることにより、チャネル部として機能する部分である。   In the present embodiment, three openings 5016b, 5016c, and 5016d spaced from each other are provided between the opening 5016a and the opening 5016e, and a source electrode and a drain electrode are provided at the bottom of each. It is arranged. The openings 5016b, 5016c, and 5016d are portions that function as channel portions by forming organic semiconductor layers (not shown).

なお、本発明の実施の形態においても、図15(a)に示すように、開口部5016aと開口部5016eとが、ともにチャネル部として機能する部分ではないが、一方の開口部、例えば、開口部5016eについては、開口部5016a〜5016dが対応するサブピクセルとは異なる、隣接するサブピクセルに対応するTFT装置に属するものである。   Also in the embodiment of the present invention, as shown in FIG. 15A, the opening 5016a and the opening 5016e are not portions that function as channel portions. The portion 5016e belongs to a TFT device corresponding to an adjacent subpixel, which is different from the subpixel to which the openings 5016a to 5016d correspond.

隔壁5016における開口部5016bを臨む4つの側面部5016f,・・のうち、側面部5016fは、他の側面部に対して傾斜が相対的に緩やかな斜面となっている。同様に、隔壁5016における開口部5016cを臨む4つの側面部5016g,・・のうち、側面部5016gは、他の側面部に対して傾斜が相対的に緩やかな斜面となっており、隔壁5016における開口部5016dを臨む4つの側面部5016h,・・のうち、側面部5016hは、他の側面部に対して傾斜が相対的に緩やかな斜面となっている。   Of the four side surface portions 5016f,... Facing the opening 5016b in the partition wall 5016, the side surface portion 5016f is an inclined surface having a relatively gentle inclination with respect to the other side surface portions. Similarly, of the four side surface portions 5016g,... Facing the opening 5016c in the partition wall 5016, the side surface portion 5016g has a relatively gentle slope with respect to the other side surface portions. Of the four side surface portions 5016h facing the opening 5016d, the side surface portion 5016h is an inclined surface having a relatively gentle inclination with respect to the other side surface portions.

以上のような構成を採用することにより、本実施の形態に係るTFT基板の製造では、開口部5016b,5016c,5016dの各内部への有機半導体インクの塗布に際して、開口部5016bの内部へ塗布した有機半導体インクは、Y軸方向上側(矢印F15)に偏った表面プロファイルを有し、開口部5016cの内部に塗布した有機半導体インクは、Y軸方向下側(矢印F16)に偏った表面プロファイルを有し、開口部5016dの内部へ塗布した有機半導体インクは、Y軸方向上側(矢印F17)に偏った表面プロファイルを有する。   By adopting the configuration as described above, in the manufacture of the TFT substrate according to the present embodiment, when the organic semiconductor ink is applied inside each of the openings 5016b, 5016c, and 5016d, the inside of the opening 5016b is applied. The organic semiconductor ink has a surface profile biased upward in the Y-axis direction (arrow F15), and the organic semiconductor ink applied inside the opening 5016c has a surface profile biased downward in the Y-axis direction (arrow F16). And the organic semiconductor ink applied to the inside of the opening 5016d has a surface profile that is biased upward in the Y-axis direction (arrow F17).

従って、本実施の形態の構成においても、上記実施の形態1と同様の効果を得ることができ、本実施の形態に係るTFT基板を備える有機EL表示パネルおよび有機EL表示装置においても、上記同様に、高品質であって、その製造に際しての高い歩留まりを実現することができる。
[実施の形態13]
実施の形態13に係るTFT基板の構成について、図15(b)を用い説明する。なお、図15(b)は、上記実施の形態1におけるTFT基板101の一部に相当する図である。
Therefore, also in the configuration of the present embodiment, the same effect as in the first embodiment can be obtained, and the same as in the organic EL display panel and the organic EL display device including the TFT substrate according to the present embodiment. Furthermore, it is possible to realize a high quality and a high yield in the production.
[Embodiment 13]
The structure of the TFT substrate according to Embodiment 13 will be described with reference to FIG. FIG. 15B is a diagram corresponding to a part of the TFT substrate 101 in the first embodiment.

図15(b)に示すように、本実施の形態に係るTFT基板では、隔壁5116により規定された6つの開口部5116a〜5116fが設けられている。開口部5116a,5116fの各底部には、接続配線が設けられており、これら開口部5116a,5116fは、チャネル部として機能しない部分である。
なお、本発明の実施の形態においても、図15(b)に示すように、開口部5116aと開口部5116fとが、ともにチャネル部として機能する部分ではないが、一方の開口部、例えば、開口部5116fについては、開口部5116a〜5116eが対応するサブピクセルとは異なる、隣接するサブピクセルに対応するTFT装置に属するものである。
As shown in FIG. 15B, the TFT substrate according to this embodiment is provided with six openings 5116a to 5116f defined by the partition 5116. Connection wirings are provided at the bottoms of the openings 5116a and 5116f, and these openings 5116a and 5116f are portions that do not function as channel portions.
Also in the embodiment of the present invention, as shown in FIG. 15B, the opening 5116a and the opening 5116f are not portions that function as channel portions. The portion 5116f belongs to a TFT device corresponding to an adjacent subpixel, which is different from the subpixel to which the openings 5116a to 5116e correspond.

本実施の形態においては、開口部5116aと開口部5116fとの間に、互いに間隔をあけ、マトリクス状に配置された4つの開口部5116b,5116c,5116d,5116eが設けられており、それぞれの底部に、ソース電極およびドレイン電極が配設されている。これら開口部5116b,5116c,5116d,5116eは、図示を省略している有機半導体層がそれぞれ形成されることにより、チャネル部として機能する部分である。   In this embodiment, four openings 5116b, 5116c, 5116d, and 5116e are provided between the opening 5116a and the opening 5116f so as to be spaced from each other and arranged in a matrix. In addition, a source electrode and a drain electrode are provided. These openings 5116b, 5116c, 5116d, and 5116e are portions that function as channel portions by forming organic semiconductor layers (not shown).

隔壁5116における開口部5116bを臨む4つの側面部5116g,・・のうち、側面部5116gは、他の側面部に対して傾斜が相対的に緩やかな斜面となっている。同様に、隔壁5116における開口部5116cを臨む4つの側面部5116h,・・のうち、側面部5116hは、他の側面部に対して傾斜が相対的に緩やかな斜面となっており、隔壁5116における開口部5116dを臨む4つの側面部5116i,・・のうち、側面部5116iは、他の側面部に対して傾斜が相対的に緩やかな斜面となっており、隔壁5116における開口部5116eを臨む4つの側面部5116j,・・のうち、側面部5116jは、他の側面部に対して傾斜が相対的に緩やかな斜面となっている。   Of the four side surface portions 5116g,... Facing the opening 5116b in the partition wall 5116, the side surface portion 5116g is an inclined surface having a relatively gentle inclination with respect to the other side surface portions. Similarly, of the four side surface portions 5116h,... Facing the opening 5116c in the partition wall 5116, the side surface portion 5116h is an inclined surface having a relatively gentle slope with respect to the other side surface portions. Of the four side surface portions 5116i facing the opening portion 5116d, the side surface portion 5116i is an inclined surface having a relatively gentle inclination with respect to the other side surface portions, and faces the opening portion 5116e in the partition wall 5116. Of the two side surface portions 5116j,..., The side surface portion 5116j is an inclined surface having a relatively gentle inclination with respect to the other side surface portions.

以上のような構成を採用することにより、本実施の形態に係るTFT基板の製造では、開口部5116b,5116c,5116d,5116eの各内部への有機半導体インクの塗布に際して、開口部5116bの内部へ塗布した有機半導体インクは、Y軸方向上側(矢印F18)に偏った表面プロファイルを有し、開口部5116cの内部に塗布した有機半導体インクは、Y軸方向下側(矢印F20)に偏った表面プロファイルを有し、開口部5116dの内部へ塗布した有機半導体インクは、Y軸方向上側(矢印F19)に偏った表面プロファイルを有し、開口部5116eの内部へ塗布した有機半導体インクは、Y軸方向下側(矢印F21)に偏った表面プロファイルを有する。   By adopting the above configuration, in the manufacture of the TFT substrate according to the present embodiment, when the organic semiconductor ink is applied to each of the openings 5116b, 5116c, 5116d, and 5116e, the inside of the opening 5116b is obtained. The applied organic semiconductor ink has a surface profile biased upward in the Y-axis direction (arrow F18), and the organic semiconductor ink applied inside the opening 5116c is a surface biased downward in the Y-axis direction (arrow F20). The organic semiconductor ink having a profile and applied to the inside of the opening 5116d has a surface profile biased upward in the Y-axis direction (arrow F19), and the organic semiconductor ink applied to the inside of the opening 5116e is It has a surface profile biased downward in the direction (arrow F21).

従って、本実施の形態の構成においても、上記実施の形態1と同様の効果を得ることができ、本実施の形態に係るTFT基板を備える有機EL表示パネルおよび有機EL表示装置においても、上記同様に、高品質であって、その製造に際しての高い歩留まりを実現することができる。
[実施の形態14]
実施の形態14に係るTFT基板の構成について、図15(c)を用い説明する。なお、図15(c)は、上記実施の形態1におけるTFT基板101の一部に相当する図である。
Therefore, also in the configuration of the present embodiment, the same effect as in the first embodiment can be obtained, and the same as in the organic EL display panel and the organic EL display device including the TFT substrate according to the present embodiment. Furthermore, it is possible to realize a high quality and a high yield in the production.
[Embodiment 14]
The configuration of the TFT substrate according to Embodiment 14 will be described with reference to FIG. FIG. 15C is a diagram corresponding to a part of the TFT substrate 101 in the first embodiment.

図15(c)に示すように、本実施の形態に係るTFT基板では、隔壁5216により規定された7つの開口部5216a〜5216gが設けられている。開口部5216a,5216gの各底部には、接続配線が設けられており、これら開口部5216a,5216gは、チャネル部として機能しない部分である。
本実施の形態においては、開口部5216aと開口部5216gとの間に、互いに間隔をあけた状態で5つの開口部5216b,5216c,5216d,5216e,5216fが設けられており、それぞれの底部に、ソース電極およびドレイン電極が配設されている。これら開口部5216b,5216c,5216d,5214e,5214fは、図示を省略している有機半導体層がそれぞれ形成されることにより、チャネル部として機能する部分である。
As shown in FIG. 15C, the TFT substrate according to this embodiment is provided with seven openings 5216a to 5216g defined by the partition wall 5216. Connection wirings are provided at the bottoms of the openings 5216a and 5216g. These openings 5216a and 5216g are portions that do not function as channel portions.
In the present embodiment, five openings 5216b, 5216c, 5216d, 5216e, and 5216f are provided between the opening 5216a and the opening 5216g in a state of being spaced apart from each other. A source electrode and a drain electrode are provided. These openings 5216b, 5216c, 5216d, 5214e, and 5214f are portions that function as channel portions by forming organic semiconductor layers (not shown).

なお、本発明の実施の形態においても、図15(c)に示すように、開口部5216aと開口部5216gとが、ともにチャネル部として機能する部分ではないが、一方の開口部、例えば、開口部5216gについては、開口部5216a〜5216fが対応するサブピクセルとは異なる、隣接するサブピクセルに対応するTFT装置に属するものである。   Also in the embodiment of the present invention, as shown in FIG. 15C, the opening 5216a and the opening 5216g are not parts that function as a channel part, but one opening, for example, an opening, is used. The portion 5216g belongs to a TFT device corresponding to an adjacent subpixel, which is different from the subpixel to which the openings 5216a to 5216f correspond.

隔壁5216における開口部5216bを臨む4つの側面部5216h,・・のうち、側面部5216hは、他の側面部に対して傾斜が相対的に緩やかな斜面となっている。同様に、隔壁5216における開口部5216cを臨む4つの側面部5216i,・・のうち、側面部5216iは、他の側面部に対して傾斜が相対的に緩やかな斜面となっており、隔壁5216における開口部5216dを臨む4つの側面部5216j,5216k,・・のうち、側面部5216j,5216kは、他の側面部に対して傾斜が相対的に緩やかな斜面となっており、隔壁5216における開口部5216eを臨む4つの側面部5216m,・・のうち、側面部5216mは、他の側面部に対して傾斜が相対的に緩やかな斜面となっており、隔壁5216における開口部5116fを臨む4つの側面部5216n,・・のうち、側面部5216nは、他の側面部に対して傾斜が相対的に緩やかな斜面となっている。   Of the four side surface portions 5216h,... Facing the opening 5216b in the partition wall 5216, the side surface portion 5216h is an inclined surface having a relatively gentle inclination with respect to the other side surface portions. Similarly, of the four side surface portions 5216i,... Facing the opening 5216c in the partition wall 5216, the side surface portion 5216i has a relatively gentle slope with respect to the other side surface portions. Among the four side surface portions 5216j, 5216k,... Facing the opening 5216d, the side surface portions 5216j, 5216k are inclined surfaces having a relatively gentle inclination with respect to the other side surface portions. Among the four side surface parts 5216m facing the 5216e, the side surface part 5216m is an inclined surface having a relatively gentle inclination with respect to the other side surface parts, and the four side surfaces facing the opening 5116f in the partition wall 5216. Of the portions 5216n,..., The side surface portion 5216n is an inclined surface having a relatively gentle inclination with respect to the other side surface portions.

以上のような構成を採用することにより、本実施の形態に係るTFT基板の製造では、開口部5216b,5216c,5216d,5216e,5216fの各内部への有機半導体インクの塗布に際して、開口部5216bの内部へ塗布した有機半導体インクは、Y軸方向上側(矢印F22)に偏った表面プロファイルを有し、開口部5216cの内部に塗布した有機半導体インクは、Y軸方向下側(矢印F25)に偏った表面プロファイルを有し、開口部5216dの内部へ塗布した有機半導体インクは、Y軸方向上下(矢印F23,F26)に偏った表面プロファイルを有し、開口部5216eの内部へ塗布した有機半導体インクは、Y軸方向上側(矢印F24)に偏った表面プロファイルを有し、開口部5216fの内部へ塗布した有機半導体インクは、Y軸方向下側(矢印F27)に偏った表面プロファイルを有する。   By adopting the configuration as described above, in the manufacture of the TFT substrate according to the present embodiment, when the organic semiconductor ink is applied inside each of the openings 5216b, 5216c, 5216d, 5216e, and 5216f, The organic semiconductor ink applied to the inside has a surface profile biased upward in the Y-axis direction (arrow F22), and the organic semiconductor ink applied to the inside of the opening 5216c is biased downward in the Y-axis direction (arrow F25). The organic semiconductor ink applied to the inside of the opening 5216d has a surface profile biased vertically in the Y-axis direction (arrows F23 and F26) and applied to the inside of the opening 5216e. Has a surface profile biased upward in the Y-axis direction (arrow F24) and applied to the inside of the opening 5216f. Machine semiconductor ink has a surface profile that is biased in the Y-axis direction lower side (arrow F 27).

従って、本実施の形態の構成においても、上記実施の形態1と同様の効果を得ることができ、本実施の形態に係るTFT基板を備える有機EL表示パネルおよび有機EL表示装置においても、上記同様に、高品質であって、その製造に際しての高い歩留まりを実現することができる。
[その他の事項]
上記実施の形態1,4〜14では、有機EL表示パネル10に用いるTFT基板を一例としたが、適用対象はこれに限定されるものではない。例えば、液晶表示パネルや電界放出表示パネルなどに適用することもできる。さらに、電子ペーパなどにも適用することができる。
Therefore, also in the configuration of the present embodiment, the same effect as in the first embodiment can be obtained, and the same as in the organic EL display panel and the organic EL display device including the TFT substrate according to the present embodiment. Furthermore, it is possible to realize a high quality and a high yield in the production.
[Other matters]
In the said Embodiment 1, 4-14, although the TFT substrate used for the organic electroluminescence display panel 10 was made into an example, the application object is not limited to this. For example, it can be applied to a liquid crystal display panel, a field emission display panel, or the like. Furthermore, the present invention can be applied to electronic paper.

また、上記実施の形態1,4〜14の各構成材料は、一例として示したものであって、適宜変更が可能である。
また、図2に示すように、上記実施の形態1に係る有機EL表示パネル10では、トップエミッション型の構成を一例としたが、ボトムエミッション型を採用することもできる。その場合には、各使用材料およびレイアウト設計について、適宜の変更が可能である。
Moreover, each constituent material of the said Embodiment 1, 4-14 was shown as an example, Comprising: It can change suitably.
Further, as shown in FIG. 2, in the organic EL display panel 10 according to the first embodiment, a top emission type configuration is taken as an example, but a bottom emission type can also be adopted. In that case, appropriate changes can be made to each material used and layout design.

また、上記においては、TFT基板101などにおける開口部を臨む側面部の傾斜角度の定義についての説明をしなかったが、図16(a)に示すように下地層の主面に対する側面部がなす角度θとすることができる。なお、図16(b)に示すように、側面部の開口部底に近い部分に“ダレ”が生じている場合には(二点鎖線で囲んだ部分)、“ダレ”を除外して考えた場合の傾斜角度とすることができる。   In the above description, the definition of the inclination angle of the side surface facing the opening in the TFT substrate 101 or the like has not been described, but the side surface with respect to the main surface of the underlayer is formed as shown in FIG. The angle θ can be set. In addition, as shown in FIG. 16B, when “sag” occurs in a portion near the bottom of the opening on the side surface (portion surrounded by a two-dot chain line), the “sag” is excluded. In this case, the inclination angle can be obtained.

また、上記では、隔壁が規定する開口部の開口形状について、4つの形状を一例として示したが、これ以外にも、種々の開口形状のものを採用することができる。例えば、図17(a)に示すように、正方形の開口形状のものや、図17(b)に示すように、一辺が円弧状で、残りの3辺が直線であるような形状や、図17(c)に示すように、円形あるいは長円形などとすることもできる。   In the above description, four shapes are shown as an example of the opening shape of the opening defined by the partition wall. However, other shapes having various opening shapes can be employed. For example, as shown in FIG. 17 (a), a square opening shape, as shown in FIG. 17 (b), a shape in which one side is arcuate and the remaining three sides are straight lines, As shown in 17 (c), it may be circular or oval.

また、本発明は、隣接する開口部間での有機半導体インクの混合を抑制するためだけでなく、例えば、隣接する開口部に対して塗布した有機半導体インクを溢れ出させたくないような場合にも、上記構成を採用することが可能である。   Further, the present invention is not only for suppressing the mixing of the organic semiconductor ink between the adjacent openings, but for example, when it is not desired to overflow the organic semiconductor ink applied to the adjacent openings. Also, the above configuration can be adopted.

本発明は、有機EL表示パネルなどのパネルを備える表示装置に用いられ、高精細化によっても高品質なTFT装置を実現するのに有用である。   The present invention is used for a display device including a panel such as an organic EL display panel, and is useful for realizing a high-quality TFT device even with high definition.

1.有機EL表示装置
10.有機EL表示パネル
20.駆動制御回路部
21〜24.駆動回路
25.制御回路
101.TFT基板
102.平坦化膜
102a.コンタクトホール
103.アノード
104.透明導電膜
105.ホール注入層
106.バンク
107.ホール輸送層
108.有機発光層
109.電子輸送層
110.カソード
111.封止層
112.接着層
113.CF基板
501,502,503,504,505.マスク
1011,1131.基板
1012a,1012b.ゲート電極
1013.絶縁層
1014a,1014b,2014a,2014b,3014a,3014b,3114a,3114b,4014a,4114a,4214a.ソース電極
1014c,1014d,2014c,2014d,3014c,3014d,3114c,3114d,4014c,4114c,4214c.ドレイン電極
1015,2015a,2015d,3015a,3015d,3115a,3115d.接続配線
1016,2016,2116,2216,3016,3116,4016,4116,4216,5016,5116,5216.隔壁
1016a,1016b,1016c,2016a,2016b,2016c,2016d,2116a,2116b,2116c,2116d,2216a,2216b,2216c,2216d,3016a,3016b,3016c,3016d,3116a,3116b,3116c,3116d,4016b,4116b,4216b,5016a,5016b,5016c,5016d,5016e,5116a,5116b,5116c,5116d,5116e,5116f,5216a,5216b,5216c,5216d,5216e,5216f,5216g.開口部
1017a,1017b.有機半導体層
1018.パッシベーション膜
1132.カラーフィルタ
1133.ブラックマトリクス
10160,10161,10162.感光性レジスト材料膜
10170a,10170b.有機半導体インク
1. Organic EL display device 10. Organic EL display panel 20. Drive control circuit unit 21-24. Drive circuit 25. Control circuit 101. TFT substrate 102. Planarization film 102a. Contact hole 103. Anode 104. Transparent conductive film 105. Hole injection layer 106. Bank 107. Hole transport layer 108. Organic light emitting layer 109. Electron transport layer 110. Cathode 111. Sealing layer 112. Adhesive layer 113. CF substrate 501,502,503,504,505. Mask 1011, 1131. Substrate 1012a, 1012b. Gate electrode 1013. Insulating layers 1014a, 1014b, 2014a, 2014b, 3014a, 3014b, 3114a, 3114b, 4014a, 4114a, 4214a. Source electrodes 1014c, 1014d, 2014c, 2014d, 3014c, 3014d, 3114c, 3114d, 4014c, 4114c, 4214c. Drain electrodes 1015, 2015a, 2015d, 3015a, 3015d, 3115a, 3115d. Connection wiring 1016, 2016, 2116, 2216, 3016, 3116, 4016, 4116, 4216, 5016, 5116, 5216. Partitions 1016a, 1016b, 1016c, 2016a, 2016b, 2016c, 2016d, 2116a, 2116b, 2116c, 2116d, 2216a, 2216b, 2216c, 2216d, 3016a, 3016b, 3016c, 3016d, 3116a, 3116b, 3116c, 3116d, 4016 , 4216b, 5016a, 5016b, 5016c, 5016d, 5016e, 5116a, 5116b, 5116c, 5116d, 5116e, 5116f, 5216a, 5216b, 5216c, 5216d, 5216e, 5216f, 5216g. Openings 1017a, 1017b. Organic semiconductor layer 1018. Passivation film 1132. Color filter 1133. Black matrix 10160, 10161, 10162. Photosensitive resist material films 10170a, 10170b. Organic semiconductor ink

Claims (16)

互いに間隔をあけた状態で隣接配置された第1および第2の薄膜トランジスタ素子を備え、
各薄膜トランジスタ素子が、
ゲート電極と、
前記ゲート電極の上方に積層形成され、積層方向に対して交差する方向に互いに間隔をあけて並設されたソース電極およびドレイン電極と、
前記ゲート電極と前記ソース電極および前記ドレイン電極との間に介挿された絶縁層と、
前記ソース電極と前記ドレイン電極との間の間隙、および前記ソース電極および前記ドレイン電極の上に形成され、前記ソース電極および前記ドレイン電極に対して密に接する有機半導体層と、
を備え、
前記第1の薄膜トランジスタ素子における前記有機半導体層と、前記第2の薄膜トランジスタ素子における前記有機半導体層との間には、互いの間を区画する隔壁が形成されており、
前記隔壁は、前記第1の薄膜トランジスタ素子における前記ソース電極および前記ドレイン電極の各々の少なくとも一部と、第2の薄膜トランジスタ素子における前記ソース電極および前記ドレイン電極の各々の少なくとも一部とを別々に囲繞し、且つ、表面が撥液性を有しており、
前記第1の薄膜トランジスタ素子における前記ソース電極および前記ドレイン電極の各々の少なくとも一部を囲繞することで構成される開口部を第1開口部とし、前記第2の薄膜トランジスタ素子における前記ソース電極および前記ドレイン電極の各々の少なくとも一部を囲繞することで構成される開口部を第2開口部とするとき、
前記隔壁には、前記第1開口部に対して間隔をあけた状態で隣接し、且つ、前記第2開口部が隣接する側とは異なる側に、第3開口部が設けられており、
前記第3開口部は、その内部に有機半導体層が形成されておらず、チャネル部として機能する部分ではなく、
前記隔壁における前記第1開口部および前記第2開口部の臨む各側面部が、傾斜が急峻な斜面と、傾斜が緩やかな斜面とで構成され、
前記隔壁における前記第1開口部を臨む側面部のうち前記第3開口部が隣接する側の部分と、前記第1開口部をまたは前記第2開口部の一方を臨む側面部のうち、他方の開口部が隣接する側の部分とが、前記傾斜が相対的に急峻な斜面である
ことを特徴とする薄膜トランジスタ装置。
Comprising first and second thin film transistor elements arranged adjacent to each other at a distance from each other;
Each thin film transistor element
A gate electrode;
A source electrode and a drain electrode, which are stacked above the gate electrode, and are arranged in parallel with each other in a direction crossing the stacking direction;
An insulating layer interposed between the gate electrode and the source and drain electrodes;
A gap between the source electrode and the drain electrode, and an organic semiconductor layer formed on the source electrode and the drain electrode and in close contact with the source electrode and the drain electrode;
With
A partition partitioning each other is formed between the organic semiconductor layer in the first thin film transistor element and the organic semiconductor layer in the second thin film transistor element,
The partition separately surrounds at least a part of each of the source electrode and the drain electrode in the first thin film transistor element and at least a part of each of the source electrode and the drain electrode in the second thin film transistor element. And the surface has liquid repellency,
An opening formed by surrounding at least a part of each of the source electrode and the drain electrode in the first thin film transistor element is defined as a first opening, and the source electrode and the drain in the second thin film transistor element When an opening configured by surrounding at least a part of each of the electrodes is a second opening,
The partition is provided with a third opening on a side different from the side adjacent to the first opening and adjacent to the first opening,
The third opening has no organic semiconductor layer formed therein and is not a part functioning as a channel part.
Each side surface facing the first opening and the second opening in the partition wall is composed of a slope with a steep slope and a slope with a gentle slope,
Of the side part facing the first opening in the partition wall, the part of the side adjacent to the third opening, and the other of the side part facing the first opening or one of the second openings. The thin film transistor device, wherein the portion on the side adjacent to the opening is a slope having a relatively steep slope.
前記隔壁における前記第1開口部を臨む側面部および前記第2開口部を臨む側面部の他方についても、前記一方の開口部が隣接する側の部分が、前記傾斜が相対的に急峻な斜面である
ことを特徴とする請求項1に記載の薄膜トランジスタ装置。
Regarding the other of the side part facing the first opening and the side part facing the second opening in the partition wall, the part adjacent to the one opening is an inclined surface having a relatively steep slope. The thin film transistor device according to claim 1, wherein:
前記第3開口部および前記第1開口部および前記第2開口部は、平面視において、この順に直列配置されており、
前記隔壁における前記第1開口部を臨む側面部のうち、前記3つの開口部の配列方向に対して交差する方向に存在する部分の少なくとも一部が、前記傾斜が相対的に緩やかな斜面である
ことを特徴とする請求項1または請求項2に記載の薄膜トランジスタ装置。
The third opening, the first opening, and the second opening are arranged in series in this order in plan view,
Of the side surface facing the first opening in the partition wall, at least a part of a portion existing in a direction intersecting the arrangement direction of the three openings is a slope having a relatively gentle slope. The thin film transistor device according to claim 1, wherein the thin film transistor device is provided.
前記隔壁における前記第2開口部を臨む側面部のうち、前記3つの開口部の配列方向に対して交差する方向に存在する部分の少なくとも一部が、前記傾斜が相対的に緩やかな斜面である
ことを特徴とする請求項3に記載の薄膜トランジスタ装置。
Of the side surface facing the second opening in the partition wall, at least a part of a portion existing in a direction intersecting with the arrangement direction of the three openings is a relatively gentle slope. The thin film transistor device according to claim 3.
前記隔壁における前記第1開口部を臨む側面部のうち、前記傾斜が相対的に緩やかな斜面である部分と、前記隔壁における前記第2開口部を臨む側面部のうち、前記傾斜が相対的に緩やかな斜面である部分とは、前記3つの開口部の配列に係る仮想軸を挟んで、互いに反対側に存在する
ことを特徴とする請求項4に記載の薄膜トランジスタ装置。
Of the side surface facing the first opening in the partition wall, the inclination is relatively out of the portion where the slope is a relatively gentle slope and the side surface facing the second opening in the partition wall. 5. The thin film transistor device according to claim 4, wherein the portion having a gentle slope exists on opposite sides of the virtual axis related to the arrangement of the three openings.
前記隔壁における前記第1開口部を臨む側面部または前記第2開口部を臨む側面部の他方については、前記一方の開口部が隣接する側の部分が、前記傾斜が相対的に緩やかな斜面である
ことを特徴とする請求項1に記載の薄膜トランジスタ装置。
Regarding the other of the side part facing the first opening or the side part facing the second opening in the partition wall, the part adjacent to the one opening is an inclined surface with a relatively gentle slope. The thin film transistor device according to claim 1, wherein:
前記傾斜の緩急は、前記隔壁の側面部と、前記隔壁が設けられる下地層の上面とがなす角度の大小を以って規定されている
ことを特徴とする請求項1から請求項6の何れかに記載の薄膜トランジスタ装置。
The slope of the slope is defined by the size of an angle formed between a side surface portion of the partition wall and an upper surface of an underlayer on which the partition wall is provided. A thin film transistor device according to claim 1.
前記傾斜が相対的に急峻な斜面は、前記傾斜が相対的に緩やかな斜面よりも、その傾斜角度が5度以上大きい
ことを特徴とする請求項1から請求項7の何れかに記載の薄膜トランジスタ装置。
8. The thin film transistor according to claim 1, wherein the slope having a relatively steep slope has a slope angle of 5 degrees or more larger than that of the slope having a relatively slow slope. 9. apparatus.
前記第3開口部の底部には、前記第1の薄膜トランジスタ素子における前記ソース電極もしくは前記ドレイン電極の一方、または、前記第2の薄膜トランジスタ素子における前記ソース電極もしくは前記ドレイン電極の一方に対して、電気的に接続する配線が形成されている
ことを特徴とする請求項1から請求項8の何れかに記載の薄膜トランジスタ装置。
The bottom of the third opening is electrically connected to one of the source electrode or the drain electrode in the first thin film transistor element or one of the source electrode or the drain electrode in the second thin film transistor element. The thin film transistor device according to any one of claims 1 to 8, wherein a wiring to be connected is formed.
請求項1から請求項9の何れかに記載の薄膜トランジスタ装置と、
前記薄膜トランジスタ装置の上方に設けられ、コンタクトホールが形成された平坦化膜と、
前記平坦化膜上、および前記平坦化膜の前記コンタクトホールを臨む側面上に形成され、前記ドレイン電極または前記ソース電極と電気的に接続された下部電極と、
前記下部電極の上方に形成された上部電極と、
前記下部電極と前記上部電極との間に介挿された有機発光層と、
を備え、
前記コンタクトホールは、前記第3開口部と連通している
ことを特徴とする有機EL表示素子。
A thin film transistor device according to any one of claims 1 to 9,
A planarizing film provided above the thin film transistor device and having a contact hole;
A lower electrode formed on the planarizing film and on a side surface of the planarizing film facing the contact hole and electrically connected to the drain electrode or the source electrode;
An upper electrode formed above the lower electrode;
An organic light emitting layer interposed between the lower electrode and the upper electrode;
With
The organic EL display element, wherein the contact hole communicates with the third opening.
請求項10に記載の有機EL表示素子を備える
ことを特徴とする有機EL表示装置。
An organic EL display device comprising the organic EL display element according to claim 10.
基板上に互いに間隔をあけた状態で隣接した第1および第2のゲート電極を形成する第1工程と、
前記第1および第2のゲート電極の上方を覆うように、絶縁層を形成する第2工程と、
前記絶縁層上において、前記第1のゲート電極に対応して、前記絶縁層の層厚方向に対して交差する方向に互いに間隔をあけた状態で、第1のソース電極および第1のドレイン電極を並設し、且つ、前記第2のゲート電極に対応して、前記絶縁層の層厚方向に対して交差する方向に互いに間隔をあけた状態で、第2のソース電極および第2のドレイン電極を並設する第3工程と、
前記絶縁層上において、前記第1および第2のソース電極上と前記第1および第2のドレイン電極上とその周辺領域を覆う状態で、感光性レジスト材料を積層する第4工程と、
前記積層された感光性レジスト材料をマスク露光してパターニングすることにより、前記第1のソース電極および前記第1のドレイン電極の各々の少なくとも一部と、前記第2のソース電極および前記第2のドレイン電極の各々の少なくとも一部とを、別々に囲繞し、且つ、表面が撥液性を有する隔壁を形成する第5工程と、
前記第1のソース電極および前記第1のドレイン電極の各々の少なくとも一部を囲繞することにより構成される第1開口部の内部と、前記第2のソース電極および前記第2のドレイン電極の各々の少なくとも一部を囲繞することにより構成される第2開口部の内部との各々に対し、有機半導体材料を塗布して乾燥させ、前記第1のソース電極および前記第1のドレイン電極に対して密に接する第1の有機半導体層と、前記第2のソース電極および前記第2のドレイン電極に対して密に接する第2の有機半導体層とを形成する第6工程と、
を備え、
前記第5工程では、
前記第1開口部に対して間隔をあけた状態で隣接し、且つ、前記第2開口部とは異なる側に、第3開口部も設けるとともに、
前記隔壁における前記第1開口部および前記第2開口部を臨む各側面部を、傾斜が急峻な斜面と、傾斜が緩やかな斜面とで構成し、
前記隔壁における前記第1開口部を臨む側面部のうち、前記第3開口部が隣接する側の部分と、前記第1開口部または前記第2開口部の一方を臨む側面部のうち、他方の開口部が隣接する側の部分とが、前記傾斜が相対的に急峻な斜面となるように、
前記隔壁を形成する
ことを特徴とする薄膜トランジスタ装置の製造方法。
Forming a first step and a second gate electrode adjacent to each other in a state of being spaced apart from each other on the substrate;
A second step of forming an insulating layer so as to cover the top of the first and second gate electrodes;
On the insulating layer, a first source electrode and a first drain electrode corresponding to the first gate electrode and spaced apart from each other in a direction intersecting the layer thickness direction of the insulating layer And a second source electrode and a second drain corresponding to the second gate electrode and spaced apart from each other in a direction intersecting the layer thickness direction of the insulating layer. A third step of arranging electrodes side by side;
A fourth step of laminating a photosensitive resist material on the insulating layer so as to cover the first and second source electrodes, the first and second drain electrodes, and a peripheral region thereof;
By patterning the laminated photosensitive resist material by mask exposure, at least a part of each of the first source electrode and the first drain electrode, the second source electrode, and the second source electrode are patterned. A fifth step of separately forming at least a part of each of the drain electrodes and forming a partition wall having liquid repellency on the surface;
An interior of a first opening configured to surround at least a portion of each of the first source electrode and the first drain electrode; and each of the second source electrode and the second drain electrode An organic semiconductor material is applied to each of the inside of the second opening formed by surrounding at least a part of the first opening and dried, and the first source electrode and the first drain electrode are then dried. A sixth step of forming a first organic semiconductor layer in close contact with the second organic semiconductor layer, and a second organic semiconductor layer in close contact with the second source electrode and the second drain electrode;
With
In the fifth step,
A third opening is also provided on the side adjacent to the first opening and spaced apart from the second opening, and on the side different from the second opening.
Each side face facing the first opening and the second opening in the partition wall is configured with a slope having a steep slope and a slope having a gentle slope,
Of the side portions facing the first opening in the partition wall, the portion of the side adjacent to the third opening and the side portion facing one of the first opening or the second opening. In order that the portion on the side where the opening is adjacent becomes a relatively steep slope,
A method of manufacturing a thin film transistor device, wherein the partition wall is formed.
前記第5工程では、
前記隔壁における前記第1開口部または前記第2開口部の他方を臨む側面部ついても、前記一方の開口部が隣接する側の部分が、前記傾斜が相対的に急峻な斜面となるように、
前記隔壁を形成する
ことを特徴とする請求項12に記載の薄膜トランジスタ装置の製造方法。
In the fifth step,
As for the side portion facing the other of the first opening or the second opening in the partition wall, the portion on the side adjacent to the one opening is a slope having a relatively steep slope.
The method for manufacturing a thin film transistor device according to claim 12, wherein the partition wall is formed.
前記第5工程では、
前記隔壁における前記第1開口部および前記第2開口部を臨む各側面部のうち、前記傾斜が相対的に急峻な斜面にしようとする部分に対する露光量を、前記傾斜が相対的に緩やかな斜面にしようとする部分に対する露光量よりも大きくする
ことを特徴とする請求項12または請求項13に記載の薄膜トランジスタ装置の製造方法。
In the fifth step,
Of each side surface facing the first opening and the second opening in the partition wall, the exposure amount for a portion that is intended to be a slope with a relatively steep slope is defined as a slope with a relatively gentle slope. 14. The method of manufacturing a thin film transistor device according to claim 12, wherein the exposure amount is larger than an exposure amount for a portion to be formed.
前記第5工程では、
前記隔壁における前記第1開口部および前記第2開口部を臨む各側面部を形成しようとする部分に対して、前記感光性レジスト材料を露光した後に、
前記隔壁における前記第1開口部および前記第2開口部を臨む各側面部のうち、前記傾斜が相対的に急峻な斜面にしようとする部分に対して、露光処理を追加して行う
ことを特徴とする請求項12または請求項13に記載の薄膜トランジスタ装置の製造方法。
In the fifth step,
After exposing the photosensitive resist material to a portion where each side portion facing the first opening and the second opening in the partition wall is to be formed,
Of the side surfaces facing the first opening and the second opening in the partition wall, an exposure process is additionally performed on a portion that tends to have a relatively steep slope. 14. A method of manufacturing a thin film transistor device according to claim 12 or 13.
前記第5工程では、
前記隔壁における前記第1開口部および前記第2開口部を臨む各側面部のうち、前記傾斜が相対的に急峻な斜面にしようとする部分への光透過率が、前記傾斜が相対的に緩やかな斜面にしようとする部分への光透過率よりも大きいマスクを用い、露光を行う
ことを特徴とする請求項12または請求項13に記載の薄膜トランジスタ装置の製造方法。
In the fifth step,
Of the side surfaces facing the first opening and the second opening in the partition wall, the light transmittance to the portion where the slope is intended to be a relatively steep slope is relatively gentle. 14. The method of manufacturing a thin film transistor device according to claim 12, wherein the exposure is performed using a mask having a light transmittance larger than that of a portion intended to be a slope.
JP2011248809A 2011-11-14 2011-11-14 Thin film transistor device, manufacturing method of the same, organic el display element and organic el display device Pending JP2013105895A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011248809A JP2013105895A (en) 2011-11-14 2011-11-14 Thin film transistor device, manufacturing method of the same, organic el display element and organic el display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011248809A JP2013105895A (en) 2011-11-14 2011-11-14 Thin film transistor device, manufacturing method of the same, organic el display element and organic el display device

Publications (1)

Publication Number Publication Date
JP2013105895A true JP2013105895A (en) 2013-05-30

Family

ID=48625234

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011248809A Pending JP2013105895A (en) 2011-11-14 2011-11-14 Thin film transistor device, manufacturing method of the same, organic el display element and organic el display device

Country Status (1)

Country Link
JP (1) JP2013105895A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016076624A (en) * 2014-10-07 2016-05-12 凸版印刷株式会社 Thin-film transistor, method of manufacturing thin-film transistor array, and image display device
JP2018157078A (en) * 2017-03-17 2018-10-04 Necライティング株式会社 Field-effect transistor and electronic device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016076624A (en) * 2014-10-07 2016-05-12 凸版印刷株式会社 Thin-film transistor, method of manufacturing thin-film transistor array, and image display device
JP2018157078A (en) * 2017-03-17 2018-10-04 Necライティング株式会社 Field-effect transistor and electronic device

Similar Documents

Publication Publication Date Title
WO2013073088A1 (en) Thin-film transistor device and method for manufacturing same, organic electroluminescent display element, and organic electroluminescent display device
WO2013183289A1 (en) Thin film transistor, display panel, and method for manufacturing thin film transistor
WO2013073089A1 (en) Thin-film transistor device and method for manufacturing same, organic electroluminescent display element, and organic electroluminescent display device
WO2013073090A1 (en) Thin-film transistor device and method for manufacturing same, organic electroluminescent display element, and organic electroluminescent display device
WO2013073087A1 (en) Thin-film transistor element and method for manufacturing same, organic electroluminescent display element, and organic electroluminescent display device
JP5806309B2 (en) Thin film transistor element and manufacturing method thereof, organic EL display element and manufacturing method thereof, and organic EL display device
JP5809266B2 (en) Thin film transistor element, organic EL display element, and organic EL display device
WO2013073086A1 (en) Thin-film transistor device and method for manufacturing same, organic electroluminescent display elements and organic electroluminescent display device
US9876061B2 (en) Organic light-emitting device and organic display apparatus
JP2013105895A (en) Thin film transistor device, manufacturing method of the same, organic el display element and organic el display device
JP2013105894A (en) Thin film transistor device, manufacturing method of the same, organic el display element and organic el display device

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20140606