JP2013102379A - Power distributing and synthesizing circuit - Google Patents
Power distributing and synthesizing circuit Download PDFInfo
- Publication number
- JP2013102379A JP2013102379A JP2011245648A JP2011245648A JP2013102379A JP 2013102379 A JP2013102379 A JP 2013102379A JP 2011245648 A JP2011245648 A JP 2011245648A JP 2011245648 A JP2011245648 A JP 2011245648A JP 2013102379 A JP2013102379 A JP 2013102379A
- Authority
- JP
- Japan
- Prior art keywords
- dielectric substrate
- terminal pair
- metal wall
- coupled
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000002194 synthesizing effect Effects 0.000 title abstract 2
- 239000002184 metal Substances 0.000 claims abstract description 120
- 239000000758 substrate Substances 0.000 claims abstract description 94
- 230000008878 coupling Effects 0.000 claims abstract description 31
- 238000010168 coupling process Methods 0.000 claims abstract description 31
- 238000005859 coupling reaction Methods 0.000 claims abstract description 31
- 230000002093 peripheral effect Effects 0.000 claims abstract description 17
- 239000004020 conductor Substances 0.000 claims description 59
- 230000015572 biosynthetic process Effects 0.000 claims description 37
- 238000003786 synthesis reaction Methods 0.000 claims description 37
- 239000010410 layer Substances 0.000 claims description 17
- 239000002344 surface layer Substances 0.000 claims description 9
- 239000000284 extract Substances 0.000 claims description 5
- 238000000605 extraction Methods 0.000 claims description 3
- 230000008054 signal transmission Effects 0.000 claims description 3
- 230000000149 penetrating effect Effects 0.000 claims description 2
- 238000007789 sealing Methods 0.000 abstract description 9
- 238000012423 maintenance Methods 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 11
- 239000000463 material Substances 0.000 description 7
- 238000004088 simulation Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 6
- 239000000853 adhesive Substances 0.000 description 4
- 230000001070 adhesive effect Effects 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- 230000005672 electromagnetic field Effects 0.000 description 3
- 230000002238 attenuated effect Effects 0.000 description 2
- 230000000087 stabilizing effect Effects 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
Images
Landscapes
- Waveguides (AREA)
Abstract
Description
この発明は、例えばマイクロ波帯やミリ波帯のような高周波帯で、分配回路および合成回路として用いられる電力分配合成回路に関する。 The present invention relates to a power distribution and synthesis circuit used as a distribution circuit and a synthesis circuit in a high frequency band such as a microwave band and a millimeter wave band.
従来から、複数の方向性結合器(カプラ)を接続して構成される電力分配合成回路として、多層基板内に形成された例えば4つの結合線路を接続することにより、単一の誘電体基板で簡素に構成可能なものが知られている(例えば、特許文献1参照)。 Conventionally, as a power distribution and synthesis circuit configured by connecting a plurality of directional couplers (couplers), for example, by connecting four coupled lines formed in a multilayer substrate, a single dielectric substrate can be used. One that can be simply configured is known (for example, see Patent Document 1).
また、金属製のパッケージ(以下、「金属ケース」と称する)に上記のような電力分配合成回路が構成された誘電体基板を封入することにより、誘電体基板の気密封止が可能な高周波素子用パッケージが知られている(例えば、特許文献2参照)。 Further, a high frequency device capable of hermetically sealing a dielectric substrate by enclosing the dielectric substrate on which the power distribution / synthesis circuit as described above is configured in a metal package (hereinafter referred to as “metal case”). A package for use is known (see, for example, Patent Document 2).
特許文献2に示された金属ケースには、ケース寸法によって決まるキャビティ共振周波数が存在し、キャビティ共振が発生する周波数においては、端子間の不要結合量が大きくなるので、安定した回路性能を維持することが困難となる。そのため、金属ケースを使用する際には、キャビティ共振が発生する周波数よりも低い周波数で使用することが望ましい。すなわち、直方体キャビティでは、縦寸法、横寸法および高さ寸法のうち、2番目に長い辺の長さを、使用中心周波数の1/2波長以下に抑えることが望ましい。
The metal case shown in
一方、特許文献1に示された電力分配合成回路は、4つの結合線路が接続された正方形形状の誘電体基板で構成されており、誘電体基板の1辺の長さは、結合線路長に依存する。ここで、一般によく使用される1段の結合線路の場合には、結合線路長が使用中心周波数の約1/4波長となるので、接続線路や端子用引き出し線路を考慮しても、1辺の長さが使用中心周波数の1/2波長以下の金属ケースに封入することが十分可能であり、安定した回路性能の維持および気密封止を両立させることができる。
On the other hand, the power distribution and synthesis circuit shown in
しかしながら、結合線路が2段以上の多段結合線路の場合には、結合線路長が使用中心周波数の約N/4波長(Nは2以上の整数)となるので、誘電体基板の1辺の長さが段数の増加に応じて長くなり、1辺の長さが使用中心周波数の1/2波長以下の金属ケースに封入することが困難となる。 However, when the coupled line is a multi-stage coupled line having two or more stages, the coupled line length is about N / 4 wavelength (N is an integer of 2 or more) of the center frequency of use, so that the length of one side of the dielectric substrate As the number of steps increases, the length of one side becomes difficult to encapsulate in a metal case having a length equal to or less than ½ wavelength of the use center frequency.
したがって、従来の技術では、複数の多段結合線路を使用した電力分配合成回路において、安定した回路性能の維持および気密封止を両立させることが困難であるという問題がある。なお、この問題は、結合線路長が使用中心周波数の1/4波長よりも長いテーパ結合線路についても当てはまる。 Therefore, in the conventional technique, there is a problem that it is difficult to achieve both stable circuit performance maintenance and hermetic sealing in a power distribution and synthesis circuit using a plurality of multistage coupled lines. This problem also applies to a tapered coupled line whose coupled line length is longer than a quarter wavelength of the center frequency used.
この発明は、上記のような課題を解決するためになされたものであり、単一の誘電体基板で簡素に構成されるとともに、キャビティ共振の抑圧による安定した回路性能の維持および気密封止を両立させることができる電力分配合成回路を得ることを目的とする。 The present invention has been made to solve the above-described problems, and is configured simply with a single dielectric substrate, and maintains stable circuit performance and hermetic sealing by suppressing cavity resonance. It is an object of the present invention to obtain a power distribution and synthesis circuit that can be made compatible.
この発明に係る電力分配合成回路は、表面から裏面に向けて貫通するくり貫き部を有する誘電体基板と、誘電体基板の表層または表層および内層に形成される接地導体と、誘電体基板の表層および内層の少なくとも一方に形成される信号線導体と、接地導体および信号線導体により構成され、第1端子対、第2端子対、第3端子対および第4端子対を有し、第1端子対を入力端子対とした場合に、第2端子対が隔離端子対となり、第3端子対が結合端子対となり、第4端子対が通過端子対となるM(Mは2以上の整数)個の結合線路型カプラと、誘電体基板の裏面側に配置される第1金属壁、誘電体基板の表面側に配置される第2金属壁、くり貫き部の内周側面側に配置され、くり貫き部を貫通するとともに、第1金属壁および第2金属壁と電気的に接続される第3金属壁、並びに誘電体基板の外周側面側に配置され、第1金属壁および第2金属壁と電気的に接続される第4金属壁により構成され、誘電体基板を内部に封入する空洞を有する金属ケースと、第1金属壁、第2金属壁、第3金属壁および第4金属壁の少なくとも1つの壁面に形成され、第1端子対または第2端子対からの信号を外部に取り出す信号取り出し部と、を備え、M個の結合線路型カプラは、任意の結合線路型カプラの第3端子対が隣接する結合線路型カプラの第4端子対と接続されて、くり貫き部を囲むように環状に配置され、かつM個の結合線路型カプラは、少なくとも2種類以上の結合線路が直列に接続された多段結合線路、および信号線導体形状が信号伝送方向に対して連続的に変化するテーパ結合線路の何れか一方により構成されるものである。 A power distribution and synthesis circuit according to the present invention includes a dielectric substrate having a cut-through portion penetrating from the front surface to the back surface, a ground conductor formed on a surface layer or a surface layer and an inner layer of the dielectric substrate, and a surface layer of the dielectric substrate. And a signal line conductor formed on at least one of the inner layers, a ground conductor and a signal line conductor, and have a first terminal pair, a second terminal pair, a third terminal pair, and a fourth terminal pair, When the pair is an input terminal pair, the second terminal pair is an isolated terminal pair, the third terminal pair is a coupled terminal pair, and the fourth terminal pair is a passing terminal pair (M is an integer of 2 or more). A coupled line type coupler, a first metal wall disposed on the back surface side of the dielectric substrate, a second metal wall disposed on the front surface side of the dielectric substrate, and an inner circumferential side surface of the cut-through portion. A first metal wall and a second metal wall, A dielectric substrate comprising: a third metal wall that is electrically connected; and a fourth metal wall that is disposed on the outer peripheral side of the dielectric substrate and is electrically connected to the first metal wall and the second metal wall. A metal case having a cavity enclosing the inside, and formed on at least one wall surface of the first metal wall, the second metal wall, the third metal wall, and the fourth metal wall, from the first terminal pair or the second terminal pair A signal extraction unit that extracts the signal of the first to the outside, and the M coupled line couplers are connected to a fourth terminal pair of an adjacent coupled line coupler with a third terminal pair of any coupled line coupler. The M-coupled line couplers are arranged in a ring so as to surround the cut-out portion, and the M-coupled line type coupler includes a multistage coupled line in which at least two types of coupled lines are connected in series, and a signal line conductor shape in the signal transmission direction. Tapered coupling changing continuously It is formed using either the road.
この発明に係る電力分配合成回路によれば、くり貫き部を有し、M個の結合線路型カプラがくり貫き部を囲むように環状に配置された誘電体基板を内部に封入する空洞を有する金属ケースは、誘電体基板の裏面側に配置される第1金属壁、誘電体基板の表面側に配置される第2金属壁、くり貫き部の内周側面側に配置され、くり貫き部を貫通するとともに、第1金属壁および第2金属壁と電気的に接続される第3金属壁、並びに誘電体基板の外周側面側に配置され、第1金属壁および第2金属壁と電気的に接続される第4金属壁により構成され、M個の結合線路型カプラは、多段結合線路およびテーパ結合線路の何れか一方により構成されている。
そのため、単一の誘電体基板で簡素に構成されるとともに、キャビティ共振の抑圧による安定した回路性能の維持および気密封止を両立させることができる。
The power distribution / combination circuit according to the present invention has a hollow that encloses a dielectric substrate that has a hollow portion, and in which M coupled-line couplers are annularly arranged so as to surround the hollow portion. The metal case is disposed on the inner peripheral side surface of the first metal wall disposed on the back surface side of the dielectric substrate, the second metal wall disposed on the front surface side of the dielectric substrate, and the cut-through portion. A third metal wall that penetrates and is electrically connected to the first metal wall and the second metal wall, and is disposed on the outer peripheral side of the dielectric substrate, and is electrically connected to the first metal wall and the second metal wall. The M coupled line type couplers are configured by any one of a multi-stage coupled line and a tapered coupled line.
Therefore, it is simply configured with a single dielectric substrate, and it is possible to achieve both stable circuit performance maintenance and hermetic sealing by suppressing cavity resonance.
以下、この発明に係る電力分配合成回路の好適な実施の形態につき図面を用いて説明するが、各図において同一、または相当する部分については、同一符号を付して説明する。なお、以下の実施の形態では、多段結合線路として、2段の結合線路を例に挙げて説明するが、これに限定されず、3段以上の結合線路を用いてもよい。また、結合線路長が使用中心周波数の1/4波長よりも長く、信号線導体形状が信号伝送方向に対して連続的に変化するテーパ結合線路を用いてもよい。 Hereinafter, preferred embodiments of a power distribution and synthesis circuit according to the present invention will be described with reference to the drawings. In the drawings, the same or corresponding parts will be described with the same reference numerals. In the following embodiments, a multi-stage coupled line will be described by taking a two-stage coupled line as an example, but the present invention is not limited to this, and a coupled line having three or more stages may be used. Moreover, you may use the taper coupling line whose coupling line length is longer than 1/4 wavelength of use center frequency, and a signal wire conductor shape changes continuously with respect to a signal transmission direction.
実施の形態1.
図1は、この発明の実施の形態1に係る電力分配合成回路を示す構成図であり、図1(a)は、電力分配合成回路を透過して示す平面図であり、図1(b)は、図1(a)の電力分配合成回路をA−A線に沿って切断した断面図であり、図1(c)は、図1(a)の電力分配合成回路をB−B線に沿って切断した断面図である。
FIG. 1 is a block diagram showing a power distribution / combination circuit according to
図1に示されるように、この発明の実施の形態1に係る電力分配合成回路において、誘電体基板10の下層には、接地導体11が形成され、誘電体基板10の上層には、接地導体12が形成されている。また、誘電体基板10の内層には、信号線導体21、22、23、24が形成され、ストリップ線路により4つの結合線路型カプラ101、102、103、104が構成されている。
As shown in FIG. 1, in the power distribution and synthesis circuit according to the first embodiment of the present invention, a
なお、結合線路型カプラ101、102、103、104は、図1に示されるように、入力端子対(第1端子対)をa1、b1、c1、d1とすると、a2、b2、c2、d2が隔離端子対(アイソレーション端子対、第2端子対)となり、a3、b3、c3、d3が結合端子対(第3端子対)となり、a4、b4、c4、d4が通過端子対(第4端子対)となる4端子対回路である。
As shown in FIG. 1, the coupled-
このとき、結合線路型カプラ101の結合端子対a3が、隣接する結合線路型カプラ104の通過端子対d4に接続され、以下同様に結合端子対d3が通過端子対c4に接続され、結合端子対c3が通過端子対b4に接続され、結合端子対b3が通過端子対a4に接続されることにより、4つの結合線路型カプラ101、102、103、104が環状に配置されている。
At this time, the coupling terminal pair a3 of the coupling
ここで、結合線路型カプラ101、102、103、104は、結合線路長L1の結合線路および結合線路長L2の結合線路の2種類の結合線路を、直列に接続した2段の結合線路である。また、結合線路長L1およびL2は、使用中心周波数の約1/4波長に設定されることが望ましい。
Here, the coupled
また、信号線導体21、22、23、24は、それぞれ誘電体基板10の内層に設けられた柱状導体30を介して、誘電体基板10の表層に配置された計8箇所の信号線導体20と電気的に接続されている。なお、誘電体基板10の内層には、接地導体11と接地導体12とを互いに同電位に保つために、接地導体11と接地導体12とを電気的に接続する柱状導体31が設けられている。また、柱状導体31は、誘電体基板10の外周および内周に沿って複数設けられている。
In addition, the
また、誘電体基板10は、金属ケース50の内部に封入されている。このとき、接地導体11の全面または一部分は、金属ケース50と電気的に接続されている。金属ケース50との電気的接続を確保する手段としては、接地導体11と金属ケース50との境界部分に導電性接着剤または導電性シート(図示せず)を挟んで接続することが考えられる。なお、後述する実施の形態で示すように、ネジ止めによる接続等を用いてもよい。
The
次に、図1に示した電力分配合成回路の誘電体基板10の形状を抜粋して図2に示す。図2では、誘電体基板10の内層に配置された信号線導体21、22、23、24および柱状導体30、31等は省略している。図2において、誘電体基板10の形状は、通常使用される長方形または正方形形状の基板とは異なり、中央にくり貫き部110を有し、外周に切り欠き部111、112、113、114、115、116、117、118を有しており、記号「#」のような形状をしている。
Next, the shape of the
このとき、くり貫き部110は、図1において、環状に接続された結合線路型カプラ101、102、103、104で囲まれる内側部分に相当する。一方、切り欠き部111、112、113、114、115、116、117、118は、環状に接続された結合線路型カプラ101、102、103、104の外周部において、信号線導体21、22、23、24と接続される信号線導体20の周辺部分を突起状に残した部分を除く残りの部分に相当する。
At this time, the cut-out
続いて、図1に示した電力分配合成回路の金属ケース50の形状を抜粋して図3に示す。図3において、金属ケース50には、空洞200が形成され、空洞200を形成するために、金属壁(第3金属壁)210および金属壁(第4金属壁)211、212、213、214、215、216、217、218が設けられている。なお、金属壁210および金属壁211、212、213、214、215、216、217、218は、それぞれ底面(第1金属壁)219と電気的に接続されている。
Subsequently, the shape of the
ここで、金属壁210は、図2におけるくり貫き部110に対応する部分である。一方、金属壁211、212、213、214、215、216、217、218は、それぞれ図2における切り欠き部111、112、113、114、115、116、117、118に対応する部分である。図1〜3に示されるように、金属壁210が誘電体基板10のくり貫き部110を貫通することにより、誘電体基板10が金属ケース50の内部に封入される。
Here, the
図1に戻って、金属ケース50の側面には、計8箇所に配置された信号線導体20付近に、信号線導体41、誘電体42およびケーブル接続部43により構成されたコネクタ(信号取り出し部)44がそれぞれ取り付けられている。また、信号線導体20と信号線導体41とは、接続用導体40により電気的に接続されている。接続用導体40には、はんだやリボン等が用いられるが、電気的接続が確保されるものであれば、他の手段を用いてもよい。
Returning to FIG. 1, on the side surface of the
また、金属ケース50の上部は、金属板(第2金属壁)51により覆われ、金属ケース50と金属板51とは、電気的に接続されている。このとき、金属ケース50内部の空洞200は、外気から遮断され、気密封止がなされる。また、このとき、金属ケース50を構成する金属壁210は、金属板51と接触し、金属ケース50を構成する金属壁211、212、213、214、215、216、217、218も金属板51と接触する。
The upper part of the
なお、空洞200を気密封止するために、誘電体42は、気密封止に適した材料が用いられる。誘電体42の材料としては、ガラスやセラミック等があるが、気密封止を実現できるものであれば、他の材料を用いてもよい。また、この実施の形態1では、コネクタ接続を金属ケース50の側面で実現したものを例に挙げたが、金属ケースの底面や金属板の上面でコネクタ接続を実現してもよい。
In order to hermetically seal the
また、結合線路型カプラ101の入力端子対a1が接続されたコネクタ44を第1ポートP1として、計8箇所のポートを、それぞれ反時計回りに第1ポートP1、第2ポートP2、第3ポートP3、第4ポートP4、第5ポートP5、第6ポートP6、第7ポートP7、第8ポートP8とする。
The
図1に示した電力分配合成回路は、第1ポートP1に入力された電力が、ある振幅比および位相差をもって第3ポートP3、第4ポートP4、第7ポートP7および第8ポートP8から出力される4分配器として機能する。逆に、図1に示した電力分配合成回路は、ある振幅比および位相差をもって第3ポートP3、第4ポートP4、第7ポートP7および第8ポートP8に入力された電力が、合成電力として第1ポートP1から出力される4合成器としても機能する。一方、第1ポートP1に電力が入力された場合、第2ポートP2、第5ポートP5および第6ポートP6は、アイソレーションポートとなり、僅かな電力のみが出力される。 In the power distribution / combination circuit shown in FIG. 1, the power input to the first port P1 is output from the third port P3, the fourth port P4, the seventh port P7, and the eighth port P8 with a certain amplitude ratio and phase difference. Function as a 4-distributor. On the other hand, in the power distribution and combination circuit shown in FIG. 1, the power input to the third port P3, the fourth port P4, the seventh port P7, and the eighth port P8 with a certain amplitude ratio and phase difference is combined power. It also functions as a 4-synthesizer output from the first port P1. On the other hand, when power is input to the first port P1, the second port P2, the fifth port P5, and the sixth port P6 are isolation ports, and only a small amount of power is output.
なお、特許文献1に示された従来の電力分配合成回路を金属ケースに封入する場合、誘電体基板が正方形形状であることから、正方形の底面を有する直方体キャビティ構造が必要となる。このとき、必要な直方体キャビティの縦横寸法は、図1におけるW0に相当し、高さ寸法は、H1に相当する。ここで、キャビティ共振を回避するためには、W0とH1との大小関係に関わらず、直方体の2番目に長い寸法であるW0を、使用中心周波数の1/2波長以下にする必要がある。また、図1に示されるように、W0は、L1+L2+L3+L4に相当し、結合線路長(ここではL1+L2)に依存する。
In addition, when enclosing the conventional power distribution synthetic | combination circuit shown by
また、多段結合線路の場合には、使用中心周波数のN/4波長(Nは2以上の整数)の結合線路長が必要となり、結合線路として使用できる最大周波数は、使用中心周波数の2倍未満であることから、使用中心周波数の2倍周波数においては、多段結合線路長がN/2波長となる。 In the case of a multistage coupled line, a coupled line length of N / 4 wavelength (N is an integer of 2 or more) of the used center frequency is required, and the maximum frequency that can be used as a coupled line is less than twice the used center frequency. Therefore, the multistage coupled line length is N / 2 wavelength at a frequency twice the used center frequency.
ここで、L1およびL2は、誘電体基板10の比誘電率を高くすることで、波長短縮効果により短縮することが可能であるが、通常よく用いられる比誘電率が10以下の基板では、短縮率が1/√10、つまり約1/3程度に留まるので、W0を使用中心周波数の1/2波長以下に抑えるためには、比誘電率の高い材料を用いる必要がある。しかしながら、段数の増加に伴って必要となる比誘電率の値も大きくなるので、基板材料の選択肢が極端に減り、実現が困難となる。
Here, L1 and L2 can be shortened by increasing the relative dielectric constant of the
なお、W0を使用中心周波数の1/2波長以下に抑えられない場合には、キャビティ共振が発生し、空洞を介したポート間空間結合が大きくなる。例えば、図1において、第1ポートP1と第8ポートP8との空間結合が大きくなると、電力分配合成回路により第1ポートP1から第8ポートP8に伝送された電力と、空間結合により第1ポートP1から第8ポートP8に伝送された電力とがベクトル合成されるので、第1ポートP1から第8ポートP8への通過特性を表すSパラメータS81の振幅特性および位相特性が電力分配合成回路そのものの特性から変動し、安定した回路性能を維持することができなくなる。 In addition, when W0 cannot be suppressed to ½ wavelength or less of the use center frequency, cavity resonance occurs and inter-port space coupling through the cavity increases. For example, in FIG. 1, when the spatial coupling between the first port P1 and the eighth port P8 increases, the power transmitted from the first port P1 to the eighth port P8 by the power distribution and synthesis circuit and the first port due to the spatial coupling. Since the power transmitted from P1 to the eighth port P8 is vector-synthesized, the amplitude characteristic and phase characteristic of the S parameter S81 indicating the passing characteristic from the first port P1 to the eighth port P8 are the same as those of the power distribution synthesis circuit itself. Due to fluctuations in characteristics, stable circuit performance cannot be maintained.
これに対して、図1に示した電力分配合成回路では、結合線路の占有部は、従来構造と同じくW0×W0となるものの、4つの結合線路型カプラ101、102、103、104で囲まれた内側部分が金属壁210により仕切られているので、共振周波数を決定する寸法は、空洞200の幅寸法W1および空洞200の高さ寸法H1の何れか長い方となる。
On the other hand, in the power distribution and synthesis circuit shown in FIG. 1, the occupied portion of the coupled line is W0 × W0 as in the conventional structure, but is surrounded by four coupled
ここで、H1については、通常、誘電体基板10の厚みとほぼ同等の寸法に短縮できることから、一般にW1>H1となる場合が多い。この場合、キャビティ共振を回避するためには、W1を使用中心周波数の1/2波長以下にする必要がある。このとき、図1から明らかなように、W1はW0と比較して小さく、結合線路幅に相当する寸法である。また、W1は、結合線路長L1+L2に依存しない寸法であることから、結合線路の段数が増加しても、W1の寸法を維持することができる。
Here, since H1 can usually be shortened to a dimension substantially equal to the thickness of the
そのため、従来構造において問題となっていた、結合線路の段数の増加に伴ってキャビティ共振周波数が下がるという事象を回避することができ、電力分配合成回路の回路性能の安定化を実現することができる。また、上述したような、キャビティ共振を回避するために、比誘電率の高い基板材料を使用する必要がなくなるので、通常使用される比誘電率が3〜5程度のプリント基板を使用することもでき、製造性を向上させることができる。 Therefore, it is possible to avoid the phenomenon that the cavity resonance frequency decreases with an increase in the number of coupled lines, which has been a problem in the conventional structure, and it is possible to achieve stabilization of the circuit performance of the power distribution and synthesis circuit. . Further, since it is not necessary to use a substrate material having a high relative dielectric constant in order to avoid cavity resonance as described above, it is also possible to use a printed circuit board having a relative dielectric constant of about 3 to 5 that is normally used. And productivity can be improved.
図1〜3に示されるように、誘電体基板10は、突起状基板延伸部(第1突起状基板延伸部)が形成されて記号「#」のような形状をしており、空洞200も同様に記号「#」のような形状をしている。また、図1において、第1ポートP1〜第8ポートP8の各ポートへの空洞200の引き出し部は、横幅W2および長さL5となっている。
As shown in FIGS. 1 to 3, the
ここで、誘電体基板10が、くり貫き部110のみを有する「ロの字形」形状である場合、上述したように、キャビティ共振を容易に回避することができるという効果を得ることはできる。しかしながら、信号線導体20とコネクタ44との接続部は、不連続性が高く、不要な放射電磁界が発生する箇所なので、このような不要な放射電磁界による結合が、特に近接したポート間(例えば、第1ポートP1と第8ポートP8との間)で大きくなるという問題がある。
Here, when the
これに対して、図1に示した電力分配合成回路では、W2を使用中心周波数の1/2波長以下にすることにより、不要な導波管モードを減衰させることができ、また、L5を長くすることにより、同様に不要な導波管モードを減衰させることができるので、ポート間不要結合量をさらに低減することができる。また、寸法W2は、結合線路長に依存しないので、結合線路の段数が増加しても、W2の寸法を維持することができる。 On the other hand, in the power distribution / combination circuit shown in FIG. 1, unnecessary waveguide mode can be attenuated by setting W2 to be equal to or less than ½ wavelength of the used center frequency, and L5 can be lengthened. By doing so, unnecessary waveguide modes can be similarly attenuated, so that the amount of unnecessary coupling between ports can be further reduced. Moreover, since the dimension W2 does not depend on the coupled line length, the dimension of W2 can be maintained even if the number of coupled line stages is increased.
次に、図1に示した電力分配合成回路により得られる効果を確認するために行ったシミュレーション結果を図4に示す。図4において、実線は、図1に示した電力分配合成回路(本発明構造)により得られるシミュレーション結果を示し、破線は、従来構造により得られるシミュレーション結果を示している。 Next, FIG. 4 shows the result of a simulation performed to confirm the effect obtained by the power distribution and synthesis circuit shown in FIG. In FIG. 4, a solid line indicates a simulation result obtained by the power distribution and synthesis circuit (structure of the present invention) shown in FIG. 1, and a broken line indicates a simulation result obtained by the conventional structure.
ここで、従来構造は、図2に示したくり貫き部110および切り欠き部111、112、113、114、115、116、117、118を有しない直方体形状の誘電体基板を、同様に直方体形状の金属ケースに封入した構造としている。また、シミュレーション条件として、結合線路の段数を5段とし、比誘電率3.4の誘電体基板を用いた。また、結合線路部は、分配振幅がほぼ等振幅となるハイブリッドカプラとした。なお、シミュレーションには、有限要素法による3次元電磁界シミュレーションを用いた。
Here, in the conventional structure, a rectangular parallelepiped dielectric substrate without the cut-out
図4(a)は、図1に示した電力分配合成回路における第1ポートP1と第8ポートP8との間で生じる不要結合量をシミュレーションした結果を示している。また、図4(b)は、第1ポートP1から第3ポートP3、第4ポートP4、第7ポートP7および第8ポートP8への通過特性を表すSパラメータS31、S41、S71、S81の振幅偏差特性をシミュレーションした結果を示している。また、図4(c)は、S71およびS81の位相差特性をシミュレーションした結果を示している。なお、図4の横軸は、規格化周波数であり、規格化周波数が1となる周波数が、使用中心周波数を示している。また、設計周波数帯域は、規格化周波数が0.5〜1.5の範囲としている。 FIG. 4A shows the result of simulating the amount of unnecessary coupling that occurs between the first port P1 and the eighth port P8 in the power distribution and synthesis circuit shown in FIG. FIG. 4B shows the amplitudes of the S parameters S31, S41, S71, and S81 representing the passing characteristics from the first port P1 to the third port P3, the fourth port P4, the seventh port P7, and the eighth port P8. The result of having simulated the deviation characteristic is shown. FIG. 4C shows the result of simulating the phase difference characteristics of S71 and S81. Note that the horizontal axis of FIG. 4 is the normalized frequency, and the frequency at which the normalized frequency is 1 indicates the use center frequency. The design frequency band has a normalized frequency in the range of 0.5 to 1.5.
図4(a)に示されるように、従来構造では、まず、規格化周波数0.35付近にキャビティ共振に起因する不要結合量極大特性が現れ、規格化周波数0.35以上の周波数帯において複数の共振現象が現れている。これに対して、本発明構造では、規格化周波数0.5〜1.5の範囲で共振現象は現れず、不要結合量を小さく抑えられていることが分かる。 As shown in FIG. 4A, in the conventional structure, first, an unnecessary coupling amount maximal characteristic due to cavity resonance appears in the vicinity of the normalized frequency 0.35, and there are a plurality of characteristics in a frequency band of the normalized frequency 0.35 or more. The resonance phenomenon appears. On the other hand, in the structure of the present invention, it can be seen that the resonance phenomenon does not appear in the range of the normalized frequency of 0.5 to 1.5, and the amount of unnecessary coupling is suppressed to be small.
また、不要結合量が低減されたことにより、図4(b)および図4(c)にそれぞれ示される分配振幅偏差および分配位相差の特性がともに改善されていることが分かる。すなわち、図4(b)に示されるように、従来構造では、最大1dBの分配振幅偏差が生じているが、本発明構造では、0.8dB以下に低減されていることが分かる。また、図4(c)に示されるように、従来構造では、理想状態である90度から±9度の分配位相差が生じているが、本発明構造では、±2度以内に低減されているが分かる。 It can also be seen that the characteristics of the distribution amplitude deviation and the distribution phase difference shown in FIGS. 4B and 4C are improved by reducing the amount of unnecessary coupling. That is, as shown in FIG. 4B, it can be seen that the distribution amplitude deviation of 1 dB at maximum occurs in the conventional structure, but is reduced to 0.8 dB or less in the structure of the present invention. Further, as shown in FIG. 4C, in the conventional structure, a distribution phase difference of 90 degrees to ± 9 degrees, which is an ideal state, is generated, but in the structure of the present invention, it is reduced to within ± 2 degrees. I understand.
以上のように、実施の形態1によれば、くり貫き部を有し、M個の結合線路型カプラがくり貫き部を囲むように環状に配置された誘電体基板を内部に封入する空洞を有する金属ケースは、誘電体基板の裏面側に配置される第1金属壁、誘電体基板の表面側に配置される第2金属壁、くり貫き部の内周側面側に配置され、くり貫き部を貫通するとともに、第1金属壁および第2金属壁と電気的に接続される第3金属壁、並びに誘電体基板の外周側面側に配置され、第1金属壁および第2金属壁と電気的に接続される第4金属壁により構成され、M個の結合線路型カプラは、多段結合線路およびテーパ結合線路の何れか一方により構成されている。
そのため、単一の誘電体基板で簡素に構成されるとともに、キャビティ共振の抑圧による安定した回路性能の維持および気密封止を両立させることができる。
As described above, according to the first embodiment, a cavity that encloses a dielectric substrate that has a hollow portion and is arranged in an annular shape so that M coupled line couplers surround the hollow portion. The metal case having the first metal wall disposed on the back surface side of the dielectric substrate, the second metal wall disposed on the front surface side of the dielectric substrate, the inner peripheral side surface side of the hollow portion, and the hollow portion And a third metal wall that is electrically connected to the first metal wall and the second metal wall, and is disposed on the outer peripheral side of the dielectric substrate, and is electrically connected to the first metal wall and the second metal wall. The M coupled line couplers are configured by either one of a multistage coupled line or a tapered coupled line.
Therefore, it is simply configured with a single dielectric substrate, and it is possible to achieve both stable circuit performance maintenance and hermetic sealing by suppressing cavity resonance.
なお、上記実施の形態1において、金属ケース50は、図3に示した構造のものに限定されず、図5に示されるような構造であってもよい。図5(a)は、この発明の実施の形態1に係る電力分配合成回路の別の金属ケースの形状を抜粋して示す平面図であり、図5(b)は、図5(a)の金属ケースをC−C線に沿って切断した断面図である。図5において、金属壁210の内側には、金属除去部220が設けられている。また、図示しないが、金属壁211、212、213、214、215、216、217、218の外側部分の金属が除去されてもよい。
In the first embodiment, the
また、上記実施の形態1では、計8箇所のポート全てに突起状基板延伸部が形成された記号「#」のような形状を有する誘電体基板10を例に挙げて説明したが、これに限定されず、誘電体基板の形状は、突起状基板延伸部を有しない「ロの字形」形状であってもよく、また、特定のポートのみに突起状基板延伸部が形成されてもよい。また、このことは、後述する実施の形態3、4についても当てはまる。
In the first embodiment, the
実施の形態2.
図6は、この発明の実施の形態2に係る電力分配合成回路を示す構成図であり、図6(a)は、電力分配合成回路を透過して示す平面図であり、図6(b)は、図6(a)の電力分配合成回路をD−D線に沿って切断した断面図であり、図6(c)は、図6(a)の電力分配合成回路をE−E線に沿って切断した断面図である。
FIG. 6 is a block diagram showing a power distribution / combination circuit according to
ここで、図1に示した電力分配合成回路では、4つの結合線路型カプラ101、102、103、104が環状に配置された回路構成を例に挙げて説明したが、図6に示した電力分配合成回路では、2つの結合線路型カプラ101、103を接続した回路構成について説明する。すなわち、図6に示した電力分配合成回路は、第1ポートP1に入力された電力が、ある振幅比および位相差をもって第3ポートP3および第4ポートP4から出力される2分配器として機能する。
Here, in the power distribution and synthesis circuit shown in FIG. 1, the circuit configuration in which the four coupled
逆に、図6に示した電力分配合成回路は、ある振幅比および位相差をもって第3ポートP3および第4ポートP4に入力された電力が、合成電力として第1ポートP1から出力される2合成器としても機能する。一方、第1ポートP1に電力が入力された場合、第2ポートP2は、アイソレーションポートとなり、僅かな電力のみが出力される。なお、その他の構成は、上述した実施の形態1と同様なので、その説明を省略する。 On the other hand, the power distribution and combination circuit shown in FIG. 6 is configured such that power input to the third port P3 and the fourth port P4 with a certain amplitude ratio and phase difference is output from the first port P1 as combined power. It also functions as a vessel. On the other hand, when power is input to the first port P1, the second port P2 is an isolation port, and only a small amount of power is output. Other configurations are the same as those of the first embodiment described above, and thus description thereof is omitted.
図6において、結合線路型カプラ101、103が配置された部分の空洞200は、横幅がW1であり、結合線路型カプラ101、103を接続する接続線路105、106が配置された部分の空洞200は、横幅がW3である。ここで、空洞200の高さ寸法H1がW1と比較して小さいと仮定すると、従来構造においてキャビティ共振を抑圧するためには、2×W1の寸法を使用中心周波数の1/2波長以下に抑える必要がある。
In FIG. 6, the
これに対して、図6に示した電力分配合成回路では、W1を使用中心周波数の1/2波長以下にすることにより、キャビティ共振を抑圧することができ、不要な共振周波数を従来構造の約2倍に上昇させることができる。また、接続線路105、106が配置された部位に相当するW3は、一般に結合線路型カプラ101、103が配置された部位に相当するW1と比較して小さくすることができるので、仮にW1が使用中心周波数の1/2波長を上回る場合であっても、W3を使用中心周波数の1/2波長以下に抑えることができれば、第1ポートP1から第3ポートP3、または第1ポートP1から第4ポートP4への不要結合が低減され、分配振幅特性および分配位相特性の劣化を低減することができる。
On the other hand, in the power distribution and synthesis circuit shown in FIG. 6, the cavity resonance can be suppressed by setting W1 to be equal to or less than ½ wavelength of the center frequency of use, and an unnecessary resonance frequency is reduced to about that of the conventional structure. Can be doubled. In addition, W3 corresponding to the part where the
すなわち、図1に示した電力分配合成回路において、分配振幅特性および分配位相特性の安定化に必要な寸法はW1であったが、図6に示した電力分配合成回路において、分配振幅特性および分配位相特性の安定化に必要な寸法はW3であり、上述したように、W1>W3とすることができるので、安定した動作を確保できる上限周波数を上昇させることができる。 That is, in the power distribution / combination circuit shown in FIG. 1, the dimension necessary for stabilizing the distribution amplitude characteristic and the distribution phase characteristic is W1, but in the power distribution / combination circuit shown in FIG. The dimension necessary for stabilizing the phase characteristic is W3. As described above, W1> W3 can be satisfied, so that the upper limit frequency capable of ensuring stable operation can be increased.
以上のように、実施の形態2によれば、上述した実施の形態1と同様な効果を得ることができるとともに、実施の形態1と比較して、より高い周波数まで安定した回路性能(動作)を維持することができる。 As described above, according to the second embodiment, the same effects as those of the first embodiment described above can be obtained, and the circuit performance (operation) that is stable up to a higher frequency as compared with the first embodiment. Can be maintained.
実施の形態3.
図7は、この発明の実施の形態3に係る電力分配合成回路を示す構成図であり、図7(a)は、電力分配合成回路を透過して示す平面図であり、図7(b)は、図7(a)の電力分配合成回路をF−F線に沿って切断した断面図であり、図7(c)は、図7(a)の電力分配合成回路をG−G線に沿って切断した断面図である。
FIG. 7 is a block diagram showing a power distribution / combination circuit according to
図7に示した電力分配合成回路では、図1に示した電力分配合成回路における第1ポートP1周辺部の誘電体基板10の形状および金属ケース50の形状が異なり、誘電体基板10は、ネジ61によって金属ケース50にネジ止めされている。具体的には、誘電体基板10に形成された突起状基板延伸部の先端が、突起状基板延伸部の垂直方向に拡大され、ネジ61が貫通するネジ穴が設けられている。なお、その他の構成は、上述した実施の形態1と同様なので、その説明を省略する。
In the power distribution and synthesis circuit shown in FIG. 7, the shape of the
図7において、ネジ61が配置された部位周辺の空洞62は、幅寸法がW4であり、長手寸法がW5である。図7に示されるように、ネジ61を配置するためには、幅寸法W4が各ポートへの引き出し部の幅寸法W2と比較して大きくなり、使用中心周波数の1/2波長を上回る場合がある。しかしながら、W2およびW5を使用中心周波数の1/2波長以下にすることができれば、空洞62における共振を抑圧することができ、他のポートとの不要結合を低減することができる。
In FIG. 7, the
図1に示した電力分配合成回路では、ネジ61を配置する場所が確保されておらず、接地導体11と金属ケース50とを電気的に接続するには、導電性接着剤等を用いる必要があったが、図7に示した電力分配合成回路では、導電性接着剤等の代わりにネジ止めを適用することができるので、不要な共振を抑圧した上で、組み立ての簡素化を図ることができる。
In the power distribution / combination circuit shown in FIG. 1, a place to place the
以上のように、実施の形態3によれば、上述した実施の形態1と同様な効果を得ることができるとともに、実施の形態1と比較して、組み立て性の向上を図ることができる。 As described above, according to the third embodiment, the same effects as those of the first embodiment described above can be obtained, and the assemblability can be improved as compared with the first embodiment.
なお、上記実施の形態3では、ネジ61を2個使用する場合を例に挙げて説明したが、これに限定されず、ネジ61の個数は、1個あるいは3個以上であってもよい。また、図7に示した電力分配合成回路では、第1ポートP1の周辺部のみにネジ61を配置した場合を例に挙げて説明したが、他のポートの周辺部に同様なネジ止め箇所を設けてもよい。
In the third embodiment, the case where two
実施の形態4.
図8は、この発明の実施の形態3に係る電力分配合成回路を示す構成図であり、図8(a)は、電力分配合成回路を透過して示す平面図であり、図8(b)は、図8(a)の電力分配合成回路をH−H線に沿って切断した断面図であり、図8(c)は、図8(a)の電力分配合成回路をI−I線に沿って切断した断面図である。
Embodiment 4 FIG.
FIG. 8 is a block diagram showing a power distribution / combination circuit according to
図8に示した電力分配合成回路では、図1に示した電力分配合成回路における結合線路型カプラ104周辺部の誘電体基板10の形状および金属ケース50の形状が異なり、誘電体基板10は、ネジ61によって金属ケース50にネジ止めされている。具体的には、結合線路型カプラ104周辺部において、誘電体基板10がくり貫き部110に向けて延伸して突起状基板延伸部(第2突起状基板延伸部)が形成され、突起状基板延伸部にネジ61が貫通するネジ穴が設けられている。なお、その他の構成は、上述した実施の形態1と同様なので、その説明を省略する。
In the power distribution and synthesis circuit shown in FIG. 8, the shape of the
図8において、ネジ61が配置された部位周辺の空洞63は、幅寸法がW6であり、長手寸法がW7である。図8に示されるように、ネジ61を配置するためには、幅寸法W6が、結合線路型カプラ104が配置された空洞200の幅寸法W1と比較して大きくなり、使用中心周波数の1/2波長を上回る場合がある。しかしながら、W1およびW7を使用中心周波数の1/2波長以下にすることができれば、空洞63における共振を抑圧することができ、各ポート間の不要結合を低減することができる。
In FIG. 8, the
したがって、上述した実施の形態3と同様に、図8に示した電力分配合成回路では、導電性接着剤等の代わりにネジ止めを適用することができるので、不要な共振を抑圧した上で、組み立ての簡素化を図ることができる。 Therefore, as in the third embodiment described above, in the power distribution and synthesis circuit shown in FIG. 8, since screwing can be applied instead of the conductive adhesive or the like, after suppressing unnecessary resonance, Assembling can be simplified.
以上のように、実施の形態4によれば、上述した実施の形態1と同様な効果を得ることができるとともに、実施の形態1と比較して、組み立て性の向上を図ることができる。 As described above, according to the fourth embodiment, the same effects as those of the first embodiment described above can be obtained, and the ease of assembly can be improved as compared with the first embodiment.
なお、上記実施の形態4では、環状に配置された結合線路型カプラ101、102、103、104の内側にネジ61を1個使用する場合を例に挙げて説明したが、これに限定されず、環状に配置された結合線路型カプラ101、102、103、104の外側に突起状基板延伸部が形成されてもよく、内側および外側の双方に突起状基板延伸部が形成されてもよい。また、ネジ61の個数は、2個以上であってもよい。また、図8に示した電力分配合成回路では、結合線路型カプラ104の周辺部のみにネジ61を配置した場合を例に挙げて説明したが、他の結合線路型カプラの周辺部に同様なネジ止め箇所を設けてもよい。
In the fourth embodiment, the case where one
なお、上記実施の形態1〜4では、誘電体基板10の下層および上層に、接地導体11および接地導体12がそれぞれ形成されたストリップ線路型の結合線路を例に挙げて説明したが、これに限定されず、接地導体11および接地導体12は、誘電体基板10の内層に配置されてもよい。また、接地導体11または接地導体12の無い埋め込み型マイクロストリップ線路を用いてもよい。また、信号線導体21、22、23、24の一部または全部が誘電体基板10の表層に形成されてもよい。
In the first to fourth embodiments, the strip line type coupling line in which the
また、上記実施の形態1〜4では、信号線導体21、23と信号線導体22、24(実施の形態2では、信号線導体21と信号線導体22)とが互いに異なる層に形成されている場合を例に挙げて説明したが、これに限定されず、信号線導体21、23と信号線導体22、24とは、同一層に形成されてもよい。この場合、信号線導体同士が干渉する箇所については、エアブリッジ、ワイヤまたは別の層に配置された導体パターンおよび層間接続用導体等が用いられる。このとき、線路形式は、ストリップ線路、埋め込み型マイクロストリップ線路およびマイクロストリップ線路の何れの形式が用いられてもよい。
In the first to fourth embodiments, the
また、上記実施の形態1〜4では、結合線路型カプラ101、102、103、104が多段(例えば、2段)結合線路1つによって構成されているが、これに限定されず、同結合線路が複数従属接続されてもよく、多段結合線路を2つ連結したタンデム型の構成が用いられてもよい。
In the first to fourth embodiments, the coupled
また、上記実施の形態1〜4では、4つの結合線路型カプラ101、102、103、104が環状に配置された場合(実施の形態2では、2つの結合線路型カプラ101、103が環状に配置された場合)を例に挙げて説明したが、これに限定されず、3つまたは5つ以上の結合線路型カプラが環状に配置されてもよい。
In the first to fourth embodiments, when the four coupled
また、上記実施の形態1〜4では、計8箇所のポート全てに(実施の形態2では、計4箇所のポート)コネクタ44が取り付けられた場合を例に挙げて説明したが、これに限定されず、特定のポートについては、金属ケース50の内部で損失性材料を用いた終端器が接続されて終端されてもよい。このとき、損失性材料は、誘電体基板10内に構成されてもよいし、外部に構成されてもよい。
Moreover, although the said Embodiment 1-4 demonstrated and demonstrated as an example the case where the
10 誘電体基板、11、12 接地導体、20〜24 信号線導体、30、31 柱状導体、40 接続用導体、41 信号線導体、42 誘電体、43 ケーブル接続部、44 コネクタ、50 金属ケース、51 金属板(第2金属壁)、61 ネジ、62、63 空洞、101〜104 結合線路型カプラ、105、106 接続線路、110 くり貫き部、111〜118 切り欠き部、200 空洞、210 金属壁(第3金属壁)、211〜218 金属壁(第4金属壁)、219 底面(第1金属壁)、220 金属除去部、a1〜d1 入力端子対、a2〜d2 隔離端子対、a3〜d3 結合端子対、a4〜d4 通過端子対、P1 第1ポート、P2 第2ポート、P3 第3ポート、P4 第4ポート、P5 第5ポート、P6 第6ポート、P7 第7ポート、P8 第8ポート。
DESCRIPTION OF
Claims (4)
前記誘電体基板の表層または表層および内層に形成される接地導体と、
前記誘電体基板の表層および内層の少なくとも一方に形成される信号線導体と、
前記接地導体および前記信号線導体により構成され、第1端子対、第2端子対、第3端子対および第4端子対を有し、前記第1端子対を入力端子対とした場合に、前記第2端子対が隔離端子対となり、前記第3端子対が結合端子対となり、前記第4端子対が通過端子対となるM(Mは2以上の整数)個の結合線路型カプラと、
前記誘電体基板の裏面側に配置される第1金属壁、
前記誘電体基板の表面側に配置される第2金属壁、
前記くり貫き部の内周側面側に配置され、前記くり貫き部を貫通するとともに、前記第1金属壁および前記第2金属壁と電気的に接続される第3金属壁、並びに
前記誘電体基板の外周側面側に配置され、前記第1金属壁および前記第2金属壁と電気的に接続される第4金属壁
により構成され、前記誘電体基板を内部に封入する空洞を有する金属ケースと、
前記第1金属壁、前記第2金属壁、前記第3金属壁および前記第4金属壁の少なくとも1つの壁面に形成され、前記第1端子対または前記第2端子対からの信号を外部に取り出す信号取り出し部と、を備え、
前記M個の結合線路型カプラは、任意の結合線路型カプラの前記第3端子対が隣接する結合線路型カプラの前記第4端子対と接続されて、前記くり貫き部を囲むように環状に配置され、かつ
前記M個の結合線路型カプラは、少なくとも2種類以上の結合線路が直列に接続された多段結合線路、および信号線導体形状が信号伝送方向に対して連続的に変化するテーパ結合線路の何れか一方により構成される
ことを特徴とする電力分配合成回路。 A dielectric substrate having a cut-through portion penetrating from the front surface toward the back surface;
A ground conductor formed on a surface layer or a surface layer and an inner layer of the dielectric substrate;
A signal line conductor formed on at least one of a surface layer and an inner layer of the dielectric substrate;
When constituted by the ground conductor and the signal line conductor, and having a first terminal pair, a second terminal pair, a third terminal pair, and a fourth terminal pair, and the first terminal pair is an input terminal pair, M (M is an integer of 2 or more) coupled line type couplers in which the second terminal pair is an isolated terminal pair, the third terminal pair is a coupled terminal pair, and the fourth terminal pair is a passing terminal pair;
A first metal wall disposed on the back side of the dielectric substrate;
A second metal wall disposed on the surface side of the dielectric substrate;
A third metal wall that is disposed on an inner peripheral side surface of the cut-through portion and penetrates the cut-through portion and is electrically connected to the first metal wall and the second metal wall; and the dielectric substrate. A metal case that is disposed on an outer peripheral side surface of the first metal wall and is configured by a fourth metal wall that is electrically connected to the first metal wall and the second metal wall, and having a cavity that encloses the dielectric substrate;
Formed on at least one wall surface of the first metal wall, the second metal wall, the third metal wall, and the fourth metal wall, and extracts a signal from the first terminal pair or the second terminal pair to the outside. A signal extraction unit,
The M coupled-line couplers are annularly connected so that the third terminal pair of an arbitrary coupled-line coupler is connected to the fourth terminal pair of an adjacent coupled-line coupler and surrounds the cut-out portion. And the M coupled line type couplers are a multi-stage coupled line in which at least two types of coupled lines are connected in series, and a taper coupling in which the signal line conductor shape continuously changes in the signal transmission direction. A power distribution and synthesis circuit comprising one of the lines.
前記誘電体基板の外周側面側に延伸して形成された少なくとも1つの第1突起状基板延伸部を有し、
前記突起状基板延伸部の表層および内層の少なくとも一方に、前記第1端子対または前記第2端子対と接続される信号線導体が配置されている
ことを特徴とする請求項1に記載の電力分配合成回路。 The dielectric substrate is
Having at least one first protrusion-shaped substrate extending portion formed by extending on the outer peripheral side surface of the dielectric substrate;
2. The electric power according to claim 1, wherein a signal line conductor connected to the first terminal pair or the second terminal pair is disposed on at least one of a surface layer and an inner layer of the protruding substrate extending portion. Distribution synthesis circuit.
前記第1突起状基板延伸部は、
突起先端部の幅寸法が突起付け根部の幅寸法よりも長く、
前記突起先端部に、前記ネジが貫通するネジ穴が設けられている
ことを特徴とする請求項2に記載の電力分配合成回路。 At least one screw for fixing the dielectric substrate and at least one of the first metal wall and the second metal wall;
The first protruding substrate extending portion is
The width dimension of the protrusion tip is longer than the width dimension of the protrusion root,
The power distribution and synthesis circuit according to claim 2, wherein a screw hole through which the screw passes is provided at the tip of the protrusion.
前記誘電体基板は、
前記M個の結合線路型カプラの、前記くり貫き部の内周側面側または前記誘電体基板の外周側面側に延伸して形成された少なくとも1つの第2突起状基板延伸部を有し、
前記第2突起状基板延伸部に、前記ネジが貫通するネジ穴が設けられている
ことを特徴とする請求項1から請求項3までの何れか1項に記載の電力分配合成回路。 At least one screw for fixing the dielectric substrate and at least one of the first metal wall and the second metal wall;
The dielectric substrate is
The M coupled-line couplers having at least one second protruding substrate extending portion formed by extending to the inner peripheral side surface of the cut-through portion or the outer peripheral side surface side of the dielectric substrate;
4. The power distribution and synthesis circuit according to claim 1, wherein a screw hole through which the screw passes is provided in the second protruding substrate extending portion. 5.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011245648A JP5478585B2 (en) | 2011-11-09 | 2011-11-09 | Power distribution and synthesis circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011245648A JP5478585B2 (en) | 2011-11-09 | 2011-11-09 | Power distribution and synthesis circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013102379A true JP2013102379A (en) | 2013-05-23 |
JP5478585B2 JP5478585B2 (en) | 2014-04-23 |
Family
ID=48622586
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011245648A Active JP5478585B2 (en) | 2011-11-09 | 2011-11-09 | Power distribution and synthesis circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5478585B2 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2608978C1 (en) * | 2015-09-17 | 2017-01-30 | Акционерное общество "Российская корпорация ракетно-космического приборостроения и информационных систем" (АО "Российские космические системы") | Power divider for spacecraft onboard hardware |
CN116826341A (en) * | 2023-08-29 | 2023-09-29 | 四川中久防务科技有限公司 | Waveguide power synthesis network topology and synthesis method thereof |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3737810A (en) * | 1969-05-05 | 1973-06-05 | Radiation Systems Inc | Wideband tem components |
US3996533A (en) * | 1975-07-07 | 1976-12-07 | Lee Chong W | High frequency, multi-throw switch employing hybrid couplers and reflection-type phase shifters |
JPS5834401U (en) * | 1981-08-26 | 1983-03-05 | 日本電気株式会社 | Board mounting structure |
-
2011
- 2011-11-09 JP JP2011245648A patent/JP5478585B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3737810A (en) * | 1969-05-05 | 1973-06-05 | Radiation Systems Inc | Wideband tem components |
US3996533A (en) * | 1975-07-07 | 1976-12-07 | Lee Chong W | High frequency, multi-throw switch employing hybrid couplers and reflection-type phase shifters |
JPS5834401U (en) * | 1981-08-26 | 1983-03-05 | 日本電気株式会社 | Board mounting structure |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2608978C1 (en) * | 2015-09-17 | 2017-01-30 | Акционерное общество "Российская корпорация ракетно-космического приборостроения и информационных систем" (АО "Российские космические системы") | Power divider for spacecraft onboard hardware |
CN116826341A (en) * | 2023-08-29 | 2023-09-29 | 四川中久防务科技有限公司 | Waveguide power synthesis network topology and synthesis method thereof |
CN116826341B (en) * | 2023-08-29 | 2023-12-01 | 四川中久防务科技有限公司 | Waveguide power synthesis network topology and synthesis method thereof |
Also Published As
Publication number | Publication date |
---|---|
JP5478585B2 (en) | 2014-04-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7148765B2 (en) | Waveguide/microstrip line converter with multi-layer waveguide shorting portion | |
JP5688977B2 (en) | Input / output connection structure of dielectric waveguide | |
US9843083B2 (en) | Multi-mode filter having a dielectric resonator mounted on a carrier and surrounded by a trench | |
EP3444892B1 (en) | Power divider/combiner | |
KR20140124155A (en) | Flat type rf crossover structure with characteristic of wideband | |
WO2019064510A1 (en) | High frequency filter | |
JP2008159862A (en) | Package structure of high-frequency electronic component | |
JP5478585B2 (en) | Power distribution and synthesis circuit | |
EP2916384B1 (en) | Semiconductor package and mounting structure thereof | |
JP3891996B2 (en) | Waveguide type waveguide and high frequency module | |
JPH09321501A (en) | Multilayer high frequency circuit board | |
US10594014B2 (en) | Connection structure of high-frequency transmission line | |
WO2020040072A1 (en) | Wiring board, package, and module | |
JP2009171488A (en) | Waveguide connecting structure, waveguide connecting plate, and waveguide converter | |
JP2001044711A (en) | Coaxial circulator and common unit | |
US10594012B2 (en) | Multilayer substrate including plural ground plane layers, where there are fewer ground plane layers in input and output regions than in an intermediate region and a radar device formed therefrom | |
JP6282367B2 (en) | Unbalanced balance converter | |
JP2009004606A (en) | Balun transformer and characteristic adjusting method thereof | |
JP2014216914A (en) | Unbalanced-balanced transducer | |
CN114039183B (en) | Coplanar waveguide-rectangular waveguide converter | |
WO2023042466A1 (en) | Waveguide | |
JP2001196500A (en) | Semiconductor package | |
US20220352613A1 (en) | High-Frequency Package | |
JP2009212309A (en) | Semiconductor package | |
JP2005168072A (en) | Coupled line directional coupler |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130911 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131001 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131115 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140114 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140210 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5478585 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |