JP2013089999A - Optical receiving circuit - Google Patents
Optical receiving circuit Download PDFInfo
- Publication number
- JP2013089999A JP2013089999A JP2011225872A JP2011225872A JP2013089999A JP 2013089999 A JP2013089999 A JP 2013089999A JP 2011225872 A JP2011225872 A JP 2011225872A JP 2011225872 A JP2011225872 A JP 2011225872A JP 2013089999 A JP2013089999 A JP 2013089999A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- voltage signal
- circuit
- output
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
本発明は、光受信回路に関する。 The present invention relates to an optical receiving circuit.
光受信回路として、フォトダイオードから出力された電流信号を電圧信号に変換して増幅する増幅部と、増幅部から出力された電圧信号が入力される第一入力端と、比較基準となる電圧信号が入力される第二入力端と、を有し、第一及び第二入力端に入力された電圧信号を比較して、受信信号として出力する比較部と、を備えているものが知られている（たとえば、特許文献１〜２参照）。 As an optical receiver circuit, an amplifying unit that converts the current signal output from the photodiode into a voltage signal and amplifies the first input terminal to which the voltage signal output from the amplifying unit is input, and a voltage signal that serves as a reference for comparison And a second input terminal to which the first and second input terminals are compared, and a comparison unit that compares the voltage signals input to the first and second input terminals and outputs the received signal is known. (For example, see Patent Documents 1 and 2).
光信号がフォトダイオードに入射してから受信信号が比較部から出力されるまでの遅延時間が極めて短いと共に、パルス幅歪の発生を抑制することが可能な光受信回路を提供することを目的とする。 An object of the present invention is to provide an optical receiver circuit in which the delay time from when an optical signal enters a photodiode until the received signal is output from the comparison unit is extremely short, and generation of pulse width distortion can be suppressed. To do.
本発明に係る光受信回路は、フォトダイオードから出力された電流信号を電圧信号に変換して増幅する増幅部と、増幅部から出力された電圧信号が入力され、該電圧信号を減衰させ、オフセットを付与し、遅延させて出力する信号処理部と、増幅部から出力された電圧信号が入力される第一入力端と、信号処理部から出力された電圧信号が入力される第二入力端と、を有し、第一及び第二入力端に入力された電圧信号を比較して、受信信号として出力する比較部と、を備えていることを特徴とする。 An optical receiver circuit according to the present invention includes an amplifying unit that converts a current signal output from a photodiode into a voltage signal and amplifies it, and a voltage signal output from the amplifying unit is input, attenuates the voltage signal, and offsets A signal processing unit that outputs a delayed signal, a first input terminal to which a voltage signal output from the amplification unit is input, and a second input terminal to which a voltage signal output from the signal processing unit is input And a comparator that compares the voltage signals input to the first and second input terminals and outputs the received signal as a received signal.
本発明に係る光受信回路では、信号処理部が、増幅部から出力された電圧信号を減衰させ、オフセットを付与し、遅延させて出力している。そして、比較部が、増幅部から出力された電圧信号を減衰させ、オフセットを付与し、遅延させた電圧信号に基づいて、受信信号を生成し、出力している。この結果、増幅部から出力された電圧信号の波形の立ち上がり及び立ち下がりが速やかに検出されることとなり、光信号がフォトダイオードに入射してから受信信号が比較部から出力されるまでの遅延時間が極めて短いと共に、パルス幅歪の発生を抑制することができる。 In the optical receiver circuit according to the present invention, the signal processing unit attenuates the voltage signal output from the amplification unit, adds an offset, and outputs the delayed signal. Then, the comparison unit attenuates the voltage signal output from the amplification unit, adds an offset, and generates and outputs a reception signal based on the delayed voltage signal. As a result, the rise and fall of the waveform of the voltage signal output from the amplifying unit is detected quickly, and the delay time from when the optical signal enters the photodiode until the received signal is output from the comparison unit Is extremely short and the occurrence of pulse width distortion can be suppressed.
信号処理部は、入力された電圧信号を減衰するアッテネータ回路と、入力された電圧信号にオフセットを付与するオフセット回路と、入力された電圧信号を遅延させる遅延回路と、を有していてもよい。この場合、信号処理部の構成を簡易に実現することができる。 The signal processing unit may include an attenuator circuit that attenuates the input voltage signal, an offset circuit that adds an offset to the input voltage signal, and a delay circuit that delays the input voltage signal. . In this case, the configuration of the signal processing unit can be easily realized.
アッテネータ回路は、第一入力端に接続される第一信号線と第二入力端に接続される第二信号線との間に挿入された第一抵抗素子と、第二信号線に挿入された第二抵抗素子と、を含み、オフセット回路は、第一抵抗素子と、第二抵抗素子と、第二信号線に接続された定電流源と、を含んでいてもよい。この場合、アッテネータ回路及びオフセット回路の構成を簡易且つ低コストにて実現することができる。 The attenuator circuit is inserted between the first signal line connected to the first input terminal and the second signal line connected to the second input terminal, and the second signal line. The offset circuit may include a first resistance element, a second resistance element, and a constant current source connected to the second signal line. In this case, the configuration of the attenuator circuit and the offset circuit can be realized easily and at low cost.
信号処理部は、抵抗素子と容量素子とを含むＲＣ積分回路を更に有していてもよい。この場合、増幅部から出力された電圧信号にリンギングが発生している場合でも、増幅部から出力された電圧信号の波形をＲＣ積分回路で鈍らせることにより、信号処理部から出力された電圧信号の波形におれるリンギングの発生が抑制されることとなる。これにより、リンギングの発生が抑制された電圧信号に基づいて、受信信号を生成、出力することができる。 The signal processing unit may further include an RC integration circuit including a resistance element and a capacitance element. In this case, even when ringing occurs in the voltage signal output from the amplification unit, the voltage signal output from the signal processing unit can be obtained by dulling the waveform of the voltage signal output from the amplification unit by the RC integration circuit. The occurrence of ringing in the waveform is suppressed. As a result, a reception signal can be generated and output based on the voltage signal in which the occurrence of ringing is suppressed.
アッテネータ回路は、第一入力端に接続される第一信号線と第二入力端に接続される第二信号線との間に挿入された第一抵抗素子と、第二信号線に挿入された第二抵抗素子と、を含み、オフセット回路は、上記第一抵抗素子と、上記第二抵抗素子と、第二信号線に接続された定電流源と、を含み、ＲＣ積分回路は、抵抗素子として上記第一抵抗素子と上記第二抵抗素子とを含み、容量素子が第二信号線に接続されていてもよい。この場合、ＲＣ積分回路の構成を簡易且つ低コストにて実現することができる。 The attenuator circuit is inserted between the first signal line connected to the first input terminal and the second signal line connected to the second input terminal, and the second signal line. And the offset circuit includes the first resistance element, the second resistance element, and a constant current source connected to the second signal line, and the RC integration circuit includes the resistance element. The first resistive element and the second resistive element may be included, and the capacitive element may be connected to the second signal line. In this case, the configuration of the RC integration circuit can be realized easily and at low cost.
光信号がフォトダイオードに入射してから受信信号が比較部から出力されるまでの遅延時間が極めて短いと共に、パルス幅歪の発生を抑制することが可能な光受信回路を提供することができる。 It is possible to provide an optical receiver circuit in which the delay time from when an optical signal enters a photodiode until the received signal is output from the comparison unit is extremely short, and generation of pulse width distortion can be suppressed.
以下、添付図面を参照して、本発明の好適な実施形態について詳細に説明する。なお、説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。 Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. In the description, the same reference numerals are used for the same elements or elements having the same function, and redundant description is omitted.
まず、図１を参照して、本実施形態に係る光受信回路１の構成について説明する。図１は、本実施形態に係る光受信回路を示すブロック図である。 First, the configuration of the optical receiver circuit 1 according to the present embodiment will be described with reference to FIG. FIG. 1 is a block diagram showing an optical receiver circuit according to this embodiment.
光受信回路１は、フォトダイオードＰＤ、増幅部ＡＭＰ、バッファ部ＢＵＦ、信号処理部ＳＰ、及び比較部ＣＯＭＰを備えている。光受信回路１は、たとえば、バースト信号を媒体とする光通信に用いられる光受信回路であって、光中継器に用いることができる。 The optical receiver circuit 1 includes a photodiode PD, an amplification unit AMP, a buffer unit BUF, a signal processing unit SP, and a comparison unit COMP. The optical receiver circuit 1 is, for example, an optical receiver circuit used for optical communication using a burst signal as a medium, and can be used for an optical repeater.
フォトダイオードＰＤは、光信号Ｐｉｎが入力されると、光信号Ｐｉｎに対応した電流信号（光電流信号）を生成する。フォトダイオードＰＤは、アノードが固定電位（たとえば、グラウンド）に接続されている。フォトダイオードＰＤのカソードは、増幅部ＡＭＰに接続されている。したがって、フォトダイオードから出力された電流信号は、増幅部ＡＭＰに入力される。 The photodiode PD, the optical signal P in is input, generates a current signal corresponding to the optical signal P in (photocurrent signal). The photodiode PD has an anode connected to a fixed potential (for example, ground). The cathode of the photodiode PD is connected to the amplification unit AMP. Therefore, the current signal output from the photodiode is input to the amplifying unit AMP.
増幅部ＡＭＰは、フォトダイオードＰＤから出力された電流信号を電圧信号に変換して増幅する。増幅部ＡＭＰの出力端は、バッファ部ＢＵＦの入力端に接続されている。バッファ部ＢＵＦは、増幅部から出力された電圧信号が入力され、当該電圧信号を増幅して出力する。バッファ部ＢＵＦの出力端には、信号線ＳＬが接続されている。信号線ＳＬは、バッファ部ＢＵＦの後段において、第一信号線ＳＬ１と、第二信号線ＳＬ２と、に分岐されている。 The amplifier AMP converts the current signal output from the photodiode PD into a voltage signal and amplifies it. The output end of the amplifying unit AMP is connected to the input end of the buffer unit BUF. The buffer unit BUF receives the voltage signal output from the amplification unit, amplifies the voltage signal, and outputs the amplified voltage signal. A signal line SL is connected to the output end of the buffer unit BUF. The signal line SL is branched into a first signal line SL1 and a second signal line SL2 in the subsequent stage of the buffer unit BUF.
比較部ＣＯＭＰは、第一信号線ＳＬ１が接続される第一入力端ＣＯＭＰ１と、第二信号線ＳＬ２が接続される第二入力端ＣＯＭＰ２と、を有している。比較部ＣＯＭＰは、第一入力端ＣＯＭＰ１と第二入力端ＣＯＭＰ２とに入力された電圧信号を比較して、図２に示されるような電圧信号を受信信号として出力する。第一入力端ＣＯＭＰ１には、増幅部ＡＭＰから出力された電圧信号が、バッファ部ＢＵＦと第一信号線ＳＬ１とを介して、入力される。 The comparison unit COMP has a first input terminal COMP1 to which the first signal line SL1 is connected and a second input terminal COMP2 to which the second signal line SL2 is connected. The comparison unit COMP compares the voltage signals input to the first input terminal COMP1 and the second input terminal COMP2, and outputs a voltage signal as shown in FIG. 2 as a reception signal. The voltage signal output from the amplification unit AMP is input to the first input terminal COMP1 via the buffer unit BUF and the first signal line SL1.
信号処理部ＳＰは、第二信号線ＳＬ２に挿入されている。信号処理部ＳＰは、入力された電圧信号を減衰させ、オフセットを付与し、遅延させて出力する。具体的には、信号処理部ＳＰは、入力された電圧信号を減衰するアッテネータ回路ＡＴＴと、入力された電圧信号にオフセットを付与するオフセット回路ＯＳと、入力された電圧信号を遅延させる遅延回路ＤＬと、を有している。 The signal processing unit SP is inserted into the second signal line SL2. The signal processing unit SP attenuates the input voltage signal, gives an offset, and outputs the delayed signal. Specifically, the signal processing unit SP includes an attenuator circuit ATT that attenuates the input voltage signal, an offset circuit OS that applies an offset to the input voltage signal, and a delay circuit DL that delays the input voltage signal. And have.
信号処理部ＳＰは、増幅部ＡＭＰから出力された電圧信号が、バッファ部ＢＵＦと第二信号線ＳＬ２とを介して、入力される。したがって、信号処理部ＳＰは、アッテネータ回路ＡＴＴ、オフセット回路ＯＳ、及び遅延回路ＤＬの機能により、増幅部ＡＭＰから出力された電圧信号を減衰させ、オフセットを付与し、遅延させて出力することとなる。 The signal processing unit SP receives the voltage signal output from the amplification unit AMP via the buffer unit BUF and the second signal line SL2. Therefore, the signal processing unit SP attenuates the voltage signal output from the amplifying unit AMP by the functions of the attenuator circuit ATT, the offset circuit OS, and the delay circuit DL, gives an offset, and outputs the delayed signal. .
第二入力端ＣＯＭＰ２には、信号処理部ＳＰから出力された電圧信号が、第二信号線ＳＬ２を介して、入力される。したがって、比較部ＣＯＭＰは、増幅部ＡＭＰからバッファ部ＢＵＦと第一信号線ＳＬ１とを介して入力された電圧信号と、信号処理部ＳＰから第二信号線ＳＬ２を介して入力された電圧信号を比較する。 The voltage signal output from the signal processing unit SP is input to the second input terminal COMP2 via the second signal line SL2. Therefore, the comparison unit COMP receives the voltage signal input from the amplification unit AMP via the buffer unit BUF and the first signal line SL1, and the voltage signal input from the signal processing unit SP via the second signal line SL2. Compare.
続いて、図２を参照して、光受信回路１の動作について説明する。図２は、光信号及び各種電圧信号の波形を示す線図である。 Next, the operation of the optical receiver circuit 1 will be described with reference to FIG. FIG. 2 is a diagram showing waveforms of optical signals and various voltage signals.
図２の（ａ）に示されるような光信号ＰｉｎがフォトダイオードＰＤに入力されると、フォトダイオードＰＤは、光信号Ｐｉｎに対応した電流信号を生成し、増幅部ＡＭＰに出力する。 When the light signal P in, as shown in FIG. 2 (a) is input to the photodiode PD, the photodiode PD generates a current signal corresponding to the optical signal P in, and outputs to the amplifier AMP.
増幅部ＡＭＰは、フォトダイオードＰＤから出力された電流信号に対応した電圧信号を生成し、バッファ部ＢＵＦと第一信号線ＳＬ１とを介して、比較部ＣＯＭＰに出力する。増幅部ＡＭＰから出力されて、第一入力端ＣＯＭＰ１に入力される電圧信号ＶＳ１の波形は、図２の（ｂ）に示されるように、フォトダイオードＰＤが有する容量成分や増幅部ＡＭＰの特性などの要因により、光信号Ｐｉｎの波形に比して、鈍った形状を呈している。 The amplification unit AMP generates a voltage signal corresponding to the current signal output from the photodiode PD, and outputs the voltage signal to the comparison unit COMP via the buffer unit BUF and the first signal line SL1. The waveform of the voltage signal VS1 output from the amplifying unit AMP and input to the first input terminal COMP1, as shown in FIG. 2B, the capacitance component of the photodiode PD, the characteristics of the amplifying unit AMP, etc. the factors, as compared with the waveform of the optical signal P in, and has a blunt shape.
増幅部ＡＭＰは、生成した電圧信号を、バッファ部ＢＵＦと第二信号線ＳＬ２とを介して、信号処理部ＳＰにも出力する。信号処理部ＳＰは、増幅部ＡＭＰ（バッファ部ＢＵＦ）から出力された電圧信号を、上述したように、減衰させ、オフセットを付与し、遅延させた電圧信号を生成し、第二信号線ＳＬ２を介して、比較部ＣＯＭＰに出力する。信号処理部ＳＰは、具体的には、図２の（ｃ）に示されるように、アッテネータ回路ＡＴＴにより減衰され、図２の（ｄ）に示されるように、オフセット回路ＯＳによりオフセットが付与され、図２の（ｅ）示されるように、遅延回路ＤＬにより遅延させる。信号処理部ＳＰから出力されて、第二入力端ＣＯＭＰ２に入力される電圧信号ＶＳ２の波形は、図２の（ｅ）に示されるように、電圧信号ＶＳ１の波形に比して、減衰し、オフセットが付与され、遅延した形状を呈している。 The amplifying unit AMP also outputs the generated voltage signal to the signal processing unit SP via the buffer unit BUF and the second signal line SL2. As described above, the signal processing unit SP attenuates the voltage signal output from the amplification unit AMP (buffer unit BUF), adds an offset, generates a delayed voltage signal, and generates a second signal line SL2. To the comparator COMP. Specifically, the signal processing unit SP is attenuated by an attenuator circuit ATT as shown in FIG. 2C, and an offset is given by an offset circuit OS as shown in FIG. 2D. As shown in FIG. 2E, the delay circuit DL delays the signal. The waveform of the voltage signal VS2 output from the signal processing unit SP and input to the second input terminal COMP2 is attenuated as compared with the waveform of the voltage signal VS1, as shown in FIG. An offset is given and it has a delayed shape.
比較部ＣＯＭＰは、電圧信号ＶＳ１と電圧信号ＶＳ２とに基づいて、図２の（ｆ）に示されるような電圧信号ＶＳ３を生成し、受信信号として出力する。電圧信号ＶＳ３の波形は、電圧信号ＶＳ１＞電圧信号ＶＳ２となった時点で立ち上がり、電圧信号ＶＳ１＞電圧信号ＶＳ２となっている間は所定の値を維持し、電圧信号ＶＳ１＜電圧信号ＶＳ２となった時点で立ち下がる形状を呈している。 The comparison unit COMP generates a voltage signal VS3 as shown in (f) of FIG. 2 based on the voltage signal VS1 and the voltage signal VS2, and outputs it as a reception signal. The waveform of the voltage signal VS3 rises when the voltage signal VS1> the voltage signal VS2, and maintains a predetermined value while the voltage signal VS1> the voltage signal VS2, and the voltage signal VS1 <the voltage signal VS2. It has a shape that falls at the moment.
次に、従来の光受信回路が抱える課題、及び、本実施形態の光受信回路１の作用効果について説明する。 Next, the problems of the conventional optical receiver circuit and the operation and effect of the optical receiver circuit 1 of the present embodiment will be described.
図３は、従来の光受信回路の一例を示すブロック図である。図３に示された光受信回路は、所定の固定電位を有する電圧信号ＶＳＴＨ１を第二入力端ＣＯＭＰ２に出力する信号出力部１０１を備えている。図３に示された光受信回路では、比較部ＣＯＭＰが、電圧信号ＶＳ１と電圧信号ＶＳＴＨ１とに基づいて、電圧信号を生成し、受信信号として出力する。
FIG. 3 is a block diagram showing an example of a conventional optical receiving circuit. The optical receiver circuit shown in FIG. 3 includes a
図３に示された光受信回路では、光信号Ｐｉｎが、図４に示されるように、広いダイナミックレンジを有している光信号である場合、以下の問題点が生じる懼れがある。すなわち、電圧信号ＶＳＴＨ１は、弱い光信号Ｐｉｎの大きさに応じて設定される必要があるため、図４に示されるように、強い光信号Ｐｉｎと弱い光信号Ｐｉｎとで、比較部ＣＯＭＰから出力される電圧信号のパルス幅が変化し、パルス幅歪が生じることとなる。 In the optical receiving circuit shown in Figure 3, the optical signal P in is, as shown in FIG. 4, when an optical signal having a wide dynamic range, there is a Re懼the following problems arise. That is, the voltage signal VS TH1, it is necessary to be set according to the size of the weak light signal P in, as shown in FIG. 4, in a strong light signal P in the weak light signal P in, comparison The pulse width of the voltage signal output from the unit COMP changes, and pulse width distortion occurs.
図５は、従来の光受信回路の一例を示すブロック図である。図５に示された光受信回路は、第一入力端ＣＯＭＰ１に入力される電圧信号ＶＳ１のピーク値を検出し、当該ピーク値に対応した電圧信号ＶＳＴＨ２を第二入力端ＣＯＭＰ２に出力する信号出力部１０３を備えている。図５に示された光受信回路では、比較部ＣＯＭＰが、電圧信号ＶＳ１と電圧信号ＶＳＴＨ２とに基づいて、電圧信号を生成し、受信信号として出力する。
FIG. 5 is a block diagram showing an example of a conventional optical receiving circuit. The optical receiving circuit shown in FIG. 5 detects a peak value of the voltage signal VS1 input to the first input terminal COMP1, and outputs a voltage signal VS TH2 corresponding to the peak value to the second input terminal COMP2. An
図５に示された光受信回路では、電圧信号ＶＳ１のピーク値を検出するまでに時間が必要となるため、図６に示されるように、電圧信号ＶＳＴＨ２が安定した値となるまでに時間がかかってしまう。このため、電圧信号ＶＳＴＨ２が安定した値となるまでの間に、パルス幅歪が生じる懼れがある。 In the optical receiving circuit shown in FIG. 5, time is required until the peak value of the voltage signal VS1 is detected. Therefore, as shown in FIG. 6, time is required until the voltage signal VS TH2 becomes a stable value. It will take. Therefore, pulse width distortion may occur until the voltage signal VS TH2 reaches a stable value.
図７は、従来の光受信回路の一例を示すブロック図である。図７に示された光受信回路は、第一入力端ＣＯＭＰ１に入力される電圧信号ＶＳ１を減衰させ、オフセットを付与し、波形を鈍らせた電圧信号ＶＳＴＨ３を第二入力端ＣＯＭＰ２に出力する信号出力部１０５を備えている。図７に示された光受信回路では、比較部ＣＯＭＰが、電圧信号ＶＳ１と電圧信号ＶＳＴＨ３とに基づいて、電圧信号を生成し、受信信号として出力する。
FIG. 7 is a block diagram showing an example of a conventional optical receiver circuit. The optical receiver circuit shown in FIG. 7 attenuates the voltage signal VS1 input to the first input terminal COMP1, adds an offset, and outputs the voltage signal VS TH3 having a blunt waveform to the second input terminal COMP2. A
図７に示された光受信回路では、一般に、波形を鈍らせるためにＲＣ積分回路が用いられるが、電圧信号ＶＳ１と電圧信号ＶＳＴＨ３とのそれぞれの波形の立ち上がりの際に、波形が重ならないように、ＲＣ積分回路の時定数を大きく設定する必要がある。このため、光信号Ｐｉｎが、図８に示されるように、通信速度が速い信号である場合、電圧信号ＶＳＴＨ３が十分に立ち上がる前に、電圧信号ＶＳ１の立ち下がりと交差し、パルス幅歪が生じる懼れがある。 In the optical receiving circuit shown in FIG. 7, an RC integration circuit is generally used to blunt the waveforms, but the waveforms do not overlap at the rise of the respective waveforms of the voltage signal VS1 and the voltage signal VS TH3. Thus, it is necessary to set a large time constant of the RC integration circuit. Therefore, as the light signal P in is shown in Figure 8, when the communication speed is fast signals, before the voltage signal VS TH3 rises sufficiently, intersects the fall of the voltage signals VS1, pulse width distortion There is a drought that occurs.
図９は、従来の光受信回路の一例を示すブロック図である。図９に示された光受信回路は、信号出力部１０３と、第一入力端ＣＯＭＰ１に入力される電圧信号ＶＳ１を遅延させる遅延回路１０７と、を備えている。図９に示された光受信回路では、比較部ＣＯＭＰが、遅延された電圧信号ＶＳ１と電圧信号ＶＳＴＨ２とに基づいて、電圧信号を生成し、受信信号として出力する。
FIG. 9 is a block diagram showing an example of a conventional optical receiving circuit. The optical receiving circuit shown in FIG. 9 includes a
図９に示された光受信回路では、電圧信号ＶＳ１が遅延されている。このため、図１０に示されるように、比較部ＣＯＭＰから出力される電圧信号ＶＳ３が遅延されることとなる。 In the optical receiver circuit shown in FIG. 9, the voltage signal VS1 is delayed. For this reason, as shown in FIG. 10, the voltage signal VS3 output from the comparator COMP is delayed.
これに対して、本実施形態の光受信回路１では、信号処理部ＳＰが、増幅部ＡＭＰから出力された電圧信号ＶＳ１を減衰させ、オフセットを付与し、遅延させて、電圧信号ＶＳ２として出力している。そして、比較部ＣＯＭＰが、電圧信号ＶＳ１と電圧信号ＶＳ２とに基づいて、受信信号を生成し、出力している。この結果、増幅部ＡＭＰから出力された電圧信号ＶＳ１の波形の立ち上がり及び立ち下がりが速やかに検出されることとなり、光信号Ｐｉｎがフォトダイオードに入射してから受信信号が比較部ＣＯＭＰから出力されるまでの遅延時間が極めて短いと共に、パルス幅歪の発生を抑制することができる。 On the other hand, in the optical receiver circuit 1 of the present embodiment, the signal processing unit SP attenuates the voltage signal VS1 output from the amplification unit AMP, adds an offset, delays it, and outputs it as the voltage signal VS2. ing. Then, the comparison unit COMP generates and outputs a reception signal based on the voltage signal VS1 and the voltage signal VS2. As a result, the rise and fall of the waveform of the voltage signal VS1 outputted from the amplifier AMP becomes to be detected promptly, the optical signal P in is the received signal from entering the photodiode is output from the comparator COMP The delay time until the start is extremely short, and the generation of pulse width distortion can be suppressed.
本実施形態では、信号処理部ＳＰが、アッテネータ回路ＡＴＴと、オフセット回路ＯＳと、遅延回路ＤＬと、を有している。これにより、信号処理部ＳＰの構成を簡易に実現することができる。 In the present embodiment, the signal processing unit SP includes an attenuator circuit ATT, an offset circuit OS, and a delay circuit DL. Thereby, the structure of signal processing part SP is easily realizable.
続いて、図１１を参照して、本実施形態の変形例に係る光受信回路１の構成について説明する。図１１は、本実施形態の変形例に係る光受信回路を示すブロック図である。 Next, a configuration of the optical receiver circuit 1 according to a modification of the present embodiment will be described with reference to FIG. FIG. 11 is a block diagram showing an optical receiver circuit according to a modification of the present embodiment.
図１１に示された光受信回路１は、図１に示された光受信回路１と同じく、フォトダイオードＰＤ、増幅部ＡＭＰ、バッファ部ＢＵＦ、信号処理部ＳＰ、及び比較部ＣＯＭＰを備えている。信号処理部ＳＰは、ＲＣ積分回路ＩＮＴを更に有している。ＲＣ積分回路ＩＮＴは、抵抗素子と容量素子とを含んでおり、オフセット回路ＯＳと遅延回路ＤＬとの間に挿入されている。 The optical receiver circuit 1 shown in FIG. 11 includes a photodiode PD, an amplification unit AMP, a buffer unit BUF, a signal processing unit SP, and a comparison unit COMP, similar to the optical receiver circuit 1 shown in FIG. . The signal processing unit SP further includes an RC integration circuit INT. The RC integration circuit INT includes a resistance element and a capacitance element, and is inserted between the offset circuit OS and the delay circuit DL.
図１１に示された変形例では、図１２に示されるように、電圧信号ＶＳ１にリンギングが発生している場合でも、増幅部ＡＭＰから出力された電圧信号ＶＳ１の波形をＲＣ積分回路ＩＮＴで鈍らせることにより、電圧信号ＶＳ２の波形におれるリンギングの発生が抑制されることとなる。これにより、比較部ＣＯＭＰは、リンギングの発生が抑制された電圧信号ＶＳ２に基づいて、受信信号を生成、出力することができる。 In the modification shown in FIG. 11, as shown in FIG. 12, even when ringing occurs in the voltage signal VS1, the waveform of the voltage signal VS1 output from the amplifier AMP is blunted by the RC integration circuit INT. As a result, the occurrence of ringing in the waveform of the voltage signal VS2 is suppressed. Accordingly, the comparison unit COMP can generate and output a reception signal based on the voltage signal VS2 in which occurrence of ringing is suppressed.
続いて、図１３を参照して、本実施形態の変形例に係る光受信回路１の構成について説明する。図１３は、本実施形態の変形例に係る光受信回路を示す回路図である。 Next, the configuration of the optical receiver circuit 1 according to a modification of the present embodiment will be described with reference to FIG. FIG. 13 is a circuit diagram showing an optical receiver circuit according to a modification of the present embodiment.
図１３に示された光受信回路１は、図１に示された光受信回路１と同じく、フォトダイオードＰＤ、増幅部ＡＭＰ、バッファ部ＢＵＦ、信号処理部ＳＰ、及び比較部ＣＯＭＰを備えている。信号処理部ＳＰは、アッテネータ回路ＡＴＴと、オフセット回路ＯＳと、遅延回路ＤＬと、ＲＣ積分回路ＩＮＴと、を有している。 Similar to the optical receiver circuit 1 shown in FIG. 1, the optical receiver circuit 1 shown in FIG. 13 includes a photodiode PD, an amplifier AMP, a buffer unit BUF, a signal processor SP, and a comparator COMP. . The signal processing unit SP includes an attenuator circuit ATT, an offset circuit OS, a delay circuit DL, and an RC integration circuit INT.
増幅部ＡＭＰは、前置増幅器ＡＭＰ１と、主増幅器ＡＭＰ２と、を有している。増幅部ＡＭＰは、電圧信号として、差動正相信号と差動逆相信号とを出力する。増幅部ＡＭＰの後段には、中点出力回路ＭＯが挿入されている。中点出力回路ＭＯは、直列接続され且つ抵抗値が同じである一対の抵抗素子Ｒ１，Ｒ２を含んでおり、差動正相信号と差動逆相信号との中点を電圧信号として出力する。中点出力回路ＭＯの後段にも、バッファ部ＢＵＦが配置されている。 The amplifier AMP has a preamplifier AMP1 and a main amplifier AMP2. The amplifier AMP outputs a differential positive phase signal and a differential negative phase signal as voltage signals. A midpoint output circuit MO is inserted after the amplifying unit AMP. The midpoint output circuit MO includes a pair of resistance elements R1 and R2 connected in series and having the same resistance value, and outputs the midpoint of the differential positive phase signal and the differential negative phase signal as a voltage signal. . A buffer unit BUF is also arranged after the midpoint output circuit MO.
アッテネータ回路ＡＴＴは、第一信号線ＳＬ１と第二信号線ＳＬ２との間に挿入された抵抗素子Ｒ４と、第二信号線ＳＬ２に挿入された抵抗素子Ｒ３と、を含んでいる。アッテネータ回路ＡＴＴでの減衰比は、抵抗素子Ｒ３と抵抗素子Ｒ４と抵抗値の比率により設定される。 The attenuator circuit ATT includes a resistance element R4 inserted between the first signal line SL1 and the second signal line SL2, and a resistance element R3 inserted into the second signal line SL2. The attenuation ratio in the attenuator circuit ATT is set by the ratio of the resistance element R3, the resistance element R4, and the resistance value.
オフセット回路ＯＳは、抵抗素子Ｒ４と、抵抗素子Ｒ３と、第二信号線ＳＬ２に接続された定電流源ＩＤＣと、を含んでいる。オフセット回路ＯＳでのオフセットの量は、定電流源ＩＤＣの出力電流値と、抵抗素子Ｒ３と抵抗素子Ｒ４と抵抗値の比率と、により設定される。 The offset circuit OS includes a resistance element R4, a resistance element R3, and a constant current source IDC connected to the second signal line SL2. The amount of offset in the offset circuit OS is set by the output current value of the constant current source IDC and the ratio of the resistance element R3, the resistance element R4, and the resistance value.
ＲＣ積分回路ＩＮＴは、抵抗素子Ｒ４と、抵抗素子Ｒ３と、第二信号線ＳＬ２に接続された容量素子Ｃ１と、を含んでいる。ＲＣ積分回路ＩＮＴでの時定数は、容量素子Ｃ１の容量値と、抵抗素子Ｒ４の抵抗値と、抵抗素子Ｒ３の抵抗値と、により設定される。 The RC integration circuit INT includes a resistive element R4, a resistive element R3, and a capacitive element C1 connected to the second signal line SL2. The time constant in the RC integration circuit INT is set by the capacitance value of the capacitive element C1, the resistance value of the resistive element R4, and the resistance value of the resistive element R3.
図１３に示された光受信回路１においても、信号処理部ＳＰが備えられていることにより、増幅部ＡＭＰから出力された電圧信号ＶＳ１の波形の立ち上がり及び立ち下がりが速やかに検出されることとなり、光信号Ｐｉｎがフォトダイオードに入射してから受信信号が比較部ＣＯＭＰから出力されるまでの遅延時間が極めて短いと共に、パルス幅歪の発生を抑制することができる。 In the optical receiver circuit 1 shown in FIG. 13 as well, since the signal processing unit SP is provided, the rise and fall of the waveform of the voltage signal VS1 output from the amplification unit AMP are quickly detected. , the optical signal P in can be suppressed with a very short delay before the received signal is output from the comparator COMP from the incident on the photodiode, the generation of the pulse width distortion.
本変形例では、アッテネータ回路ＡＴＴは、抵抗素子Ｒ４と、抵抗素子Ｒ３と、を含んでいる。このため、アッテネータ回路ＡＴＴの構成を簡易且つ低コストにて実現することができる。オフセット回路ＯＳは、抵抗素子Ｒ４と、抵抗素子Ｒ３と、定電流源ＩＤＣと、を含んでいる。これにより、オフセット回路ＯＳの構成を簡易且つ低コストにて実現することができる。 In this modification, the attenuator circuit ATT includes a resistance element R4 and a resistance element R3. For this reason, the configuration of the attenuator circuit ATT can be realized easily and at low cost. The offset circuit OS includes a resistance element R4, a resistance element R3, and a constant current source IDC. Thereby, the configuration of the offset circuit OS can be realized simply and at low cost.
本変形例でも、信号処理部ＳＰが、抵抗素子Ｒ４と、抵抗素子Ｒ３と、容量素子Ｃ１と、を含むＲＣ積分回路ＩＮＴを有している。これにより、比較部ＣＯＭＰは、リンギングの発生が抑制された電圧信号ＶＳ２に基づいて、受信信号を生成、出力することができる。また、ＲＣ積分回路ＩＮＴの構成を簡易且つ低コストにて実現することができる。 Also in this modification, the signal processing unit SP has an RC integration circuit INT including a resistance element R4, a resistance element R3, and a capacitance element C1. Accordingly, the comparison unit COMP can generate and output a reception signal based on the voltage signal VS2 in which occurrence of ringing is suppressed. In addition, the configuration of the RC integration circuit INT can be realized simply and at low cost.
以上、本発明の好適な実施形態について説明してきたが、本発明は必ずしも上述した実施形態に限定されるものではなく、その要旨を逸脱しない範囲で様々な変更が可能である。 The preferred embodiments of the present invention have been described above. However, the present invention is not necessarily limited to the above-described embodiments, and various modifications can be made without departing from the scope of the present invention.
信号処理部ＳＰにおける、アッテネータ回路ＡＴＴ、オフセット回路ＯＳ、遅延回路ＤＬ、及びＲＣ積分回路ＩＮＴの挿入位置は、上述した実施形態及び変形例に示された位置に限られない。 The insertion positions of the attenuator circuit ATT, offset circuit OS, delay circuit DL, and RC integration circuit INT in the signal processing unit SP are not limited to the positions shown in the above-described embodiments and modifications.
１…光受信回路、ＡＭＰ…増幅部、ＡＴＴ…アッテネータ回路、Ｃ１…容量素子、ＣＯＭＰ…比較部、ＣＯＭＰ１…第一入力端、ＣＯＭＰ２…第二入力端、ＤＬ…遅延回路、ＩＤＣ…定電流源、ＩＮＴ…積分回路、ＯＳ…オフセット回路、ＰＤ…フォトダイオード、Ｒ３，Ｒ４…抵抗素子、ＳＬ１…第一信号線、ＳＬ２…第二信号線、ＳＰ…信号処理部。 DESCRIPTION OF SYMBOLS 1 ... Optical receiver circuit, AMP ... Amplifying part, ATT ... Attenuator circuit, C1 ... Capacitance element, COMP ... Comparator, COMP1 ... First input terminal, COMP2 ... Second input terminal, DL ... Delay circuit, IDC ... Constant current source , INT ... integration circuit, OS ... offset circuit, PD ... photodiode, R3, R4 ... resistance element, SL1 ... first signal line, SL2 ... second signal line, SP ... signal processing unit.
Claims (5)
前記増幅部から出力された電圧信号が入力され、該電圧信号を減衰させ、オフセットを付与し、遅延させて出力する信号処理部と、
前記増幅部から出力された電圧信号が入力される第一入力端と、前記信号処理部から出力された電圧信号が入力される第二入力端と、を有し、前記第一及び第二入力端に入力された電圧信号を比較して、受信信号として出力する比較部と、を備えていることを特徴とする光受信回路。 An amplifying unit that converts the current signal output from the photodiode into a voltage signal and amplifies it;
A signal processing unit that receives the voltage signal output from the amplification unit, attenuates the voltage signal, adds an offset, and outputs the signal after delaying;
A first input terminal to which the voltage signal output from the amplification unit is input; and a second input terminal to which the voltage signal output from the signal processing unit is input. An optical receiving circuit comprising: a comparing unit that compares a voltage signal input to an end and outputs the signal as a received signal.
前記オフセット回路は、前記第一抵抗素子と、前記第二抵抗素子と、前記第二信号線に接続された定電流源と、を含んでいることを特徴とする請求項２に記載の光受信回路。 The attenuator circuit includes a first resistance element inserted between a first signal line connected to the first input terminal and a second signal line connected to the second input terminal, and the second signal line. A second resistance element inserted into
3. The optical receiver according to claim 2, wherein the offset circuit includes the first resistance element, the second resistance element, and a constant current source connected to the second signal line. 4. circuit.
前記オフセット回路は、前記第一抵抗素子と、前記第二抵抗素子と、前記第二信号線に接続された定電流源と、を含み、
前記ＲＣ積分回路は、前記抵抗素子として前記第一抵抗素子と前記第二抵抗素子とを含み、前記容量素子が前記第二信号線に接続されていることを特徴とする請求項４に記載の光受信回路。 The attenuator circuit includes a first resistance element inserted between a first signal line connected to the first input terminal and a second signal line connected to the second input terminal, and the second signal line. A second resistance element inserted into
The offset circuit includes the first resistance element, the second resistance element, and a constant current source connected to the second signal line,
The RC integration circuit includes the first resistance element and the second resistance element as the resistance elements, and the capacitive element is connected to the second signal line. Optical receiver circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011225872A JP2013089999A (en) | 2011-10-13 | 2011-10-13 | Optical receiving circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011225872A JP2013089999A (en) | 2011-10-13 | 2011-10-13 | Optical receiving circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2013089999A true JP2013089999A (en) | 2013-05-13 |
Family
ID=48533535
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011225872A Pending JP2013089999A (en) | 2011-10-13 | 2011-10-13 | Optical receiving circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2013089999A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9905538B2 (en) | 2013-10-16 | 2018-02-27 | Samsung Electronics Co., Ltd. | Chip-stacked semiconductor package and method of manufacturing the same |
Citations (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58215837A (en) * | 1982-06-09 | 1983-12-15 | Toshiba Corp | Optical receiving circuit |
| JPS6369336A (en) * | 1986-09-11 | 1988-03-29 | Mitsubishi Rayon Co Ltd | Optical reception circuit |
| JPS6373743A (en) * | 1986-09-16 | 1988-04-04 | Furukawa Electric Co Ltd:The | Digital optical link photodetection circuit |
| JPH03110920A (en) * | 1989-09-13 | 1991-05-10 | Hewlett Packard Co <Hp> | Optical isolator |
| JPH04358443A (en) * | 1991-06-05 | 1992-12-11 | Toshiba Corp | Optical receiver |
| JPH06224711A (en) * | 1993-01-26 | 1994-08-12 | Matsushita Electric Works Ltd | Digital signal reception circuit |
| JPH0936815A (en) * | 1995-07-25 | 1997-02-07 | Matsushita Electric Ind Co Ltd | Optical receiver |
| JPH0983315A (en) * | 1995-09-19 | 1997-03-28 | Fujitsu Ltd | Semiconductor integrated circuit device |
| JPH09219679A (en) * | 1996-02-09 | 1997-08-19 | Sharp Corp | Optical signal receiver |
| JP2004260230A (en) * | 2003-02-24 | 2004-09-16 | Nec Kansai Ltd | Photoelectric current / voltage conversion circuit |
| JP2004312486A (en) * | 2003-04-09 | 2004-11-04 | Nec Kansai Ltd | Photocurrent/voltage conversion circuit |
| JP2005072925A (en) * | 2003-08-25 | 2005-03-17 | Nec Kansai Ltd | Photoelectric current and voltage converting circuit |
| JP2008236392A (en) * | 2007-03-20 | 2008-10-02 | Toshiba Corp | Optical receiving circuit |
| JP2009044228A (en) * | 2007-08-06 | 2009-02-26 | Ntt Electornics Corp | Optical receiving circuit |
-
2011
- 2011-10-13 JP JP2011225872A patent/JP2013089999A/en active Pending
Patent Citations (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58215837A (en) * | 1982-06-09 | 1983-12-15 | Toshiba Corp | Optical receiving circuit |
| JPS6369336A (en) * | 1986-09-11 | 1988-03-29 | Mitsubishi Rayon Co Ltd | Optical reception circuit |
| JPS6373743A (en) * | 1986-09-16 | 1988-04-04 | Furukawa Electric Co Ltd:The | Digital optical link photodetection circuit |
| JPH03110920A (en) * | 1989-09-13 | 1991-05-10 | Hewlett Packard Co <Hp> | Optical isolator |
| JPH04358443A (en) * | 1991-06-05 | 1992-12-11 | Toshiba Corp | Optical receiver |
| JPH06224711A (en) * | 1993-01-26 | 1994-08-12 | Matsushita Electric Works Ltd | Digital signal reception circuit |
| JPH0936815A (en) * | 1995-07-25 | 1997-02-07 | Matsushita Electric Ind Co Ltd | Optical receiver |
| JPH0983315A (en) * | 1995-09-19 | 1997-03-28 | Fujitsu Ltd | Semiconductor integrated circuit device |
| JPH09219679A (en) * | 1996-02-09 | 1997-08-19 | Sharp Corp | Optical signal receiver |
| JP2004260230A (en) * | 2003-02-24 | 2004-09-16 | Nec Kansai Ltd | Photoelectric current / voltage conversion circuit |
| JP2004312486A (en) * | 2003-04-09 | 2004-11-04 | Nec Kansai Ltd | Photocurrent/voltage conversion circuit |
| JP2005072925A (en) * | 2003-08-25 | 2005-03-17 | Nec Kansai Ltd | Photoelectric current and voltage converting circuit |
| JP2008236392A (en) * | 2007-03-20 | 2008-10-02 | Toshiba Corp | Optical receiving circuit |
| JP2009044228A (en) * | 2007-08-06 | 2009-02-26 | Ntt Electornics Corp | Optical receiving circuit |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9905538B2 (en) | 2013-10-16 | 2018-02-27 | Samsung Electronics Co., Ltd. | Chip-stacked semiconductor package and method of manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7787780B2 (en) | Optical signal receiving circuit | |
| JP4261514B2 (en) | Burst head detection circuit | |
| JP2009049488A (en) | Preamplifier circuit | |
| JP2010093353A (en) | Optical receiver | |
| TW200701631A (en) | Dc offset removing circuit of trans-impedance amplifier and automatic gain control trans-impedance amplifier | |
| WO2012144038A1 (en) | Detection device, light receiving device, detection method, and light receiving method | |
| US8144813B2 (en) | Receiving method and receiving circuit | |
| US7787781B2 (en) | Optical receiver reliably detectable loss-of-signal state | |
| JPWO2010029638A1 (en) | Photon detector | |
| KR100841605B1 (en) | Signal amplification circuit and optical receiver | |
| JP2002164855A (en) | Optical reception circuit | |
| US10333472B2 (en) | Optical receiver | |
| JP2006287307A (en) | Photon detection circuit and noise elimination method | |
| JP4576408B2 (en) | Limiter amplifier circuit | |
| JP2013089999A (en) | Optical receiving circuit | |
| JP2006254061A (en) | Burst light receiving circuit | |
| JP2007189294A (en) | System, circuit and method for signal detection, and program | |
| US9140778B2 (en) | Baseband amplifier unit and pulse radar device | |
| JP2016012856A (en) | Optical receiving circuit, optical transceiver, and method for controlling cross point of reception output waveform | |
| WO2020008593A1 (en) | Limiting amplifier circuit | |
| JP2012090261A (en) | Optical receiving circuit | |
| JP2015076801A (en) | Limiter amplifier circuit and driver circuit | |
| JP2010226627A (en) | Burst signal identifier, burst light receiver, burst signal identifying method and burst light receiving method | |
| JP7361062B2 (en) | amplifier circuit | |
| US11005438B2 (en) | Active saturation prevention of pulse-mode transimpedance amplifiers |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140609 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150527 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150602 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150729 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20151208 |