【０００１】
【発明の属する技術分野】
本発明は、受光素子により発生する光電流を電圧に変換し２値信号として出力する光電流・電圧変換回路に関する。
【０００２】
【従来の技術】
ＦＡ関連やホームエレクトロニクス関連等多くの分野で入出力間を電気的に絶縁することを目的として、フォトカプラが使用されている。図４に基本構成を示すように、入力側の発光素子１に電気信号を供給すると、発光素子１から出力側の受光素子２へ光で信号が伝わり、受光素子２から電気信号が出力されるものである。最近では、受光素子２の具体的構成として、受光素子により発生する光電流を電圧に変換し２値信号として出力する光電流・電圧変換回路をＩＣ化した受光ＩＣを設けたフォトカプラ（以下、ＩＣカプラと記す）が使用されてきている。
【０００３】
以下にＩＣカプラに設けられる受光ＩＣの一例について、図５を参照して説明する。図５において、３は受光素子としてのフォトダイオード、４は増幅器、１２は基準電圧回路、１６は比較器で、フォトダイオード３はアノードが接地され、カソードが増幅器４の入力端４ａに接続されている。増幅器４は、入力端４ａと出力端４ｂの間に帰還抵抗１１が接続され、出力端４ｂが比較器１６の２入力のうち一方の入力端に接続されている。比較器１６の他方の入力端は、比較器１６の閾値電圧となる基準電圧Ｖｒｅｆを生成する基準電圧回路１２の出力端に接続されている。
増幅器４は、Ｎｃｈ型ＭＯＳトランジスタ５のソースが接地されドレインと電源電圧端子ＶＤＤとの間に定電流源８が接続され、ドレインと定電流源８との接続点が次段への入力端となる。以下、Ｎｃｈ型ＭＯＳトランジスタ６、定電流源９、Ｎｃｈ型ＭＯＳトランジスタ７、定電流源１０により同様の構成で複数（３段）の増幅段が直流結合され、初段の入力端が増幅器４の入力端４ａとなり、最終段の出力端が増幅器４の出力端４ｂとなっている。尚、ＭＯＳトランジスタ５、６、７および定電流源８、９、１０はそれぞれ同一形状、同一サイズの素子で構成される。
基準電圧回路１２は、オペアンプ１３と、その非反転入力端１３ｂが増幅器４の入力端４ａに接続され、オペアンプ１３の出力端に第１の抵抗１４の一端が接続され、第１の抵抗１４の他端は定電流源１５を介して接地されるとともにオペアンプ１３の反転入力端１３ａに接続されて構成され、反転入力端１３ａに入力される電圧より第１の抵抗１４と定電流源１５で決まるオフセット電圧Ｖｏｓ分高い電圧を基準電圧Ｖｒｅｆとして出力する。ここで、抵抗１４の抵抗値をＲｒｅｆ、定電流源１５の電流値をＩｒｅｆとすると、オフセット電圧Ｖｏｓは、Ｉｒｅｆ×Ｒｒｅｆとなる。
比較器１６は２つの入力信号の電圧関係によって出力がＨレベル（ＶＤＤ）、或いはＬレベル（ＧＮＤ）になるように動作する。例えば、図５で増幅器４の出力端４ｂの電位ＶａがＶａ＞Ｖｒｅｆの場合は出力がＨレベルとなり、Ｖａ＜Ｖｒｅｆ場合は出力がＬレベルとなる。
【０００４】
上記構成の受光ＩＣの動作を説明する。フォトダイオード３に光入力が無い場合は、光電流Ｉｐｄは流れず、初段のＭＯＳトランジスタ５のゲートには定電流源８から供給される電流に応じた電位が発生する。さらに次段のＭＯＳトランジスタ６のゲートにも定電流源９から供給される電流に応じた電位が発生する。さらに次段も同様であり、それぞれのＭＯＳトランジスタ５、６、７および定電流源８、９、１０は同一形状、同一サイズの素子となっているため、各ゲートに発生する電位は同じである。すなわち、増幅器４の入力端４ａと出力端４ｂは同一電位Ｖ０となる。増幅器４の出力端４ｂの電位Ｖａ＝Ｖ０が比較器１６に出力されると、比較器１６において、基準電圧回路１２からの基準電圧Ｖｒｅｆと比較されるが、基準電圧ＶｒｅｆはＶｏよりオフセット電圧Ｖｏｓ分高いため、Ｖａ＜Ｖｒｅｆとなり出力がＬレベルとなる。
【０００５】
フォトダイオード３が光入力されると、その光量に応じた光電流Ｉｐｄが発生し、この光電流Ｉｐｄが帰還抵抗１１に増幅器４の出力端４ｂから入力端４ａの方向に流れ、増幅器４の各ＭＯＳトランジスタ５、６、７の各部電位は、ＭＯＳトランジスタ５のゲート電位が電位Ｖ０より降下し、ＭＯＳトランジスタ５のドレイン電位＝ＭＯＳトランジスタ６のゲート電位が電位Ｖ０より上昇し、ＭＯＳトランジスタ６のドレイン電位＝ＭＯＳトランジスタ７のゲート電位が電位Ｖ０より降下し、ＭＯＳトランジスタ７のドレイン電位が電位Ｖ０より上昇する。この電位の下降および上昇は段を追うに従い順次増幅され、その結果、光電流Ｉｐｄは、帰還抵抗１１の両端に発生する電圧Ｖｒ＝Ｉｐｄ×Ｒｆ（Ｒｆ：帰還抵抗１１の抵抗値）に電圧変換され、出力端４ｂの電位ＶａはＶａ＝Ｖ０＋Ｖｒとなる。この電位Ｖａが増幅器４の出力端４ｂから比較器１６へと出力されると、比較器１６において、基準電圧回路１２からの基準電圧Ｖｒｅｆと比較され、フォトダイオード３への光入力が、ある一定レベル以上であれば、Ｖａ＞Ｖｒｅｆとなり、比較器１６の出力はＨレベルとなる。また、フォトダイオード３への光入力が、ある一定レベル以下であれば、Ｖａ＜Ｖｒｅｆとなり、信号が入っていないものとみなし、比較器１６の出力は前述の光入力が無い場合と同じＬレベルとなる。
【０００６】
上記図５の構成の受光ＩＣの動作を図６の波形図を用いて説明する。まず、図６（ａ）に示すようにフォトダイオード３への光入力レベルに応じた光電流が発生する。光入力レベルが小さい時の光電流をＩ１、これより光入力レベルが大きい時の光電流をＩ２とする。一方、図６（ｂ）に示す増幅器４の入力端４ａの電位は、光電流Ｉｐｄが流れないときは電位Ｖ０であり、光電流Ｉｐｄが流れると電位Ｖ０より僅かに降下するが、光電流Ｉｐｄが大きくなっても増幅器４の出力電圧の（１／増幅度）であるため、電位Ｖ０からの降下が微小となり、厳密には光電流Ｉ１のときの入力端４ａの電位よりも光電流Ｉ２のときの入力端４ａの電位の方が僅かに低いが、その微小差を無視してほぼ同じ大きさとして示している。従って、図６（ｂ）に示すように基準電圧Ｖｒｅｆ は、基準電圧回路１２によって光電流Ｉｐｄが流れないときは基準電圧Ｖｒｅｆ（＝Ｖｏ＋Ｖｏｓ）であり、光電流Ｉｐｄが流れるときは、増幅器４の入力端４ａの電位の下降分だけ変動し、光電流Ｉ１が流れたときの基準電圧Ｖｒｅｆ（Ｉ１）もＩ２が流れたときの基準電圧Ｖｒｅｆ（Ｉ２）もほぼ同じ大きさの電圧Ｖｒｅｆとなる。また、図６（ｃ）のように増幅器４の出力電位Ｖａは、光電流の大きさに応じて光電流Ｉ１のときＶａ（Ｉ１）、Ｉ２のときＶａ（Ｉ２）となり、Ｖａ（Ｉ１）≦Ｖａ（Ｉ２）の関係にある。図６（ｃ）は、この基準電圧Ｖｒｅｆ（Ｉ１）、Ｖｒｅｆ （Ｉ２）と増幅器４の出力電位Ｖａ（Ｉ１）、Ｖａ（Ｉ２）の関係を示したものである。この基準電圧Ｖｒｅｆと電位Ｖａとが比較器１６で比較され、フォトダイオード３への光入力が、ある一定レベル以上であれば、Ｖａ＞Ｖｒｅｆとなり、比較器１６の出力はＨレベルとなる。また、フォトダイオード３への光入力が、ある一定レベル以下であれば、Ｖａ＜Ｖｒｅｆとなり、信号が入っていないものとみなし、比較器１６の出力はＬレベルとなる。そして、図６（ｄ）に示すような比較器１６の出力波形となる。
【０００７】
図５に示す受光ＩＣを用いてＩＣカプラを構成した場合、例えば、ＩＣ論理素子から２値信号としてＨレベルの信号が発光素子に供給されると、発光素子から受光ＩＣへ光で信号が伝わり、受光ＩＣから論理に応じたＬレベルまたはＨレベルの信号が出力される。また、Ｌレベルの信号が発光素子に供給されると、発光素子から光が出力されず、受光ＩＣは光入力が無いので、受光ＩＣからはＨレベルの信号が発光素子に供給される場合と逆のレベルを出力する。このようにして、ＩＣ論理素子からの２値信号が入出力間を電気的に絶縁して伝達される。
【０００８】
ところで、図５に示した受光ＩＣは、光電流Ｉｐｄの大きさによってこの遅延時間が変動し、光電流Ｉｐｄが大きくなるほど比較器１６の出力の遅延時間が大きくなるといった問題がある。これを図６を参照して説明する。
前述したように図６（ａ）のように光電流が異なる（Ｉ１、Ｉ２）と、増幅器４で発生した電圧は図６（ｃ）のように電圧値がそれぞれ異なる（Ｖａ（Ｉ１）、Ｖａ（Ｉ２））と共に、立上り時間、立下り時間も異なってくる。これは、増幅器４の周波数特性やフォトダイオード（受光素子）３の静電容量などによるものであるが、光電流が大きいほど立上り時間、立下り時間も大きくなる傾向にある。一方、基準電圧Ｖｒｅｆも光電流が大きくなると低下する方向にあるが、増幅器４の出力電圧の（１／増幅度）であるため、ほとんど変化はない。従って、比較器１６の出力としては、図６（ｄ）のように光電流より遅れが生じ（ｔｐＬＨ、ｔｐＨＬ）、さらに、光電流の大きさの違いにより、立上りの遅れ時間（ｔｐＬＨ）は殆ど差はないが、立下りの遅れ時間（ｔｐＨＬ）は光電流が大きくなるほど大きくなる（ｔｐＨＬ（Ｉ１）＜ｔｐＨＬ（Ｉ２））。
すなわち、光電流に対する遅延時間（ｔｐＬＨ、ｔｐＨＬ）の問題の他、光電流の大きさによって、出力のＨレベルとＬレベルの時間比（Ｄｕｔｙ比）が変わることなり、タイミングを重視する回路に使用した場合には動作不良になるなどの悪影響を及ぼす虞がある。
【０００９】
これを改善する方法として、特許文献１で提案されているように、従来の基準電圧Ｖｒｅｆと増幅器４の出力との抵抗分割によって、新たな基準電圧Ｖｒｅｆを作り、比較器１６に入力する方法がある。これを図７、図８を用いて説明する。
図７は受光素子３、増幅器４、基準電圧回路１２、比較器１６は前述の図５と同じであるが、比較器１６に入力される基準電圧Ｖｒｅｆとして、基準電圧回路１２と増幅器４の各出力電圧を抵抗１７と抵抗１８で分圧し、さらに一端が接地されたコンデンサ２０の他端を分圧点１９に接続し、この分圧点１９の電圧を基準電圧Ｖｒｅｆとしている。この回路構成にすることにより、増幅器４出力Ｖａと基準電圧Ｖｒｅｆは図８（ｂ）に示すように、増幅器４出力Ｖａの立上り時には基準電圧Ｖｒｅｆは基準電圧回路出力よりも分圧比に応じて低くなり、増幅器４出力Ｖａの立下り時には基準電圧Ｖｒｅｆは基準電圧回路出力よりも分圧比に応じて高くなるため、増幅器４出力Ｖａの立上り、立下り直後で比較器１６の出力が切り替わることとなり、光電流Ｉｐｄに対する遅れ時間が改善される。
【００１０】
【特許文献１】
特許第３１２１３３９号明細書（第３−６頁）
【００１１】
【発明が解決しようとする課題】
しかしながら、図７の回路では抵抗１７と抵抗１８は通常高抵抗となるため、ノイズなどに弱く、比較器１６での誤動作や比較器１６の出力にジッタが発生するといった問題点がある。また、基準電圧Ｖｒｅｆは基準電圧回路１２と増幅器４の出力電圧を抵抗１７と抵抗１８で分圧して生成するため、分圧後の基準電圧Ｖｒｅｆが低すぎると増幅器４出力のノイズにより比較器１６での誤動作が発生する虞があり、基準電圧回路１２の出力は従来より高めに設定する必要がある。例えば、抵抗１７と抵抗１８のと分圧比を９：１にして、増幅器４出力の立上り時の基準電圧を従来の図６（ｃ）の分圧していない基準電圧Ｖｒｅｆ（＝Ｖｏ＋Ｖｏｓ）と同じ電圧にしようとすると、基準電圧回路は従来の基準電圧Ｖｒｅｆの１０倍にする必要がある。しかし、このように基準電圧回路１２の出力を従来より高めに設定すると、小さい光電流のときの増幅器４出力Ｖａが常に分圧後の基準電圧Ｖｒｅｆより小さくなり比較器１６の出力が切り替わらない虞があるといった問題が出てくる。
本発明は上記問題点に鑑み、基準電圧Ｖｒｅｆを低インピーダンスで、かつ安定した電圧で供給し、受光素子の光入力に対する応答速度を改善した光電流・電圧変換回路を提供することを目的とする。
【００１２】
【課題を解決するための手段】
本発明の光電流・電圧変換回路は、受光素子により発生する光電流を電圧に変換する増幅器と、基準電圧を生成する基準電圧回路と、増幅器の出力電圧と基準電圧とを比較し２値信号を出力する比較器とを具備した光電流・電圧変換回路において、前記増幅器は複数の増幅段から構成され、増幅器の初段入力と、前記比較器に接続される出力段より前段の増幅段の出力のうち、異なる２信号を前記基準電圧回路に入力し、前記基準電圧回路の出力と前記増幅器の出力が前記比較器入力において同相になるようにしたことを特徴とする。
また本発明の光電流・電圧変換回路は、複数の増幅段が直流結合され受光素子により発生する光電流を電圧に変換する増幅器と、増幅器の出力電圧を基準電圧とで比較し２値信号を出力する比較器と、基準電圧として光電流に応じた電圧に光電流が無いときの基準電圧となるオフセット電圧を加算して生成する基準電圧回路とを具備した光電流・電圧変換回路において、前記基準電圧回路は、前記増幅段の初段から前記増幅器の出力電圧の出力段までの増幅段への入力信号のうち、異なる２つの入力信号が２入力され、前記増幅器の出力電圧と同相で出力される反転増幅器、或いは非反転増幅器であることを特徴とする。
【００１３】
【発明の実施の形態】
以下、本発明の第１実施例の受光ＩＣについて図１を参照して説明する。尚、図５と同一のものについては同一符号を付している。図において、３は受光素子としてのフォトダイオード、４は増幅器、３２は基準電圧回路、１６は比較器で、フォトダイオード３はアノードが接地され、カソードが増幅器４の入力端４ａに接続されている。増幅器４は、入力端４ａと出力端４ｂの間に帰還抵抗１１が接続され、出力端４ｂが比較器１６の２入力のうち一方の入力端に接続されている。比較器１６の他方の入力端は、比較器１６の閾値電圧となる基準電圧Ｖｒｅｆを生成する基準電圧回路３２の出力端に接続されている。
増幅器４は、Ｎｃｈ型ＭＯＳトランジスタ５のソースが接地されドレインと電源電圧端子ＶＤＤとの間に定電流源８が接続され、ドレインと定電流源８との接続点が次段への入力端となる。以下、Ｎｃｈ型ＭＯＳトランジスタ６、定電流源９、Ｎｃｈ型ＭＯＳトランジスタ７、定電流源１０により同様の構成で複数（３段）の増幅段が直流結合され、初段の入力端が増幅器４の入力端４ａとなり、最終段の出力端が増幅器４の出力端４ｂとなっている。尚、ＭＯＳトランジスタ５、６、７および定電流源８、９、１０はそれぞれ同一形状、同一サイズの素子で構成される。
基準電圧回路３２は、オペアンプ１３と、その非反転入力端１３ｂが増幅器４の入力端４ａに接続され、オペアンプ１３の出力端に第１の抵抗１４の一端が接続され、第１の抵抗１４の他端は定電流源１５を介して接地されるとともに第２の抵抗２１の一端が接続され、第２の抵抗の他端はオペアンプ１３の反転入力端子に接続されるとともに第３の抵抗２２の一端が接続されて構成されている。
図５に示す受光ＩＣと異なる点は、オペアンプ１３の反転入力端が増幅器４の３段目の入力端（＝２段目の出力端）４ｃから第３の抵抗２２を通して接続され、この反転入力端と定電流源１５との間に第２の抵抗２１が接続されている点である。
【００１４】
上記図１の構成の受光ＩＣの動作を図２の波形図を用いて説明する。
まず、図２（ａ）に示すようにフォトダイオード３への光入力レベルに応じた光電流が発生する。光入力レベルが小さい時の光電流をＩ１、これより光入力レベルが大きい時の光電流をＩ２とする。一方、図２（ｂ）に示す増幅器４の入力端４ａの電位は、光電流Ｉｐｄが流れないときは電位Ｖ０であり、光電流Ｉｐｄが流れると電位Ｖ０より僅かに降下するが、光電流Ｉｐｄが大きくなっても増幅器４の出力電圧の（１／増幅度）であるため、電位Ｖ０からの降下が微小となり、厳密には光電流Ｉ１のときの入力端４ａの電位よりも光電流Ｉ２のときの入力端４ａの電位の方が僅かに低いが、その微小差を無視してほぼ同じ大きさとして示している。しかし、同じく図２（ｂ）に示す増幅器４の３段目の入力端４ｃの電位は入力端４ａの電位が段を追うに従い順次増幅されるため、光電流Ｉ１、Ｉ２が流れたときの入力端４ａでの微小な電位差は入力端４ｃでは無視できない差となって現れる。すなわち、光電流がゼロのときの電圧Ｖｏより低い電圧で光電流に応じた電圧となり、光電流Ｉ１のときの入力端４ｃの電位よりも光電流Ｉ２のときの入力端４ｃの電位の方が低くなる。従って、この電圧が抵抗２２を通してオペアンプ１３の反転入力端１３ａに入力され、もう一方の非反転入力端１３ｂには増幅器４の入力端４ａの電圧が入力され、後述する増幅度で反転増幅されるとともに抵抗１４と定電流源１５で生成されるオフセット電圧Ｖｏｓだけ高い電圧が基準電圧回路３２の出力となり、図２（ｂ）のようなＶｒｅｆ（Ｉ１）≦Ｖｒｅｆ （Ｉ２）なる基準電圧波形となる。また、図２（ｃ）のように増幅器４の出力電位Ｖａは、光電流の大きさに応じて光電流Ｉ１のときＶａ（Ｉ１）、Ｉ２のときＶａ（Ｉ２）となり、Ｖａ（Ｉ１）≦Ｖａ（Ｉ２）の関係にある。図２（ｃ）は、この基準電圧Ｖｒｅｆ（Ｉ１）、Ｖｒｅｆ （Ｉ２）と増幅器４の出力電位Ｖａ（Ｉ１）、Ｖａ（Ｉ２）の関係を示したものである。この基準電圧Ｖｒｅｆと電位Ｖａとが比較器１６で比較され、フォトダイオード３への光入力が、ある一定レベル以上であれば、Ｖａ＞Ｖｒｅｆとなり、比較器１６の出力はＨレベルとなる。また、フォトダイオード３への光入力が、ある一定レベル以下であれば、Ｖａ＜Ｖｒｅｆとなり、信号が入っていないものとみなし、比較器１６の出力はＬレベルとなる。そして、図２（ｄ）に示すような比較器１６の出力波形となる。これによって、光電流によって発生する増幅器４の出力Ｖａの立上り、立下り直後で基準電圧Ｖｒｅｆと電位Ｖａとが交差するため比較器１６の出力が切り替わることとなり、光電流Ｉｐｄに対する遅れ時間（ｔｐＬＨ、ｔｐＨＬ）、及び光電流の大きさ（Ｉ１、Ｉ２）によって起こる遅れ時間（ｔｐＨＬ（Ｉ１）、ｔｐＨＬ（Ｉ２））の変化が低減される。
ここで、基準電圧回路３２の動作について説明を加えると、従来の図５ではオフセット電圧Ｖｏｓを生成する役割を果たすだけであったが、本発明ではオフセット電圧Ｖｏｓを生成する役割に加え、第１の抵抗１４、第２の抵抗２１、第３の抵抗２２の抵抗値で決まる増幅度を持つ反転増幅器としての役割も果たしている。すなわち、第２の抵抗２１の抵抗値をＲ２１、第３の抵抗２２の抵抗値をＲ２２とすると、基準電圧回路３２の増幅度は（−（Ｒ１４＋Ｒ２１）／Ｒ２２ ）となる。基準電圧Ｖｒｅｆが増幅器４の出力電位Ｖａをその立下り直後に横切るには、基準電圧Ｖｒｅｆが増幅器４の出力電位Ｖａより小さい必要がある。従って、基準電圧回路３２の増幅度は、増幅器４の出力端４ｂと入力端４ｃとの間のＭＯＳトランジスタ７と定電流源１０とで構成される３段目の増幅段の増幅度より小さいことが必要である。
【００１５】
以上説明したように、ノイズなどに弱く、比較器１６での誤動作やその出力にジッタが発生する原因となる図７の回路のような分圧抵抗１７、１８を用いることなく、基準電圧Ｖｒｅｆを低インピーダンスで、かつ安定した電圧で供給でき、受光素子の光入力に対する遅れ時間、及び光電流の大きさによる遅れ時間の変化を低減できる。
【００１６】
次に、本発明の第２実施例の受光ＩＣについて図３を参照して説明する。尚、図１と同一のものについては同一符号を付している。図において、３は受光素子としてのフォトダイオードで、アノードが接地され、カソードが増幅器４の入力端４ａに接続されている。増幅器４は、入力端４ａと出力端４ｂの間に帰還抵抗１１が接続され、出力端４ｂが比較器１６の２入力のうち一方の入力端に接続されている。比較器１６の他方の入力端は、比較器１６の閾値電圧となる基準電圧Ｖｒｅｆを生成する基準電圧回路４２の出力端に接続されている。
増幅器４は、Ｎｃｈ型ＭＯＳトランジスタ５のソースが接地されドレインと電源電圧端子ＶＤＤとの間に定電流源８が接続され、ドレインと定電流源８との接続点が次段への入力端となる。以下、Ｎｃｈ型ＭＯＳトランジスタ６、定電流源９、Ｎｃｈ型ＭＯＳトランジスタ７、定電流源１０により同様の構成で複数（３段）の増幅段が直流結合され、初段の入力端が増幅器４の入力端４ａとなり、最終段の出力端が増幅器４の出力端４ｂとなっている。尚、ＭＯＳトランジスタ５、６、７および定電流源８、９、１０はそれぞれ同一形状、同一サイズの素子で構成される。
基準電圧回路４２は、オペアンプ１３と、その非反転入力端１３ｂが増幅器４の２段目の入力端（１段目の出力端）４ｄに接続され、オペアンプ１３の出力端に第１の抵抗１４の一端が接続され、第１の抵抗１４の他端は定電流源１５を介して接地されるとともに第２の抵抗２１の一端が接続され、第２の抵抗２１の他端はオペアンプ１３の反転入力端１３ａに接続されるとともに第３の抵抗２３の一端が接続されて構成されている。
図１に示す受光ＩＣと異なる点は、オペアンプ１３の反転入力端１３ａが増幅器４の入力端４ａから抵抗２３を通して接続され、もう一方の非反転入力端１３ｂが増幅器４のＭＯＳトランジスタ５と定電流源８とで構成される２段目の入力端（１段目の出力端）４ｄに接続されている点である。
この接続により、基準電圧回路４２は、オフセット電圧Ｖｏｓを生成する役割に加え、第１の抵抗１４、第２の抵抗２１、第３の抵抗２３の抵抗値で決まる増幅度を持つ非反転増幅器としての役割も果たすため、基準電圧Ｖｒｅｆは図２（ｃ）と同様の出力が得られる。第３の抵抗２３の抵抗値をＲ２３とすると、この場合の基準電圧回路４２の増幅度は（１＋（Ｒ１４＋Ｒ２１）／Ｒ２３ ）となる。図１の基準電圧回路３２と同様に、基準電圧Ｖｒｅｆが増幅器４の出力電位Ｖａをその立下り直後に横切るには、基準電圧Ｖｒｅｆが増幅器４の出力電位Ｖａより小さい必要がある。従って、基準電圧回路４２の増幅度も、増幅器４の出力端４ｂと入力端４ｄとの間のＭＯＳトランジスタ６と定電流源９とで構成されるの２段目増幅段の増幅度と、ＭＯＳトランジスタ７と定電流源１０とで構成されるの３段目増幅段の増幅度とを乗算した増幅度より小さいことが必要である。
【００１７】
動作については、図１の受光ＩＣと同様であり、その説明を省略する。効果については、図１では増幅器４の入力端４ａから直接電圧を取り出し、オペアンプ１３の非反転入力端１３ｂに接続しているため、増幅器４の入力インピーダンスが下がり、周波数特性が悪くなる傾向にあるが、図３では、増幅器４の入力端４ａから抵抗２３を介し取り出しているため、この抵抗２３の分、増幅器４の入力インピーダンスの低下が抑えられ、周波数特性の劣化も抑えらる。
【００１８】
尚、上記第１および第２実施例では、増幅器４を３段の増幅段で構成しているが、２段または４段以上の複数の増幅段でも同様に構成できる。
また、光電流・電圧変換回路としての受光ＩＣをＩＣカプラに用いることで説明したが、これに限定されることなく、例えば、パソコン間通信等に用いられる赤外線通信（ＩｒＤＡ）の受信側回路等、光信号をＬレベル、Ｈレベルの２値信号に変換する回路に広く用いることができる。
【００１９】
【発明の効果】
以上説明したように、本発明の光電流・電圧変換回路によれば、受光素子により発生する光電流を電圧に変換する増幅器が、複数の増幅段で構成される場合において、前記複数の各増幅段の初段入力信号を含む各段の出力信号のうちの前記比較器入力を除いた異なる２信号を基準電圧回路の入力に接続し、反転、或いは非反転増幅して基準電圧Ｖｒｅｆを生成することにより、基準電圧Ｖｒｅｆが増幅器出力Ｖａをその立上がりあるいは立下り直後に横切るため、応答速度が改善され、さらに光電流の大きさによる応答速度の変化が低減される。
【図面の簡単な説明】
【図１】本発明の第１実施例の受光ＩＣの回路図。
【図２】図１に示す受光ＩＣの動作を説明する波形図。
【図３】本発明の第２実施例の受光ＩＣの回路図。
【図４】フォトカプラの基本構成を示す図。
【図５】従来の受光ＩＣの回路図。
【図６】図５に示す受光ＩＣの動作を説明する波形図。
【図７】従来の受光ＩＣの他の例を示す回路図。
【図８】図７に示す受光ＩＣの動作を説明する波形図。
【符号の説明】
３ 受光素子
４ 増幅器
５、６、７ Ｎｃｈ型ＭＯＳトランジスタ
８、９、１０、１５ 定電流源
１１ 帰還抵抗
１４、２１、２２、２３ 抵抗
１６ 比較器
３２、４２ 基準電圧回路[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a photocurrent / voltage conversion circuit that converts a photocurrent generated by a light receiving element into a voltage and outputs the voltage as a binary signal.
[0002]
[Prior art]
2. Description of the Related Art Photocouplers are used in many fields such as FA-related and home electronics-related fields for the purpose of electrically insulating input and output. As shown in FIG. 4, when an electric signal is supplied to the light emitting element 1 on the input side, a signal is transmitted by light from the light emitting element 1 to the light receiving element 2 on the output side, and the electric signal is output from the light receiving element 2. Things. Recently, as a specific configuration of the light receiving element 2, a photocoupler (hereinafter, referred to as a light-receiving IC) having a photocurrent-to-voltage conversion circuit that converts a photocurrent generated by the light-receiving element into a voltage and outputs it as a binary signal is provided. IC couplers) have been used.
[0003]
An example of the light receiving IC provided in the IC coupler will be described below with reference to FIG. In FIG. 5, 3 is a photodiode as a light receiving element, 4 is an amplifier, 12 is a reference voltage circuit, 16 is a comparator, and the photodiode 3 has an anode grounded and a cathode connected to the input terminal 4a of the amplifier 4. I have. In the amplifier 4, a feedback resistor 11 is connected between the input terminal 4 a and the output terminal 4 b, and the output terminal 4 b is connected to one of two inputs of the comparator 16. The other input terminal of the comparator 16 is connected to an output terminal of the reference voltage circuit 12 that generates a reference voltage Vref serving as a threshold voltage of the comparator 16.
The amplifier 4 has a source of the Nch type MOS transistor 5 grounded, a constant current source 8 connected between the drain and the power supply voltage terminal VDD , and a connection point between the drain and the constant current source 8 connected to the input terminal to the next stage. It becomes. Hereinafter, a plurality of (three) amplification stages are DC-coupled in the same configuration by the Nch-type MOS transistor 6, the constant current source 9, the Nch-type MOS transistor 7, and the constant current source 10, and the input terminal of the first stage is the input terminal of the amplifier 4. The output terminal of the last stage is the output terminal 4b of the amplifier 4. Incidentally, the MOS transistors 5, 6, 7 and the constant current sources 8, 9, 10 are constituted by elements having the same shape and the same size, respectively.
The reference voltage circuit 12 includes an operational amplifier 13, a non-inverting input terminal 13 b thereof connected to an input terminal 4 a of the amplifier 4, an output terminal of the operational amplifier 13 connected to one end of a first resistor 14, The other end is grounded via a constant current source 15 and connected to the inverting input terminal 13a of the operational amplifier 13, and is determined by the first resistor 14 and the constant current source 15 from the voltage input to the inverting input terminal 13a. A voltage higher by the offset voltage Vos is output as the reference voltage Vref. Here, assuming that the resistance value of the resistor 14 is Rref and the current value of the constant current source 15 is Iref, the offset voltage Vos is Iref × Rref.
The comparator 16 operates so that the output becomes H level (V DD ) or L level (GND) depending on the voltage relationship between the two input signals. For example, in FIG. 5, when the potential Va of the output terminal 4b of the amplifier 4 is Va> Vref, the output becomes H level, and when Va <Vref, the output becomes L level.
[0004]
The operation of the light receiving IC having the above configuration will be described. When there is no light input to the photodiode 3, the photocurrent Ipd does not flow, and a potential corresponding to the current supplied from the constant current source 8 is generated at the gate of the first-stage MOS transistor 5. Further, a potential corresponding to the current supplied from the constant current source 9 is generated at the gate of the MOS transistor 6 in the next stage. The same applies to the next stage. Since the MOS transistors 5, 6, and 7 and the constant current sources 8, 9, and 10 have the same shape and the same size, the potential generated at each gate is the same. . That is, the output terminal 4b and the input end 4a of the amplifier 4 is the same electric potential V 0. When the potential Va = V 0 at the output terminal 4 b of the amplifier 4 is output to the comparator 16, the comparator 16 compares the potential Va with the reference voltage Vref from the reference voltage circuit 12. Since it is higher by Vos, Va <Vref, and the output becomes L level.
[0005]
When light is input to the photodiode 3, a photocurrent Ipd corresponding to the amount of light is generated, and the photocurrent Ipd flows through the feedback resistor 11 from the output terminal 4b of the amplifier 4 to the input terminal 4a. The potential of each part of the MOS transistors 5, 6, 7 is such that the gate potential of the MOS transistor 5 drops below the potential V 0 , the drain potential of the MOS transistor 5 = the gate potential of the MOS transistor 6 rises above the potential V 0 , the gate potential of the drain potential = MOS transistor 7 is lowered from the potential V 0, the drain potential of the MOS transistor 7 is raised from the potential V 0. The drop and rise of this potential are sequentially amplified as the stage proceeds, and as a result, the photocurrent Ipd is converted into a voltage Vr = Ipd × Rf (Rf: resistance value of the feedback resistor 11) generated at both ends of the feedback resistor 11. is, the potential Va of the output terminal 4b becomes Va = V 0 + Vr. When the potential Va is output from the output terminal 4b of the amplifier 4 to the comparator 16, the comparator 16 compares the potential Va with the reference voltage Vref from the reference voltage circuit 12, and the light input to the photodiode 3 becomes a certain value. If it is equal to or higher than Va, Va> Vref, and the output of the comparator 16 becomes H level. If the light input to the photodiode 3 is equal to or lower than a certain level, Va <Vref, and it is assumed that no signal is input, and the output of the comparator 16 is at the same L level as when there is no light input. It becomes.
[0006]
The operation of the light receiving IC having the configuration of FIG. 5 will be described with reference to the waveform diagram of FIG. First, as shown in FIG. 6A, a photocurrent corresponding to the light input level to the photodiode 3 is generated. The photocurrent when the light input level is low is I1, and the photocurrent when the light input level is higher is I2. On the other hand, the potential of the input end 4a of the amplifier 4 shown in FIG. 6 (b), when the photocurrent Ipd does not flow is potential V 0 which, the light current Ipd is slightly drops from potential V 0 which flows, light since even when the current Ipd increases an output voltage of the amplifier 4 (1 / amplification degree), drop from potential V 0 which is a small, strictly light than the potential of the input end 4a of the case of the optical current I1 Although the potential of the input terminal 4a at the time of the current I2 is slightly lower, it is shown as having substantially the same magnitude ignoring the minute difference. Therefore, as shown in FIG. 6B, the reference voltage Vref is the reference voltage Vref (= Vo + Vos) when the photocurrent Ipd does not flow by the reference voltage circuit 12, and the reference voltage Vref of the amplifier 4 when the photocurrent Ipd flows. The reference voltage Vref (I1) when the photocurrent I1 flows and the reference voltage Vref (I2) when the I2 flows also become the voltage Vref of substantially the same magnitude. As shown in FIG. 6C, the output potential Va of the amplifier 4 becomes Va (I1) when the photocurrent is I1, Va (I2) when the photocurrent is I2, and Va (I1) ≦ in accordance with the magnitude of the photocurrent. Va (I2). FIG. 6C shows the relationship between the reference voltages Vref (I1) and Vref (I2) and the output potentials Va (I1) and Va (I2) of the amplifier 4. The reference voltage Vref and the potential Va are compared by the comparator 16, and if the light input to the photodiode 3 is equal to or higher than a certain level, Va> Vref, and the output of the comparator 16 becomes H level. If the light input to the photodiode 3 is equal to or lower than a certain level, Va <Vref, it is assumed that no signal is input, and the output of the comparator 16 becomes L level. Then, an output waveform of the comparator 16 as shown in FIG.
[0007]
When an IC coupler is configured using the light receiving IC shown in FIG. 5, for example, when an H level signal is supplied to the light emitting element as a binary signal from the IC logic element, the signal is transmitted from the light emitting element to the light receiving IC by light. , An L level or H level signal corresponding to the logic is output from the light receiving IC. When an L-level signal is supplied to the light-emitting element, no light is output from the light-emitting element, and no light is input to the light-receiving IC, so that an H-level signal is supplied from the light-receiving IC to the light-emitting element. Outputs the opposite level. In this way, the binary signal from the IC logic element is transmitted with the input and output electrically insulated.
[0008]
Incidentally, the light receiving IC shown in FIG. 5 has a problem that the delay time varies depending on the magnitude of the photocurrent Ipd, and the delay time of the output of the comparator 16 increases as the photocurrent Ipd increases. This will be described with reference to FIG.
As described above, when the photocurrents are different (I1, I2) as shown in FIG. 6A, the voltages generated by the amplifier 4 have different voltage values (Va (I1), Va) as shown in FIG. Along with (I2)), the rise time and the fall time also differ. This is due to the frequency characteristics of the amplifier 4, the capacitance of the photodiode (light receiving element) 3, and the like. The larger the photocurrent, the longer the rise time and fall time tend to be. On the other hand, the reference voltage Vref also tends to decrease as the photocurrent increases, but hardly changes because it is (1 / amplification degree) of the output voltage of the amplifier 4. Accordingly, as shown in FIG. 6D, the output of the comparator 16 is delayed more than the photocurrent (tpLH, tpHL), and furthermore, the rise delay time (tpLH) is almost reduced due to the difference in the magnitude of the photocurrent. Although there is no difference, the fall delay time (tpHL) increases as the photocurrent increases (tpHL (I1) <tpHL (I2)).
That is, in addition to the problem of the delay time (tpLH, tpHL) with respect to the photocurrent, the time ratio (Duty ratio) between the H level and the L level of the output changes depending on the magnitude of the photocurrent. In such a case, there is a possibility of adverse effects such as malfunction.
[0009]
As a method for improving this, as disclosed in Patent Document 1, there is a method in which a new reference voltage Vref is created by resistance division of the reference voltage Vref and the output of the amplifier 4 and input to the comparator 16. is there. This will be described with reference to FIGS.
In FIG. 7, the light receiving element 3, the amplifier 4, the reference voltage circuit 12, and the comparator 16 are the same as those in FIG. 5, but the reference voltage Vref input to the comparator 16 is used as the reference voltage circuit 12 and the amplifier 4. The output voltage is divided by a resistor 17 and a resistor 18, and the other end of a capacitor 20 having one end grounded is connected to a voltage dividing point 19, and the voltage at the voltage dividing point 19 is used as a reference voltage Vref. With this circuit configuration, when the output Va of the amplifier 4 rises, the reference voltage Vref is lower than the output of the reference voltage circuit according to the voltage dividing ratio, as shown in FIG. 8B. When the output Va of the amplifier 4 falls, the reference voltage Vref becomes higher than the output of the reference voltage circuit in accordance with the voltage dividing ratio. Therefore, the output of the comparator 16 switches immediately after the rising and falling of the output Va of the amplifier 4. The delay time with respect to the photocurrent Ipd is improved.
[0010]
[Patent Document 1]
Patent No. 3121339 (pages 3-6)
[0011]
[Problems to be solved by the invention]
However, in the circuit of FIG. 7, since the resistances 17 and 18 are usually high resistances, they are susceptible to noise and the like, and there is a problem that a malfunction occurs in the comparator 16 and a jitter occurs in an output of the comparator 16. Since the reference voltage Vref is generated by dividing the output voltage of the reference voltage circuit 12 and the output voltage of the amplifier 4 by the resistors 17 and 18, if the divided reference voltage Vref is too low, the noise of the output of the amplifier 4 causes the comparator 16. In such a case, a malfunction may occur, and the output of the reference voltage circuit 12 needs to be set higher than in the prior art. For example, the voltage dividing ratio between the resistor 17 and the resistor 18 is set to 9: 1, and the reference voltage at the time of rising of the output of the amplifier 4 is the same as the conventional non-divided reference voltage Vref (= Vo + Vos) in FIG. , The reference voltage circuit needs to be 10 times the conventional reference voltage Vref. However, when the output of the reference voltage circuit 12 is set to be higher than the conventional one, the output Va of the amplifier 4 when the photocurrent is small is always smaller than the reference voltage Vref after the voltage division, and the output of the comparator 16 may not be switched. There is a problem that there is.
SUMMARY OF THE INVENTION The present invention has been made in view of the above circumstances, and has as its object to provide a photocurrent / voltage conversion circuit that supplies a reference voltage Vref with a low impedance and a stable voltage and improves the response speed to light input of a light receiving element. .
[0012]
[Means for Solving the Problems]
A photocurrent / voltage conversion circuit according to the present invention includes an amplifier for converting a photocurrent generated by a light receiving element into a voltage, a reference voltage circuit for generating a reference voltage, and a binary signal comparing the output voltage of the amplifier with the reference voltage. And a comparator that outputs the output of the amplifier. The amplifier is composed of a plurality of amplifier stages, the input of the first stage of the amplifier and the output of the amplifier stage before the output stage connected to the comparator. Wherein two different signals are input to the reference voltage circuit, so that the output of the reference voltage circuit and the output of the amplifier have the same phase at the input of the comparator.
Further, the photocurrent / voltage conversion circuit of the present invention includes an amplifier in which a plurality of amplification stages are DC-coupled and converts a photocurrent generated by a light receiving element into a voltage, and compares an output voltage of the amplifier with a reference voltage to convert a binary signal. A photocurrent-to-voltage converter circuit, comprising: a comparator that outputs the reference voltage; and a reference voltage circuit that generates a voltage according to the photocurrent as a reference voltage by adding an offset voltage that is a reference voltage when there is no photocurrent. The reference voltage circuit receives two different input signals from among the input signals to the amplification stage from the first stage of the amplification stage to the output stage of the output voltage of the amplifier, and outputs the same in phase with the output voltage of the amplifier. Or an inverting amplifier or a non-inverting amplifier.
[0013]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, a light receiving IC according to a first embodiment of the present invention will be described with reference to FIG. Note that the same components as those in FIG. 5 are denoted by the same reference numerals. In the figure, 3 is a photodiode as a light receiving element, 4 is an amplifier, 32 is a reference voltage circuit, 16 is a comparator, and the photodiode 3 has an anode grounded and a cathode connected to the input terminal 4a of the amplifier 4. . In the amplifier 4, a feedback resistor 11 is connected between the input terminal 4 a and the output terminal 4 b, and the output terminal 4 b is connected to one of two inputs of the comparator 16. The other input terminal of the comparator 16 is connected to an output terminal of a reference voltage circuit 32 that generates a reference voltage Vref serving as a threshold voltage of the comparator 16.
The amplifier 4 has a source of the Nch type MOS transistor 5 grounded, a constant current source 8 connected between the drain and the power supply voltage terminal VDD , and a connection point between the drain and the constant current source 8 connected to the input terminal to the next stage. It becomes. Hereinafter, a plurality of (three) amplification stages are DC-coupled in the same configuration by the Nch-type MOS transistor 6, the constant current source 9, the Nch-type MOS transistor 7, and the constant current source 10, and the input terminal of the first stage is the input terminal of the amplifier 4. The output terminal of the last stage is the output terminal 4b of the amplifier 4. Incidentally, the MOS transistors 5, 6, 7 and the constant current sources 8, 9, 10 are constituted by elements having the same shape and the same size, respectively.
The reference voltage circuit 32 includes an operational amplifier 13, a non-inverting input terminal 13 b thereof connected to an input terminal 4 a of the amplifier 4, an output terminal of the operational amplifier 13 connected to one end of a first resistor 14, The other end is grounded via the constant current source 15 and one end of the second resistor 21 is connected. The other end of the second resistor is connected to the inverting input terminal of the operational amplifier 13 and the other end of the third resistor 22 is connected. One end is connected.
The difference from the light receiving IC shown in FIG. 5 is that the inverting input terminal of the operational amplifier 13 is connected from the third-stage input terminal (= second-stage output terminal) 4c of the amplifier 4 through the third resistor 22, and the inverting input terminal is connected to the inverting input terminal. The point is that the second resistor 21 is connected between the end and the constant current source 15.
[0014]
The operation of the light receiving IC having the configuration shown in FIG. 1 will be described with reference to the waveform diagram of FIG.
First, as shown in FIG. 2A, a photocurrent corresponding to the light input level to the photodiode 3 is generated. The photocurrent when the light input level is low is I1, and the photocurrent when the light input level is higher is I2. On the other hand, the potential of the input end 4a of the amplifier 4 shown in FIG. 2 (b), when the photocurrent Ipd does not flow is potential V 0 which, the light current Ipd is slightly drops from potential V 0 which flows, light since even when the current Ipd increases an output voltage of the amplifier 4 (1 / amplification degree), drop from potential V 0 which is a small, strictly light than the potential of the input end 4a of the case of the optical current I1 Although the potential of the input terminal 4a at the time of the current I2 is slightly lower, it is shown as having substantially the same magnitude ignoring the minute difference. However, since the potential of the input terminal 4c in the third stage of the amplifier 4 shown in FIG. 2B is sequentially amplified as the potential of the input terminal 4a follows the stages, the input when the photocurrents I1 and I2 flow is input. The minute potential difference at the end 4a appears as a difference that cannot be ignored at the input end 4c. That is, the voltage is lower than the voltage Vo when the photocurrent is zero, and becomes a voltage corresponding to the photocurrent. The potential at the input terminal 4c when the photocurrent is I2 is higher than the potential at the input terminal 4c when the photocurrent is I1. Lower. Therefore, this voltage is input to the inverting input terminal 13a of the operational amplifier 13 through the resistor 22, and the voltage of the input terminal 4a of the amplifier 4 is input to the other non-inverting input terminal 13b, and is inverted and amplified at an amplification degree described later. At the same time, a voltage higher by the offset voltage Vos generated by the resistor 14 and the constant current source 15 becomes an output of the reference voltage circuit 32, and has a reference voltage waveform such as Vref (I1) ≦ Vref (I2) as shown in FIG. . Also, as shown in FIG. 2C, the output potential Va of the amplifier 4 becomes Va (I1) when the photocurrent is I1, Va (I2) when the photocurrent is I2, and Va (I1) ≦ Va (I2). FIG. 2C shows the relationship between the reference voltages Vref (I1) and Vref (I2) and the output potentials Va (I1) and Va (I2) of the amplifier 4. The reference voltage Vref and the potential Va are compared by the comparator 16, and if the light input to the photodiode 3 is equal to or higher than a certain level, Va> Vref, and the output of the comparator 16 becomes H level. If the light input to the photodiode 3 is equal to or lower than a certain level, Va <Vref, it is assumed that no signal is input, and the output of the comparator 16 becomes L level. Then, an output waveform of the comparator 16 as shown in FIG. As a result, the output of the comparator 16 switches because the reference voltage Vref and the potential Va intersect immediately after the rise and fall of the output Va of the amplifier 4 generated by the photocurrent, and the delay time (tpLH, tpHL) and the delay times (tpHL (I1), tpHL (I2)) caused by the magnitudes of the photocurrents (I1, I2) are reduced.
Here, the operation of the reference voltage circuit 32 will be described in detail. In FIG. 5, in the related art, only the role of generating the offset voltage Vos is provided. , The second resistor 21 and the third resistor 22 also serve as an inverting amplifier having an amplification degree determined by the resistance values. That is, assuming that the resistance value of the second resistor 21 is R21 and the resistance value of the third resistor 22 is R22, the amplification of the reference voltage circuit 32 is (-(R14 + R21) / R22). In order for the reference voltage Vref to cross the output potential Va of the amplifier 4 immediately after its fall, the reference voltage Vref needs to be lower than the output potential Va of the amplifier 4. Therefore, the amplification of the reference voltage circuit 32 is smaller than the amplification of the third amplification stage including the MOS transistor 7 and the constant current source 10 between the output terminal 4b and the input terminal 4c of the amplifier 4. is necessary.
[0015]
As described above, the reference voltage Vref is reduced without using the voltage dividing resistors 17 and 18 as in the circuit of FIG. 7 which is susceptible to noise or the like and causes a malfunction in the comparator 16 and a jitter in its output. It can be supplied with a low impedance and a stable voltage, and the delay time with respect to the light input of the light receiving element and the change of the delay time due to the magnitude of the photocurrent can be reduced.
[0016]
Next, a light receiving IC according to a second embodiment of the present invention will be described with reference to FIG. The same components as those in FIG. 1 are denoted by the same reference numerals. In the figure, reference numeral 3 denotes a photodiode as a light receiving element, whose anode is grounded and whose cathode is connected to the input terminal 4a of the amplifier 4. In the amplifier 4, a feedback resistor 11 is connected between the input terminal 4 a and the output terminal 4 b, and the output terminal 4 b is connected to one of two inputs of the comparator 16. The other input terminal of the comparator 16 is connected to an output terminal of a reference voltage circuit 42 that generates a reference voltage Vref serving as a threshold voltage of the comparator 16.
The amplifier 4 has a source of the Nch type MOS transistor 5 grounded, a constant current source 8 connected between the drain and the power supply voltage terminal VDD , and a connection point between the drain and the constant current source 8 connected to the input terminal to the next stage. It becomes. Hereinafter, a plurality of (three) amplification stages are DC-coupled in the same configuration by the Nch-type MOS transistor 6, the constant current source 9, the Nch-type MOS transistor 7, and the constant current source 10, and the input terminal of the first stage is the input terminal of the amplifier 4. The output terminal of the last stage is the output terminal 4b of the amplifier 4. Incidentally, the MOS transistors 5, 6, 7 and the constant current sources 8, 9, 10 are constituted by elements having the same shape and the same size, respectively.
The reference voltage circuit 42 includes an operational amplifier 13, a non-inverting input terminal 13 b of which is connected to a second-stage input terminal (first-stage output terminal) 4 d of the amplifier 4, and a first resistor 14 connected to an output terminal of the operational amplifier 13. , One end of the first resistor 14 is grounded via the constant current source 15, one end of the second resistor 21 is connected, and the other end of the second resistor 21 is an inversion of the operational amplifier 13. The third resistor 23 is connected to the input terminal 13a and one end of the third resistor 23 is connected to the input terminal 13a.
1 in that the inverting input terminal 13a of the operational amplifier 13 is connected from the input terminal 4a of the amplifier 4 through the resistor 23, and the other non-inverting input terminal 13b is connected to the MOS transistor 5 of the amplifier 4 and the constant current. This is a point connected to the second-stage input terminal (first-stage output terminal) 4d formed with the source 8.
With this connection, the reference voltage circuit 42 functions as a non-inverting amplifier having an amplification degree determined by the resistance values of the first resistor 14, the second resistor 21, and the third resistor 23, in addition to the role of generating the offset voltage Vos. Therefore, the same output as that of FIG. 2C is obtained as the reference voltage Vref. Assuming that the resistance value of the third resistor 23 is R23, the amplification of the reference voltage circuit 42 in this case is (1+ (R14 + R21) / R23). As with the reference voltage circuit 32 of FIG. 1, in order for the reference voltage Vref to cross the output potential Va of the amplifier 4 immediately after its fall, the reference voltage Vref needs to be lower than the output potential Va of the amplifier 4. Accordingly, the amplification degree of the reference voltage circuit 42 is also determined by the amplification degree of the second amplification stage composed of the MOS transistor 6 and the constant current source 9 between the output terminal 4b and the input terminal 4d of the amplifier 4, It is necessary that the amplification factor is smaller than the amplification factor obtained by multiplying the amplification factor of the third amplification stage composed of the transistor 7 and the constant current source 10.
[0017]
The operation is the same as that of the light receiving IC of FIG. 1, and the description thereof is omitted. As for the effect, in FIG. 1, since a voltage is directly taken out from the input terminal 4a of the amplifier 4 and connected to the non-inverting input terminal 13b of the operational amplifier 13, the input impedance of the amplifier 4 is reduced and the frequency characteristic tends to be deteriorated. However, in FIG. 3, since the output is taken out from the input terminal 4a of the amplifier 4 via the resistor 23, the decrease in the input impedance of the amplifier 4 is suppressed by the resistance 23, and the deterioration of the frequency characteristic is also suppressed.
[0018]
In the first and second embodiments, the amplifier 4 is composed of three amplification stages. However, two or four or more amplification stages can be similarly configured.
In addition, the description has been given by using the light receiving IC as the photocurrent / voltage conversion circuit in the IC coupler. However, the present invention is not limited to this. For example, a receiving side circuit of infrared communication (IrDA) used for communication between personal computers and the like. , Can be widely used in a circuit for converting an optical signal into an L level and H level binary signal.
[0019]
【The invention's effect】
As described above, according to the photocurrent / voltage conversion circuit of the present invention, when the amplifier for converting the photocurrent generated by the light receiving element into a voltage is configured by a plurality of amplification stages, Connecting two different signals, excluding the comparator input, of the output signals of each stage including the first stage input signal to the input of the reference voltage circuit and inverting or non-inverting amplifying to generate the reference voltage Vref. As a result, the reference voltage Vref crosses the amplifier output Va immediately after its rise or fall, so that the response speed is improved and the change in the response speed due to the magnitude of the photocurrent is reduced.
[Brief description of the drawings]
FIG. 1 is a circuit diagram of a light receiving IC according to a first embodiment of the present invention.
FIG. 2 is a waveform chart for explaining the operation of the light receiving IC shown in FIG.
FIG. 3 is a circuit diagram of a light receiving IC according to a second embodiment of the present invention.
FIG. 4 is a diagram showing a basic configuration of a photocoupler.
FIG. 5 is a circuit diagram of a conventional light receiving IC.
FIG. 6 is a waveform chart for explaining the operation of the light receiving IC shown in FIG.
FIG. 7 is a circuit diagram showing another example of a conventional light receiving IC.
FIG. 8 is a waveform chart illustrating the operation of the light receiving IC shown in FIG.
[Explanation of symbols]
3 Light receiving element 4 Amplifier 5, 6, 7 Nch type MOS transistor 8, 9, 10, 15 Constant current source 11 Feedback resistance 14, 21, 22, 23 Resistance 16 Comparator 32, 42 Reference voltage circuit
