JP2013077788A - Semiconductor element, radiation detector, and manufacturing method of semiconductor element - Google Patents

Semiconductor element, radiation detector, and manufacturing method of semiconductor element Download PDF

Info

Publication number
JP2013077788A
JP2013077788A JP2011218377A JP2011218377A JP2013077788A JP 2013077788 A JP2013077788 A JP 2013077788A JP 2011218377 A JP2011218377 A JP 2011218377A JP 2011218377 A JP2011218377 A JP 2011218377A JP 2013077788 A JP2013077788 A JP 2013077788A
Authority
JP
Japan
Prior art keywords
layer
insulating film
lower electrode
wiring
wiring layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2011218377A
Other languages
Japanese (ja)
Inventor
Takaaki Ito
孝明 伊藤
Yoshihiro Okada
美広 岡田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Corp
Original Assignee
Fujifilm Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujifilm Corp filed Critical Fujifilm Corp
Priority to JP2011218377A priority Critical patent/JP2013077788A/en
Publication of JP2013077788A publication Critical patent/JP2013077788A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Light Receiving Elements (AREA)
  • Measurement Of Radiation (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor element which inhibits corrosion of a lower electrode which is caused by moisture, a radiation detector, and a manufacturing method of the semiconductor element.SOLUTION: A gate pad 40 and a data pad 50 are formed while contact holes formed by etching an interlayer dielectric film 23 and a TFT protection layer 30 are buried. Thus, the data pad 50 and a second signal wiring layer 52 are connected with each other without a lower electrode 11 interposed therebetween. Further, the gate pad 40 and a first signal wiring layer 42 are connected with each other. Thus, the lower electrode 11 is not provided at an opening of a protection layer 34, corrosion is less likely to occur even when moisture intrudes, and corrosion of the lower electrode 11 is inhibited.

Description

本発明は、半導体素子、放射線検出器、及び半導体素子の製造方法に係り、特に外部接続端子を有する半導体素子、放射線検出器、及び半導体素子の製造方法に関する。   The present invention relates to a semiconductor element, a radiation detector, and a method for manufacturing a semiconductor element, and more particularly to a semiconductor element having an external connection terminal, a radiation detector, and a method for manufacturing the semiconductor element.

従来、医療診断等を目的とした放射線撮影を行う放射線画像撮影装置が知られている。当該放射線画像撮影装置は、放射線照射装置から照射され、被検体を透過した放射線を方放射線検出器で検出して放射線画像を撮影する。当該放射線画像撮影装置は、照射された放射線に応じて発生した電荷を収集して読み出すことにより放射線画像の撮影を行う。   2. Description of the Related Art Conventionally, a radiographic imaging apparatus that performs radiography for medical diagnosis and the like is known. The radiation image capturing apparatus captures a radiation image by detecting radiation that has been irradiated from the radiation irradiating apparatus and transmitted through the subject with a radiation detector. The radiographic image capturing apparatus captures a radiographic image by collecting and reading out charges generated according to the irradiated radiation.

このような放射線画像撮影装置は、放射線を検出する放射線検出器を備えている。当該検放射線出器は、照射された放射線を光に変換する波長変換層と、波長変換層で変換された光が照射されることにより電荷を発生する光電変換層を備えており、光電変換層で発生した電荷は光電変換層の下部に設けられた下部電極により収集される。下部電極により収集された電荷は、スイッチング素子により読み出されて、当該電荷に応じた電気信号が出力される。   Such a radiographic imaging apparatus includes a radiation detector that detects radiation. The radiation detector includes a wavelength conversion layer that converts irradiated radiation into light, and a photoelectric conversion layer that generates charges when irradiated with light converted by the wavelength conversion layer. The charges generated in are collected by the lower electrode provided at the lower part of the photoelectric conversion layer. The charge collected by the lower electrode is read by the switching element, and an electric signal corresponding to the charge is output.

このような放射線検出器では、各画素から電荷を読み出すためにスイッチング素子をオン/オフさせるための制御信号を供給するための複数の制御配線、及び各画素から読み出された電荷が出力される複数の信号配線を備えている。制御配線及び信号配線の各々は、外部接続端子(パッド)を介して外部の回路等に電気的に接続されている。   In such a radiation detector, a plurality of control wirings for supplying a control signal for turning on / off a switching element in order to read out charges from each pixel, and charges read out from each pixel are output. A plurality of signal wirings are provided. Each of the control wiring and the signal wiring is electrically connected to an external circuit or the like via an external connection terminal (pad).

例えば、特許文献1には、スイッチ素子の上部に光電変換素子が形成されている積層型の放射線検出パネルにおいて、外部接続端子に相当するゲート駆動用の駆動回路接続手段とゲート線とを接続する構造が記載されている。   For example, in Patent Document 1, in a stacked radiation detection panel in which a photoelectric conversion element is formed on a switch element, a gate drive driving circuit connection means corresponding to an external connection terminal is connected to a gate line. The structure is described.

特開2009−133837号公報JP 2009-133837 A

一般的に、従来の放射線検出器では、基板上に、スイッチング素子が形成されている。基板上には、制御配線が形成され、さらにその上に信号配線が形成されている。これらの上層に、下部電極が形成され、下部電極上に光電変換層が形成される。また、光電変換層上には上部電極が形成され、上部電極上には、上部電極にバイアス電圧を印加するバイアス配線が形成される。さらに、これらの上層に、放射線検出器を覆うように、保護層が形成されている。   Generally, in a conventional radiation detector, a switching element is formed on a substrate. Control wiring is formed on the substrate, and signal wiring is further formed thereon. A lower electrode is formed on these upper layers, and a photoelectric conversion layer is formed on the lower electrodes. An upper electrode is formed on the photoelectric conversion layer, and a bias wiring for applying a bias voltage to the upper electrode is formed on the upper electrode. Furthermore, a protective layer is formed on these upper layers so as to cover the radiation detector.

一般的にこのような従来の放射線検出器では、放射線検出器の端部において、最上層の保護層が開口しており、開口部に、外部接続端子が形成されている。外部接続端子は、下部電極を中継用の電極として用いることにより、下部電極を介して信号配線、またはさらに信号配線を介して制御配線に接続されている(図9、図11参照)。   In general, in such a conventional radiation detector, the uppermost protective layer is opened at the end of the radiation detector, and an external connection terminal is formed in the opening. The external connection terminal is connected to the signal wiring via the lower electrode or further to the control wiring via the signal wiring by using the lower electrode as a relay electrode (see FIGS. 9 and 11).

光電変換層を形成する際に、光電変換層をパターンニングし、ドライエッチ、もしくはウェットエッチによりエッチングするが、中継用の電極として用いられる下部電極は、このエッチングの際に、ダメージを受ける場合がある。   When forming the photoelectric conversion layer, the photoelectric conversion layer is patterned and etched by dry etching or wet etching, but the lower electrode used as a relay electrode may be damaged during this etching. is there.

上述のように、外部接続端子は、保護層の開口部に設けられているため、外部接続端子が保護層に覆われておらず、湿気等の水分が侵入しやすい構造となっている。侵入した水分が、ダメージを受けた下部電極に到達すると、電気化学的腐蝕(腐食)である、いわゆる電触が発生するという問題が生じる懸念がある。   As described above, since the external connection terminal is provided in the opening of the protective layer, the external connection terminal is not covered with the protective layer, and moisture or other moisture easily enters. When the invaded moisture reaches the damaged lower electrode, there is a concern that a so-called electric contact that is electrochemical corrosion (corrosion) occurs.

本発明は、上記問題点を解決するために成されたものであり、水分による下部電極の腐食を抑制することができる、半導体素子、放射線検出器、及び半導体素子の製造方法を提供することを目的とする。   The present invention has been made to solve the above-described problems, and provides a semiconductor element, a radiation detector, and a method of manufacturing a semiconductor element that can suppress corrosion of the lower electrode due to moisture. Objective.

上記目的を達成するために、請求項1に記載の半導体素子は、受光した光に応じた電荷を発生する光電変換層と、前記光電変換層で発生した電荷を収集する下部電極と、前記下部電極で収集された電荷を、制御信号に応じて読み出して出力するスイッチング素子と、前記スイッチング素子により読み出された電荷が出力される信号配線、及び前記スイッチング素子に前記制御信号を供給する制御配線の少なくとも一方を形成する配線層と、前記配線層と前記下部電極を介さずに接続され、前記配線層を外部に接続するための外部接続端子と、を備える。   In order to achieve the above object, a semiconductor device according to claim 1 includes a photoelectric conversion layer that generates charges according to received light, a lower electrode that collects charges generated in the photoelectric conversion layer, and the lower portion. A switching element that reads and outputs charges collected by the electrodes according to a control signal, a signal wiring that outputs the charges read by the switching element, and a control wiring that supplies the control signal to the switching element A wiring layer that forms at least one of the wiring layer, and an external connection terminal that is connected to the wiring layer without the lower electrode and connects the wiring layer to the outside.

また、本発明は、請求項2に記載の半導体素子のように、前記配線層上に形成された前記光電変換層上に、前記光電変換層にバイアス電圧を印加するバイアス配線を備え、前記外部接続端子は、前記バイアス配線と同層であることが好ましい。   According to another aspect of the present invention, there is provided a bias wiring for applying a bias voltage to the photoelectric conversion layer on the photoelectric conversion layer formed on the wiring layer, as in the semiconductor element according to claim 2, The connection terminal is preferably in the same layer as the bias wiring.

また、請求項3に記載の放射線検出器は、照射された放射線を光に変換する波長変換層と、前記波長変換層で変換された光が照射される前記請求項1または前記請求項2に記載の半導体素子と、を備える。   Moreover, the radiation detector of Claim 3 is a said wavelength conversion layer which converts the irradiated radiation into light, and the light converted by the said wavelength conversion layer is irradiated to the said Claim 1 or the said Claim 2 And the semiconductor element described.

また、請求項4に記載の半導体素子の製造方法は、基板上に配線層を形成する工程と、前記配線層上に第一絶縁膜を形成する工程と、前記第一絶縁膜上に光電変換層を形成する工程と、前記光電変換層上に第二絶縁膜を形成する工程と、前記第一絶縁膜及び前記第二絶縁膜をエッチングして前記第一絶縁膜及び前記第二絶縁膜を貫通するコンタクトホールを一括形成する工程と、前記第二絶縁膜上に、前記コンタクトホールを埋めて前記配線層を外部に接続するための外部接続端子を形成する工程と、を備える。   The method for manufacturing a semiconductor device according to claim 4 includes a step of forming a wiring layer on a substrate, a step of forming a first insulating film on the wiring layer, and a photoelectric conversion on the first insulating film. Forming a layer; forming a second insulating film on the photoelectric conversion layer; etching the first insulating film and the second insulating film to form the first insulating film and the second insulating film; Forming a contact hole penetrating therethrough and forming an external connection terminal on the second insulating film to fill the contact hole and connect the wiring layer to the outside.

一般的な半導体素子の製造方法では、基板上に配線層を形成し、配線層上に第一絶縁膜を形成し、第一絶縁膜を貫通するコンタクトホールを形成し、第一絶縁膜上に光電変換層を形成し、光電変換層上に第二絶縁膜を形成し、第二絶縁膜を貫通するコンタクトホールを形成し、当該コンタクトホールを埋めて下部電極を介して配線層を外部に接続するための外部接続端子を形成する。   In a general semiconductor device manufacturing method, a wiring layer is formed on a substrate, a first insulating film is formed on the wiring layer, a contact hole penetrating the first insulating film is formed, and the first insulating film is formed on the first insulating film. Form a photoelectric conversion layer, form a second insulating film on the photoelectric conversion layer, form a contact hole that penetrates the second insulating film, fill the contact hole, and connect the wiring layer to the outside through the lower electrode An external connection terminal is formed for this purpose.

一般に光電変換層は、第一絶縁膜上に成膜された光電変換膜をパターニングし、エッチングする処理を含む工程により形成される。当該エッチングの際に第一絶縁膜を貫通するコンタクトホール内の配線層はダメージを受ける場合がある。   Generally, the photoelectric conversion layer is formed by a process including a process of patterning and etching a photoelectric conversion film formed on the first insulating film. During the etching, the wiring layer in the contact hole that penetrates the first insulating film may be damaged.

そのため、本発明では、光電変換層上に第二絶縁膜を形成した後、第一絶縁膜及び第二絶縁膜をエッチングして第一絶縁膜及び第二絶縁膜を貫通するコンタクトホールを一括形成し、第二絶縁膜上に、当該コンタクトホールを埋めて配線層を外部に接続するための外部接続端子を形成する。これにより、光電変換層の形成工程におけるエッチングによるダメージを抑えることができ、その結果、水分による腐食を抑制することができる。   Therefore, in the present invention, after the second insulating film is formed on the photoelectric conversion layer, the first insulating film and the second insulating film are etched to collectively form contact holes that penetrate the first insulating film and the second insulating film. Then, an external connection terminal for filling the contact hole and connecting the wiring layer to the outside is formed on the second insulating film. Thereby, the damage by the etching in the formation process of a photoelectric converting layer can be suppressed, As a result, the corrosion by a water | moisture content can be suppressed.

以上説明したように、水分による下部電極の腐食を抑制することができるという効果が得られる。   As described above, there is an effect that corrosion of the lower electrode due to moisture can be suppressed.

本実施の形態に係る放射線画像撮影装置の全体構成の一例を示す構成図である。It is a block diagram which shows an example of the whole structure of the radiographic imaging apparatus which concerns on this Embodiment. 本実施の形態に係る放射線検出器の構成の一例を示す平面図である。It is a top view which shows an example of a structure of the radiation detector concerning this Embodiment. 図2に示した本実施の形態に係る放射線検出器の画素の一例の断面図である。It is sectional drawing of an example of the pixel of the radiation detector which concerns on this Embodiment shown in FIG. 本実施の形態に係るデータパッドの構成の一例を示す平面図である。It is a top view which shows an example of a structure of the data pad which concerns on this Embodiment. 図4に示した本実施の形態に係るデータパッドの一例の断面図である。FIG. 5 is a cross-sectional view of an example of a data pad according to the present embodiment shown in FIG. 4. 本実施の形態に係るデータパッドの製造工程を説明する説明図である。It is explanatory drawing explaining the manufacturing process of the data pad which concerns on this Embodiment. 本実施の形態に係るゲートパッドの構成の一例を示す平面図である。It is a top view which shows an example of a structure of the gate pad which concerns on this Embodiment. 図7に示した本実施の形態に係るゲートパッドの一例の断面図である。It is sectional drawing of an example of the gate pad which concerns on this Embodiment shown in FIG. 従来の放射線検出器におけるゲートパッドの一例の断面図である。It is sectional drawing of an example of the gate pad in the conventional radiation detector. 従来のゲートパッドの製造工程を説明する説明図である。It is explanatory drawing explaining the manufacturing process of the conventional gate pad. 従来の放射線検出器におけるゲートパッドの一例の断面図である。It is sectional drawing of an example of the gate pad in the conventional radiation detector.

以下、各図面を参照して本実施の形態の一例について説明する。   Hereinafter, an example of the present embodiment will be described with reference to the drawings.

まず、本実施の形態の放射線画像撮影装置100の概略構成について説明する。図1に、本実施の形態の放射線画像撮影装置の全体構成の一例を示す。本実施の形態では、X線等の放射線を一旦光に変換し、変換した光を電荷に変換する間接変換方式の放射線検出器10に本発明を適用した場合について説明する。本実施の形態では、放射線画像撮影装置100は、間接変換方式の放射線検出器10を備えて構成されている。なお、図1では、放射線を光に変換するシンチレータは省略している。   First, a schematic configuration of the radiographic image capturing apparatus 100 of the present embodiment will be described. In FIG. 1, an example of the whole structure of the radiographic imaging apparatus of this Embodiment is shown. In the present embodiment, a case will be described in which the present invention is applied to an indirect conversion radiation detector 10 that once converts radiation such as X-rays into light and converts the converted light into electric charges. In the present embodiment, the radiographic image capturing apparatus 100 includes an indirect conversion type radiation detector 10. In FIG. 1, a scintillator that converts radiation into light is omitted.

放射線検出器10には、光を受けて電荷を発生し、発生した電荷を蓄積するセンサ部103と、センサ部103に蓄積された電荷を読み出すためのスイッチング素子であるTFTスイッチ4と、を含んで構成される画素20が複数、マトリックス状に配置されている。本実施の形態では、シンチレータによって変換された光が照射されることにより、センサ部103で電荷が発生する。   The radiation detector 10 includes a sensor unit 103 that receives light to generate electric charge, accumulates the generated electric charge, and a TFT switch 4 that is a switching element for reading out the electric charge accumulated in the sensor unit 103. A plurality of pixels 20 are arranged in a matrix. In this embodiment mode, charges are generated in the sensor unit 103 by irradiation with light converted by the scintillator.

画素20は、一方向(図1の横方向、以下「行方向」ともいう)及び当該行方向に対する交差方向(図1の縦方向、以下「列方向」ともいう)にマトリックス状に複数配置されている。図1では、画素20の配列を簡略化して示しているが、例えば、画素20は行方向及び列方向に1024×1024個配置されている。   A plurality of pixels 20 are arranged in a matrix in one direction (the horizontal direction in FIG. 1, hereinafter also referred to as “row direction”) and the direction intersecting the row direction (the vertical direction in FIG. 1, hereinafter also referred to as “column direction”). ing. In FIG. 1, the arrangement of the pixels 20 is shown in a simplified manner. For example, 1024 × 1024 pixels 20 are arranged in the row direction and the column direction.

また、放射線検出器10には、基板1(図2参照)上に、TFTスイッチ4をON/OFFするための複数の制御配線である走査配線101と、上記センサ部103に蓄積された電荷を読み出すための複数の信号配線3と、が互いに交差して設けられている。本実施の形態では、一方向の各画素列に信号配線3が1本ずつ設けられ、交差方向の各画素列に走査配線101が1本ずつ設けられており、例えば、画素20が行向及び列方向に1024×1024個配置されている場合、信号配線3及び走査配線101は1024本ずつ設けられている。   Further, the radiation detector 10 receives, on the substrate 1 (see FIG. 2), the scanning wiring 101 which is a plurality of control wirings for turning on / off the TFT switch 4 and the electric charge accumulated in the sensor unit 103. A plurality of signal wirings 3 for reading are provided so as to cross each other. In the present embodiment, one signal wiring 3 is provided for each pixel column in one direction, and one scanning wiring 101 is provided for each pixel column in the intersecting direction. When 1024 × 1024 are arranged in the column direction, 1024 signal wirings 3 and scanning wirings 101 are provided.

さらに、放射線検出器10には、各信号配線3と並列にバイアス配線25が設けられている。バイアス配線25は、一端及び他端が並列に接続されており、一端が所定のバイアス電圧を供給するバイアス電源110に接続されている。センサ部103はバイアス配線25に接続されており、バイアス配線25を介してバイアス電圧が印加されている。   Further, the radiation detector 10 is provided with a bias wiring 25 in parallel with each signal wiring 3. One end and the other end of the bias wiring 25 are connected in parallel, and one end is connected to a bias power supply 110 that supplies a predetermined bias voltage. The sensor unit 103 is connected to the bias wiring 25, and a bias voltage is applied via the bias wiring 25.

走査配線101には、各TFTスイッチ4をスイッチングするためのスキャン信号が流れる。このようにスキャン信号が各走査配線101に流れることによって、各TFTスイッチ4がスイッチング(ON/OFF)される。   A scanning signal for switching each TFT switch 4 flows through the scanning wiring 101. In this way, each TFT switch 4 is switched (ON / OFF) by the scan signal flowing through each scan line 101.

信号配線3には、各画素20のTFTスイッチ4のスイッチング状態に応じて、各画素20に蓄積された電荷に応じた電気信号が流れる。より具体的には、各信号配線3には、当該信号配線3に接続された画素20の何れかのTFTスイッチ4がONされることにより蓄積された電荷量に応じた電気信号が流れる。   An electric signal corresponding to the electric charge accumulated in each pixel 20 flows through the signal wiring 3 in accordance with the switching state of the TFT switch 4 of each pixel 20. More specifically, an electrical signal corresponding to the amount of charge accumulated by turning on any TFT switch 4 of the pixel 20 connected to the signal wiring 3 flows to each signal wiring 3.

放射線検出器10の各信号配線3には、外部接続端子であるデータパッド50を介して、各信号配線3に流れ出した電気信号を検出する信号検出回路105が接続されている。また、放射線検出器10の各走査配線101には、外部接続端子であるゲートパッド40を介して、各走査配線101にTFTスイッチ4をON/OFFするための制御信号を出力するスキャン信号制御回路104が接続されている。図2では、信号検出回路105及びスキャン信号制御回路104を1つに簡略化して示しているが、例えば、信号検出回路105及びスキャン信号制御回路104を複数設けて所定本(例えば、256本)毎に信号配線3又は走査配線101を接続する。例えば、信号配線3及び走査配線101が1024本ずつ設けられている場合、スキャン信号制御回路104を4個設けて256本ずつ走査配線101を接続し、信号検出回路105も4個設けて256本ずつ信号配線3を接続する。   Each signal wiring 3 of the radiation detector 10 is connected to a signal detection circuit 105 that detects an electric signal flowing out to each signal wiring 3 via a data pad 50 that is an external connection terminal. In addition, a scanning signal control circuit that outputs a control signal for turning on / off the TFT switch 4 to each scanning wiring 101 to each scanning wiring 101 of the radiation detector 10 via a gate pad 40 that is an external connection terminal. 104 is connected. In FIG. 2, the signal detection circuit 105 and the scan signal control circuit 104 are shown in a simplified form. However, for example, a plurality of signal detection circuits 105 and a plurality of scan signal control circuits 104 are provided (for example, 256). The signal wiring 3 or the scanning wiring 101 is connected every time. For example, when 1024 signal wires 3 and 1024 scan wires 101 are provided, four scan signal control circuits 104 are provided, 256 scan wires 101 are connected, and four signal detection circuits 105 are provided 256. The signal wiring 3 is connected one by one.

信号検出回路105は、各信号配線3毎に、入力される電気信号を増幅する増幅回路(図示省略)を内蔵している。信号検出回路105では、各信号配線3より入力される電気信号を増幅回路により増幅し、ADC(アナログ・デジタル変換器)によりデジタル信号へ変換する。   The signal detection circuit 105 incorporates an amplification circuit (not shown) for amplifying an input electric signal for each signal wiring 3. In the signal detection circuit 105, an electric signal input from each signal wiring 3 is amplified by an amplifier circuit and converted into a digital signal by an ADC (analog / digital converter).

この信号検出回路105及びスキャン信号制御回路104には、信号検出回路105において変換されたデジタル信号に対してノイズ除去等の所定の処理を施すとともに、信号検出回路105に対して信号検出のタイミングを示す制御信号を出力し、スキャン信号制御回路104に対してスキャン信号の出力のタイミングを示す制御信号を出力する制御部106が接続されている。   The signal detection circuit 105 and the scan signal control circuit 104 are subjected to predetermined processing such as noise removal on the digital signal converted by the signal detection circuit 105, and the signal detection circuit 105 is provided with a signal detection timing. A control unit 106 that outputs a control signal indicating the timing of outputting the scan signal is connected to the scan signal control circuit 104.

本実施の形態の制御部106は、マイクロコンピュータによって構成されており、CPU(中央処理装置)、ROMおよびRAM、フラッシュメモリ等からなる不揮発性の記憶部を備えている。制御部106は、信号検出回路105から入力された電荷情報を示す電気信号に基づいて、照射された放射線が示す画像を生成して出力する。   The control unit 106 according to the present embodiment is configured by a microcomputer, and includes a nonvolatile storage unit including a CPU (Central Processing Unit), a ROM and a RAM, a flash memory, and the like. The control unit 106 generates and outputs an image indicated by the irradiated radiation based on the electrical signal indicating the charge information input from the signal detection circuit 105.

次に、本実施の形態の画素20、ゲートパッド40、及びデータパッド50の構成について具体的一例を挙げて説明する。まず、画素20について説明する。図2に、本実施形態に係る間接変換方式の放射線検出器10の2画素×2画素分の構造を示す平面図を示す。また、図3には、図2の画素20のA−A線断面図を示す。   Next, the configuration of the pixel 20, the gate pad 40, and the data pad 50 of this embodiment will be described with a specific example. First, the pixel 20 will be described. FIG. 2 is a plan view showing a structure of 2 pixels × 2 pixels of the indirect conversion type radiation detector 10 according to the present embodiment. FIG. 3 is a cross-sectional view taken along line AA of the pixel 20 in FIG.

図3に示すように、画素20は、無アルカリガラス等からなる絶縁性の基板1上に、走査配線101(図2参照)、ゲート電極2が形成されており、走査配線101とゲート電極2は接続されている(図2参照)。この走査配線101、ゲート電極2が形成された配線層(以下、この配線層を「第1信号配線層42」ともいう)は、Al若しくはCu、又はAl若しくはCuを主体とした積層膜を用いて形成されているが、これらに限定されるものではない。   As shown in FIG. 3, the pixel 20 includes a scanning wiring 101 (see FIG. 2) and a gate electrode 2 formed on an insulating substrate 1 made of alkali-free glass or the like. Are connected (see FIG. 2). The wiring layer in which the scanning wiring 101 and the gate electrode 2 are formed (hereinafter, this wiring layer is also referred to as “first signal wiring layer 42”) uses Al or Cu, or a laminated film mainly composed of Al or Cu. However, the present invention is not limited to these.

この第1信号配線層42上には、一面に絶縁膜15が形成されており、ゲート電極2上に位置する部位がTFTスイッチ4におけるゲート絶縁膜として作用する。この絶縁膜15は、例えば、SiN 等からなっており、例えば、CVD(Chemical Vapor Deposition)成膜により形成される。 An insulating film 15 is formed on one surface on the first signal wiring layer 42, and a portion located on the gate electrode 2 functions as a gate insulating film in the TFT switch 4. The insulating film 15 is made of, for example, SiN X or the like, and is formed by, for example, CVD (Chemical Vapor Deposition) film formation.

絶縁膜15上のゲート電極2上には、半導体活性層8が島状に形成されている。この半導体活性層8は、TFTスイッチ4のチャネル部であり、例えば、アモルファスシリコン膜からなる。   On the gate electrode 2 on the insulating film 15, the semiconductor active layer 8 is formed in an island shape. The semiconductor active layer 8 is a channel portion of the TFT switch 4 and is made of, for example, an amorphous silicon film.

これらの上層には、ソース電極9、及びドレイン電極13が形成されている。このソース電極9及びドレイン電極13が形成された配線層には、ソース電極9、ドレイン電極13とともに、信号配線3が形成されている。ソース電極9は信号配線3に接続されている(図2参照。)。ソース電極9、ドレイン電極13、及び信号配線3が形成された配線層(以下、この配線層を「第2信号配線層52」ともいう)は、Al若しくはCu、又はAl若しくはCuを主体とした積層膜が用いて形成されるが、これらに限定されるものではない。当該ソース電極9及びドレイン電極13と半導体活性層8との間には不純物添加アモルファスシリコン等による不純物添加半導体層(図示省略)が形成されている。これらによりスイッチング用のTFTスイッチ4が構成される。なお、TFTスイッチ4は後述する下部電極11により収集、蓄積される電荷の極性によってソース電極9とドレイン電極13が逆となる。   A source electrode 9 and a drain electrode 13 are formed on these upper layers. In the wiring layer in which the source electrode 9 and the drain electrode 13 are formed, the signal wiring 3 is formed together with the source electrode 9 and the drain electrode 13. The source electrode 9 is connected to the signal wiring 3 (see FIG. 2). The wiring layer in which the source electrode 9, the drain electrode 13, and the signal wiring 3 are formed (hereinafter, this wiring layer is also referred to as “second signal wiring layer 52”) is mainly Al or Cu, or Al or Cu. Although a laminated film is used, it is not limited to these. Between the source electrode 9 and the drain electrode 13 and the semiconductor active layer 8, an impurity-added semiconductor layer (not shown) made of impurity-added amorphous silicon or the like is formed. These constitute the TFT switch 4 for switching. In the TFT switch 4, the source electrode 9 and the drain electrode 13 are reversed depending on the polarity of charges collected and accumulated by the lower electrode 11 described later.

これら第2信号配線層52を覆い、基板1上の画素20が設けられた領域のほぼ全面(ほぼ全領域)には、TFTスイッチ4や信号配線3を保護するために、TFT保護膜層30が形成されている。このTFT保護膜層30は、例えば、SiN 等からなっており、例えば、CVD成膜により形成される。 In order to protect the TFT switch 4 and the signal wiring 3 over almost the entire area (substantially the entire area) where the pixels 20 are provided on the substrate 1 so as to cover the second signal wiring layer 52, the TFT protective film layer 30. Is formed. The TFT protective film layer 30 is made of, for example, SiN X or the like, and is formed by, for example, CVD film formation.

このTFT保護膜層30上には、塗布型の層間絶縁膜12が形成されている。この層間絶縁膜12は、低誘電率(比誘電率εr=2〜4)の感光性の有機材料(例えば、ポジ型感光性アクリル系樹脂:メタクリル酸とグリシジルメタクリレートとの共重合体からなるベースポリマーに、ナフトキノンジアジド系ポジ型感光剤を混合した材料等)により1〜4μmの膜厚で形成されている。   A coating type interlayer insulating film 12 is formed on the TFT protective film layer 30. The interlayer insulating film 12 is a photosensitive organic material having a low dielectric constant (relative dielectric constant εr = 2 to 4) (for example, a positive photosensitive acrylic resin: a base made of a copolymer of methacrylic acid and glycidyl methacrylate). And a film obtained by mixing a naphthoquinonediazide-based positive photosensitive agent with a polymer).

本実施の形態に係る放射線検出器10では、この層間絶縁膜12によって層間絶縁膜12上層と下層に配置される金属間の容量を低く抑えている。また、一般的にこのような材料は平坦化膜としての機能も有しており、下層の段差が平坦化される効果も有する。本実施の形態に係る放射線検出器10では、この層間絶縁膜12及びTFT保護膜層30のドレイン電極13と対向する位置にコンタクトホール17が形成されている。   In the radiation detector 10 according to the present exemplary embodiment, the interlayer insulating film 12 suppresses the capacitance between metals disposed in the upper and lower layers of the interlayer insulating film 12 to be low. In general, such a material also has a function as a flattening film, and has an effect of flattening a lower step. In the radiation detector 10 according to the present exemplary embodiment, a contact hole 17 is formed at a position facing the drain electrode 13 of the interlayer insulating film 12 and the TFT protective film layer 30.

層間絶縁膜12上には、コンタクトホール17を埋めつつ、画素領域を覆うようにセンサ部103の下部電極11が形成されており、この下部電極11は、TFTスイッチ4のドレイン電極13と接続されている。この下部電極11は、後述する半導体層21が1μm前後と厚い場合には導電性があれば材料に制限がほとんどなく、例えば、Al系材料等導電性の金属を用いて形成される。   A lower electrode 11 of the sensor unit 103 is formed on the interlayer insulating film 12 so as to cover the pixel region while filling the contact hole 17, and the lower electrode 11 is connected to the drain electrode 13 of the TFT switch 4. ing. If the semiconductor layer 21 described later is as thick as about 1 μm, the lower electrode 11 is formed of a conductive metal such as an Al-based material, for example, as long as it has conductivity.

下部電極11上には、フォトダイオードとして機能する半導体層21が形成されている。本実施の形態では、半導体層21として、n+層、i層、p+層(n+アモルファスシリコン、アモルファスシリコン、p+アモルファスシリコン)を積層したPIN構造のフォトダイオードを採用しており、下層からn+層21A、i層21B、p+層21Cを順に積層して形成する。i層21Bは、光が照射されることにより電荷(一対の自由電子と自由正孔)が発生する。n+層21A及びp+層21Cは、コンタクト層として機能し、下部電極11及び後述する上部電極22とi層21Bをと電気的に接続する。   A semiconductor layer 21 that functions as a photodiode is formed on the lower electrode 11. In the present embodiment, a PIN structure photodiode in which an n + layer, an i layer, and a p + layer (n + amorphous silicon, amorphous silicon, p + amorphous silicon) are stacked is employed as the semiconductor layer 21, and the n + layer 21A is formed from the lower layer. , I layer 21B and p + layer 21C are sequentially stacked. The i layer 21 </ b> B generates charges (a pair of free electrons and free holes) when irradiated with light. The n + layer 21A and the p + layer 21C function as contact layers, and electrically connect the lower electrode 11 and an upper electrode 22 (described later) and the i layer 21B.

各半導体層21上には、それぞれ個別に上部電極22が形成されている。この上部電極22には、例えば、ITOやIZO(酸化亜鉛インジウム)等の光透過性の高い材料を用いている。本実施の形態に係る放射線検出器10では、上部電極22や半導体層21、下部電極11を含んでセンサ部103が構成されている。   On each semiconductor layer 21, an upper electrode 22 is formed individually. For the upper electrode 22, for example, a material having high light transmittance such as ITO or IZO (zinc oxide indium) is used. In the radiation detector 10 according to the present exemplary embodiment, the sensor unit 103 includes the upper electrode 22, the semiconductor layer 21, and the lower electrode 11.

層間絶縁膜12、半導体層21及び上部電極22上には、上部電極22に対応する一部で開口27Aを持ち、各半導体層21を覆うように、塗布型の層間絶縁膜23が形成されている。層間絶縁膜23は、SiN 等からなっており、例えば、0.2〜0.6μmの膜厚でCVD成膜により形成されている。 On the interlayer insulating film 12, the semiconductor layer 21, and the upper electrode 22, a coating type interlayer insulating film 23 is formed so as to have a part of the opening 27 </ b> A corresponding to the upper electrode 22 and cover each semiconductor layer 21. Yes. The interlayer insulating film 23 is made of SiN X or the like, and is formed by CVD film formation with a film thickness of 0.2 to 0.6 μm, for example.

この層間絶縁膜23上には、バイアス配線25が形成されている。バイアス配線25は、透明導電体、AlもしくはCu、またはAlもしくはCuを主体とした合金、あるいは積層膜が好ましく、特に、透明導電体であることが好ましい。透明導電体としては、例えば、ITOやIZO(酸化亜鉛インジウム)等の光透過性の高い導電体が好ましい。バイアス配線25は、開口27A付近にコンタクトパッド27が形成され、層間絶縁膜23の開口27Aを介して上部電極22と電気的に接続される。   A bias wiring 25 is formed on the interlayer insulating film 23. The bias wiring 25 is preferably a transparent conductor, Al or Cu, an alloy mainly composed of Al or Cu, or a laminated film, and particularly preferably a transparent conductor. As the transparent conductor, for example, a highly light-transmitting conductor such as ITO or IZO (zinc indium oxide) is preferable. The bias wiring 25 has a contact pad 27 formed in the vicinity of the opening 27 </ b> A and is electrically connected to the upper electrode 22 through the opening 27 </ b> A of the interlayer insulating film 23.

さらに層間絶縁膜23及びバイアス配線25(コンタクトパッド27)の上には、表面を平坦化するための平坦化層32が形成されている。平坦化層32は、絶縁層であり、例えば、層間絶縁膜12と同様に、有機材料により1〜4μmの膜厚で形成されている。また、平坦化層32の上には、放射線検出器10の表面を保護するための保護層34が形成されている。   Further, a planarizing layer 32 for planarizing the surface is formed on the interlayer insulating film 23 and the bias wiring 25 (contact pad 27). The planarization layer 32 is an insulating layer, and is formed of an organic material with a thickness of 1 to 4 μm, for example, like the interlayer insulating film 12. A protective layer 34 for protecting the surface of the radiation detector 10 is formed on the planarization layer 32.

このように形成された画素20上には、必要に応じてさらに光吸収性の低い絶縁性の材料により保護膜が形成されて、その表面に光吸収性の低い接着樹脂を用いてまたは、直接蒸着によりGOSやCsI等からなるシンチレータが貼り付けられる。   On the pixel 20 formed in this manner, a protective film is formed of an insulating material having a low light absorption as necessary, and an adhesive resin having a low light absorption is used on the surface thereof, or directly. A scintillator made of GOS, CsI or the like is attached by vapor deposition.

次に、本実施の形態のデータパッド50について説明する。図4に、本実施の形態に係るデータパッド50が配置された放射線検出器10の端部の構造の一例を示す平面図を示す。また、図5には、データパッド50が配置された放射線検出器10の端部の一例の断面図を示す。   Next, the data pad 50 of the present embodiment will be described. FIG. 4 is a plan view showing an example of the structure of the end portion of the radiation detector 10 in which the data pad 50 according to the present embodiment is arranged. FIG. 5 shows a cross-sectional view of an example of an end portion of the radiation detector 10 on which the data pad 50 is arranged.

図5に示すように、基板1上に、絶縁膜15が形成されている。また、絶縁膜15の上には、第2信号配線層52(信号配線3、ソース電極9、及びドレイン電極13を含む配線層)が形成されており、絶縁膜15及び第2信号配線層52の上には、TFT保護層30が形成されている
また、放射線検出器10のデータパッド50が設けられた端部では、TFT保護層30の上には、層間絶縁膜23が形成されている。また、層間絶縁膜23の上には、データパッド50が形成される領域に開口部を有する保護層34が形成されている。層間絶縁膜23の上の、保護層34の開口部には、データパッド50が形成されており、データパッド50と第2信号配線層52とは、層間絶縁膜23及びTFT保護層30を貫通するコンタクトホール36により電気的に直接接続されている。
As shown in FIG. 5, an insulating film 15 is formed on the substrate 1. A second signal wiring layer 52 (a wiring layer including the signal wiring 3, the source electrode 9, and the drain electrode 13) is formed on the insulating film 15, and the insulating film 15 and the second signal wiring layer 52 are formed. A TFT protective layer 30 is formed on the TFT protective layer 30. An interlayer insulating film 23 is formed on the TFT protective layer 30 at the end of the radiation detector 10 where the data pad 50 is provided. . A protective layer 34 having an opening in the region where the data pad 50 is formed is formed on the interlayer insulating film 23. A data pad 50 is formed in the opening of the protective layer 34 on the interlayer insulating film 23, and the data pad 50 and the second signal wiring layer 52 penetrate the interlayer insulating film 23 and the TFT protective layer 30. The contact hole 36 is electrically connected directly.

本実施の形態のデータパッド50の製造工程について、図6を参照して説明する。   A manufacturing process of the data pad 50 of the present embodiment will be described with reference to FIG.

まず、放射線検出器10では、基板1上に、第2信号配線層52線層として、ゲート電極2、走査配線101を形成する。この第1信号配線層42は、Al、Al合金等の低抵抗金属、もしくは高融点金属からなるバリアメタル層との積層膜からなり、膜厚が100〜600nm前後でスパッタリング法にて基板1上に堆積される。その後、フォトリソグラフィー技術にてレジスト膜のパターンニングを行う。その後、Al用のエッチャントによるウェットエッチ法か、ドライエッチ法にて金属膜をパターンニングする。その後、レジストを除去することにより第1信号配線層42が完成する。次に、第1信号配線層42上に、絶縁膜15、半導体活性層8、コンタクト層を順次堆積する。絶縁膜15はSiNxからなり膜厚は200〜600nm、半導体活性層8はアモルファスシリコンからなり膜厚20〜200nm前後、コンタクト層は不純物添加アモルファスシリコンからなり膜厚10〜100nm前後で、P−CVD(Plasma−Chemical Vapor Deposition)法にて堆積する。その後、第1信号配線層42と同様に、フォトリソグラフィー技術によりレジストのパターンニングを行う。その後、半導体活性層8と不純物添加半導体によるコンタクト層を絶縁膜15に対し選択的にドライエッチングすることにより半導体活性領域を形成する。なお、データパッド50が設けられた放射線検出器10の端部には、絶縁膜15及び第1信号配線層42が積層されていないため図6に示したデータパッド50の製造工程には、図示していない。   First, in the radiation detector 10, the gate electrode 2 and the scanning wiring 101 are formed on the substrate 1 as the second signal wiring layer 52 line layer. The first signal wiring layer 42 is a laminated film with a barrier metal layer made of a low resistance metal such as Al or Al alloy or a refractory metal, and has a film thickness of about 100 to 600 nm on the substrate 1 by sputtering. It is deposited on. Thereafter, the resist film is patterned by photolithography. Thereafter, the metal film is patterned by a wet etch method using an etchant for Al or a dry etch method. Thereafter, the first signal wiring layer 42 is completed by removing the resist. Next, the insulating film 15, the semiconductor active layer 8, and the contact layer are sequentially deposited on the first signal wiring layer 42. The insulating film 15 is made of SiNx and has a thickness of 200 to 600 nm, the semiconductor active layer 8 is made of amorphous silicon and has a thickness of about 20 to 200 nm, and the contact layer is made of impurity-doped amorphous silicon and has a thickness of about 10 to 100 nm. Deposited by (Plasma-Chemical Vapor Deposition) method. Thereafter, similarly to the first signal wiring layer 42, resist patterning is performed by photolithography. Thereafter, the semiconductor active region is formed by selectively dry-etching the semiconductor active layer 8 and the contact layer made of the doped semiconductor with respect to the insulating film 15. Since the insulating film 15 and the first signal wiring layer 42 are not laminated at the end of the radiation detector 10 provided with the data pad 50, the manufacturing process of the data pad 50 shown in FIG. Not shown.

次に、図6(A)に示すように、絶縁膜15、及び半導体活性層8の上層、放射線検出器10の端部においては基板1上に、第2信号配線層52として、信号配線3、ソース電極9、ドレイン電極13を形成する。この第2信号配線層52は、第1信号配線層42と同様に、Al、Al合金等の低抵抗金属、もしくは高融点金属からなるバリアメタル層との積層膜、またはMo等の高融点金属膜単層からなり、膜厚が100〜600nm前後である。第1信号配線層42と同様に、フォトリソグラフィー技術にてパターンニングを行い、Al用のエッチャントによるウェットエッチ法か、ドライエッチ法にて金属膜をパターンニングする。ドライエッチ法にて、コンタクト層と半導体活性層8の一部を除去しTFTスイッチ4のチャネル領域を形成する。   Next, as shown in FIG. 6A, the signal wiring 3 is formed as a second signal wiring layer 52 on the substrate 1 at the upper layer of the insulating film 15 and the semiconductor active layer 8 and at the end of the radiation detector 10. Then, the source electrode 9 and the drain electrode 13 are formed. Similar to the first signal wiring layer 42, the second signal wiring layer 52 is a laminated film with a low-resistance metal such as Al or Al alloy or a barrier metal layer made of a refractory metal, or a refractory metal such as Mo. It consists of a single film layer, and the film thickness is around 100 to 600 nm. Similarly to the first signal wiring layer 42, patterning is performed by a photolithography technique, and the metal film is patterned by a wet etching method using an etchant for Al or a dry etching method. The contact layer and part of the semiconductor active layer 8 are removed by dry etching to form a channel region of the TFT switch 4.

次に、図6(A)に示すように、基板1及び上記のように形成された第2信号配線層52の上層に、TFT保護層30及び層間絶縁膜12を順次形成する。なお、層間絶縁膜12は、データパッド50が設けられた放射線検出器10の端部には積層されていないため図6(A)には図示していない。TFT保護層30及び層間絶縁膜12は無機材料単体の場合や、無機材料からなる保護絶縁膜と有機系材料からなる層間絶縁膜の積層により形成する場合や、有機系からなる層間絶縁膜単層により形成する場合がある。本実施の形態では、例えば、CVD成膜によりTFT保護膜層30を形成し、塗布系材料である感光性の層間絶縁膜12材料を塗布、プリベーク後、露光、現像のステップを通過後、焼成を行なって各層を形成する。次に、フォトリソグラフィー技術によりTFT保護膜層30をパターンニングする。   Next, as shown in FIG. 6A, the TFT protective layer 30 and the interlayer insulating film 12 are sequentially formed on the substrate 1 and the second signal wiring layer 52 formed as described above. Note that the interlayer insulating film 12 is not shown in FIG. 6A because it is not laminated at the end of the radiation detector 10 provided with the data pad 50. The TFT protective layer 30 and the interlayer insulating film 12 are formed of a single inorganic material, formed by stacking a protective insulating film made of an inorganic material and an interlayer insulating film made of an organic material, or a single interlayer insulating film made of an organic material. May form. In the present embodiment, for example, a TFT protective film layer 30 is formed by CVD film formation, a photosensitive interlayer insulating film 12 material that is a coating system material is applied, prebaked, passed through exposure and development steps, and then baked. To form each layer. Next, the TFT protective film layer 30 is patterned by photolithography.

さらに、放射線検出器10では、層間絶縁膜12及びTFT保護層30の上に下部電極11及び半導体層21、及び上部電極22を形成する。なお、これらの各層は、データパッド50が設けられた放射線検出器10の端部には積層されていないため図6には図示していない。下部電極は、Al系材料の金属材料をスパッタリング法により膜厚が20〜500nm前後になるように堆積し、フォトリソグラフィー技術にてパターンニングを行い、メタル用のエッチャント等によるウェットエッチ法か、ドライエッチ法にてパターンニングして形成する。光電変換層である半導体層21は、有機光電変換材料である場合は、例えば、CVD法により形成すればよい。膜厚は30nm以上、300nm以下が好ましく、より好ましくは、50nm以上、250nm以下、特に好ましくは80nm以上、200nm以下である。また、無機光電変換材料である場合は、CVD法で下層より順にn+層21A、i層21B、p+層21Cの各層を堆積して半導体層21を形成する。膜厚は、例えばそれぞれn+層10〜500nm、i層0.2〜2μm、p+層10〜500nmである。半導体層21は各層を順に積層してフォトリソグラフィー技術により、半導体層21をパターンニングし、ドライエッチ、もしくはウェットエッチによる下層の層間絶縁膜12との選択エッチすることにより完成する。なお、n+層21A、i層21B、p+層21Cの順で積層するのではなく、p+層21C、i層21B、n+層21Aの順で積層し、PINダイオードとしてもかまわない。上部電極22は、ITO等の透明電極材料をスパッタリング法により膜厚が20〜200nm前後になるように堆積し、フォトリソグラフィー技術にてパターンニングを行い、ITO用のエッチャント等によるウェットエッチ法か、ドライエッチ法にてパターンニングして形成する。   Further, in the radiation detector 10, the lower electrode 11, the semiconductor layer 21, and the upper electrode 22 are formed on the interlayer insulating film 12 and the TFT protective layer 30. These layers are not shown in FIG. 6 because they are not stacked on the end of the radiation detector 10 provided with the data pad 50. For the lower electrode, an Al-based metal material is deposited by sputtering to have a film thickness of about 20 to 500 nm, patterned by photolithography, and wet etching using a metal etchant or the like. It is formed by patterning using an etching method. When the semiconductor layer 21 that is a photoelectric conversion layer is an organic photoelectric conversion material, it may be formed by, for example, a CVD method. The film thickness is preferably 30 nm or more and 300 nm or less, more preferably 50 nm or more and 250 nm or less, and particularly preferably 80 nm or more and 200 nm or less. In the case of an inorganic photoelectric conversion material, the semiconductor layer 21 is formed by depositing the n + layer 21A, the i layer 21B, and the p + layer 21C in order from the lower layer by the CVD method. The film thicknesses are, for example, n + layer 10 to 500 nm, i layer 0.2 to 2 μm, and p + layer 10 to 500 nm, respectively. The semiconductor layer 21 is completed by sequentially laminating each layer, patterning the semiconductor layer 21 by photolithography, and selectively etching with the lower interlayer insulating film 12 by dry etching or wet etching. The n + layer 21A, the i layer 21B, and the p + layer 21C are not stacked in this order, but the p + layer 21C, the i layer 21B, and the n + layer 21A may be stacked in this order to form a PIN diode. The upper electrode 22 is formed by depositing a transparent electrode material such as ITO so as to have a film thickness of about 20 to 200 nm by a sputtering method, patterning by a photolithography technique, a wet etching method using an etchant for ITO, or the like. It is formed by patterning using a dry etch method.

次に、図6(B)に示すように、SiNx膜からなる層間絶縁膜23を堆積する。ここでは、一例としてCVD成膜のSiNxを記載したが、絶縁材料であれば適用でき、SiNxに限定するものではない。   Next, as shown in FIG. 6B, an interlayer insulating film 23 made of a SiNx film is deposited. Here, SiNx formed by CVD is described as an example, but any insulating material can be applied and is not limited to SiNx.

さらにデータパッド50を形成するために、図6(C)に示すように、絶縁膜用のウェットエッチ法か、ドライエッチ法にて層間絶縁膜23及びTFT保護層30を貫通するコンタクトホール36を一括形成する。   Further, in order to form the data pad 50, as shown in FIG. 6C, a contact hole 36 penetrating the interlayer insulating film 23 and the TFT protective layer 30 is formed by a wet etching method for an insulating film or a dry etching method. Batch formation.

さらに、図6(D)に示すように、層間絶縁膜23上に、Al系材料もしくはITO等の金属材料をスパッタリング法により堆積させ、フォトリソグラフィー技術にてパターンニングを行い、メタル用のエッチャント等によるウェットエッチ法か、ドライエッチ法にてパターンニングしてデータパッド50を形成する。   Further, as shown in FIG. 6D, a metal material such as an Al-based material or ITO is deposited on the interlayer insulating film 23 by a sputtering method, and patterning is performed by a photolithography technique, and a metal etchant or the like. The data pad 50 is formed by patterning using a wet etching method or a dry etching method.

さらに、図6(E)に示すように、データパッド50をマスキングして、データパッド50が形成される領域に開口部を有するように、絶縁膜である保護層34を例えば、CVD成膜により形成する。本実施の形態の放射線検出器10では、このようにして、データパッド50が形成される。   Further, as shown in FIG. 6E, the data pad 50 is masked, and the protective layer 34, which is an insulating film, is formed by, for example, CVD film formation so as to have an opening in a region where the data pad 50 is formed. Form. In the radiation detector 10 of the present embodiment, the data pad 50 is formed in this way.

一方、ここで従来の放射線検出器におけるデータパッドについて説明する。図9には、従来のデータパッド500が設けられた放射線検出器1000の端部の断面図が示されている。   Meanwhile, a data pad in a conventional radiation detector will be described here. FIG. 9 shows a cross-sectional view of an end portion of a radiation detector 1000 provided with a conventional data pad 500.

図9に示すように、従来の放射線検出器1000では、基板1上に、絶縁膜15が形成されている。また、絶縁膜15の上には、第2信号配線層52(信号配線3、ソース電極9、及びドレイン電極13を含む配線層)が形成されており、絶縁膜15及び第2信号配線層52の上には、TFT保護層30が形成されている
また、第2信号配線層52の端部付近の上層には、開口部が形成されており、当該開口部を覆うように、TFT保護層30上に中継用の電極となる下部電極11が形成されている。さらに、TFT保護層30及び下部電極11の上には、層間絶縁膜23が形成されている。また、層間絶縁膜23の上には、データパッド500が形成される領域に開口部を有する保護層34が形成されている。層間絶縁膜23の上の、保護層34の開口部には、データパッド500が形成されており、データパッド500と下部電極11とは、層間絶縁膜23を貫通するコンタクトホール501により電気的に直接接続されている。このように従来の放射線検出器1000では、下部電極11を介してデータパッド500と第2信号配線層52とが接続されている。
As shown in FIG. 9, in the conventional radiation detector 1000, an insulating film 15 is formed on the substrate 1. A second signal wiring layer 52 (a wiring layer including the signal wiring 3, the source electrode 9, and the drain electrode 13) is formed on the insulating film 15, and the insulating film 15 and the second signal wiring layer 52 are formed. A TFT protective layer 30 is formed on the top. Further, an opening is formed in an upper layer near the end of the second signal wiring layer 52, and the TFT protective layer is covered so as to cover the opening. A lower electrode 11 serving as a relay electrode is formed on 30. Further, an interlayer insulating film 23 is formed on the TFT protective layer 30 and the lower electrode 11. Further, a protective layer 34 having an opening in a region where the data pad 500 is formed is formed on the interlayer insulating film 23. A data pad 500 is formed in the opening of the protective layer 34 on the interlayer insulating film 23, and the data pad 500 and the lower electrode 11 are electrically connected to each other through a contact hole 501 that penetrates the interlayer insulating film 23. Connected directly. Thus, in the conventional radiation detector 1000, the data pad 500 and the second signal wiring layer 52 are connected via the lower electrode 11.

このような従来の放射線検出器1000のデータパッド500の製造工程について、図10を参照して説明する。なお、上述の図6に示した本実施の形態の放射線検出器10のデータパッド50の製造工程と略同様の肯定については、その旨を記し詳細な説明を省略する。   A manufacturing process of the data pad 500 of the conventional radiation detector 1000 will be described with reference to FIG. In addition, about the affirmation similar to the manufacturing process of the data pad 50 of the radiation detector 10 of this Embodiment shown in FIG. 6 mentioned above, that effect is described and detailed description is abbreviate | omitted.

まず、図10(A1)は、上述の図6(A)に対応しており、基板1の上に第2信号配線層52及びTFT保護層30を形成する。さらに、図10(A2)に示すように、TFT保護層30をエッチングしてコンタクトホールを形成し、図10(A3)では、コンタクトホールを埋めつつ、中継用の電極となる下部電極11を形成する。   First, FIG. 10A1 corresponds to the above-described FIG. 6A, and the second signal wiring layer 52 and the TFT protective layer 30 are formed on the substrate 1. Further, as shown in FIG. 10A2, the TFT protective layer 30 is etched to form a contact hole. In FIG. 10A3, the lower electrode 11 serving as a relay electrode is formed while filling the contact hole. To do.

さらに、図10(B)は、上述の図6(B)に対応しており、ここでは、TFT保護層30及び下部電極11の上に層間絶縁膜23を形成する。さらに、図10(C)は、上述の図6(C)に対応しているが、ここでは、層間絶縁膜23のみを下部電極11に至るまでエッチングしてコンタクトホールを形成する。次の図10(D)は、上述の図6(D)に対応しており、層間絶縁膜23に形成されたコンタクトホールを埋めつつ、層間絶縁膜23の上にデータパッド500を形成する。さらに、図10(E)は、上述の図6(E)に対応しており保護層34を形成することにより従来の放射線検出器1000では、データパッド500が形成される。   Further, FIG. 10B corresponds to FIG. 6B described above. Here, an interlayer insulating film 23 is formed on the TFT protective layer 30 and the lower electrode 11. Further, FIG. 10C corresponds to the above-described FIG. 6C, but here, only the interlayer insulating film 23 is etched to reach the lower electrode 11 to form a contact hole. Next, FIG. 10D corresponds to FIG. 6D described above, and the data pad 500 is formed on the interlayer insulating film 23 while filling the contact holes formed in the interlayer insulating film 23. Further, FIG. 10E corresponds to the above-described FIG. 6E, and the data pad 500 is formed in the conventional radiation detector 1000 by forming the protective layer 34.

上述したように本実施の形態のデータパッド50は、層間絶縁膜23及びTFT保護層30を一括してエッチングしてコンタクトホール36を形成し、当該コンタクトホール36を埋めつつデータパッド50を形成することにより、第2信号配線層52と直接接続されている。すなわち、データパッド50と第2信号配線層52とが下部電極11を介さずに接続されている。   As described above, in the data pad 50 of this embodiment, the interlayer insulating film 23 and the TFT protective layer 30 are collectively etched to form the contact hole 36, and the data pad 50 is formed while filling the contact hole 36. Thus, the second signal wiring layer 52 is directly connected. That is, the data pad 50 and the second signal wiring layer 52 are connected without passing through the lower electrode 11.

一方、従来のデータパッド500では、下部電極11を介してデータパッド50と第2信号配線層52とが接続されている。   On the other hand, in the conventional data pad 500, the data pad 50 and the second signal wiring layer 52 are connected via the lower electrode 11.

下部電極11は、上述の半導体層21を形成する場合、半導体層21の膜厚が厚いためエッチング条件のコントロールが難しく、半導体層21のエッチングの際にダメージを受ける場合がある。一方、データパッド500(本実施の形態ではデータパッド50)は、保護層34の開口部に形成されておりその表面が保護層34により覆われていないため、湿気等の水分が侵入しやすい構造となっている。従来のデータパッド500のように、開口部に下部電極11が設けられていると、侵入した水分が、ダメージを受けた下部電極11に到達して電気化学的腐蝕(腐食)である、いわゆる電触が発生すると場合がある。しかしながら、本実施の形態のデータパッド50では、下部電極11を介さずにデータパッド50と第2信号配線層52とが接続され、保護層34の開口部には下部電極11が設けられていないため、下部電極11はエッチングの際のダメージを受けず、水分が侵入した場合でも上述のような腐食が発生する恐れが少ない。従って、本実施の形態では、下部電極11の腐食を抑制することができる。   When forming the semiconductor layer 21 described above, the lower electrode 11 is difficult to control the etching conditions because the film thickness of the semiconductor layer 21 is thick, and may be damaged when the semiconductor layer 21 is etched. On the other hand, the data pad 500 (in this embodiment, the data pad 50) is formed in the opening of the protective layer 34, and its surface is not covered with the protective layer 34, so that moisture or other moisture can easily enter. It has become. When the lower electrode 11 is provided in the opening as in the conventional data pad 500, the invaded moisture reaches the damaged lower electrode 11 and is electrochemical corrosion (corrosion). Touch may occur. However, in the data pad 50 of the present embodiment, the data pad 50 and the second signal wiring layer 52 are connected without the lower electrode 11, and the lower electrode 11 is not provided in the opening of the protective layer 34. Therefore, the lower electrode 11 is not damaged during the etching, and even when moisture enters, there is little possibility that the above-described corrosion occurs. Therefore, in the present embodiment, corrosion of the lower electrode 11 can be suppressed.

次に、本実施の形態のゲートパッド40について説明する。図7に、本実施の形態に係るゲートパッド40が配置された放射線検出器10の端部の構造の一例を示す平面図を示す。また、図8には、ゲートパッド40が配置された放射線検出器10の端部の一例の断面図を示す。   Next, the gate pad 40 of the present embodiment will be described. FIG. 7 is a plan view showing an example of the structure of the end of the radiation detector 10 in which the gate pad 40 according to the present embodiment is arranged. FIG. 8 shows a cross-sectional view of an example of an end portion of the radiation detector 10 on which the gate pad 40 is arranged.

図8に示すように、基板1上に、第1信号配線層42(ゲート電極2及び走査配線101を含む配線層)と、絶縁膜15とが形成されている。また、絶縁膜15の上には、第2信号配線層52(信号配線3、ソース電極9、及びドレイン電極13を含む配線層)が形成されており、第1信号配線層42と第2信号配線層52とは、コンタクトホール37を介して電気的に接続されている。また、第2信号配線層52及び絶縁膜15の上には、TFT保護層30が形成されている。   As shown in FIG. 8, the first signal wiring layer 42 (wiring layer including the gate electrode 2 and the scanning wiring 101) and the insulating film 15 are formed on the substrate 1. Further, a second signal wiring layer 52 (a wiring layer including the signal wiring 3, the source electrode 9, and the drain electrode 13) is formed on the insulating film 15, and the first signal wiring layer 42 and the second signal are formed. The wiring layer 52 is electrically connected through the contact hole 37. Further, the TFT protective layer 30 is formed on the second signal wiring layer 52 and the insulating film 15.

また、放射線検出器10のゲートパッド40が設けられた端部では、TFT保護層30の上には、層間絶縁膜23が形成されている。また、層間絶縁膜23の上には、ゲートパッド40が形成される領域に開口部を有する保護層34が形成されている。層間絶縁膜23の上の、保護層34の開口部には、ゲートパッド40が形成されており、ゲートパッド40と第2信号配線層52とは、層間絶縁膜23及びTFT保護層30を貫通するコンタクトホール38により電気的に直接接続されている。   In addition, an interlayer insulating film 23 is formed on the TFT protective layer 30 at the end of the radiation detector 10 where the gate pad 40 is provided. Further, a protective layer 34 having an opening in the region where the gate pad 40 is formed is formed on the interlayer insulating film 23. A gate pad 40 is formed in the opening of the protective layer 34 on the interlayer insulating film 23, and the gate pad 40 and the second signal wiring layer 52 penetrate the interlayer insulating film 23 and the TFT protective layer 30. The contact hole 38 is electrically connected directly.

ゲートパッド40の製造工程については、上述の本実施の形態のデータパッド50の製造工程と略同様の肯定であるため、ここでは説明を省略する。なお、ゲートパッド40を製造する場合においても、TFT保護層30及び層間絶縁膜23を一括してエッチングしてコンタクトホールを形成し、当該コンタクトホールを埋めつつゲートパッド40を形成することにより、下部電極11を介することなく、第2信号配線層52を介して第1信号配線層42とゲートパッド40とが電気的に接続される。   Since the manufacturing process of the gate pad 40 is substantially the same as the manufacturing process of the data pad 50 of the above-described embodiment, description thereof is omitted here. Even when the gate pad 40 is manufactured, the TFT protective layer 30 and the interlayer insulating film 23 are collectively etched to form a contact hole, and the gate pad 40 is formed while filling the contact hole. The first signal wiring layer 42 and the gate pad 40 are electrically connected via the second signal wiring layer 52 without passing through the electrode 11.

一方、ここで従来の放射線検出器におけるゲートパッドについて説明する。図11には、データパッド500が設けられた放射線検出器1000の端部の断面図が示されている。   On the other hand, the gate pad in the conventional radiation detector will be described here. FIG. 11 shows a cross-sectional view of the end of the radiation detector 1000 provided with the data pad 500.

図11に示すように、従来の放射線検出器1000では、基板1上に、第1信号配線層42が形成されている。第1信号配線層42及び基板1の上には絶縁膜15が形成されている。また、絶縁膜15には、第2信号コンタクトホールが形成されており、絶縁膜15の上には、配線層52(信号配線3、ソース電極9、及びドレイン電極13を含む配線層)が形成されている。絶縁膜15及び第2信号配線層52の上には、TFT保護層30が形成されている
また、TFT保護層30には、第2信号配線層52に至るまで開口部が形成されており、当該開口部を覆うようにTFT保護層30の上に中継用の電極となる下部電極11が形成されている。さらに、下部電極11及びTFT保護層30の上には、層間絶縁膜23が形成されている。また、層間絶縁膜23の上には、ゲートパッド400が形成される領域に開口部を有する保護層34が形成されている。層間絶縁膜23の上の、保護層34の開口部には、ゲートパッド400が形成されており、ゲートパッド400と下部電極11とは、層間絶縁膜23を貫通するコンタクトホール401により電気的に直接接続されている。このように従来の放射線検出器1000では、下部電極11を介してゲートパッド400と第2信号配線層52とが接続されている。
As shown in FIG. 11, in the conventional radiation detector 1000, the first signal wiring layer 42 is formed on the substrate 1. An insulating film 15 is formed on the first signal wiring layer 42 and the substrate 1. A second signal contact hole is formed in the insulating film 15, and a wiring layer 52 (a wiring layer including the signal wiring 3, the source electrode 9, and the drain electrode 13) is formed on the insulating film 15. Has been. A TFT protective layer 30 is formed on the insulating film 15 and the second signal wiring layer 52. An opening is formed in the TFT protective layer 30 up to the second signal wiring layer 52. A lower electrode 11 serving as a relay electrode is formed on the TFT protective layer 30 so as to cover the opening. Further, an interlayer insulating film 23 is formed on the lower electrode 11 and the TFT protective layer 30. Further, a protective layer 34 having an opening in a region where the gate pad 400 is formed is formed on the interlayer insulating film 23. A gate pad 400 is formed in the opening of the protective layer 34 on the interlayer insulating film 23, and the gate pad 400 and the lower electrode 11 are electrically connected to each other through a contact hole 401 that penetrates the interlayer insulating film 23. Connected directly. Thus, in the conventional radiation detector 1000, the gate pad 400 and the second signal wiring layer 52 are connected via the lower electrode 11.

上述したように本実施の形態のゲートパッド40は、層間絶縁膜23及びTFT保護層30を一括してエッチングしてコンタクトホール38を形成し、当該コンタクトホール38を埋めつつゲートパッド40を形成することにより、第2信号配線層52を介して第1信号配線層42と接続されている。すなわち、ゲートパッド40と第1信号配線層42とが下部電極11を介さずに接続されている。   As described above, in the gate pad 40 of the present embodiment, the interlayer insulating film 23 and the TFT protective layer 30 are collectively etched to form the contact hole 38, and the gate pad 40 is formed while filling the contact hole 38. Thus, the second signal wiring layer 52 is connected to the first signal wiring layer 42. That is, the gate pad 40 and the first signal wiring layer 42 are connected without passing through the lower electrode 11.

一方、従来のゲートパッド400では、下部電極11を介してゲートパッド400と第2信号配線層52とが接続されている。そのため、データパッド50において上述したように、保護層34の開口部に下部電極11が設けられているため、下部電極11が腐食する恐れがある。一方、本実施の形態のゲートパッド40では、保護層34の開口部には下部電極11が設けられていないため、下部電極11はエッチングの際のダメージを受けず、水分が侵入した場合でも上述のような腐食が発生する恐れが少ない。従って、本実施の形態では、下部電極11の腐食を抑制することができる。   On the other hand, in the conventional gate pad 400, the gate pad 400 and the second signal wiring layer 52 are connected via the lower electrode 11. Therefore, since the lower electrode 11 is provided in the opening of the protective layer 34 in the data pad 50 as described above, the lower electrode 11 may be corroded. On the other hand, in the gate pad 40 of the present embodiment, since the lower electrode 11 is not provided in the opening of the protective layer 34, the lower electrode 11 is not damaged during the etching, and even when moisture enters, the lower electrode 11 is not damaged. Is less likely to cause corrosion. Therefore, in the present embodiment, corrosion of the lower electrode 11 can be suppressed.

以上説明したように、本実施の形態の放射線画像撮影装置100では、層間絶縁膜23及びTFT保護層30を一括してエッチングされたコンタクトホールを埋めつつ、ゲートパッド40及びデータパッド50が形成されるため、下部電極11を介さずに、データパッド50と第2信号配線層52が接続されると共に、ゲートパッド40と第1信号配線層42とが接続される。従って、保護層34の開口部には下部電極11が設けられておらず、水分が侵入した場合でも腐食が発生する恐れが少なく、下部電極11の腐食を抑制することができる。   As described above, in the radiographic imaging device 100 of the present embodiment, the gate pad 40 and the data pad 50 are formed while filling the contact hole in which the interlayer insulating film 23 and the TFT protective layer 30 are collectively etched. Therefore, the data pad 50 and the second signal wiring layer 52 are connected without passing through the lower electrode 11, and the gate pad 40 and the first signal wiring layer 42 are connected. Therefore, the lower electrode 11 is not provided in the opening of the protective layer 34, and even when moisture enters, there is little possibility of corrosion, and the corrosion of the lower electrode 11 can be suppressed.

なお、本実施の形態で説明した放射線画像撮影装置100、放射線検出器10、ゲートパッド40及びデータパッド50等の構成、動作等は一例であり、保護層34の開口部の下において、下部電極11を介さずにデータパッド50と第2信号配線層52が接続されると共に、ゲートパッド40と第1信号配線層42とが接続されるという、本発明の主旨を逸脱しない範囲内において状況に応じて変更可能であることは言うまでもない。   The configurations and operations of the radiographic imaging device 100, the radiation detector 10, the gate pad 40, the data pad 50, and the like described in the present embodiment are examples, and the lower electrode is provided below the opening of the protective layer 34. 11, the data pad 50 and the second signal wiring layer 52 are connected to each other without intervening 11, and the gate pad 40 and the first signal wiring layer 42 are connected to each other without departing from the gist of the present invention. Needless to say, it can be changed accordingly.

また、本実施の形態では、TFTスイッチ4がゲート絶縁膜の下側にゲート電極が配置され、ゲート絶縁膜の上側に活性層が形成されたボトムゲート構造である場合について説明したがこれに限らず、ゲート絶縁膜の上側にゲート電極が配置され、ゲート絶縁膜の下側に活性層が形成されたトップゲート構造等、他のTFT構造を有する外部接続端子に適用できることはいうまでもない。   In the present embodiment, the TFT switch 4 is described as having a bottom gate structure in which a gate electrode is disposed below the gate insulating film and an active layer is formed above the gate insulating film. However, the present invention is not limited thereto. Needless to say, the present invention can be applied to an external connection terminal having another TFT structure such as a top gate structure in which a gate electrode is disposed above the gate insulating film and an active layer is formed below the gate insulating film.

また、本実施の形態では、本発明の放射線は、特に限定されるものではなく、X線やγ線等を適用することができる。   Moreover, in this Embodiment, the radiation of this invention is not specifically limited, X-ray, a gamma ray, etc. can be applied.

また、本実施の形態では、放射線検出器10の外部接続端子であるゲートパッド40及びデータパッド50について説明したがこれに限らず、他の半導体素子の信号配線を外部に接続するための外部接続端子に本発明が適用できることは言うまでもない。   In the present embodiment, the gate pad 40 and the data pad 50 which are external connection terminals of the radiation detector 10 have been described. However, the present invention is not limited to this, and external connection for connecting signal wirings of other semiconductor elements to the outside. Needless to say, the present invention can be applied to terminals.

4 TFTスイッチ
10 放射線検出器
20 画素
40 ゲートパッド
42 第1信号配線層
50 データパッド
52 第2信号配線層
100 放射線画像撮影装置
4 TFT switch 10 Radiation detector 20 Pixel 40 Gate pad 42 First signal wiring layer 50 Data pad 52 Second signal wiring layer 100 Radiation imaging apparatus

Claims (4)

受光した光に応じた電荷を発生する光電変換層と、
前記光電変換層で発生した電荷を収集する下部電極と、
前記下部電極で収集された電荷を、制御信号に応じて読み出して出力するスイッチング素子と、
前記スイッチング素子により読み出された電荷が出力される信号配線、及び前記スイッチング素子に前記制御信号を供給する制御配線の少なくとも一方を形成する配線層と、
前記配線層と前記下部電極を介さずに接続され、前記配線層を外部に接続するための外部接続端子と、
を備えた半導体素子。
A photoelectric conversion layer that generates charges according to the received light;
A lower electrode for collecting charges generated in the photoelectric conversion layer;
A switching element that reads and outputs the charge collected by the lower electrode in accordance with a control signal;
A wiring layer for forming at least one of a signal wiring for outputting the electric charge read by the switching element and a control wiring for supplying the control signal to the switching element;
An external connection terminal for connecting the wiring layer to the outside without being connected via the lower electrode;
A semiconductor device comprising:
前記配線層上に形成された前記光電変換層上に、前記光電変換層にバイアス電圧を印加するバイアス配線を備え、
前記外部接続端子は、前記バイアス配線と同層である、請求項1に記載の半導体素子。
A bias wiring for applying a bias voltage to the photoelectric conversion layer on the photoelectric conversion layer formed on the wiring layer;
The semiconductor device according to claim 1, wherein the external connection terminal is in the same layer as the bias wiring.
照射された放射線を光に変換する波長変換層と、
前記波長変換層で変換された光が照射される前記請求項1または前記請求項2に記載の半導体素子と、
を備えた放射線検出器。
A wavelength conversion layer that converts irradiated radiation into light;
The semiconductor element according to claim 1 or 2, wherein the light converted by the wavelength conversion layer is irradiated;
Radiation detector equipped with.
基板上に配線層を形成する工程と、
前記配線層上に第一絶縁膜を形成する工程と、
前記第一絶縁膜上に光電変換層を形成する工程と、
前記光電変換層上に第二絶縁膜を形成する工程と、
前記第一絶縁膜及び前記第二絶縁膜をエッチングして前記第一絶縁膜及び前記第二絶縁膜を貫通するコンタクトホールを一括形成する工程と、
前記第二絶縁膜上に、前記コンタクトホールを埋めて前記配線層を外部に接続するための外部接続端子を形成する工程と、
を備えた前記請求項1または前記請求項2に記載の半導体素子の製造方法。
Forming a wiring layer on the substrate;
Forming a first insulating film on the wiring layer;
Forming a photoelectric conversion layer on the first insulating film;
Forming a second insulating film on the photoelectric conversion layer;
Etching the first insulating film and the second insulating film to collectively form contact holes penetrating the first insulating film and the second insulating film;
Forming an external connection terminal on the second insulating film to fill the contact hole and connect the wiring layer to the outside;
The manufacturing method of the semiconductor element of the said Claim 1 or the said Claim 2 provided with these.
JP2011218377A 2011-09-30 2011-09-30 Semiconductor element, radiation detector, and manufacturing method of semiconductor element Withdrawn JP2013077788A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011218377A JP2013077788A (en) 2011-09-30 2011-09-30 Semiconductor element, radiation detector, and manufacturing method of semiconductor element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011218377A JP2013077788A (en) 2011-09-30 2011-09-30 Semiconductor element, radiation detector, and manufacturing method of semiconductor element

Publications (1)

Publication Number Publication Date
JP2013077788A true JP2013077788A (en) 2013-04-25

Family

ID=48481029

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011218377A Withdrawn JP2013077788A (en) 2011-09-30 2011-09-30 Semiconductor element, radiation detector, and manufacturing method of semiconductor element

Country Status (1)

Country Link
JP (1) JP2013077788A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016104339A1 (en) * 2014-12-25 2016-06-30 シャープ株式会社 Photosensor substrate and method for producing same
WO2020215860A1 (en) * 2019-04-24 2020-10-29 京东方科技集团股份有限公司 Sensor and preparation method therefor

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016104339A1 (en) * 2014-12-25 2016-06-30 シャープ株式会社 Photosensor substrate and method for producing same
WO2020215860A1 (en) * 2019-04-24 2020-10-29 京东方科技集团股份有限公司 Sensor and preparation method therefor

Similar Documents

Publication Publication Date Title
JP5185013B2 (en) Electromagnetic wave detection element
US9520438B2 (en) Electromagnetic wave detecting element
JP5448877B2 (en) Radiation detector
JP5185014B2 (en) Electromagnetic wave detection element
JP2011159781A (en) Photoelectric conversion device, x-ray imaging device, and method of manufacturing photoelectric conversion device
JP2009212120A (en) Electromagnetic wave detection element
JP2011159782A (en) Photoelectric conversion device, x-ray imaging device, and method of manufacturing photoelectric conversion device
US20110073979A1 (en) Detection element
JP5628103B2 (en) Radiation detector, radiographic imaging system, disconnection detection program, and disconnection detection method
JP5661570B2 (en) Radiation detector, radiation image capturing apparatus, radiation image capturing system, and wiring capacity adjusting method
JP2010003766A (en) Electromagnetic wave detection element
JP2013172101A (en) Radiation detector, radiographic imaging device, and radiographic imaging system
KR101656487B1 (en) Array substrate for X-ray detector and Method for fabricating the same
WO2013125377A1 (en) Semiconductor element, radiation detector, and method for manufacturing semiconductor element
JP2011176274A (en) Radiation detection element
JP2014122903A (en) Radiation detector and radiation imaging device
JP2013077788A (en) Semiconductor element, radiation detector, and manufacturing method of semiconductor element
JP5456185B2 (en) Electromagnetic wave detection element
JP2010003820A (en) Electromagnetic wave detection element
JP2010245076A (en) Photoelectric converter, x-ray imaging apparatus, and method of manufacturing the photoelectric converter
JP2010003849A (en) Electromagnetic wave detection element
JP5689986B2 (en) Electromagnetic wave detection element
JP2012151812A (en) Radiographic imaging apparatus, radiographic imaging program, and radiographic imaging method
JP2012074625A (en) Radiation detection element
JP5726931B2 (en) Electromagnetic wave detection element

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20141202