JP2013075791A - Method for producing group iii nitride semiconductor crystal, group iii nitride semiconductor substrate, and group iii nitride semiconductor crystal - Google Patents
Method for producing group iii nitride semiconductor crystal, group iii nitride semiconductor substrate, and group iii nitride semiconductor crystal Download PDFInfo
- Publication number
- JP2013075791A JP2013075791A JP2011216931A JP2011216931A JP2013075791A JP 2013075791 A JP2013075791 A JP 2013075791A JP 2011216931 A JP2011216931 A JP 2011216931A JP 2011216931 A JP2011216931 A JP 2011216931A JP 2013075791 A JP2013075791 A JP 2013075791A
- Authority
- JP
- Japan
- Prior art keywords
- group iii
- iii nitride
- nitride semiconductor
- semiconductor crystal
- plane
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
- Led Devices (AREA)
Abstract
Description
本発明は、非極性面または半極性面を主面とするIII族窒化物半導体結晶の製造方法と、その方法を利用して製造されるIII族窒化物半導体基板およびIII族窒化物半導体結晶に関する。 The present invention relates to a method for producing a group III nitride semiconductor crystal having a nonpolar plane or a semipolar plane as a main surface, a group III nitride semiconductor substrate and a group III nitride semiconductor crystal manufactured using the method. .
III族窒化物半導体結晶を用いたＬＥＤなどの半導体発光デバイスは、基板上にIII族窒化物半導体結晶を成長させることにより一般に製造されている。このとき、異種基板上にIII族窒化物半導体結晶を成長させると結晶欠陥が発生しやすいために、効率のよい半導体発光デバイスを提供することが困難であるが、同種のIII族窒化物半導体基板上にIII族窒化物半導体結晶をホモエピタキシャル成長させれば結晶欠陥の発生が抑制されるために、高性能な半導体発光デバイスを提供しやすいことが知られている。また、ホモエピタキシャル成長に用いるIII族窒化物半導体基板は、結晶欠陥が少ないほど、その上に良好なIII族窒化物半導体結晶を成長できることも知られている。このため、できるだけ結晶欠陥が少ないIII族窒化物半導体基板を提供することが必要とされている。 A semiconductor light emitting device such as an LED using a group III nitride semiconductor crystal is generally manufactured by growing a group III nitride semiconductor crystal on a substrate. At this time, if a group III nitride semiconductor crystal is grown on a different substrate, crystal defects are likely to occur. Therefore, it is difficult to provide an efficient semiconductor light emitting device. It is known that homoepitaxial growth of a group III nitride semiconductor crystal on top suppresses the generation of crystal defects, so that it is easy to provide a high-performance semiconductor light emitting device. It is also known that a group III nitride semiconductor substrate used for homoepitaxial growth can grow better group III nitride semiconductor crystals on it as the number of crystal defects decreases. Therefore, it is necessary to provide a group III nitride semiconductor substrate with as few crystal defects as possible.
そこで、このようなIII族窒化物半導体基板として用いることができるような良質なIII族窒化物半導体結晶を製造する方法が、これまでに種々研究され、幾つかの方法が提案されるに至っている。
例えば特許文献１には、ピッチ幅２０〜２０００μｍのストライプ状のマスクパターンをあらかじめ形成した平板状のサファイア基板のＣ面上に、ファセットからなる直線状のＶ字溝を形成しながらｃ軸方向にＧａＮ結晶を０．１〜４．４ｍｍ程度成長させることが記載されている。また、成長後の結晶をＣ面にてスライスして、Ｃ面を主面とするＧａＮ基板を得ることも記載されている。この方法によれば、Ｖ字溝の底部に欠陥を集合させることができるため、結晶欠陥が少ないＧａＮ結晶を製造することができると説明されている。
Therefore, various methods for producing such a high-quality group III nitride semiconductor crystal that can be used as such a group III nitride semiconductor substrate have been studied so far, and several methods have been proposed. .
For example, in Patent Document 1, in the c-axis direction, a linear V-shaped groove made of facets is formed on the C-plane of a flat sapphire substrate on which a striped mask pattern having a pitch width of 20 to 2000 μm is formed in advance. It is described that a GaN crystal is grown about 0.1 to 4.4 mm. It also describes that the grown crystal is sliced at the C plane to obtain a GaN substrate having the C plane as the main surface. According to this method, it is explained that defects can be gathered at the bottom of the V-shaped groove, so that a GaN crystal with few crystal defects can be manufactured.
また、特許文献２には、Ｃ面を主面とし短辺が１０ｍｍのバー状のＧａＮ基板４枚を５ｍｍ間隔で配列したものを下地基板として用い、側面であるＭ面からｃ軸方向へ壁状のＧａＮ結晶を成長させる方法が記載されている。特許文献２には、この方法によって成長させた結晶から、ｃ軸方向の長さが３５ｍｍのＭ面を主面とするＧａＮ基板を切り出したことが記載されている。また、この方法により製造されるＧａＮ結晶には、下地基板に由来する結晶欠陥や、表面に平行な転位線が存在しないことも記載されている。 Further, in Patent Document 2, a substrate in which four bar-shaped GaN substrates having a C-side as a main surface and a short side of 10 mm are arranged at intervals of 5 mm is used as a base substrate, and a wall extends from the M-plane as a side surface to the c-axis direction. A method of growing a GaN crystal is described. Patent Document 2 describes that a GaN substrate having a C-axis length of 35 mm as a principal surface and having a major surface of 35 mm is cut out from a crystal grown by this method. It is also described that the GaN crystal produced by this method does not have crystal defects derived from the base substrate and dislocation lines parallel to the surface.
上記の特許文献１に記載される方法は、成長させたＧａＮ結晶をＣ面にてスライスしてＣ面を主面とするＧａＮ基板を得ることを目的とするものであり、非極性面や半極性面を主面とするＧａＮ基板を得ることについては記載も示唆もされていない。また、特許文献１には、サファイア基板のストライプ状のマスクパターンのピッチ幅を２０００μｍ超にするとファセット面が乱れて結晶欠陥が発生し、ファセットからなる山の頂部が乱れてピットが生じることが記載されている（特許文献１段落番号０１４３〜０１４４、０２８５〜０２８６参照）。このため、特許文献１に記載される方法では、厚膜結晶を成長することはできない。
一方、上記の特許文献２によれば、非極性面や半極性面を主面とするＧａＮ基板を得ることができるが、下地基板の側面であるＭ面からｃ軸方向に結晶を成長するものであるため、主面にて成長する場合に比べて成長の制御が困難であるという問題がある。
本発明者らは、これらの従来技術の課題に鑑みて、非極性面または半極性面を主面とする大型で良質なIII族窒化物半導体結晶をより簡便に製造する方法を提供することを目的として鋭意検討を進めた。
The method described in Patent Document 1 is intended to obtain a GaN substrate having a C-plane as a main surface by slicing a grown GaN crystal at the C-plane. There is no description or suggestion about obtaining a GaN substrate having a polar surface as a main surface. Patent Document 1 describes that when the pitch width of the striped mask pattern of the sapphire substrate exceeds 2000 μm, the facet surface is disturbed to cause crystal defects, and the tops of the facet peaks are disturbed to generate pits. (See Patent Document 1, paragraph numbers 0143 to 0144 and 0285 to 0286). For this reason, the method described in Patent Document 1 cannot grow a thick film crystal.
On the other hand, according to Patent Document 2, a GaN substrate having a nonpolar plane or a semipolar plane as a main surface can be obtained. Therefore, there is a problem that it is difficult to control the growth as compared with the case of growing on the main surface.
In view of these problems of the prior art, the present inventors provide a method for more easily producing a large and high-quality group III nitride semiconductor crystal having a nonpolar or semipolar surface as a main surface. We have intensively studied the purpose.
その結果、本発明者らは、極性面以外のファセット面を含む凸状ライン部を２５００μｍ以上のピッチで複数本形成した下地基板を用いることにより、非極性面または半極性面を主面とする大型で良質なIII族窒化物半導体結晶を簡便に製造しうることを見出すに至った。また、この方法を採用すれば、下地基板の作製が簡単であるうえ、主面上に結晶を成長させることができるため、一度の成長で多数の結晶を速い成長速度で効率良く製造しうることも見出すに至った。本発明は、このような知見に基づいてなされたものであり、以下の内容を含むものである。 As a result, the present inventors have a nonpolar surface or a semipolar surface as a main surface by using a base substrate in which a plurality of convex line portions including facet surfaces other than a polar surface are formed at a pitch of 2500 μm or more. It has been found that a large-sized and high-quality group III nitride semiconductor crystal can be easily produced. In addition, if this method is adopted, it is easy to manufacture the base substrate and crystals can be grown on the main surface, so that a large number of crystals can be efficiently manufactured at a high growth rate in a single growth. Also came to find. The present invention has been made based on such knowledge, and includes the following contents.
［１］ 極性面を主面とする下地基板上に、極性面以外のファセット面を含む凸状ライン部を２５００μｍ以上のピッチで複数本形成し、前記主面に垂直な方向にIII族窒化物半導体結晶を成長させることを特徴とするIII族窒化物半導体結晶の製造方法。
［２］ 前記下地基板の主面に垂直な方向への前記III族窒化物半導体結晶の平均成長速度が１５０μｍ／ｈｒ以上であることを特徴とする［１］に記載のIII族窒化物半導体結晶の製造方法。
［３］ 前記下地基板の主面上に、非極性面または半極性面と平行な方向に伸長する複数のストライプ状のマスクがピッチ幅２５００μｍ以上で形成されていることを特徴とする［１］または［２］に記載のIII族窒化物半導体結晶の製造方法。
［４］ 前記III族窒化物半導体結晶を前記下地基板の主面に垂直な方向へ５ｍｍ以上成長させることを特徴とする［１］〜［３］のいずれか１項に記載のIII族窒化物半導体結晶の製造方法。
［５］ 少なくとも１つの前記凸状ライン部上に成長したIII族窒化物半導体結晶と、その凸状ライン部の隣の凸状ライン部上に成長したIII族窒化物半導体結晶との間に凹部が存在することを特徴とする［１］〜［４］のいずれか１項に記載のIII族窒化物半導体結晶の製造方法。
［６］ すべての前記凸状ライン部上に成長したIII族窒化物半導体結晶と、その凸状ライン部の隣の凸状ライン部上に成長したIII族窒化物半導体結晶との間に凹部が存在することを特徴とする［１］〜［４］のいずれか１項に記載のIII族窒化物半導体結晶の製造方法。
［７］ 成長させる前記III族窒化物半導体結晶が単結晶であることを特徴とする［１］〜［６］のいずれか１項に記載のIII族窒化物半導体結晶の製造方法。
［８］ ［１］〜［７］のいずれか１項に記載の製造方法にて得られたIII族窒化物半導体結晶を加工して得られるIII族窒化物半導体基板。
［９］ 極性面以外のファセット面を含む凸状ライン部を２５００μｍ以上のピッチで複数本有することを特徴とするIII族窒化物半導体結晶。
［１０］ 前記凸状ライン部の底面に垂直な方向の最大長が５ｍｍ以上であることを特徴とする［９］に記載のIII族窒化物半導体結晶。
［１１］ 少なくとも１つの前記凸状ライン部上に成長したIII族窒化物半導体結晶と、その凸状ライン部の隣の凸状ライン部上に成長したIII族窒化物半導体結晶との間に凹部が存在することを特徴とする［９］または［１０］に記載のIII族窒化物半導体結晶。
［１２］ すべての前記凸状ライン部上に成長したIII族窒化物半導体結晶と、その凸状ライン部の隣の凸状ライン部上に成長したIII族窒化物半導体結晶との間に凹部が存在することを特徴とする［９］または［１０］に記載のIII族窒化物半導体結晶。
[1] On a base substrate having a polar surface as a main surface, a plurality of convex line portions including facet surfaces other than the polar surface are formed at a pitch of 2500 μm or more, and a group III nitride is formed in a direction perpendicular to the main surface. A method for producing a group III nitride semiconductor crystal, comprising growing a semiconductor crystal.
[2] The group III nitride semiconductor crystal according to [1], wherein an average growth rate of the group III nitride semiconductor crystal in a direction perpendicular to the main surface of the base substrate is 150 μm / hr or more. Manufacturing method.
[3] A plurality of striped masks extending in a direction parallel to the nonpolar or semipolar surface are formed on the main surface of the base substrate with a pitch width of 2500 μm or more. [1] Or the manufacturing method of the group III nitride semiconductor crystal as described in [2].
[4] The group III nitride semiconductor according to any one of [1] to [3], wherein the group III nitride semiconductor crystal is grown by 5 mm or more in a direction perpendicular to a main surface of the base substrate. Manufacturing method of semiconductor crystal.
[5] A concave portion between at least one group III nitride semiconductor crystal grown on the convex line portion and a group III nitride semiconductor crystal grown on the convex line portion adjacent to the convex line portion. The method for producing a group III nitride semiconductor crystal according to any one of [1] to [4], wherein:
[6] A concave portion is formed between the group III nitride semiconductor crystal grown on all the convex line portions and the group III nitride semiconductor crystal grown on the convex line portion adjacent to the convex line portion. The method for producing a group III nitride semiconductor crystal according to any one of [1] to [4], wherein the group III nitride semiconductor crystal is present.
[7] The method for producing a group III nitride semiconductor crystal according to any one of [1] to [6], wherein the group III nitride semiconductor crystal to be grown is a single crystal.
[8] A group III nitride semiconductor substrate obtained by processing a group III nitride semiconductor crystal obtained by the manufacturing method according to any one of [1] to [7].
[9] A group III nitride semiconductor crystal having a plurality of convex line portions including facet surfaces other than polar surfaces at a pitch of 2500 μm or more.
[10] The group III nitride semiconductor crystal according to [9], wherein a maximum length in a direction perpendicular to the bottom surface of the convex line portion is 5 mm or more.
[11] A concave portion between the group III nitride semiconductor crystal grown on the at least one convex line portion and the group III nitride semiconductor crystal grown on the convex line portion adjacent to the convex line portion. The group III nitride semiconductor crystal according to [9] or [10], wherein
[12] A recess is formed between the group III nitride semiconductor crystal grown on all the convex line portions and the group III nitride semiconductor crystal grown on the convex line portion adjacent to the convex line portion. The group III nitride semiconductor crystal according to [9] or [10], which is present.
本発明のIII族窒化物半導体結晶の製造方法によれば、非極性面または半極性面を主面とする良質なIII族窒化物半導体結晶を簡便に製造することができる。また、本発明の製造方法によれば、速い成長速度で効率良くIII族窒化物半導体結晶を製造することが可能である。さらに、本発明の製造方法によれば、主面が大きなIII族窒化物半導体結晶を製造することが可能である。 According to the method for producing a group III nitride semiconductor crystal of the present invention, a high-quality group III nitride semiconductor crystal having a nonpolar plane or a semipolar plane as a main surface can be easily produced. Further, according to the manufacturing method of the present invention, it is possible to efficiently manufacture a group III nitride semiconductor crystal at a high growth rate. Furthermore, according to the manufacturing method of the present invention, a group III nitride semiconductor crystal having a large main surface can be manufactured.
以下において、本発明の内容について詳細に説明する。以下に記載する構成要件の説明は、本発明の代表的な実施態様や具体例に基づいてなされることがあるが、本発明はそのような実施態様や具体例に限定されるものではない。例えば、III族窒化物半導体結晶の代表例としてＧａＮ結晶を例に挙げて説明がなされることがあるが、本発明はＧａＮ結晶およびその製造方法に限定されるものではない。 Hereinafter, the contents of the present invention will be described in detail. The description of the constituent elements described below may be made based on typical embodiments and specific examples of the present invention, but the present invention is not limited to such embodiments and specific examples. For example, a GaN crystal may be described as a representative example of a group III nitride semiconductor crystal, but the present invention is not limited to the GaN crystal and the manufacturing method thereof.
本明細書においてIII族窒化物半導体結晶の「主面」とは、当該III族窒化物半導体結晶における最も広い面であって、結晶成長を行うべき面を指す。本明細書において「Ｃ面」とは、六方晶構造（ウルツ鋼型結晶構造）における｛０００１｝面と等価な面であり、極性面である。III族窒化物半導体結晶では、Ｃ面はIII族面またはＶ族面であり、窒化ガリウムではそれぞれＧａ面またはＮ面に相当する。また、本明細書において「Ｍ面」とは、｛１−１００｝面、｛０１−１０｝面、[−１０１０]面、｛−１１００｝面、｛０−１１０｝面、｛１０−１０｝面として包括的に表される非極性面であり、具体的には（１−１００）面、（０１−１０）面、（−１０１０）面、（−１１００）面、（０−１１０）面、（１０−１０）面を意味する。さらに、本明細書において「Ａ面」とは、｛２−１−１０｝面、｛−１２−１０｝面、｛−１−１２０｝面、｛−２１１０｝面、｛１−２１０｝面、｛１１−２０｝面として包括的に表される非極性面であり、具体的には（２−１−１０）面、（−１２−１０）面、（−１−１２０）面、（−２１１０）面、（１−２１０）面、（１１−２０）面を意味する。本明細書において「ｃ軸」「ｍ軸」「ａ軸」とは、それぞれＣ面、Ｍ面、Ａ面に垂直な軸を意味する。なお、本明細書において「〜」を用いて表される数値範囲は、「〜」の前後に記載される数値を下限値および上限値として含む範囲を意味する。 In this specification, the “main surface” of the group III nitride semiconductor crystal refers to the widest surface of the group III nitride semiconductor crystal and the surface on which crystal growth is to be performed. In this specification, the “C plane” is a plane equivalent to the {0001} plane in a hexagonal crystal structure (wurtzite type crystal structure), and is a polar plane. In the group III nitride semiconductor crystal, the C plane is a group III plane or a group V plane, and in gallium nitride, it corresponds to a Ga plane or an N plane, respectively. Further, in this specification, the “M plane” refers to {1-100} plane, {01-10} plane, [−1010] plane, {−1100} plane, {0-110} plane, {10-10 } Non-polar planes comprehensively represented as planes, specifically, (1-100) plane, (01-10) plane, (-1010) plane, (-1100) plane, (0-110) Means the (10-10) plane. Further, in this specification, the “A plane” means {2-1-10} plane, {-12-10} plane, {-1-120} plane, {-2110} plane, {1-210} plane. , {11-20} plane, which is comprehensively represented as a plane, specifically, (2-1-10) plane, (-12-10) plane, (-1-120) plane, ( -2110) plane, (1-210) plane, and (11-20) plane. In this specification, “c-axis”, “m-axis”, and “a-axis” mean axes perpendicular to the C-plane, M-plane, and A-plane, respectively. In the present specification, a numerical range represented by using “to” means a range including numerical values described before and after “to” as a lower limit value and an upper limit value.
本明細書において「非極性面」とは、表面にIII族元素と窒素元素の両方が存在しており、かつその存在比が１：１である面を意味する。具体的には、Ｍ面やＡ面を好ましい面として挙げることができる。本明細書において「半極性面」とは、例えば、III族窒化物が六方晶であってその主面が（ｈｋｌｍ）で表される場合、ｈ，ｉ，ｋのうち少なくとも２つが０でなく、且つｌが０でない面をいう。また、半極性面は、ｃ面、すなわち（０００１）面に対して傾いた面で、表面にIII族元素と窒素元素の両方あるいはＣ面のように片方のみが存在する場合で、かつその存在比が１：１でない面を意味する。ｈ、ｋ、ｌ、ｍはそれぞれ独立に−５〜５のいずれかの整数であることが好ましく、−２〜２のいずれかの整数であることがより好ましく、低指数面であることが好ましい。本発明において好ましく採用できる半極性面として、例えば（１０−１１）面、（１０−１−１）面、（２０−２１）面、（２０−２−１）面、（１０−１２）面、（１０−１−２）面などを挙げることができる。
なお、本明細書においてＣ面、Ｍ面、Ａ面や特定の指数面を称する場合には、±０．０１°以内の精度で計測される各結晶軸から１０°以内のオフ角を有する範囲内の面を含む。好ましくはオフ角が５°以内であり、より好ましくは３°以内である。
In the present specification, the “nonpolar plane” means a plane in which both a group III element and a nitrogen element are present on the surface and the abundance ratio thereof is 1: 1. Specifically, the M surface and the A surface can be cited as preferable surfaces. In this specification, the “semipolar plane” means, for example, when a group III nitride is a hexagonal crystal and its main surface is represented by (hklm), at least two of h, i, and k are not 0. , And the surface where l is not 0. The semipolar plane is a c-plane, that is, a plane inclined with respect to the (0001) plane, and the presence of only one of the group III element and nitrogen element or the C-plane is present on the surface. It means a surface whose ratio is not 1: 1. h, k, l and m are each independently preferably an integer of -5 to 5, more preferably an integer of -2 to 2, and preferably a low index surface. . Examples of the semipolar plane that can be preferably used in the present invention include (10-11) plane, (10-1-1) plane, (20-21) plane, (20-2-1) plane, and (10-12) plane. , (10-1-2) plane, and the like.
In this specification, when referring to the C plane, M plane, A plane, or specific index plane, a range having an off angle within 10 ° from each crystal axis measured with an accuracy within ± 0.01 °. Including the inner face. The off angle is preferably within 5 °, more preferably within 3 °.
［III族窒化物半導体結晶の製造方法］
（基本構成）
本発明のIII族窒化物半導体結晶の製造方法は、極性面を主面とする下地基板上に、極性面以外のファセット面を含む凸状ライン部を２５００μｍ以上のピッチで複数本形成し、前記主面に垂直な方向にIII族窒化物半導体結晶を成長させることを特徴とする。以下に本発明の製造方法で用いる下地基板や形成する凸状ライン部などについて詳細に説明する。
[Production Method of Group III Nitride Semiconductor Crystal]
(Basic configuration)
In the method for producing a group III nitride semiconductor crystal of the present invention, a plurality of convex line portions including facet surfaces other than the polar surface are formed on a base substrate having a polar surface as a main surface at a pitch of 2500 μm or more, A group III nitride semiconductor crystal is grown in a direction perpendicular to the main surface. Hereinafter, the base substrate used in the production method of the present invention, the convex line portion to be formed, and the like will be described in detail.
（下地基板）
本発明の製造方法で用いる下地基板は、本発明により成長しようとしているIII族窒化物半導体結晶と同種の結晶からなる基板であってもよいし、異種の結晶からなる基板であってもよい。例えば、窒化ガリウム結晶を製造しようとしている場合は、窒化ガリウム基板を用いてもよいし、サファイアなどの異種基板を用いてもよい。異種の結晶としては、サファイア以外にＳｉＣ、ＺｎＯなどを挙げることができる。異種の結晶として好ましいのは、サファイアである。
(Base substrate)
The base substrate used in the manufacturing method of the present invention may be a substrate made of the same kind of crystal as the group III nitride semiconductor crystal to be grown according to the present invention, or a substrate made of a different kind of crystal. For example, when a gallium nitride crystal is to be manufactured, a gallium nitride substrate may be used, or a heterogeneous substrate such as sapphire may be used. Examples of different types of crystals include SiC and ZnO in addition to sapphire. Sapphire is preferable as the heterogeneous crystal.
本発明の製造方法で用いる下地基板は、極性面を主面とするものである。例えば窒化ガリウム基板やサファイア基板を用いる場合は、（０００１）面や（０００−１）面を主面とする基板を用いることができる。このうち、本発明の製造方法における結晶成長には、（０００１）面側を用いることが好ましい。 The base substrate used in the production method of the present invention has a polar surface as a main surface. For example, when a gallium nitride substrate or a sapphire substrate is used, a substrate having a (0001) plane or a (000-1) plane as a main surface can be used. Among these, it is preferable to use the (0001) plane side for crystal growth in the production method of the present invention.
本発明の製造方法で用いる下地基板は、平坦な基板でもよいし、凹凸加工を施した基板であってもよい。例えば平坦な基板上に平坦なIII族窒化物（例えば窒化ガリウム）の薄膜を成長したものでも良いし、平坦な基板上に成長を阻害するマスクを施してからIII族窒化物の薄膜を成長して凹凸をつけても良い。平坦な基板上に成長を阻害するマスクを施してからIII族窒化物の薄膜を成長して凹凸をつけてから更にエッチングにより成長を阻害するマスクを除去して空隙を形成してもよいし、凹凸をつけた基板上にIII族窒化物の薄膜を成長して空隙を形成してもよい。 The base substrate used in the production method of the present invention may be a flat substrate or a substrate that has been subjected to uneven processing. For example, a flat group III nitride (eg, gallium nitride) thin film may be grown on a flat substrate, or a group III nitride thin film may be grown on a flat substrate with a mask that inhibits growth. It may be uneven. A mask that inhibits growth may be applied on a flat substrate, and then a group III nitride thin film may be grown to make irregularities, and then the mask that inhibits growth may be removed by etching to form a void. A void may be formed by growing a group III nitride thin film on an uneven substrate.
本発明の製造方法で用いる下地基板の形状は、後述する複数の凸状ライン部を形成しうるものであれば特に制限されない。例えば、円形、楕円形、正方形、長方形、５角形以上の多角形などの主面を有する下地基板を、成長しようとしているIII族窒化物半導体結晶の形状やサイズ等を考慮して適宜選択して使用することができる。例えば、大型のIII族窒化物半導体基板を数多く取得したい場合は、長方形の主面を有する下地基板を好ましく選択することができる。下地基板は自己支持性を有する厚みを持つことが好ましく、通常は厚みが０．２０ｍｍ以上であり、好ましくは０．２５ｍｍ以上であり、さらに好ましくは０．３０ｍｍ以上であり、また、上限値としては例えば１．００ｍｍ以下のものを用いることができる。 The shape of the base substrate used in the production method of the present invention is not particularly limited as long as it can form a plurality of convex line portions described later. For example, a base substrate having a main surface such as a circle, an ellipse, a square, a rectangle, a pentagon or a polygon is appropriately selected in consideration of the shape and size of the group III nitride semiconductor crystal to be grown. Can be used. For example, when it is desired to obtain a large number of large group III nitride semiconductor substrates, a base substrate having a rectangular main surface can be preferably selected. The base substrate preferably has a self-supporting thickness, usually 0.20 mm or more, preferably 0.25 mm or more, more preferably 0.30 mm or more, and an upper limit value. For example, a 1.00 mm or less thing can be used.
本発明の製造方法では、下地基板の主面上に凸状ライン部を２５００μｍ以上のピッチで複数本形成する。このため、下地基板には、凸状ライン部を２５００μｍ以上のピッチで複数本形成しうるような処理を行ってから、III族窒化物半導体結晶の成長を行うことが好ましい。そのような処理の例として、極性面からなる主面の一部をマスクする態様を挙げることができる。あるいは、下地基板の主面の一部をエッチングによりストライプ状に除去した溝を形成してもよい。 In the manufacturing method of the present invention, a plurality of convex line portions are formed at a pitch of 2500 μm or more on the main surface of the base substrate. For this reason, it is preferable to perform the growth of the group III nitride semiconductor crystal after performing a treatment that can form a plurality of convex line portions at a pitch of 2500 μm or more on the base substrate. As an example of such a process, a mode in which a part of a main surface made of a polar surface is masked can be cited. Alternatively, a groove in which a part of the main surface of the base substrate is removed in a stripe shape by etching may be formed.
具体的には、下地基板の主面上に、非極性面または半極性面と平行な方向に伸長する複数のストライプ状のマスクをピッチ幅２５００μｍ以上で形成しておくことができる。例えば図１に示すように、Ｃ面を主面とし、Ａ面とＭ面を側面とする長方形の下地基板１０を想定したとき、非極性面であるＭ面と平行な方向に伸長するストライプ状のマスク１，２，３，４，５をＣ面上に形成することができる。このとき、ストライプ状のマスクのピッチ幅は図２のＰMで表され、２５００μｍ以上となるように設置する。ピッチ幅は、２５００μｍ以上であることが好ましく、２７５０μｍ以上であることがより好ましく、３０００μｍ以上であることがさらに好ましい。ピッチ幅が２５００μｍ以上であれば、非マスク領域に成長するIII族窒化物半導体結晶の頂部がストライプ状のマスク上で互いに結合して一体化することなく成長し、良好な品質を有するIII族窒化物半導体結晶が得られやすくなる。一方、ピッチ幅の上限値は、９０００μｍ以下であることが好ましく、８０００μｍ以下であることがより好ましく、７０００μｍ以下であることがさらに好ましい。ピッチ幅はある程度以上確保すれば、得られるIII族窒化物半導体結晶の品質や形状はほぼ同等となるため、III族窒化物半導体結晶の製造効率を考慮すれば上記の上限値以下にすることが好ましい。また、ピッチの幅は、すべての隣り合うストライプ状マスクの間で同じにする必要はなく、２５００μｍ以上離れていれば異なっていても構わない。ただ、下地基板上において、より均一なIII族窒化物半導体結晶の成長を図る場合は、間隔を等しくしておくことが好ましい。 Specifically, a plurality of striped masks extending in a direction parallel to the nonpolar plane or the semipolar plane can be formed on the main surface of the base substrate with a pitch width of 2500 μm or more. For example, as shown in FIG. 1, when assuming a rectangular base substrate 10 having a C surface as a main surface and A and M surfaces as side surfaces, a stripe shape extending in a direction parallel to the non-polar surface M surface The masks 1, 2, 3, 4, and 5 can be formed on the C-plane. In this case, the pitch width of the stripe-shaped mask is represented by P M of FIG. 2, it is placed such that the above 2500 [mu] m. The pitch width is preferably 2500 μm or more, more preferably 2750 μm or more, and further preferably 3000 μm or more. If the pitch width is 2500 μm or more, the top of the group III nitride semiconductor crystal growing in the non-mask region grows without being bonded to each other on the striped mask, and has a good quality. It becomes easy to obtain a semiconductor crystal. On the other hand, the upper limit of the pitch width is preferably 9000 μm or less, more preferably 8000 μm or less, and even more preferably 7000 μm or less. If the pitch width is secured to some extent, the quality and shape of the obtained group III nitride semiconductor crystal will be substantially the same, so if considering the production efficiency of the group III nitride semiconductor crystal, it should be less than the above upper limit value. preferable. Further, the pitch width does not need to be the same between all adjacent stripe-shaped masks, and may be different as long as they are separated by 2500 μm or more. However, when a more uniform group III nitride semiconductor crystal is to be grown on the base substrate, it is preferable that the intervals be equal.
マスクの幅ＷMは、１０μｍ以上であることが好ましく、３０μｍ以上であることがより好ましく、５０μｍ以上であることがさらに好ましい。また、１５００μｍ以下であることが好ましく、１０００μｍ以下であることがより好ましく、５００μｍ以下であることがさらに好ましい。また、マスクの高さＨMは１００Å以上であることが好ましく、３００Å以上であることがより好ましく、５００Å以上であることがさらに好ましい。また、３０００Å以下であることが好ましく、２０００Å以下であることがより好ましく、１０００Å以下であることがさらに好ましい。また、マスクの材質は、成長を阻害するものであれば特段限定されず、具体的にはＳｉＯ2、ＳｉＮ、Ａｌ2Ｏ3、ＡｌＮ、ＺｒＯ2、Ｙ2Ｏ3、ＭｇＯなどがあげられる。 The width W M of the mask is preferably 10 μm or more, more preferably 30 μm or more, and further preferably 50 μm or more. Moreover, it is preferable that it is 1500 micrometers or less, It is more preferable that it is 1000 micrometers or less, It is further more preferable that it is 500 micrometers or less. It is preferable that the height H M of the mask is 100Å or more, more preferably 300Å or more, further preferably 500Å or more. Moreover, it is preferable that it is 3000 or less, It is more preferable that it is 2000 or less, It is further more preferable that it is 1000 or less. Further, the material of the mask is not particularly limited as long as it inhibits the growth, and specific examples include SiO 2 , SiN, Al 2 O 3 , AlN, ZrO 2 , Y 2 O 3 , MgO and the like.
（凸状ライン部）
本発明の製造方法では、下地基板の主面上に、極性面以外のファセット面を含む凸状ライン部を２５００μｍ以上のピッチで複数本形成する。凸状ライン部のファセット面は、半極性面であっても非極性面であってもよい。このような凸状ライン部は、例えば上記のストライプ状のマスクを形成した下地基板上にIII族窒化物半導体結晶を成長させることにより、形成することができる。凸状ライン部は、外表面が２つ以上のファセット面により構成されていることが好ましい。例えば２つのファセット面で構成されている場合、下で説明する図３に示す態様のように、２つのファセット面は凸状ライン部の断面が対称形となるように配置され、ファセット面の接合部が凸状ライン部の頂部稜線を形成していることが好ましい。また、２つのファセット面の面積は等しいかほぼ等しいことが好ましい。２つのファセット面の組み合わせとしては、例えば（１１−２２）面と（−１−１２２）面の組み合わせ、（１０−１１）面と（−１０１１）面の組み合わせなどを挙げることができる。
(Convex line part)
In the manufacturing method of the present invention, a plurality of convex line portions including facet surfaces other than the polar surfaces are formed on the main surface of the base substrate at a pitch of 2500 μm or more. The facet surface of the convex line portion may be a semipolar surface or a nonpolar surface. Such a convex line portion can be formed, for example, by growing a group III nitride semiconductor crystal on a base substrate on which the above-described stripe mask is formed. The convex line portion preferably has an outer surface composed of two or more facet surfaces. For example, in the case of two facet surfaces, as shown in FIG. 3 described below, the two facet surfaces are arranged so that the cross section of the convex line portion is symmetrical, and the facet surfaces are joined. It is preferable that the part forms the top edge line of the convex line part. Moreover, it is preferable that the area of two facet surfaces is equal or substantially equal. Examples of the combination of the two facet planes include a combination of (11-22) plane and (-1-122) plane, and a combination of (10-11) plane and (-1011) plane.
例えば、図１および図２に示すストライプ状のマスクを形成した下地基板上にIII族窒化物半導体結晶を成長させると、非マスク領域の極性面上に図３に示すようにファセット面１１，１２を有する凸状ライン部２１；ファセット面１３，１４を有する凸状ライン部２２；ファセット面１５，１６を有する凸状ライン部２３；ファセット面１７，１８を有する凸状ライン部２４が形成される。このような凸状ライン部は、例えばストライプ状のマスクを形成したＧａＮ下地基板やサファイヤ下地基板の極性面上に本発明にしたがってＧａＮ結晶を成長させた場合に観察される。 For example, when a group III nitride semiconductor crystal is grown on the base substrate on which the striped mask shown in FIGS. 1 and 2 is formed, the facet surfaces 11 and 12 are formed on the polar surface of the non-mask region as shown in FIG. A convex line portion 22 having facet surfaces 13 and 14; a convex line portion 23 having facet surfaces 15 and 16; and a convex line portion 24 having facet surfaces 17 and 18 are formed. . Such a convex line portion is observed, for example, when a GaN crystal is grown according to the present invention on a polar surface of a GaN base substrate or a sapphire base substrate on which a striped mask is formed.
凸状ライン部のピッチＰLは２５００μｍ以上である。ピッチ幅が２５００μｍ以上であれば、非マスク領域に成長するIII族窒化物半導体結晶の頂部がストライプ状のマスク上で互いに結合して一体化することなく成長し、良好な品質を有するIII族窒化物半導体結晶が得られやすくなる。凸状ライン部のピッチＰLの好ましい範囲は、上記のストライプ状のマスクのピッチＰMの好ましい範囲と同じである。なお、ここでいう凸状ライン部のピッチＰLは、図３に示すような断面を観察したときに、凸状ライン部が下地基板の極性面に接する最左端部と、その隣の凸状ライン部が下地基板の極性面に接する最左端部との距離を意味する。 The pitch P L between the convex line portions is 2500 μm or more. If the pitch width is 2500 μm or more, the top of the group III nitride semiconductor crystal growing in the non-mask region grows without being bonded to each other on the striped mask, and has a good quality. It becomes easy to obtain a semiconductor crystal. The preferable range of the pitch P L of the convex line portion is the same as the preferable range of the pitch P M of the stripe-shaped mask. Note that the pitch P L of the convex line portion referred to here is, when the cross section as shown in FIG. 3 is observed, the leftmost end portion where the convex line portion is in contact with the polar surface of the base substrate and the adjacent convex shape. This means the distance between the line part and the leftmost end part in contact with the polar surface of the base substrate.
凸状ライン部の幅ＷLは、上記のストライプ状のマスクのピッチ幅Ｐm及びマスクの幅Ｗmの組み合わせにより決定する事ができる。凸状ライン部の幅ＷLを大きくすれば、それだけ凸状ライン部の頂点を高くすることができ、サイズが大きなIII族窒化物半導体結晶を最終的に取得することが可能になる。このため、大型なIII族窒化物半導体結晶を得たい場合は、それに応じて凸状ライン部の幅ＷLが大きくなるようにＰm及びＷmを設定することが好ましい。 The width W L of the convex line portion can be determined by a combination of the pitch width P m of the stripe-shaped mask and the width W m of the mask. If the width W L of the convex line portion is increased, the vertex of the convex line portion can be increased accordingly, and a large group III nitride semiconductor crystal can be finally obtained. For this reason, when it is desired to obtain a large group III nitride semiconductor crystal, it is preferable to set P m and W m so that the width W L of the convex line portion is increased accordingly.
凸状ライン部の高さＨLは、上記のストライプ状のマスクのピッチ幅Ｐmやマスクの幅Ｗmにより、ある程度定まる。凸状ライン部の高さＨLは、通常は上記凸状ライン部の幅ＷLの１．０倍以上であることが好ましく、ＷLの１．５倍以上であることがより好ましく、ＷLの２．０倍以上であることがさらに好ましい。 The height H L of the convex line portion is determined to some extent by the pitch width P m of the stripe-shaped mask and the width W m of the mask. The height H L of the convex line portion is usually preferably 1.0 times or more of the width W L of the convex line portion, more preferably 1.5 times or more of W L. More preferably, it is 2.0 times or more of L.
凸状ライン部の形状やサイズについては、III族窒化物半導体結晶の成長を完了した後に、例えば凸状ラインに直交する結晶断面を蛍光顕微鏡観察することにより確認することができる。凸状ライン部は、その上に成長するIII族窒化物半導体結晶とは明確に区別して観察することができる。このため、例えば下地基板の下面（主面と反対側の面）側から図３の下から上へ透過観察することにより、凸状ライン部の幅ＷLを測定することが可能である。 The shape and size of the convex line portion can be confirmed by, for example, observing a crystal cross section perpendicular to the convex line with a fluorescence microscope after completing the growth of the group III nitride semiconductor crystal. The convex line portion can be observed clearly distinct from the group III nitride semiconductor crystal grown thereon. Thus, for example, by transmission observation upward from the lower surface (the surface of the main surface opposite) side of the base substrate from the bottom of FIG. 3, it is possible to measure the width W L of the convex line portions.
（III族窒化物半導体結晶の成長）
本発明の製造方法では、さらにIII族窒化物半導体結晶を成長させる。III族窒化物半導体結晶の成長は、凸状ライン部のファセット面上において主として行われる。III族窒化物半導体結晶は、下地基板の主面である極性面に垂直な方向に成長する。つまり、下地基板の主面である極性面に垂直な方向に、前記結晶の厚みが増していく。例えば、Ｃ面を主面とする下地基板を用いた場合は、ｃ軸方向にIII族窒化物半導体結晶が成長する。III族窒化物半導体結晶の成長は、凸状ライン部の形成と連続して間断なく行うことが可能であり、そうすることが好ましい。
(Growth of group III nitride semiconductor crystals)
In the production method of the present invention, a group III nitride semiconductor crystal is further grown. The growth of the group III nitride semiconductor crystal is mainly performed on the facet surface of the convex line portion. The group III nitride semiconductor crystal grows in a direction perpendicular to the polar surface, which is the main surface of the base substrate. In other words, the thickness of the crystal increases in the direction perpendicular to the polar surface, which is the main surface of the base substrate. For example, when a base substrate having a C plane as a main surface is used, a group III nitride semiconductor crystal grows in the c-axis direction. The growth of the group III nitride semiconductor crystal can be performed continuously and continuously with the formation of the convex line portion, and it is preferable to do so.
本発明の製造方法にしたがって、凸状ライン部を２５００μｍ以上のピッチで複数本形成してからIII族窒化物半導体結晶を形成させることによって、従来の方法が抱えていた課題を解決することができるようになった。上記の特許文献１に記載されているように、従来はピッチ幅が２０〜２０００μｍのストライプ状のマスクパターンを下地基板上に形成した後に、III族窒化物半導体結晶を形成させる方法が採用されていた。この方法では、図４に示すように、最初は凸状ライン部２５のファセット面上にIII族窒化物半導体結晶３１がｃ軸方向に成長して行くが（図４（ａ））、成長を続けると頂部のＣ面成長部４１が隣のラインと互いに近づき合う方向に不規則に曲がり始め、やがて隣どうしで部分的な結合が始まる（図４（ｂ））。さらに成長を続けると、頂部のＣ面成長端４２が完全に結合して一体化し（図４（ｃ））、さらになお成長を続けると、結合したラインどうしがさらに結合してさらにより大きなラインへと一体化する（図４（ｄ））。このような結合と一体化を繰り返して、やがて壁面成長に近い成長となる。隣どうしのラインが結合すると、Ｃ面成長する頂部が大きくなり、そこに多結晶が発生する。この傾向は、図４（ｃ）から図４（ｄ）へ至るように、ラインどうしの結合を繰り返すたびに大きくなり、多結晶の発生量も増えてくる。このため、大型の結晶を製造しようとしてIII族窒化物半導体結晶の成長を継続すると、次第に多結晶が増えて結晶の品質が低下してしまう。 According to the manufacturing method of the present invention, by forming a plurality of convex line portions at a pitch of 2500 μm or more and then forming a group III nitride semiconductor crystal, the problems of the conventional method can be solved. It became so. As described in Patent Document 1 above, conventionally, a method of forming a group III nitride semiconductor crystal after forming a striped mask pattern with a pitch width of 20 to 2000 μm on a base substrate has been adopted. It was. In this method, as shown in FIG. 4, group III nitride semiconductor crystal 31 is initially grown in the c-axis direction on the facet surface of convex line portion 25 (FIG. 4A). If it continues, the c-plane growth part 41 of the top part will begin to bend irregularly in the direction which mutually approaches the adjacent line, and a partial coupling | bonding will be started in the end (FIG.4 (b)). As the growth continues, the top C-plane growth edge 42 is completely coupled and integrated (FIG. 4 (c)), and when the growth continues further, the coupled lines are further coupled to a larger line. (FIG. 4D). By repeating such coupling and integration, the growth eventually becomes close to wall growth. When adjacent lines are joined, the top of the C-plane growth becomes large, and polycrystals are generated there. As shown in FIG. 4 (c) to FIG. 4 (d), this tendency increases as the connection between the lines is repeated, and the amount of polycrystals increases. For this reason, if the growth of the group III nitride semiconductor crystal is continued in order to produce a large crystal, the polycrystal gradually increases and the quality of the crystal deteriorates.
一方、図５に示すように、本発明の製造方法にしたがって、凸状ライン部２６，２７を２５００μｍ以上のピッチで複数本形成してからIII族窒化物半導体結晶３２，３３を形成させた場合は、成長を続けても頂部のＣ面成長端４３，４４が互いに近づくことなくｃ軸方向に成長しやすくなる。このため、各凸状ライン部２６，２７の上に形成されるIII族窒化物半導体結晶３２，３３の間には、凹部５１が認められる。このような成長態様は、図４（ｃ）や図４（ｄ）のような結合と一体化とは異なるため、頂部に多結晶が発生するのを効果的に防ぐことができる。このため、本発明の製造方法によれば、結晶性が高くて大型なIII族窒化物半導体結晶を容易に製造することができる。上記の従来法と比較する場合は、特にIII族窒化物半導体結晶を厚膜成長させたときに差異が顕著になる。具体的には、III族窒化物半導体結晶を下地基板の主面に垂直な方向（例えばｃ軸方向）へ５ｍｍ以上成長させたときに差異が顕著に観察される。本発明の製造方法における下地基板の主面に垂直な方向への成長厚みは、例えば１０ｍｍ以上にすることができ、さらには１５ｍｍ以上にすることもできる。なお、成長厚みとは、下地基板の主面である極性面から、結晶頂部のＣ面成長端までの結晶厚みを差す。 On the other hand, as shown in FIG. 5, when a plurality of convex line portions 26 and 27 are formed at a pitch of 2500 μm or more according to the manufacturing method of the present invention, group III nitride semiconductor crystals 32 and 33 are formed. Even if the growth continues, the top C-plane growth edges 43 and 44 do not approach each other, and the growth becomes easy in the c-axis direction. For this reason, a recess 51 is recognized between the group III nitride semiconductor crystals 32 and 33 formed on the respective convex line portions 26 and 27. Since such a growth mode is different from the coupling and integration as shown in FIGS. 4C and 4D, it is possible to effectively prevent the occurrence of polycrystals at the top. Therefore, according to the production method of the present invention, a large group III nitride semiconductor crystal having high crystallinity can be easily produced. When compared with the above-described conventional method, the difference is particularly noticeable when a group III nitride semiconductor crystal is grown thick. Specifically, the difference is remarkably observed when the group III nitride semiconductor crystal is grown by 5 mm or more in a direction perpendicular to the main surface of the base substrate (for example, c-axis direction). The growth thickness in the direction perpendicular to the main surface of the base substrate in the production method of the present invention can be, for example, 10 mm or more, and further can be 15 mm or more. The growth thickness refers to the crystal thickness from the polar surface, which is the main surface of the base substrate, to the C-plane growth edge of the crystal top.
本発明の製造方法によれば、成長する領域が頂部のＣ面成長端に集中するため、表面全体を成長する従来法よりも速い速度でIII族窒化物半導体結晶を成長させることが可能である。下地基板の主面に垂直な方向へのIII族窒化物半導体結晶の平均成長速度は、好ましくは１５０μｍ／ｈｒ以上であり、より好ましくは１７５μｍ／ｈｒ以上であり、さらに好ましくは２００μｍ／ｈｒ以上であり、特に好ましくは２５０μｍ／ｈｒ以上である。上限値は例えば５００μｍ／ｈｒとすることができる。なお、ここでいう平均成長速度は下地基板の主面である極性面から、頂部Ｃ面成長端までの結晶厚みを、成長時間で除することにより求めることができる。 According to the manufacturing method of the present invention, the growing region is concentrated on the top C-plane growth edge, so that the group III nitride semiconductor crystal can be grown at a faster rate than the conventional method of growing the entire surface. . The average growth rate of the group III nitride semiconductor crystal in the direction perpendicular to the main surface of the base substrate is preferably 150 μm / hr or more, more preferably 175 μm / hr or more, and further preferably 200 μm / hr or more. Yes, and particularly preferably 250 μm / hr or more. The upper limit value can be set to 500 μm / hr, for example. The average growth rate here can be obtained by dividing the crystal thickness from the polar surface, which is the main surface of the base substrate, to the top C-plane growth edge by the growth time.
本発明で成長させるIII族窒化物半導体結晶は、III族元素の窒化物からなる。具体的には、窒化ガリウム、窒化アルミニウム、窒化インジウム、またはこれらが混ざった単結晶を挙げることができる。好ましくは窒化ガリウムである。 The group III nitride semiconductor crystal grown in the present invention is made of a nitride of a group III element. Specifically, gallium nitride, aluminum nitride, indium nitride, or a single crystal in which these are mixed can be given. Preferably it is gallium nitride.
本発明においてIII族窒化物半導体結晶を成長させる方法としては、例えば、ハイドライド気相成長（ＨＶＰＥ）法、有機金属化学気相堆積（ＭＯＣＶＤ）法、昇華法などの気相法を採用することが可能であり、ＨＶＰＥ法を好ましく用いることができる。以下において、好ましい製造装置の一例として、図６を参照しながらＨＶＰＥ法の製造装置を説明する。 In the present invention, as a method for growing a group III nitride semiconductor crystal, for example, a vapor phase method such as a hydride vapor phase epitaxy (HVPE) method, a metal organic chemical vapor deposition (MOCVD) method, or a sublimation method may be employed. The HVPE method can be preferably used. Hereinafter, as an example of a preferable manufacturing apparatus, an HVPE manufacturing apparatus will be described with reference to FIG.
１）基本構造
図６の製造装置は、リアクター１００内に、下地基板（シード）１１０を載置するためのサセプター１０８と、成長させるIII族窒化物半導体の原料を入れるリザーバー１０６とを備えている。また、リアクター１００内にガスを導入するための導入管１０１〜１０４と、排気するための排気管１０９が設置されている。さらに、リアクター１００を側面から加熱するためのヒーター１０７が設置されている。
1) Basic Structure The manufacturing apparatus of FIG. 6 includes in a reactor 100 a susceptor 108 for placing a base substrate (seed) 110 and a reservoir 106 into which a group III nitride semiconductor material to be grown is placed. . In addition, introduction pipes 101 to 104 for introducing gas into the reactor 100 and an exhaust pipe 109 for exhausting are installed. Further, a heater 107 for heating the reactor 100 from the side surface is installed.
２）リアクターの材質、雰囲気ガスのガス種
リアクター１００の材質としては、石英、焼結体窒化ホウ素、ステンレス等が用いられる。好ましい材質は石英である。リアクター１００内には、反応開始前にあらかじめ雰囲気ガスを充填しておく。雰囲気ガス（キャリアガス）としては、例えば、水素、窒素、Ｈｅ、Ｎｅ、Ａｒのような不活性ガス等を挙げることができる。これらのガスは混合して用いてもよい。
2) Reactor material, gas type of ambient gas As the material of the reactor 100, quartz, sintered boron nitride, stainless steel, or the like is used. A preferred material is quartz. The reactor 100 is filled with atmospheric gas in advance before starting the reaction. Examples of the atmospheric gas (carrier gas) include inert gases such as hydrogen, nitrogen, He, Ne, and Ar. These gases may be mixed and used.
３）サセプターの材質、形状、成長面からサセプターまでの距離
サセプター１０８の材質としてはカーボンが好ましく、ＳｉＣで表面をコーティングしているものがより好ましい。サセプター１０８の形状は、本発明で用いる下地基板を設置することができる形状であれば特に制限されないが、結晶成長する際に結晶成長面付近に構造物が存在しないものであることが好ましい。結晶成長面付近に成長する可能性のある構造物が存在すると、そこに多結晶体が付着し、その生成物としてＨＣｌガスが発生して結晶成長させようとしている結晶に悪影響が及んでしまう。下地基板１１０とサセプター１０８の接触面は、下地基板の主面（結晶成長面）から１ｍｍ以上離れていることが好ましく、３ｍｍ以上離れていることがより好ましく、５ｍｍ以上離れていることがさらに好ましい。
3) Material and shape of susceptor, distance from growth surface to susceptor The material of the susceptor 108 is preferably carbon, and more preferably the surface is coated with SiC. The shape of the susceptor 108 is not particularly limited as long as the base substrate used in the present invention can be installed, but it is preferable that no structure exists near the crystal growth surface when the crystal is grown. If there is a structure that can grow in the vicinity of the crystal growth surface, a polycrystal adheres to the structure, and HCl gas is generated as a product to adversely affect the crystal to be grown. The contact surface between the base substrate 110 and the susceptor 108 is preferably 1 mm or more away from the main surface (crystal growth surface) of the base substrate, more preferably 3 mm or more, and still more preferably 5 mm or more. .
４）リザーバー
リザーバー１０６には、成長させるIII族窒化物半導体の原料を入れる。具体的には、III族源となる原料を入れる。そのようなIII族源となる原料として、Ｇａ、Ａｌ、Ｉｎなどを挙げることができる。リザーバー１０６にガスを導入するための導入管１０３からは、リザーバー１０６に入れた原料と反応するガスを供給する。例えば、リザーバー１０６にIII族源となる原料を入れた場合は、導入管１０３からＨＣｌガスを供給することができる。このとき、ＨＣｌガスとともに、導入管１０３からキャリアガスを供給してもよい。キャリアガスとしては、例えば水素、窒素、Ｈｅ、Ｎｅ、Ａｒのような不活性ガス等を挙げることができる。これらのガスは混合して用いてもよい。
4) Reservoir The reservoir 106 is charged with the raw material of the group III nitride semiconductor to be grown. Specifically, the raw material which becomes a group III source is put. Examples of the raw material to be a group III source include Ga, Al, and In. A gas that reacts with the raw material put in the reservoir 106 is supplied from an introduction pipe 103 for introducing the gas into the reservoir 106. For example, when a raw material that is a group III source is put in the reservoir 106, HCl gas can be supplied from the introduction pipe 103. At this time, the carrier gas may be supplied from the introduction pipe 103 together with the HCl gas. Examples of the carrier gas include hydrogen, nitrogen, an inert gas such as He, Ne, and Ar. These gases may be mixed and used.
５）窒素源（アンモニア）、セパレートガス、ドーパントガス
導入管１０４からは、窒素源となる原料ガスを供給する。通常はＮＨ3を供給する。また、導入管１０１からは、キャリアガスを供給する。キャリアガスとしては、導入管１０３から供給するキャリアガスと同じものを例示することができる。このキャリアガスは原料ガス同士の気相での反応を抑制し、ノズル先端にポリ結晶が付着することを防ぐ効果もある。また、導入管１０２からは、ドーパントガスを供給することもできる。例えば、ＳｉＨ4やＳｉＨ2Ｃｌ2、Ｈ2Ｓ等のｎ型のドーパントガスを供給することができる。
5) Nitrogen source (ammonia), separate gas, dopant gas From the introduction pipe 104, a raw material gas serving as a nitrogen source is supplied. Usually, NH 3 is supplied. A carrier gas is supplied from the introduction pipe 101. As the carrier gas, the same carrier gas supplied from the introduction pipe 103 can be exemplified. This carrier gas also has an effect of suppressing the reaction in the gas phase between the source gases and preventing the polycrystal from adhering to the nozzle tip. A dopant gas can also be supplied from the introduction pipe 102. For example, an n-type dopant gas such as SiH 4 , SiH 2 Cl 2 , or H 2 S can be supplied.
６）ガス導入方法
導入管１０１〜１０４から供給する上記ガスは、それぞれ互いに入れ替えて別の導入管から供給しても構わない。また、窒素源となる原料ガスとキャリアガスは、同じ導入管から混合して供給してもよい。さらに他の導入管からキャリアガスを混合してもよい。これらの供給態様は、リアクター１００の大きさや形状、原料の反応性、目的とする結晶成長速度などに応じて、適宜決定することができる。
6) Gas introduction method The gases supplied from the introduction pipes 101 to 104 may be exchanged with each other and supplied from another introduction pipe. In addition, the source gas and the carrier gas serving as a nitrogen source may be mixed and supplied from the same introduction pipe. Further, a carrier gas may be mixed from another introduction pipe. These supply modes can be appropriately determined according to the size and shape of the reactor 100, the reactivity of the raw materials, the target crystal growth rate, and the like.
７）排気管の設置場所
ガス排気管１０９は、リアクター内壁の上面、底面、側面に設置することができる。ゴミ落ちの観点から結晶成長端よりも下部にあることが好ましく、図６のようにリアクター底面にガス排気管１０９が設置されていることがより好ましい。
7) Location of Exhaust Pipe The gas exhaust pipe 109 can be installed on the top, bottom, and side surfaces of the reactor inner wall. From the viewpoint of dust removal, it is preferably located below the crystal growth end, and more preferably a gas exhaust pipe 109 is installed on the bottom of the reactor as shown in FIG.
８）結晶成長条件
上記の製造装置を用いた結晶成長は、９５０℃以上で行うことが好ましく、９７０℃以上で行うことがより好ましく、９８０℃以上で行うことがさらに好ましい。また、１１２０℃以下で行うことが好ましく、１１００℃以下で行うことがより好ましく、１０９０℃以下で行うことがさらに好ましい。結晶成長中の温度低下は６０℃以内に制御することが好ましく、４０℃以内に制御することがより好ましく、２０℃以内に制御することがさらに好ましい。リアクター内の圧力は１０ｋＰａ以上とすることが好ましく、３０ｋＰａ以上とすることがより好ましく、５０ｋＰａ以上とすることがさらに好ましい。また、２００ｋＰａ以下とすることが好ましく、１５０ｋＰａ以下とすることがより好ましく、１２０ｋＰａ以下とすることがさらに好ましい。
8) Crystal Growth Conditions Crystal growth using the above production apparatus is preferably performed at 950 ° C. or higher, more preferably at 970 ° C. or higher, and further preferably at 980 ° C. or higher. Moreover, it is preferable to carry out at 1120 degrees C or less, It is more preferable to carry out at 1100 degrees C or less, It is further more preferable to carry out at 1090 degrees C or less. The temperature drop during crystal growth is preferably controlled within 60 ° C, more preferably controlled within 40 ° C, and even more preferably controlled within 20 ° C. The pressure in the reactor is preferably 10 kPa or more, more preferably 30 kPa or more, and further preferably 50 kPa or more. Moreover, it is preferable to set it as 200 kPa or less, It is more preferable to set it as 150 kPa or less, It is further more preferable to set it as 120 kPa or less.
［III族窒化物半導体結晶］
本発明のIII族窒化物半導体結晶の製造方法により製造される凸状ライン部を含む結晶は、従来にない特徴的な構造を有している。すなわち、極性面以外のファセット面を含む凸状ライン部を２５００μｍ以上のピッチで複数本有している点で特徴的である。特に、前記凸状ライン部の底面に垂直な方向の最大長が５ｍｍ以上もある結晶は、２５００μｍ以上のピッチで配列した凸状ライン部上でIII族窒化物半導体結晶を大きく成長させた例がないことから、斬新であり、またIII族窒化物半導体結晶が高品質で大型であることから有用性が高いものである。
[Group III nitride semiconductor crystals]
A crystal including a convex line portion manufactured by the method for manufacturing a group III nitride semiconductor crystal of the present invention has a characteristic structure that has not existed before. That is, it is characteristic in having a plurality of convex line portions including facet surfaces other than the polar surface at a pitch of 2500 μm or more. In particular, a crystal having a maximum length of 5 mm or more in a direction perpendicular to the bottom surface of the convex line portion is an example in which a group III nitride semiconductor crystal is greatly grown on the convex line portions arranged at a pitch of 2500 μm or more. This is novel because it is not present, and is highly useful because the group III nitride semiconductor crystal is high quality and large.
本発明のIII族窒化物半導体結晶の製造方法により製造される凸状ライン部を含む結晶では、少なくとも１つの凸状ライン部上に成長したIII族窒化物半導体結晶と、その凸状ライン部の隣の凸状ライン部上に成長したIII族窒化物半導体結晶との間に凹部が存在する。好ましくは、すべての前記凸状ライン部上に成長したIII族窒化物半導体結晶と、その凸状ライン部の隣の凸状ライン部上に成長したIII族窒化物半導体結晶との間に凹部が存在する。特に、凸状ライン部の底面に垂直な方向の最大長が５ｍｍ以上であるときに、このような条件を満たす結晶は従来法では製造することができなかったものである。 In a crystal including a convex line portion produced by the method for producing a group III nitride semiconductor crystal of the present invention, a group III nitride semiconductor crystal grown on at least one convex line portion, and the convex line portion A concave portion exists between the group III nitride semiconductor crystal grown on the adjacent convex line portion. Preferably, a recess is formed between the group III nitride semiconductor crystal grown on all the convex line portions and the group III nitride semiconductor crystal grown on the convex line portion adjacent to the convex line portion. Exists. In particular, when the maximum length in the direction perpendicular to the bottom surface of the convex line portion is 5 mm or more, a crystal satisfying such a condition cannot be produced by the conventional method.
［III族窒化物半導体基板］
本発明のIII族窒化物半導体結晶の製造方法により製造した結晶を加工することにより、III族窒化物半導体基板を製造することができる。所望の形状のIII族窒化物半導体基板を得るために、得られたIII族窒化物半導体結晶に対してスライス、外形加工、表面研磨などを適宜行うことが好ましい。これらの方法は、いずれか１つだけを選択して用いてもよいし、組み合わせて用いてもよい。組み合わせて用いる場合は、例えば、スライス、外形加工、表面研磨の順に行うことができる。各処理について詳しく説明すると、スライスは、例えばワイヤーで切断することにより行うことができる。外形加工とは、基板形状を円形にしたり、長方形にしたりすることを意味し、例えばダイシング、外周研磨、ワイヤーで切断する方法などを挙げることができる。表面研磨の例として、ダイヤモンド砥粒などの砥粒を用いて表面を研磨する方法、ＣＭＰ（chemical mechanical polishing）、機械研磨後のＲＩＥでのダメージ層エッチングなどを挙げることができる。
[Group III nitride semiconductor substrate]
By processing the crystal produced by the method for producing a group III nitride semiconductor crystal of the present invention, a group III nitride semiconductor substrate can be produced. In order to obtain a group III nitride semiconductor substrate having a desired shape, it is preferable to appropriately perform slicing, outer shape processing, surface polishing, and the like on the obtained group III nitride semiconductor crystal. Any one of these methods may be selected and used, or may be used in combination. When used in combination, for example, slicing, contour processing, and surface polishing can be performed in this order. If it demonstrates in detail about each process, a slice can be performed by cut | disconnecting with a wire, for example. The outline processing means making the substrate shape into a circle or a rectangle, and examples thereof include dicing, outer periphery polishing, and a method of cutting with a wire. Examples of surface polishing include a method of polishing the surface using abrasive grains such as diamond abrasive grains, CMP (chemical mechanical polishing), damage layer etching by RIE after mechanical polishing, and the like.
本発明の製造方法によれば、高品質でサイズが大きなIII族窒化物半導体結晶を得ることができる。このため、従来法では取得することが困難であった大きな非極性主面や半極性主面を有するIII族窒化物半導体基板を得ることが可能である。また、本発明の製造方法によれば、効率良く一度に多くのIII族窒化物半導体基板を製造することが可能である。
本発明を利用すれば、例えば１つの結晶から１０ｍｍ×２０ｍｍのIII族窒化物半導体基板を５０枚以上提供することが可能であり、さらには１０ｍｍ×５０ｍｍのIII族窒化物半導体基板を１０枚以上提供することも可能である。
According to the manufacturing method of the present invention, a high-quality group III nitride semiconductor crystal having a large size can be obtained. Therefore, it is possible to obtain a group III nitride semiconductor substrate having a large nonpolar main surface or semipolar main surface that was difficult to obtain by the conventional method. Moreover, according to the manufacturing method of the present invention, it is possible to efficiently manufacture many Group III nitride semiconductor substrates at once.
By utilizing the present invention, for example, it is possible to provide 50 or more 10 mm × 20 mm group III nitride semiconductor substrates from a single crystal, and more than 10 10 mm × 50 mm group III nitride semiconductor substrates. It is also possible to provide.
以下に実施例と比較例を挙げて本発明の特徴をさらに具体的に説明する。以下の実施例に示す材料、使用量、割合、処理内容、処理手順等は、本発明の趣旨を逸脱しない限り適宜変更することができる。したがって、本発明の範囲は以下に示す具体例により限定的に解釈されるべきものではない。 The features of the present invention will be described more specifically with reference to examples and comparative examples. The materials, amounts used, ratios, processing details, processing procedures, and the like shown in the following examples can be changed as appropriate without departing from the spirit of the present invention. Therefore, the scope of the present invention should not be construed as being limited by the specific examples shown below.
（実施例１）
下地として、凹凸をつけた基板上に窒素化ガリウムの薄膜を成長して空隙を形成した、直径７０ｍｍ空隙付サファイアＣ面基板を使用した。
上記サファイアＣ面基板上に、プラズマＣＶＤ法によって、厚さ８００ÅのＳｉＮｘ膜を形成した。更に、フォトリソグラフィによってラインパターンを露光し、現像を行い、ドライエッチングによりＳｉＮｘのラインパターンを形成した。ラインパターンは、成長すべきＧａＮの（１０−１０）面に平行になるように配置している。ＳｉＮｘのライン幅は５０μｍとし、ＧａＮ露出部の幅は２９５０μｍとした。３０００μｍピッチのラインパターンであり、ＧａＮ露出部ラインは面内で２４本である。
図６に示すＨＶＰＥ装置のリアクター１００内のサセプター１０８に、＋Ｃ面［（０００１）面］が上向きになるように上記基板をセットした。この時−Ｃ面［（０００−１）面］は基板ホルダーに接しており、直接原料ガスと触れることはない。まず、反応室の温度を９８０℃に上げ、原料を＋Ｃ面方向から供給することにより、初期成長を１５分間成長した。その後、反応室の温度を１０３０℃まで上げ、原料を＋Ｃ面方向から供給することによりＧａＮ結晶を１３０時間にわたって成長させた。この成長工程においては成長圧力を１．０１×１０5Ｐａとし、ＮＨ3ガスの分圧を１．３４×１０4Ｐａ、Ｎ2ガスの分圧を１．１１×１０4Ｐａ、ＧａＣｌガスの分圧を６．６０×１０2Ｐａ、Ｈ2ガスの分圧を７．５８×１０4Ｐａとし、原料を導入管より導入した。
１３０時間成長した後、室温まで降温した。得られたＧａＮ単結晶の形状はＧａＮ露出部の中央を頂点としたラインが形成されており、ＳｉＮｘが谷部となった高低差の大きいファセット成長となっている。直径７０ｍｍの下地基板を使用した結果、ラインの長さは最長７０ｍｍ、頂点部の膜厚は２０ｍｍ、頂点の平均成長速度は１５４μｍ／ｈｒであった。
このバルク結晶をカッティング、スライスすることによりライン頂点部から１０ｍｍ×２０ｍｍ以上の非極性（１０−１０）ＧａＮ基板を複数枚得ることが見込める。
Example 1
As a base, a sapphire C-plane substrate with a gap of 70 mm in diameter, in which a gap was formed by growing a gallium nitride thin film on an uneven substrate, was used.
An SiNx film having a thickness of 800 mm was formed on the sapphire C-plane substrate by plasma CVD. Further, the line pattern was exposed by photolithography, developed, and a SiNx line pattern was formed by dry etching. The line pattern is arranged so as to be parallel to the (10-10) plane of GaN to be grown. The line width of SiNx was 50 μm, and the width of the GaN exposed portion was 2950 μm. The line pattern has a pitch of 3000 μm, and there are 24 GaN exposed part lines in the plane.
The substrate was set on the susceptor 108 in the reactor 100 of the HVPE apparatus shown in FIG. 6 so that the + C plane [(0001) plane] faced upward. At this time, the -C plane [(000-1) plane] is in contact with the substrate holder and is not in direct contact with the source gas. First, the temperature of the reaction chamber was raised to 980 ° C., and the raw material was supplied from the + C plane direction to grow the initial growth for 15 minutes. Thereafter, the temperature of the reaction chamber was raised to 1030 ° C., and the GaN crystal was grown for 130 hours by supplying the raw material from the + C plane direction. In this growth process, the growth pressure is 1.01 × 10 5 Pa, the partial pressure of NH 3 gas is 1.34 × 10 4 Pa, the partial pressure of N 2 gas is 1.11 × 10 4 Pa, The partial pressure was 6.60 × 10 2 Pa, the partial pressure of H 2 gas was 7.58 × 10 4 Pa, and the raw material was introduced from the introduction tube.
After growing for 130 hours, the temperature was lowered to room temperature. The shape of the obtained GaN single crystal has a line with the center of the GaN exposed portion as the apex, and has a facet growth with a large difference in height with SiNx as a valley. As a result of using a base substrate having a diameter of 70 mm, the line length was 70 mm at the longest, the film thickness at the apex was 20 mm, and the average growth rate at the apex was 154 μm / hr.
By cutting and slicing this bulk crystal, it is expected to obtain a plurality of nonpolar (10-10) GaN substrates having a size of 10 mm × 20 mm or more from the line apex.
（実施例２）
下地として、直径５０ｍｍＣ面ＧａＮ自立基板を使用した。
上記Ｃ面ＧａＮ自立基板上に、プラズマＣＶＤ法によって、厚さ８００ÅのＳｉＮｘ膜を形成した。更に、フォトリソグラフィによってラインパターンを露光し、現像を行い、ドライエッチングによりＳｉＮｘのラインパターンを形成した。ラインパターンは、成長すべきＧａＮの（１０−１０）面に平行になるように配置している。ＳｉＮｘのライン幅は５０μｍとし、ＧａＮ露出部の幅は２９５０μｍとした。３０００μｍピッチのラインパターンであり、ＧａＮ露出部ラインは面内で１６本である。
図６に示すＨＶＰＥ装置のリアクター１００内のサセプター１０８に、＋Ｃが上向きで上記基板をセットした。この時−Ｃ面は基板ホルダーに接しており、直接原料ガスと触れることはない。まず、反応室の温度を９８０℃に上げ、原料を＋Ｃ面方向から供給することにより、初期成長を１５分間成長した。その後、反応室の温度を１０３０℃まで上げ、原料を＋Ｃ面方向から供給することによりＧａＮ結晶を１３０時間にわたって成長させた。この成長工程においては成長圧力を１．０１×１０5Ｐａとし、ＮＨ3ガスの分圧を１．３４×１０4Ｐａ、Ｎ2ガスの分圧を１．１１×１０4Ｐａ、ＧａＣｌガスの分圧を６．６０×１０2Ｐａ、Ｈ2ガスの分圧を７．５８×１０4Ｐａとし、原料を導入管より導入した。
１３０時間成長した後、室温まで降温した。得られたＧａＮ単結晶の形状は頂点の一部が隣のラインと結合しているが、高低差の大きいファセット成長となっている。直径５０ｍｍの下地基板を使用した結果、ラインの長さは最長５０ｍｍ、頂点部の膜厚は約１４ｍｍ、頂点の平均成長速度は１０８μｍ／ｈｒであった。
このバルク結晶をカッティング、スライスすることによりライン頂点部から最大で１２ｍｍ×４５ｍｍの非極性（１０−１０）ＧａＮ基板が複数枚得られた。また１０ｍｍ×２０ｍｍの定型サイズ非極性（１０−１０）ＧａＮ基板は３８枚の切出しが可能であった。
(Example 2)
A 50 mm diameter C-plane GaN free-standing substrate was used as the base.
On the C-plane GaN free-standing substrate, an SiNx film having a thickness of 800 mm was formed by plasma CVD. Further, the line pattern was exposed by photolithography, developed, and a SiNx line pattern was formed by dry etching. The line pattern is arranged so as to be parallel to the (10-10) plane of GaN to be grown. The line width of SiNx was 50 μm, and the width of the GaN exposed portion was 2950 μm. The line pattern has a pitch of 3000 μm, and there are 16 GaN exposed portion lines in the plane.
The substrate was set on the susceptor 108 in the reactor 100 of the HVPE apparatus shown in FIG. At this time, the -C surface is in contact with the substrate holder and does not come into direct contact with the source gas. First, the temperature of the reaction chamber was raised to 980 ° C., and the raw material was supplied from the + C plane direction to grow the initial growth for 15 minutes. Thereafter, the temperature of the reaction chamber was raised to 1030 ° C., and the GaN crystal was grown for 130 hours by supplying the raw material from the + C plane direction. In this growth process, the growth pressure is 1.01 × 10 5 Pa, the partial pressure of NH 3 gas is 1.34 × 10 4 Pa, the partial pressure of N 2 gas is 1.11 × 10 4 Pa, The partial pressure was 6.60 × 10 2 Pa, the partial pressure of H 2 gas was 7.58 × 10 4 Pa, and the raw material was introduced from the introduction tube.
After growing for 130 hours, the temperature was lowered to room temperature. The shape of the obtained GaN single crystal has facets grown with a large difference in height, although part of the vertices are coupled to the adjacent line. As a result of using a base substrate with a diameter of 50 mm, the maximum line length was 50 mm, the film thickness at the apex was about 14 mm, and the average growth rate at the apex was 108 μm / hr.
By cutting and slicing this bulk crystal, a plurality of non-polar (10-10) GaN substrates having a maximum size of 12 mm × 45 mm were obtained from the line apex. Further, 38 sheets of a 10 mm × 20 mm standard size nonpolar (10-10) GaN substrate could be cut out.
（比較例１）
下地として、凹凸をつけた基板上に窒素化ガリウムの薄膜を成長して空隙を形成した、直径７０ｍｍ空隙付サファイアＣ面基板を使用した。
上記サファイアＣ面基板上にはＳｉＮｘのラインパターンは形成しない。
図６に示すＨＶＰＥ装置のリアクター１００内のサセプター１０８に、＋Ｃが上向きで上記基板をセットした。この時−Ｃ面は基板ホルダーに接しており、直接原料ガスと触れることはない。まず、反応室の温度を１０８０℃に上げ、原料を＋Ｃ面方向から供給することにより、初期成長を４５分間成長した。その後、反応室の温度を１０１５℃まで上げ、原料を＋Ｃ面方向から供給することによりＧａＮ結晶を１０５時間にわたって成長させた。この成長工程においては成長圧力を１．０１×１０5Ｐａとし、ＮＨ3ガスの分圧を７．０２×１０3Ｐａ、Ｎ2ガスの分圧を１．３２×１０4Ｐａ、ＧａＣｌガスの分圧を５．３７×１０2Ｐａ、Ｈ2ガスの分圧を８．０２×１０4Ｐａとし、原料を導入管より導入した。
１０５時間成長した後、室温まで降温した。得られたＧａＮ単結晶は凹凸の無い平坦な形状となっている。直径７０ｍｍの下地基板を使用した結果、平坦部の膜厚は約８ｍｍ、平均成長速度は７６μｍ／ｈｒであった。しかしこの結晶には表面で直径約６ｍｍの穴が１０個程度発生していること及び結晶内にクラックが内在していることにより、非極性面（１０−１０）の５ｍｍ×５ｍｍ以上の切出しは不可能であった。
(Comparative Example 1)
As a base, a sapphire C-plane substrate with a gap of 70 mm in diameter, in which a gap was formed by growing a gallium nitride thin film on an uneven substrate, was used.
No SiNx line pattern is formed on the sapphire C-plane substrate.
The substrate was set on the susceptor 108 in the reactor 100 of the HVPE apparatus shown in FIG. At this time, the -C surface is in contact with the substrate holder and does not come into direct contact with the source gas. First, the temperature of the reaction chamber was raised to 1080 ° C., and the initial growth was grown for 45 minutes by supplying the raw material from the + C plane direction. Thereafter, the temperature of the reaction chamber was raised to 1015 ° C., and the GaN crystal was grown for 105 hours by supplying the raw material from the + C plane direction. In this growth step, the growth pressure is 1.01 × 10 5 Pa, the partial pressure of NH 3 gas is 7.02 × 10 3 Pa, the partial pressure of N 2 gas is 1.32 × 10 4 Pa, The partial pressure was 5.37 × 10 2 Pa, the partial pressure of H 2 gas was 8.02 × 10 4 Pa, and the raw material was introduced from the introduction tube.
After growing for 105 hours, the temperature was lowered to room temperature. The obtained GaN single crystal has a flat shape without irregularities. As a result of using a base substrate having a diameter of 70 mm, the film thickness of the flat portion was about 8 mm, and the average growth rate was 76 μm / hr. However, about 10 holes with a diameter of about 6 mm are generated in this crystal and cracks are present in the crystal, so that the nonpolar plane (10-10) is cut out by 5 mm x 5 mm or more. It was impossible.
（比較例２）
下地として、凹凸をつけた基板上に窒素化ガリウムの薄膜を成長して空隙を形成した、直径７０ｍｍ空隙付サファイアＣ面基板を使用した。
上記サファイアＣ面基板上に、プラズマＣＶＤ法によって、厚さ８００ÅのＳｉＮｘ膜を形成した。更に、フォトリソグラフィによってラインパターンを露光し、現像を行い、ドライエッチングによりＳｉＮｘのラインパターンを形成した。ラインパターンは、成長すべきＧａＮの（１０−１０）面に平行になるように配置している。ＳｉＮｘのライン幅は５０μｍとし、ＧａＮ露出部の幅は４００μｍとした。４５０μｍピッチのラインパターンであり、ＧａＮ露出部ラインは面内で１５５本である。
図６に示すＨＶＰＥ装置のリアクター１００内のサセプター１０８に、＋Ｃが上向きで上記基板をセットした。この時−Ｃ面は基板ホルダーに接しており、直接原料ガスと触れることはない。まず、反応室の温度を９８０℃に上げ、原料を＋Ｃ面方向から供給することにより、初期成長を１５分間成長した。その後、反応室の温度を１０３０℃まで上げ、原料を＋Ｃ面方向から供給することによりＧａＮ結晶を１３０時間にわたって成長させた。この成長工程においては成長圧力を１．０１×１０5Ｐａとし、ＮＨ3ガスの分圧を８．１４×１０3Ｐａ、Ｎ2ガスの分圧を１．１７×１０4Ｐａ、ＧａＣｌガスの分圧を７．００×１０2Ｐａ、Ｈ2ガスの分圧を８．０４×１０4Ｐａとし、原料を導入管より導入した。
１３０時間成長した後、室温まで降温した。得られたＧａＮ単結晶の形状はＧａＮ露出部からのＧａＮ成長がＳｉＮｘを超えて、隣のＧａＮ露出部からのＧａＮ成長と不規則に繰返し結合していた。このため頂点ライン及び谷ラインも不規則に曲がっていた。
このバルク結晶を非極性（１０−１０）面でカッティング、スライスすると切出した面内に頂点と谷部が混在することになり、非極性面（１０−１０）の１０ｍｍ×１０ｍｍ以上の切出しは不可能であった。
(Comparative Example 2)
As a base, a sapphire C-plane substrate with a gap of 70 mm in diameter, in which a gap was formed by growing a gallium nitride thin film on an uneven substrate, was used.
An SiNx film having a thickness of 800 mm was formed on the sapphire C-plane substrate by plasma CVD. Further, the line pattern was exposed by photolithography, developed, and a SiNx line pattern was formed by dry etching. The line pattern is arranged so as to be parallel to the (10-10) plane of GaN to be grown. The line width of SiNx was 50 μm, and the width of the GaN exposed portion was 400 μm. The line pattern has a pitch of 450 μm, and there are 155 exposed GaN lines in the plane.
The substrate was set on the susceptor 108 in the reactor 100 of the HVPE apparatus shown in FIG. At this time, the -C surface is in contact with the substrate holder and does not come into direct contact with the source gas. First, the temperature of the reaction chamber was raised to 980 ° C., and the raw material was supplied from the + C plane direction to grow the initial growth for 15 minutes. Thereafter, the temperature of the reaction chamber was raised to 1030 ° C., and the GaN crystal was grown for 130 hours by supplying the raw material from the + C plane direction. In this growth process, the growth pressure is 1.01 × 10 5 Pa, the partial pressure of NH 3 gas is 8.14 × 10 3 Pa, the partial pressure of N 2 gas is 1.17 × 10 4 Pa, GaCl gas The partial pressure was 7.00 × 10 2 Pa, the partial pressure of H 2 gas was 8.04 × 10 4 Pa, and the raw material was introduced from the introduction tube.
After growing for 130 hours, the temperature was lowered to room temperature. In the obtained GaN single crystal, the GaN growth from the GaN exposed portion exceeded SiNx, and was repeatedly and irregularly coupled to the GaN growth from the adjacent GaN exposed portion. For this reason, the vertex line and the valley line were also bent irregularly.
When this bulk crystal is cut and sliced in a nonpolar (10-10) plane, the apex and valleys are mixed in the cut out plane, and cutting of 10 mm × 10 mm or more of the nonpolar plane (10-10) is not possible. It was possible.
（比較例３）
下地として、直径７０ｍｍサファイアＣ面基板を使用した。
上記サファイアＣ面基板上に、プラズマＣＶＤ法によって、厚さ８００ÅのＳｉＮｘ膜を形成した。更に、フォトリソグラフィによってラインパターンを露光し、現像を行い、ドライエッチングによりＳｉＮｘのラインパターンを形成した。ラインパターンは、成長すべきＧａＮの（１１−２０）面に平行になるように配置している。ＳｉＮｘのライン幅は５０μｍとし、ＧａＮ露出部の幅は７００μｍとした。７５０μｍピッチのラインパターンであり、ＧａＮ露出部ラインは面内で９３本である。
図６に示すＨＶＰＥ装置のリアクター１００内のサセプター１０８に、＋Ｃが上向きで上記基板をセットした。この時−Ｃ面は基板ホルダーに接しており、直接原料ガスと触れることはない。まず、反応室の温度を９７０℃に上げ、原料を＋Ｃ面方向から供給することにより、初期成長を１５分間成長した。その後、反応室の温度を１００５℃まで上げ、原料を＋Ｃ面方向から供給することによりＧａＮ結晶を１２８時間にわたって成長させた。この成長工程においては成長圧力を１．０１×１０5Ｐａとし、ＮＨ3ガスの分圧を１．５１×１０4Ｐａ、Ｎ2ガスの分圧を１．３５×１０4Ｐａ、ＧａＣｌガスの分圧を４．５７×１０2Ｐａ、Ｈ2ガスの分圧を７．２０×１０4Ｐａとし、原料を導入管より導入した。
１２８時間成長した後、室温まで降温した。得られたＧａＮ結晶の一部は多結晶化していた。ＧａＮ単結晶が得られた部分の形状はＧａＮ露出部からのＧａＮ成長がＳｉＮｘを超えて、隣のＧａＮ露出部からのＧａＮ成長と不規則に結合していた。
このバルク結晶を非極性（１０−１０）面でカッティング、スライスすると多結晶化した部分からの割れが多数発生して非極性面（１０−１０）の５ｍｍ×５ｍｍ以上の切出しは不可能であった。
(Comparative Example 3)
A 70 mm diameter sapphire C-plane substrate was used as the base.
An SiNx film having a thickness of 800 mm was formed on the sapphire C-plane substrate by plasma CVD. Further, the line pattern was exposed by photolithography, developed, and a SiNx line pattern was formed by dry etching. The line pattern is arranged so as to be parallel to the (11-20) plane of GaN to be grown. The line width of SiNx was 50 μm, and the width of the GaN exposed portion was 700 μm. The line pattern has a pitch of 750 μm, and there are 93 GaN exposed portion lines in the plane.
The substrate was set on the susceptor 108 in the reactor 100 of the HVPE apparatus shown in FIG. At this time, the -C surface is in contact with the substrate holder and does not come into direct contact with the source gas. First, the temperature of the reaction chamber was raised to 970 ° C., and the raw material was supplied from the + C plane direction to grow the initial growth for 15 minutes. Then, the temperature of the reaction chamber was raised to 1005 ° C., and the GaN crystal was grown for 128 hours by supplying the raw material from the + C plane direction. In this growth process, the growth pressure is 1.01 × 10 5 Pa, the partial pressure of NH 3 gas is 1.51 × 10 4 Pa, the partial pressure of N 2 gas is 1.35 × 10 4 Pa, The partial pressure was 4.57 × 10 2 Pa, the partial pressure of H 2 gas was 7.20 × 10 4 Pa, and the raw material was introduced from the introduction tube.
After growing for 128 hours, the temperature was lowered to room temperature. A part of the obtained GaN crystal was polycrystallized. The shape of the portion where the GaN single crystal was obtained was that GaN growth from the GaN exposed portion exceeded SiNx, and was irregularly coupled to GaN growth from the adjacent GaN exposed portion.
When this bulk crystal is cut and sliced on the nonpolar (10-10) plane, many cracks are generated from the polycrystallized portion, and it is impossible to cut out the nonpolar plane (10-10) of 5 mm x 5 mm or more. It was.
（比較例４）
下地として、直径７０ｍｍの約１／４片サファイアＣ面基板を使用した。
上記サファイアＣ面基板上に、プラズマＣＶＤ法によって、厚さ８００ÅのＳｉＮｘ膜を形成した。更に、フォトリソグラフィによってラインパターンを露光し、現像を行い、ドライエッチングによりＳｉＮｘのラインパターンを形成した。ラインパターンは、成長すべきＧａＮの（１１−２０）面に平行になるように配置している。ＳｉＮｘのライン幅は５０μｍとし、ＧａＮ露出部の幅は１０７５μｍとした。１１２５μｍピッチのラインパターンである。
図６に示すＨＶＰＥ装置のリアクター１００内のサセプター１０８に、＋Ｃが上向きで上記基板をセットした。この時−Ｃ面は基板ホルダーに接しており、直接原料ガスと触れることはない。まず、反応室の温度を９８０℃に上げ、原料を＋Ｃ面方向から供給することにより、初期成長を１５分間成長した。その後、反応室の温度を９８０℃に保ったまま、原料を＋Ｃ面方向から供給することによりＧａＮ結晶を５０時間にわたって成長させた。この成長工程においては成長圧力を１．０１×１０5Ｐａとし、ＮＨ3ガスの分圧を１．５１×１０4Ｐａ、Ｎ2ガスの分圧を１．３５×１０4Ｐａ、ＧａＣｌガスの分圧を４．５７×１０2Ｐａ、Ｈ2ガスの分圧を７．２０×１０4Ｐａとし、原料を導入管より導入した。
５０時間成長した後、室温まで降温した。得られたＧａＮ結晶の一部は多結晶化していた。ＧａＮ単結晶が得られた部分の形状はＧａＮ露出部からのＧａＮ成長がＳｉＮｘを超えて、隣のＧａＮ露出部からのＧａＮ成長と不規則に結合していた。この状態では１００時間以上の長時間成長により頂点１０ｍｍ以上の成長厚みを得たとしても、スライスする際に多結晶化した部分からの割れが予想され、非極性面（１０−１０）の５ｍｍ×５ｍｍ以上の切出しは難しいと考えられる。
(Comparative Example 4)
As a base, an approximately ¼ piece sapphire C-plane substrate having a diameter of 70 mm was used.
An SiNx film having a thickness of 800 mm was formed on the sapphire C-plane substrate by plasma CVD. Further, the line pattern was exposed by photolithography, developed, and a SiNx line pattern was formed by dry etching. The line pattern is arranged so as to be parallel to the (11-20) plane of GaN to be grown. The line width of SiNx was 50 μm, and the width of the GaN exposed portion was 1075 μm. The line pattern has a pitch of 1125 μm.
The substrate was set on the susceptor 108 in the reactor 100 of the HVPE apparatus shown in FIG. At this time, the -C surface is in contact with the substrate holder and does not come into direct contact with the source gas. First, the temperature of the reaction chamber was raised to 980 ° C., and the raw material was supplied from the + C plane direction to grow the initial growth for 15 minutes. Thereafter, a GaN crystal was grown for 50 hours by supplying the raw material from the + C plane direction while keeping the temperature of the reaction chamber at 980 ° C. In this growth process, the growth pressure is 1.01 × 10 5 Pa, the partial pressure of NH 3 gas is 1.51 × 10 4 Pa, the partial pressure of N 2 gas is 1.35 × 10 4 Pa, The partial pressure was 4.57 × 10 2 Pa, the partial pressure of H 2 gas was 7.20 × 10 4 Pa, and the raw material was introduced from the introduction tube.
After growing for 50 hours, the temperature was lowered to room temperature. A part of the obtained GaN crystal was polycrystallized. The shape of the portion where the GaN single crystal was obtained was that GaN growth from the GaN exposed portion exceeded SiNx, and was irregularly coupled to GaN growth from the adjacent GaN exposed portion. In this state, even if a growth thickness of 10 mm or more is obtained by long-time growth of 100 hours or more, cracks from the polycrystallized portion are expected when slicing, and the nonpolar plane (10-10) 5 mm × Cutting out 5 mm or more is considered difficult.
（比較例５）
実施例１のラインパターンのピッチを７５０μｍにし、ＧａＮ露出部の幅を７００μｍに変更した点以外は実施例１と同じ条件で結晶成長を行う。その結果、比較例３と同様の結果を得る。
(Comparative Example 5)
Crystal growth is performed under the same conditions as in Example 1 except that the line pattern pitch of Example 1 is changed to 750 μm and the width of the GaN exposed portion is changed to 700 μm. As a result, the same result as in Comparative Example 3 is obtained.
（比較例６）
実施例１のラインパターンのピッチを１０２５μｍにし、ＧａＮ露出部の幅を９７５μｍに変更した点以外は実施例１と同じ条件で結晶成長を行う。その結果、比較例４と同様の結果を得る。
(Comparative Example 6)
Crystal growth is performed under the same conditions as in Example 1 except that the line pattern pitch of Example 1 is set to 1025 μm and the width of the GaN exposed portion is changed to 975 μm. As a result, the same result as in Comparative Example 4 is obtained.
本発明の製造方法によれば、非極性面または半極性面を主面とする大型で良質なIII族窒化物半導体結晶を簡便に製造することができる。非極性面または半極性面を主面とする大型で良質なIII族窒化物半導体結晶は、従来法では容易に製造することができなかったことから、本発明によれば高品質なIII族窒化物半導体基板やそれを利用したデバイスの提供が可能になる。したがって、本発明の産業上の利用可能性は極めて高い。 According to the manufacturing method of the present invention, a large-sized and high-quality group III nitride semiconductor crystal having a nonpolar plane or a semipolar plane as a main surface can be easily manufactured. Large, high-quality Group III nitride semiconductor crystals having a nonpolar or semipolar surface as the main surface could not be easily produced by the conventional method. It is possible to provide a physical semiconductor substrate and a device using the same. Therefore, the industrial applicability of the present invention is extremely high.
１〜５ ストライプ状のマスク
１０ 下地基板
１１〜１８ ファセット面
２１〜２７ 凸状ライン部
３１〜３３ III族窒化物半導体結晶
４１〜４４ Ｃ面成長部
５１ 凹部
１００ リアクター
１０１ キャリアガス用配管
１０２ ドーパントガス用配管
１０３ III族原料用配管
１０４ 窒素原料用配管
１０６ III族原料用リザーバー
１０７ ヒーター
１０８ サセプター
１０９ 排気管
１１０ 下地基板（シード）
Ｇ１ キャリアガス
Ｇ２ ドーパントガス
Ｇ３ III族原料ガス
Ｇ４ 窒素原料ガス
Ｇ５ ＨＣｌガス
DESCRIPTION OF SYMBOLS 1-5 Striped mask 10 Base substrate 11-18 Facet surface 21-27 Convex line part 31-33 Group III nitride semiconductor crystal 41-44 C surface growth part 51 Recess 100 Reactor 101 Carrier gas piping 102 Dopant gas Piping 103 Group III material piping 104 Nitrogen material piping 106 Group III material reservoir 107 Heater 108 Susceptor 109 Exhaust tube 110 Substrate (seed)
G1 Carrier gas G2 Dopant gas G3 Group III source gas G4 Nitrogen source gas G5 HCl gas
Claims (12)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011216931A JP2013075791A (en) | 2011-09-30 | 2011-09-30 | Method for producing group iii nitride semiconductor crystal, group iii nitride semiconductor substrate, and group iii nitride semiconductor crystal |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011216931A JP2013075791A (en) | 2011-09-30 | 2011-09-30 | Method for producing group iii nitride semiconductor crystal, group iii nitride semiconductor substrate, and group iii nitride semiconductor crystal |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2013075791A true JP2013075791A (en) | 2013-04-25 |
Family
ID=48479568
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011216931A Withdrawn JP2013075791A (en) | 2011-09-30 | 2011-09-30 | Method for producing group iii nitride semiconductor crystal, group iii nitride semiconductor substrate, and group iii nitride semiconductor crystal |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2013075791A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2015107813A1 (en) * | 2014-01-17 | 2015-07-23 | 三菱化学株式会社 | GaN SUBSTRATE, METHOD FOR PRODUCING GaN SUBSTRATE, METHOD FOR PRODUCING GaN CRYSTAL, AND METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE |
| KR101636702B1 (en) * | 2015-06-25 | 2016-07-06 | 광주과학기술원 | Substrate, Method of manufacturing the same and Light-Emitting Diode of using the same |
| KR101647303B1 (en) * | 2016-01-15 | 2016-08-10 | 광주과학기술원 | Substrate, Method of manufacturing the same and Light-Emitting Diode of using the same |
| US10475887B2 (en) | 2013-08-08 | 2019-11-12 | Mitsubishi Chemical Corporation | Self-standing GaN substrate, GaN crystal, method for producing GaN single crystal, and method for producing semiconductor device |
-
2011
- 2011-09-30 JP JP2011216931A patent/JP2013075791A/en not_active Withdrawn
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10475887B2 (en) | 2013-08-08 | 2019-11-12 | Mitsubishi Chemical Corporation | Self-standing GaN substrate, GaN crystal, method for producing GaN single crystal, and method for producing semiconductor device |
| US11031475B2 (en) | 2013-08-08 | 2021-06-08 | Mitsubishi Chemical Corporation | Self-standing GaN substrate, GaN crystal, method for producing GaN single crystal, and method for producing semiconductor device |
| US11038024B2 (en) | 2013-08-08 | 2021-06-15 | Mitsubishi Chemical Corporation | Self-standing GaN substrate, GaN crystal, method for producing GaN single crystal, and method for producing semiconductor device |
| US11664428B2 (en) | 2013-08-08 | 2023-05-30 | Mitsubishi Chemical Corporation | Self-standing GaN substrate, GaN crystal, method for producing GaN single crystal, and method for producing semiconductor device |
| US12107129B2 (en) | 2013-08-08 | 2024-10-01 | Mitsubishi Chemical Corporation | Self-standing GaN substrate, GaN crystal, method for producing GaN single crystal, and method for producing semiconductor device |
| WO2015107813A1 (en) * | 2014-01-17 | 2015-07-23 | 三菱化学株式会社 | GaN SUBSTRATE, METHOD FOR PRODUCING GaN SUBSTRATE, METHOD FOR PRODUCING GaN CRYSTAL, AND METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE |
| CN105917035A (en) * | 2014-01-17 | 2016-08-31 | 三菱化学株式会社 | GaN substrate, method for producing GaN substrate, method for producing GaN crystal, and method for manufacturing semiconductor device |
| US10066319B2 (en) | 2014-01-17 | 2018-09-04 | Mitsubishi Chemical Corporation | GaN substrate, method for producing GaN substrate, method for producing GaN crystal, and method for manufacturing semiconductor device |
| CN105917035B (en) * | 2014-01-17 | 2019-06-18 | 三菱化学株式会社 | GaN substrate, the manufacturing method of GaN substrate, the manufacturing method of the manufacturing method of GaN crystallization and semiconductor devices |
| US10655244B2 (en) | 2014-01-17 | 2020-05-19 | Mitsubishi Chemical Corporation | GaN substrate, method for producing GaN substrate, method for producing GaN crystal, and method for manufacturing semiconductor device |
| KR101636702B1 (en) * | 2015-06-25 | 2016-07-06 | 광주과학기술원 | Substrate, Method of manufacturing the same and Light-Emitting Diode of using the same |
| KR101647303B1 (en) * | 2016-01-15 | 2016-08-10 | 광주과학기술원 | Substrate, Method of manufacturing the same and Light-Emitting Diode of using the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5725086B2 (en) | Group III nitride semiconductor crystal manufacturing method, group III nitride semiconductor substrate, and semiconductor light emitting device | |
| JP5370613B2 (en) | Nitride semiconductor crystal and manufacturing method thereof | |
| WO2009110436A1 (en) | Nitride semiconductor crystal and manufacturing method thereof | |
| WO2010140564A1 (en) | Nitride semiconductor crystal and method for manufacturing same | |
| JP5830973B2 (en) | GaN free-standing substrate and method for manufacturing semiconductor light-emitting device | |
| JP5509680B2 (en) | Group III nitride crystal and method for producing the same | |
| WO2013058352A1 (en) | Group iii nitride semiconductor crystal | |
| JP5445105B2 (en) | Method for producing group III nitride crystal and group III nitride crystal | |
| JP2013075791A (en) | Method for producing group iii nitride semiconductor crystal, group iii nitride semiconductor substrate, and group iii nitride semiconductor crystal | |
| JP2014047097A (en) | Manufacturing method for nitride semiconductor crystal | |
| WO2014136602A1 (en) | Method for manufacturing gallium nitride crystal free-standing substrate | |
| JP2013082611A (en) | Group iii nitride semiconductor crystal and production method thereof, and group iii nitride substrate | |
| JP5040708B2 (en) | Method for manufacturing nitride semiconductor crystal | |
| JP2014088272A (en) | Nitride semiconductor crystal of group 13 metal in periodic table | |
| JP2013040059A (en) | Method for manufacturing group-iii nitride semiconductor crystal, and group-iii nitride semiconductor crystal manufactured by the same | |
| JP2013170096A (en) | Method for producing group 13 nitride crystal | |
| JP2013209271A (en) | Manufacturing method of periodic table group 13 metal nitride semiconductor substrate, and groundwork substrate used for the manufacturing method | |
| JP6115212B2 (en) | Periodic table group 13 metal nitride semiconductor crystal manufacturing method and manufacturing apparatus used therefor | |
| JP2012006830A (en) | Ground substrate for growing group iii nitride semiconductor, and method for growing group iii nitride semiconductor | |
| JP2013199412A (en) | Method for manufacturing group iii nitride semiconductor crystal | |
| JP6089821B2 (en) | Periodic table group 13 metal nitride semiconductor crystals | |
| JP2014028722A (en) | Method for producing group 13 element nitride crystal | |
| JP2013212946A (en) | Group iii nitride semiconductor crystal | |
| JP2013035696A (en) | Method for producing group iii nitride semiconductor single crystal | |
| JP2019085290A (en) | Group-iii nitride semiconductor substrate |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20141202 |