JP2013074147A - Photoelectric conversion device - Google Patents

Photoelectric conversion device Download PDF

Info

Publication number
JP2013074147A
JP2013074147A JP2011212525A JP2011212525A JP2013074147A JP 2013074147 A JP2013074147 A JP 2013074147A JP 2011212525 A JP2011212525 A JP 2011212525A JP 2011212525 A JP2011212525 A JP 2011212525A JP 2013074147 A JP2013074147 A JP 2013074147A
Authority
JP
Japan
Prior art keywords
photoelectric conversion
electrode layer
layer
substrate
lower electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011212525A
Other languages
Japanese (ja)
Other versions
JP5665712B2 (en
Inventor
Shinya Ishikawa
信哉 石川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2011212525A priority Critical patent/JP5665712B2/en
Publication of JP2013074147A publication Critical patent/JP2013074147A/en
Application granted granted Critical
Publication of JP5665712B2 publication Critical patent/JP5665712B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/541CuInSe2 material PV cells

Landscapes

  • Photovoltaic Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a photoelectric conversion device which reduces the deterioration in photoelectric conversion efficiency.SOLUTION: A photoelectric conversion device comprises: a substrate 1; an electrode layer provided on the substrate 1; and a photoelectric conversion layer 3 provided on the electrode layer. The electrode layer is made of a plurality of crystal grains 2p which are aligned continuously in a columnar manner in the thickness direction of the electrode layer to thereby form a bent portion 2c.

Description

本発明は、光電変換装置に関する。   The present invention relates to a photoelectric conversion device.

太陽光発電等に使用される光電変換装置として、1つの基板上に複数の光電変換体に相当するセルが設けられたものがある。このセルには、例えば電極層と化合物半導体を含む半導体膜と上部電極とがこの順に積層されている。そしてこの電極層は、モリブデン(Mo)などの金属薄膜をスパッタリング法などにより作製されることが知られている。(例えば、特許文献1、特許文献2)   As a photoelectric conversion device used for solar power generation or the like, there is one in which cells corresponding to a plurality of photoelectric conversion bodies are provided on one substrate. In this cell, for example, an electrode layer, a semiconductor film containing a compound semiconductor, and an upper electrode are stacked in this order. This electrode layer is known to be produced by sputtering a metal thin film such as molybdenum (Mo). (For example, Patent Document 1 and Patent Document 2)

特開2006−80371号公報JP 2006-80371 A 特開2006−210424号公報Japanese Patent Laid-Open No. 2006-210424

ところで、光電変換装置の電極層が金属等の薄膜で作製される場合、電極層の形成工程では、加熱処理後に冷却処理が行われる場合がある。このとき、基板と電極層の熱膨張率の差異によって応力が発生し、電極層にクラックが発生する可能性があった。この電極層のクラックの進行によって、光電変換装置の直列抵抗成分が増大し、光電変換効率が低下する場合があった。   By the way, when the electrode layer of a photoelectric conversion apparatus is produced with thin films, such as a metal, a cooling process may be performed after a heat processing in the formation process of an electrode layer. At this time, stress is generated due to the difference in thermal expansion coefficient between the substrate and the electrode layer, and there is a possibility that a crack occurs in the electrode layer. Due to the progress of the cracks in the electrode layer, the series resistance component of the photoelectric conversion device may increase and the photoelectric conversion efficiency may decrease.

本発明の一つの目的は、光電変換効率の低下を低減する光電変換装置を提供することにある。   One object of the present invention is to provide a photoelectric conversion device that reduces a decrease in photoelectric conversion efficiency.

本発明の一の実施形態に係る光電変換装置は、基板と該基板上に設けられた電極層と該電極層上に設けられた光電変換層とを備える。そして、前記電極層は、複数の結晶粒からなり、該結晶粒が前記電極層の厚み方向に柱状に連なって湾曲部を有するように配列されている。   A photoelectric conversion device according to an embodiment of the present invention includes a substrate, an electrode layer provided on the substrate, and a photoelectric conversion layer provided on the electrode layer. The electrode layer is composed of a plurality of crystal grains, and the crystal grains are arranged in a column shape in the thickness direction of the electrode layer so as to have a curved portion.

本発明の一の実施形態に係る光電変換装置によれば、電極層の厚み方向におけるクラックの進行を低減できる。これにより、光電変換装置の直列抵抗成分の増大を低減できるため、光電変換効率の低下を小さくできる。   According to the photoelectric conversion device according to one embodiment of the present invention, the progress of cracks in the thickness direction of the electrode layer can be reduced. Thereby, since increase of the series resistance component of a photoelectric conversion apparatus can be reduced, the fall of photoelectric conversion efficiency can be made small.

本発明の一実施形態に係る光電変換装置の構成を模式的に示す上面図である。It is a top view which shows typically the structure of the photoelectric conversion apparatus which concerns on one Embodiment of this invention. 図1にて一点鎖線II−IIで示した位置における断面図である。It is sectional drawing in the position shown with the dashed-dotted line II-II in FIG. 基板、下部電極層(電極層)および光電変換層からなる積層体のXZ断面を拡大して模式的に示す図である。It is a figure which expands and shows typically the XZ section of the laminated body which consists of a board | substrate, a lower electrode layer (electrode layer), and a photoelectric converting layer. 光電変換装置の製造フローを示すフローチャートである。It is a flowchart which shows the manufacturing flow of a photoelectric conversion apparatus. 下部電極層2を成膜するスパッタリング装置の構成を模式的に示す断面図である。2 is a cross-sectional view schematically showing a configuration of a sputtering apparatus for forming a lower electrode layer 2. FIG. 他の実施形態に係る基板、下部電極層(電極層)および光電変換層からなる積層体のXZ断面を拡大して模式的に示す図である。It is a figure which expands and shows typically the XZ section of the laminated body which consists of a board | substrate which concerns on other embodiment, a lower electrode layer (electrode layer), and a photoelectric converting layer. 他の実施形態に係る基板、下部電極層(電極層)および光電変換層からなる積層体のXZ断面を拡大して模式的に示す図である。It is a figure which expands and shows typically the XZ section of the laminated body which consists of a board | substrate which concerns on other embodiment, a lower electrode layer (electrode layer), and a photoelectric converting layer.

以下、本発明の一実施形態を図面に基づいて説明する。なお、図面においては同様な構成および機能を有する部分については同じ符号が付されており、下記説明では重複説明が省略される。また、図面は模式的に示されたものであり、各図における各種構造のサイズおよび位置関係等は正確に図示されたものではない。なお、図1〜図3、図6および図7には、光電変換セル10の配列方向(図1の図面視左右方向)をX軸方向とする右手系のXYZ座標系が付されている。   Hereinafter, an embodiment of the present invention will be described with reference to the drawings. In the drawings, parts having the same configuration and function are denoted by the same reference numerals, and redundant description is omitted in the following description. Further, the drawings are schematically shown, and the sizes, positional relationships, and the like of various structures in the drawings are not accurately illustrated. 1 to 3, 6, and 7, a right-handed XYZ coordinate system in which the arrangement direction of photoelectric conversion cells 10 (the left-right direction in the drawing of FIG. 1) is the X-axis direction is attached.

<(1)光電変換装置の概略構成>
<(1−1)光電変換装置の概略構成>
光電変換装置100は、図1または図2に示すように、基板1と、該基板1の一主面上に平面的に並べられた複数の光電変換セル10とを備えている。隣り合う光電変換セル10は溝部P3によって分離されている。すなわち、光電変換装置100では、所定の配列方向(本実施形態では+X方向)に沿って、溝部P3を介して複数の光電変換セル10が基板1の一主面上に配列されている。図1では、図示の都合上、溝部P1が上面透視されており、点線で示されている。また、図1では、3つの光電変換セル10の一部のみが示されている。但し、光電変換装置100には、図面の左右方向に、多数(例えば、8個)の光電変換セル10が平面的に(二次元的に)配列されていても良い。そして、例えば、光電変換装置100のX軸方向の両端部に、発電による電圧および電流を得るための電極が設けられ得る。なお、光電変換装置100には、例えば、多数の光電変換セル10がマトリックス状に配置されていても良い。
<(1) Schematic configuration of photoelectric conversion device>
<(1-1) Schematic configuration of photoelectric conversion device>
As shown in FIG. 1 or FIG. 2, the photoelectric conversion device 100 includes a substrate 1 and a plurality of photoelectric conversion cells 10 arranged in a plane on one main surface of the substrate 1. Adjacent photoelectric conversion cells 10 are separated by a groove P3. That is, in the photoelectric conversion device 100, a plurality of photoelectric conversion cells 10 are arranged on one main surface of the substrate 1 via the groove portion P3 along a predetermined arrangement direction (+ X direction in the present embodiment). In FIG. 1, for convenience of illustration, the groove portion P <b> 1 is seen through the upper surface and is indicated by a dotted line. In FIG. 1, only a part of the three photoelectric conversion cells 10 is shown. However, in the photoelectric conversion device 100, a large number (for example, eight) of photoelectric conversion cells 10 may be arranged in a plane (two-dimensionally) in the horizontal direction of the drawing. For example, electrodes for obtaining a voltage and a current by power generation may be provided at both ends in the X-axis direction of the photoelectric conversion device 100. In the photoelectric conversion device 100, for example, a large number of photoelectric conversion cells 10 may be arranged in a matrix.

また、例えば、各光電変換セル10の上面の形状が概ね長方形であり、光電変換装置100の上面の形状が概ね正方形である態様が採用され得る。なお、各光電変換セル10の上面の形状は概ね長方形である必要はなく、その他の形状であっても良い。また、光電変換装置100の上面の形状は概ね正方形である必要はなく、その他の形状であっても良い。但し、光電変換装置100では、多数の光電変換セル10が高密度に平面的に配置されていれば、変換効率が向上する。   Further, for example, a mode in which the shape of the upper surface of each photoelectric conversion cell 10 is approximately rectangular and the shape of the upper surface of the photoelectric conversion device 100 is approximately square may be employed. In addition, the shape of the upper surface of each photoelectric conversion cell 10 does not need to be substantially rectangular, and may be other shapes. Further, the shape of the upper surface of the photoelectric conversion device 100 does not have to be generally square, and may be other shapes. However, in the photoelectric conversion apparatus 100, the conversion efficiency is improved if a large number of photoelectric conversion cells 10 are arranged in a high-density plane.

変換効率は、光電変換装置100において太陽光のエネルギーが電気エネルギーに変換される割合を示す。例えば、変換効率は、光電変換装置100から出力される電気エネルギーの値が、光電変換装置100に入射される太陽光のエネルギーの値で除されて、100が乗じられることで導出され得る。   The conversion efficiency indicates a rate at which sunlight energy is converted into electric energy in the photoelectric conversion device 100. For example, the conversion efficiency can be derived by dividing the value of the electric energy output from the photoelectric conversion device 100 by the value of the energy of sunlight incident on the photoelectric conversion device 100 and multiplying by 100.

<(1−2)光電変換セルの基本的な構成>
各光電変換セル10は、電極層としての下部電極2、光電変換層3、上部電極層4および線状導電部5を備えている。また、各光電変換セル10には、溝部P1および溝部P2が設けられている。そして、光電変換装置100では、線状導電部5が設けられた側の主面が受光面となっている。
<(1-2) Basic configuration of photoelectric conversion cell>
Each photoelectric conversion cell 10 includes a lower electrode 2 as an electrode layer, a photoelectric conversion layer 3, an upper electrode layer 4, and a linear conductive portion 5. Each photoelectric conversion cell 10 is provided with a groove part P1 and a groove part P2. And in the photoelectric conversion apparatus 100, the main surface in the side in which the linear conductive part 5 was provided becomes a light-receiving surface.

基板1は、複数の光電変換セル10を支持するものである。基板1に含まれる主な材料としては、例えば、ガラス、セラミックス、樹脂、および金属等が挙げられる。ここでは、基板1が、1〜3mm以下程度の厚さを有する青板ガラス(ソーダライムガラス)であるものとする。また、ガラスには、カリウムおよびナトリウムのいずれか一方を含有させてもよい。これにより、光吸収層31を後述するI−III−VI族化合物半導体で構成した場合、光電変換層3のキャリア濃度を増加させることができるため、光電変換層3の変換効率が高められ得る。   The substrate 1 supports a plurality of photoelectric conversion cells 10. Examples of the main material included in the substrate 1 include glass, ceramics, resin, and metal. Here, it is assumed that the substrate 1 is blue plate glass (soda lime glass) having a thickness of about 1 to 3 mm. Moreover, you may contain either one of potassium and sodium in glass. Thereby, when the light absorption layer 31 is comprised with the I-III-VI group compound semiconductor mentioned later, since the carrier concentration of the photoelectric converting layer 3 can be increased, the conversion efficiency of the photoelectric converting layer 3 can be improved.

下部電極層2は、基板1の+Z側の一主面の上に設けられた導電層である。下部電極層2は、図2に示すように、互いに間隙(溝部P1)を置いて基板1の+Z側の一主面の上に配列されている。下部電極層2に含まれる主な材料には、例えば、モリブデン、アルミニウム、チタン、タンタル、および金等の導電性を有する各種金属等が採用され得る。上記金属において、モリブデンは、セレンなどのVI族元素と反応しにくいため、該セレンによって生じ得る劣化が発生しにくい。また、下部電極層2の厚さは、例えば、0.2〜1μm以下程度である。なお、下部電極層2の詳細な構造については、後述する。   The lower electrode layer 2 is a conductive layer provided on one main surface of the substrate 1 on the + Z side. As shown in FIG. 2, the lower electrode layer 2 is arranged on one main surface of the substrate 1 with a gap (groove portion P <b> 1) therebetween. As the main material included in the lower electrode layer 2, various conductive metals such as molybdenum, aluminum, titanium, tantalum, and gold can be employed. In the above metal, molybdenum hardly reacts with a group VI element such as selenium, and therefore, deterioration that may be caused by the selenium is unlikely to occur. Moreover, the thickness of the lower electrode layer 2 is about 0.2-1 micrometer or less, for example. The detailed structure of the lower electrode layer 2 will be described later.

光電変換層3は、下部電極層2の上に設けられており、順に積層された光吸収層31とバッファ層32とを有している。光吸収層31およびバッファ層32は、主に半導体を含む層であるため、光電変換層3は、主に半導体を含む層(半導体層とも言う)である。   The photoelectric conversion layer 3 is provided on the lower electrode layer 2 and includes a light absorption layer 31 and a buffer layer 32 that are sequentially stacked. Since the light absorption layer 31 and the buffer layer 32 are layers mainly including a semiconductor, the photoelectric conversion layer 3 is a layer mainly including a semiconductor (also referred to as a semiconductor layer).

光吸収層31は、下部電極層2の+Z側の主面(一主面とも言う)の上に設けられており、第1導電型(ここではp型の導電型)を有する半導体を主に含む。光吸収層31の厚さは、例えば、1〜3μm以下程度である。また、光吸収層31は、例えば、I−III−VI族化合物半導体を主として含む。これにより、光吸収層31の薄層化が可能となり、少ない材料で安価に変換効率が高められ得る。I−III−VI族化合物半導体は、I−III−VI族化合物を主に含む半導体である。   The light absorption layer 31 is provided on the main surface (also referred to as one main surface) on the + Z side of the lower electrode layer 2 and mainly includes a semiconductor having a first conductivity type (here, p-type conductivity type). Including. The thickness of the light absorption layer 31 is, for example, about 1 to 3 μm or less. The light absorption layer 31 mainly includes, for example, an I-III-VI group compound semiconductor. Thereby, the light absorption layer 31 can be thinned, and the conversion efficiency can be increased at a low cost with a small amount of material. The I-III-VI group compound semiconductor is a semiconductor mainly containing an I-III-VI group compound.

ここで、I−III−VI族化合物としては、I−B族元素(11族元素とも言う)とIII−B族元素(13族元素とも言う)とVI−B族元素(16族元素とも言う)とを主に含む化合物である。I−III−VI族化合物としては、例えば、CuInSe(二セレン化銅インジウム、CISとも言う)、Cu(In,Ga)Se(二セレン化銅インジウム・ガリウム、CIGSとも言う)、およびCu(In,Ga)(Se,S)(二セレン・イオウ化銅インジウム・ガリウム、CIGSSとも言う)等の材料が採用され得る。ここでは、光吸収層31が、CIGSを主に含むものとする。 Here, as the I-III-VI group compound, a group IB element (also referred to as a group 11 element), a group III-B element (also referred to as a group 13 element), and a group VI-B element (also referred to as a group 16 element). ). Examples of the I-III-VI group compounds include CuInSe 2 (also referred to as copper indium selenide, CIS), Cu (In, Ga) Se 2 (also referred to as copper indium diselenide, gallium, CIGS), and Cu. A material such as (In, Ga) (Se, S) 2 (also referred to as diselene, copper indium gallium sulfide, gallium, or CIGSS) may be employed. Here, the light absorption layer 31 shall mainly contain CIGS.

なお、光吸収層31は、例えば、二セレン・イオウ化銅インジウム・ガリウムを主に含む薄膜を表面層として有する二セレン化銅インジウム・ガリウム等の多元化合物半導体の薄膜であっても良い。また、光吸収層31は、例えば、II−VI族化合物半導体を主に含んでいても良い。II−VI族化合物半導体は、II−VI族化合物を主に含む半導体である。II−VI族化合物は、II−B族(12族元素ともいう)とVI−B族元素とを主に含む化合物である。但し、光吸収層31が、I−III−VI化合物半導体を主に含んでいれば、光電変換層3における光電変換の効率(光電変換効率とも言う)が高められ得る。また、光吸収層31は、例えば、銅(Cu)、亜鉛(Zn)、錫(Sn)および硫黄(S)を含む、CZTS系のものであってもよい。このようなCZTS系化合物半導体は、例えば、CuZnSnSが挙げられる。CZTS系化合物半導体は、I-III-VI化合物半導体のようにレアメタルを使用していないため、材料を確保しやすい。 The light absorption layer 31 may be, for example, a thin film of a multicomponent compound semiconductor such as copper indium selenide / gallium having a thin film mainly containing diselen / copper indium sulfide / gallium as a surface layer. The light absorption layer 31 may mainly contain, for example, a II-VI group compound semiconductor. The II-VI group compound semiconductor is a semiconductor mainly containing a II-VI group compound. The II-VI group compound is a compound mainly containing a II-B group (also referred to as a group 12 element) and a VI-B group element. However, if the light absorption layer 31 mainly contains an I-III-VI compound semiconductor, the photoelectric conversion efficiency (also referred to as photoelectric conversion efficiency) in the photoelectric conversion layer 3 can be increased. Moreover, the light absorption layer 31 may be a CZTS-based material including, for example, copper (Cu), zinc (Zn), tin (Sn), and sulfur (S). An example of such a CZTS compound semiconductor is Cu 2 ZnSnS 4 . Since the CZTS compound semiconductor does not use rare metal unlike the I-III-VI compound semiconductor, it is easy to secure the material.

光吸収層31は、スパッタリング法または蒸着法等といった真空プロセスによって形成され得る。また、光吸収層31は、塗布法あるいは印刷法と称されるプロセスによっても形成され得る。塗布法あるいは印刷法では、例えば、光吸収層31に主として含まれる元素の錯体溶液が下部電極層2の上に塗布され、その後、乾燥および熱処理が行われる。この塗布法あるいは印刷法と称されるプロセスが用いられることで、光電変換装置100の製造にかかるコストが低減され得る。   The light absorption layer 31 can be formed by a vacuum process such as sputtering or vapor deposition. The light absorption layer 31 can also be formed by a process called a coating method or a printing method. In the application method or the printing method, for example, a complex solution of elements mainly contained in the light absorption layer 31 is applied on the lower electrode layer 2, and then drying and heat treatment are performed. By using a process called a coating method or a printing method, the cost for manufacturing the photoelectric conversion device 100 can be reduced.

バッファ層32は、光吸収層31の+Z側の主面(一主面とも言う)の上に設けられており、光吸収層31の第1導電型とは異なる第2導電型(ここではn型の導電型)を有する半導体を主に含む。なお、導電型が異なる半導体とは、伝導担体(キャリア)が異なる
半導体である。また、光吸収層31の導電型がn型であり、バッファ層32の導電型がp型であっても良い。ここでは、光吸収層31とバッファ層32との間にヘテロ接合領域が形成されている。このため、光電変換セル10では、ヘテロ接合領域を形成する光吸収層31とバッファ層32とにおいて光電変換が生じ得る。
The buffer layer 32 is provided on the main surface (also referred to as one main surface) on the + Z side of the light absorption layer 31, and has a second conductivity type (here, n) different from the first conductivity type of the light absorption layer 31. Mainly including a semiconductor having a conductive type). Note that semiconductors having different conductivity types are semiconductors having different conductive carriers. Moreover, the conductivity type of the light absorption layer 31 may be n-type, and the conductivity type of the buffer layer 32 may be p-type. Here, a heterojunction region is formed between the light absorption layer 31 and the buffer layer 32. For this reason, in the photoelectric conversion cell 10, photoelectric conversion can occur in the light absorption layer 31 and the buffer layer 32 that form the heterojunction region.

バッファ層32は、化合物半導体を主に含む。バッファ層32に含まれる化合物半導体としては、例えば、硫化カドミウム(CdS)、硫化インジウム(In)、硫化亜鉛(ZnS)、酸化亜鉛(ZnO)、セレン化インジウム(InSe)、In(OH,S)、(Zn,In)(Se,OH)、および(Zn,Mg)O等が採用され得る。そして、バッファ層32が1Ω・cm以上の抵抗率を有していれば、リーク電流の発生が抑制され得る。なお、バッファ層32は、例えば、化学浴槽堆積(CBD)法等によって形成され得る。 The buffer layer 32 mainly includes a compound semiconductor. Examples of the compound semiconductor included in the buffer layer 32 include cadmium sulfide (CdS), indium sulfide (In 2 S 3 ), zinc sulfide (ZnS), zinc oxide (ZnO), indium selenide (In 2 Se 3 ), In (OH, S), (Zn, In) (Se, OH), (Zn, Mg) O, and the like may be employed. If the buffer layer 32 has a resistivity of 1 Ω · cm or more, the generation of leakage current can be suppressed. The buffer layer 32 can be formed by, for example, a chemical bath deposition (CBD) method or the like.

また、バッファ層32は、光吸収層31の一主面の法線方向(+Z方向)に厚さを有する。この厚さは、例えば、10〜200nm以下に設定される。バッファ層32の厚さが100〜200nm以下であれば、バッファ層32の上に上部電極層4がスパッタリング法等で形成される際に、バッファ層32においてダメージが生じ難くなる。   The buffer layer 32 has a thickness in the normal direction (+ Z direction) of one main surface of the light absorption layer 31. This thickness is set to 10 to 200 nm or less, for example. If the thickness of the buffer layer 32 is 100 to 200 nm or less, the buffer layer 32 is less likely to be damaged when the upper electrode layer 4 is formed on the buffer layer 32 by a sputtering method or the like.

上部電極層4は、バッファ層32の+Z側の主面(一主面とも言う)の上に設けられている。上部電極層4は、バッファ層32の一主面の上に設けられており、例えば、n型の導電型を有する透明の導電層(透明導電層とも言う)である。この上部電極層4は、光電変換層3において生じた電荷を取り出す電極(取出電極とも言う)となる。上部電極層4は、バッファ層32よりも低い抵抗率を有する材料を主に含む。上部電極層4には、いわゆる窓層と呼ばれるものが含まれても良いし、窓層と透明導電層とが含まれても良い。   The upper electrode layer 4 is provided on the + Z side main surface (also referred to as one main surface) of the buffer layer 32. The upper electrode layer 4 is provided on one main surface of the buffer layer 32 and is, for example, a transparent conductive layer (also referred to as a transparent conductive layer) having an n-type conductivity. The upper electrode layer 4 serves as an electrode (also referred to as an extraction electrode) that extracts charges generated in the photoelectric conversion layer 3. The upper electrode layer 4 mainly includes a material having a lower resistivity than the buffer layer 32. The upper electrode layer 4 may include what is called a window layer, and may include a window layer and a transparent conductive layer.

上部電極層4は、禁制帯幅が広く且つ透明で低抵抗の材料を主に含んでいる。このような材料としては、例えば、酸化亜鉛(ZnO)、酸化亜鉛の化合物、錫が含まれた酸化インジウム(ITO)、および酸化錫(SnO)等の金属酸化物半導体等が採用され得る。酸化亜鉛の化合物は、アルミニウム、ボロン、ガリウム、インジウムおよびフッ素のうちの何れか1つの元素等が含まれたものであれば良い。 The upper electrode layer 4 mainly includes a transparent and low resistance material having a wide forbidden band width. As such a material, for example, a metal oxide semiconductor such as zinc oxide (ZnO), a compound of zinc oxide, indium oxide containing tin (ITO), and tin oxide (SnO 2 ) can be employed. The zinc oxide compound only needs to contain any one element of aluminum, boron, gallium, indium, and fluorine.

上部電極層4は、スパッタリング法、蒸着法、または化学的気相成長(CVD)法等によって形成され得る。上部電極層4の厚さは、例えば、0.05〜3μm以下であれば良い。ここで、上部電極層4が、1Ω・cm未満の抵抗率と、50Ω/□以下のシート抵抗とを有していれば、上部電極層4を介して光電変換層3から電荷が良好に取り出され得る。   The upper electrode layer 4 can be formed by sputtering, vapor deposition, chemical vapor deposition (CVD), or the like. The thickness of the upper electrode layer 4 may be, for example, 0.05 to 3 μm or less. Here, if the upper electrode layer 4 has a resistivity of less than 1 Ω · cm and a sheet resistance of 50 Ω / □ or less, electric charges are favorably extracted from the photoelectric conversion layer 3 through the upper electrode layer 4. Can be.

バッファ層32および上部電極層4が、光吸収層31が吸収し得る光の波長帯域に対して、光を透過させ易い性質(光透過性とも言う)を有していれば、光吸収層31における光の吸収効率の低下が抑制され得る。また、上部電極層4の厚さが0.05〜0.5μm以下であれば、上部電極層4における光透過性が高められると同時に、光電変換によって生じた電流が良好に伝送され得る。さらに、上部電極層4の絶対屈折率とバッファ層32の絶対屈折率とが略同一であれば、上部電極層4とバッファ層32との界面で光が反射することで生じる入射光のロスが低減され得る。   If the buffer layer 32 and the upper electrode layer 4 have a property (also referred to as light transmittance) that allows light to easily pass through the wavelength band of light that can be absorbed by the light absorption layer 31, the light absorption layer 31. Decrease in light absorption efficiency in can be suppressed. Moreover, if the thickness of the upper electrode layer 4 is 0.05 to 0.5 μm or less, the light transmittance in the upper electrode layer 4 can be improved, and at the same time, the current generated by the photoelectric conversion can be transmitted well. Further, if the absolute refractive index of the upper electrode layer 4 and the absolute refractive index of the buffer layer 32 are substantially the same, the incident light loss caused by the reflection of light at the interface between the upper electrode layer 4 and the buffer layer 32 is reduced. Can be reduced.

線状導電部5は、上部電極層4の+Z側の主面(一主面とも言う)の上に設けられている線状の電極部である。線状導電部5は、複数の集電部5aと連結部5bと垂下部5cとを備えている。複数の集電部5aは、Y軸方向に離間しており、各集電部5aがX軸方向に延在している。連結部5bは、Y軸方向に設けられており、各集電部5aが接続されている。垂下部5cは、連結部5bの下部に接続され、溝部P2を通って隣の光電変換セル
10から延伸されている下部電極層2に接続する。
The linear conductive portion 5 is a linear electrode portion provided on the + Z side main surface (also referred to as one main surface) of the upper electrode layer 4. The linear conductive portion 5 includes a plurality of current collecting portions 5a, connecting portions 5b, and hanging portions 5c. The plurality of current collectors 5a are separated in the Y-axis direction, and each current collector 5a extends in the X-axis direction. The connecting portion 5b is provided in the Y-axis direction, and each current collecting portion 5a is connected. The drooping part 5c is connected to the lower part of the connecting part 5b, and is connected to the lower electrode layer 2 extended from the adjacent photoelectric conversion cell 10 through the groove part P2.

集電部5aは、光電変換層3において発生して上部電極層4において取り出された電荷を集電する役割を担う。集電部5aが設けられることで、上部電極層4における導電性が補われるため、上部電極層4の薄層化が可能となる。その結果、電荷の取り出し効率の確保と、上部電極層4における光透過性の向上とが両立し得る。なお、線状導電部5が、例えば、銀等の導電性が優れた金属を主に含んでいれば、光電変換装置100における変換効率が向上し得る。また、線状導電部5に含まれる金属としては、例えば、銅、アルミニウム、ニッケル等であっても良い。   The current collector 5 a plays a role of collecting charges generated in the photoelectric conversion layer 3 and taken out in the upper electrode layer 4. By providing the current collector 5a, the conductivity of the upper electrode layer 4 is supplemented, so that the upper electrode layer 4 can be thinned. As a result, it is possible to achieve both the securing of charge extraction efficiency and the improvement of light transmittance in the upper electrode layer 4. In addition, if the linear electroconductive part 5 mainly contains the metal which was excellent in electroconductivity, such as silver, the conversion efficiency in the photoelectric conversion apparatus 100 can improve. Moreover, as a metal contained in the linear conductive part 5, copper, aluminum, nickel, etc. may be sufficient, for example.

上部電極層4および複数の集電部5aによって集電された電荷は、連結部5bと垂下部5cとを通じて、隣の光電変換セル10に伝達される。これにより、光電変換装置100においては、隣り合う光電変換セル10が電気的に直列に接続されている。具体的には、一方の光電変換セル10の集電部5aと電気的に接続された垂下部5cと、他方の光電変換セル10の下部電極層2とが電気的に接続されることで直列に接続されている。   The charges collected by the upper electrode layer 4 and the plurality of current collecting portions 5a are transmitted to the adjacent photoelectric conversion cell 10 through the connecting portion 5b and the hanging portion 5c. Thereby, in the photoelectric conversion apparatus 100, the adjacent photoelectric conversion cells 10 are electrically connected in series. Specifically, the drooping portion 5c electrically connected to the current collector 5a of one photoelectric conversion cell 10 and the lower electrode layer 2 of the other photoelectric conversion cell 10 are electrically connected in series. It is connected to the.

また、集電部5aの幅が50〜400μmであれば、隣接する光電変換セル10の間における良好な導電が確保されつつ、光吸収層31への光の入射量の低下が抑制され得る。1つの光電変換セル10に設けられる複数の集電部5aの間隔は、例えば、2.5mm程度であれば良い。   Moreover, if the width | variety of the current collection part 5a is 50-400 micrometers, the fall of the incident amount of the light to the light absorption layer 31 may be suppressed, ensuring the favorable electroconductivity between the adjacent photoelectric conversion cells 10. FIG. The interval between the plurality of current collectors 5a provided in one photoelectric conversion cell 10 may be about 2.5 mm, for example.

<(1−3)溝部の配置とその役割>
溝部P1は、Y軸方向に直線状に延在している。1以上の該溝部P1が配されていることで、複数の電極層2がX軸方向に分離されている。すなわち、溝部P1は、隣り合う電極層間に設けられた間隙に相当する。図2では、2つの電極層2が示されている。溝部P1には、直上に配された光吸収層31の延在部分が埋入している。すなわち、光吸収層31は、電極層間に位置する間隙(溝部P1)を覆うように配置されている。これにより、隣り合う光電変換セル10において、一方の光電変換セル10の下部電極層2と、他方の光電変換セル10の下部電極層2とが電気的に分離されている。溝部P1の幅は、例えば、40〜400μm以下程度であれば良い。
<(1-3) Arrangement of groove and its role>
The groove part P1 extends linearly in the Y-axis direction. By arranging one or more of the groove portions P1, the plurality of electrode layers 2 are separated in the X-axis direction. That is, the groove part P1 corresponds to a gap provided between adjacent electrode layers. In FIG. 2, two electrode layers 2 are shown. The extending part of the light absorption layer 31 arranged immediately above is embedded in the groove part P1. That is, the light absorption layer 31 is disposed so as to cover the gap (groove portion P1) located between the electrode layers. Thereby, in the adjacent photoelectric conversion cell 10, the lower electrode layer 2 of one photoelectric conversion cell 10 and the lower electrode layer 2 of the other photoelectric conversion cell 10 are electrically separated. The width of the groove part P1 may be about 40 to 400 μm or less, for example.

溝部P2は、上部電極層4の一主面から下部電極層2の上面に至るまで設けられており、Y軸方向に直線状に延在している。このため、溝部P2は、光電変換層3と上部電極層4とが積層された積層部をX軸方向に分離している。すなわち、溝部P2は、光電変換層3を基板1の一主面に垂直な方向に貫通するように設けられる。   The groove portion P2 is provided from one main surface of the upper electrode layer 4 to the upper surface of the lower electrode layer 2, and extends linearly in the Y-axis direction. For this reason, the groove portion P2 separates the stacked portion in which the photoelectric conversion layer 3 and the upper electrode layer 4 are stacked in the X-axis direction. That is, the groove part P <b> 2 is provided so as to penetrate the photoelectric conversion layer 3 in a direction perpendicular to one main surface of the substrate 1.

溝部P3は、光電変換セル10の上面から下部電極層2の上面に至るまで設けられており、Y軸方向に延在している。溝部P3の幅は、例えば、40〜1000μm以下程度であれば良い。   The groove part P3 is provided from the upper surface of the photoelectric conversion cell 10 to the upper surface of the lower electrode layer 2, and extends in the Y-axis direction. The width of the groove P3 may be about 40 to 1000 μm or less, for example.

受光面の上方(ここでは+Z側)から光電変換装置100を平面透視した場合、溝部P1と溝部P3との間に溝部P2が設けられている。換言すれば、+X方向に、溝部P1と溝部P2と溝部P3とがこの順に設けられている。また、各光電変換セル10では、下部電極層2の上から溝部P1を越えて、隣の下部電極層2の上に至るまで光電変換層3が設けられている。ここで、隣の下部電極層2は、隣の光電変換セル10から延伸している下部電極層2である。   When the photoelectric conversion device 100 is seen through from above the light receiving surface (here, + Z side), the groove portion P2 is provided between the groove portion P1 and the groove portion P3. In other words, the groove part P1, the groove part P2, and the groove part P3 are provided in this order in the + X direction. Further, in each photoelectric conversion cell 10, the photoelectric conversion layer 3 is provided from the top of the lower electrode layer 2 over the groove P <b> 1 to the top of the adjacent lower electrode layer 2. Here, the adjacent lower electrode layer 2 is the lower electrode layer 2 extending from the adjacent photoelectric conversion cell 10.

そして、受光面の上方(ここでは+Z側)から光電変換装置100を平面透視した場合、光電変換装置100には、溝部P1および溝部P2を包含して、溝部P1と溝部P2とに挟まれた領域(接続用領域とも言う)と、溝部P2と溝部P3とに挟まれた領域と、残
余の領域とがある。そして、この残余の領域が、発電に寄与する領域(発電寄与領域とも言う)となる。
When the photoelectric conversion device 100 is seen through from above the light receiving surface (here, + Z side), the photoelectric conversion device 100 includes the groove portion P1 and the groove portion P2 and is sandwiched between the groove portion P1 and the groove portion P2. There are a region (also referred to as a connection region), a region sandwiched between the groove P2 and the groove P3, and a remaining region. This remaining area is an area contributing to power generation (also referred to as a power generation contribution area).

<(1−4)下部電極層2(電極層)の構造>
下部電極層2は、図3で示されるように、複数の結晶粒2pを有している。この隣接する結晶粒2pの間には、粒界が存在している。複数の結晶粒2pは、下部電極層2の厚み方向(+Z方向)に柱状に連なっている。
<(1-4) Structure of lower electrode layer 2 (electrode layer)>
The lower electrode layer 2 has a plurality of crystal grains 2p as shown in FIG. A grain boundary exists between the adjacent crystal grains 2p. The plurality of crystal grains 2p are connected in a columnar shape in the thickness direction (+ Z direction) of the lower electrode layer 2.

この結晶粒2pのXY断面の形状は、例えば、略楕円形状を成している。このとき、結晶粒2pの長径は10〜50nm程度、短径は3〜20nm程度である。また、結晶粒2pの+Z方向における長さは、0.2〜1μm程度である。なお、結晶粒2pのXY断面の形状は、楕円形状に限らず、直線および曲線で外形を成した細長い形状であってもよい。   The shape of the crystal grain 2p in the XY section is, for example, a substantially elliptical shape. At this time, the major axis of the crystal grain 2p is about 10 to 50 nm, and the minor axis is about 3 to 20 nm. The length of the crystal grain 2p in the + Z direction is about 0.2 to 1 μm. In addition, the shape of the XY cross section of the crystal grain 2p is not limited to an elliptical shape, and may be an elongated shape having an outer shape with straight lines and curves.

さらに、複数の結晶粒2pは、図3で示されるように、XZ断面の形状が湾曲部2cを有するように配列されている。このように、XZ断面の形状が湾曲部2cを有するように結晶粒2pが配列されている場合、YZ断面における複数の結晶粒2pの配列形状は湾曲部2cを有していない。一方で、YZ断面の形状が湾曲部2cを有するように結晶粒2pが配列されている場合、XZ断面における複数の結晶粒2pの配列形状は湾曲部2cを有していない。このように、複数の結晶粒2pが柱状に連なって構成され得る湾曲部2cは、XZ断面またはYZ断面のいずれか一方で確認され得る。すなわち、湾曲部2cは、下部電極層2の厚み方向(本実施形態ではZ方向)と、該厚み方向と直交する方向(本実施形態ではX方向またはY方向)との間で構成される2つの断面のうち、いずれかの断面で確認され得る。   Further, as shown in FIG. 3, the plurality of crystal grains 2p are arranged so that the shape of the XZ section has a curved portion 2c. Thus, when the crystal grains 2p are arranged so that the shape of the XZ cross section has the curved portion 2c, the arrangement shape of the plurality of crystal grains 2p in the YZ cross section does not have the curved portion 2c. On the other hand, when the crystal grains 2p are arranged so that the shape of the YZ cross section has the curved portion 2c, the arrangement shape of the plurality of crystal grains 2p in the XZ cross section does not have the curved portion 2c. In this way, the curved portion 2c that can be formed by connecting a plurality of crystal grains 2p in a columnar shape can be confirmed in either the XZ cross section or the YZ cross section. That is, the curved portion 2c is configured between the thickness direction of the lower electrode layer 2 (Z direction in the present embodiment) and a direction orthogonal to the thickness direction (X direction or Y direction in the present embodiment). One of the two cross sections can be identified.

このように、本実施形態における下部電極層2では、柱状に連なって配列されている結晶粒2pより成る結晶粒群2g同士の間に生じたクラックの進行を低減できる。このようなクラックは、基板1と下部電極層2の熱膨張率の差異によって発生した応力によって生じやすい。そして、上記クラックは、隣り合う結晶粒群2gの間に存在する粒界を介して下部電極層2の厚み方向に進行しやすい。これに対して、本実施形態のように、結晶粒群2gが湾曲していれば、下部電極層2の厚み方向にクラックを進行させにくくできる。すなわち、複数の結晶粒2pの配列で構成された湾曲部2cにおいて、クラックの進行が止まりやすくなる。これにより、下部電極層2の直列抵抗成分の増大を低減できるため、光電変換装置100の光電変換効率の低下が低減され得る。この湾曲部2cは、該湾曲部2cが確認され得る断面で見たときに、120〜170度程度の角度を成していれば、クラックの進行が止まりやすい。   Thus, in the lower electrode layer 2 in the present embodiment, the progress of cracks generated between the crystal grain groups 2g formed of the crystal grains 2p arranged in a columnar shape can be reduced. Such cracks are likely to occur due to the stress generated by the difference in thermal expansion coefficient between the substrate 1 and the lower electrode layer 2. And the said crack tends to advance in the thickness direction of the lower electrode layer 2 through the grain boundary which exists between the adjacent crystal grain groups 2g. On the other hand, if the crystal grain group 2g is curved as in the present embodiment, it is possible to make it difficult for cracks to advance in the thickness direction of the lower electrode layer 2. That is, the progress of cracks is likely to stop in the curved portion 2c configured by an array of a plurality of crystal grains 2p. Thereby, since the increase in the series resistance component of the lower electrode layer 2 can be reduced, the fall of the photoelectric conversion efficiency of the photoelectric conversion apparatus 100 can be reduced. If the curved portion 2c forms an angle of about 120 to 170 degrees when viewed in a cross section where the curved portion 2c can be confirmed, the progress of cracks is likely to stop.

別の観点から言えば、XZ断面またはYZ断面において、隣り合う結晶粒群2gの間に位置する粒界が屈曲するように延在している。そのため、クラックが進行しやすい方向(下部電極層2の厚み方向)と異なる方向に粒界のすべり面が形成され得る。このクラックの進行は、結晶粒2pが動く(すべる)ことによって生じ得る。それゆえ、粒界のすべり面が異なる2方向に位置していれば、すべりが生じにくくなるため、下部電極層2の厚み方向にクラックが進行しにくくなる。   From another viewpoint, in the XZ cross section or the YZ cross section, the grain boundary located between adjacent crystal grain groups 2g extends so as to be bent. Therefore, the sliding surface of the grain boundary can be formed in a direction different from the direction in which cracks tend to proceed (the thickness direction of the lower electrode layer 2). The progress of this crack can occur when the crystal grain 2p moves (slides). Therefore, if the slip surfaces of the grain boundaries are located in two different directions, the slip is unlikely to occur, so that cracks do not easily progress in the thickness direction of the lower electrode layer 2.

<(2)光電変換装置の製造プロセス>
ここで、上記構成を有する光電変換装置100の製造プロセスの一例について説明する。図4は、光電変換装置100の製造フローを例示するフローチャートである。以下では、I−III−VI族化合物半導体を主に含む光吸収層31が塗布法あるいは印刷法が用いられて形成され、さらにバッファ層32が形成される場合を例として説明する。
<(2) Manufacturing process of photoelectric conversion device>
Here, an example of a manufacturing process of the photoelectric conversion device 100 having the above configuration will be described. FIG. 4 is a flowchart illustrating the manufacturing flow of the photoelectric conversion apparatus 100. Hereinafter, a case where the light absorption layer 31 mainly including the I-III-VI group compound semiconductor is formed by using a coating method or a printing method and the buffer layer 32 is further formed will be described as an example.

まず、ステップSp1では、略矩形の盤面を有する平板状の基板1が準備される。   First, in step Sp1, a flat substrate 1 having a substantially rectangular board surface is prepared.

ステップSp2では、洗浄された基板1の一主面の略全面に、スパッタリング法または蒸着法などが用いられて、下部電極層2が形成される。   In step Sp2, the lower electrode layer 2 is formed on substantially the entire main surface of the cleaned substrate 1 by using a sputtering method or a vapor deposition method.

このステップSp2では、例えば、図5で示されているスパッタリング装置200が用いられる。スパッタリング装置200は、ロードロック室21、成膜室22およびアンロードロック室23を備えている。これらの室には、搬送機構24(24a〜24c)、ゲートバルブ25(25a〜25d)、供給ライン26(26a〜26c)および真空ポンプ27(27a〜27c)が設けられている。   In this step Sp2, for example, the sputtering apparatus 200 shown in FIG. 5 is used. The sputtering apparatus 200 includes a load lock chamber 21, a film formation chamber 22, and an unload lock chamber 23. In these chambers, a transport mechanism 24 (24a to 24c), a gate valve 25 (25a to 25d), a supply line 26 (26a to 26c), and a vacuum pump 27 (27a to 27c) are provided.

ロードロック室21は、成膜室22を外部雰囲気から遮断する機能を有している。これにより、成膜室22内の真空の確保および汚染等の発生を低減できるため、成膜処理の効率が向上する。ロードロック室21は、スパッタリング装置200の外部から搬送機構24aによってロードロック室21内に搬送される基板1を収容する。そして、ロードロック室21では、室内に設けられたヒーター28で基板1を昇温させることができる。   The load lock chamber 21 has a function of blocking the film formation chamber 22 from the external atmosphere. As a result, it is possible to secure a vacuum in the film forming chamber 22 and reduce the occurrence of contamination, and the efficiency of the film forming process is improved. The load lock chamber 21 accommodates the substrate 1 transferred from the outside of the sputtering apparatus 200 into the load lock chamber 21 by the transfer mechanism 24a. In the load lock chamber 21, the temperature of the substrate 1 can be raised by a heater 28 provided in the chamber.

成膜室22は、スパッタリング法により基板1に下部電極層2を成膜する機能を有している。成膜室22の内部には、下部電極層2を構成する金属から成るスパッタリングターゲット29が配置されている。このスパッタリングターゲット29は、成膜室22内のほぼ中央部に配置されている。また、成膜室22の外部には、DC電源30が設けられている。また、成膜室22には、成膜室22内部を一端部から他端部へ所定の速度で基板1を搬送する搬送機構24bが設けられている。この搬送機構24bは、成膜処理を行なっている際、速度の変更、停止および逆走等も可能である。   The film forming chamber 22 has a function of forming the lower electrode layer 2 on the substrate 1 by sputtering. Inside the film forming chamber 22, a sputtering target 29 made of a metal constituting the lower electrode layer 2 is disposed. The sputtering target 29 is disposed at a substantially central portion in the film forming chamber 22. A DC power supply 30 is provided outside the film forming chamber 22. The film forming chamber 22 is provided with a transport mechanism 24b for transporting the substrate 1 from the one end to the other end within the film forming chamber 22 at a predetermined speed. The transport mechanism 24b can change the speed, stop, reverse run, etc. during the film forming process.

アンロードロック室23は、成膜室22を外部雰囲気から遮断する機能を有している。これにより、成膜室22内の真空の確保および汚染等の発生を低減できるため、成膜処理の効率が向上する。アンロードロック室23は、成膜室22からアンロードロック室23内に搬送された基板1が収容される。基板1は、搬送機構24cによってスパッタリング装置200の外部に搬送される。   The unload lock chamber 23 has a function of blocking the film formation chamber 22 from the external atmosphere. As a result, it is possible to secure a vacuum in the film forming chamber 22 and reduce the occurrence of contamination, and the efficiency of the film forming process is improved. The unload lock chamber 23 accommodates the substrate 1 transferred from the film formation chamber 22 into the unload lock chamber 23. The substrate 1 is transferred to the outside of the sputtering apparatus 200 by the transfer mechanism 24c.

搬送機構24(24a〜24c)は、例えば、サーボモーターにより駆動されたチェーンによって基板1を搬送する機構を有している。さらに、各搬送機構24は、それぞれの搬送機構の間で、基板1を受け渡せる機構を有している。   The transport mechanism 24 (24a to 24c) has a mechanism for transporting the substrate 1 by, for example, a chain driven by a servo motor. Further, each transport mechanism 24 has a mechanism that can transfer the substrate 1 between the transport mechanisms.

次に、スパッタリング装置200の動作について説明する。   Next, the operation of the sputtering apparatus 200 will be described.

まず、成膜面が下になるように基板1を搬送機構24aにセットする。次いで、ロードロック室21内の供給ライン26aによって窒素ガスを供給してロードロック室21を大気圧に戻す。次に、ゲートバルブ25aを開けて、搬送機構24aにより基板1をロッドロック室21内に搬送する。次いで、窒素ガスの供給を止めて、ゲートバルブ25aを閉じるとともに真空ポンプ27aによってロードロック室21内部を所定の圧力まで減圧する。次に、ヒーター28により基板1を50〜250℃程度に昇温する。   First, the substrate 1 is set in the transport mechanism 24a so that the film formation surface is facing down. Next, nitrogen gas is supplied through the supply line 26 a in the load lock chamber 21 to return the load lock chamber 21 to atmospheric pressure. Next, the gate valve 25a is opened, and the substrate 1 is transferred into the rod lock chamber 21 by the transfer mechanism 24a. Next, the supply of nitrogen gas is stopped, the gate valve 25a is closed, and the inside of the load lock chamber 21 is reduced to a predetermined pressure by the vacuum pump 27a. Next, the temperature of the substrate 1 is raised to about 50 to 250 ° C. by the heater 28.

次いで、ゲートバルブ25bを開閉して、基板1を成膜室22に搬送する。次に、真空ポンプ27bにより成膜室22を所定の圧力に減圧した後、アルゴン(Ar)ガスをマスフローコントローラーなどにより流量を制御して、成膜室22内部に導入する。次いで、DC電源30により、スパッタリングターゲット29と基板1との間に電圧を印加して、スパッタリングを開始する。このとき、成膜室22内部の圧力は、0.1〜10Pa程度であれば良い。   Next, the gate valve 25 b is opened and closed, and the substrate 1 is transferred to the film formation chamber 22. Next, after the film formation chamber 22 is depressurized to a predetermined pressure by the vacuum pump 27b, the flow rate of argon (Ar) gas is controlled by a mass flow controller or the like, and introduced into the film formation chamber 22. Next, a voltage is applied between the sputtering target 29 and the substrate 1 by the DC power source 30 to start sputtering. At this time, the pressure inside the film forming chamber 22 may be about 0.1 to 10 Pa.

スパッタリングを行なっているときに、搬送機構24によって基板1を1〜10mm/sec程度の所定の速度でゲートバルブ25b側からゲートバルブ25c側に向かって搬送する。これにより、スパッタリングされる金属粒子は、基板1に向かって飛来する方向が徐々に変化することになる。例えば、図5で示されるように、金属粒子が基板1に飛来する方向は、基板1の位置1A〜1Cに応じて変わる。まず、基板1が位置1Aにあるときは、進行方向の逆方向となる。また、基板1がスパッタリングターゲット29の直上付近の位置1Bにあるときは、進行方向と垂直方向になる。また、基板1が位置1Cにあるときは、進行方向と同じ方向となる。そして、基板1がスパッタリングターゲット29の直上付近の位置1Bを通過するときの速度は、基板の位置1Aおよび位置1Cを通過するときの速度よりも速い。これにより、湾曲部2cが形成され得る。このとき、基板1が位置1Bを通過するときの速度は、基板の位置1Aおよび位置1Cを通過する速度よりも1.2から1.6倍程度速ければ良い。   During sputtering, the substrate 1 is transferred from the gate valve 25b side to the gate valve 25c side by a transfer mechanism 24 at a predetermined speed of about 1 to 10 mm / sec. Thereby, the direction in which the metal particles sputtered fly toward the substrate 1 gradually changes. For example, as shown in FIG. 5, the direction in which the metal particles fly to the substrate 1 varies depending on the positions 1 </ b> A to 1 </ b> C of the substrate 1. First, when the substrate 1 is at the position 1A, the direction is the reverse of the traveling direction. Further, when the substrate 1 is at a position 1B in the vicinity of directly above the sputtering target 29, the direction is perpendicular to the traveling direction. When the substrate 1 is at the position 1C, the direction is the same as the traveling direction. The speed at which the substrate 1 passes through the position 1B immediately above the sputtering target 29 is faster than the speed at which it passes through the position 1A and the position 1C of the substrate. Thereby, the curved part 2c can be formed. At this time, the speed at which the substrate 1 passes through the position 1B may be about 1.2 to 1.6 times faster than the speed at which the substrate 1 passes through the positions 1A and 1C.

このように、スパッタリングを行なっているときに、基板1に対する金属粒子の飛来方向を変化させることにより、結晶粒2pの成長方向も当該飛来方向に伴って変化させることができる。これにより、図3で示されるように、複数の結晶粒2pが下部電極層2の厚み方向に柱状に連なって湾曲部2cを有するように配列されるようになる。   As described above, by changing the flying direction of the metal particles with respect to the substrate 1 during the sputtering, the growth direction of the crystal grains 2p can be changed along with the flying direction. As a result, as shown in FIG. 3, the plurality of crystal grains 2p are arranged in a columnar shape in the thickness direction of the lower electrode layer 2 so as to have a curved portion 2c.

次に、基板1が成膜室22の終端部まで移動したら、スパッタリングを止め、アンロードロック室23内を真空ポンプ27cにより所定の圧力に減圧する。次いで、ゲートバルブ25cを開閉することにより、基板1をアンロードロック室23内へ移動する。次に、真空ポンプ27cを止め、供給ライン26cにより窒素ガスを供給してアンロードロック室23を大気圧に戻す。次いで、ゲートバルブ25dを開けて、搬送機構24cにより基板1をアンロードロック室23外に搬送する。   Next, when the substrate 1 moves to the end of the film formation chamber 22, the sputtering is stopped and the inside of the unload lock chamber 23 is reduced to a predetermined pressure by the vacuum pump 27c. Next, the substrate 1 is moved into the unload lock chamber 23 by opening and closing the gate valve 25c. Next, the vacuum pump 27c is stopped, nitrogen gas is supplied through the supply line 26c, and the unload lock chamber 23 is returned to atmospheric pressure. Next, the gate valve 25d is opened, and the substrate 1 is transferred out of the unload lock chamber 23 by the transfer mechanism 24c.

なお、以上の説明ではスパッタリング装置を例に説明したが、成膜する金属粒子が飛来する方向を変化させる手法を蒸着法に適用してもよい。   In the above description, the sputtering apparatus has been described as an example. However, a method of changing the direction in which the metal particles to be deposited fly may be applied to the vapor deposition method.

ステップSp3では、下部電極層2の上面のうちの所定の形成対象位置からその直下の基板1の上面にかけて、一方向(ここでは図1等に示されているY軸方向)に直線状に延在する溝部P1が形成される。溝部P1は、例えば、YAGレーザーまたはその他のレーザーの光が走査されつつ所定の形成対象位置に照射されることで形成され得る。   In step Sp3, a straight line extends in one direction (in this case, the Y-axis direction shown in FIG. 1 and the like) from a predetermined formation target position on the upper surface of the lower electrode layer 2 to the upper surface of the substrate 1 immediately below it. The existing groove part P1 is formed. The groove P1 can be formed, for example, by irradiating a predetermined formation target position while scanning with a YAG laser or other laser light.

ステップSp4では、下部電極層2の上に、光吸収層31に主に含まれる金属元素を含む皮膜が形成される。皮膜は、例えば、光吸収層31に主に含まれる金属元素を含む溶液が下部電極層2の上に塗布された後に乾燥される処理が行われることで形成され得る。   In step Sp <b> 4, a film containing a metal element mainly contained in the light absorption layer 31 is formed on the lower electrode layer 2. The film can be formed, for example, by performing a drying process after a solution containing a metal element mainly contained in the light absorption layer 31 is applied on the lower electrode layer 2.

ステップSp5では、皮膜に対する加熱処理が行われることで、皮膜における化合物半導体の結晶化が進み、光吸収層31が形成される。   In step Sp5, the heat treatment is performed on the film, so that the crystallization of the compound semiconductor in the film proceeds and the light absorption layer 31 is formed.

ステップSp6では、光吸収層31の上にバッファ層32が形成される。これにより、光吸収層31とバッファ層32とが積層されている光電変換層3が形成される。バッファ層32は、例えば、化学浴槽堆積(CBD)法によって形成され得る。具体的には、例えば、酢酸カドミウムとチオ尿素とがアンモニアに溶解させられることで作製された溶液に光吸収層31が浸漬されることで、CdSを主に含むバッファ層32が形成され得る。   In step Sp <b> 6, the buffer layer 32 is formed on the light absorption layer 31. Thereby, the photoelectric conversion layer 3 in which the light absorption layer 31 and the buffer layer 32 are laminated is formed. The buffer layer 32 may be formed by, for example, a chemical bath deposition (CBD) method. Specifically, for example, the buffer layer 32 mainly containing CdS can be formed by immersing the light absorption layer 31 in a solution prepared by dissolving cadmium acetate and thiourea in ammonia.

ステップSp7では、バッファ層32の上面のうちの所定の形成対象位置から下部電極層2の上面に至る領域に、一方向(ここでは図1等に示されているY軸方向)に直線状に延在する溝部P2が形成される。溝部P2は、スクライブ針が用いられたメカニカルスク
ライビングなどによって形成され得る。
In step Sp7, in a region extending from a predetermined formation target position to the upper surface of the lower electrode layer 2 on the upper surface of the buffer layer 32, linearly extends in one direction (here, the Y-axis direction shown in FIG. 1 and the like). An extending groove P2 is formed. The groove part P2 can be formed by mechanical scribing using a scribe needle.

ステップSp8では、光電変換層3の上面から溝部P2の内部にかけて上部電極層4が形成される。上部電極層4は、例えば、スパッタリング法、蒸着法または化学的気相成長(CVD)法などで形成され得る。具体的には、例えば、バッファ層32の上に、Alが添加されたZnOを主に含む透明な上部電極層4が形成される。このとき、溝部P2内に、上部電極層4のうちの垂下部4aが形成される。   In step Sp8, the upper electrode layer 4 is formed from the upper surface of the photoelectric conversion layer 3 to the inside of the groove portion P2. The upper electrode layer 4 can be formed by, for example, a sputtering method, a vapor deposition method, a chemical vapor deposition (CVD) method, or the like. Specifically, for example, the transparent upper electrode layer 4 mainly including ZnO added with Al is formed on the buffer layer 32. At this time, the drooping portion 4a of the upper electrode layer 4 is formed in the groove P2.

ステップSp9では、上部電極層4の上面のうちの所定の形成対象位置から溝部P2の内部にかけて線状導電部5が形成される。線状導電部5は、例えば、金属ペーストが所定のパターンを有するように印刷され、印刷後の金属ペーストが乾燥によって固化されることで形成され得る。   In Step Sp9, the linear conductive portion 5 is formed from a predetermined formation target position on the upper surface of the upper electrode layer 4 to the inside of the groove portion P2. The linear conductive part 5 can be formed by, for example, printing so that the metal paste has a predetermined pattern, and solidifying the printed metal paste by drying.

ステップSp10では、上部電極層4の上面のうちの所定の形成対象位置から下部電極層2の上面に至る領域に、一方向(ここでは図1等に示されているY軸方向)に直線状に延在する溝部P3(図1および図2参照)が形成される。これにより、基板1の上に複数の光電変換セル10が配されている光電変換装置100が得られる。溝部P3は、例えば、溝部P2と同様に、スクライブ針が用いられたメカニカルスクライビングなどによって形成され得る。
<(3)変形例>
なお、本発明は上記一実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更、改良などが可能である。
In step Sp10, a straight line is formed in one direction (here, the Y-axis direction shown in FIG. 1 and the like) in a region from a predetermined formation target position to the upper surface of the lower electrode layer 2 in the upper surface of the upper electrode layer 4. A groove portion P3 (see FIGS. 1 and 2) extending to is formed. Thereby, the photoelectric conversion apparatus 100 in which a plurality of photoelectric conversion cells 10 are arranged on the substrate 1 is obtained. The groove part P3 can be formed, for example, by mechanical scribing using a scribe needle or the like, similarly to the groove part P2.
<(3) Modification>
The present invention is not limited to the above-described embodiment, and various changes and improvements can be made without departing from the scope of the present invention.

結晶粒2pの配列は、湾曲部2cを複数有していてもよい。例えば、図6で示されるように、複数の結晶粒2pが配列されてなる湾曲部2cは、下部電極層2の厚み方向に沿って2つ設けられても良い。このとき、厚み方向に沿って設けられた2つの湾曲部2cは、同じ方向に湾曲していても良い。これにより、クラックの進行を複数の湾曲部2cで止めることができるため、下部電極層2の直列抵抗成分の増大をより低減できる。なお、この2つの湾曲部2cのZ方向における長さは、ほぼ同じでも良いし、異なっていてもよい。また、これら湾曲部2cのXZ断面の形状も異なっていてもよい。   The array of crystal grains 2p may have a plurality of curved portions 2c. For example, as shown in FIG. 6, two curved portions 2 c formed by arranging a plurality of crystal grains 2 p may be provided along the thickness direction of the lower electrode layer 2. At this time, the two bending portions 2c provided along the thickness direction may be bent in the same direction. Thereby, since the progress of a crack can be stopped by the plurality of curved portions 2c, an increase in the series resistance component of the lower electrode layer 2 can be further reduced. In addition, the length in the Z direction of these two curved parts 2c may be substantially the same, and may differ. Moreover, the shape of the XZ cross section of these curved parts 2c may also differ.

このような下部電極層2は、ステップSp2で用いるスパッタリング装置において、スパッタリングターゲット29を互いに離間した位置に複数設けて、各スパッタリングターゲット29によって下部電極層2を成膜するようにすれば良い。   Such a lower electrode layer 2 may be formed by providing a plurality of sputtering targets 29 at positions spaced apart from each other in the sputtering apparatus used in step Sp <b> 2 and forming the lower electrode layer 2 by each sputtering target 29.

また、下部電極層2は、図7で示されるように、複数の層で構成されていても良い。このとき、これらの層には、それぞれ湾曲部2cが設けられている。これにより、クラックの進行を複数の湾曲部2cおよび隣り合う層の境界面で止めることができるため、下部電極層2の直列抵抗成分の増大をより低減できる。なお、各層の厚みは、ほぼ同じであっても良いし、異なっていても良い。   The lower electrode layer 2 may be composed of a plurality of layers as shown in FIG. At this time, each layer is provided with a curved portion 2c. Thereby, since the progress of the crack can be stopped at the boundary surfaces of the plurality of curved portions 2c and the adjacent layers, the increase in the series resistance component of the lower electrode layer 2 can be further reduced. In addition, the thickness of each layer may be substantially the same, and may differ.

このような下部電極層2は、ステップSp2で用いるスパッタリング装置において、成膜室22を複数設けて、それぞれの成膜室22で下部電極層2を順次成膜すれば良い。   For such a lower electrode layer 2, a plurality of film formation chambers 22 may be provided in the sputtering apparatus used in step Sp2, and the lower electrode layer 2 may be sequentially formed in each film formation chamber 22.

また、下部電極層2における結晶粒2pは、結晶粒2p自体が屈曲している屈曲部を有していてもよい。これにより、結晶粒2pの屈曲部においてもクラックの進行を低減できる。このような結晶粒2pは、例えば、ステップSp2において、成膜室22内を搬送する際の基板1の移動速度を10〜20mm/sec(数値記載してください。)まで増大させることによって、結晶粒2pのZ方向に沿った結晶成長が阻害され得る。これにより、結晶粒2pが屈曲部を有するようになる。一方で、ステップSp2において、基板1が
位置1Bを通過するときの速度を、基板の位置1Aおよび位置1Cを通過するときの速度の2倍以上に設定すれば良い。これにより、1つの結晶粒2pが屈曲されやすい。
Further, the crystal grain 2p in the lower electrode layer 2 may have a bent portion where the crystal grain 2p itself is bent. Thereby, progress of a crack can be reduced also in the bent part of crystal grain 2p. Such a crystal grain 2p is obtained by increasing the moving speed of the substrate 1 when it is transported in the film forming chamber 22 to 10 to 20 mm / sec (please describe numerical values) in step Sp2, for example. Crystal growth along the Z direction of the grains 2p can be inhibited. Thereby, the crystal grain 2p comes to have a bent part. On the other hand, in step Sp2, the speed at which the substrate 1 passes through the position 1B may be set to be twice or more the speed at which the substrate 1 passes through the position 1A and the position 1C. Thereby, one crystal grain 2p is easily bent.

1:基板
2:下部電極層(電極層)
2p:結晶粒
2c:湾曲部
2g:結晶粒群
3:光電変換層
31:光吸収層
32:バッファ層
4:上部電極層
5:線状導電部
5a:集電部
5b:連結部
5c:垂下部
10:光電変換セル
12:結晶粒
21:ロードロック室
22:成膜室
23:アンロードロック室
24a〜24c:搬送機構
25a〜25d:ゲートバルブ
26a〜26c:供給ライン
27a〜27c:真空ポンプ
28:ヒーター
29:スパッタリングターゲット
30:DC電源
P1、P2、P3:溝部
100:光電変換装置
200:スパッタリング装置
1: Substrate 2: Lower electrode layer (electrode layer)
2p: Crystal grain 2c: Curved part 2g: Crystal grain group 3: Photoelectric conversion layer 31: Light absorption layer 32: Buffer layer 4: Upper electrode layer 5: Linear conductive part 5a: Current collecting part 5b: Connection part 5c: Hanging Unit 10: Photoelectric conversion cell 12: Crystal grain 21: Load lock chamber 22: Film formation chamber 23: Unload lock chamber 24a-24c: Transfer mechanism 25a-25d: Gate valve 26a-26c: Supply line 27a-27c: Vacuum pump 28: heater 29: sputtering target 30: DC power supplies P1, P2, P3: groove 100: photoelectric conversion device 200: sputtering device

Claims (5)

基板と、
該基板上に設けられた電極層と、
該電極層上に設けられた光電変換層とを備え、
前記電極層は、複数の結晶粒からなり、該結晶粒が前記電極層の厚み方向に柱状に連なって湾曲部を有するように配列されている、光電変換装置。
A substrate,
An electrode layer provided on the substrate;
A photoelectric conversion layer provided on the electrode layer,
The photoelectric conversion device, wherein the electrode layer is composed of a plurality of crystal grains, and the crystal grains are arranged in a column shape in the thickness direction of the electrode layer so as to have a curved portion.
前記結晶粒の配列は、前記湾曲部を複数有しており、これら湾曲部が同じ方向に湾曲している、請求項1に記載の光電変換装置。   The photoelectric conversion device according to claim 1, wherein the crystal grain array includes a plurality of the curved portions, and the curved portions are curved in the same direction. 前記電極層は、複数の層で構成されており、これら層のそれぞれにおいて前記湾曲部を有している、請求項1または請求項2に記載の光電変換装置。   The photoelectric conversion device according to claim 1, wherein the electrode layer includes a plurality of layers, and each of the layers has the curved portion. 前記結晶粒は、屈曲部を有している、請求項1乃至請求項3のいずれかに記載の光電変換装置。   The photoelectric conversion device according to claim 1, wherein the crystal grain has a bent portion. 前記電極層は、モリブデンからなる、請求項1乃至請求項4のいずれかに記載の光電変換装置。   The photoelectric conversion device according to claim 1, wherein the electrode layer is made of molybdenum.
JP2011212525A 2011-09-28 2011-09-28 Photoelectric conversion device Active JP5665712B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011212525A JP5665712B2 (en) 2011-09-28 2011-09-28 Photoelectric conversion device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011212525A JP5665712B2 (en) 2011-09-28 2011-09-28 Photoelectric conversion device

Publications (2)

Publication Number Publication Date
JP2013074147A true JP2013074147A (en) 2013-04-22
JP5665712B2 JP5665712B2 (en) 2015-02-04

Family

ID=48478378

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011212525A Active JP5665712B2 (en) 2011-09-28 2011-09-28 Photoelectric conversion device

Country Status (1)

Country Link
JP (1) JP5665712B2 (en)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0334117A (en) * 1989-06-29 1991-02-14 Mitsubishi Electric Corp Magnetic recording medium and production thereof and oscillation rotating mechanism used therein
JP2000312059A (en) * 1999-04-27 2000-11-07 Fujikura Ltd Flexible printed circuit board and manufacture thereof
JP2006165386A (en) * 2004-12-09 2006-06-22 Showa Shell Sekiyu Kk Cis system thin film solar cell and method for manufacturing the same
JP2009111203A (en) * 2007-10-31 2009-05-21 Nikko Kinzoku Kk Rolled copper foil, and flexible printed wiring board
JP2010001468A (en) * 2008-05-20 2010-01-07 Ube Ind Ltd Aromatic polyimide film, laminate and solar cell
JP2010212614A (en) * 2009-03-12 2010-09-24 Showa Shell Sekiyu Kk Compound thin film solar cell and method of producing the same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0334117A (en) * 1989-06-29 1991-02-14 Mitsubishi Electric Corp Magnetic recording medium and production thereof and oscillation rotating mechanism used therein
JP2000312059A (en) * 1999-04-27 2000-11-07 Fujikura Ltd Flexible printed circuit board and manufacture thereof
JP2006165386A (en) * 2004-12-09 2006-06-22 Showa Shell Sekiyu Kk Cis system thin film solar cell and method for manufacturing the same
JP2009111203A (en) * 2007-10-31 2009-05-21 Nikko Kinzoku Kk Rolled copper foil, and flexible printed wiring board
JP2010001468A (en) * 2008-05-20 2010-01-07 Ube Ind Ltd Aromatic polyimide film, laminate and solar cell
JP2010212614A (en) * 2009-03-12 2010-09-24 Showa Shell Sekiyu Kk Compound thin film solar cell and method of producing the same

Also Published As

Publication number Publication date
JP5665712B2 (en) 2015-02-04

Similar Documents

Publication Publication Date Title
KR101081294B1 (en) Solar cell and method of fabricating the same
KR101154786B1 (en) Solar cell apparatus and method of fabricating the same
JP2011155146A (en) Solar cell and method of manufacturing the same
CN104115283B (en) Solar cell module and method of fabricating the same
KR101283183B1 (en) Solar cell apparatus and method of fabricating the same
KR20110012954A (en) Method of manufacturing thin film solar cell
KR101154696B1 (en) Solar cell apparatus and method of fabricating the same
US20150000742A1 (en) Solar cell absorber thin film and method of fabricating same
JP5665712B2 (en) Photoelectric conversion device
KR20110012552A (en) Method of manufacturing thin film solar cell
JP5837196B2 (en) Method for manufacturing photoelectric conversion device
KR101034146B1 (en) Solar cell and method of fabricating the same
US20150249171A1 (en) Method of making photovoltaic device comprising i-iii-vi2 compound absorber having tailored atomic distribution
WO2013099947A1 (en) Photoelectric conversion apparatus
JP7503777B1 (en) Method for manufacturing solar cell and solar cell
JP5705989B2 (en) Photoelectric conversion device
JP5902592B2 (en) Method for manufacturing photoelectric conversion device
JP2016046455A (en) Photoelectric conversion device
US20150136223A1 (en) Solar cell and method for manufacturing the same
JP2011249686A (en) Method for manufacturing photoelectric conversion element and photoelectric conversion element
JP2015191931A (en) Method of manufacturing photoelectric conversion device
JP2013157467A (en) Photoelectric conversion device
JP2014067745A (en) Method for manufacturing photoelectric conversion device
JP2014011188A (en) Semiconductor layer manufacturing method
JP2013236043A (en) Method of manufacturing photoelectric conversion device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140415

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140813

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140819

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141016

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141111

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141209

R150 Certificate of patent or registration of utility model

Ref document number: 5665712

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150