JP2013074071A - GaN-BASED LIGHT-EMITTING DIODE - Google Patents

GaN-BASED LIGHT-EMITTING DIODE Download PDF

Info

Publication number
JP2013074071A
JP2013074071A JP2011211577A JP2011211577A JP2013074071A JP 2013074071 A JP2013074071 A JP 2013074071A JP 2011211577 A JP2011211577 A JP 2011211577A JP 2011211577 A JP2011211577 A JP 2011211577A JP 2013074071 A JP2013074071 A JP 2013074071A
Authority
JP
Japan
Prior art keywords
substrate
gan
contact resistance
electrode
back surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2011211577A
Other languages
Japanese (ja)
Inventor
Yoshiki Kobayashi
由季 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Chemical Corp
Original Assignee
Mitsubishi Chemical Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Chemical Corp filed Critical Mitsubishi Chemical Corp
Priority to JP2011211577A priority Critical patent/JP2013074071A/en
Priority to KR1020137012072A priority patent/KR20140048071A/en
Priority to PCT/JP2012/072922 priority patent/WO2013039003A1/en
Priority to KR1020137010221A priority patent/KR101433548B1/en
Priority to US13/841,751 priority patent/US9006792B2/en
Publication of JP2013074071A publication Critical patent/JP2013074071A/en
Withdrawn legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a GaN-based light-emitting diode which has an n-side electrode formed on a rear face of an m-plane GaN substrate and which improves luminous efficiency by control of a pathway of a current flowing in the element.SOLUTION: A GaN-based light-emitting diode comprises: a substrate which is an m-plane GaN substrate of an n-type conductivity; an epitaxial layer composed of a GaN-based semiconductor epitaxially grown on the substrate and including a pn junction light emitting structure; an n-side electrode formed on a rear face of the substrate; a translucent p-side ohmic layer formed on a top face of the epitaxial layer; and a p-side electrode pad formed on a part of the p-side ohmic electrode. In a region covered with the n-side electrode on the rear face of the substrate, a low contact resistance region which is a polishing finish region and a high contact resistance region which is a dry etching finish region are included. A whole or a part of orthogonal projection of the p-side electrode pad on the rear face of the substrate is included in the high contact resistance region.

Description

本発明はGaN系半導体を用いて形成された発光構造を有するGaN系発光ダイオードに関し、とりわけ、エピタキシャル成長により形成されたpn接合型の発光構造をm面GaN基板上に有するGaN系発光ダイオードに関する。GaN系半導体は、一般式AlInGa1−a−bN(0≦a≦1、0≦b≦1、0≦a+b≦1)で表される化合物半導体であり、窒化物半導体、窒化物系化合物半導体などとも呼ばれる。 The present invention relates to a GaN-based light-emitting diode having a light-emitting structure formed using a GaN-based semiconductor, and more particularly to a GaN-based light-emitting diode having a pn junction type light-emitting structure formed by epitaxial growth on an m-plane GaN substrate. A GaN-based semiconductor is a compound semiconductor represented by the general formula Al a In b Ga 1-ab N (0 ≦ a ≦ 1, 0 ≦ b ≦ 1, 0 ≦ a + b ≦ 1), and is a nitride semiconductor. It is also called a nitride compound semiconductor.

GaN系半導体をエピタキシャル成長させることにより形成されたpn接合型の発光構造をm面GaN基板上に有する半導体発光素子が公知である(非特許文献1〜4)。   2. Description of the Related Art Semiconductor light emitting devices having a pn junction type light emitting structure formed by epitaxially growing a GaN-based semiconductor on an m-plane GaN substrate are known (Non-Patent Documents 1 to 4).

非特許文献1〜3に開示されているのは発光ダイオード(LED)であり、いずれの素子においても、m面GaN基板上にエピタキシャル成長したn型のSiドープGaN層にn側オーミック電極が形成されている。非特許文献4に開示されているのはレーザダイオード(LD)であり、この素子ではm面GaN基板の裏面にn側オーミック電極が形成されている。このレーザダイオードの閾値電流はCW駆動時で36mA、パルス駆動時で28mAであり、閾値電圧は約7〜8Vとなっている。   Non-Patent Documents 1 to 3 disclose light emitting diodes (LEDs), and in each element, an n-side ohmic electrode is formed on an n-type Si-doped GaN layer epitaxially grown on an m-plane GaN substrate. ing. Non-Patent Document 4 discloses a laser diode (LD). In this element, an n-side ohmic electrode is formed on the back surface of an m-plane GaN substrate. The threshold current of this laser diode is 36 mA at the time of CW driving and 28 mA at the time of pulse driving, and the threshold voltage is about 7 to 8V.

GaN基板上に発光構造を形成した発光素子においては、GaN基板の裏面に良好なn側オーミック電極を形成することが難しいといわれている(特許文献1〜6)。そこで、特許文献2に記載された方法では、GaN基板の裏面を粒径10μm以上の研磨剤で研磨して粗くすることにより、該裏面上に形成するn側オーミック電極の接触抵抗の低減が図られている。また、特許文献3に記載された方法では、同じ目的のために、GaN基板の裏面をウェットエッチングまたはドライエッチングで粗くしている。一方、特許文献4によれば、GaN基板の厚さを落とすためにその裏面をグラインディング、ラッピングまたはポリッシングしたときにダメージ層が形成され、これが良好なオーミック電極の形成を阻害するとのことである。そこで、該特許文献4に記載の方法では、研磨加工後のGaN基板の裏面をドライエッチングまたはウェットエッチングで削っている。しかし、特許文献5には、ウェットエッチングではこの目的は達成できなかったと記載されている。特許文献6に記載された方法では、GaN基板の裏面をドライエッチングして、機械研磨により発生した結晶欠陥を含む部分を削り取ることにより、GaN基板とn側オーミック電極との接触抵抗の低減が図られている。なお、これら特許文献1〜6に記載された知見や発明は、基本的にはc面GaN基板に関するものである。   In a light emitting device having a light emitting structure formed on a GaN substrate, it is said that it is difficult to form a good n-side ohmic electrode on the back surface of the GaN substrate (Patent Documents 1 to 6). Therefore, in the method described in Patent Document 2, the contact resistance of the n-side ohmic electrode formed on the back surface is reduced by polishing the back surface of the GaN substrate with a polishing agent having a particle diameter of 10 μm or more. It has been. In the method described in Patent Document 3, for the same purpose, the back surface of the GaN substrate is roughened by wet etching or dry etching. On the other hand, according to Patent Document 4, a damaged layer is formed when the back surface is ground, lapped or polished in order to reduce the thickness of the GaN substrate, which inhibits the formation of a good ohmic electrode. . Therefore, in the method described in Patent Document 4, the back surface of the polished GaN substrate is shaved by dry etching or wet etching. However, Patent Document 5 describes that this purpose cannot be achieved by wet etching. In the method described in Patent Document 6, the contact resistance between the GaN substrate and the n-side ohmic electrode is reduced by dry-etching the back surface of the GaN substrate and scraping off the portion containing crystal defects generated by mechanical polishing. It has been. In addition, the knowledge and invention described in these Patent Documents 1 to 6 basically relate to a c-plane GaN substrate.

金属ワイヤ、金属バンプまたはハンダのような給電部材が接合される部品として発光ダイオードに必須なのが、素子表面に金属材料を用いて形成される電極パッドである。電極パッドは光透過性を有さないので、発光構造を流れる電流が光取出し方向から見て電極パッドの影となる部位に集中する発光ダイオードは、発光効率の低いものとなる。なぜなら、この部位で発生する光は電極パッドによる遮蔽と吸収を受けるので、素子外部に効率的に取り出せないからである。そこで、電流がこの部位に集中しないように、電極パッドと発光構造の間に電流ブロック構造として高抵抗膜(絶縁膜)または高抵抗領域を設けて、素子内を流れる電流の経路を制御することが行われている(特許文献7〜9)。   An electrode pad formed using a metal material on the element surface is essential for a light emitting diode as a part to which a power feeding member such as a metal wire, a metal bump, or solder is bonded. Since the electrode pad does not have optical transparency, a light emitting diode in which the current flowing through the light emitting structure is concentrated in a portion that is a shadow of the electrode pad when viewed from the light extraction direction has low light emission efficiency. This is because the light generated at this site is shielded and absorbed by the electrode pad and cannot be extracted efficiently outside the device. Therefore, to prevent the current from concentrating on this part, a high resistance film (insulating film) or a high resistance region is provided as a current block structure between the electrode pad and the light emitting structure to control the path of the current flowing in the element. (Patent Documents 7 to 9).

特開平11−340571号公報JP-A-11-340571 特開2002−16312号公報JP 2002-16312 A 特開2004−71657号公報JP 2004-71657 A 特開2003−51614号公報JP 2003-51614 A 特開2003−347660号公報JP 2003-347660 A 特開2004−6718号公報Japanese Patent Laid-Open No. 2004-6718 特開平1−151274号公報JP-A-1-151274 特開平7−193279号公報JP-A-7-193279 特開10−229219号公報Japanese Patent Laid-Open No. 10-229219

Kuniyoshi Okamoto et al., JapaneseJournal of Applied Physics, Vol. 45, No. 45, 2006, pp. L1197-L1199Kuniyoshi Okamoto et al., Japanese Journal of Applied Physics, Vol. 45, No. 45, 2006, pp. L1197-L1199 Mathew C. Schmidt et al., JapaneseJournal of Applied Physics, Vol. 46, No. 7, 2007, pp. L126-L128Mathew C. Schmidt et al., JapaneseJournal of Applied Physics, Vol. 46, No. 7, 2007, pp.L126-L128 Shih-Pang Chang et al., Journal ofThe Electrochemical Society, 157 (5) H501-H503 (2010)Shih-Pang Chang et al., Journal of The Electrochemical Society, 157 (5) H501-H503 (2010) Kuniyoshi Okamoto et al., JapaneseJournal of Applied Physics, Vol. 46, No. 9, 2007, pp. L187-L189Kuniyoshi Okamoto et al., Japanese Journal of Applied Physics, Vol. 46, No. 9, 2007, pp. L187-L189

本発明者は、m面GaN基板の裏面に低接触抵抗のn側電極を形成した発光ダイオードを得ることに成功するとともに、m面GaN基板の裏面に異なる処理を行うことによって、該裏面に形成する電極の接触抵抗を変化させ得ることを見出した。   The inventor succeeded in obtaining a light emitting diode in which an n-side electrode having a low contact resistance is formed on the back surface of an m-plane GaN substrate, and formed on the back surface of the m-plane GaN substrate by performing different treatments. It has been found that the contact resistance of the electrode can be changed.

本発明はこの知見に基づきなされたものであり、m面GaN基板の裏面に形成されたn側電極を有し、素子内を流れる電流の経路を制御することにより発光効率を改善したGaN系発光ダイオードを提供することを主たる目的とする。   The present invention has been made on the basis of this finding, and has a n-side electrode formed on the back surface of an m-plane GaN substrate, and has improved luminous efficiency by controlling the path of current flowing in the device. The main purpose is to provide a diode.

本発明によれば以下のGaN系発光ダイオードが提供される。
(1)n型導電性のm面GaN基板である基板と、該基板上にエピタキシャル成長したGaN系半導体からなりpn接合型の発光構造を含むエピ層と、該基板の裏面に形成されたn側電極と、該エピ層の上面に形成された透光性のp側オーミック電極と、該p側オーミック電極上の一部に形成されたp側電極パッドとを有し、
前記基板の裏面のうち前記n側電極に覆われた領域には、ポリッシング仕上げされた領域である低接触抵抗領域と、ドライエッチング仕上げされた領域である高接触抵抗領域とが含まれ、
前記基板の裏面への前記p側電極パッドの正射影の全部または一部が前記高接触抵抗領域に含まれる、GaN系発光ダイオード。
(2)前記p側オーミック電極上に、前記p側電極パッドに接続された補助電極が形成されており、前記基板の裏面への前記補助電極の正射影の全部または一部が前記高接触抵抗領域に含まれない、前記(1)のGaN系発光ダイオード。
(3)n型導電性のm面GaN基板である基板と、該基板上にエピタキシャル成長したGaN系半導体からなりpn接合型の発光構造を含むエピ層と、該基板の裏面に形成された透光性のn側オーミック電極と、該n側オーミック電極上の一部に形成されたn側電極パッドと、該エピ層の上面に形成されたp側電極とを有し、
前記基板の裏面のうち前記n側オーミック電極に覆われた領域には、ポリッシング仕上げされた領域である低接触抵抗領域と、ドライエッチング仕上げされた領域である高接触抵抗領域とが含まれ、
前記基板の裏面への前記n側電極パッドの正射影の全部または一部が前記高接触抵抗領域に含まれる、GaN系発光ダイオード。
(4)前記n側オーミック電極上に、前記n側電極パッドに接続された補助電極が形成されており、前記基板の裏面への前記補助電極の正射影の全部または一部が前記高接触抵抗領域に含まれない、前記(3)のGaN系発光ダイオード。
(5)n型導電性のm面GaN基板である基板と、該基板上にエピタキシャル成長したGaN系半導体からなりpn接合型の発光構造を含むエピ層と、該基板の裏面に部分的に形成されたn側電極と、該エピ層の上面に形成されたp側電極とを有し、
前記n側電極は、パッド部と、該パッド部に接続された補助部とを有し、
基板の裏面のうち前記n側電極に覆われた領域には、ポリッシング仕上げされた領域である低接触抵抗領域と、ドライエッチング仕上げされた領域である高接触抵抗領域とが含まれ、
前記基板の裏面への前記パッド部の正射影の全部または一部が前記高接触抵抗領域に含まれる、GaN系発光ダイオード。
(6)前記基板の裏面への前記補助部の正射影の全部または一部が前記高接触抵抗領域に含まれない、前記(5)のGaN系発光ダイオード。
(7)前記基板のキャリア濃度が1017cm−3である、前記(1)〜(6)のいずれかのGaN系発光ダイオード。
According to the present invention, the following GaN-based light emitting diodes are provided.
(1) A substrate which is an n-type conductive m-plane GaN substrate, an epitaxial layer made of a GaN-based semiconductor epitaxially grown on the substrate and including a pn junction type light emitting structure, and an n-side formed on the back surface of the substrate An electrode, a translucent p-side ohmic electrode formed on the upper surface of the epi layer, and a p-side electrode pad formed on a part of the p-side ohmic electrode,
Of the back surface of the substrate, the region covered with the n-side electrode includes a low contact resistance region that is a polished region and a high contact resistance region that is a dry-etched region,
A GaN-based light emitting diode, wherein all or part of the orthogonal projection of the p-side electrode pad on the back surface of the substrate is included in the high contact resistance region.
(2) An auxiliary electrode connected to the p-side electrode pad is formed on the p-side ohmic electrode, and all or a part of the orthogonal projection of the auxiliary electrode to the back surface of the substrate is the high contact resistance. The GaN-based light emitting diode according to (1), which is not included in the region.
(3) A substrate which is an n-type conductive m-plane GaN substrate, an epi layer made of a GaN-based semiconductor epitaxially grown on the substrate and including a pn junction type light emitting structure, and a light transmission formed on the back surface of the substrate N-side ohmic electrode, an n-side electrode pad formed on a part of the n-side ohmic electrode, and a p-side electrode formed on the upper surface of the epi layer,
Of the back surface of the substrate, the region covered with the n-side ohmic electrode includes a low contact resistance region that is a polished region and a high contact resistance region that is a dry etched region,
A GaN-based light emitting diode, wherein all or part of an orthogonal projection of the n-side electrode pad on the back surface of the substrate is included in the high contact resistance region.
(4) An auxiliary electrode connected to the n-side electrode pad is formed on the n-side ohmic electrode, and all or a part of the orthogonal projection of the auxiliary electrode to the back surface of the substrate is the high contact resistance. The GaN-based light emitting diode according to (3), which is not included in the region.
(5) A substrate which is an n-type conductive m-plane GaN substrate, an epi layer including a pn junction type light emitting structure made of a GaN-based semiconductor epitaxially grown on the substrate, and partially formed on the back surface of the substrate An n-side electrode and a p-side electrode formed on the upper surface of the epi layer,
The n-side electrode has a pad part and an auxiliary part connected to the pad part,
Of the back surface of the substrate, the region covered with the n-side electrode includes a low contact resistance region that is a polished region and a high contact resistance region that is a dry etched region,
A GaN-based light emitting diode, wherein all or part of the orthogonal projection of the pad portion on the back surface of the substrate is included in the high contact resistance region.
(6) The GaN-based light emitting diode according to (5), wherein all or part of the orthogonal projection of the auxiliary portion on the back surface of the substrate is not included in the high contact resistance region.
(7) The GaN-based light-emitting diode according to any one of (1) to (6), wherein the substrate has a carrier concentration of 10 17 cm −3 .

本発明の実施形態に係る上記のGaN系発光ダイオードでは、素子内を流れる電流の経路を制御することにより、n側電極とp側電極の少なくともいずれかに含まれる電極パッドによる光の遮蔽または吸収を抑制することができる。また、素子内を流れる電流の経路を制御し、発光構造を流れる電流の密度を均一化することにより、ドループ現象による発光効率の低下を抑制することができる。   In the GaN-based light emitting diode according to the embodiment of the present invention, light is shielded or absorbed by an electrode pad included in at least one of the n-side electrode and the p-side electrode by controlling the path of the current flowing in the element. Can be suppressed. Further, by controlling the path of the current flowing in the element and making the density of the current flowing in the light emitting structure uniform, it is possible to suppress a decrease in light emission efficiency due to the droop phenomenon.

本発明者等が試作したGaN系発光ダイオードの構造を示す模式図であり、図1(a)は上面図、図1(b)は図1(a)のX−X線の位置における断面図である。It is a schematic diagram which shows the structure of the GaN-type light emitting diode which this inventor made as an experiment, FIG. 1 (a) is a top view, FIG.1 (b) is sectional drawing in the position of the XX line of FIG. It is. 本発明の実施形態に係るGaN発光ダイオードの構造を模式的に示す図面であり、図2(a)はエピ層側から見た平面図、図2(b)は図2(a)のX−X線の位置における断面図である。It is drawing which shows typically the structure of the GaN light emitting diode which concerns on embodiment of this invention, FIG.2 (a) is the top view seen from the epi layer side, FIG.2 (b) is X- of FIG.2 (a). It is sectional drawing in the position of a X-ray. 本発明の実施形態に係るGaN発光ダイオードの構造を模式的に示す図面であり、図3(a)はエピ層側から見た平面図、図3(b)は図3(a)のX−X線の位置における断面図である。It is drawing which shows typically the structure of the GaN light emitting diode which concerns on embodiment of this invention, FIG.3 (a) is the top view seen from the epi layer side, FIG.3 (b) is X- of FIG.3 (a). It is sectional drawing in the position of a X-ray. 本発明の実施形態に係るGaN発光ダイオードの構造を模式的に示す図面であり、図4(a)はエピ層側から見た平面図、図4(b)は図4(a)のX−X線の位置における断面図である。It is drawing which shows typically the structure of the GaN light emitting diode which concerns on embodiment of this invention, FIG.4 (a) is the top view seen from the epi layer side, FIG.4 (b) is X- of FIG.4 (a). It is sectional drawing in the position of a X-ray. 本発明の実施形態に係るGaN発光ダイオードの構造を模式的に示す図面であり、図5(a)は基板側から見た平面図、図5(b)は図5(a)のX−X線の位置における断面図である。It is drawing which shows typically the structure of the GaN light emitting diode which concerns on embodiment of this invention, Fig.5 (a) is the top view seen from the board | substrate side, FIG.5 (b) is XX of Fig.5 (a). It is sectional drawing in the position of a line. 本発明の実施形態に係るGaN発光ダイオードの構造を模式的に示す図面であり、図6(a)は基板側から見た平面図、図6(b)は図6(a)のX−X線の位置における断面図である。It is drawing which shows typically the structure of the GaN light emitting diode which concerns on embodiment of this invention, Fig.6 (a) is the top view seen from the board | substrate side, FIG.6 (b) is XX of Fig.6 (a). It is sectional drawing in the position of a line. 本発明の実施形態に係るGaN発光ダイオードの構造を模式的に示す図面であり、図7(a)は基板側から見た平面図、図7(b)は図7(a)のX−X線の位置における断面図である。It is drawing which shows typically the structure of the GaN light emitting diode which concerns on embodiment of this invention, FIG.7 (a) is the top view seen from the board | substrate side, FIG.7 (b) is XX of Fig.7 (a). It is sectional drawing in the position of a line.

(実施形態1)
実施形態1に係るGaN系発光ダイオードの構造を図2に模式的に示す。GaN系発光ダイオード100は基板110と、その上にエピタキシャル成長したGaN系半導体からなるエピ層120とを有している。図2(a)はGaN系発光ダイオード100をエピ層120側から見た平面図であり、図2(b)は図2(a)のX−X線の位置における断面図である。
(Embodiment 1)
The structure of the GaN-based light emitting diode according to Embodiment 1 is schematically shown in FIG. The GaN-based light emitting diode 100 has a substrate 110 and an epi layer 120 made of a GaN-based semiconductor epitaxially grown thereon. FIG. 2A is a plan view of the GaN-based light emitting diode 100 as viewed from the epi layer 120 side, and FIG. 2B is a cross-sectional view taken along the line XX in FIG.

基板110はn型導電性のm面GaN基板である。エピ層120はpn接合を構成するn型層121とp型層123を含んでいる。ダブルヘテロ構造が形成されるように、n型層121とp型層123との間には活性層122が設けられている。基板110の裏面にはオーミック電極と電極パッドを兼用するn側電極E100が設けられ、エピ層120上には、透光性電極であるp側オーミック電極E201が設けられている。n側電極E100と、p側オーミック電極E201上の一部に形成されたp側電極パッドE202とを通してエピ層120に順方向電圧を印加することにより、活性層122で発光が生じる。この光は、p側オーミック電極E201を透過してGaN系発光ダイオードの外部に放出される。また、この光の一部は、基板110の端面およびエピ層120の端面からも放出される。   The substrate 110 is an n-type conductive m-plane GaN substrate. The epi layer 120 includes an n-type layer 121 and a p-type layer 123 that form a pn junction. An active layer 122 is provided between the n-type layer 121 and the p-type layer 123 so that a double heterostructure is formed. An n-side electrode E100 that serves both as an ohmic electrode and an electrode pad is provided on the back surface of the substrate 110, and a p-side ohmic electrode E201 that is a translucent electrode is provided on the epi layer 120. Light emission occurs in the active layer 122 by applying a forward voltage to the epi layer 120 through the n-side electrode E100 and the p-side electrode pad E202 formed in part on the p-side ohmic electrode E201. This light is transmitted to the outside of the GaN-based light emitting diode through the p-side ohmic electrode E201. A part of this light is also emitted from the end face of the substrate 110 and the end face of the epi layer 120.

n側電極E100は好ましくは積層構造とされる。その場合、基板110と接触する部分はAl、Ti、Cr、V、W、ITOのような、n型GaN系半導体とオーミック接触を形成する材料を用いて形成し、その他部分はAu、Al、Cu、Agのような導電性の高い金属を用いて形成する。   The n-side electrode E100 preferably has a laminated structure. In that case, the portion in contact with the substrate 110 is formed using a material that forms ohmic contact with an n-type GaN-based semiconductor, such as Al, Ti, Cr, V, W, ITO, and the other portions are Au, Al, It is formed using a highly conductive metal such as Cu or Ag.

p側オーミック電極E201は、ITOのような透明導電性酸化物(TCO;Transparent Conductive Oxide)を用いて形成される。p側オーミック電極E201は、p型層123の上面の全体を覆うように形成することが好ましい。p側電極パッドE202は金属を用いて形成され、好ましくは積層構造とされる。p側電極パッドE202を積層構造とする場合、p側オーミック電極E201と接する部分はCr、Ti、Ni、Pt、Rhのような、TCOとの密着性に優れた金属で形成し、その他の部分はAu、Al、Cu、Agのような導電性の高い金属を用いて形成する。TCOで形成されるp側オーミック電極E201の厚さは好ましくは0.1μm〜0.5μmであり、金属で形成されるp側電極パッドE202の厚さは好ましくは0.5μm〜5μmである。   The p-side ohmic electrode E201 is formed using a transparent conductive oxide (TCO) such as ITO. The p-side ohmic electrode E201 is preferably formed so as to cover the entire upper surface of the p-type layer 123. The p-side electrode pad E202 is formed using a metal, and preferably has a laminated structure. When the p-side electrode pad E202 has a laminated structure, the portion in contact with the p-side ohmic electrode E201 is formed of a metal having excellent adhesion to TCO, such as Cr, Ti, Ni, Pt, and Rh, and other portions. Is formed using a highly conductive metal such as Au, Al, Cu, or Ag. The thickness of the p-side ohmic electrode E201 formed of TCO is preferably 0.1 μm to 0.5 μm, and the thickness of the p-side electrode pad E202 formed of metal is preferably 0.5 μm to 5 μm.

n側電極E100は基板110の裏面を全面的に覆っている。その基板110の裏面には、n側電極E100との接触抵抗が相対的に低い低接触抵抗領域112aと、該接触抵抗が相対的に高い高接触抵抗領域112bとが存在している。低接触抵抗領域112aはポリッシング仕上げされている。すなわち、n側電極E100を形成する前に低接触抵抗領域112aに行われた最後の加工(洗浄は含まない)は、ポリッシング加工である。一方、高接触抵抗領域112bはドライエッチング仕上げされている。すなわち、n側電極E100を形成する前に高接触抵抗領域112bに行われた最後の加工は、反応性イオンエッチング(RIE)のようなドライエッチング加工である。   The n-side electrode E100 covers the entire back surface of the substrate 110. On the back surface of the substrate 110, there are a low contact resistance region 112a having a relatively low contact resistance with the n-side electrode E100 and a high contact resistance region 112b having a relatively high contact resistance. The low contact resistance region 112a is polished. That is, the last process (not including cleaning) performed on the low contact resistance region 112a before forming the n-side electrode E100 is a polishing process. On the other hand, the high contact resistance region 112b is dry-etched. That is, the last process performed on the high contact resistance region 112b before forming the n-side electrode E100 is a dry etching process such as reactive ion etching (RIE).

本発明者等が実験的に確認したところによれば、n型導電性のm面GaN基板を、酸性のCMPスラリーを用いて、0.5μm/h以下という低いポリッシングレートでポリッシング加工することにより得られる表面(m面)には、低接触抵抗の電極を形成することができる。一方、ポリッシング加工後に更にドライエッチング加工を施したm面GaN基板の表面に形成した電極は、より高い接触抵抗を示す。   As a result of experimental confirmation by the present inventors, an n-type conductive m-plane GaN substrate is polished using an acidic CMP slurry at a polishing rate as low as 0.5 μm / h or less. An electrode having a low contact resistance can be formed on the obtained surface (m-plane). On the other hand, an electrode formed on the surface of an m-plane GaN substrate that has been further subjected to dry etching after polishing exhibits higher contact resistance.

高接触抵抗領域112bは、基板110の裏面へのp側電極パッドE202の正射影の少なくとも一部を含んでいればよいが、好ましくは全部を含むように形成する。この構成によって、基板110およびエピ層120の内部を流れる電流が、p側電極パッドE202とn側電極E100とを最短距離で結ぶ経路(図2(b)中に矢印で示す経路)に集中することが防止される。その結果として、この領域に電流が集中した場合と比べて、活性層122で発生する光がp側電極パッドE202により受ける遮蔽および吸収が低減される。加えて、活性層122を横切って流れる電流の密度がより均一となるので、ドループ現象(GaN系発光ダイオードに特有の、電流密度が高くなるにつれて発光効率が低下する現象)による発光効率低下が抑制される。   The high contact resistance region 112b only needs to include at least a part of the orthogonal projection of the p-side electrode pad E202 on the back surface of the substrate 110, but is preferably formed to include all. With this configuration, the current flowing in the substrate 110 and the epi layer 120 is concentrated on the path connecting the p-side electrode pad E202 and the n-side electrode E100 with the shortest distance (the path indicated by the arrow in FIG. 2B). It is prevented. As a result, the shielding and absorption received by the p-side electrode pad E202 by the light generated in the active layer 122 is reduced as compared with the case where current is concentrated in this region. In addition, since the density of the current flowing across the active layer 122 becomes more uniform, a reduction in light emission efficiency due to the droop phenomenon (a phenomenon in which the light emission efficiency decreases as the current density increases, which is peculiar to a GaN-based light emitting diode) is suppressed. Is done.

(実施形態2)
実施形態2に係るGaN系発光ダイオードの構造を図3に模式的に示す。図3では、実施形態1のGaN系発光ダイオードと共通する構成要素については同一の符号を付している。図3(a)はGaN系発光ダイオード100をエピ層120側から見た平面図であり、図3(b)は図3(a)のX−X線の位置における断面図である。
(Embodiment 2)
The structure of a GaN-based light emitting diode according to Embodiment 2 is schematically shown in FIG. In FIG. 3, the same reference numerals are given to components common to the GaN-based light emitting diode of the first embodiment. FIG. 3A is a plan view of the GaN-based light emitting diode 100 as viewed from the epi layer 120 side, and FIG. 3B is a cross-sectional view taken along the line XX in FIG.

図3に示すGaN系発光ダイオード100では、p側電極パッドE202に4つの補助電極E203が接続されている。したがって、金属ワイヤなどからp側電極パッドE202に供給される電流は、ライン状の補助電極E203によって横方向(エピ層120の厚さ方向に直交する方向)に拡げられたうえ、p側オーミック電極E201に流れることになる。   In the GaN-based light emitting diode 100 shown in FIG. 3, four auxiliary electrodes E203 are connected to the p-side electrode pad E202. Therefore, the current supplied from the metal wire or the like to the p-side electrode pad E202 is expanded in the lateral direction (direction perpendicular to the thickness direction of the epi layer 120) by the line-shaped auxiliary electrode E203, and then the p-side ohmic electrode. It will flow to E201.

基板110の裏面のうち、n側電極E100に覆われた領域には、高接触抵抗領域112bがp側電極パッドE202の正射影の少なくとも一部、好ましくは全部を含むように形成されている。従って、基板110およびエピ層120の内部を流れる電流が、p側電極パッドE202とn側電極E100とを最短距離で結ぶ経路に集中することが防止される。更に、p側電極パッドE202に補助電極E203が接続されているので、エピ層120内を流れる電流はp側電極パッドE202から横方向に十分に離れた領域まで広げられる。   In the region covered with the n-side electrode E100 on the back surface of the substrate 110, the high contact resistance region 112b is formed so as to include at least part, preferably all, of the orthogonal projection of the p-side electrode pad E202. Therefore, it is possible to prevent the current flowing in the substrate 110 and the epi layer 120 from being concentrated on the path connecting the p-side electrode pad E202 and the n-side electrode E100 with the shortest distance. Further, since the auxiliary electrode E203 is connected to the p-side electrode pad E202, the current flowing in the epi layer 120 is spread to a region sufficiently separated from the p-side electrode pad E202 in the lateral direction.

図3のGaN系発光ダイオード100では、補助電極E203の基板110の裏面への正射影が高接触抵抗領域112bに含まれていない。従って、補助電極E203からは直下の方向にも電流が流れるが、補助電極E203はp側電極パッドE202と異なり細長く形成されているので、その直下で起こる発光に及ぼす影響(遮蔽および吸収)は比較的小さい。一実施形態では、補助電極E203の基板110の裏面への正射影の全部または一部を含むように、高接触抵抗領域112bを形成することもできる。   In the GaN-based light emitting diode 100 of FIG. 3, the orthogonal projection of the auxiliary electrode E203 on the back surface of the substrate 110 is not included in the high contact resistance region 112b. Therefore, current flows in the direction immediately below from the auxiliary electrode E203, but the auxiliary electrode E203 is formed to be elongated unlike the p-side electrode pad E202, so the influence (shielding and absorption) on light emission that occurs immediately below the auxiliary electrode E203 is compared. Small. In one embodiment, the high contact resistance region 112b may be formed so as to include all or part of the orthogonal projection of the auxiliary electrode E203 onto the back surface of the substrate 110.

(実施形態3)
実施形態3に係るGaN系発光ダイオードの構造を図4に模式的に示す。図4では、実施形態1のGaN系発光ダイオードと共通する構成要素については同一の符号を付している。図4(a)はGaN系発光ダイオード100をエピ層120側から見た平面図であり、図4(b)は図4(a)のX−X線の位置における断面図である。
(Embodiment 3)
The structure of a GaN-based light emitting diode according to Embodiment 3 is schematically shown in FIG. In FIG. 4, the same reference numerals are given to components common to the GaN-based light emitting diode of Embodiment 1. 4A is a plan view of the GaN-based light emitting diode 100 as viewed from the epi layer 120 side, and FIG. 4B is a cross-sectional view taken along the line XX in FIG.

図4に示すGaN系発光ダイオード100では、エピ層120とp側オーミック電極E201との間の、p側パッド電極E100の直下の位置に、絶縁膜Z100が形成されている。基板110の裏面に設けられた高接触抵抗領域112bと絶縁膜Z100という2つの電流ブロック構造が設けられることにより、基板110およびエピ層120の内部を流れる電流がp側電極パッドE202とn側電極E100とを最短距離で結ぶ経路に集中することが、効果的に防止される。   In the GaN-based light emitting diode 100 shown in FIG. 4, an insulating film Z100 is formed between the epi layer 120 and the p-side ohmic electrode E201, at a position directly below the p-side pad electrode E100. By providing the two current block structures of the high contact resistance region 112b and the insulating film Z100 provided on the back surface of the substrate 110, the current flowing through the substrate 110 and the epi layer 120 is supplied to the p-side electrode pad E202 and the n-side electrode. Concentrating on the route connecting E100 with the shortest distance is effectively prevented.

(実施形態4)
実施形態4に係るGaN系発光ダイオードの構造を図5に模式的に示す。図5では、実施形態1のGaN系発光ダイオードと共通する構成要素については同一の符号を付している。図5(a)はGaN系発光ダイオード100を基板110側から見た平面図であり、図5(b)は図5(a)のX−X線の位置における断面図である。
(Embodiment 4)
The structure of a GaN-based light emitting diode according to Embodiment 4 is schematically shown in FIG. In FIG. 5, the same reference numerals are given to components common to the GaN-based light emitting diode of Embodiment 1. FIG. 5A is a plan view of the GaN-based light emitting diode 100 as viewed from the substrate 110 side, and FIG. 5B is a cross-sectional view taken along the line XX in FIG.

図5に示すGaN系発光ダイオード100では、基板110の裏面に透光性電極であるn側オーミック電極E101が設けられ、エピ層120上にオーミック電極と電極パッドを兼用するp側電極E200が設けられている。n側オーミック電極E101上の一部に形成されたn側電極パッドE102と、p側電極E200とを通してエピ層120に順方向電圧を印加することにより、活性層122で発光が生じる。この光は、n側オーミック電極E101を透過してGaN系発光ダイオードの外部に放出される。また、この光の一部は、基板110の端面およびエピ層120の端面からも放出される。   In the GaN-based light emitting diode 100 shown in FIG. 5, an n-side ohmic electrode E101 that is a translucent electrode is provided on the back surface of the substrate 110, and a p-side electrode E200 that serves both as an ohmic electrode and an electrode pad is provided on the epi layer 120. It has been. By applying a forward voltage to the epi layer 120 through the n-side electrode pad E102 formed on a part of the n-side ohmic electrode E101 and the p-side electrode E200, the active layer 122 emits light. This light passes through the n-side ohmic electrode E101 and is emitted to the outside of the GaN-based light emitting diode. A part of this light is also emitted from the end face of the substrate 110 and the end face of the epi layer 120.

n側オーミック電極E101は、ITOのような透明導電性酸化物(TCO;Transparent Conductive Oxide)を用いて形成される。n側電極パッドE102は金属を用いて形成され、好ましくは積層構造とされる。n側電極パッドE102を積層構造とする場合、n側オーミック電極E201と接する部分はCr、Ti、Ni、Pt、Rhのような、TCOとの密着性に優れた金属で形成し、その他の部分はAu、Al、Cu、Agのような導電性の高い金属を用いて形成する。TCOで形成されるn側オーミック電極E101の厚さは好ましくは0.1μm〜0.5μmであり、金属で形成されるn側電極パッドE102の厚さは好ましくは0.5μm〜5μmである。   The n-side ohmic electrode E101 is formed using a transparent conductive oxide (TCO) such as ITO. The n-side electrode pad E102 is formed using a metal, and preferably has a laminated structure. When the n-side electrode pad E102 has a laminated structure, the portion in contact with the n-side ohmic electrode E201 is formed of a metal having excellent adhesion to TCO, such as Cr, Ti, Ni, Pt, and Rh, and other portions. Is formed using a highly conductive metal such as Au, Al, Cu, or Ag. The thickness of the n-side ohmic electrode E101 formed of TCO is preferably 0.1 μm to 0.5 μm, and the thickness of the n-side electrode pad E102 formed of metal is preferably 0.5 μm to 5 μm.

p側電極E200は好ましくは積層構造とされる。その場合、p型層123と接触する部分はNi、Au、Pt、Pd、Co、ITOのような、p型GaN系半導体とオーミック接触を形成する材料を用いて形成し、その他の部分はAu、Al、Cu、Agのような導電性の高い金属を用いて形成する。p側電極E200は、p型層123の上面の全体を覆うように形成することが好ましい。   The p-side electrode E200 is preferably a laminated structure. In that case, the portion that contacts the p-type layer 123 is formed using a material that forms ohmic contact with the p-type GaN-based semiconductor, such as Ni, Au, Pt, Pd, Co, and ITO, and the other portion is Au. , Al, Cu, and Ag are used to form a highly conductive metal. The p-side electrode E200 is preferably formed so as to cover the entire top surface of the p-type layer 123.

n側オーミック電極E101は基板110の裏面を全面的に覆っている。その基板110の裏面には、n側オーミック電極E101との接触抵抗が相対的に低い低接触抵抗領域112aと、該接触抵抗が相対的に高い高接触抵抗領域112bとが存在している。低接触抵抗領域112aはポリッシング仕上げされた領域であり、高接触抵抗領域112bはドライエッチング仕上げされた領域である。   The n-side ohmic electrode E101 covers the entire back surface of the substrate 110. On the back surface of the substrate 110, there are a low contact resistance region 112a having a relatively low contact resistance with the n-side ohmic electrode E101 and a high contact resistance region 112b having a relatively high contact resistance. The low contact resistance region 112a is a polished region, and the high contact resistance region 112b is a dry etched region.

高接触抵抗領域112bはn側電極パッドE102の直下に設けられる。高接触抵抗領域112bは、基板110の裏面へのn側電極パッドE102の正射影の少なくとも一部を含んでいればよいが、好ましくは全部を含むように形成する。この構成によって、基板110およびエピ層120の内部を流れる電流が、p側電極E200とn側電極パッドE102とを最短距離で結ぶ経路(図6(b)中に矢印で示す経路)に集中することが防止される。その結果として、この領域に電流が集中した場合と比べて、活性層122で発生する光がn側電極パッドE102により受ける遮蔽および吸収が低減される。加えて、活性層122を横切って流れる電流の密度がより均一となるので、ドループ現象(GaN系発光ダイオードに特有の、電流密度が高くなるにつれて発光効率が低下する現象)による発光効率低下が抑制される。   The high contact resistance region 112b is provided immediately below the n-side electrode pad E102. The high contact resistance region 112b only needs to include at least a part of the orthogonal projection of the n-side electrode pad E102 onto the back surface of the substrate 110, but is preferably formed to include all. With this configuration, the current flowing in the substrate 110 and the epi layer 120 is concentrated on a path (path indicated by an arrow in FIG. 6B) connecting the p-side electrode E200 and the n-side electrode pad E102 with the shortest distance. It is prevented. As a result, the shielding and absorption received by the n-side electrode pad E102 by the light generated in the active layer 122 is reduced as compared with the case where current is concentrated in this region. In addition, since the density of the current flowing across the active layer 122 becomes more uniform, a reduction in light emission efficiency due to the droop phenomenon (a phenomenon in which the light emission efficiency decreases as the current density increases, which is peculiar to a GaN-based light emitting diode) is suppressed. Is done.

(実施形態5)
実施形態5に係るGaN系発光ダイオードの構造を図6に模式的に示す。図6では、実施形態1のGaN系発光ダイオードと共通する構成要素については同一の符号を付している。図6(a)はGaN系発光ダイオード100を基板110側から見た平面図であり、図6(b)は図6(a)のX−X線の位置における断面図である。
(Embodiment 5)
The structure of a GaN-based light emitting diode according to Embodiment 5 is schematically shown in FIG. In FIG. 6, the same reference numerals are given to components common to the GaN-based light emitting diode of the first embodiment. 6A is a plan view of the GaN-based light emitting diode 100 as viewed from the substrate 110 side, and FIG. 6B is a cross-sectional view taken along the line XX in FIG. 6A.

図6に示すGaN系発光ダイオード100では、n側電極パッドE102に4つの補助電極E103が接続されている。したがって、金属ワイヤなどからn側電極パッドE102に供給される電流は、ライン状の補助電極E103によって横方向(基板層110の厚さ方向に直交する方向)に拡げられたうえ、n側オーミック電極E101に流れることになる。   In the GaN-based light emitting diode 100 shown in FIG. 6, four auxiliary electrodes E103 are connected to the n-side electrode pad E102. Therefore, the current supplied from the metal wire or the like to the n-side electrode pad E102 is expanded in the lateral direction (direction orthogonal to the thickness direction of the substrate layer 110) by the line-shaped auxiliary electrode E103, and then the n-side ohmic electrode. It will flow to E101.

基板110の裏面のうち、n側オーミック電極E101に覆われた領域には、高接触抵抗領域112bがn側電極パッドE102の正射影の少なくとも一部、好ましくは全部を含むように形成されている。従って、基板110およびエピ層120の内部を流れる電流が、p側電極E200とn側電極パッドE102とを最短距離で結ぶ経路に集中することが防止される。更に、n側電極パッドE102に補助電極E103が接続されているので、エピ層120内を流れる電流はn側電極パッドE102から横方向に十分に離れた領域まで広げられる。   In the region covered with the n-side ohmic electrode E101 on the back surface of the substrate 110, the high contact resistance region 112b is formed so as to include at least a part, preferably all, of the orthogonal projection of the n-side electrode pad E102. . Therefore, it is possible to prevent the current flowing through the substrate 110 and the epi layer 120 from being concentrated on the path connecting the p-side electrode E200 and the n-side electrode pad E102 with the shortest distance. Further, since the auxiliary electrode E103 is connected to the n-side electrode pad E102, the current flowing in the epi layer 120 is spread to a region sufficiently separated from the n-side electrode pad E102 in the lateral direction.

図6のGaN系発光ダイオード100では、補助電極E103の基板110の裏面への正射影が高接触抵抗領域112bに含まれていない。従って、補助電極E103からは直下の方向にも電流が流れるが、補助電極E103はn側電極パッドE202と異なり細長く形成されているので、その直下で起こる発光に及ぼす影響(遮蔽および吸収)は比較的小さい。一実施形態では、補助電極E103の基板110の裏面への正射影の全部または一部を含むように、高接触抵抗領域112bを形成することもできる。   In the GaN-based light emitting diode 100 of FIG. 6, the orthogonal projection of the auxiliary electrode E103 onto the back surface of the substrate 110 is not included in the high contact resistance region 112b. Therefore, current flows also in the direction immediately below from the auxiliary electrode E103, but the auxiliary electrode E103 is formed in an elongated shape unlike the n-side electrode pad E202, so the influence (shielding and absorption) on the light emission that occurs immediately below is compared. Small. In one embodiment, the high contact resistance region 112b may be formed so as to include all or a part of the orthogonal projection of the auxiliary electrode E103 onto the back surface of the substrate 110.

(実施形態6)
実施形態6に係るGaN系発光ダイオードの構造を図7に模式的に示す。図7では、実施形態1のGaN系発光ダイオードと共通する構成要素については同一の符号を付している。図7(a)はGaN系発光ダイオード100を基板110側から見た平面図であり、図7(b)は図7(a)のX−X線の位置における断面図である。
(Embodiment 6)
The structure of a GaN-based light emitting diode according to Embodiment 6 is schematically shown in FIG. In FIG. 7, the same reference numerals are given to components common to the GaN-based light emitting diode of Embodiment 1. FIG. 7A is a plan view of the GaN-based light emitting diode 100 viewed from the substrate 110 side, and FIG. 7B is a cross-sectional view taken along the line XX in FIG.

図7に示すGaN系発光ダイオード100では、n側電極E100はオーミック電極であるn側電極E100が、基板110の裏面に直接形成されている。n側電極E100は、電極パッドを兼用するパッド部E100aと、該パッド部E100aに接続され、十文字パターン(枝分かれした線状パターンともいえる)を呈する補助部E100bとを有している。   In the GaN-based light emitting diode 100 shown in FIG. 7, the n-side electrode E100 is an ohmic electrode, and the n-side electrode E100 is directly formed on the back surface of the substrate 110. The n-side electrode E100 includes a pad portion E100a that also serves as an electrode pad, and an auxiliary portion E100b that is connected to the pad portion E100a and presents a cross pattern (also referred to as a branched linear pattern).

n側電極E100は、好ましくは、基板110と接触する部分をAl、Ti、Cr、V、W、ITOのような、n型GaN系半導体とオーミック接触を形成する材料を用いて形成し、その他部分をAu、Al、Cu、Agのような、導電性の高い金属を用いて形成する。   The n-side electrode E100 is preferably formed by using a material that forms ohmic contact with an n-type GaN-based semiconductor, such as Al, Ti, Cr, V, W, ITO, etc. The portion is formed using a highly conductive metal such as Au, Al, Cu, or Ag.

基板110の裏面のうち、n側電極E100に覆われた領域には、高接触抵抗領域112bがn側電極のパッド部E100aの正射影の少なくとも一部、好ましくは全部を含むように形成されている。従って、n側電極E100から基板110に注入されるキャリア(電子)は、パッド部E100aから直接ではなく、補助部E100bによって横方向に拡げられたうえで基板110に注入される。従って、高接触抵抗領域112bを設けない場合に比べて、エピ層120内の発光構造を流れる電流の密度が均一となる。なお、補助部E100bからは直下の方向にも電流が流れるが、補助部E100bはパッド部E100aと異なり細長く形成されているので、その直下で起こる発光に及ぼす影響(遮蔽および吸収)は小さい。   In the region covered with the n-side electrode E100 in the back surface of the substrate 110, the high contact resistance region 112b is formed so as to include at least part, preferably all, of the orthogonal projection of the pad portion E100a of the n-side electrode. Yes. Accordingly, carriers (electrons) injected from the n-side electrode E100 into the substrate 110 are not directly from the pad portion E100a but are expanded in the lateral direction by the auxiliary portion E100b and then injected into the substrate 110. Therefore, the density of the current flowing through the light emitting structure in the epi layer 120 becomes uniform as compared with the case where the high contact resistance region 112b is not provided. Current flows from the auxiliary portion E100b in the direction immediately below, but the auxiliary portion E100b is formed to be elongated unlike the pad portion E100a, so that the influence (shielding and absorption) on the light emission that occurs immediately below the auxiliary portion E100b is small.

(実験結果)
本発明者によるGaN系発光ダイオード(以下では単に「LED」ともいう)の試作および評価の結果を以下に記す。
1.試作したLEDの基本構造
図1に、試作したLEDの基本構造を模式的に示す。図1(a)は上面図、図1(b)は図1(a)のX−X線の位置における断面図である。図1(a)に示すように、LED1の平面形状は矩形であり、サイズは350μm×340μmである。
(Experimental result)
The results of trial manufacture and evaluation of a GaN-based light emitting diode (hereinafter also simply referred to as “LED”) by the present inventor will be described below.
1. Basic Structure of Prototype LED FIG. 1 schematically shows the basic structure of a prototype LED. 1A is a top view, and FIG. 1B is a cross-sectional view taken along the line XX in FIG. 1A. As shown to Fig.1 (a), the planar shape of LED1 is a rectangle, and a size is 350 micrometers x 340 micrometers.

図1(b)に示すように、LED1は、基板10の上にGaN系半導体からなる半導体積層体20を有している。基板10はm面GaN基板であり、半導体積層体20は該基板10のおもて面11上に配置されている。半導体積層体20は基板10側から順に、第1のアンドープGaN層21、Siドープされたn型GaNコンタクト層22、第2のアンドープGaN層23、Siドープされたn型GaNクラッド層24、MQW活性層25、Mgドープされたp型Al0.1Ga0.9Nクラッド層26、Mgドープされたp型Al0.03Ga0.97Nコンタクト層27を有している。 As shown in FIG. 1B, the LED 1 has a semiconductor stacked body 20 made of a GaN-based semiconductor on a substrate 10. The substrate 10 is an m-plane GaN substrate, and the semiconductor stacked body 20 is disposed on the front surface 11 of the substrate 10. The semiconductor stacked body 20 includes, in order from the substrate 10 side, a first undoped GaN layer 21, a Si-doped n-type GaN contact layer 22, a second undoped GaN layer 23, a Si-doped n-type GaN cladding layer 24, an MQW. An active layer 25, a Mg-doped p-type Al 0.1 Ga 0.9 N clad layer 26, and an Mg-doped p-type Al 0.03 Ga 0.97 N contact layer 27 are provided.

MQW活性層25は、交互に積層されたアンドープIn0.04Ga0.96Nバリア層とアンドープIn0.16Ga0.84Nウェル層とを有している。アンドープInGaNバリア層の数は4層、アンドープInGaNウェル層の数は3層であり、ゆえに、MQW活性層25の最下層と最上層はいずれもバリア層である。ウェル層の組成は発光ピーク波長が445〜465nmの範囲内に入るように調整されたものである。 The MQW active layer 25 has undoped In 0.04 Ga 0.96 N barrier layers and undoped In 0.16 Ga 0.84 N well layers that are alternately stacked. The number of undoped InGaN barrier layers is four, and the number of undoped InGaN well layers is three. Therefore, the lowermost layer and the uppermost layer of the MQW active layer 25 are both barrier layers. The composition of the well layer is adjusted so that the emission peak wavelength falls within the range of 445 to 465 nm.

LED1は2つのn側電極と1つのp側電極を有している。n側電極のひとつは第1のn側メタルパッドE11であり、基板10の裏面12全体を覆うように設けられている。もうひとつは第2のn側メタルパッドE12であり、半導体積層体20を一部除去することにより露出したn型GaNコンタクト層22の表面上に形成されている。第1のn側メタルパッドE11と第2のn側メタルパッドE12は、どちらもオーミック電極を兼用している。p側電極を構成するのは、p型AlGaNコンタクト層27の上面に形成されたオーミック性の透光性電極E21と、該透光性電極E21上の一部に形成されたp側メタルパッドE22である。MQW活性層25への電流印加は、第1のn側メタルパッドE11とp側メタルパッドE22を通して行うこともできるし、第2のn側メタルパッドE12とp側メタルパッドE22を通して行うこともできる。   LED1 has two n-side electrodes and one p-side electrode. One of the n-side electrodes is a first n-side metal pad E11, which is provided so as to cover the entire back surface 12 of the substrate 10. The other is the second n-side metal pad E12, which is formed on the surface of the n-type GaN contact layer 22 exposed by partially removing the semiconductor stacked body 20. Both the first n-side metal pad E11 and the second n-side metal pad E12 also serve as ohmic electrodes. The p-side electrode is composed of an ohmic translucent electrode E21 formed on the upper surface of the p-type AlGaN contact layer 27 and a p-side metal pad E22 formed on a part of the translucent electrode E21. It is. The current application to the MQW active layer 25 can be performed through the first n-side metal pad E11 and the p-side metal pad E22, or can be performed through the second n-side metal pad E12 and the p-side metal pad E22. .

第1のn側メタルパッドE11は多層膜であり、基板10側から順にTiW層、Au層、Pt層、Au層、Pt層、Au層、Pt層、Au層を有している。第2のn側メタルパッドE12も同様の積層構造を備える多層膜であり、n型GaNコンタクト層22側から順にTiW層、Au層、Pt層、Au層、Pt層、Au層、Pt層、Au層を有している。透光性電極E21はITO(インジウム錫酸化物)膜である。p側メタルパッドE12は第1のn側メタルパッドE11および第2のn側メタルパッドE12と同様の積層構造を備える多層膜であり、透光性電極E21側から順にTiW層、Au層、Pt層、Au層、Pt層、Au層、Pt層、Au層を有している。
2.LEDの試作
LED1を次の手順により作製した。
2−1.エピタキシャル成長
サイズが7mm(c軸方向)×15mm(a軸方向)×330μm(厚さ)、おもて面(半導体積層体を設ける側の主面)のオフ角が0±0.5°の範囲内で、n型不純物としてSiが添加されたn型導電性のm面GaN基板を準備した。ホール測定により調べた該m面GaN基板のキャリア濃度は1.3×1017cm−3であった。
The first n-side metal pad E11 is a multilayer film, and includes a TiW layer, an Au layer, a Pt layer, an Au layer, a Pt layer, an Au layer, a Pt layer, and an Au layer in order from the substrate 10 side. The second n-side metal pad E12 is also a multilayer film having a similar laminated structure, and in order from the n-type GaN contact layer 22 side, a TiW layer, an Au layer, a Pt layer, an Au layer, a Pt layer, an Au layer, a Pt layer, It has an Au layer. The translucent electrode E21 is an ITO (indium tin oxide) film. The p-side metal pad E12 is a multilayer film having a laminated structure similar to that of the first n-side metal pad E11 and the second n-side metal pad E12, and sequentially includes a TiW layer, an Au layer, and Pt from the translucent electrode E21 side. A layer, an Au layer, a Pt layer, an Au layer, a Pt layer, and an Au layer.
2. LED Trial Production LED1 was produced by the following procedure.
2-1. Epitaxial growth Size is 7 mm (c-axis direction) x 15 mm (a-axis direction) x 330 μm (thickness), and the off-angle of the front surface (main surface on which the semiconductor laminate is provided) is 0 ± 0.5 ° The n-type conductive m-plane GaN substrate to which Si was added as an n-type impurity was prepared. The carrier concentration of the m-plane GaN substrate examined by hole measurement was 1.3 × 10 17 cm −3 .

このm面GaN基板のおもて面上に、常圧MOVPE法を用いて複数のGaN系半導体層をエピタキシャル成長させて半導体積層体を形成した。III族原料にはTMG(トリメチルガリウム)、TMI(トリメチルインジウム)およびTMA(トリメチルアルミニウム)、V族原料にはアンモニア、Si原料にはシラン、Mg原料にはビスエチルシクロペンタジエニルマグネシウム((EtCp)Mg)を用いた。 A plurality of GaN-based semiconductor layers were epitaxially grown on the front surface of the m-plane GaN substrate using the atmospheric pressure MOVPE method to form a semiconductor laminate. TMG (trimethylgallium), TMI (trimethylindium) and TMA (trimethylaluminum) for Group III materials, ammonia for Group V materials, silane for Si materials, bisethylcyclopentadienylmagnesium ((EtCp) for Mg materials ) 2 Mg) was used.

各層の成長温度および膜厚を表1に示す。   Table 1 shows the growth temperature and film thickness of each layer.

n型GaNコンタクト層、n型GaNクラッド層、p型AlGaNクラッド層およびp型AlGaNコンタクト層に添加した不純物の濃度は表2に示す通りである。   Table 2 shows the concentration of impurities added to the n-type GaN contact layer, n-type GaN clad layer, p-type AlGaN clad layer, and p-type AlGaN contact layer.

p型AlGaNクラッド層およびp型AlGaNコンタクト層に添加したMgの活性化は、p型AlGaNコンタクト層を所定時間成長させた後、MOVPE装置の成長炉内で基板温度が室温まで降下する間に、該成長炉内に流す窒素ガスおよびアンモニアガスの流量を制御する方法を用いて行った。
2−2.p側電極および第2のn側メタルパッドの形成
上記エピタキシャル成長により形成した半導体積層体の表面(p型AlGaNコンタクト層の表面)に、電子ビーム蒸着法によりITO膜を210nmの厚さに形成した。続いて、フォトリソグラフィとエッチングの技法を用いて、このITO膜を所定の形状にパターニングして、透光性電極を形成した。パターニング後、反応性イオンエッチング(RIE)加工により半導体積層体の一部を除去して、第2のn側メタルパッドを形成すべき部位にn型GaNコンタクト層を露出させるとともに、メサ形成を行った。RIE加工においては、エッチングガスとしてClを用い、アンテナ/バイアスを100W/20W、チャンバー内圧力を0.5Paと設定した。
The activation of Mg added to the p-type AlGaN cladding layer and the p-type AlGaN contact layer is performed while the p-type AlGaN contact layer is grown for a predetermined time and then the substrate temperature is lowered to room temperature in the growth furnace of the MOVPE apparatus. This was carried out using a method for controlling the flow rates of nitrogen gas and ammonia gas flowing into the growth furnace.
2-2. Formation of p-side electrode and second n-side metal pad An ITO film having a thickness of 210 nm was formed on the surface of the semiconductor laminate formed by the epitaxial growth (surface of the p-type AlGaN contact layer) by electron beam evaporation. Subsequently, the ITO film was patterned into a predetermined shape using photolithography and etching techniques to form a translucent electrode. After patterning, a part of the semiconductor stacked body is removed by reactive ion etching (RIE) processing to expose the n-type GaN contact layer at the site where the second n-side metal pad is to be formed, and perform mesa formation. It was. In RIE processing, Cl 2 was used as an etching gas, the antenna / bias was set to 100 W / 20 W, and the pressure in the chamber was set to 0.5 Pa.

RIE加工に続いて、上記作製したITO膜に対し、大気雰囲気中、520℃で20分間の熱処理を施した。更に続けて、RTA(Rapid Thermal Annealing)装置を用いて、このITO膜に対し、窒素ガス雰囲気中、500℃で1分間の熱処理を施した。   Subsequent to the RIE process, the produced ITO film was heat-treated at 520 ° C. for 20 minutes in the air atmosphere. Further, using an RTA (Rapid Thermal Annealing) apparatus, this ITO film was heat-treated at 500 ° C. for 1 minute in a nitrogen gas atmosphere.

ITO膜の熱処理後、リフトオフ法を用いて、第2のn側メタルパッドとp側メタルパッドを同時に所定のパターンに形成した。第2のn側メタルパッドとp側メタルパッドを構成するメタル多層膜に含まれる全ての層(TiW層、Au層およびPt層)は、スパッタリング法で形成した。TiW膜を形成する際は、ターゲットにTi含有量が10wt%のTi−Wターゲット、スパッタガスにAr(アルゴン)を使用し、スパッタ条件はRF電力800W、Ar流量50sccm、スパッタガス圧2.2×10−1Paとした。最下層であるTiW層とその直上に積層するAu層の厚さは108nmとし、それ以外のPt層およびAu層の厚さはいずれも89nmとした。 After the heat treatment of the ITO film, a second n-side metal pad and a p-side metal pad were simultaneously formed in a predetermined pattern using a lift-off method. All layers (TiW layer, Au layer, and Pt layer) included in the metal multilayer film constituting the second n-side metal pad and the p-side metal pad were formed by sputtering. When forming a TiW film, a Ti-W target having a Ti content of 10 wt% is used as a target, Ar (argon) is used as a sputtering gas, sputtering conditions are RF power 800 W, Ar flow rate 50 sccm, sputtering gas pressure 2.2. × 10 −1 Pa. The thickness of the lowermost TiW layer and the Au layer laminated immediately above it was 108 nm, and the thicknesses of the other Pt layers and Au layers were all 89 nm.

第2のn側メタルパッドとp側メタルパッドを形成した後、露出した半導体積層体の表面および透光性電極の表面に、SiOからなるパッシベーション膜を230nmの厚さに形成した。
2−3.m面GaN基板の裏面の加工
上記パッシベーション膜の形成後、m面GaN基板の裏面に対し、以下に加工a〜加工dとして記す4通りの異なる加工を行った。
After forming the second n-side metal pad and the p-side metal pad, a passivation film made of SiO 2 was formed to a thickness of 230 nm on the exposed surface of the semiconductor stacked body and the surface of the translucent electrode.
2-3. Processing of Back Surface of m-plane GaN Substrate After the formation of the passivation film, four different processes described below as processing a to processing d were performed on the back surface of the m-plane GaN substrate.

加工a:m面GaN基板の裏面にラッピングおよびポリッシングをこの順に施すことにより、該基板の厚さを200μmに減じた。   Process a: The thickness of the substrate was reduced to 200 μm by lapping and polishing the back surface of the m-plane GaN substrate in this order.

ラッピング工程では、定法に従い、使用するダイヤモンド砥粒の粒径を段階的に小さくしていった。   In the lapping process, the grain size of the diamond abrasive used was gradually reduced in accordance with a conventional method.

ポリッシング工程では、酸性コロイダルシリカ(粒径70〜100nm)に酸を添加してpHを2未満に調整したCMPスラリーを用い、ポリッシングレートが0.5μm/hとなるように荷重を調整し、ポリッシング加工時間は約14時間とした。この条件でポリッシュされたm面GaN基板の表面は、AFM(例えばDIGITAL INSTRUMENTS社製 DIMENSION 5000)を用いて測定される10μm角の範囲の算術平均粗さRaが0.1nm以下となる。   In the polishing step, a CMP slurry in which acid is added to acidic colloidal silica (particle size 70-100 nm) and the pH is adjusted to less than 2 is used, and the load is adjusted so that the polishing rate is 0.5 μm / h. The processing time was about 14 hours. The surface of the m-plane GaN substrate polished under these conditions has an arithmetic average roughness Ra in the range of 10 μm square measured using AFM (for example, DIMENSION 5000 manufactured by DIGITAL INSTRUMENTS) of 0.1 nm or less.

ポリッシングされた面(m面GaN基板の裏面)は水で洗った後、更に室温のIPAおよびアセトンを用いて洗浄し、乾燥後に5分間の紫外線オゾン洗浄(110℃、酸素流量5L/分)を施した。   The polished surface (the back surface of the m-plane GaN substrate) is washed with water, further washed with IPA and acetone at room temperature, and then dried with ultraviolet ozone cleaning (110 ° C., oxygen flow rate 5 L / min) for 5 minutes. gave.

加工b:加工aを行った後、更に、RIEによってm面GaN基板の裏面から表層部分を削り取った。RIE条件は上記2−2.で半導体積層体に対してRIE加工を施したときの条件と同じとし、エッチング深さが0.1μmとなるよう、エッチング時間を60秒に設定した。RIE加工後の表面の粗さを触針式段差計(株式会社小坂研究所製ET3000)で測定したところ、算術平均粗さRaは0.02μm、最大高さRzは0.04μmであった。   Process b: After process a, the surface layer portion was further removed from the back surface of the m-plane GaN substrate by RIE. The RIE condition is the above 2-2. The etching time was set to 60 seconds so that the etching depth was 0.1 μm under the same conditions as when the RIE processing was performed on the semiconductor laminate. When the roughness of the surface after RIE processing was measured with a stylus type step gauge (ET3000 manufactured by Kosaka Laboratory Ltd.), the arithmetic average roughness Ra was 0.02 μm, and the maximum height Rz was 0.04 μm.

加工c:加工aを行った後、更に、RIEによってm面GaN基板の裏面から表層部分を削り取った。RIE条件は上記2−2.で半導体積層体に対してRIE加工を施したときの条件と同じとし、エッチング深さが1.0μmとなるよう、エッチング時間を610秒に設定した。RIE加工後の表面の粗さを触針式段差計で測定したところ、算術平均粗さRaは0.06μm、最大高さRzは0.55μmであった。   Processing c: After processing a, the surface layer portion was further scraped off from the back surface of the m-plane GaN substrate by RIE. The RIE condition is the above 2-2. The etching time was set to 610 seconds so that the etching depth was 1.0 μm under the same conditions as when the semiconductor laminate was subjected to RIE processing. When the surface roughness after RIE processing was measured with a stylus profilometer, the arithmetic average roughness Ra was 0.06 μm, and the maximum height Rz was 0.55 μm.

加工d:加工aを行った後、更に、RIEによってm面GaN基板の裏面から表層部分を削り取った。RIE条件は上記2−2.で半導体積層体に対してRIE加工を施したときの条件と同じとし、エッチング深さが2.0μmとなるよう、エッチング時間を1220秒に設定した。RIE加工後の表面の粗さを触針式段差計で測定したところ、算術平均粗さRaは0.07〜0.12μm、最大高さRzは1.30μmであった。
2−4.第1のn側メタルパッドの形成
上記加工a〜dのいずれかを行ったm面GaN基板の裏面に、第1のn側メタルパッドとなるメタル多層膜を形成した。このメタル多層膜に含まれる全ての層(TiW層、Au層およびPt層)は、スパッタリング法で形成した。TiW膜を形成する際は、ターゲットにTi含有量が10wt%のTi−Wターゲット、スパッタガスにAr(アルゴン)を使用し、スパッタ条件はRF電力800W、Ar流量50sccm、スパッタガス圧2.2×10−1Paとした。最下層であるTiW層とその直上に積層するAu層の厚さは108nmとし、それ以外のPt層およびAu層の厚さはいずれも89nmとした。
Processing d: After processing a, the surface layer portion was further scraped off from the back surface of the m-plane GaN substrate by RIE. The RIE condition is the above 2-2. The etching time was set to 1220 seconds so that the etching conditions were the same as those when the RIE processing was performed on the semiconductor laminate. When the surface roughness after RIE processing was measured with a stylus profilometer, the arithmetic average roughness Ra was 0.07 to 0.12 μm, and the maximum height Rz was 1.30 μm.
2-4. Formation of first n-side metal pad A metal multilayer film serving as a first n-side metal pad was formed on the back surface of the m-plane GaN substrate subjected to any of the above processes a to d. All layers (TiW layer, Au layer, and Pt layer) included in this metal multilayer film were formed by sputtering. When forming a TiW film, a Ti-W target having a Ti content of 10 wt% is used as a target, Ar (argon) is used as a sputtering gas, sputtering conditions are RF power 800 W, Ar flow rate 50 sccm, sputtering gas pressure 2.2. × 10 −1 Pa. The thickness of the lowermost TiW layer and the Au layer laminated immediately above it was 108 nm, and the thicknesses of the other Pt layers and Au layers were all 89 nm.

上記メタル多層膜の形成後、スクライブおよびブレーキングを行うことによりウェハを分断し、LED素子をチップにした。上記メタル多層膜はこの工程でGaN基板と共に分断した。従って、第1のn側メタルパッドの平面形状はm面GaN基板の裏面の形状と同じとなった。また、第1のn側メタルパッドのサイズはチップサイズと略同じ350μm×340μmとなった。
2−5.順方向電圧の評価
上記手順にて得たLEDチップに対して、第1のn側メタルパッドとp側メタルパッドを通して電流を印加したときの順方向電圧(Vf)と、第2のn側メタルパッドとp側メタルパッドを通して電流を印加したときの順方向電圧(Vf)を比較した。印加電流はパルス幅1msec、パルス周期100msecのパルス電流とし、電流値は20mAおよび60mAの2通りとした。結果を表3に示す。
After the metal multilayer film was formed, the wafer was divided by scribing and breaking to form LED elements as chips. The metal multilayer film was cut together with the GaN substrate in this step. Therefore, the planar shape of the first n-side metal pad is the same as the shape of the back surface of the m-plane GaN substrate. The size of the first n-side metal pad was 350 μm × 340 μm, which was substantially the same as the chip size.
2-5. Evaluation of forward voltage Forward voltage (Vf 1 ) when current is applied through the first n-side metal pad and p-side metal pad to the LED chip obtained by the above procedure, and the second n-side The forward voltage (Vf 2 ) when current was applied through the metal pad and the p-side metal pad was compared. The applied current was a pulse current having a pulse width of 1 msec and a pulse period of 100 msec, and the current value was 20 mA and 60 mA. The results are shown in Table 3.

100 GaN系発光ダイオード
110 基板
112a 低接触抵抗領域
112b 高接触抵抗領域
120 エピ層
121 n型層
122 活性層
123 p型層
E100 n側電極
E101 n側オーミック電極
E102 n側電極パッド
E103 補助電極
E200 p側電極
E201 p側オーミック電極
E202 p側電極パッド
E203 補助電極
100 GaN-based light emitting diode 110 substrate 112a low contact resistance region 112b high contact resistance region 120 epi layer 121 n type layer 122 active layer 123 p type layer E100 n side electrode E101 n side ohmic electrode E102 n side electrode pad E103 auxiliary electrode E200 p Side electrode E201 p side ohmic electrode E202 p side electrode pad E203 Auxiliary electrode

Claims (7)

n型導電性のm面GaN基板である基板と、該基板上にエピタキシャル成長したGaN系半導体からなりpn接合型の発光構造を含むエピ層と、該基板の裏面に形成されたn側電極と、該エピ層の上面に形成された透光性のp側オーミック電極と、該p側オーミック電極上の一部に形成されたp側電極パッドとを有し、
前記基板の裏面のうち前記n側電極に覆われた領域には、ポリッシング仕上げされた領域である低接触抵抗領域と、ドライエッチング仕上げされた領域である高接触抵抗領域とが含まれ、
前記基板の裏面への前記p側電極パッドの正射影の全部または一部が前記高接触抵抗領域に含まれる、GaN系発光ダイオード。
a substrate which is an n-type conductive m-plane GaN substrate, an epi layer comprising a pn-junction light emitting structure epitaxially grown on the substrate, an n-side electrode formed on the back surface of the substrate, A translucent p-side ohmic electrode formed on the upper surface of the epi layer, and a p-side electrode pad formed on a part of the p-side ohmic electrode;
Of the back surface of the substrate, the region covered with the n-side electrode includes a low contact resistance region that is a polished region and a high contact resistance region that is a dry-etched region,
A GaN-based light emitting diode, wherein all or part of the orthogonal projection of the p-side electrode pad on the back surface of the substrate is included in the high contact resistance region.
前記p側オーミック電極上に、前記p側電極パッドに接続された補助電極が形成されており、前記基板の裏面への前記補助電極の正射影の全部または一部が前記高接触抵抗領域に含まれない、請求項1に記載のGaN系発光ダイオード。 An auxiliary electrode connected to the p-side electrode pad is formed on the p-side ohmic electrode, and all or part of the orthogonal projection of the auxiliary electrode on the back surface of the substrate is included in the high contact resistance region. The GaN-based light emitting diode according to claim 1, wherein n型導電性のm面GaN基板である基板と、該基板上にエピタキシャル成長したGaN系半導体からなりpn接合型の発光構造を含むエピ層と、該基板の裏面に形成された透光性のn側オーミック電極と、該n側オーミック電極上の一部に形成されたn側電極パッドと、該エピ層の上面に形成されたp側電極とを有し、
前記基板の裏面のうち前記n側オーミック電極に覆われた領域には、ポリッシング仕上げされた領域である低接触抵抗領域と、ドライエッチング仕上げされた領域である高接触抵抗領域とが含まれ、
前記基板の裏面への前記n側電極パッドの正射影の全部または一部が前記高接触抵抗領域に含まれる、GaN系発光ダイオード。
a substrate which is an n-type conductive m-plane GaN substrate, an epi layer made of a GaN-based semiconductor epitaxially grown on the substrate and including a pn-junction light-emitting structure, and a translucent n formed on the back surface of the substrate A side ohmic electrode, an n-side electrode pad formed on a part of the n-side ohmic electrode, and a p-side electrode formed on the upper surface of the epi layer,
Of the back surface of the substrate, the region covered with the n-side ohmic electrode includes a low contact resistance region that is a polished region and a high contact resistance region that is a dry etched region,
A GaN-based light emitting diode, wherein all or part of an orthogonal projection of the n-side electrode pad on the back surface of the substrate is included in the high contact resistance region.
前記n側オーミック電極上に、前記n側電極パッドに接続された補助電極が形成されており、前記基板の裏面への前記補助電極の正射影の全部または一部が前記高接触抵抗領域に含まれない、請求項3に記載のGaN系発光ダイオード。 An auxiliary electrode connected to the n-side electrode pad is formed on the n-side ohmic electrode, and all or part of the orthogonal projection of the auxiliary electrode on the back surface of the substrate is included in the high contact resistance region. The GaN-based light emitting diode according to claim 3, wherein n型導電性のm面GaN基板である基板と、該基板上にエピタキシャル成長したGaN系半導体からなりpn接合型の発光構造を含むエピ層と、該基板の裏面に部分的に形成されたn側電極と、該エピ層の上面に形成されたp側電極とを有し、
前記n側電極は、パッド部と、該パッド部に接続された補助部とを有し、
基板の裏面のうち前記n側電極に覆われた領域には、ポリッシング仕上げされた領域である低接触抵抗領域と、ドライエッチング仕上げされた領域である高接触抵抗領域とが含まれ、
前記基板の裏面への前記パッド部の正射影の全部または一部が前記高接触抵抗領域に含まれる、GaN系発光ダイオード。
a substrate which is an n-type conductive m-plane GaN substrate, an epi layer made of a GaN-based semiconductor epitaxially grown on the substrate and including a pn junction type light emitting structure, and an n-side partially formed on the back surface of the substrate An electrode and a p-side electrode formed on the upper surface of the epi layer,
The n-side electrode has a pad part and an auxiliary part connected to the pad part,
Of the back surface of the substrate, the region covered with the n-side electrode includes a low contact resistance region that is a polished region and a high contact resistance region that is a dry etched region,
A GaN-based light emitting diode, wherein all or part of the orthogonal projection of the pad portion on the back surface of the substrate is included in the high contact resistance region.
前記基板の裏面への前記補助部の正射影の全部または一部が前記高接触抵抗領域に含まれない、請求項5に記載のGaN系発光ダイオード。 The GaN-based light emitting diode according to claim 5, wherein all or a part of the orthogonal projection of the auxiliary portion on the back surface of the substrate is not included in the high contact resistance region. 前記基板のキャリア濃度が1017cm−3である、請求項1〜6のいずれか一項に記載のGaN系発光ダイオード。 The GaN-based light emitting diode according to claim 1, wherein the substrate has a carrier concentration of 10 17 cm −3 .
JP2011211577A 2011-09-12 2011-09-27 GaN-BASED LIGHT-EMITTING DIODE Withdrawn JP2013074071A (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2011211577A JP2013074071A (en) 2011-09-27 2011-09-27 GaN-BASED LIGHT-EMITTING DIODE
KR1020137012072A KR20140048071A (en) 2011-09-12 2012-09-07 Light-emitting diode element
PCT/JP2012/072922 WO2013039003A1 (en) 2011-09-12 2012-09-07 Light-emitting diode element
KR1020137010221A KR101433548B1 (en) 2011-09-12 2012-09-07 Light-emitting diode element
US13/841,751 US9006792B2 (en) 2011-09-12 2013-03-15 Light emitting diode element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011211577A JP2013074071A (en) 2011-09-27 2011-09-27 GaN-BASED LIGHT-EMITTING DIODE

Publications (1)

Publication Number Publication Date
JP2013074071A true JP2013074071A (en) 2013-04-22

Family

ID=48478324

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011211577A Withdrawn JP2013074071A (en) 2011-09-12 2011-09-27 GaN-BASED LIGHT-EMITTING DIODE

Country Status (1)

Country Link
JP (1) JP2013074071A (en)

Similar Documents

Publication Publication Date Title
WO2013039003A1 (en) Light-emitting diode element
JP4637781B2 (en) GaN-based semiconductor light emitting device manufacturing method
JP5653327B2 (en) Semiconductor light emitting device, wafer, method for manufacturing semiconductor light emitting device, and method for manufacturing wafer
JP4942996B2 (en) Light emitting diode
WO2007069590A1 (en) Gallium nitride compound semiconductor light-emitting device and method for manufacturing same
JP2013065632A (en) Semiconductor element, wafer, method of manufacturing semiconductor element, and method of manufacturing wafer
KR100926319B1 (en) Light emitting diode device having advanced light extraction efficiency and preparation method thereof
JP2004079972A (en) Surface-emitting type light emitting element
KR20080033545A (en) Gallium nitride-based compound semiconductor light-emitting device and production method thereof
JP2007242645A (en) Nitride semiconductor light emitting element and its manufacturing method
JP2005268581A (en) Gallium nitride family compound semiconductor light emitting device
JP2021097148A (en) Semiconductor light-emitting element
JP2019079982A (en) Method for manufacturing semiconductor light-emitting device
JP2013239471A (en) Method of manufacturing light-emitting diode element
US20050079642A1 (en) Manufacturing method of nitride semiconductor device
JP5646545B2 (en) Semiconductor light emitting device and manufacturing method thereof
JP2013084750A (en) Method of manufacturing gan-based light-emitting diode
JP2014053614A (en) Light emitting diode element
JP5398937B1 (en) Nitride semiconductor light emitting chip, nitride semiconductor light emitting device, and method of manufacturing nitride semiconductor chip
JP5163970B1 (en) Light emitting diode element
JP6689244B2 (en) Method for manufacturing semiconductor light emitting device
KR101124470B1 (en) Semiconductor light emitting device
JP2013074071A (en) GaN-BASED LIGHT-EMITTING DIODE
JP5234220B1 (en) Light emitting diode element
JP5234218B1 (en) Light emitting diode element

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20141202