JP2013062345A

JP2013062345A - 発光素子およびフォトカプラ

Info

Publication number: JP2013062345A
Application number: JP2011199239A
Authority: JP
Inventors: Tadashi Komatsubara; 正小松原
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2011-09-13
Filing date: 2011-09-13
Publication date: 2013-04-04

Abstract

【課題】実施形態は、光出力の駆動電流に対する線形性を向上させた発光素子を提供する。
【解決手段】実施形態は、ＧａＡｓ系化合物半導体を材料とし発光波長のピークが９５０ｎｍ〜９８０ｎｍの範囲にある発光素子であって、第１導電形の第１半導体層と、前記第１半導体層の上に設けられた第２導電形の第２半導体層と、を備える。さらに、前記第２半導体層の上に設けられた第１電極と、前記第１半導体層に電気的に接続された第２電極と、を備える。そして、前記第２半導体層の平面視におけるチップ面積が、０．１５ｍｍ×０.１５ｍｍ以下である。
【選択図】図１

Description

本発明の実施形態は、発光素子およびフォトカプラに関する。

半導体を材料とする発光素子は、小型で長寿命の光源として広く用いられている。そして、その多様な用途ごとに、様々な特性の改善が進められている。例えば、発光素子と受光素子とを備え、光絶縁回路を構成するフォトカプラでは、発光素子の駆動電流を下げて消費電力を低減することが求められている。

しかしながら、駆動電流が小さい領域では、光出力の非線形性により駆動電流の低減量に比して光出力の低下が大きくなる。このため、発光素子を内蔵する装置が動作不良を起こすことがある。そこで、光出力の駆動電流に対する線形性を向上させた発光素子が求められている。

特開平２−２５１１８０号公報

実施形態は、光出力の駆動電流に対する線形性を向上させた発光素子を提供する。

実施形態は、ＧａＡｓ系化合物半導体を材料とし発光波長のピークが９５０ｎｍ〜９８０ｎｍの範囲にある発光素子であって、第１導電形の第１半導体層と、前記第１半導体層の上に設けられた第２導電形の第２半導体層と、を備える。さらに、前記第２半導体層の上に設けられた第１電極と、前記第１半導体層に電気的に接続された第２電極と、を備える。そして、前記第２半導体層の平面視におけるチップ面積が、１５０μｍ×１５０μｍ以下である。

第１の実施形態に係る発光素子を示す模式図である。第１の実施形態に係る発光素子の製造過程を示す模式図である。発光素子のピーク発光波長と、成長原料に添加する不純物の量と、の関係を示すグラフである。発光素子の光出力と駆動電流との間の線形性を示すグラフであり、ピーク発光波長の異なる２つの発光素子の特性を示す。発光素子の光出力と駆動電流との間の線形性を示すグラフであり、チップサイズの異なる２つの発光素子の特性を示す。発光素子の光出力の線形性とチップサイズとの間の関係を示すグラフであり、ピーク発光波長の異なる発光素子の特性を示す。第１の実施形態の変形例に係る発光素子を示す模式図である。第２の実施形態に係るフォトカプラを例示する模式図である。発光素子の電流−光出力特性を模式的に例示するグラフである。

以下、実施の形態について図面を参照しながら説明する。なお、図面中の同一部分には同一番号を付してその詳しい説明は適宜省略し、異なる部分について説明する。以下の実施形態では、第１導電形をｎ形、第２導電形をｐ形として説明するが、第１導電形をｐ形、第２導電形をｎ形としても良い。

［第１実施形態］
図１は、第１の実施形態に係る発光素子１０を示す模式図である。図１（ａ）は、発光素子１０のチップ面を示す平面図であり、図２（ｂ）は、図１（ａ）に示すＩｂ−Ｉｂ断面を示す模式図である。
発光素子１０は、例えば、ＧａＡｓ系化合物半導体を材料とする発光波長のピーク（ピーク発光波長）が９５０ｎｍ〜９８０ｎｍの範囲にあるＬＥＤ（Light Emitting Diode）である。図１（ａ）に示すように、発光素子１０は、方形のチップ形状を有し、その中央に第１電極であるｐ電極２を備える。発光素子１０のチップサイズＷ_１×Ｗ_２は、任意に設けることができ、例えば、Ｗ_１＝Ｗ_２＝０．１５ｍｍの正方形とする。

図２（ｂ）に示すように、発光素子１０は、ｎ形ＧａＡｓ基板３の上に設けられたｎ形ＧａＡｓ層５（第１半導体層）と、その上に設けられたｐ形ＧａＡｓ層７（第２半導体層）と、を備える。そして、ｐ電極２が、ｐ形ＧａＡｓ層５の上に設けられる。ｐ電極２と、ｐ形ＧａＡｓ層５と、の間には、オーミックコンタクトが形成される。さらに、ｐ電極２は、ボンディングパッドとして、ワイヤボンディングが可能な大きさに設けられる。例えば、８０μｍφ以上の面積を有する。

ｎ形ＧａＡｓ基板３の裏面には、第２電極であるｎ電極９が設けられる。ｎ電極９とｎ形ＧａＡｓ基板との間には、オーミックコンタクトが形成される。そして、ｎ電極９は、ｎ形ＧａＡｓ基板３を介して、ｎ形ＧａＡｓ層５に電気的に接続される。

発光素子１０では、ｐ電極２からｎ電極９へ流れる駆動電流により、ｐ形ＧａＡｓ層７とｎ形ＧａＡｓ層５との間のｐｎ接合に沿った領域が発光し、その光を外部に放出する。例えば、ｐ電極２を除くチップ上面と、ｎ形ＧａＡｓ層５およびｐ形ＧａＡｓ層７の切断面であるチップ側面と、の両方から光を放射する。

次に、図２を参照して、発光素子１０の製造過程を説明する。図２（ａ）〜図２（ｃ）は、各工程におけるウェーハの断面の一部を示す模式図である。

図２（ａ）に示すように、ｎ形ＧａＡｓ基板３の上にｎ形ＧａＡｓ層５とｐ形ＧａＡｓ層７とを順に形成する。この工程では、例えば、液相成長法を用いることができる。そして、両性の不純物であるシリコン（Ｓｉ）をドーパントとして用いる。シリコンは、ＧａＡｓ結晶のＧａサイトに取り込まれた場合にｎ形不純物となり、Ａｓサイトに取り込まれた場合にｐ形不純物となる。

最初に、シリコンがＧａサイトに取り込まれる温度でＧａＡｓ結晶を成長し、ｎ形ＧａＡｓ層５を形成する。次に、成長温度を下げ、シリコンがＡｓサイトに取り込まれる温度でＧａＡｓ結晶を成長し、ｐ形ＧａＡｓ層７を形成する。これにより、ｎ形不純物としてシリコンを含むｎ形ＧａＡｓ層５と、ｐ形不純物としてシリコンを含むｐ形ＧａＡｓ層７と、が形成される。

液相成長法を用いた場合、ｎ形ＧａＡｓ層５とｐ形ＧａＡｓ層７とが連続して形成されるため、その間に界面が存在しない。したがって、ｎ形ＧａＡｓ基板３の上に形成されたＧａＡｓ層は、例えば、ｎ形領域とｐ形領域とを含んだ１つの層と見なすこともできるが、ここでは、ｎ形領域をｎ形ＧａＡｓ層５とし、ｐ形領域をｐ形ＧａＡｓ層７として説明する。

また、液相成長法を用いることにより、例えば、厚さ２５μｍのｎ形ＧａＡｓ層５、および、厚さ２５μｍのｐ形ＧａＡｓ層７を容易に形成することができる。

次に、図２（ｂ）に示すように、ｐ形ＧａＡｓ層７の上にｐ電極２を形成し、ｎ形ＧａＡｓ基板３の裏面にｎ電極９を形成する。ｐ電極２には、例えば、ＡｕＺｎ合金を用いることができる。一方、ｎ電極９には、例えば、ＡｕＧｅ合金を用いることができる。いずれも、真空蒸着法を用いて形成することができ、ｐ電極２は、例えば、リフトオフ法を用いて所定の形状にパターニングされる。

ｎ電極９を形成する前に、ｎ形ＧａＡｓ基板３を、例えば、２５μｍの厚さに研削する。これにより、ｎ形ＧａＡｓ基板３と、ｎ形ＧａＡｓ層５と、ｐ形ＧａＡｓ層７と、を合わせたチップの厚さを、例えば、７５μｍとする。

次に、図２（ｃ）に示すように、ウェーハをダイシングし、個々の発光素子１０を完成する。例えば、スクライブ法を用いて、ウェーハを個々のチップに分割する。

上記の液相成長法を用いて製造された発光素子１０では、その発光波長は、シリコンのドープ量に依存する。例えば、図３に示すように、発光波長は、成長原料に添加したシリコンの量に依存する。

ここで、発光波長のピーク（あるいは、ピーク発光波長）とは、発光素子１０の発光スペクトルのピークに対応する光波長である。発光ピークが複数ある場合には、発光強度が最も高い発光ピークに対応する光波長である。

例えば、発光素子のピーク発光波長は、その光を検出する受光素子の感度が高い波長範囲に設定することが望ましい。ＧａＡｓ系の発光素子の発光を検出する受光素子には、シリコンフォトダイオードが広く用いられている。シリコンの吸収端波長は１．１μｍであり、シリコンフォトダイオードの感度ピークは、９５０〜９８０ｎｍの波長範囲にある。したがって、発光素子１０のピーク発光波長を、この波長帯に合わせることが望ましい。

図３に示すように、発光素子１０の発光波長は、Ｓｉ添加量を増やすにしたがって長くなる。例えば、Ｓｉ添加量を０．３５重量％（ｗｔ％）以上とすることにより、ピーク発光波長を９５０ｎｍ以上にすることができる。これにより、発光素子１０のピーク発光波長を、シリコンフォトダイオードの高感度領域に一致させることができる。

横軸のＳｉ添加量は、液相成長の溶媒であるＧａに添加されたシリコンの量であり、その量が増えるに従いＧａＡｓ結晶中に取り込まれるシリコンの量が増える。すなわち、高濃度のｎ形ＧａＡｓ層５およびｐ形ＧａＡｓ層７が形成される。言い換えれば、Ｓｉ添加量０．３５重量％以上の条件で形成されるｐ形およびｎ形ＧａＡｓ層の不純物濃度よりも高濃度のＧａＡｓ層を用いることにより、シリコンフォトダイオードの感度ピークに適合した発光素子１０を形成することができる。

図４は、発光素子１０の光出力と駆動電流Ｉ_Ｆとの間の線形性（リニアリティ）を示すグラフである。同図中には、チップサイズが０．２５ｍｍ×０．２５ｍｍであって、ピーク発光波長の異なる２つの発光素子ＡおよびＢの特性を示す。同図中に示すデータＡは、ピーク発光波長が９４９ｎｍの素子Ａの特性を示す。一方、データＢは、ピーク発光波長が９６５ｎｍの素子Ｂの特性を示す。素子Ａの製造過程におけるＳｉ添加量は０．３０重量％であり、素子Ｂの製造過程におけるＳｉ添加量は０．５５重量％である。

縦軸のＰ_Ｏは、駆動電流１０ｍＡの光出力を基準として、光出力の線形性を示す値である。例えば、図９に示す電流−光出力特性を用いて、Ｐ_Ｏを以下のように定義することができる。

駆動電流と光出力とが線形関係にあるとすれば、駆動電流Ｉ_Ｘ（ｍＡ）を流した時の光出力Ｐ_ＸＬは、

Ｐ_ＸＬ＝Ｐ_１０×（Ｉ_Ｘ／１０）・・・（１）

となる。ここで、Ｐ_１０は、駆動電流１０ｍＡにおける光出力である。

これに対し、駆動電流Ｉ_Ｘにおける発光素子の光出力をＰ_Ｘとして、Ｐ_Ｏを次式のように定義することができる。

Ｐ_Ｏ＝（Ｐ_Ｘ／Ｐ_ＸＬ）×１００（％）・・・（２）

すなわち、Ｐ_Ｏが１００％であれば、その駆動電流Ｉ_Ｘと光出力との間はリニアであることを意味し、それ以下の数値は、リニアな特性からのずれ（非線形）の度合いを示す。

図４に示す発光素子ＡおよびＢでは、駆動電流Ｉ_Ｆが小さな領域（Ｉ_Ｆ＜５ｍＡ）で、非線形の度合いが大きくなる。そして、両者を比較すると、ピーク発光波長が９６５ｎｍの素子Ｂの方が、ピーク発光波長９４９ｎｍの素子ＡよりもＰ_Ｏが大きく線形性が良いことがわかる。例えば、駆動電流１ｍＡにおいて、素子ＡのＰ_Ｏは５０％であり、素子ＢのＰ_Ｏは６０％である。すなわち、ピーク発光波長が長くなる程、駆動電流と光出力との間の線型性が向上する。

図５は、発光素子１０の光出力と駆動電流Ｉ_Ｆとの間の線形性を、チップサイズの観点から示すグラフである。同図中には、ピーク発光波長が９４９ｎｍであって、チップサイズの異なる２つの発光素子ＡおよびＣの特性を示す。チップサイズを０．１５ｍｍ×０．１５ｍｍとした素子Ｃでも、５ｍＡ以下の駆動電流Ｉ_Ｆにおいて、Ｐ_Ｏが小さくなり線形性が劣化する。しかしながら、チップサイズ０．２５ｍｍ×０．２５ｍｍの素子Ａに比べると、線形性が良いことが分かる。すなわち、光出力の線形性は、チップサイズを小さくすることにより向上させることができる。これは、発光素子１０に流れる電流密度が高くなり、発光効率が向上するためと考えられる。

図６は、発光素子１０の光出力の線形性とチップサイズとの関係を示すグラフである。同図に示す発光素子は、９４９ｎｍおよび９６５ｎｍのピーク発光波長を有する。横軸にチップサイズを示し、縦軸にＰ_Ｏを示している。なお、チップの形状は正方形であり、横軸は１辺の長さを示している。

ピーク発光波長が９４９ｎｍの素子では、チップサイズが小さくなるにつれてＰ_Ｏが大きくなり線形性が向上することがわかる。一方、ピーク発光波長が９６５ｎｍの素子は、０．１５ｍｍ以上のチップサイズにおいて、ピーク発光波長９４５ｎｍの素子よりもＰ_Ｏが大きく、線形性が良いことが分かる。しかしながら、チップサイズを縮小することによる線形性の改善の度合いは、ピーク発光波長９４５ｎｍの素子に比べて小さく、チップサイズが０.１５ｍｍ以下になると、両者の差は無くなる。

図６に示すように、チップサイズが０．１５ｍｍよりも大きい場合には、Ｐ_Ｏが発光波長に依存し、発光波長を長くすることにより光出力の線形性が改善される。一方、チップサイズが０．１５ｎｍよりも小さい場合には、Ｐ_Ｏの発光波長への依存度が小さくなる。すなわち、チップサイズを０．１５ｍｍ×０．１５ｍｍ以下とすることにより、光出力の線形性を向上させ、その発光波長への依存度を小さくできることがわかる。

例えば、高い光出力が求められる分野では、チップサイズを大きくし、駆動電流の大きな領域で動作させる方が有利である。また、チップサイズの大きな素子は、パッケージ等へのボンディングが容易である。一方、チップサイズを小さくすることにより、チップ収率を高くしてコストの低減を図ることができる。そして、これらの兼ね合いから、例えば、０．２５ｍｍ×０．２５ｍｍのサイズの発光素子が多く使用されている。

しかしながら、前述したように、発光素子の消費電力の低減に目を向けた場合、低電流領域における光出力の低下率が問題となる。すなわち、低電流領域における光出力の線形性が悪い場合（Ｐ_Ｏが小さい場合）には、駆動電流の低減の割合を越えて光出力が低下し、発光素子を組み込んだ装置が動作しない状況が発生する。

これに対し、本実施形態に係る発光素子では、チップサイズを０．１５ｍｍ×０．１５ｍｍ以下とすることにより、低電流領域での光出力の線形性を向上させ、さらに、その線形性が発光波長に依存しない発光素子を実現することができる。これにより、発光素子１０の特性が安定し、発光素子１０を組み込んだ装置の誤動作を抑制することができる。

図７は、第１の実施形態の変形例に係る発光素子２０を示す模式図である。発光素子２０は、ｐ形ＧａＡｓ層１３と、ｐ電極２と、の間に、ＧａＡｓよりもバンドギャップの広いｐ形ＡｌＧａＡｓ層１３（第３半導体層）をさらに備える。

ｐ形ＡｌＧａＡｓ層１３は、ｐ形ＧａＡｓ層７とｎ形ＧａＡｓ層５との間のｐｎ接合近傍で発光した光を透過し、その上面１３ａから外部に放出する。したがって、ｐ形ＧａＡｓ層７の一部をｐ形ＡｌＧａＡｓ層１３に置き換えることにより、ｐ形ＧａＡｓにおける光の吸収を低減し、発光素子２０の光出力を発光素子１０の光出力よりも高くすることができる。

第３半導体層は、ｐ形ＡｌＧａＡｓ層１３に限られる訳ではなく、ＧａＡｓ層よりもバンドギャップの広い層であれば良い。また、ＩＴＯ等の透明導電膜を用いることもできる。さらに、ｐ形ＧａＡｓ層７の全てをｐ形ＡｌＧａＡｓ層１３に置き換えた構造でも良い。

本変形例によれば、チップサイズを０．１５ｍｍ×０．１５ｍｍ以下とすることにより、低電流領域における光出力の線形性を改善した高出力の発光素子２０を実現することができる。

［第２実施形態］
図８は、第２の実施形態に係るフォトカプラ１００を例示する模式図である。同図は、フォトカプラ１００の一部の断面を模式的に示す切り欠き図である。

フォトカプラ１００は、リードフレーム２１にボンディングされた発光素子１０と、リードフレーム２３にボンディングされた受光素子５０と、を備える。図８に示すように、発光素子１０と受光素子５０とは対向する位置に配置され、発光素子１０が放射する光を受光素子５０が検出する。

発光素子１０は、例えば、９５０〜９８０μｍの光を放射するＬＥＤであり、受光素子５０は、例えば、シリコンＰＩＮフォトダイオードである。そして、発光素子１０の発光面（第２半導体層の表面）に対して垂直な方向からみた平面視におけるチップサイズは、０．１５ｍｍ×０．１５ｍｍ以下である。

図８に示すように、発光素子１０と、受光素子５０とは、透明樹脂２５により封じられる。そして、リードフレーム２１および２３と、透明樹脂２５を覆う成型体２７が設けられる。成型体２７は、例えば、黒色の樹脂を用いて成型され、外部からの光を遮断する。透明樹脂２５は、発光素子１０の放射する光を透過し、受光素子５０において、その光を検出させる。透明樹脂２５は、発光素子１０から放射される光を１００％透過する樹脂に限らず、その一部を吸収する樹脂であっても良い。

リードフレーム２１および２３は、それぞれ、成型体２７から外側に延在するように設けられる。また、リードフレーム２１および２３のそれぞれに対応するリードフレーム（図示しない）が設けられる。例えば、リードフレーム２１に対応するリードフレームは、発光素子１０のｐ電極２に金属ワイヤを介して接続される。これにより、発光素子１０に駆動電流を供給し、信号光を放射させることができる。一方、リードフレーム２３に対応するリードフレームは、受光素子５０の電極に金属ワイヤを介して接続される。これにより、受光素子５０が検出した光に対応する光電流を取り出すことができる。

このようなフォトカプラ１００では、その消費電力を低減するために、発光素子１０に供給する駆動電流を下げた状態で動作することが好ましい。例えば、１ｍＡ以下の駆動電流において、正常に動作することが望まれる。

しかしながら、前述したように、１ｍＡ以下の電流領域では、発光素子１０の光出力の線形性が劣化しＰ_Ｏが大幅に低下する。このような電流領域では、発光素子１０の光出力が低下し、例えば、受光素子５０から出力される光電流のＳＮが検出限界に近いレベルまで低下する。このため、発光素子１０の光出力の僅かな低下が、フォトカプラ１００の誤動作を生じさせる場合がある。

そこで、本実施形態では、発光素子１０のチップサイズを０．１５ｍｍ×０．１５ｍｍ以下として、例えば、駆動電流１ｍＡのおけるＰ_Ｏを１０％向上させる。さらに、発光素子１０のピーク発光波長を９５０ｎｍ〜９８０ｎｍとすることにより、受光素子５０の高感度領域に適合させる。これにより、光電流のＳＮを向上させ、フォトカプラ１００を安定して動作させることができる。

なお、上記の実施形態において、発光素子の形状は正方形に限られる訳ではなく、任意の形状に設けることができる。そして、チップサイズは、０．１５ｍｍ×０．１５ｍｍ以下の面積であれば良い。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

２・・・ｐ電極、３・・・ｎ形ＧａＡｓ基板、５・・・ｎ形ＧａＡｓ層、７・・・ｐ形ＧａＡｓ層、９・・・ｎ電極、１０、２０・・・発光素子、１３・・・ｐ形ＡｌＧａＡｓ層、１３ａ・・・上面、２１、２３・・・リードフレーム、２５・・・透明樹脂、２７・・・成型体、５０・・・受光素子、１００・・・フォトカプラ

Claims

ＧａＡｓ系化合物半導体を材料とし発光波長のピークが９５０ｎｍ〜９８０ｎｍの範囲にある発光素子であって、
第１導電形の第１半導体層と、
前記第１半導体層の上に設けられた第２導電形の第２半導体層と、
前記第２半導体層の上に設けられた第１電極と、
前記第１半導体層に電気的に接続された第２電極と、
を備え、
前記第２半導体層の平面視におけるチップ面積が０．１５ｍｍ×０．１５ｍｍ以下であることを特徴とする発光素子。
前記第２半導体層と前記第１電極との間に設けられ、前記第１半導体層および前記第２半導体層よりもバンドギャップが広い第２導電形の第３半導体層をさらに備えたことを特徴とする請求項１記載の発光素子。
前記第１半導体層は、第１導電形不純物としてシリコンを含むことを特徴とする請求項１または２に記載の発光素子。
前記第２半導体層は、第２導電形不純物としてシリコンを含むことを特徴とする請求項１〜３のいずれか１つに記載の発光素子。
ＧａＡｓ系化合物半導体を材料とし発光波長のピークが９５０ｎｍ〜９８０ｎｍの範囲にある発光素子であって、
第１導電形の第１半導体層と、
前記第１半導体層の上に設けられた第２導電形の第２半導体層と、
前記第２半導体層の上に設けられた第１電極と、
前記第１半導体層に電気的に接続された第２電極と、を有し、
前記第２半導体層の平面視におけるチップ面積が０．１５ｍｍ×０．１５ｍｍ以下である発光素子と、
前記発光素子が放射する光を検出する受光素子と、
を備えたことを特徴とするフォトカプラ。