JP2013051377A - Chip type solid electrolytic capacitor and manufacturing method of the same - Google Patents
Chip type solid electrolytic capacitor and manufacturing method of the same Download PDFInfo
- Publication number
- JP2013051377A JP2013051377A JP2011189839A JP2011189839A JP2013051377A JP 2013051377 A JP2013051377 A JP 2013051377A JP 2011189839 A JP2011189839 A JP 2011189839A JP 2011189839 A JP2011189839 A JP 2011189839A JP 2013051377 A JP2013051377 A JP 2013051377A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- solid electrolytic
- electrolytic capacitor
- electrode substrate
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
本発明は、チップ状固体電解コンデンサおよびその製造方法に関する。 The present invention relates to a chip-shaped solid electrolytic capacitor and a method for manufacturing the same.
大容量・小型化が要求される電子機器には、弁作用金属としてタンタル、ニオブなどを用いた固体電解コンデンサ、特に表面実装型のチップ状固体電解コンデンサが用いられている。 For electronic devices that require large capacity and downsizing, solid electrolytic capacitors using tantalum, niobium or the like as a valve metal, particularly surface-mounted chip-shaped solid electrolytic capacitors are used.
特許文献1には、特に固体電解質層として二酸化マンガンを用いたタイプのチップ状固体電解コンデンサが開示されている。その電極基板部には、たとえばニッケルや、42アロイ(ニッケル42%、鉄58%)、洋白をはじめとするニッケル合金を母材とし、その上に銅下地めっきを施した後、さらに錫めっき又は半田めっきを施したものが開示されている。 Patent Document 1 discloses a chip-shaped solid electrolytic capacitor using manganese dioxide as a solid electrolyte layer. For the electrode substrate portion, for example, nickel, 42 alloy (42% nickel, 58% iron), nickel alloy such as iron and white is used as a base material, copper undercoating is performed thereon, and then tin plating is further performed. Or what gave solder plating is indicated.
上記のような材料をめっき材として用いる理由としては、コンデンサ素子と、電極基板との電気的接続に用いる導電性接着剤との接続安定性と、チップ部品実装時の半田付け性すなわち半田濡れ性とを考慮した結果である。 The reasons for using the above materials as plating materials include the connection stability between the capacitor element and the conductive adhesive used for the electrical connection between the electrode substrate and the solderability when mounting the chip components, that is, the solder wettability. This is a result of considering the above.
また、固体電解質層に導電性高分子を用いたタイプでは、コンデンサ素子の電気的特性を損なうことがないよう、銅系の金属を用いたフレーム母材を用いる場合や、銀めっきや金めっき又はパラジウムめっきを用いる場合がある。 In addition, in the type using a conductive polymer for the solid electrolyte layer, a frame base material using a copper-based metal, silver plating, gold plating, or Palladium plating may be used.
さらに具体的には、導電性高分子タイプのチップ状チップ状固体電解コンデンサでは、上述の通り高導電性を重視し、ニッケル/パラジウム/金からなるめっきの三層構造が用いられる場合が多い。 More specifically, in the conductive polymer type chip-shaped chip-shaped solid electrolytic capacitor, as described above, high conductivity is regarded as important, and a three-layer structure of nickel / palladium / gold plating is often used.
特許文献2には、主に製造コスト抑制を目的として、金やパラジウムのような高価な金属を用いずとも、ESR(Equivalent Series Resistance:等価直列抵抗)特性の劣化を抑制した導電性高分子タイプのチップ状固体電解コンデンサが開示されている。 Patent Document 2 discloses a conductive polymer type that suppresses degradation of ESR (Equivalent Series Resistance) characteristics without using expensive metals such as gold and palladium, mainly for the purpose of reducing manufacturing costs. A chip-shaped solid electrolytic capacitor is disclosed.
しかしながら特許文献2では、たとえば、半田実装工程すなわちリフロー工程において、電極基板からコンデンサ素子へと熱が伝わり、素子にダメージを与えるという問題がある。これを解決するために、熱伝導率の小さな金属を使うことが考えられるが、該金属材料と接することとなる材料との相性や、又は導電性の問題から、選択できる材料は限られる。 However, in Patent Document 2, for example, in the solder mounting process, that is, the reflow process, heat is transferred from the electrode substrate to the capacitor element, and there is a problem that the element is damaged. In order to solve this problem, it is conceivable to use a metal having a low thermal conductivity. However, the materials that can be selected are limited because of compatibility with the material that comes into contact with the metal material or the problem of conductivity.
図7には、従来のチップ状固体電解コンデンサを示す。チップ状固体電解コンデンサは、コンデンサ素子11、金属条材12及び電極基板13を組み合わせた構造であり、コンデンサ素子11は、多孔質焼結体14、誘電体層15、固体電解質層16及び陰極引出層17を順次形成したもので、陽極導出リード18を有する。
FIG. 7 shows a conventional chip-shaped solid electrolytic capacitor. The chip-shaped solid electrolytic capacitor has a structure in which a
チップ状固体電解コンデンサは、電気的機能を担う部分として、コンデンサ素子11と電極基板13に大きく分けられる。電極基板13を構成する母材には、たとえば機械的強度、耐熱性(耐熱剥離性)、熱伝導性、半田濡れ性など、の特性が要求される。
The chip-shaped solid electrolytic capacitor is roughly divided into a
特許文献3には、樹脂封止型の半導体装置において、半導体チップを積載するダイパットを下層部程熱膨張係数の大きい多層構造に構成し、熱ストレスによる応力の歪みを緩和する発明が開示されている。 Patent Document 3 discloses an invention in which, in a resin-encapsulated semiconductor device, a die pad on which a semiconductor chip is loaded is formed in a multilayer structure having a higher thermal expansion coefficient in the lower layer portion, and stress distortion due to thermal stress is alleviated. Yes.
本発明は、上記のような問題に鑑み、金属ないしは合金からなる金属材料の積層構造を有し、さらにその積層構造には切欠き部、凹凸構造といった加工がなされ、素子部や樹脂材料との接点を最適に設計された構造を持たせることによって、チップ状固体電解コンデンサの耐熱性と信頼性を向上させることを目的とする。 In view of the above problems, the present invention has a laminated structure of a metal material made of a metal or an alloy, and the laminated structure is further processed such as a notch portion and a concavo-convex structure so that the element portion and the resin material The object is to improve the heat resistance and reliability of the solid electrolytic capacitor in a chip form by providing the contact with an optimally designed structure.
本発明にかかるチップ状固体電解コンデンサは、弁作用金属からなる多孔質焼結体と、上記多孔質焼結体の少なくとも一部を覆う誘電体層と、上記誘電体層の少なくとも一部を覆う固体電解質層と、上記固体電解質層の少なくとも一部を覆う導電性接着剤と、上記導電性接着剤に少なくとも一部を覆われる電極基板と、を備えるチップ状固体電解コンデンサであって、上記電極基板が、複数の金属材料の積層構造体である。 A chip-shaped solid electrolytic capacitor according to the present invention includes a porous sintered body made of a valve metal, a dielectric layer covering at least a part of the porous sintered body, and covering at least a part of the dielectric layer. A chip-shaped solid electrolytic capacitor comprising: a solid electrolyte layer; a conductive adhesive that covers at least a portion of the solid electrolyte layer; and an electrode substrate that is at least partially covered by the conductive adhesive, the electrode The substrate is a stacked structure of a plurality of metal materials.
さらに、上記多孔質焼結体、上記誘電体層、上記固体電解質層、上記導電性接着剤は封止樹脂に完全に包埋され、上記電極基板の一部が上記封止樹脂から露出している。 Furthermore, the porous sintered body, the dielectric layer, the solid electrolyte layer, and the conductive adhesive are completely embedded in a sealing resin, and a part of the electrode substrate is exposed from the sealing resin. Yes.
好ましい実施形態では、上記電極基板の積層構造体は、それを構成する各金属材料を、素子の下部ほど、該金属の熱膨張係数が大きくなるように形成させる。 In a preferred embodiment, the laminated structure of the electrode substrate is formed such that each metal material constituting the electrode substrate has a higher thermal expansion coefficient of the metal at the lower part of the element.
他の好ましい実施形態では、上記電極基板の積層構造体は、それを構成する各金属材料を、素子の下部ほど、該金属の熱伝導率が大きくなるように形成させる。 In another preferred embodiment, the laminated structure of the electrode substrate is formed such that each metal material constituting the electrode substrate has a higher thermal conductivity of the metal at a lower portion of the element.
さらに好ましい実施形態では、上記電極基板の積層構造体が、ニッケル又はニッケル合金と、銅又は錫の二層からなる。 In a more preferred embodiment, the laminated structure of the electrode substrate includes two layers of nickel or a nickel alloy and copper or tin.
他の好ましい実施形態では、上記電極基板の積層構造体が、ニッケル合金と、ニッケルと、銅又は錫の三層からなる。 In another preferred embodiment, the laminated structure of the electrode substrate includes three layers of a nickel alloy, nickel, and copper or tin.
他の好ましい実施形態では、上記電極基板の導電性接着剤に覆われない一主面には、切欠き部が存在し、上記切欠き部は上記封止樹脂に少なくともその一部を覆われている。 In another preferred embodiment, a notch portion is present on one main surface of the electrode substrate that is not covered with the conductive adhesive, and the notch portion is at least partially covered with the sealing resin. Yes.
他の好ましい実施形態では、上記電極基板の、少なくとも一部を導電性接着剤に覆われる面には凹凸構造を有しており、該凹凸構造は上記金属材料の積層構造のうち、少なくとも1つの金属材料層内に形成される。 In another preferred embodiment, a surface of at least a part of the electrode substrate covered with the conductive adhesive has a concavo-convex structure, and the concavo-convex structure is at least one of the laminated structures of the metal materials. Formed in the metal material layer.
他の好ましい実施形態では、上記凹凸構造が、梨地であり、該梨地は上記金属材料の積層構造のうち、1つの金属材料層内に形成させる。 In another preferred embodiment, the concavo-convex structure is a satin finish, and the satin finish is formed in one metal material layer of the laminated structure of the metal materials.
好ましいチップ状固体電解コンデンサの製造方法においては、上記電極基板の積層構造の切欠き部及び微細構造は、ハーフエッチング又はディープエッチングによって作製される。 In a preferred method for manufacturing a chip-shaped solid electrolytic capacitor, the notch and the fine structure of the laminated structure of the electrode substrate are produced by half etching or deep etching.
上記の構成によれば、チップ状固体電解コンデンサの耐熱性が向上するため、リーク電流の増加やモールドクラックの発生など、熱ストレスを原因としたコンデンサ素子の不良発生を抑止することができる。 According to said structure, since the heat resistance of a chip-shaped solid electrolytic capacitor improves, it can suppress the defect generation | occurrence | production of the capacitor | condenser element resulting from thermal stress, such as the increase in a leakage current, and generation | occurrence | production of a mold crack.
<実施形態1>
図1A、図1Bは、本発明の実施形態1にかかるチップ状固体電解コンデンサを示す。
<Embodiment 1>
1A and 1B show a chip-shaped solid electrolytic capacitor according to Embodiment 1 of the present invention.
図1Aは、本実施形態にかかるチップ状固体電解コンデンサ100を示す。チップ状固体電解コンデンサ100は、コンデンサ素子110、金属条材120及び電極基板130を組み合わせた構造である。
FIG. 1A shows a chip-shaped solid
図1Bは、図1Aに示したコンデンサ素子110の細部110Xを拡大した概念図である。以後、図1A、図1Bを用いてチップ状固体電解コンデンサ100の説明を行う。
FIG. 1B is an enlarged conceptual view of the
コンデンサ素子110は、多孔質焼結体111、誘電体層112、固体電解質層113及び陰極引出層114を順次形成したもので、陽極導出リード115を有する。さらに、コンデンサ素子110には、たとえばフッ素樹脂からなるしみ上がり防止手段116が設置されている。しみ上がり防止手段116は、多孔質焼結体111の一つの面に対向し、陽極導出リード115の根元周辺の領域を覆っている。
The
多孔質焼結体111はタンタルやニオブ等の弁作用金属からなる。多孔質焼結体111は、陽極導出リード115と共に前記弁作用金属の微粉末を加圧成形し、続いて焼結処理を施したものであって、図1Bに示すように、多数の細孔111Xを有する構造となっている。
The porous sintered
誘電体層112は、たとえばリン酸水溶液に多孔質焼結体111を浸漬させた状態で陽極酸化処理を施すことによって得られる。誘電体層112は、多孔質焼結体111の表面に形成されており、たとえば五酸化ニオブ又は五酸化タンタル等の弁作用金属酸化物からなる。
The
固体電解質層113は、微粉末の焼結工程によって生じた多孔質焼結体111の持つ細孔111Xを埋めるような形で形成され、コンデンサ素子110の表面の、少なくとも一部を覆うように形成されている。固体電解質層113は、多孔質焼結体111に誘電体層112を形成させた後に、順次形成させる。
The
固体電解質層113は、たとえば二酸化マンガンからなるタイプと、導電性高分子からなるタイプが存在する。
The
固体電解質層113を二酸化マンガンにて形成する工程を概説する。固体電解質層113の形成は、たとえば多孔質焼結体111を硫酸マンガン溶液中に浸漬し、硫酸マンガン溶液を熱分解することによって行われる。この工程では、先に設置されたしみ上がり防止手段116により、硫酸マンガン溶液の陽極導出リード115へのしみ上がりが抑制される。硫酸マンガン溶液を熱分解することによって、多孔質焼結体111の細孔111Xを覆うように酸化物半導体である二酸化マンガンすなわち固体電解質層113が形成される。
The process of forming the
固体電解質層113を導電性高分子によって形成する工程を概説する。酸化剤として硫酸第二鉄、硝酸第二鉄等の遷移金属塩を含む水溶液にコンデンサ素子110の多孔質焼結体111を含浸し、乾燥させる。この操作によって酸化剤が多孔質焼結体111の細孔111Xへと浸透し、付着する。続いて、導電性高分子を形成するモノマー及び導電性高分子に導電性を持たせるドーパントを含む溶液に多孔質焼結体111を含浸する。この操作により導電性高分子からなる固体電解質層113は、酸化重合させると同時に多孔質焼結体111全体及び細孔111Xの少なくとも一部を覆うような形で形成される。さらに、洗浄、乾燥操作を経ることにとって固体電解質層113が形成される。
The process of forming the
陰極引出層114は、図1Bに示すように、たとえばグラファイト層114a及び銀層114bが積層されたものであり、固体電解質層113を覆っている。つまり、図1Aに示すように、コンデンサ素子110の表面の、少なくとも一部を覆うように形成されている。
As shown in FIG. 1B, the
陰極引出層114は、たとえば銀ペーストからなる導電性接着剤140を介して陰極端子132の一主面に接合されており、これによって固体電解質層113と陰極端子132とが導通している。
The
陽極導出リード115は、たとえばタンタルやニオブ等の金属からなり、多孔質焼結体111を形成する弁作用金属微粉末と同種の金属からなる。また、図1Aに示すようにその一部が多孔質焼結体111内に進入している。
The
しみ上がり防止手段116は、多孔質焼結体111の一主面において、陽極導出リード115の根元周辺の領域を覆っている。該一主面とは、略直方体に成型されている多孔質焼結体111から、陽極導出リード115が突出している面のことを指している。しみ上がり防止手段116は、たとえば疎水性のフッ素樹脂からなり、前記一主面に向かって円環状に形成されている。しみ上がり防止手段116は、陽極導出リード140の露出部および多孔質焼結体111の前記一主面に接している。このしみ上がり防止手段116は、上述のように、コンデンサ素子110を製造する際に機能を発揮する。
The spread prevention means 116 covers a region around the base of the
金属条材120はその一主面を陽極導出リード115とたとえばレーザー溶接によって電気的に接合され、さらにその他主面を陽極端子131とたとえば抵抗溶接によって電気的に接合されている。
One main surface of the
電極基板130は、金属材料からなる母材に、たとえば銅をめっきしてなる板状部材であり、陽極端子131と陰極基板132を含む。陽極基板131の一主面は、金属条材120を介して陽極導出リード115と導通している。また、陽極基板131の他主面は封止樹脂150から露出しており、チップ状固体電解コンデンサ100の実装面として機能する。陰極端子132の一主面は、上述のように導電性接着剤140を介して陰極引出層114に対して接合されている。また、陰極端子132の他主面は後述する封止樹脂150から露出しており、チップ状固体電解コンデンサ100の実装面として機能する。
The
封止樹脂150は、たとえばエポキシ樹脂からなり、コンデンサ素子110を完全に包囲する。これによって、多孔質焼結体111、誘電体層112、固体電解質層113、陰極引出層114、陽極導出リード115、金属条材120、導電性接着剤140が封止樹脂150から露出しないようにしている。また、封止樹脂150は、電極基板130の少なくとも一主面を覆っており、これを保護している。なお、電極基板130の封止樹脂150に覆われていない他主面は、チップ状固体電解コンデンサ100を面実装するために用いられる。
The sealing
図1A、図1Bを用いてチップ状固体電解コンデンサ100の製造工程を概説する。なお、後述するチップ状固体電解コンデンサ200、300、400に関しても基本的に同様の工程を用いる。
The manufacturing process of the chip-shaped solid
電極基板130を形成している陽極端子131と陰極端子132は、製造工程では図示しないリードフレームとして連ねて形成させている。固体コンデンサ100の製造に際しては、まず、リードフレームの陽極端子131となる部分に金属条材120をたとえば抵抗溶接によって固着し、導電性接着剤140を陰極端子132となる部分に塗布する。その後、陽極導出リード115に対して多孔質焼結体111、誘電体層112、固体誘電体層113、陰極引出層114を順次形成させたコンデンサ素子110を設置し、続いて陽極導出リード115の金属条材120へのたとえばレーザー溶接や、導電性接着剤140の硬化のためのキュア、などの作業を行う。次に、封止樹脂150によってパッケージング作業を行い、最後に、電極基板130すなわち陽極端子131と陰極端子132それぞれを図示しないリードフレームより切り離し、残存した陽極端子131及び陰極端子132の露出部に対して、図示しない半田実装用のPbフリー半田めっきを施し、チップ状固体電解コンデンサ100が完成する。
In the manufacturing process, the
本発明の実施形態1では、電極基板130を異種金属材料の積層構造とした。図1に開示されているチップ状固体電解コンデンサ100の電極基板130は、第一の金属材料層からなる陽極端子第一層131a及び陰極端子第一層132aと、第一の金属材料層の上に設置された第二の金属材料層からなる陽極端子第一層131b及び陰極端子第一層132bを持つ。第一の金属材料層は装置上面すなわちコンデンサ素子110側であり、第二の金属材料層は装置下面すなわちチップ状固体電解コンデンサ100の実装面側である。
In Embodiment 1 of the present invention, the
実施形態1においては、第一の金属材料層すなわち陽極端子第一層131a及び陰極端子第一層132aは、たとえばニッケル又はニッケル合金である42アロイで構成し、第二の金属材料層すなわち陽極端子第一層131b及び陰極端子第一層132bは銅で構成するとよい。第一の金属材料層をニッケル又はニッケル合金である42アロイで形成することにより、耐熱性、耐食性が向上する。第二の金属材料を銅で構成することでニッケル又はニッケル合金のみに比べ、高い導電性を与えることができる。さらに、ニッケルと銅は合金やクラッド材でも多く使われており、相性がよいことが知られている。なお、半田濡れ性という理由から、第二の金属材料層は錫を用いてもよい。
In the first embodiment, the first metal material layer, that is, the anode terminal first layer 131a and the cathode terminal
第一の金属材料層すなわち陽極端子第一層131a及び陰極端子第一層132aそれぞれの厚さは10μm〜100μmが望ましく、第二の金属材料層すなわち陽極端子第一層131b及び陰極端子第一層132bそれぞれの厚さは10μm〜100μmが望ましい。なお、第一の金属材料層及び第二の金属材料層からなる金属基板130の厚みは、0.05mm〜1.0mmとするのが望ましい。本実施形態では、第一の金属材料層及び第二の金属材料層の厚さの和すなわち電極基板130の全厚みは標準値を0.15mmとし、許容誤差を±0.006mmとした。
The thickness of each of the first metal material layer, that is, the anode terminal first layer 131a and the cathode terminal
さらに、電極基板130は適宜、最外層に銅めっき又は錫めっきを施すことができる。この外層めっき層の厚さは1μm〜20μmとするとよい。この銅外層めっきによって導電性の向上や半田濡れ性の改善を図ることができる。
Furthermore, the
本発明においては、電極基板130に適用する異種金属を混合物すなわち合金とするよりも、層状構造として分離形成させることがより好ましい。混合物いわゆる合金とすることにより、一般的には各々の混合成分金属の持つ性質に対して中性的な性質が生じる。しかし本発明は、異種金属を積層構造としているので、熱伝導率、熱膨張係数などの物性値を、素子の目的にあわせて勾配的に配置することができる。なお、各層を形成する金属材料に関しては上記構成例にあるように純金属に限るものではなく、目的とする物性を得るために合金を選択することもできる。
In the present invention, it is more preferable that the dissimilar metals applied to the
上記構成を持った電極基板130の基材となる図示しないリードフレームはたとえば圧延法によって形成してもよいし、第一金属材料又は第二金属材料からなる母材に対して、追加の層をめっき、真空蒸着、スパッタリングなどの手法を用いることによって形成してもよいが、本発明の効果は上記異種金属からなる積層構造によって発現するものであることを考えると、各層に相当の厚さを提供しうる方法を選択する必要があるため、圧延法が特に望ましい。
A lead frame (not shown) that serves as a base material of the
<実施形態2>
図2には本発明の実施形態2にかかるチップ状固体電解コンデンサ200を示す。実施形態2は、特に電極基板230に、異種金属材料の三層構造を用いた例を示している。なお、本実施形態にかかる電極基板230は、実施形態1で述べたように、製造段階においては、基材となる図示しないリードフレームに形成させている。ここで、本発明における異種金属材料の三層構造は、第一の金属材料層すなわち陽極端子第一層231a及び陰極端子第一層232aと、第一の金属材料層の上に設置された第二の金属材料層すなわち、陽極端子第二層231b及び陰極端子第二層232bと、第二の金属材料層の上に設置された第三の金属材料層すなわち陽極端子第三層231c及び陰極端子第三層232cから構成されている。すなわち、本発明における異種金属材料の三層構造において、第一の金属材料層は第二の金属材料層の一主面上に設置され、第三の金属材料層は第二の金属材料層の他主面上に設置されている。
<Embodiment 2>
FIG. 2 shows a chip-shaped solid
本発明のチップ状固体電解コンデンサ200において、陽極端子第一層231a及び陰極端子第一層232aは第一の金属材料層から形成されており、陽極端子第一層231aは金属条材120と電気的に導通し、陰極端子第一層232aは導電性接着剤140を介してコンデンサ素子110と電気的に導通している。
In the chip-shaped solid
本構成例においてはたとえば、第一の金属材料層すなわち陽極端子第一層231a及び陰極端子第一層232aとして42アロイ、第二の金属材料層すなわち、陽極端子第二層231b及び陰極端子第二層232bとしてニッケル、第三の金属材料層すなわち陽極端子第三層231c及び陰極端子第三層232cとして銅、を用いるとよい。
In this configuration example, for example, the first metal material layer, that is, the anode terminal
本構成例の各金属及び合金の熱膨張係数は、42アロイが30℃から330℃において45[10−7/℃]〜65[10−7/℃]、ニッケルが20℃において133[10−7/℃]、銅が20℃において168[10−7/℃]となっている。なお、封止樹脂150を構成するエポキシ樹脂では、200[10−7/℃]〜500[10−7/℃]の値をとるとされている。
The thermal expansion coefficients of the metals and alloys of this structural example are as follows: 42 alloy is 45 [10 −7 / ° C.] to 65 [10 −7 / ° C.] at 30 ° C. to 330 ° C., and nickel is 133 [10 − at 20 ° C. 7 / ° C.] and copper is 168 [10 −7 / ° C.] at 20 ° C. The epoxy resin constituting the sealing
上記構成例に開示した電極基板230によれば、チップ状固体電解コンデンサ200の装置上層すなわちコンデンサ素子110側から下層すなわち実装面にかけてすなわち第一層から第三層に向けて、順に熱膨張係数が大きくなるように、すなわち、(第一の金属材料層の熱膨張係数)<(第二の金属材料層の熱膨張係数)<(第三の金属材料層の熱膨張係数)、となるように設定されており、熱膨張を各金属層間で分散することができるため、たとえばリフロー時の熱負荷からくる熱応力を分散する効果があり、リーク電流の増大やESRの増大といった素子性能の劣化を防ぐことができる。
According to the
また、電極基板230の各層の熱伝導率は、42アロイで14.6W/(m・K)、ニッケルが113W/(m・K)、銅が397W/(m・K)であり、熱伝導の面からは、チップ状固体電解コンデンサ200の装置上層すなわちコンデンサ素子110と接する面に近い側ほど、段階的に熱伝導率が低くなる構造としている。すなわち各層の熱伝導率は、(第一の金属材料層の熱伝導率)<(第二の金属材料層の熱伝導率)<(第三の金属材料層の熱伝導率)、となっている。このことから、素子下面方向すなわち実装面からの、たとえば素子実装時のリフロー熱がコンデンサ素子110に伝わりにくい構造となっている。あわせて、上記の積層構造は装置外部より具体的には実装面に向けて熱伝導率が順次高くなるように設計されているので、コンデンサ素子110で発生した熱が第一の金属材料層すなわち陰極端子第一層232aに伝わった場合は、効率的に熱を素子外部すなわち素子実装面側へと放熱する効果が期待できる。
Further, the thermal conductivity of each layer of the
本実施形態の構造を成す金属層は、たとえば第一の金属材料層すなわち陽極端子第一層231a及び陰極端子第一層232aの厚みが10μm〜100μm、第二の金属材料層すなわち、陽極端子第二層231b及び陰極端子第二層232bの厚みが10μm〜100μm、第三の金属材料層すなわち陽極端子第三層231c及び陰極端子第三層232cの厚みが10μm〜100μmであり、第一の金属材料層、第二の金属材料層及び第三の金属材料層からなる基板である金属基板230の厚みは、0.05mm〜1.0mmとするのが望ましい。本実施形態では、第一の金属材料層、第二の金属材料層及び第三の金属材料層の厚さの和すなわち電極基板230の全厚みは標準値を0.15mmとし、許容誤差を±0.006mmとした。
For example, the first metal material layer, ie, the anode terminal
本実施形態の構造を成す金属層の製造方法としては、たとえば圧延法を用いてもよいし、たとえば42アロイの母材基板に対し、第二の金属材料層たるニッケル層をめっき、真空蒸着、スパッタリングなどの手法を好適に用いることによって形成し、さらに第三の金属材料層たる銅層も、第二の金属材料層と同一か、又はそれ以外の方法によって順次形成する様な方法によっても作製できる。なお、作製法はこれらに限定されるものではなく、三層構造を与えるならばどのような方法でも用いることができる。 For example, a rolling method may be used as a method for producing the metal layer having the structure of the present embodiment. For example, a nickel layer as a second metal material layer is plated on a base material substrate of 42 alloy, vacuum deposition, It is formed by suitably using a technique such as sputtering, and the copper layer as the third metal material layer is also formed by the same method as that for the second metal material layer, or by a method such that it is sequentially formed by other methods. it can. Note that the manufacturing method is not limited to these, and any method can be used as long as a three-layer structure is provided.
さらに、電極基板230の基材となる図示しないリードフレームは適宜、最外層に銅めっきないし錫めっきを施すことができる。この最外層めっき層の厚さは1μm〜20μmとするとよい。
Furthermore, the lead frame (not shown) which becomes the base material of the
<実施形態3>
図3は、本発明の実施形態3にかかるチップ状固体電解コンデンサ300を示す。チップ状固体電解コンデンサ300の特徴である陰極端子332は、陰極端子332の一部に、切欠き部Xを形成したものである。この構造は実施形態1〜2と同様に、図示しないリードフレームを加工して、電極基板330を形成させて作製する。なお、本発明での「切欠き部」は、電極基板330の厚みが階段状に又は傾斜状に異なっている状態を示している。
<Embodiment 3>
FIG. 3 shows a chip-shaped solid
切欠き部Xは、たとえば陰極端子332の面実装に用いる側すなわち陰極端子第三層332cの側に形成させるようにし、これにより図3に示すように、面実装に用いる面は切欠き部Xと残存部X2に分けられる。切欠き部Xによって、陰極端子332のその部分の厚みは、残存部X2の部分の厚みに比べて薄くなっている。なお、切欠き部Xを形成させた陰極端子332の部分の厚みは、構造的強度を保つ上では電極基板330の厚みのうち、20%〜80%を残すようにするのがよい。
The notch portion X is formed, for example, on the side used for surface mounting of the
切欠き部Xは封止樹脂150に覆われ保護されており、切欠き部X以外の残存部X2の一部は封止樹脂150から露出し、チップ状固体電解コンデンサ300の面実装に用いられる。
The notch portion X is covered and protected by the sealing
残存部X2の一主面はコンデンサ素子300の面実装に用いる実装面として働き、これは陰極端子第三層332cの一主面に相当する。実装に用いない他主面は陰極端子第二層332bと接合している。陰極端子第三層332cの面実装に用いる面の面積は、陽極端子第三層331cの面実装に用いる面と同一の面積であることが望ましい。これが面実装時の電極仕様として望ましい他、実装時に起きるいわゆるマンハッタン効果を防止する上でも有効である。
One main surface of the remaining portion X2 functions as a mounting surface used for surface mounting of the
切欠き部Xを形成させることにより、樹脂による封止作業時すなわちモールド成型時に、封止樹脂150は切欠き部Xに入り込んで硬化できるため、封止樹脂150と陰極端子332の密着性が向上する。このために、切欠き部Xは図3に示したように封止樹脂150に完全に包埋されるとよい。さらに、切欠き部Xを設けることによって、実装面すなわち封止樹脂150から露出する陰極端子332の面積を広げることなく、導電性接着剤140を介してコンデンサ素子110と導通する面積を広げることが可能となる。これにより、陰極端子332とコンデンサ素子110との間の良好な導電性を保ちつつも、上述したような面実装上での仕様要求に対応することができる。
By forming the notch portion X, the sealing
実施形態3では、切欠き部Xの断面はたとえば第二の金属材料層すなわち陰極端子第二層332bと第三の金属材料層すなわち陰極端子第三層332cの境界近傍に設けるとよい。実施形態2で述べたように、本実施形態で用いられている電極基板330の金属積層構造は、コンデンサ素子側から実装面側に近づくほど、熱膨張係数が大きい金属材料を使用するように形成されている。つまり、本実施形態では装置下面すなわち陰極端子第二層332b、陰極端子第三層332cと次第に熱膨張係数が大きくなるように構成されており、これは封止樹脂150をなすエポキシ樹脂と、陰極端子332を形成する金属材料との熱膨張係数の差が小さくなっていることを意味する。このような構成にすることで、切欠き部Xを設けたことにより構造的に弱い装置下面において特に熱応力を分散する効果を得ることができるので、チップ状固体電解コンデンサ300の熱ストレスに対する耐性が向上する。
In the third embodiment, the cross section of the cutout portion X is preferably provided in the vicinity of the boundary between the second metal material layer, that is, the cathode terminal
この切欠き部Xを持つ電極基板330は実施形態2で示した三層構造の基板すなわち電極基板230に対して、たとえばハーフエッチングを行うことによって得ることができる。ハーフエッチングは各金属層の途中で停止させることも可能であるが、エッチングレートが金属間で異なることから、金属層の境界で停止させることがより容易である。図3のような構造、すなわち切欠き部Xの形成において、たとえば銅からなる陰極端子第三層332cのみを除去するには、ニッケルと銅の積層基板に対する選択的エッチング手法として、たとえばよくしられた、過酸化水素水、硫酸、及び水を含むエッチング液を用いるとよい。このような方法を用いることで、実施形態2で示した三層構造の電極基板230から、銅からなる層のみを選択的に溶解し、切欠き部Xを持った電極基板330を用意することができる。
The
実施形態3で用いる金属積層構造は、たとえば第一の金属材料層すなわち陽極端子第一層331a及び陰極端子第一層332aが10μm〜100μm、第二の金属材料層すなわち、陽極端子第二層331b及び陰極端子第二層332bが10μm〜100μm、第三の金属材料層すなわち陽極端子第三層431c及び陰極端子第三層432cが10μm〜100μmの厚さであり、第一の金属材料層、第二の金属材料層及び第三の金属材料層からなる基板である金属基板330は、0.05mm〜1.0mmとするのが望ましい。本実施形態では、第一の金属材料層、第二の金属材料層及び第三の金属材料層の厚さの和すなわち電極基板330の全厚みは標準値を0.15mmとし、許容誤差を±0.006mmとした。
The metal laminated structure used in Embodiment 3 is, for example, a first metal material layer, that is, an anode terminal
さらに、電極基板330の基材となる図示しないリードフレームは適宜、最外層に図示しない銅めっきないし錫めっきを施すことができる。この最外層めっき層の厚さは1μm〜20μmとするとよく、これは切欠き部Xを設けた後でもよい。
Furthermore, a lead frame (not shown) which becomes a base material of the
<実施形態4>
図4に示すのは、本発明の実施形態4にかかるチップ状固体電解コンデンサ400である。図4に示した構造では、陽極端子431に関しては実施形態3と同一であるが、陰極端子432の上面すなわちコンデンサ素子110と導電性接着剤140を介して接している陰極端子第一層432aを、凹凸構造とした点に特徴がある。凹凸構造は、陰極端子第一層432aだけでなく、陰極端子第二層432b、陰極端子第三層432cに形成させてもよい。なお、たとえば陰極端子第二層432bと陰極端子第三層432cとが接する面に互いに凹凸構造部を形成し、これらの凹凸構造が噛み合うようにしてもよい。このような構造は陰極端子432の機械的強度をさらに向上させることができる。また、このような凹凸構造は陰極端子432側だけでなく、陽極端子431側に形成してもよい。陽極端子431、陰極端子432の両者を凹凸構造とすることにより、チップ状固体電解コンデンサ400の機械的強度をさらに向上させることができる。
<Embodiment 4>
FIG. 4 shows a chip-shaped solid
本発明で開示される上記の凹凸構造では、最上面すなわち陰極電極端子432aを構成する金属材料として42アロイを用いた。42アロイの熱膨張係数は30℃から330℃において45[10−7/℃]〜65[10−7/℃]と、他の金属材料と比較して小さい。本発明ではさらに、42アロイからなる層に凹凸構造を介して導電性接着剤140と陰極電極端子432aを接合させるようにしているため、陰極電極端子432aと導電性接着剤140との接触面積が大幅に増えている。このことによって導電性接着剤140と陰極電極端子432aの密着性が向上し、熱ストレス印加時の熱応力耐性を向上することができる。さらに、凹凸構造は陰極電極端子432aの表面積を上昇させているため、陰極電極端子432aと、導電性接着剤140を介したコンデンサ素子110との間の電気抵抗が低減されることによって、ESRを低減する効果が見込める。
In the concavo-convex structure disclosed in the present invention, 42 alloy was used as the metal material constituting the uppermost surface, that is, the
陰極端子432には、実施形態3で示したのと同様の切欠き部Xを形成させることができる。切欠き部Xを形成させることにより、封止樹脂150と陰極端子432の密着性が向上する。さらに、実装面すなわち封止樹脂150から露出する陰極端子432の面積を極端に広げることなく、導電性接着剤140を介してコンデンサ素子110と導通する面積を広げることが可能となる。これらの切欠き部Xに関する特徴は、実施形態3と同様である。なお、凹凸構造と切欠き部Xを共に持つ、すなわち図4に示したような構造を持つ陰極端子432の作製には、実施形態3で示した切欠き部Xを持つ電極基板の基材である図示しないリードフレームを順次、上記の方法で処理し、新たに凹凸構造を追加するようにするとよい。
The
本実施形態の構造は、実施形態1および実施形態2で示した金属材料の二層構造又は三層積層基板を、順次処理することによって形成することができる。たとえば前記二層構造に対し、スパッタリング、真空蒸着などを行うことによって、凹凸構造を追加することで形成することが可能であり、さらに前記三層積層構造に対してたとえばフォトリソグラフィを用いたハーフエッチング、ディープエッチングを施すことによって作製することができる。 The structure of the present embodiment can be formed by sequentially processing the two-layer structure or the three-layer laminated substrate of the metal material shown in the first and second embodiments. For example, the two-layer structure can be formed by adding a concavo-convex structure by performing sputtering, vacuum deposition, etc. Further, for example, half etching using photolithography for the three-layer stacked structure It can be produced by performing deep etching.
図5は、図4に示した電極基板430の陰極端子432の製造方法を説明するための概念図である。リードフレームLは、たとえば実施形態3で使用したリードフレームを用いて、ハーフエッチングやディープエッチングといった技術を用いて凹凸構造を順次形成させることで、安価に製造することができる。図5に示した構造では、たとえば実施形態3で示した切欠き部Xを持つ金属材料の三層積層基板を用いてリードフレームLを作製しているが、本発明の凹凸構造はたとえば金属材料の二層積層基板に対して適応してもよい。
FIG. 5 is a conceptual diagram for explaining a method of manufacturing the
まず、電極基板430の陰極端子432部分、かつその上面すなわち陰極端子第一層432aに感光性レジストとしてたとえば感光性ポリイミド樹脂の塗布をたとえばディップ法によって行う。次に、図5に示すように、パターンを転写するためのマスクMを用意する。マスクMを、前記感光性レジストが塗布された表面に密着させ、紫外線にて露光操作を行う。その後、所定の薬液によって処理することにより、図5に示すような凹凸構造を陰極端子第一層432aに形成することができる。
First, for example, a photosensitive polyimide resin is applied as a photosensitive resist to the
実施形態4で用いる金属積層構造は、たとえば第一の金属材料層すなわち陽極端子第一層431a及び陰極端子第一層432aが10μm〜100μm、第二の金属材料層すなわち、陽極端子第二層431b及び陰極端子第二層432bが10μm〜100μm、第三の金属材料層すなわち陽極端子第三層431c及び陰極端子第三層432cが10μm〜100μmの厚さであり、第一の金属材料層、第二の金属材料層及び第三の金属材料層からなる基板である金属基板430は、0.05mm〜1.0mmとするのが望ましい。本実施形態では、第一の金属材料層、第二の金属材料層及び第三の金属材料層の厚さの和すなわち電極基板430の全厚みは標準値を0.15mmとし、許容誤差を±0.006mmとした。
The metal laminated structure used in Embodiment 4 is, for example, the first metal material layer, that is, the anode terminal
該凹凸構造を作製する際、エッチング深さは上記陰極第一層432aを貫通しないようにするとよい。すなわち、該凹凸構造の凸部Yの高さは、陰極第一層432aの厚さの10%〜90%とするとよい。
When producing the concavo-convex structure, it is preferable that the etching depth does not penetrate the cathode
上記凹凸構造は、梨の表面のようにざらざらしたいわゆる梨地とすることができる。梨地の作製には、たとえばエアーブラスト法、ショットブラスト法、サンドブラスト法、ウェットブラスト法を好適に用いて作製することができるが、粗化表面の均一性、コントロール性、洗浄性等の観点から、ウェットブラスト法が特に望ましい。これにより、上記凹凸構造と同様に密着性の向上や電気抵抗の低減といった効果を得ることができる。 The concavo-convex structure can be a so-called pear texture that is rough like the surface of a pear. For the production of satin, for example, air blasting method, shot blasting method, sand blasting method, wet blasting method can be suitably used, but from the viewpoint of uniformity of roughened surface, controllability, cleanability, etc. Wet blasting is particularly desirable. Thereby, like the above-mentioned concavo-convex structure, effects, such as improvement in adhesion and reduction in electric resistance, can be acquired.
リードフレームLには、最外層に図示しない銅めっきないし錫めっきを施すことができる。この最外層めっき層の厚さは1μm〜20μmとするとよく、これは切欠き部X及び上述の凹凸構造を設けた後でもよい。 The lead frame L can be subjected to copper plating or tin plating (not shown) on the outermost layer. The thickness of the outermost plating layer is preferably 1 μm to 20 μm, and this may be after the notch portion X and the above-described uneven structure are provided.
図6は、本発明の実施形態2〜4で説明した電極基板230、330、430の特徴を、用いた金属の三層積層構造について、好ましい組み合わせを示した表である。本発明にかかる積層構造を成す第一層、第二層、第三層の厚みはそれぞれ10μm〜100μmとして適宜、調整するのがよく、各層を構成する金属の熱膨張係数及び熱伝導率は、第一層、第二層、第三層の順にその絶対値が大きくなるように形成させるのが望ましい。なお、図6において、第一層はたとえば実施形態2の説明に用いた図2において、陰極端子第一層232aに相当し、第二層及び第三層はそれぞれ陰極端子第二層232b及び陰極端子第三層232cに相当する。これは上述したように、主に熱応力を効率的に分散させる効果をねらったものであり、本発明の効果を損なわない範囲で、実施形態1〜4で述べた金属の組み合わせ以外にも、本表の関係を満たす金属群を用いることができる。
FIG. 6 is a table showing preferred combinations of the characteristics of the
本発明のチップ状固体電解コンデンサは、電極基板に金属ないし合金からなる金属材料の積層構造を用いるため、耐熱性が高く、不良発生率を抑止することができるので、産業上の利用可能性は大である。 Since the chip-shaped solid electrolytic capacitor of the present invention uses a laminated structure of metal material made of metal or alloy for the electrode substrate, it has high heat resistance and can suppress the occurrence rate of defects. It ’s big.
110 コンデンサ素子
110X 細部
111 多孔質焼結体
111X 細孔
112 誘電体層
113 固体電解質層
114 陰極引出層
114a グラファイト層
114b 銀層
115 陽極導出リード
116 しみ上がり防止手段
120 金属条材
130、230、330、430 電極基板
131、231、331、431 陽極端子
131a、231a、331a、431a 陽極端子第一層
131b、231b、331b、432b 陽極端子第二層
231c、331c、431c 陽極端子第三層
132、232、332、432 陰極端子
132a、232a、332a、432a 陰極端子第一層
132b、232b、332b、432b 陰極端子第二層
232c、332c、432c 陰極端子第三層
140 導電性接着剤
150 封止樹脂
L リードフレーム
M マスク
X 切欠き部
X2 残存部
Y 凸部
110
Claims (11)
上記多孔質焼結体の少なくとも一部を覆う誘電体層と、
上記誘電体層の少なくとも一部を覆う固体電解質層と、
上記固体電解質層の少なくとも一部を覆う導電性接着剤と、
上記導電性接着剤に少なくとも一部を覆われる電極基板と、
を備えるチップ状固体電解コンデンサであって、
上記電極基板が、複数の金属材料の積層構造体であることを特徴とするチップ状固体電解コンデンサ。 A porous sintered body made of a valve metal,
A dielectric layer covering at least a part of the porous sintered body;
A solid electrolyte layer covering at least a part of the dielectric layer;
A conductive adhesive covering at least a part of the solid electrolyte layer;
An electrode substrate covered at least in part by the conductive adhesive;
A chip-shaped solid electrolytic capacitor comprising:
A chip-shaped solid electrolytic capacitor, wherein the electrode substrate is a laminated structure of a plurality of metal materials.
上記切欠き部は上記封止樹脂に少なくともその一部を覆われていること
を特徴とする請求項1〜請求項6のいずれか1項に記載のチップ状固体電解コンデンサ。 One main surface that is not covered with the conductive adhesive of the electrode substrate has a notch,
The chip-shaped solid electrolytic capacitor according to any one of claims 1 to 6, wherein at least a part of the notch is covered with the sealing resin.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011189839A JP2013051377A (en) | 2011-08-31 | 2011-08-31 | Chip type solid electrolytic capacitor and manufacturing method of the same |
US13/455,671 US8885326B2 (en) | 2011-04-26 | 2012-04-25 | Solid electrolytic capacitor and method for manufacturing the same |
US14/523,505 US9263193B2 (en) | 2011-04-26 | 2014-10-24 | Solid electrolytic capacitor and method for manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011189839A JP2013051377A (en) | 2011-08-31 | 2011-08-31 | Chip type solid electrolytic capacitor and manufacturing method of the same |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013051377A true JP2013051377A (en) | 2013-03-14 |
Family
ID=48013196
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011189839A Pending JP2013051377A (en) | 2011-04-26 | 2011-08-31 | Chip type solid electrolytic capacitor and manufacturing method of the same |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013051377A (en) |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5948919A (en) * | 1982-09-14 | 1984-03-21 | 日本電気株式会社 | Chip type solid electrolyte condenser |
JPH065458A (en) * | 1992-06-18 | 1994-01-14 | Elna Co Ltd | Lead frame |
JPH07106489A (en) * | 1993-10-05 | 1995-04-21 | Matsushita Electric Ind Co Ltd | Semiconductor device and its manufacture |
JPH07249727A (en) * | 1994-03-11 | 1995-09-26 | Mitsubishi Electric Corp | Semiconductor device |
JP2000323357A (en) * | 1999-05-07 | 2000-11-24 | Matsushita Electric Ind Co Ltd | Chip type solid electrolytic capacitor |
JP2002367862A (en) * | 2001-04-05 | 2002-12-20 | Rohm Co Ltd | Solid electrolytic capacitor and method for manufacturing the same |
JP2008053513A (en) * | 2006-08-25 | 2008-03-06 | Nec Tokin Corp | Lower-surface electrode solid electrolytic capacitor |
JP2010212650A (en) * | 2009-03-09 | 2010-09-24 | Samsung Electro-Mechanics Co Ltd | Solid capacitor and method of manufacturing the same |
-
2011
- 2011-08-31 JP JP2011189839A patent/JP2013051377A/en active Pending
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5948919A (en) * | 1982-09-14 | 1984-03-21 | 日本電気株式会社 | Chip type solid electrolyte condenser |
JPH065458A (en) * | 1992-06-18 | 1994-01-14 | Elna Co Ltd | Lead frame |
JPH07106489A (en) * | 1993-10-05 | 1995-04-21 | Matsushita Electric Ind Co Ltd | Semiconductor device and its manufacture |
JPH07249727A (en) * | 1994-03-11 | 1995-09-26 | Mitsubishi Electric Corp | Semiconductor device |
JP2000323357A (en) * | 1999-05-07 | 2000-11-24 | Matsushita Electric Ind Co Ltd | Chip type solid electrolytic capacitor |
JP2002367862A (en) * | 2001-04-05 | 2002-12-20 | Rohm Co Ltd | Solid electrolytic capacitor and method for manufacturing the same |
JP2008053513A (en) * | 2006-08-25 | 2008-03-06 | Nec Tokin Corp | Lower-surface electrode solid electrolytic capacitor |
JP2010212650A (en) * | 2009-03-09 | 2010-09-24 | Samsung Electro-Mechanics Co Ltd | Solid capacitor and method of manufacturing the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9263193B2 (en) | Solid electrolytic capacitor and method for manufacturing the same | |
KR101442402B1 (en) | Inductor and method for manufacturing the same | |
JP2008028383A (en) | Chip type solid electrolytic capacitor | |
KR101451503B1 (en) | Inductor and method for manufacturing the same | |
US10629383B2 (en) | Solid electrolytic capacitor | |
GB2394360A (en) | electrolytic surface mounting capacitor manufacturing method using epoxy resin | |
JP6391944B2 (en) | Solid electrolytic capacitor and manufacturing method thereof | |
TW200937469A (en) | Stacked solid electrolytic capacitor | |
JP2017168621A (en) | Solid electrolytic capacitor and method for manufacturing the same | |
JP6295433B2 (en) | Solid electrolytic capacitor | |
JP4953091B2 (en) | Capacitor chip and manufacturing method thereof | |
JP5120026B2 (en) | Solid electrolytic capacitor and manufacturing method thereof | |
JP4896660B2 (en) | Solid electrolytic capacitor and manufacturing method thereof | |
US11915886B2 (en) | Solid electrolytic capacitor | |
JP4671339B2 (en) | Multilayer solid electrolytic capacitor | |
JP2013051377A (en) | Chip type solid electrolytic capacitor and manufacturing method of the same | |
JP7248141B2 (en) | Electrolytic capacitor and method for manufacturing electrolytic capacitor | |
JP2007180160A (en) | Capacitor chip and manufacturing method thereof | |
JP5810262B2 (en) | Solid electrolytic capacitor and manufacturing method thereof | |
JPWO2006129639A1 (en) | Solid electrolytic capacitor and manufacturing method thereof | |
JP2010141180A (en) | Solid-state electrolytic capacitor, and method of manufacturing the same | |
JP4520374B2 (en) | Manufacturing method of chip-shaped solid electrolytic capacitor | |
JP4574544B2 (en) | Solid electrolytic capacitor | |
JP4931488B2 (en) | Solid electrolytic capacitor and manufacturing method thereof | |
JP2008177237A (en) | Surface-mounting thin capacitor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140829 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150416 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150430 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150629 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150721 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150918 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20151021 |