JP2013047965A - ストレージアレイでミラー化されたキャッシュボリュームを用いることでドライブオーバーヘッドを軽減するシステム - Google Patents

ストレージアレイでミラー化されたキャッシュボリュームを用いることでドライブオーバーヘッドを軽減するシステム Download PDF

Info

Publication number
JP2013047965A
JP2013047965A JP2012226878A JP2012226878A JP2013047965A JP 2013047965 A JP2013047965 A JP 2013047965A JP 2012226878 A JP2012226878 A JP 2012226878A JP 2012226878 A JP2012226878 A JP 2012226878A JP 2013047965 A JP2013047965 A JP 2013047965A
Authority
JP
Japan
Prior art keywords
cache area
write
read
requests
solid state
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012226878A
Other languages
English (en)
Inventor
Mahmoud K Jibbe
マフムード・ケー・ジッベ
Senthil Kannan
センシル・カンナン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LSI Corp
Original Assignee
LSI Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US12/417,096 external-priority patent/US8140762B2/en
Application filed by LSI Corp filed Critical LSI Corp
Publication of JP2013047965A publication Critical patent/JP2013047965A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02Addressing or allocation; Relocation
    • G06F12/08Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0866Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16Error detection or correction of the data by redundancy in hardware
    • G06F11/20Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/2053Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where persistent mass storage functionality or persistent mass storage control functionality is redundant
    • G06F11/2056Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where persistent mass storage functionality or persistent mass storage control functionality is redundant by mirroring
    • G06F11/2087Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where persistent mass storage functionality or persistent mass storage control functionality is redundant by mirroring with a common controller
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/22Employing cache memory using specific memory technology
    • G06F2212/221Static RAM
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/22Employing cache memory using specific memory technology
    • G06F2212/222Non-volatile memory
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/28Using a specific disk cache architecture
    • G06F2212/285Redundant cache memory
    • G06F2212/286Mirrored cache memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

【課題】ストレージアレイでミラー化されたキャッシュボリュームを用いることでドライブオーバーヘッドを軽減する方法及び/又は装置を提供する。
【解決手段】ドライブアレイを複数のハード・ディスク・ドライブと、ソリッドステートデバイスと、抽象化レイヤとしてのコントローラで構成する。ソリッドステートデバイスは、書き込みキャッシュ領域と読み出しキャッシュ領域とを含む。読み出しキャッシュ領域は、書き込みキャッシュ領域のミラーである。抽象化レイヤは、(i)複数のIO要求を受信し、(ii)複数のIO要求を処理し、(iii)複数のIO要求を書き込みキャッシュ領域と前記読み出しキャッシュ領域とにマップするように構成される。
【選択図】図3

Description

本願は同時係属中の出願である、2008年4月22日に出願された米国特許出願第61/046,815号、2008年6月20日に出願された米国特許出願第12/143,123号、2008年7月15日に出願された米国特許出願第61/080,806号、2008年7月15日に出願された米国特許出願第61/080,762号、2008年7月23日に出願された米国特許出願第12/178,064号、2008年9月26日に出願された米国特許出願第12/238,858号、2008年9月25日に出願された米国特許出願第61/100,034号、2008年11月26日に出願された米国特許出願第12/324,224号、2009年1月15日に出願された米国特許出願第12/354,126号、2009年3月2日に出願された米国特許出願第12/395,786に関連し、それぞれここに全体を参考として援用される。
本発明は、一般にストレージアレイ、特に、ストレージアレイでミラー化されたキャッシュボリュームを用いることでドライブオーバーヘッドを軽減する方法及び/又は装置に関するものである。
現在のストレージアレイ(又はコントローラ)は、コントローラキャッシュの使用を制限されている。ライトスルーキャッシュポリシーモードにおいて、入力/出力(IO)書き込み要求は、特定のハード・ディスク・ドライブ(HDD)の応答時間に依存しなければならない。ストレージアレイネットワーク(SAN)環境の重いIO要求においては、HDD応答時間はさらに遅れさえする。IO先読みキャッシュポリシーにおいては、要求されないデータがフェッチされると、結果としてHDD応答時間に対応する遅れと共にダイレクトリードtoHDDをもたらす。要求されないデータフェッチで費やされた時間は無駄になる。
DRAMに格納された書き込みキャッシュと読み出しキャッシュは、キャッシュのためにバックアップバッテリが全くないときライトスルーキャッシュポリシーのためのHDDへの書き込みに依存する。ライトスルーキャッシュポリシーのためのHDDへの書き込みは、HDDの待ち時間に加わる。先読みキャッシュポリシーは、要求されないデータのプレフェッチの結果、書き込みデータを得る際に遅延時間を加えるのでHDDの待ち時間を軽減することを助けない。
ストレージアレイでミラー化されたキャッシュボリュームを用いることでドライブオーバーヘッドを軽減する方法及び/又は装置を実現するのは望ましいだろう。
本発明はホスト、ソリッドステートデバイス及び抽象化レイヤを含むシステムに関する。前記ホストは、複数の入力/出力(IO)要求を生成するように構成されても良い。前記ソリッドステートデバイスは、書き込みキャッシュ領域と読み出しキャッシュ領域とを含んでいても良い。前記読み出しキャッシュ領域は、前記書き込みキャッシュ領域のミラーであっても良い。前記抽象化レイヤは、(i)前記複数のIO要求を受信し、(ii)前記複数のIO要求を処理し、(iii)前記複数のIO要求を前記書き込みキャッシュ領域と前記読み出しキャッシュ領域とにマップするように構成されても良い。
本発明の目的、特徴及び利点は、(i)ハードディスクオーバーヘッドを軽減する、(ii)ストレージアレイでミラー化されたキャッシュボリュームを実現する、(iii)典型的なハード・ディスク・ドライブ(HDD)に代わってソリッドステートドライブ(SSD)キャッシュに書き込むためのライトスルーモードを許容する、(iv)LUNの作成の間、ミラー化されたキャッシュボリュームでLUNを作成する、(v)LUNが作成された後にミラー化されたキャッシュボリュームを作成する、(vi)全てのデータがミラー化されるまで既存のデータを非同期的にミラー化すると共にHDDやミラー化されたLUNに同期的に書き込む、(vii)HDD待ち時間を避けるべく、読み出しIO要求のためにミラー化されたキャッシュボリュームを用いる、(viii)ユーザが選択可能なミラー化されたキャッシュボリュームを提供する、(ix)読み出しキャッシュがSSD(又はフラッシュドライブ)であるミラー化されたキャッシュボリュームを用いることを許容する、(x)DRAMから分離したSSDに書き込みキャッシュと読み出しキャッシュとを有する、(xi)書き込みキャッシュのためのバックアップバッテリがない場合、ライトスルーキャッシュポリシーのためにHDDに書き込む、(xii)SSD書き込みキャッシュに書き込まれても良い、(xiii)読み出しIO要求が読み出しキャッシュ領域のミラー化されたキャッシュボリュームを有するLUNのためにより速く供給されることを許容する、(xiv)プレフェッチリードキャッシュモードとその結果として生じる間違った予測による要求されないデータを排除する、及び/又は(xv)処理時間とHDD待ち時間を節約する方法及び/又は装置を提供することを含んでいる。
これらと他の本発明の目的、特徴及び利点は以下の詳細な説明、添付された特許請求の範囲及び図面から明らかになろう。
図1は本発明の実施の形態のブロック図である。 図2は本発明の実施の形態のより詳細なブロック図である。 図3は本発明の他の実施の形態のブロック図である。
図1を参照すると、本発明の好適な実施の形態に従ってシステム100のブロック図が示される。一般に、システム100は、モジュール102、モジュール104、モジュール106、モジュール108、モジュール110、モジュール112及びコネクション114を含む。モジュール102は、サーバとして実現されても良い。一例では、モジュール102は、ホストとして実現されても良い。モジュール104は、コントローラとして実現されても良い。モジュール106は、ストレージアレイとして実現されても良い。モジュール108は、ハード・ディスク・ドライブ(HDD)として実現されても良い。一例では、HDD108は多くの物理的なディスク(例えば、P1、P2、P3)で実現されても良い。特定の実施の設計基準を満足するために物理的なディスクの数を変更されても良い。一例では、HDD108は、ストレージアレイ106の一部であっても良い。コントローラ104は、モジュール110を含んでいても良い。モジュール110は、入力/出力(IO)抽象化レイヤとして実現されても良い。モジュール106は、モジュール112を含んでいても良い。モジュール112は、ソリッドステートデバイスとして実現されても良い。コネクション114は、ファイバーチャネルコネクション又は他のタイプのネットワーク接続などのようにネットワーク接続であっても良い。システム100は、ストレージアレイ106のHDD108へのアクセスの待ち時間によって生じるオーバーヘッドを軽減することができるだろう。
図2を参照すると、システム100のより詳細なブロック図が示される。一般に、モジュール112は、書き込みキャッシュ領域116と読み出しキャッシュ領域118とを含む。一例では、書き込みキャッシュ領域116と読み出しキャッシュ領域118は、SSD112の別の場所に位置(例えば、マップ)しても良い。一般に、書き込みキャッシュ領域116は、複数のLUN120a−120n(例えば、LUN0、LUN1、LUN2等)を含む。一般に、読み出しキャッシュ領域118は、LUN122(例えば、LUN0’)を含む。一例では、LUN122は、LUN120a−120nの特定の一つのミラー化されたキャッシュボリュームとして実現されても良い。特定の実施(例えば、2048まで又はそれ以上)の設計基準を満足するためにLUN120a−120nとLUN122の特定の数が変更(例えば、増加及び/又は減少)されても良い。通常、IO要求は、ストレージアレイ106のストレージデバイス(例えば、物理的なディスクP1、P2、又はP3)へのそのようなリクエストを翻訳するLUN120a−120nとLUN122に送信する。IOコントローラ104(又はファームウェア)は、IO抽象化レイヤで構成されても良い。ホスト102からの処理されるべきIO要求は、IO抽象化レイヤ110に送信しても良い。IO抽象化レイヤ110は、ソリッドステートデバイス112(例えば、LUN120a−120nとLUN122)の書き込みキャッシュ領域116と読み出しキャッシュ領域118へのマッピングを有することができるだろう。書き込みキャッシュ領域116は、SSD112でマップされても良い。読み出しキャッシュ領域118は、SSD112の別の場所(又は領域)でマップされても良い。一例では、読み出しキャッシュ領域118は、フラッシュドライブでマップされても良い。読み出しキャッシュ領域118は、LUN120a−120nの特定の一つの書き込みキャッシュ領域116のミラーであっても良い。例えば、LUN120a(例えば、LUN0)のためのIO書き込み要求は、SSD112の書き込みキャッシュ領域116にマップされても良い。IO書き込み要求は、読み出しキャッシュ領域118に同期的(又は非同期的)にミラー化されても良い。
IO抽象化レイヤ110は、IO書き込みが終了したときに信号(例えば、グッドステータス信号)をホスト102に返信する。LUN122(例えば、LUN0’)のためのIO読み出し要求は、ホスト102からIO抽象化レイヤ110に送信しても良い。IO抽象化レイヤ110は、必要なデータを検索するためにLUN122からミラー化された読み出しキャッシュ領域118を読み出しても良い。必要なデータがSSD112の読み出しキャッシュ領域118に格納されるのであれば、IO抽象化レイヤ110はHDD108から読み出す必要はないだろう。必要なデータがSSD112の読み出しキャッシュ領域118に格納されるのであれば、HDD108からの読み出しと関連している応答時間の遅れを避けることができるだろう。一つの実施では、IO書き込み要求は、HDD108(例えば、書き込みキャッシュ領域116)とSSD112のミラー化された読み出しキャッシュ領域118とに非同期的に書き込まれても良い。
IO書き込み要求は、ホスト(又はイニシエータ)102からIO抽象化レイヤ110に送信されても良い。IO抽象化レイヤ110は、IO要求をSSD112(例えば、書き込みキャッシュ領域116)に書き込んでも良い。IO抽象化レイヤ110は、信号(例えば、「グッド」ステータス信号)をホスト102に送信しても良い。一例では、IO抽象化レイヤ110は、SSD112にIO要求を書き込み、ライトスルーキャッシュポリシーでグッドステータス信号をホスト102に送信しても良い。IO抽象化レイヤ110は、コントローラ/アレイDRAMにIO要求を書き込んでいる間、ライトバックキャッシュポリシーでグッドステータス信号をホスト102に送信しても良い。抽象化レイヤ110は、SSD112の書き込みキャッシュ領域116(例えば、LUN120a)からのIO読み出し要求を処理する代わりにLUN122からのIO読み出し要求を処理しても良い。
IO読み出し要求は、ホスト102から送信されても良い。IO読み出し要求は、IO抽象化レイヤ110に送信しても良い。IO抽象化レイヤ100は、先のIO要求をHDD108のLUN120a−120n(例えば、LUN0)に非同期的に書き込んでも良い。IO要求は、読み出しキャッシュ領域118のLUN122にミラー化されても良い。一例では、LUN122は、LUN120a−120n(例えば、LUN0)の特定の一つのミラー化されたキャッシュボリュームであっても良い。LUN120a−120nとLUN122は、IO抽象化レイヤ110によって同期的(又は非同期的)に書き込まれても良い。読み出しキャッシュ領域118のミラー化されたLUN122は、LUN120a−120nが構成される間に作成されても良い。LUN122は、LUN120a−120nが構成される間にマップされても良い。一例では、LUN122は、特定の設計実施に係るユーザ選択に基づいてマップされても良い。
一つ又はそれ以上のLUN120a−120n(例えば、120b−120n)は、ミラー化されたキャッシュボリュームなしに構成されても良い。LUN120a−120nは、リードプレフェッチキャッシュポリシー(例えば、現在一般的なLSIストレージアレイ)を用いて構成されても良い。IO読み出し要求のために、IO抽象化レイヤ110は、LUN122からミラー化されたキャッシュボリューム(例えば、読み出しキャッシュ領域118)を読み出すだろう。LUN122からのIO読み出し要求の処理は、HDD108(例えば、書き込みキャッシュ領域116)からのIO読み出し要求の処理よりも速いだろう。IO読み出し要求は、ホスト102に返信されても良い。
図3を参照すると、システム100’のブロック図が示される。一般に、システム100’は、ホスト102、コントローラ104、モジュール106’及びHDD108を含む。コントローラ104は、IO抽象化レイヤ110を実現しても良い。モジュール106’は、ストレージアレイとして実現されても良い。一般に、ストレージアレイ106’は、モジュール112’とモジュール130とを含む。モジュール112’は、ソリッドステートデバイス(SSD)として実現されても良い。一般に、SSD112’は、書き込みキャッシュ領域116を含む。一般に、書き込みキャッシュ領域は、複数のLUN120a−120nを含む。モジュール130は、フラッシュドライブとして実現されても良い。一般に、フラッシュドライブ130は、読み出しキャッシュ領域118を含む。読み出しキャッシュ領域は、LUN122を含んでいても良い。一例では、フラッシュドライブ130は、複数のLUN120a−120nをミラー化するために作成された複数のLUNを含んでいても良い。製造コストは、ミラー化されたLUN全体を格納するためのソリッドステートデバイス(SSD)又はフラッシュドライブの実現に関連されるだろう。特定のLUNのためにミラー化を実現することによって、性能とコストのバランスを達成できるだろう。通常、業務の改善はSSD実現の別途費用で釣り合う。
これまで本発明は、特に好適な実施の形態を参照して示し、説明してきたが、本発明の範囲から逸脱しないで形態と詳細の様々な変更を行うことができることが当業者によって理解されるであろう。

Claims (20)

  1. 複数の入力/出力(IO)要求を生成するように構成されたホストと、
    (i)ソリッドステートデバイスと(ii)複数のハード・ディスク・ドライブ(HDD)とを含むドライブアレイであって、前記ソリッドステートデバイスが(a)書き込みキャッシュ領域と(b)読み出しキャッシュ領域とを含み、(A)前記ドライブアレイが前記複数のIO要求に応じてデータを格納及び/又は検索し、(B)前記読み出しキャッシュ領域が前記書き込みキャッシュ領域の一部のデータミラーであり、(C)前記読み出しキャッシュ領域と前記書き込みキャッシュ領域との間の前記データミラーは、前記読み出しキャッシュ領域にアクセスするときに待ち時間オーバーヘッドを避けるべく、前記データが前記書き込みキャッシュ領域に書き込まれた後に同時に同期されるドライブアレイと、
    (i)前記複数のIO要求を受信し、(ii)前記複数のIO要求を処理し、(iii)前記複数のIO要求を前記書き込みキャッシュ領域と前記読み出しキャッシュ領域とにマップするように構成された抽象化レイヤを含むコントローラと、
    を含み、
    前記ソリッドステートデバイスと前記複数のHDDとが前記コントローラから分離しており、前記複数のHDDに代わって前記ソリッドステートデバイスへの書き込みがライトスルーキャッシュポリシーであるシステム。
  2. IO書き込み要求は、前記書き込みキャッシュ領域と前記読み出しキャッシュ領域とに同期的に書き込まれる請求項1に記載のシステム。
  3. IO読み出し要求は、前記読み出しキャッシュ領域で処理される請求項1に記載のシステム。
  4. 前記抽象化レイヤは、コントローラ上で実行される請求項1に記載のシステム。
  5. 前記ソリッドステートデバイスは、ストレージアレイ上で実現される請求項1に記載のシステム。
  6. 前記読み出しキャッシュ領域は、前記書き込みキャッシュ領域とは別の場所にマップされる請求項1に記載のシステム。
  7. 前記抽象化レイヤは、IO書き込み要求が終了したときに信号を前記ホストに返信する請求項1に記載のシステム。
  8. 前記書き込みキャッシュ領域と前記読み出しキャッシュ領域のそれぞれは、LUNを含む請求項1に記載のシステム。
  9. IO書き込み要求は、前記書き込みキャッシュ領域と前記読み出しキャッシュ領域とに非同期的に書き込まれる請求項1に記載のシステム。
  10. (A)ホストが複数の入力/出力(IO)要求を生成するステップと、
    (B)コントローラの抽象化レイヤが前記複数のIO要求を受信するステップと、
    (C)前記抽象化レイヤが、ソリッドステートデバイスと複数のハード・ディスク・ドライブ(HDD)とを含むドライブアレイからデータを格納及び/又は検索することによって、前記複数のIO要求を処理するステップと、
    (D)前記抽象化レイヤが前記複数のIO要求を前記ソリッドステートデバイスの書き込みキャッシュ領域と読み出しキャッシュ領域とにマップするステップと、
    (E)前記ドライブアレイが、データミラーを形成すべく、前記書き込みキャッシュ領域の一部を前記読み出しキャッシュ領域にミラーリングし、前記読み出しキャッシュ領域と前記書き込みキャッシュ領域との間の前記データミラーは、前記読み出しキャッシュ領域にアクセスするときに待ち時間オーバーヘッドを避けるべく、前記データが前記書き込みキャッシュ領域に書き込まれた後に同時に同期されるステップと、
    を含み、
    前記ソリッドステートデバイスと前記複数のHDDとが前記コントローラから分離しており、前記複数のHDDに代わって前記ソリッドステートデバイスへの書き込みがライトスルーキャッシュポリシーである方法。
  11. 前記ステップ(D)は、IO書き込み要求を前記書き込みキャッシュ領域と前記読み出しキャッシュ領域とに同期的に書き込むサブステップを更に含む請求項10に記載の方法。
  12. 前記ステップ(C)は、IO読み出し要求を前記読み出しキャッシュ領域で処理するサブステップを更に含む請求項10に記載の方法。
  13. IO書き込み要求が終了した後に信号をホストに返信するステップを更に含む請求項10に記載の方法。
  14. 前記読み出しキャッシュ領域と前記書き込みキャッシュ領域のそれぞれは、LUNを含む請求項10に記載の方法。
  15. 前記ステップ(D)は、IO書き込み要求を前記書き込みキャッシュ領域と前記読み出しキャッシュ領域とに非同期的に書き込むサブステップを更に含む請求項10に記載の方法。
  16. 前記読み出しキャッシュ領域は、フラッシュドライブを含む請求項10に記載の方法。
  17. 前記読み出しキャッシュ領域は、前記書き込みキャッシュ領域とは別の場所にマップされる請求項10に記載の方法。
  18. 複数の入力/出力(IO)要求を生成するように構成されたホストと、
    (i)ソリッドステートデバイスと(ii)複数のハード・ディスク・ドライブ(HDD)とを含むドライブアレイであって、前記ソリッドステートデバイスが書き込みキャッシュ領域を含み、前記ドライブアレイが前記複数のIO要求に応じてデータを格納及び/又は検索するドライブアレイと、
    読み出しキャッシュ領域を含むフラッシュドライブであって、(A)前記読み出しキャッシュ領域が前記書き込みキャッシュ領域の一部のデータミラーであり、(B)前記読み出しキャッシュ領域と前記書き込みキャッシュ領域との間の前記データミラーは、前記読み出しキャッシュ領域にアクセスするときに待ち時間オーバーヘッドを避けるべく、前記データが前記書き込みキャッシュ領域に書き込まれた後に同時に同期され、(C)前記フラッシュドライブが前記ソリッドステートデバイスから分離しているフラッシュドライブと、
    (i)前記複数のIO要求を受信し、(ii)前記複数のIO要求を処理し、(iii)前記複数のIO要求を前記書き込みキャッシュ領域と前記読み出しキャッシュ領域とにマップするように構成された抽象化レイヤを含むコントローラと、
    を含み、
    前記ソリッドステートデバイスと前記複数のHDDと前記フラッシュドライブとが前記コントローラから分離しており、前記複数のHDDに代わって前記ソリッドステートデバイスへの書き込みがライトスルーキャッシュポリシーであるシステム。
  19. IO書き込み要求は、前記書き込みキャッシュ領域と前記読み出しキャッシュ領域とに同期的に書き込まれる請求項18に記載のシステム。
  20. IO書き込み要求は、前記書き込みキャッシュ領域と前記読み出しキャッシュ領域とに非同期的に書き込まれる請求項18に記載のシステム。
JP2012226878A 2009-04-02 2012-10-12 ストレージアレイでミラー化されたキャッシュボリュームを用いることでドライブオーバーヘッドを軽減するシステム Pending JP2013047965A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/417,096 US8140762B2 (en) 2008-04-22 2009-04-02 System to reduce drive overhead using a mirrored cache volume in a storage array
US12/417096 2009-04-02

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2010071656A Division JP5415333B2 (ja) 2009-04-02 2010-03-26 ストレージアレイでミラー化されたキャッシュボリュームを用いることでドライブオーバーヘッドを軽減するシステム

Publications (1)

Publication Number Publication Date
JP2013047965A true JP2013047965A (ja) 2013-03-07

Family

ID=45813138

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2010071656A Expired - Fee Related JP5415333B2 (ja) 2009-04-02 2010-03-26 ストレージアレイでミラー化されたキャッシュボリュームを用いることでドライブオーバーヘッドを軽減するシステム
JP2012226878A Pending JP2013047965A (ja) 2009-04-02 2012-10-12 ストレージアレイでミラー化されたキャッシュボリュームを用いることでドライブオーバーヘッドを軽減するシステム

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2010071656A Expired - Fee Related JP5415333B2 (ja) 2009-04-02 2010-03-26 ストレージアレイでミラー化されたキャッシュボリュームを用いることでドライブオーバーヘッドを軽減するシステム

Country Status (5)

Country Link
EP (1) EP2237157B1 (ja)
JP (2) JP5415333B2 (ja)
KR (1) KR101124480B1 (ja)
CN (1) CN101859234B (ja)
TW (1) TWI371686B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015194942A (ja) * 2014-03-31 2015-11-05 日本電気株式会社 キャッシュ装置、ストレージ装置、キャッシュ制御方法、及びストレージ制御プログラム

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8296782B2 (en) 2008-04-22 2012-10-23 Lsi Corporation System eliminating hardware duplication during application testing of an internal storage array across different operating systems
TWI472920B (zh) * 2011-09-01 2015-02-11 A system and method for improving the read and write speed of a hybrid storage unit
EP2761481A4 (en) * 2011-09-30 2015-06-17 Intel Corp PRESENTATION OF DIRECT ACCESS STORAGE DEVICE IN LOGIC READER MODEL
JP6056211B2 (ja) * 2012-06-22 2017-01-11 富士通株式会社 情報管理装置、情報管理プログラム、及び情報管理方法
US9081686B2 (en) * 2012-11-19 2015-07-14 Vmware, Inc. Coordinated hypervisor staging of I/O data for storage devices on external cache devices
CN106557264B (zh) * 2015-09-25 2019-11-08 伊姆西公司 针对固态硬盘的存储方法及设备

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06505584A (ja) * 1991-03-05 1994-06-23 ザイテル コーポレーション キャッシュメモリ
JPH10222313A (ja) * 1997-02-04 1998-08-21 Oki Electric Ind Co Ltd ディスクアレイ装置
JP2001520779A (ja) * 1997-05-19 2001-10-30 データー・ゼネラル・コーポレーション ディスク記憶システムのバックアップ装置および方法
US6446237B1 (en) * 1998-08-04 2002-09-03 International Business Machines Corporation Updating and reading data and parity blocks in a shared disk system
JP2004538532A (ja) * 1999-01-25 2004-12-24 インターナショナル・ビジネス・マシーンズ・コーポレーション 複数のraidコントローラの間での完全なキャッシュ・コヒーレンシ
JP2005043930A (ja) * 2003-07-22 2005-02-17 Hitachi Ltd 記憶装置システム
JP2006119786A (ja) * 2004-10-20 2006-05-11 Hitachi Ltd ストレージ装置のリソース割り当て方法及びストレージ装置
JP2007525753A (ja) * 2004-02-04 2007-09-06 サンディスク コーポレイション デュアルメディアストレージデバイス
JP2008084066A (ja) * 2006-09-28 2008-04-10 Hitachi Ltd ディスク制御装置及びストレージシステム

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5586291A (en) * 1994-12-23 1996-12-17 Emc Corporation Disk controller with volatile and non-volatile cache memories
US7313614B2 (en) * 2000-11-02 2007-12-25 Sun Microsystems, Inc. Switching system
WO2003075166A1 (fr) * 2002-03-06 2003-09-12 Fujitsu Limited Systeme de stockage et procede de transfert de donnees dans ledit systeme
US7330931B2 (en) * 2003-06-26 2008-02-12 Copan Systems, Inc. Method and system for accessing auxiliary data in power-efficient high-capacity scalable storage system
JP4819369B2 (ja) * 2005-02-15 2011-11-24 株式会社日立製作所 ストレージシステム
JP5008845B2 (ja) * 2005-09-01 2012-08-22 株式会社日立製作所 ストレージシステムとストレージ装置及びその制御方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06505584A (ja) * 1991-03-05 1994-06-23 ザイテル コーポレーション キャッシュメモリ
JPH10222313A (ja) * 1997-02-04 1998-08-21 Oki Electric Ind Co Ltd ディスクアレイ装置
JP2001520779A (ja) * 1997-05-19 2001-10-30 データー・ゼネラル・コーポレーション ディスク記憶システムのバックアップ装置および方法
US6446237B1 (en) * 1998-08-04 2002-09-03 International Business Machines Corporation Updating and reading data and parity blocks in a shared disk system
JP2004538532A (ja) * 1999-01-25 2004-12-24 インターナショナル・ビジネス・マシーンズ・コーポレーション 複数のraidコントローラの間での完全なキャッシュ・コヒーレンシ
JP2005043930A (ja) * 2003-07-22 2005-02-17 Hitachi Ltd 記憶装置システム
JP2007525753A (ja) * 2004-02-04 2007-09-06 サンディスク コーポレイション デュアルメディアストレージデバイス
JP2006119786A (ja) * 2004-10-20 2006-05-11 Hitachi Ltd ストレージ装置のリソース割り当て方法及びストレージ装置
JP2008084066A (ja) * 2006-09-28 2008-04-10 Hitachi Ltd ディスク制御装置及びストレージシステム

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015194942A (ja) * 2014-03-31 2015-11-05 日本電気株式会社 キャッシュ装置、ストレージ装置、キャッシュ制御方法、及びストレージ制御プログラム
US9459996B2 (en) 2014-03-31 2016-10-04 Nec Corporation Cache device, storage apparatus, cache controlling method

Also Published As

Publication number Publication date
KR20100110271A (ko) 2010-10-12
JP2010244532A (ja) 2010-10-28
EP2237157A1 (en) 2010-10-06
CN101859234A (zh) 2010-10-13
TW201037510A (en) 2010-10-16
TWI371686B (en) 2012-09-01
JP5415333B2 (ja) 2014-02-12
CN101859234B (zh) 2013-09-11
KR101124480B1 (ko) 2012-03-16
EP2237157B1 (en) 2014-02-12

Similar Documents

Publication Publication Date Title
US8140762B2 (en) System to reduce drive overhead using a mirrored cache volume in a storage array
US9116638B2 (en) Method and apparatus for reading and writing data in file system
JP5415333B2 (ja) ストレージアレイでミラー化されたキャッシュボリュームを用いることでドライブオーバーヘッドを軽減するシステム
US9304901B2 (en) System and method for handling I/O write requests
US8650354B2 (en) Prefetching tracks using multiple caches
US8775729B2 (en) Prefetching data tracks and parity data to use for destaging updated tracks
JP6113199B2 (ja) データを管理する方法、コンピュータ・プログラム、およびシステム
US8949536B2 (en) Prefetching source tracks for destaging updated tracks in a copy relationship
US9830269B2 (en) Methods and systems for using predictive cache statistics in a storage system
US20070115731A1 (en) Data access methods and storage subsystems thereof
US20120303862A1 (en) Caching data in a storage system having multiple caches including non-volatile storage cache in a sequential access storage device
US8266325B2 (en) Compression on thin provisioned volumes using extent based mapping
US9785561B2 (en) Integrating a flash cache into large storage systems
US8825952B2 (en) Handling high priority requests in a sequential access storage device having a non-volatile storage cache
JP2010244532A5 (ja)
US8990615B1 (en) System and method for cache management
US20190369874A1 (en) Localized data block destaging
US10067877B1 (en) Method, apparatus and computer program product for use in managing multi-cache data storage systems
US9043533B1 (en) Sizing volatile memory cache based on flash-based cache usage
JP2002023960A (ja) ディスク装置及び同装置を複数備えた計算機システム

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131028

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140401