JP2013046443A - Power supply device and image forming apparatus using the same - Google Patents
Power supply device and image forming apparatus using the same Download PDFInfo
- Publication number
- JP2013046443A JP2013046443A JP2011180983A JP2011180983A JP2013046443A JP 2013046443 A JP2013046443 A JP 2013046443A JP 2011180983 A JP2011180983 A JP 2011180983A JP 2011180983 A JP2011180983 A JP 2011180983A JP 2013046443 A JP2013046443 A JP 2013046443A
- Authority
- JP
- Japan
- Prior art keywords
- unit
- value
- output
- voltage
- bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- Y02P70/54—
Landscapes
- Dc-Dc Converters (AREA)
- Electrophotography Configuration And Component (AREA)
- Control Or Security For Electrophotography (AREA)
Abstract
Description
本発明は、圧電トランスを用いて昇圧する電源装置、及びこれを用いた画像形成装置に関する。 The present invention relates to a power supply device that boosts voltage using a piezoelectric transformer, and an image forming apparatus using the same.
電子写真方式の画像形成装置は、高圧電源装置を内蔵しており、この高圧電源装置が、帯電ローラを介して感光体ドラムを帯電し、現像ローラ、供給ローラや転写ローラに所定のバイアス電圧を印加してトナーを感光体ドラムに移動させたり、媒体にトナー画像を転写させたりしている。 The electrophotographic image forming apparatus has a built-in high-voltage power supply device, which charges the photosensitive drum via a charging roller and applies a predetermined bias voltage to the developing roller, supply roller, and transfer roller. The toner is applied to move the toner to the photosensitive drum, or the toner image is transferred to the medium.
また、高圧電源装置として、圧電トランスを用いて、出力電圧が目標電圧になるように定電圧制御する技術が開示されている（特許文献１参照）。圧電トランスは、駆動周波数を可変することで容易に出力電圧を可変することができるものである。圧電トランスは、駆動周波数に応じて出力電圧が変化するものであり、この駆動電圧を電圧制御発振器（ＶＣＯ）で発生させていた。 In addition, as a high-voltage power supply device, a technique for performing constant voltage control using a piezoelectric transformer so that the output voltage becomes a target voltage is disclosed (see Patent Document 1). The piezoelectric transformer can easily change the output voltage by changing the drive frequency. The piezoelectric transformer has an output voltage that changes according to the driving frequency, and this driving voltage is generated by a voltage controlled oscillator (VCO).
ところで、一般に圧電トランスは、共振周波数において出力電圧が最大となるような“裾広がり”な特性をしており、圧電トランスの出力電圧を増加させる場合は、この圧電トランスの駆動周波数を高い方から低い方へ変化させることで可能となる。
しかしながら、一般的な電圧制御発振器などを用いた回路では、目標電圧に近い高い出力電圧を利用しようとした場合に、圧電トランスによる共振周波数のバラツキの影響で、共振周波数を超えて低い周波数で制御してしまう場合があった。
また、目標電圧に近い、高い出力電圧に設定した後で、改めて、圧電トランスの出力電圧を制御して、目標電圧に近づけるという２段階の電圧制御を行っていたため、短時間で目標電圧に定電圧制御することが困難であるという問題があった。
By the way, in general, a piezoelectric transformer has “bottom spreading” characteristics such that the output voltage becomes maximum at the resonance frequency. When increasing the output voltage of the piezoelectric transformer, the driving frequency of the piezoelectric transformer is increased from the higher one. It is possible by changing to a lower one.
However, in a circuit using a general voltage controlled oscillator, etc., when trying to use a high output voltage close to the target voltage, control is performed at a frequency lower than the resonance frequency due to the variation in resonance frequency due to the piezoelectric transformer. There was a case.
In addition, after setting the output voltage close to the target voltage, the output voltage of the piezoelectric transformer was controlled again, and two-step voltage control was performed to bring it close to the target voltage. There was a problem that it was difficult to control the voltage.
そこで、本発明は、短時間で目標電圧に近い高い電圧を出力することができる電源装置、及びこれを用いた画像形成装置を提供することを目的とする。 SUMMARY An advantage of some aspects of the invention is that it provides a power supply device capable of outputting a voltage close to a target voltage in a short time, and an image forming apparatus using the power supply device.
前記目的を達成するため、本発明の電源装置は、駆動周波数に対応して出力電圧が変化する圧電トランス（３０４）を用いた電源装置（高圧電源装置３０１）であって、前記出力電圧と目標電圧とが一致するように、前記駆動周波数を帰還制御する帰還制御回路（３０７，３０８）と、前記出力電圧と前記目標電圧との差分値が小さいとき、前記駆動周波数の変化量を小さくし、前記差分値が大きいとき、前記駆動周波数の変化量を大きく設定する駆動周波数設定手段（２０６）と、を備えることを特徴とする。なお、（ ）内の符号や記号は例示である。 In order to achieve the above object, a power supply device according to the present invention is a power supply device (high voltage power supply device 301) using a piezoelectric transformer (304) whose output voltage changes in accordance with a driving frequency, wherein the output voltage and the target When the difference value between the output voltage and the target voltage is small and the feedback control circuit (307, 308) that feedback-controls the drive frequency so that the voltage matches, the amount of change in the drive frequency is reduced, Drive frequency setting means (206) for setting a large amount of change in the drive frequency when the difference value is large. Note that the symbols and symbols in parentheses are examples.
これによれば、出力電圧と目標電圧との差分値が大きいとき、駆動周波数が大きく変化するので、早く、出力電圧が目標電圧に近づく。そして、出力電圧と目標電圧との差分値が小さくなったとき、駆動周波数が小さく変化するので、出力電圧が目標電圧を飛び超える可能性が少なくなる。
また、目標電圧に近い高い電圧を出力した際の駆動周波数を記憶し、次回、その駆動周波数を用いることで、いち早く目標電圧に近づける電圧制御を行うことができる。
According to this, when the difference value between the output voltage and the target voltage is large, the drive frequency changes greatly, so that the output voltage approaches the target voltage quickly. When the difference value between the output voltage and the target voltage becomes small, the drive frequency changes small, so that the possibility that the output voltage jumps over the target voltage is reduced.
In addition, by storing the drive frequency when a high voltage close to the target voltage is output and using the drive frequency next time, voltage control can be performed to quickly approach the target voltage.
また、振幅が前記目標電圧の２倍の三角波信号を生成する三角波生成回路と、前記三角波信号の中間値と前記出力電圧の分圧値とを比較してパルス幅を計測することにより、前記差分値と方向とを推測することができる。推測した推測差分値と変化量との関係が規定されている変化量設定テーブル（テーブルレジスタ５１０）とを用いて、推測差分値から駆動周波数の変化量を演算することができる。また、圧電トランスの駆動周波数−電圧特性（非線形特性）を規定する特性テーブル（テーブルレジスタ５１１）を用いて、駆動周波数または出力電圧の分圧値から駆動周波数の変化量を補正することができる。 The difference is obtained by measuring a pulse width by comparing a triangular wave generation circuit that generates a triangular wave signal whose amplitude is twice the target voltage and an intermediate value of the triangular wave signal and a divided value of the output voltage. The value and direction can be inferred. The amount of change in the drive frequency can be calculated from the estimated difference value using a change amount setting table (table register 510) in which the relationship between the estimated difference value and the estimated amount is defined. In addition, the amount of change in the drive frequency can be corrected from the drive frequency or the divided voltage value of the output voltage using a characteristic table (table register 511) that defines the drive frequency-voltage characteristic (nonlinear characteristic) of the piezoelectric transformer.
本発明によれば、短時間で目標電圧に近い高い電圧を出力することができる。 According to the present invention, a high voltage close to the target voltage can be output in a short time.
以下、図面を参照して、本発明の実施の形態（以下、「本実施形態」と称する）につき詳細に説明する。なお、各図は、本発明について概略的に示してあるに過ぎない。よって、本発明は、図示例のみに限定されるものではない。また、各図において、共通する構成要素や同様な構成要素については、同一の符号を付し、それらの重複する説明を省略する。 Hereinafter, an embodiment of the present invention (hereinafter referred to as “the present embodiment”) will be described in detail with reference to the drawings. Each figure is only schematically showing the present invention. Therefore, the present invention is not limited to the illustrated example. Moreover, in each figure, the same code | symbol is attached | subjected about the common component and the same component, and those overlapping description is abbreviate | omitted.
《第１の実施形態》
（構成の説明）
図１は、本発明の第１の実施形態である画像形成装置の全体構成図である。図１において、画像形成装置１０１（１０１Ａ）は、電子写真方式を用いたタンデムカラー印刷装置であり、４色の現像器１０２（１０２Ｋ、１０２Ｙ、１０２Ｍ、１０２Ｃ）と、４つの露光手段としてのＬＥＤヘッド１０３（１０３Ｋ、１０３Ｙ、１０３Ｍ、１０３Ｃ）と、転写ローラ１１１（１１１Ｋ、１１１Ｙ、１１１Ｍ、１１１Ｃ）と、定着器１２３と、給紙部としての用紙カセット１１７と、転写ベルト１１４を含む搬送部と、スタッカ（排紙トレー）１２９と、転写ベルトクリーニングブレード１１５と、転写ベルトクリーナ容器１１６とを備える。
なお、トナーカートリッジ１０４（１０４Ｋ、１０４Ｙ、１０４Ｍ、１０４Ｃ）は、現像器１０２（１０２Ｋ、１０２Ｙ、１０２Ｍ、１０２Ｃ）にそれぞれ着脱可能で、内部のトナーを現像器内部に供給可能な構造となっている。
<< First Embodiment >>
(Description of configuration)
FIG. 1 is an overall configuration diagram of an image forming apparatus according to a first embodiment of the present invention. In FIG. 1, an image forming apparatus 101 (101A) is a tandem color printing apparatus using an electrophotographic system, and includes four color developing devices 102 (102K, 102Y, 102M, and 102C) and LEDs as four exposure means. A head 103 (103K, 103Y, 103M, 103C), a transfer roller 111 (111K, 111Y, 111M, 111C), a
The toner cartridges 104 (104K, 104Y, 104M, and 104C) are detachable from the developing units 102 (102K, 102Y, 102M, and 102C), respectively, so that the toner inside can be supplied into the developing units. .
現像器１０２（１０２Ｋ、１０２Ｙ、１０２Ｍ、１０２Ｃ）は、内部に、像担持体としての感光体ドラム１０９（１０９Ｋ、１０９Ｙ、１０９Ｍ、１０９Ｃ）と、帯電手段としての帯電ローラ１０５（１０５Ｋ、１０５Ｙ、１０５Ｍ、１０５Ｃ）と、現像剤担持体としての現像ローラ１０７（１０７Ｋ、１０７Ｙ、１０７Ｍ、１０７Ｃ）と、現像剤供給手段としての供給ローラ１０６（１０６Ｋ、１０６Ｙ、１０６Ｍ、１０６Ｃ）と、薄層形成手段としての現像ブレード１０８（１０８Ｋ、１０８Ｙ、１０８Ｍ、１０８Ｃ）と、クリーニングブレード１１０（１１０Ｋ、１１０Ｙ、１１０Ｍ、１１０Ｃ）とを備える。なお、図面上は、感光体ドラム１０９Ｋ、帯電ローラ１０５Ｋ、現像ローラ１０７Ｋ、現像ブレード１０８Ｋ、クリーニングブレード１１０Ｋのみ示している。また、各ローラは、軸が用紙の搬送方向に垂直であって、搬送面に平行となる方向に配設されている。
The developing unit 102 (102K, 102Y, 102M, 102C) includes a photosensitive drum 109 (109K, 109Y, 109M, 109C) as an image carrier and a charging roller 105 (105K, 105Y, 105M) as a charging unit. 105C), a developing roller 107 (107K, 107Y, 107M, 107C) as a developer carrier, a supply roller 106 (106K, 106Y, 106M, 106C) as a developer supply means, and a thin layer forming means Development blades 108 (108K, 108Y, 108M, 108C) and cleaning blades 110 (110K, 110Y, 110M, 110C). In the drawing, only the photosensitive drum 109K, the charging
感光体ドラム１０９は、帯電ローラ１０５によって、一様に負極に帯電される。帯電された感光体ドラム１０９は、ＬＥＤヘッド１０３の発光・照射によって、照射部が放電され、静電潜像が形成される。例えば、感光体ドラム１０９は、−６００Ｖの帯電電位から−４０Ｖに放電される。
The photosensitive drum 109 is uniformly charged to the negative electrode by the charging
一方、供給ローラ１０６は、負のバイアス電圧（例えば、−３００Ｖ）が印加されており、トナーカートリッジ１０４内部の現像剤としてのトナーを帯電させ、帯電したトナーを現像ローラ１０７に供給する。現像ブレード１０８は、現像ローラ１０７に供給されたトナーを薄層化し、現像ローラ１０７の表面に一様なトナー層を形成する。現像ローラ１０７は、負のバイアス電圧（例えば、−２００Ｖ）が印加されており、電界の作用により、負に帯電されたトナーを静電潜像に移動させる。感光体ドラム１０９は、現像ローラ１０７からトナーが移動することにより、静電潜像がトナー像（現像剤像）として現像される。クリーニングブレード１１０は、転写後の残トナーをクリーニングする機構である。
On the other hand, the supply roller 106 is applied with a negative bias voltage (for example, −300 V), charges the toner as the developer inside the toner cartridge 104, and supplies the charged toner to the development roller 107. The developing blade 108 thins the toner supplied to the developing roller 107 and forms a uniform toner layer on the surface of the developing roller 107. A negative bias voltage (for example, −200 V) is applied to the developing roller 107, and the negatively charged toner is moved to the electrostatic latent image by the action of an electric field. As the toner moves from the developing roller 107 on the photosensitive drum 109, the electrostatic latent image is developed as a toner image (developer image). The
転写ローラ１１１（１１１Ｋ、１１１Ｙ、１１１Ｍ、１１１Ｃ）は、転写ベルト１１４裏面から転写位置にバイアス電圧が印加可能に配置される。転写ベルト駆動ローラ１１２、転写ベルト従動ローラ１１３は、転写ベルト１１４を張架し、ローラの駆動によって用紙を搬送可能となっている。また、転写ローラ１１１は、正のバイアス電圧（例えば、＋２５００Ｖ）が印加されており、感光体ドラム１０９の表面に形成され、負に帯電されたトナー画像を媒体に転写する。
The transfer rollers 111 (111K, 111Y, 111M, 111C) are arranged so that a bias voltage can be applied from the back surface of the
転写ベルトクリーニングブレード１１５は、転写ベルト１１４上のトナーを掻き落とせるようになっていて、転写ベルトクリーナ容器１１６には、転写ベルトクリーニングブレード１１５により掻き落とされたトナーが収容される。
The transfer
用紙カセット１１７は、画像形成装置１０１に着脱可能に取り付けられ用紙が積載される。給紙ローラ１１８は、転写媒体である用紙を用紙カセット１１７から給紙し、用紙ガイド１１９に沿って搬送する。レジストローラ１２０、１２１は、停止状態のところに用紙を突き当て、スキュー補正後に所定タイミングでレジストローラ１２０、１２１を駆動し、転写ベルト１１４に用紙を搬送する。用紙検出センサ１２２は、接触又は非接触で用紙の通過を検知する。
The
定着器１２３は、加熱部材１２４、及び圧着部材１２５を備え、加熱部材１２４は、サーミスタ２１６及び定着器ヒータ２１７（図２）を備え、用紙上に転写されたトナー像を熱と加圧によって用紙に定着する。なお、加熱部材１２４、及び圧着部材１２５は、互いに圧接させられ、ニップ部が形成されている。画像形成装置１０１は、排出ローラ１２６、１２７によって用紙ガイド１２８に沿って用紙を搬送し、排紙トレー１２９にフェースダウンで排出する。
The fixing
図２は、本発明の第１の実施形態である画像形成装置を制御する制御回路、及びその周辺部品の構成図である。図２において、画像形成装置１０１は、前記したＬＥＤヘッド１０３（１０３Ｋ、１０３Ｙ、１０３Ｍ、１０３Ｃ）と、現像器１０２（１０２Ｋ、１０２Ｙ、１０２Ｍ、１０２Ｃ）と、転写ローラ１１１（１１１Ｋ、１１１Ｙ、１１１Ｍ、１１１Ｃ）と、定着器１２３とを備え、さらにホストインタフェース部２０１と、給紙モータ２１０と、搬送モータ２１１と、転写ベルト駆動モータ２１２と、定着器駆動モータ２１３と、感光体ドラム駆動モータ２１４と、記憶部２１５と、用紙検出センサ１２２と、これらを全体制御する制御回路２００とを備える。
FIG. 2 is a configuration diagram of a control circuit that controls the image forming apparatus according to the first embodiment of the present invention and its peripheral components. 2, the
制御回路２００は、ホストインタフェース部２０１から入力される印刷データをコマンド／画像データに変換処理するコマンド／画像処理部２０２と、各モータ（２１０，２１１，２１２，２１３，２１４）を駆動するモータ制御部２０５と、ＬＥＤヘッド１０３（１０３Ｋ、１０３Ｙ、１０３Ｍ、１０３Ｃ）を駆動するＬＥＤヘッドインタフェース部２０３と、帯電ローラ１０５（１０５Ｋ，１０５Ｙ，１０５Ｍ，１０５Ｃ）にバイアス電圧を印加する帯電バイアス発生部２０７と、供給ローラ１０６（１０６Ｋ，１０６Ｙ，１０６Ｍ、１０６Ｃ）、及び現像ローラ１０７（１０７Ｋ，１０７Ｙ，１０７Ｍ、１０７Ｃ）にバイアス電圧を印加する現像／供給バイアス発生部２０８と、転写ローラ１１１（１１１Ｋ、１１１Ｙ、１１１Ｍ、１１１Ｃ）にバイアス電圧を印加する転写バイアス発生部２０９と、帯電バイアス発生部２０７、現像／供給バイアス発生部２０８、及び転写バイアス発生部２０９を制御する駆動周波数設定手段としての高圧制御部２０６と、コマンド／画像処理部２０２、モータ制御部２０５、ＬＥＤヘッドインタフェース部２０３、及び高圧制御部２０６を制御するプリンタエンジン制御部２０４とを備える。
The
ホストインタフェース部２０１は、外部機器（ホスト）から送信される印刷データ（例えば、コマンドデータ、文書データ、画像データ）を受信し、印刷データをコマンド／画像処理部２０２に送信する。コマンド／画像処理部２０２は、ホストインタフェース部２０１から印刷データを受信し、ページ記述言語で記述された印刷データを画像データ（ビットマップデータ）に変換し、ＬＥＤヘッドインタフェース部２０３に画像データを送る。
The
ＬＥＤヘッドインタフェース部２０３は、プリンタエンジン制御部２０４によってヘッド駆動パルス等が同期制御され、コマンド／画像処理部２０２が出力する画像データを用いてＬＥＤヘッド１０３Ｋ、１０３Ｙ、１０３Ｍ、１０３Ｃを発光させる。
The LED
プリンタエンジン制御部２０４は、コマンド／画像処理部２０２から入力された印刷データや画像データを記憶部２１５に一時的に格納する。また、プリンタエンジン制御部２０４は、各モータ（２１０，２１１，２１２，２１３，２１４）を制御するモータ制御値を演算すると共に、帯電ローラ１０５Ｋ、１０５Ｙ、１０５Ｍ、１０５Ｃ、供給ローラ１０６Ｋ、１０６Ｙ、１０６Ｍ、１０６Ｃ、現像ローラ１０７Ｋ、１０７Ｙ、１０７Ｍ、１０７Ｃ、転写ローラ１１１Ｋ、１１１Ｙ、１１１Ｍ、１１１Ｃに印加する、それぞれのバイアス電圧を演算する。
The printer
プリンタエンジン制御部２０４は、高圧制御部２０６に帯電バイアス、現像バイアス、転写バイアス等のバイアス電圧値データを送り、高圧制御部２０６は帯電バイアス発生部２０７、現像／供給バイアス発生部２０８、転写バイアス発生部２０９に制御信号を送る。
そして、帯電バイアス発生部２０７、現像／供給バイアス発生部２０８は、それぞれブラック現像器１０２Ｋ、イエロー現像器１０２Ｙ、マゼンタ現像器１０２Ｍ、シアン現像器１０２Ｃの帯電ローラ１０５Ｋ、１０５Ｙ、１０５Ｍ、１０５Ｃ、供給ローラ１０６Ｋ、１０６Ｙ、１０６Ｍ、１０６Ｃ、現像ローラ１０７Ｋ、１０７Ｙ、１０７Ｍ、１０７Ｃにバイアス電圧を印加する。また、転写バイアス発生部２０９は、転写ローラ１１１Ｋ、１１１Ｙ、１１１Ｍ、１１１Ｃにバイアス電圧を印加する。
The printer
The charging
用紙検出センサ１２２は、転写バイアスの発生タイミング、及びＬＥＤヘッド１０３Ｋ、１０３Ｙ、１０３Ｍ、１０３Ｃの点灯タイミングを調整するために用いられる。プリンタエンジン制御部２０４は、給紙モータ２１０、搬送モータ２１１、転写ベルト駆動モータ２１２、定着器駆動モータ２１３、感光体ドラム駆動モータ（Ｋ、Ｙ、Ｍ、Ｃ各１個ずつ配置）２１４を所定のタイミングで駆動する。定着器１２３は、プリンタエンジン制御部２０４によって、定着器ヒータ２１７の温度制御がサーミスタ２１６の検出値に応じて行われる。
The
図３は、第１の実施形態の高圧電源装置のブロック図である。
図３において、高圧電源装置３０１は、高圧制御部２０６と転写バイアス発生部２０９とを有し、プリンタエンジン制御部２０４、デジタルアナログコンバータ（ＤＡＣ（Digital Analog Converter））３１１、及び出力負荷３０６が接続されている。
高圧制御部２０６は、圧電トランス駆動信号を出力するためのＡＳＩＣ（Application Specific Integrated Circuit）として構成されている。なお、高圧制御部２０６は、高圧電源装置内にあるが、プリンタエンジン制御部２０４のＬＳＩ内にあっても構わない。また、本実施形態においては、ＡＳＩＣという呼称を用いているが、マイクロプロセッサ等のＣＰＵを内蔵したものでも実現可能であるし、ＦＰＧＡ(Field Programmable Gate Array)でも実現可能である。
FIG. 3 is a block diagram of the high-voltage power supply device of the first embodiment.
In FIG. 3, the high-voltage
The high
転写バイアス発生部２０９は、ＤＣ電源３０２と、圧電トランス駆動回路３０３と、圧電トランス３０４と、整流回路３０５と、帰還制御手段としての出力電圧変換手段３０７および第一電圧比較手段３０８と、差分推測手段としての第二電圧比較手段３０９と、三角波生成手段としての三角波発生手段３１０とを備える。整流回路３０５の出力側と出力電圧変換手段３０７の入力側とは互いにＣ点で接続されている。
The transfer
圧電トランス駆動回路３０３は、スイッチング素子（ＮチャネルパワーＭＯＳＦＥＴ４０２）を用いた駆動回路であり、高圧制御部２０６から入力されるパルス信号（ＯＵＴ１パルス）によって、ＤＣ電源３０２が印加する２４Ｖの直流電圧をスイッチングすることにより、後記する圧電トランス３０４を駆動する。
この圧電トランス駆動回路３０３は、パルス信号（ＯＵＴ１パルス）が「Ｈｉｇｈ」であれば、インダクタ４０１に励磁電流を流し、「Ｌｏｗ」であれば、その励磁電流をコンデンサ４０４を介して放電させ、共振電流を流す。
The piezoelectric
When the pulse signal (OUT1 pulse) is “High”, the piezoelectric
圧電トランス３０４は、セラミック等の圧電振動子の電気−機械変換作用を利用して機械共振させて、さらに機械−電気変換作用により昇圧を行う。これにより、一次側の入力電圧が昇圧されて、二次側から出力される。
整流回路３０５は、圧電トランス３０４の二次側交流電圧を直流電圧に整流する整流回路である。
ＤＣ電源３０２は各チャネル共通のＤＣ電源である。
The
The
The
出力負荷３０６は、転写ローラ１１１Ｋ，１１１Ｙ，１１１Ｍ，１１１Ｃを意味し、例えば、転写ローラ印加バイアス電圧を生成（調整）する回路を含む。出力負荷３０６は、これらの調整されたバイアス電圧によって、高圧電源装置３０１としての負荷の重さが変動する。以下の本実施例では１回路のみを説明しているが、転写ローラそれぞれに回路を設けて４つ並置して４出力としてもよい。
The
プリンタエンジン制御部２０４は、入力端子及び出力端子を備え、ＯＮ信号３１２ｓ及びＲＥＳＥＴ信号３１３ｓを高圧制御部２０６に出力し、ＳＤＯ信号４２８ｓ及びＳＣＬＫ信号４２９ｓをＤＡＣ３１１に出力する。
ＯＮ信号３１２ｓは、高圧電源装置３０１が負荷３０６に高電圧を印加するタイミングを提供する。
ＲＥＳＥＴ信号３１３ｓは、高圧制御部２０６をリセットする。
ＳＤＯ信号４２８ｓは、ＤＡＣ３１１のシリアルデータ信号であり、ＳＣＬＫ信号４２９ｓは、ＤＡＣ３１１の同期クロック信号である。
The printer
The ON signal 312 s provides timing when the high voltage
The
The SDO signal 428 s is a serial data signal of the
高圧制御部２０６は、出力端子３１４（ＯＵＴ１）と、入力端子３１５（ＩＮ１）と、入力端子３１６（ＩＮ２）と、出力端子３１７（ＯＵＴ２）と、ＲＥＳＥＴ端子３１３と、ＯＮ端子３１２とを有する。
出力端子３１４（ＯＵＴ１）からは、圧電トランス３０４の駆動周波数を制御するパルス信号（出力信号）が出力される。パルス信号の周波数は、負荷３０６に印加される出力電圧に基づいて変えられる。
入力端子３１５（ＩＮ１）には、第一電圧比較手段３０８から信号（Ｈｉｇｈ／Ｌｏｗ）が入力される。
入力端子３１６（ＩＮ２）には、第二電圧比較手段３０９から信号（Ｈｉｇｈ／Ｌｏｗ）が入力される。
出力端子３１７（ＯＵＴ２）からは、セレクタ部５０３（図７）からパルス（Ｈｉｇｈ／Ｌｏｗ）が出力される。
ＲＥＳＥＴ端子３１３には、プリンタエンジン制御部２０４からＲＥＳＥＴ信号３１３ｓが入力される。
ＯＮ端子３１２には、プリンタエンジン制御部２０４からＯＮ信号３１２ｓが入力される。
The high-
A pulse signal (output signal) for controlling the driving frequency of the
A signal (High / Low) is input from the first
A signal (High / Low) is input from the second
A pulse (High / Low) is output from the selector unit 503 (FIG. 7) from the output terminal 317 (OUT2).
A
An ON signal 312 s is input to the ON terminal 312 from the printer
図４は、図３の構成図について、高圧電源装置３０１を中心として詳細に説明する回路図である。図中で、図３と同じ構成要素には同じ符号を付している。
高圧電源装置３０１は、高圧回路３５０（転写バイアス発生部２０９に該当。なお、帯電バイアス発生部２０７と現像／供給バイアス発生部２０８も同じ高圧回路を持つ。）と高圧制御部２０６とを備え、高圧回路３５０は、ＤＣ電源３０２と、圧電トランス駆動回路３０３と、圧電トランス３０４と、整流回路３０５と、出力電圧変換手段３０７と、第一電圧比較手段３０８と、第二電圧比較手段３０９と、三角波発生手段３１０とを有している。
FIG. 4 is a circuit diagram illustrating the configuration diagram of FIG. 3 in detail with a focus on the high-voltage
The high voltage
圧電トランス駆動回路３０３は、スイッチング素子（ＮチャネルパワーＭＯＳＦＥＴ４０２）を用いた駆動回路であり、圧電トランス３０４を駆動する。詳細を後記する。
圧電トランス３０４は、図中Ａで示した部分が一次側の入力端子であり、ここに圧電トランス駆動電圧を印加することにより、昇圧された交流電圧が図中Ｂで示した二次側から出力される。
整流回路３０５は、圧電トランス３０４の二次側交流電圧を負極性の直流電圧に整流する。ＤＣ電源３０２は、２４Ｖの電源であり、図示しない低圧電源装置によって商用電源ＡＣ１００Ｖから変圧・整流することによって実現される。
The piezoelectric
In the
The
発振器（ＯＳＣ）４１４は、基準クロック５０ＭＨｚを生成し、このクロック信号（ＣＬＫ信号４２０ｓ）を高圧制御部２０６に出力する。出力電圧変換手段３０７は、整流回路３０５の正負の２次側電圧を抵抗器４０９，４１０で分圧して、コンパレータである第一電圧比較手段３０８及び第二電圧比較手段３０９を介して、分圧電圧を高圧制御部２０６の入力端子３１５（ＩＮ１）及び入力端子３１６（ＩＮ２）に入力する。
The oscillator (OSC) 414 generates a reference clock of 50 MHz and outputs this clock signal (CLK signal 420 s) to the
出力負荷３０６は、高圧電源装置３０１の正の出力電圧から転写バイアスを印加され、転写ローラの抵抗値および用紙の抵抗値、帯電したトナー量により、負荷が決定される。ここで、出力負荷３０６は抵抗器４０８と直列に接続されている。
A transfer bias is applied to the
発振器４１４は、３．３Ｖ直流電源４１３から直流電力が供給され、電源電圧がＶＤＤ４１５、及び出力イネーブル端子ＯＥ４１６に印加される。
発振器４１４は、ＧＮＤ端子４１８が接地され、ＣＬＫ＿ＯＵＴ端子４１７が抵抗器４１９を介して高圧制御部２０６のＣＬＫ端子４２０（ＣＬＫ＿ＩＮ）に接続される。
The
In the
高圧制御部２０６は、ＣＬＫ端子４２０（ＣＬＫ＿ＩＮ）から入力される、５０ＭＨｚのクロック信号（ＣＬＫ信号４２０ｓ）に同期して動作する。出力端子３１４（ＯＵＴ１）は、圧電トランス駆動パルスとして、矩形波信号が出力される。プリンタエンジン制御部２０４と高圧制御部２０６とは、２種の信号（ＲＥＳＥＴ信号３１３ｓ、ＯＮ信号３１２ｓ）を入出力する端子やポートで接続される。
The high
圧電トランス駆動回路３０３は、抵抗器４０３，４８０と、ＮチャネルパワーＭＯＳＦＥＴ４０２と、インダクタ４０１と、コンデンサ４０４とによって構成される。
The piezoelectric
高圧制御部２０６が出力する出力端子３１４（ＯＵＴ１）は、ＮチャネルパワーＭＯＳＦＥＴ４０２のゲートに入力される。
インダクタ４０１とコンデンサ４０４とはＬＣ共振回路を構成し、インダクタ４０１は、圧電トランス３０４の一次側（入力側）Ａに数十Ｖpeak程度の正弦半波が印加される。
An output terminal 314 (OUT1) output from the
The
圧電トランス３０４は、昇圧比が周波数特性を有しているので、ＮチャネルパワーＭＯＳＦＥＴ４０２のスイッチング周波数、即ち、出力端子３１４（ＯＵＴ１）のクロック周波数に応じた昇圧比の出力電圧を二次側Ｂに出力する。
圧電トランス３０４の二次側Ｂの出力特性は、図５の模式図で示すように駆動周波数によって変動するので、ＮチャネルパワーＭＯＳＦＥＴ４０２のスイッチング周波数と負荷の組み合わせにより昇圧比が決定される。圧電トランス３０４の出力制御は、高い周波数で駆動開始し、そこから駆動周波数を下げていくことにより出力電圧を上昇させ、目標の出力電圧を得るように制御を行う。
Since the step-up ratio of the
Since the output characteristic on the secondary side B of the
再び、図４に戻って、整流回路３０５は、ダイオード４０５、４０６、及びコンデンサ４０７により構成され、圧電トランス３０４の二次側Ｂから出力される交流高電圧を正極性の直流高電圧に整流する。
Referring back to FIG. 4 again, the
出力電圧変換手段３０７は、抵抗器４０９と抵抗器４１０とによって、二次側高電圧とアースとの電位差を分圧し、分圧された分圧電圧を抵抗器４１１とコンデンサ４１２とからなる低域通過フィルタにより平滑し、コンパレータである第一電圧比較手段３０８及び第二電圧比較手段３０９に分圧電圧が印加される。ここで、抵抗器４０９は１００ＭΩであり、抵抗器４１０は４７ｋΩである。
The output voltage conversion means 307 divides the potential difference between the secondary high voltage and the ground by the
アース電位が二次側高電圧の正負における分圧値の閾値となる。これにより、分圧された分圧電圧は、正極性側の最大電圧（７０００Ｖ）時に約３．２９Ｖとなる。 The ground potential is a threshold value of the partial pressure value in the positive / negative of the secondary side high voltage. Thereby, the divided voltage is about 3.29 V at the maximum voltage (7000 V) on the positive polarity side.
第一電圧比較手段３０８は、デジタルアナログコンバータ（ＤＡＣ）３１１から印加される電圧（ＤＡＣ電圧）と、出力電圧変換手段３０７から印加される電圧（分圧電圧）とを比較する。比較した結果、ＤＡＣ電圧値が分圧電圧値より大きいときに「Ｈｉｇｈ」を、ＤＡＣ電圧値が分圧電圧値より小さいときに「Ｌｏｗ」を、第一電圧比較手段３０８は高圧制御部２０６の入力端子３１５（ＩＮ１）に出力する。
The first
第二電圧比較手段３０９は、後記する三角波発生手段３１０から印加される電圧（三角波電圧）と、出力電圧変換手段３０７から印加される電圧（分圧電圧）とを比較する。比較した結果、三角波電圧値が分圧電圧値より大きいときに「Ｈｉｇｈ」を、三角波電圧値が分圧電圧値より小さいときに「Ｌｏｗ」を、第二電圧比較手段３０９は高圧制御部２０６の入力端子３１６（ＩＮ２）に出力する。
The second
三角波発生手段３１０は、オペアンプ４３０、及び抵抗器４３１，４３２を備える非反転増幅回路と、抵抗器４３３〜４３６，４７０〜４７３、及びＮＰＮトランジスタ４３７〜４４０を備えるドライブ回路と、抵抗器４４１〜４４４及び抵抗器４４５〜４４９を備えるＲ２Ｒ回路と、抵抗器４５０及びコンデンサ４５１によるＣＲフィルタとによって構成される。ここで、Ｒ２Ｒ回路を構成する抵抗器４４１〜４４４と、抵抗器４４５〜４４９との抵抗値比は２：１であり、抵抗器４３２と抵抗器４３１との抵抗値比は１：３である。
The triangular wave generating means 310 includes a non-inverting amplifier circuit including an
図６は、第１チャネル〜第４チャネルの出力端子から出力される信号の波形と、抵抗器に入力される電圧値の変化と、三角波発生手段から出力される波形とを示す図である。
高圧制御部２０６の４チャネル（第１チャネル〜第４チャネル）の出力端子３１７（ＯＵＴ２）から出力されるデジタル信号が、抵抗器４７０〜４７３を介してＮＰＮトランジスタ４３７〜４４０のベースに入力される。ここでは、第１チャネルがＮＰＮトランジスタ４３７のベースに入力され、第２チャネルがＮＰＮトランジスタ４３８のベースに入力され、第３チャネルがＮＰＮトランジスタ４３９のベースに入力され、第４チャネルがＮＰＮトランジスタ４４０のベースに入力される。
FIG. 6 is a diagram illustrating a waveform of a signal output from the output terminals of the first channel to the fourth channel, a change in a voltage value input to the resistor, and a waveform output from the triangular wave generating unit.
A digital signal output from the output terminal 317 (OUT2) of the four channels (first channel to fourth channel) of the high
また、非反転増幅回路は、ＤＡＣ３１１からオペアンプ４３０の＋端子に印加された目標電圧を、抵抗器４３１及び抵抗器４３２による負帰還増幅により（４倍に）増幅する。この増幅電圧は、抵抗器４３３〜４３６を用いて、ＮＰＮトランジスタ４３７〜４４０それぞれのコレクタをプルアップする。例えば、抵抗器４３３でＮＰＮトランジスタ４３７のコレクタをプルアップした増幅電圧は、抵抗器４４１に印加され、抵抗器４３４でＮＰＮトランジスタ４３８のコレクタをプルアップした増幅電圧は、抵抗器４４２に印加され、抵抗器４３５でＮＰＮトランジスタ４３９のコレクタをプルアップした電圧は、抵抗器４４３に印加され、抵抗器４３６でＮＰＮトランジスタ４４０のコレクタをプルアップした電圧は、抵抗器４４４に印加される。
The non-inverting amplifier circuit amplifies the target voltage applied from the
ＮＰＮトランジスタ４３７〜４４０のベースに入力される信号により、ＮＰＮトランジスタ４３７〜４４０は、コレクタ電流のオンオフの切り替えを行う。このＲ２Ｒ回路は、出力電圧は、０ＶからＤＡＣ３１１が出力する２倍の電圧範囲を４ビットの分解能、すなわち０〜１５段階で出力する。
The
図７は、図３における高圧制御部（ＡＳＩＣ）のブロック図である。図中で、図３と同じ構成要素には同じ符号を付している。
図７において、高圧制御部２０６は、下位１６ビット演算部８０１と、演算トリガ部８０２と、初期値記憶部８０３と、演算命令部８０４と、演算処理部８０５と、１９ビット保持部８０６と、分周処理部８０７とを備える。
FIG. 7 is a block diagram of the high voltage controller (ASIC) in FIG. In the figure, the same components as those in FIG.
In FIG. 7, the high
下位１６ビット演算部８０１は、分周部５００と、５ビットカウンタ部５０１と、反転部５０２と、セレクタ部５０３と、５ビットカウンタ部５０４と、Ｄラッチ部５０５と、変化量設定テーブルとしてのテーブルレジスタ５１０と、特性テーブルとしてのテーブルレジスタ５１１と、補正手段としての乗算部５１３とを備える。
The lower 16-bit arithmetic unit 801 includes a
分周部５００は、２５６分周器であり、５０ＭＨｚのＣＬＫ信号４２０ｓを２５６に分周し、１９５．３ｋＨｚ（５．１２μｓｅｃ周期）のパルスを、５ビットカウンタ部５０１及び５ビットカウンタ部５０４に出力する。
The
５ビットカウンタ部５０１は、分周部５００から入力された５．１２μｓｅｃ周期のパルスをカウントする５ｂｉｔのカウンタである。そして、最上位１ｂｉｔをセレクタ部５０３に出力する。さらに、下位４ｂｉｔをセレクタ部５０３及び反転部５０２に出力する。また、オーバーフロー時には、Ｄラッチ部５０５に「Ｈｉｇｈ」を出力し、それ以外では「Ｌｏｗ」を出力する。
The 5-bit
反転部５０２は、入力されたビット値を反転して出力する。ここでは、５ビットカウンタ部５０１から入力される４ビット値（下位４ｂｉｔ）を反転してセレクタ部５０３に出力する。
セレクタ部５０３は、５ビットカウンタ部５０１の最上位ｂｉｔが選択信号として入力され、５ビットカウンタ部５０１の下位４ｂｉｔと反転部５０２の出力４ｂｉｔとの何れかを出力する。これにより、三角波発生手段３１０は、ＤＡＣ３１１が出力する目標電圧の２倍のピーク電圧の三角波を発生する（図６参照）。
The
The
５ビットカウンタ部５０４は、分周部５００から入力されるパルス（カウント用パルス）のタイミングで、第二電圧比較手段３０９から入力されるパルスのレベルをチェックし、レベルが「Ｈｉｇｈ」である回数をカウントする。その後、５ビットカウンタ部５０４は、５ビットカウンタ部５０１からオーバーフロー信号が入力されたとき、カウンタをクリア（０）する。
The 5-bit
Ｄラッチ部５０５は、５ビットカウンタ部５０１からオーバーフロー信号が入力されたとき、５ビットカウンタ部５０４の値を取得し、テーブルレジスタ５１０に記憶させる（ラッチする）。
When an overflow signal is input from the 5-bit
ここで、出力電圧変換手段３０７から第二電圧比較手段３０９に入力される電圧がほぼ０Ｖである初期状態の場合、第二電圧比較手段３０９の出力レベルは、ほぼ「Ｈｉｇｈ」である。ここで分周部５００からパルスがＯＮ（カウントタイミング）で入力されたときに、５ビットカウンタ部５０４はカウント（カウンタを１加算）する。このカウントタイミングのとき、５ビットカウンタ部５０１もカウント（カウンタを１加算）する。その後、５ビットカウンタ部５０１のカウンタが「１Ｆｈ」（ｈは１６進数を示す）となったときに、５ビットカウンタ部５０１はオーバーフロー信号を５ビットカウンタ部５０４及びＤラッチ部５０５に出力する。これにより、Ｄラッチ部５０５は、５ビットカウンタ部５０４の値をラッチし、５ビットカウンタ部５０４は、Ｄラッチ部５０５がラッチした後でカウンタをクリアする（「００ｈ」にする）。そして、５ビットカウンタ部５０１はオーバーフロー信号を出力後、自身のカウンタをクリアする（「００ｈ」にする）。
Here, in the initial state where the voltage input from the output
テーブルレジスタ５１０は、５ビットの入力値と、８ビットの出力値とを対応して記憶するテーブルを備え、Ｄラッチ部５０５からの入力があったときに、その入力値に対応する出力値をテーブルから抽出して、乗算部５１３に出力する。
テーブルレジスタ５１０が備えるテーブルの一例を図８に示す。このテーブルは、Ｄラッチ部５０５から入力される５ビットの入力値と、乗算部５１３に出力する８ビットの出力値とを対応付けて記憶する。すなわち、テーブルレジスタ５１０は、出力電圧と目標電圧との差分値に対応させて周波数変化量が記憶されている。
The
An example of a table provided in the
ここで、テーブルレジスタ５１０が備えるテーブルは、入力値と出力値が中心（基準値）に対して周波数変化量が直線的に上下対称に設定されており、入力値が基準値（図８では中間値の１０ｈ）よりも大きくても小さくても、出力値が大きくなるように設定される。その一方、入力値が基準値であれば、出力値は小さくなるように設定される。これは、テーブルレジスタ５１０に入力される５ビットの入力値が５ビットカウンタ部５０４の値であるため、第二電圧比較手段３０９からの出力レベルが「Ｈｉｇｈ」である回数と「Ｌｏｗ」である回数とでほぼ等しくなるときに、テーブルレジスタ５１０からの出力値が小さくなる。すなわち、三角波発生手段３１０の出力電圧の平均値（ピーク値の１／２）が出力電圧変換手段３０７の出力電圧値とほぼ等しくなるときに、出力値が小さくなるようにテーブルレジスタ５１０の入力値と出力値とは設定されている。
Here, in the table provided in the
テーブルレジスタ５１１は、７ビットの入力値と、８ビットの出力値とを対応して記憶するテーブルを備え、後記する１９ビット保持部８０６からの入力があったときに、その入力値に対応する出力値をテーブルから抽出して、乗算部５１３に出力する。
テーブルレジスタ５１１が備えるテーブルの一例を図９に示す。このテーブルは、１９ビット保持部８０６から入力される７ビットの入力値と、乗算部５１３に出力する８ビットの出力値とを対応付けて記憶する。
The
An example of a table provided in the
このテーブルレジスタ５１１が備えるテーブルの入力値及び出力値は、次のように予め決められた値である。
本実施形態において、高圧制御部２０６が行う周波数制御範囲は上限値が「１ＣＦｈ」であり、下限値が「１８０ｈ」である。これが、１９ビット保持部８０６の上位９ｂｉｔの上限値と下限値として決められ、後記するカウンタ上限値記憶部５１９には、上限値「１ＣＦｈ」（1 1100 1111b）が記憶されている。後記するカウンタ下限値記憶部５２０には、下限値「１８０ｈ」（1 1000 0000b）が記憶されている。
The input value and output value of the table provided in the
In the present embodiment, the upper limit value of the frequency control range performed by the high
パルスの出力は、１９ビット保持部８０６の１９ビット値のうち、上位９ｂｉｔを分周に、下位１０ｂｉｔを端数として演算する。ＣＬＫ信号４２０ｓのクロック周期は、１／５０ＭＨｚ＝２０ｎｓｅｃである。
下限値「１８０ｈ」のときの周波数は、
１８０ｈ×２０ｎｓｅｃ＝７．６８μｓｅｃ
１／７．６８μｓｅｃ＝１３０．２ｋＨｚ
となる。
同様に、上限値「１ＣＦｈ」のときの周波数は、
１ＣＦｈ×２０ｎｓｅｃ＝９．２６μｓｅｃ
そのときの端数である下位１０ｂｉｔの「３ＦＦｈ」も考慮して、
３ＦＦｈ（＝１０２３）×２０ｎｓｅｃ／１０２４＝０．０２μｓｅｃ
１／（９．２６μｓｅｃ＋０．０２μｓｅｃ）＝１０７．７６ｋＨｚ
となる。
よって、制御周波数範囲は、１０７．７６〜１３０．２ｋＨｚである。
Of the 19-bit value of the 19-
The frequency at the lower limit “180h” is
180h × 20nsec = 7.68μsec
1 / 7.68 μsec = 130.2 kHz
It becomes.
Similarly, the frequency when the upper limit value is “1CFh” is
1CFh × 20nsec = 9.26μsec
Considering the lower 10 bits “3FFh”, which is the fraction at that time,
3FFh (= 1023) × 20 nsec / 1024 = 0.02 μsec
1 / (9.26 μsec + 0.02 μsec) = 107.76 kHz
It becomes.
Therefore, the control frequency range is 107.76 to 130.2 kHz.
テーブルレジスタ５１１には、１９ビット保持部８０６の１９ビット値の上位９ｂｉｔのうちの、最上位２ｂｉｔ（常に１１ｂである）を除く、７ｂｉｔ（７ビット値）が入力される。つまり、７ビット値が００ｈ（000 0000b）であれば、元の上位９ｂｉｔは１８０ｈ（1 1000 0000b）である。そして、７ビット値が４７ｈ（100 0111b）であれば、元の上位９ｂｉｔは１Ｃ７ｈ（1 1100 0111b）である。
The
このテーブルレジスタ５１１には、いち早く目標電圧に近づけるための設定値が記憶されている。出力電圧が低く、周波数が高い領域では（つまり、圧電トランスの固有共振周波数から離れるほど）周波数の制御量、すなわち周波数の変化量に対する出力電圧の変換量が大きくなるように、入力値と出力値とが設定されている。このテーブルレジスタ５１１の値は、実験により得られた値である。
The table register 511 stores a set value for quickly approaching the target voltage. In the region where the output voltage is low and the frequency is high (that is, the farther away from the natural resonance frequency of the piezoelectric transformer), the control value of the frequency, that is, the conversion amount of the output voltage with respect to the change amount of the frequency becomes large. And are set. The value of the
乗算部５１３は、テーブルレジスタ５１０からの８ビット値と、テーブルレジスタ５１１からの８ビット値とを乗算して、算出した１６ビット値を演算処理部８０５に出力する。本実施例において、乗算部５１３は常に乗算を行い、その乗算結果を演算処理部８０５に出力する。
The
（演算トリガ部８０２）
演算トリガ部８０２は、周期値記憶部５１６と、シフト演算部５５０と、３ビットカウンタ部５５１と、テーブルレジスタ５５２と、演算指示部５１７とを備える。
周期値記憶部５１６は、制御周期を決定する１３ｂｉｔのメモリであり、１４０μｓｅｃに相当する値である「７０００（１Ｂ５８ｈ）」が予め記憶されている。
(Calculation trigger unit 802)
The calculation trigger unit 802 includes a cycle
The cycle
シフト演算部５５０は、３ビットカウンタ部５５１から取得した３ビット値に応じて、周期値記憶部５１６の１３ビット値をシフト演算して、演算値を演算指示部５１７に出力する。
例えば、シフト演算部５５０は、３ビットカウンタ部５５１から取得した３ビット値が「０００ｂ」の場合は、１３ビット値をシフトしない。３ビット値が「００１ｂ」の場合は１ビットシフトし、「０１０ｂ」の場合は２ビットシフトし、「０１１ｂ」の場合は３ビットシフトする。以降、３ビットカウンタ部５５１から取得した３ビット値が１ビット増えるごとに、シフト演算部５５０は、そのビット分のシフトを１３ビット値に行う。
これにより、周期値記憶部５１６の１３ビット値が「７０００（０１Ｂ５８ｈ）」である場合、シフト演算部５５０は、３ビット値が「０００ｂ」のときそのまま（シフトせずに）「７０００（０１Ｂ５８ｈ）」を演算指示部５１７に出力する。そして、「００１ｂ」のとき１ビットシフトして「１４０００（０３６Ｂ０ｈ）」を出力し、「０１０ｂ」のとき２ビットシフトして「２８０００（０６Ｄ６０ｈ）」を出力する。
For example, the
As a result, when the 13-bit value in the period
演算指示部５１７は、シフト演算部５５０から演算値（２０ビット値）を取得して保持する記憶手段と、カウンタとして値（２０ビット値）を保持する記憶手段とを備え、さらに、カウンタの値をカウントアップする機能を備える。そして、演算指示部５１７は、カウンタの値と、演算値の値とが等しくなったときに、２０ビット値を「０００００ｈ」として、ＣＬＫ端子４２０（ＣＬＫ＿ＩＮ）から入力されるＣＬＫ信号４２０ｓのタイミングで１ビットずつカウントアップする。そして、２０ビット値が「００８００ｈ」を超えるまで、演算指示部５１７は演算処理部８０５にパルスを「Ｈｉｇｈ」で出力する。そして、２０ビット値が「００８００ｈ」を超えたときから（「００８０１ｈ」となったときから）、シフト演算部５５０から取得した演算値（２０ビット値）になるまで、演算指示部５１７は演算処理部８０５にパルスを「Ｌｏｗ」で出力する。
つまり、シフト演算部５５０から取得した演算値（２０ビット値）が「０１Ｂ５８ｈ」であれば、カウンタの値が「０１Ｂ５８ｈ」となるまで、演算指示部５１７は演算処理部８０５にパルスを「Ｌｏｗ」で出力する。そして、演算指示部５１７は、カウンタの値と、演算値の値とが等しくなったことで、２０ビット値を「０００００ｈ」に設定して、再び１ビットずつカウントアップをし、演算処理部８０５にパルスを再び「Ｈｉｇｈ」で出力する。
The
That is, if the calculation value (20-bit value) acquired from the
３ビットカウンタ部５５１は、３ビット値を、演算指示部５１７からの出力パルスの立ち上がりエッジ（「Ｌｏｗ」から「Ｈｉｇｈ」になったタイミング）でカウントダウンする。そして、ＯＮ端子３１２からのＯＮ信号３１２ｓの立ち上がりエッジで、そのときの３ビット値をシフト演算部５５０に出力するとともに、テーブルレジスタ５５２から３ビット値を取得して、カウントダウン対象の３ビット値とする。
ここで、カウントダウン中に３ビット値が「０００ｂ」となった場合、３ビットカウンタ部５５１はその値を保持する。
The 3-bit
When the 3-bit value becomes “000b” during the countdown, the 3-bit
例えば、３ビットカウンタ部５５１にＯＮ信号３１２ｓの立ち上がりエッジが入力されたときに、３ビットカウンタ部５５１はテーブルレジスタ５５２から３ビット値を取得する。そして、３ビットカウンタ部５５１は、演算指示部５１７からの出力パルスの立ち上がりエッジがあるごとに３ビット値から１ｂｉｔずつカウントダウンする。例えば、取得した３ビット値が「１１０ｂ」である場合、「１０１ｂ」、「１００ｂ」、「０１１ｂ」、「０１０ｂ」、「００１ｂ」、「０００ｂ」とカウントダウンする。一旦、「０００ｂ」となった後は、カウントダウンをせず、次のＯＮ信号３１２ｓの立ち上がりエッジが入力されるまで値を「０００ｂ」のまま保持する。
For example, when the rising edge of the ON signal 312 s is input to the 3-bit
テーブルレジスタ５５２は、７ビットの入力値と、３ビットの出力値とを対応して記憶するテーブルを備え、後記する１９ビット保持部８０６からの入力があったときに、その入力値（７ビット値）に対応する出力値（３ビット値）をテーブルから抽出して、３ビットカウンタ部５５１に出力する。
テーブルレジスタ５５２が備えるテーブルの一例を図１０に示す。このテーブルは、１９ビット保持部８０６から入力される７ビットの入力値と、３ビットカウンタ部５５１に出力する３ビットの出力値とを対応付けて記憶する。ここで、１９ビット保持部８０６からは、１９ビット値（ｂｉｔ１８〜ｂｉｔ０）のうち、ｂｉｔ１６〜ｂｉｔ１０の７ビットが入力値として入力される。
The
An example of a table provided in the
初期状態について説明する。まず、出力電圧変換手段３０７の出力がほぼ０Ｖである初期状態において、テーブルレジスタ５５２には、７ビットの入力値が「００ｈ」で入力される。テーブルレジスタ５５２は、図１０のテーブルを参照して、３ビットの出力値として「０００ｂ」を３ビットカウンタ部５５１に出力する。ここで、３ビットカウンタ部５５１は、ＲＥＳＥＴ信号３１３ｓにより初期化された値「０００ｂ」を保持している。結果、３ビットカウンタ部５５１がシフト演算部５５０に出力する３ビット値は「０００ｂ」となる。
The initial state will be described. First, in an initial state where the output of the output voltage conversion means 307 is approximately 0 V, a 7-bit input value is input to the
（初期値記憶部８０３）
初期値記憶部８０３は、カウンタ上限値記憶部５１９と、カウンタ下限値記憶部５２０とを備える。カウンタ上限値記憶部５１９には、上限値「１ＣＦｈ」（1 1100 1111b）が記憶されている。カウンタ下限値記憶部５２０には、下限値「１８０ｈ」（1 1000 0000b）が記憶されている。
(Initial value storage unit 803)
The initial
（演算命令部８０４）
演算命令部８０４は、演算処理部８０５に命令（３ビット値）を出力して、１９ビット保持部８０６への出力値を制御する。この演算命令部８０４は、９ビットカウンタ部５０６と、Ｄラッチ部５０７と、比較部５１４とを備える。
(Operation instruction unit 804)
The
９ビットカウンタ部５０６は、第一電圧比較手段３０８から入力端子３１５（ＩＮ１）に入力される信号が「Ｈｉｇｈ」である時間を計測する。
本実施形態において、９ビットカウンタ部５０６は、５０ＭＨｚのＣＬＫ信号４２０ｓのパルスがＣＬＫ端子４２０（ＣＬＫ＿ＩＮ）に入力されるタイミングで、入力端子３１５（ＩＮ１）に入力される信号の判定を行い、「Ｈｉｇｈ」であるときに１ビットずつ９ビットカウンタ値をカウントアップする。そして、出力セレクタ部５２８からの入力信号が立ち上がったタイミングで、９ビットカウンタ値はクリア（０００ｈ）される。このクリアは、後記するＤラッチ部５０７が９ビットカウンタ値を取得した後で行われる。
The 9-bit
In the present embodiment, the 9-bit
Ｄラッチ部５０７は、出力セレクタ部５２８からの入力信号が立ち上がったタイミングで、９ビットカウンタ部５０６の９ビットカウンタ値を取得する。そして、Ｄラッチ部５０７は、ＲＥＳＥＴ信号３１３ｓがＲＥＳＥＴ端子３１３に入力されるタイミングで、記憶している値をクリア（０００ｈ）する。
The
比較部５１４は、ＯＮ端子３１２に入力されるＯＮ信号３１２ｓに応じて、演算処理部８０５に対する演算命令（３ビット値）を決定して出力する。
本実施形態において、比較部５１４は、ＯＮ信号３１２ｓが「Ｈｉｇｈ」であるときに、Ｄラッチ部５０７の９ビットカウンタ値と、１９ビット保持部８０６の上位９ビット値（ｂｉｔ１８〜ｂｉｔ１０）とを比較判定して、比較判定結果に応じて演算命令「０００ｂ」〜「１００ｂ」のいずれか一つを演算処理部８０５に出力する。一方、ＯＮ信号３１２ｓが「Ｌｏｗ」であるとき、比較部５１４は、演算命令「０１０ｂ」を演算処理部８０５に出力する。
The
In this embodiment, when the ON signal 312 s is “High”, the
ここで、比較部５１４は比較判定の結果（判定結果Ａ〜Ｅ）に応じて、以下に示す演算命令を出力する。
（判定結果Ａ）「９ビットカウンタ値≧上位９ビット値−５」の場合、演算命令「０００ｂ」を出力する。
（判定結果Ｂ）「上位９ビット値−５＞９ビットカウンタ値≧上位９ビット値×０．６」の場合、演算命令「００１ｂ」を出力する。
（判定結果Ｃ）「上位９ビット値×０．６＞９ビットカウンタ値≧上位９ビット値×０．４」の場合、演算命令「０１０ｂ」を出力する。
（判定結果Ｄ）「上位９ビット値×０．４＞９ビットカウンタ値＞５」の場合、演算命令「０１１ｂ」を出力する。
（判定結果Ｅ）「５≧９ビットカウンタ値」の場合、演算命令「１００ｂ」を出力する。
Here, the
(Determination result A) When “9-bit counter value ≧ higher 9-bit value−5”, the operation instruction “000b” is output.
(Determination result B) When “higher 9-bit value−5> 9-bit counter value ≧ higher 9-bit value × 0.6”, the operation instruction “001b” is output.
(Determination result C) When “higher 9-bit value × 0.6> 9-bit counter value ≧ higher 9-bit value × 0.4”, the operation instruction “010b” is output.
(Determination result D) When “upper 9-bit value × 0.4> 9-bit counter value> 5”, the operation instruction “011b” is output.
(Determination result E) When “5 ≧ 9-bit counter value”, the operation instruction “100b” is output.
（演算処理部８０５）
演算処理部８０５は、演算命令部８０４（比較部５１４）からの演算命令に従って、１９ビット保持部８０６が記憶する１９ビット値に演算を行う。この演算は、演算指示部５１７からの出力パルスの立ち上がりエッジ（「Ｌｏｗ」から「Ｈｉｇｈ」になったタイミング）で行われる。
(Operation processing unit 805)
The
ここで、演算処理部８０５は、比較部５１４からの演算命令に従って、以下に示す演算を行う。
演算命令「０００ｂ」の場合、乗算部５１３から１６ビット値を取得し、１９ビット保持部８０６にその１６ビット値を加算する。
演算命令「００１ｂ」の場合、１９ビット保持部８０６の値に１を加算する。
演算命令「０１０ｂ」の場合、１９ビット保持部８０６の値を更新しない（値をそのままにする）。
演算命令「０１１ｂ」の場合、１９ビット保持部８０６の値から１を減算する。
演算命令「１００ｂ」の場合、乗算部５１３から１６ビット値を取得し、１９ビット保持部８０６の値からその１６ビット値を減算する。
Here, the
In the case of the operation instruction “000b”, the 16-bit value is acquired from the
In the case of the operation instruction “001b”, 1 is added to the value of the 19-
In the case of the operation instruction “010b”, the value of the 19-
In the case of the operation instruction “011b”, 1 is subtracted from the value of the 19-
In the case of the operation instruction “100b”, the 16-bit value is acquired from the
ここで、次の事象（事象Ａ〜事象Ｃ）が発生した場合には、その事象に応じた割込処理を演算処理部８０５は行う。
（事象Ａ）ＲＥＳＥＴ信号３１３ｓがＲＥＳＥＴ端子３１３に入力されたとき、演算処理部８０５は、カウンタ下限値記憶部５２０から下限値「１８０ｈ」（1 1000 0000b）を取得し、１９ビット保持部８０６の上位９ビット値を下限値「1 1000 0000b」にし、残りの下位１０ビット値を「０」（00 0000 0000b）で更新する。
（事象Ｂ）演算処理部８０５は、演算命令「００１ｂ」により加算を行った結果、上位９ビット値がカウンタ上限値記憶部５１９の上限値「１ＣＦｈ」（1 1100 1111b）を超えた場合、１９ビット保持部８０６の上位９ビット値を上限値「1 1100 1111b」にし、残りの下位１０ビット値を「０」（00 0000 0000b）で更新する。
（事象Ｃ）演算処理部８０５は、演算命令「０１１ｂ」により減算を行った結果、上位９ビット値がカウンタ下限値記憶部５２０の下限値「１８０ｈ」（1 1000 0000b）を下回った（未満となった）場合、１９ビット保持部８０６の上位９ビット値を下限値「1 1000 0000b」にし、残りの下位１０ビット値を「０」（00 0000 0000b）で更新する。
Here, when the next event (event A to event C) occurs, the
(Event A) When the
(Event B) When the
(Event C) As a result of the subtraction performed by the operation instruction “011b”, the
（１９ビット保持部８０６）
１９ビット保持部８０６は、１９ビットの値を記憶するレジスタである。１９ビットの値のうち、上位９ビット値は、比較部５１４、加算部５２５、及び分周セレクタ部５２６に出力され、下位１０ビット値は、誤差保持部５２９に出力される。
(19-bit holding unit 806)
The 19-
（分周処理部８０７）
分周処理部８０７は、１９ビット保持部８０６の上位９ビット値に基づき、パルスの周波数を決め、パルスを生成して出力する。この分周処理部８０７は、加算部５２５と、分周セレクタ部５２６と、パルス生成部５２７と、出力セレクタ部５２８と、誤差保持部５２９とを備える。
(Division processing unit 807)
The frequency
加算部５２５は、１９ビット保持部８０６から取得した上位９ビット値に１を加算して、分周セレクタ部５２６に出力する。
The adding
分周セレクタ部５２６は、後記する誤差保持部５２９からの入力値に応じて、１９ビット保持部８０６または加算部５２５から取得した９ビット値をパルス生成部５２７に出力する。
本実施形態において、分周セレクタ部５２６は、誤差保持部５２９からの入力値が「Ｈｉｇｈ」である場合、加算部５２５から取得した９ビット値（上位９ビット値に１を加算した値）をパルス生成部５２７に出力する。一方、入力値が「Ｌｏｗ」である場合、分周セレクタ部５２６は、１９ビット保持部８０６から取得した上位９ビット値をパルス生成部５２７に出力する。
The frequency
In the present embodiment, when the input value from the
パルス生成部５２７は、分周セレクタ部５２６から出力される９ビット値の周波数のパルスをデューティ比３０％で生成し、パルスを出力セレクタ部５２８に出力する。
The
出力セレクタ部５２８は、ＯＮ端子３１２からのＯＮ信号３１２ｓが「Ｈｉｇｈ」の場合、パルス生成部５２７から入力されるパルスをそのまま出力端子３１４（ＯＵＴ１）に出力する。一方、ＯＮ信号３１２ｓが「Ｌｏｗ」の場合、出力セレクタ部５２８は「Ｌｏｗ」の信号を出力する。
When the
誤差保持部５２９は、１０ビットのレジスタと１ビットのフラグレジスタとで構成され、ＲＥＳＥＴ信号３１３ｓがＲＥＳＥＴ端子３１３に入力されるタイミングで、１０ビットのレジスタ値及び１ビットのフラグレジスタ値をクリアする。
また、誤差保持部５２９は、パルス生成部５２７からの出力パルスの立ち上がりエッジ（「Ｌｏｗ」から「Ｈｉｇｈ」になったタイミング）で、１９ビット保持部８０６の下位１０ビット値を取得し、１０ビットのレジスタに加算する。この加算時にオーバーフローが発生した場合、フラグレジスタを「１」とし、発生しなかった場合は「０」とする。
The
Further, the
（実施例１の動作説明）
まず、第１の実施形態における画像形成装置全体の概略動作を説明する。
図１の画像形成装置１０１は、外部機器からホストインタフェース部２０１（図２）を介してＰＤＬ（Page Description Language）などで記述された印刷データを入力する。入力された印刷データは、コマンド／画像処理部２０２によってビットマップデータに変換される。
(Explanation of operation of the first embodiment)
First, a schematic operation of the entire image forming apparatus in the first embodiment will be described.
The
画像形成装置１０１は、定着器１２３の加熱部材１２４、及び圧着部材１２５を、サーミスタ２１６（図２）の検出値に応じて定着器ヒータ２１７（図２）を制御することにより所定温度にした後、印字動作を開始する。画像形成装置１０１は、用紙カセット１１７にセットされた用紙を給紙モータ２１０で駆動する給紙ローラ１１８で給紙する。用紙ガイド１１９に沿って用紙を搬送し、停止状態のレジストローラ１２０、１２１の対に用紙を突き当て、スキューを補正した後、以下で説明する画像形成動作に同期したタイミングで搬送モータ２１１を駆動開始し、レジストローラ１２０、１２１によって用紙は転写ベルト１１４上に搬送される。
The
このとき、前記ビットマップデータに応じてＬＥＤヘッド１０３Ｋ、１０３Ｙ、１０３Ｍ、１０３Ｃが点灯される。これにより、感光体ドラム１０９Ｋ、１０９Ｙ、１０９Ｍ、１０９Ｃには、静電潜像が形成される。
現像器１０２Ｋ、１０２Ｙ、１０２Ｍ、１０２Ｃは、電子写真プロセスにより現像器内の感光体ドラム１０９Ｋ、１０９Ｙ、１０９Ｍ、１０９Ｃにトナー像を形成する。現像器１０２Ｋ、１０２Ｙ、１０２Ｍ、１０２Ｃによって現像されたトナー像は、転写ベルト１１４上を搬送される用紙に転写される。このとき、転写ベルト１１４を狭持して感光体ドラム１０９Ｋ、１０９Ｙ、１０９Ｍ、１０９Ｃに対向して配設されている転写ローラ１１１Ｋ、１１１Ｙ、１１１Ｍ、１１１Ｃは、転写バイアスが印加されている。
用紙上に４色のトナー像を転写した後、定着器１２３は、加熱・加圧により用紙上のトナー像を定着させ、排出ローラ１２６、１２７は、用紙ガイド１２８に沿って用紙を搬送し、排紙する。
At this time, the LED heads 103K, 103Y, 103M, and 103C are turned on according to the bitmap data. Thereby, electrostatic latent images are formed on the photosensitive drums 109K, 109Y, 109M, and 109C.
The developing
After the four color toner images are transferred onto the paper, the fixing
本実施形態での主要な制御対象は転写ローラ１１１Ｋ，１１１Ｙ，１１１Ｍ，１１１Ｃに印加するバイアス電圧であるが、これらは同様の構成を４色分並置するものであるので、以下の説明は１色分とする。
プリンタエンジン制御部２０４は、感光体ドラム駆動モータ２１４（図２）により感光体ドラム１０９を回転駆動させると同時に、現像バイアスの印加を開始する。
The main control target in this embodiment is a bias voltage applied to the
The printer
続いて図４の回路図を用いて詳細に説明する。
プリンタエンジン制御部２０４は、「Ｌｏｗ」のＲＥＳＥＴ信号３１３ｓを出力して高圧制御部２０６の諸処の設定をリセットする。このリセット動作によって出力端子３１４（ＯＵＴ１）から出力するパルスの分周比などの値が初期値となる。高圧制御部（ＡＳＩＣ）２０６は初期値にてＣＬＫ端子４２０（ＣＬＫ＿ＩＮ）から入力されるＣＬＫ信号４２０ｓを初期値の分周比、ＯＮデューティ３０％で分周する。但し、プリンタエンジン制御部２０４から高圧オンのコマンドを受信するまでは出力端子３１４（ＯＵＴ１）から分周されたパルスは出力されず、出力端子３１４（ＯＵＴ１）出力は「Ｌｏｗ」レベルに保持される。
Next, it will be described in detail with reference to the circuit diagram of FIG.
The printer
プリンタエンジン制御部２０４は、ＳＣＬＫ信号４２９ｓ（同期クロック）を出力し、前記クロックに同期してＳＤＯ信号４２８ｓ（シリアルデータ）を出力し、高圧出力目標電圧をＤＡＣ３１１出力値である１０ｂｉｔデータをＤＡＣ３１１に送信する。例えば、７ｋＶの場合には３．２９Ｖの比較電圧となり、この場合３．３Ｖ １０ｂｉｔであるので送信データは３Ｆｂｈとなる。ここで、高圧制御部２０６及びＤＡＣ３１１には、不図示の３．３Ｖ電源が接続されている。また、第一電圧比較手段３０８、第二電圧比較手段３０９、オペアンプ４３０の電源端子には不図示の２４Ｖ電源及びＧＮＤが接続されている。
The printer
高圧制御部２０６のＣＬＫ端子４２０（ＣＬＫ＿ＩＮ）には、抵抗器４１９を介して発振器４１４が接続されている。発振器４１４は、電源端子ＶＤＤ４１５と出力イネーブル端子ＯＥ４１６に３．３ＶのＤＣ電源４１３が接続され、発振器４１４のＣＬＫ＿ＯＵＴ端子４１７から電源投入直後から５０ＭＨｚ、周期２０ｎｓｅｃのクロックパルスが出力される。ＧＮＤ端子４１８は接地される。
出力端子３１４（ＯＵＴ１）が出力するパルスが「Ｌｏｗ」である間、ＮチャネルパワーＭＯＳＦＥＴ４０２はオフである。そのため、圧電トランス３０４の一次側端子（図４のＡで示す部分）には、ＤＣ電源３０２から直流電圧２４Ｖがそのまま印加される。
An
While the pulse output from the output terminal 314 (OUT1) is “Low”, the N-
このとき、ＤＣ電源３０２からインダクタ４０１を介して流れる電流値はほぼ０であり、圧電トランス３０４は圧電振動しない。そのため、圧電トランス３０４の二次側（図４のＢで示す部分）の出力電圧は０Ｖであり、出力電圧変換手段３０７の出力電圧は０Ｖである。第一電圧比較手段３０８の「＋」入力端子にはＤＡＣ３１１から目標電圧（３．２９Ｖ）が印加され、「−」入力端子には出力電圧変換手段３０７から電圧（０Ｖ）が印加される。「＋」入力端子の電圧の方が高いので、第一電圧比較手段３０８はオープンコレクタ出力となり、３．３Ｖ電源４１３に接続されているプルアップ抵抗器４６０のため、第一電圧比較手段３０８から「Ｈｉｇｈ」の信号が、入力端子３１５（ＩＮ１）に入力される。
At this time, the value of the current flowing from the
同様に、第二電圧比較手段３０９の「−」入力端子には出力電圧変換手段３０７から電圧（０Ｖ）が印加され、「＋」入力端子には三角波発生手段３１０から三角波電圧が印加される。この三角波発生手段３１０には、高圧制御部２０６の出力端子３１７（ＯＵＴ２）から４つの信号が入力される。
出力端子３１７（ＯＵＴ２）の出力信号が「Ｈｉｇｈ」の場合、ＮＰＮトランジスタ４３７（〜４４０）にベース電流が流れ、ＮＰＮトランジスタ４３７（〜４４０）がＯＮになり、抵抗器４４１（〜４４４）の一端は接地する（０Ｖ）。一方、出力端子３１７（ＯＵＴ２）の出力信号が「Ｌｏｗ」の場合、オペアンプ４３０の出力電圧が抵抗器４３３（〜４３６）でプルアップして出力される。
Similarly, a voltage (0 V) is applied from the output
When the output signal of the output terminal 317 (OUT2) is “High”, the base current flows through the NPN transistor 437 (˜440), the NPN transistor 437 (˜440) is turned on, and one end of the resistor 441 (˜444). Is grounded (0V). On the other hand, when the output signal of the output terminal 317 (OUT2) is “Low”, the output voltage of the
オペアンプ４３０、及び抵抗器４３１及び抵抗器４３２を含む非反転増幅回路は、ＤＡＣ３１１からの入力電圧を４倍に増幅する。そして、抵抗器４４１（〜４４４）と抵抗器４４５（〜４４９）との抵抗値比は２：１である。また、抵抗器４４１〜４４４及び抵抗器４４５〜４４９でＲ２Ｒを構成している。
４チャネルの出力端子３１７（ＯＵＴ２）の出力信号（４ｂｉｔ）は、００００ｂ〜１１１１ｂの１６段階で出力され、抵抗器４５０及びコンデンサ４５１のＣＲフィルタにより波形が整形されて、第二電圧比較手段３０９の「＋」入力端子に印加される。これにより、三角波発生手段３１０は、ＤＡＣ３１１の出力電圧の２倍の値の三角波を出力する。
The non-inverting amplifier circuit including the
The output signal (4 bits) of the 4-channel output terminal 317 (OUT2) is output in 16 stages from 0000b to 1111b, the waveform is shaped by the CR filter of the
図６に、４チャネルの出力端子３１７（ＯＵＴ２）が出力する信号（第１チャネル出力〜第４チャネル出力）と、抵抗器４５０に印加される電圧値と、ＣＲフィルタにより波形が整形されて印加される電圧値（つまり、三角波発生手段３１０の出力電圧値）とを示す。
In FIG. 6, a signal (first channel output to fourth channel output) output from the output terminal 317 (OUT2) of the four channels, a voltage value applied to the
第二電圧比較手段３０９の「−」入力端子の電位が０Ｖであれば、３．３Ｖ電源４１３に接続されるプルアップ抵抗器４６１の電位で、ほぼ「Ｈｉｇｈ」レベルに近いデューティ１００％弱の１６３．８μｓｅｃ周期の波形（ＰＷＭ波形）が、高圧制御部２０６の入力端子３１６（ＩＮ２）に入力される。
そして、高圧制御部２０６は、ＰＷＭ波形を１６３．８μｓｅｃ周期でサンプリングして、デューティを３２段階で検出する。この検出値は、第二電圧比較手段３０９の「−」入力端子の電位が０Ｖの場合の初期状態において、１Ｆｈとなる。
If the potential of the “−” input terminal of the second voltage comparison means 309 is 0 V, the potential of the pull-up
And the high voltage |
ここで、感光体ドラム１０９（図１）と転写ベルト１１４（図１）が駆動され、用紙が感光体ドラム１０９と転写ローラ１１１（図１）とのニップ部に到達するタイミングで、プリンタエンジン制御部２０４はＯＮ信号３１２ｓを「Ｌｏｗ」から「Ｈｉｇｈ」に遷移して高圧制御部２０６に出力する。ＯＮ端子３１２からＯＮ信号３１２ｓを「Ｈｉｇｈ」で取得した高圧制御部２０６は、初期値にて分周したパルスを出力端子３１４（ＯＵＴ１）から出力する。
Here, when the photosensitive drum 109 (FIG. 1) and the transfer belt 114 (FIG. 1) are driven and the sheet reaches the nip portion between the photosensitive drum 109 and the transfer roller 111 (FIG. 1), the printer engine control is performed. The
本実施例では初期値は３８４分周であり、１周期７．６８μｓｅｃ、ＯＮデューティ２９％である。出力端子３１４（ＯＵＴ１）から出力されたパルスによってＮチャネルパワーＭＯＳＦＥＴ４０２がスイッチングされ、インダクタ４０１とコンデンサ４０４と圧電トランス３０４とによって、圧電トランス３０４の一次側（Ａで示す端子）には、図１１に示す数十Ｖpeakの半波正弦波形が印加される（圧電トランス駆動回路３０３出力）。
In this embodiment, the initial value is 384 frequency division, 7.68 μsec per cycle, and 29% ON duty. The N-
入力端子３１５（ＩＮ１）に印加される電圧が「Ｈｉｇｈ」レベルの場合、所定周期である１４０μｓｅｃ毎に、３８４分周の分周比に１加算する。加算した結果、周波数が低くなり、図１２で示すように出力電圧が上昇して行く。 When the voltage applied to the input terminal 315 (IN1) is at the “High” level, 1 is added to the division ratio of 384 division every 140 μsec which is a predetermined period. As a result of the addition, the frequency decreases, and the output voltage increases as shown in FIG.
ここで、図１２は、無負荷の場合のデータ（太線）と、負荷がある場合（１００ＭΩの抵抗器４０８と５０ＭΩの負荷３０６）のデータ（破線）であり、負荷により同じ電圧出力でも駆動周波数が異なることを示している。なお、図１２では、駆動周波数約１０８ｋＨｚのときに最大出力電圧は７０００Ｖであるが、圧電トランスの共振周波数は、１０８ｋＨｚよりも低い所に存在する（図５参照）。また、図１３及び図１４に、図１２の特性に対する１９ｂｉｔレジスタ値を示す。
Here, FIG. 12 shows data (dashed line) when there is no load and data (dashed line) when there is a load (100
出力電圧上昇に伴い、入力端子３１６（ＩＮ２）に入力される１６３．８μｓｅｃ周期のＰＷＭ波形のデューティが小さくなる。その後、デューティが１００％から目標電圧であるデューティ５０％となるまで、所定の設定値によって分周比可変幅が大〜小へと変化する。ついには目標電圧付近にて入力端子３１５（ＩＮ１）の出力電圧が矩形波となったときに、分周比可変幅を最小分解能に落として、デューティが４０〜６０％となるように分周比設定値を加減算する。これにより目標電圧にて定電圧制御される。
以上の動作により、７０００Ｖの目標電圧が転写ローラ１１１（１１１Ｋ，１１１Ｙ，１１１Ｍ，１１１Ｃ）（図２）に印加される。
As the output voltage rises, the duty of the PWM waveform having a period of 163.8 μsec input to the input terminal 316 (IN2) decreases. Thereafter, the frequency division ratio variable width is changed from large to small according to a predetermined set value until the duty is changed from 100% to 50% which is the target voltage. Finally, when the output voltage of the input terminal 315 (IN1) becomes a rectangular wave near the target voltage, the frequency division ratio is reduced so that the frequency division ratio variable width is reduced to the minimum resolution and the duty is 40 to 60%. Add or subtract the set value. Thus, constant voltage control is performed at the target voltage.
Through the above operation, a target voltage of 7000 V is applied to the transfer roller 111 (111K, 111Y, 111M, 111C) (FIG. 2).
さらに、用紙検出センサ１２２（図２）が用紙後端を検出した所定時間後、すなわち用紙が感光体ドラム１０９（図１）と転写ローラ１１１（図１）とのニップ部を通過する直前で、プリンタエンジン制御部２０４は、ＯＮ信号３１２ｓを「Ｈｉｇｈ」から「Ｌｏｗ」に遷移して高圧制御部２０６に出力する。ＯＮ端子３１２からＯＮ信号３１２ｓを「Ｌｏｗ」で取得した高圧制御部２０６は、出力端子３１４（ＯＵＴ１）から出力する信号（圧電トランス駆動信号）をオフする。これにより、高圧電源装置３０１が出力する電圧が落とされる（０になる）。
Further, a predetermined time after the sheet detection sensor 122 (FIG. 2) detects the trailing edge of the sheet, that is, immediately before the sheet passes through the nip portion between the photosensitive drum 109 (FIG. 1) and the transfer roller 111 (FIG. 1). The printer
このとき、ＤＡＣ３１１は３．２９Ｖの電圧を印加し続ける。また高圧制御部２０６の内部では、オフする直前の、出力端子３１４（ＯＵＴ１）の出力信号（圧電トランス駆動信号）が保持される。
そして、次の用紙がある場合には、その用紙が感光体ドラム１０９と転写ローラ１１１（図１）とのニップ部に到達するタイミングで、プリンタエンジン制御部２０４はＯＮ信号３１２ｓを「Ｌｏｗ」から「Ｈｉｇｈ」に遷移して高圧制御部２０６に出力する。２回目のＯＮ信号３１２ｓが出力される、すなわち２枚目以降の印刷では、前回の印刷後におけるオフする直前の、出力端子３１４（ＯＵＴ１）の出力信号（圧電トランス駆動信号）の分周比値（駆動周波数）にて、駆動が開始される。このとき、圧電トランス駆動信号の分周比値を制御する周期を初回印刷時と異なるものとして制御を行う。
At this time, the
When there is a next sheet, the printer
以降、再度７０００Ｖに制御され、連続印刷の間同じ動作を繰り返す。
指定枚数の用紙の印刷が終了後、プリンタエンジン制御部２０４はＯＮ信号３１２ｓを「Ｈｉｇｈ」から「Ｌｏｗ」に遷移して高圧制御部２０６に出力し、さらにＲＥＳＥＴ信号３１３ｓを「Ｈｉｇｈ」から「Ｌｏｗ」に遷移して高圧制御部２０６に出力する。これにより、高圧制御部２０６の内部設定値をリセットする。
Thereafter, the voltage is controlled again to 7000 V, and the same operation is repeated during continuous printing.
After the printing of the designated number of sheets is completed, the printer
本実施例の高圧電源装置３０１の２枚目以降の印刷における出力特性を図１５及び図１６に示す。図１５は、駆動周波数が１０８．４６Ｈｚの場合の立ち上がり特性を示し、図１６は、駆動周波数が１１１．６１Ｈｚの場合の立ち上がり特性を示す。負荷値により出力電圧が変化するが、駆動周波数が等しければ負荷値によらず立ち上がり時間は等しかった。また、図の特性は１００ＭΩの抵抗器４０８と負荷３０６との間のポイントを測定しており、実施例にて説明している制御電圧が７０００Ｖとなる部分はダイオード４０６、抵抗器４０９、抵抗器４０８の接続部（図４のＣで示す部分）である。
FIG. 15 and FIG. 16 show output characteristics in the second and subsequent printing of the high-voltage
本発明では駆動周波数と立ち上がり時間の関係が負荷によらずに等しいことから直前の印刷での駆動周波数で駆動を開始した場合の高圧立ち上がり時間に応じた時間だけ、駆動周波数を変化させる周期を長くすることによって早くて正確な立ち上げを実現している。また、連続印字時には印刷間での環境温度変化などはほとんどないので、負荷による駆動特性が一意に決定しない圧電トランスの駆動においても同一駆動周波数にて目標電圧に制御可能である。さらには、立ち上がり時間経過後において、出力電圧のフィードバック制御を短い周期で行うので、たとえ負荷変動があったとしても直ちに収束することができる。 In the present invention, since the relationship between the drive frequency and the rise time is the same regardless of the load, the cycle for changing the drive frequency is lengthened by the time corresponding to the high voltage rise time when the drive is started at the drive frequency in the previous printing. By doing so, we have achieved a quick and accurate launch. Further, since there is almost no environmental temperature change between printings during continuous printing, it is possible to control the target voltage at the same driving frequency even when driving a piezoelectric transformer whose driving characteristics due to a load are not uniquely determined. Furthermore, since the feedback control of the output voltage is performed in a short cycle after the rise time has elapsed, even if there is a load fluctuation, it can be immediately converged.
次に、第１の実施形態における高圧制御部２０６の概略動作を、図７を用いて説明する。
まず、プリンタエンジン制御部２０４からＲＥＳＥＴ信号３１３ｓが入力されたとき、高圧制御部２０６が備えるカウンタ部（５ビットカウンタ部５０１，５ビットカウンタ部５０４，９ビットカウンタ部５０６）の値が初期化される。
そして、演算処理部８０５は、上位９ｂｉｔをカウンタ下限値記憶部５２０の９ビット値とし、下位１０ｂｉｔを０にする１９ビット値を生成する。この１９ビット値を１９ビット保持部８０６に記憶させる。このとき、初期値として、１９ビット保持部８０６には６００００ｈが記憶される。
Next, a schematic operation of the high
First, when the
Then, the
そして、分周セレクタ部５２６には、１９ビット保持部８０６の上位９ｂｉｔと、加算部５２５により１９ビット保持部８０６の上位９ｂｉｔに１加算された値とが入力される。例えばそれぞれの値が１８０ｈ、１８１ｈとなる。
初期状態、すなわちＲＥＳＥＴ信号３１３ｓが入力後では、１９ビット保持部８０６の上位９ｂｉｔ（１８０ｈ）がパルス生成部５２７に入力される。
パルス生成部５２７は０から１８０ｈまで、ＣＬＫ端子４２０（ＣＬＫ＿ＩＮ）から入力されるＣＬＫ信号４２０ｓのクロックをカウントする毎に、パルスを出力する。パルス生成部５２７はＣＬＫ信号４２０ｓの立ち上がりでカウントアップする９ビットカウンタを備え、９ビットカウンタの値と分周セレクタ部５２６が出力する９ビット値との比較及び、９ビットカウンタの値と分周セレクタ部５２６が出力する９ビット値を約３０％にした値（この値は実際には９ビット値の１／４値，１／３２値，１／６４値の和）との比較を行う。ここで、９ビットカウンタの値と、分周セレクタ部５２６が出力する９ビット値を約３０％にした値と等しくなった場合、パルス生成部５２７は「Ｌｏｗ」で出力する。一方、９ビットカウンタの値と、分周セレクタ部５２６が出力する９ビット値とが等しくなった場合、パルス生成部５２７は「Ｈｉｇｈ」を出力し、９ビットカウンタを０にする（クリアする）。
The
In the initial state, that is, after the
The
以上の動作によって、パルス生成部５２７は、ＣＬＫ信号４２０ｓを分周セレクタ部５２６が出力する９ビット値で分周した周波数で、約３０％のＯＮデューティのパルスを出力する。
そして、出力セレクタ部５２８は、ＯＮ信号３１２ｓがＯＮ（Ｈｉｇｈ）である場合にパルスを出力し、ＯＦＦ（Ｌｏｗ）の場合は「Ｌｏｗ」を出力する。
With the above operation, the
The output selector unit 528 outputs a pulse when the
ここで、１９ビット保持部８０６の下位１０ｂｉｔは、小数点以下の分周比を示すカウンタである。分周比は１８０ｈ（３８４）分周であり、６００００ｈ（初期値、上位９ｂｉｔが１８０ｈ、下位１０ｂｉｔが０）から開始し、６０４００ｈ（上位９ｂｉｔが１８１ｈ、下位１０ｂｉｔが０）になるまでの間、小数点以下を示す値の誤差を加算し、加算結果が１以上となった時にパルスの分周比を１加算された方を選択する。
Here, the lower 10 bits of the 19-
例えば、１９ビット保持部８０６の値が６０２００ｈの場合、整数部（上位９ｂｉｔ）は１８０ｈ、小数部（下位１０ｂｉｔ）は２００ｈとなる。このとき誤差保持部５２９の値が０００ｈ（１０ビット値）でオーバーフローフラグが０の場合、１９ビット保持部８０６の９ビット値が分周セレクタ部５２６で選択されて、パルス生成部５２７に入力され、パルス生成部５２７からは、１８０ｈ（３８４）分周、１３０．２０８ｋＨｚのパルスが出力される。
For example, when the value of the 19-
このパルス生成部５２７が出力するパルスは、出力セレクタ部５２８に出力されると共に、誤差保持部５２９にも出力される。これにより、誤差保持部５２９は、自身が保持する１０ビット値（０００ｈ）に、１９ビット保持部８０６の下位１０ｂｉｔ（２００ｈ）を加算し、算出結果の２００ｈを１０ビット値として保持する。そして、オーバーフローフラグを「Ｌｏｗ」にする。
The pulse output from the
次に、パルス生成部５２７からパルスが入力されたタイミングで、誤差保持部５２９は、同様の処理を行う。誤差保持部５２９は、自身が保持する１０ビット値（２００ｈ）に、１９ビット保持部８０６の下位１０ｂｉｔ（２００ｈ）を加算するため、算出結果は４００ｈとなる。ここで、１０ｂｉｔレジスタ値の保持レンジは０００〜３ＦＦであるため、オーバーフローフラグを「Ｈｉｇｈ」に設定して、誤差保持部５２９の値を０００ｈにする。
Next, the
そして、１９ビット保持部８０６（？）から出力されるパルスの周波数指示値は、整数部が１８０ｈ（３８４）で小数部が２００ｈ（５１２）であり、実数値としては３８４．５となる。この場合、３８４分周のパルスと３８５分周のパルスとが交互に出力される。そのため、分周比平均は３８４．５となる。 The frequency instruction value of the pulse output from the 19-bit holding unit 806 (?) Has an integer part of 180h (384), a decimal part of 200h (512), and a real value of 384.5. In this case, a pulse of 384 frequency division and a pulse of 385 frequency division are output alternately. Therefore, the average frequency division ratio is 384.5.
また、小数部が１８０ｈである場合は、誤差保持部５２９の値は０００ｈ、１８０ｈ、３００ｈ、０８０ｈとなり、３００ｈから０８０ｈとなる時にオーバーフローフラグが「Ｈｉｇｈ」となる。整数部をＮ（Ｎは整数）とした場合に、Ｎ分周、Ｎ分周、Ｎ分周、Ｎ＋１分周と分周比が変化し、分周比平均は最終的にＮ＋（３８４／１０２４）となる。
When the decimal part is 180h, the values of the
１９ビット保持部８０６の分周比指示値は乗算部５１３により更新される。以下に説明する。プリンタエンジン制御部２０４からのＯＮ信号３１２ｓが「Ｌｏｗ」である間は、出力セレクタ部５２８は「Ｌｏｗ」を出力する。そのため、圧電トランス駆動回路３０３はオフ状態となる。
The division ratio instruction value in the 19-
その後、画像形成装置１０１（図１）は印字動作を開始し、転写バイアスを出力するために転写電圧に相当する１０ｂｉｔ値をＤＡＣ３１１に設定する。例えば、ＤＡＣ３１１の出力レンジ０〜３．３Ｖ、出力電圧範囲０〜７０２５Ｖとなるように各回路定数が設定されたとする。
Thereafter, the image forming apparatus 101 (FIG. 1) starts a printing operation, and sets a 10-bit value corresponding to the transfer voltage in the
ここで、図４に示す抵抗器４０９は１００ＭΩ、抵抗器４１０は４７ｋΩである。
目標電圧を７０００Ｖとした場合、プリンタエンジン制御部２０４はＤＡＣ３１１に、３ＦＤｈの１０ビット値のＳＤＯ信号４２８ｓを出力する。ＤＡＣ３１１は、１０ビット値「３ＦＤｈ」に該当する３．２９ＶのＤＣ電圧を、高圧電源装置３０１に出力する。
この時点で、高圧電源装置３０１はまだ高圧出力しておらず、出力電圧変換手段３０７の出力はほぼ０Ｖであり、第一電圧比較手段３０８の出力は「Ｈｉｇｈ」である。
Here, the
When the target voltage is set to 7000 V, the printer
At this time, the high-voltage
再び図７を用いて説明する。
分周部５００は、５０ＭＨｚのＣＬＫ信号４２０ｓを２５６分周して、１９５．３ｋＨｚ、５．１２μｓｅｃ周期のパルスを出力する。出力されたパルスは５ビットカウンタ部５０１にてカウントアップされ、５ビット値の最上位ビットを反転指示信号としてセレクタ部５０３に出力することにより、下位４ｂｉｔが増減を繰り返すように切り換えられる。結果カウント値は、００００，０００１，００１０，・・・，１１１０，１１１１，１１１１，１１１０，・・・，００１０，０００１，００００と変化し、この４ビット値が三角波発生手段３１０に出力される。結果、図６で示されるタイミングの波形が出力端子３１７（ＯＵＴ２）から出力され、図６及び図１１に示すように三角波発生手段３１０からピークが６．５８Ｖの三角波が出力される。
出力電圧変換手段３０７の出力がほぼ０Ｖであるので、第二電圧比較手段３０９からは「Ｈｉｇｈ」が出力される。
This will be described with reference to FIG.
The
Since the output of the output
９ビットカウンタ部５０６は、第一電圧比較手段３０８の出力をカウントする。ＯＮ信号３１２ｓがオフ（Ｌｏｗ）である場合、比較部５１４は３ビット値「０１０ｂ」を出力するので、１９ビット保持部８０６は初期値を保持される。
５ビットカウンタ部５０４は、第二電圧比較手段３０９の出力が「Ｈｉｇｈ」である時間を、分周部５００のパルスの立ち上がりエッジのタイミングでカウントする。第二電圧比較手段３０９の出力が「Ｈｉｇｈ」レベルであればカウントアップを行い、一方、「Ｌｏｗ」レベルであればカウント値を保持する（カウントしない）。そして、５ビットカウンタ部５０１のオーバーフロー時に、５ビットカウンタ部５０４は、このカウント値を０にする（クリアする）。
ここで、出力電圧変換手段３０７の出力がほぼ０Ｖである初期状態の場合、第二電圧比較手段３０９の出力はほぼ「Ｈｉｇｈ」レベルであるので、カウント値は０から順次カウントアップされる、１Ｆｈまでカウントしたときに、５ビットカウンタ部５０１のオーバーフローによってクリアされると同時に、カウント値「１Ｆｈ」がＤラッチ部５０５にラッチされる。
The 9-bit
The 5-bit
Here, in the initial state where the output of the output voltage conversion means 307 is approximately 0V, the output of the second voltage comparison means 309 is substantially at the “High” level, so that the count value is sequentially counted up from 0. 1Fh At the same time, the count value “1Fh” is latched in the
演算指示部５１７は、ＣＬＫ信号４２０ｓのパルスをカウントし、カウント値が０００００〜００８００ｈのときに「Ｈｉｇｈ」を出力し、カウント値が００８０１ｈ以上となったときに「Ｌｏｗ」を出力する。そして、シフト演算部５５０が出力する２０ビット値と等しくなったら、再度、カウント値を０００００ｈで初期化する。それによりシフト演算部５５０の設定周期のパルスを出力する。初期状態では１４０μｓｅｃに相当する値、７０００（１Ｂ５８ｈ）である。
The
図１０にテーブルレジスタ５５２の入出力の対応関係を示す。
テーブルレジスタ５５２は、１９ビット保持部８０６のｂｉｔ１６〜ｂｉｔ１０の７ビット値に対応する３ビット値を３ビットカウンタ部５５１に出力する。初期状態では７ビット値は００ｈであるので、出力する３ビット値は０００ｂである。また、３ビットカウンタ部５５１は、ＲＥＳＥＴ信号３１３ｓが入力されて初期化されているため、０００ｂを保持している。その結果、シフト演算部５５０に出力される３ビット値は０００ｂとなり、前記説明したようにシフト演算部５５０の入出力値はビット幅が異なるのみで等しくなる。
FIG. 10 shows the input / output correspondence of the
The
図９にテーブルレジスタ５１１の入出力の対応関係を示す。
テーブルレジスタ５１１は、テーブルレジスタ５５２同様、１９ビット保持部８０６のｂｉｔ１６〜ｂｉｔ１０の７ビット値に対応する８ビット値を乗算部５１３に出力する。初期状態では７ビット値は００ｈであるので、出力する８ビット値は８０ｈである。
図８にテーブルレジスタ５１０の入出力の対応関係を示す。
テーブルレジスタ５１０は、Ｄラッチ部５０５の５ビット値に対応する８ビット値を乗算部５１３に出力する。初期状態では５ビット値は００ｈであるので、出力する８ビット値は８０ｈである。
FIG. 9 shows the input / output correspondence of the
Similar to the
FIG. 8 shows the input / output correspondence of the
The
乗算部５１３は、テーブルレジスタ５１０からの８ビット値（８０ｈ）と、テーブルレジスタ５１１からの８ビット値（８０ｈ）とを乗算して、乗算結果である１６ビット値（４０００ｈ）を演算処理部８０５に出力する。
比較部５１４からの出力値（演算命令）が０１０ｂであるため、１９ｂｉｔレジスタ値６００００ｈを保持する。
The
Since the output value (arithmetic instruction) from the
次に転写バイアスを印加するために、プリンタエンジン制御部２０４は、高圧制御部２０６に出力するＯＮ信号３１２ｓを「Ｈｉｇｈ」に設定する。これにより、高圧制御部２０６の出力セレクタ部５２８と、比較部５１４と、３ビットカウンタ部５５１とにＯＮ信号３１２ｓが「Ｈｉｇｈ」で入力される。
Next, in order to apply the transfer bias, the printer
ＯＮ信号３１２ｓが「Ｈｉｇｈ」で入力された比較部５１４は、Ｄラッチ部５０７の９ビットカウンタ値と、１９ビット保持部８０６の上位９ｂｉｔ（ｂｉｔ１８〜ｂｉｔ１０）とを比較判定して、比較判定結果に応じて演算命令「０００ｂ」〜「１００ｂ」のいずれか一つを演算処理部８０５に出力する。そして、演算処理部８０５は、演算指示部５１７からの出力パルスの立ち上がりエッジ（「Ｌｏｗ」から「Ｈｉｇｈ」になったタイミング）で、比較部５１４からの演算命令に従って、１９ビット保持部８０６が記憶する１９ビット値に演算を行う。
The
また、ＯＮ信号３１２ｓが「Ｈｉｇｈ」で入力された３ビットカウンタ部５５１は、３ビット値をシフト演算部５５０に出力する。初期状態では３ビットカウンタ部５５１の３ビット値は０００ｂであり、シフト演算部５５０にも０００ｂが出力される。
Further, the 3-bit
また、ＯＮ信号３１２ｓが「Ｈｉｇｈ」で入力された出力セレクタ部５２８はパルス（駆動周波数）を出力する。これにより、圧電トランス駆動回路３０３が駆動して、高圧出力が徐々に立ち上がる。
そして、出力セレクタ部５２８が出力したパルスがＤラッチ部５０７にも入力され、Ｄラッチ部５０７は、パルスの立ち上がりエッジのタイミングで、９ビットカウンタ部５０６の９ビット値をラッチして、比較部５１４に出力される。
In addition, the output selector unit 528 to which the ON signal 312 s is input as “High” outputs a pulse (drive frequency). Thereby, the piezoelectric
The pulse output from the output selector unit 528 is also input to the
ここで、出力セレクタ部５２８がパルスを出力した直後の高圧出力は０Ｖ付近である。そのため、Ｄラッチ部５０７は、第一電圧比較手段３０８（図３）が出力する「Ｈｉｇｈ」レベルを９ビットカウンタ部５０６がカウントした値、すなわち１９ビット保持部８０６の上位９ｂｉｔに近い値を保持することとなる。そのため、比較部５１４は、比較判定した結果の演算命令「０００ｂ」を演算処理部８０５に出力する。
そして、演算処理部８０５は、演算命令「０００ｂ」に従って、乗算部５１３が出力する１６ビット値を１９ビット保持部８０６の値に加算する。
Here, the high-voltage output immediately after the output selector unit 528 outputs a pulse is around 0V. Therefore, the
Then, the
これにより、パルス出力の周波数が下がり、高圧の出力電圧が上昇する。出力電圧上昇に伴い、第二電圧比較手段３０９（図３）が出力する１６３．８μｓｅｃ周期のＰＷＭ波形のデューティが減少し、Ｄラッチ部５０５が保持する５ビット値が初期値の１Ｆｈから１Ｅｈ，１Ｄｈ，１Ｃｈ，・・・と減少する。また、１９ビット保持部８０６の１９ビット値が加算されることで、テーブルレジスタ５１１に出力される７ビット値も００ｈ，０１ｈ，０２ｈ，・・・と増加する。
As a result, the frequency of the pulse output decreases and the high-voltage output voltage increases. As the output voltage rises, the duty of the PWM waveform with a period of 163.8 μsec output from the second voltage comparison unit 309 (FIG. 3) decreases, and the 5-bit value held by the
本実施例の圧電トランスの出力電圧の駆動周波数依存特性を図１２に示す。駆動開始直後の周波数である１３０ｋＨｚから１２０ｋＨｚまでは周波数変化に対する電圧変化は少なく、１１０ｋＨｚに近づくと急峻に増加する特性を示す。このような特性から駆動開始直後の周波数付近では、図９のテーブルレジスタ５１１の出力値に示すように、駆動周波数を決定する１９ビット保持部８０６更新時の加算量を大きくしている。
FIG. 12 shows the drive frequency dependence characteristics of the output voltage of the piezoelectric transformer of this embodiment. From 130 kHz to 120 kHz, which is the frequency immediately after the start of driving, the voltage change with respect to the frequency change is small, and the characteristic increases sharply as it approaches 110 kHz. From such characteristics, in the vicinity of the frequency immediately after the start of driving, as shown in the output value of the
テーブルレジスタ５５２（図１０）の入力値（７ビット値）が００ｈであるところは、１９ビット保持部８０６の上位９ｂｉｔが１８０ｈであり、駆動周波数が１３０．２ｋＨｚであり、出力値（８ビット値）が８０ｈである。
また、テーブルレジスタ５５２（図１０）の入力値（７ビット値）が４７ｈであるところは、１９ビット保持部８０６の上位９ｂｉｔが１Ｃ７ｈであり、駆動周波数が１０９．７ｋＨｚであり、出力値（８ビット値）が００ｈである。
周波数によって単位周波数変化辺りの出力電圧変化量が異なるために、周波数変化に対して出力電圧変化が小さい領域で１９ｂｉｔレジスタ加算値が大きくなるようにテーブルを設定している。テーブル値は実験により得た値である。
When the input value (7-bit value) of the table register 552 (FIG. 10) is 00h, the upper 9 bits of the 19-
Further, when the input value (7-bit value) of the table register 552 (FIG. 10) is 47h, the upper 9 bits of the 19-
Since the amount of change in output voltage per unit frequency change differs depending on the frequency, the table is set so that the 19-bit register added value becomes large in a region where the change in output voltage is small with respect to the change in frequency. Table values are values obtained by experiments.
また、Ｄラッチ部５０５の５ビット値は、初期値の１Ｆｈから目標電圧に近づくに従って減少し、目標電圧において１０ｈとなる。図８のテーブルレジスタ５１０入出力値に示す通りである。これにより目標電圧から離れている状態では周波数制御値の変化量を大きくし、目標電圧付近では変化量を小さくする。さらに前記テーブルレジスタＢ値と乗算するので目標電圧到達までの時間を短縮し、かつ目標電圧到達時のオーバーシュートを防ぐことが可能となる。本実施例ではＤラッチＢの分解能を５ｂｉｔとしてあるが、この値に限らず、もっと分解能を高めて多くのテーブル値を保持してもよい。
Further, the 5-bit value of the
駆動周波数を順次下げる方向に制御していくとＤラッチＢ出力値が１０ｈとなり、第一電圧比較手段３０８の出力が矩形波となり、結果、Ｄラッチ部５０７保持値が下記２条件いずれかとなる。
When the drive frequency is controlled to decrease sequentially, the output value of the D latch B becomes 10h, the output of the first voltage comparison means 308 becomes a rectangular wave, and as a result, the
この状態で１９ビット保持部８０６を１ずつ加算または減算して制御することにより目標電圧である７０００Ｖの定電圧制御が行われる。また演算処理部８０５での演算結果の上位９ｂｉｔがカウンタ上限値記憶部５１９に設定され、その９ビット値が１ＣＦｈを超えた場合、１９ビット保持部８０６の上位９ｂｉｔを「１ＣＥｈ」に更新する。それによって共振周波数を超えて低い周波数に制御されることがなくなる。
In this state, the 19-
そして、用紙の後端が感光体ドラム１０９（図１）と転写ローラ１１１（図１）とのニップ部を通過する直前に、プリンタエンジン制御部２０４はＯＮ信号３１２ｓを「Ｈｉｇｈ」から「Ｌｏｗ」に遷移して高圧制御部２０６に出力する。これにより、バイアスをオフする。このとき、ＤＡＣ３１１の出力値は、先に設定された目標電圧に対応した出力値を保持する。比較部５１４へのＯＮ信号３１２ｓ入力が「Ｌｏｗ」となるので、比較部５１４は０１０ｂの出力値（３ビット値）を演算処理部８０５に出力する。それによって、演算処理部８０５は、１９ビット保持部８０６の値を更新せずに保持する。その結果、パルス生成部５２７は、出力オフ直前の駆動周波数のパルス出力を保持し続ける。図１３及び図１４で示すように無負荷では７０００Ｖ出力での１９ビット保持部８０６の値は７３５３５ｈであり、１５０ＭΩの負荷がある場合、１９ビット保持部８０６の値は７３Ａ２６ｈである。電流値はそれぞれ０Ａ、５５μＡであり、転写時は数μＡ〜十数μＡの転写電流が流れるので１９ビット保持部８０６値は７３５３５〜７３Ａ２６ｈの間となる。また、上位９ｂｉｔについて言えば、１ＣＤもしくは１ＣＥｈとなる。
The printer
次の用紙、すなわち２枚目の用紙が感光体ドラム１０９と転写ローラ１１１（図１）とのニップ部に到達するタイミングで、プリンタエンジン制御部２０４はＯＮ信号３１２ｓを「Ｌｏｗ」から「Ｈｉｇｈ」に遷移して高圧制御部２０６に出力する。高圧制御部２０６は、前記説明した１枚目の印刷時とほぼ同様の処理を行うが、１９ビット保持部８０６の値が異なることにより若干処理が異なるため、以下に説明する。
At the timing when the next sheet, that is, the second sheet, reaches the nip portion between the photosensitive drum 109 and the transfer roller 111 (FIG. 1), the printer
１９ビット保持部８０６は、１枚目を印刷した７０００Ｖ出力時の駆動周波数相当の分周比値１９ビット値を保持している。そして、１９ビット保持部８０６の７ビット値（ｂｉｔ１６〜ｂｉｔ１０）がテーブルレジスタ５５２に入力される。テーブルレジスタ５５２は、上位９ｂｉｔが前記説明したように１ＣＤｈもしくは１ＣＥｈであるので、７ビット値は４Ｄｈもしくは４Ｆｈである。図１０で示すように、これら７ビット値の入力に対して、いずれの場合においても、１１０ｂの３ビット値を３ビットカウンタ部５５１に出力する。
The 19-
３ビットカウンタ部５５１はそれまで０００ｂを保持しており、プリンタエンジン制御部２０４がＯＮ信号３１２ｓを「Ｌｏｗ」から「Ｈｉｇｈ」に遷移して高圧制御部２０６に出力したときに、テーブルレジスタ５５２の値をラッチする（保持する）。３ビットカウンタ部５５１は、演算指示部５１７の出力パルスの立ち上がりエッジのタイミングで、３ビット値を減算してシフト演算部５５０に出力する。シフト演算部５５０は、周期値記憶部５１６の１３ビット値（１Ｂ５８ｈ（＝７０００））を、３ビットカウンタ部５５１の値分の左シフトを行い、演算指示部５１７に出力する。例えば、３ビットカウンタ部５５１の値が１１０ｂの場合、６ｂｉｔ分の左シフトを行う。
The 3-bit
図１７に、演算指示部５１７が演算指示信号を出力するタイミングチャートを示す。演算指示部５１７は、１４０μｓｅｃの６４倍（８．９６ｍｓｅｃ）を第１周期としてパルスの出力を開始し、パルスを出力する毎に半分の周期でパルスが出力される。第１周期目は８．９６ｍｓｅｃ、第２周期目は４．４８ｍｓｅｃ、第３周期目は２．２４ｍｓｅｃ、第４周期目は１．１２ｍｓｅｃ、第５周期目は０．５６ｍｓｅｃ、第６周期目は０．２８ｍｓｅｃと、演算指示部５１７がパルスを出力する周期が変わる。
FIG. 17 shows a timing chart at which the
図１５に駆動周波数１０８．４６ｋＨｚ、すなわち１９ビット保持部８０６の値が７３４００ｈの場合の同一周波数駆動での立ち上がり特性を示す。この特性は概ね７０００Ｖでの立ち上がりと等しい。この特性から立ち上がりから出力立ち上がりは概ね２０ｍｓｅｃ程度であることが読み取れる。８．９６ｍｓｅｃ、４．４８ｍｓｅｃ、２．２４ｍｓｅｃ、１．１２ｍｓｅｃ、０．５６ｍｓｅｃ、０．２８ｍｓｅｃと制御周期が長くなる間の合計時間は約１８ｍｓｅｃであり、この時間でほぼ目標電圧付近となっている。また、目標電圧に対する割合としては８．９６ｍｓｅｃで７５％程度、次の４．４８ｍｓｅｃ後にはほぼ目標電圧に近く９０％を超えている。よって前回の駆動周波数にて立ち上げた場合に、７５％程度でＤラッチ部５０５からの入力値（５ビット値）は０Ｃｈであり、テーブルレジスタ５１０の出力値は０６ｈである（図８）。また、テーブルレジスタ５１１の値は０１ｈとなるので、圧電トランス３０４（図３）の出力電圧が駆動周波数に対して安定するまでに、駆動周波数に加算される数は１０〜２０ｈである。図１３）及び図１４から明らかなように、４０Ｖ単位の出力変化に対する値の半分程度である。
そして、出力オンから１７．６４ｍｓｅｃ以降は０Ｖから立ち上げる場合同様、１４０μｓｅｃ周期にて制御が行われるので、直ちに目標電圧値に収束する。
FIG. 15 shows the rising characteristics at the same frequency drive when the drive frequency is 108.46 kHz, that is, the value of the 19-
Then, after 17.64 msec after the output is turned on, control is performed in a cycle of 140 μsec, as in the case of rising from 0 V, so that it immediately converges to the target voltage value.
図１５及び図１６から明らかなように、駆動周波数によって立ち上がり時間が変化する。この駆動周波数に対する立ち上がり時間の変化分を調整するため、テーブルレジスタ５５２を用いて、前記制御周期を８．９６、４．４８、２．２４、１．１２、０．５６、０．２８、０．１４ｍｓｅｃ周期それぞれからスタートできるようにしてある。ここで、３ビット値が１１０ｂであれば、８．９６ｍｓｅｃ周期からスタートし、また、３ビット値が１００ｂであれば、２．２４ｍｓｅｃからスタートする。
As is apparent from FIGS. 15 and 16, the rise time varies depending on the drive frequency. In order to adjust the change in the rise time with respect to the drive frequency, the control cycle is set to 8.96, 4.48, 2.24, 1.12, 0.56, 0.28, 0 using the
指定枚数の用紙の印刷が終了後、プリンタエンジン制御部２０４は、ＲＥＳＥＴ信号３１３ｓを高圧制御部２０６に出力し、最終印字時のバイアス保持値をクリアする。
After the printing of the specified number of sheets is completed, the printer
以上説明したように、２枚目以降の印字にて前回の転写バイアス印加時の駆動周波数を用いることにより、同じ出力を得たい場合に、用紙先端の負荷が短時間に極度に変動する部分の影響を受けず、スムーズに早い立ち上げ制御が可能となる。 As described above, when the same output is to be obtained by using the drive frequency at the time of applying the previous transfer bias in the second and subsequent prints, the load at the leading edge of the paper is extremely fluctuated in a short time. Smooth start-up control is possible without being affected.
《第２の実施形態》
図１８は、第２の実施形態の高圧電源装置のブロック図であり、図１９は、図１８の構成図について、高圧電源装置３０１Ａを中心として詳細に説明する回路図である。
図１８及び図１９に示すように、第２の実施形態における高圧電源装置３０１Ａは、プリンタエンジン制御部２０４ＡがＰｒｅ信号１５００ｓ及びＨｏｌｄ信号１５０１ｓを、高圧制御部２０６Ａに出力する点で、第１の実施形態における高圧電源装置３０１と異なる。これ以外は、第１の実施形態における高圧電源装置３０１が備える構成と同じであるため、処理の説明を省略する。
<< Second Embodiment >>
FIG. 18 is a block diagram of the high-voltage power supply device of the second embodiment, and FIG. 19 is a circuit diagram illustrating the configuration diagram of FIG. 18 in detail focusing on the high-voltage
As shown in FIGS. 18 and 19, the high voltage
プリンタエンジン制御部２０４Ａは、連続印字時の用紙間（転写ローラを用紙の後端が通過してから、転写ローラに次の用紙の先端が到達するまでの時間）に、Ｐｒｅ信号１５００ｓを「Ｈｉｇｈ」で高圧制御部２０６Ａに出力する。そして、それ以外の時には、Ｐｒｅ信号１５００ｓを「Ｌｏｗ」で高圧制御部２０６Ａに出力する。
また、プリンタエンジン制御部２０４Ａは、１枚目を印字する前にプレバイアスの設定を行ってからプレバイアスを印加させる制御を高圧制御部２０６Ａに行う。これにより、転写バイアス発生部２０９は、転写ローラ１１１Ｋ、１１１Ｙ、１１１Ｍ、１１１Ｃにプレバイアスを印加する。転写バイアス発生部２０９がそのプレバイアスで立ち上がった後（駆動後）、プリンタエンジン制御部２０４Ａは、次に印字バイアスを設定する前に、プレバイアス印加時の駆動周波数を記憶させるべくＨｏｌｄ信号（「Ｌｏｗ」から「Ｈｉｇｈ」への立ち上がりエッジを持つパルス信号）を高圧制御部２０６Ａに出力する。高圧制御部２０６Ａは、このＨｏｌｄ信号の「Ｌｏｗ」から「Ｈｉｇｈ」への立ち上がりエッジトリガで処理を実行する。
The printer
Further, the printer
図２０は、図１８における高圧制御部のブロック図である。図中で、図１８及び図１９と同じ構成要素には同じ符号を付している。第２の実施形態における高圧制御部２０６Ａは、Ｄラッチ部１５０２と、分周部１５０３と、第二出力セレクタ部１５０４とを備える。図２１は、第２の実施形態の高圧電源装置３０１Ａが電圧を印加する負荷３０６に対する特性を示し、（Ａ）は無負荷時（負荷３０６）の特性を示し、（Ｂ）は１００ＭΩの負荷をショートしたときの特性を示す。
FIG. 20 is a block diagram of the high-pressure control unit in FIG. In the figure, the same components as those in FIGS. 18 and 19 are denoted by the same reference numerals. The high
Ｄラッチ部１５０２は、Ｈｏｌｄ信号１５０１ｓの値に応じて、出力値を選択して分周部１５０３に出力する。Ｄラッチ部１５０２は、Ｈｏｌｄ信号１５０１ｓが「Ｌｏｗ」の場合、カウンタ下限値記憶部５２０から９ビット値を取得して分周部１５０３に出力する。一方、Ｈｏｌｄ信号１５０１ｓが「Ｈｉｇｈ」の場合、１９ビット保持部８０６から上位９ビット値を取得して分周部１５０３に出力する。
The
分周部１５０３は、Ｄラッチ部１５０２から出力される９ビット値の周波数のパルスをデューティ比３０％で生成し、パルスを第二出力セレクタ部１５０４に出力する。
The
第二出力セレクタ部１５０４は、Ｐｒｅ信号１５００ｓの値に応じて、出力信号を選択して出力端子３１４（ＯＵＴ１）に出力する。Ｐｒｅ信号１５００ｓが「Ｌｏｗ」の場合、出力セレクタ部５２８から入力されるパルスをそのまま出力端子３１４（ＯＵＴ１）に出力する。一方、Ｐｒｅ信号１５００ｓが「Ｈｉｇｈ」の場合、分周部１５０３から入力されるパルスをそのまま出力端子３１４（ＯＵＴ１）に出力する。
The second
（実施例２の動作説明）
動作については、実施例１と異なる部分のみ説明する。
図２２は本実施例２を説明するタイミングチャートである。転写媒体に対する転写バイアス印加についてはＯＮ信号３１２ｓの出力（「Ｈｉｇｈ」または「Ｌｏｗ」）に同期するが、ＤＡＣ３１１に、プレバイアス設定と印字バイアス設定との２段階の設定を行ってから、プレバイアスを印加する点で異なる。実施例１では印字バイアスのＤＡＣ３１１を設定した直後に、プリンタエンジン制御部２０４Ａは、ＯＮ信号３１２ｓを「Ｈｉｇｈ」としていたが、それより前のタイミングにてプレバイアスのＤＡＣ３１１設定に続いてＯＮ信号３１２ｓをオンしている。この部分を除けば転写媒体に印加する転写バイアスの印加、特に２枚目以降のバイアス印加については実施例１と同じ制御となっている。
(Description of operation of the second embodiment)
Only operations that are different from the first embodiment will be described.
FIG. 22 is a timing chart for explaining the second embodiment. The application of the transfer bias to the transfer medium is synchronized with the output (“High” or “Low”) of the ON signal 312 s, but the pre-bias is set after the
本実施例では実施例１に対して、プレバイアスを印加し、かつそのプレバイアス時の駆動周波数を保持して、以降の紙間バイアスを保持した分周比値から駆動を開始する。実施例１では１枚目の印字バイアスの駆動周波数を保持したが、実施例２では前記印字バイアスに追加してプレバイアスの駆動周波数を保持し、その周波数で紙間バイアスを印加する。まず、印刷用紙が転写ニップに到達するより以前、かつ転写ベルト１１４が転写ベルト駆動ローラ１１２で駆動された後の所定のタイミングにてプリンタエンジン制御部２０４ＡはＤＡＣ３１１にプレバイアスに相当するＤＡＣ３１１設定値を送信する。
例えば、プレバイアスを１０００Ｖとした場合に、０．４７Ｖ、１０ｂｉｔ値で０９２ｈを設定する。続いてＯＮ信号３１２ｓが「Ｈｉｇｈ」となり、実施例１で説明したと同様な制御で１０００Ｖが印加される。
In this embodiment, a pre-bias is applied to the first embodiment, the driving frequency at the time of the pre-bias is held, and the driving is started from the frequency division ratio value that holds the subsequent paper gap bias. In the first embodiment, the driving frequency of the first printing bias is held. In the second embodiment, the pre-bias driving frequency is held in addition to the printing bias, and the paper gap bias is applied at that frequency. First, before the printing paper reaches the transfer nip, and at a predetermined timing after the
For example, when the pre-bias is 1000 V, 092h is set with 0.47 V and a 10-bit value. Subsequently, the ON signal 312 s becomes “High”, and 1000 V is applied by the same control as described in the first embodiment.
感光体ドラム１０９（図１）と転写ベルト１１４（図１）が駆動され、用紙が感光体ドラム１０９と転写ローラ１１１（図１）とのニップ部に到達するタイミングで、プリンタエンジン制御部２０４Ａは、印刷バイアス相当のＤＡＣ値をＤＡＣ３１１に出力して設定する。ＤＡＣ３１１設定のシリアル通信速度はμｓｅｃオーダであるので、十分タイミングの同期を取ることは可能である。このＤＡＣ３１１設定に先立って図２２で示すようにＨｏｌｄ信号１５０１ｓを「Ｌｏｗ」から「Ｈｉｇｈ」に設定する。Ｐｒｅ信号１５００ｓは初期状態で「Ｌｏｗ」であり、１枚目の印字時は「Ｌｏｗ」を出力し続ける。
At a timing when the photosensitive drum 109 (FIG. 1) and the transfer belt 114 (FIG. 1) are driven and the sheet reaches the nip portion between the photosensitive drum 109 and the transfer roller 111 (FIG. 1), the printer
図２０に高圧制御部２０６Ａの内部回路ブロックを示す。Ｄラッチ部１５０２は、初期値としてカウンタ下限値記憶部５２０から取得した９ビット値（初期値１８０ｈ）を保持する。ここで、Ｈｏｌｄ信号１５０１ｓが「Ｌｏｗ」から「Ｈｉｇｈ」となると、Ｄラッチ部１５０２は、１９ビット保持部８０６の上位９ｂｉｔを取得して、９ビット値とする（更新する）。このとき、１０００Ｖ出力にて圧電トランスは駆動されているので、図２１に示す特性から駆動周波数の分周比値は１Ｃ０〜１Ｃ２ｈの値の範囲となる。
FIG. 20 shows an internal circuit block of the
Ｄラッチ部１５０２が保持する値は、分周部１５０３で分周され、３０％デューティの約１０００Ｖのパルスとなり、第二出力セレクタ部１５０４に出力される。ただし、このときＰｒｅ信号１５００ｓは「Ｌｏｗ」であるので、駆動パルスはパルス生成部５２７により出力が選択され、出力される。
The value held by the
そして、図２２のタイミングチャートで示されるように、プリンタエンジン制御部２０４Ａは、ＯＮ信号３１２ｓを「Ｌｏｗ」で出力すると共に、Ｐｒｅ信号１５００ｓを「Ｈｉｇｈ」で出力する。これにより、第二出力セレクタ部１５０４から出力される駆動周波数が、分周部１５０３から出力される値に切り替わり、約１０００Ｖが出力される。
ここで、図２１で示される特性から分かるように、９ｂｉｔの分解能では出力精度が±１００Ｖ程度生じるが、画像形成のバイアスでないので十分許容値である。また固定周波数で駆動するので制御によるリップル、すなわち出力電圧が制御によって±１００Ｖ近いリップルを発生することもない。
Then, as shown in the timing chart of FIG. 22, the printer
Here, as can be seen from the characteristics shown in FIG. 21, the output accuracy is about ± 100 V at a resolution of 9 bits, but it is a sufficiently allowable value because it is not a bias for image formation. Further, since driving is performed at a fixed frequency, ripples due to control, that is, ripples with an output voltage close to ± 100 V are not generated by control.
以降、転写媒体へのバイアス印加時のＯＮ信号３１２ｓを「Ｈｉｇｈ」で出力する立ち上げるタイミングで、Ｐｒｅ信号１５００ｓを「Ｌｏｗ」で出力する。これにより、前回の出力時（転写バイアス時）に保持された駆動周波数と、プレバイアス印加時に保持された駆動周波数とで、駆動制御が行われる。
指定枚数の用紙の印刷が終了後、プリンタエンジン制御部２０４Ａは、ＯＮ信号３１２ｓ、Ｈｏｌｄ信号１５０１ｓ及びＰｒｅ信号１５００ｓを共に「Ｌｏｗ」で高圧制御部２０６Ａに出力し、最終印字時のバイアス保持値をクリアする。
Thereafter, the
After printing the specified number of sheets, the printer
《第３の実施形態》
（構成の説明）
図２３は、本発明の第３の実施形態である画像形成装置の全体構成図である。図２３において、画像形成装置１０１Ｂは、第１の実施形態における画像形成装置１０１（図１参照）に、用紙ガイド２１２１と、搬送ローラ対２１２２，２１２３，２１２４，２１２５とをさらに備えるものである。搬送ローラ対２１２２は、第１の実施形態における画像形成装置１０１が備える排出ローラ１２６，１２７に、逆回転する機能を備えたものである。これにより、排出ローラ１２６、１２７（搬送ローラ対２１２２）が逆回転することによって、用紙ガイド１２８に沿って搬送する用紙は、用紙ガイド２１２１に搬送され、さらに搬送ローラ対２１２３，２１２４，２１２５により、用紙ガイド１１９に搬送される。これにより、媒体（用紙）の表面にトナー画像が転写された後、媒体の裏面にトナー画像を転写することができる。つまり、第３の実施形態における画像形成装置１０１Ｂは両面印刷機能を有する装置である。
<< Third Embodiment >>
(Description of configuration)
FIG. 23 is an overall configuration diagram of an image forming apparatus according to the third embodiment of the present invention. In FIG. 23, an image forming apparatus 101B is further provided with a
図２４は、第３の実施形態の高圧電源装置のブロック図である。
図２４に示すように、第３の実施形態における高圧電源装置３０１Ｂは、プリンタエンジン制御部２０４ＢがＯｄｄ信号２５０２ｓを、高圧制御部２０６Ｂに出力する点で、第２の実施形態における高圧電源装置３０１Ａと異なる。これ以外は、第２の実施形態における高圧電源装置３０１Ａが備える構成と同じであるため、処理の説明を省略する。
FIG. 24 is a block diagram of the high-voltage power supply device according to the third embodiment.
As shown in FIG. 24, the high-voltage power supply device 301B in the third embodiment is similar to the high-voltage
プリンタエンジン制御部２０４Ｂは、１面目（表面）の印刷を行う場合、Ｏｄｄ信号２５０２ｓを「Ｈｉｇｈ」で高圧制御部２０６Ｂに出力する。そして、２面目（裏面）の印刷を行う場合、Ｏｄｄ信号２５０２ｓを「Ｌｏｗ」で高圧制御部２０６Ｂに出力する。
When printing the first side (front side), the printer
図２５は、図２４における高圧制御部のブロック図である。図中で、図２４と同じ構成要素には同じ符号を付している。第２の実施形態における高圧制御部２０６Ａは、表裏セレクタ部２５２２と、下位１０ビットセレクタ部２５２４と、表面用の１９ビット保持部８０６１と、裏面用の１９ビット保持部８０６２と、９ビットセレクタ部２５２３と、遅延部２５１７とを備える。
また、第３の実施形態におけるＤラッチ部１５０２は、分周部１５０３に出力するだけでなく、さらに１９ビット保持部８０６２（裏面）に出力する。
FIG. 25 is a block diagram of the high voltage control unit in FIG. In the figure, the same components as those in FIG. 24 are denoted by the same reference numerals. The high
In addition, the
表裏セレクタ部２５２２は、演算処理部８０５から入力された１９ビット値を、Ｏｄｄ信号２５０２ｓの入力に応じて、１９ビット保持部８０６１（表面）または１９ビット保持部８０６２（裏面）に出力する。このとき、表裏セレクタ部２５２２は、Ｏｄｄ信号２５０２ｓからの入力値が「Ｈｉｇｈ」であれば、１９ビット保持部８０６１（表面）に出力し、「Ｌｏｗ」であれば、１９ビット保持部８０６２（裏面）に出力する。
The front /
下位１０ビットセレクタ部２５２４は、Ｏｄｄ信号２５０２ｓの入力に応じて、１９ビット保持部８０６１（表面）から入力される値と、１９ビット保持部８０６２（裏面）から入力される値とのどちらか一方を誤差保持部５２９に出力する。このとき、表裏セレクタ部２５２２は、Ｏｄｄ信号２５０２ｓからの入力値が「Ｈｉｇｈ」であれば、１９ビット保持部８０６１（表面）から入力される値を出力し、「Ｌｏｗ」であれば、１９ビット保持部８０６２（裏面）から入力される値を出力する。
The lower 10-bit selector unit 2524 receives either the value input from the 19-bit holding unit 8061 (front surface) or the value input from the 19-bit holding unit 8062 (back surface) in response to the input of the
９ビットセレクタ部２５２３は、Ｏｄｄ信号２５０２ｓの入力に応じて、１９ビット保持部８０６１（表面）から入力される値（上位９ビット値）と、１９ビット保持部８０６２（裏面）から入力される値（上位９ビット値）とのどちらか一方を、比較部５１４、加算部５２５、分周セレクタ部５２６に出力する。このとき、表裏セレクタ部２５２２は、Ｏｄｄ信号２５０２ｓからの入力値が「Ｈｉｇｈ」であれば、１９ビット保持部８０６１（表面）から入力される値を出力し、「Ｌｏｗ」であれば、１９ビット保持部８０６２（裏面）から入力される値を出力する。
The 9-
１９ビット保持部８０６１（表面）及び１９ビット保持部８０６２（裏面）は、第２の実施形態における１９ビット保持部８０６と同様に、１９ビットの値を記憶するレジスタである。
１９ビット保持部８０６１（表面）及び１９ビット保持部８０６２（裏面）は、保持する１９ビットの値のうち、上位９ビット値が、９ビットセレクタ部２５２３を介して、比較部５１４、加算部５２５、分周セレクタ部５２６に出力され、下位１０ビット値が、下位１０ビットセレクタ部２５２４を介して、誤差保持部５２９に出力される。
さらに、１９ビット保持部８０６２（裏面）は、遅延部２５１７からの入力に応じて、保持する１９ビットの値を出力するタイミングを変える。また、１９ビット保持部８０６２（裏面）は、Ｄラッチ部１５０２から入力される９ビット値で上位９ｂｉｔ値を更新する。
The 19-bit holding unit 8061 (front surface) and the 19-bit holding unit 8062 (back surface) are registers that store a 19-bit value, like the 19-
The 19-bit holding unit 8061 (front surface) and the 19-bit holding unit 8062 (back surface) receive the upper 9-bit value among the 19-bit values to be held via the 9-
Further, the 19-bit holding unit 8062 (back surface) changes the timing for outputting the 19-bit value to be held in accordance with the input from the
遅延部２５１７は、Ｈｏｌｄ信号１５０１ｓからの入力を遅らせて、１９ビット保持部８０６２（裏面）に出力する。
ここで、Ｄラッチ部１５０２は、Ｈｏｌｄ信号１５０１ｓの値に応じて、出力値を選択して分周部１５０３及び１９ビット保持部８０６２（裏面）に出力する。
遅延した出力は、Ｄラッチ部１５０２がＨｏｌｄ信号１５０１ｓにより９ビットセレクタ部２５２３出力をラッチするまでの間を遅延させ、Ｄラッチ部１５０２出力を１９ビット保持部８０６２の上位９ｂｉｔ値としてセットする。初期値としてリセット時にオール０となるので下位１０ｂｉｔは０００ｈである。
The
Here, the
The delayed output is delayed until the
（実施例３の動作説明）
動作については、実施例１及び実施例２と異なる部分のみ説明する。
図２６は本実施例のタイミングチャートを説明する図である。本実施例は両面印刷でのタイミングを説明する。
両面印刷の場合、表面（１面目）の印刷バイアスより裏面（２面目）の印刷バイアスが高くなるため、ＤＡＣ３１１には、表面と裏面とで異なる設定値が予め設定されている。
(Explanation of operation of the third embodiment)
As for the operation, only the parts different from the first and second embodiments will be described.
FIG. 26 is a diagram for explaining a timing chart of the present embodiment. In this embodiment, the timing for duplex printing will be described.
In the case of duplex printing, since the printing bias on the back surface (second surface) is higher than the printing bias on the front surface (first surface), different setting values are set in advance in the
図２６に示すように、ＤＡＣ３１１の設定を紙間で表面用の設定値と裏面用の設定値とで交互に切り替えることでそれに対応可能となる。
実施例２と同様に、（表面の）印刷終了後の紙間バイアス印加時にＯｄｄ信号２５０２ｓを「Ｌｏｗ」とすることにより、１９ビット保持部８０６２（裏面）には紙間バイアス印加時の分周比値が設定される。
As shown in FIG. 26, it is possible to cope with this by switching the setting of the
As in the second embodiment, the
さらに裏面の印刷バイアスに相当するＤＡＣ３１１の設定値を紙間バイアス印加中に設定し、Ｏｄｄ信号２５０２ｓを「Ｌｏｗ」とすることで次にＯＮ信号３１２ｓを「Ｈｉｇｈ」とすると１９ビット保持部８０６２（裏面）の値が制御され、演算指示部５１７出力パルスは１４０μｓｅｃ周期のまま裏面の印刷バイアス立ち上げが行われる。
Further, when the setting value of the
次の紙間で２枚目の印字に対する表面の印刷バイアスに相当するＤＡＣ３１１設定値が設定され、Ｏｄｄ信号２５０２ｓが「Ｈｉｇｈ」とされる。ＯＮ信号３１２ｓが２枚目にて「Ｈｉｇｈ」となる時は、１枚目の表面バイアス印加時に１９ビット保持部８０６１（表面）に保持された値にて駆動が開始される。さらに次の紙間で裏面の印刷バイアスに相当するＤＡＣ３１１設定値が設定され、Ｏｄｄ信号２５０２ｓが「Ｌｏｗ」に切り替えられ、１枚目の裏面バイアス印加時に１９ビット保持部８０６２（裏面）に保持された値にて駆動が開始される。
The
以降、Ｏｄｄ信号２５０２ｓとＤＡＣ３１１出力を紙間バイアス印加中に交互に切り替えることによりそれぞれ前の表面及び裏面の印刷バイアス駆動周波数で圧電トランスが駆動される。
最終印字終了後にＨｏｌｄ信号１５０１ｓ、Ｐｒｅ信号１５００ｓ、ＯＮ信号３１２ｓが「Ｌｏｗ」にされ、Ｏｄｄ信号２５０２ｓが「Ｈｉｇｈ」とされ、リセット信号を一旦「Ｌｏｗ」とすることで高圧制御部２０６Ｂの内部設定を初期化して次回の印刷に備える。
Thereafter, by alternately switching the
After the final printing is completed, the
ここで、プリンタエンジン制御部２０４Ｂは、Ｏｄｄ信号２５０２ｓの出力を「Ｈｉｇｈ」で固定することで、実施例２と同様に、片面印刷も実現可能である。
Here, the printer
本実施例では連続印刷中のみ保持するようにしたが、環境温度センサを設けて同一環境中は前回の印刷時に保持された値を利用することも容易であるし、時間計測手段によって所定時間内は連続印刷と同じ条件で制御することも可能である。 In this embodiment, it is held only during continuous printing. However, it is easy to use an environmental temperature sensor and use the value held during the previous printing in the same environment, and within a predetermined time by the time measuring means. Can be controlled under the same conditions as in continuous printing.
本実施形態において、共振周波数約１０８ｋＨｚ、駆動周波数範囲１０８〜１３０ｋＨｚの圧電トランスを用いたが、それよりサイズの小さい駆動周波数が高い圧電トランスを使用してもよいし、サイズの大きな駆動周波数の低い圧電トランスを用いてもよい。 In this embodiment, a piezoelectric transformer having a resonance frequency of about 108 kHz and a driving frequency range of 108 to 130 kHz is used. However, a piezoelectric transformer having a small driving frequency and a high driving frequency may be used, or a large driving frequency is low. A piezoelectric transformer may be used.
また、本実施形態において、ＣＬＫ端子４２０（ＣＬＫ＿ＩＮ）に入力されるＣＬＫ信号４２０ｓ（クロック信号）の周波数５０ＭＨｚとしたが、２５ＭＨｚなどの低い周波数でも実現可能である。例えば、その場合には１９ｂｉｔレジスタの上位８ｂｉｔを整数部とし、下位１１ｂｉｔを小数部にすればほぼ同じ値にて制御も実現可能となる。 In this embodiment, the frequency of the CLK signal 420s (clock signal) input to the CLK terminal 420 (CLK_IN) is 50 MHz. However, the present embodiment can be realized at a low frequency such as 25 MHz. For example, in that case, if the upper 8 bits of the 19-bit register are an integer part and the lower 11 bits are a decimal part, control can be realized with substantially the same value.
また、本実施形態において、整数部９ｂｉｔ、小数部１０ｂｉｔで処理を行っているが、ｂｉｔ数についてはこの限りではない。
In this embodiment, the processing is performed with the
また、本実施形態において、転写バイアス１ｃｈの場合について説明したが、他の高圧出力への応用も容易に実現可能である。 In this embodiment, the case of the transfer bias 1ch has been described. However, application to other high-voltage outputs can be easily realized.
また、本実施形態において、出力最大電圧は７ｋＶとしているが、この電圧はダイオードの耐圧などにより決定した値であって、部品選定次第では１０ｋＶなどの高い出力電圧の高圧電源も容易に実現可能である。 In this embodiment, the maximum output voltage is 7 kV, but this voltage is a value determined by the withstand voltage of the diode, and a high-voltage power supply with a high output voltage such as 10 kV can be easily realized depending on the component selection. is there.
また、本実施形態において、転写バイアス７０００Ｖで説明したが、説明のために最大出力電圧となる値としただけであり、転写バイアスは１２０〜７０００Ｖの間の任意の値でよい。 In this embodiment, the transfer bias has been described as 7000V. However, for the sake of explanation, the transfer bias is merely a value that becomes the maximum output voltage, and the transfer bias may be any value between 120 and 7000V.
また、第１の実施形態において、三角波を負荷電圧と比較して、パルス幅に対応する周波数変化量をテーブルレジスタ５１１で非線形特性に修正したが、三角波を非線形に補正し、補正した非線形三角波と負荷電圧とを比較してもよい。
In the first embodiment, the triangular wave is compared with the load voltage, and the frequency change amount corresponding to the pulse width is corrected to the nonlinear characteristic by the
１０１ 画像形成装置
２０４ プリンタエンジン制御部
２０６ 高圧制御部（ＡＳＩＣ）
２０９ 転写バイアス発生部
３０１ 高圧電源装置
３０２ ＤＣ電源
３０３ 圧電トランス駆動回路
３０４ 圧電トランス
３０５ 整流回路
３０６ 出力負荷
３０７ 出力電圧変換手段
３０８ 第一電圧比較手段（コンパレータ）
３０９ 第二電圧比較手段（コンパレータ）
３１０ 三角波発生手段
３１１ ＤＡＣ
３１２ ＯＮ端子
３１２ｓ ＯＮ信号
３１３ ＲＥＳＥＴ端子
３１３ｓ ＲＥＳＥＴ信号
３１４ 出力端子（ＯＵＴ１）
３１５ 入力端子（ＩＮ１）
３１６ 入力端子（ＩＮ２）
３１７ 出力端子（ＯＵＴ２）
101
209
309 Second voltage comparison means (comparator)
310 Triangular wave generating means 311 DAC
312 ON terminal 312s ON signal 313
315 Input terminal (IN1)
316 Input terminal (IN2)
317 Output terminal (OUT2)
Claims (8)
前記出力電圧と目標電圧とが一致するように、前記駆動周波数を帰還制御する帰還制御手段と、
前記出力電圧と前記目標電圧との差分値が小さいとき、前記駆動周波数の変化量を小さくし、前記差分値が大きいとき、前記駆動周波数の変化量を大きく設定する駆動周波数設定手段と、
を備えることを特徴とする高電圧電源装置。 A high-voltage power supply device using a piezoelectric transformer whose output voltage changes according to the driving frequency,
Feedback control means for feedback controlling the drive frequency so that the output voltage and the target voltage match;
When the difference value between the output voltage and the target voltage is small, the amount of change in the drive frequency is reduced, and when the difference value is large, drive frequency setting means for setting the amount of change in the drive frequency large;
A high-voltage power supply device comprising:
振幅が前記目標電圧の２倍の三角波信号を生成する三角波生成手段と、
前記三角波信号の中間値と前記出力電圧の分圧値とを比較することにより、前記差分値と変化方向とを推測する差分推測手段と、
前記差分推測手段が推測した推測差分値と前記変化量との関係が規定されている変化量設定テーブルとを備え、
前記推測差分値を用いて、前記駆動周波数の変化量を設定することを特徴とする請求項１に記載の高電圧電源装置。 The drive frequency setting means includes
A triangular wave generating means for generating a triangular wave signal whose amplitude is twice the target voltage;
Difference estimation means for estimating the difference value and the change direction by comparing the intermediate value of the triangular wave signal and the divided value of the output voltage;
A change amount setting table in which a relationship between the estimated difference value estimated by the difference estimating means and the change amount is defined;
The high-voltage power supply apparatus according to claim 1, wherein a change amount of the drive frequency is set using the estimated difference value.
前記特性テーブルと前記駆動周波数または前記出力電圧の分圧値とを用いて、前記駆動周波数の変化量を補正する補正手段と、
を備えることを特徴とする請求項２に記載の高電圧電源装置。 A characteristic table defining the frequency-voltage characteristics of the piezoelectric transformer;
Correction means for correcting the amount of change in the drive frequency using the characteristic table and the divided value of the drive frequency or the output voltage;
The high voltage power supply device according to claim 2, further comprising:
前記媒体の表面の画像形成時に前記圧電トランスに出力した表面駆動周波数と、前記媒体の裏面の画像形成時に前記圧電トランスに出力した裏面駆動周波数とを記憶し、
前記表面の画像形成時に前記表面駆動周波数の前記変化量を設定し、前記裏面の画像形成時に前記裏面駆動周波数の前記変化量を設定することを特徴とする請求項５ないし請求項７のいずれか１項に記載の画像形成装置。 It has a double-sided printing function for media.
Storing the surface driving frequency output to the piezoelectric transformer during image formation of the surface of the medium and the back surface driving frequency output to the piezoelectric transformer during image formation of the back surface of the medium;
The amount of change of the front surface driving frequency is set during image formation of the front surface, and the amount of change of the back surface driving frequency is set during image formation of the back surface. 2. The image forming apparatus according to item 1.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011180983A JP5727893B2 (en) | 2011-08-22 | 2011-08-22 | Power supply device and image forming apparatus using the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011180983A JP5727893B2 (en) | 2011-08-22 | 2011-08-22 | Power supply device and image forming apparatus using the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2013046443A true JP2013046443A (en) | 2013-03-04 |
| JP5727893B2 JP5727893B2 (en) | 2015-06-03 |
Family
ID=48009935
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011180983A Active JP5727893B2 (en) | 2011-08-22 | 2011-08-22 | Power supply device and image forming apparatus using the same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5727893B2 (en) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011039285A (en) * | 2009-08-11 | 2011-02-24 | Ricoh Co Ltd | Image forming apparatus and image forming system |
| JP2011097699A (en) * | 2009-10-28 | 2011-05-12 | Oki Data Corp | Power unit and image forming apparatus |
-
2011
- 2011-08-22 JP JP2011180983A patent/JP5727893B2/en active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011039285A (en) * | 2009-08-11 | 2011-02-24 | Ricoh Co Ltd | Image forming apparatus and image forming system |
| JP2011097699A (en) * | 2009-10-28 | 2011-05-12 | Oki Data Corp | Power unit and image forming apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5727893B2 (en) | 2015-06-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8319395B2 (en) | Power supply device and image forming apparatus | |
| US8350550B2 (en) | Power unit using computed frequency ratio and image forming apparatus | |
| US8174200B2 (en) | Piezoelectric transformer driving device, cold-cathode tube inverter, cold-cathode tube driving device, and image forming apparatus | |
| US9904232B2 (en) | Power supply apparatus and image forming apparatus | |
| JP6488199B2 (en) | Power supply device and image forming apparatus | |
| US8948642B2 (en) | High-voltage power-supply apparatus, and image formation apparatus | |
| JP2015092219A (en) | High-voltage power source and charging device | |
| JP2009122564A (en) | Ac high-voltage power supply device, charging device, developing device and image forming apparatus | |
| JP6448305B2 (en) | Power supply device and image forming apparatus | |
| JP5864383B2 (en) | Power supply device and image forming apparatus having the same | |
| JP5727893B2 (en) | Power supply device and image forming apparatus using the same | |
| US9024477B2 (en) | High voltage power source device and image forming device | |
| JP2009251099A (en) | Image forming apparatus | |
| JP5581150B2 (en) | Power supply device and image forming apparatus using the same | |
| US8476889B2 (en) | Piezoelectric transformer driving device controlled by variable reference voltage values and image forming device | |
| JP2012178911A (en) | Electric power device and image forming device | |
| JP5394164B2 (en) | Power supply device and image forming apparatus | |
| JP5864143B2 (en) | Piezoelectric transformer drive device, power supply device, and image forming apparatus | |
| JP2017028845A (en) | High-voltage power supply device and image forming apparatus | |
| JP6031273B2 (en) | Power supply device and image forming apparatus using the same | |
| JP2020098220A (en) | Image forming apparatus | |
| JP2009163221A (en) | Image forming device | |
| JP5977099B2 (en) | Piezoelectric transformer drive device, power supply device, and image forming apparatus | |
| JP2013005650A (en) | Power supply device and image forming device | |
| US9063717B2 (en) | Power supply apparatus and image formation apparatus |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131115 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140813 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140826 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141027 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150317 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150403 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5727893 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |