JP2013045939A - Semiconductor module and method of manufacturing the same - Google Patents

Semiconductor module and method of manufacturing the same Download PDF

Info

Publication number
JP2013045939A
JP2013045939A JP2011183569A JP2011183569A JP2013045939A JP 2013045939 A JP2013045939 A JP 2013045939A JP 2011183569 A JP2011183569 A JP 2011183569A JP 2011183569 A JP2011183569 A JP 2011183569A JP 2013045939 A JP2013045939 A JP 2013045939A
Authority
JP
Japan
Prior art keywords
thin plate
semiconductor module
substrate
semiconductor
heat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2011183569A
Other languages
Japanese (ja)
Inventor
Taro Kaneko
太郎 金子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2011183569A priority Critical patent/JP2013045939A/en
Publication of JP2013045939A publication Critical patent/JP2013045939A/en
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49175Parallel arrangements

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor module capable of improving a heat dissipation property with a simple structure.SOLUTION: A semiconductor module 10 comprises: a circuit board 30 that has patterned wiring paths 31; a thin plate 40 that has a lead-out portion 41 for heat dissipation and is provided on the circuit board 30; and an IC 20 that has a plurality of electrodes 21 on a surface 23 thereof and is provided on a portion other than the lead-out portion 41 on the thin plate 40 so that the surface 23 faces upward. The module has a structure in which the thin plate 40 having the lead-out portion 41 for heat dissipation is disposed between the circuit board 30 and the semiconductor chip 20, to allow heat generated from the semiconductor chip 20 to be released from the lead-out portion 41 to the outside, thereby improving a heat dissipation property with a simple structure.

Description

本発明は、フェイスアップ(Face-Up)実装された半導体チップのヒートスプレッダ構造に特徴を有する半導体モジュール、及びその製造方法に関する。以下、半導体チップとして主にIC(Integrated Circuit)について説明する。   The present invention relates to a semiconductor module having a heat spreader structure of a semiconductor chip mounted with face-up and a method for manufacturing the same. Hereinafter, an IC (Integrated Circuit) as a semiconductor chip will be mainly described.

近年、光通信の大容量化に伴って、パケットスイッチやクロスコネクトへの、光インターコネクションの適用が検討されている。特に、バックプレーン用途については、10[Gbps]を超える伝送容量に加えて小型で安価な、光インターコネクション用の送受信モジュールの開発が望まれている。   In recent years, application of optical interconnection to packet switches and cross-connects has been studied as optical communication capacity increases. In particular, for backplane applications, it is desired to develop a transmission / reception module for optical interconnection that is small and inexpensive in addition to a transmission capacity exceeding 10 [Gbps].

現在、光インターコネクションでは、複数の光ファイバを束ねてパラレル伝送を行う方式が主流になっている。一般的な光インターコネクション用の送受信モジュール内には、複数の送受信素子と、それらを制御するICとが内蔵されている。   Currently, in optical interconnection, a method of bundling a plurality of optical fibers and performing parallel transmission is the mainstream. A general optical interconnection transceiver module contains a plurality of transceiver elements and an IC for controlling them.

ここで、送受信モジュールでは、複数の送受信素子を制御するために、送受信素子と同じ数の制御回路を持つICが必要になる。例えば、光モジュールのMSA(Multi Source Agreement)であるCXP(C = hex character for 12; XP = eXtended capability Pluggable)規格では、送信側12ch/受信側12chの合計24chを一つのパッケージ(PKG)内に収める必要がある。この場合には、24ch分の制御回路が必要になり、この制御回路を持つICの発熱量は非常に大きくなる。   Here, in the transmission / reception module, in order to control a plurality of transmission / reception elements, an IC having the same number of control circuits as the transmission / reception elements is required. For example, in the CXP (C = hex character for 12; XP = eXtended capability Pluggable) standard which is an MSA (Multi Source Agreement) of an optical module, a total of 24 channels of 12 channels on the transmission side and 12 channels on the reception side are included in one package (PKG). Need to fit. In this case, a control circuit for 24 channels is required, and the amount of heat generated by the IC having this control circuit becomes very large.

通常、ICは、その表面に接続電極が形成され、何かしらの配線基板に実装される。その実装方法を大きく分けると、IC表面を配線基板に向けるフェイスダウン(Face-Down)実装と、IC裏面を配線基板に向けるフェイスアップ実装との、二種類がある。   Usually, a connection electrode is formed on the surface of an IC, and the IC is mounted on some wiring board. The mounting methods can be roughly divided into two types: face-down mounting in which the IC surface faces the wiring board and face-up mounting in which the IC back surface faces the wiring board.

フェイスダウン実装では、はんだバンプ等によってICを配線基板に接続し、IC裏面にヒートスプレッダを設置することにより、効果的な放熱を実現することができる。しかしながら、フェイスダウン実装では、接続の信頼性が問題になる。なぜなら、ICは常に小型化が要求されるため、近年のICの接続電極及びその間隔は数十[μm]程度と極めて小さくなっているからである。   In face-down mounting, effective heat dissipation can be realized by connecting the IC to the wiring board by solder bumps or the like and installing a heat spreader on the back surface of the IC. However, in face-down mounting, connection reliability becomes a problem. This is because, since ICs are always required to be miniaturized, the connection electrodes of ICs in recent years and the distance between them are as small as several tens [μm].

一方、フェイスアップ実装では、ワイヤボンディングによってICを配線基板に接続するため、接続の信頼性には問題がない。しかしながら、フェイスアップ実装では、ICからの排熱が配線基板に直に伝わるため、配線基板に放熱構造を設置する必要がある。   On the other hand, in face-up mounting, since the IC is connected to the wiring board by wire bonding, there is no problem in connection reliability. However, in face-up mounting, since heat exhausted from the IC is directly transmitted to the wiring board, it is necessary to install a heat dissipation structure on the wiring board.

例えば特許文献1〜4に開示されているフェイスアップ実装では、配線基板の一部をくりぬき、その開口部に放熱板とともにICを収めている。   For example, in face-up mounting disclosed in Patent Documents 1 to 4, a part of the wiring board is hollowed out, and the IC is housed in the opening along with the heat sink.

特開2004−296565号公報(図1等)Japanese Patent Laid-Open No. 2004-296565 (FIG. 1 etc.) 特開2010−021515号公報(図1等)JP 2010-021515 A (FIG. 1 etc.) 特開2011−124251号公報(図1等)JP 2011-124251 A (FIG. 1 etc.) 再特WO2002084733号公報(図1等)Re-specialized WO2002084733 (Fig. 1 etc.)

フェイスアップ実装した場合の基板からの放熱については、従来から様々な技術が採られてきた。例えば、熱伝導を良くした放熱用基板を配線用基板とは別構造にしたものや、配線用基板として熱伝導率が高い材質(窒化アルミニウムなど)を採用したものがある。しかし、いずれの技術も、構造及び製造方法が複雑になったり、高価な材料を必要としたりするという課題があった。また、特許文献1〜4の関連技術では、配線基板の一部をくりぬき、その開口部に放熱板とともにICを収めるため、構造及び製造方法が複雑になるという課題があった。   Various techniques have been conventionally employed for heat radiation from the substrate when face-up mounting is performed. For example, there are a heat dissipation substrate with improved heat conduction and a structure different from that of the wiring substrate, and a wiring substrate with a material having high thermal conductivity (such as aluminum nitride). However, each technique has a problem in that the structure and the manufacturing method are complicated, and expensive materials are required. Moreover, in the related arts of Patent Documents 1 to 4, there is a problem that the structure and the manufacturing method are complicated because a part of the wiring board is hollowed out and the IC is accommodated in the opening together with the heat sink.

そこで、本発明の目的は、簡単な構造で放熱性を向上し得る半導体モジュールを提供することにある。   Therefore, an object of the present invention is to provide a semiconductor module that can improve heat dissipation with a simple structure.

本発明に係る半導体モジュールは、
パターニングされた配線パスを持つ基板と、
放熱用の引き出し部を持ち、前記基板上に設けられた薄板と、
表面に複数の電極を持ち、前記薄板上の前記引き出し部以外の部分に前記表面を上にして設けられた半導体チップと、
を備えたことを特徴とする。
The semiconductor module according to the present invention is
A substrate with a patterned wiring path;
A thin plate provided on the substrate, having a drawer for heat dissipation,
A semiconductor chip having a plurality of electrodes on the surface and provided with the surface up in a portion other than the lead portion on the thin plate;
It is provided with.

本発明に係る半導体モジュールの製造方法は、
パターニングされた配線パスを持つ基板上に、放熱用の引き出し部を持つ薄板を設け、
この薄板上に、表面に複数の電極を持つ半導体チップを、前記表面を上にして設ける、
ことを特徴とする。
A method for manufacturing a semiconductor module according to the present invention includes:
On the substrate with the patterned wiring path, provide a thin plate with a heat radiating lead,
On this thin plate, a semiconductor chip having a plurality of electrodes on the surface is provided with the surface facing up,
It is characterized by that.

本発明によれば、放熱用の引き出し部を持つ薄板が基板と半導体チップとの間に挟まれた構造になっていることから、半導体チップから発生した熱を引き出し部から外へ逃がすことができるので、簡単な構造で放熱性を向上することができる。   According to the present invention, since the thin plate having the heat radiating lead portion is sandwiched between the substrate and the semiconductor chip, the heat generated from the semiconductor chip can be released to the outside from the lead portion. Therefore, heat dissipation can be improved with a simple structure.

本発明に係る半導体モジュールの実施形態1を示す平面図である。It is a top view which shows Embodiment 1 of the semiconductor module which concerns on this invention. 図1におけるII−II線縦断面図である。It is the II-II line longitudinal cross-sectional view in FIG. 本発明に係る半導体モジュールの実施形態2を示す平面図である。It is a top view which shows Embodiment 2 of the semiconductor module which concerns on this invention. 本発明に係る半導体モジュールの実施形態3を示す平面図である。It is a top view which shows Embodiment 3 of the semiconductor module which concerns on this invention. 図4におけるV−V線縦断面図である。It is the VV line longitudinal cross-sectional view in FIG.

以下、添付図面を参照しながら、本発明を実施するための形態(以下「実施形態」という。)について説明する。なお、本明細書及び図面において、実質的に同一の構成要素については同一の符号を用いる。図面に描かれた形状は、当業者が理解しやすいように描かれているため、実際の寸法及び比率とは必ずしも一致していない。   DESCRIPTION OF EMBODIMENTS Hereinafter, embodiments for carrying out the present invention (hereinafter referred to as “embodiments”) will be described with reference to the accompanying drawings. In the present specification and drawings, the same reference numerals are used for substantially the same components. The shapes depicted in the drawings are drawn so as to be easily understood by those skilled in the art, and thus do not necessarily match the actual dimensions and ratios.

[実施形態1]
図1は、本発明に係る半導体モジュールの実施形態1を示す平面図である。図2は、図1におけるII−II線縦断面図である。以下、図1及び図2に基づき説明する。
[Embodiment 1]
FIG. 1 is a plan view showing a semiconductor module according to a first embodiment of the present invention. 2 is a longitudinal sectional view taken along line II-II in FIG. Hereinafter, a description will be given based on FIG. 1 and FIG.

本実施形態1の半導体モジュール10は、パターニングされた配線パス31を持つ基板30と、放熱用の引き出し部41を持ち、基板30上に設けられた薄板40と、表面(一つの面)23に複数の電極21を持ち、薄板40上の引き出し部41以外の部分に、表面23を上にして設けられたIC20と、を備えたものである。   The semiconductor module 10 according to the first embodiment has a substrate 30 having a patterned wiring path 31, a heat-dissipating lead 41, a thin plate 40 provided on the substrate 30, and a surface (one surface) 23. The IC 20 is provided with a plurality of electrodes 21 and provided on the thin plate 40 other than the lead portion 41 with the surface 23 facing upward.

本実施形態1の半導体モジュール10の製造方法は、パターニングされた配線パス31を持つ基板30上に、放熱用の引き出し部41を持つ薄板40を設ける工程と、薄板40上に、表面23に複数の電極21を持つ半導体チップ20を、表面23を上にして設ける工程と、を備えている。   In the manufacturing method of the semiconductor module 10 according to the first embodiment, a process of providing a thin plate 40 having a heat radiation leading portion 41 on a substrate 30 having a patterned wiring path 31, and a plurality of surfaces 23 on the thin plate 40 are provided. And a step of providing the semiconductor chip 20 having the electrode 21 with the surface 23 facing up.

換言すると、半導体モジュール10は、表面23に複数の電極21を持つIC20と、パターニングされた配線パス31を持つ基板30と、放熱用の引き出し部41を持つ導熱性の薄板40とを具備している。   In other words, the semiconductor module 10 includes an IC 20 having a plurality of electrodes 21 on the surface 23, a substrate 30 having a patterned wiring path 31, and a heat conductive thin plate 40 having a heat radiating lead 41. Yes.

薄板40は、薄板40とIC20とが熱的に接続されるように、IC20と基板30との間に挟まれている。複数の電極21のうち少なくとも一個が配線パス31に電気的に接続され、複数の電極21のうち少なくとも一個が薄板40に電気的に接続され、薄板40と基板30とが電気的に接続されている。   The thin plate 40 is sandwiched between the IC 20 and the substrate 30 so that the thin plate 40 and the IC 20 are thermally connected. At least one of the plurality of electrodes 21 is electrically connected to the wiring path 31, at least one of the plurality of electrodes 21 is electrically connected to the thin plate 40, and the thin plate 40 and the substrate 30 are electrically connected. Yes.

電極21と配線パス31及び薄板40とは、それぞれワイヤボンディングによって接続されている。すなわち、電極21と配線パス31及び薄板40とは、それぞれワイヤ22によって接続されている。IC20は、外形が四角形であり、その四辺全てに電極21を持つ。引き出し部41は、IC20から発生した熱を外へ逃がす放熱パスとなっている。   The electrode 21, the wiring path 31, and the thin plate 40 are connected by wire bonding, respectively. In other words, the electrode 21 is connected to the wiring path 31 and the thin plate 40 by the wire 22. The IC 20 has a quadrangular outer shape and has electrodes 21 on all four sides. The lead portion 41 is a heat dissipation path that releases heat generated from the IC 20 to the outside.

以下に、更に詳しく説明する。   This will be described in more detail below.

本実施形態1は、表面23の四辺に電極21を持つ四角形のIC20をフェイスアップ実装した半導体モジュール10であって、放熱構造に特徴を有する。半導体モジュール10は、次のように製造される。   The first embodiment is a semiconductor module 10 in which a rectangular IC 20 having electrodes 21 on four sides of a surface 23 is face-up mounted, and is characterized by a heat dissipation structure. The semiconductor module 10 is manufactured as follows.

まず、基板30及び薄板40を用意する。基板30は、アルミナ(酸化アルミニウム)製であり、配線パス31及びグランド(GND)パターン32が金メッキでパターニングされている。薄板40は、0.2mm厚の銅タングステン製であり、その両面に金メッキが施されている。続いて、基板30のグランドパターン32上に薄板40を、はんだを用いて接合する。続いて、薄板40上にIC20を、銀ペーストを用いてフェイスアップ実装する。その後、IC20の表面23の電極21と基板30上の配線パス31とを、ワイヤボンディングを用いて接続する。   First, the substrate 30 and the thin plate 40 are prepared. The substrate 30 is made of alumina (aluminum oxide), and a wiring path 31 and a ground (GND) pattern 32 are patterned by gold plating. The thin plate 40 is made of copper tungsten having a thickness of 0.2 mm, and gold plating is applied to both surfaces thereof. Subsequently, the thin plate 40 is bonded onto the ground pattern 32 of the substrate 30 using solder. Subsequently, the IC 20 is mounted face up on the thin plate 40 using a silver paste. Thereafter, the electrode 21 on the surface 23 of the IC 20 and the wiring path 31 on the substrate 30 are connected using wire bonding.

図1では、電極21のうち、グランド(GND)端子21bを四角形、その他の端子21aを丸形で表している。ここで、図1に示すとおり、グランド端子21b付近から、薄板40の一部(引き出し部41)が放熱パスとして、IC20のフットプリントの外に引き出されている。引き出し部41では、電極21(グランド端子21b)と薄板40とをワイヤボンディングによって接続する。   In FIG. 1, among the electrodes 21, the ground (GND) terminal 21 b is represented by a rectangle, and the other terminals 21 a are represented by a circle. Here, as shown in FIG. 1, a part of the thin plate 40 (the lead portion 41) is drawn out of the footprint of the IC 20 from the vicinity of the ground terminal 21b as a heat dissipation path. In the lead portion 41, the electrode 21 (ground terminal 21b) and the thin plate 40 are connected by wire bonding.

前述のとおり、薄板40は、基板30のグランドパターン32と電気的に接合されている。そのため、IC20のグランド端子21bは、薄板40を通して基板30のグランドパターン32と電気的に接合される。また、引き出し部41は、図示しない外部のヒートシンクに熱的に接続してもよい。この場合は、IC20で発生した熱を効果的に逃がすことができる。   As described above, the thin plate 40 is electrically joined to the ground pattern 32 of the substrate 30. Therefore, the ground terminal 21 b of the IC 20 is electrically joined to the ground pattern 32 of the substrate 30 through the thin plate 40. Further, the drawer portion 41 may be thermally connected to an external heat sink (not shown). In this case, the heat generated in the IC 20 can be effectively released.

換言すると、本実施形態1は、複数辺からワイヤボンディング接続を行う必要のあるIC20をフェイスアップ実装した際に、IC20の裏面にヒートスプレッドを接続することにより、効果的に放熱する構造を持つ半導体モジュール10に関する。すなわち、本実施形態1は、特に、小型で高密度な全辺に電極21を持つIC20について、安価な基板(アルミナなど)30を単純な単板構造で用いながら、フェイスアップ実装したIC20の放熱性を確保する構造を提案するものである。   In other words, the first embodiment is a semiconductor having a structure that effectively dissipates heat by connecting a heat spread to the back surface of the IC 20 when the IC 20 that needs to perform wire bonding connection from a plurality of sides is face-up mounted. The module 10 is related. That is, in the first embodiment, particularly for an IC 20 having electrodes 21 on all sides with a small size and high density, the heat radiation of the IC 20 mounted face-up while using an inexpensive substrate (such as alumina) 30 with a simple single plate structure. We propose a structure that ensures safety.

具体的には、基板30とIC20との間に、金属又は金属メッキした熱伝導性・導電性の良い材質の薄板40を敷く。そして、薄板40の一部である引き出し部41をそのまま放熱器として用いるか、又は、引き出し部41を外部の放熱器に熱的に接続する。このとき、引き出し部41がワイヤ22と干渉するが、干渉する電極21については、電極21からワイヤ22を引き出し部41に接続して、導電性の薄板40を通して基板30に電気的に接続する。特に小型で高密度なIC20では、電位を安定させるために複数の電極21(すなわちグランド端子21b)を1箇所又は数箇所にまとめることがあるので、そのような箇所で薄板40を外部に接続することを想定している。   Specifically, a thin plate 40 made of a metal or metal-plated material having good thermal conductivity and conductivity is laid between the substrate 30 and the IC 20. And the drawer | drawing-out part 41 which is a part of thin plate 40 is used as a heat radiator as it is, or the drawer | drawing-out part 41 is thermally connected to an external heat radiator. At this time, the lead portion 41 interferes with the wire 22. For the interfering electrode 21, the wire 22 is connected from the electrode 21 to the lead portion 41 and is electrically connected to the substrate 30 through the conductive thin plate 40. In particular, in a small and high-density IC 20, a plurality of electrodes 21 (that is, ground terminals 21b) may be gathered at one place or several places in order to stabilize the potential, and thus the thin plate 40 is connected to the outside at such places. Assumes that.

本発明によれば、放熱用の引き出し部41を持つ薄板40が基板30とIC20との間に挟まれた構造になっていることから、IC20から発生した熱を引き出し部41から外へ逃がすことができるので、簡単な構造で放熱性を向上することができる。   According to the present invention, since the thin plate 40 having the heat radiating lead portion 41 is sandwiched between the substrate 30 and the IC 20, the heat generated from the IC 20 is released from the lead portion 41 to the outside. Therefore, heat dissipation can be improved with a simple structure.

[実施形態2]
図3は、本発明に係る半導体モジュールの実施形態2を示す平面図である。以下、図3に基づき説明する。
[Embodiment 2]
FIG. 3 is a plan view showing a second embodiment of the semiconductor module according to the present invention. Hereinafter, a description will be given with reference to FIG.

本実施形態2の半導体モジュール50は、薄板60が複数の放熱用の引き出し部61,62を持つことを特徴とする。以下に、更に詳しく説明する。   The semiconductor module 50 according to the second embodiment is characterized in that the thin plate 60 has a plurality of heat-dissipating lead portions 61 and 62. This will be described in more detail below.

ここで用いるIC70は、表面23の四辺に電極21を持ち、グランド端子21bを二辺に持つ四角形の半導体チップである。本実施形態2は、IC70をフェイスアップ実装した半導体モジュール50における放熱構造に関する。   The IC 70 used here is a rectangular semiconductor chip having electrodes 21 on four sides of the surface 23 and ground terminals 21b on two sides. The second embodiment relates to a heat dissipation structure in the semiconductor module 50 in which the IC 70 is mounted face up.

本実施形態2は、実装手順は実施形態1と同様であるが、図3に示すとおり、放熱パスとしての引き出し部61,62を二箇所から取り出すことを特徴としている。本実施形態2によれば、二箇所から放熱することにより、熱抵抗を低く抑えることができると同時に、薄板60の熱勾配を少なくできるので、IC70を均一に冷却することも可能になる。   Although the mounting procedure is the same as that of the first embodiment, the second embodiment is characterized in that the lead-out portions 61 and 62 as heat dissipation paths are taken out from two places as shown in FIG. According to the second embodiment, the heat resistance can be kept low by dissipating heat from two locations, and at the same time, the thermal gradient of the thin plate 60 can be reduced, so that the IC 70 can be uniformly cooled.

本実施形態2のその他の構成、作用及び効果は、実施形態1の構成、作用及び効果と同様である。   Other configurations, operations, and effects of the second embodiment are the same as those of the first embodiment.

[実施形態3]
図4は、本発明に係る半導体モジュールの実施形態3を示す平面図である。図5は、図4におけるV−V線縦断面図である。以下、図4及び図5に基づき説明する。
[Embodiment 3]
FIG. 4 is a plan view showing a third embodiment of the semiconductor module according to the present invention. 5 is a vertical cross-sectional view taken along line VV in FIG. Hereinafter, a description will be given based on FIGS. 4 and 5.

本実施形態3の半導体モジュール80は、薄板90に特徴を有する。薄板90は、折り曲げが可能な材料又は構造(例えば金属からなる薄板)からなる。放熱用の引き出し部91は、基板30の配線パス31がパターニングされている実装面33から離れ、実装面33内とは空間的に異なる面内に導かれ、そのまま放熱板として用いられ、又は、例えばヒートシンク100に接続される。以下に、更に詳しく説明する。   The semiconductor module 80 of the third embodiment is characterized by a thin plate 90. The thin plate 90 is made of a foldable material or structure (for example, a thin plate made of metal). The heat radiating lead portion 91 is separated from the mounting surface 33 on which the wiring path 31 of the substrate 30 is patterned, led to a surface spatially different from the mounting surface 33, and used as it is as a heat radiating plate, or For example, it is connected to the heat sink 100. This will be described in more detail below.

本実施形態3は、表面23の四辺に電極21を持つ四角形のIC20をフェイスアップ実装した半導体モジュール80についての、三次元的な放熱構造に関する。本実施形態3の実装手順は実施形態1と同様であるが、放熱用の薄板90として金メッキした銅ホイルを用いる。図5に示すように、ホイル状の薄板90を基板30に対して垂直方向に持ち上げ、基板30の上方に位置する外部のヒートシンク100と熱的に接続する。   The third embodiment relates to a three-dimensional heat dissipation structure for a semiconductor module 80 in which a square IC 20 having electrodes 21 on four sides of the surface 23 is mounted face up. The mounting procedure of the third embodiment is the same as that of the first embodiment, but a gold-plated copper foil is used as the thin plate 90 for heat dissipation. As shown in FIG. 5, the foil-like thin plate 90 is lifted in a direction perpendicular to the substrate 30 and thermally connected to an external heat sink 100 located above the substrate 30.

この構造の場合、基板30の平面上だけではなく、三次元的に放熱パスを形成できる。そのため、本実施形態3によれば、放熱パスを最短にすることで熱抵抗を低く抑えることが可能になると同時に、IC20とヒートシンク100との位置関係の設計自由度を上げることが可能になるので、半導体モジュール80の小型化等の構造の最適化が可能になる。   In the case of this structure, the heat radiation path can be formed not only on the plane of the substrate 30 but also three-dimensionally. Therefore, according to the third embodiment, it is possible to keep the thermal resistance low by shortening the heat radiation path, and at the same time, it is possible to increase the degree of freedom in designing the positional relationship between the IC 20 and the heat sink 100. Therefore, it is possible to optimize the structure such as miniaturization of the semiconductor module 80.

本実施形態3のその他の構成、作用及び効果は、実施形態1,2の構成、作用及び効果と同様である。   Other configurations, operations, and effects of the third embodiment are the same as the configurations, operations, and effects of the first and second embodiments.

[他の実施形態]
上記各実施形態の構造において、放熱用の薄板にSi、Ge、GaAs等のICと同じ材料を用いてもよい。このとき、薄板の材料は導体ではないため、表裏面に加えて側面にも金メッキをしておく。これにより、薄板とICとの熱膨張率の差がなくなるので、ICの熱膨張による特性変化又は信頼性劣化を抑えることが可能になる。また、薄板の材料としては、炭化珪素又は窒化アルミニウムを用いることができる。
[Other Embodiments]
In the structure of each of the above embodiments, the same material as the IC such as Si, Ge, GaAs or the like may be used for the thin plate for heat dissipation. At this time, since the material of the thin plate is not a conductor, the side surface is plated with gold in addition to the front and back surfaces. This eliminates the difference in coefficient of thermal expansion between the thin plate and the IC, so that it is possible to suppress changes in characteristics or deterioration of reliability due to the thermal expansion of the IC. Moreover, silicon carbide or aluminum nitride can be used as the material of the thin plate.

上記各実施形態の構造において、ICの裏面が金メッキ処理されている場合は、放熱用の薄板とICとの接合にはんだを用いることができる。これにより、熱抵抗を更に下げることが可能になると同時に、高温高湿環境での接続信頼性が向上する利点がある。また、はんだの代わりに、銀ペーストや導熱樹脂を用いてもよい。   In the structure of each of the above embodiments, when the back surface of the IC is gold-plated, solder can be used for joining the thin plate for heat dissipation and the IC. As a result, the thermal resistance can be further reduced, and at the same time, there is an advantage that connection reliability in a high temperature and high humidity environment is improved. Moreover, you may use a silver paste and heat conductive resin instead of solder.

薄板と電気的に接続する電極は、グランド端子又は電源端子である、としてもよい。この場合は、グランド端子又は電源端子は電流が集中して流れるので、薄板に電流を流すことにより、電気抵抗を下げることができ、これに伴い発熱も抑制できる。   The electrode electrically connected to the thin plate may be a ground terminal or a power supply terminal. In this case, since the current flows through the ground terminal or the power supply terminal, the electric resistance can be lowered by flowing the current through the thin plate, and the heat generation can be suppressed accordingly.

[総括]
本発明は、複数辺からワイヤボンディング接続を行う必要のあるICをフェイスアップ実装した際に、ICの裏面にヒートスプレッドを接続して効果的に放熱する構造を持つことを特徴とする半導体モジュールである。すなわち、本発明は、特に、小型で高密度な全辺に電極を持つICについて、安価な基板(アルミナなど)を単純な単板構造で用いながら、フェイスアップ実装されたICの放熱性を確保する構造を提案するものである。
[Summary]
The present invention is a semiconductor module characterized by having a structure that effectively dissipates heat by connecting a heat spread to the back surface of an IC when an IC that requires wire bonding connection from a plurality of sides is face-up mounted. is there. That is, the present invention secures the heat dissipation performance of a face-up mounted IC while using an inexpensive substrate (alumina, etc.) with a simple single plate structure, particularly for a small and high density IC having electrodes on all sides. It proposes the structure to do.

具体的には、基板とICとの間に、金属又は金属メッキした熱伝導性・導電性の良い材質の薄板を敷き、薄板の一部を外部の放熱器に熱的に接続する。このとき、薄板の一部がワイヤ配線と干渉するが、干渉する電極については、その電極からワイヤを薄板に接続して、導電性の薄板を通して基板に電気的に接続する。特に小型で高密度なICでは、電位を安定させるために複数のGND電極を1箇所又は数箇所にまとめることがあるので、そのような箇所で薄板を外部に接続することを想定している。基板は、半導体チップを一つだけ実装するものに限らず、例えば複数の半導体チップや、受動部品、その他の能動部品を実装するものでもよい。配線パスは、長方形に限らず、例えば基板上の部品同士を電気的に接続する線状にしたものでもよい。   Specifically, a thin plate made of a metal or a metal-plated material having good thermal conductivity and conductivity is laid between the substrate and the IC, and a part of the thin plate is thermally connected to an external radiator. At this time, a part of the thin plate interferes with the wire wiring, but for the interfering electrode, the wire is connected from the electrode to the thin plate and electrically connected to the substrate through the conductive thin plate. In particular, in a small and high-density IC, a plurality of GND electrodes may be collected in one place or several places in order to stabilize the potential, and it is assumed that a thin plate is connected to the outside at such places. The substrate is not limited to the one on which only one semiconductor chip is mounted, and for example, a plurality of semiconductor chips, passive components, and other active components may be mounted thereon. The wiring path is not limited to a rectangle, and may be a line that electrically connects components on the board, for example.

以上、上記各実施形態を参照して本発明を説明したが、本発明は上記各実施形態に限定されるものではない。本発明の構成や詳細については、当業者が理解し得るさまざまな変更を加えることができる。また、本発明には、上記各実施形態の構成の一部又は全部を相互に適宜組み合わせたものも含まれる。   Although the present invention has been described with reference to the above embodiments, the present invention is not limited to the above embodiments. Various changes that can be understood by those skilled in the art can be made to the configuration and details of the present invention. Further, the present invention includes a combination of some or all of the configurations of the above-described embodiments as appropriate.

上記の実施形態の一部又は全部は以下の付記のようにも記載され得るが、本発明は以下の構成に限定されるものではない。   Although a part or all of the above embodiments can be described as the following supplementary notes, the present invention is not limited to the following configurations.

[付記1]パターニングされた配線パスを持つ基板と、
放熱用の引き出し部を持ち、前記基板上に設けられた薄板と、
表面に複数の電極を持ち、前記薄板上の前記引き出し部以外の部分に前記表面を上にして設けられた半導体チップと、
を備えたことを特徴とする半導体モジュール。
[Appendix 1] a substrate having a patterned wiring path;
A thin plate provided on the substrate, having a drawer for heat dissipation,
A semiconductor chip having a plurality of electrodes on the surface and provided with the surface up in a portion other than the lead portion on the thin plate;
A semiconductor module comprising:

[付記2]付記1記載の半導体モジュールにおいて、
前記薄板は、前記放熱用の引き出し部を複数持つ、
ことを特徴とする半導体モジュール。
[Appendix 2] In the semiconductor module described in Appendix 1,
The thin plate has a plurality of the heat dissipation drawers,
A semiconductor module characterized by that.

[付記3]付記1又は2記載の半導体モジュールにおいて、
前記薄板は、折り曲げが可能な材料又は構造からなり、
前記放熱用の引き出し部は、前記基板の前記配線パスがパターニングされている面から離れ、当該面内とは空間的に異なる面内に導かれている、
ことを特徴とするモジュール。
[Appendix 3] In the semiconductor module described in Appendix 1 or 2,
The thin plate is made of a foldable material or structure,
The heat-dissipating lead portion is separated from the surface of the substrate on which the wiring path is patterned, and is led in a plane spatially different from the plane.
A module characterized by that.

[付記4]付記1乃至3のいずれか一つに記載の半導体モジュールにおいて、
前記複数の電極のうち少なくとも一個が前記配線パスに電気的に接続され、
前記複数の電極のうち少なくとも一個が前記薄板に電気的に接続され、
前記薄板と前記基板とが電気的に接続された、
ことを特徴とする半導体モジュール。
[Appendix 4] In the semiconductor module according to any one of Appendixes 1 to 3,
At least one of the plurality of electrodes is electrically connected to the wiring path;
At least one of the plurality of electrodes is electrically connected to the thin plate;
The thin plate and the substrate are electrically connected;
A semiconductor module characterized by that.

[付記5]付記1又は2記載の半導体モジュールにおいて、
前記薄板は、前記半導体チップと同じ半導体材料からなる、
ことを特徴とする半導体モジュール。
[Appendix 5] In the semiconductor module described in Appendix 1 or 2,
The thin plate is made of the same semiconductor material as the semiconductor chip,
A semiconductor module characterized by that.

[付記6]付記1又は2記載の半導体モジュールにおいて、
前記薄板は、炭化珪素又は窒化アルミニウムからなる、
ことを特徴とする半導体モジュール。
[Appendix 6] In the semiconductor module described in Appendix 1 or 2,
The thin plate is made of silicon carbide or aluminum nitride,
A semiconductor module characterized by that.

[付記7]付記1乃至6のいずれか一つに記載の半導体モジュールにおいて、
前記半導体チップと前記薄板とは、銀ペースト、導熱樹脂又ははんだによって接合された、
ことを特徴とするモジュール。
[Appendix 7] In the semiconductor module according to any one of Appendixes 1 to 6,
The semiconductor chip and the thin plate are joined by a silver paste, a heat conductive resin or solder,
A module characterized by that.

[付記8]付記1乃至7のいずれか一つに記載の半導体モジュールにおいて、
前記電極と前記薄板とは、ワイヤボンディングによって電気的に接続された、
ことを特徴とする半導体モジュール。
[Appendix 8] In the semiconductor module according to any one of Appendixes 1 to 7,
The electrode and the thin plate were electrically connected by wire bonding,
A semiconductor module characterized by that.

[付記9]付記1乃至8のいずれか一つに記載の半導体モジュールにおいて、
前記薄板と電気的に接続する前記電極は、グランド端子又は電源端子である、
ことを特徴とする半導体モジュール。
[Appendix 9] In the semiconductor module according to any one of Appendixes 1 to 8,
The electrode electrically connected to the thin plate is a ground terminal or a power supply terminal.
A semiconductor module characterized by that.

[付記10]パターニングされた配線パスを持つ基板上に、放熱用の引き出し部を持つ薄板を設け、
この薄板上に、表面に複数の電極を持つ半導体チップを、前記表面を上にして設ける、
ことを特徴とする半導体モジュールの製造方法。
[Appendix 10] A thin plate having a lead-out portion for heat dissipation is provided on a substrate having a patterned wiring path,
On this thin plate, a semiconductor chip having a plurality of electrodes on the surface is provided with the surface facing up,
A method for manufacturing a semiconductor module.

[付記11]一つの面に複数の電極を持つ半導体チップと、パターニングされた配線パスを持つ基板と、放熱用の引き出し部を持つ導熱性の薄板とを具備し、
前記薄板は、当該薄板と前記半導体チップとが熱的に接続されるように、前記半導体チップと前記基板との間に挟まれ、
前記複数の電極のうち少なくとも一個が前記配線パスに電気的に接続され、
前記複数の電極のうち少なくとも一個が前記薄板に電気的に接続され、
前記薄板と前記基板とが電気的に接続された、
ことを特徴とする半導体モジュール。
[Appendix 11] A semiconductor chip having a plurality of electrodes on one surface, a substrate having a patterned wiring path, and a heat conductive thin plate having a heat radiating lead,
The thin plate is sandwiched between the semiconductor chip and the substrate so that the thin plate and the semiconductor chip are thermally connected,
At least one of the plurality of electrodes is electrically connected to the wiring path;
At least one of the plurality of electrodes is electrically connected to the thin plate;
The thin plate and the substrate are electrically connected;
A semiconductor module characterized by that.

[付記12]付記11記載の半導体モジュールにおいて、
前記薄板は、金属からなる、
ことを特徴とする半導体モジュール。
[Appendix 12] In the semiconductor module described in Appendix 11,
The thin plate is made of metal.
A semiconductor module characterized by that.

[付記13]付記11記載の半導体モジュールにおいて、
前記半導体チップは、外形が四角形であり、その四辺全てに前記電極を持つICである、
ことを特徴とする半導体モジュール。
[Appendix 13] In the semiconductor module described in Appendix 11,
The semiconductor chip is an IC whose outer shape is a square and has the electrodes on all four sides thereof.
A semiconductor module characterized by that.

本発明は、フェイスアップ実装された半導体チップの放熱構造に利用可能である。半導体チップとしては、ICやパワートランジスタなどを用いることができる。   The present invention can be used for a heat dissipation structure of a semiconductor chip mounted face-up. As the semiconductor chip, an IC, a power transistor, or the like can be used.

10 半導体モジュール
20 IC(半導体チップ)
21 電極
21a その他の端子
21b グランド端子
22 ワイヤ
23 表面
30 基板
31 配線パス
32 グランドパターン
33 実装面
40 薄板
41 引き出し部
50 半導体モジュール
60 薄板
61,62 引き出し部
70 IC(半導体チップ)
80 半導体モジュール
90 薄板
91 引き出し部
100 ヒートシンク
10 Semiconductor module 20 IC (semiconductor chip)
21 Electrode 21a Other terminal 21b Ground terminal 22 Wire 23 Surface 30 Substrate 31 Wiring path 32 Ground pattern 33 Mounting surface 40 Thin plate 41 Lead part 50 Semiconductor module 60 Thin plate 61, 62 Lead part 70 IC (semiconductor chip)
80 Semiconductor module 90 Thin plate 91 Drawer 100 Heat sink

Claims (10)

パターニングされた配線パスを持つ基板と、
放熱用の引き出し部を持ち、前記基板上に設けられた薄板と、
表面に複数の電極を持ち、前記薄板上の前記引き出し部以外の部分に前記表面を上にして設けられた半導体チップと、
を備えたことを特徴とする半導体モジュール。
A substrate with a patterned wiring path;
A thin plate provided on the substrate, having a drawer for heat dissipation,
A semiconductor chip having a plurality of electrodes on the surface and provided with the surface up in a portion other than the lead portion on the thin plate;
A semiconductor module comprising:
請求項1記載の半導体モジュールにおいて、
前記薄板は、前記放熱用の引き出し部を複数持つ、
ことを特徴とする半導体モジュール。
The semiconductor module according to claim 1,
The thin plate has a plurality of the heat dissipation drawers,
A semiconductor module characterized by that.
請求項1又は2記載の半導体モジュールにおいて、
前記薄板は、折り曲げが可能な材料又は構造からなり、
前記放熱用の引き出し部は、前記基板の前記配線パスがパターニングされている実装面から離れ、当該実装面内とは空間的に異なる面内に導かれている、
ことを特徴とするモジュール。
The semiconductor module according to claim 1 or 2,
The thin plate is made of a foldable material or structure,
The heat-dissipating lead portion is separated from a mounting surface on which the wiring path of the substrate is patterned, and is led in a plane spatially different from the mounting surface.
A module characterized by that.
請求項1乃至3のいずれか一つに記載の半導体モジュールにおいて、
前記複数の電極のうち少なくとも一個が前記配線パスに電気的に接続され、
前記複数の電極のうち少なくとも一個が前記薄板に電気的に接続され、
前記薄板と前記基板とが電気的に接続された、
ことを特徴とする半導体モジュール。
In the semiconductor module according to any one of claims 1 to 3,
At least one of the plurality of electrodes is electrically connected to the wiring path;
At least one of the plurality of electrodes is electrically connected to the thin plate;
The thin plate and the substrate are electrically connected;
A semiconductor module characterized by that.
請求項1又は2記載の半導体モジュールにおいて、
前記薄板は、前記半導体チップと同じ半導体材料からなる、
ことを特徴とする半導体モジュール。
The semiconductor module according to claim 1 or 2,
The thin plate is made of the same semiconductor material as the semiconductor chip,
A semiconductor module characterized by that.
請求項1又は2記載の半導体モジュールにおいて、
前記薄板は、炭化珪素又は窒化アルミニウムからなる、
ことを特徴とする半導体モジュール。
The semiconductor module according to claim 1 or 2,
The thin plate is made of silicon carbide or aluminum nitride,
A semiconductor module characterized by that.
請求項1乃至6のいずれか一つに記載の半導体モジュールにおいて、
前記半導体チップと前記薄板とは、銀ペースト、導熱樹脂又ははんだによって接合された、
ことを特徴とするモジュール。
The semiconductor module according to any one of claims 1 to 6,
The semiconductor chip and the thin plate are joined by a silver paste, a heat conductive resin or solder,
A module characterized by that.
請求項1乃至7のいずれか一つに記載の半導体モジュールにおいて、
前記電極と前記薄板とは、ワイヤボンディングによって電気的に接続された、
ことを特徴とする半導体モジュール。
The semiconductor module according to any one of claims 1 to 7,
The electrode and the thin plate were electrically connected by wire bonding,
A semiconductor module characterized by that.
請求項1乃至8のいずれか一つに記載の半導体モジュールにおいて、
前記薄板と電気的に接続する前記電極は、グランド端子又は電源端子である、
ことを特徴とする半導体モジュール。
The semiconductor module according to any one of claims 1 to 8,
The electrode electrically connected to the thin plate is a ground terminal or a power supply terminal.
A semiconductor module characterized by that.
パターニングされた配線パスを持つ基板上に、放熱用の引き出し部を持つ薄板を設け、
この薄板上に、表面に複数の電極を持つ半導体チップを、前記表面を上にして設ける、
ことを特徴とする半導体モジュールの製造方法。
On the substrate with the patterned wiring path, provide a thin plate with a heat radiating lead,
On this thin plate, a semiconductor chip having a plurality of electrodes on the surface is provided with the surface facing up,
A method for manufacturing a semiconductor module.
JP2011183569A 2011-08-25 2011-08-25 Semiconductor module and method of manufacturing the same Withdrawn JP2013045939A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011183569A JP2013045939A (en) 2011-08-25 2011-08-25 Semiconductor module and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011183569A JP2013045939A (en) 2011-08-25 2011-08-25 Semiconductor module and method of manufacturing the same

Publications (1)

Publication Number Publication Date
JP2013045939A true JP2013045939A (en) 2013-03-04

Family

ID=48009602

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011183569A Withdrawn JP2013045939A (en) 2011-08-25 2011-08-25 Semiconductor module and method of manufacturing the same

Country Status (1)

Country Link
JP (1) JP2013045939A (en)

Similar Documents

Publication Publication Date Title
US8362607B2 (en) Integrated circuit package including a thermally and electrically conductive package lid
US7936054B2 (en) Multi-chip package
US8513530B2 (en) Package carrier and manufacturing method thereof
US9595505B2 (en) Thermally-enhanced three dimensional system-in-packages and methods for the fabrication thereof
KR100752239B1 (en) Power module package structure
US9554453B2 (en) Printed circuit board structure with heat dissipation function
TW201724401A (en) Heat sink for a semiconductor chip device
JP2008091714A (en) Semiconductor device
JP2009295959A (en) Semiconductor device, and method for manufacturing thereof
KR20060100250A (en) Semiconductor device
JP2006295119A (en) Multilayered semiconductor device
JP5572890B2 (en) Semiconductor module and semiconductor device
CN110767614A (en) Packaging structure and electronic device
TW201946245A (en) Semiconductor packages and apparatus having the same
JP2014507809A (en) Chip module embedded in PCB substrate
KR102586458B1 (en) semiconductor sub-assembly and semiconductor power module
JP6159820B2 (en) Semiconductor device and information processing apparatus
US7310224B2 (en) Electronic apparatus with thermal module
JP2006120996A (en) Circuit module
JP2021082714A (en) Semiconductor device
KR20040063784A (en) Semiconductor apparatus
JP2013045939A (en) Semiconductor module and method of manufacturing the same
CN116577885A (en) Optical module packaging structure
JP6540587B2 (en) Power module
JP2011086737A (en) Thermoelectric conversion module

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20141104