JP2013042275A - Integrated circuit and information processing apparatus - Google Patents

Integrated circuit and information processing apparatus Download PDF

Info

Publication number
JP2013042275A
JP2013042275A JP2011176775A JP2011176775A JP2013042275A JP 2013042275 A JP2013042275 A JP 2013042275A JP 2011176775 A JP2011176775 A JP 2011176775A JP 2011176775 A JP2011176775 A JP 2011176775A JP 2013042275 A JP2013042275 A JP 2013042275A
Authority
JP
Japan
Prior art keywords
stream
data
unit
video
generation unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2011176775A
Other languages
Japanese (ja)
Inventor
Minoru Hirata
稔 平田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2011176775A priority Critical patent/JP2013042275A/en
Publication of JP2013042275A publication Critical patent/JP2013042275A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
  • Time-Division Multiplex Systems (AREA)

Abstract

PROBLEM TO BE SOLVED: To suppress an increase of signal lines related to transmission inside an apparatus of a plurality of systems of streams.SOLUTION: An integrated circuit comprises: a stream generation section; and a transmission section. On the basis of a video stream containing a video period and a blanking period per frame data structure according to a predetermined data structure for transmission/reception of video data between apparatuses, and a related data stream containing related data related to the video data, the stream generation section generates a multiplex stream having a data structure in which a predetermined size of additional blanking period for storing the related data is added per frame of the video stream. The transmission section transmits the generated multiplex stream to another integrated circuit.

Description

本技術は、集積回路に関し、特に、複数の系統のストリームを送信または受信するための集積回路および情報処理装置に関する。   The present technology relates to an integrated circuit, and more particularly, to an integrated circuit and an information processing apparatus for transmitting or receiving a plurality of streams.

近年、高画質なビデオデータ(映像データ)や高音質なオーディオデータ(音声データ)を入出力する装置が普及している。一般的に、高画質なビデオデータや高音質なオーディオデータはデータ量が大きいため、電子機器間を送受信するデータ量も増加している。このデータ量の増加に伴い電子機器間を接続する配線が増加することが想定される。しかしながら、電子機器間を接続する配線の数は少ないことが望ましく、種々の伝送方式が規格化されて用いられている。   In recent years, devices that input and output high-quality video data (video data) and high-quality audio data (audio data) have become widespread. In general, high-quality video data and high-quality audio data have a large amount of data, so that the amount of data transmitted and received between electronic devices is also increasing. As the amount of data increases, it is assumed that the number of wirings connecting electronic devices increases. However, it is desirable that the number of wires connecting the electronic devices is small, and various transmission methods are standardized and used.

例えば、SDI(Serial Digital Interface)規格を用いてデータを送受信する装置が提案されている(例えば、特許文献1参照。)。SDI規格は、例えば、ビデオデータおよびオーディオデータを多重化して1つのストリームを生成し、生成されたストリームをシリアライズして送受信する規格である。   For example, an apparatus for transmitting and receiving data using the SDI (Serial Digital Interface) standard has been proposed (for example, see Patent Document 1). The SDI standard is, for example, a standard in which video data and audio data are multiplexed to generate one stream, and the generated stream is serialized and transmitted / received.

特開2001−292412号公報Japanese Patent Laid-Open No. 2001-29412

上記の従来技術では、ビデオデータおよびオーディオデータを、1本の同軸ケーブルを介して送受信することができる。しかしながら、上述したように、電子機器間を送受信するデータ量が増加しているため、データの伝送速度が不足しつつある。   In the above prior art, video data and audio data can be transmitted and received via one coaxial cable. However, as described above, since the amount of data transmitted and received between electronic devices is increasing, the data transmission speed is becoming insufficient.

そこで、SDI規格を用いつつデータの伝送速度の不足を補うために、伝送方法に種々の工夫を施してデータを送受信することが行われている。例えば、ビデオデータのサイズ(フレームのサイズ)はSDI規格で送信可能なサイズである。しかしながら、オーディオデータのサイズが大き過ぎる場合には、ビデオデータおよびオーディオデータを一緒に送信することができない。そこで、このような場合には、2本のケーブルを配線して、ビデオデータとオーディオデータとを別々のストリームのまま送受信する。また、ビデオデータにおけるフレームのサイズが大き過ぎる場合には、1フレームを複数のフレームに分割し、複数のストリームとして送信する。   Therefore, in order to make up for the shortage of data transmission speed while using the SDI standard, transmission / reception of data has been performed by applying various measures to the transmission method. For example, the video data size (frame size) is a size that can be transmitted according to the SDI standard. However, if the size of the audio data is too large, the video data and the audio data cannot be transmitted together. Therefore, in such a case, two cables are wired to transmit and receive video data and audio data as separate streams. If the frame size of the video data is too large, one frame is divided into a plurality of frames and transmitted as a plurality of streams.

これらの場合には、複数のストリームを受信するため、ビデオデータとオーディオデータとを機器内で送受信するための信号線の数も増える。このように信号線の数が増えると、SI(Signal Integrity)の低下や、信号間の位相の管理が難しくなることが想定される。このため、機器ごとに回路を設計する際における設計コストの増加や、歩留まりの低下による品質コストの増加などが生じるおそれがある。そこで、複数の系統で受信した複数のデータを、信号線の数を増やさないように機器内を伝送させることが重要である。   In these cases, since a plurality of streams are received, the number of signal lines for transmitting and receiving video data and audio data within the device also increases. As the number of signal lines increases in this way, it is assumed that the SI (Signal Integrity) decreases and the phase management between signals becomes difficult. For this reason, there is a possibility that an increase in design cost when designing a circuit for each device and an increase in quality cost due to a decrease in yield may occur. Therefore, it is important to transmit a plurality of data received by a plurality of systems in the apparatus so as not to increase the number of signal lines.

本技術はこのような状況に鑑みて生み出されたものであり、複数の系統のストリームの機器内部における伝送に係る信号線の増加を抑制することを目的とする。   The present technology has been created in view of such a situation, and an object thereof is to suppress an increase in signal lines related to transmission of a plurality of streams in a device.

本技術は、上述の問題点を解消するためになされたものであり、その第1の側面は、装置間で動画データを送受信するために予め定められたデータ構造に従って動画期間およびブランキング期間を1フレームのデータ構造ごとに含むビデオストリームと上記動画データに関連する関連データを含む関連データストリームとに基づいて、上記関連データを格納するための所定のサイズの追加ブランキング期間を上記ビデオストリームの1フレームごとに追加したデータ構造の多重化ストリームを生成するストリーム生成部と、上記生成された多重化ストリームを他の集積回路へ送信する送信部とを具備する集積回路である。これにより、他の機器から送信された動画データおよび関連データを他の集積回路へ送信するために、関連データを格納するための所定のサイズの追加ブランキング期間をビデオストリームの1フレームごとに追加したデータ構造の多重化ストリームを他の集積回路へ送信させるという作用をもたらす。   The present technology has been made to solve the above-described problems. The first aspect of the present technology is that a moving image period and a blanking period are set according to a predetermined data structure for transmitting and receiving moving image data between devices. Based on the video stream included in each data structure of one frame and the related data stream including related data related to the moving image data, an additional blanking period of a predetermined size for storing the related data is set in the video stream. This is an integrated circuit including a stream generation unit that generates a multiplexed stream having a data structure added for each frame, and a transmission unit that transmits the generated multiplexed stream to another integrated circuit. As a result, in order to transmit moving image data and related data transmitted from other devices to other integrated circuits, an additional blanking period of a predetermined size for storing the related data is added for each frame of the video stream. The multiplexed stream having the data structure is transmitted to another integrated circuit.

また、この第1の側面において、上記追加ブランキング期間には、上記追加ブランキング期間の位置を識別するための識別情報と上記関連データとパディングとが格納され、上記ストリーム生成部は、上記関連データのサイズに応じて上記パディングの量を増減させて上記追加ブランキング期間を生成するようにしてもよい。これにより、識別情報と、関連データと、パディングとに基づいてブランキング期間が生成されるという作用をもたらす。   In the first aspect, the additional blanking period stores identification information for identifying a position of the additional blanking period, the related data, and padding, and the stream generation unit The additional blanking period may be generated by increasing or decreasing the amount of padding according to the data size. As a result, the blanking period is generated based on the identification information, the related data, and the padding.

また、この第1の側面において、上記関連データストリームは、上記動画データに関連付けられているオーディオデータを上記関連データとして含むようにしてもよい。これにより、動画データに関連付けられているオーディオデータが関連データとして含まれるという作用をもたらす。   In the first aspect, the related data stream may include audio data associated with the moving image data as the related data. This brings about the effect that audio data associated with moving image data is included as related data.

また、この第1の側面において、送受信するために1フレームを複数のサブフレームに分割することにより生成された複数の上記ビデオストリームに基づいて上記分割される前のフレームを復元する復元部と、上記復元されたフレームについて、上記分割において行われた分割方式とは異なる分割方式に基づいて再分割して、新たな複数のビデオストリームを生成する分割部とをさらに具備し、上記ストリーム生成部は、上記新たな複数のビデオストリームごとに上記多重化ストリームを複数生成し、上記送信部は、上記他の集積回路へ上記生成された複数の多重化ストリームを送信するようにしてもよい。これにより、1フレームを複数のフレームに分割して生成された複数のビデオストリームを異なる分割方式に分割して生成された新たな複数のビデオストリームに基づいて複数の多重化ストリームが生成されるという作用をもたらす。   Further, in this first aspect, a restoration unit that restores the frame before the division based on the plurality of video streams generated by dividing one frame into a plurality of subframes for transmission and reception; The stream generation unit further includes a division unit that re-divides the restored frame based on a division method different from the division method performed in the division, and generates a plurality of new video streams. The plurality of multiplexed streams may be generated for each of the plurality of new video streams, and the transmission unit may transmit the generated plurality of multiplexed streams to the other integrated circuit. Accordingly, a plurality of multiplexed streams are generated based on a plurality of new video streams generated by dividing a plurality of video streams generated by dividing one frame into a plurality of frames into different division methods. Bring about an effect.

また、この第1の側面において、上記復元部による復元対象となるビデオストリームは、1フレームを4分割して生成されたストリームであり、上記分割部は、上記復元されたフレームにおける各画素のデータを、当該復元されたフレームの所定方向に連続している4画素単位で交互に順次分類することにより、4系統の新たなビデオストリームを上記新たな複数のビデオストリームとして生成するようにしてもよい。これにより、1フレームを4分割する分割方式を、復元されたフレームの所定方向に連続している4画素単位で交互に順次分類する分割方式に変換することができる。   Further, in this first aspect, the video stream to be restored by the restoration unit is a stream generated by dividing one frame into four, and the division unit includes data of each pixel in the restored frame. Are alternately and sequentially classified in units of four pixels continuous in a predetermined direction of the restored frame, so that four new video streams may be generated as the new plurality of video streams. . As a result, the division method that divides one frame into four can be converted into a division method that sequentially and sequentially classifies the restored frame in units of four pixels that are continuous in a predetermined direction.

また、この第1の側面において、上記復元部による復元対象となるビデオストリームは、1フレームを4分割して生成されたストリームであり、上記分割部は、上記復元されたフレームにおける各画素のデータを、当該復元されたフレームの所定方向に連続している2画素単位で交互に順次分類するとともに、上記所定方向に直交する方向に連続している2ライン単位で交互に順次分類することにより、4系統の新たなビデオストリームを上記新たな複数のビデオストリームとして生成するようにしてもよい。これにより、1フレームを4分割する分割方式を、復元されたフレームの所定方向に連続している2画素単位で交互に順次分類するとともに、所定方向に直交する方向に隣接している2ライン単位で交互に順次分類する分割方式に変換することができる。   Further, in this first aspect, the video stream to be restored by the restoration unit is a stream generated by dividing one frame into four, and the division unit includes data of each pixel in the restored frame. Are alternately and sequentially classified in units of two pixels that are continuous in a predetermined direction of the restored frame, and are sequentially classified in units of two lines that are continuous in a direction orthogonal to the predetermined direction, Four new video streams may be generated as the new video streams. As a result, the division method that divides one frame into four is classified sequentially and alternately in units of two pixels that are continuous in a predetermined direction of the restored frame, and is adjacent to a direction that is orthogonal to the predetermined direction. It is possible to convert to a division system that sequentially classifies alternately.

また、本技術の第2の側面は、動画データの関連データを格納するための所定のサイズの追加ブランキング期間を装置間における上記動画データの送受信のために予め定められたデータ構造に追加した多重化ストリームを受信するストリーム受信部と、上記受信された多重化ストリームに含まれている動画データおよび関連データを分離する分離部と、上記予め定められたデータ構造のビデオストリームに上記分離された動画データを格納して送信するビデオストリーム送信部と、上記関連データを装置間で送受信するためのデータ構造の関連データストリームに上記分離された関連データを格納して送信する関連データストリーム送信部とを具備する集積回路である。これにより、多重化ストリームから分離された動画データおよび関連データが、ビデオストリームおよび関連データストリームとして他の装置へ送信されるという作用をもたらす。   In addition, according to the second aspect of the present technology, an additional blanking period of a predetermined size for storing related data of moving image data is added to a predetermined data structure for transmission / reception of moving image data between devices. A stream receiving unit that receives the multiplexed stream; a separating unit that separates the moving image data and the related data included in the received multiplexed stream; and the video stream having the predetermined data structure. A video stream transmission unit for storing and transmitting moving image data; and a related data stream transmission unit for storing and transmitting the separated related data in a related data stream having a data structure for transmitting and receiving the related data between devices. Is an integrated circuit. Accordingly, there is an effect that the moving image data and the related data separated from the multiplexed stream are transmitted to another apparatus as a video stream and a related data stream.

また、本技術の第3の側面は、装置間で動画データを送受信するために予め定められたデータ構造に従って動画期間およびブランキング期間を1フレームのデータ構造ごとに含むビデオストリームと上記動画データに関連する関連データを含む関連データストリームとに基づいて、上記関連データを格納するための所定のサイズの追加ブランキング期間を上記ビデオストリームの1フレームごとに追加したデータ構造の多重化ストリームを生成するストリーム生成部と、上記生成された多重化ストリームを他の集積回路へ送信する送信部とを備える第1集積回路と、上記送信された多重化ストリームから上記動画データおよび上記関連データを分離する分離部と、上記分離された動画データを画像処理する画像処理部と、上記分離された関連データを信号処理する関連データ処理部とを備える第2集積回路とを具備する情報処理装置である。これにより、第1集積回路が生成した多重化ストリームを受信した第2集積回路が多重化ストリームに含まれる各データを分離して、そして、第2集積回路が分離した各データを含むそれぞれのストリームを各データの処理部に信号処理させるという作用をもたらす。   In addition, according to a third aspect of the present technology, a video stream including a moving picture period and a blanking period for each data structure of one frame according to a predetermined data structure for transmitting and receiving moving picture data between devices and the moving picture data are provided. Based on the related data stream including the related data, a multiplexed stream having a data structure in which an additional blanking period of a predetermined size for storing the related data is added for each frame of the video stream is generated. A first integrated circuit including a stream generation unit and a transmission unit that transmits the generated multiplexed stream to another integrated circuit; and separation that separates the moving image data and the related data from the transmitted multiplexed stream , An image processing unit that performs image processing on the separated moving image data, and the separated association An information processing apparatus having a second integrated circuit and a related data processing unit for performing signal processing over data. Accordingly, the second integrated circuit that has received the multiplexed stream generated by the first integrated circuit separates each data included in the multiplexed stream, and each stream including each data separated by the second integrated circuit. Is caused to cause the processing unit of each data to perform signal processing.

本技術によれば、複数の系統のストリームの機器内部における伝送に係る信号線の増加を抑制することができるという優れた効果を奏し得る。   According to the present technology, it is possible to achieve an excellent effect that an increase in signal lines related to transmission of a plurality of streams in a device can be suppressed.

本技術の第1の実施の形態における情報処理装置100の構成例を示すブロック図である。It is a block diagram showing an example of composition of information processor 100 in a 1st embodiment of this art. 本技術の第1の実施の形態におけるインターフェース基板200の機器内伝送ストリーム生成部300およびストリーム送信部270の構成例を示すブロック図である。3 is a block diagram illustrating a configuration example of an in-device transmission stream generation unit 300 and a stream transmission unit 270 of the interface board 200 according to the first embodiment of the present technology. FIG. 本技術の第1の実施の形態における信号処理回路基板400のストリーム受信部410および機器内伝送ストリーム分離部420の構成例を示すブロック図である。3 is a block diagram illustrating a configuration example of a stream reception unit 410 and an in-device transmission stream separation unit 420 of the signal processing circuit board 400 according to the first embodiment of the present technology. FIG. 本技術の第1の実施の形態の情報処理装置100におけるビデオストリームのビット幅およびクロックの一例を示す模式図である。3 is a schematic diagram illustrating an example of a bit width and a clock of a video stream in the information processing apparatus 100 according to the first embodiment of the present technology. FIG. 本技術の第1の実施の形態の情報処理装置100における機器内伝送ストリームのデータ構造の一例を示す模式図である。It is a mimetic diagram showing an example of a data structure of an in-device transmission stream in information processor 100 of a 1st embodiment of this art. 本技術の第1の実施の形態のストリーム生成部390により生成される機器内伝送ストリームの追加ブランキング540におけるデータ構造の一例を示す模式図である。It is a mimetic diagram showing an example of the data structure in additional blanking 540 of the in-device transmission stream generated by stream generation part 390 of a 1st embodiment of this art. 本技術の第1の実施の形態のストリーム生成部390により生成される機器内伝送ストリームを用いて機器内を伝送することによる効果の一例を示す模式図である。It is a schematic diagram which shows an example of the effect by transmitting in the apparatus using the in-apparatus transmission stream produced | generated by the stream generation part 390 of 1st Embodiment of this technique. 本技術の第2の実施の形態における情報処理装置110の構成例を示すブロック図である。It is a block diagram showing an example of composition of information processor 110 in a 2nd embodiment of this art. 本技術の第2の実施の形態におけるビデオデータ書込部630、ビデオデータ取得部640およびフレーム復元部680の構成例を示すブロック図である。Fig. 25 is a block diagram illustrating a configuration example of a video data writing unit 630, a video data acquisition unit 640, and a frame restoration unit 680 in the second embodiment of the present technology. 本技術の第2の実施の形態における情報処理装置110に外部装置から供給される4系統のビデオストリームの一例を示す模式図である。It is a mimetic diagram showing an example of four kinds of video streams supplied from an external device to information processor 110 in a 2nd embodiment of this art. 本技術の第2の実施の形態におけるDRAM684に保持される画像(フレーム)のメモリマップの一例を示す模式図である。It is a mimetic diagram showing an example of a memory map of an image (frame) held by DRAM 684 in a 2nd embodiment of this art. 本技術の第2の実施の形態におけるDRAM684に保持された画像をビデオデータ取得部640が読み出す際における分割方式の変換の一例を示す模式図である。22 is a schematic diagram illustrating an example of division method conversion when the video data acquisition unit 640 reads out an image held in a DRAM 684 according to the second embodiment of the present technology. FIG. 本技術の第2の実施の形態におけるDRAM684に保持された画像をビデオデータ取得部640が読み出す際における分割方式の変換の一例を示す模式図である。22 is a schematic diagram illustrating an example of division method conversion when the video data acquisition unit 640 reads out an image held in a DRAM 684 according to the second embodiment of the present technology. FIG. 本技術の第3の実施の形態における情報処理装置120の構成例を示すブロック図である。It is a block diagram showing an example of composition of information processor 120 in a 3rd embodiment of this art. 本技術の第3の実施の形態におけるインターフェース基板209の構成例を示すブロック図である。It is a block diagram showing an example of composition of interface board 209 in a 3rd embodiment of this art.

以下、本技術を実施するための形態(以下、実施の形態と称する)について説明する。説明は以下の順序により行う。
1.第1の実施の形態(機器内伝送制御:他の機器が送信した3つのストリームを信号処理回路に伝送する例)
2.第2の実施の形態(機器内伝送制御:複数系統のビデオストリームを機器内伝送する例)
3.第3の実施の形態(機器内伝送制御:他の機器に送信する3つのストリームを機器内伝送する例)
Hereinafter, modes for carrying out the present technology (hereinafter referred to as embodiments) will be described. The description will be made in the following order.
1. First embodiment (intra-device transmission control: an example in which three streams transmitted by other devices are transmitted to a signal processing circuit)
2. Second embodiment (intra-device transmission control: an example of transmitting a plurality of video streams in a device)
3. Third embodiment (intra-device transmission control: an example in which three streams to be transmitted to another device are transmitted in the device)

<1.第1の実施の形態>
[情報処理装置の構成例]
図1は、本技術の第1の実施の形態における情報処理装置100の構成例を示すブロック図である。この情報処理装置100は、インターフェース基板200と、信号処理回路基板400とを備える。
<1. First Embodiment>
[Configuration example of information processing device]
FIG. 1 is a block diagram illustrating a configuration example of the information processing apparatus 100 according to the first embodiment of the present technology. The information processing apparatus 100 includes an interface board 200 and a signal processing circuit board 400.

なお、本技術の実施の形態では、情報処理装置100の外部の装置(外部装置)から情報処理装置100に対して、3つのストリーム(ビデオストリーム、オーディオストリーム、付随データストリーム)が送信されていることを想定する。なお、付随データについては、インターフェース基板200の付随データストリーム入力端子293の説明において説明するため、ここでの説明を省略する。   In the embodiment of the present technology, three streams (a video stream, an audio stream, and an accompanying data stream) are transmitted from an external device (external device) of the information processing device 100 to the information processing device 100. Assume that. Since the accompanying data will be described in the description of the accompanying data stream input terminal 293 of the interface board 200, the description thereof is omitted here.

インターフェース基板200は、情報処理装置100と外部装置との間におけるデータの送受信を介在するための基板である。このインターフェース基板200は、ビデオストリーム入力端子291と、オーディオストリーム入力端子292と、付随データストリーム入力端子293とを備える。また、インターフェース基板200は、ビデオストリーム変換部210と、オーディオストリーム変換部220と、付随データストリーム変換部230と、ベースバンドクロック生成部240とを備える。また、インターフェース基板200は、ストリームクロック生成部250と、機器内伝送ストリーム生成部300と、機器内伝送クロック生成部260と、ストリーム送信部270とを備える。なお、インターフェース基板200は、特許請求の範囲に記載の、集積回路および第1集積回路の一例である。   The interface board 200 is a board for interposing data transmission / reception between the information processing apparatus 100 and an external apparatus. The interface board 200 includes a video stream input terminal 291, an audio stream input terminal 292, and an accompanying data stream input terminal 293. The interface board 200 includes a video stream conversion unit 210, an audio stream conversion unit 220, an accompanying data stream conversion unit 230, and a baseband clock generation unit 240. The interface board 200 includes a stream clock generation unit 250, an in-device transmission stream generation unit 300, an in-device transmission clock generation unit 260, and a stream transmission unit 270. The interface substrate 200 is an example of an integrated circuit and a first integrated circuit described in the claims.

ビデオストリーム入力端子291は、外部装置が出力したビデオ(動画)ストリームを情報処理装置100が受信するための端子である。例えば、ビデオストリーム入力端子291は、SDI(Serial Digital Interface)規格に基づいて送信されたビデオストリーム(ビット幅が1bit)を受信する。ビデオストリーム入力端子291は、受信したビデオストリームを、ビデオストリーム変換部210に供給する。なお、ビデオストリームは特許請求の範囲に記載の装置間で動画を送受信するために予め定められたデータ構造のストリームの一例である。   The video stream input terminal 291 is a terminal for the information processing apparatus 100 to receive a video (moving image) stream output from the external device. For example, the video stream input terminal 291 receives a video stream (bit width is 1 bit) transmitted based on the SDI (Serial Digital Interface) standard. The video stream input terminal 291 supplies the received video stream to the video stream conversion unit 210. The video stream is an example of a stream having a predetermined data structure for transmitting and receiving a moving image between the devices described in the claims.

オーディオストリーム入力端子292は、外部装置が出力したオーディオストリームを情報処理装置100が受信するための端子である。このオーディオストリーム入力端子292が受信するオーディオストリームは、ビデオストリーム入力端子291に入力されるビデオのオーディオ部分のストリームであり、ビデオストリームに関連するデータである。オーディオストリーム入力端子292は、ビデオストリームとは別の信号(別のケーブル)を介して送信されたオーディオストリームを受信する。なお、本技術の第1の実施の形態では、オーディオストリーム入力端子292にはビット幅が1bitのデジタルオーディオが入力されることを想定する。オーディオストリーム入力端子292は、受信したオーディオストリームを、オーディオストリーム変換部220に供給する。   The audio stream input terminal 292 is a terminal for the information processing apparatus 100 to receive an audio stream output from the external device. The audio stream received by the audio stream input terminal 292 is a stream of the audio portion of the video input to the video stream input terminal 291 and is data related to the video stream. The audio stream input terminal 292 receives an audio stream transmitted via a signal (another cable) different from the video stream. In the first embodiment of the present technology, it is assumed that digital audio having a bit width of 1 bit is input to the audio stream input terminal 292. The audio stream input terminal 292 supplies the received audio stream to the audio stream conversion unit 220.

付随データストリーム入力端子293は、外部装置が出力した付随データストリーム情報を情報処理装置100が受信するための端子である。ここで、付随データについて説明する。付随データとは、ビデオおよびオーディオ以外のデータであって、ビデオストリームに関連するデータである。例えば、文字放送における文字データや、ビデオストリームにおけるフレームレートなどのデータが付随データとして送信される。付随データストリーム入力端子293は、ビデオストリームおよびオーディオストリームとは別の信号線を介して送信された付随データストリームを受信する。付随データストリーム入力端子293は、受信した付随データストリームを、付随データストリーム変換部230に供給する。なお、オーディオストリームおよび付随データストリームは、特許請求の範囲に記載の動画データに関連する関連データを含むストリームの一例である。すなわち、オーディオデータおよび付随データは、特許請求の範囲に記載の関連データの一例である。   The associated data stream input terminal 293 is a terminal for the information processing apparatus 100 to receive associated data stream information output from the external device. Here, the accompanying data will be described. The accompanying data is data other than video and audio, and is data related to the video stream. For example, character data in teletext and data such as a frame rate in a video stream are transmitted as accompanying data. The accompanying data stream input terminal 293 receives the accompanying data stream transmitted via a signal line different from the video stream and the audio stream. The accompanying data stream input terminal 293 supplies the received accompanying data stream to the accompanying data stream conversion unit 230. The audio stream and the accompanying data stream are an example of a stream including related data related to the moving image data described in the claims. That is, the audio data and the accompanying data are examples of related data described in the claims.

ビデオストリーム変換部210は、ビデオストリーム入力端子291から供給されたビデオストリームを、機器内伝送ストリーム生成部300が処理するビット幅のデータに変換するものである。すなわち、ビデオストリーム変換部210は、シリアルデータをパラレルデータに変換する。なお、機器内伝送ストリーム生成部300ではビデオストリームのベースバンドのビット幅およびクロックを用いて各データが処理されるため、ビデオストリーム変換部210は、このビット幅にビデオストリームのビット幅を変換する。ビデオストリーム変換部210は、ビット幅を変換したビデオストリームを、ベースバンドクロック生成部240が復元したベースバンドクロックに乗せて、信号線211を介して機器内伝送ストリーム生成部300に供給する。   The video stream converter 210 converts the video stream supplied from the video stream input terminal 291 into bit-width data processed by the in-device transmission stream generator 300. That is, the video stream conversion unit 210 converts serial data into parallel data. The in-device transmission stream generation unit 300 processes each data using the baseband bit width and clock of the video stream, so the video stream conversion unit 210 converts the bit width of the video stream to this bit width. . The video stream conversion unit 210 places the video stream whose bit width has been converted on the baseband clock restored by the baseband clock generation unit 240 and supplies the video stream to the in-device transmission stream generation unit 300 via the signal line 211.

ベースバンドクロック生成部240は、ビデオストリームのベースバンドクロックを生成するものである。このベースバンドクロック生成部240は、生成したベースバンドクロックを、ビデオストリーム変換部210およびストリームクロック生成部250に供給する。なお、ビデオストリーム変換部210およびベースバンドクロック生成部240は、例えば、3G−SDIに対応したデシリアライザ(DeSer:Deserializers)により実現される。   The baseband clock generation unit 240 generates a baseband clock for the video stream. The baseband clock generation unit 240 supplies the generated baseband clock to the video stream conversion unit 210 and the stream clock generation unit 250. The video stream conversion unit 210 and the baseband clock generation unit 240 are realized by, for example, a deserializer (DeSer: Deserializers) compatible with 3G-SDI.

オーディオストリーム変換部220は、オーディオストリーム入力端子292から供給されたオーディオストリームを、機器内伝送ストリーム生成部300が処理するビット幅のデータに変換(シリアルデータをパラレルデータに変換)するものである。すなわち、オーディオストリーム変換部220は、ビデオストリーム変換部210が変換するビデオストリームのビット幅と同じビット幅にオーディオストリームを変換する。オーディオストリーム変換部220は、ビット幅を変換したオーディオストリームを、信号線221を介して機器内伝送ストリーム生成部300に供給する。   The audio stream converter 220 converts the audio stream supplied from the audio stream input terminal 292 into bit-width data (converted from serial data to parallel data) processed by the in-device transmission stream generator 300. That is, the audio stream conversion unit 220 converts the audio stream to the same bit width as the video stream converted by the video stream conversion unit 210. The audio stream conversion unit 220 supplies the audio stream whose bit width is converted to the in-device transmission stream generation unit 300 via the signal line 221.

付随データストリーム変換部230は、付随データストリーム入力端子293から供給された付随データストリームを、機器内伝送ストリーム生成部300が処理するビット幅のデータに変換するものである。すなわち、付随データストリーム変換部230は、ビデオストリーム変換部210およびオーディオストリーム変換部220が変換するビット幅と同じビット幅に付随データストリームを変換する。付随データストリーム変換部230は、ビット幅を変換した付随データストリームを、信号線231を介して機器内伝送ストリーム生成部300に供給する。   The accompanying data stream conversion unit 230 converts the accompanying data stream supplied from the accompanying data stream input terminal 293 into bit-width data processed by the in-device transmission stream generation unit 300. That is, the accompanying data stream conversion unit 230 converts the accompanying data stream to the same bit width as that converted by the video stream conversion unit 210 and the audio stream conversion unit 220. The accompanying data stream conversion unit 230 supplies the accompanying data stream whose bit width is converted to the in-device transmission stream generation unit 300 via the signal line 231.

ストリームクロック生成部250は、機器内伝送ストリーム生成部300により生成されるストリーム(機器内伝送ストリーム)のベースバンドクロックを生成するものである。このストリームクロック生成部250は、例えば、PLL(Phase Locked Loop)回路により実現され、ベースバンドクロック生成部240から供給されたクロックのm/n倍のクロック(例えば、6/5(1.2倍))を生成する。ストリームクロック生成部250は、生成したクロック(ストリームクロック)を、機器内伝送ストリーム生成部300および機器内伝送クロック生成部260に信号線251を介して供給する。   The stream clock generation unit 250 generates a baseband clock of the stream (intra-device transmission stream) generated by the intra-device transmission stream generation unit 300. The stream clock generation unit 250 is realized by, for example, a PLL (Phase Locked Loop) circuit, and is m / n times the clock supplied from the baseband clock generation unit 240 (for example, 6/5 (1.2 times) )). The stream clock generation unit 250 supplies the generated clock (stream clock) to the in-device transmission stream generation unit 300 and the in-device transmission clock generation unit 260 via the signal line 251.

機器内伝送ストリーム生成部300は、インターフェース基板200が外部装置から受信した3つのストリームに基づいて、この3つのストリームを情報処理装置100の内部(機器内)の他の回路へ送信(伝送)するためのストリームを生成するものである。なお、この機器内伝送ストリーム生成部300については図2を用いて説明するため、ここでの説明を省略する。機器内伝送ストリーム生成部300は、生成したストリーム(機器内伝送ストリーム)を、ストリーム送信部270に供給する。また、機器内伝送ストリーム生成部300は、機器内伝送ストリームに関する情報(機器内伝送ストリーム情報)を、信号線201を介して信号処理回路基板400の機器内伝送ストリーム分離部420に供給する。なお、機器内伝送ストリーム生成部300は、特許請求の範囲に記載のストリーム生成部の一例である。また、機器内伝送ストリームは、特許請求の範囲に記載のストリーム生成部が生成する多重化ストリームの一例である。   The in-device transmission stream generation unit 300 transmits (transmits) these three streams to other circuits inside (inside the device) of the information processing device 100 based on the three streams received by the interface board 200 from the external device. To generate a stream for. The in-device transmission stream generation unit 300 will be described with reference to FIG. The in-device transmission stream generation unit 300 supplies the generated stream (in-device transmission stream) to the stream transmission unit 270. The in-device transmission stream generation unit 300 supplies information related to the in-device transmission stream (in-device transmission stream information) to the in-device transmission stream separation unit 420 of the signal processing circuit board 400 via the signal line 201. The in-device transmission stream generation unit 300 is an example of the stream generation unit described in the claims. The intra-device transmission stream is an example of a multiplexed stream generated by the stream generation unit described in the claims.

機器内伝送クロック生成部260は、機器内伝送ストリームを他の回路へ送信(伝送)するためのクロック(機器内伝送クロック)を生成するものである。この機器内伝送クロック生成部260は、例えば、ストリームクロック生成部250から供給されたストリームクロックに基づいて、機器内伝送クロックを生成する。機器内伝送クロック生成部260は、生成した機器内伝送クロックを、ストリーム送信部270に供給する。   The intra-apparatus transmission clock generator 260 generates a clock (intra-apparatus transmission clock) for transmitting (transmitting) the intra-apparatus transmission stream to another circuit. For example, the in-device transmission clock generation unit 260 generates an in-device transmission clock based on the stream clock supplied from the stream clock generation unit 250. The in-device transmission clock generation unit 260 supplies the generated in-device transmission clock to the stream transmission unit 270.

ストリーム送信部270は、機器内伝送ストリーム生成部300からの機器内伝送ストリームを、機器内伝送クロック生成部260からの機器内伝送クロックが示す速度(周波数)に乗せて、他の回路(図1では信号処理回路基板400)へ送信するものである。なお、ストリーム送信部270については図2を参照して説明し、ここでの説明を省略する。ストリーム送信部270は、機器内伝送ストリームを、信号線202を介して信号処理回路基板400のストリーム受信部410に供給する。なお、機器内伝送クロック生成部260およびストリーム送信部270は、例えば、LVDS(Low Voltage Differential Signaling:低電圧差動信号)伝送方式によりデータを送信するシリアライザ(Serializer)により実現される。なお、ストリーム送信部270は、特許請求の範囲に記載の送信部の一例である。   The stream transmission unit 270 puts the intra-device transmission stream from the intra-device transmission stream generation unit 300 on the speed (frequency) indicated by the intra-device transmission clock from the intra-device transmission clock generation unit 260, and other circuits (FIG. Then, the signal is transmitted to the signal processing circuit board 400). Note that the stream transmission unit 270 will be described with reference to FIG. 2, and description thereof is omitted here. The stream transmission unit 270 supplies the in-device transmission stream to the stream reception unit 410 of the signal processing circuit board 400 via the signal line 202. The in-device transmission clock generation unit 260 and the stream transmission unit 270 are realized by, for example, a serializer that transmits data using an LVDS (Low Voltage Differential Signaling) transmission method. The stream transmission unit 270 is an example of the transmission unit described in the claims.

信号処理回路基板400は、情報処理装置100において信号処理を行う回路が集積された基板である。この信号処理回路基板400は、ストリーム受信部410と、機器内伝送ストリーム分離部420と、ビデオプロセッサ440と、オーディオプロセッサ450と、システムコントローラ460とを備える。なお、信号処理回路基板400は、特許請求の範囲に記載の第2集積回路の一例である。   The signal processing circuit board 400 is a board on which circuits for performing signal processing in the information processing apparatus 100 are integrated. The signal processing circuit board 400 includes a stream reception unit 410, an in-device transmission stream separation unit 420, a video processor 440, an audio processor 450, and a system controller 460. The signal processing circuit board 400 is an example of a second integrated circuit described in the claims.

ストリーム受信部410は、インターフェース基板200のストリーム送信部270から供給された機器内伝送ストリームを受信するものである。なお、ストリーム受信部410については、図3を参照して説明するため、ここでの説明を省略する。ストリーム受信部410は、受信した機器内伝送ストリームを、機器内伝送ストリーム分離部420における処理速度(クロック)に乗せて、機器内伝送ストリーム分離部420に供給する。なお、ストリーム受信部410は、例えば、LVDS伝送方式により送信されたデータを受信するデシリアライザにより実現される。なお、ストリーム受信部410は、特許請求の範囲に記載のストリーム受信部の一例である。   The stream reception unit 410 receives the in-device transmission stream supplied from the stream transmission unit 270 of the interface board 200. The stream receiving unit 410 will be described with reference to FIG. The stream receiving unit 410 puts the received in-device transmission stream on the processing speed (clock) in the in-device transmission stream separation unit 420 and supplies it to the in-device transmission stream separation unit 420. The stream receiving unit 410 is realized by, for example, a deserializer that receives data transmitted by the LVDS transmission method. The stream receiving unit 410 is an example of a stream receiving unit described in the claims.

機器内伝送ストリーム分離部420は、機器内伝送ストリームに含まれている3つのストリーム(ビデオストリーム、オーディオストリーム、付随データストリーム)をそれぞれ分離するものである。なお、機器内伝送ストリーム分離部420については図3を参照して説明するため、ここでの説明を省略する。この機器内伝送ストリーム分離部420は、機器内伝送ストリームから分離したビデオストリームを、信号線449を介してビデオプロセッサ440に供給する。また、機器内伝送ストリーム分離部420は、分離したオーディオストリームをオーディオプロセッサ450に信号線459を介して供給し、分離した付随データストリームをシステムコントローラ460に信号線469を介して供給する。なお、機器内伝送ストリーム分離部420は、特許請求の範囲に記載の分離部の一例である。   The intra-device transmission stream separation unit 420 separates three streams (video stream, audio stream, and accompanying data stream) included in the intra-device transmission stream. Note that the in-device transmission stream separation unit 420 will be described with reference to FIG. The in-device transmission stream separation unit 420 supplies a video stream separated from the in-device transmission stream to the video processor 440 via the signal line 449. The in-device transmission stream separation unit 420 supplies the separated audio stream to the audio processor 450 via the signal line 459, and supplies the separated accompanying data stream to the system controller 460 via the signal line 469. The in-device transmission stream separation unit 420 is an example of a separation unit described in the claims.

ビデオプロセッサ440は、ビデオストリームを信号処理するものであり、例えば、ビデオストリームに基づいて生成された動画像(ビデオ)を表示部(図示せず)に表示させる。   The video processor 440 performs signal processing on the video stream. For example, the video processor 440 displays a moving image (video) generated based on the video stream on a display unit (not shown).

オーディオプロセッサ450は、オーディオストリームを信号処理するものであり、例えば、オーディオストリームに基づいて生成されたサウンド(オーディオ)をスピーカ(図示せず)から発生させる。   The audio processor 450 performs signal processing on the audio stream. For example, the audio processor 450 generates sound (audio) generated based on the audio stream from a speaker (not shown).

システムコントローラ460は、情報処理装置100の動作を制御するものであり、例えば、付随データストリームに含まれている文字情報を信号処理して表示部(図示せず)に表示させる。   The system controller 460 controls the operation of the information processing apparatus 100. For example, the character information included in the accompanying data stream is signal-processed and displayed on a display unit (not shown).

[機器内伝送ストリーム生成部およびストリーム送信部の構成例]
図2は、本技術の第1の実施の形態におけるインターフェース基板200の機器内伝送ストリーム生成部300およびストリーム送信部270の構成例を示すブロック図である。
[Configuration example of in-device transmission stream generator and stream transmitter]
FIG. 2 is a block diagram illustrating a configuration example of the in-device transmission stream generation unit 300 and the stream transmission unit 270 of the interface board 200 according to the first embodiment of the present technology.

なお、本技術の第1の実施の形態では、ビデオストリーム入力端子291から入力されるSDI規格のビデオストリームには、ビデオデータ以外は含まれていない(エンベッドオーディオなどの付随データが無い)ことを想定して説明する。   In the first embodiment of the present technology, the SDI standard video stream input from the video stream input terminal 291 does not include anything other than video data (there is no accompanying data such as embedded audio). An explanation will be given.

機器内伝送ストリーム生成部300は、ビデオデータ分離部310と、TRS(Timing Reference Signal)解析部320と、ビデオデータバッファ330と、オーディオデータバッファ340と、オーディオデータパケット生成部345とを備える。また、機器内伝送ストリーム生成部300は、付随データバッファ350と、付随データパケット生成部355と、制御部360と、制御パケット生成部370と、TRS生成部380と、ブランク生成部385と、ストリーム生成部390とを備える。   The in-device transmission stream generation unit 300 includes a video data separation unit 310, a TRS (Timing Reference Signal) analysis unit 320, a video data buffer 330, an audio data buffer 340, and an audio data packet generation unit 345. Further, the in-device transmission stream generation unit 300 includes an accompanying data buffer 350, an accompanying data packet generation unit 355, a control unit 360, a control packet generation unit 370, a TRS generation unit 380, a blank generation unit 385, a stream A generation unit 390.

ビデオデータ分離部310は、ビデオストリーム変換部210から信号線211を介して供給されるビデオストリームを解析し、ビデオデータのみをビデオデータバッファ330に格納するようにビデオデータを分離するものである。なお、ビデオデータ分離部310は、1フレーム中の1ラインごとに、ビデオデータをビデオデータバッファ330に供給する。また、ビデオデータ分離部310は、ビデオストリームのデータタイミング基準信号であるTRSを、TRS解析部320に供給する。   The video data separation unit 310 analyzes the video stream supplied from the video stream conversion unit 210 via the signal line 211, and separates the video data so that only the video data is stored in the video data buffer 330. The video data separator 310 supplies video data to the video data buffer 330 for each line in one frame. In addition, the video data separation unit 310 supplies TRS, which is a data timing reference signal of the video stream, to the TRS analysis unit 320.

TRS解析部320は、ビデオストリームに含まれているTRSを解析して、ビデオストリームに関する情報を生成するものである。例えば、TRS解析部320は、TRSに基づいて、1フレームの横の長さ(水平解像度)や、1フレームの縦の長さ(垂直解像度)や、ビデオデータのブランキング期間の長さなどを検出する。TRS解析部320は、検出したビデオストリームに関する情報を制御部360に供給する。   The TRS analysis unit 320 analyzes the TRS included in the video stream and generates information regarding the video stream. For example, the TRS analysis unit 320 determines the horizontal length of one frame (horizontal resolution), the vertical length of one frame (vertical resolution), the length of a blanking period of video data, and the like based on TRS. To detect. The TRS analysis unit 320 supplies information regarding the detected video stream to the control unit 360.

ビデオデータバッファ330は、ビデオデータ分離部310から供給されたビデオデータを保持するものである。このビデオデータバッファ330は、例えば、1フレーム中の1ラインごとにビデオデータを保持する。ビデオデータバッファ330は、保持するビデオデータを制御部360からの命令に基づいてストリーム生成部390に供給する。なお、ビデオデータバッファ330は、例えば、ビデオデータをラインごとに保持する先入れ先出し(FIFO:First-In First-Out)タイプのキューであって、データの入力と出力とが非同期(クロックが異なる)のキューにより実現される。なお、図2では、説明の便宜上、ビデオデータバッファ330が動作するためのクロックの信号線は、出力側のクロック(信号線251を介して供給されるストリームクロック)の信号線のみを示し、入力側のクロックの信号線については省略する。また、オーディオデータバッファ340および付随データバッファ350についても同様に、出力側のクロックの信号線(信号線251)に付いてのみ図示し、入力側のクロックの信号線については省略する。   The video data buffer 330 holds the video data supplied from the video data separation unit 310. For example, the video data buffer 330 holds video data for each line in one frame. The video data buffer 330 supplies the held video data to the stream generation unit 390 based on a command from the control unit 360. The video data buffer 330 is, for example, a first-in first-out (FIFO) type queue that holds video data for each line, and data input and output are asynchronous (clocks are different). Realized by queues. In FIG. 2, for convenience of explanation, only the signal line of the clock for operating the video data buffer 330 is the signal line of the output side clock (stream clock supplied via the signal line 251). The side clock signal lines are omitted. Similarly, the audio data buffer 340 and the accompanying data buffer 350 are shown only for the output clock signal line (signal line 251), and the input clock signal line is omitted.

オーディオデータバッファ340は、オーディオストリーム変換部220から信号線221を介して供給されるオーディオストリームのデータ(オーディオデータ)を保持するものである。このオーディオデータバッファ340は、保持するオーディオデータを、制御部360からの命令に基づいてオーディオデータパケット生成部345に供給する。なお、オーディオデータバッファ340は、例えば、FIFOタイプであって、データの入力と出力とが非同期のキューにより実現される。   The audio data buffer 340 holds audio stream data (audio data) supplied from the audio stream conversion unit 220 via the signal line 221. The audio data buffer 340 supplies the held audio data to the audio data packet generation unit 345 based on a command from the control unit 360. The audio data buffer 340 is, for example, a FIFO type, and is realized by a queue in which data input and output are asynchronous.

オーディオデータパケット生成部345は、オーディオデータバッファ340から供給されるオーディオデータに基づいて、ストリーム生成部390が生成するストリームにおけるオーディオデータの格納単位(パケット)を生成するものである。すなわち、オーディオデータパケット生成部345は、オーディオデータバッファ340から供給されるオーディオデータのファイル形式を、ストリーム生成部390が生成するストリーム(機器内伝送ストリーム)におけるオーディオのファイル形式に変換する。オーディオデータパケット生成部345は、生成したオーディオデータのパケット(オーディオパケット)を、ストリーム生成部390に供給する。   The audio data packet generation unit 345 generates a storage unit (packet) of audio data in the stream generated by the stream generation unit 390 based on the audio data supplied from the audio data buffer 340. That is, the audio data packet generation unit 345 converts the audio data file format supplied from the audio data buffer 340 into an audio file format in the stream (intra-device transmission stream) generated by the stream generation unit 390. The audio data packet generation unit 345 supplies the generated audio data packet (audio packet) to the stream generation unit 390.

付随データバッファ350は、付随データストリーム変換部230から信号線231を介して供給される付随データストリームのデータ(付随データ)を保持するものである。この付随データバッファ350は、保持する付随データを、制御部360からの命令に基づいて付随データパケット生成部355に供給する。なお、付随データバッファ350は、例えば、FIFOタイプのキューにより実現される。   The accompanying data buffer 350 holds the data (associated data) of the accompanying data stream supplied from the accompanying data stream conversion unit 230 via the signal line 231. The accompanying data buffer 350 supplies the accompanying accompanying data to the accompanying data packet generation unit 355 based on a command from the control unit 360. The accompanying data buffer 350 is realized by, for example, a FIFO type queue.

付随データパケット生成部355は、付随データバッファ350から供給される付随データに基づいて、機器内伝送ストリームにおける付随データの格納単位(パケット)を生成するものである。すなわち、付随データパケット生成部355は、付随データバッファ350から供給される付随データのファイル形式を、付随データバッファ350が生成する機器内伝送ストリームにおける付随データのファイル形式に変換する。付随データパケット生成部355は、生成した付随データのパケット(付随データパケット)を、ストリーム生成部390に供給する。   The accompanying data packet generation unit 355 generates a storage unit (packet) of accompanying data in the in-device transmission stream based on the accompanying data supplied from the accompanying data buffer 350. That is, the accompanying data packet generation unit 355 converts the file format of the accompanying data supplied from the accompanying data buffer 350 into the file format of the accompanying data in the in-device transmission stream generated by the accompanying data buffer 350. The accompanying data packet generation unit 355 supplies the generated packet of accompanying data (accompanying data packet) to the stream generation unit 390.

制御パケット生成部370は、制御部360からの命令に基づいて、機器内伝送ストリームに含まれる制御パケットを生成するものである。ここで、制御パケットとは、機器内伝送ストリームにおけるオーディオパケットおよび付随データパケットを格納するためのブランキングを識別するための情報が格納されたパケットである。なお、このオーディオパケットおよび付随データパケットを格納するためのブランキングは、ビデオストリーム入力端子291から入力されたビデオストリームのデータ構造の所定位置にブランキングの期間を追加するようにして生成される。なお、制御パケットにより識別されるブランキングをこれ以降は追加ブランキングと称し、機器内伝送ストリームにおけるその他のブランキング(ビデオストリームに含まれていたブランキングと同じブランキング)は、単にブランキングと称することとする。追加ブランキングにおけるデータ構造については、図6を参照して説明するため、ここでの説明を省略する。制御パケット生成部370は、生成した制御パケットを、ストリーム生成部390に供給する。   The control packet generator 370 generates a control packet included in the in-device transmission stream based on a command from the controller 360. Here, the control packet is a packet in which information for identifying blanking for storing the audio packet and the accompanying data packet in the in-device transmission stream is stored. The blanking for storing the audio packet and the accompanying data packet is generated by adding a blanking period to a predetermined position in the data structure of the video stream input from the video stream input terminal 291. Note that blanking identified by the control packet is hereinafter referred to as additional blanking, and other blanking in the intra-device transmission stream (same blanking included in the video stream) is simply blanking. I will call it. The data structure in the additional blanking will be described with reference to FIG. The control packet generation unit 370 supplies the generated control packet to the stream generation unit 390.

TRS生成部380は、制御部360からの命令に基づいて、機器内伝送ストリームのデータタイミング基準信号(TRS)を生成するものである。なお、機器内伝送ストリームにおけるブランキングおよびビデオデータは、SDI規格のブランキングおよびビデオデータと同じである(詳細は、図5および図6を参照)。すなわち、TRS生成部380は、SDI規格のデータタイミング基準信号のSAV(Start of Active Video)およびEAV(End of Active Video)と同じSAVおよびEAVを生成する。TRS生成部380は、生成したTRS(SAVおよびEAV)を、ストリーム生成部390に供給する。   The TRS generation unit 380 generates a data timing reference signal (TRS) of the in-device transmission stream based on a command from the control unit 360. Note that blanking and video data in the in-device transmission stream are the same as SDI standard blanking and video data (see FIGS. 5 and 6 for details). That is, the TRS generator 380 generates the same SAV and EAV as the SAV (Start of Active Video) and EAV (End of Active Video) of the SDI standard data timing reference signal. The TRS generation unit 380 supplies the generated TRS (SAV and EAV) to the stream generation unit 390.

ブランク生成部385は、制御部360からの命令に基づいて、機器内伝送ストリームのブランキングにおけるTSR以外のデータを生成するものである。また、ブランク生成部385は、制御パケットにより識別される追加ブランキングにおける無効なデータ(パディング)も生成する(図6を参照)。ブランク生成部385は、生成したデータを、ストリーム生成部390に供給する。   The blank generation unit 385 generates data other than the TSR in the blanking of the in-device transmission stream based on a command from the control unit 360. The blank generation unit 385 also generates invalid data (padding) in the additional blanking identified by the control packet (see FIG. 6). The blank generation unit 385 supplies the generated data to the stream generation unit 390.

制御部360は、機器内伝送ストリーム生成部300による機器内伝送ストリームの生成を制御するものである。制御部360は、ビデオデータバッファ330、オーディオデータバッファ340および付随データバッファ350からストリーム生成部390へ向けて供給されるデータの供給タイミングを制御する。同様に、制御部360は、制御パケット生成部370、TRS生成部380およびブランク生成部385において生成されストリーム生成部390へ向けて供給される各データの供給タイミングを制御する。これにより、制御部360は、1フレーム中の1ラインごとの各データを、データ間の時間軸がずれないようにストリーム生成部390へ向けて供給させる。   The control unit 360 controls the generation of the intra-device transmission stream by the intra-device transmission stream generation unit 300. The control unit 360 controls the supply timing of data supplied from the video data buffer 330, the audio data buffer 340, and the associated data buffer 350 to the stream generation unit 390. Similarly, the control unit 360 controls the supply timing of each data generated by the control packet generation unit 370, the TRS generation unit 380, and the blank generation unit 385 and supplied to the stream generation unit 390. Thus, the control unit 360 supplies each data for each line in one frame to the stream generation unit 390 so that the time axis between the data does not shift.

また、制御部360は、ストリーム生成部390に選択制御信号を供給し、ストリーム生成部390に供給された複数のデータを機器内伝送ストリームのデータ構造へ整列させながら出力させる制御をストリーム生成部390に対して行う。なお、機器内伝送ストリームのデータ構造については、図5および図6において説明する。   In addition, the control unit 360 supplies a selection control signal to the stream generation unit 390, and controls the stream generation unit 390 to output a plurality of data supplied to the stream generation unit 390 while aligning them with the data structure of the in-device transmission stream. To do. The data structure of the in-device transmission stream will be described with reference to FIGS.

ストリーム生成部390は、機器内伝送ストリームのデータとして供給された複数のデータを整列させて、機器内伝送ストリームを生成するものである。このストリーム生成部390は、例えば、マルチプレクサ(MUX:MUltipleXer)により実現される。ストリーム生成部390は、生成した機器内伝送ストリームをストリーム送信部270のビット幅変換部271に供給する。   The stream generation unit 390 generates an intra-device transmission stream by aligning a plurality of data supplied as data of the intra-device transmission stream. The stream generation unit 390 is realized by, for example, a multiplexer (MUX: MUltipleXer). The stream generation unit 390 supplies the generated in-device transmission stream to the bit width conversion unit 271 of the stream transmission unit 270.

ストリーム送信部270は、ビット幅変換部271と、ストリーム出力部272と、クロック出力部273とを備える。   The stream transmission unit 270 includes a bit width conversion unit 271, a stream output unit 272, and a clock output unit 273.

ビット幅変換部271は、ストリーム生成部390から供給された機器内伝送ストリームのビット幅を、機器内の機器内伝送ストリームの経路(伝送ケーブルまたはバックプレーン)におけるビット幅に変換するものである。このビット幅変換部271には、機器内伝送クロック生成部260から機器内伝送クロックが供給されて、このクロックに乗せて機器内伝送ストリームのビット幅を変換する。例えば、ストリーム生成部390において生成された20bitの機器内伝送ストリームを5bitの経路で送る場合には、ビット幅変換部271は20bitから5bitにビット幅をシリアライズする。ビット幅変換部271は、ビット幅を変換した機器内伝送ストリームをストリーム出力部272に供給する。   The bit width conversion unit 271 converts the bit width of the in-device transmission stream supplied from the stream generation unit 390 into the bit width in the route (transmission cable or backplane) of the in-device transmission stream in the device. The bit width conversion unit 271 is supplied with the intra-device transmission clock from the intra-device transmission clock generation unit 260, and converts the bit width of the intra-device transmission stream on this clock. For example, when a 20-bit in-device transmission stream generated by the stream generation unit 390 is sent via a 5-bit route, the bit width conversion unit 271 serializes the bit width from 20 bits to 5 bits. The bit width conversion unit 271 supplies the in-device transmission stream with the bit width converted to the stream output unit 272.

ストリーム出力部272は、ビット幅変換部271から供給された機器内伝送ストリームを、情報処理装置100内の他の回路に向けて出力(送信)するものである。例えば、ストリーム出力部272は、LVDS伝送方式により機器内伝送ストリームを送信する。ストリーム出力部272は、信号線202における信号線204を介して、信号処理回路基板400に機器内伝送ストリームを供給する。   The stream output unit 272 outputs (transmits) the in-device transmission stream supplied from the bit width conversion unit 271 toward other circuits in the information processing apparatus 100. For example, the stream output unit 272 transmits the in-device transmission stream by the LVDS transmission method. The stream output unit 272 supplies the in-device transmission stream to the signal processing circuit board 400 via the signal line 204 in the signal line 202.

クロック出力部273は、ストリーム出力部272が出力する信号のビット幅を復元した際のクロック(復元クロック)を出力するものである。例えば、機器内伝送クロック生成部260が150MHzのストリームクロックから600MHzの機器内伝送クロックを生成した場合には、クロック出力部273は150MHzのクロックを出力する。クロック出力部273は、信号線202における信号線203を介して、信号処理回路基板400に復元クロックを供給する。   The clock output unit 273 outputs a clock (restored clock) when the bit width of the signal output from the stream output unit 272 is restored. For example, when the in-device transmission clock generation unit 260 generates a 600 MHz in-device transmission clock from a 150 MHz stream clock, the clock output unit 273 outputs a 150 MHz clock. The clock output unit 273 supplies a restored clock to the signal processing circuit board 400 via the signal line 203 in the signal line 202.

[ストリーム受信部および機器内伝送ストリーム分離部の構成例]
図3は、本技術の第1の実施の形態における信号処理回路基板400のストリーム受信部410および機器内伝送ストリーム分離部420の構成例を示すブロック図である。
[Configuration example of stream receiver and in-device transmission stream separator]
FIG. 3 is a block diagram illustrating a configuration example of the stream reception unit 410 and the in-device transmission stream separation unit 420 of the signal processing circuit board 400 according to the first embodiment of the present technology.

ストリーム受信部410は、ストリーム入力部411と、ビット幅変換部412と、クロック入力部413とを備える。   The stream receiving unit 410 includes a stream input unit 411, a bit width conversion unit 412, and a clock input unit 413.

ストリーム入力部411は、インターフェース基板200から信号線204を介して伝送される機器内伝送ストリームを受信するものである。ストリーム入力部411は、受信した機器内伝送ストリームをビット幅変換部412に供給する。   The stream input unit 411 receives the in-device transmission stream transmitted from the interface board 200 via the signal line 204. The stream input unit 411 supplies the received in-device transmission stream to the bit width conversion unit 412.

クロック入力部413は、インターフェース基板200から信号線203を介して伝送される機器内伝送ストリームの復元クロックを受信するものである。このクロック入力部413は、受信した復元クロックを、ビット幅変換部412と、機器内伝送ストリーム分離部420のビデオクロック生成部426とに供給する。   The clock input unit 413 receives a recovered clock of the in-device transmission stream transmitted from the interface board 200 via the signal line 203. The clock input unit 413 supplies the received recovered clock to the bit width conversion unit 412 and the video clock generation unit 426 of the in-device transmission stream separation unit 420.

ビット幅変換部412は、クロック入力部413から供給された復元クロックに合わせて機器内伝送ストリームのビット幅を変換するものである。すなわち、ビット幅変換部412は、ストリーム送信部270のビット幅変換部271(図2参照)が行った変換(20bitを5bitに変換)と逆の変換(5bitを20bitに変換)を機器内伝送ストリームに対して行う。ビット幅変換部412は、ビット幅を変換した機器内伝送ストリームを、機器内伝送ストリーム分離部420のストリーム分離部422に供給する。   The bit width conversion unit 412 converts the bit width of the in-device transmission stream in accordance with the recovered clock supplied from the clock input unit 413. That is, the bit width conversion unit 412 performs in-device transmission of the conversion (converting 20 bits to 5 bits) reverse to the conversion performed by the bit width conversion unit 271 (see FIG. 2) of the stream transmission unit 270 (converting 5 bits to 20 bits). To the stream. The bit width conversion unit 412 supplies the in-device transmission stream with the bit width converted to the stream separation unit 422 of the in-device transmission stream separation unit 420.

機器内伝送ストリーム分離部420は、ストリーム情報解析部421と、ストリーム分離部422と、ビデオストリーム生成部423と、オーディオストリーム生成部424と、付随データストリーム生成部425と、ビデオクロック生成部426とを備える。   The in-device transmission stream separator 420 includes a stream information analyzer 421, a stream separator 422, a video stream generator 423, an audio stream generator 424, an accompanying data stream generator 425, and a video clock generator 426. Is provided.

ストリーム情報解析部421は、インターフェース基板200から信号線201を介して供給される機器内伝送ストリーム情報を解析するものである。このストリーム情報解析部421は、機器内伝送ストリーム情報を解析することにより、機器内伝送ストリームのデータ構造を検出する。ストリーム情報解析部421は、検出した機器内伝送ストリームのデータ構造に基づいて、ストリーム分離部422にデータを分離させるための選択制御信号をストリーム分離部422に供給する。   The stream information analysis unit 421 analyzes in-device transmission stream information supplied from the interface board 200 via the signal line 201. The stream information analysis unit 421 detects the data structure of the in-device transmission stream by analyzing the in-device transmission stream information. The stream information analysis unit 421 supplies the stream separation unit 422 with a selection control signal for causing the stream separation unit 422 to separate data based on the detected data structure of the in-device transmission stream.

ストリーム分離部422は、ビット幅変換部412から供給される機器内伝送ストリームを、ストリーム情報解析部421から供給される選択制御信号に基づいて各データ(ビデオ、オーディオ、付随データ)に分離するものである。このストリーム分離部422は、例えば、デマルチプレクサ(DMX:DeMultipleXer)により実現される。ストリーム分離部422は、機器内伝送ストリームから分離したビデオデータを、ビデオストリーム生成部423に供給する。また、ストリーム分離部422は、分離したオーディオデータをオーディオストリーム生成部424に供給し、分離した付随データを付随データストリーム生成部425に供給する。   The stream separation unit 422 separates the in-device transmission stream supplied from the bit width conversion unit 412 into each data (video, audio, associated data) based on the selection control signal supplied from the stream information analysis unit 421. It is. The stream separation unit 422 is realized by, for example, a demultiplexer (DMX: DeMultipleXer). The stream separation unit 422 supplies the video data separated from the in-device transmission stream to the video stream generation unit 423. Further, the stream separation unit 422 supplies the separated audio data to the audio stream generation unit 424 and supplies the separated accompanying data to the accompanying data stream generation unit 425.

ビデオクロック生成部426は、ストリーム受信部410のクロック入力部413から供給される復元クロックに基づいて、ビデオクロックを生成するものである。ビデオクロック生成部426は、生成したビデオクロックを、ビデオストリーム生成部423に供給する。   The video clock generation unit 426 generates a video clock based on the recovered clock supplied from the clock input unit 413 of the stream reception unit 410. The video clock generation unit 426 supplies the generated video clock to the video stream generation unit 423.

ビデオストリーム生成部423は、ストリーム分離部422から供給されたビデオデータに基づいて、ビデオプロセッサ440が演算するデータ形式のビデオストリームを生成するものである。このビデオストリーム生成部423は、例えば、ストリーム分離部422から供給されたビデオデータを、ビデオクロック生成部426から供給されるビデオクロックに乗せて時系列順に順次出力する。ビデオストリーム生成部423は、順次出力したビデオデータ(ビデオストリーム)を、信号線449を介してビデオプロセッサ440に供給する。   The video stream generation unit 423 generates a video stream in a data format calculated by the video processor 440 based on the video data supplied from the stream separation unit 422. For example, the video stream generation unit 423 sequentially outputs the video data supplied from the stream separation unit 422 on the video clock supplied from the video clock generation unit 426 in chronological order. The video stream generation unit 423 supplies the sequentially output video data (video stream) to the video processor 440 via the signal line 449.

オーディオストリーム生成部424は、ストリーム分離部422から供給されたオーディオデータに基づいて、オーディオプロセッサ450が演算するデータ形式のオーディオデータを生成するものである。このオーディオストリーム生成部424は、例えば、ストリーム分離部422から供給されたオーディオデータを、機器内伝送ストリーム情報によって復元されたオーディオクロックに乗せて時系列順に順次出力する。オーディオストリーム生成部424は、生成したオーディオデータを、信号線459を介してオーディオプロセッサ450に供給する。   The audio stream generation unit 424 generates audio data in a data format calculated by the audio processor 450 based on the audio data supplied from the stream separation unit 422. For example, the audio stream generation unit 424 sequentially outputs the audio data supplied from the stream separation unit 422 on the audio clock restored by the in-device transmission stream information in time series order. The audio stream generation unit 424 supplies the generated audio data to the audio processor 450 via the signal line 459.

付随データストリーム生成部425は、ストリーム分離部422から供給された付随データに基づいて、システムコントローラ460が演算するデータ形式の付随データストリームを生成するものである。この付随データストリーム生成部425は、例えば、ストリーム分離部422から供給された付随データを、機器内伝送ストリーム情報により復元された付随データクロックに乗せて時系列順に順次出力する。付随データストリーム生成部425は、生成した付随データストリームを、信号線469を介してシステムコントローラ460に供給する。   The accompanying data stream generation unit 425 generates an accompanying data stream in a data format calculated by the system controller 460 based on the accompanying data supplied from the stream separation unit 422. For example, the accompanying data stream generation unit 425 sequentially outputs the accompanying data supplied from the stream separation unit 422 on the accompanying data clock restored by the in-device transmission stream information in time series order. The accompanying data stream generation unit 425 supplies the generated accompanying data stream to the system controller 460 via the signal line 469.

[情報処理装置におけるビデオストリームのビット幅およびクロックの一例]
図4は、本技術の第1の実施の形態の情報処理装置100におけるビデオストリームのビット幅およびクロックの一例を示す模式図である。
[Example of bit width and clock of video stream in information processing apparatus]
FIG. 4 is a schematic diagram illustrating an example of the bit width and the clock of the video stream in the information processing apparatus 100 according to the first embodiment of the present technology.

同図には、図1乃至図3において示した各構成のうち、ビデオデータ、オーディオデータおよび付随データが処理される構成が、各構成間を結ぶ信号線と共に示されている。なお、オーディオデータパケット生成部345および付随データパケット生成部355については、説明の便宜上、図示を省略する。また、ビデオデータが処理される構成間を結ぶ信号線には、ビデオデータを送受信する信号線のビット幅が図示(同図の1bit、20bit、5bit)されている。また、同図には、ビデオデータを含むストリームのクロックが、そのクロックに乗せて処理される区間を示す矢印および破線とともに示されている。   In the figure, among the configurations shown in FIGS. 1 to 3, the configuration in which video data, audio data, and accompanying data are processed is shown together with signal lines connecting the configurations. The audio data packet generation unit 345 and the accompanying data packet generation unit 355 are not shown for convenience of explanation. Further, the bit width of the signal line for transmitting and receiving the video data is shown (1 bit, 20 bit, and 5 bit in the figure) on the signal line that connects the components in which the video data is processed. Further, in the same figure, a clock of a stream including video data is shown together with an arrow and a broken line indicating a section to be processed on the clock.

ここで、ビデオストリームのビット幅およびクロックについて、インターフェース基板200へのストリームの入力から順に説明する。   Here, the bit width and clock of the video stream will be described in order from the input of the stream to the interface board 200.

まず、ビデオストリーム変換部210には、情報処理装置100の外部の装置から入力されたビデオデータが供給される。例えば、3G−SDIの場合には、ビット幅が1bit、クロックが2.97GHzの信号(ビデオストリーム)が、ビデオストリーム変換部210に供給される。また、オーディオおよび付随データに関しても、それぞれのデータの送信規格におけるビット幅およびクロックで外部装置が送信した信号が、オーディオストリーム変換部220および付随データストリーム変換部230に供給される。   First, video data input from a device external to the information processing device 100 is supplied to the video stream conversion unit 210. For example, in the case of 3G-SDI, a signal (video stream) having a bit width of 1 bit and a clock of 2.97 GHz is supplied to the video stream conversion unit 210. As for audio and associated data, signals transmitted from an external device with a bit width and a clock according to the transmission standard of each data are supplied to the audio stream conversion unit 220 and the associated data stream conversion unit 230.

続いて、ビデオストリーム変換部210は、供給されたビデオストリームをパラレル変換して、ビデオストリームのベースバンドのビット幅(20bit)およびクロック(148.5MHz)の信号にビデオストリームを変換する。そして、ビデオストリーム変換部210は、ビデオストリームをビデオデータバッファ330に向けて送信する。また、オーディオデータおよび付随データに関しても、オーディオストリーム変換部220および付随データストリーム変換部230によりビット幅が20bitの信号にそれぞれ変換される。そして、ビット幅が変換されたオーディオデータおよび付随データは、オーディオデータバッファ340および付随データバッファ350に向けて送信される。   Subsequently, the video stream conversion unit 210 performs parallel conversion on the supplied video stream, and converts the video stream into a signal having a baseband bit width (20 bits) and a clock (148.5 MHz). Then, the video stream conversion unit 210 transmits the video stream toward the video data buffer 330. Also, audio data and accompanying data are also converted into signals having a bit width of 20 bits by the audio stream converting unit 220 and the accompanying data stream converting unit 230, respectively. Then, the audio data and the accompanying data whose bit width is converted are transmitted to the audio data buffer 340 and the accompanying data buffer 350.

そして、ビデオデータバッファ330、オーディオデータバッファ340、付随データバッファ350からストリーム生成部390に各データが送信される際には、3つのデータが多重化されたストリーム(機器内伝送ストリーム)のクロック(150MHz)でデータが出力される。すなわち、この3つのバッファにおいて、各データのクロックが、機器内伝送ストリームのクロックに切り替えられる。   When each data is transmitted from the video data buffer 330, the audio data buffer 340, and the associated data buffer 350 to the stream generation unit 390, the clock (stream in the apparatus) of the stream in which the three data are multiplexed (in-device transmission stream) Data is output at 150 MHz). That is, in these three buffers, the clock of each data is switched to the clock of the in-device transmission stream.

その後、ストリーム生成部390において、各データが機器内伝送ストリームのデータ構造に合わせてまとめられ、ビット幅が20bitでクロックが150MHzである機器内伝送ストリームが生成される。   Thereafter, in the stream generation unit 390, each data is collected according to the data structure of the in-device transmission stream, and an in-device transmission stream having a bit width of 20 bits and a clock of 150 MHz is generated.

続いて、ビット幅変換部271において、機器内伝送ストリームのビット幅20bitおよびクロック(150MHz)は、機器内を伝送するためのビット幅(5bit)およびクロック(600MHz)に変換される。そして、変換された機器内伝送ストリームは、ストリーム出力部272から出力され、信号処理回路基板400のストリーム入力部411に送信される。なお、LVDS伝送方式により送信される場合における信号線の本数は、機器内伝送ストリームのための10本(2本(差動)×5(bit))と、クロックのための2本(差動)と、機器内伝送ストリーム情報を伝送するための信号線との13本になる。すなわち、20bitのまま送信する場合と比較して、信号線の本数を少なくすることができる。   Subsequently, the bit width conversion unit 271 converts the bit width 20 bits and the clock (150 MHz) of the in-device transmission stream into a bit width (5 bits) and a clock (600 MHz) for transmission within the device. The converted in-device transmission stream is output from the stream output unit 272 and transmitted to the stream input unit 411 of the signal processing circuit board 400. Note that the number of signal lines in the case of transmission by the LVDS transmission method is 10 (2 (differential) × 5 (bit)) for the in-device transmission stream and 2 (differential) for the clock. ) And a signal line for transmitting the in-device transmission stream information. That is, the number of signal lines can be reduced as compared with the case of transmitting with 20 bits.

そして、信号処理回路基板400において、ビット幅変換部412は、ストリーム入力部411から供給された機器内伝送ストリーム(5bit、600MHz)を、ビット幅が20bitでクロックが150MHzの機器内伝送ストリームに変換する。これにより、機器内を送受信するために5bitにシリアライズされた機器内伝送ストリームが、本来のビット幅(20bit)の機器内伝送ストリームに復元される。   In the signal processing circuit board 400, the bit width conversion unit 412 converts the in-device transmission stream (5 bits, 600 MHz) supplied from the stream input unit 411 into an in-device transmission stream having a bit width of 20 bits and a clock of 150 MHz. To do. As a result, the in-device transmission stream serialized to 5 bits for transmission / reception within the device is restored to the in-device transmission stream of the original bit width (20 bits).

続いて、機器内伝送ストリーム(20bit、150MHz)は、ストリーム分離部422によって、ビデオデータと、オーディオデータと、付随データとに分離される。そして、ビデオストリーム生成部423、オーディオストリーム生成部424、付随データストリーム生成部425においてそれぞれのストリームが生成される(例えば、ビデオストリームは、20bit、148.5MHzのストリーム)。その後、生成された各ストリームは、各ストリームの処理回路に供給される。   Subsequently, the in-device transmission stream (20 bits, 150 MHz) is separated into video data, audio data, and accompanying data by the stream separation unit 422. Then, each stream is generated in the video stream generation unit 423, the audio stream generation unit 424, and the accompanying data stream generation unit 425 (for example, the video stream is a 20-bit, 148.5-MHz stream). Thereafter, each generated stream is supplied to the processing circuit of each stream.

このように、機器内伝送ストリームを機器内部で伝送することによって、伝送するストリームの数を減少させることができる。これにより、伝送に必要な配線の数を減少させることができる。   In this way, by transmitting the intra-device transmission stream inside the device, the number of streams to be transmitted can be reduced. Thereby, the number of wiring required for transmission can be reduced.

続いて、機器内伝送ストリームのデータ構造について、図5を参照して説明する。   Next, the data structure of the in-device transmission stream will be described with reference to FIG.

[機器内伝送ストリームのデータ構造の一例]
図5は、本技術の第1の実施の形態の情報処理装置100における機器内伝送ストリームのデータ構造の一例を示す模式図である。
[Example of data structure of intra-device transmission stream]
FIG. 5 is a schematic diagram illustrating an example of the data structure of the intra-device transmission stream in the information processing apparatus 100 according to the first embodiment of the present technology.

同図(a)には、外部の装置から情報処理装置100に送信されてビデオストリーム入力端子291から入力されるビデオストリームの1フレームにおけるデータ構造が模式的に示されている。このビデオストリームは、3G−SDIとして規定されているデータ構造により送信されたビデオストリームである。また、このビデオストリームにおける1フレームの大きさは、2048×1080画素である。同図(a)に示すように、規定された大きさのブランク期間(水平ブランキング521および垂直ブランキング522)が、1フレームのビデオデータ(有効映像領域523)ごとに設けられる。   FIG. 6A schematically shows the data structure of one frame of a video stream transmitted from an external device to the information processing apparatus 100 and input from the video stream input terminal 291. This video stream is a video stream transmitted with a data structure defined as 3G-SDI. The size of one frame in this video stream is 2048 × 1080 pixels. As shown in FIG. 6A, a blank period (horizontal blanking 521 and vertical blanking 522) having a prescribed size is provided for each frame of video data (effective video area 523).

また、水平ブランキング521の最後の4画素に相当するデータ領域には、ブランキング(ブランキング期間)が終わって有効映像領域523が始まることを識別するためのSAVが設けられる。また、水平ブランキング521の最初の4画素に相当するデータ領域には、1ライン前のビデオデータの期間(有効映像領域523)が終わってブランキングが始まることを識別するためのEAVが設けられる。同図(a)に示すようなデータ構造のビデオデータが1フレームの1ラインごとに送信されて、ビデオストリームを形成する。   In the data area corresponding to the last four pixels of the horizontal blanking 521, an SAV for identifying that the effective video area 523 starts after the blanking (blanking period) ends is provided. In the data area corresponding to the first four pixels of the horizontal blanking 521, an EAV for identifying that blanking starts after the period of the video data of one line before (effective video area 523) is provided. . Video data having a data structure as shown in FIG. 5A is transmitted for each line of one frame to form a video stream.

同図(b)には、ストリーム生成部390により生成されて、機器内を送受信される機器内伝送ストリームの1フレームにおけるデータ構造が模式的に示されている。なお、同図(b)において示すデータ構造のうち、水平ブランキング521と、垂直ブランキング522と、有効映像領域523とは、同図(a)において示したものと同様のものであるため、ここでの説明を省略する。   FIG. 5B schematically shows the data structure of one frame of the in-device transmission stream generated by the stream generation unit 390 and transmitted / received in the device. Of the data structure shown in FIG. 6B, the horizontal blanking 521, the vertical blanking 522, and the effective video area 523 are the same as those shown in FIG. The description here is omitted.

この同図(b)において示すデータ構造は、同図(a)において示したデータ構造に加えて、追加のブランキング(追加ブランキング540)を備えている。なお、追加ブランキング540以外は、同図(a)において示したデータ構造と同様である。このように、ストリーム生成部390は、3G−SDIとして規定されているデータ構造に、追加ブランキング540を追加したようなデータ構造のストリームを、機器内伝送ストリームとして生成する。すなわち、ストリーム生成部390は、ビデオデータを他の機器へ送信するための規格であるSDI規格のビデオストリームの1フレームのラインごとのデータ構造の所定位置に追加のブランキング期間を追加したようなデータ構造のストリームを、機器内伝送ストリームとして生成する。   The data structure shown in FIG. 7B includes additional blanking (additional blanking 540) in addition to the data structure shown in FIG. Except for the additional blanking 540, the data structure is the same as that shown in FIG. As described above, the stream generation unit 390 generates a stream having a data structure in which the additional blanking 540 is added to the data structure defined as 3G-SDI as an in-device transmission stream. That is, the stream generation unit 390 adds an additional blanking period to a predetermined position in the data structure for each line of one frame of a video stream of the SDI standard that is a standard for transmitting video data to other devices. A data structure stream is generated as an in-device transmission stream.

次に、追加ブランキング540におけるデータについて、図6を参照して説明する。   Next, data in the additional blanking 540 will be described with reference to FIG.

[追加ブランキングのデータ構造の一例]
図6は、本技術の第1の実施の形態のストリーム生成部390により生成される機器内伝送ストリームの追加ブランキング540におけるデータ構造の一例を示す模式図である。
[Example of data structure of additional blanking]
FIG. 6 is a schematic diagram illustrating an example of a data structure in the additional blanking 540 of the intra-device transmission stream generated by the stream generation unit 390 according to the first embodiment of the present technology.

なお、同図では、1ライン分の追加ブランキング540におけるデータ構造を示す。また、同図では、説明の便宜上、付随データが無いことを想定して説明する。   In the figure, the data structure in the additional blanking 540 for one line is shown. In the figure, for the convenience of explanation, it is assumed that there is no accompanying data.

同図には、1ライン分の追加ブランキング540におけるデータ構造として、コントロールヘッダ541と、オーディオパケット542乃至544と、パディング545とが示されている。   In the figure, as a data structure in the additional blanking 540 for one line, a control header 541, audio packets 542 to 544, and padding 545 are shown.

コントロールヘッダ541は、制御パケット生成部370が生成した制御パケットにより構成されるデータの期間であり、追加ブランキング540の開始位置に配置される。すなわち、機器内伝送ストリームから各ストリームを分離する際にこのコントロールヘッダ541を検出することにより、追加ブランキング540の開始が検出される。   The control header 541 is a data period constituted by the control packet generated by the control packet generator 370 and is arranged at the start position of the additional blanking 540. That is, the start of the additional blanking 540 is detected by detecting the control header 541 when separating each stream from the in-device transmission stream.

オーディオパケット542乃至544は、オーディオデータパケット生成部345が生成したオーディオパケットを示す。例えば、オーディオパケット542乃至544は、3G−SDIのエンベデットオーディオと同様に、AES(Audio Engineering Society)規格のオーディオデータ構造のパケットである。オーディオデータパケット生成部345により生成されたオーディオパケットは、ストリーム生成部390によって、追加ブランキング540におけるコントロールヘッダ541の後(ストリームにおいて後から送信される側)に配置される。   Audio packets 542 to 544 indicate audio packets generated by the audio data packet generation unit 345. For example, the audio packets 542 to 544 are audio data structure packets of AES (Audio Engineering Society) standard, similar to 3G-SDI embedded audio. The audio packet generated by the audio data packet generation unit 345 is arranged by the stream generation unit 390 after the control header 541 in the additional blanking 540 (side to be transmitted later in the stream).

パディング545は、追加ブランキングにおいて、意味のないデータにより構成されるデータ領域(期間)である。追加ブランキング540が特定の大きさの期間であるため、コントロールヘッダ541およびオーディオパケット542乃至544を配置して余った追加ブランキング540の期間は、意味のないデータにより埋められてパディング545となる。   Padding 545 is a data area (period) composed of meaningless data in additional blanking. Since the additional blanking 540 is a period of a specific size, the extra blanking 540 period remaining after the control header 541 and the audio packets 542 to 544 are arranged is filled with meaningless data to become padding 545. .

なお、同図では、付随データを示さなかったが、追加ブランキング540に付随データを入れる場合には、オーディオパケット542乃至544のようにパケット化された付随データが、オーディオパケット542乃至544のように配置される。   Although the accompanying data is not shown in the drawing, when the accompanying data is included in the additional blanking 540, the accompanying data packetized like the audio packets 542 to 544 is like the audio packets 542 to 544. Placed in.

ここで、ストリーム生成部390による機器内伝送ストリームの生成について、有効映像領域523の画素データを含む1ラインのデータを想定して、図5および図6を参照して説明する。まず、1つ前のラインの機器内伝送ストリームの生成が完了すると、制御部360は、次のラインの各データを、ビデオデータバッファ330、オーディオデータバッファ340、付随データバッファ350からストリーム生成部390に出力させる。なお、オーディオデータバッファ340が出力したオーディオデータはオーディオデータパケット生成部345によりパケット化され、付随データバッファ350が出力した付随データは、付随データパケット生成部355によりパケット化される。   Here, the generation of the in-device transmission stream by the stream generation unit 390 will be described with reference to FIGS. 5 and 6 assuming one line of data including pixel data of the effective video area 523. First, when the generation of the in-device transmission stream of the previous line is completed, the control unit 360 transfers each data of the next line from the video data buffer 330, the audio data buffer 340, and the associated data buffer 350 to the stream generation unit 390. To output. Note that the audio data output from the audio data buffer 340 is packetized by the audio data packet generator 345, and the accompanying data output from the accompanying data buffer 350 is packetized by the accompanying data packet generator 355.

また、制御部360は、このラインの水平ブランキング521におけるEAVおよびSAVをTRS生成部380に生成させ、ストリーム生成部390に出力させる。同様に、制御部360は、このラインのブランキングのEAVおよびSAV以外の領域のデータと、追加ブランキング540におけるパディング545のデータとをブランク生成部385に生成させ、ストリーム生成部390に出力させる。   Further, the control unit 360 causes the TRS generation unit 380 to generate EAV and SAV in the horizontal blanking 521 of this line, and causes the stream generation unit 390 to output them. Similarly, the control unit 360 causes the blank generation unit 385 to generate the data of the area other than EAV and SAV of blanking of this line and the data of the padding 545 in the additional blanking 540, and causes the stream generation unit 390 to output the data. .

そして、制御部360は、ストリーム生成部390を制御して、1ラインにおけるデータ構造が図5および図6で示したようなデータ構造になるようにデータをまとめさせる。これにより、1ラインの左側(ストリームの先になる側)から順に、EAV、ブランキング、SAV、有効映像領域、コントロールヘッダ、オーディオパケット、付随データパケット(付随データがある場合)、パディングとなるようにデータがつなぎ合わせられる。このように、SDI規格のビデオストリームに追加ブランキングが追加されることによって、SDI規格のストリームに入れることができなかったオーディオストリームなどを含む1つのストリーム(機器内伝送ストリーム)が生成される。   Then, the control unit 360 controls the stream generation unit 390 to collect data so that the data structure in one line becomes the data structure as shown in FIGS. As a result, EAV, blanking, SAV, effective video area, control header, audio packet, accompanying data packet (if there is accompanying data), and padding are sequentially performed from the left side of the line (the side ahead of the stream). The data is stitched together. As described above, by adding additional blanking to the SDI standard video stream, one stream (intra-device transmission stream) including an audio stream that could not be included in the SDI standard stream is generated.

[機器内伝送ストリームの効果例]
図7は、本技術の第1の実施の形態のストリーム生成部390により生成される機器内伝送ストリームを用いて機器内を伝送することによる効果の一例を示す模式図である。
[Effects of intra-device transmission stream]
FIG. 7 is a schematic diagram illustrating an example of an effect obtained by transmitting the inside of a device using the in-device transmission stream generated by the stream generation unit 390 according to the first embodiment of the present technology.

同図(a)には、1フレームのサイズが2048×1080画素であってオーディオデータの量が多い場合の機器内伝送ストリームのデータ構造が示されている。なお、追加ブランキング540におけるオーディオバケットの配置期間を模式的に示すオーディオ領域551以外は、図5(b)において示したものと同様のものであるため、ここでの説明を省略する。   FIG. 5A shows the data structure of the in-device transmission stream when the size of one frame is 2048 × 1080 pixels and the amount of audio data is large. Note that, except for the audio region 551 that schematically shows the arrangement period of the audio buckets in the additional blanking 540, it is the same as that shown in FIG. 5B, and a description thereof will be omitted here.

オーディオ領域551に示すように、オーディオデータの量が多い場合には、オーディオ領域551が増加する一方で、追加ブランキング540のパディング領域が減少する。   As shown in the audio area 551, when the amount of audio data is large, the audio area 551 increases while the padding area of the additional blanking 540 decreases.

図7(b)には、1フレームのサイズが2048×1080画素であって、オーディオデータの量が少ない場合の機器内伝送ストリームのデータ構造が示されている。この図7(b)には、オーディオデータの量が少ない場合のオーディオバケットの領域を模式的に示すオーディオ領域561が示されている。   FIG. 7B shows the data structure of the in-device transmission stream when the size of one frame is 2048 × 1080 pixels and the amount of audio data is small. FIG. 7B shows an audio area 561 that schematically shows an audio bucket area when the amount of audio data is small.

オーディオ領域561に示すように、オーディオデータの量が少ない場合(例えば、サラウンドのチャンネル数が少ない場合)には、オーディオ領域561が減少する一方で、追加ブランキング540のパディング領域が増加する。すなわち、同図(a)および(b)に示すように、機器内伝送ストリームを生成することにより、オーディオデータのデータ量の増減に係わらずに、ブランキングを含む1フレーム当たりのデータ量を所定の大きさに設定することができる。   As shown in the audio area 561, when the amount of audio data is small (for example, when the number of surround channels is small), the audio area 561 decreases while the padding area of the additional blanking 540 increases. That is, as shown in FIGS. 9A and 9B, by generating an in-device transmission stream, a data amount per frame including blanking is predetermined regardless of an increase or decrease in the data amount of audio data. Can be set to the size of

図7(c)には、1フレームのサイズが1920×1080画素であって、オーディオデータの量が図7(a)と同じ場合の機器内伝送ストリームのデータ構造が示されている。SDIフォーマットにおいては、1フレームのサイズが2048×1080画素のデータ構造と、1フレームのサイズが1920×1080画素のデータ構造との違いは、水平ブランキングにおけるブランキングの長さが異なるだけである。すなわち、同図(c)の水平ブランキング571は、同図(a)および(b)の水平ブランキング521よりも期間が長い。しかしながら、オーディオデータのサイズによっては、この水平ブランキング571に入りきらない場合もある。このような場合においても、追加ブランキングの期間を追加することにより、入れることができなかったオーディオストリームを含む1つのストリーム(機器内伝送ストリーム)を生成することができる。   FIG. 7 (c) shows the data structure of the in-device transmission stream when the size of one frame is 1920 × 1080 pixels and the amount of audio data is the same as that in FIG. 7 (a). In the SDI format, the difference between the data structure in which the size of one frame is 2048 × 1080 pixels and the data structure in which the size of one frame is 1920 × 1080 pixels is only the difference in the blanking length in horizontal blanking. . That is, the horizontal blanking 571 in FIG. 10C has a longer period than the horizontal blanking 521 in FIGS. However, depending on the size of the audio data, the horizontal blanking 571 may not be fully accommodated. Even in such a case, it is possible to generate one stream (intra-device transmission stream) including an audio stream that could not be inserted by adding an additional blanking period.

このように、本技術の第1の実施の形態によれば、外部装置から供給された複数のストリームに基づいて機器内伝送ストリームを生成し、この生成した機器内伝送ストリームを機器内の他の基板(回路)に伝送することができる。すなわち、機器内を伝送させるストリームの数を減少させ、ストリームを機器内で伝送させるのに必要な配線の数を減少させることができる。   As described above, according to the first embodiment of the present technology, an intra-device transmission stream is generated based on a plurality of streams supplied from an external device, and the generated intra-device transmission stream is transmitted to other devices in the device. It can be transmitted to a substrate (circuit). That is, the number of streams transmitted in the device can be reduced, and the number of wirings required to transmit the stream in the device can be reduced.

<2.第2の実施の形態>
本技術の第1の実施の形態では、ビデオストリームと、オーディオストリームと、付随データストリームとが、それぞれ1系統であることを想定して説明した。なお、ビデオストリームを1系統で送受信できるのは、SDI規格により定められたフレームサイズの上限までであり、フレームサイズがさらに高い場合(例えば、スーパーハイビジョン)には、1系統のビデオストリームで送受信することができない。
<2. Second Embodiment>
In the first embodiment of the present technology, the description has been made assuming that the video stream, the audio stream, and the accompanying data stream are each one system. The video stream can be transmitted / received in one system up to the upper limit of the frame size defined by the SDI standard. When the frame size is higher (for example, Super Hi-Vision), the video stream is transmitted / received in one system. I can't.

このような場合において、SDI規格を用いてストリームを送受信したい場合には、元のビデオストリームを複数の系統(ビデオストリーム)に分割して送受信することが行われる。   In such a case, when it is desired to transmit / receive a stream using the SDI standard, the original video stream is divided into a plurality of systems (video streams) and transmitted / received.

そこで、本技術の第2の実施の形態では、ビデオストリームが4系統で送信される例について、図8乃至図13を参照して説明する。   Therefore, in the second embodiment of the present technology, an example in which video streams are transmitted in four systems will be described with reference to FIGS. 8 to 13.

[情報処理装置の構成例]
図8は、本技術の第2の実施の形態における情報処理装置110の構成例を示すブロック図である。この情報処理装置100は、インターフェース基板600と、信号処理回路基板700とを備える。
[Configuration example of information processing device]
FIG. 8 is a block diagram illustrating a configuration example of the information processing apparatus 110 according to the second embodiment of the present technology. The information processing apparatus 100 includes an interface board 600 and a signal processing circuit board 700.

なお、同図では、ビデオストリームおよびオーディオストリームはそれぞれ4系統であり、付随データストリームは1系統であることを想定する。   In the figure, it is assumed that there are four video streams and audio streams, respectively, and one accompanying data stream.

インターフェース基板600は、4系統のビデオストリーム入力端子(第1V端子691乃至第4V端子694)と、4系統のオーディオストリーム入力端子(第1A端子695乃至第4A端子698)とを備える。さらに、インターフェース基板600は、4系統のビデオストリーム変換部(第1VS変換部611乃至第4VS変換部614)と、4系統のオーディオストリーム変換部(第1AS変換部621乃至第4AS変換部624)とを備える。   The interface board 600 includes four video stream input terminals (first V terminal 691 to fourth V terminal 694) and four audio stream input terminals (first A terminal 695 to fourth A terminal 698). Further, the interface board 600 includes four video stream converters (first VS converter 611 to fourth VS converter 614) and four audio stream converters (first AS converter 621 to fourth AS converter 624). Is provided.

また、インターフェース基板600は、4系統の機器内伝送ストリーム生成部(第1S生成部651乃至第4S生成部654)と、4系統のストリーム送信部(第1S送信部655乃至第4S送信部658)とを備える。なお、第1V端子691乃至第4V端子694は図1のビデオストリーム入力端子291に対応し、第1A端子695乃至第4A端子698は図1のオーディオストリーム入力端子292に対応する。また、第1VS変換部611乃至第4VS変換部614は図1のビデオストリーム変換部210に対応し、第1AS変換部621乃至第4AS変換部624は図1のオーディオストリーム変換部220に対応する。そして、第1S生成部651乃至第4S生成部654は図1の機器内伝送ストリーム生成部300に対応し、第1S送信部655乃至第4S送信部658は図1のストリーム送信部270に対応する。   Further, the interface board 600 includes four systems of in-device transmission stream generation units (first S generation unit 651 to fourth S generation unit 654) and four systems of stream transmission units (first S transmission unit 655 to fourth S transmission unit 658). With. Note that the first V terminal 691 to the fourth V terminal 694 correspond to the video stream input terminal 291 in FIG. 1, and the first A terminal 695 to the fourth A terminal 698 correspond to the audio stream input terminal 292 in FIG. Also, the first VS conversion unit 611 to the fourth VS conversion unit 614 correspond to the video stream conversion unit 210 in FIG. 1, and the first AS conversion unit 621 to the fourth AS conversion unit 624 correspond to the audio stream conversion unit 220 in FIG. The first S generation unit 651 to the fourth S generation unit 654 correspond to the in-device transmission stream generation unit 300 in FIG. 1, and the first S transmission unit 655 to the fourth S transmission unit 658 correspond to the stream transmission unit 270 in FIG. .

また、インターフェース基板600は、図1のインターフェース基板200と同様に、付随データストリーム入力端子293と、付随データストリーム変換部230と、ベースバンドクロック生成部240とを備える。さらに、インターフェース基板600は、図1のインターフェース基板200と同様に、ストリームクロック(SCLK)生成部250と、機器内伝送クロック(CLK)生成部260とを備える。   Similarly to the interface board 200 of FIG. 1, the interface board 600 includes an accompanying data stream input terminal 293, an accompanying data stream conversion unit 230, and a baseband clock generation unit 240. Further, the interface board 600 includes a stream clock (SCLK) generation unit 250 and an in-device transmission clock (CLK) generation unit 260, as with the interface board 200 of FIG.

また、インターフェース基板600は、ビデオデータ書込部630と、ビデオデータ取得部640と、フレーム復元部680とを備える。なお、ビデオデータ書込部630、ビデオデータ取得部640およびフレーム復元部680以外の各構成は、図1において示した各構成にそれぞれ対応する。このため、図8では、ビデオデータ書込部630、ビデオデータ取得部640およびフレーム復元部680に着目して説明する。   The interface board 600 includes a video data writing unit 630, a video data acquisition unit 640, and a frame restoration unit 680. Each configuration other than the video data writing unit 630, the video data obtaining unit 640, and the frame restoration unit 680 corresponds to each configuration shown in FIG. For this reason, in FIG. 8, the video data writing unit 630, the video data acquisition unit 640, and the frame restoration unit 680 will be described.

ビデオデータ書込部630は、第1V端子691乃至第4V端子694を介して入力された4系統のビデオストリームを、1フレームごとにフレーム復元部680に書き込むものである。このビデオデータ書込部630は、フレーム復元部680におけるDRAM(Dynamic Random Access Memory)にビデオデータを書き込むことにより4系統に分割される前のフレームを復元する。なお、このビデオデータ書込部630については、図9を参照して説明するため、ここでの説明を省略する。また、このビデオデータ書込部630によるDRAMへのビデオデータの書き込みについては、図11を参照して説明するため、ここでの説明を省略する。なお、ビデオデータ書込部630は、特許請求の範囲に記載の復元部の一例である。   The video data writing unit 630 writes the four video streams input via the first V terminal 691 to the fourth V terminal 694 to the frame restoration unit 680 frame by frame. The video data writing unit 630 restores a frame before being divided into four systems by writing video data to a DRAM (Dynamic Random Access Memory) in the frame restoration unit 680. Since the video data writing unit 630 will be described with reference to FIG. 9, the description thereof is omitted here. The video data writing unit 630 writes video data to the DRAM, which will be described with reference to FIG. The video data writing unit 630 is an example of a restoration unit described in the claims.

ビデオデータ取得部640は、フレーム復元部680から1フレームごとのビデオデータを取得して、取得したビデオデータを4つに分割して4系統のストリーム生成部(第1S生成部651乃至第4S生成部654)に分配するものである。すなわち、ビデオデータ取得部640は、第1V端子691乃至第4V端子694に入力された4系統のビデオストリームにおけるフレームの分割方式とは異なるフレームの分割方式にビデオストリームを再分割し、新たな4つのビデオストリームを生成する。なお、このビデオデータ取得部640によるフレームの再分割については、図12乃至図13を参照して説明するため、ここでの説明を省略する。なお、ビデオデータ取得部640は、特許請求の範囲に記載の分割部の一例である。   The video data acquisition unit 640 acquires video data for each frame from the frame restoration unit 680, divides the acquired video data into four, and generates four stream generation units (first S generation unit 651 to fourth S generation). Part 654). That is, the video data acquisition unit 640 subdivides the video stream into a frame division method different from the frame division method in the four video streams input to the first V terminal 691 to the fourth V terminal 694, and generates a new 4 Generate one video stream. Note that frame re-division by the video data acquisition unit 640 will be described with reference to FIGS. The video data acquisition unit 640 is an example of a dividing unit described in the claims.

フレーム復元部680は、ビデオデータ取得部640から供給されたビデオデータを一時的に保持し、外部装置において4系統のビデオストリームに分割される前のフレームを復元するものである。また、フレーム復元部680は、フレームを復元した後に、保持するビデオデータをビデオデータ取得部640に供給する。なお、このフレーム復元部680は、図9を参照して説明するためここでの説明を省略する。   The frame restoration unit 680 temporarily holds the video data supplied from the video data acquisition unit 640 and restores a frame before being divided into four video streams in the external device. The frame restoration unit 680 supplies the video data to be held to the video data acquisition unit 640 after restoring the frame. The frame restoration unit 680 will be described with reference to FIG.

信号処理回路基板700は、4系統のストリーム受信部(第1S受信部711乃至第4S受信部714)を備える。また、信号処理回路基板700は、4系統の機器内伝送ストリーム分離部(第1S分離部721乃至第4S分離部724)を備える。なお、第1S受信部711乃至第4S受信部714は図1のストリーム受信部410に対応し、第1S分離部721乃至第4S分離部724は図1の機器内伝送ストリーム分離部420に対応する。   The signal processing circuit board 700 includes four stream receiving units (first S receiving unit 711 to fourth S receiving unit 714). In addition, the signal processing circuit board 700 includes four in-device transmission stream separators (first S separator 721 to fourth S separator 724). The first S receiving unit 711 to the fourth S receiving unit 714 correspond to the stream receiving unit 410 in FIG. 1, and the first S separating unit 721 to the fourth S separating unit 724 correspond to the in-device transmission stream separating unit 420 in FIG. .

また、信号処理回路基板700は、図1の信号処理回路基板400と同様に、ビデオプロセッサ440と、オーディオプロセッサ450と、システムコントローラ460とを備える。なお、信号処理回路基板700の各構成は、図1において示したものにそれぞれ対応するため、ここでの説明を省略する。   The signal processing circuit board 700 includes a video processor 440, an audio processor 450, and a system controller 460, similar to the signal processing circuit board 400 of FIG. 1. Note that each configuration of the signal processing circuit board 700 corresponds to that shown in FIG. 1, and thus the description thereof is omitted here.

続いて、ビデオデータ書込部630、ビデオデータ取得部640およびフレーム復元部680について、図9を参照して説明する。   Next, the video data writing unit 630, the video data acquisition unit 640, and the frame restoration unit 680 will be described with reference to FIG.

[ビデオデータ書込部およびビデオデータ取得部の構成例]
図9は、本技術の第2の実施の形態におけるビデオデータ書込部630、ビデオデータ取得部640およびフレーム復元部680の構成例を示すブロック図である。
[Configuration example of video data writing unit and video data acquiring unit]
FIG. 9 is a block diagram illustrating a configuration example of the video data writing unit 630, the video data acquisition unit 640, and the frame restoration unit 680 according to the second embodiment of the present technology.

同図では、図8において示したビデオデータ書込部630と、ビデオデータ取得部640と、フレーム復元部680との間におけるデータの送受信に着目して説明する。なお、図8では、ビデオデータ書込部630、ビデオデータ取得部640およびフレーム復元部680の間にはビデオデータに関する信号線のみを示したが、図9では、制御に関する信号線も加えて示す。   In the figure, description will be given focusing on data transmission / reception among the video data writing unit 630, the video data acquisition unit 640, and the frame restoration unit 680 shown in FIG. In FIG. 8, only signal lines related to video data are shown between the video data writing unit 630, the video data acquisition unit 640, and the frame restoration unit 680, but FIG. 9 also shows signal lines related to control. .

同図では、ビデオデータ書込部630と、ビデオデータ取得部640と、フレーム復元部680とが示されている。   In the figure, a video data writing unit 630, a video data acquisition unit 640, and a frame restoration unit 680 are shown.

ビデオデータ書込部630は、第1時間軸補正部631乃至第4時間軸補正部634を備える。また、フレーム復元部680は、アービタ681と、メモリコントローラ682と、分割制御部683と、DRAM684とを備える。   The video data writing unit 630 includes a first time axis correction unit 631 to a fourth time axis correction unit 634. The frame restoration unit 680 includes an arbiter 681, a memory controller 682, a division control unit 683, and a DRAM 684.

第1時間軸補正部631乃至第4時間軸補正部634は、第1VS変換部611乃至第4VS変換部614から供給された4系統のビデオストリームの間の時間軸を合わせるものである。また、第1時間軸補正部631乃至第4時間軸補正部634は、時間軸を合わせた後にアービタ681からの命令を受信すると、DRAM684に書き込むビデオデータをメモリコントローラ682に供給する。この第1時間軸補正部631乃至第4時間軸補正部634は、例えば、TBC(Time Base Corrector)により実現される。   The first time axis correction unit 631 to the fourth time axis correction unit 634 adjust the time axis between the four video streams supplied from the first VS conversion unit 611 to the fourth VS conversion unit 614. Further, when the first time axis correction unit 631 to the fourth time axis correction unit 634 receive a command from the arbiter 681 after adjusting the time axis, the video data to be written in the DRAM 684 is supplied to the memory controller 682. The first time axis correction unit 631 to the fourth time axis correction unit 634 are realized by, for example, TBC (Time Base Corrector).

アービタ681は、DRAM684へのアクセス(データの書き込みまたは読み出し(取得))を調停(アービトレーション)するものである。このアービタ681は、クライアント(第1時間軸補正部631乃至第4時間軸補正部634およびビデオデータ取得部640)がDRAM684へアクセスしたい場合には、そのクライアントが発行したDRAM684へのアクセス要求(リクエスト信号)を、信号線689を介して受信する。そして、アービタ681は、受信したリクエストのうちからDRAM684へのアクセスを許可するリクエストを決定(調停)し、アクセスの許可信号(グラント信号)を、そのリクエストを発行したクライアントへ信号線688を介して供給する。また、アービタ681は、DRAM684へのアクセスを許可したリクエストをメモリコントローラ682に供給し、そのリクエストによるDRAM684へのアクセスを実行させる。   The arbiter 681 arbitrates access (data writing or reading (acquisition)) to the DRAM 684. When the client (the first time axis correction unit 631 to the fourth time axis correction unit 634 and the video data acquisition unit 640) wants to access the DRAM 684, the arbiter 681 issues an access request (request) to the DRAM 684 issued by the client. Signal) is received via the signal line 689. The arbiter 681 determines (arbitration) a request that permits access to the DRAM 684 from the received requests, and sends an access permission signal (grant signal) to the client that issued the request via the signal line 688. Supply. Further, the arbiter 681 supplies a request permitting access to the DRAM 684 to the memory controller 682, and executes access to the DRAM 684 by the request.

すなわち、アービタ681は、1フレーム分のビデオデータをDRAM684に保持させる場合には、第1時間軸補正部631乃至第4時間軸補正部634のいずれかにグラント信号を供給し、DRAM684に保持させるビデオデータを出力させる。また、アービタ681は、DRAM684に保持された1フレーム分のビデオデータを取得する場合には、ビデオデータ取得部640にグラント信号を供給し、ビデオデータを取得させる。   That is, the arbiter 681 supplies a grant signal to any one of the first time axis correction unit 631 to the fourth time axis correction unit 634 and holds it in the DRAM 684 when the video data for one frame is held in the DRAM 684. Output video data. Further, when the arbiter 681 acquires video data for one frame held in the DRAM 684, the arbiter 681 supplies a grant signal to the video data acquisition unit 640 to acquire the video data.

メモリコントローラ682は、DRAM684へのアクセスを制御するものである。このメモリコントローラ682は、例えば、第1時間軸補正部631が発行したリクエストによるアクセスがアービタ681により許可された場合には、第1時間軸補正部631が出力したビデオデータをDRAM684に書き込む。   The memory controller 682 controls access to the DRAM 684. For example, when access by a request issued by the first time axis correction unit 631 is permitted by the arbiter 681, the memory controller 682 writes the video data output by the first time axis correction unit 631 to the DRAM 684.

分割制御部683は、DRM684から読み出したビデオデータの4系統への再分割を制御するものである。例えば、分割制御部683は、ビデオデータの分割方式に応じた制御パターンを複数保持する。そして、分割制御部683は、指定された分割方式の制御パターンに基づいて、アービタ681と、メモリコントローラ682と、ビデオデータ取得部640とを制御する。これにより、再分割された新たな4系統のビデオストリームをビデオデータ取得部640に生成させる。このように、分割制御部683に複数の複数の分割方式の制御パターンを保持させることにより、外部装置において分割されたビデオデータの分割方式をインターフェース基板600において変更することができる。   The division control unit 683 controls the division of the video data read from the DRM 684 into four systems. For example, the division control unit 683 holds a plurality of control patterns according to the video data division method. Then, the division control unit 683 controls the arbiter 681, the memory controller 682, and the video data acquisition unit 640 based on the control pattern of the designated division method. This causes the video data acquisition unit 640 to generate four new video streams that are subdivided. As described above, the division control unit 683 holds a plurality of division scheme control patterns, whereby the division scheme of the video data divided in the external device can be changed in the interface board 600.

DRAM684は、ビデオデータ書込部630が供給したデータが書き込まれ、また、ビデオデータ取得部640によりデータが読み出される記憶装置である。   The DRAM 684 is a storage device into which data supplied from the video data writing unit 630 is written and data is read out by the video data acquisition unit 640.

[情報処理装置に供給される4系統のビデオストリームの例]
図10は、本技術の第2の実施の形態における情報処理装置110に外部装置から供給される4系統のビデオストリームの一例を示す模式図である。
[Example of four video streams supplied to information processing apparatus]
FIG. 10 is a schematic diagram illustrating an example of four video streams supplied from an external apparatus to the information processing apparatus 110 according to the second embodiment of the present technology.

同図(a)には、外部装置が4系統に分割する前のビデオストリームの1フレーム(画像810)が示されている。この画像810のサイズは、横が3840画素であり、縦が2160画素の画像である。このサイズ(3840×2160画素の)の画像により構成されるビデオストリームは、1系統のSDI規格のビデオストリームとして送信することができない。そこで、外部装置は、3840×2160画素のサイズの画像を4分割(例えば、右上、右下、左上、左下の4つのサブフレームに分割)して4系統のSDI規格のビデオストリームを生成し、この4系統のビデオストリームを情報処理装置110に供給する。   FIG. 5A shows one frame (image 810) of a video stream before the external apparatus divides the system into four systems. The size of the image 810 is 3840 pixels in the horizontal direction and 2160 pixels in the vertical direction. A video stream composed of images of this size (3840 × 2160 pixels) cannot be transmitted as a single SDI video stream. Therefore, the external device divides an image having a size of 3840 × 2160 pixels into four (for example, divided into four subframes of upper right, lower right, upper left, and lower left) to generate four video streams of the SDI standard, These four video streams are supplied to the information processing apparatus 110.

同図(b)には、4系統のビデオストリームにおける1フレームがそれぞれ模式的に示されている。   FIG. 4B schematically shows one frame in each of the four video streams.

第1ビデオストリーム画像820は、第1V端子691に入力されるビデオストリーム(第1ビデオストリーム)の1フレームを示す。この第1ビデオストリーム画像820は、同図(a)において示した画像810を4分割した画像のうちの左上の画像である。すなわち、第1ビデオストリームは、画像810の左上の1920×1080画素の領域の画像が時系列順に連続しているデータである。   The first video stream image 820 indicates one frame of the video stream (first video stream) input to the first V terminal 691. The first video stream image 820 is an upper left image among the images obtained by dividing the image 810 shown in FIG. That is, the first video stream is data in which images in an area of 1920 × 1080 pixels in the upper left of the image 810 are continuous in time series.

第1ビデオストリーム画像820と同様に、第2ビデオストリーム画像830は第2V端子692に入力される第2ビデオストリームを示し、第3ビデオストリーム画像840は第3V端子693の第3ビデオストリームを示す。また、第4ビデオストリーム画像850は第4V端子694に入力される第4ビデオストリームを示す。そして、第2ビデオストリームは画像810の右上に対応し、第3ビデオストリームは画像810の左下に対応し、第4ビデオストリームは画像810の右下に対応する。   Similar to the first video stream image 820, the second video stream image 830 indicates the second video stream input to the second V terminal 692, and the third video stream image 840 indicates the third video stream at the third V terminal 693. . The fourth video stream image 850 indicates the fourth video stream input to the fourth V terminal 694. The second video stream corresponds to the upper right of the image 810, the third video stream corresponds to the lower left of the image 810, and the fourth video stream corresponds to the lower right of the image 810.

なお、同図(b)では、第1ビデオストリーム画像820を濃い灰色を付した矩形で示し、第2ビデオストリーム画像830を細かい点を付した矩形で示している。また、第3ビデオストリーム画像840を点を少なく付した矩形で示し、第4ビデオストリーム画像850は網目を付した矩形で示している。また、これら画像には、画素を模式的に示す矩形(画素821、831、841、851)が、画素番号と共に示されている。なお、以降の図面において示すこれらの模様を付した矩形は、その画素の由来(外部装置から送信された4系統のビデオストリームのどれが由来か)を示すこととする。   In FIG. 5B, the first video stream image 820 is indicated by a dark gray rectangle, and the second video stream image 830 is indicated by a fine dot rectangle. Further, the third video stream image 840 is indicated by a rectangle with few dots, and the fourth video stream image 850 is indicated by a rectangle with a mesh. In these images, rectangles (pixels 821, 831, 841, and 851) schematically showing pixels are shown together with pixel numbers. Note that the rectangles with these patterns shown in the following drawings indicate the origin of the pixel (which of the four video streams transmitted from the external device is derived).

[DRAMに保持される1フレームのメモリマップ例]
図11は、本技術の第2の実施の形態におけるDRAM684に保持される画像(フレーム)のメモリマップの一例を示す模式図である。
[One-frame memory map example held in DRAM]
FIG. 11 is a schematic diagram illustrating an example of a memory map of images (frames) held in the DRAM 684 according to the second embodiment of the present technology.

同図(a)には、図10(b)において示した4系統のビデオストリーム(1フレームが1920×1080画素)に基づいてDRAM684に保持される1フレームのメモリマップ(メモリマップ画像861)の一例が示されている。また、図11(b)には、1フレームが2048×1080画素の4系統のビデオストリームに基づいてDRAM684に保持される1フレームのメモリマップ(メモリマップ画像862)の一例が示されている。   FIG. 10A shows a memory map (memory map image 861) of one frame held in the DRAM 684 based on the four video streams (one frame is 1920 × 1080 pixels) shown in FIG. An example is shown. FIG. 11B shows an example of a one-frame memory map (memory map image 862) held in the DRAM 684 based on four video streams of 2048 × 1080 pixels per frame.

また、同図(a)および(b)には、DRAM684におけるカラム方向(同図の左右方向)のメモリアドレス(0x0、0x20、0x200、0x3ffおよび0x3e0番地)が、メモリマップ画像862の左端を基準(0x0番地)として示されている。   In FIGS. 7A and 7B, memory addresses (addresses 0x0, 0x20, 0x200, 0x3ff, and 0x3e0) in the column direction (the horizontal direction in the figure) in the DRAM 684 are based on the left end of the memory map image 862. It is shown as (0x0 address).

ここで、ビデオデータ書込部630によるDRAM684へのビデオデータの書き込みについて説明する。ビデオデータ書込部630は、4系統のビデオストリームで送信するために4分割される前のフレームを、DRAM684のメモリマップ上において復元する。この書き込みの際に、ライン途中(同図の左右方向の途中)でデータが途切れないように書き込む。なお、同図(b)に示すようにインターフェース基板600に複数のサイズのフレームが供給される場合を予め想定し、フレームの画素数が異なる場合においてもライン途中でデータが途切れないように書き込む。   Here, writing of video data to the DRAM 684 by the video data writing unit 630 will be described. The video data writing unit 630 restores, on the memory map of the DRAM 684, a frame before being divided into four for transmission in four video streams. At the time of this writing, data is written so that data is not interrupted in the middle of the line (in the horizontal direction in the figure). As shown in FIG. 4B, it is assumed in advance that a plurality of sizes of frames are supplied to the interface board 600, and data is written so that data is not interrupted even when the number of pixels in the frame is different.

例えば、同図(a)および(b)に示すように、4分割画像のうち右上および右下の画像の左端が、0x200番地になるように書き込む。また、この書き込みとともに、4分割画像の左上および左下の画像の右端が、0x200の1つ前の番地になるように書き込む。すなわち、4分割画像のつなぎ目となる番地(例えば、0x200番地)を予め設定して、この番地を基準としてDRAM684に書き込むことにより、ライン途中においてデータが途切れないようにDRAM684に書き込むことができる。   For example, as shown in (a) and (b) of the figure, writing is performed so that the left end of the upper right and lower right images of the four divided images is at address 0x200. Further, along with this writing, writing is performed so that the right end of the upper left and lower left images of the four-divided image is the address immediately before 0x200. That is, by setting an address (for example, address 0x200) as a joint of the four-divided image in advance and writing to the DRAM 684 with reference to this address, the data can be written to the DRAM 684 so that the data is not interrupted in the middle of the line.

このように、ライン途中においてデータが途切れないようにDRAM684に書き込むことにより、ビデオデータ取得部640が読み出す際に、バースト転送を用いて読み出すことができ、これにより、読み出しを高速にすることができる。   Thus, by writing to the DRAM 684 so that the data is not interrupted in the middle of the line, when the video data acquisition unit 640 reads, the data can be read by using burst transfer, thereby enabling high-speed reading. .

[DRAMからの読み出し時における分割方式の変換例]
図12および図13は、本技術の第2の実施の形態におけるDRAM684に保持された画像をビデオデータ取得部640が読み出す際における分割方式の変換の一例を示す模式図である。
[Example of division method conversion when reading from DRAM]
12 and 13 are schematic diagrams illustrating an example of division method conversion when the video data acquisition unit 640 reads out an image held in the DRAM 684 according to the second embodiment of the present technology.

なお、図12および図13において説明するビデオデータ取得部640による分割形式の変換は、信号処理回路基板700におけるビデオプロセッサ440の画像処理に有利なように変換される。このため、変換の方式としては、ビデオプロセッサ440の種類に応じて種々の例が考えられるが、ここでは、一例として、縦ラインを順番に4つに分類する方式を図12において示し、2×2画素を4つに分割する方式を図13において示す。   Note that the division format conversion performed by the video data acquisition unit 640 described in FIGS. 12 and 13 is performed in an advantageous manner for image processing of the video processor 440 in the signal processing circuit board 700. For this reason, various examples of conversion methods can be considered according to the type of the video processor 440. Here, as an example, a method of classifying vertical lines into four in order is shown in FIG. A method of dividing two pixels into four is shown in FIG.

図12では、縦ラインを順番に4つに分類する例が同図(a)に示され、この方式により生成された4系統のビデオストリーム(機器内伝送用ビデオストリーム)のデータ構造を示す画像が同図(b)に示されている。   In FIG. 12, an example in which vertical lines are classified into four in order is shown in FIG. 12A, and an image showing the data structure of four video streams (in-device transmission video streams) generated by this method. Is shown in FIG.

同図(a)では、DRAM684から読み出された一連のデータを画素単位で示すデータ列(読み出しデータ列911)と、このデータ列がビデオデータ取得部640により分割された4つのデータ列(第1データ列912乃至第4データ列915)とが示されている。なお、読み出しデータ列911では、一例として、12個(1乃至12番)の画素のデータ列を示す。そして、この12個の画素の4系統への分割例を、第1データ列912乃至第4データ列915において示す。   In FIG. 9A, a data string (read data string 911) indicating a series of data read from the DRAM 684 in pixel units, and four data strings (first data columns) obtained by dividing the data string by the video data acquisition unit 640. 1 data string 912 to fourth data string 915) are shown. Note that the read data string 911 shows a data string of 12 (numbered 1 to 12) pixels as an example. An example of dividing these 12 pixels into four systems is shown in a first data string 912 to a fourth data string 915.

ここで、ビデオデータ取得部640による分割形式の変換について説明する。ビデオデータ書込部630により、1フレーム分のビデオデータがDRAM684に書き込まれると、ビデオデータ取得部640は、このフレーム分のビデオデータの取得を開始する。例えば、図11(a)の左上の画素のデータ(1番)から右に向けて順に(2、3、4・・・)、データが読み出される。そして、この読み出されたデータ(読み出しデータ列911)は、ビデオデータ取得部640により、分割制御部683により指定された分割方式に従って4つのデータ列(第1データ列912乃至第4データ列915)に分割される。   Here, the division format conversion by the video data acquisition unit 640 will be described. When the video data writing unit 630 writes video data for one frame into the DRAM 684, the video data acquisition unit 640 starts acquiring video data for the frame. For example, data is read in order from the data (No. 1) of the upper left pixel in FIG. 11A to the right (2, 3, 4,...). Then, the read data (read data string 911) is divided into four data strings (first data string 912 to fourth data string 915) by the video data acquisition unit 640 according to the division method designated by the division control unit 683. ).

図12では、縦ラインを順番に4つに分類する分割方式(列単位分割方式)であるため、1、5、9番の画素データが第1データ列912とされ、2、6、10番の画素データが第2データ列913とされる。また、3、7、11番の画素データが第3データ列914とされ、4、8、12番の画素データが第4データ列915とされる。そして、この4つのデータ列は、4系統の機器内伝送用ビデオストリームとして、第1S生成部651乃至第4S生成部654にそれぞれ供給される。   In FIG. 12, since the vertical line is divided into four in order (column-based division method), the first, fifth, and ninth pixel data are defined as the first data column 912, and the second, sixth, and tenth. The second pixel data is the second data string 913. The pixel data of Nos. 3, 7, and 11 are the third data string 914, and the pixel data of Nos. 4, 8, and 12 are the fourth data string 915. The four data strings are supplied to the first S generation unit 651 to the fourth S generation unit 654 as four video streams for in-device transmission.

同図(b)では、4系統の機器内伝送用ビデオストリームにおける1フレームをそれぞれが示す4つの画像(第1ビデオストリーム画像921乃至第4ビデオストリーム画像924)が示されている。   In FIG. 4B, four images (first video stream image 921 to fourth video stream image 924) each representing one frame in the four video streams for in-device transmission are shown.

第1ビデオストリーム画像921乃至第4ビデオストリーム画像924に示すように、列単位で4系統に分割すると、1フレームのサイズは、横が960画素、縦が2160画素となる。ビデオプロセッサは、このように分割されたストリームを受信することにより、第1ビデオストリーム乃至第4ビデオストリームから交互に画素のデータを取得すればフレームが作成できるため、ビデオプロセッサにおける処理の遅延が少なくなる。   As shown in the first video stream image 921 to the fourth video stream image 924, when divided into four systems in units of columns, the size of one frame is 960 pixels in the horizontal direction and 2160 pixels in the vertical direction. The video processor can generate a frame by receiving pixel streams alternately from the first video stream to the fourth video stream by receiving the stream thus divided, so that the processing delay in the video processor is small. Become.

図13では、2×2画素を4つに分割する例が同図(a)に示され、この方式により生成された4系統のビデオストリームにおけるデータ構造を示す画像が同図(b)に示されている。   In FIG. 13, an example in which 2 × 2 pixels are divided into four is shown in FIG. 13A, and an image showing a data structure in four video streams generated by this method is shown in FIG. Has been.

同図(a)では、2×2画素を4つに分割する方式(2画素インターリーブ方式)を説明するために、DRAM684から読み出された2行のデータ列(読み出しデータ列931)が示されている。また、同図(a)では、このデータ列がビデオデータ取得部640により分割された4つのデータ列(第1データ列932乃至第4データ列936)が示されている。   In FIG. 2A, two rows of data strings (read data string 931) read from the DRAM 684 are shown to explain a method of dividing 2 × 2 pixels into four (two-pixel interleave method). ing. Also, in FIG. 9A, four data strings (first data string 932 to fourth data string 936) obtained by dividing the data string by the video data acquisition unit 640 are shown.

ここで、ビデオデータ取得部640による2画素インターリーブ方式の変換について説明する。2画素インターリーブ方式では、2行×2列における4画素が別系統になるように分割される。例えば、読み出しデータ列931の左2列の画素(1、2、1921、1922番)がそれぞれ別系統になる。このように、2行×2列における4画素が別系統になるように分割することにより、1、3、5番の画素データが第1データ列932とされ、2、4、6番の画素データが第2データ列933とされる。また、1921、1923、1925番の画素データが第3データ列934とされ、1922、1924、1926番の画素データが第4データ列935とされる。   Here, the conversion of the two-pixel interleave method by the video data acquisition unit 640 will be described. In the two-pixel interleave method, the four pixels in 2 rows × 2 columns are divided so as to be in different systems. For example, the pixels (Nos. 1, 2, 1921, and 1922) in the left two columns of the read data column 931 are in different systems. In this way, by dividing the 4 pixels in 2 rows × 2 columns into a separate system, the first, third, and fifth pixel data become the first data column 932, and the second, fourth, and sixth pixels. The data is the second data string 933. In addition, the pixel data Nos. 1921, 1923, and 1925 are the third data string 934, and the pixel data Nos. 1922, 1924, and 1926 are the fourth data string 935.

同図(b)では、4系統の機器内伝送用ビデオストリームにおける1フレームをそれぞれが示す4つの画像(第1ビデオストリーム画像941乃至第4ビデオストリーム画像944)が示されている。   In FIG. 4B, four images (first video stream image 941 to fourth video stream image 944) each representing one frame in the four video streams for in-device transmission are shown.

第1ビデオストリーム画像941乃至第4ビデオストリーム画像944に示すように、2行×2列単位で4系統に分割すると、1フレームのサイズは、横が1920画素、縦が1080画素となる。また、2行×2列単位で4系統に分割することにより、それぞれの系統における画像は、元の画像が1/4に縮小されたような画像となる。すなわち、ビデオプロセッサは、このように分割されたストリームを受信することにより、1つのストリームにおいて何か問題が発生した場合においても、補完処理をすることで元の画像に近い画像を生成することができる。   As shown in the first video stream image 941 to the fourth video stream image 944, when divided into four systems in units of 2 rows × 2 columns, the size of one frame is 1920 pixels in the horizontal direction and 1080 pixels in the vertical direction. Moreover, by dividing into 4 systems in units of 2 rows × 2 columns, an image in each system becomes an image in which the original image is reduced to ¼. In other words, the video processor can generate an image close to the original image by performing the complementary process even when a problem occurs in one stream by receiving the stream thus divided. it can.

図12および図13に示したように、DRAM684に1フレーム単位でビデオデータを保持することにより、ビデオデータ取得部640によるビデオデータの取得の際に分割方式を変換することができる。   As shown in FIGS. 12 and 13, the video data is held in the DRAM 684 in units of one frame, so that the division method can be converted when the video data acquisition unit 640 acquires the video data.

このように、本技術の第2の実施の形態によれば、複数の系統のビデオストリームが外部装置から供給される場合においても、機器内伝送ストリームを生成し、この生成した機器内伝送ストリームを機器内の他の基板(回路)に伝送することができる。すなわち、本技術の第1の実施の形態と同様に、複数の系統のストリームの機器内部における伝送に係る信号線の増加を抑制することができる。   Thus, according to the second embodiment of the present technology, even when a plurality of video streams are supplied from an external device, an in-device transmission stream is generated, and the generated in-device transmission stream is It can be transmitted to other boards (circuits) in the device. That is, similarly to the first embodiment of the present technology, it is possible to suppress an increase in signal lines related to transmission of a plurality of streams within a device.

また、本技術の第2の実施の形態によれば、機器内伝送ストリームを生成する際に、ビデオデータの分割方式を容易に変換することができる。これにより、仕様が異なる複数の機器のインターフェース基板を設計する場合において、同じ回路設計において構成できる可能性を向上させることができる。   Further, according to the second embodiment of the present technology, it is possible to easily convert the video data division method when generating the in-device transmission stream. Thereby, when designing interface boards of a plurality of devices having different specifications, it is possible to improve the possibility of being configured in the same circuit design.

<3.第3の実施の形態>
本技術の第1および第2の実施の形態では、外部装置が送信した3つのストリームを信号処理回路基板400に伝送するために、インターフェース基板が機器内伝送ストリームを生成する例について説明した。しかしながら、これに限定されるものではなく、3つのストリームを外部装置に送信するために信号処理回路基板が機器内伝送ストリームを生成し、インターフェース基板が受信する場合も考えられる。このような場合においても、本技術の第1および第2の実施の形態と同様に、機器内伝送ストリームを送受信することにより、複数の系統のストリームの機器内部における伝送に係る信号線の増加を抑制することができる。
<3. Third Embodiment>
In the first and second embodiments of the present technology, the example in which the interface board generates the in-device transmission stream in order to transmit the three streams transmitted by the external device to the signal processing circuit board 400 has been described. However, the present invention is not limited to this, and it is also conceivable that the signal processing circuit board generates an in-device transmission stream and the interface board receives it in order to transmit the three streams to the external device. Even in such a case, as in the first and second embodiments of the present technology, by transmitting and receiving the intra-device transmission stream, an increase in signal lines related to the transmission of a plurality of streams within the device is increased. Can be suppressed.

そこで、信号処理回路基板が機器内伝送ストリームを生成し、インターフェース基板が受信する例について、本技術の第3の実施の形態として図14および図15を参照して説明する。   Thus, an example in which the signal processing circuit board generates an in-device transmission stream and the interface board receives the signal will be described as a third embodiment of the present technology with reference to FIGS. 14 and 15.

[情報処理装置の構成例]
図14は、本技術の第3の実施の形態における情報処理装置120の構成例を示すブロック図である。この情報処理装置100は、信号処理回路基板409と、インターフェース基板209とを備える。
[Configuration example of information processing device]
FIG. 14 is a block diagram illustrating a configuration example of the information processing device 120 according to the third embodiment of the present technology. The information processing apparatus 100 includes a signal processing circuit board 409 and an interface board 209.

信号処理回路基板409は、ビデオプロセッサ445と、オーディオプロセッサ455と、システムコントローラ465と、機器内伝送ストリーム生成部301と、ストリーム送信部401とを備える。また、信号処理回路基板409は、ベースバンドクロック生成部249と、ストリームクロック生成部259と、機器内伝送クロック生成部269とを備える。   The signal processing circuit board 409 includes a video processor 445, an audio processor 455, a system controller 465, an in-device transmission stream generation unit 301, and a stream transmission unit 401. The signal processing circuit board 409 also includes a baseband clock generation unit 249, a stream clock generation unit 259, and an in-device transmission clock generation unit 269.

ベースバンドクロック生成部249、ストリームクロック生成部259および機器内伝送クロック生成部269は、図1において示したベースバンドクロック生成部240、ストリームクロック生成部250および機器内伝送クロック生成部260に対応する。このため、ここでの説明を省略する。   The baseband clock generation unit 249, the stream clock generation unit 259, and the in-device transmission clock generation unit 269 correspond to the baseband clock generation unit 240, the stream clock generation unit 250, and the in-device transmission clock generation unit 260 illustrated in FIG. . For this reason, explanation here is omitted.

ビデオプロセッサ445は、外部装置に伝送するためのビデオストリームを機器内伝送ストリーム生成部301に送信する以外は、図1において示したビデオプロセッサ440と同様のものである。同様に、オーディオプロセッサ455は、外部装置に伝送するためのオーディオストリームを機器内伝送ストリーム生成部301に送信する以外は、図1において示したオーディオプロセッサ450と同様のものである。そして、システムコントローラ465は、外部装置に伝送するための付随データストリームを機器内伝送ストリーム生成部301に送信する以外は、図1において示したシステムコントローラ460と同様のものである。   The video processor 445 is the same as the video processor 440 shown in FIG. 1 except that a video stream for transmission to an external device is transmitted to the in-device transmission stream generation unit 301. Similarly, the audio processor 455 is the same as the audio processor 450 shown in FIG. 1 except that an audio stream for transmission to an external device is transmitted to the in-device transmission stream generation unit 301. The system controller 465 is the same as the system controller 460 shown in FIG. 1 except that the accompanying data stream for transmission to the external device is transmitted to the in-device transmission stream generation unit 301.

機器内伝送ストリーム生成部301は、図2において示したインターフェース基板200の機器内伝送ストリーム生成部300と同様に、機器内伝送ストリームを生成するものである。すなわち、この機器内伝送ストリーム生成部301は、ビデオプロセッサ445、オーディオプロセッサ455およびシステムコントローラ465から供給された各ストリームに基づいて、機器内伝送ストリームを生成する。機器内伝送ストリーム生成部301は、生成した機器内伝送ストリームをストリーム送信部401に供給し、インターフェース基板209へ信号線205を介して伝送させる。また、機器内伝送ストリーム生成部301は、機器内伝送ストリーム情報を信号線208を介してインターフェース基板209に供給する。なお、機器内伝送ストリーム生成部301およびストリーム送信部401の構成については、図2において示した機器内伝送ストリーム生成部300およびストリーム送信部270と同様であるため、ここでの説明を省略する。   The intra-device transmission stream generation unit 301 generates an intra-device transmission stream, similar to the intra-device transmission stream generation unit 300 of the interface board 200 shown in FIG. That is, the intra-device transmission stream generation unit 301 generates an intra-device transmission stream based on the streams supplied from the video processor 445, the audio processor 455, and the system controller 465. The in-device transmission stream generation unit 301 supplies the generated in-device transmission stream to the stream transmission unit 401 and transmits the stream to the interface board 209 via the signal line 205. Further, the in-device transmission stream generation unit 301 supplies the in-device transmission stream information to the interface board 209 via the signal line 208. The configuration of the in-device transmission stream generation unit 301 and the stream transmission unit 401 is the same as that of the in-device transmission stream generation unit 300 and the stream transmission unit 270 shown in FIG.

インターフェース基板209は、情報処理装置100と外部装置との間におけるデータの送受信を介在するための基板であり、本技術の第3の実施の形態では、3つのストリームを外部装置へ出力する。なお、インターフェース基板209の各構成については、図15を参照して説明するため、ここでの説明を省略する。   The interface board 209 is a board for intervening data transmission / reception between the information processing apparatus 100 and the external apparatus, and outputs three streams to the external apparatus in the third embodiment of the present technology. Note that each configuration of the interface board 209 will be described with reference to FIG.

[インターフェース基板の構成例]
図15は、本技術の第3の実施の形態におけるインターフェース基板209の構成例を示すブロック図である。
[Configuration example of interface board]
FIG. 15 is a block diagram illustrating a configuration example of the interface board 209 according to the third embodiment of the present technology.

インターフェース基板209は、ストリーム受信部275と、ベースバンドクロック生成部245と、外部出力ストリーム生成部280と、ビデオストリーム送信クロック生成部246と、ビデオストリーム変換部215とを備える。また、インターフェース基板200は、オーディオストリーム変換部225と、付随データストリーム変換部235と、ビデオストリーム出力端子294と、オーディオストリーム出力端子295と、付随データストリーム出力端子296とを備える。   The interface board 209 includes a stream reception unit 275, a baseband clock generation unit 245, an external output stream generation unit 280, a video stream transmission clock generation unit 246, and a video stream conversion unit 215. The interface board 200 includes an audio stream conversion unit 225, an accompanying data stream conversion unit 235, a video stream output terminal 294, an audio stream output terminal 295, and an accompanying data stream output terminal 296.

ストリーム受信部275は、ストリームデータ入力部276と、ビット幅変換部277と、クロック入力部278とを備える。なお、ストリーム受信部275の各構成は、図3において示したストリーム受信部410と同様のものである。すなわち、ストリーム受信部275は、信号線207を介して供給された機器内伝送ストリームのビット幅を変換し、ビット幅を変換した機器内伝送ストリームを外部出力ストリーム生成部280のストリーム分離部281に供給する。また、ストリーム受信部275は、機器内伝送ストリームのクロック(ストリームクロック)を、ベースバンドクロック生成部245に供給する。   The stream receiving unit 275 includes a stream data input unit 276, a bit width conversion unit 277, and a clock input unit 278. Each configuration of the stream receiving unit 275 is the same as that of the stream receiving unit 410 shown in FIG. That is, the stream receiving unit 275 converts the bit width of the in-device transmission stream supplied via the signal line 207, and converts the bit width-converted in-device transmission stream to the stream separation unit 281 of the external output stream generation unit 280. Supply. In addition, the stream reception unit 275 supplies a clock (stream clock) of the in-device transmission stream to the baseband clock generation unit 245.

ベースバンドクロック生成部245は、図1において示したベースバンドクロック生成部240と同様に、ビデオストリームのベースバンドクロックを生成するものである。このベースバンドクロック生成部245は、ストリームクロックに基づいてベースバンドクロックを生成する。ベースバンドクロック生成部245は、生成したベースバンドクロックを外部出力ストリーム生成部280およびビデオストリーム送信クロック生成部246に供給する。   The baseband clock generation unit 245 generates a baseband clock of the video stream, similarly to the baseband clock generation unit 240 shown in FIG. The baseband clock generation unit 245 generates a baseband clock based on the stream clock. The baseband clock generation unit 245 supplies the generated baseband clock to the external output stream generation unit 280 and the video stream transmission clock generation unit 246.

外部出力ストリーム生成部280は、ストリーム分離部281と、制御部282と、ビデオデータバッファ283と、オーディオデータバッファ284と、付随データバッファ285とを備える。また、外部出力ストリーム生成部280は、TRS生成部286と、ブランク生成部287と、ビデオストリーム合成部288と、ストリーム情報解析部289とを備える。   The external output stream generation unit 280 includes a stream separation unit 281, a control unit 282, a video data buffer 283, an audio data buffer 284, and an accompanying data buffer 285. The external output stream generation unit 280 includes a TRS generation unit 286, a blank generation unit 287, a video stream synthesis unit 288, and a stream information analysis unit 289.

ストリーム情報解析部289は、図3において示したストリーム情報解析部421と同様に機器内伝送ストリーム情報を解析するものであり、データを分離させるための選択制御信号を、ストリーム分離部281に供給する。   The stream information analysis unit 289 analyzes the in-device transmission stream information in the same manner as the stream information analysis unit 421 shown in FIG. 3, and supplies a selection control signal for separating data to the stream separation unit 281. .

ストリーム分離部281は、図3において示したストリーム分離部422と同様に、機器内伝送ストリームを各データ(ビデオ、オーディオ、付随データ)に分離するものである。ストリーム分離部281は、分離したビデオデータを、ビデオデータバッファ283に供給し、分離したオーディオデータをオーディオデータバッファ284に供給し、分離した付随データを付随データバッファ285に供給する。   The stream separation unit 281 separates the in-device transmission stream into each data (video, audio, and accompanying data), similarly to the stream separation unit 422 shown in FIG. The stream separation unit 281 supplies the separated video data to the video data buffer 283, supplies the separated audio data to the audio data buffer 284, and supplies the separated accompanying data to the accompanying data buffer 285.

制御部282は、情報処理装置100から外部装置に送信(出力)するSDI規格のビデオストリーム(出力ビデオストリーム)の生成を制御するものである。この制御部282は、TRS生成部286と、ブランク生成部287と、ビデオデータバッファ283とからビデオストリーム合成部288に供給されるデータの供給タイミングを制御する。また、制御部282は、ビデオストリーム合成部288に選択制御信号を供給し、ビデオストリーム合成部288に供給された複数のデータをビデオストリームのデータ構造へ整列させて出力させる制御をビデオストリーム合成部288に対して行う。   The control unit 282 controls generation of an SDI standard video stream (output video stream) transmitted (output) from the information processing apparatus 100 to an external apparatus. The control unit 282 controls the supply timing of data supplied from the TRS generation unit 286, the blank generation unit 287, and the video data buffer 283 to the video stream synthesis unit 288. Also, the control unit 282 supplies a selection control signal to the video stream synthesis unit 288, and controls the video stream synthesis unit to align and output the plurality of data supplied to the video stream synthesis unit 288 into the data structure of the video stream. To 288.

ビデオデータバッファ283は、ストリーム分離部281から供給されたビデオデータを保持し、保持するビデオデータを、制御部282からの命令に基づいてビデオストリーム合成部288に供給する。   The video data buffer 283 holds the video data supplied from the stream separation unit 281 and supplies the held video data to the video stream synthesis unit 288 based on a command from the control unit 282.

オーディオデータバッファ284は、ストリーム分離部281から供給されたオーディオデータを保持し、保持するオーディオデータを、オーディオストリーム変換部225に供給する。   The audio data buffer 284 holds the audio data supplied from the stream separation unit 281 and supplies the held audio data to the audio stream conversion unit 225.

付随データバッファ285は、ストリーム分離部281から供給された付随データを保持し、保持する付随データを、付随データストリーム変換部235に供給する。   The accompanying data buffer 285 holds the accompanying data supplied from the stream separation unit 281 and supplies the accompanying accompanying data to the accompanying data stream conversion unit 235.

TRS生成部286は、制御部282からの命令に基づいて、情報処理装置100から外部装置に送信するビデオストリームのTRSを生成するものである。このTRS生成部286は、生成したTRSをビデオストリーム合成部288に供給する。   The TRS generation unit 286 generates a TRS of a video stream to be transmitted from the information processing apparatus 100 to an external device based on an instruction from the control unit 282. The TRS generation unit 286 supplies the generated TRS to the video stream synthesis unit 288.

ブランク生成部287は、制御部282からの命令に基づいて、情報処理装置100から外部装置に送信するビデオストリームのブランキングにおけるTSR以外のデータを生成するものである。このブランク生成部287は、生成したデータをビデオストリーム合成部288に供給する。   The blank generation unit 287 generates data other than the TSR in the blanking of the video stream transmitted from the information processing apparatus 100 to the external apparatus based on an instruction from the control unit 282. The blank generation unit 287 supplies the generated data to the video stream synthesis unit 288.

ビデオストリーム合成部288は、供給された複数のデータを整列させてSDI規格のビデオストリームを生成するものであり、生成したビデオストリーム(出力ビデオストリーム)を、ビデオストリーム変換部215に供給する。   The video stream synthesis unit 288 generates a SDI standard video stream by aligning a plurality of supplied data, and supplies the generated video stream (output video stream) to the video stream conversion unit 215.

ビデオストリーム送信クロック生成部246は、出力ビデオストリームを外部装置に送信する際のクロックを生成するものであり、生成したクロックを、ビデオストリーム変換部215に供給する。   The video stream transmission clock generation unit 246 generates a clock for transmitting the output video stream to an external device, and supplies the generated clock to the video stream conversion unit 215.

ビデオストリーム変換部215は、ビデオストリーム合成部288が合成した出力ビデオストリームを、外部装置へ出力するビット幅のデータに変換するものである。このビデオストリーム変換部215は、変換した出力ビデオストリームを、ビデオストリーム送信クロック生成部246が生成したクロックに乗せて、ビデオストリーム出力端子294に接続されたケーブルを介して外部装置に出力する。なお、ビデオストリーム変換部215は、特許請求の範囲に記載のビデオストリーム送信部の一例である。   The video stream conversion unit 215 converts the output video stream synthesized by the video stream synthesis unit 288 into bit-width data to be output to an external device. The video stream conversion unit 215 puts the converted output video stream on the clock generated by the video stream transmission clock generation unit 246 and outputs it to an external device via a cable connected to the video stream output terminal 294. Note that the video stream converter 215 is an example of a video stream transmitter described in the claims.

オーディオストリーム変換部225は、オーディオデータバッファ284から取得したオーディオデータに基づいて、外部装置へ出力するオーディオストリームを生成するものである。オーディオストリーム変換部225は、生成したオーディオストリームを、オーディオストリーム出力端子295に接続されたケーブルを介して外部装置に出力する。   The audio stream conversion unit 225 generates an audio stream to be output to an external device based on the audio data acquired from the audio data buffer 284. The audio stream conversion unit 225 outputs the generated audio stream to an external device via a cable connected to the audio stream output terminal 295.

付随データストリーム変換部235は、付随データバッファ285から取得した付随データに基づいて、外部装置へ出力する付随データストリームを生成するものである。付随データストリーム変換部235は、生成した付随データストリームを、付随データストリーム出力端子296に接続されたケーブルを介して外部装置に出力する。なお、オーディオストリーム変換部225および付随データストリーム変換部235は、特許請求の範囲に記載の関連データストリーム送信部の一例である。   The accompanying data stream conversion unit 235 generates an accompanying data stream to be output to an external device based on the accompanying data acquired from the accompanying data buffer 285. The accompanying data stream conversion unit 235 outputs the generated accompanying data stream to an external device via a cable connected to the accompanying data stream output terminal 296. The audio stream conversion unit 225 and the accompanying data stream conversion unit 235 are examples of the related data stream transmission unit described in the claims.

ビデオストリーム出力端子294は、出力ビデオストリームを外部装置へ出力するためのケーブルを接続するための端子である。同様に、オーディオストリーム出力端子295はオーディオストリームを出力するためのケーブルを接続するための端子であり、付随データストリーム出力端子296は付随データストリームを出力するためのケーブルを接続するための端子である。   The video stream output terminal 294 is a terminal for connecting a cable for outputting the output video stream to an external device. Similarly, the audio stream output terminal 295 is a terminal for connecting a cable for outputting an audio stream, and the accompanying data stream output terminal 296 is a terminal for connecting a cable for outputting the accompanying data stream. .

このように、本技術の第3の実施の形態によれば、外部出力するための3つのストリームを機器内伝送ストリームから生成することができる。   Thus, according to the third embodiment of the present technology, three streams for external output can be generated from the in-device transmission stream.

なお、図14および図15では、本技術の第1の実施の形態のようにビデオストリームが1系統の例について説明したが、本技術の第2の実施の形態のようにビデオストリームが複数の系統の場合についても同様に適用することができる。また、本技術の第2の実施の形態については、入力側で用いるDRAMと、出力側で用いるDRAMとを共有させることにより、必要な回路(DRAM、アービタ、メモリコントローラ等)の数を少なくすることができる。   14 and 15, an example in which one video stream is provided as in the first embodiment of the present technology has been described. However, a plurality of video streams are included in the second embodiment of the present technology. The same applies to the system. In the second embodiment of the present technology, the number of necessary circuits (DRAM, arbiter, memory controller, etc.) is reduced by sharing the DRAM used on the input side and the DRAM used on the output side. be able to.

このように、本技術の実施の形態によれば、機器内において機器内伝送ストリームを送受信することにより、複数の系統のストリームの機器内部における伝送に係る信号線の増加を抑制することができる。特に、機器内部において伝送されるストリームの数を減少させることにより、ストリームの伝送に関する信号ピンの数、コネクタの数、などを減少させることができ、コストダウンや歩留まりの改善を行うことができる。   As described above, according to the embodiment of the present technology, it is possible to suppress an increase in signal lines related to transmission of a plurality of streams in a device by transmitting and receiving the transmission stream in the device. In particular, by reducing the number of streams transmitted inside the device, the number of signal pins, the number of connectors, and the like related to stream transmission can be reduced, thereby reducing costs and improving yield.

また、本技術の実施の形態によれば、追加ブランキングに収まるサイズであれば、オーディオデータのサイズの変化に応じて回路設計を変更する必要がなくなる。すなわち、同じ設計の電子回路(インターフェース基板)を複数の機器で使用することができる。これにより、機器仕様ごとに設計および評価を行う必要が減少し、設計生産性を向上させることができる。   In addition, according to the embodiment of the present technology, it is not necessary to change the circuit design according to the change in the size of the audio data as long as the size fits in the additional blanking. That is, an electronic circuit (interface board) having the same design can be used in a plurality of devices. This reduces the need to design and evaluate for each device specification and can improve design productivity.

また、本技術の第2の実施の形態によれば、インターフェース基板にDRAMを設けることにより、インターフェース基板において分割方式を変換することができる。これにより、信号処理回路基板が必要とする分割方式に応じて回路設計を変更する必要がなくなる。すなわち、同じ設計のインターフェース基板を複数の機器で使用することができ、コストダウン、歩留まりの改善、設計生産性の改善などを行うことができる。   In addition, according to the second embodiment of the present technology, by providing the DRAM on the interface substrate, the division method can be converted in the interface substrate. This eliminates the need to change the circuit design according to the division method required by the signal processing circuit board. That is, the same design interface board can be used in a plurality of devices, and cost reduction, yield improvement, design productivity improvement, and the like can be performed.

すなわち、外部入力の基板(インターフェース基板)と、処理回路の基板(信号処理回路基板)とを、処理するデータの大きさに応じて機器ごとに設計していた従来の技術と比較して、本技術の実施の形態によれば機器ごとの設計を減少させることができる。   In other words, compared with the conventional technology in which an external input board (interface board) and a processing circuit board (signal processing circuit board) are designed for each device according to the size of data to be processed, According to the embodiment of the technology, the design for each device can be reduced.

なお、本技術の実施の形態では、ビデオストリームには、オーディオデータおよび付随データは含まれていないことを想定したが、これに限定されるものではない。含まれている場合においても、それらを含んだ機器内伝送ストリームを生成することにより、本技術の実施の形態と同様に適用することができる。   In the embodiment of the present technology, it is assumed that the audio data and accompanying data are not included in the video stream, but the present invention is not limited to this. Even if it is included, it can be applied in the same manner as in the embodiment of the present technology by generating an in-device transmission stream including them.

また、本技術の実施の形態では、外部装置から送信されたビデオストリームのビデオデータには何もデータ処理しないことを想定したが、これに限定されるものではない。例えば、RGB形式をYUV形式に変換する必要がある場合が考えられる。この場合には、図2において示したビデオストリーム変換部210がビデオストリームをビデオデータバッファ330に保持する前に、色空間変換(CSC:Color Space Converter)演算回路を用いてYUV形式に変換することにより、同様に実施することができる。   In the embodiment of the present technology, it is assumed that no data processing is performed on the video data of the video stream transmitted from the external device, but the present invention is not limited to this. For example, there may be a case where it is necessary to convert the RGB format to the YUV format. In this case, before the video stream conversion unit 210 shown in FIG. 2 holds the video stream in the video data buffer 330, it is converted into the YUV format using a color space conversion (CSC) arithmetic circuit. Can be similarly implemented.

また、本技術の実施の形態では、機器内伝送ストリーム情報を送受信することにより、機器内伝送ストリームのデータ構造を伝えたが、これに限定されるものではない。例えば、機器内伝送ストリーム情報に含まれる情報を機器内伝送ストリームのブランキングに入れる場合も考えられる。   In the embodiment of the present technology, the data structure of the in-device transmission stream is transmitted by transmitting and receiving the in-device transmission stream information. However, the present invention is not limited to this. For example, it may be considered that information included in the in-device transmission stream information is included in the blanking of the in-device transmission stream.

なお、上述の実施の形態は本技術を具現化するための一例を示したものであり、実施の形態における事項と、特許請求の範囲における発明特定事項とはそれぞれ対応関係を有する。同様に、特許請求の範囲における発明特定事項と、これと同一名称を付した本技術の実施の形態における事項とはそれぞれ対応関係を有する。ただし、本技術は実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において実施の形態に種々の変形を施すことにより具現化することができる。   The above-described embodiment shows an example for embodying the present technology, and the matters in the embodiment and the invention-specific matters in the claims have a corresponding relationship. Similarly, the invention specific matter in the claims and the matter in the embodiment of the present technology having the same name as this have a corresponding relationship. However, the present technology is not limited to the embodiment, and can be embodied by making various modifications to the embodiment without departing from the gist thereof.

また、上述の実施の形態において説明した処理手順は、これら一連の手順を有する方法として捉えてもよく、また、これら一連の手順をコンピュータに実行させるためのプログラム乃至そのプログラムを記憶する記録媒体として捉えてもよい。この記録媒体として、例えば、ハードディスク、CD(Compact Disc)、MD(MiniDisc)、DVD(Digital Versatile Disk)、メモリカード、ブルーレイディスク(Blu-ray Disc(登録商標))等を用いることができる。   Further, the processing procedure described in the above embodiment may be regarded as a method having a series of these procedures, and a program for causing a computer to execute these series of procedures or a recording medium storing the program. You may catch it. As this recording medium, for example, a hard disk, a CD (Compact Disc), an MD (MiniDisc), a DVD (Digital Versatile Disk), a memory card, a Blu-ray Disc (registered trademark), or the like can be used.

なお、本技術は以下のような構成もとることができる。
(1) 装置間で動画データを送受信するために予め定められたデータ構造に従って動画期間およびブランキング期間を1フレームのデータ構造ごとに含むビデオストリームと前記動画データに関連する関連データを含む関連データストリームとに基づいて、前記関連データを格納するための所定のサイズの追加ブランキング期間を前記ビデオストリームの1フレームごとに追加したデータ構造の多重化ストリームを生成するストリーム生成部と、
前記生成された多重化ストリームを他の集積回路へ送信する送信部と
を具備する集積回路。
(2) 前記追加ブランキング期間には、前記追加ブランキング期間の位置を識別するための識別情報と前記関連データとパディングとが格納され、
前記ストリーム生成部は、前記関連データのサイズに応じて前記パディングの量を増減させて前記追加ブランキング期間を生成する
前記(1)に記載の集積回路。
(3) 前記関連データストリームは、前記動画データに関連付けられているオーディオデータを前記関連データとして含む前記(1)に記載の集積回路。
(4) 送受信するために1フレームを複数のサブフレームに分割することにより生成された複数の前記ビデオストリームに基づいて前記分割される前のフレームを復元する復元部と、
前記復元されたフレームについて、前記分割において行われた分割方式とは異なる分割方式に基づいて再分割して、新たな複数のビデオストリームを生成する分割部とをさらに具備し、
前記ストリーム生成部は、前記新たな複数のビデオストリームごとに前記多重化ストリームを複数生成し、
前記送信部は、前記他の集積回路へ前記生成された複数の多重化ストリームを送信する
前記(1)から(3)のいずれかに記載の集積回路。
(5) 前記復元部による復元対象となるビデオストリームは、1フレームを4分割して生成されたストリームであり、
前記分割部は、前記復元されたフレームにおける各画素のデータを、当該復元されたフレームの所定方向に連続している4画素単位で交互に順次分類することにより、4系統の新たなビデオストリームを前記新たな複数のビデオストリームとして生成する
前記(4)に記載の集積回路。
(6) 前記復元部による復元対象となるビデオストリームは、1フレームを4分割して生成されたストリームであり、
前記分割部は、前記復元されたフレームにおける各画素のデータを、当該復元されたフレームの所定方向に連続している2画素単位で交互に順次分類するとともに、前記所定方向に直交する方向に連続している2ライン単位で交互に順次分類することにより、4系統の新たなビデオストリームを前記新たな複数のビデオストリームとして生成する
前記(4)に記載の集積回路。
(7) 動画データの関連データを格納するための所定のサイズの追加ブランキング期間を装置間における前記動画データの送受信のために予め定められたデータ構造に追加した多重化ストリームを受信するストリーム受信部と、
前記受信された多重化ストリームに含まれている動画データおよび関連データを分離する分離部と、
前記予め定められたデータ構造のビデオストリームに前記分離された動画データを格納して送信するビデオストリーム送信部と、
前記関連データを装置間で送受信するためのデータ構造の関連データストリームに前記分離された関連データを格納して送信する関連データストリーム送信部と
を具備する集積回路。
(8) 装置間で動画データを送受信するために予め定められたデータ構造に従って動画期間およびブランキング期間を1フレームのデータ構造ごとに含むビデオストリームと前記動画データに関連する関連データを含む関連データストリームとに基づいて、前記関連データを格納するための所定のサイズの追加ブランキング期間を前記ビデオストリームの1フレームごとに追加したデータ構造の多重化ストリームを生成するストリーム生成部と、前記生成された多重化ストリームを他の集積回路へ送信する送信部とを備える第1集積回路と、
前記送信された多重化ストリームから前記動画データおよび前記関連データを分離する分離部と、前記分離された動画データを画像処理する画像処理部と、前記分離された関連データを信号処理する関連データ処理部とを備える第2集積回路と
を具備する情報処理装置。
In addition, this technique can also take the following structures.
(1) Related data including a video stream including a moving picture period and a blanking period for each data structure of one frame in accordance with a predetermined data structure for transmitting / receiving moving picture data between apparatuses and related data related to the moving picture data A stream generation unit that generates a multiplexed stream having a data structure in which an additional blanking period of a predetermined size for storing the related data is added for each frame of the video stream, based on the stream;
An integrated circuit comprising: a transmission unit that transmits the generated multiplexed stream to another integrated circuit.
(2) In the additional blanking period, identification information for identifying a position of the additional blanking period, the related data, and padding are stored.
The integrated circuit according to (1), wherein the stream generation unit generates the additional blanking period by increasing or decreasing the amount of padding according to the size of the related data.
(3) The integrated circuit according to (1), wherein the related data stream includes audio data associated with the moving image data as the related data.
(4) a restoration unit that restores the frame before the division based on the plurality of video streams generated by dividing one frame into a plurality of subframes for transmission and reception;
A division unit that re-divides the restored frame based on a division method different from the division method performed in the division and generates a plurality of new video streams;
The stream generation unit generates a plurality of the multiplexed streams for each of the new plurality of video streams,
The integrated circuit according to any one of (1) to (3), wherein the transmission unit transmits the generated multiplexed streams to the other integrated circuit.
(5) The video stream to be restored by the restoration unit is a stream generated by dividing one frame into four,
The dividing unit sequentially classifies the data of each pixel in the restored frame in units of four pixels continuous in a predetermined direction of the restored frame, thereby generating four new video streams. The integrated circuit according to (4), which is generated as the plurality of new video streams.
(6) The video stream to be restored by the restoration unit is a stream generated by dividing one frame into four,
The dividing unit sequentially and sequentially classifies the data of each pixel in the restored frame in units of two pixels continuous in a predetermined direction of the restored frame and continues in a direction orthogonal to the predetermined direction. The integrated circuit according to (4), wherein four new video streams are generated as the new plurality of video streams by alternately and sequentially classifying in units of two lines.
(7) Stream reception for receiving a multiplexed stream in which an additional blanking period of a predetermined size for storing related data of moving image data is added to a predetermined data structure for transmission / reception of moving image data between devices And
A separation unit that separates moving image data and related data included in the received multiplexed stream;
A video stream transmission unit for storing and transmitting the separated moving image data in the video stream having the predetermined data structure;
An integrated circuit comprising: a related data stream transmission unit that stores and transmits the separated related data in a related data stream having a data structure for transmitting and receiving the related data between devices.
(8) Related data including a video stream including a moving image period and a blanking period for each data structure of one frame in accordance with a predetermined data structure for transmitting / receiving moving image data between apparatuses and related data related to the moving image data A stream generation unit that generates a multiplexed stream having a data structure in which an additional blanking period of a predetermined size for storing the related data is added for each frame of the video stream based on the stream; A first integrated circuit comprising a transmitter for transmitting the multiplexed stream to another integrated circuit;
A separation unit that separates the moving image data and the related data from the transmitted multiplexed stream, an image processing unit that performs image processing on the separated moving image data, and related data processing that performs signal processing on the separated related data An information processing apparatus comprising: a second integrated circuit including a unit.

100 情報処理装置
200 インターフェース基板
210 ビデオストリーム変換部
220 オーディオストリーム変換部
230 付随データストリーム変換部
240 ベースバンドクロック生成部
250 ストリームクロック生成部
260 機器内伝送クロック生成部
270 ストリーム送信部
271 ビット幅変換部
272 ストリーム出力部
273 クロック出力部
300 機器内伝送ストリーム生成部
310 ビデオデータ分離部
320 TRS解析部
330 ビデオデータバッファ
340 オーディオデータバッファ
345 オーディオデータパケット生成部
350 付随データバッファ
355 付随データパケット生成部
360 制御部
370 制御パケット生成部
380 TRS生成部
385 ブランク生成部
390 ストリーム生成部
400 信号処理回路基板
410 ストリーム受信部
411 ストリーム入力部
412 ビット幅変換部
413 クロック入力部
420 機器内伝送ストリーム分離部
421 ストリーム情報解析部
422 ストリーム分離部
423 ビデオストリーム生成部
424 オーディオストリーム生成部
425 付随データストリーム生成部
426 ビデオクロック生成部
440 ビデオプロセッサ
450 オーディオプロセッサ
460 システムコントローラ
DESCRIPTION OF SYMBOLS 100 Information processing apparatus 200 Interface board 210 Video stream conversion part 220 Audio stream conversion part 230 Attached data stream conversion part 240 Baseband clock generation part 250 Stream clock generation part 260 In-device transmission clock generation part 270 Stream transmission part 271 Bit width conversion part 272 Stream output unit 273 Clock output unit 300 In-device transmission stream generation unit 310 Video data separation unit 320 TRS analysis unit 330 Video data buffer 340 Audio data buffer 345 Audio data packet generation unit 350 Attached data buffer 355 Attached data packet generation unit 360 Control Unit 370 control packet generation unit 380 TRS generation unit 385 blank generation unit 390 stream generation unit 40 Signal processing circuit board 410 Stream receiving unit 411 Stream input unit 412 Bit width conversion unit 413 Clock input unit 420 In-device transmission stream separation unit 421 Stream information analysis unit 422 Stream separation unit 423 Video stream generation unit 424 Audio stream generation unit 425 Accompanying data Stream generation unit 426 Video clock generation unit 440 Video processor 450 Audio processor 460 System controller

Claims (8)

装置間で動画データを送受信するために予め定められたデータ構造に従って動画期間およびブランキング期間を1フレームのデータ構造ごとに含むビデオストリームと前記動画データに関連する関連データを含む関連データストリームとに基づいて、前記関連データを格納するための所定のサイズの追加ブランキング期間を前記ビデオストリームの1フレームごとに追加したデータ構造の多重化ストリームを生成するストリーム生成部と、
前記生成された多重化ストリームを他の集積回路へ送信する送信部と
を具備する集積回路。
A video stream including a moving picture period and a blanking period for each data structure of one frame in accordance with a predetermined data structure for transmitting / receiving moving picture data between devices, and a related data stream including related data related to the moving picture data A stream generation unit for generating a multiplexed stream having a data structure in which an additional blanking period of a predetermined size for storing the related data is added for each frame of the video stream;
An integrated circuit comprising: a transmission unit that transmits the generated multiplexed stream to another integrated circuit.
前記追加ブランキング期間には、前記追加ブランキング期間の位置を識別するための識別情報と前記関連データとパディングとが格納され、
前記ストリーム生成部は、前記関連データのサイズに応じて前記パディングの量を増減させて前記追加ブランキング期間を生成する
請求項1記載の集積回路。
In the additional blanking period, identification information for identifying a position of the additional blanking period, the related data, and padding are stored.
The integrated circuit according to claim 1, wherein the stream generation unit generates the additional blanking period by increasing or decreasing the amount of padding according to a size of the related data.
前記関連データストリームは、前記動画データに関連付けられているオーディオデータを前記関連データとして含む請求項1記載の集積回路。   The integrated circuit according to claim 1, wherein the related data stream includes audio data associated with the moving image data as the related data. 送受信するために1フレームを複数のサブフレームに分割することにより生成された複数の前記ビデオストリームに基づいて前記分割される前のフレームを復元する復元部と、
前記復元されたフレームについて、前記分割において行われた分割方式とは異なる分割方式に基づいて再分割して、新たな複数のビデオストリームを生成する分割部とをさらに具備し、
前記ストリーム生成部は、前記新たな複数のビデオストリームごとに前記多重化ストリームを複数生成し、
前記送信部は、前記他の集積回路へ前記生成された複数の多重化ストリームを送信する
請求項1記載の集積回路。
A restoration unit that restores the frame before the division based on the plurality of video streams generated by dividing one frame into a plurality of subframes for transmission and reception;
A division unit that re-divides the restored frame based on a division method different from the division method performed in the division and generates a plurality of new video streams;
The stream generation unit generates a plurality of the multiplexed streams for each of the new plurality of video streams,
The integrated circuit according to claim 1, wherein the transmission unit transmits the generated multiplexed streams to the other integrated circuit.
前記復元部による復元対象となるビデオストリームは、1フレームを4分割して生成されたストリームであり、
前記分割部は、前記復元されたフレームにおける各画素のデータを、当該復元されたフレームの所定方向に連続している4画素単位で交互に順次分類することにより、4系統の新たなビデオストリームを前記新たな複数のビデオストリームとして生成する
請求項4記載の集積回路。
The video stream to be restored by the restoration unit is a stream generated by dividing one frame into four,
The dividing unit sequentially classifies the data of each pixel in the restored frame in units of four pixels continuous in a predetermined direction of the restored frame, thereby generating four new video streams. 5. The integrated circuit according to claim 4, wherein the integrated circuit is generated as the plurality of new video streams.
前記復元部による復元対象となるビデオストリームは、1フレームを4分割して生成されたストリームであり、
前記分割部は、前記復元されたフレームにおける各画素のデータを、当該復元されたフレームの所定方向に連続している2画素単位で交互に順次分類するとともに、前記所定方向に直交する方向に連続している2ライン単位で交互に順次分類することにより、4系統の新たなビデオストリームを前記新たな複数のビデオストリームとして生成する
請求項4記載の集積回路。
The video stream to be restored by the restoration unit is a stream generated by dividing one frame into four,
The dividing unit sequentially and sequentially classifies the data of each pixel in the restored frame in units of two pixels continuous in a predetermined direction of the restored frame and continues in a direction orthogonal to the predetermined direction. The integrated circuit according to claim 4, wherein four new video streams are generated as the plurality of new video streams by alternately and sequentially classifying in units of two lines.
動画データの関連データを格納するための所定のサイズの追加ブランキング期間を装置間における前記動画データの送受信のために予め定められたデータ構造に追加した多重化ストリームを受信するストリーム受信部と、
前記受信された多重化ストリームに含まれている動画データおよび関連データを分離する分離部と、
前記予め定められたデータ構造のビデオストリームに前記分離された動画データを格納して送信するビデオストリーム送信部と、
前記関連データを装置間で送受信するためのデータ構造の関連データストリームに前記分離された関連データを格納して送信する関連データストリーム送信部と
を具備する集積回路。
A stream receiving unit that receives a multiplexed stream in which an additional blanking period of a predetermined size for storing related data of moving image data is added to a predetermined data structure for transmission and reception of the moving image data between devices;
A separation unit that separates moving image data and related data included in the received multiplexed stream;
A video stream transmission unit for storing and transmitting the separated moving image data in the video stream having the predetermined data structure;
An integrated circuit comprising: a related data stream transmission unit that stores and transmits the separated related data in a related data stream having a data structure for transmitting and receiving the related data between devices.
装置間で動画データを送受信するために予め定められたデータ構造に従って動画期間およびブランキング期間を1フレームのデータ構造ごとに含むビデオストリームと前記動画データに関連する関連データを含む関連データストリームとに基づいて、前記関連データを格納するための所定のサイズの追加ブランキング期間を前記ビデオストリームの1フレームごとに追加したデータ構造の多重化ストリームを生成するストリーム生成部と、前記生成された多重化ストリームを他の集積回路へ送信する送信部とを備える第1集積回路と、
前記送信された多重化ストリームから前記動画データおよび前記関連データを分離する分離部と、前記分離された動画データを画像処理する画像処理部と、前記分離された関連データを信号処理する関連データ処理部とを備える第2集積回路と
を具備する情報処理装置。
A video stream including a moving picture period and a blanking period for each data structure of one frame in accordance with a predetermined data structure for transmitting / receiving moving picture data between devices, and a related data stream including related data related to the moving picture data A stream generation unit for generating a multiplexed stream having a data structure in which an additional blanking period of a predetermined size for storing the related data is added for each frame of the video stream, and the generated multiplexing A first integrated circuit comprising a transmitter for transmitting the stream to another integrated circuit;
A separation unit that separates the moving image data and the related data from the transmitted multiplexed stream, an image processing unit that performs image processing on the separated moving image data, and related data processing that performs signal processing on the separated related data An information processing apparatus comprising: a second integrated circuit including a unit.
JP2011176775A 2011-08-12 2011-08-12 Integrated circuit and information processing apparatus Withdrawn JP2013042275A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011176775A JP2013042275A (en) 2011-08-12 2011-08-12 Integrated circuit and information processing apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011176775A JP2013042275A (en) 2011-08-12 2011-08-12 Integrated circuit and information processing apparatus

Publications (1)

Publication Number Publication Date
JP2013042275A true JP2013042275A (en) 2013-02-28

Family

ID=47890291

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011176775A Withdrawn JP2013042275A (en) 2011-08-12 2011-08-12 Integrated circuit and information processing apparatus

Country Status (1)

Country Link
JP (1) JP2013042275A (en)

Similar Documents

Publication Publication Date Title
JP4623069B2 (en) Information processing apparatus and method, program, and recording medium
US8503490B2 (en) Information processing apparatus, information processing method, and program
WO2013042264A1 (en) Video processing device and video processing method
JP4506852B2 (en) Signal input device and signal input method
US8878989B2 (en) Divided image circuit, communication system, and method of transmitting divided image
KR100586669B1 (en) Transmission system
JP2010114861A (en) Transmitter, receiver, signal transmission system, and signal transmission method
US9288418B2 (en) Video signal transmitter apparatus and receiver apparatus using uncompressed transmission system of video signal
US8314843B2 (en) Method and apparatus for information reproduction
US9530173B2 (en) Information processing device, imaging device, and information processing method
US8755410B2 (en) Information processing apparatus, information processing method, and program
US9069490B2 (en) Source device, communication system, method of controlling source device, and method of controlling sink device
JP2013042275A (en) Integrated circuit and information processing apparatus
JP4483457B2 (en) Transmission system
JP6462726B2 (en) Display system, display device, electronic device, and image signal transmission method
JP2011146930A (en) Information processing apparatus, information processing method, and program
US8786778B2 (en) Timing control apparatus and video processing system
JP2010098539A (en) Video data transmitting and receiving apparatus
KR100458447B1 (en) Graphic system for broadcasting
JP2006217502A (en) Image transmission system
JP2006121472A (en) Data transfer system for osd
JP4956688B2 (en) Head-separated camera device and video signal processing method
JP2011146928A (en) Information processing apparatus, information processing method, and program
JP2011146929A (en) Information processing apparatus, information processing method, and program
JP2011146927A (en) Information processing apparatus, information processing method, and program

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20141104