JP2013041965A - Semiconductor device manufacturing method - Google Patents

Semiconductor device manufacturing method Download PDF

Info

Publication number
JP2013041965A
JP2013041965A JP2011177560A JP2011177560A JP2013041965A JP 2013041965 A JP2013041965 A JP 2013041965A JP 2011177560 A JP2011177560 A JP 2011177560A JP 2011177560 A JP2011177560 A JP 2011177560A JP 2013041965 A JP2013041965 A JP 2013041965A
Authority
JP
Japan
Prior art keywords
filler
dicing
resin layer
semiconductor wafer
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2011177560A
Other languages
Japanese (ja)
Inventor
Makoto Murakami
允 村上
Yuuki Sudo
勇気 須藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujikura Ltd
Original Assignee
Fujikura Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujikura Ltd filed Critical Fujikura Ltd
Priority to JP2011177560A priority Critical patent/JP2013041965A/en
Publication of JP2013041965A publication Critical patent/JP2013041965A/en
Withdrawn legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To prevent degradation of a dicing blade and prevent an occurrence of chipping to enable manufacturing of a high quality semiconductor device.SOLUTION: A semiconductor device manufacturing method comprises: a filler-containing resin layer formation process S2 of forming a resin layer 14 containing a filler on one surface of a semiconductor wafer W0; and a dicing process S3 of collectively cutting the semiconductor wafer and the resin layer using a dicing blade to singulate the semiconductor wafer.

Description

本発明は、半導体装置の製造方法に係り、特に、樹脂層がシリコンウエハ表面上に形成されたデバイスをダイシングする際に用いて好適な技術に関する。   The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a technique suitable for use in dicing a device having a resin layer formed on a silicon wafer surface.

WLCSP(Wafer level chip size package)のような、ウエハレベルでのパッケージ加工を行った半導体ウエハにおいては、半導体ウエハ上に形成されたデバイスやパッケージ加工で形成した配線を保護するための保護樹脂層が形成されている。
WLCSPでは、保護樹脂層を形成した後にダイシングソーに取り付けられたダイシングブレードを用いて個片化する。
半導体ウエハを個々の半導体チップに分離するためにダイシングする際、ダイシングブレードの切削刃は、半導体ウエハ上に形成されたダイシングラインと呼ばれるデバイス間に位置する線上を切削する。
In a semiconductor wafer that has been processed at a wafer level, such as a wafer level chip size package (WLCSP), there is a protective resin layer for protecting devices formed on the semiconductor wafer and wiring formed by the package processing. Is formed.
In WLCSP, a protective resin layer is formed and then separated into pieces using a dicing blade attached to a dicing saw.
When dicing to separate a semiconductor wafer into individual semiconductor chips, a cutting blade of the dicing blade cuts a line located between devices called dicing lines formed on the semiconductor wafer.

最近、特許文献1に示すように、半導体ウエハをダイシングする際、半導体ウエハ本体と保護樹脂層とを、ダイシングブレードを用いて一括して切断することがある。   Recently, as shown in Patent Document 1, when a semiconductor wafer is diced, the semiconductor wafer main body and the protective resin layer are sometimes collectively cut using a dicing blade.

特開2011−91453号公報JP 2011-91453 A

しかし、シリコン等の半導体ウエハを切断する際、ダイシングを継続するに従ってダイシングブレードが劣化し、切削能力が低下する。そして、チッピングと呼ばれるシリコンの欠けが発生し易くなり、高品質な半導体装置を製造することが困難となる。   However, when a semiconductor wafer such as silicon is cut, the dicing blade deteriorates as the dicing is continued, and the cutting ability decreases. Then, chipping of silicon called chipping is likely to occur, and it becomes difficult to manufacture a high-quality semiconductor device.

また、ガラスが貼り合されたウエハを切削する際には、シリコンウエハ切削用ブレードでは切削することができないため、レジンブレードと呼ばれる専用のブレードを必要とする。このレジンブレードはシリコンブレードと比べて刃が厚いため、チッビングも大きく発生する。そのため、半導体装置の品質の低下への影響はかなり大きく、これを改善したいという要求があった。   Further, when cutting a wafer bonded with glass, it cannot be cut with a silicon wafer cutting blade, so a special blade called a resin blade is required. Since this resin blade is thicker than a silicon blade, chipping is also greatly generated. Therefore, the influence on the deterioration of the quality of the semiconductor device is considerably large, and there has been a demand for improvement.

本発明は、上記の事情に鑑みてなされたもので、ダイシング時にダイシングブレードの劣化を抑制することで、チッピングの発生を低減し、高品質な半導体装置を製造可能とすることを目的とするものである。   The present invention has been made in view of the above circumstances, and an object of the present invention is to reduce the occurrence of chipping by suppressing deterioration of a dicing blade during dicing so that a high-quality semiconductor device can be manufactured. It is.

本発明の請求項1に係る半導体装置の製造方法は、半導体ウエハの一面にフィラーが含有された樹脂層を形成するフィラー含有樹脂層形成工程と、
ダイシングブレードを用いて前記半導体ウエハと前記樹脂層とを一括して切削し、前記半導体ウエハを個片化するダイシング工程と、
を有することを特徴とする。
本発明の請求項2に係る半導体装置の製造方法は、請求項1において、前記フィラーの平均粒径が前記ダイシングブレードに含まれる砥粒の平均粒径より小さく設定されてなることを特徴とする。
本発明の請求項3に係る半導体装置の製造方法は、請求項1または2において、前記フィラーのモース硬度が3以上8以下に設定されてなることを特徴とする。
本発明の請求項4に係る半導体装置の製造方法は、請求項1から3のいずれかにおいて、前記半導体ウエハの他面側にはガラス基板が接合され、該ガラス基板も一括して前記ダイシング工程において切削することを特徴とする。
A manufacturing method of a semiconductor device according to claim 1 of the present invention includes a filler-containing resin layer forming step of forming a resin layer containing a filler on one surface of a semiconductor wafer;
A dicing step of cutting the semiconductor wafer and the resin layer together using a dicing blade to separate the semiconductor wafer;
It is characterized by having.
According to a second aspect of the present invention, there is provided a method for manufacturing a semiconductor device according to the first aspect, wherein an average particle size of the filler is set smaller than an average particle size of abrasive grains included in the dicing blade. .
According to a third aspect of the present invention, there is provided a method for manufacturing a semiconductor device according to the first or second aspect, wherein the filler has a Mohs hardness of 3 or more and 8 or less.
A method of manufacturing a semiconductor device according to a fourth aspect of the present invention is the method for manufacturing a semiconductor device according to any one of the first to third aspects, wherein a glass substrate is bonded to the other surface side of the semiconductor wafer, and the glass substrate is also collectively subjected to the dicing step. It is characterized by cutting.

本発明によれば、ダイシングブレードを用いて前記半導体ウエハと前記樹脂層とを一括して切削することで、ダイシングブレードの刃先が樹脂層に含有されているフィラーによって磨耗し、常に新しい砥粒を表出させることができる。これにより、ダイシングを継続して行っても、ダイシングブレードが劣化することなく、高品質な半導体装置を製造することができるという効果を奏する。   According to the present invention, the semiconductor wafer and the resin layer are collectively cut using a dicing blade, so that the cutting edge of the dicing blade is worn by the filler contained in the resin layer, and new abrasive grains are always added. It can be expressed. Thereby, even if dicing is continuously performed, there is an effect that a high-quality semiconductor device can be manufactured without deterioration of the dicing blade.

図1は、本発明に係る半導体装置の製造方法の第1実施形態における工程を示す断面図である。FIG. 1 is a cross-sectional view showing steps in a first embodiment of a method for manufacturing a semiconductor device according to the present invention. 図2は、本発明に係る半導体装置の製造方法の第1実施形態における工程を示すフローチャートである。FIG. 2 is a flowchart showing steps in the first embodiment of the semiconductor device manufacturing method according to the present invention. 図3は、本発明に係る半導体装置の製造方法の第2実施形態における工程を示す断面図である。FIG. 3 is a cross-sectional view showing steps in the second embodiment of the method for manufacturing a semiconductor device according to the present invention. 図4は、本発明に係る半導体装置の製造方法の実験例としてダイシングブレードにより切断した断面の画像を示す図である。FIG. 4 is a view showing an image of a cross section cut by a dicing blade as an experimental example of the method for manufacturing a semiconductor device according to the present invention. 図5は、本発明に係る半導体装置の製造方法の実験例としてダイシングブレードにより切断した断面の画像を示す図である。FIG. 5 is a diagram showing an image of a cross section cut by a dicing blade as an experimental example of the method for manufacturing a semiconductor device according to the present invention.

以下、本発明に係る半導体装置の製造方法の第1実施形態を、図面に基づいて説明する。
図1は、本実施形態における半導体装置の製造方法の工程を示す断面図であり、図2は、本実施形態における半導体装置の製造方法の工程を示すフローチャートであり、図において、符号W0は、半導体ウエハである。
A semiconductor device manufacturing method according to a first embodiment of the present invention will be described below with reference to the drawings.
FIG. 1 is a cross-sectional view illustrating steps of a method for manufacturing a semiconductor device according to the present embodiment, and FIG. 2 is a flowchart illustrating steps of the method for manufacturing a semiconductor device according to the present embodiment. It is a semiconductor wafer.

本実施形態においては、図2に示すように、フィラー含有樹脂層形成工程S2と、ダイシング工程S3と、を有し、これらの前工程である基板準備工程S1として、図1(a)に示すように、デバイスが形成された領域13が所定の幅寸法を持つダイシングライン12によって互いに離間するように複数のデバイス形成領域を有する半導体ウエハW0を用意する。   In this embodiment, as shown in FIG. 2, it has a filler-containing resin layer forming step S2 and a dicing step S3, and these are shown in FIG. As described above, a semiconductor wafer W0 having a plurality of device formation regions is prepared so that the regions 13 in which the devices are formed are separated from each other by a dicing line 12 having a predetermined width dimension.

半導体ウエハW0は、例えばシリコンからなるものとされる。半導体ウエハW0の表面上には複数のデバイス領域13が形成されている。また、隣り合うデバイス領域13の間には、後のダイシング工程S3で半導体ウエハW0を切断する部分となるダイシングライン12が設けられている。ICやメモリなどのデバイスを形成したデバイス領域13は、ダイシングライン12とされる所定幅を持って互いに離間するように半導体ウエハW0表面に複数形成される。本実施の形態における、ダイシングラインAの幅は、150μm程度とされるダイシングブレードの幅寸法よりも1〜2割程度大きく設定されている。
半導体ウエハW0は機械的手段や、化学的手段、及びこれらの手段を併用するバックグラインド(裏面研磨)されて薄厚化処理されていてもよい。
The semiconductor wafer W0 is made of, for example, silicon. A plurality of device regions 13 are formed on the surface of the semiconductor wafer W0. In addition, a dicing line 12 serving as a portion for cutting the semiconductor wafer W0 in the subsequent dicing step S3 is provided between the adjacent device regions 13. A plurality of device regions 13 in which devices such as ICs and memories are formed are formed on the surface of the semiconductor wafer W0 so as to be separated from each other with a predetermined width as dicing lines 12. In this embodiment, the width of the dicing line A is set to be about 10 to 20% larger than the width dimension of the dicing blade of about 150 μm.
The semiconductor wafer W0 may be subjected to a thinning process by back grinding (backside polishing) using mechanical means, chemical means, and a combination of these means.

[フィラー含有樹脂層形成工程S2]
フィラー含有樹脂層形成工程S2は、図1(b)に示すように、ウエハレベルパッケージ加工の工程として、半導体ウエハW0表面の全面にフィラー含有樹脂層14を形成する。
フィラー含有樹脂層14は、デバイス領域13を保護するための保護樹脂層とされ、半導体ウエハW0表面の全面に形成されるが、必要に応じてバンプを形成する部分15を除いて形成される。フィラー含有樹脂層14は、スピンコート法、浸漬法、ロールコート法、スプレー法などの塗布により形成する方法、または、シート状として貼着することにより形成する手段と、これに加熱処理をおこなう、あるいはフォトリソグラフィー工程を用いて形成することができる。
[Filler-containing resin layer forming step S2]
In the filler-containing resin layer forming step S2, as shown in FIG. 1B, as a wafer level package processing step, the filler-containing resin layer 14 is formed on the entire surface of the semiconductor wafer W0.
The filler-containing resin layer 14 is a protective resin layer for protecting the device region 13 and is formed on the entire surface of the semiconductor wafer W0, but is formed excluding the portion 15 for forming bumps as necessary. The filler-containing resin layer 14 is formed by application such as spin coating method, dipping method, roll coating method, spray method, or means formed by sticking as a sheet, and heat treatment is performed thereon. Alternatively, it can be formed using a photolithography process.

フィラー含有樹脂層14は、フィラーを含有するものとされる。
このフィラーは、樹脂の中に混入された添加物の一つであり、樹脂の性能改善や機能付与などの目的に使用される。本実施形態においては、後述するダイシングブレードに含まれる砥粒よりも小さい0.3〜1.0μm程度の平均粒径を有するものとされる。ダイシングブレードに含まれる砥粒とフィラーとの平均粒径の比は、例えば10μm/0.3μm = 30程度、言い換えると、10〜500の範囲となるように設定される。
また、フィラーのモース硬度が3以上8以下に設定され、例えば、シリカや硫酸バリウムなどの無機物や有機物からなることができる。フィラーのモース硬度が3より小さい場合は、ダイシングブレードの刃先を磨耗させる効果が得られ難く、モース硬度が8より大きい場合は、ダイシングブレードの刃先にダメージが加わり、高品質なダイシングが困難となる。
The filler-containing resin layer 14 contains a filler.
This filler is one of the additives mixed in the resin, and is used for the purpose of improving the performance of the resin and imparting functions. In the present embodiment, the average particle size is about 0.3 to 1.0 μm, which is smaller than abrasive grains contained in a dicing blade described later. The ratio of the average particle size of the abrasive grains and filler contained in the dicing blade is set to be, for example, about 10 μm / 0.3 μm = 30, in other words, in the range of 10 to 500.
Further, the Mohs hardness of the filler is set to 3 or more and 8 or less, and can be made of, for example, an inorganic material or an organic material such as silica or barium sulfate. When the Mohs hardness of the filler is less than 3, it is difficult to obtain the effect of wearing the cutting edge of the dicing blade. When the Mohs hardness is higher than 8, the cutting edge of the dicing blade is damaged, and high-quality dicing becomes difficult. .

[ダイシング工程S3]
ダイシング工程S3は、図1(c)に示すように、平均粒径4〜10μm程度の砥粒が、所定の集中度をもって内蔵されたシリコンからなる図示しないダイシングブレードを高速回転させ、被切削体と接触させることで被切削体を切削し、個片化されたチップ18となるようにダイシングする。
本実施形態のダイシング工程においては、ダイシングブレードによる切削時に、フィラー含有樹脂層14と半導体ウエハW0をまとめて切削させる。
[Dicing step S3]
In the dicing step S3, as shown in FIG. 1C, a dicing blade (not shown) made of silicon in which abrasive grains having an average particle size of about 4 to 10 μm are incorporated with a predetermined concentration is rotated at a high speed. Then, the object to be cut is cut by being brought into contact with each other and diced into chips 18 that are separated.
In the dicing process of this embodiment, the filler-containing resin layer 14 and the semiconductor wafer W0 are cut together at the time of cutting with a dicing blade.

フィラー含有樹脂層14と半導体ウエハW0をまとめて切削することで、フィラーがダイシングブレードに対して砥粒の役割を果たすことになる。ブレードが目詰まり・目つぶしを起こした場合であっても、引き続き切削を行うことでダイシングブレードは、フィラーによって磨耗し新たに砥粒が目立てされる。これによって、ダイシングブレードの砥粒は通常の切削が可能な状態を維持することができる。
したがって、ダイシングブレードの砥粒が目詰まり、目つぶれを起こし切削部に負荷がかかることで発生するチッビングがデバイス形成領域まで達するほど大きくなることを防止することが可能となる。
By cutting the filler-containing resin layer 14 and the semiconductor wafer W0 together, the filler serves as abrasive grains for the dicing blade. Even when the blade is clogged or clogged, by continuing the cutting, the dicing blade is worn by the filler and new abrasive grains are conspicuous. As a result, the abrasive grains of the dicing blade can maintain a state where normal cutting is possible.
Accordingly, it is possible to prevent the abrasive particles of the dicing blade from becoming clogged, causing crushing, and causing the chipping generated by applying a load to the cutting portion to become so large as to reach the device formation region.

チッビングは、ブレード中の砥粒が目つぶれ、目詰まりを起こした際に、正常とは違う形の力が半導体ウエハに加わることにより発生する。しかし、フィラーを含むフィラー含有樹脂層14と一緒に半導体ウエハW0を切削することでフィラーが砥粒の役割を果たし、ブレードが目詰まりを起こした状態でも結果的にチッビングが発生することなく切削が可能である。   Chipping is generated by applying a force different from normal to the semiconductor wafer when the abrasive grains in the blade are clogged and clogged. However, by cutting the semiconductor wafer W0 together with the filler-containing resin layer 14 containing the filler, the filler plays the role of abrasive grains, and cutting can be performed without causing any chipping even when the blade is clogged. Is possible.

本発明においては、半導体ウエハW0の一面にフィラーが含有されたフィラー含有樹脂層14を形成するフィラー含有樹脂層形成工程S2と、ダイシングブレードを用いて半導体ウエハW0とフィラー含有樹脂層14とを一括して切削し、半導体ウエハW0を個片化するダイシング工程S3と、を有することにより、ダイシングブレードの刃先がフィラー含有樹脂層14に含有されているフィラーによって目立てされ、常に新しい砥粒を表出させる状態を維持することができる。これにより、ダイシングを継続して行っても、ダイシングブレードが劣化することない。その結果、チッピング不良が低減された高品質な半導体装置を製造することが可能となる。   In the present invention, the filler-containing resin layer forming step S2 for forming the filler-containing resin layer 14 containing the filler on one surface of the semiconductor wafer W0, and the semiconductor wafer W0 and the filler-containing resin layer 14 using the dicing blade are collectively performed. And the dicing step S3 for cutting the semiconductor wafer W0 into pieces, the cutting edge of the dicing blade is conspicuous by the filler contained in the filler-containing resin layer 14, and new abrasive grains are always exposed. The state to be made can be maintained. Thereby, even if it continues dicing, a dicing blade does not deteriorate. As a result, a high-quality semiconductor device with reduced chipping defects can be manufactured.

本発明においては、フィラーの平均粒径がダイシングブレードの砥粒の平均粒径より小さく設定されてなることにより、大き過ぎるフィラーによって、ダイシングブレードの刃先がダメージを受けることがない。   In the present invention, since the average particle size of the filler is set smaller than the average particle size of the abrasive grains of the dicing blade, the cutting edge of the dicing blade is not damaged by the filler that is too large.

本発明においては、フィラーのモース硬度が3以上8以下に設定されてなることにより、ダイシングブレードの刃先を、より効果的に磨耗させることができる。   In the present invention, when the Mohs hardness of the filler is set to 3 or more and 8 or less, the cutting edge of the dicing blade can be more effectively worn.

以下、本発明に係る半導体装置の製造方法の第2実施形態を、図面に基づいて説明する。
図3は、本実施形態における半導体装置の製造方法の工程を示す断面図である。本実施形態において図1に示す第1実施形態と異なるのは、半導体ウエハW0にガラス基板W1が接着されている点であり、これ以外の対応する構成要素には同一の符号を付してその説明を省略する。
Hereinafter, a second embodiment of a method of manufacturing a semiconductor device according to the present invention will be described with reference to the drawings.
FIG. 3 is a cross-sectional view showing the steps of the semiconductor device manufacturing method according to the present embodiment. The present embodiment is different from the first embodiment shown in FIG. 1 in that a glass substrate W1 is bonded to a semiconductor wafer W0. Description is omitted.

本実施形態においては、前工程である基板準備工程S1として、図3(a)に示すように、半導体ウエハW0の裏面にガラス基板W1が貼り着けられた複合基板を用意する。その後、第1実施形態と同様にして、図3(b)に示すように、フィラー含有樹脂層形成工程S2としてフィラー含有樹脂層14を形成する。   In the present embodiment, as a substrate preparation step S1, which is a previous step, as shown in FIG. 3A, a composite substrate in which a glass substrate W1 is attached to the back surface of a semiconductor wafer W0 is prepared. Thereafter, as in the first embodiment, as shown in FIG. 3B, the filler-containing resin layer 14 is formed as the filler-containing resin layer forming step S2.

[ダイシング工程S3]
本実施形態におけるダイシング工程S3は、図3(c)に示すように、平均粒径4〜10μm程度の砥粒が、所定の集中度をもって内蔵された図示しないダイシングブレードを高速回転させ、被切削体と接触させることで被切削体を切削し、各チップ18となるようにダイシングする。
本実施形態のダイシング工程においては、ダイシングブレードによる切削時に、フィラー含有樹脂層14と半導体ウエハW0およびガラス基板W1をまとめて切削する。
[Dicing step S3]
In the dicing step S3 in the present embodiment, as shown in FIG. 3 (c), a dicing blade (not shown) in which abrasive grains having an average particle size of about 4 to 10 μm are incorporated with a predetermined concentration is rotated at high speed. The object to be cut is cut by bringing it into contact with the body, and dicing is performed so that each chip 18 is obtained.
In the dicing process of this embodiment, the filler-containing resin layer 14, the semiconductor wafer W0, and the glass substrate W1 are cut together at the time of cutting with a dicing blade.

ダイシング工程S3においては、フィラー含有樹脂層14と半導体ウエハW0およびガラス基板W1をまとめて切削することで、フィラーがダイシングブレードに対して砥粒の役割を果たすことになる。ブレードが目詰まり・目つぶしを起こした場合であっても、引き続き切削を行うことでダイシングブレードは、フィラーによって磨耗し新たに砥粒が目立てされる。これによって、ダイシングブレードの砥粒は通常の切削可能状態に戻り半導体ウエハW0およびガラス基板W1をまとめて切削する。
したがって、ダイシングブレードの砥粒が目詰まり、目つぶれを起こし切削部に負荷がかかることで発生するチッビングがデバイス形成領域まで達するほど大きくなることを防止することが可能となる。
In the dicing step S3, the filler-containing resin layer 14, the semiconductor wafer W0, and the glass substrate W1 are cut together so that the filler serves as abrasive grains for the dicing blade. Even when the blade is clogged or clogged, by continuing the cutting, the dicing blade is worn by the filler and new abrasive grains are conspicuous. As a result, the abrasive grains of the dicing blade return to a normal cutting state, and the semiconductor wafer W0 and the glass substrate W1 are cut together.
Accordingly, it is possible to prevent the abrasive particles of the dicing blade from becoming clogged, causing crushing, and causing the chipping generated by applying a load to the cutting portion to become so large as to reach the device formation region.

本発明によれば、半導体ウエハの他面側にはガラス基板が接合され、該ガラス基板も一括して前記ダイシング工程において切削することにより、ブレードが劣化しやすい複合基板であっても、高品質な半導体装置を製造することができる。
従来は、ガラスが貼り合されたウエハを切削する際には通常のシリコンブレードでは切削することができ
ないため、レジンブレードと呼ばれる専用ブレードを必要としており、このレジンブレードはシリコンブレードと比べて刃が厚く、チッビングも発生し易いため、半導体装置の品質低下への影響はかなり大きかったが、この問題を解決することが可能となった。
According to the present invention, a glass substrate is bonded to the other side of the semiconductor wafer, and the glass substrate is also cut at the same time in the dicing process, so that even if it is a composite substrate in which the blade is likely to deteriorate, high quality A simple semiconductor device can be manufactured.
Conventionally, when a wafer bonded with glass is cut with a normal silicon blade, a special blade called a resin blade is required. This resin blade has a blade that is smaller than that of a silicon blade. Since it is thick and prone to chipping, the influence on the deterioration of the quality of the semiconductor device was considerably large, but this problem can be solved.

本発明に係る実験例について以下に説明する。
上述した実施形態のように、フィラー含有樹脂層14を半導体ウエハ(シリコンウエハ)W0に積層してダイシングブレードにより切断した断面の画像を図4に示す。
ここで、フィラーは、0.5μm程度の平均粒径を有し、モース硬度6.5のシリカやモース硬度3.5〜4の硫酸バリウムの混合物からなるものとされ、ダイシングブレードは、平均粒径4〜10μm程度の砥粒が、所定の集中度をもって内蔵されたシリコンからなるものとされる。
Experimental examples according to the present invention will be described below.
FIG. 4 shows an image of a cross section obtained by laminating the filler-containing resin layer 14 on the semiconductor wafer (silicon wafer) W0 and cutting with a dicing blade as in the embodiment described above.
Here, the filler has an average particle size of about 0.5 μm and is made of a mixture of silica having a Mohs hardness of 6.5 or barium sulfate having a Mohs hardness of 3.5 to 4, and the dicing blade has an average particle size Abrasive grains having a diameter of about 4 to 10 μm are made of silicon incorporated with a predetermined concentration.

図4の結果から、フィラー含有樹脂層14とシリコンウエハW0との界面付近において、シリコンウエハの大きなチッピングが生じていないことがわかる。これは、ダイシングブレードがフィラー含有樹脂層14に含まれるフィラーによって砥がれ、チッピングの無い良好なダイシングが実現されたことを意味する。
同様に、フィラーを含有しない点が異なる樹脂層14を半導体ウエハ(シリコンウエハ)W0に積層してダイシングブレードにより切断した断面の画像を図5に示す。
図5の結果から、シリコンウエハのチッピングが生じていることがわかる。図中、破線の丸で囲んだ部分は、シリコンウエハWOにクラック、空洞が生じた部分、つまり、チッピング発生箇所である。
From the result of FIG. 4, it can be seen that no large chipping of the silicon wafer occurs near the interface between the filler-containing resin layer 14 and the silicon wafer W0. This means that the dicing blade was abraded by the filler contained in the filler-containing resin layer 14, and good dicing without chipping was realized.
Similarly, FIG. 5 shows an image of a cross section obtained by laminating a resin layer 14 that does not contain a filler on a semiconductor wafer (silicon wafer) W0 and cutting it with a dicing blade.
From the result of FIG. 5, it can be seen that chipping of the silicon wafer occurs. In the drawing, the portion surrounded by a broken-line circle is a portion where a crack or a cavity is generated in the silicon wafer WO, that is, a chipping occurrence portion.

このように、シリコンウエハWOと樹脂層とを一括して切削する場合に、ダイシングブレードの刃先が樹脂層に含有されるフィラーで磨耗して常に新しい砥粒を表出させることにより、ダイシングを継続して行っても、ダイシングブレードが劣化することがなくチッピングを生じるかどうかが、フィラーの有無により影響されることがわかる。   In this way, when the silicon wafer WO and the resin layer are cut at once, the cutting edge of the dicing blade is worn by the filler contained in the resin layer to constantly expose new abrasive grains, thereby continuing dicing. It can be seen that the presence or absence of the filler affects whether the dicing blade does not deteriorate and chipping occurs.

W0…半導体ウエハ
W1…ガラス基板
12…ダイシングライン
13…デバイス領域
14…フィラー含有樹脂層
W0 ... Semiconductor wafer W1 ... Glass substrate 12 ... Dicing line 13 ... Device region 14 ... Filler-containing resin layer

Claims (4)

半導体ウエハの一面にフィラーが含有された樹脂層を形成するフィラー含有樹脂層形成工程と、
ダイシングブレードを用いて前記半導体ウエハと前記樹脂層とを一括して切削し、前記半導体ウエハを個片化するダイシング工程と、
を有することを特徴とする半導体装置の製造方法。
A filler-containing resin layer forming step of forming a resin layer containing a filler on one surface of a semiconductor wafer;
A dicing step of cutting the semiconductor wafer and the resin layer together using a dicing blade to separate the semiconductor wafer;
A method for manufacturing a semiconductor device, comprising:
前記フィラーの平均粒径が前記ダイシングブレードに含まれる砥粒の平均粒径より小さく設定されてなることを特徴とする請求項1記載の半導体装置の製造方法。   2. The method of manufacturing a semiconductor device according to claim 1, wherein an average particle size of the filler is set smaller than an average particle size of abrasive grains contained in the dicing blade. 前記フィラーのモース硬度が3以上8以下に設定されてなることを特徴とする請求項1または2記載の半導体装置の製造方法。   3. The method of manufacturing a semiconductor device according to claim 1, wherein the filler has a Mohs hardness of 3 or more and 8 or less. 前記半導体ウエハの他面側にはガラス基板が接合され、該ガラス基板も一括して前記ダイシング工程において切削することを特徴とする請求項1から3のいずれか1項記載の半導体装置の製造方法。   4. The method of manufacturing a semiconductor device according to claim 1, wherein a glass substrate is bonded to the other surface side of the semiconductor wafer, and the glass substrate is also collectively cut in the dicing process. 5. .
JP2011177560A 2011-08-15 2011-08-15 Semiconductor device manufacturing method Withdrawn JP2013041965A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011177560A JP2013041965A (en) 2011-08-15 2011-08-15 Semiconductor device manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011177560A JP2013041965A (en) 2011-08-15 2011-08-15 Semiconductor device manufacturing method

Publications (1)

Publication Number Publication Date
JP2013041965A true JP2013041965A (en) 2013-02-28

Family

ID=47890099

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011177560A Withdrawn JP2013041965A (en) 2011-08-15 2011-08-15 Semiconductor device manufacturing method

Country Status (1)

Country Link
JP (1) JP2013041965A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016194893A1 (en) * 2015-06-04 2016-12-08 リンテック株式会社 Protective film for semiconductors, semiconductor device and composite sheet
JP2017147357A (en) * 2016-02-18 2017-08-24 三菱電機株式会社 Substrate and cutting method therefor

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016194893A1 (en) * 2015-06-04 2016-12-08 リンテック株式会社 Protective film for semiconductors, semiconductor device and composite sheet
KR20180002883A (en) * 2015-06-04 2018-01-08 린텍 가부시키가이샤 A protective film for semiconductor, a semiconductor device and a composite sheet
CN107636825A (en) * 2015-06-04 2018-01-26 琳得科株式会社 Semiconductor diaphragm, semiconductor device and composite sheet
US10825790B2 (en) 2015-06-04 2020-11-03 Lintec Corporation Protective film for semiconductors, semiconductor device, and composite sheet
KR102201459B1 (en) * 2015-06-04 2021-01-11 린텍 가부시키가이샤 Protective film for semiconductor, semiconductor device and composite sheet
JP2017147357A (en) * 2016-02-18 2017-08-24 三菱電機株式会社 Substrate and cutting method therefor

Similar Documents

Publication Publication Date Title
JP6504750B2 (en) Wafer processing method
TWI407499B (en) Manufacturing method of semiconductor device
US7964475B2 (en) Semiconductor wafer, method of manufacturing the same and semiconductor device
US20150332911A1 (en) Method of processing wafer
JP5600867B2 (en) Manufacturing method of semiconductor wafer
JP2009302410A (en) Method of manufacturing semiconductor wafer
JP2009302409A5 (en)
TW201415547A (en) Wafer processing method
WO2011092795A1 (en) Bonded wafer production method
JP2004342896A (en) Semiconductor device and method of manufacturing the same
US20120028555A1 (en) Grinding Tool For Trapezoid Grinding Of A Wafer
US20120028439A1 (en) Semiconductor And Solar Wafers And Method For Processing Same
JP2005317846A (en) Semiconductor device and processing method thereof
JP2013041965A (en) Semiconductor device manufacturing method
KR101277999B1 (en) Method of fabricating semiconductor chip
JP2009117653A (en) Semiconductor device, and method of manufacturing the same
JP2020057710A (en) Wafer processing method
TW201546892A (en) Method of forming laminated wafer
JP2009076950A (en) Method for manufacturing semiconductor device
JP6194210B2 (en) Grinding wheel and wafer processing method
US8310031B2 (en) Semiconductor and solar wafers
JP6729471B2 (en) Method for manufacturing multi-layered SOI wafer and multi-layered SOI wafer
JP2010040549A (en) Semiconductor wafer and manufacturing method thereof
JP2014003198A (en) Wafer processing method
JP2007243038A (en) Laminated wafer, and manufacturing method therefor

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20141104