JP2013038229A - Manufacturing method of electric device, manufacturing method of semiconductor substrate, formation substrate for electric device, and electronic apparatus - Google Patents

Manufacturing method of electric device, manufacturing method of semiconductor substrate, formation substrate for electric device, and electronic apparatus Download PDF

Info

Publication number
JP2013038229A
JP2013038229A JP2011173154A JP2011173154A JP2013038229A JP 2013038229 A JP2013038229 A JP 2013038229A JP 2011173154 A JP2011173154 A JP 2011173154A JP 2011173154 A JP2011173154 A JP 2011173154A JP 2013038229 A JP2013038229 A JP 2013038229A
Authority
JP
Japan
Prior art keywords
substrate
manufacturing
electrode
base materials
support
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2011173154A
Other languages
Japanese (ja)
Inventor
Takashi Sato
尚 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2011173154A priority Critical patent/JP2013038229A/en
Publication of JP2013038229A publication Critical patent/JP2013038229A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)
  • Electrochromic Elements, Electrophoresis, Or Variable Reflection Or Absorption Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a manufacturing method of an electric device capable of preventing electrostatic breakdown and being manufactured with high yield, a manufacturing method of a semiconductor substrate, a formation substrate for an electric device, and an electronic apparatus.SOLUTION: A manufacturing method of an electric device comprises the steps of: forming a first substrate by laminating a plurality of base materials composed of a resin material on a support body; peeling the support body from an element substrate; and sticking a second substrate so as to hold a functional element between itself and the element substrate. In a step of forming the element substrate, an electrode layer is disposed so as to be held between any two of the plurality of base materials, and a semiconductor element for driving the functional element is disposed so as to be held between any two of the plurality of base materials above the electrode layer or to be disposed on a surface of a substrate body.

Description

本発明は、電気装置の製造方法、半導体基板の製造方法、電気装置用形成基板、及び電子機器に関するものである。   The present invention relates to an electrical device manufacturing method, a semiconductor substrate manufacturing method, an electrical device forming substrate, and an electronic apparatus.

近年、フレキシブル表示デバイスとして、表示部として、液晶装置、有機EL表示装置、電気泳動表示装置等を用いたものが普及している。下記特許文献1には、プラスチック等の基板上に接着層、電解遮蔽板を積層し、その上に薄膜素子からなる能動層を形成したフレキシブル表示デバイスが開示されている。   In recent years, flexible display devices using a liquid crystal device, an organic EL display device, an electrophoretic display device, or the like as a display unit have become widespread. Patent Document 1 below discloses a flexible display device in which an adhesive layer and an electrolytic shielding plate are laminated on a substrate such as plastic and an active layer made of a thin film element is formed thereon.

また、下記特許文献2には、ガラス基板上に有機絶縁膜、半導体素子、有機絶縁膜の順に積層し、最初の有機絶縁膜をガラス基板から剥離することでフレキシブル表示デバイス用の半導体基板を製造する技術が開示されている。   In Patent Document 2 below, a semiconductor substrate for a flexible display device is manufactured by laminating an organic insulating film, a semiconductor element, and an organic insulating film in this order on a glass substrate, and peeling the first organic insulating film from the glass substrate. Techniques to do this are disclosed.

特開2011−9704号公報JP 2011-9704 A 特表2009−514244号公報Special table 2009-514244 gazette

しかしながら、上記従来技術においては、以下の問題があった。特許文献1に開示されるデバイスは、通常、ICやコンデンサ、抵抗等の外部部品が実装されたFPC基板が少なくとも1辺に接続されているため、FPC基板が接続されている辺は折り曲げ不能とされ、表示デバイスの4辺全てにフレキシブル性を持たせることができなかった。また、特許文献1に開示される製造方法では、ガラス基板上に作成した能動層を剥離し、支持基板に転写する際、アモルファスシリコン層のアブレーションを用いて剥離層に利用するため、基板表面の荒れがひどく、基板の再利用回数が制限されるといった問題がある。   However, the above prior art has the following problems. In the device disclosed in Patent Document 1, since an FPC board on which external components such as an IC, a capacitor, and a resistor are mounted is usually connected to at least one side, the side to which the FPC board is connected cannot be bent. As a result, all four sides of the display device cannot be made flexible. In addition, in the manufacturing method disclosed in Patent Document 1, when an active layer formed on a glass substrate is peeled and transferred to a support substrate, it is used as a peeling layer using ablation of an amorphous silicon layer. There is a problem that the roughness is severe and the number of times the substrate can be reused is limited.

また、特許文献2に開示される製造技術では、特許文献1のような複雑な多層膜構造は不要であるものの、絶縁膜の剥離を行う際に剥離帯電が発生し、半導体素子が静電気により破壊するおそれがあるといった問題がある。   In addition, the manufacturing technique disclosed in Patent Document 2 does not require a complicated multilayer film structure as in Patent Document 1, but peeling electrification occurs when the insulating film is peeled, and the semiconductor element is destroyed by static electricity. There is a problem that there is a risk of.

本発明はこのような事情に鑑みてなされたものであって、静電破壊を防止して歩留まり良く製造できる電気装置の製造方法、半導体基板の製造方法、電気装置用形成基板、及び電子機器を提供することを目的の一つとする。   The present invention has been made in view of such circumstances, and includes an electrical device manufacturing method, a semiconductor substrate manufacturing method, an electrical device forming substrate, and an electronic device that can prevent electrostatic breakdown and can be manufactured with high yield. One of the purposes is to provide.

上記の課題を解決するために、本発明の電気装置の製造方法は、支持体上に、樹脂材料からなる基材を複数積層することで第1基板を形成する工程と、前記第1基板から前記支持体を剥離する工程と、前記第1基板との間で機能素子を挟持するように第2基板を貼り付ける工程と、を有し、前記第1基板の形成工程においては、複数の前記基材間のいずれかに挟持するように前記電極層を配置するとともに、前記電極層よりも上層であって複数の前記基材間のいずれかに挟持する或いは前記第1基板の表面に配置するように前記機能素子を駆動するための半導体素子を設けることを特徴とする。   In order to solve the above problems, a method of manufacturing an electric device according to the present invention includes a step of forming a first substrate by laminating a plurality of base materials made of a resin material on a support, and from the first substrate. A step of peeling the support, and a step of attaching a second substrate so as to sandwich a functional element between the first substrate. In the step of forming the first substrate, The electrode layer is disposed so as to be sandwiched between any of the base materials, and is disposed above any of the plurality of base materials that are higher than the electrode layer or disposed on the surface of the first substrate. Thus, a semiconductor element for driving the functional element is provided.

本発明の電気装置の製造方法によれば、支持基板と半導体素子との間に電極層が設けられているので、支持基板から素子基板を剥離する際に生じた剥離帯電の半導体素子に対する影響を抑えることができる。また、素子基板は樹脂材料の積層構造から構成されるため、支持基板と素子基板とを容易に剥離することができる。よって、剥離後の支持基板の表面を荒らすことがなく、支持基板の再利用が可能となり、製造コストの低減を図ることができる。したがって、剥離帯電による静電破壊を防止して歩留まり良く電気装置を製造することができる。このようにして製造された電気装置は、樹脂材料からなる基材が複数積層されてなることからフレキシブル性を有したものとなる。   According to the method for manufacturing an electric device of the present invention, since the electrode layer is provided between the support substrate and the semiconductor element, the influence of peeling electrification generated when the element substrate is peeled from the support substrate on the semiconductor element. Can be suppressed. Further, since the element substrate is composed of a laminated structure of resin materials, the support substrate and the element substrate can be easily peeled off. Therefore, the surface of the support substrate after peeling is not roughened, the support substrate can be reused, and the manufacturing cost can be reduced. Therefore, it is possible to manufacture an electric device with high yield by preventing electrostatic breakdown due to peeling charging. The electric device thus manufactured has flexibility because a plurality of base materials made of a resin material are laminated.

また、上記電気装置の製造方法においては、前記第1基板に対して前記第2基板を貼り付けた後、前記支持体の剥離を行うのが好ましい。
この構成によれば、対向基板の貼り付け時に素子基板が支持体に支持されているので、素子基板のハンドリングが容易となり、基板の貼り付け精度を向上させることができる。
In the method for manufacturing the electrical device, it is preferable that the support is peeled off after the second substrate is attached to the first substrate.
According to this configuration, since the element substrate is supported by the support when the counter substrate is attached, the element substrate can be easily handled, and the attachment accuracy of the substrate can be improved.

また、上記電気装置の製造方法においては、前記第1基板の形成工程において、前記電極層と電気的に接続される導電部が前記第1基板の前記支持体と反対の面側に引き出すように形成されるのが好ましい。
この構成によれば、導電部を介して素子基板内に埋設された電極層に対して電気的に導通を取ることができる。
In the method for manufacturing the electrical device, in the step of forming the first substrate, the conductive portion that is electrically connected to the electrode layer is drawn out to the surface of the first substrate opposite to the support. Preferably it is formed.
According to this configuration, electrical conduction can be established with respect to the electrode layer embedded in the element substrate via the conductive portion.

また、上記電気装置の製造方法においては、前記機能素子の配置領域の角部に前記導電部を形成するのが好ましい。
この構成によれば、導電部が機能素子の配置を妨げることが防止される。
Moreover, in the said manufacturing method of an electric apparatus, it is preferable to form the said electroconductive part in the corner | angular part of the arrangement | positioning area | region of the said functional element.
According to this configuration, the conductive portion is prevented from obstructing the arrangement of the functional elements.

また、上記電気装置の製造方法においては、前記導電部を前記第1基板の前記支持体と反対の面側に複数引き出すのが好ましい。
この構成によれば、導電部が複数引き出されるので、導電部に対する導通性を向上させることができる。
In the method for manufacturing an electrical device, it is preferable that a plurality of the conductive portions are drawn out to the surface side of the first substrate opposite to the support.
According to this configuration, since a plurality of conductive portions are drawn out, the conductivity with respect to the conductive portions can be improved.

また、上記電気装置の製造方法においては、前記第2基板を貼り付ける工程において、該第2基板の内面側に設けられ、前記機能素子を駆動する駆動電極と前記導電部とを電気的に接続させるのが好ましい。
この構成によれば、導電部を介して対向基板側の駆動電極と素子基板の内部に埋設された電極層との間で電気的導通を取ることができる。
In the method for manufacturing the electric device, in the step of attaching the second substrate, the drive electrode provided on the inner surface side of the second substrate and driving the functional element is electrically connected to the conductive portion. It is preferable to do so.
According to this configuration, electrical conduction can be established between the drive electrode on the counter substrate side and the electrode layer embedded in the element substrate via the conductive portion.

また、上記電気装置の製造方法においては、前記第1基板の形成工程において、複数の前記基材間のいずれかに挟持される前記半導体素子と前記電極層とを電気的に接続させるのが好ましい。
この構成によれば、半導体素子と電極層とが電気的に接続されるので、素子基板の内部に埋設された半導体素子の静電破壊を確実に防止することができる。
In the method for manufacturing an electrical device, it is preferable that the semiconductor element and the electrode layer sandwiched between any of the plurality of base materials are electrically connected in the step of forming the first substrate. .
According to this configuration, since the semiconductor element and the electrode layer are electrically connected, electrostatic breakdown of the semiconductor element embedded in the element substrate can be reliably prevented.

また、上記電気装置の製造方法においては、複数の前記基材間のいずれかに挟持する前記半導体素子として電子部品を用いるのが好ましい。
この構成によれば、電子部品を素子基板内に埋設した構造を得ることができる。
Moreover, in the said manufacturing method of an electric apparatus, it is preferable to use an electronic component as the said semiconductor element clamped in either between several said base materials.
According to this configuration, a structure in which the electronic component is embedded in the element substrate can be obtained.

また、上記電気装置の製造方法においては、前記機能素子が電気光学素子であるのが好ましい。
この構成によれば、電気装置として電気光学素子を備えた電気光学表示装置を製造することができる。
In the method for manufacturing the electric device, the functional element is preferably an electro-optical element.
According to this configuration, an electro-optical display device including an electro-optical element as an electric device can be manufactured.

本発明の半導体基板の製造方法は、支持体上に、樹脂材料からなる基材を複数積層することで基板本体を形成する工程と、前記基板本体から前記支持体を剥離する工程と、を有し、前記基板本体の形成工程においては、複数の前記基材間のいずれかに挟持するように前記電極層を配置するとともに、前記電極層よりも上層であって複数の前記基材間のいずれかに挟持する或いは前記基板本体の表面に配置するように半導体素子を設けることを特徴とする。   The method for producing a semiconductor substrate of the present invention comprises a step of forming a substrate body by laminating a plurality of base materials made of a resin material on a support, and a step of peeling the support from the substrate body. In the step of forming the substrate body, the electrode layer is disposed so as to be sandwiched between any of the plurality of base materials, and the upper layer is higher than the electrode layer. A semiconductor element is provided so as to be clamped or disposed on the surface of the substrate body.

本発明の半導体基板の製造方法によれば、支持基板と半導体素子との間に電極層が設けられているので、支持基板から基板本体を剥離する際に生じた剥離帯電の半導体素子に対する影響を抑えることができる。また、基板本体は樹脂材料の積層構造から構成されるため、支持基板と基板本体とを容易に剥離することができる。よって、剥離後の支持基板の表面を荒らすことがなく、支持基板の再利用が可能となり、製造コストの低減を図ることができる。したがって、剥離帯電による静電破壊を防止して歩留まり良く半導体基板を製造することができる。このようにして製造された半導体基板は、樹脂材料からなる基材が複数積層されてなることからフレキシブル性に優れたものとなる。   According to the method for manufacturing a semiconductor substrate of the present invention, since the electrode layer is provided between the support substrate and the semiconductor element, the influence on the semiconductor element of the peeling charge generated when the substrate body is peeled off from the support substrate. Can be suppressed. Further, since the substrate body is composed of a laminated structure of resin materials, the support substrate and the substrate body can be easily peeled off. Therefore, the surface of the support substrate after peeling is not roughened, the support substrate can be reused, and the manufacturing cost can be reduced. Therefore, it is possible to manufacture a semiconductor substrate with high yield by preventing electrostatic breakdown due to peeling charging. The semiconductor substrate manufactured in this way is excellent in flexibility because a plurality of base materials made of a resin material are laminated.

本発明の電気装置形成用基板は、支持体と、前記支持体上に設けられ、可撓性を有する複数の基材が積層されてなる基板本体と、前記基板本体の表面或いは前記複数の基材同士の間に設けられる半導体素子と、前記複数の基材同士の間であって前記半導体素子よりも下層であって前記基板本体の内部に埋設されてなる電極層と、を備えることを特徴とする。   The substrate for forming an electric device of the present invention includes a support, a substrate body provided on the support and laminated with a plurality of flexible base materials, a surface of the substrate body, or the plurality of substrates. A semiconductor element provided between the materials, and an electrode layer embedded between the plurality of base materials and below the semiconductor element and embedded in the substrate body. And

本発明の電気装置形成用基板によれば、支持基板と半導体素子との間に電極層が設けられているので、支持基板から基板本体を剥離する際に生じた剥離帯電の半導体素子に対する影響を抑えることができる。半導体基板は樹脂材料からなる基材が複数積層されてなることからフレキシブル性を有するものの、支持体に支持されているので取り扱い性に優れたものとなる。   According to the electric device forming substrate of the present invention, since the electrode layer is provided between the support substrate and the semiconductor element, the influence of the peeling electrification generated when the substrate body is peeled from the support substrate on the semiconductor element. Can be suppressed. The semiconductor substrate is flexible because it is formed by laminating a plurality of base materials made of a resin material, but is excellent in handleability because it is supported by a support.

また、上記電気装置形成用基板においては、前記基板本体の前記支持体と反対の面には、前記電極層に電気的に接続される導電部が引き出されているのが好ましい。
この構成によれば、導電部を介して基板本体の内部に埋設された電極層と電気的導通を取ることができる。
Moreover, in the said electric apparatus formation board | substrate, it is preferable that the electroconductive part electrically connected to the said electrode layer is pulled out on the surface opposite to the said support body of the said substrate main body.
According to this configuration, it is possible to establish electrical continuity with the electrode layer embedded in the substrate body via the conductive portion.

本発明の電子機器は、上記電気装置の製造方法により製造した電気装置を備えることを特徴とする。   An electronic apparatus according to the present invention includes an electric device manufactured by the method for manufacturing the electric device.

本発明の電子機器によれば、静電破壊が防止されて歩留まり良く製造された電気装置を備えるので、電子機器自体も信頼性の高いものとなる。   According to the electronic device of the present invention, the electronic device itself is highly reliable because it includes the electrical device that is manufactured with high yield while preventing electrostatic breakdown.

電気装置の第1実施形態である電気泳動表示装置の全体構成を概略的に示す図であって、(a)は(b)のA−A断面図。BRIEF DESCRIPTION OF THE DRAWINGS It is a figure which shows schematically the whole structure of the electrophoretic display apparatus which is 1st Embodiment of an electric apparatus, Comprising: (a) is AA sectional drawing of (b). 図1(b)のB−B矢視断面図。BB arrow sectional drawing of FIG.1 (b). (a)〜(c)は電気泳動表示装置の製造工程を説明するための図。(A)-(c) is a figure for demonstrating the manufacturing process of an electrophoretic display device. 図3に続く電気泳動表示装置の製造工程を説明するための図。FIG. 4 is a diagram for explaining a manufacturing process of the electrophoretic display device following FIG. 3. 図4に続く電気泳動表示装置の製造工程を説明するための図。FIG. 5 is a view for explaining a manufacturing process of the electrophoretic display device following FIG. 4. 図5に続く電気泳動表示装置の製造工程を説明するための図。FIG. 6 is a diagram for explaining a manufacturing process of the electrophoretic display device following FIG. 5. 図6に続く電気泳動表示装置の製造工程を説明するための図。FIG. 7 is a diagram for explaining a manufacturing process of the electrophoretic display device following FIG. 6. 図7に続く電気泳動表示装置の製造工程を説明するための図。FIG. 8 is a diagram for explaining a manufacturing process of the electrophoretic display device following FIG. 7. 支持板を剥離する順番の変形例に係る製造工程を説明するための図。The figure for demonstrating the manufacturing process which concerns on the modification of the order which peels a support plate. 電気装置の第1変形例に係る電気泳動表示装置の構成を示す図。The figure which shows the structure of the electrophoretic display apparatus which concerns on the 1st modification of an electric apparatus. 電気装置の第2変形例に係る液晶表示装置の構成を示す断面図。Sectional drawing which shows the structure of the liquid crystal display device which concerns on the 2nd modification of an electric apparatus. 電気装置の第3変形例に係る有機EL表示装置の構成を示す断面図Sectional drawing which shows the structure of the organic electroluminescence display which concerns on the 3rd modification of an electric apparatus. 有機EL表示装置の駆動回路層の別の形態に係る構成を示す断面図。Sectional drawing which shows the structure which concerns on another form of the drive circuit layer of an organic electroluminescence display. 第2実施形態に係る素子基板の全体構成を示す断面図。Sectional drawing which shows the whole structure of the element substrate which concerns on 2nd Embodiment. 第3実施形態に係る素子基板の全体構成を示す断面図。Sectional drawing which shows the whole structure of the element substrate which concerns on 3rd Embodiment. 第4実施形態に係る素子基板を備えた電気装置としての電気泳動表示装置に係る構成を示す図。The figure which shows the structure which concerns on the electrophoretic display apparatus as an electric apparatus provided with the element substrate which concerns on 4th Embodiment. 第4実施形態に係る電気泳動表示装置の動作を説明するための図。The figure for demonstrating operation | movement of the electrophoretic display device which concerns on 4th Embodiment. 第4実施形態の変形例に係る電気泳動表示装置の動作を説明するための図。The figure for demonstrating operation | movement of the electrophoretic display apparatus which concerns on the modification of 4th Embodiment. 第1実施形態に係る電気装置の構成を応用した検出素子の概略構成を示す図。The figure which shows schematic structure of the detection element which applied the structure of the electric apparatus which concerns on 1st Embodiment. 第1実施形態に係る電気泳動表示装置の変形例に係る構成を示す図。The figure which shows the structure which concerns on the modification of the electrophoretic display device which concerns on 1st Embodiment. (a)〜(c)は、電子機器の構成を示す図。(A)-(c) is a figure which shows the structure of an electronic device.

以下、本発明の実施形態につき、図面を参照して説明する。なお、以下の説明に用いる各図面では、各部材を認識可能な大きさとするため、各部材の縮尺を適宜変更している。   Embodiments of the present invention will be described below with reference to the drawings. In each drawing used for the following description, the scale of each member is appropriately changed to make each member a recognizable size.

(第1実施形態)
本実施形態では、本発明の電機装置の製造方法により製造された電気装置を電気泳動表示装置に適応した場合について説明する。また、本実施形態の説明においては、電気泳動表示装置を構成する素子基板(半導体基板)の製造方法についても述べる。
(First embodiment)
In the present embodiment, a case will be described in which an electric device manufactured by the method for manufacturing an electric device of the present invention is applied to an electrophoretic display device. In the description of the present embodiment, a method for manufacturing an element substrate (semiconductor substrate) constituting the electrophoretic display device is also described.

はじめに、電気装置の実施例として電気泳動表示装置に適応した場合の構成について説明する。図1は電気泳動表示装置の全体構成を概略的に示す図であり、同図(a)は(b)のA−A矢視断面図である。図2は、電気泳動表示装置の具体的な構成を示す断面図であり、画像表示領域としては1画素分を示している。   First, a configuration when applied to an electrophoretic display device as an embodiment of the electric device will be described. FIG. 1 is a diagram schematically showing an overall configuration of an electrophoretic display device, and FIG. 1A is a cross-sectional view taken along line AA in FIG. FIG. 2 is a cross-sectional view showing a specific configuration of the electrophoretic display device, and shows one pixel as an image display area.

図1(a),(b)に示すように、電気泳動表示装置(電気装置)100は、半導体装置からなる素子基板(半導体基板)300と、素子基板300に対向配置される対向基板310と、これらフレキシブル性を有する素子基板300および対向基板310間に挟持される電気泳動層(機能素子)32Aと、を備えて構成されている。
素子基板300および対向基板310の周縁部どうしの間には、電気泳動層32Aに対する耐湿性の確保と電気泳動層32Aの保持のために、電気泳動層32Aの周囲を取り囲むようにしてシール材65が配置されている。
As shown in FIGS. 1A and 1B, an electrophoretic display device (electric device) 100 includes an element substrate (semiconductor substrate) 300 made of a semiconductor device, and a counter substrate 310 disposed to face the element substrate 300. The electrophoretic layer (functional element) 32A sandwiched between the flexible element substrate 300 and the counter substrate 310 is configured.
Between the peripheral portions of the element substrate 300 and the counter substrate 310, a sealing material 65 is provided so as to surround the periphery of the electrophoretic layer 32A in order to ensure moisture resistance to the electrophoretic layer 32A and to hold the electrophoretic layer 32A. Is arranged.

本実施形態では、素子基板300を構成する第1基板(基板本体)30内に平面視矩形状を呈する裏面電極(電極層)19が埋め込まれている。裏面電極19は平面視矩形状を呈し、第1基板30の裏面側に配置されている。この裏面電極19は、その4つの角部に位置するとともに第1基板30内に埋め込まれた接続部39、および第1基板30の表面に設けられた上下導通端子49を介して、素子基板300と対向基板310との間に配置された上下導通部(導電部)33に接続されている。   In the present embodiment, a back electrode (electrode layer) 19 having a rectangular shape in plan view is embedded in a first substrate (substrate body) 30 constituting the element substrate 300. The back electrode 19 has a rectangular shape in plan view, and is disposed on the back side of the first substrate 30. The back electrode 19 is located at the four corners thereof, and is connected to the element substrate 300 via a connection portion 39 embedded in the first substrate 30 and a vertical conduction terminal 49 provided on the surface of the first substrate 30. And a vertical conduction part (conductive part) 33 disposed between the counter substrate 310 and the counter substrate 310.

上下導通部33は、電気泳動層32Aの外側であってシール材65よりも内側に存在し、一端側が上下導通端子49に接続され、他端側が対向電極(第2電極)37に接続されている。これにより、裏面電極19と対向電極37とが電気的に接続された構成となっている。対向電極37は共通電極であり、電気泳動層32Aの駆動に用いられる。
次に、本実施形態の電気泳動表示装置の構成を具体的に述べる。
The vertical conduction part 33 exists outside the electrophoretic layer 32 </ b> A and inside the sealing material 65, and has one end connected to the vertical conduction terminal 49 and the other end connected to the counter electrode (second electrode) 37. Yes. Thereby, the back electrode 19 and the counter electrode 37 are electrically connected. The counter electrode 37 is a common electrode and is used to drive the electrophoretic layer 32A.
Next, the configuration of the electrophoretic display device of the present embodiment will be specifically described.

図2に示すように、素子基板300は、第1基板30と、その表面に形成された駆動回路層24とを主として構成され、本実施形態では第1基板30の内部に埋め込まれた裏面電極19を具備している。駆動回路層24は、後述のように制御トランジスタ、抵抗、容量を含むものである。   As shown in FIG. 2, the element substrate 300 mainly includes a first substrate 30 and a drive circuit layer 24 formed on the surface thereof, and in this embodiment, a back electrode embedded in the first substrate 30. 19. The drive circuit layer 24 includes a control transistor, a resistor, and a capacitor as will be described later.

第1基板30は、フレキシブル性を有する3つの基材30A、30B、30Cが積層されてなり、これら基材30A〜30Cに、裏面電極19、ゲートドライバIC(半導体素子、電子部品)51、各種配線等が埋め込まれている。   The first substrate 30 is formed by laminating three base materials 30A, 30B, and 30C having flexibility, and the back surface electrode 19, a gate driver IC (semiconductor element, electronic component) 51, and various types are formed on the base materials 30A to 30C. Wiring etc. are embedded.

ゲートドライバIC51はコンタクトホールH1に埋設された共通電位線51aを介して裏面電極19に電気的に接続されゲートドライバIC51の基準電位を与えられている。また、ゲートドライバIC51はコンタクトホールH2に埋設される出力線51bを介して駆動回路層24に含まれる保持容量Csを構成する保持容量線69に電気的に接続されている。図示していないが、ゲートドライバIC51の各出力が各走査線66に接続されている。各基材30A〜30Cは、厚さ20μmのポリイミドからなるフレキシブル基板である。
これ以外にも、駆動回路層24を駆動するIC、電池、アンテナ等の回路部品や駆動回路層24の一部も素子基板300中に埋め込むことができる。従来の電気泳動装置のように素子基板300から飛び出すようにプリント基板等を接続する必要が無い。このためでっぱりが無く、下敷きのような電気泳動装置を実現できる。
The gate driver IC 51 is electrically connected to the back surface electrode 19 through a common potential line 51a embedded in the contact hole H1, and is given a reference potential of the gate driver IC 51. Further, the gate driver IC 51 is electrically connected to the storage capacitor line 69 constituting the storage capacitor Cs included in the drive circuit layer 24 via the output line 51b embedded in the contact hole H2. Although not shown, each output of the gate driver IC 51 is connected to each scanning line 66. Each of the base materials 30A to 30C is a flexible substrate made of polyimide having a thickness of 20 μm.
In addition to this, circuit components such as an IC, a battery, and an antenna for driving the drive circuit layer 24 and a part of the drive circuit layer 24 can be embedded in the element substrate 300. There is no need to connect a printed circuit board or the like so as to protrude from the element substrate 300 as in the conventional electrophoresis apparatus. For this reason, there is no protrusion, and an electrophoresis apparatus like an underlay can be realized.

ユーザーは、画像を対向基板310側から視認するため、第1基板30は非透明基板であってもよい。なお、これら電子部品が埋め込まれる第1基板30(基材30A〜30C)を非透明基板で形成すれば、電子部品の周囲の基材に遮光性を付与することにより、光リークによる電子部品の誤作動を抑制することができる。   Since the user views the image from the counter substrate 310 side, the first substrate 30 may be a non-transparent substrate. In addition, if the 1st board | substrate 30 (base material 30A-30C) in which these electronic components are embedded is formed with a non-transparent board | substrate, by providing light-shielding property to the base material around an electronic component, the electronic component by light leakage Malfunction can be suppressed.

また、駆動回路層24は、電気泳動表示装置100の画像表示領域5を構成するマトリクス状に配置された複数の画素ごとに画素電極35と、当該画素電極35を制御する制御トランジスタ(半導体素子)TRsと保持容量Csを有しており、一般的な1T1Cの等価回路である。このような画素は複数の走査線66と複数のデータ線68との交差する箇所のそれぞれに設けられている。そして、制御トランジスタTRsのうち、半導体層41aのチャネル領域に対向するように配置されたAlからなる走査線66の一部がゲート電極41eとして機能する。なお、ゲート電極41eの膜厚は、200nmである。この制御トランジスタTRsは、ボトムゲート/トップコンタクト構造であり、有機半導体層を有する有機TFTである。   The drive circuit layer 24 includes a pixel electrode 35 for each of a plurality of pixels arranged in a matrix that forms the image display region 5 of the electrophoretic display device 100, and a control transistor (semiconductor element) that controls the pixel electrode 35. It has TRs and holding capacitor Cs, and is a general 1T1C equivalent circuit. Such a pixel is provided at each of the intersections of the plurality of scanning lines 66 and the plurality of data lines 68. In the control transistor TRs, a part of the scanning line 66 made of Al arranged to face the channel region of the semiconductor layer 41a functions as the gate electrode 41e. The film thickness of the gate electrode 41e is 200 nm. The control transistor TRs is an organic TFT having a bottom gate / top contact structure and having an organic semiconductor layer.

第1基板30上には上記駆動回路層24が設けられているが、当該第1基板30の表面には、画像表示領域5内に配置された複数の走査線66、複数のデータ線68および複数の保持容量線69が形成されているとともに、本実施形態ではさらに、画像表示領域5内で第1基板30の四隅に配置された上下導通端子33が形成されている。   The drive circuit layer 24 is provided on the first substrate 30. On the surface of the first substrate 30, a plurality of scanning lines 66, a plurality of data lines 68 and a plurality of scanning lines arranged in the image display area 5 are provided. A plurality of storage capacitor lines 69 are formed, and in the present embodiment, upper and lower conductive terminals 33 arranged at the four corners of the first substrate 30 in the image display region 5 are further formed.

走査線66(ゲート電極41e)、複数の保持容量線69および上下導通端子49を覆うようにして第1基板30の表面全体には、ゲート絶縁膜41bが設けられている。ゲート絶縁膜41bは、厚さ300nmのポリイミドからなり、その上に厚さ50nmのa−IGZOからなる酸化物半導体層が島状に設けられてなる半導体層41aが形成されている。ゲート絶縁膜41b上にはさらに半導体層41aの周縁部に一部乗り上げるようにして、厚さ200nmのAlからなるソース電極41cおよびドレイン電極41dが設けられている。これらソース電極41cおよびドレイン電極41dは、その表面が厚さ5nmの窒化チタン膜が設けられている。その上には、厚さが400nmの窒化珪素膜からなる第1保護膜42が設けられ、その上には厚さが1μmの感光性アクリルからなる第2保護膜43が設けられている。また、これら第1保護膜42および第2保護膜43の厚さ方向を貫通するコンタクトホールH4を介して厚さが50nmのITOからなる画素電極35が下層のドレイン電極41dと電気的に接続されている。コンタクトホールH4は、その形成領域に保護層42を成膜しないことで形成されたものである。制御トランジスタTRsは、第1基板30側から順次薄膜を作成することで形成されたものである。   A gate insulating film 41 b is provided on the entire surface of the first substrate 30 so as to cover the scanning line 66 (gate electrode 41 e), the plurality of storage capacitor lines 69, and the upper and lower conductive terminals 49. The gate insulating film 41b is made of polyimide having a thickness of 300 nm, and a semiconductor layer 41a in which an oxide semiconductor layer made of a-IGZO having a thickness of 50 nm is provided in an island shape is formed. A source electrode 41c and a drain electrode 41d made of Al having a thickness of 200 nm are further provided on the gate insulating film 41b so as to partially run on the peripheral edge of the semiconductor layer 41a. The source electrode 41c and the drain electrode 41d are provided with a titanium nitride film having a surface with a thickness of 5 nm. A first protective film 42 made of a silicon nitride film having a thickness of 400 nm is provided thereon, and a second protective film 43 made of photosensitive acrylic having a thickness of 1 μm is provided thereon. Further, the pixel electrode 35 made of ITO having a thickness of 50 nm is electrically connected to the lower drain electrode 41d through a contact hole H4 penetrating the thickness direction of the first protective film 42 and the second protective film 43. ing. The contact hole H4 is formed by not forming the protective layer 42 in the formation region. The control transistor TRs is formed by sequentially forming a thin film from the first substrate 30 side.

画像信号が供給されるデータ線68は、制御トランジスタTRsのソース電極41cに電気的に接続されている。ここで、データ線68に書き込む画像信号は、線順次に供給しても良いし、互いに隣接するデータ線68に対してグループごと、又は1本のデータ線毎に供給しても良い。   The data line 68 to which the image signal is supplied is electrically connected to the source electrode 41c of the control transistor TRs. Here, the image signals to be written to the data lines 68 may be supplied line-sequentially, or may be supplied to the adjacent data lines 68 for each group or for each data line.

また、制御トランジスタTRsのゲート電極41eには走査線66が電気的に接続されており、所定のタイミングでパルス的に選択信号(走査信号)を、順次印加するように構成されている。   A scanning line 66 is electrically connected to the gate electrode 41e of the control transistor TRs, and a selection signal (scanning signal) is sequentially applied in a pulse manner at a predetermined timing.

第1基板30の表面に形成された画素電極35は、制御トランジスタTRsのドレイン電極41dと電気的に接続されており、スイッチング素子である制御トランジスタTRsを開状態とすることにより、データ線68から供給される画像信号が電気泳動層32Aに対して所定のタイミングで書き込まれる。   The pixel electrode 35 formed on the surface of the first substrate 30 is electrically connected to the drain electrode 41d of the control transistor TRs. By opening the control transistor TRs, which is a switching element, the data electrode 68 The supplied image signal is written to the electrophoretic layer 32A at a predetermined timing.

電気泳動層32Aは、複数のマイクロカプセル20を有している。マイクロカプセル20は、正負のいずれかに帯電した黒色と白色の2種類の電気泳動粒子(正帯電粒子26、負帯電粒子27)と、分散媒21とが封入された略球状のカプセルである。この電気泳動層32Aは、保持容量Csが作る画素電極35と対向電極37との電位差によって電気泳動粒子(正帯電粒子26、負帯電粒子27)が対向電極37側あるいは画素電極35側へと移動することとなり、対向基板310側から電気泳動層32Aを見たときに視認される電気泳動粒子の分布状態によって画像が形成されるようになっている。   The electrophoretic layer 32 </ b> A has a plurality of microcapsules 20. The microcapsule 20 is a substantially spherical capsule in which two types of electrophoretic particles (positively charged particles 26 and negatively charged particles 27) that are positively or negatively charged and a dispersion medium 21 are enclosed. In the electrophoretic layer 32A, the electrophoretic particles (positively charged particles 26 and negatively charged particles 27) move to the counter electrode 37 side or the pixel electrode 35 side due to a potential difference between the pixel electrode 35 and the counter electrode 37 formed by the storage capacitor Cs. Thus, an image is formed according to the distribution state of the electrophoretic particles visually recognized when the electrophoretic layer 32A is viewed from the counter substrate 310 side.

保持容量Csは、制御トランジスタTRsのドレイン電極41dと、電位を供給する保持容量線69との間に形成されている。   The storage capacitor Cs is formed between the drain electrode 41d of the control transistor TRs and the storage capacitor line 69 that supplies a potential.

なお、カプセル型の電気泳動材料を用いた例に限らず、例えば、隔壁型のような、第1基板30および第2基板31間の空間を区画するような仕切りが存在するものでも良いし、仕切りが存在しないものでも良い。また、異なる極性に帯電した白黒の2粒子以外の粒子構成を採用しても良い。   It should be noted that the present invention is not limited to an example using a capsule-type electrophoretic material. For example, there may be a partition that partitions the space between the first substrate 30 and the second substrate 31, such as a partition wall type. There may be no partition. Alternatively, a particle configuration other than black and white particles charged to different polarities may be employed.

裏面電極19は基材30A上に配置され、基材30B〜30Cを中継しこれらの厚さ方向を貫通するコンタクトホールH3内に形成された接続部39と、基材30Cの表面にパターン形成された中継端子39Aと、上下導通部33と、を介して電気的に接続されている。上下導通部33は、駆動回路層24を貫通するコンタクトホールH5内に埋設されることで上記中継端子39Aに電気的に接続される第1接続部33aと、該第1接続部33aを介して裏面電極19と対向電極37とを電気的に接続する第2接続部33bと、含む。   The back surface electrode 19 is disposed on the base material 30A, and is patterned on the surface of the base material 30C and the connection part 39 formed in the contact hole H3 that relays the base materials 30B to 30C and penetrates these thickness directions. The relay terminal 39 </ b> A is electrically connected to the vertical conduction portion 33. The vertical conduction portion 33 is embedded in a contact hole H5 that penetrates the drive circuit layer 24, and is electrically connected to the relay terminal 39A, and the first connection portion 33a is interposed between the first connection portion 33a and the first connection portion 33a. A second connection portion 33b for electrically connecting the back electrode 19 and the counter electrode 37;

なお、図示は省略しているものの、基材30Bと基材30Cとの間には、画像信号をデータ線68に出力するデータドライバIC(不図示)、及びこれら各ドライバーICを制御するコントローラーIC(不図示)と、が埋め込まれている。   Although not shown, a data driver IC (not shown) that outputs an image signal to the data line 68 and a controller IC that controls these driver ICs are provided between the base material 30B and the base material 30C. (Not shown) are embedded.

データドライバICの出力側は、第1基板30内に埋め込まれた接続配線(不図示)を介して複数のデータ線68に接続されており、各データ線68に対して走査信号を供給するタイミングを制御する。一方、入力側は、接続配線を介してコントローラーICの出力側に接続されている。なお、ゲートドライバIC51についても同様である。   The output side of the data driver IC is connected to a plurality of data lines 68 via connection wiring (not shown) embedded in the first substrate 30, and a timing for supplying a scanning signal to each data line 68. To control. On the other hand, the input side is connected to the output side of the controller IC via connection wiring. The same applies to the gate driver IC 51.

このように、本実施形態に係る電気泳動表示装置100によれば、ゲートドライバIC51およびデータドライバICを画像表示領域5の周囲に配置させることなく、画像表示領域5の範囲内における第1基板30内に埋め込むことによって、額縁幅、すなわち非表示領域6を狭くした構成にすることも可能である。   As described above, according to the electrophoretic display device 100 according to the present embodiment, the first substrate 30 within the range of the image display area 5 is arranged without arranging the gate driver IC 51 and the data driver IC around the image display area 5. By embedding in the frame, the frame width, that is, the non-display area 6 can be narrowed.

また、画像表示領域5には上述した4つの上下導通部33が設けられており、これら4つの上下導通部33によって、素子基板300側の裏面電極19と対向基板310側の対向電極37とが電気的に接続されている。
非表示領域6には、素子基板300と対向基板310との隙間を埋めるようにしてエポキシ樹脂からなるシール材65が設けられており、このシール材65が電気泳動層32Aの周囲を封止している。
The image display region 5 is provided with the four vertical conduction portions 33 described above, and the four vertical conduction portions 33 allow the back electrode 19 on the element substrate 300 side and the counter electrode 37 on the counter substrate 310 side to be connected. Electrically connected.
The non-display area 6 is provided with a sealing material 65 made of an epoxy resin so as to fill a gap between the element substrate 300 and the counter substrate 310, and the sealing material 65 seals the periphery of the electrophoretic layer 32A. ing.

上下導通部33の第2接続部33bとしては、AgやCuの金属ペーストを所定形状に形成したもの、球形のプラスチック表面を金属でコーティングした材料を有機材料中に保持したもの、あるいは異方性導電膜等が用いられる。上下導通部33は、図1(b)において画像表示領域5の四隅に設けられているが、これに限らない。四隅のうちの1つ以上であっても良いし、辺にそって細長い形で設けても良い。   As the second connection portion 33b of the vertical conduction portion 33, an Ag or Cu metal paste formed in a predetermined shape, a material in which a spherical plastic surface is coated with a metal, or an anisotropic material is used. A conductive film or the like is used. The vertical conduction portions 33 are provided at the four corners of the image display region 5 in FIG. 1B, but are not limited thereto. It may be one or more of the four corners, or may be provided in an elongated shape along the side.

対向基板310は、厚さ0.2mmのPETからなる透明な第2基板31上に、厚さ0.1μmのカーボンナノチューブからなる対向電極37が形成されてなり、ユーザーは当該対向基板310を通して電気泳動層32Aを観察するため第2基板31には透明基板が用いられる。   The counter substrate 310 is formed by forming a counter electrode 37 made of carbon nanotubes having a thickness of 0.1 μm on a transparent second substrate 31 made of PET having a thickness of 0.2 mm. A transparent substrate is used as the second substrate 31 to observe the migration layer 32A.

本実施形態の電気泳動表示装置100では、裏面電極19が対向電極37と電気的に接続された構成のため、裏面電極19と対向電極37とが同一電圧となっている。裏面電極19は少なくとも画像表示領域5に応じた大きさで形成されており、この裏面電極19と対向電極37との間に形成される空間に制御トランジスタTRs等の電子部品を設置する。このような構成により、制御トランジスタTRs等の電子部品が、互いに電気的に接続された裏面電極19と対向電極37とによってシールドされて、外部からの静電気による故障を抑制することができる。つまり、対向電極37や裏面電極19に高電位が印加されたとしても、制御トランジスタTRsに高電圧が印加されないため破壊されにくい。さらに、破壊電磁(EM)放射線を抑制するためのEMシールドとしても機能する。   In the electrophoretic display device 100 of the present embodiment, the back electrode 19 and the counter electrode 37 have the same voltage because the back electrode 19 is electrically connected to the counter electrode 37. The back electrode 19 is formed in a size corresponding to at least the image display area 5, and an electronic component such as a control transistor TRs is installed in a space formed between the back electrode 19 and the counter electrode 37. With such a configuration, electronic components such as the control transistor TRs are shielded by the back electrode 19 and the counter electrode 37 that are electrically connected to each other, so that failure due to static electricity from the outside can be suppressed. In other words, even if a high potential is applied to the counter electrode 37 and the back electrode 19, the high voltage is not applied to the control transistor TRs, so that it is not easily destroyed. Furthermore, it functions as an EM shield for suppressing destructive electromagnetic (EM) radiation.

本実施形態の構成では、上下導通部33が素子基板300の四隅にしか配置されていないため電気泳動表示装置100の4辺はシールドされていないが、対向電極37と裏面電極19の距離は数十μmと短いため、側方から静電気が忍び込むことはほとんどない。   In the configuration of this embodiment, since the vertical conduction portions 33 are arranged only at the four corners of the element substrate 300, the four sides of the electrophoretic display device 100 are not shielded, but the distance between the counter electrode 37 and the back electrode 19 is several. Because it is as short as 10 μm, static electricity does not creep in from the side.

また、本実施形態においては、エポキシ樹脂からなるシール材65を用いているが、アクリル等の他の有機材料を用いても構わない。また、帯電粒子として白黒粒子以外にカラー粒子を用いても構わない。また、上下導通部33の数は4つに限らない。また、形状も上述したものに限られず、線状に形成してもよい。さらに、制御トランジスタTRsの構成はボトムゲート構造に限られない。制御トランジスタTRsも有機、無機トランジスタのどちらを用いても良く、正スタガーやコプライナー構造等の構成を用いても良い。また、制御トランジスタTRsや第1基板30、第2基板31および対向電極37に用いる材料は上記したものに限らない。   Further, in the present embodiment, the sealing material 65 made of epoxy resin is used, but other organic materials such as acrylic may be used. In addition to black and white particles, color particles may be used as the charged particles. Moreover, the number of the vertical conduction parts 33 is not limited to four. Further, the shape is not limited to that described above, and the shape may be linear. Furthermore, the configuration of the control transistor TRs is not limited to the bottom gate structure. As the control transistor TRs, either an organic or inorganic transistor may be used, and a configuration such as a positive stagger or a coplanar structure may be used. The materials used for the control transistor TRs, the first substrate 30, the second substrate 31, and the counter electrode 37 are not limited to those described above.

加えて、素子基板300を構成する第1基板30と対向基板310の第2基板31に用いる材料は、フレキシブル性を有するポリエステルや他の有機、無機材料を用いてもよい。また、フレキシブル性を有しないものであれば、紙フェノール、紙エポキシ、ガラスコンポジット、ガラスエポキシ、薄ガラス、テフロン(登録商標)、セラミックス、それらのコンポジット材料や他の有機、無機材料を用いてもよい。   In addition, the material used for the first substrate 30 constituting the element substrate 300 and the second substrate 31 of the counter substrate 310 may be a flexible polyester or other organic or inorganic material. In addition, paper phenol, paper epoxy, glass composite, glass epoxy, thin glass, Teflon (registered trademark), ceramics, composite materials thereof, and other organic and inorganic materials may be used as long as they do not have flexibility. Good.

また、第1基板30や第2基板31に用いる材料としては伸縮性を有する材料であってもよい。これにより、伸縮状態を含めたフレキシブル性を実現することができる。例えば、アクリル等の柔らかい有機材料、これらをコーティングした不織布、織布、またはゴム等であっても構わない。伸縮性を有すると、電気光学装置を服等の布のように変形の大きい材料や複雑な表面形状の上にも隙間なく貼るように設置するだけでなく、変形させて使用するときの剥がれを少なくすることができる。また、第1基板30を構成する基材の数も上述した3つに限られない。また、制御トランジスタTRsの材料も上記したものに限られない。また、画素電極35、対向電極37、走査線66、データ線68、および接続配線22等に用いる材料としては、上記金属材料に限らず他の金属、Cuペースト等の金属ペースト、カーボンナノチューブ等の導電性材料、無機導電性材料、有機導電性材料、透明電極、導電性ペーストを用いても良い。絶縁膜や保護膜も上記以外の有機、無機材料を用いても良い。   The material used for the first substrate 30 and the second substrate 31 may be a stretchable material. Thereby, the flexibility including an expansion-contraction state is realizable. For example, a soft organic material such as acrylic, a non-woven fabric coated with these materials, a woven fabric, or rubber may be used. With elasticity, the electro-optical device is not only installed on a material with a large deformation like a cloth such as clothes or a complicated surface shape so that there is no gap, but also when it is deformed and used. Can be reduced. Further, the number of base materials constituting the first substrate 30 is not limited to three as described above. Further, the material of the control transistor TRs is not limited to the above. In addition, the material used for the pixel electrode 35, the counter electrode 37, the scanning line 66, the data line 68, the connection wiring 22, and the like is not limited to the above metal materials, but other metals, metal pastes such as Cu paste, carbon nanotubes, etc. A conductive material, an inorganic conductive material, an organic conductive material, a transparent electrode, or a conductive paste may be used. Organic and inorganic materials other than those described above may also be used for the insulating film and the protective film.

続いて、上記電気泳動表示装置100の製造方法とともに、本発明の電気装置の製造方法および半導体基板の製造方法についても図3乃至9を参照しながら説明する。   Next, the manufacturing method of the electrophoretic display device 100 and the manufacturing method of the electric device and the manufacturing method of the semiconductor substrate of the present invention will be described with reference to FIGS.

はじめに、図3(a)に示すように、厚さ0.6mmのガラス基板からなる支持板200にポリイミド形成溶液(例えば、ポリアミック酸溶液)を塗布、焼成(例えば180℃)することで厚さ20μmの基材30Aを形成する。ここで、ポリイミド形成溶液の基材30A上に配置する方法としては、塗布法や印刷法等を例示できる。   First, as shown in FIG. 3A, a polyimide forming solution (for example, a polyamic acid solution) is applied to a support plate 200 made of a glass substrate having a thickness of 0.6 mm and fired (for example, 180 ° C.) to obtain a thickness. A 20 μm base material 30A is formed. Here, as a method of disposing the polyimide forming solution on the base material 30A, a coating method, a printing method, or the like can be exemplified.

続いて、図3(b)に示すように、スパッタ法により基材30A上に厚さ200nmのAl層を全面に形成し、フォトエッチングにより所望の形状にパターニングすることで基材30A上に裏面電極19を形成する。   Subsequently, as shown in FIG. 3B, an Al layer having a thickness of 200 nm is formed on the entire surface of the base material 30A by a sputtering method, and patterned to a desired shape by photoetching, whereby the back surface is formed on the base material 30A. The electrode 19 is formed.

続いて、図3(c)に示すように、裏面電極19を覆うように基材30A上に再度ポリイミド形成溶液を塗布、焼成して厚さ20μmの基材30Bを形成する。これにより、裏面電極19は基材30A及び基材30B間に挟持された状態に配置されたものとなる。   Subsequently, as shown in FIG. 3C, the polyimide forming solution is applied again on the base material 30 </ b> A so as to cover the back electrode 19 and baked to form a base material 30 </ b> B having a thickness of 20 μm. Thereby, the back surface electrode 19 will be arrange | positioned in the state clamped between the base material 30A and the base material 30B.

続いて、図4(a)に示すように、基材30Bにおける所定位置に内部に裏面電極19を臨ませるコンタクトホールH1を形成する。なお、コンタクトホールH1を形成する方法としては、フォトエッチング法、ドリル法、或いはその他の方法でも良い。続いて、図4(b)に示すように、スパッタ法により基材30B上にAlを成膜し、フォトエッチング法でパターニングすることでコンタクトホールH1に埋設された共通電位線51aを形成する。なお、共通電位線51aの一部として、基材30B上に接続端子を形成し、後述するゲートドライバIC51との接続面積を大きく取ることで導通信頼性を向上させるようにしても良い。続いて、図4(c)に示すように、基材30B上にゲートドライバIC51を配置して共通電位線51aと電気的に接続させる。なお、ゲートドライバIC51にバンプを形成してもよいし、接続時に異方性導電膜を用いても良い。また、ゲートドライバIC51の実装時、基材30B上の図示しない領域においては、データドライバIC、およびコントローラーICも実装されている。   Subsequently, as shown in FIG. 4A, a contact hole H1 is formed to allow the back electrode 19 to face inside at a predetermined position in the base material 30B. As a method of forming the contact hole H1, a photo etching method, a drill method, or other methods may be used. Subsequently, as shown in FIG. 4B, a common potential line 51a embedded in the contact hole H1 is formed by depositing Al on the base material 30B by sputtering and patterning by photo-etching. Note that, as a part of the common potential line 51a, a connection terminal may be formed on the base material 30B, and the connection reliability with the gate driver IC 51 described later may be increased to improve conduction reliability. Subsequently, as shown in FIG. 4C, the gate driver IC 51 is disposed on the base material 30B and is electrically connected to the common potential line 51a. A bump may be formed on the gate driver IC 51, or an anisotropic conductive film may be used at the time of connection. In addition, when the gate driver IC 51 is mounted, a data driver IC and a controller IC are also mounted in a region (not shown) on the base material 30B.

続いて、図5(a)に示すように、ゲートドライバIC51を覆うように基材30B上に再度ポリイミド形成溶液を塗布、焼成して厚さ20μmの基材30Cを形成する。これにより、上記ゲートドライバIC51とともにデータドライバIC、およびコントローラーICについても基材B及び基材30C間に挟持された状態に配置されたものとなる。   Subsequently, as shown in FIG. 5A, a polyimide forming solution is applied again on the base material 30B so as to cover the gate driver IC 51 and baked to form a base material 30C having a thickness of 20 μm. Thereby, the data driver IC and the controller IC together with the gate driver IC 51 are also arranged in a state of being sandwiched between the base material B and the base material 30C.

続いて、図5(b)に示すように、基材30Cにおける所定位置に内部にゲートドライバIC51を臨ませるコンタクトホールH2を形成する。また、コンタクトホールH2の形成と同時に、基材30B,30Cにおける所定位置に内部に裏面電極19を臨ませるコンタクトホールH3を形成する。形成方法は図4(a)と同様である。   Subsequently, as shown in FIG. 5B, a contact hole H2 is formed at a predetermined position on the base material 30C so that the gate driver IC 51 faces inside. Simultaneously with the formation of the contact hole H2, the contact hole H3 is formed so that the back surface electrode 19 is exposed to a predetermined position in the base materials 30B and 30C. The formation method is the same as in FIG.

続いて、図5(c)に示すように、スパッタ法により基材30C上にAlを成膜し、フォトエッチング法でパターニングすることでコンタクトホールH3に埋設された接続部39及びコンタクトホールH2に埋設された出力線51bを形成する。このとき、基材30C上には、接続部39に接続された中継端子39A、出力線51bに接続された保持容量線69、走査線66、及び該走査線66の一部から構成されるゲート電極41eが形成される。   Subsequently, as shown in FIG. 5C, an Al film is formed on the base material 30C by a sputtering method and patterned by a photoetching method to form the connection portion 39 and the contact hole H2 embedded in the contact hole H3. A buried output line 51b is formed. At this time, on the base material 30C, the relay terminal 39A connected to the connecting portion 39, the storage capacitor line 69 connected to the output line 51b, the scanning line 66, and a gate constituted by a part of the scanning line 66. An electrode 41e is formed.

続いて、図6(a)に示すように、例えば塗布法で厚さ300nmのポリイミドを基材30C上に形成し、ゲート絶縁膜41を得る。ゲート絶縁膜41は中継端子39A及び保持容量線69を覆った状態に形成される。そして、スパッタ法によりゲート絶縁膜41上にa−IGZOからなる酸化物半導体層を50nmの厚さで形成し、フォトエッチング法により島状にパターニングし、半導体層41aを形成する。   Subsequently, as illustrated in FIG. 6A, for example, a polyimide having a thickness of 300 nm is formed on the base material 30 </ b> C by a coating method to obtain the gate insulating film 41. The gate insulating film 41 is formed so as to cover the relay terminal 39A and the storage capacitor line 69. Then, an oxide semiconductor layer made of a-IGZO is formed with a thickness of 50 nm on the gate insulating film 41 by a sputtering method, and patterned into an island shape by a photoetching method, thereby forming a semiconductor layer 41a.

続いて、図6(b)に示すように、半導体層41aを覆うようにゲート絶縁膜41上に厚さ200nmのAl膜および厚さ5nmの窒化チタンをスパッタ法により形成し、フォトエッチング法でパターニングし、ソース電極41cおよびドレイン電極41dを形成する。このとき、ソース電極41cを構成するデータ線68についてもゲート絶縁膜41上の不図示の領域に同時に形成される。   Subsequently, as shown in FIG. 6B, an Al film having a thickness of 200 nm and a titanium nitride film having a thickness of 5 nm are formed by sputtering on the gate insulating film 41 so as to cover the semiconductor layer 41a, and then by photo etching. The source electrode 41c and the drain electrode 41d are formed by patterning. At this time, the data lines 68 constituting the source electrode 41c are also simultaneously formed in a region (not shown) on the gate insulating film 41.

なお、ソース電極41cおよびドレイン電極41dは、半導体層41aの周縁部に一部乗り上げた状態となるように形成される。また、ドレイン電極41dはゲート絶縁膜41を介して保持容量線69と対向するように形成される。これにより、ゲート絶縁膜41を挟持するドレイン電極41d及び保持容量線69により保持容量Csが形成される。なお、保持容量Csを形成する部分については、ゲート絶縁膜41の厚みを選択的に1μm以下といったように薄膜で形成するのが好ましい。   Note that the source electrode 41c and the drain electrode 41d are formed so as to partially ride on the peripheral edge of the semiconductor layer 41a. The drain electrode 41d is formed to face the storage capacitor line 69 with the gate insulating film 41 interposed therebetween. As a result, the storage capacitor Cs is formed by the drain electrode 41 d sandwiching the gate insulating film 41 and the storage capacitor line 69. Note that it is preferable to form a thin film such that the thickness of the gate insulating film 41 is selectively 1 μm or less at a portion where the storage capacitor Cs is formed.

続いて、図6(c)に示すように、例えばCVD法により厚さが400nmの非単結晶の窒化珪素膜を上記ソース電極41cおよびドレイン電極41dを覆うようにゲート絶縁膜41上に成膜し、これにより第1保護膜42を形成する。   Subsequently, as shown in FIG. 6C, a non-single-crystal silicon nitride film having a thickness of 400 nm is formed on the gate insulating film 41 so as to cover the source electrode 41c and the drain electrode 41d by, for example, a CVD method. Thus, the first protective film 42 is formed.

続いて、図7(a)に示すように、第1保護膜42上に感光性アクリル材料を厚さ1μmで塗布し、第2保護膜43を形成する。第2保護膜43は第1保護膜42の表面を平坦化するためのものでもある。そして、露光、現像等のフォトリソ技術により第1保護膜42および第2保護膜43を貫通することで内部にドレイン電極41dを臨ませるコンタクトホールH4を形成する。また、コンタクトホールH4の形成と同時に、第1保護膜42、第2保護膜43、およびゲート絶縁膜41bを貫通することで内部に中継端子39Aを臨ませるコンタクトホールH5を形成する。形成方法は図4(a)と同様である。   Subsequently, as shown in FIG. 7A, a photosensitive acrylic material is applied on the first protective film 42 with a thickness of 1 μm to form a second protective film 43. The second protective film 43 is also for planarizing the surface of the first protective film 42. Then, a contact hole H4 is formed through the first protective film 42 and the second protective film 43 by photolithography techniques such as exposure and development to allow the drain electrode 41d to face inside. Simultaneously with the formation of the contact hole H4, a contact hole H5 that penetrates the first protective film 42, the second protective film 43, and the gate insulating film 41b to expose the relay terminal 39A is formed. The formation method is the same as in FIG.

続いて、図7(b)に示すように、スパッタ法とフォトエッチング法によりコンタクトホールH4に埋設されることでドレイン電極41dと電気的に接続され、厚さが50nmのITOからなる画素電極35を形成する。また、画素電極35の形成と同時にコンタクトホールH5に埋設されることで中継端子39Aと電気的に接続される第1接続部33aを形成する。   Subsequently, as shown in FIG. 7B, the pixel electrode 35 made of ITO having a thickness of 50 nm is electrically connected to the drain electrode 41d by being buried in the contact hole H4 by sputtering and photoetching. Form. In addition, the first connection portion 33a electrically connected to the relay terminal 39A is formed by being buried in the contact hole H5 simultaneously with the formation of the pixel electrode 35.

以上により、ゲートドライバIC51等の電子部品が埋め込まれてなる第1基板30を含む素子基板300が支持板200上に製造される。すなわち、上記製造工程により、電気装置形成用基板150を得ることができる。電気装置形成用基板150は、後述のように種々の電気装置を構成するために使用されるものである。   Thus, the element substrate 300 including the first substrate 30 in which electronic components such as the gate driver IC 51 are embedded is manufactured on the support plate 200. That is, the electric device forming substrate 150 can be obtained by the above manufacturing process. The electric device forming substrate 150 is used to configure various electric devices as will be described later.

続いて、図8に示すように、素子基板300から支持板200を剥離する。例えば、素子基板300側を不図示の基板支持体で支持した状態で支持板200を剥離する。本実施形態では、図3(a)に示したように支持板200と素子基板300(基材30A)との界面は無機と有機物の界面であり、合金層を形成していないため、素子基板300および支持板200の界面に対して力を付与することで両者を容易に剥離させることができる。なお、予め超音波、レーザーや熱等のエネルギーを素子基板300と支持板200との界面に印加することで剥離性を向上させるようにしても良い。
また、支持板200はガラス以外の無機物や第1基板との剥離が容易となる有機物を用いても良い。
Subsequently, as shown in FIG. 8, the support plate 200 is peeled from the element substrate 300. For example, the support plate 200 is peeled while the element substrate 300 side is supported by a substrate support (not shown). In the present embodiment, as shown in FIG. 3A, the interface between the support plate 200 and the element substrate 300 (base material 30A) is an interface between an inorganic material and an organic material, and no alloy layer is formed. By applying a force to the interface between 300 and the support plate 200, both can be easily separated. Note that the peelability may be improved by applying energy such as ultrasonic waves, laser, heat, or the like to the interface between the element substrate 300 and the support plate 200 in advance.
The support plate 200 may be made of an inorganic material other than glass or an organic material that can be easily separated from the first substrate.

ところで、一般的に2つの物体を剥離するときは剥離帯電が発生することが知られており、この帯電により制御トランジスタTRsが破壊されるおそれもある。これに対し、本実施形態に係る構成によれば、支持板200と制御トランジスタTRsとの間にベタ形状の裏面電極19が設けられ、それが共通電位を形成する。剥離帯電が生じた場合でも共通電位が変動するだけで、共通電位を基準とした制御トランジスタTRsのソース電極41c、ゲート電極41e、ドレイン電極41dに印加される電圧が常に一定となるので、制御トランジスタTRsが破壊されるのを防止することができる。   Incidentally, it is generally known that when two objects are peeled, peeling electrification occurs, and the control transistor TRs may be destroyed by this charging. On the other hand, according to the configuration according to the present embodiment, the solid-shaped back electrode 19 is provided between the support plate 200 and the control transistor TRs, which forms a common potential. Even when peeling electrification occurs, the voltage applied to the source electrode 41c, the gate electrode 41e, and the drain electrode 41d of the control transistor TRs with respect to the common potential is always constant only by changing the common potential. TRs can be prevented from being destroyed.

また、本実施形態に係る素子基板300は、ゲートドライバIC51等の電子部品が内部に埋め込まれているが、該ゲートドライバIC51のグラウンド電位は裏面電極19に電気的に接続されているので、制御トランジスタTRsと同様、剥離帯電が生じた場合であっても制御トランジスタTRs同様に静電破壊されるのを防止することができる。また、支持板200の剥離工程のみならず、他の製造工程における剥離帯電(例えば、素子基板300を基板支持体から剥離する際の剥離帯電)による静電破壊を防止することができる。   Further, in the element substrate 300 according to the present embodiment, electronic components such as the gate driver IC 51 are embedded therein, and the ground potential of the gate driver IC 51 is electrically connected to the back surface electrode 19, so that control is performed. Similar to the transistor TRs, even when peeling electrification occurs, it can be prevented from being electrostatically broken like the control transistor TRs. In addition, not only the peeling process of the support plate 200 but also electrostatic discharge due to peeling charging (for example, peeling charging when peeling the element substrate 300 from the substrate support) in other manufacturing processes can be prevented.

また、本実施形態によれば、素子基板300と支持板200との界面に力を付与するのみで支持板200の剥離が行われるので、支持板200の表面を荒らすことがない。よって、支持板200を再利用することができ、結果的に素子基板300の製造コストの低減を図ることができる。   Further, according to the present embodiment, since the support plate 200 is peeled only by applying a force to the interface between the element substrate 300 and the support plate 200, the surface of the support plate 200 is not roughened. Therefore, the support plate 200 can be reused, and as a result, the manufacturing cost of the element substrate 300 can be reduced.

上記工程により得た素子基板300に対し、対向基板310を貼り付ける。このとき、対向基板310の対向電極37は第2接続部33bを介して素子基板300の裏面電極19と電気的に接続された状態とされる。そして、対向基板310および素子基板300間に電気泳動層32Aを注入し、素子基板300と対向基板310との隙間を埋めるようにしてエポキシ樹脂からなるシール材65で封止する。以上により、電気泳動表示装置100を製造することができる。
また、電気泳動層32Aは注入でなく、他の方法で両基板に導入してもよい。例えば素子基板300上に電気泳動層32Aを塗布した後に対向基板310を貼り合わせても良い。
The counter substrate 310 is attached to the element substrate 300 obtained by the above process. At this time, the counter electrode 37 of the counter substrate 310 is electrically connected to the back electrode 19 of the element substrate 300 via the second connection portion 33b. Then, the electrophoretic layer 32A is injected between the counter substrate 310 and the element substrate 300, and sealed with a sealing material 65 made of epoxy resin so as to fill a gap between the element substrate 300 and the counter substrate 310. As described above, the electrophoretic display device 100 can be manufactured.
Further, the electrophoretic layer 32A may be introduced into both substrates by other methods instead of injection. For example, the counter substrate 310 may be bonded after the electrophoretic layer 32 </ b> A is applied on the element substrate 300.

なお、上記方法により素子基板300を形成できるが、上記は一例であり、材料や、各部材の厚さ、形成方法は他の方法を用いても良い。例えば、制御トランジスタTRsを塗布法や印刷法を用いて形成しても良い。   Note that the element substrate 300 can be formed by the above method, but the above is an example, and other methods may be used for the material, the thickness of each member, and the formation method. For example, the control transistor TRs may be formed using a coating method or a printing method.

また、上記電気泳動表示装置100の製造方法では、支持板200から剥離して素子基板300単体とした後、該素子基板300に対向基板310を貼り付けて電気泳動表示装置100を製造する場合を例に挙げたが、図9に示すように支持板200から剥離しない状態の電気装置形成用基板150に対して対向基板310を貼り付けて電気泳動表示装置100を支持板200上に形成した後、電気泳動表示装置100から該支持板200を剥離するようにしても良い。このようにすれば、電気装置形成用基板150はフレキシブル性を有する素子基板300が剛性を有する支持板200に貼着された状態となっているので、製造工程時の取り扱い(ハンドリング)が容易となり、基板の貼り合わせ精度が向上し、電気泳動表示装置の製造効率および信頼性を高めることができる。
また、以上の説明の中で基材Bと基材C間にICを保持させたが、場所はここに限らない。また、電池やアンテナ、コンデンサ等の他の電子部品を、第1基板30を構成する各基板間の任意の位置に保持させることができる。
Further, in the method of manufacturing the electrophoretic display device 100, the electrophoretic display device 100 is manufactured by attaching the counter substrate 310 to the element substrate 300 after peeling from the support plate 200 to form the element substrate 300 alone. As an example, after forming the electrophoretic display device 100 on the support plate 200 by attaching the counter substrate 310 to the electric device forming substrate 150 that is not peeled off from the support plate 200 as shown in FIG. The support plate 200 may be peeled off from the electrophoretic display device 100. In this way, since the electric device forming substrate 150 is in a state where the flexible element substrate 300 is adhered to the rigid support plate 200, handling (handling) during the manufacturing process becomes easy. Thus, the bonding accuracy of the substrates can be improved, and the manufacturing efficiency and reliability of the electrophoretic display device can be improved.
Moreover, although IC was hold | maintained between the base material B and the base material C in the above description, a place is not restricted here. In addition, other electronic components such as a battery, an antenna, and a capacitor can be held at arbitrary positions between the substrates constituting the first substrate 30.

(第1変形例)
図10は、上記素子基板300を備えた電気装置の第1変形例に係る電気泳動表示装置の構成を示す断面図である。本変形例に係る構成と上記第1実施形態に係る構成との違いは、基板300,310間に挟持される電気泳動層32Aの構造である。具体的に、本変形例に係る電気泳動表示装置101は、上記実施形態のマイクロカプセル20の代わりに、電気泳動層としてシリコンオイル中に、カーボンからなる黒粒子126(正帯電粒子)と、酸化チタンからなる白粒子127(負帯電粒子)とを分散させたものを用いている。
(First modification)
FIG. 10 is a cross-sectional view illustrating a configuration of an electrophoretic display device according to a first modification of the electric device including the element substrate 300. The difference between the configuration according to this modification and the configuration according to the first embodiment is the structure of the electrophoretic layer 32 </ b> A sandwiched between the substrates 300 and 310. Specifically, the electrophoretic display device 101 according to the present modification includes black particles 126 (positively charged particles) made of carbon and oxidized in silicon oil as an electrophoretic layer instead of the microcapsules 20 of the above embodiment. Dispersed with white particles 127 (negatively charged particles) made of titanium.

このように上記実施形態に係る素子基板300を用いた電気装置としては、隔壁やマイクロカプセル等の仕切りを用いない電気泳動材料を基板間に挟持した電気泳動表示装置についても適用可能である。   As described above, as an electric apparatus using the element substrate 300 according to the above-described embodiment, an electrophoretic display apparatus in which an electrophoretic material that does not use partitions such as partition walls or microcapsules is sandwiched between the substrates can be applied.

(第2変形例)
図11は、上記素子基板300を備えた電気装置の第2変形例に係る液晶表示装置の構成を示す断面図である。図11に示すように、液晶表示装置(電気装置)102は、先に述べた電気泳動表示装置の電気泳動層に代えて液晶層(機能素子)32Bを採用している。なお、本実施形態において、上記実施形態と同一の構成および部材については同じ符号を付し、その説明については省略若しくは簡略化する。
(Second modification)
FIG. 11 is a cross-sectional view illustrating a configuration of a liquid crystal display device according to a second modification of the electric device including the element substrate 300. As shown in FIG. 11, the liquid crystal display device (electric device) 102 employs a liquid crystal layer (functional element) 32B instead of the electrophoretic layer of the electrophoretic display device described above. In the present embodiment, the same reference numerals are given to the same configurations and members as those in the above embodiment, and the description thereof is omitted or simplified.

液晶表示装置102においては、上下導通部33(第1接続部33aおよび第2接続部33b)が銀ペーストから構成されている。本実施形態においても、上下導通部33は素子基板300の四隅に設けられており、上下導通部33を囲むようにエポキシ樹脂からなるシール材65が設けられている。   In the liquid crystal display device 102, the vertical conduction part 33 (the first connection part 33a and the second connection part 33b) is made of silver paste. Also in this embodiment, the vertical conduction parts 33 are provided at the four corners of the element substrate 300, and the sealing material 65 made of epoxy resin is provided so as to surround the vertical conduction part 33.

本実施形態の液晶表示装置102では、上記実施形態と同様、裏面電極19が対向電極37と電気的に接続された構成のため、裏面電極19と対向電極37とが同一電圧となっており、対向基板310と裏面電極19で囲まれる空間は外部からの静電気による影響を防止する実質的なシールド空間を構成している。   In the liquid crystal display device 102 of the present embodiment, the back electrode 19 and the counter electrode 37 have the same voltage because the back electrode 19 is electrically connected to the counter electrode 37 as in the above embodiment. The space surrounded by the counter substrate 310 and the back electrode 19 constitutes a substantial shield space that prevents the influence of external static electricity.

よって、液晶表示装置102は、例えば机から持ち上げたり、表示面等の表面を拭いたりしてもシールド空間内にある制御トランジスタTRsや制御トランジスタTRs等に電位差が印加されるのを防止できる。したがって、シールド空間内の制御トランジスタTRsおよび制御トランジスタTRsを静電破壊から守ることができる。   Therefore, the liquid crystal display device 102 can prevent a potential difference from being applied to the control transistor TRs, the control transistor TRs, and the like in the shield space even if the liquid crystal display device 102 is lifted from a desk or wiped a surface such as a display surface. Therefore, the control transistor TRs and the control transistor TRs in the shield space can be protected from electrostatic breakdown.

また、本実施形態の液晶表示装置102においても、裏面電極19と同電位となる電極、具体的に対向電極37、上下導通部33等は外部に露出しない構造を有するため、これら電極が外部の電位と接触することで外部との間で電流が流れるリスクが低減されたものとなっている。また、対向電極37、上下導通部33が外部に露出しないため、腐食等の問題が発生することを抑制している。   Also in the liquid crystal display device 102 of the present embodiment, since the electrode having the same potential as the back electrode 19, specifically, the counter electrode 37, the vertical conduction portion 33, and the like have a structure that is not exposed to the outside, these electrodes are external. The contact with the electric potential reduces the risk of current flowing between the outside. Moreover, since the counter electrode 37 and the vertical conduction part 33 are not exposed to the outside, occurrence of problems such as corrosion is suppressed.

上記構成、材料は一例であり、他の構成、材料等を用いることも可能である。例えば、上下導通部33をシール材65の外部に設けても良い。また、シール材65にアクリル系等の他の有機材料や熱硬化性を持たせても良い。また、上下導通部33も銀ペースト以外の他の材料を用いても良い。また、上下導通部33は四隅に限られることはない。また、これらは他の実施形態にも適用可能である。   The above configurations and materials are examples, and other configurations, materials, and the like can be used. For example, the vertical conduction portion 33 may be provided outside the sealing material 65. Further, the sealing material 65 may be provided with other organic materials such as acrylic or thermosetting. Moreover, you may use materials other than a silver paste also for the up-and-down conduction | electrical_connection part 33. FIG. Further, the vertical conduction part 33 is not limited to the four corners. These can also be applied to other embodiments.

(第3変形例)
図12は、上記素子基板300を備えた電気装置の第3変形例に係る有機EL表示装置の構成を示す断面図である。図12に示すように、有機EL表示装置(電気装置)103は、先に述べた電気泳動表示装置の電気泳動層及び液晶表示装置の液晶層に代えて有機EL層(機能素子)32Cを採用している。なお、本実施形態において、上記実施形態と同一の構成および部材については同じ符号を付し、その説明については省略若しくは簡略化する。なお、図12では簡単のため、駆動回路層24を簡略化して図示している。
(Third Modification)
FIG. 12 is a cross-sectional view illustrating a configuration of an organic EL display device according to a third modification of the electric device including the element substrate 300. As shown in FIG. 12, the organic EL display device (electric device) 103 employs an organic EL layer (functional element) 32C instead of the electrophoretic layer of the electrophoretic display device and the liquid crystal layer of the liquid crystal display device described above. doing. In the present embodiment, the same reference numerals are given to the same configurations and members as those in the above embodiment, and the description thereof is omitted or simplified. In FIG. 12, for simplicity, the drive circuit layer 24 is illustrated in a simplified manner.

図12に示すように、有機EL表示装置103は、素子基板300の駆動回路層24上に、有機EL層32C、陰極121、及び陰極121の上面および側面を覆う保護膜122を備えている。有機EL層32Cは、正孔注入層、正孔輸送層、発光層、電子輸送層を含む。また、保護膜122は非単結晶の窒化シリコン膜からなるものであり、厚さが1μmとされている。陰極121は上下導通部33を介して裏面電極19と電気的に接続されている。   As shown in FIG. 12, the organic EL display device 103 includes an organic EL layer 32 </ b> C, a cathode 121, and a protective film 122 that covers the top and side surfaces of the cathode 121 on the drive circuit layer 24 of the element substrate 300. The organic EL layer 32C includes a hole injection layer, a hole transport layer, a light emitting layer, and an electron transport layer. The protective film 122 is made of a non-single crystal silicon nitride film and has a thickness of 1 μm. The cathode 121 is electrically connected to the back electrode 19 through the vertical conduction part 33.

このように本発明の半導体基板を有機EL表示装置に適用した場合であっても、保護膜122で覆われた陰極121と裏面電極19で囲まれる空間は外部からの静電気による影響を防止するシールド空間を構成するので、シールド空間内の制御トランジスタTRsおよび制御トランジスタTRsを静電破壊から守ることができる。   Thus, even when the semiconductor substrate of the present invention is applied to an organic EL display device, the space surrounded by the cathode 121 and the back electrode 19 covered with the protective film 122 is a shield that prevents the influence of external static electricity. Since the space is configured, the control transistor TRs and the control transistor TRs in the shield space can be protected from electrostatic breakdown.

なお、有機EL表示装置に本発明を適用する場合、駆動回路層24としては図13にしめすような2トランジスタ1キャパシタ構成を用いてもよい。この場合、スイッチングトランジスタTR1を介してデータ線68から保持容量Csに画像データを書き込む。保持容量Csに保持される電圧は、制御トランジスタTR2のゲート電極41eに印加されて、制御トランジスタTR2はゲート電圧に応じた導通状態となる。制御トランジスタTR2のソース電極41cには信号線70が接続され、信号電位が印加されている。また、ドレイン電極41dには、有機EL材料からなる電気光学材料が画素電極35を介して接続されている。制御トランジスタTR2の導通状態に応じて信号電位が変調されて電気光学材料に印加される。すなわち、データ線68から書き込まれた画像データに従って、信号電位が変調されて電気光学材料に印加される。このようにして表示を行う。
ここで、保持容量Csは特別に形成してもいいし、2つのトランジスタTR1,TR2の寄生容量を用いてもよい。また、このような2トランジスタ1キャパシタ構成は、通常有機EL表示装置の駆動回路としても用いられるが、この構成を第1実施形態に係る電気泳動表示装置100の駆動回路層24として用いても良い。
When the present invention is applied to an organic EL display device, a two-transistor one-capacitor configuration as shown in FIG. In this case, image data is written from the data line 68 to the storage capacitor Cs via the switching transistor TR1. The voltage held in the holding capacitor Cs is applied to the gate electrode 41e of the control transistor TR2, and the control transistor TR2 becomes conductive according to the gate voltage. A signal line 70 is connected to the source electrode 41c of the control transistor TR2, and a signal potential is applied. In addition, an electro-optic material made of an organic EL material is connected to the drain electrode 41 d via the pixel electrode 35. The signal potential is modulated according to the conduction state of the control transistor TR2 and applied to the electro-optic material. That is, the signal potential is modulated in accordance with the image data written from the data line 68 and applied to the electro-optic material. Display is performed in this way.
Here, the holding capacitor Cs may be specially formed, or the parasitic capacitance of the two transistors TR1 and TR2 may be used. Such a two-transistor one-capacitor configuration is usually used as a drive circuit for an organic EL display device, but this configuration may be used as a drive circuit layer 24 for the electrophoretic display device 100 according to the first embodiment. .

(第2実施形態)
図14は、第2実施形態に係る素子基板301の全体構成を示す断面図である。本実施形態に係る素子基板301は、上記第一実施形態と異なり、ゲート電極41eに接続されるゲート配線125(走査線66)が第1基板30の内部に埋設された構造を採用している。なお、上記実施形態と同一の部材および構成については同一の符号を付し、その説明については省略若しくは簡略化する。
(Second Embodiment)
FIG. 14 is a cross-sectional view showing the overall configuration of the element substrate 301 according to the second embodiment. Unlike the first embodiment, the element substrate 301 according to the present embodiment employs a structure in which the gate wiring 125 (scanning line 66) connected to the gate electrode 41e is embedded in the first substrate 30. . In addition, the same code | symbol is attached | subjected about the member and structure same as the said embodiment, and the description is abbreviate | omitted or simplified.

具体的に、図14に示すように、ゲート配線125は基材30B上におけるゲートドライバIC51と同層に形成され、コンタクトホールH6を介してゲート電極41eに接続されている。ゲート配線125は厚さが200nmのAl層から構成されている。   Specifically, as shown in FIG. 14, the gate wiring 125 is formed in the same layer as the gate driver IC 51 on the base material 30B, and is connected to the gate electrode 41e through the contact hole H6. The gate wiring 125 is composed of an Al layer having a thickness of 200 nm.

ゲート配線125を製造する場合、図4(c)で示した工程において基材30B上にスパッタ法や塗布により厚さ200nmのAl層を形成し、フォトエッチング法でパターニングすることで形成される。また、ゲート配線125に電気的に接続されるゲート電極41eは、図5(b)で示した工程においてコンタクトホールH2、H3とともに内部にゲート配線125を臨ませるコンタクトホールH6を形成する。そして、図5(c)で示した工程において、スパッタ法により基材30C上にAlを成膜し、フォトエッチング法でパターニングすることでコンタクトホールH6に埋設されてゲート配線125に電気的に接続されるゲート電極41eを保持容量線69等と同時に形成することができる。   In the case of manufacturing the gate wiring 125, it is formed by forming an Al layer having a thickness of 200 nm on the base material 30B by sputtering or coating in the step shown in FIG. 4C and patterning it by a photoetching method. Further, the gate electrode 41e electrically connected to the gate wiring 125 forms a contact hole H6 that allows the gate wiring 125 to face inside together with the contact holes H2 and H3 in the step shown in FIG. 5B. Then, in the step shown in FIG. 5C, Al is deposited on the base material 30C by the sputtering method, and patterned by the photoetching method to be buried in the contact hole H6 and electrically connected to the gate wiring 125. The gate electrode 41e to be formed can be formed simultaneously with the storage capacitor line 69 and the like.

本実施形態に係る素子基板301においても、図示しないものの、ソース電極41cを構成するデータ線68、保持容量線69等の配線を第1基板30の内部に埋設した状態で製造するようにしても良い。これにより、素子基板300上に作成する部品点数が少なくなり、基板上の3次元的なレイアウトが可能となり、高精細化を実現できる。   Even in the element substrate 301 according to the present embodiment, although not shown, the wiring such as the data line 68 and the storage capacitor line 69 constituting the source electrode 41c is embedded in the first substrate 30. good. Thereby, the number of components created on the element substrate 300 is reduced, a three-dimensional layout on the substrate is possible, and high definition can be realized.

(第3実施形態)
図15は、第3実施形態に係る素子基板302の全体構成を示す断面図である。本実施形態に係る素子基板302は、上記第1、2実施形態と異なり、裏面電極19を保持容量線69として用いている。なお、上記実施形態と同一の部材および構成については同一の符号を付し、その説明については省略若しくは簡略化する。
(Third embodiment)
FIG. 15 is a cross-sectional view showing the overall configuration of the element substrate 302 according to the third embodiment. Unlike the first and second embodiments, the element substrate 302 according to the present embodiment uses the back electrode 19 as the storage capacitor line 69. In addition, the same code | symbol is attached | subjected about the member and structure same as the said embodiment, and the description is abbreviate | omitted or simplified.

具体的に、図15に示すように、保持容量線69は基材30A,30Bを貫通するコンタクトホールH7を介して裏面電極19に直接接続されている。
保持容量線69を製造する場合、図5(b)で示した工程において基材30A,30Bを貫通し、内部に裏面電極19を臨ませるようにコンタクトホールH2を形成する。そして、図5(c)で示した工程において、スパッタ法により基材30C上にAlを成膜し、フォトエッチング法でパターニングすることでコンタクトホールH2に埋設されて裏面電極19に電気的に接続される保持容量線69をゲート電極41e等と同時に形成することができる。
Specifically, as shown in FIG. 15, the storage capacitor line 69 is directly connected to the back electrode 19 via a contact hole H7 that penetrates the base materials 30A and 30B.
When the storage capacitor line 69 is manufactured, the contact hole H2 is formed so as to penetrate the base materials 30A and 30B and face the back electrode 19 inside in the process shown in FIG. Then, in the step shown in FIG. 5C, Al is formed on the base material 30C by the sputtering method, and is patterned by the photoetching method to be buried in the contact hole H2 and electrically connected to the back electrode 19. The storage capacitor line 69 to be formed can be formed simultaneously with the gate electrode 41e and the like.

(第4実施形態)
図16は、第4実施形態に係る素子基板303を備えた電気装置としての電気泳動表示装置104に係る構成を示す図である。図17は本実施形態に係る電気泳動表示装置104の動作を説明するための図である。
(Fourth embodiment)
FIG. 16 is a diagram illustrating a configuration according to the electrophoretic display device 104 as an electric device including the element substrate 303 according to the fourth embodiment. FIG. 17 is a diagram for explaining the operation of the electrophoretic display device 104 according to this embodiment.

本実施形態の電気泳動表示装置104は、上記第1実施形態の電気泳動表示装置100と異なり、1画素内に複数の画素電極35を有し、該複数の画素電極35と対向電極(駆動電極)37との間に電圧を印加することで電気泳動粒子を移動させるものである。なお、上記第1実施形態と同一の部材および構成については同一の符号を付し、その説明については省略若しくは簡略化する。   Unlike the electrophoretic display device 100 of the first embodiment, the electrophoretic display device 104 of the present embodiment has a plurality of pixel electrodes 35 in one pixel, and the plurality of pixel electrodes 35 and counter electrodes (drive electrodes). ) Electrophoretic particles are moved by applying a voltage between them. In addition, the same code | symbol is attached | subjected about the same member and structure as the said 1st Embodiment, and the description is abbreviate | omitted or simplified.

本実施形態に係る電気泳動表示装置104では、複数の画素電極35と対向電極37との間に形成された電気泳動層232は黒色の分散媒221(B)中にプラスに帯電した白色の正帯電粒子227(W)が多数混在されている。ここでも画素電極35でなく、対向電極37側が視認側となる。   In the electrophoretic display device 104 according to the present embodiment, the electrophoretic layer 232 formed between the plurality of pixel electrodes 35 and the counter electrode 37 has a positively charged white positive electrode in the black dispersion medium 221 (B). Many charged particles 227 (W) are mixed. Here, not the pixel electrode 35 but the counter electrode 37 side is the viewing side.

素子基板300は、画素電極35が第1保護膜42および第2保護膜43に形成されたコンタクトホールH4の内壁面に沿って形成されており、素子基板300の上面に対して凹んだ凹部240を有している。   In the element substrate 300, the pixel electrode 35 is formed along the inner wall surface of the contact hole H <b> 4 formed in the first protection film 42 and the second protection film 43, and the recess 240 is recessed with respect to the upper surface of the element substrate 300. have.

正帯電粒子227(W)等の帯電した粒子は、電気泳動層232中において電気泳動粒子として振る舞う。これら画素電極35にマイナスの電圧を印加すると、プラスに帯電した粒子227(W)が図17(a)に示されるように画素電極35上に集められるようになっている。この時は黒色の分散媒221(B)が視認されるため黒表示となる。   Charged particles such as positively charged particles 227 (W) behave as electrophoretic particles in the electrophoretic layer 232. When a negative voltage is applied to the pixel electrodes 35, the positively charged particles 227 (W) are collected on the pixel electrodes 35 as shown in FIG. At this time, since the black dispersion medium 221 (B) is visually recognized, black display is performed.

一方、対向電極37に粒子227(W)を移動させない場合、つまり各画素電極35にプラスの電圧を印加してすべての粒子227(W)を対向電極37上に集めた場合、図17(b)に示すように白色の正帯電粒子227(W)が視認されるため白表示となる。中間調表示のときは白表示のときより小さいプラス電圧を各画素電極35に印加する。   On the other hand, when the particles 227 (W) are not moved to the counter electrode 37, that is, when a positive voltage is applied to each pixel electrode 35 to collect all the particles 227 (W) on the counter electrode 37, FIG. ), Since white positively charged particles 227 (W) are visually recognized, white display is performed. In the case of halftone display, a positive voltage smaller than that in white display is applied to each pixel electrode 35.

このように対向電極37に到達する粒子227(W)の数と分布状態(分布領域)を制御することで黒表示または白表示、あるいは黒から白までの中間階調の表示を制御できる。
また、この画素電極35を1つの画素内で島状に複数設けることにより、より制御性良く表示をコントロールできる。
By controlling the number of particles 227 (W) reaching the counter electrode 37 and the distribution state (distribution region) in this way, black display or white display, or display of intermediate gradation from black to white can be controlled.
Further, by providing a plurality of pixel electrodes 35 in an island shape within one pixel, display can be controlled with better controllability.

本実施形態に係る電気泳動表示装置104によれば、図16に示したように、画素電極35が素子基板300の上面に対して凹んだ状態に形成されているため、各画素電極35にマイナスの電圧を印加してすべての粒子227(W)を画素電極35上に集めた場合、正帯電粒子227(W)が画素電極35に引き寄せられるようにして、凹部240内へ入り込むことになる。このため、画素電極35への電圧の印加をやめた場合でも、多数の正帯電粒子227(W)が凹部240内に保持されるので、非電圧印加状態へ移行した際の粒子同士の広がりを防止することができる。   According to the electrophoretic display device 104 according to the present embodiment, as shown in FIG. 16, since the pixel electrode 35 is formed in a state of being recessed with respect to the upper surface of the element substrate 300, each pixel electrode 35 has a minus value. When all the particles 227 (W) are collected on the pixel electrode 35 by applying the above voltage, the positively charged particles 227 (W) are attracted to the pixel electrode 35 and enter the recess 240. For this reason, even when the application of voltage to the pixel electrode 35 is stopped, a large number of positively charged particles 227 (W) are held in the recesses 240, thereby preventing the particles from spreading when shifting to the non-voltage application state. can do.

また、素子基板300としては、図18に示すように島状の画素電極35を形成せず、コンタクトホールH4により構成される凹部240内にドレイン電極41dが直接露出した構成を採用しても良い。この構成によれば、凹部240内に露出する各ドレイン電極41dにマイナスの電圧を印加してすべての粒子227(W)を凹部240内へ引き込むことで、非電圧印加状態へ移行した際の粒子同士の広がりを防止できる。   Further, the element substrate 300 may be configured such that the drain electrode 41d is directly exposed in the recess 240 formed by the contact hole H4 without forming the island-shaped pixel electrode 35 as shown in FIG. . According to this configuration, by applying a negative voltage to each drain electrode 41d exposed in the recess 240 and drawing all the particles 227 (W) into the recess 240, the particles at the time of transition to the non-voltage application state The spread between each other can be prevented.

(他の電気装置への応用)
図19は、圧電センサーに用いられる、上記第1実施形態に係る電気装置の構成を応用した検出素子の概略構成を示す図であって、(a)は平面図、(b)は(a)のA−A線に沿う検出電極1画素分の断面図である。
圧電センサーは、素子基板700と対向基板710との間に圧電層(機能素子)74が配置された1つまたは複数の検出素子702を備えて構成される。検出素子702の素子基板700および対向基板710としては、上記した第1実施形態の電気泳動表示装置における素子基板および対向基板と同様の構成をそれぞれ採用することができる。
(Application to other electrical devices)
FIG. 19 is a diagram illustrating a schematic configuration of a detection element used in the piezoelectric sensor, to which the configuration of the electric device according to the first embodiment is applied, in which (a) is a plan view and (b) is (a). It is sectional drawing for one detection electrode along the AA line.
The piezoelectric sensor includes one or a plurality of detection elements 702 in which a piezoelectric layer (functional element) 74 is disposed between the element substrate 700 and the counter substrate 710. As the element substrate 700 and the counter substrate 710 of the detection element 702, configurations similar to the element substrate and the counter substrate in the electrophoretic display device of the first embodiment described above can be respectively employed.

具体的に、本実施形態の対向基板710は、厚さ0.2mmのPETからなる保護基板71と、保護基板71の圧電層74側の面に設けられたカーボンナノチューブからなる導電膜77とを有して構成され、素子基板700と同様に折り曲げ可能である。また、圧電層74は、厚さ1μmのトリフルオロエチレンとフッ化ビニリデンの共重合体からなる。   Specifically, the counter substrate 710 of this embodiment includes a protective substrate 71 made of PET having a thickness of 0.2 mm, and a conductive film 77 made of carbon nanotubes provided on the surface of the protective substrate 71 on the piezoelectric layer 74 side. It can be bent like the element substrate 700. The piezoelectric layer 74 is made of a copolymer of trifluoroethylene and vinylidene fluoride having a thickness of 1 μm.

そして、圧電センサーに対して外部から圧力が加えられた際に、各検出素子702において、上記した複数の画素電極に代えて素子基板700に設けられた複数の検出電極78と、対向基板710の導電膜77との間に誘起される電圧の変化を検知することによって、圧電センサーに対して物体が接触したか否かが判断される。   When a pressure is applied to the piezoelectric sensor from the outside, each detection element 702 includes a plurality of detection electrodes 78 provided on the element substrate 700 instead of the above-described plurality of pixel electrodes, and a counter substrate 710. By detecting a change in voltage induced between the conductive film 77 and the piezoelectric sensor, it is determined whether or not an object has contacted the piezoelectric sensor.

なお、素子基板700としては、上記した実施形態のうちのいずれかの素子基板と同様の構成を採用することが可能である。
また、圧電層74、導電膜77、保護基板71は上記に限らない他の有機、無機材料を用いてもよい。素子基板700と対向基板710の周縁部に配置され、且つ、圧電層74の周囲を取り囲むシール材75には、上記した各実施形態と同様の材料を用いて構成されている。また、検出電極(画素電極)78および導電膜77に供給される電流を検出する構成としてもよい。
As the element substrate 700, the same configuration as that of any element substrate in the above-described embodiments can be adopted.
The piezoelectric layer 74, the conductive film 77, and the protective substrate 71 may be made of other organic or inorganic materials that are not limited to the above. The sealing material 75 that is disposed at the periphery of the element substrate 700 and the counter substrate 710 and surrounds the periphery of the piezoelectric layer 74 is configured using the same material as that of each of the above-described embodiments. Alternatively, the current supplied to the detection electrode (pixel electrode) 78 and the conductive film 77 may be detected.

この圧電センサーは紙のように柔軟性に富んだフィルム状であり、例えば人が椅子に座ったときの圧力分布等を検出する。また、素子基板700を構成する複数の基材をフレキシブル性または伸縮性を有する材料で構成すると、複雑な変形にも追従し、正確な値を検出することができる。   This piezoelectric sensor is a flexible film like paper and detects, for example, a pressure distribution when a person sits on a chair. Further, when a plurality of base materials constituting the element substrate 700 are made of a material having flexibility or stretchability, it is possible to follow complicated deformation and detect an accurate value.

また、検出値の外部への出力は、素子基板700中に埋め込んだ通信機能素子(アンテナと通信を行うIC)で行う。   The detection value is output to the outside by a communication function element (IC that communicates with the antenna) embedded in the element substrate 700.

また、圧電材料の代わりに焦電材料を用いれば2次元温度センサーを構成でき、光電変換材料を用いれば、2次元光センサーやテラヘルツ波センサー、X線センサーを構成することができる。さらに、これら電気機器以外への応用も可能である。   If a pyroelectric material is used instead of the piezoelectric material, a two-dimensional temperature sensor can be configured. If a photoelectric conversion material is used, a two-dimensional optical sensor, a terahertz wave sensor, or an X-ray sensor can be configured. Furthermore, applications other than these electric devices are possible.

なお、上記電気装置の形成は、上記実施形態或いは変形例に係る構成に限定されることはなく、本発明の趣旨を逸脱しない範囲で適宜変更可能である。例えば、図20に示すように、第1実施形態に係る電気泳動表示装置100として、第1基板30の内部に埋め込まれた電子部品(例えば、ゲートドライバIC51)に電力を供給するための電池56を埋め込んでもよい。   The formation of the electric device is not limited to the configuration according to the embodiment or the modification, and can be appropriately changed without departing from the gist of the invention. For example, as shown in FIG. 20, as the electrophoretic display device 100 according to the first embodiment, a battery 56 for supplying power to an electronic component (for example, a gate driver IC 51) embedded in the first substrate 30. May be embedded.

この場合、この電池56には、ベタ状の裏面電極19と同一層をなす外部接続端子57が接続されており、これを用いて電池を充電できる。この外部接続端子57は、平面視で電池56と一部重なるようにして形成された裏面電極19の貫通孔19A内に配置されており、第1基板30を構成する最も外側に位置する基材30Aの貫通孔29から外部に露出した状態となっている。なお、電池56としては、静電気によって破壊されにくい構造のものを採用する。   In this case, the battery 56 is connected to an external connection terminal 57 that is in the same layer as the solid back electrode 19 and can be used to charge the battery. The external connection terminal 57 is disposed in the through-hole 19A of the back electrode 19 formed so as to partially overlap the battery 56 in plan view, and is the outermost base material constituting the first substrate 30. It is in a state exposed to the outside from the through hole 29 of 30A. In addition, as the battery 56, a battery that is not easily destroyed by static electricity is adopted.

外部接続端子57は、第1基板30の内部に埋め込まれた電池56を充電するための端子を構成するものであり、裏面電極19と同一工程で形成することができる。よって、別途、外部接続端子57を製造するための工程を必要としない。   The external connection terminal 57 constitutes a terminal for charging the battery 56 embedded in the first substrate 30, and can be formed in the same process as the back electrode 19. Therefore, a separate process for manufacturing the external connection terminal 57 is not required.

また、素子基板300を構成する第1基板30は、内部に埋め込まれた電子部品(コントローラー)に対して外部から受信した信号を送信するアンテナを埋め込むようにしても構わない。アンテナは、画像表示領域5の周囲に配置され、素子基板300の各辺に沿って周回するコイルによって構成される。アンテナは、例えば裏面電極19と同じ基材30Aに設けられる。なお、アンテナは、裏面電極19と異なる層に形成されていても良い。
また、検出値の外部出力あるいはその他の目的の外部接続端子57を別途設けても良い。
The first substrate 30 constituting the element substrate 300 may be embedded with an antenna that transmits a signal received from the outside to an electronic component (controller) embedded therein. The antenna is arranged around the image display area 5 and is configured by a coil that circulates along each side of the element substrate 300. The antenna is provided on the same base material 30A as the back electrode 19, for example. The antenna may be formed in a different layer from the back electrode 19.
In addition, an external output terminal for detection values or an external connection terminal 57 for other purposes may be provided separately.

(電子機器)
次に、上記各実施形態の電気泳動表示装置を電子機器に適用した場合について説明する。
図21は、本発明の電気装置の一例である電気泳動表示装置を適用した電子機器の具体例を説明する斜視図である。
図21(a)は、電子機器の一例である電子ブックを示す斜視図である。この電子ブック(電子機器)1000は、ブック形状のフレーム1001と、このフレーム1001に対して回動自在に設けられた(開閉可能な)カバー1002と、操作部1003と、本発明の電気泳動表示装置によって構成された表示部1004と、を備えている。
(Electronics)
Next, a case where the electrophoretic display device of each of the above embodiments is applied to an electronic device will be described.
FIG. 21 is a perspective view illustrating a specific example of an electronic apparatus to which an electrophoretic display device which is an example of the electric device of the present invention is applied.
FIG. 21A is a perspective view illustrating an electronic book that is an example of the electronic apparatus. The electronic book (electronic device) 1000 includes a book-shaped frame 1001, a cover 1002 that can be rotated (openable and closable) with respect to the frame 1001, an operation unit 1003, and the electrophoretic display of the present invention. And a display unit 1004 configured by the apparatus.

図21(b)は、電子機器の一例である腕時計を示す斜視図である。この腕時計(電子機器)1100は、本発明の電気泳動表示装置によって構成された表示部1101を備えている。   FIG. 21B is a perspective view illustrating a wrist watch that is an example of an electronic apparatus. The wristwatch (electronic device) 1100 includes a display unit 1101 constituted by the electrophoretic display device of the present invention.

図21(c)は、電子機器の一例である電子ペーパーを示す斜視図である。この電子ペーパー(電子機器)1200は、紙と同様の質感および柔軟性を有するリライタブルシートで構成される本体部1201と、本発明の電気泳動表示装置によって構成された表示部1202を備えている。   FIG. 21C is a perspective view illustrating electronic paper which is an example of an electronic apparatus. This electronic paper (electronic device) 1200 includes a main body 1201 formed of a rewritable sheet having the same texture and flexibility as paper, and a display unit 1202 configured by the electrophoretic display device of the present invention.

例えば電子ブックや電子ペーパーなどは、白地の背景上に文字を繰り返し書き込む用途が想定されるため、消去時残像や経時的残像の解消が必要とされる。
なお、本発明の電気泳動表示装置を適用可能な電子機器の範囲はこれに限定されず、帯電粒子の移動に伴う視覚上の色調の変化を利用した装置を広く含むものである。
For example, electronic books, electronic papers, and the like are supposed to be used for repeatedly writing characters on a white background, and therefore it is necessary to eliminate afterimages at the time of erasure and afterimages over time.
Note that the range of electronic devices to which the electrophoretic display device of the present invention can be applied is not limited to this, and includes a wide range of devices that utilize changes in visual color tone accompanying the movement of charged particles.

以上の電子ブック1000、腕時計1100及び電子ペーパー1200によれば、本発明に係る電気泳動表示装置が採用されているので、明るく視認性の良好なフルカラーに近い表示の行える信頼性に優れた高品位の電子機器となる。   According to the above-described electronic book 1000, wristwatch 1100, and electronic paper 1200, since the electrophoretic display device according to the present invention is adopted, it is possible to perform a display close to a full color that is bright and has good visibility, and has high reliability and high quality. It becomes an electronic device.

なお、上記の電子機器は、本発明に係る電子機器を例示するものであって、本発明の技術範囲を限定するものではない。例えば、携帯電話、携帯用オーディオ機器などの電子機器の表示部や、マニュアル等の業務用シート、教科書、問題集、情報シート等の電子ペーパーにも、本発明に係る電気泳動表示装置は好適に用いることができる。
また、1画素の等価回路は1T1Cや図13に示したものに限らず、他の等価回路を各機能材料に対して用いても良い。
また、裏面電極19や対向電極37に印加する電圧はコントローラーICやその他の電圧印加手段を用いて印加される。
In addition, said electronic device illustrates the electronic device which concerns on this invention, Comprising: The technical scope of this invention is not limited. For example, the electrophoretic display device according to the present invention is suitable for a display unit of an electronic device such as a mobile phone or a portable audio device, or an electronic paper such as a business sheet such as a manual, a textbook, a problem collection, or an information sheet. Can be used.
In addition, the equivalent circuit of one pixel is not limited to that shown in 1T1C or FIG. 13, but other equivalent circuits may be used for each functional material.
The voltage applied to the back electrode 19 and the counter electrode 37 is applied using a controller IC or other voltage application means.

19…裏面電極(電極層)、30…第1基板(基板本体)、31…第2基板、30A〜30C…基材、32A…電気泳動層(機能素子)、32B…液晶層(機能素子)、32C…有機EL層(機能素子)、33…上下導通部(導電部)、37…対向電極(駆動電極)、51…ゲートドライバIC(電子部品、半導体素子)、200…支持体、300…素子基板、310…対向基板、1000…電子ブック(電子機器)、TRs…制御トランジスタ(半導体素子) DESCRIPTION OF SYMBOLS 19 ... Back electrode (electrode layer), 30 ... 1st board | substrate (board | substrate main body), 31 ... 2nd board | substrate, 30A-30C ... Base material, 32A ... Electrophoresis layer (functional element), 32B ... Liquid crystal layer (functional element) 32C ... Organic EL layer (functional element), 33 ... Vertical conduction part (conductive part), 37 ... Counter electrode (drive electrode), 51 ... Gate driver IC (electronic component, semiconductor element), 200 ... Support, 300 ... Element substrate, 310 ... counter substrate, 1000 ... electronic book (electronic device), TRs ... control transistor (semiconductor element)

Claims (13)

支持体上に、樹脂材料からなる基材を複数積層することで第1基板を形成する工程と、
前記第1基板から前記支持体を剥離する工程と、
前記第1基板との間で機能素子を挟持するように第2基板を貼り付ける工程と、を有し、
前記第1基板の形成工程においては、複数の前記基材間のいずれかに挟持するように前記電極層を配置するとともに、前記電極層よりも上層であって複数の前記基材間のいずれかに挟持する或いは前記第1基板の表面に配置するように前記機能素子を駆動するための半導体素子を設けることを特徴とする電気装置の製造方法。
Forming a first substrate by laminating a plurality of base materials made of a resin material on a support;
Peeling the support from the first substrate;
Pasting the second substrate so as to sandwich the functional element with the first substrate,
In the step of forming the first substrate, the electrode layer is disposed so as to be sandwiched between any of the plurality of base materials, and is any layer between the plurality of base materials that is an upper layer than the electrode layer. A method for manufacturing an electrical device, comprising: providing a semiconductor element for driving the functional element so as to be sandwiched between or disposed on a surface of the first substrate.
前記第1基板に対して前記第2基板を貼り付けた後、前記支持体の剥離を行うことを特徴とする請求項1に記載の電気装置の製造方法。   The method for manufacturing an electrical device according to claim 1, wherein the support is peeled off after the second substrate is attached to the first substrate. 前記第1基板の形成工程において、前記電極層と電気的に接続される導電部が前記第1基板の前記支持体と反対の面側に引き出すように形成されることを特徴とする請求項1又は2に記載の電気装置の製造方法。   2. The first substrate forming step, wherein a conductive portion electrically connected to the electrode layer is formed so as to be drawn out to a surface side of the first substrate opposite to the support. Or the manufacturing method of the electric apparatus of 2. 前記機能素子の配置領域の角部に前記導電部を形成することを特徴とする請求項3に記載の電気装置の製造方法。   The method for manufacturing an electrical device according to claim 3, wherein the conductive portion is formed at a corner of the functional element placement region. 前記導電部を前記第1基板の前記支持体と反対の面側に複数引き出すことを特徴とする請求項3又は4に記載の電気装置の製造方法。   5. The method of manufacturing an electrical device according to claim 3, wherein a plurality of the conductive portions are drawn out to a surface side of the first substrate opposite to the support body. 前記第2基板を貼り付ける工程において、該第2基板の内面側に設けられ、前記機能素子を駆動する駆動電極と前記導電部とを電気的に接続させることを特徴とする請求項1〜5のいずれか一項に記載の電気装置の製造方法。   6. The step of attaching the second substrate includes electrically connecting a drive electrode provided on the inner surface side of the second substrate and driving the functional element and the conductive portion. The manufacturing method of the electric apparatus as described in any one of these. 前記第1基板の形成工程において、複数の前記基材間のいずれかに挟持される前記半導体素子と前記電極層とを電気的に接続させることを特徴とする請求項1〜6のいずれか一項に記載の電気装置の製造方法。   The said 1st board | substrate formation process WHEREIN: The said semiconductor element clamped between either of the said several base materials and the said electrode layer are electrically connected, The any one of Claims 1-6 characterized by the above-mentioned. The manufacturing method of the electric apparatus as described in a term. 複数の前記基材間のいずれかに挟持する前記半導体素子として電子部品を用いることを特徴とする請求項1〜7のいずれか一項に記載の電気装置の製造方法。   The method of manufacturing an electric device according to claim 1, wherein an electronic component is used as the semiconductor element sandwiched between any of the plurality of base materials. 前記機能素子が電気光学素子であることを特徴とする請求項1〜8のいずれか一項に記載の電気装置の製造方法。   The method for manufacturing an electric apparatus according to claim 1, wherein the functional element is an electro-optical element. 支持体上に、樹脂材料からなる基材を複数積層することで基板本体を形成する工程と、
前記基板本体から前記支持体を剥離する工程と、を有し、
前記基板本体の形成工程においては、複数の前記基材間のいずれかに挟持するように前記電極層を配置するとともに、前記電極層よりも上層であって複数の前記基材間のいずれかに挟持する或いは前記基板本体の表面に配置するように半導体素子を設けることを特徴とする半導体基板の製造方法。
Forming a substrate body by laminating a plurality of base materials made of a resin material on a support; and
Peeling the support from the substrate body, and
In the step of forming the substrate body, the electrode layer is disposed so as to be sandwiched between any of the plurality of base materials, and is located above any of the electrode layers and between any of the plurality of base materials. A semiconductor substrate manufacturing method, wherein a semiconductor element is provided so as to be sandwiched or disposed on a surface of the substrate body.
支持体と、
前記支持体上に設けられ、可撓性を有する複数の基材が積層されてなる基板本体と、
前記基板本体の表面或いは前記複数の基材同士の間に設けられる半導体素子と、
前記複数の基材同士の間であって前記半導体素子よりも下層であって前記基板本体の内部に埋設されてなる電極層と、
を備えることを特徴とする電気装置形成用基板。
A support;
A substrate body provided on the support and formed by laminating a plurality of flexible base materials;
A semiconductor element provided between the surface of the substrate body or the plurality of base materials; and
An electrode layer embedded between the plurality of base materials and below the semiconductor element and embedded in the substrate body;
A substrate for forming an electric device, comprising:
前記基板本体の前記支持体と反対の面には、前記電極層に電気的に接続される導電部が引き出されていることを特徴とする請求項11に記載の電気装置形成用基板。   The electric device forming substrate according to claim 11, wherein a conductive portion electrically connected to the electrode layer is drawn out on a surface of the substrate body opposite to the support. 請求項1〜9のいずれか一項に記載の電気装置の製造方法により製造した電気装置を備えることを特徴とする電子機器。   An electronic apparatus comprising the electric device manufactured by the method for manufacturing an electric device according to claim 1.
JP2011173154A 2011-08-08 2011-08-08 Manufacturing method of electric device, manufacturing method of semiconductor substrate, formation substrate for electric device, and electronic apparatus Withdrawn JP2013038229A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011173154A JP2013038229A (en) 2011-08-08 2011-08-08 Manufacturing method of electric device, manufacturing method of semiconductor substrate, formation substrate for electric device, and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011173154A JP2013038229A (en) 2011-08-08 2011-08-08 Manufacturing method of electric device, manufacturing method of semiconductor substrate, formation substrate for electric device, and electronic apparatus

Publications (1)

Publication Number Publication Date
JP2013038229A true JP2013038229A (en) 2013-02-21

Family

ID=47887553

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011173154A Withdrawn JP2013038229A (en) 2011-08-08 2011-08-08 Manufacturing method of electric device, manufacturing method of semiconductor substrate, formation substrate for electric device, and electronic apparatus

Country Status (1)

Country Link
JP (1) JP2013038229A (en)

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9437831B2 (en) 2013-12-02 2016-09-06 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
JP2017068031A (en) * 2015-09-30 2017-04-06 トッパン・フォームズ株式会社 Information display medium
JP2017152656A (en) * 2016-02-26 2017-08-31 Tianma Japan株式会社 Image sensor and manufacturing method thereof
JP2017188652A (en) * 2015-12-28 2017-10-12 株式会社半導体エネルギー研究所 Flexible device and display device, and manufacturing method for those devices
CN107611153A (en) * 2016-07-12 2018-01-19 三星显示有限公司 Display device and the method for manufacturing the display device
JP2018081197A (en) * 2016-11-16 2018-05-24 株式会社ジャパンディスプレイ Display
WO2018214206A1 (en) * 2017-05-23 2018-11-29 深圳市华星光电技术有限公司 Method for manufacturing flexible array substrate
JP2019060946A (en) * 2017-09-25 2019-04-18 大日本印刷株式会社 Electronic paper
JP2019086773A (en) * 2017-11-03 2019-06-06 世憲 曾 Pixel unit, pixel array, multi-medium device, and method for manufacturing the same
JP2019138938A (en) * 2018-02-06 2019-08-22 株式会社ジャパンディスプレイ Display
CN110556285A (en) * 2018-05-30 2019-12-10 双叶电子工业株式会社 Method for manufacturing polymer substrate and method for manufacturing electronic device
US10586817B2 (en) 2016-03-24 2020-03-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, and separation apparatus
US10629831B2 (en) 2016-07-29 2020-04-21 Semiconductor Energy Laboratory Co., Ltd. Separation method, display device, display module, and electronic device
US10861733B2 (en) 2016-08-09 2020-12-08 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
WO2023163103A1 (en) * 2022-02-28 2023-08-31 株式会社村田製作所 Semiconductor device

Cited By (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10355067B2 (en) 2013-12-02 2019-07-16 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
US10879331B2 (en) 2013-12-02 2020-12-29 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
US11672148B2 (en) 2013-12-02 2023-06-06 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
US10312315B2 (en) 2013-12-02 2019-06-04 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
US9437831B2 (en) 2013-12-02 2016-09-06 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
US10872947B2 (en) 2013-12-02 2020-12-22 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
US9559316B2 (en) 2013-12-02 2017-01-31 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
US10763322B2 (en) 2013-12-02 2020-09-01 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
US10854697B2 (en) 2013-12-02 2020-12-01 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
US9559317B2 (en) 2013-12-02 2017-01-31 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
US11004925B2 (en) 2013-12-02 2021-05-11 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
JP2017068031A (en) * 2015-09-30 2017-04-06 トッパン・フォームズ株式会社 Information display medium
JP2017188652A (en) * 2015-12-28 2017-10-12 株式会社半導体エネルギー研究所 Flexible device and display device, and manufacturing method for those devices
JP2017152656A (en) * 2016-02-26 2017-08-31 Tianma Japan株式会社 Image sensor and manufacturing method thereof
US10586817B2 (en) 2016-03-24 2020-03-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, and separation apparatus
US11107846B2 (en) 2016-03-24 2021-08-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, and separation apparatus
CN107611153B (en) * 2016-07-12 2023-08-11 三星显示有限公司 Display device and method of manufacturing the same
CN107611153A (en) * 2016-07-12 2018-01-19 三星显示有限公司 Display device and the method for manufacturing the display device
US10629831B2 (en) 2016-07-29 2020-04-21 Semiconductor Energy Laboratory Co., Ltd. Separation method, display device, display module, and electronic device
US10930870B2 (en) 2016-07-29 2021-02-23 Semiconductor Energy Laboratory Co., Ltd. Separation method, display device, display module, and electronic device
US11616206B2 (en) 2016-07-29 2023-03-28 Semiconductor Energy Laboratory Co., Ltd. Separation method, display device, display module, and electronic device
US10861733B2 (en) 2016-08-09 2020-12-08 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP2018081197A (en) * 2016-11-16 2018-05-24 株式会社ジャパンディスプレイ Display
US10743424B2 (en) 2017-05-23 2020-08-11 Shenzhen China Star Optoelectronics Technology Co., Ltd. Method for manufacturing flexible array substrate
WO2018214206A1 (en) * 2017-05-23 2018-11-29 深圳市华星光电技术有限公司 Method for manufacturing flexible array substrate
JP2019060946A (en) * 2017-09-25 2019-04-18 大日本印刷株式会社 Electronic paper
JP2019086773A (en) * 2017-11-03 2019-06-06 世憲 曾 Pixel unit, pixel array, multi-medium device, and method for manufacturing the same
JP7046627B2 (en) 2018-02-06 2022-04-04 株式会社ジャパンディスプレイ Display device
US11417722B2 (en) 2018-02-06 2022-08-16 Japan Display Inc. Display device including a low resistance cathode wiring
JP2019138938A (en) * 2018-02-06 2019-08-22 株式会社ジャパンディスプレイ Display
CN110556285A (en) * 2018-05-30 2019-12-10 双叶电子工业株式会社 Method for manufacturing polymer substrate and method for manufacturing electronic device
WO2023163103A1 (en) * 2022-02-28 2023-08-31 株式会社村田製作所 Semiconductor device

Similar Documents

Publication Publication Date Title
JP2013038229A (en) Manufacturing method of electric device, manufacturing method of semiconductor substrate, formation substrate for electric device, and electronic apparatus
US9288896B2 (en) Electrical device
US8902597B2 (en) Thin-film transistor forming substrate, semiconductor device, and electric apparatus
US9158398B2 (en) Display device having touch screen sensing function
US8884868B2 (en) Display device and manufacturing method thereof
JP6497858B2 (en) Organic EL display device and method of manufacturing organic EL display device
KR100705870B1 (en) Mounting structure, electrooptic device, substrate for electrooptic device, electronic equipment
JP6709274B2 (en) Display device
JP5151721B2 (en) Flexible printed wiring board, touch panel, display panel and display device
JP2012119532A (en) Substrate for forming thin film transistor, semiconductor device, electrical apparatus
JP5266815B2 (en) Electrophoretic display device and electronic apparatus
US8355195B2 (en) Electrophoretic display device and electronic apparatus
CN105742261B (en) Pad structure and display device with the pad structure
GB2576825A (en) Display apparatus with touch sensor
WO2019111477A1 (en) Display device
JP2018092088A (en) Electrophoretic device, electronic apparatus, and method for manufacturing electrophoretic device
KR20080099541A (en) Display device and manufacturing method thereof
JP2012118342A (en) Semiconductor device and electrical apparatus
JP2012119531A (en) Semiconductor device, manufacturing method of semiconductor device, electric apparatus
US11762505B2 (en) Touch display device
JP5972566B2 (en) Display device and manufacturing method thereof
WO2022124157A1 (en) Display device
JP2007133202A (en) Electrophoresis display device and electronic equipment
CN107479295B (en) Display panel, method for manufacturing display panel and display device
JP2007133203A (en) Display device and electronic apparatus

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20141104