JP2013037820A - Manufacturing method of display device - Google Patents

Manufacturing method of display device Download PDF

Info

Publication number
JP2013037820A
JP2013037820A JP2011171396A JP2011171396A JP2013037820A JP 2013037820 A JP2013037820 A JP 2013037820A JP 2011171396 A JP2011171396 A JP 2011171396A JP 2011171396 A JP2011171396 A JP 2011171396A JP 2013037820 A JP2013037820 A JP 2013037820A
Authority
JP
Japan
Prior art keywords
resist
laser
layer
display device
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011171396A
Other languages
Japanese (ja)
Other versions
JP5781859B2 (en
Inventor
Akio Miyajima
明夫 宮島
Shinya Tsuchida
臣弥 土田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2011171396A priority Critical patent/JP5781859B2/en
Publication of JP2013037820A publication Critical patent/JP2013037820A/en
Application granted granted Critical
Publication of JP5781859B2 publication Critical patent/JP5781859B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

PROBLEM TO BE SOLVED: To provide a manufacturing method of a display device having a laser correction step capable of preventing a metal wiring from short-circuiting without processing or damaging a lower layer of the metal wiring.SOLUTION: A manufacturing method of a display device having a display unit with a plurality of pixels comprises: a first step of preparing a flattening film 13 in which a surface of a drive circuit layer 12 formed on a glass substrate 11 of the display unit is flattened, an upper electrode layer 14P laminated on the flattening film 13, and a patterned resist 20 formed on an upper electrode layer 14P and for separately forming the upper electrode layer 14P as an upper electrode 14 disposed per pixel formation region; a second step of removing a resist residue 20N remaining in a region between adjacent pixel formation regions by irradiating the resist residue 20N with a laser of 266-nm wavelength; and a third step of etching all the pixels using the resist 20 as a mask after the second step is completed.

Description

本発明は、表示装置の製造方法に関し、特にレーザー照射による修正工程を含む製造方法に関する。   The present invention relates to a manufacturing method of a display device, and more particularly to a manufacturing method including a correction step by laser irradiation.

電流駆動型の発光素子を用いた画像表示装置として、有機エレクトロルミネッセンス素子(以下、有機EL素子と記す。)を用いた有機ELディスプレイが知られている。この有機ELディスプレイは、視野角特性が良好で、消費電力が少ないという利点を有するため、次世代のFPD(Flat Panel Display)候補として注目されている。   As an image display device using a current-driven light emitting element, an organic EL display using an organic electroluminescence element (hereinafter referred to as an organic EL element) is known. Since this organic EL display has the advantages of good viewing angle characteristics and low power consumption, it has been attracting attention as a next-generation FPD (Flat Panel Display) candidate.

通常、画素を構成する有機EL素子はマトリクス状に配置される。例えば、アクティブマトリクス型の有機ELディスプレイでは、複数の走査線と複数のデータ線との交点に薄膜トランジスタ(TFT:Thin Film Transistor)が設けられ、このTFTに保持容量素子(コンデンサ)及び駆動トランジスタのゲートが接続されている。そして、選択した走査線を通じてこのTFTをオンさせ、データ線からのデータ信号を駆動トランジスタ及び保持容量素子に入力し、その駆動トランジスタ及び保持容量素子によって有機EL素子の発光タイミングを制御する。この画素駆動回路の構成により、アクティブマトリクス型の有機ELディスプレイでは、次の走査(選択)まで有機EL素子を発光させることが可能であるため、デューティ比が上がってもディスプレイの輝度減少を招くようなことはない。しかしながら、アクティブマトリクス型の有機ELディスプレイに代表されるように、発光画素の駆動回路構成が複雑になるほど、また、発光画素数が増加するほど、微細加工を必要とする製造工程において、回路素子や配線の短絡や開放といった電気的な不具合が発生してしまう。   Usually, the organic EL elements constituting the pixels are arranged in a matrix. For example, in an active matrix organic EL display, a thin film transistor (TFT) is provided at the intersection of a plurality of scanning lines and a plurality of data lines, and a holding capacitor element (capacitor) and a gate of a driving transistor are provided in the TFT. Is connected. Then, the TFT is turned on through the selected scanning line, a data signal from the data line is input to the driving transistor and the holding capacitor element, and the light emission timing of the organic EL element is controlled by the driving transistor and the holding capacitor element. With this pixel drive circuit configuration, in an active matrix organic EL display, the organic EL element can emit light until the next scanning (selection), so that even if the duty ratio is increased, the luminance of the display is reduced. There is nothing wrong. However, as represented by an active matrix organic EL display, in a manufacturing process that requires fine processing as the driving circuit configuration of the light emitting pixels becomes more complicated and the number of light emitting pixels increases, circuit elements and Electrical problems such as short-circuiting and opening of wiring will occur.

この対策として、製造工程において発生した配線等の短絡をYAGレーザー照射により解消する方法が挙げられる。YAGレーザーは、他のレーザーに比べ装置化が簡単で、このような修正に対して扱いが適している。   As a countermeasure against this, there is a method of eliminating a short circuit of a wiring or the like generated in the manufacturing process by YAG laser irradiation. YAG lasers are easier to implement than other lasers and are suitable for such modifications.

特許文献1には、YAGレーザーを用いた有機ELパネルの欠陥修正方法が開示されている。具体的には、予め、有機ELパネルの電極材質に対応して、当該材質からなる電極の下層に損傷を与えずに当該電極のショート欠陥部を除去するための、レーザー波長及び出力条件を把握しておく。そして、ショート欠陥部を除去する際には、それぞれ、把握した電極材質に対応したレーザー波長及び出力条件にて、YAGレーザーを照射してショート欠陥部を除去する。また、第3高調波である355nmの波長を有するレーザー照射では、熱影響によるバリ等が発生することから、光分解反応を主要因とする加工が可能な第4高調波である266nmの波長を有するレーザー照射が選択されている。これにより、ショート欠陥部の下層に対し熱損傷を与えることなく修正することが可能であるとしている。   Patent Document 1 discloses a defect correction method for an organic EL panel using a YAG laser. Specifically, in advance, the wavelength of the laser and the output conditions for removing the short defect portion of the electrode without damaging the lower layer of the electrode made of the material corresponding to the electrode material of the organic EL panel are grasped in advance. Keep it. When the short defect portion is removed, the short defect portion is removed by irradiating the YAG laser with the laser wavelength and the output condition corresponding to the grasped electrode material. In addition, when laser irradiation having a wavelength of 355 nm, which is the third harmonic, generates burrs due to thermal effects, the wavelength of 266 nm, which is the fourth harmonic that can be processed mainly due to photolysis reaction, is used. Having laser irradiation is selected. Thereby, it can be corrected without causing thermal damage to the lower layer of the short defect portion.

特開2004−199956号公報JP 2004-199956 A

しかしながら、有機ELパネルの金属配線等に、YAGレーザーを直接照射して加工する場合、レーザーの照射パワーにより、下層が損傷を受ける可能性がある。金属配線の下層として、例えば、絶縁体からなる平坦化膜が存在する場合、当該平坦化膜は、YAGレーザーの第4高調波である266nmの波長を用いても、その照射パワーの強度が閾値を超えると、加工が開始されてしまう。レーザー照射により平坦化膜の加工が開始されると、加工された平坦化膜の平坦性が損なわれ、その上層に積層される有機層及び上部透明電極の積層精度が低下し、高歩留り及び高精細なディスプレイを実現することが困難となる。   However, when processing by directly irradiating the metal wiring or the like of the organic EL panel with a YAG laser, the lower layer may be damaged by the irradiation power of the laser. For example, when a planarizing film made of an insulator is present as a lower layer of the metal wiring, the intensity of the irradiation power of the planarizing film is a threshold even when a wavelength of 266 nm, which is the fourth harmonic of the YAG laser, is used. If it exceeds, processing will be started. When processing of the flattening film is started by laser irradiation, the flatness of the processed flattening film is impaired, the stacking accuracy of the organic layer and the upper transparent electrode stacked on the upper layer is lowered, and high yield and high It becomes difficult to realize a fine display.

本発明は、上記の課題に鑑みてなされたものであり、金属配線の下層を加工または損傷させることなく、金属配線がショート不良となることを未然に防止できるレーザー修正工程を有する表示装置の製造方法を提供することを目的とする。   The present invention has been made in view of the above problems, and manufacture of a display device having a laser correction process capable of preventing a metal wiring from being short-circuited without processing or damaging the lower layer of the metal wiring. It aims to provide a method.

上記課題を解決するために、本発明の一態様に係る表示装置の製造方法は、複数の画素を備えた表示部を有する表示装置の製造方法であって、前記表示部が有する基板上に形成された層の表面を平坦化する平坦化膜と、当該平坦化膜上に積層された電極層と、当該電極層上に形成され当該電極層を画素形成領域ごとに配置された電極として分離形成するためのパターニングされたレジストとを準備する第1工程と、隣接する前記画素形成領域の間の領域に残存する前記レジストに対し、YAGレーザーの第3高調波の波長よりも短い波長を有するレーザーを照射することにより、前記残存するレジストを除去する第2工程と、前記第2工程の完了後、全ての画素に対して、前記レジストをマスクとしてエッチングする第3工程とを含むことを特徴とする。   In order to solve the above problems, a method for manufacturing a display device according to one embodiment of the present invention is a method for manufacturing a display device including a display portion including a plurality of pixels, which is formed over a substrate included in the display portion. A flattening film for flattening the surface of the formed layer, an electrode layer stacked on the flattening film, and an electrode layer formed on the electrode layer and separated as an electrode arranged for each pixel formation region A laser having a wavelength shorter than a third harmonic wavelength of a YAG laser with respect to the resist remaining in a region between adjacent pixel forming regions, and a first step of preparing a patterned resist for performing A second step of removing the remaining resist by irradiating and a third step of etching all the pixels using the resist as a mask after completion of the second step. And butterflies.

本発明の表示装置の製造方法によれば、ショート欠陥部の下層を損傷させずに金属配線を良好な形状に復元できる修正を、製造工程中にて実施できる。   According to the manufacturing method of the display device of the present invention, the correction that can restore the metal wiring to a good shape without damaging the lower layer of the short defect portion can be performed during the manufacturing process.

本発明の実施の形態に係る表示装置の構造断面図である。1 is a structural cross-sectional view of a display device according to an embodiment of the present invention. レジスト残りのある画素の工程断面図及び上面図である。It is process sectional drawing and a top view of a pixel with a resist remaining. 波長266nmのレーザーパワーと各膜の加工量との関係を表すグラフである。It is a graph showing the relationship between the laser power of wavelength 266nm, and the processing amount of each film | membrane. 適切な形状を有するスリットを介してレーザー照射された画素の工程断面図である。It is process sectional drawing of the pixel irradiated with the laser through the slit which has a suitable shape. スリットを介してレーザー照射された画素の上面図である。It is a top view of the pixel irradiated with the laser through the slit. 不適切な形状を有するスリットを介してレーザー照射された画素の工程断面図である。It is process sectional drawing of the pixel irradiated with the laser through the slit which has an inappropriate shape. 本発明の実施の形態に係る表示装置の製造工程を説明する工程断面図である。It is process sectional drawing explaining the manufacturing process of the display apparatus which concerns on embodiment of this invention. 本発明の実施の形態に係る表示装置の製造方法を説明するレーザー照射画素の上面図である。It is a top view of the laser irradiation pixel explaining the manufacturing method of the display apparatus which concerns on embodiment of this invention. 本発明の実施の形態に係る表示装置の製造方法の変形例1を説明するレーザー照射画素の上面図である。It is a top view of the laser irradiation pixel explaining the modification 1 of the manufacturing method of the display apparatus which concerns on embodiment of this invention. 本発明の実施の形態に係る表示装置の製造方法の変形例2を説明するレーザー照射画素の上面図である。It is a top view of the laser irradiation pixel explaining the modification 2 of the manufacturing method of the display apparatus which concerns on embodiment of this invention. 本発明の表示装置を内蔵した薄型フラットTVの外観図である。It is an external view of a thin flat TV incorporating the display device of the present invention.

本発明に係る表示装置の製造方法は、複数の画素を備えた表示部を有する表示装置の製造方法であって、前記表示部が有する基板上に形成された層の表面を平坦化する平坦化膜と、当該平坦化膜上に積層された電極層と、当該電極層上に形成され当該電極層を画素形成領域ごとに配置された電極として分離形成するためのパターニングされたレジストとを準備する第1工程と、隣接する前記画素形成領域の間の領域に残存する前記レジストに対し、YAGレーザーの第3高調波の波長よりも短い波長を有するレーザーを照射することにより、前記残存するレジストを除去する第2工程と、前記第2工程の完了後、全ての画素に対して、前記レジストをマスクとしてエッチングする第3工程とを含むことを特徴とする。   A method for manufacturing a display device according to the present invention is a method for manufacturing a display device having a display unit including a plurality of pixels, and planarizing a surface of a layer formed on a substrate included in the display unit. A film, an electrode layer stacked on the planarization film, and a patterned resist formed on the electrode layer for separating and forming the electrode layer as an electrode arranged for each pixel formation region are prepared. By irradiating the resist remaining in the region between the first step and the adjacent pixel formation region with a laser having a wavelength shorter than the wavelength of the third harmonic of the YAG laser, the remaining resist is removed. A second step of removing, and a third step of etching all the pixels using the resist as a mask after completion of the second step.

本態様によると、パターニング崩れして残存したレジストを、YAGレーザーの第3高調波の波長よりも短い波長のレーザーを照射することにより除去する。これにより、上記レーザーが照射されたレジスト及びその下層への熱蓄積が極めて小さく、専ら光分解反応により加工されるので、熱によるレジスト後退や照射周辺部のバリ発生が抑制される。よって、電極層の下層である平坦化膜に損傷を与えることなく、残存したレジスト、さらにはその下層の電極層を除去することが可能となる。   According to this aspect, the resist remaining after the patterning collapses is removed by irradiating a laser having a wavelength shorter than the wavelength of the third harmonic of the YAG laser. As a result, heat accumulation in the resist irradiated with the laser and its lower layer is extremely small, and processing is performed exclusively by a photolysis reaction, so that resist receding due to heat and generation of burrs in the periphery of the irradiation are suppressed. Therefore, it is possible to remove the remaining resist and further the underlying electrode layer without damaging the planarizing film which is the lower layer of the electrode layer.

また、本発明に係る表示装置の製造方法の一態様は、前記第2工程では、前記レーザーの照射を開始する時の照射パワーは、前記レーザーを前記平坦化膜の表面に照射した場合に前記平坦化膜が加工され始める照射パワーより小さいことが好ましい。   Further, in one aspect of the method for manufacturing a display device according to the present invention, in the second step, the irradiation power when starting the laser irradiation is the same as that when the surface of the planarizing film is irradiated with the laser. The irradiation power is preferably smaller than the irradiation power at which the planarizing film starts to be processed.

平坦化膜の加工開始パワーが電極層及びレジストのそれに比べて大きいことを利用することにより、平坦化膜を加工することなく残存するレジスト及びその下層の電極層を除去することが可能となる。   By utilizing the fact that the processing start power of the planarizing film is higher than that of the electrode layer and the resist, it is possible to remove the remaining resist and the underlying electrode layer without processing the planarizing film.

また、本発明に係る表示装置の製造方法の一態様は、前記第2工程では、前記レーザーを複数回照射することにより、前記残存するレジストを除去してもよい。   In one aspect of the method for manufacturing a display device according to the present invention, in the second step, the remaining resist may be removed by irradiating the laser a plurality of times.

YAGレーザーの第3高調波の波長より短い波長を有するレーザー照射は、照射部位での熱発生は少なく、光分解反応を引き起こすことによりレジスト及び電極層を除去するものである。よって、複数回レーザー照射しても、熱によるレジスト後退や照射周辺部のバリ発生を懸念する必要がない。また、一度のレーザー照射により残存するレジストを除去する工程に比べて、複数回のレーザー照射により残存するレジストを除去する工程の方が、レーザー加工のばらつきが平準化され、また、加工形状等の自由度が向上するので、本発明の表示装置の製造方法と一工程としては好適である。   Laser irradiation having a wavelength shorter than the third harmonic wavelength of the YAG laser generates less heat at the irradiated site and causes the photodecomposition reaction to remove the resist and the electrode layer. Therefore, even if laser irradiation is performed a plurality of times, there is no need to worry about resist receding due to heat or generation of burrs in the periphery of the irradiation. Also, compared to the process of removing the remaining resist by one laser irradiation, the process of removing the remaining resist by multiple laser irradiations has more uniform laser processing variation, and the processing shape, etc. Since the degree of freedom is improved, it is suitable as a manufacturing method and one step of the display device of the present invention.

また、本発明に係る表示装置の製造方法の一態様は、さらに、前記第1工程と前記第2工程との間に、前記表示装置が有する全画素に対して、前記レジストのパターン検査を実行し、隣接する前記画素形成領域の間の領域に残存する前記レジストにより、前記隣接する画素形成領域上のレジストが分離されていない画素を検出するレジスト欠陥検出工程を含み、前記第2工程では、前記レジスト欠陥検出工程にて検出された画素に対して、前記レーザーを照射することにより、前記残存するレジストを除去してもよい。   In one aspect of the method for manufacturing a display device according to the present invention, the resist pattern inspection is further performed on all pixels of the display device between the first step and the second step. A resist defect detecting step of detecting a pixel in which the resist on the adjacent pixel formation region is not separated by the resist remaining in a region between the adjacent pixel formation regions, and in the second step, The remaining resist may be removed by irradiating the pixel detected in the resist defect detecting step with the laser.

これにより、残存するレジストの存在する画素のみに対し、上述したレーザー照射を施すことが可能となる。よって、製造工程の簡略化及び歩留まりの向上が見込まれる。   As a result, the above-described laser irradiation can be performed only on the pixels where the remaining resist exists. Therefore, the manufacturing process can be simplified and the yield can be improved.

また、本発明に係る表示装置の製造方法の一態様は、前記第3工程の後、エッチングされて形成された前記電極の表面上に、画素を囲む堤の形状にパターニングされたバンクを形成するバンク形成工程と、前記バンク内に、発光層を形成する発光層形成工程と、前記発光層上に、上部電極を形成する上部電極形成工程と、前記上部電極上に、保護膜及び封止層を順次形成する封止層形成工程とを含んでもよい。   In one aspect of the method for manufacturing a display device according to the present invention, after the third step, a bank patterned in the shape of a bank surrounding the pixel is formed on the surface of the electrode formed by etching. A bank forming step; a light emitting layer forming step for forming a light emitting layer in the bank; an upper electrode forming step for forming an upper electrode on the light emitting layer; and a protective film and a sealing layer on the upper electrode. A sealing layer forming step of sequentially forming the layers.

これにより、上記レーザー照射による修正工程を含む表示装置の製造工程が実現される。   Thereby, the manufacturing process of the display apparatus including the correction process by the laser irradiation is realized.

また、本発明に係る表示装置の製造方法の一態様は、前記第2工程では、前記レーザーの照射幅は、前記隣接する画素形成領域の対向する辺の間隔よりも狭く、かつ、前記照射幅の一端と当該一端に対応する前記辺とのレーザー照射方向における距離の差が前記電極層の膜厚以上であり、かつ、前記照射幅の他端と当該他端と対応する前記辺とのレーザー照射方向における距離の差が前記電極層の膜厚以上であることが好ましい。   In one aspect of the method for manufacturing a display device according to the present invention, in the second step, the irradiation width of the laser is narrower than an interval between opposing sides of the adjacent pixel formation region, and the irradiation width. The difference in distance in the laser irradiation direction between one end of the electrode and the side corresponding to the one end is equal to or greater than the film thickness of the electrode layer, and the laser between the other end of the irradiation width and the side corresponding to the other end The difference in distance in the irradiation direction is preferably equal to or greater than the film thickness of the electrode layer.

レーザー照射により、残存していたレジストとその下層に電極層の一部とが除去されても、その後の第3工程によりエッチングされた電極層の間隔が、本来の隣接する画素形成領域の間隔より大きくなることを回避できる。   Even if the remaining resist and a part of the electrode layer under it are removed by laser irradiation, the distance between the electrode layers etched in the subsequent third step is larger than the distance between the original adjacent pixel formation areas. It can avoid becoming large.

また、本発明に係る表示装置の製造方法の一態様は、前記第2工程では、前記レーザーを照射する領域は、前記残存するレジストの領域の一部を含み、前記辺方向の前記レーザーを照射する領域の一端と他端との距離は、前記隣接する画素形成領域の対向する辺の間隔以上に長く、かつ、前記一端及び前記他端は前記隣接する画素形成領域に挟まれる領域外にあることが好ましい。   In one aspect of the method of manufacturing a display device according to the present invention, in the second step, the laser irradiation region includes a part of the remaining resist region, and the laser irradiation in the side direction is performed. The distance between one end and the other end of the region to be processed is longer than the interval between the opposing sides of the adjacent pixel formation region, and the one end and the other end are outside the region sandwiched by the adjacent pixel formation region. It is preferable.

これにより、第3工程後に形成された、対向する電極の向かい合う側面が平行になる。従って、その後に、隣接する画素形成領域に挟まれる領域上に形成されるバンクの形状を崩すことなく形成することができ、発光層の均一性が損なわれず、表示装置の高画質を維持することが可能となる。   Thereby, the opposing side surfaces of the opposing electrodes formed after the third step become parallel. Therefore, after that, the bank formed on the region sandwiched between the adjacent pixel formation regions can be formed without breaking the shape, the uniformity of the light emitting layer is not impaired, and the high image quality of the display device is maintained. Is possible.

以下、本発明の好ましい実施の形態を図に基づき説明する。なお、以下では、全ての図を通じて同一又は相当する要素には同じ符号を付して、その重複する説明を省略する。また、以下では、上面発光方式の陽極(アノード)を下面に、また、陰極(カソード)を上面とする有機EL素子からなる画像表示装置を例に説明するが、これに限られない。   Hereinafter, preferred embodiments of the present invention will be described with reference to the drawings. In the following description, the same or corresponding elements are denoted by the same reference numerals throughout all the drawings, and redundant description thereof is omitted. In the following, an image display device composed of an organic EL element having a top emission type anode (anode) on the bottom surface and a cathode (cathode) on the top surface will be described as an example. However, the present invention is not limited to this.

(実施の形態1)
本実施の形態に係る表示装置の製造方法は、複数の画素を備えた表示部を有する表示装置の製造方法であって、基板上に形成された層の表面を平坦化する平坦化膜と、当該平坦化膜上に積層された電極層と、当該電極層上に形成され当該電極層を画素領域ごとに配置された電極として分離形成するためのパターニングされたレジストとを準備する第1工程と、隣接する画素形成領域の間の領域に残存するレジストに対し、YAGレーザーの第3高調波の波長よりも短い波長を有するレーザーを照射することにより、残存するレジストを除去する第2工程と、当該第2工程の完了後、全ての画素に対してレジストをマスクとしてエッチングする第3工程とを含む。
(Embodiment 1)
A manufacturing method of a display device according to the present embodiment is a manufacturing method of a display device having a display unit including a plurality of pixels, and a planarizing film for planarizing the surface of a layer formed on a substrate; A first step of preparing an electrode layer stacked on the planarization film, and a patterned resist formed on the electrode layer for separating and forming the electrode layer as an electrode arranged for each pixel region; A second step of removing the remaining resist by irradiating the resist remaining in the region between the adjacent pixel formation regions with a laser having a wavelength shorter than the wavelength of the third harmonic of the YAG laser; And a third step of etching all the pixels using the resist as a mask after the completion of the second step.

これにより、ショート欠陥部の下層を損傷させずに電極層を良好な形状に復元できる修正を、製造工程中にて実施できる。   Thereby, the correction which can restore | restore an electrode layer in a favorable shape, without damaging the lower layer of a short defect part can be implemented in a manufacturing process.

以下、本発明の実施の形態について、図面を参照しながら説明する。   Hereinafter, embodiments of the present invention will be described with reference to the drawings.

図1は、本発明の実施の形態に係る表示装置の構造断面図である。同図には、表示装置10を構成する表示部である有機EL表示パネルの断面図が描かれている。同図に記載された表示装置10は、ガラス基板11と、駆動回路層12と、平坦化膜13と、下部電極14と、バンク15と、EL層16と、上部電極17と、保護膜18と、封止層19とを備える。   FIG. 1 is a structural sectional view of a display device according to an embodiment of the present invention. In the figure, a cross-sectional view of an organic EL display panel which is a display unit constituting the display device 10 is depicted. The display device 10 shown in the figure includes a glass substrate 11, a drive circuit layer 12, a planarizing film 13, a lower electrode 14, a bank 15, an EL layer 16, an upper electrode 17, and a protective film 18. And a sealing layer 19.

ガラス基板11は、例えば、ガラスからなる基板であるが、樹脂からなるフレキシブル基板であってもよい。ガラス基板11は、駆動回路層12とともに、薄膜トランジスタ(TFT)基板を構成する。なお、有機EL表示パネルがトップエミッション構造の場合には、ガラス基板11は透明である必要はないので、非透明の基板、例えば、シリコン基板を用いることもできる。   The glass substrate 11 is, for example, a substrate made of glass, but may be a flexible substrate made of resin. The glass substrate 11 together with the drive circuit layer 12 constitutes a thin film transistor (TFT) substrate. When the organic EL display panel has a top emission structure, the glass substrate 11 does not need to be transparent, and a non-transparent substrate such as a silicon substrate can be used.

駆動回路層12は、ガラス基板11の上に形成された層であり、駆動トランジスタ、保持容量、及びスイッチングトランジスタ21等を備える。   The drive circuit layer 12 is a layer formed on the glass substrate 11 and includes a drive transistor, a storage capacitor, a switching transistor 21 and the like.

平坦化膜13は、駆動回路層12の表面の凹凸を平坦化することにより、上層に形成される有機EL素子の膜厚の均一性を確保する。平坦化膜13は、有機物または無機物からなる絶縁膜であり、例えば、SiN、SiO、アクリル、ポリイミド及びゾルゲルなどが挙げられ、膜厚は、例えば、5μmである。平坦化の手法としては、例えば、CMP(Chemical Mechanical Polishing)法などが挙げられる。 The planarizing film 13 ensures the uniformity of the film thickness of the organic EL element formed in the upper layer by planarizing the unevenness of the surface of the drive circuit layer 12. The planarizing film 13 is an insulating film made of an organic material or an inorganic material, and examples thereof include SiN x , SiO x , acrylic, polyimide, and sol-gel, and the film thickness is, for example, 5 μm. Examples of the planarization method include a CMP (Chemical Mechanical Polishing) method.

図1に記載された表示装置10が、例えば、トップエミッション構造の場合、EL層16に電圧を印加すると、EL層16で光が生じ、透明陰極である上部電極17、透明である保護膜18及び封止層19を通じて光が上方に出射する。また、EL層16で生じた光のうち下方に向かったものは、反射陽極である下部電極14で反射され、上部電極17、保護膜18及び封止層19を通じて光が上方に出射する。   When the display device 10 shown in FIG. 1 has, for example, a top emission structure, when a voltage is applied to the EL layer 16, light is generated in the EL layer 16, and the upper electrode 17 that is a transparent cathode and the transparent protective film 18 are transparent. In addition, light is emitted upward through the sealing layer 19. Further, the light generated in the EL layer 16 directed downward is reflected by the lower electrode 14 which is a reflective anode, and the light is emitted upward through the upper electrode 17, the protective film 18 and the sealing layer 19.

下部電極14は、平坦化膜13の表面上に積層され、上部電極17に対して正の電圧をEL層16に印加する電極である。下部電極14と駆動回路層12が有する駆動トランジスタとは平坦化膜13内に形成されたビアで接続されている。下部電極14を構成する電極材料としては、例えば、非晶質炭素膜(Amorphous Carbon Layer:ACL)とインジウム亜鉛酸化物(IZO)との積層膜(ACL200nm/IZO16nm)や、反射率の高い金属であるAl合金が好ましい。   The lower electrode 14 is laminated on the surface of the planarizing film 13 and applies a positive voltage to the EL layer 16 with respect to the upper electrode 17. The lower electrode 14 and the drive transistor included in the drive circuit layer 12 are connected by a via formed in the planarization film 13. The electrode material constituting the lower electrode 14 is, for example, a laminated film (ACL 200 nm / IZO 16 nm) of an amorphous carbon film (ACL) and indium zinc oxide (IZO), or a metal having high reflectivity. Some Al alloys are preferred.

EL層16は、発光層であり、下部電極14の上であってバンク15で囲まれた領域に形成される。EL層16は、正孔注入層、正孔輸送層、有機発光層及び電子注入層等から構成される。   The EL layer 16 is a light emitting layer, and is formed in a region on the lower electrode 14 and surrounded by the bank 15. The EL layer 16 includes a hole injection layer, a hole transport layer, an organic light emitting layer, an electron injection layer, and the like.

正孔注入層は、下部電極14の表面上に形成され、正孔を安定的に、又は正孔の生成を補助して、有機発光層へ正孔を注入する機能を有する。これにより、EL層16の駆動電圧が低電圧化され、正孔注入の安定化により素子が長寿命化される。正孔注入層の材料としては、例えばPEDOT(ポリエチレンジオキシチオフェン)などを用いることができる。   The hole injection layer is formed on the surface of the lower electrode 14 and has a function of injecting holes into the organic light emitting layer stably or by assisting hole generation. As a result, the driving voltage of the EL layer 16 is lowered, and the lifetime of the device is extended by stabilizing the hole injection. As a material for the hole injection layer, for example, PEDOT (polyethylenedioxythiophene) can be used.

正孔輸送層は、正孔注入層の表面上に形成され、正孔注入層から注入された正孔を有機発光層内へ効率良く輸送し、有機発光層と正孔注入層との界面での励起子の失活防止をし、さらには電子をブロックする機能を有する。正孔輸送層としては、例えば、生じた正孔を分子間の電荷移動反応により伝達する性質を有する有機高分子材料であり、例えば、トリフェルアミン、ポリアニリンなどが挙げられる。   The hole transport layer is formed on the surface of the hole injection layer, efficiently transports holes injected from the hole injection layer into the organic light emitting layer, and at the interface between the organic light emitting layer and the hole injection layer. It has the function of preventing deactivation of the excitons and blocking the electrons. The hole transport layer is, for example, an organic polymer material having a property of transferring generated holes by intermolecular charge transfer reaction, and examples thereof include triferamine and polyaniline.

なお、正孔輸送層は、その隣接層である正孔注入層や有機発光層の材料により、省略される場合がある。   Note that the hole transport layer may be omitted depending on the material of the hole injection layer and the organic light emitting layer which are adjacent layers.

有機発光層は、正孔輸送層の表面上に形成され、正孔と電子が注入され再結合されることにより励起状態が生成され発光する機能を有する。   The organic light emitting layer is formed on the surface of the hole transport layer and has a function of emitting light by generating an excited state by injecting and recombining holes and electrons.

有機発光層としては、インクジェットやスピンコートのような湿式成膜法で成膜できる発光性の有機材料を用いることが好ましい。これにより、大画面の基板に対して、簡易で均一な成膜が可能となる。この材料としては、特に限定されるものではないが、高分子有機材料が好ましい。高分子有機材料の特徴としては、デバイス構造が簡単であること、膜の信頼性に優れ、低電圧駆動のデバイスであることも挙げることができる。   As the organic light emitting layer, it is preferable to use a light emitting organic material that can be formed by a wet film forming method such as inkjet or spin coating. Thereby, simple and uniform film formation is possible on a large-screen substrate. Although it does not specifically limit as this material, A polymeric organic material is preferable. Features of the polymer organic material include a simple device structure, excellent film reliability, and a low-voltage driven device.

電子注入層は、有機発光層の上に形成され、有機発光層への電子注入の障壁を低減しEL層16の駆動電圧を低電圧化すること、励起子失活を抑制する機能を有する。これにより、電子注入を安定化し素子を長寿命化すること、上部電極17との密着を強化し発光面の均一性を向上させ素子欠陥を減少させることが可能となる。電子注入層は、特に限定されるものではないが、好ましくはバリウム、アルミニウム、フタロシアニン、フッ化リチウム、さらに、バリウム−アルミニウム積層体などからなる。   The electron injection layer is formed on the organic light emitting layer, and has a function of reducing the barrier for electron injection into the organic light emitting layer, lowering the driving voltage of the EL layer 16, and suppressing exciton deactivation. As a result, it is possible to stabilize electron injection and extend the life of the device, to enhance the adhesion with the upper electrode 17 and to improve the uniformity of the light emitting surface and to reduce device defects. The electron injection layer is not particularly limited, but is preferably composed of barium, aluminum, phthalocyanine, lithium fluoride, and a barium-aluminum laminate.

バンク15は、パターニング形成された下部電極14の間及び下部電極14の表面上に、画素を囲む堤の形状にパターニング形成され、EL層16を所定の領域に形成するバンクとしての機能を有する。バンク15に用いられる材料は、無機物質および有機物質のいずれであってもよいが、有機物質の方が、一般的に、撥水性が高いので、より好ましく用いることができる。このような材料の例としては、ポリイミド、ポリアクリルなどの樹脂が挙げられる。バンク15のパターニングの方法としては、特に限定されるものではないが、感光性の材料を用いたフォトリソグラフィ法を適用することが好ましい。   The bank 15 is patterned in the shape of a bank surrounding the pixel between the patterned lower electrodes 14 and on the surface of the lower electrode 14, and functions as a bank for forming the EL layer 16 in a predetermined region. The material used for the bank 15 may be either an inorganic substance or an organic substance. However, since the organic substance generally has higher water repellency, it can be used more preferably. Examples of such materials include resins such as polyimide and polyacryl. The patterning method of the bank 15 is not particularly limited, but it is preferable to apply a photolithography method using a photosensitive material.

上部電極17は、電子注入層の表面上に積層され、下部電極14に対して負の電圧をEL層16に印加し、電子を有機発光層に注入する機能を有する。上部電極17としては、特に限定されるものではないが、透過率の高い物質および構造を用いることが好ましい。これにより、発光効率が高いトップエミッション有機EL素子を実現することができる。上部電極17の構成としては、特に限定されるものではないが、金属酸化物層が用いられる。この金属酸化物層としては、特に限定されるものではないが、インジウム錫酸化物(ITO)、あるいはIZOからなる層が用いられる。   The upper electrode 17 is stacked on the surface of the electron injection layer, and has a function of injecting electrons into the organic light emitting layer by applying a negative voltage to the EL layer 16 with respect to the lower electrode 14. The upper electrode 17 is not particularly limited, but it is preferable to use a substance and structure having a high transmittance. Thereby, a top emission organic EL element with high luminous efficiency can be realized. The configuration of the upper electrode 17 is not particularly limited, but a metal oxide layer is used. The metal oxide layer is not particularly limited, but a layer made of indium tin oxide (ITO) or IZO is used.

保護膜18は、上部電極17の表面上に形成され、水分から素子を保護する機能を有する。保護膜18は、例えば、SiN、SiON、または有機膜からなる。   The protective film 18 is formed on the surface of the upper electrode 17 and has a function of protecting the element from moisture. The protective film 18 is made of, for example, SiN, SiON, or an organic film.

封止層19は、保護膜18の表面上に形成される。封止層19は、例えば、封止ガラスからなる。   The sealing layer 19 is formed on the surface of the protective film 18. The sealing layer 19 is made of sealing glass, for example.

図2は、レジスト残りのある画素の工程断面図及び上面図である。図2の(a)は、下部電極14をパターニングするためのレジスト20をパターニング形成した直後の工程断面図であり、パターニングされたレジスト20の間に、レジスト残りが存在する画素の断面図である。また、図2の(b)は、図2(a)で示されたレジスト残りが存在する画素の上面図である。なお、図2の(a)では、既に形成されている駆動回路層12及びガラス基板11は、図示を省略している。   FIG. 2 is a process cross-sectional view and a top view of a pixel having a remaining resist. FIG. 2A is a process cross-sectional view immediately after the patterning of the resist 20 for patterning the lower electrode 14, and is a cross-sectional view of a pixel in which a resist residue exists between the patterned resists 20. . FIG. 2B is a top view of the pixel having the resist residue shown in FIG. In FIG. 2A, the already formed drive circuit layer 12 and glass substrate 11 are not shown.

図2に示されたようなレジスト残りが存在する状態のまま、その後の工程にて下部電極14をエッチングした場合、パターニングされるべき下部電極の間に電極が残存してしまい、下部電極間でショート欠陥が発生してしまう。   When the lower electrode 14 is etched in a subsequent process while the resist residue as shown in FIG. 2 exists, the electrode remains between the lower electrodes to be patterned, and between the lower electrodes. Short defects will occur.

本発明の表示装置の製造方法では、下部電極14をパターニングするためのレジスト20をパターニング形成した直後に、レジストのパターン検査を実行する。これにより、レジスト残りが存在する画素を検出し、検出された画素のレジスト残りの部分にレーザーを照射して当該レジスト残りを消失させる。   In the manufacturing method of the display device of the present invention, the resist pattern inspection is performed immediately after the resist 20 for patterning the lower electrode 14 is formed by patterning. As a result, a pixel in which the remaining resist is present is detected, and the remaining resist portion of the detected pixel is irradiated with a laser to erase the remaining resist.

図3は、波長266nmのレーザーパワーと各膜の加工量との関係を表すグラフである。同図において、横軸は、YAGレーザーの第4高調波である266nmの波長を有するレーザーの照射パワーを表している。また、縦軸は、上記レーザーを平坦化膜、レジスト、下部電極にそれぞれ照射した場合の、各膜の加工深さを表している。   FIG. 3 is a graph showing the relationship between the laser power at a wavelength of 266 nm and the processing amount of each film. In the figure, the horizontal axis represents the irradiation power of a laser having a wavelength of 266 nm, which is the fourth harmonic of the YAG laser. The vertical axis represents the processing depth of each film when the planarizing film, the resist, and the lower electrode are irradiated with the laser.

図3より、下部電極及びレジストは、レーザーパワーを0から増加させるにつれ、当該レーザーパワーに応じて加工されている。一方、平坦化膜は、レーザーパワーが200mJ/cmまでは加工されず、当該パワーから加工が開始される。 From FIG. 3, the lower electrode and the resist are processed according to the laser power as the laser power is increased from zero. On the other hand, the planarizing film is not processed until the laser power is 200 mJ / cm 2 , and processing is started from the power.

上述した波長266nmのレーザーの加工特性、つまり、平坦化膜の加工開始パワーが下部電極及びレジストのそれに比べて大きいことを利用することにより、レジスト残り及びその下層の下部電極を、平坦化膜を加工することなく切断することが可能となる。   By utilizing the processing characteristics of the laser having the wavelength of 266 nm, that is, the processing start power of the planarizing film is larger than that of the lower electrode and the resist, the remaining resist and the lower electrode below the planarizing film It becomes possible to cut without processing.

なお、YAGレーザーの基本波から第3高調波までの波長を用いたレーザー照射では、熱によるレジスト後退や照射周辺部のバリが発生する。これは、YAGレーザーの基本波から第3高調波までの波長を用いたレーザー照射では、いずれの膜においても当該照射で発生する熱により加工されてしまうことによるものである。一方、上記波長266nmのレーザー照射では、照射された膜への熱蓄積が極めて小さく、専ら光分解反応により加工されるので、熱によるレジスト後退や照射周辺部のバリ発生が抑制される。   Note that in laser irradiation using wavelengths from the fundamental wave to the third harmonic of the YAG laser, resist receding due to heat and burrs on the periphery of the irradiation occur. This is because in any laser irradiation using wavelengths from the fundamental wave to the third harmonic of the YAG laser, any film is processed by the heat generated by the irradiation. On the other hand, in the laser irradiation with the wavelength of 266 nm, heat accumulation in the irradiated film is extremely small, and processing is performed exclusively by a photolysis reaction, so that resist receding due to heat and generation of burrs in peripheral portions of the irradiation are suppressed.

上述した、レジスト残りへのレーザー照射において、当該レーザー照射すべき部位に、スリットを設けることが望ましい。   In the above-described laser irradiation of the resist residue, it is desirable to provide a slit at the site to be irradiated with the laser.

図4Aは、適切な形状を有するスリットを介してレーザー照射された画素の工程断面図である。また、図4Bは、スリットを介してレーザー照射された画素の上面図である。図4Aは、図2の(a)に示された、レジスト残りが存在する画素を模式的に示した断面図であり、下部電極14の上に、パターニングされたレジスト20とともに、レジスト残り20Nが存在している。   FIG. 4A is a process cross-sectional view of a pixel irradiated with laser through a slit having an appropriate shape. FIG. 4B is a top view of a pixel irradiated with laser through a slit. FIG. 4A is a cross-sectional view schematically showing a pixel having a resist residue shown in FIG. 2A. The resist residue 20N is formed on the lower electrode 14 together with the patterned resist 20. As shown in FIG. Existing.

レジスト残り20Nを除去するためにレーザーをレジスト残り20Nに照射する場合、レジスト層の上部に適切な形状を有するスリット30Aを設けることが望ましい。スリット30Aの適切な形状とは、スリット30Aの開口が、本来パターニングされるべきレジスト20の間隔よりも小さく、かつ、当該スリット30Aの外周辺と本来パターニングされるべきレジスト20の端部とのレーザー照射方向における距離の差(図4AにおけるL1及びL2)が下部電極14の膜厚t以上であるような形状である。換言すれば、レーザーの照射幅が、隣接する画素形成領域の対向する辺の間隔よりも狭く、かつ、レーザー照射幅の一端と当該一端と対応する上記辺とのレーザー照射方向における距離の差(L1)が下部電極14の膜厚以上であり、かつ、レーザー照射幅の他端と当該他端と対応する上記辺とのレーザー照射方向における距離の差(L2)が下部電極14の膜厚以上である。ここで、画素形成領域とは、下部電極14が形成される領域のことである。   When irradiating the remaining resist 20N with a laser in order to remove the remaining resist 20N, it is desirable to provide a slit 30A having an appropriate shape above the resist layer. The appropriate shape of the slit 30A is that the opening of the slit 30A is smaller than the interval between the resists 20 to be originally patterned, and the laser between the outer periphery of the slits 30A and the end of the resist 20 to be originally patterned. The shape is such that the difference in distance in the irradiation direction (L1 and L2 in FIG. 4A) is equal to or greater than the film thickness t of the lower electrode. In other words, the laser irradiation width is narrower than the interval between the opposing sides of the adjacent pixel formation region, and the difference in the laser irradiation direction distance between one end of the laser irradiation width and the side corresponding to the one end ( L1) is equal to or greater than the film thickness of the lower electrode 14, and the difference (L2) in the laser irradiation direction between the other end of the laser irradiation width and the side corresponding to the other end is equal to or greater than the film thickness of the lower electrode 14. It is. Here, the pixel formation region is a region where the lower electrode 14 is formed.

上記のように、スリット30Aを上記適切な形状とすることにより、レーザー照射でレジスト残り20Nとその下層に位置する下部電極14の一部とが除去されても、その後のエッチング工程によりパターニングされた下部電極14の間隔が、本来パターニングされるべき下部電極14の間隔より大きくなることを回避できる。   As described above, by forming the slit 30A in the appropriate shape, even if the resist residue 20N and a part of the lower electrode 14 located in the lower layer are removed by laser irradiation, the slit 30A is patterned by a subsequent etching process. It can be avoided that the interval between the lower electrodes 14 is larger than the interval between the lower electrodes 14 that should be patterned.

図5は、不適切な形状を有するスリットを介してレーザー照射された画素の工程断面図である。同図に記載されたスリット30Bの開口は、本来パターニングされるべきレジスト20の間隔よりも広い。スリット30Bを介してレーザー照射した場合、レーザー照射でレジスト残り20Nとその下層に位置する下部電極14の一部とが除去されると、その後のエッチング工程によりパターニングされた下部電極14の間隔が、下部電極14のサイドエッチングにより、本来パターニングされるべき下部電極14の間隔より大きくなってしまう。   FIG. 5 is a process cross-sectional view of a pixel irradiated with laser through a slit having an inappropriate shape. The opening of the slit 30B shown in the figure is wider than the interval between the resists 20 to be patterned. When laser irradiation is performed through the slit 30B, when the resist remaining 20N and a part of the lower electrode 14 located in the lower layer are removed by laser irradiation, the interval between the lower electrodes 14 patterned by the subsequent etching process is Due to the side etching of the lower electrode 14, the distance between the lower electrodes 14 to be originally patterned becomes larger.

次に、上述したレーザー照射による修正工程を含む本発明の表示装置の製造工程について、詳細に説明する。   Next, the manufacturing process of the display device of the present invention including the above-described correction process by laser irradiation will be described in detail.

図6は、本発明の実施の形態に係る表示装置の製造工程を説明する工程断面図である。   FIG. 6 is a process cross-sectional view illustrating the manufacturing process of the display device according to the embodiment of the present invention.

まず、図6の(a)に示すように、ガラス基板11の上に駆動回路層12を形成する。その後、駆動回路層12の上に、層間絶縁層としても機能する平坦化膜13を形成する。平坦化膜13は、例えば、リソグラフィ技術により有機物から構成され、最上部が平坦化されている。   First, as shown in FIG. 6A, the drive circuit layer 12 is formed on the glass substrate 11. Thereafter, a planarizing film 13 that also functions as an interlayer insulating layer is formed on the driver circuit layer 12. The planarization film 13 is made of an organic material by, for example, a lithography technique, and the top is planarized.

次に、図6の(b)に示すように、平坦化膜13の表面に、下部電極層14Pを積層する。下部電極層14Pは、電極層であり、例えば、Al合金をスパッタ法により500nmの膜厚に製膜することにより形成される。   Next, as shown in FIG. 6B, the lower electrode layer 14 </ b> P is laminated on the surface of the planarizing film 13. The lower electrode layer 14P is an electrode layer, and is formed, for example, by forming an Al alloy with a film thickness of 500 nm by sputtering.

次に、図6の(c)に示すように、下部電極層14Pの表面に、レジスト膜20Pを形成する。   Next, as shown in FIG. 6C, a resist film 20P is formed on the surface of the lower electrode layer 14P.

次に、図6の(d)に示すように、レジスト膜20Pを、下層の下部電極層14Pを画素形成領域ごとに配置された下部電極14として分離形成するために、パターニングする。レジスト膜20Pは、例えば、リソグラフィ技術を用いて1μmの膜厚にパターニング形成される。   Next, as shown in FIG. 6D, the resist film 20P is patterned in order to separate and form the lower electrode layer 14P as a lower electrode 14 disposed in each pixel formation region. The resist film 20P is formed by patterning to a thickness of 1 μm using, for example, a lithography technique.

上述した、平坦化膜13と、下部電極層14Pと、レジスト膜20Pをパターニングする工程は、第1工程に相当する。   The step of patterning the planarizing film 13, the lower electrode layer 14P, and the resist film 20P described above corresponds to the first step.

次に、レジストパターンが所望の箇所だけに形成されているかを、画像検査装置を用いて検査する。その結果、図6の(d)に示すように、パターン崩れ等により、所望のレジストパターンであるレジスト20以外の箇所、つまり、隣接する画素形成領域の間の領域にレジスト残り20Nが残存する画素が検出された場合、当該画素を、隣接する画素形成領域上のレジストが分離されていない画素としてレーザー照射による修正対象画素とする。本工程は、隣接する画素形成領域上のレジストが分離されていない画素を検出するレジスト欠陥検出工程に相当する。   Next, it is inspected using an image inspection apparatus whether the resist pattern is formed only at a desired location. As a result, as shown in FIG. 6D, due to pattern collapse or the like, pixels where the remaining resist 20N remains in a portion other than the resist 20 that is a desired resist pattern, that is, in a region between adjacent pixel formation regions. Is detected, the pixel is set as a pixel to be corrected by laser irradiation as a pixel in which the resist on the adjacent pixel formation region is not separated. This step corresponds to a resist defect detection step for detecting pixels in which the resist on the adjacent pixel formation region is not separated.

具体的には、図6の(e)に示すように、図4Aで示された適切な形状を有するスリット30Aをマスクとして、レジスト残り20Nにレーザーを照射する。具体的には、レジスト残り20Nを除去するために、YAGレーザーの第4高調波である266nmの波長を有するレーザー照射により、レーザー照射パワーを20mJ/cmにしてレジスト残り20Nを照射する。このとき、レーザー照射パワーは、平坦化膜13の加工開始パワーである200mJ/cm以下であることが望ましい。本工程は、レジスト残り20Nに対し、上記レーザーを照射することにより、レジスト残り20Nを除去する第2工程に相当する。 Specifically, as shown in FIG. 6E, the remaining resist 20N is irradiated with a laser using the slit 30A having an appropriate shape shown in FIG. 4A as a mask. Specifically, in order to remove the remaining resist 20N, the resist remaining 20N is irradiated with a laser irradiation power of 20 mJ / cm 2 by laser irradiation having a wavelength of 266 nm, which is the fourth harmonic of the YAG laser. At this time, the laser irradiation power is desirably 200 mJ / cm 2 or less, which is the processing start power of the planarizing film 13. This step corresponds to a second step of removing the remaining resist 20N by irradiating the remaining resist 20N with the laser.

なお、上述したレジスト残り20Nへのレーザー照射は、間欠的に複数回実行してもよい。YAGレーザーの第4高調波である266nmの波長を有するレーザー照射は、前述したように、照射部位での熱発生は少なく、光分解反応を引き起こすことによりレジストを除去するものである。よって、複数回レーザー照射しても、熱によるレジスト後退や照射周辺部のバリ発生を懸念する必要がない。これにより、一度のレーザー照射によりレジスト残り20Nを除去する工程に比べて、複数回のレーザー照射によりレジスト残り20Nを除去する工程の方が、レーザー加工のばらつきが平準化され、また、加工形状等の自由度が向上するので、本発明の表示装置の製造方法と一工程としては好適である。   Note that the above-described laser irradiation of the remaining resist 20N may be intermittently performed a plurality of times. As described above, the laser irradiation having a wavelength of 266 nm, which is the fourth harmonic of the YAG laser, generates less heat at the irradiated portion, and removes the resist by causing a photolysis reaction. Therefore, even if laser irradiation is performed a plurality of times, there is no need to worry about resist receding due to heat or generation of burrs in the periphery of the irradiation. As a result, compared to the process of removing the resist residue 20N by a single laser irradiation, the process of removing the resist residue 20N by a plurality of laser irradiations can level out variations in laser processing, and the processing shape, etc. Since the degree of freedom of the display device is improved, it is suitable as one step with the manufacturing method of the display device of the present invention.

これにより、図6の(f)に示すように、レジスト残り20Nの下部に存在した下部電極層14Pの一部も同時に除去されるが、さらにその下層である平坦化膜13の一部は加工されない。   As a result, as shown in FIG. 6F, a part of the lower electrode layer 14P existing under the remaining resist 20N is also removed at the same time, but a part of the flattening film 13 as a lower layer is further processed. Not.

次に、図6の(g)に示すように、パターニングされたレジスト20をマスクとし、例えば、量産性に優れたウエットエッチング技術により、下部電極層14Pをエッチングすることにより、パターニングされた下部電極14を形成する。本工程は、全ての画素に対して、レジスト20をマスクとしてエッチングする第3工程に相当する。その後、エッチング後のレジスト20を除去する。   Next, as shown in FIG. 6G, by using the patterned resist 20 as a mask, for example, by etching the lower electrode layer 14P by a wet etching technique excellent in mass productivity, the patterned lower electrode 14 is formed. This step corresponds to a third step of etching all the pixels using the resist 20 as a mask. Thereafter, the etched resist 20 is removed.

次に、図6の(h)に示すように、下部電極14の表面上に、有機膜15Pを積層する。   Next, as shown in FIG. 6H, an organic film 15P is laminated on the surface of the lower electrode.

次に、図6の(i)に示すように、下部電極14上にEL層16を画素ごとに充填するために、積層された有機膜15Pを、リソグラフィ技術を用いて、画素を囲む堤の形状にパターニングしてバンク15を形成する。パターニングされたバンク15は、例えば、膜厚は1μmである。本工程は、エッチングされて形成された下部電極14の表面上に、画素を囲む堤の形状にパターニングされたバンク15を形成するバンク形成工程に相当する。   Next, as shown in FIG. 6I, in order to fill the EL layer 16 on the lower electrode 14 for each pixel, the stacked organic film 15P is formed on the bank surrounding the pixel by using a lithography technique. The bank 15 is formed by patterning into a shape. The patterned bank 15 has a film thickness of 1 μm, for example. This step corresponds to a bank forming step of forming the bank 15 patterned in the shape of a bank surrounding the pixel on the surface of the lower electrode 14 formed by etching.

次に、図6の(j)に示すように、バンク15内に、印刷技術等を用いてEL層16を充填形成する。本工程は、発光層形成工程に相当する。   Next, as shown in FIG. 6J, the EL layer 16 is filled and formed in the bank 15 using a printing technique or the like. This step corresponds to a light emitting layer forming step.

その後、EL層16の上に、上部電極17を、例えば蒸着法により形成する。本工程は、上部電極形成工程に相当する。   Thereafter, the upper electrode 17 is formed on the EL layer 16 by, for example, vapor deposition. This step corresponds to an upper electrode formation step.

最後に、上部電極17の上に、保護膜18及び封止層19を順次形成する。本工程は、封止層形成工程に相当する。   Finally, a protective film 18 and a sealing layer 19 are sequentially formed on the upper electrode 17. This step corresponds to a sealing layer forming step.

なお、上述した画像検査装置によるレジストパターンの検査において、レジスト残り20Nが存在する画素が検出されなかった場合には、図6(e)及び図6(f)に記載されたレーザー照射工程を経ずに、図6(g)に記載されたエッチング工程を実行する。   Note that, in the resist pattern inspection by the image inspection apparatus described above, when a pixel in which the remaining resist 20N is present is not detected, the laser irradiation process described in FIGS. 6E and 6F is performed. Instead, the etching process shown in FIG. 6G is performed.

以上の製造工程により、ショート欠陥部の下層である平坦化膜13を損傷させずに良好な下部電極14の形状を復元するためのレジストの修正を実施できる。また、複数回のレーザー照射による修正工程も可能であり、これにより、レーザー加工のばらつきが平準化され、また、加工形状等の自由度が向上する。   Through the above manufacturing process, the resist can be corrected to restore the good shape of the lower electrode 14 without damaging the planarizing film 13 which is the lower layer of the short defect portion. In addition, a correction process by multiple times of laser irradiation is possible, whereby the variation in laser processing is leveled and the degree of freedom of the processing shape and the like is improved.

なお、レーザー照射範囲は、レジスト残り20Nが存在する部位のみに限定されるのではなく、レジスト残り20Nが存在する部位を含み、本来下部電極層14Pが除去されるべき画素内領域にわたる範囲とすることが望ましい。以下、このようなレーザー照射範囲とすることの効果について説明する。   Note that the laser irradiation range is not limited to the portion where the remaining resist 20N exists, but includes the portion where the remaining resist 20N exists and covers the region within the pixel where the lower electrode layer 14P should be originally removed. It is desirable. Hereinafter, the effect of setting such a laser irradiation range will be described.

図7Aは、本発明の実施の形態に係る表示装置の製造方法を説明するレーザー照射画素の上面図である。図7Bは、本発明の実施の形態に係る表示装置の製造方法の変形例1を説明するレーザー照射画素の上面図である。一方、図7Cは、本発明の実施の形態に係る表示装置の製造方法の変形例2を説明するレーザー照射画素の上面図である。   FIG. 7A is a top view of a laser-irradiated pixel for explaining a method for manufacturing a display device according to an embodiment of the present invention. FIG. 7B is a top view of the laser-irradiated pixel for explaining the first modification of the display device manufacturing method according to the embodiment of the present invention. On the other hand, FIG. 7C is a top view of the laser-irradiated pixel for explaining the modification 2 of the method for manufacturing the display device according to the embodiment of the present invention.

図7A及び図7Bは、上から順に、図4A及び図4Bに記載されたスリット30Aをマスクとしてレーザー照射された場合の上面図、エッチング後の下部電極14の形状、ならびに、当該下部電極14の表面上に形成されたバンク15の上面図及び断面図を表している。また、図7Cは、上から順に、スリット30Sをマスクとしてレーザー照射された場合の上面図、エッチング後の下部電極14の形状、ならびに、当該下部電極14の表面上に形成されたバンク15の上面図及び断面図を表している。   7A and 7B are, from the top, the top view when the laser irradiation is performed using the slit 30A described in FIGS. 4A and 4B as a mask, the shape of the lower electrode 14 after etching, and the lower electrode 14 The top view and sectional drawing of the bank 15 formed on the surface are represented. FIG. 7C is a top view when laser irradiation is performed using the slit 30S as a mask in order from the top, the shape of the lower electrode 14 after etching, and the upper surface of the bank 15 formed on the surface of the lower electrode 14. The figure and sectional drawing are represented.

図7Aに記載されたスリット30Aをマスクとしてレーザー照射された場合、レーザー照射後の下部電極層14Pは、スリット30Aの開口部内の領域のみ除去されている。この状態で、さらに次工程にてエッチングされる場合、スリット30Aにより開口された部分の下部電極層14Pでは、レーザー照射により形成された断面からのサイドエッチが寄与し、レーザー照射されずに下部電極層14Pが残っていた部分に比べ、下部電極14の一部が後退する。従って、レジスト残り20Nの下にあった下部電極層14Pが除去されることで、隣接する下部電極14間において、当該隣接する下部電極14同士が短絡することを抑制できる。しかし、エッチング工程後に形成される、対向する下部電極14の形状が一様とならない。この状態で、下部電極14表面上にバンク15が形成されると、バンク15の傾斜部形状(図7AにおけるX−X’断面とY−Y’断面との形状差)が一様とならず、EL層16の均一性が損なわれ、表示装置の画質が低下することとなる。また、下部電極14の一部が後退することで、バンク15の端が下部電極14表面上に形成されない領域が発生することも想定される。   When laser irradiation is performed using the slit 30A described in FIG. 7A as a mask, the lower electrode layer 14P after laser irradiation is removed only in the region within the opening of the slit 30A. In this state, when further etching is performed in the next process, side etching from a cross section formed by laser irradiation contributes to the lower electrode layer 14P in the portion opened by the slit 30A, and the lower electrode is not irradiated with laser. A part of the lower electrode 14 recedes as compared with the part where the layer 14P remains. Therefore, by removing the lower electrode layer 14P existing under the resist residue 20N, it is possible to suppress the adjacent lower electrodes 14 from being short-circuited between the adjacent lower electrodes 14. However, the shape of the opposed lower electrode 14 formed after the etching process is not uniform. When the bank 15 is formed on the surface of the lower electrode 14 in this state, the shape of the inclined portion of the bank 15 (the shape difference between the XX ′ section and the YY ′ section in FIG. 7A) is not uniform. Therefore, the uniformity of the EL layer 16 is impaired, and the image quality of the display device is deteriorated. It is also assumed that a region where the end of the bank 15 is not formed on the surface of the lower electrode 14 is generated due to a part of the lower electrode 14 retreating.

そこで、スリット30Aの開口部の幅を小さくし、L1及びL2を調整することで、図7Bに記載されたように、下部電極14の形状をレジスト残り20Nの下にあった下部電極層14Pの一部が残存する状態にすることができる。これにより、バンク15の端が下部電極14表面上に形成されない可能性を低減できる。   Therefore, by reducing the width of the opening of the slit 30A and adjusting L1 and L2, as shown in FIG. 7B, the shape of the lower electrode 14 is changed to that of the lower electrode layer 14P that was under the remaining resist 20N. A part can be left. Thereby, the possibility that the end of the bank 15 is not formed on the surface of the lower electrode 14 can be reduced.

しかしながら、エッチング工程後に形成された、対向する下部電極14の形状が一様とならない問題は残る。   However, there remains a problem that the shape of the opposed lower electrode 14 formed after the etching process is not uniform.

これに対し、図7Cに記載されたスリット30Sをマスクとしてレーザー照射された場合、スリット30Sは、下部電極14にわたり開口されているので、レーザー照射後の下部電極層14Pは、スリット30Sの開口部にわたり除去されている。この状態で、さらに次工程にてエッチングされる場合、スリット30Sにより開口された部分の下部電極層14Pでは、レーザー照射により形成された断面からのサイドエッチが寄与し下部電極14が一様に後退する。そうすると、エッチング工程後に形成された、対向する下部電極14の形状を一様とできる。この状態で、下部電極14表面上にバンク15が形成されると、バンク15の傾斜部形状(図7CにおけるX−X’断面とY−Y’断面との形状差)は一様となり、EL層16の均一性が損なわれず、表示装置の高画質を維持することが可能となる。   On the other hand, when the laser irradiation is performed using the slit 30S described in FIG. 7C as a mask, the slit 30S is opened over the lower electrode 14, and thus the lower electrode layer 14P after the laser irradiation is an opening of the slit 30S. Has been removed. In this state, when further etching is performed in the next process, in the lower electrode layer 14P opened by the slit 30S, side etching from the cross section formed by laser irradiation contributes and the lower electrode 14 recedes uniformly. To do. Then, the shape of the opposing lower electrode 14 formed after the etching step can be made uniform. When the bank 15 is formed on the surface of the lower electrode 14 in this state, the shape of the inclined portion of the bank 15 (the shape difference between the XX ′ section and the YY ′ section in FIG. 7C) becomes uniform, and the EL The uniformity of the layer 16 is not impaired, and the high image quality of the display device can be maintained.

つまり、レーザーが照射される領域は、レジスト残り20Nの領域の一部を含み、隣接する画素形成領域の対向する辺方向のレーザー照射領域の一端と他端との距離は、隣接する画素形成領域の対向する辺の間隔以上に長く、かつ、レーザー照射領域の一端及び他端は隣接する画素形成領域に挟まれる領域外にあることが望ましい。   That is, the region irradiated with the laser includes a part of the region of the remaining resist 20N, and the distance between one end and the other end of the adjacent laser irradiation region in the adjacent pixel forming region is the adjacent pixel forming region. It is desirable that the laser irradiation region has one end and the other end outside the region sandwiched between adjacent pixel formation regions.

以上、本発明の表示装置の製造方法について、実施の形態に基づいて説明してきたが、本発明に係る表示装置の製造方法は、上記実施の形態に限定されるものではない。実施の形態及びその変形例における任意の構成要素を組み合わせて実現される別の実施の形態や、実施の形態及びその変形例に対して本発明の主旨を逸脱しない範囲で当業者が思いつく各種変形を施して得られる変形例や、本発明に係る表示装置を内蔵した各種機器も本発明に含まれる。   As mentioned above, although the manufacturing method of the display apparatus of this invention has been demonstrated based on embodiment, the manufacturing method of the display apparatus which concerns on this invention is not limited to the said embodiment. Other embodiments realized by combining arbitrary components in the embodiment and its modifications, and various modifications conceivable by those skilled in the art without departing from the gist of the present invention to the embodiments and their modifications. Modifications obtained by applying the above and various devices incorporating the display device according to the present invention are also included in the present invention.

また、例えば、本発明に係る表示装置の製造方法は、図8に記載されたような薄型フラットTVの製造に使用される。これにより、ショート欠陥部の下層を損傷させることなく、また良好な形状を保持できる金属配線が修正された表示パネルを有する薄型フラットTVが実現される。   Further, for example, the method for manufacturing a display device according to the present invention is used for manufacturing a thin flat TV as shown in FIG. Thereby, a thin flat TV having a display panel in which metal wiring capable of maintaining a good shape is corrected without damaging the lower layer of the short defect portion is realized.

本発明の表示装置の製造方法は、大画面及び高解像度が要望される、薄型テレビ、パーソナルコンピュータのディスプレイなどの技術分野に有用である。   The display device manufacturing method of the present invention is useful in technical fields such as flat-screen televisions and personal computer displays, which require a large screen and high resolution.

10 表示装置
11 ガラス基板
12 駆動回路層
13 平坦化膜
14 下部電極
14P 下部電極層
15 バンク
15P 有機膜
16 EL層
17 上部電極
18 保護膜
19 封止層
20 レジスト
20P レジスト膜
20N レジスト残り
30A、30B、30S スリット
DESCRIPTION OF SYMBOLS 10 Display apparatus 11 Glass substrate 12 Drive circuit layer 13 Flattening film 14 Lower electrode 14P Lower electrode layer 15 Bank 15P Organic film 16 EL layer 17 Upper electrode 18 Protective film 19 Sealing layer 20 Resist 20P Resist film 20N Resist remaining 30A, 30B , 30S slit

Claims (7)

複数の画素を備えた表示部を有する表示装置の製造方法であって、
前記表示部が有する基板上に形成された層の表面を平坦化する平坦化膜と、当該平坦化膜上に積層された電極層と、当該電極層上に形成され当該電極層を画素形成領域ごとに配置された電極として分離形成するためのパターニングされたレジストとを準備する第1工程と、
隣接する前記画素形成領域の間の領域に残存する前記レジストに対し、YAGレーザーの第3高調波の波長よりも短い波長を有するレーザーを照射することにより、前記残存するレジストを除去する第2工程と、
前記第2工程の完了後、全ての画素に対して、前記レジストをマスクとしてエッチングする第3工程とを含む
表示装置の製造方法。
A method of manufacturing a display device having a display unit including a plurality of pixels,
A planarization film for planarizing a surface of a layer formed on the substrate included in the display portion, an electrode layer stacked on the planarization film, and the electrode layer formed on the electrode layer as a pixel formation region A first step of preparing a patterned resist for separate formation as electrodes arranged for each;
A second step of removing the remaining resist by irradiating the resist remaining in the region between the adjacent pixel formation regions with a laser having a wavelength shorter than the wavelength of the third harmonic of the YAG laser. When,
And a third step of etching all the pixels using the resist as a mask after completion of the second step.
前記第2工程では、前記レーザーの照射を開始する時の照射パワーは、前記レーザーを前記平坦化膜の表面に照射した場合に前記平坦化膜が加工され始める照射パワーより小さい
請求項1に記載の表示装置の製造方法。
The irradiation power at the time of starting the irradiation of the laser in the second step is smaller than an irradiation power at which the planarization film starts to be processed when the surface of the planarization film is irradiated with the laser. Method of manufacturing the display device.
前記第2工程では、前記レーザーを複数回照射することにより、前記残存するレジストを除去する
請求項1または2に記載の表示装置の製造方法。
The method for manufacturing a display device according to claim 1, wherein in the second step, the remaining resist is removed by irradiating the laser a plurality of times.
さらに、前記第1工程と前記第2工程との間に、
前記表示装置が有する全画素に対して、前記レジストのパターン検査を実行し、隣接する前記画素形成領域の間の領域に残存する前記レジストにより、前記隣接する画素形成領域上のレジストが分離されていない画素を検出するレジスト欠陥検出工程を含み、
前記第2工程では、前記レジスト欠陥検出工程にて検出された画素に対して、前記レーザーを照射することにより、前記残存するレジストを除去する
請求項1〜3のうちいずれか1項に記載の表示装置の製造方法。
Furthermore, between the first step and the second step,
The resist pattern inspection is performed on all the pixels included in the display device, and the resist on the adjacent pixel formation region is separated by the resist remaining in the region between the adjacent pixel formation regions. A resist defect detection step for detecting non-pixels,
The said 2nd process WHEREIN: The said residual resist is removed by irradiating the said laser with respect to the pixel detected at the said resist defect detection process. Manufacturing method of display device.
前記第3工程の後、エッチングされて形成された前記電極の表面上に、画素を囲む堤の形状にパターニングされたバンクを形成するバンク形成工程と、
前記バンク内に、発光層を形成する発光層形成工程と、
前記発光層上に、上部電極を形成する上部電極形成工程と、
前記上部電極上に、保護膜及び封止層を順次形成する封止層形成工程とを含む
請求項4に記載の表示装置の製造方法。
A bank forming step of forming a bank patterned in the shape of a bank surrounding the pixel on the surface of the electrode formed by etching after the third step;
A light emitting layer forming step of forming a light emitting layer in the bank;
An upper electrode forming step of forming an upper electrode on the light emitting layer;
The method for manufacturing a display device according to claim 4, further comprising: a sealing layer forming step of sequentially forming a protective film and a sealing layer on the upper electrode.
前記第2工程では、前記レーザーの照射幅は、前記隣接する画素形成領域の対向する辺の間隔よりも狭く、かつ、前記照射幅の一端と当該一端に対応する前記辺とのレーザー照射方向における距離の差が前記電極層の膜厚以上であり、かつ、前記照射幅の他端と当該他端と対応する前記辺とのレーザー照射方向における距離の差が前記電極層の膜厚以上である
請求項1〜5のうちいずれか1項に記載の表示装置の製造方法。
In the second step, an irradiation width of the laser is narrower than an interval between opposing sides of the adjacent pixel formation region, and in a laser irradiation direction between one end of the irradiation width and the side corresponding to the one end. The difference in distance is equal to or greater than the film thickness of the electrode layer, and the difference in distance in the laser irradiation direction between the other end of the irradiation width and the side corresponding to the other end is equal to or greater than the film thickness of the electrode layer. The manufacturing method of the display apparatus of any one of Claims 1-5.
前記第2工程では、前記レーザーを照射する領域は、前記残存するレジストの領域の一部を含み、
前記辺方向の前記レーザーを照射する領域の一端と他端との距離は、前記隣接する画素形成領域の対向する辺の間隔以上に長く、かつ、前記一端及び前記他端は前記隣接する画素形成領域に挟まれる領域外にある
請求項6に記載の表示装置の製造方法。
In the second step, the laser irradiation region includes a part of the remaining resist region,
The distance between one end and the other end of the laser irradiation region in the side direction is longer than the interval between the opposing sides of the adjacent pixel formation region, and the one end and the other end form the adjacent pixel formation. The method for manufacturing a display device according to claim 6, wherein the display device is outside the region sandwiched between the regions.
JP2011171396A 2011-08-04 2011-08-04 Manufacturing method of display device Active JP5781859B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011171396A JP5781859B2 (en) 2011-08-04 2011-08-04 Manufacturing method of display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011171396A JP5781859B2 (en) 2011-08-04 2011-08-04 Manufacturing method of display device

Publications (2)

Publication Number Publication Date
JP2013037820A true JP2013037820A (en) 2013-02-21
JP5781859B2 JP5781859B2 (en) 2015-09-24

Family

ID=47887273

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011171396A Active JP5781859B2 (en) 2011-08-04 2011-08-04 Manufacturing method of display device

Country Status (1)

Country Link
JP (1) JP5781859B2 (en)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05346589A (en) * 1992-06-10 1993-12-27 Nec Corp Production of thin-film transistor array wiring
JPH07202430A (en) * 1993-12-28 1995-08-04 Hitachi Ltd Deposition of thin film and production of thin film multilayer substrate
JPH10115823A (en) * 1996-10-11 1998-05-06 Sony Corp Transparent electrode forming method
JP2004199956A (en) * 2002-12-17 2004-07-15 Dainippon Printing Co Ltd Defect correcting method for organic display panel electrode
JP2004219928A (en) * 2003-01-17 2004-08-05 Dainippon Printing Co Ltd Manufacturing method of electrode for display panel
JP2004220805A (en) * 2003-01-09 2004-08-05 Fuji Electric Holdings Co Ltd Defect repairing method for display element
JP2004281328A (en) * 2003-03-18 2004-10-07 Dainippon Printing Co Ltd Defective correction method and defective correction device of electrode for organic el panel
JP2006119575A (en) * 2004-09-27 2006-05-11 Hitachi Displays Ltd Pattern repairing apparatus and method for manufacturing display device
JP2009247918A (en) * 2008-04-01 2009-10-29 Seiko Epson Corp Method of discharging liquid material, method of manufacturing color filter and method of manufacturing organic el device

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05346589A (en) * 1992-06-10 1993-12-27 Nec Corp Production of thin-film transistor array wiring
JPH07202430A (en) * 1993-12-28 1995-08-04 Hitachi Ltd Deposition of thin film and production of thin film multilayer substrate
US5763123A (en) * 1993-12-28 1998-06-09 Hitachi, Ltd. Method for producing thin-film substrate
JPH10115823A (en) * 1996-10-11 1998-05-06 Sony Corp Transparent electrode forming method
JP2004199956A (en) * 2002-12-17 2004-07-15 Dainippon Printing Co Ltd Defect correcting method for organic display panel electrode
JP2004220805A (en) * 2003-01-09 2004-08-05 Fuji Electric Holdings Co Ltd Defect repairing method for display element
JP2004219928A (en) * 2003-01-17 2004-08-05 Dainippon Printing Co Ltd Manufacturing method of electrode for display panel
JP2004281328A (en) * 2003-03-18 2004-10-07 Dainippon Printing Co Ltd Defective correction method and defective correction device of electrode for organic el panel
JP2006119575A (en) * 2004-09-27 2006-05-11 Hitachi Displays Ltd Pattern repairing apparatus and method for manufacturing display device
JP2009247918A (en) * 2008-04-01 2009-10-29 Seiko Epson Corp Method of discharging liquid material, method of manufacturing color filter and method of manufacturing organic el device

Also Published As

Publication number Publication date
JP5781859B2 (en) 2015-09-24

Similar Documents

Publication Publication Date Title
JP4208854B2 (en) Electroluminescent display device and manufacturing method thereof
KR101901574B1 (en) Organic light emitting display device and method for fabricating the same
KR102082407B1 (en) Flexible substrate, flexible display device, and method for manufacturing flexible display device
JP5096648B1 (en) Organic EL display panel and manufacturing method thereof
US9144119B2 (en) Organic light emitting display apparatus and method of manufacturing the same
JP5642277B2 (en) Method for manufacturing organic electroluminescent element and organic electroluminescent element
US10790476B2 (en) OLED display substrate and method for preparing the same, and display device
JP4288918B2 (en) ORGANIC EL PANEL AND ITS MANUFACTURING METHOD, ELECTRO-OPTICAL PANEL USING THE SAME, AND ELECTRONIC DEVICE
JP2007280963A (en) Full color organic electroluminescence display element
JP2006190640A (en) Liquid crystal display and its manufacturing method
JP2003257662A (en) Electroluminescence display device and its manufacturing method
JP5092485B2 (en) Organic electroluminescence display and manufacturing method thereof
JP2013030293A (en) Display unit and substrate for display unit
WO2019186806A1 (en) Organic el display device and manufacturing method for organic el display device
KR20150075017A (en) Organic light emitting display device, method for repair of the same and
JP2004319119A (en) Display device and its manufacturing method
JP2007101713A (en) Display device
JP2007103164A (en) Self-luminous panel and method of manufacturing self-luminous panel
JP2010040510A (en) Organic electroluminescent display device
JP2015118923A (en) Organic electroluminescent display device and method of manufacturing the same
WO2009157591A1 (en) Organic electroluminescence display apparatus and manufacturing method therefor
JP2006004743A (en) Display device and its manufacturing method
JP3981838B2 (en) Manufacturing method of organic EL element
JP4284971B2 (en) Manufacturing method of organic EL panel
JP5781859B2 (en) Manufacturing method of display device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140612

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20150218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150324

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150325

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150508

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150623

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150716

R150 Certificate of patent or registration of utility model

Ref document number: 5781859

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S303 Written request for registration of pledge or change of pledge

Free format text: JAPANESE INTERMEDIATE CODE: R316303

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S803 Written request for registration of cancellation of provisional registration

Free format text: JAPANESE INTERMEDIATE CODE: R316803

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350