JP2013033876A - Semiconductor module and spacer - Google Patents

Semiconductor module and spacer Download PDF

Info

Publication number
JP2013033876A
JP2013033876A JP2011169775A JP2011169775A JP2013033876A JP 2013033876 A JP2013033876 A JP 2013033876A JP 2011169775 A JP2011169775 A JP 2011169775A JP 2011169775 A JP2011169775 A JP 2011169775A JP 2013033876 A JP2013033876 A JP 2013033876A
Authority
JP
Japan
Prior art keywords
spacer
electrode terminal
semiconductor element
semiconductor module
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011169775A
Other languages
Japanese (ja)
Other versions
JP5807432B2 (en
Inventor
Tetsuya Nishiguchi
哲也 西口
Shinichi Yamada
真一 山田
Yoshiki Morikawa
良樹 森川
Toshinori Miura
敏徳 三浦
Tsuyoshi Noyori
剛示 野寄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Meidensha Corp
Meidensha Electric Manufacturing Co Ltd
Original Assignee
Meidensha Corp
Meidensha Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Meidensha Corp, Meidensha Electric Manufacturing Co Ltd filed Critical Meidensha Corp
Priority to JP2011169775A priority Critical patent/JP5807432B2/en
Publication of JP2013033876A publication Critical patent/JP2013033876A/en
Application granted granted Critical
Publication of JP5807432B2 publication Critical patent/JP5807432B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301Thyristor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To reduce the fluctuation of pressing force applied between constituent members constructing a semiconductor module due to a temperature change of the semiconductor module, in the semiconductor module in which electrode layers and electrode terminals of the semiconductor module are electrically connected by a pressure welding.SOLUTION: In a semiconductor module 1 comprising: semiconductor elements 2a to 2d; and an AC electrode terminal 3 and DC electrode terminals 4, 5 which are electrically connected to any of electrode layers of the semiconductor elements 2a to 2d, spacers 6 are provided between the AC electrode terminal 3 and the DC electrode terminals 4, 5. The spacers 6 are arranged in the vicinity of the semiconductor elements 2a to 2d. The spacers 6 are structured by insulating and covering the surface of spacer metal bodies. As the metal material constituting the spacers 6, a metal material having an expansion coefficient almost equal to an average thermal expansion coefficient of lamination parts of the semiconductor elements 2a to 2d is used.

Description

本発明は、圧接により半導体素子の電極層と電極端子とを電気的に接続する半導体モジュールに関する。   The present invention relates to a semiconductor module that electrically connects an electrode layer and an electrode terminal of a semiconductor element by pressure welding.

代表的な絶縁形パワー半導体モジュールとして、インバータ等電力変換装置に用いられるIGBT(Insulated Gate Bipolar Transistor:絶縁ゲートバイポーラトランジスタ)モジュールがある。また、このIGBTモジュールに代表される「絶緑形パワー半導体モジュール」若しくは「Isolated power semiconductor devices」は、それぞれJEC−2407−2007、IEC60747−15にて規格が制定されている。   As a typical insulated power semiconductor module, there is an IGBT (Insulated Gate Bipolar Transistor) module used in a power converter such as an inverter. In addition, standards for “green green power semiconductor module” or “Isolated power semiconductor devices” represented by the IGBT module are established in JEC-2407-2007 and IEC60747-15, respectively.

一般的な絶緑形パワー半導体モジュールにおいて、スイッチング素子であるIGBTやダイオード等の半導体素子は、半導体素子の下面に設けられた電極層がDBC(Direct Bond Copper)基板(或いはDCB基板)の銅回路箔上にはんだ付けされ、回路上に設けられる(例えば、非特許文献1)。DBC基板とは、セラミックス等からなる絶縁板に銅回路箔を直接接合したものである。   In a general green-type power semiconductor module, a semiconductor element such as an IGBT or a diode as a switching element is a copper circuit having a DBC (Direct Bond Copper) substrate (or DCB substrate) as an electrode layer provided on the lower surface of the semiconductor element. It is soldered on a foil and provided on a circuit (for example, Non-Patent Document 1). The DBC substrate is obtained by directly bonding a copper circuit foil to an insulating plate made of ceramics or the like.

半導体素子の上面に設けられる電極層は、超音波ボンディング等の方法によりアルミワイヤが接続されてDBC基板上の銅回路箔と電気的に結線される。そして、DBC基板の銅回路箔から外部へ電気を接続するための銅端子(リードフレームやブスバー)がはんだ付け等により銅回路箔と接続される。さらに、この周りは(スーパー)エンジニアリングプラスチックのケースで囲まれ、その中を電気絶緑のためのシリコンゲル等が充填される。   The electrode layer provided on the upper surface of the semiconductor element is electrically connected to the copper circuit foil on the DBC substrate by connecting an aluminum wire by a method such as ultrasonic bonding. A copper terminal (lead frame or bus bar) for connecting electricity from the copper circuit foil of the DBC substrate to the outside is connected to the copper circuit foil by soldering or the like. Furthermore, this area is surrounded by a (super) engineering plastic case and filled with silicon gel or the like for electric green.

近年、半導体素子の動作温度の高温化が進んでいる。動作温度が、175℃〜200℃となると、この温度がはんだ材料の融点に近いため、従来のはんだ材料を用いることができない場合がある。そこで、はんだに置換する材料として、例えば、金属系高温はんだ(Bi、Zn、Au)、化合物系高温はんだ(Sn−Cu)、低温焼結金属(Ag粉、nanoAg)等が提案されている。また、次世代の半導体素子であるSiCは、250〜300℃での動作が報告されている。   In recent years, the operating temperature of semiconductor elements has been increasing. When the operating temperature is 175 ° C. to 200 ° C., since this temperature is close to the melting point of the solder material, there are cases where a conventional solder material cannot be used. Therefore, as a material to be replaced with solder, for example, metal-based high-temperature solder (Bi, Zn, Au), compound-based high-temperature solder (Sn—Cu), low-temperature sintered metal (Ag powder, nanoAg), and the like have been proposed. In addition, SiC, which is a next-generation semiconductor element, has been reported to operate at 250 to 300 ° C.

一方、はんだを用いない半導体モジュール構造として平型圧接構造パッケージが提案されている(非特許文献1、2)。   On the other hand, a flat pressure contact structure package has been proposed as a semiconductor module structure that does not use solder (Non-Patent Documents 1 and 2).

平型圧接構造パッケージでは、圧接によりコンタクト端子と半導体素子との接続、及び半導体素子と基板との接続が行われる。一般的な平型圧接構造パッケージでは、半導体素子(例えば、IGBT、ダイオード)の端部に半導体素子及びコンタクト端子の位置決めをするガイドが設けられる。そして、半導体素子の上面電極層がコンタクト端子に接触した状態で半導体素子が基板(Mo基板やDBC基板等)上に設けられる。このように、コンタクト端子と基板とが半導体素子を挟圧した状態で半導体モジュール内に備えられる。   In the flat pressure contact structure package, the contact terminal and the semiconductor element are connected and the semiconductor element and the substrate are connected by pressure contact. In a general flat pressure contact structure package, a guide for positioning the semiconductor element and the contact terminal is provided at an end portion of the semiconductor element (for example, IGBT, diode). Then, the semiconductor element is provided on a substrate (Mo substrate, DBC substrate, etc.) with the upper electrode layer of the semiconductor element in contact with the contact terminal. As described above, the contact terminal and the substrate are provided in the semiconductor module with the semiconductor element sandwiched therebetween.

平型圧接構造パッケージは、平型構造であることから半導体素子を両面から冷却できる。このため、一般的に平型圧接構造パッケージの両端をヒートシンクで圧接することで、平型圧接構造パッケージの両面を冷却するとともに、そのヒートシンクを導電部材として用いる。さらに、平型圧接構造パッケージは、圧接により半導体素子や電極端子等を接続するので、はんだを用いることなく半導体素子が電気的、熱的に外部と接続される。   Since the flat pressure contact structure package has a flat structure, the semiconductor element can be cooled from both sides. For this reason, in general, both sides of the flat pressure contact structure package are pressed with heat sinks to cool both sides of the flat pressure contact structure package, and the heat sink is used as a conductive member. Furthermore, since the flat type pressure contact structure package connects the semiconductor elements and electrode terminals by pressure contact, the semiconductor elements are electrically and thermally connected to the outside without using solder.

平型圧接構造の半導体モジュールでは、圧接力が各半導体素子等に均等にかかるように半導体モジュールを組み立てる必要がある。例えば、圧接は平型圧接構造パッケージの上下のヒートシンクを電気的に絶緑する必要があること、板バネで平型圧接構造パッケージを圧接するがこの設計の圧接力が平型圧接構造パッケージの電極ポストに均等にかかるようにする必要がある。これらにはノウハウがあり、圧接が不良であった場合は半導体素子の破壊の原因となるおそれがある。なお、ヒートシンクと平型圧接構造パッケージの圧接は、主にユーザが実施する。また、回路を構成するのに、このヒートシンクや圧接のための板バネが小型化の妨げとなる等、使いこなすのには熟練が要求される。このことから平型圧接構造パッケージは限られた装置への適用となり、代わりに使い勝手の良い従来型の絶縁形パワー半導体モジュールが広く使われている。   In a semiconductor module having a flat pressure contact structure, it is necessary to assemble the semiconductor module so that the pressure contact force is equally applied to each semiconductor element or the like. For example, pressure welding requires that the upper and lower heat sinks of the flat pressure contact structure package be electrically green, and the flat pressure contact structure package is pressed by a leaf spring, but the pressure contact force of this design is the electrode of the flat pressure contact structure package It is necessary to ensure that the post is applied evenly. These have know-how, and if the pressure contact is poor, the semiconductor element may be destroyed. In addition, the user performs the pressure contact between the heat sink and the flat pressure contact structure package mainly. In addition, skill is required to make full use of the heat sink and the leaf spring for pressure contact, which prevents the miniaturization of the circuit. For this reason, the flat type pressure contact structure package is applied to a limited apparatus, and a conventional type of insulated power semiconductor module that is easy to use is widely used instead.

半導体モジュールの温度サイクル、パワーサイクル等の信頼性を向上させる課題に対して、半導体モジュールを構成する各部材(半導体、金属、セラミックス等)の熱膨張率の違いより生じる課題を改善する必要がある(例えば、特許文献1〜3)。例えば、基板−銅ベース間、基板−銅端子間において、銅とセラミックスの熱膨張係数の違いによって、銅とセラミックスを接続するはんだにせん断応力が働く。このせん断応力により、はんだに亀裂が生じて熱抵抗が増大したり端子が剥離したりするおそれがある。同様にして、半導体素子−基板間のはんだにも亀裂が生じる場合がある。その他、半導体素子上のアルミワイヤの接続部でもアルミニウムと半導体素子の熱膨張の差で応力が発生してアルミワイヤが疲労破断する場合がある。   In order to improve the reliability of the semiconductor module such as temperature cycle and power cycle, it is necessary to improve the problem caused by the difference in thermal expansion coefficient of each member (semiconductor, metal, ceramics, etc.) constituting the semiconductor module. (For example, Patent Documents 1 to 3). For example, between the substrate and the copper base and between the substrate and the copper terminal, the shear stress acts on the solder connecting the copper and the ceramic due to the difference in thermal expansion coefficient between the copper and the ceramic. This shear stress may cause cracks in the solder and increase the thermal resistance or peel off the terminals. Similarly, cracks may also occur in the solder between the semiconductor element and the substrate. In addition, stress may be generated due to the difference in thermal expansion between aluminum and the semiconductor element at the connection portion of the aluminum wire on the semiconductor element, and the aluminum wire may be fatigued.

電力密度の増加に伴い、半導体素子上の電極とアルミワイヤ間等の接合温度が高くなり、はんだのせん断応力、アルミワイヤの応力が大きくなってきている。これに対して熱膨張の影響が半導体モジュールの設計寿命に至るまでの期間に亘って顕在化しないように半導体モジュールの構造を設計する必要がある。SiCやGaNのような高温で使用できるワイドバンドキャップ半導体素子の出現により、さらに熱膨張の影響の低減が要求されている。また、SiC、GaNなどの高温で使用可能な半導体素子の性能を活かす半導体モジュールとしても、半導体モジュールの温度サイクル、パワーサイクル等の信頼性の向上が求められている。   As the power density increases, the bonding temperature between the electrode on the semiconductor element and the aluminum wire increases, and the shear stress of the solder and the stress of the aluminum wire increase. On the other hand, it is necessary to design the structure of the semiconductor module so that the influence of thermal expansion does not become apparent over the period until the design life of the semiconductor module is reached. With the advent of wideband cap semiconductor elements that can be used at high temperatures such as SiC and GaN, there is a demand for further reduction of the effects of thermal expansion. Further, semiconductor modules that make use of the performance of semiconductor elements that can be used at high temperatures, such as SiC and GaN, are also required to have improved reliability such as temperature cycle and power cycle of the semiconductor module.

そこで、高信頼性、環境性、利便性を同時に実現するために、はんだ接合やワイヤーボンドを用いず、かつ使い勝手の良い絶縁形パワー半導体モジュールの実現が求められている。   Therefore, in order to achieve high reliability, environmental friendliness, and convenience at the same time, there is a need for an easy-to-use insulated power semiconductor module that does not use solder bonding or wire bonding.

特開平11−17087号公報JP-A-11-17087 特開2004−319991号公報JP 2004-319991 A 特開2002−83915号公報JP 2002-83915 A

電気学会高性能高機能パワーデバイス・パワーIC調査専門委員会、「パワーデバイス・パワーICハンドブック」、コロナ社、1996年7月、p289、p336IEEJ Technical Committee on High Performance and High Performance Power Devices and Power ICs, “Power Device and Power IC Handbook”, Corona, July 1996, p289, p336 森睦宏、関康和、「大容量IGBTの最近の進歩」、電気学会誌、社団法人電気学会、1998年5月、Vol.118(5)、pp.274−277Hiroshi Mori, Yasukazu Seki, “Recent Advances in Large Capacity IGBTs”, The Institute of Electrical Engineers of Japan, The Institute of Electrical Engineers of Japan, May 1998, Vol. 118 (5), pp. 274-277

しかしながら、圧接により半導体素子の電極層と電極端子とを電気的に接続する半導体モジュールは、半導体モジュールを構成する構成部材間の接触面全体の接触圧力が均一でない場合、接触圧力が良好に保たれている箇所に電流が集中してしまう場合がある。接触面における局所的な電流の集中は、半導体モジュールを構成する部材の局所的な熱膨張や熱変形の原因となり、半導体モジュールの動作信頼性を損なう要因となるおそれがある。   However, in a semiconductor module in which the electrode layer of the semiconductor element and the electrode terminal are electrically connected by pressure welding, the contact pressure is kept good when the contact pressure of the entire contact surface between the constituent members constituting the semiconductor module is not uniform. The current may be concentrated on the spot where it is. The local concentration of current on the contact surface may cause local thermal expansion and thermal deformation of members constituting the semiconductor module, and may impair the operation reliability of the semiconductor module.

また、半導体モジュールを構成する各構成部材の熱膨張係数が異なるため、半導体モジュールやこの半導体モジュールに設けられる半導体素子の温度変化により、半導体モジュールを構成する各構成部材にかかる圧接力が変化するおそれがある。   In addition, since the thermal expansion coefficients of the constituent members constituting the semiconductor module are different, the pressure contact force applied to the constituent members constituting the semiconductor module may change due to a temperature change of the semiconductor module or a semiconductor element provided in the semiconductor module. There is.

上記事情に鑑み、本発明は、圧接により半導体素子の電極層と電極端子とを電気的に接続する半導体モジュールにおいて、半導体モジュールの温度によらず、半導体モジュールを構成する構成部材にかかる圧接力が予め定められた範囲となるように維持することに貢献し、以て半導体モジュールの動作信頼性の向上に寄与することを目的としている。   In view of the above circumstances, the present invention provides a semiconductor module in which an electrode layer and an electrode terminal of a semiconductor element are electrically connected by pressure welding, and the pressure welding force applied to the constituent members constituting the semiconductor module is independent of the temperature of the semiconductor module. The object is to contribute to maintaining the range within a predetermined range, thereby contributing to improvement of the operation reliability of the semiconductor module.

上記目的を達成する本発明の半導体モジュールは、圧接により半導体素子の電極層と電極端子とを電気的に接続する半導体モジュールにおいて、半導体素子の電極層に接続される電極端子間に、表面を絶縁被覆された金属からなるスペーサを設けることを特徴としている。   The semiconductor module of the present invention that achieves the above object is a semiconductor module in which an electrode layer and an electrode terminal of a semiconductor element are electrically connected by pressure welding, and the surface is insulated between the electrode terminals connected to the electrode layer of the semiconductor element. It is characterized by providing a spacer made of a coated metal.

また、上記目的を達成する本発明の半導体モジュールは、圧接により半導体素子の電極層と電極端子とを電気的に接続する半導体モジュールにおいて、電極端子と、半導体素子とを積層した積層部の積層方向と平行に、表面を絶縁被覆された金属からなるスペーサを設けることを特徴としている。   The semiconductor module of the present invention that achieves the above object is a semiconductor module in which an electrode layer and an electrode terminal of a semiconductor element are electrically connected by pressure welding, and a stacking direction of a stacked portion in which the electrode terminal and the semiconductor element are stacked In parallel, a spacer made of a metal whose surface is covered with an insulating coating is provided.

また、上記目的を達成する本発明のスペーサは、圧接により半導体素子の電極層と電極端子とを電気的に接続する半導体モジュールにおいて、前記半導体素子の電極層に接続される電極端子間に設けられるスペーサであって、前記スペーサは、金属部材の表面を絶縁被覆してなることを特徴としている。   The spacer of the present invention that achieves the above object is provided between electrode terminals connected to the electrode layer of the semiconductor element in a semiconductor module that electrically connects the electrode layer and electrode terminal of the semiconductor element by pressure welding. The spacer is characterized in that the surface of the metal member is covered with an insulating coating.

また、上記目的を達成する本発明のスペーサは、圧接により半導体素子の電極層と電極端子とを電気的に接続する半導体モジュールにおいて、前記半導体素子と前記電極端子とを積層した積層部の積層方向と平行に設けられるスペーサであって、前記スペーサは、金属部材の表面を絶縁被覆してなることを特徴としている。   In addition, the spacer of the present invention that achieves the above object is a semiconductor module that electrically connects an electrode layer and an electrode terminal of a semiconductor element by pressure contact, and a stacking direction of a stacked portion in which the semiconductor element and the electrode terminal are stacked The spacer is provided by insulatingly coating the surface of the metal member.

以上の発明によれば、圧接により半導体素子の電極層と電極端子とを電気的に接続する半導体モジュールにおいて、半導体モジュールの温度によらず、半導体モジュールを構成する構成部材にかかる圧接力が予め定められた範囲となるように維持することに貢献することができる。   According to the above invention, in the semiconductor module in which the electrode layer of the semiconductor element and the electrode terminal are electrically connected by pressure contact, the pressure contact force applied to the constituent members constituting the semiconductor module is predetermined regardless of the temperature of the semiconductor module. It can contribute to maintaining it within the specified range.

実施形態1に係る半導体モジュールの断面図である。2 is a cross-sectional view of the semiconductor module according to Embodiment 1. FIG. 実施形態1に係る半導体モジュールのA−A断面図である。2 is a cross-sectional view of the semiconductor module according to the first embodiment, taken along line AA. FIG. 実施形態1に係る放熱器の拡大断面図である。It is an expanded sectional view of the heat radiator which concerns on Embodiment 1. FIG. 積層部材の温度と半導体素子にかかる垂直応力との関係を示す特性図である。It is a characteristic view which shows the relationship between the temperature of a laminated member, and the normal stress concerning a semiconductor element. 実施形態2に係る半導体モジュールの断面図である。6 is a cross-sectional view of a semiconductor module according to Embodiment 2. FIG.

本発明の実施形態に係る半導体モジュール及びスペーサについて、図を参照して詳細に説明する。   A semiconductor module and a spacer according to an embodiment of the present invention will be described in detail with reference to the drawings.

(実施形態1)
図1は、本発明の実施形態1に係る半導体モジュール1の要部断面図である。本発明の実施形態1に係る半導体モジュール1は、半導体素子2a〜2d、AC電極端子3、DC電極端子4,5、スペーサ6を備える。
(Embodiment 1)
FIG. 1 is a cross-sectional view of main parts of a semiconductor module 1 according to Embodiment 1 of the present invention. The semiconductor module 1 according to the first embodiment of the present invention includes semiconductor elements 2a to 2d, an AC electrode terminal 3, DC electrode terminals 4 and 5, and a spacer 6.

半導体素子2a,2bは、AC電極端子3の下面に応力緩衝板7(コンタクト電極)を介して設けられ、AC電極端子3と半導体素子2a,2bのP側電極層(或いは、N側電極層)が電気的に接続される。半導体素子2c,2dは、AC電極端子3の上面に応力緩衝板7を介して設けられ、AC電極端子3と半導体素子2c,2dのN側電極層(或いは、P側電極層)が電気的に接続される。なお、実施形態の説明では、便宜上、上面及び底面とするが、上下方向は、本発明をなんら限定するものではない(後述の実施形態2も同様である)。図示省略するが、応力緩衝板7と接触する半導体素子2a〜2dの接触面には、電極層(例えば、アルミニウム等)が蒸着等の方法で膜状に形成されている。   The semiconductor elements 2a and 2b are provided on the lower surface of the AC electrode terminal 3 via a stress buffer plate 7 (contact electrode), and the AC electrode terminal 3 and the P-side electrode layer (or N-side electrode layer of the semiconductor elements 2a and 2b). ) Are electrically connected. The semiconductor elements 2c and 2d are provided on the upper surface of the AC electrode terminal 3 via a stress buffer plate 7, and the AC electrode terminal 3 and the N-side electrode layer (or P-side electrode layer) of the semiconductor elements 2c and 2d are electrically connected. Connected to. In the description of the embodiment, for the sake of convenience, the top surface and the bottom surface are used, but the vertical direction does not limit the present invention in any way (the same applies to Embodiment 2 described later). Although not shown, an electrode layer (for example, aluminum) is formed in a film shape on the contact surfaces of the semiconductor elements 2a to 2d that are in contact with the stress buffer plate 7 by a method such as vapor deposition.

半導体素子2a,2bのAC電極端子3が設けられる面の反対の面には、応力緩衝板7を介してDC電極端子4(−極)が設けられ、DC電極端子4と半導体素子2a,2bのN側電極層(或いは、P側電極層)が電気的に接続される。また、半導体素子2c,2dのAC電極端子3が設けられる面の反対の面には、応力緩衝板7を介してDC電極端子5(+極)が設けられ、DC電極端子5と半導体素子2c,2dのP側電極層(或いは、N側電極層)が電気的に接続される。   A DC electrode terminal 4 (− pole) is provided via a stress buffer plate 7 on the surface opposite to the surface on which the AC electrode terminal 3 of the semiconductor elements 2a and 2b is provided, and the DC electrode terminal 4 and the semiconductor elements 2a and 2b are provided. N-side electrode layers (or P-side electrode layers) are electrically connected. Further, a DC electrode terminal 5 (+ pole) is provided via a stress buffer plate 7 on a surface opposite to the surface on which the AC electrode terminal 3 of the semiconductor elements 2c and 2d is provided, and the DC electrode terminal 5 and the semiconductor element 2c are provided. , 2d P-side electrode layer (or N-side electrode layer) is electrically connected.

スペーサ6は、AC電極端子3とDC電極端子4(若しくは、DC電極端子5)との間に設けられる。スペーサ6は、金属からなるスペーサ本体の表面に絶縁層を形成して構成される。この絶縁層を形成する絶縁材料としては、例えば、エポキシ樹脂、シリコン樹脂、フッ素樹脂、アラミド繊維等が用いられる。また、絶縁層は、上記絶縁材料をスペーサ本体にコーティングする方法やスペーサ本体を上記絶縁材料からなる紙(シート)で被覆する等の方法で形成される。   The spacer 6 is provided between the AC electrode terminal 3 and the DC electrode terminal 4 (or the DC electrode terminal 5). The spacer 6 is configured by forming an insulating layer on the surface of a spacer body made of metal. As an insulating material for forming this insulating layer, for example, an epoxy resin, a silicon resin, a fluororesin, an aramid fiber, or the like is used. The insulating layer is formed by a method of coating the spacer body with the insulating material or a method of coating the spacer body with paper (sheet) made of the insulating material.

図2は、図1に示した半導体モジュール1のA−A部分の断面図である。以後、半導体素子2aの近傍の部分について詳細に説明するが、他の半導体素子2b〜2fの近傍部分についても同様であり、繰り返しを避けるため詳細な説明を省略する。   2 is a cross-sectional view of the AA portion of the semiconductor module 1 shown in FIG. Hereinafter, the portion in the vicinity of the semiconductor element 2a will be described in detail, but the same applies to the portions in the vicinity of the other semiconductor elements 2b to 2f, and detailed description thereof will be omitted to avoid repetition.

図2に示すように、スペーサ6は、半導体素子2aを囲むように配置される。スペーサ6は、半導体素子2aにできるだけ近接して設けられる。半導体素子2aの近傍にスペーサ6を設けることで、半導体素子2aの任意の発熱条件(または、放熱条件)においても、半導体素子2aを含む積層部材(半導体素子2a、応力緩衝板7、AC電極端子3、DC電極端子4)とスペーサ6との温度を略等しくすることができる。   As shown in FIG. 2, the spacer 6 is disposed so as to surround the semiconductor element 2a. The spacer 6 is provided as close as possible to the semiconductor element 2a. By providing the spacer 6 in the vicinity of the semiconductor element 2a, a laminated member including the semiconductor element 2a (semiconductor element 2a, stress buffer plate 7, AC electrode terminal) even under any heat generation conditions (or heat dissipation conditions) of the semiconductor element 2a. 3. The temperature of the DC electrode terminal 4) and the spacer 6 can be made substantially equal.

スペーサ6の厚みdは、厚いほど放熱性が向上するので好ましいが、半導体素子2aと隣接する半導体素子(例えば、半導体素子2b)との間隔等により制約を受けるので、スペーサ6の厚みdは、半導体モジュール1に形成される空間(半導体モジュール1の大きさ)に応じて適宜選択される。なお、半導体素子2aが、スイッチングデバイスの場合、スペーサ6間に間隙を設け、この間隙にゲート配線14を配設することで、この間隙からゲート信号を取り出すことができる。また、半導体素子2aがスイッチングデバイスでない場合、半導体素子2aの周囲を囲むようにスペーサ6を設けてもよい。   The thickness d of the spacer 6 is preferable because the heat dissipation is improved as it is thicker. However, since the thickness d of the spacer 6 is restricted by the distance between the semiconductor element 2a and the adjacent semiconductor element (for example, the semiconductor element 2b), the thickness d of the spacer 6 is It is appropriately selected according to the space formed in the semiconductor module 1 (size of the semiconductor module 1). When the semiconductor element 2a is a switching device, a gap is provided between the spacers 6, and the gate wiring 14 is provided in the gap, whereby a gate signal can be extracted from the gap. Further, when the semiconductor element 2a is not a switching device, the spacer 6 may be provided so as to surround the periphery of the semiconductor element 2a.

スペーサ6の配置形態は、図2に例示したような半導体素子2aを囲むように配置する形態に限定されるものではなく、複数の半導体素子(例えば、半導体素子2aと半導体素子2b)を囲むように配置する等、半導体素子2aと応力緩衝板7との接触面にかかる圧接力が所定の範囲内となり、且つ半導体素子2aと応力緩衝板7の接触面にかかる圧接力が均一となるように、適宜スペーサ6が半導体モジュール1内に配置される。   The arrangement form of the spacers 6 is not limited to the form arranged so as to surround the semiconductor element 2a as illustrated in FIG. 2, but includes a plurality of semiconductor elements (for example, the semiconductor element 2a and the semiconductor element 2b). The pressure contact force applied to the contact surface between the semiconductor element 2a and the stress buffer plate 7 is within a predetermined range, and the pressure contact force applied to the contact surface between the semiconductor element 2a and the stress buffer plate 7 is uniform. The spacer 6 is appropriately disposed in the semiconductor module 1.

スペーサ6を構成する金属(スペーサ本体)は、半導体素子2aの押圧方向にスペーサ6と並列して積層された半導体モジュール1を構成する各構成部材のうちスペーサ6の高さ分積層された部分(以後、積層部とする)の平均熱膨張係数(線膨張係数)と略同じ熱膨張係数(線膨張係数)を有する部材が選択される。平均膨張係数は、半導体モジュール1を構成する各構成部材の厚さとそれら構成部材の熱膨張係数の積を積層部の高さで割ることで求める。   The metal (spacer main body) constituting the spacer 6 is a portion laminated by the height of the spacer 6 among the constituent members constituting the semiconductor module 1 laminated in parallel with the spacer 6 in the pressing direction of the semiconductor element 2a ( Thereafter, a member having a thermal expansion coefficient (linear expansion coefficient) substantially the same as the average thermal expansion coefficient (linear expansion coefficient) of the laminated portion is selected. An average expansion coefficient is calculated | required by dividing the product of the thickness of each structural member which comprises the semiconductor module 1, and the thermal expansion coefficient of these structural members by the height of a laminated part.

図1に示す半導体モジュール1において、半導体素子2aの積層部とは、半導体素子2a、応力緩衝板7,7、AC電極端子3の一部及びDC電極端子4の一部(AC電極端子3及びDC電極端子4のうち後述の嵌合溝9の深さ分)を示す。例えば、半導体モジュール1を構成する構成部材として、半導体素子2a(シリコン半導体素子、熱膨張係数:3ppm/℃、厚さ:0.3mm)、応力緩衝板7(タングステン製応力緩衝板、熱膨張係数:7ppm/℃、厚さ:0.5mm)、AC電極端子3及びDC電極端子4(銅製電極端子、熱膨張係数:16ppm/℃、厚さ(嵌合溝9の深さ):0.5mm)を用いた場合、半導体素子2aの積層部の平均熱膨張係数kは、(1)式のように算出され、およそ10.4ppm/℃となる。
k=(3×0.3+7×0.5+7×0.5+16×0.5+16×0.5)/(0.3+0.5+0.5+0.5+0.5) …(1)
(1)式により算出された平均熱膨張係数kに近い熱膨張係数を有する材料として、例えば、フェライト系ステンレス鋼(JIS規格 SUS430)が挙げられる。そこで、実施形態では、スペーサ6の一例として、フェライト系ステンレス鋼の表面をアラミド繊維製の絶縁紙で被覆したものを用いる。なお、スペーサ6の表面に形成される絶縁層は、スペーサ6の高さ(半導体素子2aが押圧される方向)と比較して小さいので、スペーサ6の熱膨張係数は、スペーサ本体の熱膨張係数で近似できる。
In the semiconductor module 1 shown in FIG. 1, the stacked portion of the semiconductor elements 2a includes the semiconductor element 2a, the stress buffer plates 7 and 7, a part of the AC electrode terminal 3, and a part of the DC electrode terminal 4 (AC electrode terminal 3 and The depth of a fitting groove 9 described later in the DC electrode terminal 4 is shown. For example, as a component constituting the semiconductor module 1, a semiconductor element 2a (silicon semiconductor element, thermal expansion coefficient: 3 ppm / ° C., thickness: 0.3 mm), stress buffer plate 7 (tungsten stress buffer plate, thermal expansion coefficient) : 7 ppm / ° C., thickness: 0.5 mm), AC electrode terminal 3 and DC electrode terminal 4 (copper electrode terminal, thermal expansion coefficient: 16 ppm / ° C., thickness (depth of fitting groove 9): 0.5 mm ) Is used, the average coefficient of thermal expansion k of the stacked portion of the semiconductor element 2a is calculated as in equation (1), and is approximately 10.4 ppm / ° C.
k = (3 × 0.3 + 7 × 0.5 + 7 × 0.5 + 16 × 0.5 + 16 × 0.5) / (0.3 + 0.5 + 0.5 + 0.5 + 0.5) (1)
Examples of the material having a thermal expansion coefficient close to the average thermal expansion coefficient k calculated by the equation (1) include ferritic stainless steel (JIS standard SUS430). Therefore, in the embodiment, as an example of the spacer 6, a ferritic stainless steel whose surface is covered with an aramid fiber insulating paper is used. Since the insulating layer formed on the surface of the spacer 6 is smaller than the height of the spacer 6 (direction in which the semiconductor element 2a is pressed), the thermal expansion coefficient of the spacer 6 is the thermal expansion coefficient of the spacer body. Can be approximated by

スペーサ6の表面に形成される絶縁層の厚さは、AC電極端子3とDC電極端子4(若しくは、DC電極端子5)間に印加される電圧により導通しない(電極端子間の電位差に耐えうる)程度の厚さとする。例えば、AC電極端子3とDC電極端子4(DC電極端子5)との間に1000Vの電位差がある場合、絶縁層の厚さを250μm以上とすると電極端子間の電位差に耐えることができる。   The thickness of the insulating layer formed on the surface of the spacer 6 does not conduct due to the voltage applied between the AC electrode terminal 3 and the DC electrode terminal 4 (or the DC electrode terminal 5) (can withstand a potential difference between the electrode terminals). ) About a thickness. For example, when there is a potential difference of 1000 V between the AC electrode terminal 3 and the DC electrode terminal 4 (DC electrode terminal 5), the potential difference between the electrode terminals can be endured if the thickness of the insulating layer is 250 μm or more.

なお、スペーサ6はこの実施形態に限定されるものではなく、スペーサ6は、他のステンレス鋼や銅‐モリブデン系複合材料(CuMo)、アルミニウム‐炭化ケイ素系複合材料(AlSiC)等、熱伝導性に優れる材料からなるスペーサ本体の表面に絶縁層を形成したものを用いる。CuMoは、CuとMoの組成比率を変化させることにより、熱膨張係数を7〜10ppm/℃の間で制御することができる。また、AlSiCは、AlとSiCの組成比率を変化させることや、厚み方向におけるAlとSiCの組成を徐々に変化させること(組成のグラデーション)により、その熱膨張係数を6〜15ppm/℃の間で制御することができる。   The spacer 6 is not limited to this embodiment, and the spacer 6 may be made of other stainless steel, copper-molybdenum-based composite material (CuMo), aluminum-silicon carbide-based composite material (AlSiC), or the like. In this case, an insulating layer is formed on the surface of the spacer body made of a material excellent in the above. CuMo can control a thermal expansion coefficient between 7-10 ppm / degrees C by changing the composition ratio of Cu and Mo. Also, AlSiC has a coefficient of thermal expansion of between 6 and 15 ppm / ° C. by changing the composition ratio of Al and SiC or by gradually changing the composition of Al and SiC in the thickness direction (composition gradation). Can be controlled.

AC電極端子3及びDC電極端子4(若しくは、DC電極端子5)は、周知の電極材料(銅やアルミニウム等)を用いる。AC電極端子3及びDC電極端子4(若しくは、DC電極端子5)には、スペーサ6が嵌合する嵌合溝9が形成される。この嵌合溝9の深さは、スペーサ6を保持可能な深さとすればよい。この嵌合溝9の深さを調節することで、半導体素子2aの積層部の平均熱膨張係数を、スペーサ6の熱膨張係数により近づけることができる。例えば、AC電極端子3及びDC電極端子4(若しくは、DC電極端子5)を構成する材料が銅の場合(熱膨張係数は16ppm/℃)、銅は、他の半導体モジュール1を構成する構成材料よりも熱膨張係数が大きい。その結果、嵌合溝9の深さを深くするほど、スペーサ6に熱膨張係数が大きい材料を用いることができる。さらに、スペーサ6の端面と嵌合溝9の底部とが面接触するように嵌合溝9を形成すると、AC電極端子3及びDC電極端子4(若しくは、DC電極端子5)間にかかる圧接力をスペーサ6の端面で支えることができるとともに、AC電極端子3及びDC電極端子4(若しくは、DC電極端子5)とスペーサ6の接触面が大きくなり、熱伝導効率を向上させることができる。   For the AC electrode terminal 3 and the DC electrode terminal 4 (or the DC electrode terminal 5), a well-known electrode material (such as copper or aluminum) is used. A fitting groove 9 into which the spacer 6 is fitted is formed in the AC electrode terminal 3 and the DC electrode terminal 4 (or the DC electrode terminal 5). The depth of the fitting groove 9 may be a depth that can hold the spacer 6. By adjusting the depth of the fitting groove 9, the average thermal expansion coefficient of the stacked portion of the semiconductor elements 2 a can be made closer to the thermal expansion coefficient of the spacer 6. For example, when the material constituting the AC electrode terminal 3 and the DC electrode terminal 4 (or the DC electrode terminal 5) is copper (thermal expansion coefficient is 16 ppm / ° C.), copper is a constituent material constituting the other semiconductor module 1. The coefficient of thermal expansion is greater than As a result, as the depth of the fitting groove 9 is increased, a material having a large thermal expansion coefficient can be used for the spacer 6. Further, when the fitting groove 9 is formed so that the end face of the spacer 6 and the bottom of the fitting groove 9 are in surface contact, the pressure contact force applied between the AC electrode terminal 3 and the DC electrode terminal 4 (or the DC electrode terminal 5). Can be supported by the end face of the spacer 6, and the contact surface between the AC electrode terminal 3 and the DC electrode terminal 4 (or DC electrode terminal 5) and the spacer 6 becomes large, so that the heat conduction efficiency can be improved.

AC電極端子3及びDC電極端子4(若しくは、DC電極端子5)のケース10近傍部分には、半導体素子2aとケース10間の温度差による応力を低減するための応力緩衝溝11が形成される。また、図示省略しているが、AC電極端子3及びDC電極端子4(若しくは、DC電極端子5)間には、半導体素子2aの位置決めを行うホルダが形成され、半導体素子2aの水平方向の位置決め及び固定が行われる。なお、ホルダを形成せず、スペーサ6が半導体素子2aの位置決めを行う形態としてもよい。   In the vicinity of the case 10 of the AC electrode terminal 3 and the DC electrode terminal 4 (or the DC electrode terminal 5), a stress buffer groove 11 for reducing stress due to a temperature difference between the semiconductor element 2a and the case 10 is formed. . Although not shown, a holder for positioning the semiconductor element 2a is formed between the AC electrode terminal 3 and the DC electrode terminal 4 (or DC electrode terminal 5), and the horizontal positioning of the semiconductor element 2a is performed. And fixing is performed. In addition, it is good also as a form which the spacer 6 positions the semiconductor element 2a, without forming a holder.

DC電極端子4の半導体素子2a,2bが接続される面の反対側の面及び、DC電極端子5の半導体素子2c,2dが接続される面の反対側の面には、それぞれ絶縁板12を介して放熱器8が設けられる。そして、これら放熱器8,8同士が対向する面の側端部近傍には、それぞれOリングを設ける溝8aが形成され、この溝8aにフッ素ゴム製のOリングを介してケース10が設けられる。放熱器8に絶縁板12やケース10を直接接合することで、半導体モジュール1の放熱性が向上する。また、放熱器8の側端部間にOリングを介してケース10を設けることで、半導体モジュール1の気密性が向上する。なお、Oリングを設ける代わりに接着剤等で放熱器8とケース10間を封止してもよい。また、ケース10を設けず、スペーサ6の周囲をモールドしてもよい。   Insulating plates 12 are respectively provided on the surface of the DC electrode terminal 4 opposite to the surface to which the semiconductor elements 2a and 2b are connected and the surface of the DC electrode terminal 5 opposite to the surface to which the semiconductor elements 2c and 2d are connected. A radiator 8 is provided. A groove 8a for providing an O-ring is formed in the vicinity of the side end of the surface where the radiators 8, 8 face each other, and a case 10 is provided in the groove 8a via an O-ring made of fluoro rubber. . By directly joining the insulating plate 12 and the case 10 to the radiator 8, the heat dissipation of the semiconductor module 1 is improved. Moreover, the airtightness of the semiconductor module 1 improves by providing the case 10 via the O-ring between the side end portions of the radiator 8. In addition, you may seal between the heat radiator 8 and the case 10 with an adhesive etc. instead of providing an O-ring. Further, the periphery of the spacer 6 may be molded without providing the case 10.

図3に半導体モジュール1に設けられる放熱器8の拡大断面図を示す。図3に示すように、放熱器8には溝部8bが形成され、この溝部8bに絶縁板12(半導体素子2aの積層部を構成する各構成部材)を半導体素子2a方向に押圧するばね13(弾性部材)が設けられる。そして、この溝部8bにばね13を設けた状態で放熱器8を固定すると、ばね13の弾性力により、絶縁板12、DC電極端子4(若しくは、DC電極端子5)、応力緩衝板7が半導体素子2a方向に押圧される。図1に示すように、半導体モジュール1の上下に放熱器8を設けた場合、それぞれの放熱器8に溝部8bが形成され、この溝部8bにばね13が設けられる。   FIG. 3 shows an enlarged cross-sectional view of the radiator 8 provided in the semiconductor module 1. As shown in FIG. 3, a groove 8 b is formed in the radiator 8, and a spring 13 (pressing the insulating plate 12 (each component member constituting the stacked portion of the semiconductor elements 2 a) in the groove 8 b in the direction of the semiconductor element 2 a. Elastic member). When the radiator 8 is fixed in a state where the spring 13 is provided in the groove 8b, the insulating plate 12, the DC electrode terminal 4 (or the DC electrode terminal 5), and the stress buffer plate 7 are semiconductors by the elastic force of the spring 13. It is pressed in the direction of the element 2a. As shown in FIG. 1, when the radiator 8 is provided above and below the semiconductor module 1, a groove 8b is formed in each radiator 8, and a spring 13 is provided in the groove 8b.

放熱器8には、冷媒(液体や気体)が流通する冷媒路8cが形成されており、この冷媒路8c間に溝部8bを形成することで、この溝部8bに設けられるばね13が冷媒により冷却される。その結果、半導体モジュール1の動作条件(半導体モジュール1の動作温度や半導体モジュール1の放熱条件)によらず、ばね13の温度を比較的低温且つ温度変動幅が小さい状態に保つことができる。よって、ばね13の熱膨張による弾性力(ばね13が絶縁板12を押圧する圧力)の変動や、放熱器8とばね13の熱膨張の違いにより生じるばね13の弾性力の変動を小さくすることができる。   The radiator 8 is formed with a refrigerant path 8c through which a refrigerant (liquid or gas) flows. By forming a groove 8b between the refrigerant paths 8c, the spring 13 provided in the groove 8b is cooled by the refrigerant. Is done. As a result, regardless of the operating conditions of the semiconductor module 1 (the operating temperature of the semiconductor module 1 and the heat dissipation conditions of the semiconductor module 1), the temperature of the spring 13 can be kept relatively low and the temperature fluctuation range is small. Therefore, the variation of the elastic force of the spring 13 caused by the thermal expansion of the spring 13 (the pressure at which the spring 13 presses the insulating plate 12) or the difference in the thermal expansion of the radiator 8 and the spring 13 is reduced. Can do.

上記構成からなる半導体モジュール1において、半導体モジュール1の温度を変化させた場合の半導体素子2a表面にかかる圧接力を模擬試験(シミュレーション)した結果を図4に示す。   FIG. 4 shows the result of a simulation test (simulation) of the pressure contact force applied to the surface of the semiconductor element 2a when the temperature of the semiconductor module 1 is changed in the semiconductor module 1 having the above configuration.

(実施例1)
実施例1に係る半導体モジュールは、図1に示す半導体モジュール1において、スペーサ6として、スペーサ6の熱膨張係数が、半導体素子2aの積層部の平均熱膨張係数と10%の誤差で一致しているものを用いた。なお、実施例1の半導体モジュールは、20℃において、ばね13により5MPaの圧接力を半導体素子2aに加え半導体モジュール1を構成した。ケース10は、酸化アルミニウム(Al23)製のケース10を用い、絶縁板12として、Si34製セラミック板(厚み、0.3mm)の両面に0.3mmの銅を張り付けたものを用いた。
Example 1
The semiconductor module according to Example 1 is the same as the spacer 6 in the semiconductor module 1 shown in FIG. 1, but the thermal expansion coefficient of the spacer 6 matches the average thermal expansion coefficient of the stacked portion of the semiconductor elements 2 a with an error of 10%. We used what is. The semiconductor module of Example 1 was configured by applying a 5 MPa pressure contact force to the semiconductor element 2a by the spring 13 at 20 ° C. The case 10 is made of aluminum oxide (Al 2 O 3 ), and the insulating plate 12 is a Si 3 N 4 ceramic plate (thickness, 0.3 mm) bonded with 0.3 mm copper. Was used.

そして、半導体素子2aの積層部及びスペーサ6の温度を任意の温度に上昇させた(最大180℃)場合に、半導体素子2a表面に作用する圧接力の変化をシミュレーションソフト(ANSYS)によりシミュレートした。ANSYSによる構造解析において、ケース10は室温とし、半導体素子2aの積層部及びスペーサ6は同じ温度と仮定した。   Then, when the temperature of the stacked portion of the semiconductor element 2a and the spacer 6 is increased to an arbitrary temperature (maximum 180 ° C.), the change of the pressure force acting on the surface of the semiconductor element 2a was simulated by simulation software (ANSYS). . In the structural analysis by ANSYS, it was assumed that the case 10 was at room temperature, and the stacked portion of the semiconductor element 2a and the spacer 6 were at the same temperature.

(実施例2)
実施例2に係る半導体モジュールは、図1に示す半導体モジュール1において、スペーサ6として、スペーサ6の熱膨張係数が、半導体素子2aの積層部の熱膨張係数と2%の誤差で一致しているものを用いた。その他の構成及び条件は、実施例1と同様である。
(Example 2)
In the semiconductor module according to the second embodiment, in the semiconductor module 1 shown in FIG. 1, as the spacer 6, the thermal expansion coefficient of the spacer 6 matches the thermal expansion coefficient of the stacked portion of the semiconductor elements 2a with an error of 2%. A thing was used. Other configurations and conditions are the same as those in the first embodiment.

(比較例1)
比較例1に係る半導体モジュールは、図1に示す半導体モジュール1において、スペーサ6を設けない形態のものを用いた。その他の構成及び条件は、実施例1と同様である。
(Comparative Example 1)
As the semiconductor module according to Comparative Example 1, the semiconductor module 1 shown in FIG. Other configurations and conditions are the same as those in the first embodiment.

図4に示す特性図の実施例1,2と比較例1とを比較すると、半導体モジュールにスペーサ6を設けることで、半導体素子2a及びスペーサ6の温度上昇に伴う、半導体素子2a表面にかかる圧接力の増加が抑制されることがわかる。例えば、半導体素子2a表面にかかる圧接力が100MPaを超えた場合、半導体素子2aが破損するおそれが生じるが、実施例1,2のように、半導体素子2aの近傍に本発明の実施形態1に係るスペーサ6を設けることで、半導体素子2a(半導体モジュール1)の温度変化に対して、半導体素子2aの表面にかかる圧接力の増大を低減することができる。   When Examples 1 and 2 in the characteristic diagram shown in FIG. 4 are compared with Comparative Example 1, by providing the spacer 6 in the semiconductor module, the pressure contact applied to the surface of the semiconductor element 2a as the temperature of the semiconductor element 2a and the spacer 6 increases. It can be seen that the increase in force is suppressed. For example, when the pressure contact force applied to the surface of the semiconductor element 2a exceeds 100 MPa, the semiconductor element 2a may be damaged. However, as in Examples 1 and 2, the first embodiment of the present invention is located near the semiconductor element 2a. By providing such a spacer 6, it is possible to reduce an increase in pressure contact force applied to the surface of the semiconductor element 2 a with respect to a temperature change of the semiconductor element 2 a (semiconductor module 1).

また、図4に示す特性図の実施例1と実施例2とを比較すると、スペーサ6の熱膨張係数の値が、スペーサ6近傍の半導体素子2aの積層部の平均熱膨張係数と近いほど、半導体素子2a(スペーサ6)の温度上昇に伴う半導体素子2a表面にかかる押圧力の増大を抑制していることがわかる。   Further, comparing Example 1 and Example 2 in the characteristic diagram shown in FIG. 4, the closer the value of the thermal expansion coefficient of the spacer 6 is to the average thermal expansion coefficient of the stacked portion of the semiconductor elements 2 a in the vicinity of the spacer 6, It can be seen that an increase in the pressing force applied to the surface of the semiconductor element 2a due to the temperature rise of the semiconductor element 2a (spacer 6) is suppressed.

以上より、スペーサ6を構成する金属材料として、スペーサ6近傍の半導体素子2aの積層部の平均熱膨張係数と誤差10%以内の範囲で同じ熱膨張係数を有する材料を用いることで、半導体素子2aの温度上昇に伴う半導体素子2a表面に作用する圧接力の上昇を抑制することができる。さらに、スペーサ6を構成する金属材料に、スペーサ6近傍の半導体素子2aの積層部の平均熱膨張係数と誤差2%以内の範囲で同じ熱膨張係数を有する材料を用いることで、半導体素子2a(スペーサ6)の温度上昇に伴う半導体素子2a表面に作用する圧接力の上昇が顕著に抑制される。   As described above, by using a material having the same thermal expansion coefficient as an error within 10% of the average thermal expansion coefficient of the laminated portion of the semiconductor element 2a in the vicinity of the spacer 6 as the metal material constituting the spacer 6, the semiconductor element 2a It is possible to suppress an increase in pressure contact force acting on the surface of the semiconductor element 2a as the temperature rises. Furthermore, by using a material having the same thermal expansion coefficient as the error within 2% of the average thermal expansion coefficient of the stacked portion of the semiconductor elements 2 a in the vicinity of the spacer 6 as the metal material constituting the spacer 6, the semiconductor element 2 a ( The increase of the pressure contact force acting on the surface of the semiconductor element 2a accompanying the temperature increase of the spacer 6) is remarkably suppressed.

半導体モジュール1(半導体素子2a)の温度が上昇すると、半導体素子2aの積層部は、その高さ方向(すなわち、積層部の積層方向)に熱膨張する。一方、ケース10は、半導体素子2aから離れた位置に設けられており、温度分布も半導体素子2aとは異なると考えられる。ケース10の温度が半導体素子2a周辺の温度と比較して低い場合、ケース10の熱膨張量は、半導体素子2aの積層部の熱膨張量と比較して小さくなる。この場合、放熱器8が変形しないとすると、半導体モジュール1の高さは、ケース10の高さに制限される。その結果、半導体素子2aの積層部の厚さがケース10により制限された状態で、半導体素子2aの積層部が熱膨張し、半導体モジュール1を形成する各構成部材(特に、半導体素子2a表面)間には過大な圧接力がかかることとなる。   When the temperature of the semiconductor module 1 (semiconductor element 2a) rises, the stacked portion of the semiconductor element 2a thermally expands in the height direction (that is, the stacked direction of the stacked portion). On the other hand, the case 10 is provided at a position away from the semiconductor element 2a, and the temperature distribution is considered to be different from that of the semiconductor element 2a. When the temperature of the case 10 is lower than the temperature around the semiconductor element 2a, the thermal expansion amount of the case 10 is smaller than the thermal expansion amount of the stacked portion of the semiconductor element 2a. In this case, assuming that the radiator 8 is not deformed, the height of the semiconductor module 1 is limited to the height of the case 10. As a result, in a state where the thickness of the stacked portion of the semiconductor element 2a is limited by the case 10, the stacked portion of the semiconductor element 2a is thermally expanded to form each component member (particularly, the surface of the semiconductor element 2a) that forms the semiconductor module 1. An excessive pressure contact force is applied between them.

そこで、半導体素子2aの近傍にスペーサ6を設けることで、半導体素子2aに作用する押圧力をスペーサ6で分担することができ、半導体素子2aに過大な圧接力がかかることを抑制することができる。半導体素子2aの積層部の平均熱膨張係数とスペーサ6の熱膨張係数が近いと、積層部の熱膨張に応じてスペーサ6も略同じ量だけ熱膨張して高さが増大するので、半導体モジュール1の温度によらず、スペーサ6に積層部にかかる押圧力を分担させることができる。そして、積層部の平均熱膨張係数とスペーサ6の熱膨張係数の値がより近いほど、半導体素子2aの積層部の温度(スペーサ6の温度)上昇に伴う半導体素子2aの積層部とスペーサ6の熱膨張量が略等しくなる。その結果、半導体素子2aの積層部の温度上昇により生じる、半導体モジュール1を形成する各構成部材間(特に、半導体素子2a表面)にかかる圧接力の増大を低減することができる。   Therefore, by providing the spacer 6 in the vicinity of the semiconductor element 2a, the pressing force acting on the semiconductor element 2a can be shared by the spacer 6, and it is possible to suppress an excessive pressure contact force from being applied to the semiconductor element 2a. . If the average thermal expansion coefficient of the laminated portion of the semiconductor element 2a is close to the thermal expansion coefficient of the spacer 6, the spacer 6 also thermally expands by substantially the same amount in accordance with the thermal expansion of the laminated portion, so that the height increases. Regardless of the temperature of 1, the pressing force applied to the laminated portion can be shared by the spacer 6. The closer the average thermal expansion coefficient of the stacked portion and the value of the thermal expansion coefficient of the spacer 6 are, the closer the stacked portion of the semiconductor element 2a and the spacer 6 have with the temperature of the stacked portion of the semiconductor element 2a (the temperature of the spacer 6). The amount of thermal expansion becomes substantially equal. As a result, it is possible to reduce an increase in pressure contact force between the constituent members forming the semiconductor module 1 (particularly, the surface of the semiconductor element 2a), which is caused by the temperature rise in the stacked portion of the semiconductor element 2a.

(実施形態2)
図5は、本発明の実施形態2に係る半導体モジュール15の要部断面図である。本発明の実施形態2に係る半導体モジュール15は、上記実施形態1に係る半導体モジュール1と比較して、DC電極端子4,5及びAC電極端子3の配置形態が異なるものである。よって、実施形態1に係る半導体モジュール1と同様の構成については、同じ符号を付し、詳細な説明を省略する。
(Embodiment 2)
FIG. 5 is a cross-sectional view of a main part of the semiconductor module 15 according to the second embodiment of the present invention. The semiconductor module 15 according to the second embodiment of the present invention is different from the semiconductor module 1 according to the first embodiment in the arrangement form of the DC electrode terminals 4 and 5 and the AC electrode terminal 3. Therefore, the same reference numerals are given to the same configurations as those of the semiconductor module 1 according to the first embodiment, and detailed description thereof is omitted.

図5に示すように、本発明の実施形態2に係る半導体モジュール15は、半導体素子2a,2c、AC電極端子3、DC電極端子4,5、スペーサ6を備える。   As shown in FIG. 5, the semiconductor module 15 according to the second embodiment of the present invention includes semiconductor elements 2 a and 2 c, AC electrode terminals 3, DC electrode terminals 4 and 5, and a spacer 6.

半導体素子2a,2cは、それぞれAC電極端子3の下面に応力緩衝板7(コンタクト電極)を介して設けられ半導体素子2a、2cのP側電極層(或いは、N側電極層)とAC電極端子3が電気的に接続される。   The semiconductor elements 2a and 2c are provided on the lower surface of the AC electrode terminal 3 via a stress buffer plate 7 (contact electrode), respectively, and the P-side electrode layer (or N-side electrode layer) of the semiconductor elements 2a and 2c and the AC electrode terminal 3 are electrically connected.

半導体素子2aのAC電極端子3が設けられる面の反対の面には、応力緩衝板7を介してDC電極端子4(−極)が設けられ、半導体素子2aのN側電極層(或いは、P側電極層)とDC電極端子4が電気的に接続される。一方、半導体素子2cのAC電極端子3が設けられる面の反対の面には、応力緩衝板7を介してDC電極端子5(+極)が設けられ、半導体素子2cのP側電極層(或いは、N側電極層)とDC電極端子5が電気的に接続される。   On the surface opposite to the surface on which the AC electrode terminal 3 of the semiconductor element 2a is provided, a DC electrode terminal 4 (-pole) is provided via a stress buffer plate 7, and the N-side electrode layer (or P) of the semiconductor element 2a is provided. Side electrode layer) and the DC electrode terminal 4 are electrically connected. On the other hand, on the surface opposite to the surface on which the AC electrode terminal 3 of the semiconductor element 2c is provided, the DC electrode terminal 5 (+ pole) is provided via the stress buffer plate 7, and the P-side electrode layer (or the semiconductor element 2c) (or , N-side electrode layer) and the DC electrode terminal 5 are electrically connected.

スペーサ6は、AC電極端子3とDC電極端子4(若しくは、DC電極端子5)との間に設けられる。AC電極端子3及びDC電極端子4(若しくは、DC電極端子5)には、スペーサ6が嵌合する嵌合溝9が形成され、この嵌合溝9にスペーサ6が嵌合する。   The spacer 6 is provided between the AC electrode terminal 3 and the DC electrode terminal 4 (or the DC electrode terminal 5). A fitting groove 9 into which the spacer 6 is fitted is formed in the AC electrode terminal 3 and the DC electrode terminal 4 (or the DC electrode terminal 5), and the spacer 6 is fitted into the fitting groove 9.

AC電極端子3及びDC電極端子4(若しくは、DC電極端子5)のケース10近傍には、半導体素子2a,2cとケース10間の温度差による応力を低減するための応力緩衝溝11が形成される。   In the vicinity of the case 10 of the AC electrode terminal 3 and the DC electrode terminal 4 (or the DC electrode terminal 5), a stress buffering groove 11 for reducing stress due to a temperature difference between the semiconductor elements 2a and 2c and the case 10 is formed. The

AC電極端子3の上面及びDC電極端子4,5の下面には、それぞれ絶縁板12を介して放熱器8が設けられる。これら放熱器8,8同士が対向する面の側端部近傍には、それぞれOリングを設ける溝8aが形成され、放熱器8,8の側端部間にOリングを介してケース10が設けられる。   A radiator 8 is provided on the upper surface of the AC electrode terminal 3 and the lower surfaces of the DC electrode terminals 4 and 5 via insulating plates 12. Grooves 8a for providing O-rings are formed in the vicinity of the side ends of the surfaces where these radiators 8, 8 face each other, and a case 10 is provided between the side ends of the radiators 8, 8 via O-rings. It is done.

放熱器8には、絶縁板12(及び半導体モジュール15を構成する各構成部材)を半導体素子2a(または、半導体素子2c)方向に押圧するばね13(弾性部材)が設けられる溝部(図示省略)が形成される。そして、この溝部にばね13を設け、放熱器8が固定される。その結果、ばね13の弾性力により、絶縁板12、AC電極端子3、DC電極端子4,5、応力緩衝板7が半導体素子2a(または、半導体素子2c)方向に押圧される。放熱器8には、冷媒(液体や気体)が流通する冷媒路8cが形成されており、この冷媒路8c間にばね13を設ける溝部を形成することで、この溝部に設けられるばね13が冷却される。   The radiator 8 has a groove (not shown) provided with a spring 13 (elastic member) that presses the insulating plate 12 (and each component constituting the semiconductor module 15) in the direction of the semiconductor element 2a (or the semiconductor element 2c). Is formed. And the spring 13 is provided in this groove part, and the heat radiator 8 is fixed. As a result, the insulating plate 12, the AC electrode terminal 3, the DC electrode terminals 4 and 5, and the stress buffer plate 7 are pressed in the direction of the semiconductor element 2a (or the semiconductor element 2c) by the elastic force of the spring 13. The radiator 8 is formed with a refrigerant path 8c through which a refrigerant (liquid or gas) flows. By forming a groove part in which the spring 13 is provided between the refrigerant path 8c, the spring 13 provided in the groove part is cooled. Is done.

実施形態2に係る半導体モジュール15は、実施形態1に係る半導体モジュール1と同様に、半導体素子2a,2cの近傍に、絶縁被覆された金属からなるスペーサ6を設けることにより、半導体素子2a,2cに一定の範囲内の押圧力がかかるようにすることができる。また、ばね13を放熱器8内に設けることで、半導体モジュール15の動作条件(半導体素子2a,2cの温度)がばね13の弾性力に与える影響を低減することができる。そして、実施形態2に係る半導体モジュール15は、AC電極端子3が、放熱器8に近い位置に配設されているので、実施形態1に係る半導体モジュール1の有する効果に加えて、AC電極端子3の放熱性が向上する。   Similar to the semiconductor module 1 according to the first embodiment, the semiconductor module 15 according to the second embodiment provides the semiconductor elements 2a and 2c by providing the insulating spacer 6 made of metal in the vicinity of the semiconductor elements 2a and 2c. It is possible to apply a pressing force within a certain range. Further, by providing the spring 13 in the radiator 8, it is possible to reduce the influence of the operating condition of the semiconductor module 15 (the temperature of the semiconductor elements 2 a and 2 c) on the elastic force of the spring 13. In the semiconductor module 15 according to the second embodiment, since the AC electrode terminal 3 is disposed at a position close to the radiator 8, in addition to the effects of the semiconductor module 1 according to the first embodiment, the AC electrode terminal 3 heat dissipation is improved.

以上、具体的な実施形態を例示して説明したように、本発明の半導体モジュールによれば、半導体モジュールに表面を絶縁被覆された金属からなるスペーサを設けることにより、半導体素子の温度上昇に伴いスペーサが熱膨張するので、半導体素子に過大な押圧力がかかることを防止することができる。つまり、半導体モジュール内部の温度分布や半導体素子の動作条件または放熱条件によらず、半導体素子の温度上昇に伴う半導体素子の積層部の熱膨張量(積層部の厚み方向)とこの積層部近傍に配置されるスペーサの熱膨張量が略等しいので、半導体素子等の積層部を形成する各構成部材の界面にかかる圧接力を適切な圧力範囲に維持することができる。よって、半導体モジュールの任意の動作環境、動作温度においても、半導体モジュールを構成する各構成部材に大きな局所的な応力がかかることなく、半導体素子に適切な接触圧(圧接力)をかけることができる。その結果、半導体素子の表面を含む、半導体モジュールを構成する各構成部材の界面での接触熱抵抗、接触電気抵抗の増大を招くことなく、異常な熱暴走の発生を防止することができる。   As described above with reference to specific embodiments, according to the semiconductor module of the present invention, by providing the semiconductor module with the spacer made of metal whose surface is covered with insulation, the temperature of the semiconductor element increases. Since the spacer thermally expands, it is possible to prevent an excessive pressing force from being applied to the semiconductor element. In other words, regardless of the temperature distribution inside the semiconductor module, the operating conditions of the semiconductor element, or the heat dissipation conditions, the thermal expansion amount (thickness direction of the laminated part) of the laminated part of the semiconductor element accompanying the temperature rise of the semiconductor element and the vicinity of this laminated part Since the thermal expansion amounts of the spacers to be arranged are substantially equal, it is possible to maintain the pressure contact force applied to the interface between the constituent members forming the stacked portion such as the semiconductor element in an appropriate pressure range. Therefore, an appropriate contact pressure (pressure contact force) can be applied to the semiconductor element without applying a large local stress to each component constituting the semiconductor module even in any operating environment and operating temperature of the semiconductor module. . As a result, the occurrence of abnormal thermal runaway can be prevented without increasing the contact thermal resistance and the contact electrical resistance at the interfaces of the constituent members constituting the semiconductor module, including the surface of the semiconductor element.

また、本発明のスペーサによれば、半導体素子に適切な圧接力がかかるように設計することが容易になる。すなわち、スペーサに用いる材料として、樹脂やプラスチック材料等を用いた場合、樹脂やプラスチック材料はクリープ特性(一定の荷重のもとで、材料の変形が時間とともに増加していく特性)を有し、ガラス転移温度前後で熱膨張率が大きく変化する。さらに、樹脂やプラスチック材料は、熱膨張係数等の物性に異方性がある等の理由で、温度変化による変形、物性の変化が予測しにくい。そこで、本発明のスペーサのように、スペーサとして表面に絶縁被覆層を形成した金属からなるスペーサを用いることで、圧接型の半導体モジュールにおいて、半導体素子の積層部の厚み方向の高さを保持するスペーサの材料に樹脂やプラスチックを用いた場合と比較して、半導体モジュールの動作条件(特に、高温環境下)に応じて、半導体素子に適切な圧接力がかかるようにスペーサ6を設計することが容易となる。   Further, according to the spacer of the present invention, it is easy to design so that an appropriate pressure contact force is applied to the semiconductor element. That is, when a resin or plastic material is used as a material for the spacer, the resin or plastic material has a creep characteristic (a characteristic that the deformation of the material increases with time under a certain load) The coefficient of thermal expansion changes greatly before and after the glass transition temperature. Furthermore, it is difficult to predict deformation and changes in physical properties of resins and plastic materials due to anisotropy in physical properties such as a coefficient of thermal expansion. Therefore, like the spacer of the present invention, by using a spacer made of a metal having an insulating coating layer formed on the surface as the spacer, the thickness in the thickness direction of the stacked portion of the semiconductor element is maintained in the pressure contact type semiconductor module. Compared to the case where resin or plastic is used as the material of the spacer, the spacer 6 can be designed so that an appropriate pressure contact force is applied to the semiconductor element according to the operating conditions of the semiconductor module (particularly in a high temperature environment). It becomes easy.

また、スペーサを構成する金属材料として、金属材料の熱膨張係数が半導体素子の積層部の平均熱膨張係数を略等しい材料を用いると、半導体モジュール(半導体素子)の温度上昇に伴い、半導体素子の積層部とスペーサの熱膨張量が略等しくなり、半導体モジュール(半導体素子)の温度上昇に伴って発生する半導体素子表面にかかる圧接力の増大を低減することができる。すなわち、半導体素子の積層部とスペーサの熱膨張量を略等しくすることで、半導体素子を含む半導体素子の積層部近傍の温度によらず、半導体素子の積層部とスペーサの高さが略等しくなり、半導体モジュールを構成する各構成部材間(特に、半導体素子の表面)にかかる圧接力を所定の設計値の範囲内とすることができる。つまり、半導体モジュールが高温環境で動作する場合においても、半導体素子の表面(電極面)にかかる圧接力を一定の範囲(例えば、5〜10MPa)におさめることができる。特に、アルミニウム(Al)等の電極層が蒸着等により膜付けされている半導体素子の表裏面において適切な接触圧を維持することができる。その結果、半導体素子への圧接力が過大になることによる半導体素子表裏面(電極層)の損傷を防止することができる。さらに、半導体モジュールを構成する各構成部材間の接触面全体に対しできるだけ均一な接触圧力を確保することができるので、半導体モジュールの信頼性が向上する。   In addition, when a metal material constituting the spacer is made of a material having a thermal expansion coefficient that is substantially equal to the average thermal expansion coefficient of the stacked portion of the semiconductor element, the temperature of the semiconductor module (semiconductor element) increases as the temperature of the semiconductor element increases. The thermal expansion amounts of the stacked portion and the spacer are substantially equal, and an increase in the pressure contact force applied to the surface of the semiconductor element that occurs as the temperature of the semiconductor module (semiconductor element) increases can be reduced. That is, by making the thermal expansion amounts of the semiconductor element stack and the spacer substantially the same, the height of the semiconductor element stack and the spacer becomes substantially equal regardless of the temperature in the vicinity of the semiconductor element stack including the semiconductor element. The pressure contact force applied between the constituent members constituting the semiconductor module (particularly the surface of the semiconductor element) can be set within a predetermined design value range. That is, even when the semiconductor module operates in a high temperature environment, the pressure contact force applied to the surface (electrode surface) of the semiconductor element can be kept within a certain range (for example, 5 to 10 MPa). In particular, an appropriate contact pressure can be maintained on the front and back surfaces of a semiconductor element in which an electrode layer such as aluminum (Al) is formed by vapor deposition. As a result, it is possible to prevent damage to the front and back surfaces (electrode layers) of the semiconductor element due to excessive pressure contact with the semiconductor element. Furthermore, since the contact pressure as uniform as possible can be ensured with respect to the entire contact surface between the constituent members constituting the semiconductor module, the reliability of the semiconductor module is improved.

また、半導体モジュール内にスペーサを設けることにより、半導体素子の積層部に並行して圧接方向に放熱パスが形成されるので、半導体モジュールの放熱性が向上する。つまり、スペーサを熱伝導率が大きい金属材料で形成することで、半導体モジュールの放熱性が向上する。このスペーサの表面は、絶縁被覆されているのでスペーサによる短絡の懸念がなく、発熱体である半導体素子近傍に設けることができ、万が一スペーサが脱落した際にも、半導体モジュール内での短絡が防止され、半導体モジュールの安全性が向上する。   Further, by providing the spacer in the semiconductor module, a heat radiation path is formed in the pressure contact direction in parallel with the stacked portion of the semiconductor elements, so that the heat radiation performance of the semiconductor module is improved. That is, the heat dissipation of the semiconductor module is improved by forming the spacer with a metal material having a high thermal conductivity. Since the surface of this spacer is covered with insulation, there is no fear of short-circuiting by the spacer, and it can be provided near the semiconductor element that is a heating element, and even if the spacer is dropped, short-circuiting in the semiconductor module is prevented. As a result, the safety of the semiconductor module is improved.

一般的に、圧接により半導体素子の電極層と電極端子とを電気的に接続する半導体モジュールでは、半導体モジュールを構成する各構成部材間の接触圧力が変化すると半導体モジュールの放熱性が変化しやすい。つまり、接触圧が低い箇所は、電気伝導率が低下し、通電によるジュール熱を放熱するパスが狭くなる。一方、良好な接触が保たれている箇所に電流が集中することでジュール熱が発生する。その結果、特定の部材が局所的に温度上昇する。局所的に部材が熱膨張、または熱変形すると、部材間の接触面において、さらに、均一な接触圧を維持するのが困難となる。   In general, in a semiconductor module in which an electrode layer and an electrode terminal of a semiconductor element are electrically connected by pressure contact, the heat dissipation of the semiconductor module is likely to change when the contact pressure between the constituent members constituting the semiconductor module changes. That is, at a portion where the contact pressure is low, the electrical conductivity is reduced, and the path for radiating Joule heat due to energization is narrowed. On the other hand, Joule heat is generated due to the concentration of current at a location where good contact is maintained. As a result, the temperature of the specific member locally increases. If the member is locally thermally expanded or deformed, it becomes difficult to maintain a uniform contact pressure at the contact surface between the members.

本発明の半導体モジュールは、半導体モジュール内に表面を絶縁被覆した金属からなるスペーサを半導体素子近傍に設けることで、部材間の接触圧力を一定圧力(例えば、1MPa)以上に確保することができる。その結果、局所的に応力が集中することを防止し、且つ半導体モジュールの放熱性を維持することができるので、半導体モジュールの信頼性が向上する。   In the semiconductor module of the present invention, the contact pressure between the members can be ensured to be equal to or higher than a certain pressure (for example, 1 MPa) by providing a spacer made of a metal whose surface is insulated in the semiconductor module in the vicinity of the semiconductor element. As a result, local concentration of stress can be prevented and heat dissipation of the semiconductor module can be maintained, so that the reliability of the semiconductor module is improved.

また、AC電極端子(及びDC電極端子)に、スペーサが嵌合する嵌合溝を形成することで、スペーサの横ずれを防止できるとともに、嵌合溝の深さを調節して、半導体素子の積層部の平均熱膨張係数をスペーサの熱膨張係数を略等しくすることができる。積層部の平均熱膨張係数を調節することで、スペーサを構成する材料として、より熱膨張係数大きい材料を用いることができる。その結果、スペーサの材料として、熱伝導性が高く、半導体素子の積層部の実効熱膨張係数に精度よくマッチングする材料を選択することができるので、半導体モジュールの信頼性及び放熱性が向上する。なお、嵌合溝の深さが深いほど、また嵌合溝のスペーサが嵌合する面積(断面積)が大きいほど、AC電極端子及びDC電極端子の機械的強度や剛性が低下するので、AC電極端子(若しくはDC電極端子)の機械的強度やスペーサの熱膨張係数を考慮して嵌合溝の深さや断面積の大きさが適宜設定される。   Further, by forming a fitting groove into which the spacer is fitted in the AC electrode terminal (and DC electrode terminal), the lateral displacement of the spacer can be prevented, and the depth of the fitting groove can be adjusted to stack the semiconductor elements. The average thermal expansion coefficient of the portion can be made substantially equal to the thermal expansion coefficient of the spacer. By adjusting the average thermal expansion coefficient of the laminated portion, a material having a larger thermal expansion coefficient can be used as the material constituting the spacer. As a result, since the material having high thermal conductivity and matching with the effective thermal expansion coefficient of the stacked portion of the semiconductor element can be selected as the material of the spacer, the reliability and heat dissipation of the semiconductor module are improved. In addition, since the mechanical strength and rigidity of the AC electrode terminal and the DC electrode terminal decrease as the depth of the fitting groove increases and the area (cross-sectional area) in which the spacer of the fitting groove fits increases, The depth of the fitting groove and the size of the cross-sectional area are appropriately set in consideration of the mechanical strength of the electrode terminal (or DC electrode terminal) and the thermal expansion coefficient of the spacer.

また、AC電極端子(若しくは、DC電極端子)のケースと半導体素子の積層部(或いは、スペーサ)間に応力緩衝溝を形成することで、半導体素子の積層部(或いは、スペーサ)とケースとの温度差(及び、熱膨張係数の違い)による熱応力の影響を低減させることができる。つまり、AC電極端子(及び、DC電極端子)、ケース、半導体素子等の半導体モジュールを構成する構成部材にかかる応力(せん断応力等)を低減することができる。   Further, by forming a stress buffering groove between the case of the AC electrode terminal (or DC electrode terminal) and the laminated portion (or spacer) of the semiconductor element, the laminated portion (or spacer) of the semiconductor element and the case The influence of thermal stress due to the temperature difference (and the difference in thermal expansion coefficient) can be reduced. That is, it is possible to reduce stress (shear stress or the like) applied to the constituent members constituting the semiconductor module such as the AC electrode terminal (and DC electrode terminal), the case, and the semiconductor element.

また、本発明の半導体モジュールにおいて、絶縁材と放熱器との界面にサーマルグリース等を用いることなく絶縁材と放熱器とを直接接続すると、半導体モジュールの放熱性がより向上する。   In the semiconductor module of the present invention, if the insulating material and the radiator are directly connected to the interface between the insulating material and the radiator without using thermal grease or the like, the heat dissipation of the semiconductor module is further improved.

また、半導体モジュールに設けられる放熱器に、電極端子を半導体素子方向に押圧する弾性部材(ばね)を設ける溝部を形成することで、半導体モジュール動作中の弾性部材の温度変化(温度上昇)が小さくなり、弾性部材と放熱器の熱膨張係数の差から生じる弾性部材の自然長からの収縮長さ(弾性部材が半導体モジュールを構成する各構成部材に与える押圧力)が半導体モジュールの動作条件により変動することを抑制することができる。   In addition, by forming a groove portion in the heat radiator provided in the semiconductor module for providing an elastic member (spring) that presses the electrode terminal in the direction of the semiconductor element, the temperature change (temperature rise) of the elastic member during operation of the semiconductor module is small. Therefore, the contraction length from the natural length of the elastic member resulting from the difference in thermal expansion coefficient between the elastic member and the radiator (the pressing force that the elastic member applies to each component constituting the semiconductor module) varies depending on the operating conditions of the semiconductor module. Can be suppressed.

以上、本発明において、記載された具体例に対してのみ詳細に説明したが、本発明の技術思想の範囲で多彩な変形及び修正が可能であることは、当業者にとって明白なことであり、このような変形及び修正が本発明の半導体モジュール及び本発明のスペーサに属することは当然のことである。   Although the present invention has been described in detail only for the specific examples described above, it is obvious to those skilled in the art that various changes and modifications can be made within the scope of the technical idea of the present invention. It goes without saying that such variations and modifications belong to the semiconductor module of the present invention and the spacer of the present invention.

例えば、本発明のスペーサの構造と同様に、半導体モジュールに設けられるケースを、金属で形成し、その表面を絶縁被覆することで、半導体素子の積層部の温度変化に応じて、ケースを熱膨張させることができる。その結果、ケースが熱膨張しない場合は、放熱器やその他半導体モジュールを構成する構成部材の変形により吸収していた、半導体素子の積層部の熱膨張による半導体素子の積層部とケースとの寸法のずれを、ケースの熱膨張により吸収することができる。また、放熱器やその他構成部材の熱膨張による変形差が小さくなるので、半導体モジュールの外部からの異物の侵入を遮断する封止性能が向上する。さらに、半導体素子の積層部の熱膨張をケースの熱膨張により吸収することで、半導体モジュールを構成する各構成部材間の界面にかかる圧接力を所定の範囲とすることができる。つまり、半導体素子の積層部を構成する部材間の界面にかかる圧接力を半導体モジュール内の温度変化にかかわらず所定の範囲とすることができ、半導体モジュールの信頼性が向上する。よって、半導体素子の積層部を構成する部材間の接触圧が低下することによる接触熱抵抗の低下や電気抵抗の増大を防止するとともに、この接触圧が増大することによる、半導体素子表面の損傷を防止することができる。   For example, as in the spacer structure of the present invention, the case provided in the semiconductor module is made of metal and the surface thereof is covered with insulation, so that the case is thermally expanded in accordance with the temperature change of the laminated portion of the semiconductor element. Can be made. As a result, if the case does not thermally expand, the dimensions of the stacked portion of the semiconductor element and the case due to the thermal expansion of the stacked portion of the semiconductor element absorbed by the deformation of the heat sink and other components constituting the semiconductor module The deviation can be absorbed by the thermal expansion of the case. In addition, since the deformation difference due to thermal expansion of the radiator and other components is reduced, the sealing performance for blocking the entry of foreign matter from the outside of the semiconductor module is improved. Further, by absorbing the thermal expansion of the stacked portion of the semiconductor elements by the thermal expansion of the case, the pressure contact force applied to the interface between the constituent members constituting the semiconductor module can be within a predetermined range. That is, the pressure contact force applied to the interface between the members constituting the stacked portion of the semiconductor element can be set within a predetermined range regardless of the temperature change in the semiconductor module, and the reliability of the semiconductor module is improved. Therefore, it is possible to prevent a decrease in contact thermal resistance and an increase in electrical resistance due to a decrease in contact pressure between members constituting the stacked portion of the semiconductor element, and damage to the surface of the semiconductor element due to an increase in this contact pressure. Can be prevented.

また、半導体素子の種類や、半導体素子や電極端子の配置形態は適宜半導体モジュールの用途に応じて適宜変更が可能である。半導体モジュールは、インバータやコンバータ等として用いることができ、それぞれの用途に応じて適宜半導体素子(IGBT)、サイリスタ(GTOサイリスタ等)、トランジスタ(MOSFET等)、ダイオード(FWD等))が選択される。例えば、半導体モジュールをインバータとして用いる場合には、スイッチング素子とダイオードが並列に複数組み込まれたインバータ回路が形成される。一方、半導体モジュールをコンバータとして用いる場合には、整流素子(ダイオード)のみでコンバータ回路が構成される。   Further, the type of the semiconductor element and the arrangement form of the semiconductor element and the electrode terminal can be appropriately changed according to the use of the semiconductor module. The semiconductor module can be used as an inverter, a converter, and the like, and a semiconductor element (IGBT), a thyristor (GTO thyristor, etc.), a transistor (MOSFET, etc.), and a diode (FWD, etc.) are appropriately selected according to each application. . For example, when a semiconductor module is used as an inverter, an inverter circuit in which a plurality of switching elements and diodes are incorporated in parallel is formed. On the other hand, when using a semiconductor module as a converter, a converter circuit is comprised only by a rectifier element (diode).

また、スペーサの配置形態も、実施形態のように電極端子間に設ける形態に限定されるものではなく、例えば、半導体モジュール内であって、半導体素子及び電極端子からなる積層部の積層方向と平行に配置すれば、実施形態と同様の効果を得ることができる。つまり、半導体モジュールにスペーサを設ける目的は、半導体モジュールの厚み方向の機械的強度(振動に対する耐性等)を高めること、隣り合う半導体素子間の水平方向の絶縁を保つこと、半導体モジュールの放熱性を高めること等であるが、いずれの目的で設けられたスペーサであっても、スペーサの熱膨張係数をこのスペーサに近接する箇所に設けられた半導体素子を含む積層部の平均熱膨張係数と略等しくすることで、半導体モジュール(半導体素子)の温度によらず均一な圧接力を半導体素子に与えることができる。   Further, the arrangement form of the spacers is not limited to the form provided between the electrode terminals as in the embodiment. For example, the arrangement form of the spacers is parallel to the stacking direction of the stacked portion including the semiconductor elements and the electrode terminals in the semiconductor module. If it arrange | positions to, the effect similar to embodiment can be acquired. In other words, the purpose of providing the spacer in the semiconductor module is to increase the mechanical strength (resistance to vibration, etc.) in the thickness direction of the semiconductor module, to maintain horizontal insulation between adjacent semiconductor elements, and to improve the heat dissipation of the semiconductor module. Although the spacer is provided for any purpose, the thermal expansion coefficient of the spacer is substantially equal to the average thermal expansion coefficient of the stacked portion including the semiconductor element provided in a location close to the spacer. As a result, a uniform pressure contact force can be applied to the semiconductor element regardless of the temperature of the semiconductor module (semiconductor element).

1,15…半導体モジュール
2a〜2f…半導体素子
3…AC電極端子(第1電極端子)
4…DC電極端子(−極)(第2電極端子)
5…DC電極端子(+極)(第2電極端子)
6…スペーサ
7…応力緩衝板
8…放熱器
8b…溝部
9…嵌合溝
10…ケース(筺体)
11…応力緩衝溝
12…絶縁板
13…ばね(弾性部材)
DESCRIPTION OF SYMBOLS 1,15 ... Semiconductor module 2a-2f ... Semiconductor element 3 ... AC electrode terminal (1st electrode terminal)
4 ... DC electrode terminal (-pole) (second electrode terminal)
5 ... DC electrode terminal (+ electrode) (second electrode terminal)
6 ... Spacer 7 ... Stress buffer plate 8 ... Radiator 8b ... Groove 9 ... Fitting groove 10 ... Case (frame)
11 ... Stress buffer groove 12 ... Insulating plate 13 ... Spring (elastic member)

Claims (12)

半導体素子と、
前記半導体素子の電極層と電気的に接続される第1電極端子と、
前記半導体素子の他の電極層と電気的に接続される第2電極端子と、
前記第1電極端子と、前記第2電極端子との間に設けられる、表面を絶縁被覆された金属からなるスペーサと、
を有する
ことを特徴とする半導体モジュール。
A semiconductor element;
A first electrode terminal electrically connected to the electrode layer of the semiconductor element;
A second electrode terminal electrically connected to the other electrode layer of the semiconductor element;
A spacer made of a metal whose surface is insulated and provided between the first electrode terminal and the second electrode terminal;
A semiconductor module comprising:
前記スペーサの熱膨張係数は、前記スペーサの近傍に設けられる半導体素子の積層部の平均熱膨張係数と略等しい
ことを特徴とする請求項1に記載の半導体モジュール。
The semiconductor module according to claim 1, wherein a thermal expansion coefficient of the spacer is substantially equal to an average thermal expansion coefficient of a stacked portion of semiconductor elements provided in the vicinity of the spacer.
前記スペーサの熱膨張係数は、前記スペーサの近傍に設けられる半導体素子の積層部の平均熱膨張係数と誤差10%以内で等しい
ことを特徴とする請求項2に記載の半導体モジュール。
3. The semiconductor module according to claim 2, wherein a thermal expansion coefficient of the spacer is equal to an average thermal expansion coefficient of a stacked portion of semiconductor elements provided in the vicinity of the spacer within an error of 10%.
前記第1電極端子及び前記第2電極端子の少なくとも一方の電極端子に前記スペーサが嵌合する嵌合溝を形成する
ことを特徴とする請求項1または請求項2に記載の半導体モジュール。
The semiconductor module according to claim 1, wherein a fitting groove into which the spacer is fitted is formed in at least one of the first electrode terminal and the second electrode terminal.
前記嵌合溝の深さを調整して、前記スペーサの熱膨張係数と前記積層部の平均膨張係数が略等しくなるように、前記積層部の平均膨張係数を調整する
ことを特徴とする請求項4に記載の半導体モジュール。
The depth of the fitting groove is adjusted, and the average expansion coefficient of the stacked portion is adjusted so that the thermal expansion coefficient of the spacer and the average expansion coefficient of the stacked portion are substantially equal. 5. The semiconductor module according to 4.
前記嵌合溝を、当該嵌合溝の底部と前記スペーサの端面とが面接触するように形成する、
ことを特徴とする請求項4に記載の半導体モジュール。
Forming the fitting groove such that the bottom of the fitting groove and the end face of the spacer are in surface contact;
The semiconductor module according to claim 4.
前記第1電極端子及び前記第2電極端子の少なくとも一方の電極端子に絶縁板を介して放熱器を設け、
前記放熱器に、前記絶縁板を前記半導体素子方向に押圧する弾性部材を設ける溝部を形成する
ことを特徴とする請求項1から請求項6のいずれか1項に記載の半導体モジュール。
A radiator is provided through an insulating plate on at least one of the first electrode terminal and the second electrode terminal,
The semiconductor module according to any one of claims 1 to 6, wherein a groove is provided in the radiator to provide an elastic member that presses the insulating plate toward the semiconductor element.
前記放熱器の側端部に、Oリングを介して筺体を設ける
ことを特徴とする請求項7に記載の半導体モジュール。
The semiconductor module according to claim 7, wherein a casing is provided on a side end portion of the radiator through an O-ring.
前記第1電極端子及び前記第2電極端子の少なくとも一方の電極端子に応力緩衝溝を形成する
ことを特徴とする請求項1から請求項8のいずれか1項に記載の半導体モジュール。
9. The semiconductor module according to claim 1, wherein a stress buffering groove is formed in at least one of the first electrode terminal and the second electrode terminal. 10.
半導体素子と、
前記半導体素子の電極層と電気的に接続される第1電極端子と、
前記半導体素子の他の電極層と電気的に接続される第2電極端子と、
を有する半導体モジュールにおいて、
前記第1電極端子と、前記半導体素子と、前記第2電極端子とを積層した積層部の積層方向と平行に、表面を絶縁被覆された金属からなるスペーサを設ける
ことを特徴とする半導体モジュール。
A semiconductor element;
A first electrode terminal electrically connected to the electrode layer of the semiconductor element;
A second electrode terminal electrically connected to the other electrode layer of the semiconductor element;
In a semiconductor module having
A semiconductor module comprising a spacer made of a metal whose surface is insulated and coated in parallel with a stacking direction of a stacked portion in which the first electrode terminal, the semiconductor element, and the second electrode terminal are stacked.
圧接により半導体素子の電極層と電極端子とを電気的に接続する半導体モジュールにおいて、前記半導体素子の電極層に接続される電極端子間に設けられるスペーサであって、
前記スペーサは、金属部材の表面を絶縁被覆してなる
ことを特徴とするスペーサ。
In the semiconductor module for electrically connecting the electrode layer of the semiconductor element and the electrode terminal by pressure contact, a spacer provided between the electrode terminals connected to the electrode layer of the semiconductor element,
The spacer is formed by insulatingly coating the surface of a metal member.
圧接により半導体素子の電極層と電極端子とを電気的に接続する半導体モジュールにおいて、前記半導体素子と前記電極端子とを積層した積層部の積層方向と平行に設けられるスペーサであって、
前記スペーサは、金属部材の表面を絶縁被覆してなる
ことを特徴とするスペーサ。
In a semiconductor module for electrically connecting an electrode layer and an electrode terminal of a semiconductor element by pressure contact, a spacer provided in parallel with a stacking direction of a stacked portion in which the semiconductor element and the electrode terminal are stacked,
The spacer is formed by insulatingly coating the surface of a metal member.
JP2011169775A 2011-08-03 2011-08-03 Semiconductor module and spacer Expired - Fee Related JP5807432B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011169775A JP5807432B2 (en) 2011-08-03 2011-08-03 Semiconductor module and spacer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011169775A JP5807432B2 (en) 2011-08-03 2011-08-03 Semiconductor module and spacer

Publications (2)

Publication Number Publication Date
JP2013033876A true JP2013033876A (en) 2013-02-14
JP5807432B2 JP5807432B2 (en) 2015-11-10

Family

ID=47789499

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011169775A Expired - Fee Related JP5807432B2 (en) 2011-08-03 2011-08-03 Semiconductor module and spacer

Country Status (1)

Country Link
JP (1) JP5807432B2 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105575920A (en) * 2014-10-29 2016-05-11 现代自动车株式会社 Double-sided cooling power module and method for manufacturing the same
CN110047822A (en) * 2018-01-17 2019-07-23 丰田自动车株式会社 Semiconductor device
KR20200071054A (en) * 2020-06-05 2020-06-18 삼성전자주식회사 Semiconductor package
KR20210070928A (en) * 2019-12-05 2021-06-15 주식회사 아모센스 Power semiconductor module
EP4177943A4 (en) * 2020-07-02 2023-12-27 Amosense Co.,Ltd Power module, and method for manufacturing same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004303900A (en) * 2003-03-31 2004-10-28 Denso Corp Semiconductor device
JP2007165588A (en) * 2005-12-14 2007-06-28 Omron Corp Power module structure, and solid-state relay using same
JP2007281443A (en) * 2006-03-15 2007-10-25 Hitachi Ltd Power semiconductor device
JP2007311441A (en) * 2006-05-17 2007-11-29 Hitachi Ltd Power semiconductor module

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004303900A (en) * 2003-03-31 2004-10-28 Denso Corp Semiconductor device
JP2007165588A (en) * 2005-12-14 2007-06-28 Omron Corp Power module structure, and solid-state relay using same
JP2007281443A (en) * 2006-03-15 2007-10-25 Hitachi Ltd Power semiconductor device
JP2007311441A (en) * 2006-05-17 2007-11-29 Hitachi Ltd Power semiconductor module

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105575920A (en) * 2014-10-29 2016-05-11 现代自动车株式会社 Double-sided cooling power module and method for manufacturing the same
US9390996B2 (en) 2014-10-29 2016-07-12 Hyundai Motor Company Double-sided cooling power module and method for manufacturing the same
KR101755769B1 (en) * 2014-10-29 2017-07-07 현대자동차주식회사 Dual side cooling power module and Method for manufacturing the same
CN110047822A (en) * 2018-01-17 2019-07-23 丰田自动车株式会社 Semiconductor device
JP2019125721A (en) * 2018-01-17 2019-07-25 トヨタ自動車株式会社 Semiconductor device
KR20210070928A (en) * 2019-12-05 2021-06-15 주식회사 아모센스 Power semiconductor module
KR102418458B1 (en) * 2019-12-05 2022-07-07 주식회사 아모센스 Power semiconductor module
KR20200071054A (en) * 2020-06-05 2020-06-18 삼성전자주식회사 Semiconductor package
KR102211996B1 (en) 2020-06-05 2021-02-05 삼성전자주식회사 Semiconductor package
EP4177943A4 (en) * 2020-07-02 2023-12-27 Amosense Co.,Ltd Power module, and method for manufacturing same

Also Published As

Publication number Publication date
JP5807432B2 (en) 2015-11-10

Similar Documents

Publication Publication Date Title
US10217690B2 (en) Semiconductor module that have multiple paths for heat dissipation
US20120211799A1 (en) Power semiconductor module and method of manufacturing a power semiconductor module
WO2014097798A1 (en) Semiconductor device
US9299637B2 (en) Semiconductor module
JP5807432B2 (en) Semiconductor module and spacer
JP2012119651A (en) Semiconductor module and electrode member
JP6003624B2 (en) Semiconductor module
JP2021141275A (en) Electrical circuit body, power conversion device, and electrical circuit body manufacturing method
JPWO2013171946A1 (en) Semiconductor device manufacturing method and semiconductor device
JP2012015222A (en) Semiconductor device
JP5899952B2 (en) Semiconductor module
JP7091878B2 (en) Power modules, power converters, and methods for manufacturing power modules
JP6056286B2 (en) Semiconductor module and semiconductor module manufacturing method
JP5899680B2 (en) Power semiconductor module
JP5909924B2 (en) Semiconductor module
JP2018186220A (en) Semiconductor device
JP2015002273A (en) Semiconductor module
JP2013102065A (en) Semiconductor module and electrode member
US20220108941A1 (en) Semiconductor device, semiconductor device manufacturing method, and power converter
JP2015026667A (en) Semiconductor module
JP2013236035A (en) Semiconductor module and manufacturing method of the same
JP5724415B2 (en) Semiconductor module
JP2014116478A (en) Semiconductor module, semiconductor module manufacturing method and power conversion apparatus
JP2014207266A (en) Semiconductor module
Waltrich et al. Novel Design Concept for Modular Multilevel Converter Power Modules

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140725

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150528

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150602

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150713

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150811

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150824

R150 Certificate of patent or registration of utility model

Ref document number: 5807432

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees