JP2013031335A - 電源回路及び電源回路の制御方法 - Google Patents

Abstract

【課題】力率改善回路や負荷回路などの状態と交流電源の状態とに応じて突入電流抑制回路を制御でき、確実な突入電流の抑制と消費電力の低減とを両立できる電源回路を提供する。
【解決手段】電源回路１には、整流回路１２と、整流回路１２からの直流電圧を平滑して出力する平滑コンデンサＣ１と、入力端子２ａと整流回路１２とを接続する経路上に配置された突入電流抑制回路１１とが設けられている。突入電流抑制回路１１は、突入電流抑制素子１７及びそれに並列に接続された開閉素子１８を有している。また、電源回路１には、整流回路１２に入力される交流電圧に対応する交流検出電圧を出力するＡＣ電圧検出部１４と、平滑コンデンサＣ１に充電される電荷に応じた直流電圧に対応する直流検出電圧を出力するＤＣ電圧検出部１５と、交流検出電圧と直流検出電圧とに応じて、開閉素子１８を開閉させる制御回路１６とが設けられている。
【選択図】図１

Description

この発明は、電源回路及び電源回路の制御方法に関し、特に、交流電源から流入する突入電流を抑制する突入電流抑制回路を備えた電源回路及び電源回路の制御方法に関する。

例えば商用交流電圧から直流電圧に変換する電源装置などに設けられる電源回路において、ＡＣ電源接続時や電源投入時などに発生する突入電流を抑制するための突入電流抑制回路が用いられる。このような突入電流抑制回路として、単に抵抗を直列に接続したものを用いると、損失が大きくなり、電源回路の効率低下の原因となる。そこで、抵抗とその抵抗に並列に接続されたリレーなどの開閉素子とを有するものを用いて、突入電流が流れない期間にはリレーにより抵抗をバイパスすることで、効率低下を防止することができる。

このように突入電流抑制回路に用いられている開閉素子の制御に関しては、種々の技術が知られている。

下記特許文献１には、力率改善回路（ＰＦＣ回路）の出力電圧を検出し、その検出結果に応じてマイクロコントローラが開閉素子に信号を送り、開閉素子を制御することが開示されている。特許文献１に記載の電源装置において、開閉素子の制御は、力率改善回路が動作していることを前提として行われる。

また、下記特許文献２には、電源装置において、交流電圧の状態を検出し、その検出結果に応じて開閉素子を開閉させる制御を行うことが開示されている。

下記特許文献３には、電源プラットフォームが起動時から所定時間、突入電流を抑制するためにリレー開く制御を行うように構成された電源装置が開示されている。

下記特許文献４には、整流された直流電圧を監視して、突入電流を抑制するためにリレーの開閉を行うように構成された電源装置が開示されている。

下記特許文献５には、停電状態を検出する停電状態検出手段と平滑回路の直流電圧を検出する直流電圧検出手段との検出結果似応じて突入電流防止回路のスイッチング手段を開閉することで停電等の外乱が生じたときにも突入電流を防止する電源装置が開示されている。

特許第４６４４９５９号公報 特開２００９−１７６２６３号公報 特開２００８−１２５３１６号公報 特開２００７−２８２４１４号公報 特開平１０−１５５２７２号公報

ところで、特許文献１に記載されている電源装置では、整流後のコンデンサの電圧のみに応じて開閉素子の開閉が行われるので、力率改善回路が動作しない場合には、整流後の電圧が開閉素子をオンさせるために必要な電圧値まで到達せず、開閉素子をオンできなくなってしまう。すなわち、この電源装置では、力率改善回路が動作しない動作待機時（スタンバイ時）には、出力電圧が得られないため、開閉素子の制御を行うことができない。また、電源装置の動作中に交流電源の電圧が急激に増加方向に変動した場合に、力率改善回路の制御が安定するまでの間、交流電源の電圧の変動に応じて平滑用コンデンサに流入する突入電流を抑制することが難しい。さらに、広範囲の交流電源電圧レンジに対応する必要があるワールドワイド仕様の電源回路として用いられる場合には、突入電流抑制効果の観点からは複数の検出基準交流電圧値が必要となり、あるいは検出基準交流電圧値が１つの値のみである場合には交流電源の電圧仕様によっては充分な突入電流の抑制効果が得られない。

また、特許文献２に記載の電源装置では、交流電圧の状態に応じて開閉素子を開閉するので、力率改善回路や負荷回路などの状態に応じた、電源装置の出力側の状態に合わせた制御を行うことが前提となる突入電流抑制回路には適さない。

特許文献３から５のそれぞれには、上記問題点に対して有効な解決策は開示されていない。

この発明はそのような問題点を解決するためになされたものであり、力率改善回路や負荷回路などの状態と交流電源の状態とに応じて突入電流抑制回路を制御でき、確実な突入電流の抑制と消費電力の低減とを両立できる電源回路及び電源回路の制御方法を提供することを目的としている。

上記目的を達成するためこの発明のある局面に従うと、電源回路は、交流電源の入力部と、入力部を介して交流電源からの交流電圧が入力されるように配置され、入力された交流電圧を整流し、負荷に直流を出力する整流回路と、整流回路の出力端側に整流回路に対して並列に接続され、整流回路から負荷に出力される直流を平滑させる平滑コンデンサと、入力部を介して整流回路に入力される交流電圧を検出し、検出した交流電圧に対応する交流検出電圧を出力するＡＣ電圧検出部と、整流回路から平滑コンデンサに充電される電荷に応じた直流電圧を検出し、検出した直流電圧に対応する直流検出電圧を出力するＤＣ電圧検出部と、入力部と整流回路とを接続する経路上及び整流回路と平滑コンデンサとを接続する経路上のうち少なくとも１箇所に配置され、突入電流を抑制する突入電流抑制回路と、ＡＣ電圧検出部から出力された交流検出電圧と、ＤＣ電圧検出部から出力された直流検出電圧とに応じて、突入電流抑制回路の動作を制御する制御回路とを備え、突入電流抑制回路は、交流電源又は整流回路に対して直列に接続された突入電流抑制素子と、突入電流抑制素子に並列に接続された開閉素子とを有し、制御回路は、交流検出電圧と直流検出電圧とを比較し、その結果に応じて、開閉素子の開閉を制御する。

好ましくは制御回路は、交流検出電圧と直流検出電圧とを比較して比較結果電圧を出力する第１の比較部と、第１の比較部から出力された比較結果電圧と、予め設定された開閉素子制御基準電圧とを比較し、その比較結果に基づいて、開閉素子の開放と短絡とを選択するための開閉素子制御信号を出力する第２の比較部とを備える。

好ましくは比較結果電圧は、交流検出電圧から直流検出電圧を減じた値に対応し、第２の比較部は、比較結果電圧が開閉素子制御基準電圧を超える場合に、開閉素子を開放するように開閉素子制御信号を出力し、比較結果電圧が開閉素子制御基準電圧以下である場合に、開閉素子を短絡するように開閉素子制御信号を出力する。

好ましくは開閉素子制御基準電圧は、所定の期間に平滑コンデンサに充電される電荷に対応する直流電圧に基づいて設定され、電源回路に設けられている記憶部に記憶されており、所定の期間は、入力部を介して交流電源から交流電圧が印加され始めてから、その直後に平滑コンデンサを含む電源回路が有する容量素子に向かって流れようとする突入電流が収束した後の所定のタイミングまでの期間である。

この発明の他の局面に従うと、交流電源の入力部と、入力部を介して交流電源からの交流電圧が入力されるように配置され、入力された交流電圧を整流し、負荷に直流を出力する整流回路と、整流回路の出力端側に整流回路に対して並列に接続され、整流回路から負荷に出力される直流を平滑させる平滑コンデンサと、入力部を介して整流回路に入力される交流電圧を検出し、検出した交流電圧に対応する交流検出電圧を出力するＡＣ電圧検出部と、整流回路から平滑コンデンサに充電される電荷に応じた直流電圧を検出し、検出した直流電圧に対応する直流検出電圧を出力するＤＣ電圧検出部と、入力部と整流回路とを接続する経路上及び整流回路と平滑コンデンサとを接続する経路上のうち少なくとも１箇所に配置され、突入電流を抑制する突入電流抑制回路とを備え、突入電流抑制回路は、交流電源又は整流回路に対して直列に接続された突入電流抑制素子と、突入電流抑制素子に並列に接続された開閉素子とを有する電源回路の制御方法は、ＡＣ電圧検出部から出力された交流検出電圧を取得する第１の取得ステップと、ＤＣ電圧検出部から出力された直流検出電圧を取得する第２の取得ステップと、第１の取得ステップで取得された交流検出電圧と第２の取得ステップで取得された直流検出電圧とを比較する比較ステップと、比較ステップによる比較結果と予め設定された開閉素子制御基準電圧とに基づいて、開閉素子の開放と短絡とを選択するための開閉素子制御信号を出力する出力ステップとを備える。

これらの発明に従うと、整流回路に入力される交流電圧に対応する交流検出電圧と、整流回路から平滑コンデンサに充電される電荷に応じた直流電圧に対応する直流検出電圧とに応じて、突入電流抑制回路の動作が制御される。したがって、力率改善回路や負荷回路などの状態と交流電源の状態とに応じて突入電流抑制回路を制御でき、確実な突入電流の抑制と消費電力の低減とを両立できる電源回路及び電源回路の制御方法を提供することができる。

本発明の実施の形態における電源回路の構成を示す図である。 制御回路の概略構成を説明する図である。 電源回路の動作を説明するタイミングチャートである。 制御回路で行われる動作を説明するフローチャートである。 突入電流抑制回路の一変型例を説明する図である。 突入電流抑制回路の他の変型例を説明する図である。 突入電流抑制回路が整流回路と平滑コンデンサとの間に接続されている電源回路の構成を示す図である。

以下、本発明の実施の形態における電源回路について説明する。

［実施の形態］

図１は、本発明の実施の形態における電源回路１の構成を示す図である。

図１に示されるように、電源回路１は、交流電源Ｖａｃの２つの出力端子のそれぞれに接続された入力端子（入力部の一例）２ａ，２ｂと、負荷回路（負荷の一例）９０に接続された出力端子８ａ，８ｂとを有している。電源回路１は、入力端子２ａ，２ｂを介して交流電源Ｖａｃから入力された交流電圧を直流電圧として、出力端子８ａ，８ｂから負荷回路９０に出力する。負荷回路９０は、例えば、ＤＣ／ＤＣコンバータなどである。

電源回路１は、突入電流抑制回路１１と、整流回路１２と、平滑コンデンサＣ１とを有している。

整流回路１２は、例えば、ダイオードＤ１などを用いて構成されている。整流回路１２は、入力端子２ａ，２ｂを介して、交流電源Ｖａｃからの交流電圧が入力されるように配置されている。整流回路１２は、入力された交流電圧を整流し、負荷回路９０に直流を出力する。整流回路１２は、後述のように、交流電源Ｖａｃに対して突入電流抑制回路１１よりも離れるように配置されている。整流回路１２は、力率改善の機能を有していてもよく、例えば、ブリッジレス力率改善回路などがこれに該当する。

平滑コンデンサＣ１は、整流回路１２の出力端側に、整流回路１２に対して並列に接続されている。換言すると、平滑コンデンサＣ１は、出力端子８ａ，８ｂ間に接続されている。平滑コンデンサＣ１は、整流回路１２から出力される電荷を充電するとともに、充電した電荷を負荷回路９０に放電する。すなわち、平滑コンデンサＣ１は、整流回路１２から負荷回路９０に出力される直流を平滑させる。平滑コンデンサＣ１は、出力端子８ａ，８ｂの電圧値に対応して有極性のコンデンサが適切に接続されてもよい。

突入電流抑制回路１１は、例えば、入力端子２ａと整流回路１２とを接続する経路上に挿入されている。換言すると、入力端子２ａと整流回路１２とは、突入電流抑制回路１１を介して接続されている。

突入電流抑制回路１１は、突入電流抑制素子１７と、開閉素子１８とを有している。

突入電流抑制素子１７は、例えば、抵抗Ｒ１である。突入電流抑制素子１７は、交流電源Ｖａｃに対して、直列に接続されている。

開閉素子１８は、例えば、スイッチＳＷ１である。開閉素子１８は、突入電流抑制素子１７に並列に接続されている。すなわち、突入電流抑制回路１１は、突入電流抑制素子１７と開閉素子１８とが並列に接続されて構成されている。開閉素子１８は、後述のように、制御回路１６の制御に基づいて開閉する。

突入電流抑制回路１１は、平滑コンデンサＣ１へ流れようとする突入電流を抑制することを目的として設けられている。すなわち、開閉素子１８が開放状態（オフ状態）である場合、交流電源Ｖａｃから流れる電流は突入電流抑制素子１７を通過する。したがって、突入電流が流れるときには、開閉素子１８を開放させて突入電流が突入電流抑制素子１７を通過するようにすることで、回路を保護することができる。他方、開閉素子１８が短絡状態（オン状態）である場合、交流電源Ｖａｃから流れる電流の大部分は、突入電流抑制素子１７を通過せず、開閉素子１８を通過する。したがって、突入電流が流れないときには、開閉素子１８を短絡させることで、電源回路１の消費電力を小さくすることができる。

本実施の形態において、電源回路１には、さらに、ＡＣ電圧検出部１４と、ＤＣ電圧検出部１５と、制御回路１６とが設けられている。

ＡＣ電圧検出部１４は、例えば、ＡＣ検出ダイオードＤ２，Ｄ３、ＡＣ検出抵抗Ｒ２，Ｒ３、及びＡＣ検出コンデンサＣ２などで構成されている。図１に示されるように、ＡＣ検出ダイオードＤ２，Ｄ３は、それぞれ、入力端子２ａ，２ｂに接続されている。ＡＣ検出抵抗Ｒ２，Ｒ３は、直列に接続されており、ＡＣ検出ダイオードＤ２，Ｄ３はＡＣ検出抵抗Ｒ２に接続されている。ＡＣ検出コンデンサＣ２及び制御回路１６の入力端子の１つは、ＡＣ検出抵抗Ｒ３に並列に接続されている。

ＡＣ電圧検出部１４は、ＡＣ検出ダイオードＤ２，Ｄ３により、入力端子２ａ，２ｂを介して整流回路１２に入力される交流電圧ＶＡＣを取り出す。ＡＣ電圧検出部１４は、交流電圧ＶＡＣに対応する、ＡＣ検出抵抗Ｒ２とＡＣ検出抵抗Ｒ３との間の電位を、交流検出電圧ＶＡＣ１として制御回路１６に出力する。

なお、ＡＣ電圧検出部１４について、入力端子２ａ，２ｂの両方から交流電圧ＶＡＣを検出する構成を有しているが、入力端子２ａ，２ｂのいずれか一方から交流電圧ＶＡＣを検出する構成を採用してもよい。すなわち、ＡＣ検出ダイオードＤ２又はＡＣ検出ダイオードＤ３のいずれか一方を有するようにすればよい。

ＤＣ電圧検出部１５は、例えば、ＤＣ検出抵抗Ｒ４，Ｒ５及びＤＣ検出コンデンサＣ３などで構成されている。ＤＣ検出抵抗Ｒ４，Ｒ５は、直列に接続されており、ＤＣ検出抵抗Ｒ４の一端が整流回路１２の高圧側の出力端すなわち出力端子８ａ側のラインに接続されている。ＤＣ検出コンデンサＣ３及び制御回路１６の入力端子の１つは、ＤＣ検出抵抗Ｒ５に並列に接続されている。

ＤＣ電圧検出部１５は、整流回路１２から出力された直流電圧ＶＤＣを取り出し、ＤＣ検出抵抗Ｒ４とＤＣ検出抵抗Ｒ５との間の、直流電圧ＶＤＣに対応する電位を、直流検出電圧ＶＤＣ１として制御回路１６に出力する。直流電圧ＶＤＣは、整流回路１２から平滑コンデンサＣ１に充電される電荷に応じたものである。

制御回路１６は、ＡＣ電圧検出部１４から出力された交流検出電圧ＶＡＣ１と、ＤＣ電圧検出部１５から出力された直流検出電圧ＶＤＣ１とに応じて、突入電流抑制回路１１の動作を制御する。すなわち、制御回路１６は、整流回路１２に入力される交流電圧ＶＡＣと、整流回路１２から出力された直流電圧ＶＤＣとに基づいて、開閉素子１８を開放又は導通（短絡）させるように制御を行う。制御回路１６は、開閉素子１８の開放と短絡とを選択するための開閉素子制御信号を開閉素子１８に送ることで、開閉素子１８を開閉させる。

図２は、制御回路１６の概略構成を説明する図である。

図２に示されるように、制御回路１６には、第１の比較器（第１の比較部の一例）２１と、第２の比較器（第２の比較部の一例）２２と、記憶部１６ａとが設けられている。なお、制御回路１６には、図２に示されたものに加えて、他の制御用の回路や素子などが設けられていてもよい。また、記憶部１６ａは、制御回路１６とは別個に設けられていてもよい。

第１の比較器２１には、交流検出電圧ＶＡＣ１と直流検出電圧ＶＤＣ１とが入力される。第１の比較器２１は、交流検出電圧ＶＡＣ１と直流検出電圧ＶＤＣ１とを比較して、比較結果電圧を出力する。本実施の形態において、比較結果電圧は、交流検出電圧ＶＡＣ１から直流検出電圧ＶＤＣ１を減じた値に対応するものである。第１の比較器２１は、例えば、交流検出電圧ＶＡＣ１から直流検出電圧ＶＤＣ１を減じた値を比較結果電圧として出力する。

第２の比較器２２には、第１の比較器２１から出力された比較結果電圧と、予め設定された開閉素子制御基準電圧Ｖｒｅｆとが入力される。第２の比較器２２は、比較結果電圧と開閉素子制御基準電圧Ｖｒｅｆとを比較し、その比較結果に応じて、開閉素子制御信号を出力する。換言すると、第２の比較器２２は、比較結果電圧と開閉素子制御基準電圧Ｖｒｅｆとの比較結果に基づいて、開閉素子の開放と短絡とを選択する。

ここで、開閉素子制御基準電圧Ｖｒｅｆは、記憶部１６ａに記憶されている。開閉素子制御基準電圧Ｖｒｅｆは、例えば、電源回路１の設計仕様や用途に応じて、電源回路１ごとに定められ、予め設定されている。

開閉素子制御基準電圧Ｖｒｅｆは、交流電圧ＶＡＣが印加されてから所定の期間内に、高圧側の出力端子８ａから平滑コンデンサＣ１に充電される電荷に応じた直流電圧に基づいて設定されている。ここで、上記所定の期間は、入力端子２ａ，２ｂを介して交流電源Ｖａｃから交流電圧ＶＡＣが印加され始めてから、その直後に平滑コンデンサＣ１を含む電源回路が有する容量素子に向かって流れようとする突入電流が収束した後の所定のタイミングまでの期間である。

すなわち、開閉素子１８が短絡されている状態において交流電源Ｖａｃから交流電圧ＶＡＣが印加されると、その直後に、電源回路１が有する、平滑コンデンサＣ１などの容量素子に向かって、突入電流が流れる。上記所定の期間とは、交流電圧ＶＡＣが印加されてから、このように開閉素子１８が短絡されている状態において発生しうる突入電流が収束するタイミングより後の、予め設定されたタイミングまでの期間である。

具体的には、開閉素子制御基準電圧Ｖｒｅｆは、例えば、後述の図３に示す条件を満足するように、以下の条件式を満たすようにして設定されている。以下の式において、ＶＡＣｈは、交流電圧が供給されているときに交流検出電圧ＶＡＣ１がとる値である。ＶＤＣｒｅｆは、突入電流が収束するタイミングで直流電圧ＶＤＣ１がとる値である。

Ｖｒｅｆ＝ＶＡＣｈ−ＶＤＣｒｅｆ

図３は、電源回路１の動作を説明するタイミングチャートである。

図３において、上から順に、交流電源Ｖａｃから入力される交流電圧ＶＡＣ、整流回路１２から出力される直流電圧ＶＤＣ、ＡＣ電圧検出部１４の交流検出電圧ＶＡＣ１、ＤＣ電圧検出部１５の直流検出電圧ＶＤＣ１のそれぞれの時間の経過に伴う変化が示されている。時刻Ｔ０は、交流電源Ｖａｃから電圧供給が開始される時刻である。時刻Ｔ１は、力率改善回路などの整流回路１２から電圧の出力が開始される時刻である。時刻Ｔ２は、力率改善（ＰＦＣ）動作が開始される時刻である。

図３に示されるように、時刻Ｔ０に交流電圧ＶＡＣの印加が開始されると、交流検出電圧ＶＡＣ１が、それに応じてＶＡＣｈとなる。このとき、直流電圧ＶＤＣ及び直流検出電圧ＶＤＣ１は略ゼロである。時刻Ｔ０より後の時刻Ｔ１において、直流電圧ＶＤＣの出力が開始され、これ以後徐々に直流電圧ＶＤＣが上昇する。

ここで、時刻Ｔ３は、時刻Ｔ０以後に流入しうる突入電流が収束する時刻以降に設定されており、電源回路１の実装部品の定数など、種々の設計仕様に応じて設定されている。時刻Ｔ０から時刻Ｔ３までの期間が、上記の開閉素子制御基準電圧Ｖｒｅｆに関する所定の期間である。

時刻Ｔ３において、直流検出電圧ＶＤＣ１がＶＤＣｒｅｆであるとすると、時刻Ｔ０から時刻Ｔ３までの期間においては、次の関係式が成立する。

ＶＡＣ１−ＶＤＣ１＞Ｖｒｅｆ（＝ＶＡＣｈ−ＶＤＣｒｅｆ） （１）

また、時刻Ｔ３のタイミングでは、次の関係式が成立する。

ＶＡＣ１−ＶＤＣ１＝Ｖｒｅｆ（＝ＶＡＣｈ−ＶＤＣｒｅｆ） （２）

また、時刻Ｔ３より後の期間においては、次の関係式が成立する。

ＶＡＣ１−ＶＤＣ１＜Ｖｒｅｆ（＝ＶＡＣｈ−ＶＤＣｒｅｆ） （３）

本実施の形態において、第２の比較器２２は、比較結果電圧が開閉素子制御基準電圧Ｖｒｅｆを超える場合（上記（１）式の場合）に、開閉素子１８を開放するように開閉素子制御信号を出力する。これにより、図３において時刻Ｔ０から時刻Ｔ３までの期間において、電流が突入電流抑制素子１７を含む経路を流れるようにすることで、突入電流のピークを抑制できる。

他方、第２の比較器２２は、比較結果電圧が開閉素子制御基準電圧Ｖｒｅｆ以下である場合（上記（２）、（３）式の場合）に、開閉素子１８を短絡するように開閉素子制御信号を出力する。これにより、図３において、突入電流の流入終了に応じた時刻Ｔ３より後の期間において、短絡された開閉素子１８を電流が経由するようにし、効率を向上させることができる。

なお、比較結果電圧が開閉素子制御基準電圧Ｖｒｅｆと一致する場合（上記（２）式の場合）において、第２の比較器２２は、開閉素子１８を開放するように開閉素子制御信号を出力するようにしてもよい。

なお、制御回路１６において、第１の比較器２１や第２の比較器２２は、それぞれ、上記とは反対の構成を有していてもよい。例えば、第１の比較器２１は、直流検出電圧ＶＤＣ１から交流検出電圧ＶＡＣ１を減じた値を比較結果電圧として出力してもよい。第２の比較器２２は、比較結果電圧が開閉素子制御基準電圧Ｖｒｅｆを超える場合に、開閉素子１８を短絡するように開閉素子制御信号を出力し、比較結果電圧が開閉素子制御基準電圧Ｖｒｅｆ以下である場合に、開閉素子を開放するように開閉素子制御信号を出力してもよい。

制御回路１６は、ハードウェアのみで構成されていてもよいし、ハードウェアと、制御プログラムを実行させて行う制御とを併用して上記動作が行われるように構成されていてもよい。また、制御回路１６は、マイクロコンピュータなどの演算装置や電源回路１の駆動制御用ＩＣなどを用いて構成されていてもよい。制御プログラムを実行させる場合、その制御プログラムは、例えば記憶部１６ａに記憶されていればよい。

図４は、制御回路１６で行われる動作を説明するフローチャートである。

制御回路１６の動作が開始されると、制御回路１６は、比較結果電圧が開閉素子制御基準電圧Ｖｒｅｆ以下になるまでは、開放素子１８を開放させておく。

すなわち、図４に示されるように、ステップＳ１において、制御回路１６は、開閉素子制御信号を出力し、開閉素子１８（ＳＷ１）をオフとする。これにより、交流電源Ｖａｃの電流は、突入電流抑制素子１７を経由して整流回路１２に流れる。

ステップＳ２において、制御回路１６は、交流検出電圧ＶＡＣ１を検出する。

ステップＳ３において、制御回路１６は、直流検出電圧ＶＤＣ１を検出する。なお、ステップＳ２とステップＳ３とは、順番が互いに前後してもよい。

ステップＳ４において、制御回路１６は、比較結果電圧と開閉素子制御基準電圧Ｖｒｅｆとを比較し、比較結果電圧が開閉素子制御基準電圧Ｖｒｅｆ以下であるか否かを判定する。すなわち、制御回路１６は、交流検出電圧ＶＡＣ１から直流検出電圧ＶＤＣ１を減じた値が、開閉素子制御基準電圧Ｖｒｅｆ以下であるか否かを判定する。制御回路１６は、比較結果電圧が開閉素子制御基準電圧Ｖｒｅｆ以下でなければ、ステップＳ１〜Ｓ４の処理を繰り返し行う。

ステップＳ４で比較結果電圧が開閉素子制御基準電圧Ｖｒｅｆ以下であれば、ステップＳ５において、制御回路１６は、開閉素子制御信号を出力し、開閉素子１８をオンとする。これにより、交流電源Ｖａｃの電流は、短絡された開閉素子１８を経由して、整流回路１２に流れる。

ステップＳ５の処理が終了すれば、制御回路１６の開閉素子１８についての制御は終了してもよい。また、ステップＳ５の処理終了後には、ステップＳ４に戻るようにしてもよい。

このように、本実施の形態では、交流検出電圧ＶＡＣ１と直流検出電圧ＶＤＣ１とに応じて、突入電流抑制回路１１の動作が制御される。すなわち、整流回路１２に入力される交流電圧ＶＡＣと整流回路１２から平滑コンデンサＣ１に充電される電荷に応じた直流電圧ＶＤＣとに応じて、突入電流抑制回路１１の動作が制御される。これにより、より確実に突入電流を抑制することができ、かつ、消費電力を低減させて電源回路１の効率を高くすることができる。また、力率改善回路や負荷回路９０などの状態と、交流電源Ｖａｃの状態とに応じて、突入電流抑制回路１１を制御できる。

交流電圧ＶＡＣの印加開始から所定のタイミングで開閉素子１８を開閉させるには、例えば時定数を設定することによる制御を行うことも考えられる。しかしながら、この場合には、時定数を設定するためのハードウェアの性質にばらつきがあることにより、時定数が影響を受ける場合がある。これに対して、本実施の形態では、交流検出電圧ＶＡＣ１と直流検出電圧ＶＤＣ１とを実際に検出し、それに基づいて、適切なタイミングで開閉素子１８を開閉させることができる。

また、電源回路１においては、制御回路１６が開閉素子制御信号を出力することにより、電源回路１への電源供給の停止時においても、上記のような開閉素子１８の開閉の制御を行うことができる。したがって、より確実に、突入電流を抑制することができる。

制御回路１６は、交流検出電圧ＶＡＣ１と直流検出電圧ＶＤＣ１とを第１の比較器２１で直接比較した後、さらにその比較結果電圧を、第２の比較器２２で開閉素子制御基準電圧Ｖｒｅｆと比較する構成を採用している。これにより、基準電圧としては、開閉素子制御基準電圧Ｖｒｅｆを１つだけ用意すればよく、交流検出電圧ＶＡＣ１や直流検出電圧ＶＤＣ１をそれぞれ個別に比較判定するための個別の基準電圧を設ける必要はなくなる。換言すると、交流検出電圧ＶＡＣ１や直流検出電圧ＶＤＣ１の検出に、それぞれ個別に比較器や基準電圧を用いて判定する場合と比較して、より簡素な制御を行うことができる。

［突入電流抑制回路１１の構成に関する変型例の説明］

突入電流抑制回路１１は、上述とは異なる素子を用いて構成されていてもよい。

図５は、突入電流抑制回路１１の一変型例を説明する図である。

図５に示されるように、電源回路１は、スイッチＳＷ１に代えてリレーＲＹ１を用いた開閉素子１８ａを有する突入電流抑制回路１１ａを備えていてもよい。この場合、リレーＲＹ１は、制御回路１６から送られた開閉素子制御信号に応じて開閉するように構成されていればよい。なお、図５においては、制御回路１６としてマイクロコンピュータで構成されたものを用いた例が示されている。

図６は、突入電流抑制回路１１の他の変型例を説明する図である。

図６の（ａ）に示されるように、抵抗Ｒ１に代えてサーミスタを突入電流抑制素子１７ｂとして備えた突入電流抑制回路１１ｂを用いてもよい。

図６の（ｂ）に示されるように、スイッチＳＷ１に代えてサイリスタを開閉素子１８ｂとして備えた突入電流抑制回路１１ｃを用いてもよい。この場合、サイリスタは、制御回路１６から送られた開閉素子制御信号に応じて開閉するように構成されていればよい。

図６の（ｃ）に示されるように、スイッチＳＷ１に代えてトライアックを開閉素子１８ｃとして備えた突入電流抑制回路１１ｄを用いてもよい。この場合、トライアックは、制御回路１６から送られた開閉素子制御信号に応じて開閉するように構成されていればよい。

図６の（ｄ）に示されるように、スイッチＳＷ１に代えて電界効果トランジスタ（ＦＥＴ）を開閉素子１８ｄとして備えた突入電流抑制回路１１ｅを用いてもよい。この場合、電界効果トランジスタは、制御回路１６から送られた開閉素子制御信号に応じて開閉するように構成されていればよい。

突入電流抑制回路は、突入電流抑制素子１７，１７ｂや開閉素子１８，１８ａ〜１８ｄの他に、他種の素子を用いて構成されていてもよい。突入電流抑制素子１７，１７ｂと開閉素子１８，１８ａ〜１８ｄとの組合せは上述のものに限られず、いずれの組合せであってもよい。

［突入電流抑制回路１１の配設箇所に関する変型例の説明］

突入電流抑制回路１１は、入力端子２ｂと整流回路１２との間に、突入電流抑制素子１７が交流電源Ｖａｃに対して直列に接続されるように設けられていてもよい。また、突入電流抑制回路１１は、入力端子２ａと整流回路１２との間、及び入力端子２ｂと整流回路１２との間のそれぞれに設けられていてもよい。

また、突入電流抑制回路１１は、整流回路１２と平滑コンデンサＣ１とを接続する２つの経路上のいずれか一方又は両方に、突入電流抑制素子１７が整流回路１２に対して直列に接続されるように設けられていてもよい。

図７は、突入電流抑制回路１１が整流回路１２と平滑コンデンサＣ１との間に接続されている電源回路１ａの構成を示す図である。

図７に示されるように、電源回路１ａにおいて、突入電流抑制回路１１は、整流回路１２の高圧側の出力端（出力端子８ａ側のライン）と平滑コンデンサＣ１との間に配置されている。すなわち、突入電流抑制回路１１は、整流回路１２よりも交流電源Ｖａｃに対して離れるように、整流回路１２の出力端子８ａ側の端子と平滑コンデンサＣ１との間に接続されている。換言すると、突入電流抑制素子１７は、整流回路１２に対して、直列に接続されている。電源回路１ａのその他の部分の構成は、上述の電源回路１のそれと同様である。

電源回路１ａは、電源回路１と同様に動作する。すなわち、ＡＣ電圧検出部１４の交流検出電圧ＶＡＣ１とＤＣ電圧検出部１５の直流検出電圧ＶＤＣ１とに基づいて、制御回路１６が開閉素子１８を開閉させる。これにより、突入電流の抑制と、消費電力の低減とを両立させることができる。

なお、突入電流抑制回路１１は、整流回路１２の低圧側（出力端子８ｂ側）の端子と平滑コンデンサＣ１との間に配設されていても、同様の効果が得られる。整流回路１２の高圧側の端子と低圧側の端子との両極に対して、突入電流抑制回路１１が配設されていてもよい。また、突入電流抑制回路１１は、整流回路１２の出力端から出力端子８ａ，８ｂに繋がる経路上から分岐された、平滑コンデンサＣ１の端部に繋がる経路上に配設されていてもよく、この場合でも同様の効果が得られる。

［その他］

制御回路は、例えばタイマ機能による計時結果と、比較結果電圧の大小とを組み合わせたうえでヒステリシス効果を付加して、開閉素子の開閉を制御するようにしてもよい。これにより、開閉素子におけるチャタリングの発生を防止することができ、より安定的な動作を行うことが可能となる。

整流回路が、力率改善機能を有するブリッジレス力率改善回路であって、交流電源と並列に整流回路の入力側に入力コンデンサが備えられていてもよい。この場合、この入力コンデンサと突入電流抑制回路とによる無効電流が発生しないように、突入電流抑制回路の配置が調整されればよい。また、この場合、例えば無効電流による損失影響度が大きくなるような、力率改善回路が動作しない場合に、開閉素子を短絡させて、無効電流が発生しないようにしてもよい。

上記実施の形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。

１，１ａ 電源回路
２ａ，２ｂ 入力端子（入力部の一例）
８ａ，８ｂ 出力端子
１１，１１ａ〜１１ｅ 突入電流抑制回路
１２ 整流回路
１４ ＡＣ電源検出部
１５ ＤＣ電源検出部
１６ 制御回路
１６ａ 記憶部
１７，１７ｂ 突入電流抑制素子
１８，１８ａ〜１８ｄ 開閉素子
２１ 第１の比較器（第１の比較部の一例）
２２ 第２の比較器（第２の比較部の一例）
９０ 負荷回路（負荷の一例）
Ｃ１ 平滑コンデンサ
Ｖａｃ 交流電源
ＶＡＣ 交流電圧
ＶＡＣ１ 交流検出電圧
ＶＤＣ 直流電圧
ＶＤＣ１ 直流検出電圧

Claims (5)

1. 交流電源の入力部と、
   前記入力部を介して前記交流電源からの交流電圧が入力されるように配置され、入力された交流電圧を整流し、負荷に直流を出力する整流回路と、
   前記整流回路の出力端側に前記整流回路に対して並列に接続され、前記整流回路から前記負荷に出力される直流を平滑させる平滑コンデンサと、
   前記入力部を介して前記整流回路に入力される交流電圧を検出し、検出した交流電圧に対応する交流検出電圧を出力するＡＣ電圧検出部と、
   前記整流回路から前記平滑コンデンサに充電される電荷に応じた直流電圧を検出し、検出した直流電圧に対応する直流検出電圧を出力するＤＣ電圧検出部と、
   前記入力部と前記整流回路とを接続する経路上及び前記整流回路と前記平滑コンデンサとを接続する経路上のうち少なくとも１箇所に配置され、突入電流を抑制する突入電流抑制回路と、
   前記ＡＣ電圧検出部から出力された交流検出電圧と、前記ＤＣ電圧検出部から出力された直流検出電圧とに応じて、前記突入電流抑制回路の動作を制御する制御回路とを備え、
   前記突入電流抑制回路は、
   前記交流電源又は前記整流回路に対して直列に接続された突入電流抑制素子と、
   前記突入電流抑制素子に並列に接続された開閉素子とを有し、
   前記制御回路は、前記交流検出電圧と前記直流検出電圧とを比較し、その結果に応じて、前記開閉素子の開閉を制御する、電源回路。
2. 前記制御回路は、
   前記交流検出電圧と前記直流検出電圧とを比較して比較結果電圧を出力する第１の比較部と、
   前記第１の比較部から出力された前記比較結果電圧と、予め設定された開閉素子制御基準電圧とを比較し、その比較結果に基づいて、前記開閉素子の開放と短絡とを選択するための開閉素子制御信号を出力する第２の比較部とを備える、請求項１に記載の電源回路。
3. 前記比較結果電圧は、前記交流検出電圧から前記直流検出電圧を減じた値に対応し、
   前記第２の比較部は、
   前記比較結果電圧が前記開閉素子制御基準電圧を超える場合に、前記開閉素子を開放するように前記開閉素子制御信号を出力し、
   前記比較結果電圧が前記開閉素子制御基準電圧以下である場合に、前記開閉素子を短絡するように前記開閉素子制御信号を出力する、請求項２に記載の電源回路。
4. 前記開閉素子制御基準電圧は、所定の期間に前記平滑コンデンサに充電される電荷に対応する直流電圧に基づいて設定され、前記電源回路に設けられている記憶部に記憶されており、
   前記所定の期間は、前記入力部を介して前記交流電源から前記交流電圧が印加され始めてから、その直後に前記平滑コンデンサを含む前記電源回路が有する容量素子に向かって流れようとする突入電流が収束した後の所定のタイミングまでの期間である、請求項２又は３に記載の電源回路。
5. 交流電源の入力部と、
   前記入力部を介して前記交流電源からの交流電圧が入力されるように配置され、入力された交流電圧を整流し、負荷に直流を出力する整流回路と、
   前記整流回路の出力端側に前記整流回路に対して並列に接続され、前記整流回路から前記負荷に出力される直流を平滑させる平滑コンデンサと、
   前記入力部を介して前記整流回路に入力される交流電圧を検出し、検出した交流電圧に対応する交流検出電圧を出力するＡＣ電圧検出部と、
   前記整流回路から前記平滑コンデンサに充電される電荷に応じた直流電圧を検出し、検出した直流電圧に対応する直流検出電圧を出力するＤＣ電圧検出部と、
   前記入力部と前記整流回路とを接続する経路上及び前記整流回路と前記平滑コンデンサとを接続する経路上のうち少なくとも１箇所に配置され、突入電流を抑制する突入電流抑制回路とを備え、
   前記突入電流抑制回路は、
   前記交流電源又は前記整流回路に対して直列に接続された突入電流抑制素子と、
   前記突入電流抑制素子に並列に接続された開閉素子とを有する電源回路の制御方法であって、
   前記ＡＣ電圧検出部から出力された交流検出電圧を取得する第１の取得ステップと、
   前記ＤＣ電圧検出部から出力された直流検出電圧を取得する第２の取得ステップと、
   前記第１の取得ステップで取得された交流検出電圧と前記第２の取得ステップで取得された直流検出電圧とを比較する比較ステップと、
   前記比較ステップによる比較結果と予め設定された開閉素子制御基準電圧とに基づいて、前記開閉素子の開放と短絡とを選択するための開閉素子制御信号を出力する出力ステップとを備える、電源回路の制御方法。

Images