JP2013029670A - Method of manufacturing semiconductor device - Google Patents
Method of manufacturing semiconductor device Download PDFInfo
- Publication number
- JP2013029670A JP2013029670A JP2011165720A JP2011165720A JP2013029670A JP 2013029670 A JP2013029670 A JP 2013029670A JP 2011165720 A JP2011165720 A JP 2011165720A JP 2011165720 A JP2011165720 A JP 2011165720A JP 2013029670 A JP2013029670 A JP 2013029670A
- Authority
- JP
- Japan
- Prior art keywords
- film
- patterned
- sacrificial layer
- resist
- ion irradiation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 22
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- 238000000034 method Methods 0.000 claims abstract description 67
- 230000001681 protective effect Effects 0.000 claims description 38
- 239000007789 gas Substances 0.000 claims description 36
- 239000000758 substrate Substances 0.000 claims description 36
- 238000000059 patterning Methods 0.000 claims description 30
- 239000000463 material Substances 0.000 claims description 19
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 12
- 239000001301 oxygen Substances 0.000 claims description 12
- 229910052760 oxygen Inorganic materials 0.000 claims description 12
- 150000002500 ions Chemical class 0.000 description 47
- 239000010410 layer Substances 0.000 description 31
- 238000005530 etching Methods 0.000 description 20
- 238000000992 sputter etching Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 7
- 239000000460 chlorine Substances 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 238000007740 vapor deposition Methods 0.000 description 4
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 3
- 229910052801 chlorine Inorganic materials 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 230000001678 irradiating effect Effects 0.000 description 3
- 239000003039 volatile agent Substances 0.000 description 3
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 2
- PEDCQBHIVMGVHV-UHFFFAOYSA-N Glycerine Chemical compound OCC(O)CO PEDCQBHIVMGVHV-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 238000004380 ashing Methods 0.000 description 2
- 238000003486 chemical etching Methods 0.000 description 2
- 229910052731 fluorine Inorganic materials 0.000 description 2
- 239000011737 fluorine Substances 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 239000011819 refractory material Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical compound ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 description 1
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 230000001154 acute effect Effects 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- 235000011187 glycerol Nutrition 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 239000012466 permeate Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000004611 spectroscopical analysis Methods 0.000 description 1
Images
Landscapes
- Photosensitive Polymer And Photoresist Processing (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Weting (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
Description
本発明は、リフトオフ法によって被パターニング膜を所望形状にパターニングするリフトオフ工程を有する半導体装置の製造方法に関するものである。 The present invention relates to a method for manufacturing a semiconductor device having a lift-off process for patterning a film to be patterned into a desired shape by a lift-off method.
従来より、リフトオフ法を用いて被パターニング膜を所望形状にパターニングすることが行われている。リフトオフ法では、所望形状に露光したレジストの上に被パターニング膜を配置し、レジストと共に被パターニング膜のうちのレジスト上に配置された部分を除去することで、レジストが形成されていなかった場所に被パターニング膜を残す。このようなリフトオフ法では、リフトオフ時にレジストの側面が被パターニング膜から露出させられる必要があるため、レジストの側面に被パターニング膜が付着していると良好なリフトオフが行えない。このため、特許文献1では、レジストの側面が逆テーパ形状、つまりレジストが配置される半導体基板などの表面に対してレジストの側面が成す角度が鋭角となるようにしている。
Conventionally, a film to be patterned is patterned into a desired shape using a lift-off method. In the lift-off method, a film to be patterned is placed on a resist exposed to a desired shape, and a portion of the film to be patterned that is placed on the resist is removed together with the resist so that the resist is not formed. The film to be patterned is left. In such a lift-off method, the side surface of the resist needs to be exposed from the film to be patterned at the time of lift-off. Therefore, if the film to be patterned adheres to the side surface of the resist, good lift-off cannot be performed. For this reason, in
また、リフトオフ法を用いた被パターニング膜のパターニングとして、特許文献2に示される方法もある。この方法では、レジスト側面において被パターニング膜をライトエッチングによって除去することでレジスト側面を露出させ、その後、レジストと共にレジスト上の被パターニング膜を除去することで、レジストが形成されていなかった場所に被パターニング膜を残すようにしている。
Further, as a patterning of a film to be patterned using the lift-off method, there is a method disclosed in
しかしながら、特許文献1のように、レジストの側面を逆テーパ形状にする手法では、レジストを露光する際に斜め方向の照射成分を用いるなどの方法が必要であり、露光条件、使用レジストが制限されるという問題がある。さらに、レジストの側面において被パターニング膜の成膜される量が少なくなるように、ステップカバレッジの悪い成膜方法を行わなければならない。また、ステップカバレッジの悪い成膜方法を用いても、ある程度はレジストの側面に被パターニング膜が成膜されることになるが、レジストの側面に成膜できる被パターニング膜の膜厚は薄くなければならないため、必然的に、レジスト上やレジストが配置されていない場所に配置できる被パターニング膜の膜厚についても限定されることになる。
However, as in
一方、特許文献2のように、ライトエッチングのような等方性エッチングによってレジストの側面において被パターニング膜を除去する場合、エッチングが等方的に行われるため、平坦部での膜減りも顕著になる。このため、レジストの側面において被パターニング膜の膜厚が薄い場合、つまりステップカバレッジの悪い成膜方法を用いる場合にしか適用できない。
On the other hand, as in
本発明は上記点に鑑みて、ステップカバレッジの悪い成膜方法を用いなくても良いリフトオフ工程を行うことができる半導体装置の製造方法を提供することを第1の目的とする。また、露光条件、使用レジストが制限されることなく、かつ、ステップカバレッジの悪い成膜方法を用いなくても良いリフトオフ工程を行うことができる半導体装置の製造方法を提供することを第2の目的とする。 In view of the above, it is a first object of the present invention to provide a semiconductor device manufacturing method capable of performing a lift-off process that does not require the use of a film formation method with poor step coverage. A second object of the present invention is to provide a semiconductor device manufacturing method capable of performing a lift-off process without limiting exposure conditions and resist used and without using a film forming method with poor step coverage. And
上記目的を達成するため、請求項1に記載の発明では、リフトオフ工程では、犠牲層(2)を所望形状にパターニングしたのち、犠牲層(2)の表面を含む基板(1)の表面に被パターニング膜(3)を形成する工程と、基板(1)の表面に対する法線方向からイオン照射を行うことにより、犠牲層(2)のパターンエッジ部に形成される被パターニング膜(3)の段差部の上方側コーナ部を選択的に除去することで、該コーナ部において犠牲層(2)を露出させる工程と、犠牲層(2)の露出部分から犠牲層(2)を除去することで、被パターニング膜(3)のうち犠牲層(2)の上に形成されていた部分を除去し、犠牲層(2)が形成されていなかった部分において被パターニング膜(3)を残す工程と、を行うことを特徴としている。 In order to achieve the above object, according to the first aspect of the present invention, in the lift-off process, after the sacrificial layer (2) is patterned into a desired shape, the surface of the substrate (1) including the surface of the sacrificial layer (2) is covered. A step of forming the patterning film (3) and a step of the patterning film (3) formed on the pattern edge portion of the sacrificial layer (2) by performing ion irradiation from the normal direction to the surface of the substrate (1) Removing the sacrificial layer (2) from the exposed portion of the sacrificial layer (2) by selectively removing the upper corner portion of the sacrificial portion, and exposing the sacrificial layer (2) at the corner portion, Removing a portion of the film to be patterned (3) formed on the sacrificial layer (2) and leaving the film to be patterned (3) in a portion where the sacrificial layer (2) is not formed. It is characterized by doing.
このように、イオン照射によって被パターニング膜(3)のコーナ部を除去することで犠牲層(2)を露出させるようにし、この犠牲層(2)の露出部分から犠牲層(2)を除去するようにしている。このため、犠牲層(2)の側面において被パターニング膜(3)が厚く形成されていたとしても、イオン照射によって犠牲層(2)を露出させることができる。このため、犠牲層(2)の側面での被パターニング膜(3)の厚みの制限を受けないため、あえてステップカバレッジの悪い成膜方法を用いなくても良くなる。したがって、ステップカバレッジの悪い成膜方法を用いなくても良いリフトオフ工程を行うことが可能となる。 Thus, the sacrifice layer (2) is exposed by removing the corner of the film to be patterned (3) by ion irradiation, and the sacrifice layer (2) is removed from the exposed portion of the sacrifice layer (2). I am doing so. For this reason, even if the to-be-patterned film (3) is formed thick on the side surface of the sacrificial layer (2), the sacrificial layer (2) can be exposed by ion irradiation. For this reason, since the thickness of the film to be patterned (3) on the side surface of the sacrificial layer (2) is not limited, it is not necessary to use a film forming method with poor step coverage. Therefore, it is possible to perform a lift-off process that does not require the use of a film forming method with poor step coverage.
また、この場合には、ステップカバレッジの良い成膜方法を選択することもできる。ステップカバレッジの悪い成膜方法として蒸着が用いられることが多いが、蒸着膜は膜質が悪い、あるいは、高融点材料への適用に限界があることから、ステップカバレッジの良い成膜方法、例えばスパッタやCVDを適用することで、膜質を良くできると共に高融点材料への適用限界をより高くすることが可能となる。 In this case, a film forming method with good step coverage can be selected. Vapor deposition is often used as a film formation method with poor step coverage. However, the vapor deposition film has poor film quality or has limited application to refractory materials. By applying CVD, the film quality can be improved and the application limit to the high melting point material can be further increased.
請求項2に記載の発明では、イオン照射では、該イオン照射に用いる原料ガスとして、被パターニング膜(3)を構成する材料を化学的にエッチングする元素を含まないものを用いることを特徴としている。
The invention according to
このようにすれば、被パターニング膜(3)の等方性エッチングが同時に行われることを抑制でき、平坦部での膜減りを抑制できる。 If it does in this way, it can suppress that the isotropic etching of the to-be-patterned film | membrane (3) is performed simultaneously, and can suppress the film loss in a flat part.
請求項3に記載の発明では、犠牲層はレジスト(2)であり、イオン照射の原料ガスとして酸素を含むガスを用いることを特徴としている。
The invention according to
このように、イオン照射に用いる原料ガスに酸素を含むガスを混ぜるようにすれば、酸素プラズマが生成され、これが被パターニング膜(3)に付着したレジスト材料と反応し、揮発性化合物を形成し除去するというアッシング作用を奏することができる。そして、請求項1に記載の製造方法によれば、レジスト(2)を露光してパターニングする際に、レジスト(2)の側面が順テーパ形状、つまりレジスト(2)の側面のうち基板(1)側の端部の方が基板(1)と反対側の端部よりも突き出た状態となっていても、イオン照射によってレジスト(2)を露出させられる。このため、露光条件、使用レジストが制限されないようにできる。なお、このようなイオン照射の原料ガスとして酸素を含むガスを用いることは、請求項4に記載したように、イオン照射終了前の一定時間、もしくは、イオン照射の終了後に行うようにしても良い。
In this way, if a gas containing oxygen is mixed with the source gas used for ion irradiation, oxygen plasma is generated, which reacts with the resist material adhering to the patterning film (3) to form a volatile compound. An ashing action of removing can be achieved. According to the manufacturing method of the first aspect, when the resist (2) is exposed and patterned, the side surface of the resist (2) has a forward tapered shape, that is, the substrate (1 of the side surfaces of the resist (2). The resist (2) can be exposed by ion irradiation even when the end on the side) protrudes beyond the end on the opposite side of the substrate (1). For this reason, the exposure conditions and the resist used can be prevented from being restricted. Note that the use of a gas containing oxygen as the ion irradiation source gas may be performed for a certain period of time before the end of ion irradiation or after the end of ion irradiation, as described in
請求項5に記載の発明では、犠牲層(2)を露出させる工程では、被パターニング膜(3)のうち基板(1)の表面に形成された部分となる平坦部の表面が平坦になるまでイオン照射を行うことを特徴としている。 According to the fifth aspect of the present invention, in the step of exposing the sacrificial layer (2), the surface of the flat portion, which is a portion formed on the surface of the substrate (1), of the patterning film (3) is flattened. It is characterized by ion irradiation.
このようにすれば、最終的に残される被パターニング膜(3)のパターン端にバリ形状が残らないようにすることが可能となる。 In this way, it is possible to prevent a burr shape from remaining at the pattern edge of the film to be patterned (3) that is finally left.
請求項6に記載の発明では、リフトオフ工程では、犠牲層(2)を所望形状にパターニングしたのち、犠牲層(2)の表面を含む基板(1)の表面に被パターニング膜(3)を形成する工程と、被パターニング膜(3)の表面に、該被パターニング膜(3)とは異なる材料で構成される保護膜(4)を成膜する工程と、基板(1)の表面に対する法線方向からイオン照射を行うことにより、犠牲層(2)のパターンエッジに形成される保護膜(4)の段差部の上方側コーナ部を選択的に除去することで、該コーナ部において被パターニング膜(3)を露出させる工程と、被パターニング膜(3)の露出部分から、犠牲層(2)の段差によって構成される被パターニング膜(3)のコーナ部を選択的に除去することで、該コーナ部において犠牲層(2)を露出させる工程と、犠牲層(2)の露出部分から犠牲層(2)を除去することで、被パターニング膜(3)のうち犠牲層(2)の上に形成されていた部分を除去し、犠牲層(2)が形成されていなかった部分において被パターニング膜(3)および保護膜(4)を残す工程と、被パターニング膜(3)の上に残った保護膜(4)を除去する工程と、を行うことを特徴としている。 In the invention described in claim 6, in the lift-off process, after the sacrificial layer (2) is patterned into a desired shape, a film to be patterned (3) is formed on the surface of the substrate (1) including the surface of the sacrificial layer (2). A step of forming a protective film (4) made of a material different from the film to be patterned (3) on the surface of the film to be patterned (3), and a normal to the surface of the substrate (1) By performing ion irradiation from the direction, the upper corner portion of the step portion of the protective film (4) formed on the pattern edge of the sacrificial layer (2) is selectively removed, so that the film to be patterned in the corner portion. The step of exposing (3) and selectively removing the corner of the film to be patterned (3) constituted by the step of the sacrificial layer (2) from the exposed part of the film to be patterned (3), Sacrificing at the corner A step of exposing the sacrificial layer (2) and removing the sacrificial layer (2) from the exposed portion of the sacrificial layer (2), thereby forming a portion of the film to be patterned (3) formed on the sacrificial layer (2). And removing the patterning film (3) and the protective film (4) in the portion where the sacrificial layer (2) is not formed, and the protective film (4) remaining on the patterning film (3) And a step of removing the.
このように、犠牲層(2)の上に成膜した被パターニング膜(3)の上にさらに保護膜(4)を成膜し、イオン照射によって保護膜(4)のコーナ部を選択的にエッチングすることで被パターニング膜(3)を露出させるようにしている。そして、露出部分から被パターニング膜(3)のコーナ部を除去することで犠牲層(2)を露出させたのち、その露出部分から犠牲層(2)を除去することで、犠牲層(2)の上の被パターニング膜(3)および保護膜(4)をリフトオフさせ、被パターニング膜(3)をパターニングしている。このようにしても、請求項1と同様の効果を得ることができる。
In this way, a protective film (4) is further formed on the film to be patterned (3) formed on the sacrificial layer (2), and a corner portion of the protective film (4) is selectively formed by ion irradiation. The film to be patterned (3) is exposed by etching. Then, the sacrificial layer (2) is exposed by removing the corner portion of the patterned film (3) from the exposed portion, and then the sacrificial layer (2) is removed from the exposed portion, so that the sacrificial layer (2) The film to be patterned (3) and the protective film (4) on the substrate are lifted off to pattern the film to be patterned (3). Even if it does in this way, the effect similar to
また、この場合にも、請求項7に記載したように、イオン照射の際に、原料ガスとして、保護膜(4)を構成する材料を化学的にエッチングする元素を含まないものを用いることにより、請求項2と同様の効果を得ることができる。
Also in this case, as described in claim 7, by using a material gas that does not contain an element for chemically etching the material constituting the protective film (4) as the source gas during ion irradiation. The effect similar to that of
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。 In addition, the code | symbol in the bracket | parenthesis of each said means shows the correspondence with the specific means as described in embodiment mentioned later.
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、図中、同一符号を付してある。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the following embodiments, the same or equivalent parts are denoted by the same reference numerals in the drawings.
(第1実施形態)
本発明の第1実施形態について説明する。ここでは、半導体装置の製造方法の一工程として行われるリフトオフ工程、具体的には、被パターニング膜をリフトオフ法によって所望形状にパターニングする工程について説明する。例えば、リフトオフ工程は、被パターニング膜としてAl配線をパターニングしたりする場合に用いられる。図1に、リフトオフ工程時の断面図を示し、この図を参照してリフトオフ工程について説明する。
(First embodiment)
A first embodiment of the present invention will be described. Here, a lift-off process performed as a process of the semiconductor device manufacturing method, specifically, a process of patterning a film to be patterned into a desired shape by a lift-off method will be described. For example, the lift-off process is used when patterning an Al wiring as a film to be patterned. FIG. 1 shows a cross-sectional view in the lift-off process, and the lift-off process will be described with reference to this drawing.
〔図1(a)に示す工程〕
まず、リフトオフ工程の前工程を行うことで、被パターニング膜が形成される下地となる基板1を用意する。例えば、半導体基板に対してデバイスを形成したのち、その半導体基板の上に層間絶縁膜を形成したものを下地となる基板1として用意する。そして、下地となる基板1の表面に、レジスト2を塗布し、フォトリソグラフィ工程、つまり露光および現像を行うことで、所定形状にレジスト2をパターニングする。このとき、レジスト2の端部断面形状は逆テーパ形状にする必要はなく、垂直あるいは順テーパ形状でよい。
[Step shown in FIG. 1 (a)]
First, a
続いて、基板1およびレジスト2の表面全面に被パターニング膜3を成膜する。このとき、被パターニング膜3を単層膜としても良いが、複数層が積層された多層膜としても良い。
Subsequently, a film to be patterned 3 is formed on the entire surface of the
〔図1(b)に示す工程〕
被パターニング膜3の表面に対して、基板1の法線方向からイオン照射する工程を行う。これにより、被パターニング膜3がスパッタエッチングされる。このとき、スパッタエッチングの効率が被スパッタ面に対するイオンの入射角度に依存しており、入射角度が40〜50度程度の場合が最もレートが高くなる。したがって、図中に示したように、被パターニング膜3のコーナ部、つまりレジスト2の段差によって構成される被パターニング膜3の段差部でのコーナ部の最も先端位置においてイオンの入射角度が上記角度となることから、コーナ部が優先的にスパッタエッチングが為され、イオンの入射角度が上記角度となるようなコーナ部形状を保ちながらスパッタエッチングが進んでいく。これにより、被パターニング膜3のコーナ部においてテーパ量が大きくなる。このとき同時に、被パターニング膜3の平坦部もスパッタエッチングが為されるが、コーナ部と比較すると十分に少ない。
[Step shown in FIG. 1B]
A step of irradiating the surface of the
このときのイオン照射の方法としては、原料ガスをイオン化して加速電極によって加速する方式であっても良いし、RFプラズマ発生装置などの陰極側に基板1を配し、プラズマ発生と同時に自己バイアス電圧を発生させるRFエッチング方式であっても良い。また、照射を行うイオンとしては、被パターニング膜3を構成する元素と結合して揮発性化合物を形成する元素を含まなければどのようなイオンを用いても良いが、例えばArイオンなどのように比較的重い粒子を照射すると好ましい。
As a method of ion irradiation at this time, a method of ionizing a source gas and accelerating it with an acceleration electrode may be used. Alternatively, a
例えば、被パターニング膜3がAlの場合、原料ガスに塩素系ガス(Cl2、BCl3などのようにClを含むガス)を用いてRFエッチング方式でのイオン照射を行うと、Clを含むイオン種が形成される。この場合にも、上記したように、被パターニング膜3のコーナ部が優先的にスパッタエッチングされることになるが、塩素系ガスは物理的(スパッタ)エッチング効果以外に化学的なエッチング効果もあるため、Al膜の等方性エッチングも同時に進む。つまり、被パターニング膜3のうちコーナ部のテーパ形状部分のエッチングレートに対する平坦部のエッチングレートの比が小さくなり、平坦部での膜減りが顕著になるという問題が生じる。このため、Alの場合には、塩素系ガスを用いないようにし、化学的エッチング効果がほとんどなく、かつ、重いイオンを含むガス、例えばArガスを用いると好ましい。また、Alの場合、フッ素系ガスを用いることもできる。このように、イオン照射の原料ガスとして、被パターニング膜3を構成する材料を科学的にエッチングする元素を含まないものを用いることで、被パターニング膜3の等方性エッチングが同時に行われることを抑制でき、平坦部での膜減りを抑制することが可能となる。 For example, in the case where the film to be patterned 3 is Al, when ion irradiation is performed by an RF etching method using a chlorine-based gas (a gas containing Cl such as Cl 2 or BCl 3) as a source gas, ions containing Cl A seed is formed. Also in this case, as described above, the corner portion of the film to be patterned 3 is preferentially sputter-etched, but the chlorine-based gas has a chemical etching effect in addition to the physical (sputter) etching effect. Therefore, isotropic etching of the Al film proceeds at the same time. That is, the ratio of the etching rate of the flat portion to the etching rate of the tapered portion of the corner portion of the film to be patterned 3 becomes small, and there is a problem that the film reduction at the flat portion becomes remarkable. For this reason, in the case of Al, it is preferable not to use a chlorine-based gas, to use a gas containing almost no chemical etching effect and containing heavy ions, such as Ar gas. In the case of Al, a fluorine-based gas can also be used. In this way, by using the ion irradiation source gas that does not contain an element that chemically etches the material constituting the film to be patterned 3, the isotropic etching of the film to be patterned 3 can be performed simultaneously. It is possible to suppress the film loss at the flat portion.
〔図1(c)に示す工程〕
上記図1(b)に示したイオン照射を継続すると、被パターニング膜3のうちコーナ部が平坦部よりも優先して除去される。そして、被パターニング膜3のコーナ部では、厚み方向だけでなく横方向にもスパッタエッチングが進むため、平坦部が十分に残された状態でコーナ部が除去され、レジスト2が露出される。この時点でイオン照射を終了する。終了ポイントの検出には、例えば、レジスト2の構成材料の発光に着目して、一般的なプラズマ分光分析を用いることができる。
[Step shown in FIG. 1 (c)]
When the ion irradiation shown in FIG. 1B is continued, the corner portion of the film to be patterned 3 is removed with priority over the flat portion. Then, since the sputter etching proceeds not only in the thickness direction but also in the lateral direction in the corner portion of the film to be patterned 3, the corner portion is removed while the flat portion is sufficiently left, and the resist 2 is exposed. At this time, ion irradiation is terminated. For the detection of the end point, for example, a general plasma spectroscopic analysis can be used focusing on the light emission of the constituent material of the resist 2.
終了ポイントでは、レジスト2が露出しさえすれば良く、露出量の多寡については問わない。ただし、あまりに露出量が少な過ぎると後工程で行うレジスト2の剥離時に薬液が浸透し難く時間が掛かり、逆に露出量を多くしようとするとイオン照射時間が長くなるため、これらを考慮してイオン照射時間を決定するのが好ましい。 At the end point, the resist 2 only needs to be exposed, and the amount of exposure does not matter. However, if the exposure amount is too small, it takes time for the chemical solution to hardly penetrate when the resist 2 is peeled off in the subsequent process. Conversely, if the exposure amount is increased, the ion irradiation time becomes longer. It is preferable to determine the irradiation time.
また、イオン照射の終盤では、レジスト2が露出し、スパッタエッチングされるため、スパッタエッチングされたレジスト材料が被パターニング膜3の残り部分の上部に再付着し、工程完了後に残留する可能性がある。このため、イオン照射に用いる原料ガスに酸素を含むガス(酸素ガスや酸素と他の元素が混合されたガス)を混ぜるようにすれば、酸素プラズマが生成され、これが被パターニング膜3に付着したレジスト材料と反応し、揮発性化合物を形成し除去するというアッシング作用を奏することができる。このため、イオン照射に用いる原料ガスに酸素を含むガスを混ぜると好ましい。このようにイオン照射に用いる原料ガスに酸素を含むガスを混ぜるのは、イオン照射の終盤だけでも良い。また、原料ガスの導入を止めてから、酸素を含むガスをイオン照射することによっても、同様の効果を得ることができる。
In addition, since the resist 2 is exposed and sputter-etched at the end of ion irradiation, the sputter-etched resist material may reattach to the upper portion of the remaining portion of the
〔図1(d)に示す工程〕
レジスト2を除去する工程を行う。例えば、レジスト2の専用剥離液、有機溶剤などを薬液として用いた一般的なレジスト剥離工程を行う。これにより、レジスト2の露出部分から薬液が浸透することで、レジスト2が溶解・除去されると共に、リフトオフによりレジスト2の上に形成されていた被パターニング膜3が同時に除去され、レジスト2が形成されていなかった位置において被パターニング膜3が残り、被パターニング膜3が所望形状にパターニングされる。
[Step shown in FIG. 1 (d)]
A step of removing the resist 2 is performed. For example, a general resist stripping process using a dedicated stripping solution for resist 2 or an organic solvent as a chemical solution is performed. As a result, the chemical solution permeates from the exposed portion of the resist 2 so that the resist 2 is dissolved and removed, and the patterned
この後、必要に応じて被パターニング膜3の上に層間絶縁膜の形成工程や保護膜の形成工程等を行うことにより、半導体装置が完成する。
Thereafter, the semiconductor device is completed by performing an interlayer insulating film forming step, a protective film forming step, and the like on the patterned
以上説明したように、本実施形態では、レジスト2の上に被パターニング膜3を成膜したのち、イオン照射によって被パターニング膜3のコーナ部を選択的にエッチングすることでレジスト2を露出させるようにしている。そして、レジスト2を除去することで、レジスト2の上の被パターニング膜3をリフトオフさせ、被パターニング膜3をパターニングしている。
As described above, in the present embodiment, after the patterned
このようにしてリフトオフ工程を行っているため、レジスト2の側面において被パターニング膜3が厚く形成されていたとしても、イオン照射によってレジスト2を露出させることができる。このため、レジスト2の側面での被パターニング膜3の厚みの制限を受けないため、あえてステップカバレッジの悪い成膜方法を用いなくても良くなり、ステップカバレッジの良い成膜方法を選択することもできる。ステップカバレッジの悪い成膜方法として蒸着が用いられることが多いが、蒸着膜は膜質が悪い、あるいは、高融点材料への適用に限界があることから、ステップカバレッジの良い成膜方法、例えばスパッタやCVDを適用することで、膜質を良くできると共に高融点材料への適用限界をより高くすることが可能となる。
Since the lift-off process is performed in this way, the resist 2 can be exposed by ion irradiation even if the patterned
また、レジスト2の側面において被パターニング膜3が付着しても問題ないため、レジスト2の側面を逆テーパ形状にする必要がない。したがって、レジスト2の側面を逆テーパ形状にするために特殊なレジストや照射条件を用いる必要がない。逆に、レジスト2の側面が順テーパ形状、つまりレジスト2の側面のうち基板1側の端部の方が基板1と反対側の端部よりも突き出た状態となっていても、イオン照射によってレジスト2を露出させられる。このため、露光条件が制限されることもない。
In addition, since there is no problem even if the film to be patterned 3 adheres to the side surface of the resist 2, it is not necessary to make the side surface of the resist 2 have a reverse taper shape. Therefore, it is not necessary to use a special resist or irradiation conditions in order to make the side surface of the resist 2 have an inversely tapered shape. On the contrary, the side surface of the resist 2 has a forward taper shape, that is, even if the end portion on the
(第1実施形態の変形例)
上記第1実施形態では、イオン照射の終点ポイントについて、レジスト2が露出されたときとしているが、最終的に残される被パターニング膜3の端にバリ形状、つまり厚み方向において部分的に厚く残った形状となることがある。このようなバリ形状が残ると、後工程において、被パターニング膜3の上にさらに他の膜を成膜するようなときに、好ましくない場合がある。
(Modification of the first embodiment)
In the first embodiment, the end point of ion irradiation is assumed to be when the resist 2 is exposed. However, the end of the
このため、図2(a)に示すように、図1(c)に示した工程で説明したイオン照射を長めに設定し、被パターニング膜3の横方向でのスパッタエッチング量を多めに取り、被パターニング膜3の平坦部の端が平坦になるまでイオン照射を行う。つまり、被パターニング膜3のうちレジスト2の側面に付着した部分(のバリ形状)が消失するまでイオン照射を行う。このような終点ポイントに限定することで、図2(b)に示すように、図1(d)に示した工程で説明したレジスト2を除去する工程を行うと、残った被パターニング膜3の平坦部の表面はすべて平坦な状態となる。したがって、最終的に残される被パターニング膜3の端にバリ形状が残らないようにすることが可能となる。
For this reason, as shown in FIG. 2A, the ion irradiation described in the process shown in FIG. 1C is set longer, and the amount of sputter etching in the lateral direction of the film to be patterned 3 is increased, Ion irradiation is performed until the end of the flat portion of the film to be patterned 3 becomes flat. That is, ion irradiation is performed until a portion (burr shape) attached to the side surface of the resist 2 in the film to be patterned 3 disappears. By limiting to these end points, as shown in FIG. 2B, when the step of removing the resist 2 described in the step shown in FIG. 1D is performed, the remaining
(第2実施形態)
本発明の第2実施形態について説明する。本実施形態では、第1実施形態に対してリフトオフ工程を部分的に変更したものであり、その他に関しては第1実施形態と同様であるため、第1実施形態と異なる部分についてのみ説明する。
(Second Embodiment)
A second embodiment of the present invention will be described. In the present embodiment, the lift-off process is partially changed with respect to the first embodiment, and the other parts are the same as those in the first embodiment. Therefore, only the parts different from the first embodiment will be described.
図3に、本実施形態にかかるリフトオフ工程時の断面図を示し、この図を参照してリフトオフ工程について説明する。 FIG. 3 shows a cross-sectional view in the lift-off process according to the present embodiment, and the lift-off process will be described with reference to this figure.
〔図3(a)に示す工程〕
まず、第1実施形態の図1(a)の工程と同様に、基板1を用意したのち、その上にレジスト2を配置して露光により所望形状にパターニングする。続いて、基板1およびレジスト2の表面全面に被パターニング膜3を成膜したのち、その上に被パターニング膜3とは異なる材料で構成される保護膜4を成膜する。このとき、保護膜4の膜厚を被パターニング膜3の膜厚よりも薄くしておくと好ましい。保護膜4としては、被パターニング膜3に対してエッチング選択性が高く、被パターニング膜3のエッチング時にエッチングされ難い材料であれば良く、例えば被パターニング膜3をAlにて構成する場合にはSiO2などを用いることができる。
[Step shown in FIG. 3 (a)]
First, similarly to the process of FIG. 1A of the first embodiment, after preparing the
〔図3(b)に示す工程〕
第1実施形態の図1(b)の工程と同様に、保護膜4の表面に対して、基板1の法線方向からイオン照射する工程を行う。これにより、保護膜4がスパッタエッチングされる。この場合にも、スパッタエッチングの効率がイオンの入射角度に依存していることから、保護膜4のコーナ部が優先的にスパッタエッチングされ、イオンの入射角度が45度の角度でスパッタエッチングが進んでいく。これにより、保護膜4のコーナ部においてテーパ量が大きくなる。このとき同時に、保護膜4の平坦部もスパッタエッチングが為されるが、コーナ部と比較すると十分に少ない。
[Step shown in FIG. 3B]
As in the process of FIG. 1B of the first embodiment, a process of irradiating the surface of the
そして、イオン照射を継続し、保護膜4のコーナ部では、厚み方向だけでなく横方向にもスパッタエッチングが進むため、平坦部が十分に残された状態でコーナ部が除去され、被パターニング膜3が露出される。この時点でイオン照射を終了する。このとき、上記したように保護膜4の膜厚を被パターニング膜3の膜厚よりも薄くしておくと、より早く保護膜4のコーナ部を除去することができる。
Then, ion irradiation is continued, and in the corner portion of the
〔図3(c)に示す工程〕
保護膜4をマスクとして、保護膜4のコーナ部の開口部を通じて被パターニング膜3のコーナ部を除去する工程を行う。例えば、被パターニング膜3をAlで構成する場合には、塩素系ガスのプラズマを用いたドライエッチングを適用できる。等方性のエッチング条件であれば、開口部を中心に等方的にエッチングが進み、図示したように被パターニング膜3のコーナ部が除去されてレジスト2を露出することが可能となる。また、被パターニング膜3をAlで構成する場合には、リン酸などを用いたウェットエッチングを適用することも可能であるが、ドライエッチングの方が制御性が良いことから、好ましいと言える。
[Step shown in FIG. 3 (c)]
Using the
〔図3(d)に示す工程〕
第1実施形態の図1(d)の工程と同様に、レジスト2を除去する工程を行う。これにより、レジスト2の露出部分から薬液が浸透することで、レジスト2が溶解・除去されると共に、レジスト2の上に形成されていた被パターニング膜3および保護膜4が同時に除去され、レジスト2が形成されていなかった位置において被パターニング膜3および保護膜4が残る。
[Step shown in FIG. 3 (d)]
Similar to the step of FIG. 1D of the first embodiment, the step of removing the resist 2 is performed. As a result, the chemical solution penetrates from the exposed portion of the resist 2 so that the resist 2 is dissolved and removed, and the patterned
〔図3(e)に示す工程〕
被パターニング膜3の上に残っている保護膜4を除去する工程を行う。保護膜4の除去には、被パターニング膜3との選択性が高いエッチング方法であればどのようなものでも良く、例えば、保護膜4をSiO2で構成している場合には、フッ素系ガスを用いたドライエッチングによって保護膜4を除去できる。また、HFなどのウェットエッチングでも良い。ただし、被パターニング膜3については残すことになるため、被パターニング膜3に対する選択性を高くするために、グリセリンを混合する必要がある。
[Step shown in FIG. 3 (e)]
A step of removing the
この後、必要に応じて被パターニング膜3の上に層間絶縁膜の形成工程や保護膜の形成工程等を行うことにより、半導体装置が完成する。
Thereafter, the semiconductor device is completed by performing an interlayer insulating film forming step, a protective film forming step, and the like on the patterned
以上説明したように、本実施形態では、レジスト2の上に成膜した被パターニング膜3の上にさらに保護膜4を成膜し、イオン照射によって保護膜4のコーナ部を選択的にエッチングすることで被パターニング膜3を露出させるようにしている。そして、露出部分から被パターニング膜3のコーナ部を除去することでレジスト2を露出させたのち、その露出部分からレジスト2を除去することで、レジスト2の上の被パターニング膜3および保護膜4をリフトオフさせ、被パターニング膜3をパターニングしている。このようにしても、第1実施形態と同様の効果を得ることができる。
As described above, in this embodiment, the
(他の実施形態)
上記実施形態では、リフトオフを行う犠牲膜としてレジスト2を例に挙げたが、レジスト2を用いる場合に限るものではない。例えば、加熱時に変質がない材料を犠牲膜として用いれば、被パターニング膜3の成膜方法として高温プロセスの適用も可能になり、被パターニング膜3の材料、成膜方法に関して選択肢を広げることが可能となる。
(Other embodiments)
In the above embodiment, the resist 2 is taken as an example of the sacrificial film to be lifted off. However, the present invention is not limited to the case where the resist 2 is used. For example, if a material that does not deteriorate during heating is used as a sacrificial film, a high-temperature process can be applied as a method for forming the film to be patterned 3, and options for the material and film forming method for the film to be patterned 3 can be expanded. It becomes.
なお、上記各実施形態では、被パターニング膜3が形成される下地として半導体基板にデバイスが形成された基板1を例に挙げたが、基板1としては必ずしもデバイスが形成された半導体基板でなくても良いし、半導体基板の表面に他の層が形成されているものであっても良い。
In each of the above embodiments, the
1 基板
2 レジスト
3 被パターニング膜
4 保護膜
1
Claims (7)
前記リフトオフ工程では、
前記犠牲層(2)を所望形状にパターニングしたのち、前記犠牲層(2)の表面を含む前記基板(1)の表面に前記被パターニング膜(3)を形成する工程と、
前記基板(1)の表面に対する法線方向からイオン照射を行うことにより、前記犠牲層(2)のパターンエッジ部に形成される前記被パターニング膜(3)の段差部の上方側コーナ部を選択的に除去することで、該コーナ部において前記犠牲層(2)を露出させる工程と、
前記犠牲層(2)の露出部分から前記犠牲層(2)を除去することで、前記被パターニング膜(3)のうち前記犠牲層(2)の上に形成されていた部分を除去し、前記犠牲層(2)が形成されていなかった部分において前記被パターニング膜(3)を残す工程と、を行うことを特徴とする半導体装置の製造方法。 After the sacrificial layer (2) is formed on the surface of the substrate (1) constituting the base surface, the sacrificial layer (2) is patterned into a desired shape, and then the surface of the sacrificial layer (2) is patterned. A lift-off step of patterning by forming a film (3) and removing the sacrificial layer (2), thereby leaving the film to be patterned (3) in a portion where the sacrificial layer (2) has not been formed. A method of manufacturing a semiconductor device including:
In the lift-off process,
Forming the film to be patterned (3) on the surface of the substrate (1) including the surface of the sacrificial layer (2) after patterning the sacrificial layer (2) into a desired shape;
By performing ion irradiation from the normal direction to the surface of the substrate (1), the upper corner portion of the stepped portion of the patterned film (3) formed on the pattern edge portion of the sacrificial layer (2) is selected. Removing the sacrificial layer (2) at the corner by removing the
By removing the sacrificial layer (2) from the exposed portion of the sacrificial layer (2), a portion of the film to be patterned (3) formed on the sacrificial layer (2) is removed, And a step of leaving the film to be patterned (3) in a portion where the sacrificial layer (2) is not formed.
前記リフトオフ工程では、
前記犠牲層(2)を所望形状にパターニングしたのち、前記犠牲層(2)の表面を含む前記基板(1)の表面に前記被パターニング膜(3)を形成する工程と、
前記被パターニング膜(3)の表面に、該被パターニング膜(3)とは異なる材料で構成される保護膜(4)を成膜する工程と、
前記基板(1)の表面に対する法線方向からイオン照射を行うことにより、前記犠牲層(2)のパターンエッジ部に形成される前記保護膜(4)の段差部の上方側コーナ部を選択的に除去することで、該コーナ部において前記被パターニング膜(3)を露出させる工程と、
前記被パターニング膜(3)の露出部分から、前記犠牲層(2)の段差によって構成される前記被パターニング膜(3)のコーナ部を選択的に除去することで、該コーナ部において前記犠牲層(2)を露出させる工程と、
前記犠牲層(2)の露出部分から前記犠牲層(2)を除去することで、前記被パターニング膜(3)のうち前記犠牲層(2)の上に形成されていた部分を除去し、前記犠牲層(2)が形成されていなかった部分において前記被パターニング膜(3)および前記保護膜(4)を残す工程と、
前記被パターニング膜(3)の上に残った前記保護膜(4)を除去する工程と、を行うことを特徴とする半導体装置の製造方法。 After the sacrificial layer (2) is formed on the surface of the substrate (1) constituting the base surface, the sacrificial layer (2) is patterned into a desired shape, and then the surface of the sacrificial layer (2) is patterned. A lift-off step of patterning by forming a film (3) and removing the sacrificial layer (2), thereby leaving the film to be patterned (3) in a portion where the sacrificial layer (2) has not been formed. A method of manufacturing a semiconductor device including:
In the lift-off process,
Forming the film to be patterned (3) on the surface of the substrate (1) including the surface of the sacrificial layer (2) after patterning the sacrificial layer (2) into a desired shape;
Forming a protective film (4) made of a material different from the film to be patterned (3) on the surface of the film to be patterned (3);
By performing ion irradiation from the normal direction to the surface of the substrate (1), the upper corner portion of the step portion of the protective film (4) formed on the pattern edge portion of the sacrificial layer (2) is selectively selected. Removing the film to be patterned (3) at the corner,
By selectively removing the corner portion of the patterning film (3) constituted by the step of the sacrificial layer (2) from the exposed portion of the patterning film (3), the sacrificial layer at the corner portion is removed. Exposing (2);
By removing the sacrificial layer (2) from the exposed portion of the sacrificial layer (2), a portion of the film to be patterned (3) formed on the sacrificial layer (2) is removed, Leaving the film to be patterned (3) and the protective film (4) in a portion where the sacrificial layer (2) has not been formed;
And a step of removing the protective film (4) remaining on the film to be patterned (3).
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011165720A JP5720473B2 (en) | 2011-07-28 | 2011-07-28 | Manufacturing method of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011165720A JP5720473B2 (en) | 2011-07-28 | 2011-07-28 | Manufacturing method of semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013029670A true JP2013029670A (en) | 2013-02-07 |
JP5720473B2 JP5720473B2 (en) | 2015-05-20 |
Family
ID=47786767
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011165720A Expired - Fee Related JP5720473B2 (en) | 2011-07-28 | 2011-07-28 | Manufacturing method of semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5720473B2 (en) |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5443477A (en) * | 1977-09-12 | 1979-04-06 | Matsushita Electric Ind Co Ltd | Pattern formation method |
JPS56101745A (en) * | 1980-01-17 | 1981-08-14 | Sharp Corp | Formation of microminiature electrode |
JPS5893248A (en) * | 1981-11-30 | 1983-06-02 | Toshiba Corp | Preparation of solid state element |
JPS59165425A (en) * | 1983-03-10 | 1984-09-18 | Matsushita Electric Ind Co Ltd | Pattern formation |
JPS62163340A (en) * | 1986-01-13 | 1987-07-20 | Sumitomo Electric Ind Ltd | Forming method for wiring of semiconductor integrated circuit |
JPH01120832A (en) * | 1987-11-04 | 1989-05-12 | Mitsubishi Electric Corp | Formation of hood pattern |
JP2000285411A (en) * | 1999-03-31 | 2000-10-13 | Alps Electric Co Ltd | Thin film magnetic head and fabricating method thereof |
WO2008054013A1 (en) * | 2006-10-30 | 2008-05-08 | Japan Aviation Electronics Industry Limited | Method of working solid surface with gas cluster ion beam |
-
2011
- 2011-07-28 JP JP2011165720A patent/JP5720473B2/en not_active Expired - Fee Related
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5443477A (en) * | 1977-09-12 | 1979-04-06 | Matsushita Electric Ind Co Ltd | Pattern formation method |
JPS56101745A (en) * | 1980-01-17 | 1981-08-14 | Sharp Corp | Formation of microminiature electrode |
JPS5893248A (en) * | 1981-11-30 | 1983-06-02 | Toshiba Corp | Preparation of solid state element |
JPS59165425A (en) * | 1983-03-10 | 1984-09-18 | Matsushita Electric Ind Co Ltd | Pattern formation |
JPS62163340A (en) * | 1986-01-13 | 1987-07-20 | Sumitomo Electric Ind Ltd | Forming method for wiring of semiconductor integrated circuit |
JPH01120832A (en) * | 1987-11-04 | 1989-05-12 | Mitsubishi Electric Corp | Formation of hood pattern |
JP2000285411A (en) * | 1999-03-31 | 2000-10-13 | Alps Electric Co Ltd | Thin film magnetic head and fabricating method thereof |
WO2008054013A1 (en) * | 2006-10-30 | 2008-05-08 | Japan Aviation Electronics Industry Limited | Method of working solid surface with gas cluster ion beam |
Also Published As
Publication number | Publication date |
---|---|
JP5720473B2 (en) | 2015-05-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20120009523A1 (en) | Method for forming contact hole of semiconductor device | |
KR100834396B1 (en) | Method for forming a pattern in semiconductor device | |
JP2009055022A (en) | Method for fabricating semiconductor device | |
JP2012178378A (en) | Semiconductor device manufacturing method | |
WO2014000361A1 (en) | Manufacturing method of array substrate via holes and manufacturing method of array substrate | |
JP2019526927A5 (en) | Method for forming a structure for patterning a substrate, method for patterning a substrate and method for forming a mask | |
JP2007300125A (en) | Method for fabricating fine pattern in semiconductor device | |
JP5386962B2 (en) | Etching method and method of manufacturing semiconductor device using etching method | |
JP2008135534A (en) | Manufacturing method of semiconductor substrate comprising bottomed slot | |
US9543160B2 (en) | Reducing defects in patterning processes | |
JP5720473B2 (en) | Manufacturing method of semiconductor device | |
JP2009170453A (en) | Pattern formation method | |
JP2007184390A (en) | Method of etching semiconductor substrate | |
JP2000068273A (en) | Manufacture of semiconductor device | |
JP2009147000A (en) | Method of manufacturing semiconductor device | |
KR20190068464A (en) | Technique for multi-patterning substrates | |
JP5185312B2 (en) | Pattern formation method | |
JP2007126692A (en) | Substrate provided with recess and manufacturing method therefor | |
JP2016046373A (en) | Semiconductor device manufacturing method and semiconductor device | |
JP2006121092A (en) | Soi substrate, its manufacturing method, and method of manufacturing floating structure using soi substrate | |
KR100720243B1 (en) | Forming method of fine pattern using double exposure process | |
JP2007035679A (en) | Etching mask and dry etching method | |
JP2008283165A (en) | Formation method for hard mask pattern of semiconductor element | |
JP2013175497A (en) | Through hole formation method and manufacturing method of silicon substrate having through hole formed by the same | |
JP3044603B2 (en) | Method of manufacturing field emission device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130821 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140711 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140819 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141017 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150224 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150309 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5720473 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |