JP2013027200A - Power-supply device and lighting apparatus - Google Patents

Power-supply device and lighting apparatus Download PDF

Info

Publication number
JP2013027200A
JP2013027200A JP2011161041A JP2011161041A JP2013027200A JP 2013027200 A JP2013027200 A JP 2013027200A JP 2011161041 A JP2011161041 A JP 2011161041A JP 2011161041 A JP2011161041 A JP 2011161041A JP 2013027200 A JP2013027200 A JP 2013027200A
Authority
JP
Japan
Prior art keywords
voltage
logic level
power supply
supply device
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2011161041A
Other languages
Japanese (ja)
Inventor
Yanbin Sun
彦斌 孫
Jun Ikemoto
準 池本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2011161041A priority Critical patent/JP2013027200A/en
Publication of JP2013027200A publication Critical patent/JP2013027200A/en
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02BCLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B20/00Energy efficient lighting technologies, e.g. halogen lamps or gas discharge lamps
    • Y02B20/40Control techniques providing energy savings, e.g. smart controller or presence detection

Landscapes

  • Dc-Dc Converters (AREA)
  • Circuit Arrangement For Electric Light Sources In General (AREA)
  • Led Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a power-supply device and a lighting apparatus capable of implementing stable dimming control.SOLUTION: A power-supply device 10 comprises a DC-DC converter 20 including an inductor 22 connected to a semiconductor light-emitting element 6, and a switching element 21 turning on/off according to the logic level of a control signal CS. A current detecting part 25 detects a current flowing through the switching element 21. A control circuit 40 receives a reference signal VR corresponding to the setting value of a light output of the semiconductor light-emitting element 6 and a current detection signal from the current detecting part 25. After switching the logic level of the control signal CS from a first logic level placing the switching element 21 into an off-state to a second logic level placing the switching element 21 into an on-state, the control circuit 40 switches the logic level of the control signal from the second logic level to the first logic level when the current detection signal exceeds the reference signal VR by a current flowing through the inductor 22 gradually increasing.

Description

この発明は、発光ダイオードなどの半導体発光素子の駆動に用いられる調光機能を有する電源装置、およびこの電源装置を備えた照明器具に関する。   The present invention relates to a power supply device having a dimming function used for driving a semiconductor light emitting element such as a light emitting diode, and a lighting fixture including the power supply device.

近年、発光ダイオード(LED:Light Emitting Diode)が、電球や蛍光灯に代わる新しい照明用の光源として注目されている。発光ダイオードは従来の光源に比べて長寿命であるとともに比較的低消費電力であるという特徴を有しているので、今後広く利用されるものと期待されている。   In recent years, light emitting diodes (LEDs) have attracted attention as new light sources for illumination that replace light bulbs and fluorescent lamps. Light emitting diodes are expected to be widely used in the future because they have characteristics of longer life and relatively lower power consumption than conventional light sources.

発光ダイオードを連続的に調光するには、従来から白熱灯で用いられている方法と類似の方法を用いることができる。たとえば、特開2003−157986号公報(特許文献1)には、発光ダイオードへの印加電圧を制御する方法や、この印加電圧の制御とスイッチ素子によるスイッチング調光を組み合わせた方法が記載されている(同文献の段落0014,0015参照)。   In order to continuously dim the light emitting diode, a method similar to the method conventionally used in incandescent lamps can be used. For example, Japanese Patent Application Laid-Open No. 2003-157986 (Patent Document 1) describes a method for controlling an applied voltage to a light emitting diode, and a method for combining control of the applied voltage and switching dimming by a switch element. (See paragraphs 0014 and 0015 of the same document).

スイッチ素子によるスイッチング調光のみを行なう場合、スイッチ素子を駆動するパルス信号の周波数は発光ダイオードの光がちらついて見えないように高く設定する必要がある。しかしながら、深い調光時にはパルス信号のオン時間が極端に短くなるので、オン時間を高精度に制御することが難しい。このため、上記文献に記載の方法では、パルス信号のオン時間を高精度に制御できるところまではスイッチング調光を行ない、それより深い調光では、パルス幅を一定にして発光ダイオードの印加電圧が制御されている。   When only switching dimming by the switch element is performed, the frequency of the pulse signal for driving the switch element needs to be set high so that the light from the light emitting diode does not flicker. However, since the on-time of the pulse signal becomes extremely short during deep light control, it is difficult to control the on-time with high accuracy. For this reason, in the method described in the above document, switching dimming is performed until the on-time of the pulse signal can be controlled with high accuracy, and in deeper dimming, the pulse width is constant and the applied voltage of the light emitting diode is It is controlled.

特開2003−157986号公報JP 2003-157986 A

ところで、発光ダイオードの電流−電圧特性は、略定電圧特性を示すため、一般にスイッチング電源を用いて発光ダイオードを駆動する場合には、定電流制御が用いられる。この場合、発光ダイオードに直列に挿入された抵抗器によって電流が検出され、この電流検出信号と電流基準値との比較に基づいて、スイッチング電源の出力が制御される。   By the way, since the current-voltage characteristic of the light emitting diode exhibits a substantially constant voltage characteristic, constant current control is generally used when the light emitting diode is driven using a switching power supply. In this case, a current is detected by a resistor inserted in series with the light emitting diode, and the output of the switching power supply is controlled based on a comparison between the current detection signal and a current reference value.

ところが、定電流制御によって調光を行なう場合、深い調光領域においては電流検出信号や電流基準値が微小になる。この結果、電流検出回路や比較器に高い精度が要求されたり、ノイズの影響を受けやすくなるために安定した動作が困難になったりするという問題が生じる。   However, when dimming is performed by constant current control, the current detection signal and the current reference value become minute in a deep dimming region. As a result, there are problems that high accuracy is required for the current detection circuit and the comparator, and that stable operation becomes difficult because of being easily affected by noise.

一方、定電圧制御による方法では、深い調光領域であっても比較的安定した調光が実現できる。しかしながら、定電圧制御の場合には、発光ダイオードの特性のばらつきや発熱によって、発光ダイオードに流れる電流がばらつきやすい。この結果、発光ダイオードの光出力にばらつきが生じてしまう。   On the other hand, in the method using constant voltage control, relatively stable light control can be realized even in a deep light control region. However, in the case of constant voltage control, the current flowing through the light emitting diode tends to vary due to variations in characteristics of the light emitting diode and heat generation. As a result, the light output of the light emitting diode varies.

したがって、この発明の目的は、安定した調光制御を実現できる電源装置および照明器具を提供することである。   Accordingly, an object of the present invention is to provide a power supply device and a lighting fixture that can realize stable light control.

この発明は一局面において、半導体発光素子を駆動するための電源装置であって、DC−DCコンバータと、電流検出部と、制御回路とを備える。DC−DCコンバータは、半導体発光素子に接続されたインダクタと、インダクタに接続され、制御信号の論理レベルに応じてオン・オフするスイッチング素子とを含む。インダクタを流れる電流は、スイッチング素子のオン・オフに応じて増減する。電流検出部は、スイッチング素子を流れる電流を検出し、検出した電流値に比例した大きさの電流検出信号を出力する。制御回路は、上記の制御信号を生成する。制御回路は、半導体発光素子の光出力の設定値に対応した基準信号と電流検出信号とを受ける。そして、制御回路は、スイッチング素子をオフ状態にする第1の論理レベルからスイッチング素子をオン状態にする第2の論理レベルに制御信号の論理レベルを切替えた後、インダクタを流れる電流が次第に増加することによって電流検出信号の大きさが基準信号の大きさを超えたときに、制御信号の論理レベルを第2の論理レベルから第1の論理レベルに切替える。   In one aspect, the present invention is a power supply device for driving a semiconductor light emitting element, and includes a DC-DC converter, a current detection unit, and a control circuit. The DC-DC converter includes an inductor connected to the semiconductor light emitting element and a switching element connected to the inductor and turned on / off according to the logic level of the control signal. The current flowing through the inductor increases or decreases according to the on / off state of the switching element. The current detection unit detects a current flowing through the switching element, and outputs a current detection signal having a magnitude proportional to the detected current value. The control circuit generates the control signal. The control circuit receives a reference signal and a current detection signal corresponding to the set value of the light output of the semiconductor light emitting element. The control circuit switches the logic level of the control signal from the first logic level that turns off the switching element to the second logic level that turns on the switching element, and then the current flowing through the inductor gradually increases. Thus, when the magnitude of the current detection signal exceeds the magnitude of the reference signal, the logic level of the control signal is switched from the second logic level to the first logic level.

好ましくは、電源装置は、コンデンサを含む時定数回路をさらに備える。コンデンサは、第2の論理レベルの制御信号によって所定の電圧まで充電され、制御信号の論理レベルが第2の論理レベルから第1の論理レベルに切替わると所定の時定数で放電する。時定数回路は、コンデンサの電圧に比例した信号を制御回路に出力する。制御回路は、制御信号の論理レベルを第2の論理レベルから第1の論理レベルに切替えた後、時定数回路の出力信号の大きさが所定の基準値未満まで低下したときに、制御信号の論理レベルを第1の論理レベルから第2の論理レベルに切替える。   Preferably, the power supply device further includes a time constant circuit including a capacitor. The capacitor is charged to a predetermined voltage by the control signal of the second logic level, and is discharged with a predetermined time constant when the logic level of the control signal is switched from the second logic level to the first logic level. The time constant circuit outputs a signal proportional to the voltage of the capacitor to the control circuit. The control circuit switches the logic level of the control signal from the second logic level to the first logic level, and then when the magnitude of the output signal of the time constant circuit falls below a predetermined reference value, The logic level is switched from the first logic level to the second logic level.

もしくは、DC−DCコンバータは、インダクタと磁気的に結合する補助インダクタをさらに含む。制御回路は、制御信号の論理レベルを第2の論理レベルから第1の論理レベルに切替えた後、補助インダクタの誘起電圧が所定の基準値未満まで低下したときに、制御信号の論理レベルを第1の論理レベルから第2の論理レベルに切替える。   Alternatively, the DC-DC converter further includes an auxiliary inductor that is magnetically coupled to the inductor. The control circuit switches the logic level of the control signal from the second logic level to the first logic level and then changes the logic level of the control signal when the induced voltage of the auxiliary inductor drops below a predetermined reference value. Switch from one logic level to a second logic level.

好ましくは、上記の電源装置は、入力された交流電圧を整流する整流回路と、整流回路から出力された脈動電圧を定電圧に変換し、変換後の定電圧をDC−DCコンバータに出力する力率改善回路とをさらに備える。   Preferably, the power supply device described above includes a rectifier circuit that rectifies an input AC voltage, a force that converts a pulsating voltage output from the rectifier circuit into a constant voltage, and outputs the converted constant voltage to a DC-DC converter. And a rate improvement circuit.

制御回路を駆動する駆動電圧が、制御回路に設けられた電源入力端子に入力される場合において、好ましくは、電源装置は、力率改善回路の高電圧側の出力ノードと電源入力端子との間に接続された電源スイッチをさらに備える。電源スイッチは、力率改善回路の高電圧側の出力ノードの電圧が所定の第1の基準値未満のときオフ状態になり、力率改善回路の高電圧側の出力ノードの電圧が第1の基準値以上のときオン状態になる。   In the case where the drive voltage for driving the control circuit is input to the power input terminal provided in the control circuit, the power supply device is preferably provided between the output node on the high voltage side of the power factor correction circuit and the power input terminal. And a power switch connected to the. The power switch is turned off when the voltage of the output node on the high voltage side of the power factor correction circuit is less than a predetermined first reference value, and the voltage of the output node on the high voltage side of the power factor improvement circuit is the first voltage. Turns on when the reference value is exceeded.

好ましくは、電源装置は、力率改善回路の高電圧側の出力ノードと電源入力端子との間に、電源スイッチと直列に接続され、抵抗値が可変の抵抗部をさらに備える。抵抗部は、電源入力端子の電圧が所定の第2の基準値未満のとき第1の抵抗値を有し、電源入力端子の電圧が第2の基準値以上のとき、第1の抵抗値より大きい第2の抵抗値を有する。   Preferably, the power supply device further includes a resistance portion that is connected in series with the power switch and has a variable resistance value between the output node on the high voltage side of the power factor correction circuit and the power supply input terminal. The resistance unit has a first resistance value when the voltage at the power input terminal is less than a predetermined second reference value, and has a value greater than the first resistance value when the voltage at the power input terminal is greater than or equal to the second reference value. It has a large second resistance value.

この発明は他の局面において照明器具であって、上記の電源装置と、電源装置によって駆動される半導体発光素子とを備える。   This invention is a lighting fixture in another situation, Comprising: Said power supply device and the semiconductor light-emitting element driven by a power supply device are provided.

この発明によれば、オン状態のスイッチング素子を流れる電流値に比例した電流検出信号と、半導体発光素子の光出力の設定値に対応した基準信号との比較に基づいて、スイッチング素子のオンからオフへの切替わりのタイミングを制御するので、安定した調光制御を実現できる。   According to the present invention, based on a comparison between the current detection signal proportional to the current value flowing through the switching element in the on state and the reference signal corresponding to the set value of the optical output of the semiconductor light emitting element, the switching element is turned on from off. Since the switching timing is controlled, stable dimming control can be realized.

この発明の実施の形態1による電源装置10の構成を示す回路図である。It is a circuit diagram which shows the structure of the power supply device 10 by Embodiment 1 of this invention. 図1のPFC回路70の構成の一例を示す回路図である。FIG. 2 is a circuit diagram illustrating an example of a configuration of a PFC circuit 70 in FIG. 1. 図1の制御回路40を市販のPFC用の制御IC50で構成した例を示す回路図である。It is a circuit diagram which shows the example which comprised the control circuit 40 of FIG. 1 by control IC50 for commercially available PFC. 図1の電源装置10の変形例として、電源装置10Aの構成を示す回路図である。FIG. 7 is a circuit diagram showing a configuration of a power supply device 10A as a modification of the power supply device 10 of FIG. この発明の実施の形態2による電源装置10Cの構成を示す回路図である。It is a circuit diagram which shows the structure of 10 C of power supply devices by Embodiment 2 of this invention. 図5の電源装置10Cの変形例1として、電源装置10Dの構成を示す回路図である。FIG. 6 is a circuit diagram showing a configuration of a power supply device 10D as a first modification of the power supply device 10C of FIG. 5. 図5の電源装置10Cの変形例2として、電源装置10Eの構成を示す回路図である。FIG. 6 is a circuit diagram showing a configuration of a power supply device 10E as a second modification of the power supply device 10C of FIG. 5.

以下、この発明の実施の形態について図面を参照して詳しく説明する。なお、同一または相当する部分には同一の参照符号を付して、その説明を繰返さない。   Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. The same or corresponding parts are denoted by the same reference numerals, and description thereof will not be repeated.

<実施の形態1>
[電源装置の構成]
図1は、この発明の実施の形態1による電源装置10の構成を示す回路図である。図1を参照して、電源装置10は、調光機能を有するスイッチング電源であり、交流電源5から入力ノードN1,N2間に入力された交流電圧を直流電圧に変換し、変換後の直流電圧を、出力ノードN7,N8間に接続された複数の発光ダイオードを含む光源部6に出力する。光源部6を流れる電流量は、調光信号によって制御される。照明器具1は、これらの光源部6および電源装置10の他に、光源部6からの光を適切な方向に導く配光制御部(図示省略)や各部を保持する筐体部(図示省略)などによって構成される。
<Embodiment 1>
[Configuration of power supply unit]
FIG. 1 is a circuit diagram showing a configuration of a power supply device 10 according to Embodiment 1 of the present invention. Referring to FIG. 1, power supply device 10 is a switching power supply having a dimming function, converts an AC voltage input from AC power supply 5 between input nodes N1 and N2 into a DC voltage, and converts the converted DC voltage. Is output to the light source unit 6 including a plurality of light emitting diodes connected between the output nodes N7 and N8. The amount of current flowing through the light source unit 6 is controlled by a dimming signal. In addition to the light source unit 6 and the power supply device 10, the luminaire 1 includes a light distribution control unit (not shown) that guides light from the light source unit 6 in an appropriate direction and a housing unit (not shown) that holds each unit. Consists of.

電源装置10は、全波整流回路11と、力率改善(PFC:Power Factor Control)回路70と、DC−DCコンバータ20と、基準信号生成部12と、電流検出部としての抵抗素子25と、時定数回路30と、制御回路40とを含む。以下、各部の構成について説明する。   The power supply device 10 includes a full-wave rectifier circuit 11, a power factor control (PFC) circuit 70, a DC-DC converter 20, a reference signal generator 12, a resistance element 25 as a current detector, A time constant circuit 30 and a control circuit 40 are included. Hereinafter, the configuration of each unit will be described.

(全波整流回路)
全波整流回路11は、交流電源5から受けた交流電圧を全波整流する。全波整流回路11から出力された脈動電圧は、PFC回路70に入力される。
(Full-wave rectifier circuit)
The full-wave rectification circuit 11 performs full-wave rectification on the AC voltage received from the AC power supply 5. The pulsating voltage output from the full wave rectifier circuit 11 is input to the PFC circuit 70.

(PFC回路)
PFC回路70は、全波整流回路11から出力された脈動電圧を定電圧に変換するとともに、電源装置10に入力される電流波形が正弦波に近い波形になるように入力電流波形を整形する。PFC回路70は、たとえば、昇圧型コンバータを利用して構成することができる。なお、以下の説明では、PFC回路70の高電圧側の出力ノードN5を電源ノードVCCとも称し、低電圧側の出力ノードN6を接地ノードVEEとも称する。PFC回路70の具体的な構成例は、図2で説明する。
(PFC circuit)
The PFC circuit 70 converts the pulsating voltage output from the full-wave rectifier circuit 11 into a constant voltage, and shapes the input current waveform so that the current waveform input to the power supply device 10 becomes a waveform close to a sine wave. The PFC circuit 70 can be configured using, for example, a boost converter. In the following description, output node N5 on the high voltage side of PFC circuit 70 is also referred to as power supply node VCC, and output node N6 on the low voltage side is also referred to as ground node VEE. A specific configuration example of the PFC circuit 70 will be described with reference to FIG.

(DC−DCコンバータ)
DC−DCコンバータ20は、PFC回路70から出力された直流電圧を異なる大きさの直流電圧に変換して光源部6に出力する。図1に示した実施の形態1の場合、DC−DCコンバータ20は降圧型のコンバータ、より具体的には降圧チョッパによって構成される。以下、DC−DCコンバータ20を降圧チョッパ20とも称する。
(DC-DC converter)
The DC-DC converter 20 converts the DC voltage output from the PFC circuit 70 into DC voltages having different magnitudes and outputs the converted DC voltage to the light source unit 6. In the case of the first embodiment shown in FIG. 1, the DC-DC converter 20 is constituted by a step-down converter, more specifically, a step-down chopper. Hereinafter, the DC-DC converter 20 is also referred to as a step-down chopper 20.

図1に示すように、降圧チョッパ20は、スイッチング素子としてのNMOS(Negative-channel Metal Oxide Semiconductor)トランジスタ21と、インダクタ22と、ダイオード23と、コンデンサ24と、抵抗素子26とを含む。以下、これらの構成要素の接続関係について説明する。   As shown in FIG. 1, the step-down chopper 20 includes an NMOS (Negative-channel Metal Oxide Semiconductor) transistor 21 as a switching element, an inductor 22, a diode 23, a capacitor 24, and a resistance element 26. Hereinafter, the connection relationship of these components will be described.

ダイオード23、NMOSトランジスタ21、および電流検出部としての抵抗素子25は、PFC回路70の出力ノードN5,N6間にこの順で直列に接続される。このとき、ダイオード23のカソードがPFC回路70の出力ノードN5に接続される。PFC回路70の出力ノードN5は、電源装置10の高電圧側の出力ノードN7と直結される。インダクタ22は、ダイオード23およびNMOSトランジスタ21の接続ノードN9と、電源装置10の低電圧側の出力ノードN8との間に接続される。コンデンサ24は、出力ノードN8,N9間に接続される。抵抗素子26の一端はNMOSトランジスタ21のゲートに接続され、他端(ノードN20)には制御回路40から制御信号CSが供給される。   The diode 23, the NMOS transistor 21, and the resistance element 25 as a current detection unit are connected in series between the output nodes N5 and N6 of the PFC circuit 70 in this order. At this time, the cathode of the diode 23 is connected to the output node N5 of the PFC circuit 70. The output node N5 of the PFC circuit 70 is directly connected to the output node N7 on the high voltage side of the power supply device 10. Inductor 22 is connected between a connection node N9 of diode 23 and NMOS transistor 21 and output node N8 on the low voltage side of power supply device 10. Capacitor 24 is connected between output nodes N8 and N9. One end of the resistance element 26 is connected to the gate of the NMOS transistor 21 and the other end (node N20) is supplied with a control signal CS from the control circuit 40.

(基準信号生成部)
基準信号生成部12は、光源部6の光出力の度合に応じた調光信号を受け、調光信号に応じて電圧レベルが変化する基準信号VRを生成する。光源部6の光出力の設定値が大きいほど基準信号VRの電圧レベルが大きくなる。調光信号は、たとえば、照明器具1のユーザが入力する調光指令値である。生成された基準信号VRは、制御回路40に入力される。
(Reference signal generator)
The reference signal generation unit 12 receives a dimming signal corresponding to the light output level of the light source unit 6 and generates a reference signal VR whose voltage level changes according to the dimming signal. The voltage level of the reference signal VR increases as the set value of the light output of the light source unit 6 increases. The dimming signal is, for example, a dimming command value input by the user of the lighting fixture 1. The generated reference signal VR is input to the control circuit 40.

(電流検出部)
NMOSトランジスタ21に流れる電流を検出するために、電流検出部としての抵抗素子25が設けられる。抵抗素子25にかかる電圧(ノードN10の電圧)は、制御回路40に入力される。
(Current detector)
In order to detect a current flowing through the NMOS transistor 21, a resistance element 25 as a current detection unit is provided. The voltage applied to the resistance element 25 (the voltage at the node N10) is input to the control circuit 40.

(時定数回路)
時定数回路30は、NMOSトランジスタ21のゲート抵抗26の一端(ノードN20)と接地ノードVEEとの間に設けられる。図1の場合には、時定数回路30は、ダイオード31と、コンデンサ32と、抵抗素子33,34とを含む。ダイオード31および抵抗素子33,34は、この順でノードN20と接地ノードVEEとの間に、ダイオード31のアノードがノードN20側となるように直列に接続される。コンデンサ32は、抵抗素子34と並列に接続される。
(Time constant circuit)
Time constant circuit 30 is provided between one end (node N20) of gate resistor 26 of NMOS transistor 21 and ground node VEE. In the case of FIG. 1, the time constant circuit 30 includes a diode 31, a capacitor 32, and resistance elements 33 and 34. Diode 31 and resistance elements 33 and 34 are connected in series between node N20 and ground node VEE in this order so that the anode of diode 31 is on node N20 side. The capacitor 32 is connected in parallel with the resistance element 34.

制御回路40から出力される制御信号CSがハイ(H)レベルのとき、すなわち、NMOSトランジスタ21がオン状態のときコンデンサ32が充電される。このとき、コンデンサ32の電圧は、Hレベルの制御信号CSを抵抗素子33,34によって分圧した電圧に等しくなる。   When the control signal CS output from the control circuit 40 is at a high (H) level, that is, when the NMOS transistor 21 is on, the capacitor 32 is charged. At this time, the voltage of the capacitor 32 becomes equal to the voltage obtained by dividing the control signal CS at the H level by the resistance elements 33 and 34.

制御信号CSがロー(L)レベルのとき、すなわち、NMOSトランジスタ21がオフ状態のとき、コンデンサ32に蓄積された電荷は、抵抗素子34を介して放電される。この結果、コンデンサ32の電圧は、抵抗素子34の抵抗値とコンデンサ32に容量によって決まる時定数で徐々に低下する。コンデンサ32にかかる電圧(ノードN11の電圧)は制御回路40に入力される。   When the control signal CS is at a low (L) level, that is, when the NMOS transistor 21 is in an off state, the charge accumulated in the capacitor 32 is discharged through the resistance element 34. As a result, the voltage of the capacitor 32 gradually decreases with a time constant determined by the resistance value of the resistance element 34 and the capacitance of the capacitor 32. The voltage applied to the capacitor 32 (the voltage at the node N11) is input to the control circuit 40.

(制御回路)
制御回路40は、制御信号CSを生成してNMOSトランジスタ21のゲートに出力する。図1に示すように、制御回路40は、比較器41,42と、リセット優先RSフリップフロップ43と、バッファアンプ44とを含む。
(Control circuit)
The control circuit 40 generates a control signal CS and outputs it to the gate of the NMOS transistor 21. As shown in FIG. 1, the control circuit 40 includes comparators 41 and 42, a reset priority RS flip-flop 43, and a buffer amplifier 44.

比較器41は、基準信号生成部12から出力された基準信号VRと、抵抗素子25による検出電圧とを受ける。比較器41は、抵抗素子25からの検出電圧が基準信号VRの電圧レベルを超えたときHレベルの信号を出力する。   The comparator 41 receives the reference signal VR output from the reference signal generation unit 12 and the detection voltage by the resistance element 25. The comparator 41 outputs an H level signal when the detection voltage from the resistance element 25 exceeds the voltage level of the reference signal VR.

比較器42は、時定数回路30の出力電圧と、所定の参照電圧45とを受ける。比較器42は、時定数回路30の出力電圧が参照電圧45より小さくなったとき、Hレベルの信号を出力する。   The comparator 42 receives the output voltage of the time constant circuit 30 and a predetermined reference voltage 45. The comparator 42 outputs an H level signal when the output voltage of the time constant circuit 30 becomes smaller than the reference voltage 45.

RSフリップフロップ43は、セット端子(S)に比較器42の出力を受け、リセット端子(R)に比較器41の出力を受ける。RSフリップフロップ43は、比較器42の出力がHレベルのとき出力端子QからHレベルの信号を出力し、比較器41の出力がHレベルのとき出力端子QからLレベルの信号を出力する。RSフリップフロップ43はリセット優先なので、比較器41,42の出力が共にHレベルのとき出力端子QからLレベルの信号を出力する。RSフリップフロップ43の出力は、バッファアンプ44によって増幅され、制御信号CSとして、NMOSトランジスタ21のゲートに入力される。   The RS flip-flop 43 receives the output of the comparator 42 at the set terminal (S) and the output of the comparator 41 at the reset terminal (R). The RS flip-flop 43 outputs an H level signal from the output terminal Q when the output of the comparator 42 is H level, and outputs an L level signal from the output terminal Q when the output of the comparator 41 is H level. Since the RS flip-flop 43 has priority for resetting, an L level signal is output from the output terminal Q when the outputs of the comparators 41 and 42 are both at the H level. The output of the RS flip-flop 43 is amplified by the buffer amplifier 44 and input to the gate of the NMOS transistor 21 as the control signal CS.

[電源装置の動作]
以下、図1を参照して、電源装置10の動作について説明する。なお、コンデンサ24は、出力電流のリップルを抑制するために設けられており、比較的小容量であるので、以下の説明では無視する。
[Power supply operation]
Hereinafter, the operation of the power supply apparatus 10 will be described with reference to FIG. Note that the capacitor 24 is provided in order to suppress the ripple of the output current and has a relatively small capacity, and is therefore ignored in the following description.

まず、制御信号CSがLレベルからHレベルに切替わることによって、NMOSトランジスタ21がオン状態になると、PFC回路70の出力電圧が、光源部6およびインダクタ22に印加される。これによって、インダクタ22を流れる電流は次第に増加し、NMOSトランジスタ21に流れる電流が増加する。これに伴ってNMOSトランジスタ21に流れる電流を検出する抵抗素子(電流検出部)25の電圧が増加する。この結果、抵抗素子25の電圧が基準信号VRの電圧レベルよりも大きくなると、比較器41の出力(すなわち、RSフリップフロップ43のリセット端子(R)の入力)がHレベルに切替わる。これによって、制御信号CSがHレベルからLレベルに切替わるので、NMOSトランジスタ21がオフ状態に切替わる。   First, when the NMOS transistor 21 is turned on by switching the control signal CS from the L level to the H level, the output voltage of the PFC circuit 70 is applied to the light source unit 6 and the inductor 22. As a result, the current flowing through the inductor 22 gradually increases, and the current flowing through the NMOS transistor 21 increases. Along with this, the voltage of the resistance element (current detection unit) 25 that detects the current flowing through the NMOS transistor 21 increases. As a result, when the voltage of the resistance element 25 becomes higher than the voltage level of the reference signal VR, the output of the comparator 41 (that is, the input of the reset terminal (R) of the RS flip-flop 43) is switched to the H level. As a result, the control signal CS is switched from the H level to the L level, so that the NMOS transistor 21 is switched to the OFF state.

なお、制御信号CSがHレベルの間に、時定数回路30のコンデンサ32には、制御信号CSのHレベルの電圧を抵抗素子33,34で分圧した電圧が保持される。   While the control signal CS is at the H level, the capacitor 32 of the time constant circuit 30 holds the voltage obtained by dividing the H level voltage of the control signal CS by the resistance elements 33 and 34.

次に、制御信号CSがHレベルからLレベルに切替わることによって、NMOSトランジスタ21がオフ状態になると、降圧チョッパ20がPFC回路70から電気的に切り離されるので、インダクタ22、ダイオード23、および光源部6を循環する電流が流れる。この電流は次第に減少する。   Next, when the NMOS transistor 21 is turned off by switching the control signal CS from the H level to the L level, the step-down chopper 20 is electrically disconnected from the PFC circuit 70, so that the inductor 22, the diode 23, and the light source A current circulating through the section 6 flows. This current gradually decreases.

さらに、制御信号CSがLレベルとなることによってダイオード31がオフになるので、コンデンサ32の電圧(ノードN11の電圧)が、コンデンサ32の容量と抵抗素子34の抵抗値で決まる時定数で徐々に減少する。やがて、コンデンサ32の電圧(ノードN11の電圧)が参照電圧45よりも小さくなると、比較器42の出力(すなわち、RSフリップフロップ43のセット端子(S)の入力)がHレベルに切替わる。この結果、制御信号CSがLレベルからHレベルに切替わる。このように、NMOSトランジスタ21のオフ時間は、時定数回路30の時定数によって決まる一定の値になる。   Furthermore, since the diode 31 is turned off when the control signal CS becomes L level, the voltage of the capacitor 32 (the voltage of the node N11) gradually increases with a time constant determined by the capacitance of the capacitor 32 and the resistance value of the resistance element 34. Decrease. Eventually, when the voltage of the capacitor 32 (the voltage of the node N11) becomes smaller than the reference voltage 45, the output of the comparator 42 (that is, the input of the set terminal (S) of the RS flip-flop 43) is switched to the H level. As a result, the control signal CS is switched from the L level to the H level. Thus, the off time of the NMOS transistor 21 is a constant value determined by the time constant of the time constant circuit 30.

ここで、調光が深くなる方向に変化した場合、すなわち、光源部6の光出力の設定値が減少した場合には、基準信号VRの大きさも減少する。基準信号VRが減少してからしばらくは、インダクタ22を流れる電流は基準信号VRに対応する電流値を超えているので、NMOSトランジスタ21がオン状態に切替わったとしても、すぐにオフ状態に切替わる。すなわち、NMOSトランジスタ21のオン時間はほとんど0になる。この結果、インダクタ22を流れる電流は速やかに減少する。やがて、インダクタ22を流れる電流が基準信号VRに対応する電流値以下のレベルまで低下すると、NMOSトランジスタ21のオン時間が増加し始める。最終的に、インダクタ22を流れる電流は、現在の基準信号VRの大きさに応じた値に整定する。光源部6を流れる電流はインダクタ22を流れる電流の平均値にほぼ等しいので(リップル分がコンデンサ24によって除去される)、光源部6の発光出力は、基準信号VRの減少に伴って減少することになる。   Here, when the dimming is changed in a deeper direction, that is, when the set value of the light output of the light source unit 6 is decreased, the magnitude of the reference signal VR is also decreased. For a while after the reference signal VR decreases, the current flowing through the inductor 22 exceeds the current value corresponding to the reference signal VR. Therefore, even if the NMOS transistor 21 is switched on, the current is immediately switched off. Change. That is, the on-time of the NMOS transistor 21 is almost zero. As a result, the current flowing through the inductor 22 decreases rapidly. Eventually, when the current flowing through the inductor 22 decreases to a level equal to or lower than the current value corresponding to the reference signal VR, the on-time of the NMOS transistor 21 starts to increase. Finally, the current flowing through the inductor 22 is set to a value corresponding to the current reference signal VR. Since the current flowing through the light source unit 6 is substantially equal to the average value of the current flowing through the inductor 22 (the ripple is removed by the capacitor 24), the light emission output of the light source unit 6 decreases as the reference signal VR decreases. become.

逆に、調光が浅くなる方向に変化した場合、すなわち、光源部6の光出力の設定値が増加した場合には、基準信号VRの大きさも増加する。この場合、インダクタ22を流れる電流の大きさは基準信号VRに対応する電流値よりも小さくなるので、NMOSトランジスタ21がオン状態に切替わった後、インダクタ22を流れる電流が基準信号VRに対応する電流値に達するまで、NMOSトランジスタ21はオン状態のままである。最終的に、インダクタ22を流れる電流は、現在の基準信号VRの大きさに応じた値に整定する。この結果、光源部6の発光出力は、基準信号VRの増加に伴って増加する。   On the contrary, when the dimming is changed in the direction of decreasing light, that is, when the set value of the light output of the light source unit 6 is increased, the magnitude of the reference signal VR is also increased. In this case, since the magnitude of the current flowing through the inductor 22 is smaller than the current value corresponding to the reference signal VR, the current flowing through the inductor 22 corresponds to the reference signal VR after the NMOS transistor 21 is switched on. The NMOS transistor 21 remains on until the current value is reached. Finally, the current flowing through the inductor 22 is set to a value corresponding to the current reference signal VR. As a result, the light emission output of the light source unit 6 increases as the reference signal VR increases.

このように、実施の形態1による電源装置10によれば、オン状態のNMOSトランジスタ21を流れる電流値に比例した検出信号と、光源部6の光出力の設定値に対応した基準信号VRとの比較に基づいて、スイッチング素子のオンからオフへの切替わりのタイミングが制御される。基準信号VRが0でない限り、電源装置10は安定して動作する。この結果、安定した調光制御を実現できる。   As described above, according to the power supply device 10 according to the first embodiment, the detection signal proportional to the current value flowing through the NMOS transistor 21 in the ON state and the reference signal VR corresponding to the set value of the light output of the light source unit 6 are obtained. Based on the comparison, the switching timing of the switching element from on to off is controlled. As long as the reference signal VR is not 0, the power supply device 10 operates stably. As a result, stable light control can be realized.

なお、NMOSトランジスタ21のオフ時間を一定に制御する回路方式は、図1に示した時定数回路30を用いる方法には限られない。たとえば、図1のRSフリップフロップ43、比較器42、および時定数回路30に代えて、ワンショットマルチバイブレータ(単安定マルチバイブレータ)を設けてもよい。ワンショットマルチバイブレータは、比較器41の出力を受け、比較器41の出力がHレベルに変化したときに、所定の時間(NMOSトランジスタ21のオフ時間に相当)だけLレベルの信号を出力し、その後、Hレベルの信号を出力する。ワンショットマルチバイブレータの出力信号は、バッファアンプ44およびゲート抵抗26を介してNMOSトランジスタ21のゲートに与えられる。   The circuit system for controlling the off time of the NMOS transistor 21 to be constant is not limited to the method using the time constant circuit 30 shown in FIG. For example, a one-shot multivibrator (monostable multivibrator) may be provided instead of the RS flip-flop 43, the comparator 42, and the time constant circuit 30 in FIG. The one-shot multivibrator receives the output of the comparator 41 and outputs an L level signal for a predetermined time (corresponding to the off time of the NMOS transistor 21) when the output of the comparator 41 changes to the H level. Thereafter, an H level signal is output. The output signal of the one-shot multivibrator is given to the gate of the NMOS transistor 21 through the buffer amplifier 44 and the gate resistor 26.

[PFC回路の構成例]
図2は、図1のPFC回路70の構成の一例を示す回路図である。PFC回路70の構成は公知のものであるので、以下、図2を参照して簡単に説明する。
[PFC circuit configuration example]
FIG. 2 is a circuit diagram showing an example of the configuration of the PFC circuit 70 of FIG. Since the configuration of the PFC circuit 70 is publicly known, it will be briefly described below with reference to FIG.

PFC回路70は、昇圧チョッパ60と、制御IC(Integrated Circuit)50と、分圧回路71,74(抵抗素子72,73,75,76)とを含む。   The PFC circuit 70 includes a boost chopper 60, a control IC (Integrated Circuit) 50, and voltage dividing circuits 71 and 74 (resistance elements 72, 73, 75, and 76).

昇圧チョッパ60は、入力ノード間に入力された電圧を、NMOSトランジスタ62の通電率に応じた定電圧に変換して出力する。図2に示すように、昇圧チョッパ60は、インダクタ61,66と、NMOSトランジスタ62と、ダイオード63と、大容量の電解コンデンサ64と、抵抗素子65,68,69と、コンデンサ67とを含む。   The step-up chopper 60 converts the voltage input between the input nodes into a constant voltage corresponding to the energization rate of the NMOS transistor 62, and outputs it. As shown in FIG. 2, the step-up chopper 60 includes inductors 61 and 66, an NMOS transistor 62, a diode 63, a large capacity electrolytic capacitor 64, resistance elements 65, 68 and 69, and a capacitor 67.

インダクタ66は、インダクタ61と磁気的に結合されることによって、インダクタ61のゼロ電流を検出するために設けられている。コンデンサ67は、インダクタ61を流れる電流に含まれるリプル電流を除去して、入力側の電力系統に流出させないために設けられている。   The inductor 66 is provided to detect the zero current of the inductor 61 by being magnetically coupled to the inductor 61. The capacitor 67 is provided in order to remove the ripple current included in the current flowing through the inductor 61 and prevent the ripple current from flowing out to the power system on the input side.

制御IC50は、電流臨界モード方式のPFC用に用いられる市販の専用ICの構成を簡略化して示したものである。制御IC50は、入出力用の端子として、FB端子、MULT端子、CS端子、ZCS端子、GATE端子、GND端子、VIN端子、およびCOMP端子を有する。   The control IC 50 is a simplified configuration of a commercially available dedicated IC used for current critical mode PFC. The control IC 50 includes an FB terminal, a MULT terminal, a CS terminal, a ZCS terminal, a GATE terminal, a GND terminal, a VIN terminal, and a COMP terminal as input / output terminals.

FB端子には、出力ノードN5,N6間の電圧が分圧回路74によって分圧されて入力される。MULT端子には、入力ノードN3,N4間の電圧が分圧回路71によって分圧されて入力される。CS端子には、NMOSトランジスタ62を流れる電流が抵抗素子65によって検出されて入力される。ZCS端子には、インダクタ66の誘起電圧が入力される。GATE端子からは、NMOSトランジスタ62のゲート駆動信号が出力される。GND端子は接地電圧の入力端子であり、VIN端子は駆動電圧の入力端子であるが、図2では図示を省略している。COMP端子には、差動増幅器54の出力電圧の高周波成分を除去するためにコンデンサ77が接続される。   The voltage between the output nodes N5 and N6 is divided by the voltage dividing circuit 74 and input to the FB terminal. The voltage between the input nodes N3 and N4 is divided by the voltage dividing circuit 71 and input to the MULT terminal. A current flowing through the NMOS transistor 62 is detected by the resistance element 65 and input to the CS terminal. The induced voltage of the inductor 66 is input to the ZCS terminal. A gate drive signal for the NMOS transistor 62 is output from the GATE terminal. The GND terminal is an input terminal for ground voltage, and the VIN terminal is an input terminal for drive voltage, but is not shown in FIG. A capacitor 77 is connected to the COMP terminal in order to remove a high frequency component of the output voltage of the differential amplifier 54.

制御IC50は、さらに、内部回路の構成要素として、差動増幅器54と、乗算器51と、比較器52,53と、RSフリップフロップ55と、増幅器56とを含む。   The control IC 50 further includes a differential amplifier 54, a multiplier 51, comparators 52 and 53, an RS flip-flop 55, and an amplifier 56 as components of the internal circuit.

差動増幅器54は、FB端子の入力電圧(分圧回路74の出力電圧)と参照電圧58との差を増幅して出力する。参照電圧58に分圧回路74の分圧比の逆数を乗じた値が、昇圧チョッパ60の出力電圧の目標値になる。   The differential amplifier 54 amplifies and outputs the difference between the input voltage at the FB terminal (the output voltage of the voltage dividing circuit 74) and the reference voltage 58. A value obtained by multiplying the reference voltage 58 by the reciprocal of the voltage dividing ratio of the voltage dividing circuit 74 becomes a target value of the output voltage of the boosting chopper 60.

乗算器51は、MULT端子の入力電圧(分圧回路71の出力電圧)である脈動電圧と差動増幅器54の出力電圧とを乗算する。乗算器51の出力電圧がインダクタ61を流れる電流の目標値となる。   The multiplier 51 multiplies the pulsation voltage, which is the input voltage of the MULT terminal (the output voltage of the voltage dividing circuit 71), and the output voltage of the differential amplifier 54. The output voltage of the multiplier 51 becomes the target value of the current flowing through the inductor 61.

比較器52は、CS端子の入力電圧(抵抗素子65の電圧)と乗算器51の出力電圧とを比較する。比較結果はRSフリップフロップ55のリセット端子(R)に入力される。NMOSトランジスタ62を流れる電流(インダクタ61の電流)が乗算器51の出力電圧に対応する目標値を超えている場合には、RSフリップフロップ55がリセットされるので、NMOSトランジスタ62がオフ状態になる。   The comparator 52 compares the input voltage of the CS terminal (the voltage of the resistance element 65) with the output voltage of the multiplier 51. The comparison result is input to the reset terminal (R) of the RS flip-flop 55. When the current flowing through the NMOS transistor 62 (current of the inductor 61) exceeds the target value corresponding to the output voltage of the multiplier 51, the RS flip-flop 55 is reset, so that the NMOS transistor 62 is turned off. .

比較器53は、ZCS端子の入力電圧(インダクタ66の誘起電圧)と参照電圧57とを比較する。比較結果はRSフリップフロップ55のセット端子(S)に入力される。インダクタ61を流れる電流が0になると、RSフリップフロップ55がセットされるので、NMOSトランジスタ62がオン状態になる。   The comparator 53 compares the input voltage at the ZCS terminal (induced voltage of the inductor 66) with the reference voltage 57. The comparison result is input to the set terminal (S) of the RS flip-flop 55. When the current flowing through the inductor 61 becomes 0, the RS flip-flop 55 is set, so that the NMOS transistor 62 is turned on.

増幅器56はRSフリップフロップ55の出力電圧を増幅し、増幅された電圧はGATE端子から出力され、NMOSトランジスタ62のゲートに入力される。   The amplifier 56 amplifies the output voltage of the RS flip-flop 55, and the amplified voltage is output from the GATE terminal and input to the gate of the NMOS transistor 62.

比較器52,53の機能によって、インダクタ61を流れる電流は三角波状のパルス波形になり、各パルスのピークを結んだ包絡線の形状が正弦波(全波整流波形)になる。インダクタ電流に含まれるリップル分はコンデンサ67によって除去される。   Due to the functions of the comparators 52 and 53, the current flowing through the inductor 61 has a triangular waveform, and the shape of the envelope connecting the peaks of each pulse becomes a sine wave (full-wave rectified waveform). The ripple included in the inductor current is removed by the capacitor 67.

[PFC回路用の制御ICを用いた制御回路40の構成例]
図1の制御回路40は、図2で示したPFCで用いられる市販の制御IC50によって簡単に構成することできる。以下、具体的に説明する。
[Configuration Example of Control Circuit 40 Using Control IC for PFC Circuit]
The control circuit 40 in FIG. 1 can be easily configured by a commercially available control IC 50 used in the PFC shown in FIG. This will be specifically described below.

図3は、図1の制御回路40を市販のPFC用の制御IC50で構成した例を示す回路図である。図1、図3を参照して、図1の比較器41,42が図3の比較器52,53にそれぞれ対応し、図1のRSフリップフロップ43が図3のRSフリップフロップ55に対応し、図1の増幅器(バッファアンプ)44が図3の増幅器56に対応する。図3の差動増幅器54および乗算器51の機能は必要でないので、COMP端子、FB端子には一定の電圧82,81が入力されている。したがって、乗算器51は、MULT端子の入力電圧を比例定数倍して出力する。   FIG. 3 is a circuit diagram showing an example in which the control circuit 40 of FIG. 1 is configured by a commercially available control IC 50 for PFC. 1 and 3, comparators 41 and 42 in FIG. 1 correspond to comparators 52 and 53 in FIG. 3, respectively, and RS flip-flop 43 in FIG. 1 corresponds to RS flip-flop 55 in FIG. The amplifier (buffer amplifier) 44 in FIG. 1 corresponds to the amplifier 56 in FIG. Since the functions of the differential amplifier 54 and the multiplier 51 in FIG. 3 are not necessary, constant voltages 82 and 81 are input to the COMP terminal and the FB terminal. Therefore, the multiplier 51 multiplies the input voltage at the MULT terminal by a proportional constant and outputs the result.

[変形例]
図4は、図1の電源装置10の変形例として、電源装置10Aの構成を示す回路図である。電源装置10Aは、時定数回路30に代えて、降圧チョッパ20のインダクタ22と磁気的に結合する補助インダクタ27を含む点で図1の電源装置10と異なる。補助インダクタ27は、抵抗素子28を介在して比較器42の反転入力端子に接続される。
[Modification]
FIG. 4 is a circuit diagram showing a configuration of a power supply device 10A as a modification of the power supply device 10 of FIG. The power supply device 10A is different from the power supply device 10 of FIG. 1 in that it includes an auxiliary inductor 27 that is magnetically coupled to the inductor 22 of the step-down chopper 20, instead of the time constant circuit 30. The auxiliary inductor 27 is connected to the inverting input terminal of the comparator 42 through the resistance element 28.

比較器42は、補助インダクタ27の誘起電圧と参照電圧45とを比較し、補助インダクタ27の誘起電圧が参照電圧45よりも低下したときに、RSフリップフロップ43のセット端子(S)にHレベルの信号を出力する。これによって、インダクタ22を流れる電流がほぼ0になったときにRSフリップフロップ43がセットされ、NMOSトランジスタ21がオン状態になる。図1の降圧チョッパ20が連続電流モードで動作していたのに対し、図4の電源装置10Aにおける降圧チョッパ20は電流臨界モードで動作する。   The comparator 42 compares the induced voltage of the auxiliary inductor 27 with the reference voltage 45, and when the induced voltage of the auxiliary inductor 27 is lower than the reference voltage 45, the comparator 42 is at the H level at the set terminal (S) of the RS flip-flop 43. The signal is output. As a result, when the current flowing through the inductor 22 becomes almost zero, the RS flip-flop 43 is set and the NMOS transistor 21 is turned on. While the step-down chopper 20 in FIG. 1 is operating in the continuous current mode, the step-down chopper 20 in the power supply device 10A in FIG. 4 operates in the current critical mode.

図4のその他の点は図1の場合と同じであるので、同一または相当する部分には同一の参照符号を付して説明を繰返さない。   Since the other points of FIG. 4 are the same as those of FIG. 1, the same or corresponding parts are denoted by the same reference numerals and description thereof will not be repeated.

なお、実施の形態1では、DC−DCコンバータ20の例として降圧チョッパを示したが、必ずしもこの回路方式に限定されるものではない。たとえば、昇降圧チョッパやフライバックコンバータなどによって、DC−DCコンバータ20を構成してもよい。   Although the step-down chopper is shown as an example of the DC-DC converter 20 in the first embodiment, it is not necessarily limited to this circuit system. For example, the DC-DC converter 20 may be configured by a step-up / down chopper, a flyback converter, or the like.

図1に示した時定数回路30の構成は一例である。Hレベルの制御信号CSによって充電されたコンデンサが、制御信号CSがLレベルのときに所定の時定数で放電されるような構成であれば、どのような回路構成であっても構わない。   The configuration of the time constant circuit 30 shown in FIG. 1 is an example. Any circuit configuration may be used as long as the capacitor charged by the control signal CS at the H level is discharged with a predetermined time constant when the control signal CS is at the L level.

<実施の形態2>
実施の形態1の電源装置10のような2コンバータ方式の場合には、前段のPFC回路70の出力ノードから、後段の降圧コンバータ用の制御IC(制御回路)40で用いる電源電圧が供給されるのが通常である。この場合、部品点数を削減するためには、抵抗分圧によってPFC回路70の出力電圧を低減して制御IC40に供給するのがよい。しかしながら、この方法では、前段のPFC回路70が完全に立上がる前に後段の降圧コンバータ用の制御IC40が動作し始めることがあり、この場合、電源電圧が不足するために光源部6が点滅動作をすることがある。
<Embodiment 2>
In the case of a two-converter system such as the power supply device 10 of the first embodiment, the power supply voltage used in the control IC (control circuit) 40 for the downstream step-down converter is supplied from the output node of the upstream PFC circuit 70. It is normal. In this case, in order to reduce the number of components, the output voltage of the PFC circuit 70 is preferably reduced and supplied to the control IC 40 by resistance voltage division. However, in this method, the control IC 40 for the subsequent step-down converter may start to operate before the front-stage PFC circuit 70 completely rises. In this case, the light source unit 6 blinks because the power supply voltage is insufficient. Sometimes

このような異常動作が生じないようにするためには、前段のPFC回路70が完全に立上がってから後段の降圧コンバータ用の制御IC40が動作を開始するようにする必要がある。実施の形態2の電源装置10Cでは、前段のPFC回路70の出力電圧を検出し、その電圧値が所定の基準値を超えたときに制御IC40に電源電圧が供給されるようにする。これによって、制御IC40に供給する駆動電圧の不足によって照明のちらつきが生じないようにすることができる。以下、図5〜図7を参照して具体的に説明する。   In order to prevent such an abnormal operation from occurring, it is necessary that the control IC 40 for the step-down converter in the subsequent stage starts its operation after the PFC circuit 70 in the previous stage is completely started up. In the power supply device 10C according to the second embodiment, the output voltage of the PFC circuit 70 in the previous stage is detected, and the power supply voltage is supplied to the control IC 40 when the voltage value exceeds a predetermined reference value. As a result, it is possible to prevent the flickering of illumination from occurring due to a shortage of the drive voltage supplied to the control IC 40. Hereinafter, a specific description will be given with reference to FIGS.

[電源装置10Cの構成]
図5は、この発明の実施の形態2による電源装置10Cの構成を示す回路図である。図5を参照して、電源装置10Cは、電圧検出部90、電源スイッチとしてのPNP型のバイポーラトランジスタ121、ツェナーダイオード122、コンデンサ123、および抵抗素子120をさらに含む点で、図1の電源装置10と異なる。なお、図5では、時定数回路30、ゲート抵抗26の図示を省略している。
[Configuration of Power Supply Device 10C]
FIG. 5 is a circuit diagram showing a configuration of a power supply device 10C according to the second embodiment of the present invention. Referring to FIG. 5, power supply device 10 </ b> C further includes a voltage detection unit 90, a PNP-type bipolar transistor 121 as a power switch, a Zener diode 122, a capacitor 123, and a resistance element 120. Different from 10. In FIG. 5, the time constant circuit 30 and the gate resistor 26 are not shown.

電圧検出部90は、PFC回路70の出力ノードN5,N6間の電圧を分圧した電圧を検出し、検出した分圧電圧に応じてバイポーラトランジスタ121のオン・オフを切替える回路である。電圧検出部90は、抵抗素子91〜95、NPN型のバイポーラトランジスタ96、およびツェナーダイオード97を含む。   The voltage detector 90 is a circuit that detects a voltage obtained by dividing the voltage between the output nodes N5 and N6 of the PFC circuit 70 and switches on / off of the bipolar transistor 121 according to the detected divided voltage. The voltage detection unit 90 includes resistance elements 91 to 95, an NPN bipolar transistor 96, and a Zener diode 97.

以下、電圧検出部90の構成要素間の接続を説明すると、抵抗素子91,92は、PFC回路70の高電圧側の出力ノードN5(電源ノードVCC)と低電圧側の出力ノードN6(接地ノードVEE)との間にこの順で直列に接続される。抵抗素子91,92の接続ノードN14は、抵抗素子93を介してバイポーラトランジスタ96のベース端子に接続される。ツェナーダイオード97は、バイポーラトランジスタ96のエミッタ端子と接地ノードVEEとの間にアノードが接地ノードVEE側となるように接続される。抵抗素子94は、バイポーラトランジスタ96のコレクタ端子とバイポーラトランジスタ121のベース端子との間に接続される。抵抗素子95は、PNP型のバイポーラトランジスタ121のエミッタ端子とベース端子との間に接続される。   Hereinafter, the connection between the components of the voltage detection unit 90 will be described. The resistance elements 91 and 92 include an output node N5 (power supply node VCC) on the high voltage side and an output node N6 (ground node) on the low voltage side of the PFC circuit 70. VEE) are connected in series in this order. Connection node N14 of resistance elements 91 and 92 is connected to the base terminal of bipolar transistor 96 through resistance element 93. Zener diode 97 is connected between the emitter terminal of bipolar transistor 96 and ground node VEE so that the anode is on the ground node VEE side. Resistance element 94 is connected between the collector terminal of bipolar transistor 96 and the base terminal of bipolar transistor 121. The resistance element 95 is connected between the emitter terminal and the base terminal of the PNP-type bipolar transistor 121.

抵抗素子120は、PFC回路70の高電圧側の出力ノードN5(電源ノードVCC)とバイポーラトランジスタ121のエミッタ端子(ノードN16)との間に接続される。バイポーラトランジスタ121のコレクタ端子は、制御IC40の電源入力用の端子であるVIN端子に接続される。したがって、抵抗素子120とバイポーラトランジスタ121とは、PFC回路70の高電圧側の出力ノードN5と制御IC40のVIN端子との間に直列に接続されることになる。制御IC40の接地電圧入力用の端子であるGND端子は、PFC回路70の低電圧側の出力ノードN6(接地ノードVEE)に接続される。ツェナーダイオード122およびコンデンサ123は、制御IC40のVIN端子とGND端子との間に互いに並列に接続される。   Resistance element 120 is connected between output node N5 (power supply node VCC) on the high voltage side of PFC circuit 70 and the emitter terminal (node N16) of bipolar transistor 121. The collector terminal of the bipolar transistor 121 is connected to a VIN terminal which is a power input terminal of the control IC 40. Therefore, the resistance element 120 and the bipolar transistor 121 are connected in series between the output node N5 on the high voltage side of the PFC circuit 70 and the VIN terminal of the control IC 40. A GND terminal which is a terminal for ground voltage input of the control IC 40 is connected to the output node N6 (ground node VEE) on the low voltage side of the PFC circuit 70. The zener diode 122 and the capacitor 123 are connected in parallel with each other between the VIN terminal and the GND terminal of the control IC 40.

以上の構成によれば、PFC回路70の出力ノードN5,N6間の分圧電圧(すなわち、接続ノードN14の電圧)がバイポーラトランジスタ96の閾値電圧未満のときは、バイポーラトランジスタ121のベース電圧は、電源ノードVCCの電圧に等しくなる。したがって、バイポーラトランジスタ121はオフ状態である。接続ノードN14の電圧がバイポーラトランジスタ96の閾値電圧以上になると、バイポーラトランジスタ96がオンする。これにより、バイポーラトランジスタ121はターンオンする。この結果、電源ノードVCCの電圧によってコンデンサ123の充電が開始される。最終的にVIN端子の入力電圧は、ツェナーダイオード122のツェナー電圧に等しくなる。   According to the above configuration, when the divided voltage between the output nodes N5 and N6 of the PFC circuit 70 (that is, the voltage at the connection node N14) is less than the threshold voltage of the bipolar transistor 96, the base voltage of the bipolar transistor 121 is It becomes equal to the voltage of power supply node VCC. Therefore, the bipolar transistor 121 is in an off state. When the voltage at the connection node N14 becomes equal to or higher than the threshold voltage of the bipolar transistor 96, the bipolar transistor 96 is turned on. As a result, the bipolar transistor 121 is turned on. As a result, charging of the capacitor 123 is started by the voltage of the power supply node VCC. Eventually, the input voltage at the VIN terminal becomes equal to the Zener voltage of the Zener diode 122.

[変形例1]
図6は、図5の電源装置10Cの変形例1として、電源装置10Dの構成を示す回路図である。図6を参照して、電源装置10Dは、電圧検出部90A、電源スイッチとしてのNPN型のバイポーラトランジスタ124、ツェナーダイオード122、コンデンサ123、および抵抗素子120をさらに含む点で、図1の電源装置10と異なる。
[Modification 1]
FIG. 6 is a circuit diagram showing a configuration of a power supply device 10D as a first modification of the power supply device 10C of FIG. Referring to FIG. 6, power supply device 10 </ b> D further includes voltage detection unit 90 </ b> A, NPN bipolar transistor 124 as a power switch, Zener diode 122, capacitor 123, and resistance element 120. Different from 10.

電圧検出部90Aは、PFC回路70の出力ノードN5,N6間の電圧を分圧した電圧を検出し、検出した分圧電圧に応じてバイポーラトランジスタ124のオン・オフを切替える回路である。電圧検出部90Aは、抵抗素子91,92,98を含む。抵抗素子91,92は、PFC回路70の高電圧側の出力ノードN5(電源ノードVCC)と低電圧側の出力ノードN6(接地ノードVEE)との間にこの順で直列に接続される。抵抗素子91,92の接続ノードN14は、抵抗素子98を介してバイポーラトランジスタ124のベース端子に接続される。   The voltage detector 90A is a circuit that detects a voltage obtained by dividing the voltage between the output nodes N5 and N6 of the PFC circuit 70, and switches the bipolar transistor 124 on and off according to the detected divided voltage. Voltage detection unit 90A includes resistance elements 91, 92, and 98. Resistive elements 91 and 92 are connected in series in this order between output node N5 (power supply node VCC) on the high voltage side and output node N6 (ground node VEE) on the low voltage side of PFC circuit 70. Connection node N14 of resistance elements 91 and 92 is connected to the base terminal of bipolar transistor 124 via resistance element 98.

抵抗素子120は、PFC回路70の高電圧側の出力ノードN5(電源ノードVCC)とバイポーラトランジスタ124のコレクタ端子(ノードN15)との間に接続される。バイポーラトランジスタ124のエミッタ端子は、制御IC40の電源入力用の端子であるVIN端子に接続される。したがって、抵抗素子120とバイポーラトランジスタ124とは、PFC回路70の高電圧側の出力ノードN5と制御IC40のVIN端子との間に直列に接続されることになる。制御IC40の接地電圧入力用の端子であるGND端子は、PFC回路70の低電圧側の出力ノードN6(接地ノードVEE)に接続される。ツェナーダイオード122およびコンデンサ123は、制御IC40のVIN端子とGND端子との間に互いに並列に接続される。ツェナーダイオード122およびコンデンサ123は、抵抗素子120およびバイポーラトランジスタ124の接続ノードN15と接地ノードVEEとの間に互いに並列に接続される。   Resistance element 120 is connected between output node N5 (power supply node VCC) on the high voltage side of PFC circuit 70 and the collector terminal (node N15) of bipolar transistor 124. The emitter terminal of the bipolar transistor 124 is connected to a VIN terminal which is a power input terminal of the control IC 40. Therefore, the resistance element 120 and the bipolar transistor 124 are connected in series between the output node N5 on the high voltage side of the PFC circuit 70 and the VIN terminal of the control IC 40. A GND terminal which is a terminal for ground voltage input of the control IC 40 is connected to the output node N6 (ground node VEE) on the low voltage side of the PFC circuit 70. The zener diode 122 and the capacitor 123 are connected in parallel with each other between the VIN terminal and the GND terminal of the control IC 40. Zener diode 122 and capacitor 123 are connected in parallel to each other between connection node N15 of resistance element 120 and bipolar transistor 124 and ground node VEE.

以上の構成によれば、PFC回路70の出力ノードN5,N6間の分圧電圧(すなわち、接続ノードN14の電圧)が、バイポーラトランジスタ124の閾値電圧を超えると、バイポーラトランジスタ124がオンするので、PFC回路70の高電圧側の出力ノードN5から制御IC40への電源電圧の供給が開始される。   According to the above configuration, when the divided voltage between the output nodes N5 and N6 of the PFC circuit 70 (that is, the voltage at the connection node N14) exceeds the threshold voltage of the bipolar transistor 124, the bipolar transistor 124 is turned on. Supply of the power supply voltage from the output node N5 on the high voltage side of the PFC circuit 70 to the control IC 40 is started.

[変形例2]
図7は、図5の電源装置10Cの変形例2として、電源装置10Eの構成を示す回路図である。図7の電源装置10Eは、図5の抵抗素子120に代えて抵抗部100が設けられる点と、切替制御部110をさらに含む点で図5の電源装置10Cと異なる。
[Modification 2]
FIG. 7 is a circuit diagram showing a configuration of a power supply device 10E as a second modification of the power supply device 10C of FIG. The power supply device 10E of FIG. 7 differs from the power supply device 10C of FIG. 5 in that a resistance unit 100 is provided instead of the resistance element 120 of FIG.

抵抗部100は、抵抗素子101,102と、NMOSトランジスタ103とを含む。抵抗素子101は、PFC回路70の高電圧側の出力ノードN5とバイポーラトランジスタ121のエミッタ端子(ノードN16)との間に接続される。NMOSトランジスタ103および抵抗素子102は、出力ノードN5とノードN16との間に互いに直列にかつ抵抗素子101とは並列に接続される。抵抗素子101の抵抗値は、抵抗素子102の抵抗値よりも大きい。したがって、抵抗部100の抵抗値は、NMOSトランジスタ103のオン・オフに応じて2段階に切替えられるようになっている。   The resistance unit 100 includes resistance elements 101 and 102 and an NMOS transistor 103. Resistance element 101 is connected between output node N5 on the high voltage side of PFC circuit 70 and the emitter terminal (node N16) of bipolar transistor 121. NMOS transistor 103 and resistance element 102 are connected in series with each other between output node N5 and node N16 and in parallel with resistance element 101. The resistance value of the resistance element 101 is larger than the resistance value of the resistance element 102. Therefore, the resistance value of the resistance unit 100 is switched in two stages according to the on / off state of the NMOS transistor 103.

切替制御部110は、NPN型のバイポーラトランジスタ111と、抵抗素子112,113とを含む。抵抗素子112およびバイポーラトランジスタ111は、PFC回路70の高電圧側の出力ノードN5と低電圧側の出力ノードN6との間にこの順で直列に接続される。抵抗素子112およびバイポーラトランジスタ111の接続ノードN17は、NMOSトランジスタ103のゲートに接続される。抵抗素子113は、バイポーラトランジスタ111のベース端子と、制御IC40のVIN端子との間に接続される。   The switching control unit 110 includes an NPN bipolar transistor 111 and resistance elements 112 and 113. Resistance element 112 and bipolar transistor 111 are connected in series in this order between output node N5 on the high voltage side of PFC circuit 70 and output node N6 on the low voltage side. A connection node N17 between the resistance element 112 and the bipolar transistor 111 is connected to the gate of the NMOS transistor 103. The resistance element 113 is connected between the base terminal of the bipolar transistor 111 and the VIN terminal of the control IC 40.

以上の構成によれば、最初に交流電源5からの入力が開始されたときには、バイポーラトランジスタ121がオフであるために、コンデンサ123は充電されない。PFC回路70の出力電圧が所定の電圧まで達するとバイポーラトランジスタ121がオンするので、コンデンサ123への充電が開始される。バイポーラトランジスタ121がオンした後もしばらくの間は、バイポーラトランジスタ111がオフ状態であり、NMOSトランジスタ103がオン状態である。したがって、抵抗素子101および102の両方を介してコンデンサ123の充電電流が供給される。この後、コンデンサ123の電圧(すなわち、VIN端子の電圧)がバイポーラトランジスタ111の閾値電圧を超えると、バイポーラトランジスタ111がオン状態になり、NMOSトランジスタ103がオフ状態になる。この結果、抵抗素子101のみを介してコンデンサ123の充電電流が供給される。   According to the above configuration, when input from AC power supply 5 is first started, capacitor 123 is not charged because bipolar transistor 121 is off. When the output voltage of the PFC circuit 70 reaches a predetermined voltage, the bipolar transistor 121 is turned on, and charging of the capacitor 123 is started. For a while after the bipolar transistor 121 is turned on, the bipolar transistor 111 is in an off state and the NMOS transistor 103 is in an on state. Therefore, the charging current for the capacitor 123 is supplied via both the resistance elements 101 and 102. Thereafter, when the voltage of the capacitor 123 (that is, the voltage at the VIN terminal) exceeds the threshold voltage of the bipolar transistor 111, the bipolar transistor 111 is turned on and the NMOS transistor 103 is turned off. As a result, the charging current for the capacitor 123 is supplied only through the resistance element 101.

このように、抵抗部100の抵抗値は、VIN端子の電圧が所定の電圧(すなわち、バイポーラトランジスタ111の閾値電圧)未満のときは比較的低抵抗(抵抗素子101,102の並列合成抵抗)になり、VIN端子の電圧が所定の電圧以上になると比較的高抵抗(抵抗素子101の抵抗値)になる。この結果、制御IC40の立上がりの初期段階ではコンデンサ123が急速に充電されるので立上がりの速度を速めることができ、定常状態に達してからは消費電力を抑えることができる。   As described above, the resistance value of the resistance unit 100 is relatively low resistance (parallel combined resistance of the resistance elements 101 and 102) when the voltage at the VIN terminal is lower than a predetermined voltage (that is, the threshold voltage of the bipolar transistor 111). Thus, when the voltage at the VIN terminal becomes equal to or higher than a predetermined voltage, the resistance becomes relatively high (resistance value of the resistance element 101). As a result, the capacitor 123 is rapidly charged at the initial stage of the rise of the control IC 40, so that the speed of rise can be increased, and power consumption can be suppressed after reaching the steady state.

今回開示された実施の形態はすべての点で例示であって制限的なものでないと考えられるべきである。この発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。   The embodiment disclosed this time must be considered as illustrative in all points and not restrictive. The scope of the present invention is defined by the terms of the claims, rather than the description above, and is intended to include any modifications within the scope and meaning equivalent to the terms of the claims.

1 照明器具、5 交流電源、6 光源部、10,10A,10C,10D,10E 電源装置、11 全波整流回路、12 基準信号生成部、20 DC−DCコンバータ(降圧チョッパ)、21 NMOSトランジスタ(スイッチング素子)、22 インダクタ、23 ダイオード、24 コンデンサ、25 抵抗素子(電流検出部)、27 補助インダクタ、30 時定数回路、40,50 制御回路(制御IC)、41,42,52,53 比較器、43,55 RSフリップフロップ、44,56 バッファアンプ、60 昇圧チョッパ、70 PFC回路、90 電圧検出部、121 バイポーラトランジスタ(電源スイッチ)、122 ツェナーダイオード、120 抵抗素子、100 抵抗部、110 切替制御部、CS 制御信号、VR 基準信号。   DESCRIPTION OF SYMBOLS 1 Lighting fixture, 5 AC power supply, 6 Light source part 10,10A, 10C, 10D, 10E Power supply device, 11 Full wave rectifier circuit, 12 Reference signal generation part, 20 DC-DC converter (step-down chopper), 21 NMOS transistor ( Switching element), 22 inductor, 23 diode, 24 capacitor, 25 resistor element (current detection unit), 27 auxiliary inductor, 30 time constant circuit, 40, 50 control circuit (control IC), 41, 42, 52, 53 comparator , 43,55 RS flip-flop, 44,56 buffer amplifier, 60 step-up chopper, 70 PFC circuit, 90 voltage detection unit, 121 bipolar transistor (power switch), 122 Zener diode, 120 resistance element, 100 resistance unit, 110 switching control Part, CS control signal, VR base Signal.

Claims (7)

半導体発光素子を駆動するための電源装置であって、
前記半導体発光素子に接続されたインダクタと、前記インダクタに接続され、制御信号の論理レベルに応じてオン・オフするスイッチング素子とを含むDC−DCコンバータを備え、
前記インダクタを流れる電流は、前記スイッチング素子のオン・オフに応じて増減し、
前記電源装置は、さらに、
前記スイッチング素子を流れる電流を検出し、検出した電流値に比例した大きさの電流検出信号を出力する電流検出部と、
前記制御信号を生成する制御回路とを備え、
前記制御回路は、前記半導体発光素子の光出力の設定値に対応した基準信号と前記電流検出信号とを受け、
前記制御回路は、前記スイッチング素子をオフ状態にする第1の論理レベルから前記スイッチング素子をオン状態にする第2の論理レベルに前記制御信号の論理レベルを切替えた後、前記インダクタを流れる電流が次第に増加することによって前記電流検出信号の大きさが前記基準信号の大きさを超えたときに、前記制御信号の論理レベルを前記第2の論理レベルから前記第1の論理レベルに切替える、電源装置。
A power supply device for driving a semiconductor light emitting element,
A DC-DC converter including an inductor connected to the semiconductor light emitting element and a switching element connected to the inductor and turned on / off according to a logic level of a control signal;
The current flowing through the inductor increases or decreases in accordance with on / off of the switching element,
The power supply device further includes:
A current detection unit that detects a current flowing through the switching element and outputs a current detection signal having a magnitude proportional to the detected current value;
A control circuit for generating the control signal,
The control circuit receives a reference signal corresponding to a set value of light output of the semiconductor light emitting element and the current detection signal,
The control circuit switches the logic level of the control signal from a first logic level that turns off the switching element to a second logic level that turns on the switching element. A power supply device that switches the logic level of the control signal from the second logic level to the first logic level when the magnitude of the current detection signal exceeds the magnitude of the reference signal by gradually increasing .
前記電源装置は、コンデンサを含む時定数回路をさらに備え、
前記コンデンサは、前記第2の論理レベルの制御信号によって所定の電圧まで充電され、前記制御信号の論理レベルが前記第2の論理レベルから前記第1の論理レベルに切替わると所定の時定数で放電し、
前記時定数回路は、前記コンデンサの電圧に比例した信号を前記制御回路に出力し、
前記制御回路は、前記制御信号の論理レベルを前記第2の論理レベルから前記第1の論理レベルに切替えた後、前記時定数回路の出力信号の大きさが所定の基準値未満まで低下したときに、前記制御信号の論理レベルを前記第1の論理レベルから前記第2の論理レベルに切替える、請求項1に記載の電源装置。
The power supply device further includes a time constant circuit including a capacitor,
The capacitor is charged to a predetermined voltage by the control signal of the second logic level, and has a predetermined time constant when the logic level of the control signal is switched from the second logic level to the first logic level. Discharged,
The time constant circuit outputs a signal proportional to the voltage of the capacitor to the control circuit,
The control circuit switches the logic level of the control signal from the second logic level to the first logic level and then the magnitude of the output signal of the time constant circuit falls below a predetermined reference value The power supply device according to claim 1, wherein the logic level of the control signal is switched from the first logic level to the second logic level.
前記DC−DCコンバータは、前記インダクタと磁気的に結合する補助インダクタをさらに含み、
前記制御回路は、前記制御信号の論理レベルを前記第2の論理レベルから前記第1の論理レベルに切替えた後、前記補助インダクタの誘起電圧が所定の基準値未満まで低下したときに、前記制御信号の論理レベルを前記第1の論理レベルから前記第2の論理レベルに切替える、請求項1に記載の電源装置。
The DC-DC converter further includes an auxiliary inductor that is magnetically coupled to the inductor;
The control circuit switches the logic level of the control signal from the second logic level to the first logic level, and then when the induced voltage of the auxiliary inductor drops below a predetermined reference value, The power supply device according to claim 1, wherein a logic level of a signal is switched from the first logic level to the second logic level.
入力された交流電圧を整流する整流回路と、
前記整流回路から出力された脈動電圧を定電圧に変換し、変換後の定電圧を前記DC−DCコンバータに出力する力率改善回路とをさらに備える、請求項1に記載の電源装置。
A rectifier circuit for rectifying the input AC voltage;
The power supply device according to claim 1, further comprising: a power factor correction circuit that converts the pulsating voltage output from the rectifier circuit into a constant voltage and outputs the converted constant voltage to the DC-DC converter.
前記制御回路を駆動する駆動電圧は、前記制御回路に設けられた電源入力端子に入力され、
前記電源装置は、前記力率改善回路の高電圧側の出力ノードと前記電源入力端子との間に接続された電源スイッチをさらに備え、
前記電源スイッチは、前記力率改善回路の高電圧側の出力ノードの電圧が所定の第1の基準値未満のときオフ状態になり、前記力率改善回路の高電圧側の出力ノードの電圧が前記第1の基準値以上のときオン状態になる、請求項4に記載の電源装置。
A driving voltage for driving the control circuit is input to a power input terminal provided in the control circuit,
The power supply device further includes a power switch connected between an output node on the high voltage side of the power factor correction circuit and the power input terminal,
The power switch is turned off when the voltage of the output node on the high voltage side of the power factor correction circuit is less than a predetermined first reference value, and the voltage of the output node on the high voltage side of the power factor improvement circuit is The power supply device according to claim 4, wherein the power supply device is turned on when the reference value is equal to or greater than the first reference value.
前記電源装置は、前記力率改善回路の高電圧側の出力ノードと前記電源入力端子との間に、前記電源スイッチと直列に接続され、抵抗値が可変の抵抗部をさらに備え、
前記抵抗部は、前記電源入力端子の電圧が所定の第2の基準値未満のとき第1の抵抗値を有し、前記電源入力端子の電圧が前記第2の基準値以上のとき、前記第1の抵抗値より大きい第2の抵抗値を有する、請求項5に記載の電源装置。
The power supply device further includes a resistance unit that is connected in series with the power switch between the output node on the high voltage side of the power factor correction circuit and the power input terminal, and has a variable resistance value.
The resistor unit has a first resistance value when a voltage of the power input terminal is less than a predetermined second reference value, and the voltage of the power input terminal is equal to or higher than the second reference value. The power supply device according to claim 5, wherein the power supply device has a second resistance value larger than a resistance value of one.
請求項1〜6のいずれか1項に記載の電源装置と、
前記電源装置によって駆動される半導体発光素子とを備えた照明器具。
The power supply device according to any one of claims 1 to 6,
The lighting fixture provided with the semiconductor light-emitting device driven by the said power supply device.
JP2011161041A 2011-07-22 2011-07-22 Power-supply device and lighting apparatus Withdrawn JP2013027200A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011161041A JP2013027200A (en) 2011-07-22 2011-07-22 Power-supply device and lighting apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011161041A JP2013027200A (en) 2011-07-22 2011-07-22 Power-supply device and lighting apparatus

Publications (1)

Publication Number Publication Date
JP2013027200A true JP2013027200A (en) 2013-02-04

Family

ID=47784969

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011161041A Withdrawn JP2013027200A (en) 2011-07-22 2011-07-22 Power-supply device and lighting apparatus

Country Status (1)

Country Link
JP (1) JP2013027200A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016534506A (en) * 2013-08-06 2016-11-04 深▲セン▼市華星光電技術有限公司 LED backlight and liquid crystal display device
JP2016539465A (en) * 2013-11-08 2016-12-15 フィリップス ライティング ホールディング ビー ヴィ Driver with open output protection
JP2017112641A (en) * 2015-12-14 2017-06-22 新日本無線株式会社 Power factor improvement circuit and power factor improvement method
CN111954342A (en) * 2020-08-11 2020-11-17 深圳市必易微电子股份有限公司 Dimming control circuit, dimming control method and LED drive circuit

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016534506A (en) * 2013-08-06 2016-11-04 深▲セン▼市華星光電技術有限公司 LED backlight and liquid crystal display device
KR101751190B1 (en) 2013-08-06 2017-07-11 센젠 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 Led backlight and liquid crystal display
JP2016539465A (en) * 2013-11-08 2016-12-15 フィリップス ライティング ホールディング ビー ヴィ Driver with open output protection
JP2017112641A (en) * 2015-12-14 2017-06-22 新日本無線株式会社 Power factor improvement circuit and power factor improvement method
CN111954342A (en) * 2020-08-11 2020-11-17 深圳市必易微电子股份有限公司 Dimming control circuit, dimming control method and LED drive circuit

Similar Documents

Publication Publication Date Title
US8872444B2 (en) Lighting device for solid-state light source and illumination apparatus including same
US9041379B2 (en) Bootstrap startup and assist circuit
JP5592613B2 (en) Power supply device and lighting apparatus using the same
JP6048943B2 (en) Drive circuit, illumination light source, and illumination device
JP6256839B2 (en) Light emitting diode drive device and semiconductor device
EP2782423A1 (en) Power supply circuit and illumination apparatus
JP5761301B2 (en) Lighting device and lighting apparatus
JP2008235530A (en) Light emitting diode driving device and illuminator using the same
JP2011035112A (en) Light-emitting diode driver circuit and lighting apparatus
US20160323947A1 (en) Lighting device and illumination apparatus
JP6210936B2 (en) Self-excited resonance type power factor correction circuit and light source driving device
JP2013118132A (en) Lighting device and luminaire having the same
JP2012084489A (en) Led lighting device and led illuminating device
JP6058473B2 (en) Lighting power control circuit, semiconductor integrated circuit, lighting power supply and lighting fixture
JP2009302017A (en) Light-emitting diode-lighting device, and lighting system
CN106163037B (en) Light emitting diode driving circuit and light emitting diode lighting apparatus
KR20110136537A (en) Led driving circuit and method for protecting from high voltage and driving with constant current
JP2013027200A (en) Power-supply device and lighting apparatus
JP2011018557A (en) Power supply circuit for led lighting, and led electric bulb mounted with the power supply circuit for led lighting
EP2571333B1 (en) Solid light-emitting element driving device and illumination device
JP2008052994A (en) Lighting device and control circuit
JP2013026079A (en) Led lighting device
JP2006040584A (en) Led lighting device and illumination device incorporating the same
JP6295540B2 (en) Lighting device and lighting apparatus
JP5214003B2 (en) Power supply device and lighting device

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20141007