JP6210936B2 - Self-excited resonance type power factor correction circuit and light source driving device - Google Patents
Self-excited resonance type power factor correction circuit and light source driving device Download PDFInfo
- Publication number
- JP6210936B2 JP6210936B2 JP2014112598A JP2014112598A JP6210936B2 JP 6210936 B2 JP6210936 B2 JP 6210936B2 JP 2014112598 A JP2014112598 A JP 2014112598A JP 2014112598 A JP2014112598 A JP 2014112598A JP 6210936 B2 JP6210936 B2 JP 6210936B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- switching element
- coil
- circuit
- light source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Dc-Dc Converters (AREA)
- Circuit Arrangement For Electric Light Sources In General (AREA)
- Led Devices (AREA)
- Rectifiers (AREA)
Description
本発明は、交流電圧の力率を改善する自励共振型力率改善回路、および、この自励共振型力率改善回路を用いて光源を駆動する光源駆動装置に関する。 The present invention relates to a self-excited resonance type power factor correction circuit that improves the power factor of an alternating voltage, and a light source driving device that drives a light source using the self-excited resonance type power factor correction circuit.
近年、従来の白熱電球や蛍光灯に代わって、光源としてLED(Light Emitting Diode)を用いるLED照明器具が普及しはじめている。これはLEDが、長寿命かつ低消費電力であり、蛍光灯における水銀のような環境汚染物質が使用されておらず、かつ、耐衝撃性と高速応答性とを有しているためである。このLED照明器具は、複数のLED発光素子を備えており、各LED発光素子に対して、所定の定電流を流すことで発光する。このように、LED照明器具には、各LED発光素子に所定の電流を通電するLED駆動装置が必要である。 In recent years, LED lighting fixtures using LEDs (Light Emitting Diodes) as light sources instead of conventional incandescent bulbs and fluorescent lamps have begun to spread. This is because the LED has a long life and low power consumption, does not use environmental pollutants such as mercury in fluorescent lamps, and has impact resistance and high-speed response. This LED lighting apparatus includes a plurality of LED light emitting elements, and emits light by applying a predetermined constant current to each LED light emitting element. As described above, the LED lighting apparatus needs an LED driving device that supplies a predetermined current to each LED light emitting element.
この種のLED駆動装置として特許文献1に記載のLED点灯装置がある。特許文献1の要約書の課題には、「力率改善を行いながら負荷回路に直列接続する発光ダイオードの数に対する適合性の融通が利く発光ダイオード点灯装置を提供する。」と記載される。特許文献1の明細書の段落0021には、「本発明によれば、昇圧チョッパで整流化直流電圧を昇圧し、さらに降圧チョッパで降圧して、その出力端に複数個からなる直列回路の複数が並列接続した発光ダイオードを接続し、かつ定電流回路によって複数の直列回路に流れる電流を等しくすることにより、多数の発光ダイオードを均一に発光させるとともに発光ダイオードの直列数に対する適合性の融通が利く発光ダイオード点灯装置を提供することができる。」と記載される。
There exists an LED lighting device of
特許文献1の昇圧チョッパは、直流電圧を一定に制御すると共に、入力力率が高くなるように制御する必要がある。そのため、制御回路は専用のIC(Integrated Circuit)を設けることになり、回路構成が複雑となって高価になる。
The step-up chopper of
そこで、本発明は、専用ICを設けず簡単な回路構成で小型化とコスト低減とを図るとともに無効電力を低減する自励共振型力率改善回路および、小型の光源駆動装置を提供することを目的とする。 Accordingly, the present invention provides a self-excited resonance type power factor correction circuit and a small light source driving device that reduce the reactive power while reducing the size and cost with a simple circuit configuration without providing a dedicated IC. Objective.
前記した課題を解決するため、本発明の自励共振型力率改善回路は、交流電圧を全波整流した整流電圧を出力する整流回路と、磁気結合された第1コイルと第2コイルとを含み、この整流回路から供給される電流によって励磁される第1トランスと、ゲート・ドレイン間容量を有し、この第1コイルをチョッパ動作させて、第1ダイオードに電流を流すか否かを切り替える第1スイッチング素子と、この第1ダイオードから出力されるPFC(Power Factor Correction)電圧を平滑化する第1平滑コンデンサと、前記第2コイルに誘起される帰還電圧を前記第1スイッチング素子のゲート端子に帰還するとともに、この第1コイルに流れる電流がゼロになったとき、整流電圧に基づく電圧をこの第2コイルを介してゲート端子に出力してこの第1スイッチング素子をオンする第1帰還回路と、この第1スイッチング素子のゲート端子とグランドとの間に接続されて、この第1スイッチング素子のゲート−ソース電圧をクランプする第1ツェナーダイオードと、この第1スイッチング素子のソース端子とグランドとの間に接続されて、この第1スイッチング素子に流れる電流を電圧値として検出する第1電流検出抵抗と、この整流電圧を分圧した第1基準電圧を生成する基準電圧生成回路と、この第1電流検出抵抗で検出される電圧値がこの第1基準電圧を超えたならば、この第1スイッチング素子のゲート端子の電圧をLレベルとする第1スイッチ回路と、を備える。 In order to solve the above-described problem, a self-excited resonance type power factor correction circuit according to the present invention includes a rectifier circuit that outputs a rectified voltage obtained by full-wave rectification of an AC voltage, a first coil and a second coil that are magnetically coupled. Including a first transformer excited by a current supplied from the rectifier circuit, and a gate-drain capacitance. The first coil is chopper-operated to switch whether or not a current flows to the first diode. A first switching element; a first smoothing capacitor that smoothes a PFC (Power Factor Correction) voltage output from the first diode; and a feedback voltage induced in the second coil as a gate terminal of the first switching element. as well as fed back to, when the current flowing in the first coil is zero, the first scan by outputting a voltage based on the rectified voltage to the gate terminal via the second coil A first feedback circuit for turning on the switching element, is connected between the gate terminal and the ground of the first switching element, the gate of the first switching element - a first zener diode for clamping the source voltage, the first A first current detection resistor connected between the source terminal of one switching element and the ground to detect a current flowing through the first switching element as a voltage value and a first reference voltage obtained by dividing the rectified voltage are generated. And a first switch circuit that sets the voltage of the gate terminal of the first switching element to L level if the voltage value detected by the first current detection resistor exceeds the first reference voltage. And comprising.
本発明の光源駆動装置は、この自励共振型力率改善回路と、このPFC電圧が入力されて光源に直流電流を供給するDC−DC変換回路とを備える。
また、本発明の光源駆動装置は、この自励共振型力率改善回路と、このPFC電圧が入力されて光源に直流電流を供給すると共に、自励共振型力率改善回路から出力され、かつ、このPFC電圧に応じた電圧に基づいて、この光源に供給する直流電流が一定となるように制御するDC−DC変換回路とを備える。
その他の手段については、発明を実施するための形態のなかで説明する。
The light source driving device of the present invention includes the self-excited resonance type power factor correction circuit and a DC-DC conversion circuit that receives the PFC voltage and supplies a direct current to the light source.
Further, the light source driving device of the present invention includes the self-excited resonance type power factor correction circuit, and the PFC voltage is input to supply a direct current to the light source and is output from the self-excited resonance type power factor improvement circuit. And a DC-DC conversion circuit that controls the direct current supplied to the light source to be constant based on a voltage corresponding to the PFC voltage.
Other means will be described in the embodiment for carrying out the invention.
本発明によれば、専用ICを設けず簡単な回路構成で小型化とコスト低減とを図るとともに無効電力を低減する自励共振型力率改善回路および、小型の光源駆動装置を提供することができる。 According to the present invention, it is possible to provide a self-excited resonance type power factor correction circuit and a small light source driving device that reduce the reactive power while reducing the size and cost with a simple circuit configuration without providing a dedicated IC. it can.
以降、本発明を実施するための形態を、各図を参照して詳細に説明する。
(第1実施形態)
図1は、第1実施形態における自励共振型力率改善回路および光源駆動装置の構成を示す回路図である。
図1に示した光源駆動装置100は、光源10の点灯制御を行うものであり、自励共振型力率改善回路1と、DC−DC変換回路2とを含んで構成される。自励共振型力率改善回路1は、商用電源Psから印加される交流電圧Vacを変換してPFC(Power Factor Correction)電圧Vpfcを生成する。DC−DC変換回路2は、PFC電圧Vpfcが入力されて、光源10に直流電流を供給する。この光源10は、例えば、LEDである。しかし、光源10は、他の種類の光源であってもよい。
Hereinafter, embodiments for carrying out the present invention will be described in detail with reference to the drawings.
(First embodiment)
FIG. 1 is a circuit diagram showing a configuration of a self-excited resonance type power factor correction circuit and a light source driving device in the first embodiment.
A light
自励共振型力率改善回路1は、いわゆる昇圧型チョッパであり、整流回路BD1と、コンデンサC1と、トランスT1と、帰還回路3と、基準電圧生成回路4と、スイッチ回路5と、スイッチング素子Q1,Q2と、ツェナーダイオードZD1と、電流検出抵抗Ra1と、ダイオードD1と、PFC電圧検出回路6と、平滑コンデンサCa1とを含んで構成される。
整流回路BD1は、ダイオードブリッジである。整流回路BD1には、入力側に商用電源Psが接続されて交流電圧Vacが印加される。整流回路BD1は、この交流電圧Vacを全波整流した整流電圧を出力する。コンデンサC1は、整流回路BD1の正極端子と負極端子との間に接続される。コンデンサC1は、スイッチングによる高周波成分のノイズを除去するフィルタとして機能する。
The self-excited resonance type power
The rectifier circuit BD1 is a diode bridge. A commercial power supply Ps is connected to the input side of the rectifier circuit BD1, and an AC voltage Vac is applied. The rectifier circuit BD1 outputs a rectified voltage obtained by full-wave rectifying the AC voltage Vac. The capacitor C1 is connected between the positive terminal and the negative terminal of the rectifier circuit BD1. The capacitor C1 functions as a filter that removes high-frequency component noise due to switching.
トランスT1(第1トランス)は、1次側のコイルL1(第1コイル)と2次側のコイルL2(第2コイル)とが互いに磁気結合されて構成される。コイルL1の第1端は、整流回路BD1の正極端子に接続される。コイルL1の第2端は、ダイオードD1のアノードとスイッチング素子Q1のドレインとに接続される。このコイルL1は、整流回路BD1から供給される電流によって励磁される。
帰還回路3(第1帰還回路)は、コイルL2と、抵抗R1と、コンデンサC3とを含んで構成される。帰還回路3は、コイルL2に誘起される電圧を、スイッチング素子Q1のゲート(制御端子)に帰還する。さらに帰還回路3は、コイルL1に流れる電流がゼロになったとき、整流電流に基づく電圧をコイルL2を介してスイッチング素子Q1のゲート(制御端子)に印加し、このスイッチング素子Q1をオンする。
コイルL2の第1端は、抵抗R1を介して整流回路BD1の正極端子に接続される。コイルL2の第2端は、スイッチング素子Q1のゲートに接続される。コンデンサC3は、抵抗R1とコイルL2との接続ノードとグランドとの間に接続される。この帰還回路3は、コイルL2に誘起される電圧をスイッチング素子Q1のゲートに帰還する。
スイッチング素子Q1(第1スイッチング素子)は、N型FET(Field Effect Transistor)であり、ドレインがコイルL1の第2端に接続され、ソースが電流検出抵抗Ra1を介してグランドに接続される。スイッチング素子Q1は、ゲート電圧Vgsがスレッシュホールド電圧Vzcdを超えたときにターンオンする。このスイッチング素子Q1は、コイルL1をチョッパ動作させて、ダイオードD1(第1ダイオード)に電流を流すか否かを切り替える。
電流検出抵抗Ra1(第1電流検出抵抗)は、スイッチング素子Q1に流れる電流を検出電圧Va1として検出する。検出電圧Va1は、コンパレータU1の反転入力端子に印加される。
The transformer T1 (first transformer) is configured by magnetically coupling a primary side coil L1 (first coil) and a secondary side coil L2 (second coil). The first end of the coil L1 is connected to the positive terminal of the rectifier circuit BD1. The second end of the coil L1 is connected to the anode of the diode D1 and the drain of the switching element Q1. The coil L1 is excited by a current supplied from the rectifier circuit BD1.
The feedback circuit 3 (first feedback circuit) includes a coil L2, a resistor R1, and a capacitor C3. The
The first end of the coil L2 is connected to the positive terminal of the rectifier circuit BD1 via the resistor R1. The second end of the coil L2 is connected to the gate of the switching element Q1. The capacitor C3 is connected between a connection node between the resistor R1 and the coil L2 and the ground. The
The switching element Q1 (first switching element) is an N-type FET (Field Effect Transistor), the drain is connected to the second end of the coil L1, and the source is connected to the ground via the current detection resistor Ra1. The switching element Q1 is turned on when the gate voltage Vgs exceeds the threshold voltage Vzcd. The switching element Q1 switches the coil L1 to perform a chopper operation to switch whether or not a current flows to the diode D1 (first diode).
The current detection resistor Ra1 (first current detection resistor) detects the current flowing through the switching element Q1 as the detection voltage Va1. The detection voltage Va1 is applied to the inverting input terminal of the comparator U1.
スイッチング素子Q1のゲートとグランドとの間には、ツェナーダイオードZD1が接続されている。このツェナーダイオードZD1は、ゲート電圧Vgsが定格ゲート電圧Vgssを超えさせないように電圧をクランプする。なお、ゲート電圧Vgsが定格ゲート電圧Vgssを超えることがない低電圧の場合は、ツェナーダイオードZD1は不要となる。更にスイッチング素子Q1のゲートには、PNPトランジスタQ3のエミッタが接続される。
平滑コンデンサCa1(第1平滑コンデンサ)は、ダイオードD1から出力されるPFC電圧Vpfcを平滑化する。
A Zener diode ZD1 is connected between the gate of the switching element Q1 and the ground. The Zener diode ZD1 clamps the voltage so that the gate voltage Vgs does not exceed the rated gate voltage Vgss. When the gate voltage Vgs is a low voltage that does not exceed the rated gate voltage Vgss, the Zener diode ZD1 is not necessary. Further, the emitter of the PNP transistor Q3 is connected to the gate of the switching element Q1.
The smoothing capacitor Ca1 (first smoothing capacitor) smoothes the PFC voltage Vpfc output from the diode D1.
基準電圧生成回路4は、抵抗R2,R3を直列接続した分圧回路である。基準電圧生成回路4は、整流回路BD1の正極端子とグランドとの間に接続される。基準電圧生成回路4は、整流電圧を分圧して、基準電圧Vb1(第1基準電圧)を生成する。この基準電圧Vb1は、コンパレータU1の非反転入力端子に印加される。 The reference voltage generation circuit 4 is a voltage dividing circuit in which resistors R2 and R3 are connected in series. The reference voltage generation circuit 4 is connected between the positive terminal of the rectifier circuit BD1 and the ground. The reference voltage generation circuit 4 divides the rectified voltage to generate a reference voltage Vb1 (first reference voltage). This reference voltage Vb1 is applied to the non-inverting input terminal of the comparator U1.
スイッチ回路5(第1スイッチ回路)は、コンパレータU1と、PNPトランジスタQ3とを含んで構成される。コンパレータU1の非反転入力端子は、抵抗R2,R3の接続ノードに接続されて、基準電圧Vb1が印加される。コンパレータU1の反転入力端子は、スイッチング素子Q1のソースに接続されて、検出電圧Va1が印加される。スイッチ回路5は、電流検出抵抗Ra1で検出される検出電圧Va1が基準電圧Vb1を超えたならば、スイッチング素子Q1をオフする。
コンパレータU1の出力端子には、PNPトランジスタQ3が接続される。PNPトランジスタQ3のオンにより、スイッチング素子Q1のゲートの電圧を迅速にLレベルにしてスイッチング素子Q1をオフすることができる。
The switch circuit 5 (first switch circuit) includes a comparator U1 and a PNP transistor Q3. The non-inverting input terminal of the comparator U1 is connected to the connection node of the resistors R2 and R3, and the reference voltage Vb1 is applied. The inverting input terminal of the comparator U1 is connected to the source of the switching element Q1, and the detection voltage Va1 is applied thereto. The switch circuit 5 turns off the switching element Q1 when the detection voltage Va1 detected by the current detection resistor Ra1 exceeds the reference voltage Vb1.
A PNP transistor Q3 is connected to the output terminal of the comparator U1. By turning on the PNP transistor Q3, the voltage of the gate of the switching element Q1 can be quickly set to L level to turn off the switching element Q1.
PFC電圧検出回路6と、スイッチング素子Q2とは、PFC電圧Vpfcの制限回路として機能する。
PFC電圧検出回路6は、ダイオードD1のカソードとグランドとの間に、抵抗R5,R6,R7を直列接続した分圧回路である。このPFC電圧検出回路6は、PFC電圧Vpfcを、抵抗R5,R6,R7によって分圧する。PFC電圧検出回路6は、抵抗R6,R7の接続ノードから検出電圧Va2を検出する。検出電圧Va2は、抵抗R5,R6,R7の総和に対する抵抗R7の比率で、PFC電圧Vpfcを分圧したものである。この検出電圧Va2は、スイッチング素子Q2のベースに出力される。
PFC電圧検出回路6は、抵抗R5,R6の接続ノードから検出電圧Va3を検出する。検出電圧Va3は、抵抗R5,R6,R7の総和に対する抵抗R6,R7の和の比率で、PFC電圧Vpfcを分圧したものである。この検出電圧Va3は、DC−DC変換回路2に出力される。
The PFC
The PFC
The PFC
スイッチング素子Q2(第2スイッチング素子)は、エミッタが接地され、コレクタがコンパレータU1の出力端子に接続され、ベースが抵抗R6,R7の接続ノードに接続される。スイッチング素子Q2のベースには検出電圧Va2が印加され、この検出電圧Va2が閾値電圧Vbeを超えるとオンする。検出電圧Va2はPFC電圧Vpfcと比例するので、スイッチング素子Q2は、PFC電圧Vpfcが所定値を超えたときにオンする。これにより、PNPトランジスタQ3がオンし、スイッチング素子Q1のゲート電圧Vgsは、コイルL2に誘起される帰還電圧に依らずLレベルとなり、自励共振動作が停止する。これにより、スイッチング素子Q2は、PFC電圧Vpfcが所定値(閾値)を超えないように制限することができる。 Switching element Q2 (second switching element) has an emitter grounded, a collector connected to the output terminal of comparator U1, and a base connected to a connection node of resistors R6 and R7. A detection voltage Va2 is applied to the base of the switching element Q2, and turns on when the detection voltage Va2 exceeds the threshold voltage Vbe. Since the detection voltage Va2 is proportional to the PFC voltage Vpfc, the switching element Q2 is turned on when the PFC voltage Vpfc exceeds a predetermined value. Thereby, the PNP transistor Q3 is turned on, the gate voltage Vgs of the switching element Q1 becomes L level regardless of the feedback voltage induced in the coil L2, and the self-excited resonance operation is stopped. Accordingly, the switching element Q2 can limit the PFC voltage Vpfc so as not to exceed a predetermined value (threshold value).
このように、第1実施形態の自励共振型力率改善回路1は、昇圧チョッパ動作と力率改善動作とを、高価な専用ICを使用することなく、受動素子と能動素子とを用いた小型で簡単な回路構成で安価に実現している。
Thus, the self-excited resonance type power
DC−DC変換回路2は、所定範囲(160V〜250V)のPFC電圧Vpfcが印加されたとき、定電流制御した直流電流を光源10に供給する。DC−DC変換回路2は、光源10に直流電流を供給できればよく、例えば、降圧チョッパ、昇降圧チョッパやフライバックコンバータなどでもよい。
DC−DC変換回路2は、定電流制御しているが、入力されるPFC電圧Vpfcが大きく変動すると、これに対する出力電流の変動の割合であるラインレギュレーションが悪化する傾向がある。このラインレギュレーションを改善するために、DC−DC変換回路2は、入力されるPFC電圧Vpfcに応じて出力電流を補正している。DC−DC変換回路2は、自励共振型力率改善回路1から出力される検出電圧Va3をフィードバックして、出力電流を補正制御している。この検出電圧Va3は、PFC電圧検出回路6で検出される。
このように、DC−DC変換回路2は、自励共振型力率改善回路1から出力される、このPFC電圧Vpfcに応じた検出電圧Va3に基づいて、光源10に供給する直流電流が一定になるように補正制御している。これにより、光源10を安定的に点灯し、光源10の寿命低下を防止することができる。
The DC-DC conversion circuit 2 supplies a constant current-controlled direct current to the
Although the DC-DC conversion circuit 2 performs constant current control, when the input PFC voltage Vpfc fluctuates greatly, there is a tendency that the line regulation, which is the rate of fluctuation of the output current with respect to this, deteriorates. In order to improve this line regulation, the DC-DC conversion circuit 2 corrects the output current according to the input PFC voltage Vpfc. The DC-DC conversion circuit 2 feeds back the detection voltage Va3 output from the self-excited resonance type power
As described above, the DC-DC conversion circuit 2 has a constant DC current supplied to the
図2(a)〜(c)は、交流電源の半周期における自励共振型力率改善回路1の各部信号を示す波形図である。この図2により、自励共振型力率改善回路1の基本動作を説明する。
図2(a)は、スイッチング素子Q1(図1参照)のゲート電圧Vgsなどを示す波形図である。実線は、このゲート電圧Vgsの波形を示している。破線は、スイッチング素子Q1のスレッシュホールド電圧Vzcdのレベルを示している。ここでゲート電圧Vgsとは、ゲート−ソース間の電圧である。
時刻t0から時刻t1において、ゲート電圧Vgsは、スレッシュホールド電圧Vzcdを超える。
時刻t1から時刻t2において、ゲート電圧Vgsは、0Vに低下したのち、ランプ状に増大する。
以降、時刻tnに至るまで、このゲート電圧Vgsは、周期的にスレッシュホールド電圧Vzcdを超える波形となる。
FIGS. 2A to 2C are waveform diagrams showing signals of the respective parts of the self-excited resonance type power
FIG. 2A is a waveform diagram showing the gate voltage Vgs of the switching element Q1 (see FIG. 1) and the like. The solid line shows the waveform of the gate voltage Vgs. The broken line indicates the level of the threshold voltage Vzcd of the switching element Q1. Here, the gate voltage Vgs is a voltage between the gate and the source.
From time t0 to time t1, the gate voltage Vgs exceeds the threshold voltage Vzcd.
From time t1 to time t2, the gate voltage Vgs decreases to 0 V and then increases in a ramp shape.
Thereafter, until the time tn, the gate voltage Vgs has a waveform that periodically exceeds the threshold voltage Vzcd.
図2(b)は、コイルL1に流れる電流IL1を示す波形図である。実線は、電流IL1そのものを示している。破線は、平均電流IL1avgを示している。
時刻t0から時刻t1において、電流IL1は、ランプ状に増大する。
時刻t1から時刻t2において、電流IL1は、ランプ状に減少する。
以降、この電流IL1は、ゲート電圧Vgsがスレッシュホールド電圧Vzcdを超えたときにランプ状に増大し、それ以外のときにランプ状に減少する波形となる。この電流IL1の包絡線は、基準電圧Vb1(図2(c)参照)と同様な波形である。
平均電流IL1avgは、この電流IL1をコンデンサC1によってフィルタリングした波形である。平均電流IL1avgは、基準電圧Vb1(図2(c)参照)と同様な波形である。
FIG. 2B is a waveform diagram showing the current IL1 flowing through the coil L1. The solid line indicates the current IL1 itself. The broken line indicates the average current IL1avg.
From time t0 to time t1, the current IL1 increases in a ramp shape.
From time t1 to time t2, the current IL1 decreases in a ramp shape.
Thereafter, the current IL1 has a waveform that increases in a ramp shape when the gate voltage Vgs exceeds the threshold voltage Vzcd, and decreases in a ramp shape at other times. The envelope of the current IL1 has a waveform similar to that of the reference voltage Vb1 (see FIG. 2C).
The average current IL1avg is a waveform obtained by filtering the current IL1 with the capacitor C1. The average current IL1avg has a waveform similar to that of the reference voltage Vb1 (see FIG. 2C).
図2(c)の実線は、検出電圧Va1を示している。破線は、基準電圧Vb1を示している。
時刻t0から時刻t1において、検出電圧Va1は、ランプ状に増大する。
時刻t1から時刻t2において、検出電圧Va1は、0Vである。
以降、検出電圧Va1は、ゲート電圧Vgsがスレッシュホールド電圧Vzcdを超えたときにランプ状の増大し、それ以外のときに0Vの波形となる。
基準電圧Vb1は、整流電圧を分圧したものであり、整流電圧と比例する。基準電圧Vb1は、検出電圧Va1の包絡線とほぼ等しい。
A solid line in FIG. 2C indicates the detection voltage Va1. The broken line indicates the reference voltage Vb1.
From time t0 to time t1, the detection voltage Va1 increases in a ramp shape.
From time t1 to time t2, the detection voltage Va1 is 0V.
Thereafter, the detection voltage Va1 increases in a ramp shape when the gate voltage Vgs exceeds the threshold voltage Vzcd, and has a waveform of 0 V otherwise.
The reference voltage Vb1 is obtained by dividing the rectified voltage and is proportional to the rectified voltage. The reference voltage Vb1 is substantially equal to the envelope of the detection voltage Va1.
以下、各部の動作と共に上記波形を説明する。
時刻t0において、スイッチング素子Q1のゲートには、整流回路BD1の整流電圧が抵抗R1とコイルL2とを介して印加され、ゲート電圧Vgsがスレッシュホールド電圧Vzcdを超える。よって、スイッチング素子Q1は、ターンオンする。
これにより電流IL1は、整流回路BD1の正極端子から、コイルL1、スイッチング素子Q1、電流検出抵抗Ra1の経路でグランドに流れる。グランドには、整流回路BD1の負極端子が接地されている。
コイルL1とコイルL2とは磁気結合しているので、コイルL1に流れる電流IL1により、コイルL2には、励磁電圧が発生する。すなわち、正の電圧がスイッチング素子Q1のゲートに帰還する。ゲート電圧Vgsは、継続してスレッシュホールド電圧Vzcdを超える。スイッチング素子Q1は、オン状態を継続する。
コイルL1に流れる電流IL1は、スイッチング素子Q1に流れると共に、ランプ状に次第に増加する。これにより、検出電圧Va1は、電流IL1に比例するように増加する。これにより、スイッチング素子Q1のオン期間中は、コイルL1に電磁エネルギが蓄積される。
Hereinafter, the waveform will be described together with the operation of each part.
At time t0, the rectified voltage of the rectifier circuit BD1 is applied to the gate of the switching element Q1 via the resistor R1 and the coil L2, and the gate voltage Vgs exceeds the threshold voltage Vzcd. Therefore, the switching element Q1 is turned on.
As a result, the current IL1 flows from the positive terminal of the rectifier circuit BD1 to the ground via the path of the coil L1, the switching element Q1, and the current detection resistor Ra1. The negative terminal of the rectifier circuit BD1 is grounded to the ground.
Since the coil L1 and the coil L2 are magnetically coupled, an excitation voltage is generated in the coil L2 by the current IL1 flowing through the coil L1. That is, a positive voltage is fed back to the gate of the switching element Q1. The gate voltage Vgs continuously exceeds the threshold voltage Vzcd. Switching element Q1 continues to be on.
The current IL1 flowing through the coil L1 flows through the switching element Q1 and gradually increases in a ramp shape. As a result, the detection voltage Va1 increases in proportion to the current IL1. Thus, electromagnetic energy is accumulated in the coil L1 during the ON period of the switching element Q1.
時刻t1において、検出電圧Va1が基準電圧Vb1を超えると、スイッチ回路5がスイッチング素子Q1をターンオフする。スイッチング素子Q1がターンオフするとコイルL1の誘起電圧により、電流IL1は、コイルL1、ダイオードD1、平滑コンデンサCa1の経路で流れ、かつ、ランプ状に次第に減少する。これにより、コイルL1の電磁エネルギが放出されると共に平滑コンデンサCa1が充電され、PFC電圧Vpfcが出力される。
時刻t1から時刻t2において、コイルL1に流れる電流IL1によって、コイルL2には、負の励磁電圧が発生する。すなわち、負の電圧がスイッチング素子Q1のゲートに帰還する。スイッチング素子Q1のゲート電圧Vgsは、整流電圧に負の電圧を重畳したものである。よって、時刻t1から時刻t2において、ゲート電圧Vgsは、0Vからスレッシュホールド電圧Vzcdに向けて上昇するランプ波形となる。なお、スレッシュホールド電圧Vzcdは、スイッチング素子Q1がターンオンするためのゲートソース間の閾値の電圧である。このとき、スイッチング素子Q1は、オフ状態を継続する。
時刻t2において、コイルL1に流れる電流IL1がゼロになると、コイルL2の励磁電圧もゼロになる。スイッチング素子Q1のゲートには、整流回路BD1の整流電圧が抵抗R1とコイルL2を介して再び印加され、ゲート電圧Vgsがスレッシュホールド電圧Vzcdを再び超える。よって、スイッチング素子Q1は、再びターンオンする。このようにして、スイッチング素子Q1は、コイルL1をチョッパ動作させる。
以下、自励共振型力率改善回路1は、時刻t0〜t2と同様な自励共振の発振動作を繰り返す。
When the detection voltage Va1 exceeds the reference voltage Vb1 at time t1, the switch circuit 5 turns off the switching element Q1. When the switching element Q1 is turned off, the current IL1 flows through the path of the coil L1, the diode D1, and the smoothing capacitor Ca1 due to the induced voltage of the coil L1, and gradually decreases in a ramp shape. As a result, the electromagnetic energy of the coil L1 is released, the smoothing capacitor Ca1 is charged, and the PFC voltage Vpfc is output.
From time t1 to time t2, a negative excitation voltage is generated in the coil L2 by the current IL1 flowing through the coil L1. That is, the negative voltage is fed back to the gate of the switching element Q1. The gate voltage Vgs of the switching element Q1 is obtained by superimposing a negative voltage on the rectified voltage. Therefore, from time t1 to time t2, the gate voltage Vgs has a ramp waveform that rises from 0 V toward the threshold voltage Vzcd. The threshold voltage Vzcd is a threshold voltage between the gate and the source for turning on the switching element Q1. At this time, the switching element Q1 continues in the off state.
When the current IL1 flowing through the coil L1 becomes zero at time t2, the excitation voltage of the coil L2 also becomes zero. The rectified voltage of the rectifier circuit BD1 is again applied to the gate of the switching element Q1 through the resistor R1 and the coil L2, and the gate voltage Vgs again exceeds the threshold voltage Vzcd. Therefore, the switching element Q1 is turned on again. In this way, the switching element Q1 operates the coil L1 as a chopper.
Hereinafter, the self-excited resonance type power
以上のような自励共振の発振動作を繰り返すことによって、コイルL1に流れる電流IL1は、ピーク値が正弦波状に制御された連続的な三角波となる。この連続した三角波の電流IL1がコンデンサC1によってフィルタリングされると、電流IL1のピーク値の包絡線の1/2に相当する平均電流IL1avgとなる。よって、交流電圧Vacの電圧波形と整流回路BD1の入力電流波形とは略相似形となるので、高い力率を得ることができる。
また、コイルL1に流れる電流IL1がゼロになったことを検知して、スイッチング素子Q1をターンオンしている。これにより、スイッチングロスを無くして、高効率を得ることができる。
更に、FETのオンとオフにより、この自励共振の発振動作を実現するので、スイッチングノイズの発生を減らすことができる。
スイッチング素子Q1は、FETであり、ゲート・ドレイン間容量Cgdを有している。スイッチング素子Q1のターンオンとターンオフのスイッチング時間は、ゲート・ドレイン間容量CgdとコイルL2のリアクタンスとで決まる。
By repeating the self-resonant oscillation operation as described above, the current IL1 flowing through the coil L1 becomes a continuous triangular wave whose peak value is controlled in a sine wave shape. When the continuous triangular wave current IL1 is filtered by the capacitor C1, an average current IL1avg corresponding to 1/2 of the envelope of the peak value of the current IL1 is obtained. Therefore, since the voltage waveform of the AC voltage Vac and the input current waveform of the rectifier circuit BD1 are substantially similar, a high power factor can be obtained.
Further, the switching element Q1 is turned on by detecting that the current IL1 flowing through the coil L1 has become zero. Thereby, switching loss is eliminated and high efficiency can be obtained.
Furthermore, since the self-excited resonance oscillation operation is realized by turning the FET on and off, the generation of switching noise can be reduced.
The switching element Q1 is an FET and has a gate-drain capacitance Cgd. The switching time for turning on and turning off the switching element Q1 is determined by the gate-drain capacitance Cgd and the reactance of the coil L2.
スイッチング素子Q1のターンオンのスイッチング時間とは、ドレイン電圧がHレベルからLレベルに切り替わるまでの遷移時間である。スイッチング素子Q1のターンオフのスイッチング時間とは、ドレイン電圧がLレベルからHレベルに切り替わるまでの遷移時間である。
スイッチング素子Q1は、ゲートに印加された電圧によって開始されるチャージ電流が、ゲート・ドレイン間容量Cdgを充電する時間(充電時間)でターンオンし、ドレイン電圧はHレベルからLレベルに切り替わる。この充電時間は、ゲート・ドレイン間容量CgdとコイルL2のリアクタンスとで決まる。
スイッチング素子Q1は、ゲート・ドレイン間容量Cgdを放電する時間(放電時間)でターンオフし、ドレイン電圧はLレベルからHレベルに切り替わる。この放電時間も、ゲート・ドレイン間容量CgdとコイルL2のリアクタンスとで決まる。
自励共振の発振動作において、スイッチング素子Q1は、ゲート・ドレイン間容量Cgdの放電時間/放電時間で緩やかにターンオン/ターンオフし、ドレイン電圧にはオーバーシュートやアンダーシュートが発生しない。すなわち、スイッチングノイズの発生を抑止することができる。
The switching-on switching time of the switching element Q1 is a transition time until the drain voltage is switched from the H level to the L level. The switching time for turning off the switching element Q1 is a transition time until the drain voltage is switched from the L level to the H level.
In the switching element Q1, the charge current started by the voltage applied to the gate is turned on in the time for charging the gate-drain capacitance Cdg (charging time), and the drain voltage is switched from the H level to the L level. This charging time is determined by the gate-drain capacitance Cgd and the reactance of the coil L2.
The switching element Q1 is turned off by the time (discharge time) for discharging the gate-drain capacitance Cgd, and the drain voltage is switched from the L level to the H level. This discharge time is also determined by the gate-drain capacitance Cgd and the reactance of the coil L2.
In the self-excited resonance oscillation operation, the switching element Q1 is gently turned on / off according to the discharge time / discharge time of the gate-drain capacitance Cgd, and no overshoot or undershoot occurs in the drain voltage. That is, the generation of switching noise can be suppressed.
図3は、PFC電圧Vpfcと交流電圧Vacの関係の具体例を示すグラフである。グラフの横軸は、自励共振型力率改善回路に入力される交流電圧Vacを示している。グラフの縦軸は、自励共振型力率改善回路が出力するPFC電圧Vpfcを示している。
破線で示した電圧K1は、自励共振型力率改善回路1からPFC電圧検出回路6とスイッチング素子Q2とを取り除いた比較例のPFC電圧Vpfcの変化を示している。このとき電圧K1は、交流電圧Vacに対して線形に増加する。
コイルL1に流れる電流IL1は、基準電圧Vb1と検出電圧Va2との比較によって制御される。つまりPFC電圧Vpfcは、交流電圧Vacと電流検出抵抗Ra1によって決定される。図3の破線で示した比較例では、交流電圧Vacが90Vから120Vの場合に、PFC電圧Vpfcが160Vから250Vとなるように、電流検出抵抗Ra1を設定している。
PFC電圧Vpfcが交流電圧Vacに比例して大きくなることから、安全上、何らかの要因で交流電圧Vacの大きさが想定より大きくなる可能性を考慮して、PFC電圧Vpfcが制限される回路を設けるのが望ましい。第1実施形態の自励共振型力率改善回路1は、PFC電圧検出回路6とスイッチング素子Q2により、PFC電圧Vpfcを制限している。
FIG. 3 is a graph showing a specific example of the relationship between the PFC voltage Vpfc and the AC voltage Vac. The horizontal axis of the graph indicates the AC voltage Vac input to the self-excited resonance type power factor correction circuit. The vertical axis of the graph represents the PFC voltage Vpfc output from the self-excited resonance type power factor correction circuit.
A voltage K1 indicated by a broken line indicates a change in the PFC voltage Vpfc of the comparative example in which the PFC
The current IL1 flowing through the coil L1 is controlled by comparing the reference voltage Vb1 with the detection voltage Va2. That is, the PFC voltage Vpfc is determined by the AC voltage Vac and the current detection resistor Ra1. In the comparative example shown by the broken line in FIG. 3, when the AC voltage Vac is 90V to 120V, the current detection resistor Ra1 is set so that the PFC voltage Vpfc is 160V to 250V.
Since the PFC voltage Vpfc increases in proportion to the AC voltage Vac, a circuit for limiting the PFC voltage Vpfc is provided in consideration of the possibility that the AC voltage Vac may be larger than expected for some reason for safety. Is desirable. The self-excited resonance power
図3の実線で示した電圧K2は、第1実施形態の自励共振型力率改善回路1のPFC電圧Vpfcを示している。このとき電圧K2は、交流電圧Vacが約105V以下のときには線形に増加し、交流電圧Vacが約105Vを超えたときには200Vに制限される。
PFC電圧検出回路6によって検出された検出電圧Va2は、スイッチング素子Q2のベースに入力される。検出電圧Va2がスイッチング素子Q2の閾値電圧Vbe以上になったとき、スイッチング素子Q2がオンする。これにより、PNPトランジスタQ3のベース電圧はLレベルとなり、PNPトランジスタQ3がオンする。PNPトランジスタQ3がオンすると、スイッチング素子Q1のゲート電圧はLレベルとなり、スイッチング素子Q1がオフして、自励共振の発振動作が停止する。これによって、PFC電圧Vpfcは所定範囲に制限される。
PFC電圧Vpfcの制限電圧は、PFC電圧検出回路6を構成する抵抗R5,R6,R7の分圧比で設定可能である。ここでは、PFC電圧Vpfcの制限電圧が200Vになるように、PFC電圧検出回路6が設定される。
A voltage K2 indicated by a solid line in FIG. 3 indicates the PFC voltage Vpfc of the self-excited resonance power
The detection voltage Va2 detected by the PFC
The limit voltage of the PFC voltage Vpfc can be set by the voltage division ratio of the resistors R5, R6, and R7 that constitute the PFC
PFC電圧Vpfcは、所定の交流電圧Vacで所定の範囲内になるように設定される。DC−DC変換回路2は、このPFC電圧Vpfcを変換した直流電流を光源10に供給して、これを点灯させる。光源10に供給する直流電流は、光源の寿命低下を招かない為に所定の範囲に制限されることが望ましい。第1実施形態の自励共振型力率改善回路1は、PFC電圧Vpfcの電圧範囲を制限しているので、光源10に供給する直流電流の変動を抑制することができる。
The PFC voltage Vpfc is set to be within a predetermined range at a predetermined AC voltage Vac. The DC-DC conversion circuit 2 supplies a direct current obtained by converting the PFC voltage Vpfc to the
(第2実施形態)
図4は、第2実施形態における光源駆動装置100aの構成を示す回路図である。第1実施形態の光源駆動装置100と同一の構成には同一の符号を付与している。
図4に示したように、光源駆動装置100aは、第1実施形態と同様な自励共振型力率改善回路1と、DC−DC変換回路2aとを含んで構成される。
(Second Embodiment)
FIG. 4 is a circuit diagram illustrating a configuration of the light
As shown in FIG. 4, the light
DC−DC変換回路2aは、トランスT2と、帰還回路7と、スイッチ回路8と、電圧補正回路9と、基準電圧生成回路11と、平滑コンデンサCa2と、ダイオードD2と、スイッチング素子Q4と、ツェナーダイオードZD2と、電流検出抵抗Ra2と、抵抗R10,R13,R14とを含んで構成される。DC−DC変換回路2aは、降圧チョッパの自励共振型降圧コンバータである。DC−DC変換回路2aは、バックコンバータ方式であり、入力電圧よりも低い平均出力電圧を生成する。
光源10と平滑コンデンサCa2とは並列接続されて、その第1端には自励共振型力率改善回路1の正極端子が接続され、その第2端がトランスT2のコイルL3の第1端に接続される。光源10は、自励共振型力率改善回路1の正極端子からコイルL3の方向に所定の定電流を通電することにより発光するLEDである。平滑コンデンサCa2は、光源10の両端電圧を平滑化するものである。
The DC-
The
トランスT2(第2トランス)は、1次側のコイルL3(第3コイル)と2次側のコイルL4(第4コイル)とが互いに磁気結合されて構成される。トランスT2は、コイルL3が自励共振型力率改善回路1から供給される電流によって励磁される。コイルL3の第1端は、光源10と平滑コンデンサCa2の並列接続の第2端に接続される。コイルL3の第2端は、スイッチング素子Q4のドレインに接続される。コイルL4の第1端は、帰還回路7のバイアス設定回路を構成する抵抗R8,R9とコンデンサC4との接続ノードに接続される。コイルL4の第2端は、ツェナーダイオードZD2のカソードとスイッチング素子Q4のゲートとPNPトランジスタQ5のエミッタとに接続される。
スイッチング素子Q4(第3スイッチング素子)は、例えばFETであり、ソースが電流検出抵抗Ra2を介してグランドに接続され、ゲート(制御端子)がトランスT2のコイルL4の第2端に接続される。スイッチング素子Q4は、トランスT2のコイルL3に電流を流すか否かを切り替える。電流検出抵抗Ra2(第2電流検出抵抗)は、光源10およびコイルL3に流れる電流を、電圧値として検出する。
ダイオードD2(第2ダイオード)は、トランスT2のコイルL3とスイッチング素子Q4のドレインとの接続ノードから、自励共振型力率改善回路1の正極への方向に順方向接続されている。ダイオードD2は、スイッチング素子Q4がオフのときに、トランスT2のコイルL3に蓄積された電磁エネルギを回生した回生電流を流すものである。
The transformer T2 (second transformer) is configured by magnetically coupling a primary coil L3 (third coil) and a secondary coil L4 (fourth coil) to each other. In the transformer T2, the coil L3 is excited by a current supplied from the self-excited resonance type power
The switching element Q4 (third switching element) is, for example, an FET, the source is connected to the ground via the current detection resistor Ra2, and the gate (control terminal) is connected to the second end of the coil L4 of the transformer T2. The switching element Q4 switches whether or not a current flows through the coil L3 of the transformer T2. The current detection resistor Ra2 (second current detection resistor) detects the current flowing through the
The diode D2 (second diode) is forward-connected in the direction from the connection node between the coil L3 of the transformer T2 and the drain of the switching element Q4 to the positive electrode of the self-excited resonance type power
帰還回路7(第2帰還回路)は、抵抗R8,R9とコンデンサC4とが直列接続されるバイアス設定回路と、トランスT2のコイルL4とを含んで構成される。帰還回路7は、スイッチング素子Q4がオンして自励共振型力率改善回路1から光源10・コイルL3・スイッチング素子Q4・電流検出抵抗Ra2の経路で電流が流れている間、コイルL4に誘起される正電圧をスイッチング素子Q4のゲートに帰還して、スイッチング素子Q4のオン動作を持続させる。さらに、帰還回路7は、コイルL3に流れる電流がゼロになったとき、PFC電圧Vpfcに基づく電圧をコイルL4を介してスイッチング素子Q4のゲート(制御端子)に出力して、このスイッチング素子Q4をオンする。
抵抗R8,R9とコンデンサC4との直列接続であるバイアス設定回路は、自励共振型力率改善回路1の正極とグランドとの間に接続される。
ツェナーダイオードZD2は、スイッチング素子Q4のゲートとグランドとの間に接続されている。ツェナーダイオードZD2は、自励共振型力率改善回路1がオフするとき、スイッチング素子Q4のゲート電圧が定格ゲート電圧を超えないようにクランプするものである。通常の動作状態において、ツェナーダイオードZD2に電流は流れない。
The feedback circuit 7 (second feedback circuit) includes a bias setting circuit in which resistors R8 and R9 and a capacitor C4 are connected in series, and a coil L4 of the transformer T2. The feedback circuit 7 is induced in the coil L4 while the switching element Q4 is turned on and current flows from the self-excited resonance type power
A bias setting circuit, which is a series connection of resistors R8, R9 and a capacitor C4, is connected between the positive electrode of the self-excited resonance type power
Zener diode ZD2 is connected between the gate of switching element Q4 and the ground. The zener diode ZD2 clamps the gate voltage of the switching element Q4 so as not to exceed the rated gate voltage when the self-excited resonance type power
コイルL4の第2端は、スイッチング素子Q4のゲートと、スイッチ回路8とに接続されている。これにより、スイッチング素子Q4とコイルL3とによって自励発振を生じさせる正帰還ループが形成される。
スイッチ回路8(第2スイッチ回路)は、コンパレータU2と、PNPトランジスタQ5を含んで構成されている。スイッチ回路8は、電流検出抵抗Ra2で検出される検出電圧V6に、PFC電圧Vpfcを分圧した検出電圧Va3を抵抗R15と抵抗R16で重畳した補正検出電圧V7が基準電圧生成回路11で決めた基準電圧Vb2(所定値)を超えるとスイッチング素子Q4をオフさせる。
電圧補正回路9は、抵抗R15,R16の直列回路を含んで構成される。抵抗R15の第1端には、検出電圧Va3が印加される。抵抗R15の第2端は、抵抗R16の第1端が接続される。抵抗R16の第2端は、スイッチング素子Q4のソースに接続される。抵抗R15,R16の接続ノードは、コンパレータU2の反転入力端子に接続される。電圧補正回路9は、電流検出抵抗Ra2で検出される電圧値に、PFC電圧Vpfcを分圧した検出電圧Va3を抵抗R15,R16と電流検出抵抗Ra2とで分圧した電圧(以下、重畳電圧と呼ぶ)を重畳して、補正検出電圧V7(補正検出信号)を生成する。
補正検出電圧V7は、PFC電圧Vpfcが増大すると検出電圧Va3が増大して、重畳電圧が大きくなる。その結果、補正検出電圧V7が基準電圧Vb2を超えると、スイッチ回路8は、コイルL4に誘起される正電圧によらずにスイッチング素子Q4をオフするので、検出電圧V6が小さくなるように補正することができる。また、補正検出電圧V7は、PFC電圧Vpfcが減少すると検出電圧Va3が減少して、重畳電圧が小さくなる。その結果、補正検出電圧V7が基準電圧Vb2以下になると、スイッチ回路8は、スイッチング素子Q4をオフしなくなるので、検出電圧V6が大きくなるように補正することができる。
したがって、PFC電圧Vpfcの増減によって検出電圧Va3が増減し、スイッチング素子Q4に流れる電流は、PFC電圧Vpfcに対して相反して増減することになり、PFC電圧Vpfcに対する出力電流の安定性が保たれる。
The second end of the coil L4 is connected to the gate of the switching element Q4 and the switch circuit 8. Thus, a positive feedback loop that causes self-excited oscillation is formed by the switching element Q4 and the coil L3.
The switch circuit 8 (second switch circuit) includes a comparator U2 and a PNP transistor Q5. In the switch circuit 8, the reference voltage generation circuit 11 determines a corrected detection voltage V7 obtained by superimposing a detection voltage Va3 obtained by dividing the PFC voltage Vpfc on the detection voltage V6 detected by the current detection resistor Ra2 by a resistor R15 and a resistor R16. When the reference voltage Vb2 (predetermined value) is exceeded, the switching element Q4 is turned off.
The
In the corrected detection voltage V7, when the PFC voltage Vpfc increases, the detection voltage Va3 increases and the superimposed voltage increases. As a result, when the corrected detection voltage V7 exceeds the reference voltage Vb2, the switch circuit 8 turns off the switching element Q4 regardless of the positive voltage induced in the coil L4, so that the detection voltage V6 is corrected to be small. be able to. Further, when the PFC voltage Vpfc decreases, the correction detection voltage V7 decreases the detection voltage Va3, and the superimposed voltage decreases. As a result, when the corrected detection voltage V7 becomes equal to or lower than the reference voltage Vb2, the switch circuit 8 does not turn off the switching element Q4, so that the detection voltage V6 can be corrected to increase.
Therefore, the detection voltage Va3 increases or decreases due to the increase or decrease of the PFC voltage Vpfc, and the current flowing through the switching element Q4 increases or decreases contrary to the PFC voltage Vpfc, and the stability of the output current with respect to the PFC voltage Vpfc is maintained. It is.
基準電圧生成回路11は、シャントレギュレータREG1と、抵抗R11,R12とを含んで構成される。基準電圧生成回路11は、基準電圧を生成する回路である。
シャントレギュレータREG1の正極端子は、抵抗R10を介して、抵抗R8,R9の接続ノードに接続される。シャントレギュレータREG1は、負極端子がグランドに接地され、フィードバック端子が抵抗R11,R12の接続ノードに接続される。抵抗R11は、シャントレギュレータREG1の正極端子とフィードバック端子との間に接続される。抵抗R12は、シャントレギュレータREG1のフィードバック端子と負極端子との間に接続される。これにより、シャントレギュレータREG1の正極端子には、基準となる電圧が生成される。シャントレギュレータREG1の正極端子は、抵抗R13,R14の直列回路に接続される。抵抗R13,R14の接続ノードには、シャントレギュレータREG1の基準電圧を分圧した基準電圧Vb2が生成される。
The reference voltage generation circuit 11 includes a shunt regulator REG1 and resistors R11 and R12. The reference voltage generation circuit 11 is a circuit that generates a reference voltage.
The positive terminal of the shunt regulator REG1 is connected to the connection node of the resistors R8 and R9 via the resistor R10. The shunt regulator REG1 has a negative terminal grounded to the ground and a feedback terminal connected to a connection node of the resistors R11 and R12. The resistor R11 is connected between the positive terminal of the shunt regulator REG1 and the feedback terminal. The resistor R12 is connected between the feedback terminal and the negative terminal of the shunt regulator REG1. As a result, a reference voltage is generated at the positive terminal of the shunt regulator REG1. The positive terminal of the shunt regulator REG1 is connected to a series circuit of resistors R13 and R14. A reference voltage Vb2 obtained by dividing the reference voltage of the shunt regulator REG1 is generated at the connection node of the resistors R13 and R14.
コンパレータU2は、反転入力端子が抵抗R15,R16の接続ノードに接続され、非反転入力端子が抵抗R13,R14の接続ノードに接続される。コンパレータU2の出力端子は、PNPトランジスタQ5のベースに接続される。PNPトランジスタQ5は、コレクタが接地され、エミッタがスイッチング素子Q4のゲート(制御端子)に接続される。コンパレータU2は、基準電圧生成回路11から出力される基準電圧Vb2と、抵抗R15,R16と電流検出抵抗Ra2にて生成される補正検出電圧V7とを比較した比較信号を生成する。コンパレータU2は、この比較信号をPNPトランジスタQ5を介してスイッチング素子Q4のゲート(制御端子)に出力して、スイッチング素子Q4のオン動作を制御する。そのため、DC−DC変換回路2aは、周囲温度に影響されない安定した所定の定電流を光源10に流すことができる。
Comparator U2 has an inverting input terminal connected to a connection node of resistors R15 and R16, and a non-inverting input terminal connected to a connection node of resistors R13 and R14. The output terminal of the comparator U2 is connected to the base of the PNP transistor Q5. The PNP transistor Q5 has a collector grounded and an emitter connected to the gate (control terminal) of the switching element Q4. The comparator U2 generates a comparison signal that compares the reference voltage Vb2 output from the reference voltage generation circuit 11 with the corrected detection voltage V7 generated by the resistors R15 and R16 and the current detection resistor Ra2. The comparator U2 outputs this comparison signal to the gate (control terminal) of the switching element Q4 via the PNP transistor Q5, and controls the ON operation of the switching element Q4. Therefore, the DC-
コンパレータU2は、補正検出電圧V7が基準電圧Vb2を超えたとき、速やかにPNPトランジスタQ5をオンにしてスイッチング素子Q4のゲート電圧をLレベルとする比較信号を出力する。そのため、DC−DC変換回路2aは、良好なラインレギュレーション(PFC電圧Vpfcに対する出力電流のレギュレーションと光源10の電圧に対する出力電流のレギュレーション)が得られる。
さらに、応答性のよいコンパレータU2と基準電圧生成回路11により、スイッチ回路8は、スイッチング素子Q4のオンを、温度や電圧変動などの環境変化に対して安定に実行することができる。これにより、DC−DC変換回路2aは、耐環境性能を有して安定した所定の定電流を光源10に流すことができる。
When the corrected detection voltage V7 exceeds the reference voltage Vb2, the comparator U2 quickly turns on the PNP transistor Q5 and outputs a comparison signal for setting the gate voltage of the switching element Q4 to L level. Therefore, the DC-
Furthermore, the switch circuit 8 can stably turn on the switching element Q4 with respect to environmental changes such as temperature and voltage fluctuations by the comparator U2 and the reference voltage generation circuit 11 having good responsiveness. As a result, the DC-
以下、光源駆動装置100aの動作を説明する。自励共振型力率改善回路1が動作を開始すると、DC−DC変換回路2aは、動作を開始する。
動作の初期状態において、帰還回路7のバイアス設定回路により、起動電圧が抵抗R8,R9とコイルL4を介してスイッチング素子Q4のゲート(制御端子)に印加される。このとき光源10、トランスT2のコイルL3、および電流検出抵抗Ra2には電流は流れていないので、コンパレータU2の反転入力端子に印加される補正検出電圧V7は、基準電圧Vb2以下となる。このとき、コンパレータU2の出力はHレベルになって、PNPトランジスタQ5がオフとなる。これにより、スイッチング素子Q4がオンし、光源10およびコイルL3には、オン電流が流れる。
Hereinafter, the operation of the light
In the initial state of operation, the starting voltage is applied to the gate (control terminal) of the switching element Q4 via the resistors R8 and R9 and the coil L4 by the bias setting circuit of the feedback circuit 7. At this time, since no current flows through the
光源10およびトランスT2のコイルL3に流れるオン電流は、スイッチング素子Q4のドレイン・ソースを介して電流検出抵抗Ra2に流れる。コイルL3に流れる電流により、トランスT2のコイルL4には正の電圧が生じる。この正の電圧は、スイッチング素子Q4のゲート(制御端子)に帰還する。これにより、スイッチング素子Q4はオンを持続する。電流検出抵抗Ra2の両端には、オン電流に応じた電圧が生じる。
The on-current that flows through the
スイッチ回路8のコンパレータU2は、電圧補正回路9で生成した補正検出電圧V7と基準電圧生成回路4の基準電圧Vb2とを比較する。補正検出電圧V7が基準電圧Vb2を超えたときに、コンパレータU2は、PNPトランジスタQ5を介してスイッチング素子Q4のゲートをLレベルに設定する。すなわち、PNPトランジスタQ5はオンし、スイッチング素子Q4はオフする。スイッチング素子Q4がオフすると、トランスT2のコイルL3の回生電流がダイオードD2を介して光源10に流れる。
The comparator U2 of the switch circuit 8 compares the correction detection voltage V7 generated by the
光源10にトランスT2のコイルL3の回生電流が流れている間、トランスT2のコイルL4には負の電圧が生じる。この負の電圧は、スイッチング素子Q4のゲート(制御端子)に帰還し、スイッチング素子Q4はオフを持続する。
While the regenerative current of the coil L3 of the transformer T2 flows through the
トランスT2のコイルL3の回生電流がゼロになったとき、トランスT2のコイルL4に生じる負の電圧はゼロに減少する。これにより、バイアス設定回路による起動電圧がスイッチング素子Q4のゲート(制御端子)に印加され、スイッチング素子Q4が再びオンする。
以上のスイッチング素子Q4のオンオフの繰り返しにより、DC−DC変換回路2aは、光源10に所定の定電流を流し、かつ自己共振(発振)動作を行うことができる。DC−DC変換回路2aは、共振型(臨界動作)の駆動回路であり、トランスT2のコイルL3の回生電流がゼロとなったとき、スイッチング素子Q4がオフからオンになる。
When the regenerative current of the coil L3 of the transformer T2 becomes zero, the negative voltage generated in the coil L4 of the transformer T2 decreases to zero. Thereby, the starting voltage by the bias setting circuit is applied to the gate (control terminal) of the switching element Q4, and the switching element Q4 is turned on again.
The DC-
第2実施形態の光源駆動装置100aによれば、少ない部品による回路構成で、ゼロカレントスイッチの共振自励発振型の駆動装置が実現できる。ここでゼロカレントスイッチとは、トランスT1のゼロ電流でスイッチング素子Q1をオンすることや、トランスT2のゼロ電流でスイッチング素子Q4をオンすることである。そのため、光源駆動装置100aは、スイッチング素子Q1,Q4のスイッチングロスを少なくして、高い効率を得ることができる。その結果、光源駆動装置100aは、放熱用のヒートシンクが不要となり、コスト低減および回路ユニット(装置)の小型化が可能となる。
According to the light
図5は、光源駆動装置100aの力率を示すグラフである。グラフの横軸は、光源駆動装置100aに入力される交流電圧Vacを示している。グラフの縦軸は、光源駆動装置100aの力率を示している。
交流電圧Vacが100Vのとき、力率K3は、1.00に近づく。このように光源駆動装置100aは、専用ICを設けず、既存の受動素子および能動素子を用いた安価で簡単な回路構成でありながらも、高い力率を得ることができる。
FIG. 5 is a graph showing the power factor of the light
When the AC voltage Vac is 100V, the power factor K3 approaches 1.00. As described above, the light
この他、具体的な構成について、本発明の主旨を逸脱しない範囲で適宜変更が可能である。例えば、次の(a),(b)のようなものがある。
(a) 光源10は、LEDに限定されず、例えば有機EL(Organic Electro-Luminescence)素子または無機EL(Inorganic Electro-Luminescence)素子であってもよい。
(b) スイッチング素子Q1,Q4は、FETに限定されず、バイポーラトランジスタなどであってもよい。
In addition, the specific configuration can be appropriately changed without departing from the gist of the present invention. For example, there are the following (a) and (b).
(A) The
(B) The switching elements Q1 and Q4 are not limited to FETs, and may be bipolar transistors or the like.
1 自励共振型力率改善回路
2,2a DC−DC変換回路
3 帰還回路 (第1帰還回路)
4 基準電圧生成回路
5 スイッチ回路 (第1スイッチ回路)
6 PFC電圧検出回路
7 帰還回路 (第2帰還回路)
8 スイッチ回路 (第2スイッチ回路)
9 電圧補正回路
10 光源
11 基準電圧生成回路
100,100a 光源駆動装置
BD1 整流回路
C1 コンデンサ
L1,L2 コイル (第1コイル、第2コイル)
L3,L4 コイル (第3コイル、第4コイル)
T1,T2 トランス (第1トランス、第2トランス)
Q1,Q2,Q4 スイッチング素子 (第1〜第3スイッチング素子)
ZD1,ZD2 ツェナーダイオード
Ra1,Ra2 電流検出抵抗 (第1電流検出抵抗、第2電流検出抵抗)
D1,D2 ダイオード (第1、第2ダイオード)
Ca1,Ca2 平滑コンデンサ (第1、第2平滑コンデンサ)
R10,R13,R14 抵抗
1 self-excited resonance type power
4 Reference voltage generation circuit 5 Switch circuit (first switch circuit)
6 PFC voltage detection circuit 7 Feedback circuit (second feedback circuit)
8 Switch circuit (Second switch circuit)
9
L3, L4 coil (3rd coil, 4th coil)
T1, T2 transformer (first transformer, second transformer)
Q1, Q2, Q4 switching elements (first to third switching elements)
ZD1, ZD2 Zener diode Ra1, Ra2 Current detection resistor (first current detection resistor, second current detection resistor)
D1, D2 diode (first and second diode)
Ca1, Ca2 smoothing capacitors (first and second smoothing capacitors)
R10, R13, R14 resistance
Claims (8)
磁気結合された第1コイルと第2コイルとを含み、前記整流回路から供給される電流によって励磁される第1トランスと、
ゲート・ドレイン間容量を有し、前記第1コイルをチョッパ動作させて、第1ダイオードに電流を流すか否かを切り替える第1スイッチング素子と、
前記第1ダイオードから出力されるPFC(Power Factor Correction)電圧を平滑化する第1平滑コンデンサと、
前記第2コイルに誘起される帰還電圧を前記第1スイッチング素子のゲート端子に帰還するとともに、前記第1コイルに流れる電流がゼロになったとき、前記整流電圧に基づく電圧を前記第2コイルを介して前記ゲート端子に出力して前記第1スイッチング素子をオンする第1帰還回路と、
前記第1スイッチング素子のゲート端子とグランドとの間に接続されて、前記第1スイッチング素子のゲート−ソース電圧をクランプする第1ツェナーダイオードと、
前記第1スイッチング素子のソース端子とグランドとの間に接続されて、前記第1スイッチング素子に流れる電流を電圧値として検出する第1電流検出抵抗と、
前記整流電圧を分圧した第1基準電圧を生成する基準電圧生成回路と、
前記第1電流検出抵抗で検出される電圧値が前記第1基準電圧を超えたならば、前記第1スイッチング素子のゲート端子の電圧をLレベルとする第1スイッチ回路と、
を備えることを特徴とする自励共振型力率改善回路。 A rectifier circuit that outputs a rectified voltage obtained by full-wave rectification of an AC voltage;
A first transformer including a first coil and a second coil magnetically coupled, and excited by a current supplied from the rectifier circuit;
A first switching element having a gate-drain capacitance, switching the current to flow through the first diode by choppering the first coil;
A first smoothing capacitor for smoothing a PFC (Power Factor Correction) voltage output from the first diode;
The feedback voltage induced in the second coil is fed back to the gate terminal of the first switching element, and when the current flowing through the first coil becomes zero, the voltage based on the rectified voltage is applied to the second coil. A first feedback circuit that outputs to the gate terminal via the first switching element and turns on the first switching element;
A first Zener diode connected between a gate terminal of the first switching element and a ground to clamp a gate-source voltage of the first switching element;
A first current detection resistor connected between the source terminal of the first switching element and the ground and detecting a current flowing through the first switching element as a voltage value;
A reference voltage generation circuit that generates a first reference voltage obtained by dividing the rectified voltage;
A first switch circuit that sets a voltage at a gate terminal of the first switching element to an L level if a voltage value detected by the first current detection resistor exceeds the first reference voltage;
A self-excited resonance type power factor correction circuit comprising:
前記整流回路の出力端子と前記第2コイルの一端との間に接続される抵抗と、 A resistor connected between the output terminal of the rectifier circuit and one end of the second coil;
前記第2コイルの一端とグランドとの間に接続されるコンデンサと、 A capacitor connected between one end of the second coil and the ground;
を含んで構成され、 Comprising
前記第2コイルの他端は、前記第1スイッチング素子のゲート端子に接続される、 The other end of the second coil is connected to the gate terminal of the first switching element.
ことを特徴とする請求項1に記載の自励共振型力率改善回路。 The self-excited resonance type power factor correction circuit according to claim 1.
ことを特徴とする請求項1または2に記載の自励共振型力率改善回路。 The reference voltage generation circuit and the first current detection resistor are set so that the PFC voltage is within a predetermined range at a predetermined input voltage.
The self-excited resonance type power factor correction circuit according to claim 1 or 2 .
前記第1ダイオードのカソードとグランドとの間に接続されて、前記第2スイッチング素子の制御端子に前記PFC電圧の分圧値を印加する分圧抵抗と、
を備え、
前記分圧抵抗は、前記PFC電圧が閾値を超えたならば前記第2スイッチング素子をオンさせるように設定される、
ことを特徴とする請求項1ないし3のうちいずれか1項に記載の自励共振型力率改善回路。 A second switching element having a voltage at the gate terminal of the first switching element of L level;
A voltage dividing resistor connected between the cathode of the first diode and the ground and applying a divided value of the PFC voltage to a control terminal of the second switching element;
With
The voltage dividing resistor, the PFC voltage is set so as to turn on the pre-Symbol second switching element if exceeding the threshold,
Self-resonance type power factor correction circuit according to any one of claims 1 to 3, wherein the this.
前記PFC電圧が入力されて光源に直流電流を供給するDC−DC変換回路と、
を備えることを特徴とする光源駆動装置。 A self-excited resonance type power factor correction circuit according to any one of claims 1 to 4 ,
A DC-DC conversion circuit that receives the PFC voltage and supplies a direct current to the light source;
A light source driving device comprising:
前記PFC電圧が入力されて光源に直流電流を供給すると共に、前記自励共振型力率改善回路から出力され、かつ、前記PFC電圧に応じた電圧に基づいて、前記光源に供給する直流電流が一定となるように制御するDC−DC変換回路と、
を備えることを特徴とする光源駆動装置。 A self-excited resonance type power factor correction circuit according to claim 4 ,
The PFC voltage is input to supply a direct current to the light source, and a direct current supplied to the light source is output from the self-excited resonance type power factor correction circuit and supplied to the light source based on a voltage corresponding to the PFC voltage. A DC-DC conversion circuit that is controlled to be constant;
A light source driving device comprising:
前記光源に並列接続された第2平滑コンデンサと、
磁気結合された第3コイルと第4コイルとを含み、前記自励共振型力率改善回路から供給される電流によって励磁される第2トランスと、
ゲート・ドレイン間容量を有し、前記第3コイルに電流を流すか否かを切り替える第3スイッチング素子と、
前記第3スイッチング素子がオフのときに前記第3コイルに蓄積されたエネルギを回生する第2ダイオードと、
前記第4コイルに誘起される正の電圧を前記第3スイッチング素子のゲート端子に帰還するとともに、前記第3コイルに流れる電流がゼロになったとき、前記PFC電圧に基づく電圧を前記第4コイルを介して出力して前記第3スイッチング素子をオンする第2帰還回路と、
前記第3スイッチング素子のゲート端子とグランドとの間に接続されて、前記第3スイッチング素子のゲート−ソース電圧をクランプする第2ツェナーダイオードと、
前記第3コイルに流れる電流を電圧値として検出する第2電流検出抵抗と、
前記第2電流検出抵抗で検出される電圧値に、前記PFC電圧を分圧した電圧を重畳した補正検出信号を生成する電圧補正回路と、
前記補正検出信号が所定値を超えたならば前記第3スイッチング素子のゲート端子の電圧をLレベルとする第2スイッチ回路と、
を備え、自励共振型であることを特徴とする請求項5または6に記載の光源駆動装置。 The DC-DC conversion circuit includes:
A second smoothing capacitor connected in parallel to the light source;
A second transformer including a magnetically coupled third coil and a fourth coil, which is excited by a current supplied from the self-excited resonance power factor correction circuit;
A third switching element having a gate-drain capacitance and switching whether or not to pass a current through the third coil;
A second diode that regenerates energy stored in the third coil when the third switching element is off;
The positive voltage induced in the fourth coil is fed back to the gate terminal of the third switching element, and when the current flowing through the third coil becomes zero, the voltage based on the PFC voltage is set to the fourth coil. A second feedback circuit that outputs via the first switching element to turn on the third switching element;
A second Zener diode connected between the gate terminal of the third switching element and the ground to clamp the gate-source voltage of the third switching element;
A second current detection resistor for detecting a current flowing through the third coil as a voltage value;
A voltage correction circuit that generates a correction detection signal in which a voltage obtained by dividing the PFC voltage is superimposed on a voltage value detected by the second current detection resistor;
A second switch circuit for setting the voltage of the gate terminal of the third switching element to an L level if the correction detection signal exceeds a predetermined value;
The light source driving device according to claim 5 , wherein the light source driving device is a self-excited resonance type.
前記自励共振型力率改善回路の出力端子と前記第4コイルの一端との間に接続される抵抗と、 A resistor connected between an output terminal of the self-excited resonance type power factor correction circuit and one end of the fourth coil;
前記第4コイルの一端とグランドとの間に接続されるコンデンサと、 A capacitor connected between one end of the fourth coil and the ground;
を含んで構成され、 Comprising
前記第4コイルの他端は、前記第3スイッチング素子のゲート端子に接続される、 The other end of the fourth coil is connected to the gate terminal of the third switching element.
ことを特徴とする請求項7に記載の光源駆動装置。 The light source driving device according to claim 7.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014112598A JP6210936B2 (en) | 2014-05-30 | 2014-05-30 | Self-excited resonance type power factor correction circuit and light source driving device |
CN201510282441.XA CN105186852B (en) | 2014-05-30 | 2015-05-28 | Self-excitation resonance type power factor correction circuit and light source drive device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014112598A JP6210936B2 (en) | 2014-05-30 | 2014-05-30 | Self-excited resonance type power factor correction circuit and light source driving device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015228720A JP2015228720A (en) | 2015-12-17 |
JP6210936B2 true JP6210936B2 (en) | 2017-10-11 |
Family
ID=54885898
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014112598A Active JP6210936B2 (en) | 2014-05-30 | 2014-05-30 | Self-excited resonance type power factor correction circuit and light source driving device |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP6210936B2 (en) |
CN (1) | CN105186852B (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110048657A (en) * | 2019-05-22 | 2019-07-23 | 河南科技大学 | Induction-type bearingless motor Neural Network Inverse System decoupling control method |
CN110138300A (en) * | 2019-05-22 | 2019-08-16 | 河南科技大学 | Induction-type bearingless motor rotor resistance identification method based on reactive power |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017175678A (en) * | 2016-03-18 | 2017-09-28 | Ntn株式会社 | Inverse load flow suppression device |
WO2018235199A1 (en) * | 2017-06-21 | 2018-12-27 | 三菱電機株式会社 | Light source lighting device and illumination apparatus |
JP7081363B2 (en) * | 2018-07-18 | 2022-06-07 | 三菱電機株式会社 | Lighting equipment, lighting equipment |
JP7237206B2 (en) * | 2020-01-21 | 2023-03-10 | 日立Astemo株式会社 | boost circuit |
CN113098255B (en) * | 2021-05-20 | 2022-05-20 | 浙江万松电气有限公司 | High-working-voltage and low-power switching power supply circuit |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0715348Y2 (en) * | 1985-06-26 | 1995-04-10 | サンクス株式会社 | Stabilized power supply circuit |
JPS62285678A (en) * | 1987-05-26 | 1987-12-11 | Matsushita Electric Ind Co Ltd | High-voltage generation circuit |
JPH0622541A (en) * | 1992-06-30 | 1994-01-28 | Canon Inc | Control power supply |
JP3344479B2 (en) * | 1999-08-24 | 2002-11-11 | 船井電機株式会社 | Chopper type switching power supply |
JP4919858B2 (en) * | 2007-03-30 | 2012-04-18 | 新電元工業株式会社 | Switching power supply |
JP2010040878A (en) * | 2008-08-06 | 2010-02-18 | Toshiba Lighting & Technology Corp | Lighting device for light-emitting diode |
JP5513829B2 (en) * | 2009-10-01 | 2014-06-04 | パナソニック株式会社 | Current drive circuit |
JP5569786B2 (en) * | 2010-03-18 | 2014-08-13 | サイキット株式会社 | DC-DC converter |
JP5828106B2 (en) * | 2011-04-13 | 2015-12-02 | パナソニックIpマネジメント株式会社 | Solid light source lighting device and lighting apparatus using the same |
JP5584827B2 (en) * | 2011-04-26 | 2014-09-03 | ルネサスエレクトロニクス株式会社 | PFC signal generation circuit, PFC control system using the same, and PFC control method |
JP2013046558A (en) * | 2011-08-26 | 2013-03-04 | Sharp Corp | Power supply circuit and illumination device |
-
2014
- 2014-05-30 JP JP2014112598A patent/JP6210936B2/en active Active
-
2015
- 2015-05-28 CN CN201510282441.XA patent/CN105186852B/en active Active
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110048657A (en) * | 2019-05-22 | 2019-07-23 | 河南科技大学 | Induction-type bearingless motor Neural Network Inverse System decoupling control method |
CN110138300A (en) * | 2019-05-22 | 2019-08-16 | 河南科技大学 | Induction-type bearingless motor rotor resistance identification method based on reactive power |
CN110138300B (en) * | 2019-05-22 | 2020-10-09 | 河南科技大学 | Method for identifying rotor resistance of bearingless asynchronous motor based on reactive power |
Also Published As
Publication number | Publication date |
---|---|
JP2015228720A (en) | 2015-12-17 |
CN105186852B (en) | 2018-03-13 |
CN105186852A (en) | 2015-12-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6210936B2 (en) | Self-excited resonance type power factor correction circuit and light source driving device | |
US8680783B2 (en) | Bias voltage generation using a load in series with a switch | |
JP5592613B2 (en) | Power supply device and lighting apparatus using the same | |
US8629631B1 (en) | Method and system for improving start-up time of a light emitting diode (LED) driver at reduced input voltage | |
US9635719B2 (en) | High voltage converter without auxiliary winding | |
KR101241470B1 (en) | Apparatus for controlling current | |
JP6421047B2 (en) | Switching power supply | |
TWI578843B (en) | Driving circuit of light-emitting diodes | |
JP5140783B2 (en) | Lighting circuit and lamp | |
JP2009302017A (en) | Light-emitting diode-lighting device, and lighting system | |
JP5686218B1 (en) | Lighting device and lighting apparatus | |
JP2015053225A (en) | Led drive circuit | |
Shaowu et al. | Primary side control circuit of a flyback converter for HBLED | |
JP6553415B2 (en) | Switching converter, lighting apparatus using the same | |
WO2013128509A1 (en) | Dc power supply circuit | |
TW201517694A (en) | Flicker-free power converter for driving light-emitting diodes and flicker-free power converter | |
JP5743041B1 (en) | Lighting device and lighting apparatus | |
JP5393744B2 (en) | LED lighting device | |
KR20090056025A (en) | Power supply for a lamp comprising light emitting diode | |
JP6791486B2 (en) | Light emitting element drive device and its drive method | |
JP6295540B2 (en) | Lighting device and lighting apparatus | |
US9287775B2 (en) | Power supply device and lighting device | |
KR20110139553A (en) | Power factor correction circuit for lighting and driving method thereof | |
TWI672975B (en) | Light-emitting element driving device and driving method thereof | |
TWI384903B (en) | A driver circuit for light emitting elements |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160408 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170322 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170328 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170421 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170822 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170912 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6210936 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |