JP2013013238A - 電源制御方法および電源制御装置 - Google Patents

Abstract

【課題】接続された電源の種類を判別し、判別結果に応じて、ラッシュ電流の抑制処理を行うことが可能な電源制御方法および電源制御装置を提供することを目的とする。
【解決手段】電源からの入力電圧をスイッチング制御して出力電圧を得る電源制御方法または電源制御装置であって、入力電圧の一波ごとのパルス幅に基づいて電源が交流電源か直流電源かを判定し、電源が交流電源の場合、測定されたパルス幅を２以上の区画に分割し、分割された区画ごとに所定の波形を有する制御信号を生成し、出力電圧を検出した信号と制御信号との比較結果に基づいてスイッチング制御を行い、直流電源の場合、所定の時間幅を２以上の区画に分割し、分割された区画ごとに所定の波形を有する制御信号を生成し、出力電圧を検出した信号と制御信号との比較結果に基づいてスイッチング制御を行う構成とした。
【選択図】図２

Description

本願発明は、スイッチング電源を用いた電源制御方法および電源制御装置に関するものである。

近年、省エネルギーと環境への配慮を両立する照明機器として発光ダイオード（以下、「ＬＥＤ」という）を用いた照明機器が注目を集めている。ＬＥＤは電流を流す事により発光し、その明るさは電流値に比例するため、現在のＬＥＤ照明機器はＬＥＤの輝度、すなわち電流値を制御するため、ＬＥＤを制御する機能部を含め全て直流で制御される。また、ＬＥＤ照明機器以外にも様々な家庭用電化製品が直流により制御される。

一般的に、商用交流電源から直流電圧を得るための手法の一つとして、パルス変調型のスイッチング電源を用いた電源制御装置を用いることが知られている。パルス変調型のスイッチング電源を用いた電源制御装置の一例を図８に示す。図８の電源制御装置１００は商用交流電源に接続されるノイズ防止用のノイズフィルタ１０１、ノイズフィルタ１０１の出力を整流する整流回路１０２、整流回路１０２で整流された脈流を平滑化する平滑回路１０５、および平滑回路１０５の出力電圧を所定電圧に変換するスイッチング電源１０３（以下、「ＳＷ電源１０３」という）を備えている。

図９は、ＳＷ電源１０３の概略構成を示す図である。ＳＷ電源１０３は、パワーＭＯＳＦＥＴからなるスイッチング素子６（以下、「ＳＷ素子６」という）、トランス７、整流ダイオード８、平滑コンデンサ９、およびスイッチング制御部１３０（以下、「ＳＷ制御部１３０」という）からなる。ＳＷ電源１０３では、平滑回路１０５にて平滑化された入力電圧を、スイッチング素子６による高速スイッチングで高周波のパルスにしてトランス７に送る。そして、整流ダイオード８で整流を行い、平滑コンデンサ９で平滑化して出力電圧を得る。

また、ＳＷ制御部１３０は、出力電圧をフィードバックしてＳＷ素子６のＯＮ／ＯＦＦ制御を行う制御部であり、出力電圧検出回路３２１、比較器３３１、異常検出器３４１、ＳＷ素子駆動回路３５１、発振器３６０および三角波生成部３６１からなる。ＳＷ制御部１３０では、発振器３６０にて生成された方形波が、三角波生成部３６１によって対称の三角波にされ、比較器３３１の一端に入力される。また、比較器３３１のもう一端には、出力電圧検出回路３２１にて検出された出力電圧が入力される。そして、図９に示すように比較器３３１にて三角波と出力電圧が比較され、三角波が出力電圧より大きい期間のみＳＷ素子６がＯＮとなる駆動信号が出力される。ＳＷ素子駆動回路３５１は、駆動信号に基づいて、ＳＷ素子６の駆動を行う。

このような構成により、ＳＷ電源１０３からの出力電圧が上昇すると、三角波が出力電圧より大きい期間が短くなり、ＳＷ素子６のＯＮ時間が短くなる。このように制御されるＳＷ素子６のＯＮ状態およびＯＦＦ状態のデューティー比により、出力電圧が調整される。また、異常検出器３４１によって過電流、過電圧、低電圧、温度異常などの異常が検出された場合は、異常検出器３４１からＳＷ素子駆動回路３５１に停止信号が送られ、ＳＷ素子６の動作が停止される。

続いて、図８の電源制御装置１００における動作波形図を図１０に示す。まず、商用交流電源から出力される交流電圧は、ノイズフィルタ１０１によってノイズが除去され整流回路１０２によって全波整流される。図１０（ａ）は整流回路１０２で整流された後の入力電圧波形を示す。そして、整流回路１０２で整流された脈流は、平滑回路１０５にて平滑化され、図１０（ｂ）に示される電圧波形となる。また、この場合、平滑回路１０５の一次側（商用交流電源側）に流れる電流波形は図１０（ｃ）に示すように、高いピーク値を有する短いパルス波となる。ここで、図１０（ｃ）に示すようなパルス波は、高調波を多量に含んでいるため、電源ラインを通って外部に流れると、ノイズによる障害を引き起こす原因になる。また、平均的には省電力であるにも関わらず、高いピーク電力を保証するための発電・給電・配電設備が必要となるといった問題もある。このような問題を解決するために、電源の力率を改善し、高調波の発生を抑制する力率改善回路（ＰＦＣ）を採用することが提案されている。

また、電源制御装置１００に電源を投入した際には、空の状態である平滑回路１０５の大容量の平滑コンデンサを充電するため、図１０（ｄ）に示すような大きな電流、いわゆるラッシュ電流が流れる。このようなラッシュ電流が発生することにより、ヒューズの溶断や、電源電圧の不安定化およびそれに伴う機器への影響が考えられる。このような影響を防ぐために、ラッシュ電流の大きさに耐える部材を用いる事も可能であるが、このような部材を採用することで、無駄なコストが発生し、ヒューズに関しては定常使用時の異常に対して機能しなくなる可能性があるなどの欠点がある。

そこで、ラッシュ電流の発生を防ぐために、様々な方法が考えられている。特許文献１には、その一例として、平滑用コンデンサとは別に、容量の大きいバンク用の平滑コンデンサと、当該コンデンサを充電するための充電用抵抗などを備えた平滑コンデンサバンク回路を備えることで、ラッシュ電流の発生を防ぐ構成が開示されている。また、特許文献１に記載される手法以外に、平滑回路１０５における平滑コンデンサの容量を小さくすることや、平滑回路１０５自体をなくすことも考えられる。

特開平９−３２２５３９号公報

しかしながら、ラッシュ電流を抑止するために、特許文献１に記載されるように平滑コンデンサバンク回路を別途備えた場合も、部品点数が増加することにより、製品コストの増加および大型化を招いてしまうといった問題がある。また、平滑コンデンサの容量を小さくしたり、平滑回路１０５自体をなくす場合、整流回路１０２で整流された脈流に応じてＳＷ電源１０３での処理を行うと、入力電流波形は、図１０（ｅ）に示されるように二つのピークを備えた波形となる。この場合も、図１０（ｃ）に示される電流波形の場合と同様に、高調波によるノイズや、ピーク保証の問題がある。また、平滑回路１０５をなくした場合にも、ＳＷ電源１０３における平滑コンデンサ９を充電するために、ラッシュ電流が発生する可能性がある。

また、電源制御装置１００が商用交流電源だけでなく、直流電源に接続された場合にも、動作できることが望ましいが、接続された電源に応じてラッシュ電流の抑止処理を行うことは、今まで考えられていない。

本発明は上記の課題を鑑みてなされたものであり、接続された電源の種類を判別し、判別結果に応じて、ラッシュ電流の抑制処理を行うことが可能な電源制御方法および電源制御装置を提供することを目的とする。

上記の課題を解決するため、本発明により、電源からの入力電圧をスイッチング制御して出力電圧を得る電源制御方法であって、入力電圧の一波ごとのパルス幅を計測し、所定時間内にパルス幅が計測された場合は、電源が交流電源であると判定し、所定時間内にパルス幅が計測されない場合は、電源が直流電源であると判定し、電源が交流電源の場合、測定されたパルス幅を２以上の区画に分割し、分割された区画ごとに所定の波形を有する制御信号を生成し、出力電圧を検出した信号と制御信号との比較結果に基づいてスイッチング制御を行い、電源が直流電源の場合、所定の時間幅を２以上の区画に分割し、分割された区画ごとに所定の波形を有する制御信号を生成し、出力電圧を検出した信号と制御信号との比較結果に基づいてスイッチング制御を行うことを特徴とする電源制御方法が提供される。

また、上記本発明の電源制御方法における制御信号は、ラッシュ電流の発生を防ぐため、電源投入後所定の時間の間または所定の動作回数の間、電流値が低くなるよう生成されでも良く、または電流値を低い状態から徐々に増加させるよう生成されても良い。

また、上記本発明の電源制御方法におけるスイッチング制御を行うことは、出力電圧を検出した信号と制御信号との比較結果に基づいて、スイッチング素子のパルス幅を変更すること、を含んでも良い。さらに、制御信号を生成することは、区画ごとにＤ／Ａコンバータのクロック周波数を制御することを含んでも良い。

また、上記本発明の電源制御方法における所定の波形は、区画ごとに所定の傾斜を有する三角波であっても良い。

また、上記本発明の電源制御方法において、電源が交流電源の場合、入力電圧の脈流毎に制御信号を生成し、出力電圧を検出した信号と制御信号との比較結果に基づいてスイッチング電源の制御を行い、電源が直流電源の場合、所定の時間幅の間のみ、区画ごとに制御信号を生成し、出力電圧を検出した信号と制御信号との比較結果に基づいてスイッチング電源の制御を行っても良い。

また、本発明により、電源からの入力電圧をスイッング制御して出力電圧を得るスイッチング電源を備える電源制御装置であって、スイッチング電源は、入力電圧の一波ごとのパルス幅を計測し、所定時間内にパルス幅が計測された場合は、電源が交流電源であると判定し、所定時間内にパルス幅が計測されない場合は、電源が直流電源であると判定し、電源が交流電源の場合、測定されたパルス幅を２以上の区画に分割し、分割された区画ごとに所定の波形を有する制御信号を生成し、出力電圧を検出した信号と制御信号との比較結果に基づいてスイッチング制御を行い、電源が直流電源の場合、所定の時間幅を２以上の区画に分割し、分割された区画ごとに所定の波形を有する制御信号を生成し、出力電圧を検出した信号と制御信号との比較結果に基づいてスイッチング制御を行う、スイッチング制御部を備えることを特徴とする電源制御装置が提供される。

さらに、本発明により、電源からの入力電圧をスイッング制御して出力電圧を得る電源制御方法であって、入力電圧の一波ごとのパルス幅を計測し、パルス幅に基づいて、電源が直流か交流かを判定し、判定結果に基づいて、スイッチング電源の制御を行うこと、を特徴とする電源制御方法が提供される。

本発明の電源制御方法および電源制御装置によると、直流電源／交流電源の何れに接続されたかを適切に判別し、判別結果に応じてラッシュ電流の発生の抑止を行うことが可能である。

本発明の実施形態における電源制御装置の概略を示すブロック図である。 図１のスイッチング電源の構成を示す図である。 本実施形態におけるＡＣ／ＤＣ判定処理の流れを示すフローチャートである。 交流電源の場合における制御信号生成部の処理の流れを示すフローチャートである。 交流電源の場合の動作波形を示す図である。 直流電源の場合における制御信号生成部の処理の流れを示すフローチャートである。 直流電源の場合の動作波形を示す図である。 従来技術における電源制御装置の概略を示すブロック図である。 従来技術におけるスイッチング電源の構成を示す図である。 従来技術の電源制御装置における動作波形を示す図である。

以下、図面を参照しながら本発明の実施形態に係る電源制御装置について説明する。

図１は、本発明の実施形態に係る電源制御装置１０の概略構成を示すブロック図である。電源制御装置１０は、ノイズフィルタ１、整流回路２、およびスイッチング電源３（以下「ＳＷ電源３」という）を備える。本実施形態のＳＷ電源３は、パルス変調型のスイッチング電源であり、力率改善回路も平滑回路も通さずに、整流回路２から直に入力される脈流電圧に基づいて出力電圧を得るものである。また、電源制御装置１０は、商用交流電源に接続してあるが、本発明の電源制御装置１０は、商用交流電源以外にも使用することができる。

ノイズフィルタ１は、ＳＷ電源３から発生するノイズが外部に放射或いは伝搬しないようにするとともに、外部からのノイズの影響を受けないようにするためのものである。整流回路２は、整流ダイオードを備え、ノイズフィルタ１からの出力に対し、全波整流を行うものである。

続いて、図２を参照して、本実施形態のＳＷ電源３の構成について説明する。ＳＷ電源３は、パワーＭＯＦＥＴなどのスイッチング素子６（以下、「ＳＷ素子６」という）、トランス７、整流ダイオード８、平滑コンデンサ９、およびスイッチング制御部３０（以下、「ＳＷ制御部３０」という）からなる。ＳＷ電源３では、整流回路２にて整流された脈流電圧が、スイッチング素子６による高速スイッチングで高周波のパルスにしてトランス７に送られる。そして、整流ダイオード８にて整流が行われ、平滑コンデンサ９で平滑化されて直流の出力電圧が得られる。ＳＷ制御部３０は、出力電圧をフィードバックしてＳＷ素子６のＯＮ／ＯＦＦ制御を行う制御部であり、制御信号生成部３１、出力電圧検出回路３２、比較器３３、異常検出器３４およびＳＷ素子駆動回路３５からなる。尚、本実施形態におけるＳＷ制御部３０の各部の処理は、論理規模の小さなＦＰＧＡ（Field-Programmable Gate Array）やゲートアレイを用いて容易に実現することができる。

また、制御信号生成部３１は、出力電圧検出回路３２にて検出される出力電圧と比較される制御信号を生成するものであり、時間計測部３１１、クロック制御部３１２、およびＤ／Ａコンバータ３１３からなる。時間計測部３１１は、タイマーおよび記憶部（図示せず）を有し、整流回路２によって整流された脈流一波ごとに、所定の検出レベルを超える時間幅をパルス幅ＷＬとして計測し、記憶／更新する。また、時間計測部３１１では、記憶されたパルス幅ＷＬをｎ分割し、分割された時間Ｔｎごとに、ステージカウンタＣＮＴ（０〜ｎ−１）を設定する。さらに、時間計測部３１１では、電源制御装置１０に接続された電源の種別を判別するための後述するＡＣ／ＤＣ判定処理も行われる。

クロック制御部３１２は、Ｄ／Ａコンバータ３１３におけるクロック周波数を制御する制御部である。クロック制御部３１２では、一波の脈流に対して、時間計測部３１１において設定されるステージカウンタＣＮＴごとに異なる周波数ｆを設定する。これにより、ステージカウンタＣＮＴごとにＳＷ素子６が動作する時間値を制御することができる。Ｄ／Ａコンバータ３１３は、例えば４ビットの抵抗ラダーを備えるデジタル−アナログコンバータであり、クロック制御部３１２により設定されるクロック周波数に応じて制御信号を出力する。具体的には、Ｄ／Ａコンバータ３１３は、カウンタと抵抗ラダーとによって構成することができる。この場合、カウンタをクロック制御部３１２からのクロック周波数ｆでカウントアップ／ダウンさせ、抵抗ラダーによってカウンタ出力値に対応する電圧レベルを生成する。この構成によれば、クロック制御部３１２のクロック周波数ｆを調整することによって、所望の立ち下り（または立ち上がり）波形を有する制御信号を生成し、比較器３３に入力することができる。

本実施形態におけるＳＷ電源３は、ＳＷ制御部３０により、整流回路２によって整流された脈流の一波ごとに所定の電圧レベルを超えたパルス幅ＷＬを測定し、夫々の一波を幅方向にｎ個に分割して、電圧の立ち上がり部分で急峻な電流増加が発生しないように電流値を次第に立ち上げ（漸増させ）ることにより、ラッシュ電流の発生を抑止するものである。特に、本実施形態では、制御信号生成部３１において、比較器３３にて出力電圧と比較される制御波形を区画毎に生成することにより、上記のようなラッシュ電流の発生を防ぐ構成となっている。

制御信号生成部３１における具体的な処理について、図３、４、６のフローチャートならびに図５および図７の動作波形を参照して説明する。尚、図３〜図７では、一波の脈流を幅方向に４分割した場合を例にとって説明する。本処理では、まず電源制御装置１０に接続される電源が交流電源（ＡＣ）か直流電源（ＤＣ）かが判断される。図３は、ＡＣ／ＤＣ判定処理の流れを示す図である。尚、ＡＣ／ＤＣ判定処理を行っている間は、スイッチング素子６がＯＦＦ状態となるよう制御される。

図３に示すように、本処理では、まず、整流回路２にて整流された脈流の電圧レベルが検出され、所定の検出レベルとの比較が行われる（Ｓ１）。ここで、所定の検出レベルとは、ＳＷ電源３の動作下限電圧値である。そして、脈流電圧が検出レベルより大きい場合（Ｓ１：ＹＥＳ）、タイマーがスタートされる（Ｓ２）。そして、所定時間が経過したか否かが判断される（Ｓ３）。ここで、所定時間としては、想定し得る脈流のパルス幅よりも十分に長い時間が設定される。そして、所定時間が、経過していない場合は（Ｓ３：ＮＯ）、再度、脈流電圧と検出レベルとの比較が行われる（Ｓ４）。

そして、脈流電圧が検出レベルより大きい場合は（Ｓ４：ＹＥＳ）、Ｓ３の処理に戻る。一方で、脈流電圧が検出レベル以下となった場合は（Ｓ４：ＮＯ）、接続された電源は交流電源であると判断し（Ｓ５）、この時のタイマー値をパルス幅ＷＬとして記憶する（Ｓ６）。また、Ｓ３の処理において、所定時間が経過したと判断された場合（Ｓ３；ＹＥＳ）、接続された電源は直流電源であると判断し（Ｓ７）、所定の時間幅ＷＬ’を設定する（Ｓ８）。この場合、ＳＷ電源３の立ち上がりからラッシュ電流が発生すると想定され得る期間よりも長い期間が所定の時間幅ＷＬ’として設定される。そして、ＷＬ’をｎ分割し、Ｔｎ’とする（Ｓ９）。尚、電源投入時は、波形が安定していない場合があるので、２以上の脈流の経過後に、上記の判定処理を行うようにする。

図４は、図３のＡＣ／ＤＣ判定処理において、接続される電源が交流電源であると判断された場合（Ｓ５）の、制御信号生成部３１における処理の流れを示すフローチャートである。本処理では、まず、整流回路２にて整流された脈流の電圧レベルが検出され、所定の検出レベルとの比較が行われる（Ｓ１０１）。ここで、所定の検出レベルとは、ＳＷ電源３の動作下限電圧値である。そして、図５（ａ）に示すように、時間計測部３１１において、脈流電圧が検出レベルより大きくなった時（Ｓ１０１：ＹＥＳ）から検出レベル以下になる時（Ｓ１０８、Ｓ１０９：ＮＯ）まで（すなわち脈流電圧が、ＳＷ電源３の動作下限値を超えて動作可能となってから、動作下限値以下となって不動作になるまで）の時間幅をパルス幅ＷＬとして測定し、記憶する（Ｓ１１０）。また、記憶されたパルス幅ＷＬを４分割し、各区画のＴｎを求める（Ｓ１１１）。尚、電源投入時は、波形が安定していない場合があるので、２以上の脈流の経過後にパルス幅を測定してＷＬとする。

また、パルス幅ＷＬの計測と平行して、分割された区画毎に制御信号が生成され、ＳＷ素子６のＯＮ時間が制御される。詳しくは、整流された脈流電圧の電圧値が検出レベルよりも大きい場合（Ｓ１０１：ＹＥＳ）、時間計測部３１１のタイマーがスタートされる（Ｓ１０２）。そして、クロック制御部３１２において、ステージカウンタＣＮＴの値が０に設定され、変数ＴがＴｎに設定される（Ｓ１０３）。ここで、時間Ｔｎは、時間計測部３１１で、前の処理において測定されたパルス幅ＷＬ（すなわちひとつ前の脈流のパルス幅）を４分割して求められたものである。尚、本処理の開始時には、図３のＳ６にて求められたパルス幅ＷＬに基づいてＴｎが求められる。

続いて、Ｄ／Ａコンバータ３１３のクロック周波数ｆがステージカウンタＣＮＴ（この場合は０）に対応する値（ｆ０）に設定される（Ｓ１０４）。ここで、本実施形態では、立ち上がり部分での急峻な電流増加が発生しないよう、ステージカウンタＣＮＴ（０）に対応する周波数（ｆ０）が設定される。具体的には、ＳＷ素子６のＯＮ時間は、Ｄ／Ａコンバータ３１３から出力される三角波の幅、すなわち傾斜によって制御される（図５（ｃ）〜（ｇ））。より詳しくは、三角波の傾斜が急になるほど、ＳＷ素子６のＯＮ時間は短くなり、傾斜が緩やかになるほど、ＯＮ時間は長くなる。また、Ｄ／Ａコンバータ３１３から出力される三角波の傾斜は、クロック周波数ｆを高くすることに伴い急になる。そのため、立ち上がり時のステージカウンタＣＮＴ（０）に対応する周波数（ｆ０）を高く設定することにより、ＳＷ素子６のＯＮ時間を短くすることができ、電流値を抑えることが可能となる。

続いて、時間Ｔが経過したか否かが判断される（Ｓ１０５）。時間Ｔが経過していない場合は（Ｓ１０５：ＮＯ）、経過するまで待機する。この間、Ｄ／Ａコンバータ３１３はクロック周波数ｆ０にて動作される。一方、時間Ｔが経過した場合は（Ｓ１０５：ＹＥＳ）、ステージカウンタＣＮＴに１が加算され、時間ＴにＴｎが加算される（Ｓ１０６）。そして、ステージカウンタＣＮＴが４より小さいか否かが判断される（Ｓ１０７）。ここで、ステージカウンタＣＮＴが４より小さい場合（Ｓ１０７：ＹＥＳ）、Ｓ１０９にて、脈流電圧が検出レベルより大きいか否かが判断される。そして、脈流電圧が検出レベルより大きい場合（Ｓ１０９：ＹＥＳ）、Ｓ１０４の処理へ戻る。そして、Ｓ１０４では、Ｄ／Ａコンバータ３１３のクロック周波数が、ステージカウンタＣＮＴ（この場合１）に対応する値（ｆ１）に設定される。このように、ステージカウンタＣＮＴが分割数（４）以上となるか（Ｓ１０７：ＮＯ）、脈流電圧が検出レベル以下になる（Ｓ１０９：ＮＯ）まで、Ｓ１０４からＳ１０６の処理が繰り返され、各区画における周波数が設定される。

また、ステージカウンタＣＮＴが４以上となった場合（Ｓ１０７：ＮＯ）、Ｓ１０８にて、Ｓ１０９と同様に脈流電圧が検出レベルより大きいか否かが判断される。そして、脈流電圧が検出レベルより大きい場合（Ｓ１０８：ＹＥＳ）は、検出レベル以下になるまで待機する。そして、Ｓ１０８にて脈流電圧が検出レベル以下であると判断された場合（Ｓ１０８：ＮＯ）、およびＳ１０９にて同様の判断がされた場合（Ｓ１０９：ＮＯ）は、その時のタイマーの値を脈流のパルス幅ＷＬとして記憶する（Ｓ１１０）。その後、新たに記憶したパルス幅ＷＬを４分割して、時間Ｔｎを更新する（Ｓ１１１）。そして、タイマーをリセットし（Ｓ１１２）、Ｓ１０１の処理に戻り、次の脈流に対して同様の処理を行う。

図５（ｃ）および（ｅ）〜（ｈ）に、脈流を４分割したときの各ステージカウンタＣＮＴ（０〜３）におけるＤ／Ａコンバータ３１３の出力波形を示す。ここで、図５（ｅ）〜（ｈ）は、図５（ｃ）に示される波形の拡大図である。図５（ｃ）に示されるように、Ｄ／Ａコンバータ３１３からは、区画ごとに傾斜の異なる三角波が出力され、各区画の三角波の繰り返し周波数は、例えば、低い場合には１００ｋＨｚ程度、高い場合には１ＭＨｚ程度に設定される。そして、ステージカウンタＣＮＴ＝０の場合（図５（ｅ））とステージカウンタＣＮＴ＝３（図５（ｈ））の場合には、比較的高いクロック周波数を設定することで、傾斜の急な三角波形が出力される。一方、中間のステージカウンタＣＮＴ＝１の場合（図５（ｆ））とステージカウンタＣＮＴ＝２（図５（ｇ）の場合には、比較的低いクロック周波数を設定することで、傾斜の緩い三角波形が出力される。

Ｄ／Ａコンバータ３１３の出力波形（図５（ｃ））は、制御信号として比較器３３に入力される。そして、比較器３３にて、出力電圧検出回路３２で検出された出力電圧と比較され、図５（ｄ）に示される駆動信号が生成される。図５（ｉ）は、図５（ｄ）に示される波形の拡大図である。図５（ｉ）に示されるように、ステージカウンタＣＮＴ＝０の場合とステージカウンタＣＮＴ＝３の場合は、各周期におけるＳＷ素子６のＯＮ時間が短くなり、中間のステージカウンタＣＮＴ＝１の場合とステージカウンタＣＮＴ＝２の場合には、ＯＮ時間が長くなる。このようにＳＷ素子６を制御することにより、出力電流波形を図５（ｊ）に示すように正弦波に近い波形とすることができる。

続いて、図６は、接続される電源が直流電源であると判断された場合の、制御信号生成部３１における処理の流れを示すフローチャートである。図６では、まず、時間計測部３１１のタイマーがスタートされる（Ｓ２０１）。そして、クロック制御部３１２において、ステージカウンタＣＮＴの値が０’に設定され、変数ＴがＴｎ’に設定される（Ｓ２０２）。ここで、時間Ｔｎ’は、図３のＳ９において求められた値であり、所定の時間幅ＷＬ’を４分割したものである。

続いて、Ｄ／Ａコンバータ３１３のクロック周波数ｆがステージカウンタＣＮＴ（この場合は０’）に対応する値（ｆ０’）に設定される（Ｓ２０３）。ここで、直流の場合においても、交流の場合と同様に、立ち上がり部分での急峻な電流増加が発生しないよう、ステージカウンタＣＮＴ（０’）に対応して高い周波数（ｆ０’）が設定される。

続いて、時間Ｔが経過したか否かが判断される（Ｓ２０４）。時間Ｔが経過していない場合は（Ｓ２０４：ＮＯ）、経過するまで待機する。この間、Ｄ／Ａコンバータ３１３はクロック周波数ｆ０’にて動作される。一方、時間Ｔが経過した場合は（Ｓ２０４：ＹＥＳ）、ステージカウンタＣＮＴに１が加算され、時間ＴにＴｎが加算される（Ｓ２０５）。そして、ステージカウンタＣＮＴが４より小さいか否かが判断される（Ｓ２０６）。ここで、ステージカウンタＣＮＴが４より小さい場合（Ｓ２０６：ＮＯ）、Ｓ２０３の処理へ戻る。そして、Ｓ２０３では、Ｄ／Ａコンバータ３１３のクロック周波数が、ステージカウンタＣＮＴ（この場合１’）に対応する値（ｆ１’）に設定される。このように、ステージカウンタＣＮＴが分割数（４）以上（Ｓ２０６：ＮＯ）になるまで、Ｓ２０３からＳ２０５の処理が繰り返され、各区画における周波数が設定される。

また、ステージカウンタＣＮＴが４以上となった場合（Ｓ２０６：ＹＥＳ）、Ｓ２０７にて、Ｄ／Ａコンバータ３１３のクロック周波数ｆが所定の値に設定され、本処理を終了する。すなわち、直流電源が接続された場合には、最初の動作開始に対してのみ、ラッシュ電流を防ぐためのＳＷ素子６のＯＮ時間制御が行われ、それ以降については、通常の処理が行われる。

図７（ｃ）および（ｅ）〜（ｈ）に、脈流を４分割したときの各ステージカウンタＣＮＴ（０’〜３’）におけるＤ／Ａコンバータ３１３の出力波形を示す。ここで、図７（ｅ）〜（ｈ）は、図７（ｃ）に示される波形の拡大図である。図７（ｃ）に示されるように、Ｄ／Ａコンバータ３１３からは、区画ごとに傾斜の異なる三角波が出力され、各区画の三角波の繰り返し周波数は、例えば、低い場合には１００ｋＨｚ程度、高い場合には１ＭＨｚ程度に設定される。本実施形態では、ステージカウンタＣＮＴ＝０’の場合に（図７（ｅ））、比較的高いクロック周波数を設定することで、傾斜の急な三角波形が出力される。その後は、設定する周波数を低くしていくことで、徐々に傾斜の緩い三角波形が出力される（図７（ｆ）〜（ｈ））。

Ｄ／Ａコンバータ３１３の出力波形（図７（ｃ））は、交流の場合と同様に、制御信号として比較器３３に入力される。そして、比較器３３にて、出力電圧検出回路３２で検出された出力電圧と比較され、図７（ｄ）に示される駆動信号が生成される。図７（ｊ）は、図７（ｄ）に示される波形の拡大図である。図７（ｊ）に示されるように、ステージカウンタＣＮＴ＝０’の場合は、ＳＷ素子６のＯＮ時間が短く、ステージカウンタＣＮＴの値が増えるに従って、徐々にＯＮ時間が長くなる。このようにＳＷ素子６を制御することにより、立ち上がり時の電流値を低く抑え、ラッシュ電流の発生を抑止することが可能となる。そして、ＷＬ’が経過した後は、区分毎に異なる波形を有する制御信号を生成する必要はなく、図７（ｉ）に示されるように図６のＳ２０７で定められた周波数に基づいた所定の制御信号が生成され、通常のスイッチング制御が行われる。

このように、上記実施形態では、脈流のパルス幅に基づいてＡＣ／ＤＣ判定処理を行うことで、各場合に応じたラッシュ電流抑止処理を行うことができる。また、出力電圧と比較される制御波形を区画毎に生成し、電源の投入時にはＳＷ素子６のＯＮ時間が最初は短く徐々に長くなるよう制御することにより、ラッシュ電流を抑止することができる。尚、上記説明では、直流動作の場合も交流動作と同じくステージカウンタＣＮＴを用いてＳＷ素子のＯＮ時間制御を行う場合について説明したが、直流動作の場合には、別の処理を行う構成としても良い。

また、本実施形態では、また、本実施形態では、比較器３３における比較の際に図５または７の（ｅ）〜（ｈ）における各波形の「ＳＰ」で示される点を開始点として、制御信号が生成される。すなわち、ＳＷ素子６の制御を開始する各開始点ＳＰの位置は、変動することなく一義的に定められる。また、三角波が降りきった点がＳＷ素子６の動作の終了点となる。ここで、駆動波形を生成するために必要なのは、開始点ＳＰから終了点までの波形であるため、終了点から次の開始点までの波形はどのようなものであっても良い。このような構成とすることで、脈流間のＯＦＦ期間を容易に設定することも可能となる。

さらに、パルス状の電流の発生を防ぎ、ピーク電流値を少なくすることも可能となる。また、交流の場合は、電流波形を正弦波に近くすることができるため、不要輻射の少ない低放射雑音動作が可能となる。さらに、力率改善回路を使用しなくとも高調波の発生を低減できるため、小型化と低コスト化が同時に可能となる。

また、脈流を分割してステージ毎にＳＷ素子６を制御する方法として、ＳＷ電源１０３の動作に制限を設けない状態の時のＳＷ素子のＯＮ時間を計測し、この情報を元にステージカウンタ値毎にＯＮ時間制御を行うことも可能である。しかしながら、この場合、ＯＮ時間を計測するために、高速なクロックが必要となる。また、計測したクロック数を割り算する際には論理規模が大幅に増加してしまう。これに対し、上記実施形態のようにＳＷ電源１０３を構成することで、高速なクロック数を必要とせず、論理規模を小さく抑えることができる。

また、本実施形態のＳＷ電源３は、力率改善回路の替わりとして用いることも可能である。ここで、力率改善回路は一般に昇圧しかできないのに対し、本実施形態のＳＷ電源３は、降圧も可能である点においてより有用である。また、ＬＥＤ照明器具の電源制御装置として用いた場合には、位相制御方式の既存の白熱電球対応の調光装置に接続することで、ＬＥＤ照明具の発光輝度を制御（調光）することも可能となる。

以上が本発明の例示的な実施形態の説明である。本発明の実施形態の具体的態様は、上記に説明したものに限定されず、特許請求の範囲の記載により表現された技術的思想の範囲内で任意に変更することができる。例えば、上記実施形態においては、所定の時間幅ＷＬ’の間、区画に分割してＳＷ素子のＯＮ時間を制御する構成としたが、これ以外にも所定の動作回数の間、区画に分割して制御する構成としても良い。また、上記実施形態においては、所定の時間幅ＷＬ’の間に、最初は低く設定した周波数を徐々に上げる（電流値を徐々に高くする）構成としたが、所定の時間幅ＷＬ’の間、一定の低い周波数に設定することでも、ラッシュ電流を防止することが可能である。

さらに、上記実施形態においては、脈流を４分割した場合について説明したが、これに限定されるものではなく、任意の数に分割することが可能である。ただし、デジタル処理を行う場合には２^ｎに分割することが実用的である。また、各区画における周波数の設定は、上記実施形態に限定されるものでもなく、任意の値に設定することで、種々の電流波形を得ることが可能となる。

１ ノイズフィルタ
２ 整流回路
３ スイッチング電源
６ スイッチング素子
７ トランス
８ 整流ダイオード
９ 平滑コンデンサ
１０ 電源制御装置
３０ スイッチング制御部
３１ 制御信号生成部
３２ 出力電圧検出回路
３３ 比較器
３４ 異常検出器
３５ スイッチング素子駆動回路
３１１ 時間計測部
３１２ クロック制御部
３１３ Ｄ／Ａコンバータ

Claims (13)

1. 電源からの入力電圧をスイッチング制御して出力電圧を得る電源制御方法であって、
   前記入力電圧の一波ごとのパルス幅を計測し、
   所定時間内に前記パルス幅が計測された場合は、前記電源が交流電源であると判定し、
   前記所定時間内に前記パルス幅が計測されない場合は、前記電源が直流電源であると判定し、
   前記電源が交流電源の場合、
   測定された前記パルス幅を２以上の区画に分割し、
   前記分割された区画ごとに所定の波形を有する制御信号を生成し、
   前記出力電圧を検出した信号と前記制御信号との比較結果に基づいて前記スイッチング制御を行い、
   前記電源が直流電源の場合、
   所定の時間幅を２以上の区画に分割し、
   前記分割された区画ごとに所定の波形を有する制御信号を生成し、
   前記出力電圧を検出した信号と前記制御信号との比較結果に基づいて前記スイッチング制御を行うことを特徴とする電源制御方法。
2. 前記制御信号は、ラッシュ電流の発生を防ぐため、電源投入後所定の時間の間または所定の動作回数の間、電流値が低くなるよう生成される、または電流値を低い状態から徐々に増加させるよう生成されることを特徴とする、請求項１に記載の電源制御方法。
3. 前記スイッチング制御を行うことは、前記出力電圧を検出した信号と前記制御信号との比較結果に基づいて、スイッチング素子のパルス幅を変更すること、を含むことを特徴とする、請求項１または２に記載の電源制御方法。
4. 前記制御信号を生成することは、前記区画ごとにＤ／Ａコンバータのクロック周波数を制御することを含むことを特徴とする、請求項１から３のいずれか一項に記載の電源制御方法。
5. 前記所定の波形は、前記区画ごとに所定の傾斜を有する三角波であることを特徴とする、請求項１から４のいずれか一項に記載の電源制御方法。
6. 前記電源が交流電源の場合、
   入力電圧の脈流毎に前記制御信号を生成し、
   前記出力電圧を検出した信号と前記制御信号との比較結果に基づいて前記スイッチング電源の制御を行い、
   前記電源が直流電源の場合、
   前記所定の時間幅の間のみ、前記区画ごとに前記制御信号を生成し、
   前記出力電圧を検出した信号と前記制御信号との比較結果に基づいて前記スイッチング電源の制御を行うことを特徴とする請求項１から５のいずれか一項に記載の電源制御方法。
7. 電源からの入力電圧をスイッチング制御して出力電圧を得るスイッチング電源を備える電源制御装置であって、
   前記スイッチング電源は、
   前記入力電圧の一波ごとのパルス幅を計測し、
   所定時間内に前記パルス幅が計測された場合は、前記電源が交流電源であると判定し、
   前記所定時間内に前記パルス幅が計測されない場合は、前記電源が直流電源であると判定し、
   前記電源が交流電源の場合、
   測定された前記パルス幅を２以上の区画に分割し、
   前記分割された区画ごとに所定の波形を有する制御信号を生成し、
   前記出力電圧を検出した信号と前記制御信号との比較結果に基づいてスイッチング制御を行い、
   前記電源が直流電源の場合、
   所定の時間幅を２以上の区画に分割し、
   前記分割された区画ごとに所定の波形を有する制御信号を生成し、
   前記出力電圧を検出した信号と前記制御信号との比較結果に基づいてスイッチング制御を行う、スイッチング制御部を備えることを特徴とする電源制御装置。
8. 前記スイッチング制御部は、ラッシュ電流の発生を防ぐため、電源投入後所定の時間の間または所定の動作回数の間、電流値が低くなるように、もしくは電流値を低い状態から徐々に増加させるように、前記制御信号を生成することを特徴とする、請求項７に記載の電源制御装置。
9. 前記スイッチング制御部は、前記出力電圧を検出した信号と前記制御信号との比較結果に基づいて、スイッチング素子のパルス幅を変更することを特徴とする、請求項７または８に記載の電源制御装置。
10. 前記スイッチング制御部は、前記区画ごとにＤ／Ａコンバータのクロック周波数を制御して、前記制御信号を生成すること特徴とする、請求項７から９のいずれか一項に記載の電源制御装置。
11. 前記所定の波形は、前記区画ごとに所定の傾斜を有する三角波であることを特徴とする、請求項７から１０のいずれか一項に記載の電源制御装置。
12. 前記スイッチング制御部は、
    前記電源が交流電源の場合、
    入力電圧の脈流毎に前記制御信号を生成し、
    前記出力電圧を検出した信号と前記制御信号との比較結果に基づいて前記スイッチング電源の制御を行い、
    前記電源が直流電源の場合、
    前記所定の時間幅の間のみ、前記区画ごとに制御信号を生成し、
    前記出力電圧を検出した信号と前記制御信号との比較結果に基づいて前記スイッチング電源の制御を行うことを特徴とする請求項７から１１のいずれか一項に記載の電源制御装置。
13. 電源からの入力電圧をスイッング制御して出力電圧を得る電源制御方法であって、
    前記入力電圧の一波ごとのパルス幅を計測し、
    前記パルス幅に基づいて、電源が直流か交流かを判定し、
    前記判定結果に基づいて、前記スイッチング電源の制御を行うこと、
    を特徴とする電源制御方法。

Images