JP2013009089A - Transmission side device, receiving side device, relay device, communication device, transmission method, receiving method, and transmission and receiving program - Google Patents

Transmission side device, receiving side device, relay device, communication device, transmission method, receiving method, and transmission and receiving program Download PDF

Info

Publication number
JP2013009089A
JP2013009089A JP2011139473A JP2011139473A JP2013009089A JP 2013009089 A JP2013009089 A JP 2013009089A JP 2011139473 A JP2011139473 A JP 2011139473A JP 2011139473 A JP2011139473 A JP 2011139473A JP 2013009089 A JP2013009089 A JP 2013009089A
Authority
JP
Japan
Prior art keywords
data
transmission
frame
advance
hybrid mac
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2011139473A
Other languages
Japanese (ja)
Inventor
Shinya Yamamoto
慎哉 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2011139473A priority Critical patent/JP2013009089A/en
Publication of JP2013009089A publication Critical patent/JP2013009089A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Time-Division Multiplex Systems (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a transmission side device, a receiving side device, a relay device, a communication system, a transmission method, a receiving method and a transmission and receiving program, which are capable of integrating various communication data without encapsulating such data in Ethernet (R) frames.SOLUTION: A transmission side device 41 constituting a communication system 40 receives data, which has been transmitted from a plurality of transmission lines having different data formats each other, individually for each transmission line, makes the data redundant by mapping them to MAC frames for data transmission in accordance with a predetermined rule with a receiving side device 42, and transmits such frames by allocating them to a plurality of transmission lines. The receiving side device 42 receives these frames, performs error detection and correction using redundant bits, and restores the frames to the original data formats.

Description

本発明は、送信側装置、受信側装置、中継装置、通信システム、送信方法、受信方法、送信プログラムおよび受信プログラムに関する。本発明は、特にイーサネット(登録商標)を使用して各種の通信方式のデータを通信したり障害発生時に簡易に復旧するようにした送信側装置、受信側装置、中継装置、通信システム、送信方法、受信方法、送信プログラムおよび受信プログラムに関する。   The present invention relates to a transmission side device, a reception side device, a relay device, a communication system, a transmission method, a reception method, a transmission program, and a reception program. The present invention particularly relates to a transmission side device, a reception side device, a relay device, a communication system, and a transmission method that communicate data of various communication methods using Ethernet (registered trademark) and can easily recover data when a failure occurs. The present invention relates to a reception method, a transmission program, and a reception program.

従来より、様々な通信方式がその特性に応じて用いられている。この結果、通信装置が多種類に及び、これらの幾つかを共通して使用するシステムや使用者にとっては必要とするソフトウェアや回路装置が次第に多くなり、煩雑化する傾向がある。この一方で、安価で大容量のパケット通信方式が普及し、これらを統合するニーズも出現している。   Conventionally, various communication methods have been used according to their characteristics. As a result, there are many types of communication devices, and software and circuit devices required for systems and users who use some of these devices in common tend to become more complicated. On the other hand, inexpensive and large-capacity packet communication systems have become widespread, and the need to integrate them has emerged.

そこで、複数の通信方式をパケット網へ統合させる提案が従来から行われている。たとえば、本発明の第1の関連技術では、基地局からのTDM信号がIP(Internet Protocol)パケット化される。ゲートウェイ装置においても、回線交換されたPCMデータが光収容部においてIPパケット化される(たとえば特許文献1参照)。このように第1の関連技術では各種のデータをIPパケットとして伝送線路に送出する。   Therefore, proposals for integrating a plurality of communication methods into a packet network have been made conventionally. For example, in the first related technique of the present invention, a TDM signal from a base station is converted into an IP (Internet Protocol) packet. Also in the gateway device, the circuit-switched PCM data is converted into IP packets in the optical accommodation unit (see, for example, Patent Document 1). As described above, in the first related technique, various data are transmitted as IP packets to the transmission line.

この他に、イーサネット(登録商標)フレームやIPパケット上にATM(Asynchronous Transfer Mode)やTDM(Time Division Multiplexing)などの通信データをカプセル化し、パケット網に統合する第2の関連技術の提案も行われている。最近ではストレージ分野で使われてきたFC(Fiber Channel)をイーサネット(登録商標)上に統合するFCOE(Fiber Channel Over Ethernet(登録商標))などの技術も登場している。   In addition, the second related technology for encapsulating communication data such as ATM (Asynchronous Transfer Mode) and TDM (Time Division Multiplexing) on Ethernet (registered trademark) frames and IP packets and integrating them into the packet network is also proposed. It has been broken. Recently, technologies such as FCOE (Fiber Channel Over Ethernet (registered trademark)) that integrates FC (Fiber Channel) used in the storage field on Ethernet (registered trademark) have also appeared.

特許第436248号(第0025段落)Patent No. 436248 (paragraph 0025)

これらのパケット網を使用した技術では、パケット網における輻輳によるパケットロスの発生という問題がある。このため、信頼性を要求する通信方式の統合が難しい。   In the technology using these packet networks, there is a problem that packet loss occurs due to congestion in the packet network. For this reason, it is difficult to integrate communication methods requiring reliability.

そこで本発明の目的は、イーサネット(登録商標)フレームに各種の通信データをカプセル化することなく統合することのできる送信側装置、受信側装置、中継装置、通信システム、送信方法、受信方法、送信および受信プログラムを提供することにある。   SUMMARY OF THE INVENTION An object of the present invention is to provide a transmission side device, a reception side device, a relay device, a communication system, a transmission method, a reception method, and transmission that can integrate various communication data without encapsulating them in an Ethernet (registered trademark) frame. And providing a receiving program.

本発明では、(イ)予め用意したA本(ただしAは2以上の整数。)の伝送線路からそれぞれ任意の伝送方式で送られてきたデータを伝送線路ごとに個別に受信するデータ受信手段と、(ロ)このデータ受信手段の受信したA本それぞれの伝送線路のデータを、データの宛先となる装置との間で予め取り決めたビット位置ごとにB通り(ただしBは2以上の整数。)に分配した混在データを作成する混在データ作成手段と、(ハ)この混在データ作成手段で作成したB通りの混在データのそれぞれにデータの宛先となる装置との間で予め取り決めた同一フレーム内でのエラーチェック用あるいはエラー修正用の同一フレーム用冗長ビットを付加して全部でB通りのデータ本体を作成するデータ本体作成手段と、(ニ)このデータ本体作成手段によって作成したデータ本体のそれぞれをペイロードに組み込んだB通りのデータ伝送用ハイブリッドMAC(Media Access Control)フレームを組み立てるデータ伝送用ハイブリッドMACフレーム組立手段と、(ホ)このデータ伝送用ハイブリッドMACフレーム組立手段によって組み立てられたそれぞれのデータ伝送用ハイブリッドMACフレームを予め用意したB本の伝送線路にそれぞれ対応付けて送り出すデータ伝送用ハイブリッドMACフレーム送出手段とを送信側装置が具備する。   In the present invention, (a) data receiving means for individually receiving data transmitted by an arbitrary transmission method from A transmission lines prepared in advance (where A is an integer of 2 or more), for each transmission line; (B) The data of each of the A transmission lines received by the data receiving means is B ways (where B is an integer of 2 or more) for each bit position determined in advance with the data destination device. Within the same frame determined in advance between the mixed data creating means for creating the mixed data distributed to (b) and the device serving as the data destination for each of the B mixed data created by the mixed data creating means. Data body creation means for creating a total of B data bodies by adding redundant bits for the same frame for error checking or error correction, and (d) this data body creation means Therefore, hybrid MAC frame assembling means for data transmission for assembling B data transmission hybrid MAC (Media Access Control) frames in which each of the created data bodies is incorporated in the payload, and (e) this hybrid MAC frame assembling means for data transmission The transmission-side device includes data transmission hybrid MAC frame sending means for sending the data transmission hybrid MAC frames assembled in accordance with the B transmission lines prepared in advance.

また、本発明では、(イ)予め用意したB本(ただしBは2以上の整数。)の伝送線路からそれぞれ送られてきたイーサネット(登録商標)によるMACフレームとしてのデータ伝送用ハイブリッドMACフレームを伝送線路ごとに個別に受信するデータ伝送用ハイブリッドMACフレーム受信手段と、(ロ)このデータ伝送用ハイブリッドMACフレーム受信手段の受信したB本のデータ伝送用ハイブリッドMACフレームのそれぞれのペイロードに組み込まれたA通り(ただしAは2以上の整数。)の伝送線路に対応するデータをデータの送信元となる装置との間で予め取り決めたビット位置ごとにA通りに分配することで全部でA通りのデータ本体に戻すデータ本体再構成手段と、(ハ)このデータ本体再構成手段によって再構成されたA通りのデータ本体のそれぞれから前記したデータの送信元となる装置との間で予め取り決めた同一フレーム内でのエラーチェック用あるいはエラー修正用の同一フレーム用冗長ビットを分離する同一フレーム用冗長ビット分離手段と、(ニ)この同一フレーム用冗長ビット分離手段によって分離したそれぞれの同一フレーム用冗長ビットを用いてA通りのデータ本体における受信すべきデータのエラー検出あるいは修正を行う同一フレーム用エラー検出・修正手段と、(ホ)この同一フレーム用エラー検出・修正手段の処理の終了したA通りのデータを前記したデータの送信元となる装置との間で予め取り決めた伝送方式のデータ形式に変換するデータ形式変換手段と、(へ)このデータ形式変換手段で変換したA通りのデータを予め用意したA本の伝送線路にそれぞれ対応付けて送出する伝送線路送出手段とを受信側装置が具備する。   In the present invention, (b) a hybrid MAC frame for data transmission as a MAC frame by Ethernet (registered trademark) respectively sent from B transmission lines prepared in advance (B is an integer of 2 or more) is used. The data transmission hybrid MAC frame receiving means for receiving each transmission line individually, and (b) embedded in the payload of each of the B data transmission hybrid MAC frames received by the data transmission hybrid MAC frame receiving means. By distributing the data corresponding to the A transmission lines (where A is an integer of 2 or more) to the data transmission source device for each predetermined bit position in A ways, A Data body reconstruction means for returning to the data body; and (c) reconstructed by the data body reconstruction means. Redundant bit for the same frame for separating the redundant bit for the same frame for error checking or error correction in the same frame determined in advance between each of the A data bodies and the device that is the data transmission source. And (d) error detection for the same frame for performing error detection or correction of data to be received in A data bodies using the redundant bits for the same frame separated by the redundant bit separation means for the same frame. -(E) Converting the data A of the same frame error detection / correction means processing to the data format of the transmission method determined in advance between the data transmission source device and (e) Data format converting means to be used, and (f) A data converted by the data format converting means are used in advance. Receiving device and a transmission line transmitting means for transmitting in association respectively with the A book transmission line comprises.

更に本発明では、(イ)予め用意したB本(ただしBは2以上の整数。)の伝送線路からそれぞれ送られてきたイーサネット(登録商標)によるMACフレームとしてのデータ伝送用ハイブリッドMACフレームを伝送線路ごとに個別に受信するデータ伝送用ハイブリッドMACフレーム受信手段と、(ロ)このデータ伝送用ハイブリッドMACフレーム受信手段の受信したB本のデータ伝送用ハイブリッドMACフレームのそれぞれのペイロードに組み込まれたA通り(ただしAは2以上の整数。)の伝送線路に対応するデータをデータの送信元となる装置および中継を行う装置との間で予め取り決めたビット位置ごとにA通りに分配することで全部でA通りのデータ本体に戻すデータ本体再構成手段と、(ハ)このデータ本体再構成手段によって再構成されたA通りのデータ本体のそれぞれから前記したデータの送信元となる装置との間で予め取り決めた同一フレーム内でのエラーチェック用あるいはエラー修正用の同一フレーム用冗長ビットを分離する同一フレーム用冗長ビット分離手段と、(ニ)この同一フレーム用冗長ビット分離手段によって分離したそれぞれの同一フレーム用冗長ビットを用いてA通りのデータ本体における受信すべきデータのエラー検出あるいは修正を行う同一フレーム用エラー検出・修正手段と、(ホ)この同一フレーム用エラー検出・修正手段の処理の終了したA通りのデータを前記したデータの送信元となる装置との間で予め取り決めた伝送方式のデータ形式に変換するデータ形式変換手段と、(へ)このデータ形式変換手段で変換したA通りのデータを、データの宛先となる装置および中継を行う装置との間で予め取り決めたビット位置ごとにB通り(ただしBは2以上の整数。)に分配した混在データを再度作成する混在データ再作成手段と、(ト)この混在データ再作成手段で作成したB通りの混在データのそれぞれにデータの宛先となる装置および中継を行う装置との間で予め取り決めた同一フレーム内でのエラーチェック用あるいはエラー修正用の同一フレーム用冗長ビットを再度付加して全部でB通りのデータ本体を作成するデータ本体再作成手段と、(チ)このデータ本体再作成手段によって作成したデータ本体のそれぞれをペイロードに組み込んだB通りのデータ伝送用ハイブリッドMACフレームを再度組み立てるデータ伝送用ハイブリッドMACフレーム再組立手段と、(リ)このデータ伝送用ハイブリッドMACフレーム再組立手段によって組み立てられたそれぞれのデータ伝送用ハイブリッドMACフレームを予め用意したB本の伝送線路に再度それぞれ対応付けて送り出すデータ伝送用ハイブリッドMACフレーム再送出手段とを中継装置が具備する。   Further, according to the present invention, (a) a hybrid MAC frame for data transmission is transmitted as a MAC frame by Ethernet (registered trademark) respectively transmitted from B transmission lines prepared in advance (B is an integer of 2 or more). (B) A embedded in each payload of the B data transmission hybrid MAC frames received by the data transmission hybrid MAC frame reception means; All of the data corresponding to the transmission lines (where A is an integer equal to or greater than 2) are distributed in A ways for each predetermined bit position between the data transmission device and the relay device. Data body reconstruction means for returning to the A data body in (i), and (c) this data body reconstruction means Therefore, the redundant bits for the same frame for error check or error correction in the same frame determined in advance between the reconstructed A data bodies and the above-mentioned data transmission source device are separated. Using the same frame redundant bit separating means and (d) the same frame redundant bits separated by the same frame redundant bit separating means, error detection or correction of data to be received in the A data body is performed. Transmission method in which the same frame error detection / correction means and (e) A data for which the same frame error detection / correction means has been completed are preliminarily decided between the data transmission source device. Data format conversion means for converting to the data format of (1) and (A) A converted by the data format conversion means. Data is distributed again in B ways (where B is an integer of 2 or more) for each bit position determined in advance between the data destination device and the relaying device. For error checking within the same frame determined in advance between the creating means and (b) the B destination mixed data created by the mixed data re-creating means and the data destination device and the relay device Alternatively, data body recreating means for re-adding redundant bits for the same frame for error correction to create a total of B data bodies, and (h) each of the data bodies created by this data body recreating means is payload Reassemble a hybrid MAC frame for data transmission that is built into B And (i) a hybrid MAC frame for data transmission which sends out each of the hybrid MAC frames for data transmission assembled by the hybrid MAC frame for data transmission reassembly means again in association with B transmission lines prepared in advance. The relay device includes a re-transmission means.

更にまた、本発明では、(イ)予め用意したA本(ただしAは2以上の整数。)の伝送線路からそれぞれ任意の伝送方式で送られてきたデータを伝送線路ごとに個別に受信するデータ受信手段と、このデータ受信手段の受信したA本それぞれの伝送線路のデータを、データの宛先となる装置との間で予め取り決めたビット位置ごとにB通り(ただしBは2以上の整数。)に分配した混在データを作成する混在データ作成手段と、この混在データ作成手段で作成したB通りの混在データのそれぞれにデータの宛先となる装置との間で予め取り決めた同一フレーム内でのエラーチェック用あるいはエラー修正用の同一フレーム用冗長ビットを付加して全部でB通りのデータ本体を作成するデータ本体作成手段と、このデータ本体作成手段によって作成したデータ本体のそれぞれをペイロードに組み込んだB通りのデータ伝送用ハイブリッドMACフレームを組み立てるデータ伝送用ハイブリッドMACフレーム組立手段と、このデータ伝送用ハイブリッドMACフレーム組立手段によって組み立てられたそれぞれのデータ伝送用ハイブリッドMACフレームを予め用意したB本の伝送線路にそれぞれ対応付けて送り出すデータ伝送用ハイブリッドMACフレーム送出手段とを備えた送信側装置と、(ロ)予め用意したB本の伝送線路からそれぞれ送られてきたイーサネット(登録商標)によるMACフレームとしてのデータ伝送用ハイブリッドMACフレームを伝送線路ごとに個別に受信するデータ伝送用ハイブリッドMACフレーム受信手段と、このデータ伝送用ハイブリッドMACフレーム受信手段の受信したB本のデータ伝送用ハイブリッドMACフレームのそれぞれのペイロードに組み込まれたA通りの伝送線路に対応するデータをデータの送信元となる装置との間で予め取り決めたビット位置ごとにA通りに分配することで全部でA通りのデータ本体に戻すデータ本体再構成手段と、このデータ本体再構成手段によって再構成されたA通りのデータ本体のそれぞれから前記したデータの送信元となる装置との間で予め取り決めた同一フレーム内でのエラーチェック用あるいはエラー修正用の同一フレーム用冗長ビットを分離する同一フレーム用冗長ビット分離手段と、この同一フレーム用冗長ビット分離手段によって分離したそれぞれの同一フレーム用冗長ビットを用いてA通りのデータ本体における受信すべきデータのエラー検出あるいは修正を行う同一フレーム用エラー検出・修正手段と、この同一フレーム用エラー検出・修正手段の処理の終了したA通りのデータを前記したデータの送信元となる装置との間で予め取り決めた伝送方式のデータ形式に変換するデータ形式変換手段と、このデータ形式変換手段で変換したA通りのデータを予め用意したA本の伝送線路にそれぞれ対応付けて送出する伝送線路送出手段とを備えた受信側装置とを通信システムが具備する。   Furthermore, in the present invention, (b) data for individually receiving data transmitted by an arbitrary transmission method from A transmission lines prepared in advance (where A is an integer of 2 or more). The data of each of the A transmission lines received by the receiving means and the data receiving means is divided into B types (B is an integer of 2 or more) for each bit position determined in advance between the data destination devices. Error check in the same frame determined in advance between the mixed data creating means for creating the mixed data distributed to the data and the B destination mixed data created by the mixed data creating means. Data body creation means for creating a total of B data bodies by adding redundant bits for the same frame for error correction or error correction, and this data body creation means Data transmission hybrid MAC frame assembling means for assembling B data transmission hybrid MAC frames in which each of the formed data bodies is incorporated in the payload, and for each data transmission assembled by this data transmission hybrid MAC frame assembling means (B) a transmission side device provided with a hybrid MAC frame sending means for data transmission that sends out a hybrid MAC frame in correspondence with B transmission lines prepared in advance; and (b) sent from B transmission lines prepared in advance. Data transmission hybrid MAC frame receiving means for individually receiving a hybrid MAC frame for data transmission as a MAC frame by Ethernet (registered trademark) for each transmission line, and this hybrid MAC for data transmission For each bit position determined in advance between the data corresponding to the A transmission lines incorporated in the respective payloads of the B data transmission hybrid MAC frames received by the frame receiving means with the data transmission source device A data body reconstructing means for returning to A data bodies in total by distributing to A ways, and a data transmission source from each of the A data bodies reconstructed by the data body reconstructing means, The same frame redundant bit separating means for separating error redundant bits for error checking or error correction in the same frame determined in advance with the device to be separated by this redundant bit separating means for the same frame Data to be received in the A data body using each redundant bit for the same frame Between the error detection / correction means for the same frame that detects or corrects the error of the data and the A data that has been processed by the error detection / correction means for the same frame between the data transmission source device described above Data format conversion means for converting to a data format of a predetermined transmission method, and transmission line sending means for sending A data converted by the data format conversion means in correspondence with A transmission lines prepared in advance. The communication system includes a receiving side device including

また、本発明では、(イ)予め用意したA本(ただしAは2以上の整数。)の伝送線路からそれぞれ任意の伝送方式で送られてきたデータを伝送線路ごとに個別に受信するデータ受信ステップと、(ロ)このデータ受信ステップで受信したA本それぞれの伝送線路のデータを、データの宛先となる装置との間で予め取り決めたビット位置ごとにB通り(ただしBは2以上の整数。)に分配した混在データを作成する混在データ作成ステップと、(ハ)この混在データ作成ステップで作成したB通りの混在データのそれぞれにデータの宛先となる装置との間で予め取り決めた同一フレーム内でのエラーチェック用あるいはエラー修正用の同一フレーム用冗長ビットを付加して全部でB通りのデータ本体を作成するデータ本体作成ステップと、(ニ)このデータ本体作成ステップによって作成したデータ本体のそれぞれをペイロードに組み込んだB通りのデータ伝送用ハイブリッドMACフレームを組み立てるデータ伝送用ハイブリッドMACフレーム組立ステップと、(ホ)このデータ伝送用ハイブリッドMACフレーム組立ステップによって組み立てられたそれぞれのデータ伝送用ハイブリッドMACフレームを予め用意したB本の伝送線路にそれぞれ対応付けて送り出すデータ伝送用ハイブリッドMACフレーム送出ステップとを送信方法が具備する。   In the present invention, (b) data reception for individually receiving data transmitted by an arbitrary transmission method from A transmission lines prepared in advance (where A is an integer of 2 or more). Step (b) The data of each of the A transmission lines received in this data reception step is B-typed for each bit position determined in advance with the data destination device (where B is an integer of 2 or more) .) Mixed data creation step for creating mixed data distributed to (1) and (c) the same frame decided in advance between the B mixed data created in this mixed data creation step and the data destination device. A data body creation step for creating a total of B data bodies by adding redundant bits for the same frame for error checking or error correction in ( ) A data transmission hybrid MAC frame assembling step for assembling B data transmission hybrid MAC frames in which each of the data bodies created in this data body creation step is incorporated in the payload; and (e) this data transmission hybrid MAC frame assembly. The transmission method includes a data transmission hybrid MAC frame sending step of sending each of the data transmission hybrid MAC frames assembled in steps to B transmission lines prepared in advance.

更に、本発明では、(イ)予め用意したB本(ただしBは2以上の整数。)の伝送線路からそれぞれ送られてきたイーサネット(登録商標)によるMACフレームとしてのデータ伝送用ハイブリッドMACフレームを伝送線路ごとに個別に受信するデータ伝送用ハイブリッドMACフレーム受信ステップと、(ロ)このデータ伝送用ハイブリッドMACフレーム受信ステップで受信したB本のデータ伝送用ハイブリッドMACフレームのそれぞれのペイロードに組み込まれたA通り(ただしAは2以上の整数。)の伝送線路に対応するデータをデータの送信元となる装置との間で予め取り決めたビット位置ごとにA通りに分配することで全部でA通りのデータ本体に戻すデータ本体再構成ステップと、(ハ)このデータ本体再構成ステップによって再構成されたA通りのデータ本体のそれぞれから前記したデータの送信元となる装置との間で予め取り決めた同一フレーム内でのエラーチェック用あるいはエラー修正用の同一フレーム用冗長ビットを分離する同一フレーム用冗長ビット分離ステップと、(ニ)この同一フレーム用冗長ビット分離ステップによって分離したそれぞれの同一フレーム用冗長ビットを用いてA通りのデータ本体における受信すべきデータのエラー検出あるいは修正を行う同一フレーム用エラー検出・修正ステップと、(ホ)この同一フレーム用エラー検出・修正ステップでの処理の終了したA通りのデータを前記したデータの送信元となる装置との間で予め取り決めた伝送方式のデータ形式に変換するデータ形式変換ステップと、(へ)このデータ形式変換ステップで変換したA通りのデータを予め用意したA本の伝送線路にそれぞれ対応付けて送出する伝送線路送出ステップとを受信方法が具備する。   Furthermore, in the present invention, (b) a hybrid MAC frame for data transmission as a MAC frame by Ethernet (registered trademark) respectively sent from B transmission lines prepared in advance (B is an integer of 2 or more) is used. A hybrid MAC frame reception step for data transmission received individually for each transmission line, and (b) embedded in the payload of each of the B hybrid MAC frames for data transmission received in the hybrid MAC frame reception step for data transmission. By distributing the data corresponding to the A transmission lines (where A is an integer of 2 or more) to the data transmission source device for each predetermined bit position in A ways, A In the data body reconstruction step to return to the data body, and (c) in this data body reconstruction step The redundant bits for the same frame for error checking or error correction in the same frame determined in advance with the data transmission source device from each of the A data bodies reconstructed in this way are separated. And (d) error detection or correction of data to be received in A data bodies using the same frame redundant bits separated by the same frame redundant bit separation step. An error detection / correction step for the same frame to be performed, and (e) A type of data for which processing in the error detection / correction step for the same frame has been completed, are negotiated in advance with the device serving as the data transmission source. A data format conversion step for converting to the data format of the transmission method; Receiving method and transmission line sending step for sending by respectively associated data converted A street steps previously prepared A book transmission line comprises.

更にまた、本発明では、コンピュータに、(イ)予め用意したA本(ただしAは2以上の整数。)の伝送線路からそれぞれ任意の伝送方式で送られてきたデータを伝送線路ごとに個別に受信するデータ受信処理と、(ロ)このデータ受信処理で受信したA本それぞれの伝送線路のデータを、データの宛先となる装置との間で予め取り決めたビット位置ごとにB通り(ただしBは2以上の整数。)に分配した混在データを作成する混在データ作成処理と、(ハ)この混在データ作成処理で作成したB通りの混在データのそれぞれにデータの宛先となる装置との間で予め取り決めた同一フレーム内でのエラーチェック用あるいはエラー修正用の同一フレーム用冗長ビットを付加して全部でB通りのデータ本体を作成するデータ本体作成処理と、(ニ)このデータ本体作成処理によって作成したデータ本体のそれぞれをペイロードに組み込んだB通りのデータ伝送用ハイブリッドMACフレームを組み立てるデータ伝送用ハイブリッドMACフレーム組立処理と、(ホ)このデータ伝送用ハイブリッドMACフレーム組立処理によって組み立てられたそれぞれのデータ伝送用ハイブリッドMACフレームを予め用意したB本の伝送線路にそれぞれ対応付けて送り出すデータ伝送用ハイブリッドMACフレーム送出処理とを実行させる。   Furthermore, according to the present invention, (b) data sent in an arbitrary transmission system from A transmission lines prepared in advance (A is an integer equal to or greater than 2) are individually transmitted to the computer for each transmission line. (B) The B transmission data received in this data reception process is divided into B types for each bit position determined in advance with the data destination device (where B is (C) a mixed data creation process for creating mixed data distributed to (2), and (c) a B data mixture created by this mixed data creation process in advance between the data destination devices. A data body creation process for creating a total of B data bodies by adding redundant bits for the same frame for error checking or error correction in the decided same frame; ) A data transmission hybrid MAC frame assembling process for assembling B data transmission hybrid MAC frames in which each of the data bodies created by the data body creation processing is incorporated in the payload; and (e) this data transmission hybrid MAC frame assembly. A data transmission hybrid MAC frame sending process is performed in which each data transmission hybrid MAC frame assembled by the process is sent in association with B transmission lines prepared in advance.

また、本発明では、コンピュータに、(イ)予め用意したB本(ただしBは2以上の整数。)の伝送線路からそれぞれ送られてきたイーサネット(登録商標)によるMACフレームとしてのデータ伝送用ハイブリッドMACフレームを伝送線路ごとに個別に受信するデータ伝送用ハイブリッドMACフレーム受信処理と、(ロ)このデータ伝送用ハイブリッドMACフレーム受信処理で受信したB本のデータ伝送用ハイブリッドMACフレームのそれぞれのペイロードに組み込まれたA通り(ただしAは2以上の整数。)の伝送線路に対応するデータをデータの送信元となる装置との間で予め取り決めたビット位置ごとにA通りに分配することで全部でA通りのデータ本体に戻すデータ本体再構成処理と、(ハ)このデータ本体再構成処理によって再構成されたA通りのデータ本体のそれぞれから前記したデータの送信元となる装置との間で予め取り決めた同一フレーム内でのエラーチェック用あるいはエラー修正用の同一フレーム用冗長ビットを分離する同一フレーム用冗長ビット分離処理と、(ニ)この同一フレーム用冗長ビット分離処理によって分離したそれぞれの同一フレーム用冗長ビットを用いてA通りのデータ本体における受信すべきデータのエラー検出あるいは修正を行う同一フレーム用エラー検出・修正処理と、(ホ)この同一フレーム用エラー検出・修正処理での処理の終了したA通りのデータを前記したデータの送信元となる装置との間で予め取り決めた伝送方式のデータ形式に変換するデータ形式変換処理と、(へ)このデータ形式変換処理で変換したA通りのデータを予め用意したA本の伝送線路にそれぞれ対応付けて送出する伝送線路送出処理とを実行させる。   In the present invention, (b) a hybrid for data transmission as a MAC frame by Ethernet (registered trademark) respectively sent from a transmission line of (B) B (B is an integer of 2 or more) prepared in advance to a computer. (B) In each payload of each of the B data transmission hybrid MAC frames received in the data transmission hybrid MAC frame reception processing, the data transmission hybrid MAC frame reception processing receives the MAC frame individually for each transmission line. By distributing the data corresponding to the built-in A ways (where A is an integer equal to or greater than 2) to the A transmission device for each bit position determined in advance with the data transmission source device, the data is distributed in total. A data body reconstruction process for returning to the A data body, and (c) this data body reconstruction process The redundant bits for the same frame for error checking or error correction in the same frame determined in advance with the data transmission source device from each of the A data bodies reconstructed in this way are separated. And (d) error detection or correction of data to be received in the A data body using each redundant bit for the same frame separated by the redundant bit separation process for the same frame. The error detection / correction processing for the same frame to be performed, and (e) A data for which the processing in the error detection / correction processing for the same frame has been completed, are negotiated in advance with the device serving as the data transmission source. Data format conversion processing for converting to the data format of the transmission method, and (f) A message converted by this data format conversion processing. Respectively associated with the data in the previously prepared A book of the transmission line to execute a transmission line transmitting process of transmitting to.

以上説明したように本発明では、イーサネット(登録商標)リンク上に、イーサネット(登録商標)とイーサネット(登録商標)以外の通信技術を統合する。この際、イーサネット(登録商標)以外の通信方式をカプセル化によりイーサネット(登録商標)上に統合するのではなく、イーサネット(登録商標)リンク上のビット位置を特定してイーサネット(登録商標)のデータとそれ以外のデータを所定のビット位置にマッピングする。これらのマッピングの仕方は、データの宛先となる装置あるいは中継を行う装置との取り決めで行う。   As described above, in the present invention, communication technologies other than Ethernet (registered trademark) and Ethernet (registered trademark) are integrated on the Ethernet (registered trademark) link. At this time, the communication method other than Ethernet (registered trademark) is not integrated on the Ethernet (registered trademark) by encapsulation, but the bit position on the Ethernet (registered trademark) link is specified and the Ethernet (registered trademark) data is specified. And other data are mapped to predetermined bit positions. These mapping methods are determined by agreement with a data destination device or a relay device.

したがって、データ伝送用ハイブリッドMACフレーム同士に対するデータの振り分けや同一のフレームのペイロードにおけるデータの振り分けについての具体的な取り決めを知らない第三者に対してデータのセキュリティを確保することができる。また、この取り決めを適宜変更することで、セキュリティを高めると共に、混在データを構成する複数種類のデータの状況に合わせた効率的な伝送が可能になる。   Therefore, it is possible to ensure data security for a third party who does not know a specific arrangement for data distribution between the hybrid MAC frames for data transmission and data distribution in the payload of the same frame. In addition, by appropriately changing this agreement, it is possible to improve security and efficiently perform transmission according to the situation of a plurality of types of data constituting mixed data.

また、本発明では、エラーチェック用あるいはエラー修正用の冗長ビットを組み込んでデータの送受信や中継を行う。これにより、伝送対象となるデータの信頼性を高め、再送処理を軽減することができる。   Further, in the present invention, redundant bits for error checking or error correction are incorporated to perform data transmission / reception and relaying. As a result, the reliability of data to be transmitted can be improved and the retransmission process can be reduced.

本発明の送信側装置のクレーム対応図である。It is a claim corresponding | compatible figure of the transmission side apparatus of this invention. 本発明の受信側装置のクレーム対応図である。It is a claim corresponding | compatible figure of the receiving side apparatus of this invention. 本発明の中継装置のクレーム対応図である。It is a claim corresponding | compatible figure of the relay apparatus of this invention. 本発明の通信システムのクレーム対応図である。It is a claim corresponding | compatible figure of the communication system of this invention. 本発明の送信方法のクレーム対応図である。It is a claim corresponding | compatible figure of the transmission method of this invention. 本発明の受信方法のクレーム対応図である。It is a claim corresponding | compatible figure of the receiving method of this invention. 本発明の送信プログラムのクレーム対応図である。It is a claim corresponding | compatible figure of the transmission program of this invention. 本発明の受信プログラムのクレーム対応図である。It is a claim corresponding | compatible figure of the receiving program of this invention. 本発明の実施の形態による通信システムの概要を表わしたシステム構成図である。1 is a system configuration diagram showing an overview of a communication system according to an embodiment of the present invention. 本実施の形態における送信側装置と受信側装置の間で伝送されるハイブリッドMACフレームのフォーマットを示したフォーマット構成図である。It is a format block diagram which showed the format of the hybrid MAC frame transmitted between the transmission side apparatus in this Embodiment, and the reception side apparatus. 本実施の形態でハイブリッドMACフレームのペイロードの部分にパケットデータおよび回線データをマッピングした状態の一例を表わしたフレーム構成図である。It is a frame block diagram showing an example of the state which mapped packet data and circuit | line data to the payload part of the hybrid MAC frame in this Embodiment. 本実施の形態のパケットデータをハイブリッドMACフレームにマッピングする方法を示した説明図である。It is explanatory drawing which showed the method of mapping the packet data of this Embodiment to a hybrid MAC frame. 本実施の形態の回線データをハイブリッドMACフレームにマッピングする方法を示した説明図である。It is explanatory drawing which showed the method of mapping the circuit | line data of this Embodiment to a hybrid MAC frame. 本実施の形態のパリティリンクを構成するハイブリッドMACフレーム上のパリティバイトの生成の様子を示した説明図である。It is explanatory drawing which showed the mode of the production | generation of the parity byte on the hybrid MAC frame which comprises the parity link of this Embodiment. 図14に示した第1のデータ部分を例に採ってそのビット配列の一例とこれに対応する第2のパリティバイトにおけるビット配列を具体的に示した説明図である。FIG. 15 is an explanatory diagram specifically showing an example of a bit arrangement of the first data portion shown in FIG. 14 and a bit arrangement of a second parity byte corresponding to the example. 本実施の形態におけるパリティリンク上のハイブリッドMACフレームを作成する原理を示した説明図である。It is explanatory drawing which showed the principle which produces the hybrid MAC frame on the parity link in this Embodiment. 本実施の形態でパリティリンク上のハイブリッドMACフレームにおける偶パリティの計算例を示した説明図である。It is explanatory drawing which showed the example of calculation of the even parity in the hybrid MAC frame on a parity link in this Embodiment. 本実施の形態で障害が発生した場合のハイブリッドMACフレームのデータ部分におけるデータの復元の一例を示した説明図である。It is explanatory drawing which showed an example of the decompression | restoration of the data in the data part of a hybrid MAC frame when a failure generate | occur | produces in this Embodiment. 本実施の形態でクロック位置によって送信タイミングを決める場合の不具合を示した説明図である。It is explanatory drawing which showed the malfunction in the case of determining transmission timing with a clock position in this Embodiment. クロックの周期が異なる2つのリンクの間で送信タイミングを合致させた場合のフレームの送信の様子を表わした説明図である。It is explanatory drawing showing the mode of transmission of the flame | frame at the time of making a transmission timing correspond between two links from which the period of a clock differs. 図9に示した通信システムにおける送信側装置と受信側装置の構成を具体的に示したシステム構成図である。FIG. 10 is a system configuration diagram specifically illustrating configurations of a transmission side device and a reception side device in the communication system illustrated in FIG. 9. 本実施の形態でMACフレームの振り分けの処理の様子を表わしたデータ生成部の概略構成図である。It is a schematic block diagram of the data generation part showing the mode of the process of distribution of a MAC frame in this Embodiment. 本実施の形態のデータベース部の構成の一部を表わした説明図である。It is explanatory drawing showing a part of structure of the database part of this Embodiment. 本実施の形態のデータ再生部における遅延揺らぎを吸収する回路部分を表わしたブロック図である。It is a block diagram showing the circuit part which absorbs the delay fluctuation in the data reproducing part of this Embodiment. 本発明の変形例における通信システムの構成を示したシステム構成図である。It is a system block diagram which showed the structure of the communication system in the modification of this invention. 複数台の装置間で単位時間あたりの送信ビット数を合わせるようにした通信システムの原理的な構成を表わしたシステム構成図である。It is a system configuration | structure figure showing the fundamental structure of the communication system which was made to match | combine the transmission bit number per unit time between several apparatuses.

図1は、本発明の送信側装置のクレーム対応図を示したものである。本発明の送信側装置10は、データ受信手段11と、混在データ作成手段12と、データ本体作成手段13と、データ伝送用ハイブリッドMAC(Media Access Control)フレーム組立手段14と、データ伝送用ハイブリッドMACフレーム送出手段15を備えている。ここで、データ受信手段11は、予め用意したA本(ただしAは2以上の整数。)の伝送線路からそれぞれ任意の伝送方式で送られてきたデータを伝送線路ごとに個別に受信する。混在データ作成手段12は、データ受信手段11の受信したA本それぞれの伝送線路のデータを、データの宛先となる装置との間で予め取り決めたビット位置ごとにB通り(ただしBは2以上の整数。)に分配した混在データを作成する。データ本体作成手段13は、混在データ作成手段12で作成したB通りの混在データのそれぞれにデータの宛先となる装置との間で予め取り決めた同一フレーム内でのエラーチェック用あるいはエラー修正用の同一フレーム用冗長ビットを付加して全部でB通りのデータ本体を作成する。データ伝送用ハイブリッドMACフレーム組立手段14は、データ本体作成手段13によって作成したデータ本体のそれぞれをペイロードに組み込んだB通りのデータ伝送用ハイブリッドMACフレームを組み立てる。データ伝送用ハイブリッドMACフレーム送出手段15は、データ伝送用ハイブリッドMACフレーム組立手段14によって組み立てられたそれぞれのデータ伝送用ハイブリッドMACフレームを予め用意したB本の伝送線路にそれぞれ対応付けて送り出す。   FIG. 1 is a diagram corresponding to a claim of the transmission side apparatus of the present invention. The transmission side device 10 of the present invention includes a data receiving means 11, a mixed data creating means 12, a data body creating means 13, a data transmission hybrid MAC (Media Access Control) frame assembling means 14, and a data transmission hybrid MAC. Frame sending means 15 is provided. Here, the data receiving means 11 individually receives data transmitted by an arbitrary transmission method from A transmission lines prepared in advance (where A is an integer of 2 or more). The mixed data creating means 12 sends the data of each of the A transmission lines received by the data receiving means 11 to B types (where B is 2 or more) for each bit position determined in advance with the data destination device. Create mixed data distributed to integers.). The data body creation means 13 is the same for error checking or error correction in the same frame that is determined in advance with the data destination device for each of the B mixed data created by the mixed data creation means 12. A total of B data bodies are created by adding redundant bits for frames. The data transmission hybrid MAC frame assembling means 14 assembles B data transmission hybrid MAC frames in which the data bodies created by the data body creating means 13 are incorporated in the payload. The data transmission hybrid MAC frame sending means 15 sends the data transmission hybrid MAC frames assembled by the data transmission hybrid MAC frame associating with the B transmission lines prepared in advance.

図2は、本発明の受信側装置のクレーム対応図を示したものである。本発明の受信側装置20は、データ伝送用ハイブリッドMACフレーム受信手段21と、データ本体再構成手段22と、同一フレーム用冗長ビット分離手段23と、同一フレーム用エラー検出・修正手段24と、データ形式変換手段25と、伝送線路送出手段26を備えている。ここで、データ伝送用ハイブリッドMACフレーム受信手段21は、予め用意したB本(ただしBは2以上の整数。)の伝送線路からそれぞれ送られてきたイーサネット(登録商標)によるMACフレームとしてのデータ伝送用ハイブリッドMACフレームを伝送線路ごとに個別に受信する。データ本体再構成手段22は、データ伝送用ハイブリッドMACフレーム受信手段21の受信したB本のデータ伝送用ハイブリッドMACフレームのそれぞれのペイロードに組み込まれたA通り(ただしAは2以上の整数。)の伝送線路に対応するデータをデータの送信元となる装置との間で予め取り決めたビット位置ごとにA通りに分配することで全部でA通りのデータ本体に戻す。同一フレーム用冗長ビット分離手段23は、データ本体再構成手段22によって再構成されたA通りのデータ本体のそれぞれから前記したデータの送信元となる装置との間で予め取り決めた同一フレーム内でのエラーチェック用あるいはエラー修正用の同一フレーム用冗長ビットを分離する。同一フレーム用エラー検出・修正手段24は、同一フレーム用冗長ビット分離手段23によって分離したそれぞれの同一フレーム用冗長ビットを用いてA通りのデータ本体における受信すべきデータのエラー検出あるいは修正を行う。データ形式変換手段25は、同一フレーム用エラー検出・修正手段24の処理の終了したA通りのデータを前記したデータの送信元となる装置との間で予め取り決めた伝送方式のデータ形式に変換する。伝送線路送出手段26は、データ形式変換手段25で変換したA通りのデータを予め用意したA本の伝送線路にそれぞれ対応付けて送出する。   FIG. 2 is a diagram corresponding to claims of the receiving side apparatus according to the present invention. The receiving side apparatus 20 of the present invention includes a data transmission hybrid MAC frame receiving means 21, a data body reconfiguring means 22, a same frame redundant bit separating means 23, a same frame error detecting / correcting means 24, a data A format conversion means 25 and a transmission line sending means 26 are provided. Here, the hybrid MAC frame receiving means 21 for data transmission transmits data as MAC frames by Ethernet (registered trademark) respectively sent from B transmission lines prepared in advance (B is an integer of 2 or more). The hybrid MAC frame is received separately for each transmission line. The data body reconstructing means 22 has A types (where A is an integer of 2 or more) incorporated in the payload of each of the B data transmission hybrid MAC frames received by the data transmission hybrid MAC frame reception means 21. The data corresponding to the transmission line is distributed in A ways for each bit position determined in advance with the device that is the data transmission source, thereby returning to the A data bodies in total. The redundant bit separation means 23 for the same frame is used in the same frame determined in advance between each of the A data bodies reconstructed by the data body reconstruction means 22 and the above-mentioned data transmission source device. Separate redundant bits for the same frame for error check or error correction. The same frame error detection / correction means 24 uses the same frame redundant bits separated by the same frame redundant bit separation means 23 to perform error detection or correction of data to be received in the A data bodies. The data format conversion means 25 converts the data A in which the processing of the error detection / correction means 24 for the same frame has been completed into a data format of a transmission method decided in advance with the device as the data transmission source. . The transmission line sending means 26 sends A data converted by the data format conversion means 25 in association with A transmission lines prepared in advance.

図3は、本発明の中継装置のクレーム対応図を示したものである。本発明の中継装置30は、データ伝送用ハイブリッドMACフレーム受信手段31と、データ本体再構成手段32と、同一フレーム用冗長ビット分離手段33と、同一フレーム用エラー検出・修正手段34と、データ形式変換手段35と、混在データ再作成手段36と、データ本体再作成手段37と、データ伝送用ハイブリッドMACフレーム再組立手段38と、データ伝送用ハイブリッドMACフレーム再送出手段39を備えている。ここで、データ伝送用ハイブリッドMACフレーム受信手段31は、予め用意したB本(ただしBは2以上の整数。)の伝送線路からそれぞれ送られてきたイーサネット(登録商標)によるMACフレームとしてのデータ伝送用ハイブリッドMACフレームを伝送線路ごとに個別に受信する。データ本体再構成手段32は、データ伝送用ハイブリッドMACフレーム受信手段31の受信したB本のデータ伝送用ハイブリッドMACフレームのそれぞれのペイロードに組み込まれたA通り(ただしAは2以上の整数。)の伝送線路に対応するデータをデータの送信元となる装置および中継を行う装置との間で予め取り決めたビット位置ごとにA通りに分配することで全部でA通りのデータ本体に戻す。同一フレーム用冗長ビット分離手段33は、データ本体再構成手段32によって再構成されたA通りのデータ本体のそれぞれから前記したデータの送信元となる装置との間で予め取り決めた同一フレーム内でのエラーチェック用あるいはエラー修正用の同一フレーム用冗長ビットを分離する。同一フレーム用エラー検出・修正手段34は、同一フレーム用冗長ビット分離手段33によって分離したそれぞれの同一フレーム用冗長ビットを用いてA通りのデータ本体における受信すべきデータのエラー検出あるいは修正を行う。データ形式変換手段35は、同一フレーム用エラー検出・修正手段34の処理の終了したA通りのデータを前記したデータの送信元となる装置との間で予め取り決めた伝送方式のデータ形式に変換する。混在データ再作成手段36は、データ形式変換手段35で変換したA通りのデータを、データの宛先となる装置および中継を行う装置との間で予め取り決めたビット位置ごとにB通り(ただしBは2以上の整数。)に分配した混在データを再度作成する。データ本体再作成手段37は、混在データ再作成手段36で作成したB通りの混在データのそれぞれにデータの宛先となる装置および中継を行う装置との間で予め取り決めた同一フレーム内でのエラーチェック用あるいはエラー修正用の同一フレーム用冗長ビットを再度付加して全部でB通りのデータ本体を作成する。データ伝送用ハイブリッドMACフレーム再組立手段38は、データ本体再作成手段37によって作成したデータ本体のそれぞれをペイロードに組み込んだB通りのデータ伝送用ハイブリッドMACフレームを再度組み立てる。データ伝送用ハイブリッドMACフレーム再送出手段39は、データ伝送用ハイブリッドMACフレーム再組立手段38によって組み立てられたそれぞれのデータ伝送用ハイブリッドMACフレームを予め用意したB本の伝送線路に再度それぞれ対応付けて送り出す。   FIG. 3 is a diagram corresponding to the claims of the relay device of the present invention. The relay device 30 of the present invention includes a data transmission hybrid MAC frame receiving means 31, a data body reconfiguring means 32, a redundant bit separating means 33 for the same frame, an error detecting / correcting means 34 for the same frame, and a data format. A conversion unit 35, a mixed data re-creation unit 36, a data body re-creation unit 37, a data transmission hybrid MAC frame reassembly unit 38, and a data transmission hybrid MAC frame re-transmission unit 39 are provided. Here, the hybrid MAC frame receiving means 31 for data transmission transmits data as a MAC frame by Ethernet (registered trademark) respectively transmitted from B transmission lines prepared in advance (B is an integer of 2 or more). The hybrid MAC frame is received separately for each transmission line. The data body reconstructing means 32 has A types (where A is an integer of 2 or more) incorporated in the payload of each of the B data transmission hybrid MAC frames received by the data transmission hybrid MAC frame reception means 31. Data corresponding to the transmission line is distributed in A ways for each bit position determined in advance between the data transmission source device and the relaying device, so that the data body is returned to A ways in total. The redundant bit separation means 33 for the same frame is used in the same frame determined in advance between each of the A data bodies reconstructed by the data body reconstruction means 32 and the above-mentioned device that is the data transmission source. Separate redundant bits for the same frame for error check or error correction. The same frame error detection / correction means 34 uses the same frame redundant bits separated by the same frame redundant bit separation means 33 to perform error detection or correction of data to be received in the A data bodies. The data format conversion means 35 converts the A-type data for which the processing of the error detection / correction means 34 for the same frame has been completed into a data format of a transmission method decided in advance with the data transmission source device. . The mixed data re-creating means 36 converts the A data converted by the data format converting means 35 into B data for each bit position determined in advance between the data destination device and the relay device (where B is The mixed data distributed to the integers of 2 or more is created again. The data body re-creating unit 37 performs error checking in the same frame determined in advance between the data destination device and the relaying device for each of the B mixed data created by the mixed data re-creating unit 36. Redundant bits for the same frame for error correction or error correction are added again to create B data bodies in total. The data transmission hybrid MAC frame reassembly means 38 reassembles the B data transmission hybrid MAC frames in which the data bodies created by the data body recreation means 37 are incorporated in the payload. The data transmission hybrid MAC frame re-sending means 39 sends out again each data transmission hybrid MAC frame assembled by the data transmission hybrid MAC frame re-assembling means 38 to the B transmission lines prepared in advance. .

図4は、本発明の通信システムのクレーム対応図を示したものである。本発明の通信システム40は、送信側装置41と、受信側装置42を備えている。ここで、送信側装置41は、データ受信手段41aと、混在データ作成手段41bと、データ本体作成手段41cと、データ伝送用ハイブリッドMACフレーム組立手段41dと、データ伝送用ハイブリッドMACフレーム送出手段41eとを備えている。データ受信手段41aは、予め用意したA本(ただしAは2以上の整数。)の伝送線路からそれぞれ任意の伝送方式で送られてきたデータを伝送線路ごとに個別に受信する。混在データ作成手段41bは、データ受信手段41aの受信したA本それぞれの伝送線路のデータを、データの宛先となる装置との間で予め取り決めたビット位置ごとにB通り(ただしBは2以上の整数。)に分配した混在データを作成する。データ本体作成手段41cは、混在データ作成手段41bで作成したB通りの混在データのそれぞれにデータの宛先となる装置との間で予め取り決めた同一フレーム内でのエラーチェック用あるいはエラー修正用の同一フレーム用冗長ビットを付加して全部でB通りのデータ本体を作成する。データ伝送用ハイブリッドMACフレーム組立手段41dは、データ本体作成手段41cによって作成したデータ本体のそれぞれをペイロードに組み込んだB通りのデータ伝送用ハイブリッドMACフレームを組み立てる。データ伝送用ハイブリッドMACフレーム送出手段41eは、データ伝送用ハイブリッドMACフレーム組立手段41dによって組み立てられたそれぞれのデータ伝送用ハイブリッドMACフレームを予め用意したB本の伝送線路にそれぞれ対応付けて送り出す。受信側装置42は、データ伝送用ハイブリッドMACフレーム受信手段42aと、データ本体再構成手段42bと、同一フレーム用冗長ビット分離手段42cと、同一フレーム用エラー検出・修正手段42dと、データ形式変換手段42eと、伝送線路送出手段42fとを備えている。データ伝送用ハイブリッドMACフレーム受信手段42aは、予め用意したB本の伝送線路からそれぞれ送られてきたイーサネット(登録商標)によるMACフレームとしてのデータ伝送用ハイブリッドMACフレームを伝送線路ごとに個別に受信する。データ本体再構成手段42bは、データ伝送用ハイブリッドMACフレーム受信手段42aの受信したB本のデータ伝送用ハイブリッドMACフレームのそれぞれのペイロードに組み込まれたA通りの伝送線路に対応するデータをデータの送信元となる装置との間で予め取り決めたビット位置ごとにA通りに分配することで全部でA通りのデータ本体に戻す。同一フレーム用冗長ビット分離手段42cは、データ本体再構成手段42bによって再構成されたA通りのデータ本体のそれぞれから前記したデータの送信元となる装置との間で予め取り決めた同一フレーム内でのエラーチェック用あるいはエラー修正用の同一フレーム用冗長ビットを分離する。同一フレーム用エラー検出・修正手段42dは、同一フレーム用冗長ビット分離手段42cによって分離したそれぞれの同一フレーム用冗長ビットを用いてA通りのデータ本体における受信すべきデータのエラー検出あるいは修正を行う。データ形式変換手段42eは、同一フレーム用エラー検出・修正手段42dの処理の終了したA通りのデータを前記したデータの送信元となる装置との間で予め取り決めた伝送方式のデータ形式に変換する。伝送線路送出手段42fは、データ形式変換手段42eで変換したA通りのデータを予め用意したA本の伝送線路にそれぞれ対応付けて送出する。   FIG. 4 shows a claim correspondence diagram of the communication system of the present invention. The communication system 40 of the present invention includes a transmission side device 41 and a reception side device 42. Here, the transmission side device 41 includes a data reception means 41a, a mixed data creation means 41b, a data body creation means 41c, a data transmission hybrid MAC frame assembly means 41d, and a data transmission hybrid MAC frame transmission means 41e. It has. The data receiving means 41a individually receives data transmitted by an arbitrary transmission method from A transmission lines prepared in advance (where A is an integer of 2 or more). The mixed data creating means 41b receives the data of each of the A transmission lines received by the data receiving means 41a in B ways for each bit position determined in advance with the data destination device (where B is 2 or more). Create mixed data distributed to integers.). The data body creation means 41c is the same for error check or error correction in the same frame that has been decided in advance with the data destination device for each of the B types of mixed data created by the mixed data creation means 41b. A total of B data bodies are created by adding redundant bits for frames. The data transmission hybrid MAC frame assembling means 41d assembles B data transmission hybrid MAC frames in which the data bodies created by the data body creating means 41c are incorporated in the payload. The data transmission hybrid MAC frame sending means 41e sends out the data transmission hybrid MAC frames assembled by the data transmission hybrid MAC frame assembling means 41d in association with the B transmission lines prepared in advance. The receiving side device 42 includes a data transmission hybrid MAC frame receiving means 42a, a data body reconfiguring means 42b, a redundant bit separating means 42c for the same frame, an error detecting / correcting means 42d for the same frame, and a data format converting means. 42e and transmission line sending means 42f. The data transmission hybrid MAC frame receiving means 42a individually receives the data transmission hybrid MAC frame as a MAC frame by Ethernet (registered trademark) respectively sent from B transmission lines prepared in advance for each transmission line. . The data body reconstruction unit 42b transmits data corresponding to the A transmission lines incorporated in the payloads of the B data transmission hybrid MAC frames received by the data transmission hybrid MAC frame reception unit 42a. By distributing in A ways for each bit position determined in advance with the original device, the data body is returned to A ways in total. The redundant bit separation means 42c for the same frame is used in the same frame determined in advance between each of the A data bodies reconstructed by the data body reconstruction means 42b and the above-mentioned data transmission source device. Separate redundant bits for the same frame for error check or error correction. The same frame error detection / correction means 42d performs error detection or correction of data to be received in A data bodies using the same frame redundant bits separated by the same frame redundant bit separation means 42c. The data format conversion means 42e converts the data A in which the processing of the error detection / correction means 42d for the same frame has been completed into a data format of a transmission method decided in advance with the data transmission source device. . The transmission line sending means 42f sends the A data converted by the data format conversion means 42e in association with A transmission lines prepared in advance.

図5は、本発明の送信方法のクレーム対応図を示したものである。本発明の送信方法50は、データ受信ステップ51と、混在データ作成ステップ52と、データ本体作成ステップ53と、データ伝送用ハイブリッドMACフレーム組立ステップ54と、データ伝送用ハイブリッドMACフレーム送出ステップ55を備えている。ここで、データ受信ステップ51では、予め用意したA本(ただしAは2以上の整数。)の伝送線路からそれぞれ任意の伝送方式で送られてきたデータを伝送線路ごとに個別に受信する。混在データ作成ステップ52では、データ受信ステップ51で受信したA本それぞれの伝送線路のデータを、データの宛先となる装置との間で予め取り決めたビット位置ごとにB通り(ただしBは2以上の整数。)に分配した混在データを作成する。データ本体作成ステップ53では、混在データ作成ステップ52で作成したB通りの混在データのそれぞれにデータの宛先となる装置との間で予め取り決めた同一フレーム内でのエラーチェック用あるいはエラー修正用の同一フレーム用冗長ビットを付加して全部でB通りのデータ本体を作成する。データ伝送用ハイブリッドMACフレーム組立ステップ54では、データ本体作成ステップ53によって作成したデータ本体のそれぞれをペイロードに組み込んだB通りのデータ伝送用ハイブリッドMACフレームを組み立てる。データ伝送用ハイブリッドMACフレーム送出ステップ55では、データ伝送用ハイブリッドMACフレーム組立ステップ54によって組み立てられたそれぞれのデータ伝送用ハイブリッドMACフレームを予め用意したB本の伝送線路にそれぞれ対応付けて送り出する。   FIG. 5 shows a claim correspondence diagram of the transmission method of the present invention. The transmission method 50 of the present invention includes a data reception step 51, a mixed data creation step 52, a data body creation step 53, a data transmission hybrid MAC frame assembly step 54, and a data transmission hybrid MAC frame transmission step 55. ing. Here, in the data receiving step 51, data transmitted by an arbitrary transmission method is individually received for each transmission line from A transmission lines (A is an integer of 2 or more) prepared in advance. In the mixed data creation step 52, the A transmission line data received in the data reception step 51 are divided into B types for each bit position determined in advance with the data destination device (where B is 2 or more). Create mixed data distributed to integers.). In the data body creation step 53, each of the B types of mixed data created in the mixed data creation step 52 is the same for error checking or error correction in the same frame that has been decided in advance with the data destination device. A total of B data bodies are created by adding redundant bits for frames. In the data transmission hybrid MAC frame assembling step 54, B types of data transmission hybrid MAC frames in which each of the data bodies created in the data body creating step 53 is incorporated in the payload are assembled. In the data transmission hybrid MAC frame sending step 55, the data transmission hybrid MAC frames assembled in the data transmission hybrid MAC frame assembling step 54 are sent out in association with the B transmission lines prepared in advance.

図6は、本発明の受信方法のクレーム対応図を示したものである。本発明の受信方法60は、データ伝送用ハイブリッドMACフレーム受信ステップ61と、データ本体再構成ステップ62と、同一フレーム用冗長ビット分離ステップ63と、同一フレーム用エラー検出・修正ステップ64と、データ形式変換ステップ65と、伝送線路送出ステップ66を備えている。ここで、データ伝送用ハイブリッドMACフレーム受信ステップ61では、予め用意したB本(ただしBは2以上の整数。)の伝送線路からそれぞれ送られてきたイーサネット(登録商標)によるMACフレームとしてのデータ伝送用ハイブリッドMACフレームを伝送線路ごとに個別に受信する。データ本体再構成ステップ62では、データ伝送用ハイブリッドMACフレーム受信ステップ61で受信したB本のデータ伝送用ハイブリッドMACフレームのそれぞれのペイロードに組み込まれたA通り(ただしAは2以上の整数。)の伝送線路に対応するデータをデータの送信元となる装置との間で予め取り決めたビット位置ごとにA通りに分配することで全部でA通りのデータ本体に戻す。同一フレーム用冗長ビット分離ステップ63では、データ本体再構成ステップ62によって再構成されたA通りのデータ本体のそれぞれから前記したデータの送信元となる装置との間で予め取り決めた同一フレーム内でのエラーチェック用あるいはエラー修正用の同一フレーム用冗長ビットを分離する。同一フレーム用エラー検出・修正ステップ64では、同一フレーム用冗長ビット分離ステップ63によって分離したそれぞれの同一フレーム用冗長ビットを用いてA通りのデータ本体における受信すべきデータのエラー検出あるいは修正を行う。データ形式変換ステップ65では、同一フレーム用エラー検出・修正ステップ64での処理の終了したA通りのデータを前記したデータの送信元となる装置との間で予め取り決めた伝送方式のデータ形式に変換する。伝送線路送出ステップ66では、データ形式変換ステップ65で変換したA通りのデータを予め用意したA本の伝送線路にそれぞれ対応付けて送出する。   FIG. 6 is a diagram corresponding to the claims of the receiving method of the present invention. The reception method 60 of the present invention includes a hybrid MAC frame reception step 61 for data transmission, a data body reconstruction step 62, a redundant bit separation step 63 for the same frame, an error detection / correction step 64 for the same frame, and a data format. A conversion step 65 and a transmission line sending step 66 are provided. Here, in the hybrid MAC frame reception step 61 for data transmission, data transmission as a MAC frame by Ethernet (registered trademark) respectively sent from B transmission lines prepared in advance (B is an integer of 2 or more). The hybrid MAC frame is received separately for each transmission line. In the data body reconstruction step 62, there are A ways (where A is an integer of 2 or more) incorporated in the payload of each of the B data transmission hybrid MAC frames received in the data transmission hybrid MAC frame reception step 61. The data corresponding to the transmission line is distributed in A ways for each bit position determined in advance with the device that is the data transmission source, thereby returning to the A data bodies in total. In the same frame redundant bit separation step 63, the A data body reconstructed in the data body reconstruction step 62 and each of the A data bodies reconstructed in the same frame determined in advance with the data transmission source device. Separate redundant bits for the same frame for error check or error correction. In the error detection / correction step 64 for the same frame, the error detection or correction of data to be received in the A data bodies is performed using the redundant bits for the same frame separated in the redundant bit separation step 63 for the same frame. In the data format conversion step 65, the data A of which the processing in the error detection / correction step 64 for the same frame has been completed is converted into the data format of the transmission method decided in advance with the data transmission source device. To do. In the transmission line sending step 66, the A data converted in the data format conversion step 65 are sent in correspondence with A transmission lines prepared in advance.

図7は、本発明の送信プログラムのクレーム対応図を示したものである。本発明の送信プログラム70は、コンピュータに、データ受信処理71と、混在データ作成処理72と、データ本体作成処理73と、データ伝送用ハイブリッドMACフレーム組立処理74と、データ伝送用ハイブリッドMACフレーム送出処理75を実行させるようにしている。ここで、データ受信処理71では、予め用意したA本(ただしAは2以上の整数。)の伝送線路からそれぞれ任意の伝送方式で送られてきたデータを伝送線路ごとに個別に受信する。混在データ作成処理72では、データ受信処理71で受信したA本それぞれの伝送線路のデータを、データの宛先となる装置との間で予め取り決めたビット位置ごとにB通り(ただしBは2以上の整数。)に分配した混在データを作成する。データ本体作成処理73では、混在データ作成処理72で作成したB通りの混在データのそれぞれにデータの宛先となる装置との間で予め取り決めた同一フレーム内でのエラーチェック用あるいはエラー修正用の同一フレーム用冗長ビットを付加して全部でB通りのデータ本体を作成する。データ伝送用ハイブリッドMACフレーム組立処理74では、データ本体作成処理73によって作成したデータ本体のそれぞれをペイロードに組み込んだB通りのデータ伝送用ハイブリッドMACフレームを組み立てる。データ伝送用ハイブリッドMACフレーム送出処理75では、データ伝送用ハイブリッドMACフレーム組立処理74によって組み立てられたそれぞれのデータ伝送用ハイブリッドMACフレームを予め用意したB本の伝送線路にそれぞれ対応付けて送り出す。   FIG. 7 shows a claim correspondence diagram of the transmission program of the present invention. The transmission program 70 of the present invention is a data reception process 71, a mixed data creation process 72, a data body creation process 73, a data transmission hybrid MAC frame assembly process 74, and a data transmission hybrid MAC frame transmission process. 75 is executed. Here, in the data reception processing 71, data transmitted by an arbitrary transmission method is individually received for each transmission line from A transmission lines (A is an integer of 2 or more) prepared in advance. In the mixed data creation processing 72, the A transmission line data received in the data reception processing 71 is B-typed for each bit position determined in advance with the data destination device (where B is 2 or more). Create mixed data distributed to integers.). In the data body creation process 73, the same data for error check or error correction in the same frame that has been decided in advance with the data destination device for each of the B types of mixed data created in the mixed data creation process 72. A total of B data bodies are created by adding redundant bits for frames. In the data transmission hybrid MAC frame assembly process 74, B data transmission hybrid MAC frames in which each of the data bodies created by the data body creation process 73 is incorporated in the payload are assembled. In the data transmission hybrid MAC frame sending process 75, each data transmission hybrid MAC frame assembled by the data transmission hybrid MAC frame assembling process 74 is sent in correspondence with the B transmission lines prepared in advance.

図8は、本発明の受信プログラムのクレーム対応図を示したものである。本発明の受信プログラム80は、コンピュータに、データ伝送用ハイブリッドMACフレーム受信処理81と、データ本体再構成処理82と、同一フレーム用冗長ビット分離処理83と、同一フレーム用エラー検出・修正処理84と、データ形式変換処理85と、伝送線路送出処理86を実行させるようにしている。ここで、データ伝送用ハイブリッドMACフレーム受信処理81では、予め用意したB本(ただしBは2以上の整数。)の伝送線路からそれぞれ送られてきたイーサネット(登録商標)によるMACフレームとしてのデータ伝送用ハイブリッドMACフレームを伝送線路ごとに個別に受信する。データ本体再構成処理82では、データ伝送用ハイブリッドMACフレーム受信処理81で受信したB本のデータ伝送用ハイブリッドMACフレームのそれぞれのペイロードに組み込まれたA通り(ただしAは2以上の整数。)の伝送線路に対応するデータをデータの送信元となる装置との間で予め取り決めたビット位置ごとにA通りに分配することで全部でA通りのデータ本体に戻す。同一フレーム用冗長ビット分離処理83では、データ本体再構成処理82によって再構成されたA通りのデータ本体のそれぞれから前記したデータの送信元となる装置との間で予め取り決めた同一フレーム内でのエラーチェック用あるいはエラー修正用の同一フレーム用冗長ビットを分離する。同一フレーム用エラー検出・修正処理84では、同一フレーム用冗長ビット分離処理83によって分離したそれぞれの同一フレーム用冗長ビットを用いてA通りのデータ本体における受信すべきデータのエラー検出あるいは修正を行う。データ形式変換処理85では、同一フレーム用エラー検出・修正処理84での処理の終了したA通りのデータを前記したデータの送信元となる装置との間で予め取り決めた伝送方式のデータ形式に変換する。伝送線路送出処理86では、データ形式変換処理85で変換したA通りのデータを予め用意したA本の伝送線路にそれぞれ対応付けて送出する。   FIG. 8 shows a claim correspondence diagram of the receiving program of the present invention. The reception program 80 of the present invention is a computer that receives a hybrid MAC frame reception process 81 for data transmission, a data body reconstruction process 82, a redundant bit separation process 83 for the same frame, and an error detection / correction process 84 for the same frame. The data format conversion process 85 and the transmission line transmission process 86 are executed. Here, in the hybrid MAC frame reception process 81 for data transmission, data transmission as a MAC frame by Ethernet (registered trademark) respectively sent from B transmission lines prepared in advance (B is an integer of 2 or more). The hybrid MAC frame is received separately for each transmission line. In the data body reconstruction process 82, there are A types (where A is an integer of 2 or more) incorporated in the payloads of the B data transmission hybrid MAC frames received in the data transmission hybrid MAC frame reception process 81. The data corresponding to the transmission line is distributed in A ways for each bit position determined in advance with the device that is the data transmission source, thereby returning to the A data bodies in total. In the redundant bit separation process 83 for the same frame, each of the A data bodies reconstructed by the data body reconstruction process 82 is used in the same frame determined in advance with the device that is the data transmission source. Separate redundant bits for the same frame for error check or error correction. In the error detection / correction processing 84 for the same frame, the error detection or correction of data to be received in the A data bodies is performed using the redundant bits for the same frame separated by the redundant bit separation processing 83 for the same frame. In the data format conversion processing 85, the data A of which the processing in the error detection / correction processing 84 for the same frame has been completed is converted into the data format of the transmission method determined in advance with the data transmission source device. To do. In the transmission line sending process 86, the A data converted by the data format conversion process 85 is sent in correspondence with A transmission lines prepared in advance.

<発明の実施の形態>   <Embodiment of the Invention>

次に本発明の実施の形態を説明する。   Next, an embodiment of the present invention will be described.

図9は、本発明の実施の形態による通信システムの概要を表わしたものである。この通信システム100は、送信側に送信側装置101を配置し、受信側に受信側装置102を配置した構成となっている。送信側装置101には、この例の場合に2本の通常リンク1031、1032と回線リンク104が、送信側のリンクとして接続されている。ここで通常リンク1031、1032とは、イーサネット(登録商標)のMAC(Media Access Control)フレームを伝送するリンク(伝送線路)である。また、回線リンク104とは、イーサネット(登録商標)以外のデータを、単なるビット列とみなして伝送するリンクである。 FIG. 9 shows an outline of a communication system according to the embodiment of the present invention. The communication system 100 has a configuration in which a transmission side device 101 is arranged on the transmission side and a reception side device 102 is arranged on the reception side. In the case of this example, two normal links 103 1 and 103 2 and a line link 104 are connected to the transmission side apparatus 101 as a transmission side link. Here, the normal links 103 1 and 103 2 are links (transmission lines) that transmit Ethernet (registered trademark) MAC (Media Access Control) frames. The line link 104 is a link that transmits data other than Ethernet (registered trademark) as a simple bit string.

この通信システム100では、送信側装置101から受信側装置102には、イーサネット(登録商標)によるMACフレームによるデータと回線データの双方のデータを統合して転送するようになっている。すなわち、受信側装置102は、送信側装置101から送られてくるデータを、この例では3本のハイブリッドリンク1051〜1053および1本のパリティリンク106を介して受信する。受信側装置102は、これを処理してイーサネット(登録商標)のMACフレームを2本の通常リンク1071、1072に送出し、回線データの方は1本の回線リンク108に送出する。 In this communication system 100, both data of a MAC frame by Ethernet (registered trademark) and line data are integrated and transferred from the transmission side apparatus 101 to the reception side apparatus 102. That is, the receiving side apparatus 102 receives the data transmitted from the transmitting side apparatus 101 via the three hybrid links 105 1 to 105 3 and the one parity link 106 in this example. The receiving side apparatus 102 processes this and sends an Ethernet (registered trademark) MAC frame to the two normal links 107 1 and 107 2, and sends the line data to one line link 108.

ここで送信側装置101は、2本の通常リンク1031、1032と回線リンク104によって送られてきたデータを、ハイブリッドMACフレームの所定のビット位置にマッピングして、3本のハイブリッドリンク1051〜1053を用いて受信側装置102へ伝送するようになっている。ハイブリッドMACフレームは、イーサネット(登録商標)と回線のデータを統合して伝送する特殊なフレームであり、次に具体的に説明する。パリティリンク106は、この例で3本のハイブリッドリンク1051〜1053を流れるハイブリッドMACフレームの各データ部分における、先頭からの位置が同じビットのパリティ値を、自身のデータ部分に載せて伝送するリンクである。 Here, the transmission-side apparatus 101 maps the data transmitted by the two normal links 103 1 and 103 2 and the line link 104 to a predetermined bit position of the hybrid MAC frame, and thereby three hybrid links 105 1. ˜105 3 are used for transmission to the receiving apparatus 102. The hybrid MAC frame is a special frame that integrates and transmits Ethernet (registered trademark) and line data, and will be specifically described below. In this example, the parity link 106 transmits the parity value of the bit having the same position from the beginning in each data portion of the hybrid MAC frame flowing through the three hybrid links 105 1 to 105 3 on its own data portion. It is a link.

ところで本明細書でイーサネット(登録商標)リンクとして表現する伝送線路で接続された、データの入出力や中継を行う送信側装置101や受信側装置102等の装置は、一般にそれぞれ独自のクロック発生源を備えている。このため、これらの装置が使用するクロックは互いに非同期となっている。そこで本実施の形態の通信システム100では、MACフレームを扱う各装置が単位時間当たりに送受信するビット数が同じになるように制御することで、これらの装置間でビット位置を特定するようにして、複数のリンクの間でのデータの対応付けを可能にして回線の冗長性を実現している。   By the way, devices such as the transmission side device 101 and the reception side device 102 that perform data input / output and relaying, which are connected by a transmission line expressed as an Ethernet (registered trademark) link in this specification, generally have their own clock generation sources. It has. For this reason, the clocks used by these devices are asynchronous with each other. Therefore, in the communication system 100 according to the present embodiment, control is performed so that each device handling a MAC frame has the same number of bits transmitted / received per unit time so that the bit position is specified between these devices. In addition, it is possible to associate data among a plurality of links to realize line redundancy.

これにより、通常リンク1031、1032で伝送されるデータ以外のデータとしての回線リンク104のデータを、カプセル化することなく、MACフレームにおける特定のビット位置に重畳して、送信側装置101から受信側装置102に伝送する。これらについても、後に詳しく説明する。 As a result, the data on the line link 104 as data other than the data transmitted on the normal links 103 1 and 103 2 is superimposed on a specific bit position in the MAC frame without being encapsulated, and is transmitted from the transmission side device 101. Transmit to the receiving apparatus 102. These will also be described in detail later.

図10は、送信側装置と受信側装置の間で伝送されるハイブリッドMACフレームのフォーマットを示したものである。図9と共に説明する。   FIG. 10 shows a format of a hybrid MAC frame transmitted between the transmission side device and the reception side device. This will be described with reference to FIG.

ハイブリッドMACフレーム120は、送信方向に向いたフレームの先端部分に8バイトのプリアンブル・SFD(Start Frame Delimiter)部121を配置している。ここでプリアンブル・SFD部121は、フレームの送信の開始箇所を判別させるビット列であり、信号「1」と信号「0」が交互に続くパターンで構成されている。SFDは、「10101011」というパターンからなり、次のMACヘッダ122との境界を判別させるビット列である。   In the hybrid MAC frame 120, an 8-byte preamble / SFD (Start Frame Delimiter) unit 121 is arranged at the leading end of the frame facing the transmission direction. Here, the preamble / SFD unit 121 is a bit string for determining the start point of frame transmission, and is configured by a pattern in which the signal “1” and the signal “0” are alternately followed. The SFD is a bit string that has a pattern of “10101011” and determines the boundary with the next MAC header 122.

MACヘッダ122は、ハイブリッドMACフレーム120の宛先のMACアドレスを14バイトのデータで記述する部分である。MACヘッダ122の後には通信のためのデータを格納するペイロード123が続き、その後に4バイトのFCS(Frame Check Sequence)124と、IFG(Inter Frame Gap)125がこの順序に配置されている。IFGは最小で12バイトの長さであり、ハイブリッドMACフレーム120が終了してアイドル状態となることを示す信号状態をいう。IIFG125の後に次のハイブリッドMACフレーム120を伝送可能である。   The MAC header 122 is a part describing the destination MAC address of the hybrid MAC frame 120 with 14-byte data. The MAC header 122 is followed by a payload 123 for storing data for communication, followed by a 4-byte FCS (Frame Check Sequence) 124 and an IFG (Inter Frame Gap) 125 in this order. IFG has a minimum length of 12 bytes, and is a signal state indicating that the hybrid MAC frame 120 ends and becomes an idle state. The next hybrid MAC frame 120 can be transmitted after the IIFG 125.

ハイブリッドMACフレーム120におけるペイロード123の部分には、凡例131で示すように制御情報132や、パリティチェックを行うためのパリティバイト133および伝送すべきデータ部分134が格納される。ここで「データ部分134」には、通常リンク103と回線リンク104から送信側装置101に入力されたデータがマッピングされることになる。「パリティバイト133」は、これら「データ部分134」に対してパリティチェックを行うためのデータである。「制御情報132」には、少なくともハイブリッドMACフレーム120を識別するためのシーケンス番号が記述される。   In the portion of the payload 123 in the hybrid MAC frame 120, control information 132, a parity byte 133 for performing a parity check, and a data portion 134 to be transmitted are stored as indicated by a legend 131. Here, data input from the normal link 103 and the line link 104 to the transmitting apparatus 101 is mapped to the “data portion 134”. The “parity byte 133” is data for performing a parity check on the “data portion 134”. The “control information 132” describes at least a sequence number for identifying the hybrid MAC frame 120.

図10では、ハイブリッドMACフレーム120の一例を示している。説明を簡単にするために、図9に示した通信システム100ではすべて同じ回線速度で通信が行われるものとし、一例として10ギガビットイーサネット(登録商標)であると想定する。この通信環境で、ハイブリッドMACフレーム120が1秒間に1,000,000フレーム送信されるものとする。   FIG. 10 shows an example of the hybrid MAC frame 120. In order to simplify the explanation, it is assumed that communication is performed at the same line speed in the communication system 100 shown in FIG. 9, and it is assumed that 10 Gigabit Ethernet (registered trademark) is used as an example. In this communication environment, it is assumed that 1,000,000 frames of hybrid MAC frame 120 are transmitted per second.

この例の場合、図10に示すハイブリッドMACフレーム120は、8バイトのプリアンブル・SFD部121から12バイトの最小IFG125までを含めた全フレーム長136が、10,000ビットから所定の調整ビット数を差し引いた長さとなるように設定する。ここで「調整ビット数」とは、送信側装置101と受信側装置102の間でクロック精度の差を吸収するためのビット数である。調整ビット数以内の範囲でハイブリッドMACフレーム120同士のIFG125を狭めることができるようにし、これにより、リンク間のクロック精度差を吸収するようにしている。リンク間のクロック精度差の吸収については、後に詳しく説明する。   In the case of this example, the hybrid MAC frame 120 shown in FIG. 10 has a total frame length 136 including the 8-byte preamble / SFD unit 121 to the 12-byte minimum IFG 125 from 10,000 bits to a predetermined number of adjustment bits. Set the length to be deducted. Here, the “number of adjustment bits” is the number of bits for absorbing the difference in clock accuracy between the transmission-side apparatus 101 and the reception-side apparatus 102. The IFG 125 between the hybrid MAC frames 120 can be narrowed within the range of the number of adjustment bits, thereby absorbing the clock accuracy difference between links. Absorption of the clock accuracy difference between links will be described in detail later.

本明細書では、通常リンク103から送信側装置101に入力されるイーサネット(登録商標)フレームを構成するデータをパケットデータと呼び、回線リンク104から送信側装置101に入力されるビット列からなるデータを回線データと呼ぶことにする。   In this specification, data constituting an Ethernet (registered trademark) frame input from the normal link 103 to the transmission side apparatus 101 is referred to as packet data, and data including a bit string input from the line link 104 to the transmission side apparatus 101 is referred to as packet data. This is called line data.

本実施の形態では、送信側装置101が、図9に示す2本の通常リンク1031、1032を流れてきたMACフレームを構成する全データをハイブリッドMACフレーム120のペイロード123に収納して3本のハイブリッドリンク1051〜1053に分けて受信側装置102に送出する。これら3本のハイブリッドリンク1051〜1053に送出されるハイブリッドMACフレーム120のペイロード123には1本の回線リンク104を流れてきた回線データも同様に組み込まれる。 In the present embodiment, the transmitting-side apparatus 101 stores all the data constituting the MAC frame flowing through the two normal links 103 1 and 103 2 shown in FIG. This is divided into the hybrid links 105 1 to 105 3 and sent to the receiving apparatus 102. The line data flowing through one line link 104 is also incorporated in the payload 123 of the hybrid MAC frame 120 sent to these three hybrid links 105 1 to 105 3 .

もちろん、2本の通常リンク1031、1032を流れてきたMACフレームを構成する全データではなく、その中のペイロードに格納されているデータのみと、1本の回線リンク104を流れてきた回線データを3本のハイブリッドリンク1051〜1053のペイロード123に割り当てるようにしてもよい。 Of course, not all the data constituting the MAC frame that has flowed through the two normal links 103 1 and 103 2 , but only the data stored in the payload therein and the line that has flowed through the single line link 104 Data may be assigned to the payload 123 of the three hybrid links 105 1 to 105 3 .

本実施の形態で示す例では、パリティリンク106を除外して考えると、2本の通常リンク1031、1032と1本の回線リンク104に対してデータ転送用に3本のハイブリッドリンク1051〜1053を用意している。これは、送信側装置101が受信するパケットデータと回線データのデータ受信状況から、ハイブリッドMACフレーム120のペイロード123にこれらのデータを混在してマッピングするときハイブリッドリンク105が3本で足りることが事前に確認できていることを前提としている。仮にハイブリッドリンク105が3本では足りず4本必要な場合、送信側装置101と受信側装置102の間には4本のハイブリッドリンク1051〜1054(ただし、ハイブリッドリンク1054は図示せず。)が用意されることになる。 In the example shown in the present embodiment, when the parity link 106 is excluded, three hybrid links 105 1 for data transfer with respect to the two normal links 103 1 and 103 2 and one line link 104 are used. to 105 3 has been prepared. This is because it is necessary in advance that three hybrid links 105 are sufficient when mapping these data in the payload 123 of the hybrid MAC frame 120 based on the reception status of packet data and line data received by the transmission side device 101. It is assumed that this has been confirmed. If three hybrid links 105 are not enough, and four are required, four hybrid links 105 1 to 105 4 (however, the hybrid link 105 4 is not shown) between the transmission side apparatus 101 and the reception side apparatus 102. .) Will be prepared.

一方、送信側装置101と受信側装置102の間に用意されるパリティリンク106については、各ハイブリッドリンク105の同一ビット位置のビットに対してパリティチェックを行うので、1本で足りる。パリティチェックの代わりに、誤り検出あるいは訂正のために他の方式の冗長ビット(フレーム間冗長ビット)を採用する場合には、それに応じて必要とするパリティリンク106の本数が増加することになる。   On the other hand, for the parity link 106 prepared between the transmission side apparatus 101 and the reception side apparatus 102, a parity check is performed on the bit at the same bit position of each hybrid link 105, so one is sufficient. When using redundant bits (inter-frame redundant bits) of another method for error detection or correction instead of the parity check, the number of parity links 106 required increases accordingly.

図11は、ハイブリッドMACフレームのペイロードの部分にパケットデータおよび回線データをマッピングした状態の一例を表わしたものである。図11で図10と同一部分には同一の符号を付している。図9および図10と共に説明する。   FIG. 11 shows an example of a state in which packet data and line data are mapped to the payload portion of the hybrid MAC frame. 11, the same parts as those in FIG. 10 are denoted by the same reference numerals. This will be described with reference to FIGS. 9 and 10.

ペイロード123の部分には、凡例141で示すようにパケットデータ142と回線データ143がペイロード123におけるそれぞれの区画ごとにマッピングされている。また、それぞれの区画に対して誤り訂正のためのパリティバイトが配置されている。   In the payload 123, packet data 142 and line data 143 are mapped for each section in the payload 123 as shown in the legend 141. Also, parity bytes for error correction are arranged for each section.

3本のハイブリッドリンク1051〜1053にパケットデータと回線データを時分割的に割り当てるとすると、入力されるパケットデータと回線データの受信状況によってはペイロード123における1つの区画にパケットデータ142のみというように一方のデータのみが割り当てられる場合がある。また、ペイロード123を構成する図10に示すデータ部分134(パケットデータ142、回線データ143)とパリティバイト133からなる区画の総数もペイロード123の長さによって異なってくることになる。 If packet data and line data are allocated to the three hybrid links 105 1 to 105 3 in a time-sharing manner, only packet data 142 is assigned to one section in the payload 123 depending on the reception status of the input packet data and line data. Thus, only one data may be assigned. Further, the total number of partitions comprising the data portion 134 (packet data 142, line data 143) and the parity byte 133 shown in FIG. 10 constituting the payload 123 also varies depending on the length of the payload 123.

ここでデータ部分134を構成する各区画は、たとえばパケットデータ142と回線データ143が1バイトずつの合計2バイトずつ等間隔に設定されるものであってもよい。また、図11に示すように1区画にパケットデータ142と回線データ143が異なった比でマッピングされたり、ある区画にはパケットデータと回線データの一方のみが存在するようなものであってもよい。   Here, the sections constituting the data portion 134 may be set such that, for example, the packet data 142 and the line data 143 are set at equal intervals of a total of 2 bytes of 1 byte. Further, as shown in FIG. 11, the packet data 142 and the line data 143 may be mapped at different ratios in one section, or only one of the packet data and the line data may exist in a certain section. .

3本のハイブリッドリンク1051〜1053に区画ごとにパケットデータと回線データを割り当てる具体的な手法は、送信側装置101と受信側装置102の間の取り決めによって予め定められる。これについては、後に「データベース」として説明する。取り決めの内容は、送信側装置101から受信側装置102に送信されるパケットデータによって伝送してもよいし、その他の手法で伝達してもよい。取り決めの内容によっては、各区画が均等に配置される必要もない。 A specific method for assigning packet data and line data to the three hybrid links 105 1 to 105 3 for each partition is determined in advance by an agreement between the transmission side device 101 and the reception side device 102. This will be described later as a “database”. The contents of the agreement may be transmitted by packet data transmitted from the transmission side apparatus 101 to the reception side apparatus 102 or may be transmitted by other methods. Depending on the content of the arrangement, the sections need not be evenly arranged.

図12は、パケットデータをハイブリッドMACフレームにマッピングする方法を示したものである。図12で図10および図11と同一部分には同一の符号を付している。なお、本実施の形態では図9に示す2本の通常リンク1031、1032によって送られてきたパケットデータが3本のハイブリッドリンク1051〜1053を流れるハイブリッドMACフレームのペイロード123に割り当てられるが、ここでは、全体としてあたかも1本の通常リンク103によって送られてきたパケットデータが、同じく全体として1本のハイブリッドリンク105のペイロード123にマッピングされるような説明を行う。実際には、3本のハイブリッドリンク1051〜1053のペイロード123に時分割的な振り分けでパケットデータのマッピングが行われるが、どのような順序で具体的なマッピングが行われかは送信側装置101と受信側装置102の間の取り決めによる。 FIG. 12 shows a method for mapping packet data to a hybrid MAC frame. In FIG. 12, the same parts as those in FIGS. 10 and 11 are denoted by the same reference numerals. In the present embodiment, packet data sent through the two normal links 103 1 and 103 2 shown in FIG. 9 are assigned to the payload 123 of the hybrid MAC frame flowing through the three hybrid links 105 1 to 105 3. However, here, a description will be given in which packet data transmitted through one normal link 103 as a whole is mapped to the payload 123 of one hybrid link 105 as a whole. Actually, the packet data is mapped to the payloads 123 of the three hybrid links 105 1 to 105 3 in a time-sharing manner, but the specific mapping is performed in the order of transmission. According to an agreement between 101 and the receiving apparatus 102.

図12(A)は、図9に示した送信側装置101に、第1のフレーム1511から第3のフレーム1513までMACフレームが順に入力される状態を示したものである。これらは2本の通常リンク1031、1032によって送られてきたフレーム151である。それぞれのフレーム1511〜1513は、プリアンブル・SFD部121で開始しIFG125で終了している。ペイロード123とIFG125はデータやフレーム間隔により長さが変わる。 FIG. 12A shows a state in which MAC frames are sequentially input from the first frame 151 1 to the third frame 151 3 to the transmission-side apparatus 101 shown in FIG. These are the frames 151 sent by the two normal links 103 1 and 103 2 . Each of the frames 151 1 to 151 3 starts at the preamble / SFD unit 121 and ends at the IFG 125. The length of the payload 123 and the IFG 125 varies depending on the data and the frame interval.

図12(B)は、同図(A)に示した第1〜第3のフレーム1511〜1513の各部を単なるビット列152と考えた信号構成を示したものである。8バイトのプリアンブル・SFD部121から12バイトの最小IFG125までがすべてビット列152を構成することになる。 FIG. 12B shows a signal configuration in which each part of the first to third frames 151 1 to 151 3 shown in FIG. The 8-byte preamble / SFD unit 121 to the 12-byte minimum IFG 125 all constitute a bit string 152.

図12(C)は、図12(B)に示したビット列152を複数のデータ格納領域153に区切った状態を示したものである。一例として示す4つの連続したデータ格納領域15321〜15324には、図12(A)におけるペイロード123等の所定の範囲のデータが含まれている。IFG125の方にはプリアンブル・SFD部121とみなされないパターンとしておくことでフレーム151ごとの区別が可能となる。 FIG. 12C shows a state in which the bit string 152 shown in FIG. 12B is divided into a plurality of data storage areas 153. As an example, four continuous data storage areas 153 21 to 153 24 include data in a predetermined range such as the payload 123 in FIG. The IFG 125 can be distinguished for each frame 151 by providing a pattern that is not regarded as the preamble / SFD unit 121.

図12(D)は、あるハイブリッドMACフレーム154のペイロード123にこれらのデータ格納領域15321〜15324が1つずつ時分割的に割り振られた状態を示している。これらのデータ格納領域15321〜15324が間隔を置いて配置されているのは、これらの途中に次の図13で説明する回線データをマッピングしたり、1区画ごとにパリティバイトを配置する必要があるためである。 FIG. 12D shows a state in which these data storage areas 153 21 to 153 24 are allocated to the payload 123 of a certain hybrid MAC frame 154 one by one in a time division manner. The reason why these data storage areas 153 21 to 153 24 are arranged at an interval is that the line data described in the following FIG. 13 must be mapped in the middle of them, or a parity byte must be arranged for each partition. Because there is.

前記したように図12(D)に示したハイブリッドMACフレーム154は3本のハイブリッドリンク1051〜1053を流れるハイブリッドMACフレームを1つのフレームに見立てて表わしている。したがって、たとえば通常リンク1031から送信側装置101に入力されたパケットデータが3本のハイブリッドリンク1051〜1053を流れるハイブリッドMACフレーム154に順に割り振られる場合もあり得るし、たとえば1本のハイブリッドリンク1051を流れるハイブリッドMACフレーム154のみに格納される可能性もある。 As described above, the hybrid MAC frame 154 shown in FIG. 12D represents the hybrid MAC frame flowing through the three hybrid links 105 1 to 105 3 as one frame. Therefore, for example, packet data input from the normal link 103 1 to the transmission-side apparatus 101 may be sequentially allocated to the hybrid MAC frames 154 that flow through the three hybrid links 105 1 to 105 3 , for example, one hybrid There is also a possibility that only the hybrid MAC frame 154 flowing through the link 105 1 is stored.

図13は、回線データをハイブリッドMACフレームにマッピングする方法を示したものである。図13で図10〜図12と同一部分には同一の符号を付している。   FIG. 13 shows a method for mapping line data to a hybrid MAC frame. In FIG. 13, the same parts as those in FIGS.

図13(A)は、図9に示した回線リンク104を流れる回線データ162を示したものである。回線データ162は、図12(A)に示した第1〜第3のフレーム1511〜1513のようなフレーム構造を採っていない。また、電話の音声データを回線データ162として伝送する場合のように、時間軸の全長にわたって有効なデータが隙間なく存在しているとは限らない。そこで回線データ162は回線リンク104から受信する段階で、必要に応じて回線の特徴に応じた変換を行ってもよい。たとえば回線上をパケットベースのデータが流れてる場合には、そのパケットを識別してパケット間隔を調整する。 FIG. 13A shows line data 162 flowing through the line link 104 shown in FIG. Line data 162 does not take the first to third frames 151 1 to 151 frame structures such as 3 shown in FIG. 12 (A). Further, as in the case of transmitting telephone voice data as line data 162, there is no guarantee that there is no valid data over the entire length of the time axis. Therefore, when the line data 162 is received from the line link 104, conversion according to the characteristics of the line may be performed as necessary. For example, if packet-based data is flowing on the line, the packet is identified and the packet interval is adjusted.

図13(B)は、図13(A)に示した回線データを、図12(B)に示すビット列152と同様に所定単位のビット列162としてのデータ格納領域163に区切ったものである。それぞれのデータ格納領域163は、図12(B)に示したビット列152と同一のサイズであってもよいし、異なったサイズであってもよい。   FIG. 13B shows the line data shown in FIG. 13A divided into a data storage area 163 as a bit string 162 of a predetermined unit, like the bit string 152 shown in FIG. 12B. Each data storage area 163 may have the same size as the bit string 152 shown in FIG. 12B or a different size.

図13(C)は、図12(D)に示したハイブリッドMACフレーム154に回線データの2つのデータ格納領域16321、16322を割り振った状態を示したものである。データ格納領域16321、16322の回線データは、ペイロード123におけるそれぞれの位置に単なるビット列として挿入する。 FIG. 13C shows a state in which two data storage areas 163 21 and 163 22 for line data are allocated to the hybrid MAC frame 154 shown in FIG. The line data in the data storage areas 163 21 and 163 22 are inserted as simple bit strings at respective positions in the payload 123.

図9に示す受信側装置102では、3本のハイブリッドリンク1051〜1053を流れるハイブリッドMACフレームを受信すると、送信側装置101との取り決めに従って、それぞれのペイロード123から2本の通常リンク1031、1032に対応するパケットデータと、1本の回線リンク104に対応する回線データをそれぞれ抽出する。そして、2本の通常リンク1031、1032に対応するパケットデータについては、それぞれの通常リンク1031、1032に分離した形のパケットデータをリンク別に順に結合する。結合後のパケットデータは2本の通常リンク1071、1072の対応するものに送出される。1本の回線リンク104に対応する回線データについても、同様に抽出後のデータを順に結合する。結合された回線データは回線リンク108に送出される。 9 receives the hybrid MAC frame flowing through the three hybrid links 105 1 to 105 3 , the two normal links 103 1 from the respective payloads 123 according to the agreement with the transmission side device 101. , 103 2 and line data corresponding to one line link 104 are extracted. And, for the two normal link 103 1, 103 packet data corresponding to 2, binds to the order of each of the normal link 103 1, 103 form the packet data separated into two by the link. The combined packet data is sent to the corresponding one of the two normal links 107 1 and 107 2 . Similarly, for the line data corresponding to one line link 104, the extracted data is sequentially combined. The combined line data is sent to the line link 108.

これらのパケットデータと回線データの抽出処理の前に、次に説明するパリティチェックが行われる。なお、送信側装置101および受信側装置102は、それぞれ図示しないCPU(Central Processing Unit)を備えており、同じく図示しない記憶媒体にCPUが実行するプログラムを格納している。送信側装置101および受信側装置102のCPUは、これらのプログラムを適宜実行することで図12および図13に示したマッピングの処理や、データの抽出、結合および次に説明するエラーチェック用あるいはエラー修正に関する処理を実行することになる。   Before these packet data and line data extraction processing, a parity check described below is performed. Each of the transmission side device 101 and the reception side device 102 includes a CPU (Central Processing Unit) (not shown), and stores a program executed by the CPU in a storage medium (not shown). The CPUs of the transmission side apparatus 101 and the reception side apparatus 102 execute these programs as appropriate to perform the mapping process shown in FIGS. 12 and 13, data extraction, combination, and error check described below or error. Processing related to correction is executed.

図14は、パリティリンクを構成するハイブリッドMACフレーム上のパリティバイトの生成の様子を示したものである。本実施の形態で「パリティバイト」とは、ペイロード123でパリティチェックを行うためのチェックビットが1バイト分セットになったものである。パリティチェックでは、対象となるデータが壊れていないかを後に検証するためにチェックビットを配置する。図10および図11と共に説明する。   FIG. 14 shows how parity bytes are generated on a hybrid MAC frame constituting a parity link. In the present embodiment, the “parity byte” is a set of check bits for performing a parity check on the payload 123 for one byte. In the parity check, check bits are arranged to verify later whether the target data is broken. This will be described with reference to FIGS. 10 and 11.

まず、ペイロード123の先頭に配置されている制御情報132に対して第1のパリティバイト1331が配置されている。この第1のパリティバイト1331の次にこの例では第1のデータ部分1341として回線データ143とパケットデータ142の組が配置されている。そこで、これらのデータの後に第2のパリティバイト1332が配置されている。 First, the first parity byte 133 1 is arranged for the control information 132 arranged at the head of the payload 123. Next to the first parity byte 133 1 , in this example, a set of line data 143 and packet data 142 is arranged as the first data portion 134 1 . Therefore, the second parity byte 133 2 is arranged after these data.

その後には、第2のデータ部分1342として回線データ143のみが配置されている。そこで、この後に第3のパリティバイト1333が配置されている。以下、同様にして第3のデータ部分1343に対して第4のパリティバイト1334が配置され、第4のデータ部分1344に対して第5のパリティバイト1335が配置されている。この例ではこれでペイロード123が終了する。 Thereafter, only the line data 143 are arranged as a second data portion 134 2. Therefore, after this, a third parity byte 133 3 is arranged. Hereinafter, similarly to the third data portion 134 3 fourth parity bytes 133 4 relative are disposed, fifth parity byte 133 5 is located relative to the fourth data portion 134 4. In this example, this completes the payload 123.

図15は、図14に示した第1のデータ部分を例に採ってそのビット配列の一例とこれに対応する第2のパリティバイトにおけるビット配列を具体的に示したものである。この例では、第1のデータ部分1341が3バイト構成となっている。これに対して第2のパリティバイト1332は第1のデータ部分1341における同一の位置の3つのビットと加算した結果が偶数となるように偶パリティが「0」または「1」として計算されている。 FIG. 15 specifically shows an example of the bit arrangement of the first data portion shown in FIG. 14 and the bit arrangement of the second parity byte corresponding to the bit arrangement. In this example, the first data portion 134 1 has a 3-byte configuration. On the other hand, the second parity byte 133 2 is calculated with an even parity of “0” or “1” so that the result of adding three bits at the same position in the first data portion 134 1 is an even number. ing.

パリティを計算するデータ部分134が短いと、ペイロード中のデータ部の割合が減り、実データに使える回線帯域が減少する。このため、ハイブリッドリンクの物理的な信頼性と帯域使用率を考慮して、何バイト単位でパリティバイトを挿入するかを決めればよい。また、パリティバイトのようなエラーチェック用あるいはエラー修正用の冗長ビットは、パリティではなく、CRC(Cyclic Redundancy Check)を用いるようにしてもよい。   If the data portion 134 for calculating the parity is short, the ratio of the data portion in the payload is reduced, and the line bandwidth usable for actual data is reduced. For this reason, it is only necessary to determine how many bytes to insert the parity byte in consideration of the physical reliability and bandwidth utilization of the hybrid link. Also, CRC (Cyclic Redundancy Check) may be used instead of parity for error check or error correction redundant bits such as parity bytes.

図16は、パリティリンク上のハイブリッドMACフレームを作成する原理を示したものである。図9および図14と同一部分には同一の符号を付している。   FIG. 16 shows the principle of creating a hybrid MAC frame on a parity link. The same parts as those in FIGS. 9 and 14 are denoted by the same reference numerals.

図16に示すように、図9に示した3本のハイブリッドリンク1051〜1053上のハイブリッドMACフレーム1611〜1613と、1本のパリティリンク106上のハイブリッドMACフレーム162が、受信側装置102で同期して再生されるものとする。 As shown in FIG. 16, the hybrid MAC frames 161 1 to 161 3 on the three hybrid links 105 1 to 105 3 and the hybrid MAC frame 162 on one parity link 106 shown in FIG. It is assumed that playback is performed in synchronization with the device 102.

偶パリティの計算に際しては、3つのハイブリッドMACフレーム1611〜1613のデータ部分134における同一ビット位置の「0」または「1」を加算する。そして、同一ビット位置のハイブリッドMACフレーム161のビットが偶数のビットとなるように「0」または「1」を順に配置することになる。 In calculating the even parity, “0” or “1” at the same bit position in the data portion 134 of the three hybrid MAC frames 161 1 to 161 3 is added. Then, “0” or “1” is sequentially arranged so that the bits of the hybrid MAC frame 161 at the same bit position are even bits.

図17は、パリティリンク上のハイブリッドMACフレームにおける偶パリティの計算例を示したものである。ここでは、3本のハイブリッドリンク1051〜1053のそれぞれのペイロード123における特定の1バイト分のデータ部分1711〜1713と、1本のパリティリンク106のペイロード123における対応する特定の1バイト分の計算後のデータ部分172を表わしている。データ部分1711〜1713における互いに同一ビット位置とデータ部分172のこれらに対応するビット位置のビットの加算値がすべて偶数となるようにチェックバイトが計算されて配置されていることが分かる。 FIG. 17 shows an example of calculating even parity in a hybrid MAC frame on a parity link. Here, a specific 1-byte data portion 171 1 to 171 3 in the payload 123 of each of the three hybrid links 105 1 to 105 3 and a corresponding specific 1 byte in the payload 123 of one parity link 106 It represents the data portion 172 after the minute calculation. It can be seen that the check bytes are calculated and arranged so that the sum of the bits at the same bit positions in the data portions 171 1 to 171 3 and the bit positions corresponding to these in the data portion 172 are all even.

したがって、図9に示す受信側装置102がパリティチェックを行った結果、3つのハイブリッドMACフレーム1611〜1613間におけるあるビット位置の4つのビットの加算値が偶数にならなかったような場合には、データ部分1711〜1713、172の同一位置のいずれかのビットの値に異常が発生したと判別することができる。既に説明したように図15では同一フレームにおける時間軸方向のそれぞれ1バイト分のデータ部分134に対するパリティチェックを行っている。 Therefore, when the receiving side apparatus 102 shown in FIG. 9 performs the parity check, the added value of four bits at a certain bit position between the three hybrid MAC frames 161 1 to 161 3 does not become an even number. Can be determined that an abnormality has occurred in the value of any of the bits in the same position of the data portions 171 1 to 171 3 , 172. As already described, in FIG. 15, a parity check is performed on the data portion 134 of 1 byte in the time axis direction in the same frame.

そこで、図17で説明したフレーム間におけるパリティチェックと、図15で説明した同一フレームにおけるパリティチェックを組み合わせたり、通常、物理層にて判断できるリンク断を検出する。これにより、3本のハイブリッドリンク1051〜1053と1本のパリティリンク106のいずれにリンク障害が発生したかを1つのリンク障害に対して判別することができる。このように1本のパリティリンク106のデータ部134は、異常が発生したリンクのビットの値を再生するために用いられ、障害のビット位置の値を復元することができる。 Accordingly, the parity check between frames described in FIG. 17 and the parity check in the same frame described in FIG. 15 are combined, or a link break that can be normally determined by the physical layer is detected. As a result, it is possible to determine which one of the three hybrid links 105 1 to 105 3 and one parity link 106 has a link failure for one link failure. As described above, the data portion 134 of one parity link 106 is used for reproducing the bit value of the link in which an abnormality has occurred, and can restore the value of the bit position of the failure.

図18は、障害が発生した場合のハイブリッドMACフレームのデータ部分におけるデータの復元の様子の一例を示したものである。同図(A)は1番目のハイブリッドリンク1051を示しており、同図(B)は2番目のハイブリッドリンク1052を示している。同図(C)は3番目のハイブリッドリンク1053を示しているが、これがリンク断となっている。 FIG. 18 shows an example of how data is restored in the data portion of the hybrid MAC frame when a failure occurs. FIG. 4A shows the first hybrid link 105 1 , and FIG. 4B shows the second hybrid link 105 2 . FIG. 5C shows the third hybrid link 1053, which is a broken link.

このような場合、2本のハイブリッドリンク1051、1052と同図(D)に示すパリティリンク106との間で互いに同一ビット位置の計算を行っても、これらの合計値が必ずしも偶数になるとは限らない。そこで、同図(E)に示すように合計値が偶数になっているビットの値を「0」とし、合計値が奇数になっているビットの値を「1」とすることで、リンク断となった3番目のハイブリッドリンク1053についてのデータ部分1713を復元することができる。 In such a case, even if the same bit positions are calculated between the two hybrid links 105 1 and 105 2 and the parity link 106 shown in FIG. Is not limited. Therefore, as shown in FIG. 5E, the bit value with the total value being an even number is set to “0”, and the bit value with the total value being an odd number is set to “1”. The data portion 171 3 for the third hybrid link 105 3 that has become can be restored.

次にハイブリッドMACフレームの送信タイミングの制御について説明する。イーサネット(登録商標)では各リンクごとに独立したクロック発生源を使用しているのが通常である。このような通信システムでは、リンクごとにクロック精度も異なる。このため、クロック位置によってデータの送信タイミングを決めると、リンクごとに単位時間当たりのビット数が異なり、ハイブリッドリンク間でビット位置の対応付けを行うことができなくなる。   Next, control of the transmission timing of the hybrid MAC frame will be described. In Ethernet (registered trademark), an independent clock generation source is usually used for each link. In such a communication system, the clock accuracy is different for each link. For this reason, when the data transmission timing is determined according to the clock position, the number of bits per unit time differs for each link, and the bit positions cannot be associated between the hybrid links.

図19は、クロック位置によって送信タイミングを決める場合の不具合を説明するためのものである。同図(A)は第1のリンクを流れる第1のフレーム1811を示したものであり、これは同図(B)に示す第1のクロック185に同期して送信タイミングが決定されている。一方、同図(C)は、第2のリンクを流れる第2のフレーム1821、1822を示している。同図(D)は、第2のフレーム1821、1822の送信タイミングを決定する第2のクロック186を示したものである。 FIG. 19 is a diagram for explaining a problem when the transmission timing is determined by the clock position. FIG. 6A shows the first frame 1811 that flows through the first link, and the transmission timing is determined in synchronization with the first clock 185 shown in FIG. . On the other hand, FIG. 3C shows the second frames 182 1 and 182 2 flowing through the second link. FIG. 4D shows the second clock 186 for determining the transmission timing of the second frames 182 1 and 182 2 .

図示のように第1のリンクと第2のリンクでは、第1および第2のクロック185、186の周期が異なる。したがって、同一時間内に送信できるフレーム数も一般に異なってくることになる。   As illustrated, the first and second links have different periods of the first and second clocks 185 and 186. Therefore, the number of frames that can be transmitted within the same time generally varies.

同図(E)は、同図(A)に示した第1のフレーム1811、1812、……と同図(C)に示した第2のフレーム1821、1822、……を時間軸上で圧縮して対比して示したものである。このように、一般にリンクが異なると、第1のフレーム1811、1812、……と第2のフレーム1821、1822、……はビット位置の対応付けができない。また、ネットワーク内の装置同士で単位時間当たりの送信レートが異なると、複数リンク間でのデータをビット位置により対応付けることができなくなる。 (E) shows the first frames 181 1 , 181 2 ,... Shown in FIG. (A) and the second frames 182 1 , 182 2 ,. This is shown in comparison with compression on the shaft. Thus, generally, if the links are different, the first frames 181 1 , 181 2 ,... And the second frames 182 1 , 182 2 ,. Also, if the transmission rate per unit time differs between devices in the network, it becomes impossible to associate data between multiple links by bit positions.

このような問題点を解消するために、本実施の形態では送信タイミングを装置の中で1つだけ作り出すことにして、各ハイブリッドリンクはこの送信タイミングに合わせて送信を行うことにしている。   In order to solve such a problem, in this embodiment, only one transmission timing is generated in the apparatus, and each hybrid link performs transmission in accordance with this transmission timing.

図20は、クロックの周期が異なる2つのリンクの間で送信タイミングを合致させた場合のフレームの送信の様子を表わしたものである。このうち同図(A)は第1のリンクを示したものであり、第1の送信タイミング1911で1番目の第1のフレーム2011が送信を開始され、所定のフレーム間隔I1の後に第2の送信タイミング1912で2番目の第1のフレーム2012が送信を開始される。同図(B)は、このとき使用される第1のリンクの第1のクロック211を示したものである。 FIG. 20 shows how frames are transmitted when transmission timings are matched between two links having different clock cycles. FIG. 2A shows the first link. The transmission of the first first frame 2011 1 is started at the first transmission timing 191 1 and after a predetermined frame interval I 1 . Transmission of the second first frame 201 2 is started at the second transmission timing 191 2 . FIG. 5B shows the first clock 211 of the first link used at this time.

一方、第2のリンクでは、同図(C)に示すように第1の送信タイミング1911で1番目の第2のフレーム2021が送信を開始され、所定のフレーム間隔I2の後に第2の送信タイミング1912で2番目の第2のフレーム2022が送信を開始される。同図(D)は、このとき使用される第2のリンクの第2のクロック212を示したものである。 On the other hand, in the second link, drawing the second frame 202 1 of the first in first transmission timing 191 1 as shown in (C) is started to transmit, the after a predetermined frame interval I 2 2 Transmission timing 191 2 starts transmission of the second second frame 202 2 . FIG. 4D shows the second clock 212 of the second link used at this time.

同図(E)は、同図(A)に示した第1のフレーム2011、2012、……と同図(C)に示した第2のフレーム2021、2022、……を時間軸上で圧縮して対比して示したものである。同図(A)に示した第1のリンクによるフレーム間隔I1と同図(C)に示した第2のリンクによるフレーム間隔I2を適宜変更することで、第1のフレーム2011、2012、……と第2のフレーム2021、2022、……のそれぞれの送信タイミング1911、1912、……を両リンクで共通化することができる。 FIG. 8E shows the first frames 201 1 , 202 2 ,... Shown in FIG. 9A and the second frames 202 1 , 202 2 ,. This is shown in comparison with compression on the shaft. The first frame 201 1 , 201 is appropriately changed by appropriately changing the frame interval I 1 by the first link shown in FIG. 9A and the frame interval I 2 by the second link shown in FIG. The transmission timings 191 1 , 191 2 ,... Of 2 ,... And the second frames 202 1 , 202 2 ,.

ここでは第1のリンクと第2のリンクの2つのリンクについて説明したが、各リンクごとのフレーム間隔Iを適宜変更して2以上のリンクの間で送信タイミング1911、1912、……を共通化することができる。これにより、同図(E)から分かるようにそれぞれのリンクにおける送信タイミングを共通して指定して送信する方式を採用すると、複数のリンクの間で同一時間に送信するフレーム201、202、……の数が互いに同一の値となる。この結果、複数リンク間でビット位置による対応付けができるようになる。 Here, the two links of the first link and the second link have been described. However, the transmission timing 191 1 , 191 2 ,... Is changed between two or more links by appropriately changing the frame interval I for each link. Can be shared. Thus, as can be seen from FIG. 5E, when a transmission method is used in which the transmission timings in each link are designated in common, the frames 201, 202,... Transmitted at the same time between a plurality of links. Are the same value. As a result, it is possible to associate with each other by a bit position among a plurality of links.

以上のように複数のリンク間での調整は、リンクごとのフレーム間隔Iによって行う。最小IFG125の長さを調整することによっても調整は可能であるが、最小IFG125は最低で12バイトの長さを有する必要がある。したがって、最小IFG125を12バイト未満にするといった調整はできない。   As described above, the adjustment between the plurality of links is performed by the frame interval I for each link. Adjustment is also possible by adjusting the length of the minimum IFG 125, but the minimum IFG 125 needs to have a minimum length of 12 bytes. Therefore, it is impossible to adjust the minimum IFG 125 to be less than 12 bytes.

図10に示した全フレーム長136における「調整ビット数」を適切に設定することで、送信タイミング1911、1912、……をずらしても前後のフレームの送信が重ならないようにすることができる。「調整ビット数」は、通信規格において許容されるクロックの精度との関係で決定すればよい。イーサネット(登録商標)では、クロック精度として±100ppm(pulse per minute)の誤差が許容されている。 By appropriately setting the “adjustment bit number” in the total frame length 136 shown in FIG. 10, the transmission of the previous and subsequent frames does not overlap even if the transmission timings 191 1 , 191 2 ,. it can. The “adjustment bit number” may be determined in relation to the accuracy of the clock allowed in the communication standard. In Ethernet (registered trademark), an error of ± 100 ppm (pulse per minute) is allowed as clock accuracy.

図21は、図9に示した通信システムにおける送信側装置と受信側装置の構成を具体的に示したものである。図11と共に説明する   FIG. 21 specifically shows the configuration of the transmission side device and the reception side device in the communication system shown in FIG. Explained with FIG.

通信システム100を構成する送信側装置101には、2本の通常リンク1031、1032と回線リンク104が、送信側のリンクとして接続されている。通常リンク1031を伝送されるイーサネット(登録商標)フレームは、それぞれ対応する物理層受信部3011、3012でイーサネット(登録商標)の物理層における受信処理を行う。物理層受信部3011、3012の出力側にはスイッチ処理部302が配置されている。スイッチ処理部302は、MACフレームを転送するブリッジ機能を有する。 Two normal links 103 1 and 103 2 and a line link 104 are connected to a transmission side device 101 constituting the communication system 100 as a transmission side link. The Ethernet (registered trademark) frame transmitted through the normal link 103 1 is subjected to reception processing in the physical layer of the Ethernet (registered trademark) by the corresponding physical layer receiving units 301 1 and 301 2 , respectively. A switch processing unit 302 is arranged on the output side of the physical layer receiving units 301 1 and 301 2 . The switch processing unit 302 has a bridge function for transferring MAC frames.

回線リンク104とは、イーサネット(登録商標)以外のデータを、単なるビット列とみなして伝送するリンクである。送信側装置101内の回線変換部303は回線リンク104を伝送されるビット列としてのデータを受信して、3本のハイブリッドリンク1051〜1053に転送する前に必要であればデータ変換を行う。また、回線変換部303はタイミングやビットレートについて必要な調整を行う。 The line link 104 is a link that transmits data other than Ethernet (registered trademark) as a simple bit string. The line conversion unit 303 in the transmission side apparatus 101 receives data as a bit string transmitted through the line link 104 and performs data conversion if necessary before transferring the data to the three hybrid links 105 1 to 105 3. . The line converter 303 also makes necessary adjustments for timing and bit rate.

データ生成部304は、スイッチ処理部302および回線変換部303の出力側に配置されている。データ生成部304は、パケットデータと回線データからハイブリッドMACフレームの図11に示したデータ部分134(パケットデータ142、回線データ143)のビット列を生成する。また、データ生成部304はパケットデータ142と回線データ143からパリティリンク106のデータ部分を生成する。   The data generation unit 304 is arranged on the output side of the switch processing unit 302 and the line conversion unit 303. The data generation unit 304 generates a bit string of the data portion 134 (packet data 142, line data 143) shown in FIG. 11 of the hybrid MAC frame from the packet data and line data. Further, the data generation unit 304 generates a data portion of the parity link 106 from the packet data 142 and the line data 143.

データ生成部304の出力側には、第1〜第4のハイブリッドMAC生成部3051〜3054が配置されている。第1〜第3のハイブリッドMAC生成部3051〜3053は、データ生成部304から受け取ったデータ部分のビット列からパリティバイトを生成して、ハイブリッドMACフレームを生成することになる。第4のハイブリッドMAC生成部3054はパリティリンク106に送出するためのハイブリッドMACフレームを生成する。 On the output side of the data generating unit 304, first through fourth hybrid MAC generation unit 305 1 to 305 4 are arranged. The first to third hybrid MAC generation units 305 1 to 305 3 generate a parity byte from the bit string of the data portion received from the data generation unit 304 and generate a hybrid MAC frame. The fourth hybrid MAC generator 305 4 produces a hybrid MAC frame for transmitting a parity link 106.

送信タイミング生成部306は、図20で説明したように各リンクのフレームの送信タイミングを指示するための送信タイミング信号307を第1〜第4のハイブリッドMAC生成部3051〜3054に供給する。第1〜第4のハイブリッドMAC生成部3051〜3054の出力側には、第1〜第4の物理層送信部3081〜3084が配置されている。このうちの第1の物理層送信部3081はハイブリッドリンク1051に、第2の物理層送信部3082はハイブリッドリンク1052に、第3の物理層送信部3083はハイブリッドリンク1053に、それぞれ接続されている。第4の物理層送信部3084はパリティリンク106に接続されている。したがって、第1〜第4の物理層送信部3081〜3084は、送信タイミング信号307の指示によって、それぞれのハイブリッドMACフレームを3本のハイブリッドリンク1051〜1053および1本のパリティリンク106に送出することになる。 The transmission timing generation unit 306 supplies the transmission timing signal 307 for instructing the transmission timing of the frame of each link to the first to fourth hybrid MAC generation units 305 1 to 305 4 as described with reference to FIG. First to fourth physical layer transmission units 308 1 to 308 4 are arranged on the output side of the first to fourth hybrid MAC generation units 305 1 to 305 4 . Of these, the first physical layer transmitter 308 1 is connected to the hybrid link 105 1 , the second physical layer transmitter 308 2 is connected to the hybrid link 105 2 , and the third physical layer transmitter 308 3 is connected to the hybrid link 105 3 . , Each connected. Fourth physical layer transmission section 308 4 is connected to a parity link 106. Therefore, the first to fourth physical layer transmission units 308 1 to 308 4 transmit the respective hybrid MAC frames to the three hybrid links 105 1 to 105 3 and the one parity link 106 according to the instruction of the transmission timing signal 307. Will be sent to.

受信側装置102は、3本のハイブリッドリンク1051〜1053と1本ずつ対をなして接続した第1〜第3の物理層受信部3111〜3113と、パリティリンク106に接続した第4の物理層受信部3114を備えている。これら第1〜第4の物理層受信部3111〜3114は、イーサネット(登録商標)の物理層における受信処理をする機能を有する。 The receiving-side apparatus 102 includes first to third physical layer receiving units 311 1 to 311 3 connected in pairs with three hybrid links 105 1 to 105 3, and a first connected to the parity link 106. and a physical layer receiver 311 4 4. These first to fourth physical layer receivers 311 1 to 311 4 have a function of performing reception processing in the physical layer of Ethernet (registered trademark).

第1〜第4の物理層受信部3111〜3114の出力側には、それぞれ1つずつ対応して第1〜第4のハイブリッドMAC終端部3121〜3124が配置されている。第1〜第4のハイブリッドMAC終端部3121〜3124は、リンクの状態の正常性を確認し、各リンクにおけるハイブリッドMACフレーム中のデータをパリティバイトによって異常がないか確認する。その結果、異常がなければデータ部分を取り出す。異常があれば異常があったことを記録する。 First to fourth hybrid MAC terminators 312 1 to 312 4 are arranged on the output side of the first to fourth physical layer receivers 311 1 to 311 4 in correspondence with each other. The first to fourth hybrid MAC terminators 312 1 to 312 4 confirm the normality of the link state, and confirm whether the data in the hybrid MAC frame in each link is abnormal by the parity byte. As a result, if there is no abnormality, the data portion is extracted. If there is an abnormality, record that there was an abnormality.

第1〜第4のハイブリッドMAC終端部3121〜3124の出力側にはデータ再生部313と、タイミング抽出部314が配置されている。データ再生部313は、3本のハイブリッドリンク1051〜1053におけるハイブリッドMACフレームのシーケンス番号とビット位置を指定することで第1〜第3のハイブリッドMAC終端部3121〜3123からデータを取り出す。そして、取り出したデータに異常があれば、3本のハイブリッドリンク1051〜1053と1本のパリティリンク106のデータから異常となったリンクのデータ部分を再生する。また、ビット位置からパケットデータ142と回線データ143を分離する。これにより、これらパケットデータ142と回線データ143を再生する。 On the output side of the first to fourth hybrid MAC termination units 312 1 to 312 4, a data reproduction unit 313 and a timing extraction unit 314 are arranged. Data reproducing unit 313 takes out the data from the three hybrid link 105 1-105 3 hybrid MAC sequence number and the bit position first to third hybrid MAC terminating unit 312 1 to 312 3 by specifying the frame in the . If there is an abnormality in the extracted data, the data portion of the link that has become abnormal is reproduced from the data of the three hybrid links 105 1 to 105 3 and one parity link 106. Further, the packet data 142 and the line data 143 are separated from the bit position. Thereby, the packet data 142 and the line data 143 are reproduced.

タイミング抽出部314は、第1〜第4のハイブリッドMAC終端部3121〜3124がハイブリッドMACフレームを受信したタイミングを抽出する。そして、このタイミングから、受信側装置102がハイブリッドMACフレームを送信するタイミングを調節して、第1〜第4のハイブリッドMAC終端部3121〜3124から取り出したデータをデータ再生部313に送出する。 Timing extraction unit 314, first through fourth hybrid MAC terminating unit 312 1 to 312 4 extracts a timing of receiving the hybrid MAC frame. Then, from this timing, the timing at which the receiving apparatus 102 transmits the hybrid MAC frame is adjusted, and the data extracted from the first to fourth hybrid MAC terminators 312 1 to 312 4 is sent to the data reproducing unit 313. .

データ再生部313の出力側にはスイッチ処理部315と回線変換部316が配置されている。スイッチ処理部315はデータ再生部313によって再生されたパケットデータ142を仕分けして、その出力側に配置された第1および第2の物理層送信部3171、3172に割り振る。 On the output side of the data reproduction unit 313, a switch processing unit 315 and a line conversion unit 316 are arranged. The switch processing unit 315 sorts the packet data 142 reproduced by the data reproduction unit 313 and allocates the packet data 142 to the first and second physical layer transmission units 317 1 and 317 2 arranged on the output side.

第1の物理層送信部3171は一方の通常リンク1071に接続されており、送信側装置101に接続されている一方の通常リンク1031から入力されたパケットデータを受信し再生したパケットデータを通常リンク1071に送信する。第2の物理層送信部3172は他方の通常リンク1072に接続されており、送信側装置101に接続されている他方の通常リンク1032から入力されたパケットデータを受信し再生したパケットデータを通常リンク1072に送信する。 The first physical layer transmission unit 317 1 is connected to one normal link 107 1 and receives and reproduces packet data input from one normal link 103 1 connected to the transmission side apparatus 101. Is transmitted to the normal link 107 1 . The second physical layer transmission unit 317 2 is connected to the other normal link 107 2 , and receives and reproduces packet data input from the other normal link 103 2 connected to the transmission-side apparatus 101. Is transmitted to the normal link 107 2 .

回線変換部316はデータ再生部313の分離した回線データ143の転送を受ける。回線変換部316は回線リンク108に接続されている。回線変換部316は、送信側装置101に接続されている回線リンク104から伝送されてきた回線データを受信し再生した回線データを回線リンク108に送信する。   The line conversion unit 316 receives the transfer of the line data 143 separated by the data reproduction unit 313. The line conversion unit 316 is connected to the line link 108. The line conversion unit 316 receives line data transmitted from the line link 104 connected to the transmission side apparatus 101 and transmits the reproduced line data to the line link 108.

次に、図21を用いて本実施の形態の通信システム100の動作を更に具体的に説明する。   Next, operation | movement of the communication system 100 of this Embodiment is demonstrated more concretely using FIG.

図21における2本の通常リンク1031、1032からはMACフレームが送信側装置101に入力される。1本の回線リンク104からは、MACフレーム以外のデジタルデータのビット列が送信側装置101に入力される。 A MAC frame is input to the transmitting apparatus 101 from the two normal links 103 1 and 103 2 in FIG. From one line link 104, a bit string of digital data other than the MAC frame is input to the transmission-side apparatus 101.

物理層受信部3011、3012でMACフレームはイーサネット(登録商標)における物理層の処理を行い、MACフレームが再生される。スイッチ処理部302では、FDB(Filtering Database)を参照してスイッチングが行われる。 The physical layer receivers 301 1 and 301 2 perform physical layer processing on the Ethernet (registered trademark) to reproduce the MAC frame. In the switch processing unit 302, switching is performed with reference to an FDB (Filtering Database).

送信側装置101に入力されたデータが、図21に示すように受信側装置102へ転送される場合を説明する。回線変換部303では、回線リンク104から受信したビット列を、受信側装置102へ転送するビット列に変換する。変換したビット列は、データ生成部304に渡される。データ生成部304は、ビット列の意味を解析して転送に必要な情報だけを変換する。このような処理の必要がなければそのままのビット列をデータ生成部304に渡す。   A case will be described in which data input to the transmission-side apparatus 101 is transferred to the reception-side apparatus 102 as shown in FIG. The line conversion unit 303 converts the bit string received from the line link 104 into a bit string to be transferred to the receiving side apparatus 102. The converted bit string is passed to the data generation unit 304. The data generation unit 304 analyzes the meaning of the bit string and converts only the information necessary for transfer. If such processing is not necessary, the bit string as it is is passed to the data generation unit 304.

データ生成部304は、スイッチ処理部302から渡されたMACフレームを伝送するハイブリッドリンクごとに振り分ける。振り分け先はスイッチ処理部302が決定したポートに振り分けを行ったり、帯域を考慮してMACフレームを各リンクに順番に振り分けるようにしてもよい。受信側装置102は同じルールに従ってデータを再生することになる。   The data generation unit 304 distributes each MAC link transmitted from the switch processing unit 302 for each hybrid link. The distribution destination may be distributed to the ports determined by the switch processing unit 302, or the MAC frame may be distributed to each link in order in consideration of the bandwidth. The receiving apparatus 102 reproduces data according to the same rule.

図22は、データ生成部によるMACフレームの振り分けの処理の様子を表わしたものである。図21と共に説明する。   FIG. 22 shows a state of MAC frame distribution processing by the data generation unit. This will be described with reference to FIG.

データ生成部304は、図21に示すスイッチ処理部302から送られてくるパケットデータを格納するパケットデータ格納部321と、回線変換部303から送られてくる回線データを格納する回線データ格納部322を備えている。また、データ生成部304は、これらパケットデータ格納部321および回線データ格納部322からデータ部分の読み出しを指示するデータベース部323を備えている。パケットデータ格納部321および回線データ格納部322から読み出されたビット列は、第1〜第4のハイブリッドMAC生成部3051〜3054のうちの対応するものに振り分けられて送出される。 The data generation unit 304 includes a packet data storage unit 321 that stores packet data sent from the switch processing unit 302 shown in FIG. 21, and a line data storage unit 322 that stores line data sent from the line conversion unit 303. It has. Further, the data generation unit 304 includes a database unit 323 for instructing reading of the data portion from the packet data storage unit 321 and the line data storage unit 322. The bit strings read from the packet data storage unit 321 and the line data storage unit 322 are distributed to the corresponding ones of the first to fourth hybrid MAC generation units 305 1 to 305 4 and transmitted.

図23は、データベース部の構成の一部を表わしたものである。データベース部323は、シーケンス番号とそのシーケンス番号におけるハイブリッドMACフレームの先頭からのビット位置(ビット番号)で特定したそれぞれの場所に存在するデータの種別を登録している。ここで「データの種別」とは、該当位置に格納されているデータがパケットデータ、回線データ、パリティバイトのいずれであるかを示す情報をいう。   FIG. 23 shows a part of the configuration of the database unit. The database unit 323 registers the type of data existing at each location specified by the sequence number and the bit position (bit number) from the beginning of the hybrid MAC frame in the sequence number. Here, “data type” refers to information indicating whether the data stored at the corresponding position is packet data, line data, or parity byte.

図22と共に説明する。パケットデータ格納部321および回線データ格納部322は、データベース部323の指示に応じてパケットデータあるいは回線データを指示されたタイミングで読み出す。これら読み出されたビット列は第1〜第4のハイブリッドMAC生成部3051〜3054のうちの対応するものに振り分けられて送出される。データベース部323に示されたタイミングで送り出されたビット列は、ハイブリッドMACフレームのペイロードのデータ部分となる。 This will be described with reference to FIG. The packet data storage unit 321 and the line data storage unit 322 read the packet data or the line data at an instructed timing in accordance with an instruction from the database unit 323. These read bit sequence is transmitted is distributed to a corresponding one of the first to fourth hybrid MAC generation unit 305 1 to 305 4. The bit string sent out at the timing shown in the database unit 323 becomes the data portion of the payload of the hybrid MAC frame.

パリティバイトの部分は何もマッピングしない。また、データ生成部304では、第1〜第3のハイブリッドMAC生成部3051〜3053に渡すデータからパリティリンクに渡すデータ部分を生成し、パリティリンク用の第4のハイブリッドMAC生成部3054にビット列を渡す。 No part of the parity byte is mapped. In addition, the data generation unit 304 generates a data portion to be passed to the parity link from data to be passed to the first to third hybrid MAC generation units 305 1 to 305 3 , and a fourth hybrid MAC generation unit 305 4 for parity link. Pass bit string to.

第1〜第4のハイブリッドMAC生成部3051〜3054に送出するタイミングで該当するMACフレームが存在しない場合には、図10に示すIFG125に相当するデータ部分であると判別する。この場合、データ生成部304は、プリアンブル121以外のパターンを第1〜第4のハイブリッドMAC生成部3051〜3054のうちの該当するものに送出する。 When there is no corresponding MAC frame at the timing of transmission to the first to fourth hybrid MAC generation units 305 1 to 305 4 , it is determined that the data part corresponds to the IFG 125 shown in FIG. In this case, the data generation unit 304 sends a pattern other than the preamble 121 to the corresponding one of the first to fourth hybrid MAC generation units 305 1 to 305 4 .

第1〜第4のハイブリッドMAC生成部3051〜3054に送出するタイミングは、データベース部323に基づいて、決定する。データ生成部304は、回線変換部303から渡されたビット列を伝送するハイブリッドリンクを決定する。振り分け先は、回線変換部303が決定する等の方法を取ればよい。振り分けられたMACフレームは、プリアンブル、SFD、MACフレームを構成するビットとして第1〜第4のハイブリッドMAC生成部3051〜3054に送出する。 The timing of transmission to the first to fourth hybrid MAC generation units 305 1 to 305 4 is determined based on the database unit 323. The data generation unit 304 determines a hybrid link that transmits the bit string passed from the line conversion unit 303. The distribution destination may be determined by the line conversion unit 303 or the like. Sorting was MAC frame includes a preamble, SFD, and sends to the first to fourth hybrid MAC generation unit 305 1 to 305 4 as bits constituting the MAC frame.

第1〜第3のハイブリッドMAC生成部3051〜3053は、データ生成部304から受信したビット列にパリティバイトを付加してペイロードデータを付与する。この後、図示しない送信タイミングバッファを通した後にハイブリッドMACフレームのペイロード123(図10参照)内にコピーされる。この送信タイミングバッファは、送信タイミングが変動する幅を吸収するために用いられる。このため、通信を始める一番最初のデータを受信した際、特定のデータ量がバッファされた後で、送信タイミングにしたがって送信が開始される。 The first to third hybrid MAC generation units 305 1 to 305 3 add payload data by adding a parity byte to the bit string received from the data generation unit 304. Thereafter, after passing through a transmission timing buffer (not shown), it is copied into the payload 123 (see FIG. 10) of the hybrid MAC frame. This transmission timing buffer is used to absorb the range in which the transmission timing varies. For this reason, when the very first data to start communication is received, after a specific amount of data is buffered, transmission is started according to the transmission timing.

送信タイミング生成部306は送信タイミングになったときに第1〜第4のハイブリッドMAC生成部3051〜3054に対してそれぞれ送信の指示を出す。この指示を受けて、第1〜第4のハイブリッドMAC生成部3051〜3054は第1〜第4の物理層送信部3081〜3084に対して送信を開始する。ハイブリッドMACフレームの送信は、ペイロード内のデータ部の生成が完了するのを待つことなく、ペイロードを構成するビットにデータ部分をコピーしながら送信を行うことも可能である。 Instructs the transmit respectively first through fourth hybrid MAC generation unit 305 1 to 305 4 when the transmission timing generating unit 306 which becomes the transmission timing. In response to this instruction, the first to fourth hybrid MAC generation units 305 1 to 305 4 start transmission to the first to fourth physical layer transmission units 308 1 to 308 4 . The hybrid MAC frame can be transmitted while copying the data portion to the bits constituting the payload without waiting for the generation of the data portion in the payload to be completed.

第1〜第4の物理層送信部3081〜3084ではハイブリッドMACフレームに対して符号化等のイーサネット(登録商標)における物理層の処理を行った後、3本のハイブリッドリンク1051〜1053および1本のパリティリンク106に送信する。 The first to fourth physical layer transmission units 308 1 to 308 4 perform physical layer processing in Ethernet (registered trademark) such as encoding on the hybrid MAC frame, and then three hybrid links 105 1 to 105. Transmit to 3 and 1 parity link 106.

次に図21に示した受信側装置102の動作について説明する。受信側装置102は、3本のハイブリッドリンク1051〜1053とパリティリンク106からハイブリッドMACフレームを入力する。 Next, the operation of the receiving apparatus 102 shown in FIG. 21 will be described. The receiving-side apparatus 102 inputs a hybrid MAC frame from the three hybrid links 105 1 to 105 3 and the parity link 106.

第1〜第4の物理層受信部3111〜3114は、受信したMACフレームに対してイーサネット(登録商標)における物理層の処理を行い、ハイブリッドMACフレームを再生する。再生したこれらハイブリッドMACフレームは第1〜第4のハイブリッドMAC終端部3121〜3124に渡される。 The first to fourth physical layer receivers 311 1 to 311 4 perform physical layer processing in Ethernet (registered trademark) on the received MAC frame to reproduce the hybrid MAC frame. These hybrid MAC frame playback is passed to the hybrid MAC terminating unit 312 1 to 312 4 of the first to fourth.

第1〜第4のハイブリッドMAC終端部3121〜3124は、リンクの状態の正常性を確認する。そして、各ハイブリッドMACフレーム中のデータをパリティバイトによって異常がないか確認し、異常がなければデータ部分を取り出す。異常があれば異常があったことを記録する。 The first to fourth hybrid MAC terminators 312 1 to 312 4 confirm the normality of the link state. Then, the data in each hybrid MAC frame is confirmed by the parity byte for abnormality, and if there is no abnormality, the data portion is extracted. If there is an abnormality, record that there was an abnormality.

データ再生部313は、図22に示したデータベース部323と同一構造の図示しないデータベース部を備えている。データ再生部313はこのデータベース部に基づき、各ハイブリッドリンクのハイブリッドMACフレームのシーケンス番号とビットを指定して、第1〜第4のハイブリッドMAC終端部3121〜3124からデータを取り出す。この結果、取り出したデータに異常があれば、ハイブリッドリンク1051〜1053とパリティリンク106のデータから異常となったリンクのデータ部分を再生する。また、ビット位置からパケットデータと回線データを分離することでこれらパケットデータと回線データを再生する。再生したパケットデータはスイッチ処理部315に転送され、回線データは回線変換部316に転送される。 The data reproduction unit 313 includes a database unit (not shown) having the same structure as the database unit 323 shown in FIG. Based on this database unit, the data reproducing unit 313 designates the sequence number and bit of the hybrid MAC frame of each hybrid link, and extracts data from the first to fourth hybrid MAC terminators 312 1 to 312 4 . As a result, if there is an abnormality in the extracted data, the data portion of the link having an abnormality is reproduced from the data of the hybrid links 105 1 to 105 3 and the parity link 106. Further, the packet data and the line data are reproduced by separating the packet data and the line data from the bit positions. The reproduced packet data is transferred to the switch processing unit 315, and the line data is transferred to the line conversion unit 316.

ところで、3本のハイブリッドリンク1051〜1053のそれぞれは配線長によってパケットの遅延が異なる。このため、データ再生部313では、第1〜第3のハイブリッドMAC終端部3121〜3123からデータを取り込む前に、配線長差による遅延差を吸収するための待ち時間を要する。待ち時間は、3本のハイブリッドリンク1051〜1053のうちの1つで受信を開始してから固定時間後まででもよいし、通信開始前に遅延差を測定しておいて、最大の遅延差を固定時間の代わりに用いるようにしてもよい。 Incidentally, each of the three hybrid links 105 1 to 105 3 has a different packet delay depending on the wiring length. For this reason, the data reproducing unit 313 needs a waiting time to absorb the delay difference due to the wiring length difference before taking in data from the first to third hybrid MAC terminators 312 1 to 312 3 . The waiting time may be from the start of reception by one of the three hybrid links 105 1 to 105 3 to a fixed time later, or after measuring the delay difference before the start of communication, the maximum delay The difference may be used instead of a fixed time.

ハイブリッドMACフレームのパリティバイトやIFG、パケットデータにとっては回線データが、データを遅延させることにつながる。また、回線データにとってはパケットデータがデータを遅延させることにつながる。これらの遅延量は一定値とは限らない。このため、パケットデータも回線データも3本のハイブリッドリンク1051〜1053を経由する間の遅延に対して遅延揺らぎが発生する。また、既に説明したように3本のハイブリッドリンク1051〜1053の間には遅延差が存在する。この遅延差は送信側装置101の送信タイミングの変動により変動する。このため、データ再生部313ではこれらの要因により発生する遅延揺らぎを吸収するための工夫が必要になる。 For the parity byte, IFG, and packet data of the hybrid MAC frame, line data leads to data delay. For line data, packet data leads to data delay. These delay amounts are not always constant values. For this reason, delay fluctuation occurs with respect to the delay between the packet data and the line data passing through the three hybrid links 105 1 to 105 3 . Further, as already described, there is a delay difference between the three hybrid links 105 1 to 105 3 . This delay difference fluctuates due to fluctuations in transmission timing of the transmission side apparatus 101. For this reason, the data reproducing unit 313 needs to be devised for absorbing delay fluctuations caused by these factors.

図24は、データ再生部における遅延揺らぎを吸収する回路部分を表わしたものである。データ再生部313は、前記した遅延揺らぎを吸収するためにパケットデータジッタバッファ341と、回線データジッタバッファ342を備えている。データ再生部313には、前記した図22に示したデータベース部323と同一構造のデータベース部343と、パケットデータと回線データの振り分けを行うビット振り分け部344を備えている。   FIG. 24 shows a circuit portion that absorbs delay fluctuations in the data reproducing section. The data reproduction unit 313 includes a packet data jitter buffer 341 and a line data jitter buffer 342 to absorb the delay fluctuation described above. The data reproducing unit 313 includes a database unit 343 having the same structure as the database unit 323 shown in FIG. 22 and a bit distributing unit 344 that distributes packet data and line data.

データベース部343は、データ再生部313内で再生されたデータ部分345をビット単位でパケットデータと回線データに振り分ける。このうちの振り分けられたパケットデータはパケットデータジッタバッファ341に格納され、ジッタを吸収する時間だけ遅延されて、図21に示す第1〜第3のハイブリッドMAC生成部3051〜3053に振り分けられる。回線データの方は回線データジッタバッファ342に格納され、ジッタを吸収する時間だけ遅延されて、図21に示す第4のハイブリッドMAC生成部3054に送出される。 The database unit 343 distributes the data portion 345 reproduced in the data reproducing unit 313 into packet data and line data in bit units. Packet data sorted of this out is stored in the packet data jitter buffer 341, is delayed by a time to absorb jitter, is distributed to the first to third hybrid MAC generation unit 305 1 to 305 3 shown in FIG. 21 . The line data is stored in the line data jitter buffer 342, delayed by a time for absorbing jitter, and sent to the fourth hybrid MAC generation unit 3054 shown in FIG.

このように本実施の形態ではパケットデータジッタバッファ341と回線データジッタバッファ342を用いて遅延揺らぎを吸収している。このため、受信側装置102が通信を始める一番最初のデータを受信した際、特定のデータ量がデータジッタバッファ341と回線データジッタバッファ342に蓄積された後に、スイッチ処理部315と回線変換部316にこれらのデータの転送が開始されることになる。   As described above, in this embodiment, the delay fluctuation is absorbed by using the packet data jitter buffer 341 and the line data jitter buffer 342. For this reason, when the receiving side apparatus 102 receives the first data to start communication, after the specific data amount is accumulated in the data jitter buffer 341 and the line data jitter buffer 342, the switch processing unit 315 and the line conversion unit At 316, transfer of these data is started.

タイミング抽出部314は、第1〜第4のハイブリッドMAC終端部3121〜3124がハイブリッドMACフレームを受信したタイミングを抽出する。そして、自装置としての受信側装置102のハイブリッドMACフレームの送信タイミングを調節する。 Timing extraction unit 314, first through fourth hybrid MAC terminating unit 312 1 to 312 4 extracts a timing of receiving the hybrid MAC frame. And the transmission timing of the hybrid MAC frame of the receiving side apparatus 102 as an own apparatus is adjusted.

以上説明した本実施の形態の通信システム100によれば、次のような効果を奏することができる。   According to the communication system 100 of the present embodiment described above, the following effects can be achieved.

第1の効果は、リンク間でのクロックが非同期であるイーサネット(登録商標)において、ビット位置によりデータを特定する手段を有し、単位時間当たりのビットレートを制御できる。このため、イーサネット(登録商標)と他の通信技術を同一イーサネット(登録商標)リンク上に統合することができる。   The first effect is that in Ethernet (registered trademark) in which clocks between links are asynchronous, there is means for specifying data by bit positions, and the bit rate per unit time can be controlled. For this reason, Ethernet (registered trademark) and other communication technologies can be integrated on the same Ethernet (registered trademark) link.

第2の効果は、リンク間でのクロックが非同期であるイーサネット(登録商標)において、ビット位置によりデータを特定する手段を有し、複数リンクの間でビットの対応関係を定義できる。このため、複数リンクの先頭からの位置が同じビットのパリティを計算することができ、それを1つの専用リンクで送信することで、1つのリンク障害に対しては、データを復元することができ、パケットロスを防止することができる。   As a second effect, in Ethernet (registered trademark) in which clocks between links are asynchronous, there is a means for specifying data by bit positions, and bit correspondences can be defined among a plurality of links. For this reason, it is possible to calculate the parity of the bit with the same position from the top of multiple links, and by transmitting it on one dedicated link, it is possible to restore data for one link failure Packet loss can be prevented.

第3の効果は、リンク間でのクロックが非同期であるイーサネット(登録商標)において、パリティ専用リンクを用いる。これによって、二重化よりも回線利用率を上げながら通信システム100を高信頼化することができる。   A third effect is that a parity-dedicated link is used in Ethernet (registered trademark) in which clocks between links are asynchronous. As a result, the communication system 100 can be made highly reliable while increasing the line utilization rate rather than duplexing.

第4の効果は、本実施の形態ではTDM(Time Division Multiplexing)のように受信側の特定のビット位置から、送信側の特定のビット位置へ転送することにしている。このため、リンク速度が異なっていても低遅延での転送が可能となる。リンク間でのクロックが非同期であるイーサネット(登録商標)では、イーサネット(登録商標)フレーム以外のデータをカプセル化すると、パケット長に依存する伝送遅延が発生するが、本実施の形態の通信システム100で遅延を減少させることができる。   The fourth effect is that, in this embodiment, transfer is performed from a specific bit position on the reception side to a specific bit position on the transmission side as in TDM (Time Division Multiplexing). For this reason, transfer with low delay is possible even if the link speeds are different. In Ethernet (registered trademark) in which clocks between links are asynchronous, when data other than an Ethernet (registered trademark) frame is encapsulated, a transmission delay depending on the packet length occurs, but the communication system 100 according to the present embodiment. Can reduce the delay.

第5の効果は、前記した送信タイミングバッファを用いることで、送信タイミングが変動する幅を吸収することができる。また、図24に示した、ジッタバッファを用いることにより受信レートと送信レートの変動が発生することを吸収できる。このため、回線データをイーサネット(登録商標)リンク上にビット位置を指定してマッピングすることができる。   The fifth effect is that the above-described transmission timing buffer can be used to absorb the width in which the transmission timing fluctuates. Further, the use of the jitter buffer shown in FIG. 24 can absorb the occurrence of fluctuations in the reception rate and transmission rate. Therefore, the line data can be mapped on the Ethernet (registered trademark) link by designating the bit position.

第6の効果は、本実施の形態では、パケットスイッチのような送信時の輻輳が発生せず、イーサネット(登録商標)上のどのビット位置に回線データをマッピングするかを指定できる。このため、回線データの転送時にはビットごとの転送が可能となり、パケットスイッチにおけるストアアンドフォワード転送のような、パケット長に比例する遅延を抑えることも可能であり、低遅延が求められる技術も統合することができる。   As a sixth effect, in the present embodiment, congestion at the time of transmission unlike the packet switch does not occur, and it is possible to specify which bit position on the Ethernet (registered trademark) the line data is mapped to. For this reason, when transferring line data, bit-by-bit transfer is possible, delays proportional to the packet length, such as store-and-forward transfer in packet switches, can be suppressed, and technologies that require low delay are also integrated. be able to.

このように本実施の形態では、従来技術における次のような問題を解消することができる。まず、パケット網においては、リンク異常時のためにリンク冗長を行っていたが、切り替えに時間がかかることがあり、送達確認を行う形式の通信に対しては、再送のための遅延が発生するという問題があったが、これを解消する。   As described above, according to the present embodiment, the following problems in the prior art can be solved. First, in a packet network, link redundancy was performed due to a link error, but switching may take time, and a delay for retransmission occurs for communications in the form of confirming delivery. There was a problem, but this is solved.

次に、従来のパケット網では装置間でのクロック同期が取られていない場合が多く、リンクごとにクロック精度が異なるため、転送においてはパケット全体を取り込んでから転送するストアアンドフォワード転送を用いることが多かった。これによるパケット長に起因する遅延が発生したが、これを解消する。   Second, in conventional packet networks, clock synchronization between devices is often not achieved, and clock accuracy varies from link to link, so use store-and-forward transfer to transfer the entire packet after transfer. There were many. This causes a delay due to the packet length, which is eliminated.

更にパケット網では輻輳時に他パケットの長さに起因する遅延が発生するため、遅延が増加するとともに、遅延の揺らぎが発生するために受信側で同程度のバッファが必要となり、低遅延化が難しいという問題があったが、これも解消することができる。   Furthermore, in the packet network, a delay due to the length of other packets occurs at the time of congestion, so the delay increases and the fluctuation of the delay occurs, so the same buffer level is required on the receiving side, and it is difficult to reduce the delay. However, this can also be solved.

更に従来からLAN(Local Area Network)、ストレージ、クラスタ等の用途によって異なる通信技術・通信装置が使われており、前記したように煩雑化するという問題があった。具体的には、イーサネット(登録商標)とは異なるアドレス方式、スイッチ方式が採用されていたり、フロー制御によりパケットロスを低減する技術をベースにしていたり、カットスルーにより遅延を低減している技術のように、特性が異なる別の技術が使われていた。   Further, conventionally, different communication technologies / communication devices have been used depending on applications such as LAN (Local Area Network), storage, cluster, etc., and there has been a problem that it is complicated as described above. Specifically, a technology that uses a different address method and switch method from Ethernet (registered trademark), is based on technology that reduces packet loss by flow control, or that reduces delay by cut-through. As such, different technologies with different characteristics were used.

リンクの高信頼性が要求される通信技術では、無瞬断切り替えのために二重化することが良く行われるが、二重化では帯域の利用効率が低い。   In communication technologies that require high link reliability, duplexing is often performed for uninterrupted switching, but bandwidth utilization efficiency is low in duplexing.

また、リンクアグリゲーション冗長では通常、異常が発生したときにリンクのパケットがロスしてしまう。単純な振り分けルールが使われることが多く、リンク障害が発生してから別のポートに切り替えたり、振り分け先対象ポートを絞って振り分けを開始するため、切り替えまでにパケットがロスしてしまう。   In link aggregation redundancy, a link packet is usually lost when an abnormality occurs. Simple distribution rules are often used, and switching to another port after a link failure has occurred, or distribution is started by narrowing down the distribution target port, so packets are lost before switching.

帯域を有効に使うため、ある条件を満たすパケットの出力ポートを指定する手法によって、ある程度予測の付くトラフィック種別ごとに振り分け先を指定する方法もあるが、異常時に出力ポートの再設定をする必要があるため、切り替えに時間を要する。   In order to use bandwidth effectively, there is a method to specify the distribution destination for each traffic type that can be predicted to some extent by specifying the output port of a packet that satisfies a certain condition, but it is necessary to reset the output port in the event of an abnormality Therefore, switching takes time.

カプセル化による通信方式のイーサネット(登録商標)への統合方式では、パケット長に依存する伝送遅延が発生する。また、輻輳時には他パケットの送信待ちのためのパケット長に起因する遅延が発生する。   In the integration method of the communication method by encapsulation into Ethernet (registered trademark), a transmission delay depending on the packet length occurs. In addition, a delay due to the packet length for waiting to transmit other packets occurs during congestion.

本実施の形態では、基本的にクロック同期の取られていない装置間で、単位時間当たりの送信ビット数が同じになるように制御して、リンク間のデータをビット位置によって対応付けを可能としている。そして、パリティを用いて受信側でデータを復旧できるようにすることで、ロスを防止してリンクを高信頼化し、複数の通信方式をカプセル化せずにイーサネット(登録商標)リンク上に統合しながら、回線交換と同等の転送を可能とすることで低遅延化を実現する。これにより、様々な特性の通信方式をイーサネット(登録商標)上に統合することが可能になる。   In the present embodiment, basically, the number of transmission bits per unit time is controlled to be the same between devices that are not clock-synchronized, and data between links can be associated by bit positions. Yes. By enabling parity to recover data on the receiving side using parity, links can be made highly reliable and multiple communication methods can be integrated on the Ethernet (registered trademark) link without being encapsulated. However, low latency is realized by enabling transfer equivalent to circuit switching. This makes it possible to integrate communication methods having various characteristics on the Ethernet (registered trademark).

受信側装置では、所定のビット位置から、イーサネット(登録商標)かそれ以外のデータかを識別してデータを取り出し、それぞれイーサネット(登録商標)用のスイッチ処理部か回線データとして出力する。また、リンク高信頼化のために、各イーサネット(登録商標)リンクのパリティ値を伝送する専用のリンクを導入し、二重化よりも帯域利用率を高めながら高信頼化する。イーサネット(登録商標)以外の通信技術を、カプセル化によってイーサネット(登録商標)上に統合する場合、出力ポートで輻輳が発生し、他のパケットの長さに比例する伝送遅延が発生することがある。本実施の形態では、複数のリンク間のビット位置でデータの対応付けを行えるようにして、回線交換のようにビットごとの転送を可能にすることで低遅延化を実現する。   The receiving side device identifies Ethernet (registered trademark) or other data from a predetermined bit position, extracts the data, and outputs the data as a switch processing unit for Ethernet (registered trademark) or line data, respectively. In addition, in order to improve the link reliability, a dedicated link for transmitting the parity value of each Ethernet (registered trademark) link is introduced, and the reliability is improved while the bandwidth utilization rate is increased rather than the duplex. When communication technologies other than Ethernet (registered trademark) are integrated on Ethernet (registered trademark) by encapsulation, congestion may occur at the output port, and transmission delay proportional to the length of other packets may occur. . In the present embodiment, data can be associated at bit positions between a plurality of links, and low-latency is realized by enabling transfer for each bit as in circuit switching.

これらは、ネットワーク内でクロックが非同期であるイーサネット(登録商標)網上の複数装置間で送信タイミングを合わせる方法と、調整ビット数と送信タイミング生成により、送信ビット数を複数リンク間で同一とする方法と、特定のフレームフォーマットとそのビット位置によりイーサネット(登録商標)とそれ以外のデータを識別する情報を保持するデータベースとにより、イーサネット(登録商標)とそれ以外の回線のデータを統合する方法と、リンク間のビットの対応付けをすることにより、1つのリンク異常に対してはデータの復元を可能とするパリティを伝送するリンクを構成する方法とそれらを適用した装置により、実現する。   In these methods, the number of transmission bits is made the same among multiple links by adjusting the transmission timing between a plurality of devices on the Ethernet (registered trademark) network whose clocks are asynchronous in the network, and by generating the adjustment bit number and the transmission timing. And a method of integrating data of Ethernet and other lines by a database holding information identifying Ethernet and other data according to a specific frame format and its bit position, and By associating bits between links, a method of configuring a link for transmitting a parity that enables data restoration can be realized for one link abnormality and a device to which these are applied.

<発明の変形例>   <Modification of the invention>

以上説明した本実施の形態の通信システム100では、送信側装置101と受信側装置102が3本のハイブリッドリンク1051〜1053と1本のパリティリンク106によって直接接続された構成となっているが、これに限るものではない。たとえば3台以上の通信装置を使用した通信システムにも本発明を適用することができる。 The communication system 100 according to the present embodiment described above has a configuration in which the transmission-side device 101 and the reception-side device 102 are directly connected by the three hybrid links 105 1 to 105 3 and the one parity link 106. However, it is not limited to this. For example, the present invention can be applied to a communication system using three or more communication devices.

図25は、本発明の変形例における通信システムの構成を示したものである。変形例の通信システム100Aは、図21に示した送信側装置101と受信側装置102の間に中継装置401が配置された構成となっている。したがって、送信側装置101と受信側装置102の内部構成は図21に示したものと全く同一であり、これらの図示を省略している。   FIG. 25 shows the configuration of a communication system in a modification of the present invention. The communication system 100A according to the modification has a configuration in which a relay device 401 is arranged between the transmission side device 101 and the reception side device 102 shown in FIG. Therefore, the internal configurations of the transmission-side apparatus 101 and the reception-side apparatus 102 are exactly the same as those shown in FIG. 21, and their illustration is omitted.

ただし、図21で送信側装置101の出力側に接続された3本のハイブリッドリンク1051〜1053は、図25で中継装置401を他方の接続先として、それぞれの符号の末尾に「A」を追加して区別している。パリティリンク106についても同様にパリティリンク106Aと表現している。また、中継装置401と受信側装置102を接続するリンクに関しては、同様にそれぞれの符号の末尾に「B」を追加して区別している。 However, the three hybrid links 105 1 to 105 3 connected to the output side of the transmission-side apparatus 101 in FIG. 21 have “A” at the end of each code, with the relay apparatus 401 as the other connection destination in FIG. It is distinguished by adding. The parity link 106 is similarly expressed as a parity link 106A. Similarly, the link connecting the relay apparatus 401 and the receiving apparatus 102 is distinguished by adding “B” to the end of each code.

更に中継装置401の内部については、図21に示した送信側装置101および受信側装置102の内部と同一名称の部品について同一の符号の末尾に「A」を追加して示している。これらの部品の機能は送信側装置101および受信側装置102における符号の末尾に「A」が付いていない各部品と同一である。   Further, regarding the inside of the relay apparatus 401, “A” is added to the end of the same reference numerals for the parts having the same names as the inside of the transmission side apparatus 101 and the reception side apparatus 102 shown in FIG. The functions of these components are the same as those of components that do not have “A” at the end of the reference numerals in the transmission-side apparatus 101 and the reception-side apparatus 102.

中継装置401内には、新たにスイッチ処理部411と回線転送部412が配置されている。これらは、データ再生部313Aとデータ生成部304Aの間に配置されている。スイッチ処理部411は、図21における受信側装置102内のスイッチ処理部315と送信側装置101内のスイッチ処理部302を併せ持った機能を備えている。同様に回線転送部412は、図21における受信側装置102内の回線変換部316と送信側装置101内の回線変換部303を併せ持った機能を備えている。   In the relay apparatus 401, a switch processing unit 411 and a line transfer unit 412 are newly arranged. These are arranged between the data reproduction unit 313A and the data generation unit 304A. The switch processing unit 411 has a function having both the switch processing unit 315 in the reception-side device 102 and the switch processing unit 302 in the transmission-side device 101 in FIG. Similarly, the line transfer unit 412 has a function having both the line conversion unit 316 in the reception-side device 102 and the line conversion unit 303 in the transmission-side device 101 in FIG.

このような構成の通信システム100Aで送信側装置101は、イーサネット(登録商標)フレームを伝送するリンクとしての2本の通常リンク1031、1032と、イーサネット(登録商標)以外のデータを、単なるビット列とみなして伝送するリンクとしての回線リンク104からデータを入力する。そして、図21で説明したように第1〜第3の物理層送信部3081A〜3083Aから3本のハイブリッドリンク1051A〜1053Aに通常リンクと回線リンクのデータ所定のビット位置にマッピングしたハイブリッドMACフレームを送信する。第4の物理層送信部3084Aは3本のハイブリッドリンク1051〜1053を流れるハイブリッドMACフレームのデータ部分における、先頭からの位置が同じビットのパリティ値をデータ部に載せて、パリティリンク106BにハイブリッドMACフレームを送信する。 In the communication system 100A configured as described above, the transmission-side apparatus 101 simply transmits two normal links 103 1 and 103 2 as links for transmitting an Ethernet (registered trademark) frame and data other than the Ethernet (registered trademark). Data is input from the line link 104 as a link to be transmitted as a bit string. Then, as described with reference to FIG. 21, the predetermined bits of the normal link and line link data are transferred from the first to third physical layer transmitters 308 1 A to 308 3 A to the three hybrid links 105 1 A to 105 3 A. A hybrid MAC frame mapped to the position is transmitted. The fourth physical layer transmission unit 308 4 A puts the parity value of the bit having the same position from the head in the data part of the hybrid MAC frame flowing through the three hybrid links 105 1 to 105 3 on the data part, A hybrid MAC frame is transmitted to 106B.

中継装置401は、第1〜第4の物理層受信部3111A〜3114Aを備えている。これら第1〜第4の物理層受信部3111A〜3114Aは、イーサネット(登録商標)の物理層における受信処理をする機能を有する。第1〜第4の物理層送信部3081A〜3084Aは、イーサネット(登録商標)の物理層における送信処理をする機能を有する。 The relay device 401 includes first to fourth physical layer receivers 311 1 A to 311 4 A. The first to fourth physical layer receiving units 311 1 A to 311 4 A have a function of performing reception processing in the physical layer of Ethernet (registered trademark). The first to fourth physical layer transmission units 308 1 A to 308 4 A have a function of performing transmission processing in the physical layer of Ethernet (registered trademark).

スイッチ処理部411はMACフレームを転送するブリッジ機能を有する。回線転送部412は、データ再生部313Aから受信したデータを、データ生成部304Aに転送する。   The switch processing unit 411 has a bridge function for transferring MAC frames. The line transfer unit 412 transfers the data received from the data reproduction unit 313A to the data generation unit 304A.

データ再生部313Aは、3本のハイブリッドリンク1051A〜1053AのハイブリッドMACフレームのシーケンス番号とビットを指定して第1〜第3のハイブリッドMAC終端部3121A〜3123Aからデータを取り出す。取り出したデータに異常があれば、データ再生部313Aは、3本のハイブリッドリンク1051A〜1053Aと1本のパリティリンク106Aのデータから異常となったリンクのデータ部を再生し、ビット位置からパケットデータと回線データを分離してパケットデータ142と回線データ143(図11参照)を再生する。データ再生部313Aは、これら再生されたパケットデータ142をスイッチ処理部411に転送し、回線データ143を回線転送部412に転送する。 The data reproduction unit 313A designates the sequence numbers and bits of the hybrid MAC frames of the three hybrid links 105 1 A to 105 3 A and transmits data from the first to third hybrid MAC termination units 3121 1 to 312 3 A. Take out. If there is an abnormality in the extracted data, the data reproducing unit 313A reproduces the data portion of the link that has become abnormal from the data of the three hybrid links 105 1 A to 105 3 A and one parity link 106A, and the bit Packet data 142 and line data 143 (see FIG. 11) are reproduced by separating packet data and line data from the position. The data reproduction unit 313A transfers the reproduced packet data 142 to the switch processing unit 411 and transfers the line data 143 to the line transfer unit 412.

データ生成部304Aは、パケットデータ142と回線データ143からハイブリッドMACフレームのデータ部分のビット列を生成する。データ生成部304Aは、また、パケットデータ142と回線データ143からパリティリンク106Bのデータ部を生成する。   The data generation unit 304A generates a bit string of the data portion of the hybrid MAC frame from the packet data 142 and the line data 143. The data generation unit 304A also generates a data part of the parity link 106B from the packet data 142 and the line data 143.

第1〜第4のハイブリッドMAC終端部3121A〜3124Aは、リンクの状態の正常性を確認し、各ハイブリッドMACフレーム中のデータをパリティバイトによって異常がないか確認する。異常がなければデータ部分を取り出す。異常があれば異常があったことを記録する。 The first to fourth hybrid MAC terminators 312 1 A to 312 4 A confirm the normality of the link state, and confirm whether data in each hybrid MAC frame is abnormal by the parity byte. If there is no abnormality, the data part is taken out. If there is an abnormality, record that there was an abnormality.

第1〜第3のハイブリッドMAC生成部3051A〜3053Aはデータ生成部304Aから受け取ったデータ部分のビット列からパリティバイトを生成し、ハイブリッドMACフレームを生成する。第4のハイブリッドMAC生成部3054Aはパリティリンク106Bに送出するためのハイブリッドMACフレームを生成する。 The first to third hybrid MAC generation units 305 1 A to 305 3 A generate a parity byte from the bit string of the data portion received from the data generation unit 304A, and generate a hybrid MAC frame. The fourth hybrid MAC generation unit 305 4 A generates a hybrid MAC frame to be transmitted to the parity link 106B.

タイミング抽出部314Aは、ハイブリッドMACフレームを受信したタイミングから、自装置としての中継装置401におけるハイブリッドMACフレームの送信タイミングを調節して、送信タイミング生成部306Aにタイミング情報を送る。送信タイミング生成部306Aは、タイミング抽出部314Aから得たタイミング情報を基に、送信タイミングを生成する。そして、第1〜第4のハイブリッドMAC生成部3051A〜3054Aに対して、各ハイブリッドMACフレームの送信タイミングを指示することになる。 The timing extraction unit 314A adjusts the transmission timing of the hybrid MAC frame in the relay device 401 as its own device from the timing at which the hybrid MAC frame is received, and sends timing information to the transmission timing generation unit 306A. The transmission timing generation unit 306A generates transmission timing based on the timing information obtained from the timing extraction unit 314A. Then, the transmission timing of each hybrid MAC frame is instructed to the first to fourth hybrid MAC generation units 305 1 A to 305 4 A.

受信側装置102は、中継装置401と接続された3本のハイブリッドリンク1051B〜1053Bおよび1本のパリティリンク106Bを介してハイブリッドMACフレームを受信する。このうち3本のハイブリッドリンク1051B〜1053Bは、図21における3本のハイブリッドリンク1051〜1053と同一性格のリンクであり、1本のパリティリンク106Bは図21における1本のパリティリンク106と同一性格のリンクである。 The receiving side apparatus 102 receives the hybrid MAC frame via the three hybrid links 105 1 B to 105 3 B and one parity link 106 B connected to the relay apparatus 401. Of these, the three hybrid links 105 1 B to 105 3 B are links having the same characteristics as the three hybrid links 105 1 to 105 3 in FIG. 21, and one parity link 106 B is one link in FIG. This link has the same character as the parity link 106.

受信側装置102は、図21に示したと同一の構成となっているので、受信およびデータの再生処理を同様に行う。そして、イーサネット(登録商標)のMACフレームについては2本の通常リンク1071、1072に送出し、それ以外のデータは1本の回線リンク108に送出することになる。 Since the receiving-side apparatus 102 has the same configuration as that shown in FIG. The Ethernet (registered trademark) MAC frame is transmitted to the two normal links 107 1 and 107 2 , and the other data is transmitted to the single line link 108.

ところで、変形例の通信システム100Aのように送信側装置101と受信側装置102を含めた通信装置の3台以上でハイブリッドMACフレームが通信される場合、これらの装置間で単位時間あたりの送信ビット数を合わせる必要が生じる。これを次に説明する。   By the way, when a hybrid MAC frame is communicated by three or more communication devices including the transmission-side device 101 and the reception-side device 102 as in the communication system 100A of the modification, transmission bits per unit time are transmitted between these devices. It is necessary to match the numbers. This will be described next.

図26は、複数台の装置間で単位時間あたりの送信ビット数を合わせるようにした通信システムの原理的な構成を表わしたものである。この図に示した通信システム430では、第1〜第8の通信装置431〜438が通常のイーサネット(登録商標)リンクで接続されている。このうちの第2〜第7の通信装置432〜437が凡例441で示すようにハイブリッドリンクで接続されているとする。図26に示した接続構造では、ハイブリッドリンクによって第2〜第7の通信装置432〜437の接続経路がループ状となっている。このためタイミング制御のためのパケットをハイブリッドリンクに流すと、これがループに沿って永続的に循環するという不具合を発生させる。   FIG. 26 shows the basic configuration of a communication system in which the number of transmission bits per unit time is matched between a plurality of devices. In the communication system 430 shown in this figure, first to eighth communication devices 431 to 438 are connected by a normal Ethernet (registered trademark) link. Of these, it is assumed that the second to seventh communication devices 432 to 437 are connected by a hybrid link as indicated by a legend 441. In the connection structure shown in FIG. 26, the connection path of the second to seventh communication devices 432 to 437 is in a loop shape by the hybrid link. For this reason, when a packet for timing control is sent to the hybrid link, this causes a problem that it circulates permanently along the loop.

そこで、一例として第4の通信装置434をマスタとして、パケットがループ状に流れる可能性のある第2、第3、第5〜第7の通信装置432、433、435〜437をスレーブとする。そして、マスタの第4の通信装置434を頂点として、第2、第3、第5〜第7の通信装置432、433、435〜437との間にタイミング配信ツリー451を形成する。ツリー構成はSTP(Spanning Tree Protocol)のような仕組みによって作成することができる。   Therefore, as an example, the fourth communication device 434 is used as a master, and the second, third, fifth to seventh communication devices 432, 433, and 435 to 437, in which packets may flow in a loop, are used as slaves. Then, a timing distribution tree 451 is formed between the second, third, and fifth to seventh communication devices 432, 433, and 435 to 437, with the master fourth communication device 434 as a vertex. The tree configuration can be created by a mechanism such as STP (Spanning Tree Protocol).

これらのツリーの上位側のポートを凡例441に示すリファレンスポートとし、リファレンスポートから受信するハイブリッドMACフレームにより、タイミングを抽出する。マスタ以外の通信装置としての第1〜第3、第5〜第8の通信装置431〜433、435〜438は、抽出されたタイミングを、図21における送信タイミング生成部306あるいは図25における送信タイミング生成部306Aに送り、各ハイブリッドリンクの送信タイミングとして使用する。これにより、マスタの第4の通信装置434に対して、マスタ以外の第1〜第3、第5〜第8の通信装置431〜433、435〜438は、単位時間当たりに第4の通信装置434の送信フレーム数と同数のフレームを送信することができる。   Ports on the upper side of these trees are set as reference ports shown in the legend 441, and timing is extracted by a hybrid MAC frame received from the reference ports. The first to third, fifth to eighth communication devices 431 to 433 and 435 to 438 serving as communication devices other than the master use the extracted timing as the transmission timing generation unit 306 in FIG. 21 or the transmission timing in FIG. The data is sent to the generation unit 306A and used as the transmission timing of each hybrid link. Accordingly, the first to third, fifth to eighth communication devices 431 to 433 and 435 to 438 other than the master are connected to the fourth communication device 434 as the master by the fourth communication device per unit time. The same number of frames as 434 transmission frames can be transmitted.

この変形例における通信システム100Aの動作について更に詳しく説明を行う。   The operation of the communication system 100A in this modification will be described in more detail.

この変形例でマスタとなった図26における第4の通信装置434は、自装置のクロックを一定クロックごとにマスタクロックとして送信する。先の実施の形態では、ハイブリッドMACフレームを1秒間に1,000,000個送信する。この変形例でも同様にハイブリッドMACフレームを1秒間に1,000,000個送信するものとする。この場合、10GHzにおいて、10,000クロックごとにマスタクロックの送信タイミングとすればよい。ただし、通常は低い周波数のクロックを用いる。そこで、その低い周波数のクロックにおいて1/1,000,000秒に相当するクロックごとにマスタクロックの送信タイミングとすればよい。   The fourth communication device 434 in FIG. 26, which becomes the master in this modification, transmits its own clock as a master clock every fixed clock. In the previous embodiment, 1,000,000 hybrid MAC frames are transmitted per second. Similarly, in this modification, it is assumed that 1,000,000 hybrid MAC frames are transmitted per second. In this case, the transmission timing of the master clock may be set every 10,000 clocks at 10 GHz. However, a low frequency clock is usually used. Therefore, the master clock transmission timing may be set for each clock corresponding to 1 / 1,000,000 seconds in the low-frequency clock.

マスタ以外の装置としての図26における第1〜第3、第5〜第8の通信装置431〜433、435〜438は、第4の通信装置434と同様にそれぞれ自装置のクロックを基にして一定周期ごとに送信タイミングを生成する。しかしながら、これら第1〜第3、第5〜第8の通信装置431〜433、435〜438は、リファレンスポートからハイブリッドMACフレームのヘッダを読み込んだ際に、自装置のクロックの方がマスタクロックよりも早いか遅いかを判別して、自装置のクロックの送信タイミングを補正する。ただし、ハイブリッドMACフレームを読み込んでからのクロック数は、送信周期ごとに「0」に戻すものとする。   The first to third, fifth to eighth communication devices 431 to 433 and 435 to 438 in FIG. 26 as devices other than the master are each based on their own clocks, similarly to the fourth communication device 434. Transmission timing is generated at regular intervals. However, when the first to third, fifth to eighth communication apparatuses 431 to 433 and 435 to 438 read the header of the hybrid MAC frame from the reference port, the clock of the own apparatus is more than the master clock. It determines whether it is earlier or later, and corrects the clock transmission timing of its own device. However, the number of clocks after reading the hybrid MAC frame is returned to “0” every transmission cycle.

すなわち、自装置のクロックの方が遅いと判断した場合には、自装置のクロックの送信周期を短くし、自装置のクロックの方が早いと判断した場合は、自装置のクロックの送信周期を長くする。このようにすることで、自装置の送信フレーム数を、マスタとなった第4の通信装置434の送信フレーム数に追従させることができる。また、マスタ以外の装置としての第1〜第3、第5〜第8の通信装置431〜433、435〜438は、単位時間当たりにマスタとなった第4の通信装置434の送信フレーム数と同数のフレームを送信することになる。   That is, when it is determined that the clock of its own device is slower, the transmission cycle of the clock of its own device is shortened, and when it is determined that the clock of its own device is earlier, the clock transmission cycle of its own device is set. Lengthen. By doing in this way, the number of transmission frames of the own device can be made to follow the number of transmission frames of the fourth communication device 434 that has become the master. Further, the first to third, fifth to eighth communication devices 431 to 433 and 435 to 438 as devices other than the master have the number of transmission frames of the fourth communication device 434 that becomes the master per unit time. The same number of frames will be transmitted.

図25に示す中継装置401は、データ再生部313Aの処理の後に、スイッチ処理部411と回線転送部412は、それぞれ再生したMACフレームと回線データを次のデータ生成部304Aに転送する。中継装置401のそれ以外の回路部分の動作は送信側装置101および受信側装置102と同様である。   In the relay apparatus 401 shown in FIG. 25, after the processing of the data reproduction unit 313A, the switch processing unit 411 and the line transfer unit 412 transfer the reproduced MAC frame and line data to the next data generation unit 304A, respectively. The operation of other circuit portions of the relay apparatus 401 is the same as that of the transmission side apparatus 101 and the reception side apparatus 102.

以上説明した変形例における通信システム100Aでは、図26に示したタイミング配信ツリー451を用いて送信側装置101、受信側装置102、中継装置401等の各通信装置がハイブリッドMACフレームを受信するタイミングを抽出する。そして、これによる送信タイミングの生成機構を用いて、通信システム100Aを構成する全通信装置のハイブリッドリンクにおける、単位時間当たりのデータ部分の送信ビット数を揃えることができる。   In the communication system 100A in the modified example described above, the timing at which each communication device such as the transmission side device 101, the reception side device 102, and the relay device 401 receives the hybrid MAC frame using the timing distribution tree 451 shown in FIG. Extract. And the transmission bit number of the data part per unit time in the hybrid link of all the communication apparatuses which comprise the communication system 100A can be equalized using the transmission timing generation mechanism by this.

また、前記した実施の形態で説明した送信タイミングバッファやジッタバッファを用いるようにすれば、複数リンク間でのビット位置の対応付けが可能となる。このため、パリティリンクを用いて単一リンクの障害に対してデータを復元することが可能になり、リンクの高信頼性を実現することができる。   If the transmission timing buffer and the jitter buffer described in the above embodiment are used, it is possible to associate bit positions among a plurality of links. For this reason, it becomes possible to restore data against a failure of a single link using a parity link, and high reliability of the link can be realized.

以上説明した変形例の通信システム100Aによれば、実施の形態による効果の他に次のような効果を奏することができる。   According to the communication system 100A of the modified example described above, the following effects can be obtained in addition to the effects of the embodiment.

この変形例では、リンク間でのクロックが非同期であるイーサネット(登録商標)において、ビット位置によりデータを特定する手段を有し、単位時間当たりのビットレートを制御できる。このため、複数装置間を経由するイーサネット(登録商標)以外の通信方式によるビット列をイーサネット(登録商標)上で回線交換を行う通信方式を統合することができる。   In this modified example, in Ethernet (registered trademark) in which clocks between links are asynchronous, means for specifying data by bit positions is provided, and the bit rate per unit time can be controlled. For this reason, it is possible to integrate a communication method for exchanging a bit string on a communication method other than Ethernet (registered trademark) via a plurality of devices on the Ethernet (registered trademark).

また、変形例では、タイミング抽出部314Aが送信側装置101の送信タイミングを抽出し、それによって自装置の送信タイミングを修正する。自身がタイミングを抽出するリファレンスポートの選定は配信ツリーを構成して行う。これにより、通信システム100Aを構成する全通信装置のハイブリッドリンクにおける、単位時間当たりのデータ部分の送信ビット数を揃えることができる。   In the modification, the timing extraction unit 314A extracts the transmission timing of the transmission-side apparatus 101, thereby correcting the transmission timing of the own apparatus. Selection of the reference port from which the timing is extracted is performed by configuring a distribution tree. Thereby, the number of transmission bits of the data portion per unit time in the hybrid link of all the communication apparatuses constituting the communication system 100A can be made uniform.

<発明のその他の変形の可能性>   <Possibility of other modifications of the invention>

以上説明した実施の形態および変形例ではパリティバイトを使用してエラーに対する検出や修正を行ったが、これに限るものではない。たとえばCRC(Cyclic Redundancy Check)を用いることも可能である。   In the embodiment and the modification described above, the parity byte is used to detect and correct the error. However, the present invention is not limited to this. For example, CRC (Cyclic Redundancy Check) can be used.

また、実施の形態および変形例ではリンク速度を10Gビットイーサネット(登録商標)に限定し、リンク速度を統一したが、リンク速度が違ってもよい。この場合には、ハイブリッドMACフレーム送信タイミングを速度差に応じて何倍かに調節すればよい。パケットのカットスルー転送ではリンク速度が異なるとストアアンドフォワード転送と同じになってしまう。本発明ではビットの対応付けでビットごとの転送が可能であるので、リンク速度が異なる場合でも低遅延での転送が可能である。また、通常はビットごとよりは8ビットを束ねたバイトごとの転送が想定されるが、バイト以外の複数のまとまりごとの転送を行ってもよいことはもちろんである。   In the embodiment and the modification, the link speed is limited to 10 Gbit Ethernet (registered trademark) and the link speed is unified, but the link speed may be different. In this case, the hybrid MAC frame transmission timing may be adjusted several times according to the speed difference. Packet cut-through transfer is the same as store-and-forward transfer at different link speeds. In the present invention, since bit-by-bit transfer is possible by associating bits, transfer with low delay is possible even when the link speed is different. In addition, transfer of each byte in which 8 bits are bundled rather than each bit is normally assumed, but it is needless to say that a plurality of batches other than bytes may be transferred.

なお、実施の形態では、ネットワーク内の装置間でクロック自体の同期は取らないことにした。しかしながら、本発明は非同期系に限定されるものではなく、ある程度の同期を確保している系に対しても適用することができる。   In the embodiment, the clock itself is not synchronized between devices in the network. However, the present invention is not limited to an asynchronous system, and can be applied to a system that ensures a certain degree of synchronization.

クロック自体の同期が必要な通信技術を統合する場合は、本発明を適用した装置に対して、クロック同期の仕組みを導入することでクロックを同期した状態で本技術を適用できる。また、本発明はリンクの冗長化についてのものであるが、スイッチ部などを二重化を組み合わせることにより、装置全体としての高信頼化も可能である。   When integrating communication technologies that require synchronization of the clocks themselves, the present technology can be applied in a state where the clocks are synchronized by introducing a clock synchronization mechanism to a device to which the present invention is applied. Further, the present invention relates to link redundancy. However, by combining the switch unit and the like with a duplex configuration, high reliability of the entire apparatus can be achieved.

また、本発明は通信システムあるいは通信ネットワークのすべてに画一的に適用される必要がない。たとえば、一部のサーバエリアに限定して、局所的に複数の通信方式を統合したいニーズがある場合、これらのネットワークへの部分適用も可能である。   Further, the present invention need not be applied uniformly to all communication systems or communication networks. For example, if there is a need to integrate a plurality of communication methods locally in a limited server area, partial application to these networks is also possible.

本発明を適用する場合、イーサネット(登録商標)以外の通信技術にはビットを固定的に割り当てるため、イーサネット(登録商標)以外の通信がなされていないときに帯域を無駄にしてしまう。このため、比較的短時間の大容量転送に対して必要なときだけ回線データ用のビットを割り当てたり、小容量の回線データのみ常時確保したり、また、多少帯域が無駄になっても遅延を削減したい用途で使用するなど、カプセル化による統合方式とは補完関係になる。   When the present invention is applied, since bits are fixedly assigned to communication technologies other than Ethernet (registered trademark), the bandwidth is wasted when communication other than Ethernet (registered trademark) is not performed. For this reason, bits for line data are allocated only when necessary for large-capacity transfer in a relatively short time, only small-capacity line data is always secured, and even if some bandwidth is wasted, there is a delay. It is complementary to the integrated method by encapsulation, such as using it for purposes that you want to reduce.

パリティリンクは常時ではなく、大容量データ転送時だけ有効にしてもよい。たとえば、小容量の回線データであれば、パリティリンクではなく、該当のビットのみ2つのリンクの同じビット位置を割り当てて2重化して使う等のように、状況に応じた使い分けにより、より効果を発揮することができる。複数リンクの信頼性をまとめて高める場合などにはパリティリンクが有効である。データバックアップなど短時間で、大容量の転送があり、送達確認が必要な種類のトラフィック等に対して有効である。再送の確率が減るため、高速にバックアップを終了できるからである。   The parity link may be enabled only during large-capacity data transfer, not always. For example, for small-capacity line data, the parity bit is not a parity link, but only the corresponding bit is assigned the same bit position of the two links and used in a duplicated manner. It can be demonstrated. A parity link is effective when the reliability of a plurality of links is improved together. It is effective for traffic of a type that requires large amount of transfer in a short time such as data backup and requires delivery confirmation. This is because the probability of retransmission is reduced and backup can be completed at high speed.

本発明はクロック同期技術とは補完関係となることができる。ネットワーク内で本発明を適用した装置のクロックが同期できている場合は、より有効に帯域を利用することができる。また、通信キャリア網で従来から使用されているSONET/SDH(Synchronous Optical Network/Synchronous Digital Hierarchy)、T1、E1などの回線などを重畳することが容易になり、またリンクの二重化相当の信頼性も備えることになる。   The present invention can be complementary to the clock synchronization technique. When the clocks of the devices to which the present invention is applied can be synchronized in the network, the bandwidth can be used more effectively. In addition, it is easy to superimpose lines such as SONET / SDH (Synchronous Optical Network / Synchronous Digital Hierarchy), T1, and E1 that are conventionally used in communication carrier networks, and reliability equivalent to duplexing of links is also achieved. To prepare.

以上説明した実施の形態の一部または全部は、以下の付記のようにも記載されるが、以下の記載に限定されるものではない。   Some or all of the embodiments described above are described as in the following supplementary notes, but are not limited to the following descriptions.

(付記1)
予め用意したA本(ただしAは2以上の整数。)の伝送線路からそれぞれ任意の伝送方式で送られてきたデータを伝送線路ごとに個別に受信するデータ受信手段と、
このデータ受信手段の受信したA本それぞれの伝送線路のデータを、データの宛先となる装置との間で予め取り決めたビット位置ごとにB通り(ただしBは2以上の整数。)に分配した混在データを作成する混在データ作成手段と、
この混在データ作成手段で作成したB通りの混在データのそれぞれにデータの宛先となる装置との間で予め取り決めた同一フレーム内でのエラーチェック用あるいはエラー修正用の同一フレーム用冗長ビットを付加して全部でB通りのデータ本体を作成するデータ本体作成手段と、
このデータ本体作成手段によって作成したデータ本体のそれぞれをペイロードに組み込んだB通りのデータ伝送用ハイブリッドMAC(Media Access Control)フレームを組み立てるデータ伝送用ハイブリッドMACフレーム組立手段と、
このデータ伝送用ハイブリッドMACフレーム組立手段によって組み立てられたそれぞれのデータ伝送用ハイブリッドMACフレームを予め用意したB本の伝送線路にそれぞれ対応付けて送り出すデータ伝送用ハイブリッドMACフレーム送出手段
とを具備することを特徴とする送信側装置。
(Appendix 1)
Data receiving means for individually receiving, for each transmission line, data sent by an arbitrary transmission method from A transmission lines prepared in advance (where A is an integer of 2 or more);
A mixture in which the data of each of the A transmission lines received by the data receiving means is distributed in B ways (where B is an integer of 2 or more) for each bit position determined in advance with the data destination device. Mixed data creation means to create data,
Redundant bits for the same frame for error check or error correction in the same frame determined in advance with the data destination device are added to each of the B types of mixed data created by this mixed data creation means. Data body creation means for creating a total of B data bodies,
Hybrid MAC frame assembling means for data transmission for assembling B data transmission hybrid MAC (Media Access Control) frames in which each of the data bodies created by the data body creating means is incorporated in the payload;
Data transmission hybrid MAC frame sending means for sending the data transmission hybrid MAC frames assembled by the data transmission hybrid MAC frame associating with the B transmission lines prepared in advance, respectively. A transmitting device characterized.

(付記2)
前記データ本体作成手段で作成したB通りのデータ本体のそれぞれのビット位置に1ビットずつ対応付け、前記データの宛先となる装置との間で予め取り決めた異なったフレーム間でのエラーチェック用あるいはエラー修正用のフレーム間冗長ビットを演算するフレーム間冗長ビット演算手段と、
このフレーム間冗長ビット演算手段で演算した結果得られた前記B通りのデータ本体と同一ビット長のフレーム間冗長ビットをC通り(ただしCは1以上の整数。)のペイロードに組み込んだチェック用ハイブリッドMACフレームを組み立てるチェック用ハイブリッドMACフレーム組立手段と、
このチェック用ハイブリッドMACフレーム組立手段によって組み立てられたC通りのチェック用ハイブリッドMACフレームを前記B本の伝送線路とは別に用意したC本の伝送線路に1つずつ割り振って送り出すチェック用ハイブリッドMACフレーム送出手段
とを更に具備することを特徴とする付記1記載の送信側装置。
(Appendix 2)
One bit is associated with each bit position of the B data bodies created by the data body creating means, and error checking or error between different frames determined in advance with the data destination device An interframe redundant bit calculation means for calculating an interframe redundant bit for correction;
Hybrid for checking in which inter-frame redundant bits having the same bit length as the B data bodies obtained as a result of the arithmetic operation by the inter-frame redundant bit arithmetic means are incorporated into C (where C is an integer of 1 or more) payload. Hybrid MAC frame assembling means for checking for assembling a MAC frame;
Sending out the hybrid MAC frame for check that sends out the C hybrid MAC frames for check assembled by the hybrid MAC frame assembly for check one by one to the C transmission lines prepared separately from the B transmission lines. The transmitter apparatus according to appendix 1, further comprising: means.

(付記3)
前記任意の伝送方式の少なくとも1つはイーサネット(登録商標)によるMACフレームを伝送する方式であることを特徴とする付記1記載の送信側装置。
(Appendix 3)
The transmitting apparatus according to claim 1, wherein at least one of the arbitrary transmission methods is a method of transmitting a MAC frame by Ethernet (registered trademark).

(付記4)
前記任意の伝送方式の少なくとも1つは回線データをビット列として伝送する方式であることを特徴とする付記1記載の送信側装置。
(Appendix 4)
The transmitting apparatus according to appendix 1, wherein at least one of the arbitrary transmission methods is a method of transmitting line data as a bit string.

(付記5)
前記混在データ作成手段は、イーサネット(登録商標)によるMACフレームの全体を前記ペイロードに組み込むデータとして混在データを作成することを特徴とする付記3記載の送信側装置。
(Appendix 5)
4. The transmission side device according to appendix 3, wherein the mixed data creating means creates mixed data as data in which an entire MAC frame based on Ethernet (registered trademark) is incorporated into the payload.

(付記6)
前記混在データ作成手段は、イーサネット(登録商標)によるMACフレームのペイロードに格納されたデータを前記ペイロードに組み込むデータとして混在データを作成することを特徴とする付記3記載の送信側装置。
(Appendix 6)
4. The transmission side apparatus according to appendix 3, wherein the mixed data creating means creates mixed data as data to be embedded in the payload of a MAC frame based on Ethernet (registered trademark).

(付記7)
前記データ伝送用ハイブリッドMACフレーム送出手段によって伝送線路に送り出されるデータ伝送用ハイブリッドMACフレームおよびチェック用ハイブリッドMACフレームの長さは、前記データの宛先となる装置との間で予め取り決めた長さから装置間のクロックの誤差を吸収するための所定のビット数の調整ビットだけ短いことを特徴とする付記2記載の送信側装置。
(Appendix 7)
The lengths of the hybrid MAC frame for data transmission and the hybrid MAC frame for check sent out to the transmission line by the hybrid MAC frame sending means for data transmission are determined from the length determined in advance with the data destination device. 3. The transmission side apparatus according to appendix 2, wherein the transmission side apparatus is shorter by an adjustment bit having a predetermined number of bits for absorbing a clock error.

(付記8)
前記同一フレーム用冗長ビットは、パリティチェック用のビットをバイト単位で使用することを特徴とする付記1記載の送信側装置。
(Appendix 8)
The transmission side apparatus according to appendix 1, wherein the redundant bit for the same frame uses a bit for parity check in units of bytes.

(付記9)
前記同一フレーム用冗長ビットは、CRC(Cyclic Redundancy Check)を構成するビットであることを特徴とする付記1記載の送信側装置。
(Appendix 9)
The transmission side device according to appendix 1, wherein the redundant bit for the same frame is a bit constituting a CRC (Cyclic Redundancy Check).

(付記10)
前記フレーム間冗長ビットはパリティチェック用のビットをバイト単位で使用し、前記C本の伝送線路は1本の伝送線路であることを特徴とする付記2記載の送信側装置。
(Appendix 10)
The transmission side apparatus according to appendix 2, wherein the inter-frame redundant bit uses a parity check bit in byte units, and the C transmission lines are one transmission line.

(付記11)
前記フレーム間冗長ビットはCRCに必要とするビット数で構成され、前記C本の伝送線路はこのビット数に相当する本数の伝送線路であることを特徴とする付記2記載の送信側装置。
(Appendix 11)
The transmission side apparatus according to appendix 2, wherein the inter-frame redundant bits are configured by the number of bits required for CRC, and the C transmission lines are the number of transmission lines corresponding to the number of bits.

(付記12)
予め用意したB本(ただしBは2以上の整数。)の伝送線路からそれぞれ送られてきたイーサネット(登録商標)によるMACフレームとしてのデータ伝送用ハイブリッドMACフレームを伝送線路ごとに個別に受信するデータ伝送用ハイブリッドMACフレーム受信手段と、
このデータ伝送用ハイブリッドMACフレーム受信手段の受信したB本のデータ伝送用ハイブリッドMACフレームのそれぞれのペイロードに組み込まれたA通り(ただしAは2以上の整数。)の伝送線路に対応するデータをデータの送信元となる装置との間で予め取り決めたビット位置ごとにA通りに分配することで全部でA通りのデータ本体に戻すデータ本体再構成手段と、
このデータ本体再構成手段によって再構成されたA通りのデータ本体のそれぞれから前記データの送信元となる装置との間で予め取り決めた同一フレーム内でのエラーチェック用あるいはエラー修正用の同一フレーム用冗長ビットを分離する同一フレーム用冗長ビット分離手段と、
この同一フレーム用冗長ビット分離手段によって分離したそれぞれの同一フレーム用冗長ビットを用いてA通りのデータ本体における受信すべきデータのエラー検出あるいは修正を行う同一フレーム用エラー検出・修正手段と、
この同一フレーム用エラー検出・修正手段の処理の終了したA通りのデータを前記データの送信元となる装置との間で予め取り決めた伝送方式のデータ形式に変換するデータ形式変換手段と、
このデータ形式変換手段で変換したA通りのデータを予め用意したA本の伝送線路にそれぞれ対応付けて送出する伝送線路送出手段
とを具備することを特徴とする受信側装置。
(Appendix 12)
Data for individually receiving hybrid MAC frames for data transmission as MAC frames by Ethernet (registered trademark) respectively sent from B transmission lines prepared in advance (B is an integer of 2 or more). A hybrid MAC frame receiving means for transmission;
Data corresponding to A transmission lines (where A is an integer greater than or equal to 2) incorporated in the payload of each of the B data transmission hybrid MAC frames received by the data transmission hybrid MAC frame receiving means is data. Data body reconstruction means for returning to A data bodies in total by distributing them in A ways for each bit position determined in advance with the transmission source device;
For the same frame for error check or error correction in the same frame determined in advance between each of the A data bodies reconstructed by the data body reconstructing means and the data transmission source device Redundant bit separation means for the same frame for separating redundant bits;
Error detection / correction means for the same frame for performing error detection or correction of data to be received in A data bodies using the redundant bits for the same frame separated by the redundancy bits separation means for the same frame;
A data format conversion means for converting the data A in which the processing of the error detection / correction means for the same frame has been completed into a data format of a transmission method decided in advance with the data transmission source device;
A receiving side device comprising transmission line sending means for sending A data converted by the data format conversion means in correspondence with A transmission lines prepared in advance.

(付記13)
予め用意したC本(ただしCは1以上の整数。)の伝送線路からそれぞれ送られてきたイーサネット(登録商標)によるMACフレームとしてのチェック用ハイブリッドMACフレームを受信するチェック用ハイブリッドMACフレーム受信手段と、
このチェック用ハイブリッドMACフレーム受信手段で受信したC本のチェック用ハイブリッドMACフレームのそれぞれのペイロードに組み込まれたエラーチェック用あるいはエラー修正用のフレーム間冗長ビットを分離するフレーム間冗長ビット分離手段と、
前記エラー処理手段によって処理後のA通りのデータの同一ビット位置のビットを、前記フレーム間冗長ビット分離手段によって分離した前記フレーム間冗長ビットを用いてエラー検出あるいは修正を行うフレーム間エラー処理手段を備え、
前記データ形式変換手段は前記同一フレーム用エラー検出・修正手段の処理の終了したA通りのデータについて前記フレーム間エラー処理手段を用いてエラー検出あるいは修正を行うことを特徴とする付記12記載の受信側装置。
(Appendix 13)
Check hybrid MAC frame receiving means for receiving a check hybrid MAC frame as a MAC frame by Ethernet (registered trademark) respectively sent from C transmission lines (where C is an integer of 1 or more) prepared in advance; ,
Inter-frame redundant bit separating means for separating error-checking or error-correcting inter-frame redundant bits incorporated in the payloads of the C check hybrid MAC frames received by the checking hybrid MAC frame receiving means;
Inter-frame error processing means for detecting or correcting an error using the inter-frame redundant bit obtained by separating the bits at the same bit position of the A data after processing by the error processing means by the inter-frame redundant bit separating means. Prepared,
13. The reception according to appendix 12, wherein the data format conversion means performs error detection or correction using the inter-frame error processing means for the A data for which the processing of the error detection / correction means for the same frame has been completed. Side device.

(付記14)
予め用意したB本(ただしBは2以上の整数。)の伝送線路からそれぞれ送られてきたイーサネット(登録商標)によるMACフレームとしてのデータ伝送用ハイブリッドMACフレームを伝送線路ごとに個別に受信するデータ伝送用ハイブリッドMACフレーム受信手段と、
このデータ伝送用ハイブリッドMACフレーム受信手段の受信したB本のデータ伝送用ハイブリッドMACフレームのそれぞれのペイロードに組み込まれたA通り(ただしAは2以上の整数。)の伝送線路に対応するデータをデータの送信元となる装置および中継を行う装置との間で予め取り決めたビット位置ごとにA通りに分配することで全部でA通りのデータ本体に戻すデータ本体再構成手段と、
このデータ本体再構成手段によって再構成されたA通りのデータ本体のそれぞれから前記データの送信元となる装置との間で予め取り決めた同一フレーム内でのエラーチェック用あるいはエラー修正用の同一フレーム用冗長ビットを分離する同一フレーム用冗長ビット分離手段と、
この同一フレーム用冗長ビット分離手段によって分離したそれぞれの同一フレーム用冗長ビットを用いてA通りのデータ本体における受信すべきデータのエラー検出あるいは修正を行う同一フレーム用エラー検出・修正手段と、
この同一フレーム用エラー検出・修正手段の処理の終了したA通りのデータを前記データの送信元となる装置との間で予め取り決めた伝送方式のデータ形式に変換するデータ形式変換手段と、
このデータ形式変換手段で変換したA通りのデータを、データの宛先となる装置および中継を行う装置との間で予め取り決めたビット位置ごとにB通り(ただしBは2以上の整数。)に分配した混在データを再度作成する混在データ再作成手段と、
この混在データ再作成手段で作成したB通りの混在データのそれぞれにデータの宛先となる装置および中継を行う装置との間で予め取り決めた同一フレーム内でのエラーチェック用あるいはエラー修正用の同一フレーム用冗長ビットを再度付加して全部でB通りのデータ本体を作成するデータ本体再作成手段と、
このデータ本体再作成手段によって作成したデータ本体のそれぞれをペイロードに組み込んだB通りのデータ伝送用ハイブリッドMACフレームを再度組み立てるデータ伝送用ハイブリッドMACフレーム再組立手段と、
このデータ伝送用ハイブリッドMACフレーム再組立手段によって組み立てられたそれぞれのデータ伝送用ハイブリッドMACフレームを予め用意したB本の伝送線路に再度それぞれ対応付けて送り出すデータ伝送用ハイブリッドMACフレーム再送出手段
とを具備することを特徴とする中継装置。
(Appendix 14)
Data for individually receiving hybrid MAC frames for data transmission as MAC frames by Ethernet (registered trademark) respectively sent from B transmission lines prepared in advance (B is an integer of 2 or more). A hybrid MAC frame receiving means for transmission;
Data corresponding to A transmission lines (where A is an integer greater than or equal to 2) incorporated in the payload of each of the B data transmission hybrid MAC frames received by the data transmission hybrid MAC frame receiving means is data. A data body reconstructing means that distributes A ways for each bit position determined in advance between the transmission source device and the relaying device to return to A data bodies in total.
For the same frame for error check or error correction in the same frame determined in advance between each of the A data bodies reconstructed by the data body reconstructing means and the data transmission source device Redundant bit separation means for the same frame for separating redundant bits;
Error detection / correction means for the same frame for performing error detection or correction of data to be received in A data bodies using the redundant bits for the same frame separated by the redundancy bits separation means for the same frame;
A data format conversion means for converting the data A in which the processing of the error detection / correction means for the same frame has been completed into a data format of a transmission method decided in advance with the data transmission source device;
The A data converted by the data format conversion means is distributed in B ways (where B is an integer of 2 or more) for each bit position determined in advance between the data destination device and the relay device. Mixed data re-creating means to create the mixed data again,
The same frame for error check or error correction in the same frame decided in advance between the data destination device and the relay device for each of the B types of mixed data created by this mixed data re-creating means Data body re-creating means for re-adding redundant bits for creating B data bodies in total,
Data transmission hybrid MAC frame reassembly means for reassembling B data transmission hybrid MAC frames in which each of the data bodies created by the data body recreation means is incorporated in the payload;
A data transmission hybrid MAC frame re-sending means for re-sending the data transmission hybrid MAC frames assembled by the data transmission hybrid MAC frame re-associating means to the B transmission lines prepared in advance, respectively; A relay device characterized by:

(付記15)
予め用意したC本(ただしCは1以上の整数。)の伝送線路からそれぞれ送られてきたイーサネット(登録商標)によるMACフレームとしてのチェック用ハイブリッドMACフレームを受信するチェック用ハイブリッドMACフレーム受信手段と、
このチェック用ハイブリッドMACフレーム受信手段で受信したC本のチェック用ハイブリッドMACフレームのそれぞれのペイロードに組み込まれたエラーチェック用あるいはエラー修正用のフレーム間冗長ビットを分離するフレーム間冗長ビット分離手段と、
前記エラー処理手段によって処理後のA通りのデータの同一ビット位置のビットを、前記フレーム間冗長ビット分離手段によって分離した前記同一位置の同一フレーム用冗長ビットを用いてエラー検出あるいは修正を行うフレーム間エラー処理手段と、
このフレーム間エラー処理手段によってエラー検出あるいは修正を行った後のA通りのデータを前記混在データ再作成手段によってB通りに分配した混在データを再度作成したとき、B通りのデータ本体のそれぞれのビット位置に対応付け、前記データの宛先となる装置および中継を行う装置との間で予め取り決めた異なったフレーム間でのエラーチェック用あるいはエラー修正用のフレーム間冗長ビットを再度演算するフレーム間冗長ビット再演算手段と、
このフレーム間冗長ビット再演算手段で演算した結果得られた前記B通りのデータ本体と同一ビット長のフレーム間冗長ビットをC通りのペイロードに組み込んだチェック用ハイブリッドMACフレームを再度組み立てるチェック用ハイブリッドMACフレーム再組立手段と、
このチェック用ハイブリッドMACフレーム再組立手段によって組み立てられたC通りのチェック用ハイブリッドMACフレームを前記B本の伝送線路とは別に用意したC本の伝送線路に1つずつ割り振って再度送り出すチェック用ハイブリッドMACフレーム再送出手段
とを更に具備することを特徴とする付記14記載の中継装置。
(Appendix 15)
Check hybrid MAC frame receiving means for receiving a check hybrid MAC frame as a MAC frame by Ethernet (registered trademark) respectively sent from C transmission lines (where C is an integer of 1 or more) prepared in advance; ,
Inter-frame redundant bit separating means for separating error-checking or error-correcting inter-frame redundant bits incorporated in the payloads of the C check hybrid MAC frames received by the checking hybrid MAC frame receiving means;
Inter-frame error detection or correction is performed using the same frame redundant bits at the same position, which are separated by the inter-frame redundant bit separation means, in the A data after processing by the error processing means. Error handling means;
When the mixed data obtained by distributing the A data after the error detection or correction by the inter-frame error processing means to the B data by the mixed data re-creating means is created again, each bit of the B data body is generated. Inter-frame redundancy bit that re-calculates the inter-frame redundancy bit for error check or error correction between different frames determined in advance between the data destination device and the relay device that is associated with the position Recalculation means;
Hybrid MAC for check reassembling a hybrid MAC frame for check in which redundant bits between frames having the same bit length as the B data bodies obtained as a result of computation by the interframe redundant bit recalculation means are incorporated in C payloads Frame reassembly means;
The hybrid MAC for check that is reassigned to the C transmission lines prepared separately from the B transmission lines, and sent again after the C hybrid MAC frames for check assembled by the hybrid MAC frame reassembling means for check are assembled. 15. The relay device according to appendix 14, further comprising a frame re-transmission unit.

(付記16)
予め用意したA本(ただしAは2以上の整数。)の伝送線路からそれぞれ任意の伝送方式で送られてきたデータを伝送線路ごとに個別に受信するデータ受信手段と、このデータ受信手段の受信したA本それぞれの伝送線路のデータを、データの宛先となる装置との間で予め取り決めたビット位置ごとにB通り(ただしBは2以上の整数。)に分配した混在データを作成する混在データ作成手段と、この混在データ作成手段で作成したB通りの混在データのそれぞれにデータの宛先となる装置との間で予め取り決めた同一フレーム内でのエラーチェック用あるいはエラー修正用の同一フレーム用冗長ビットを付加して全部でB通りのデータ本体を作成するデータ本体作成手段と、このデータ本体作成手段によって作成したデータ本体のそれぞれをペイロードに組み込んだB通りのデータ伝送用ハイブリッドMACフレームを組み立てるデータ伝送用ハイブリッドMACフレーム組立手段と、このデータ伝送用ハイブリッドMACフレーム組立手段によって組み立てられたそれぞれのデータ伝送用ハイブリッドMACフレームを予め用意したB本の伝送線路にそれぞれ対応付けて送り出すデータ伝送用ハイブリッドMACフレーム送出手段とを備えた送信側装置と、
予め用意したB本の伝送線路からそれぞれ送られてきたイーサネット(登録商標)によるMACフレームとしてのデータ伝送用ハイブリッドMACフレームを伝送線路ごとに個別に受信するデータ伝送用ハイブリッドMACフレーム受信手段と、このデータ伝送用ハイブリッドMACフレーム受信手段の受信したB本のデータ伝送用ハイブリッドMACフレームのそれぞれのペイロードに組み込まれたA通りの伝送線路に対応するデータをデータの送信元となる装置との間で予め取り決めたビット位置ごとにA通りに分配することで全部でA通りのデータ本体に戻すデータ本体再構成手段と、このデータ本体再構成手段によって再構成されたA通りのデータ本体のそれぞれから前記データの送信元となる装置との間で予め取り決めた同一フレーム内でのエラーチェック用あるいはエラー修正用の同一フレーム用冗長ビットを分離する同一フレーム用冗長ビット分離手段と、この同一フレーム用冗長ビット分離手段によって分離したそれぞれの同一フレーム用冗長ビットを用いてA通りのデータ本体における受信すべきデータのエラー検出あるいは修正を行う同一フレーム用エラー検出・修正手段と、この同一フレーム用エラー検出・修正手段の処理の終了したA通りのデータを前記データの送信元となる装置との間で予め取り決めた伝送方式のデータ形式に変換するデータ形式変換手段と、このデータ形式変換手段で変換したA通りのデータを予め用意したA本の伝送線路にそれぞれ対応付けて送出する伝送線路送出手段とを備えた受信側装置
とを具備することを特徴とする通信システム。
(Appendix 16)
A data receiving means for individually receiving data transmitted by an arbitrary transmission method from A transmission lines prepared in advance (where A is an integer of 2 or more), and reception by the data receiving means. Mixed data for creating mixed data in which the data of each of the A transmission lines is distributed in B ways (B is an integer of 2 or more) for each bit position determined in advance with the data destination device. Redundancy for the same frame for error check or error correction in the same frame determined in advance between the creating means and each of the B mixed data created by the mixed data creating means. A data body creation means for creating a total of B data bodies by adding bits, and a data body created by the data body creation means Data transmission hybrid MAC frame assembling means for assembling B data transmission hybrid MAC frames incorporated in the payload, and respective data transmission hybrid MAC frames assembled by the data transmission hybrid MAC frame assembling means were prepared in advance. A transmission-side apparatus comprising data transmission hybrid MAC frame sending means for sending out in association with each of the B transmission lines;
Hybrid MAC frame receiving means for data transmission for individually receiving a hybrid MAC frame for data transmission as a MAC frame by Ethernet (registered trademark) respectively sent from B transmission lines prepared in advance, for each transmission line; and The data corresponding to the A transmission lines incorporated in the payloads of the B data hybrid MAC frames received by the data transmission hybrid MAC frame receiving means is transmitted in advance to the data transmission source device. The data body reconstructing means for returning to A data bodies in total by distributing A ways for each determined bit position, and the data from each of the A data bodies reconstructed by the data body restructuring means. The same frame determined in advance with the device that is the transmission source of The same frame redundant bit separating means for separating the same frame redundant bits for error checking or error correction in the same frame, and the same frame redundant bits separated by the same frame redundant bit separating means. Same-frame error detection / correction means for detecting or correcting an error of data to be received in A data bodies, and transmission of the data for the same A-frame data detected and corrected by the same-frame error detection / correction means Data format conversion means for converting to the data format of the transmission system determined in advance with the original apparatus, and A data converted by the data format conversion means are respectively associated with A transmission lines prepared in advance. And a transmission side transmission means for transmitting the communication line. Temu.

(付記17)
前記送信側装置は、前記データ本体作成手段で作成したB通りのデータ本体のそれぞれのビット位置に1ビットずつ対応付け、前記データの宛先となる装置との間で予め取り決めた異なったフレーム間でのエラーチェック用あるいはエラー修正用のフレーム間冗長ビットを演算するフレーム間冗長ビット演算手段と、このフレーム間冗長ビット演算手段で演算した結果得られた前記B通りのデータ本体と同一ビット長のフレーム間冗長ビットをC通り(ただしCは1以上の整数。)のペイロードに組み込んだチェック用ハイブリッドMACフレームを組み立てるチェック用ハイブリッドMACフレーム組立手段と、このチェック用ハイブリッドMACフレーム組立手段によって組み立てられたC通りのチェック用ハイブリッドMACフレームを前記B本の伝送線路とは別に用意したC本の伝送線路に1つずつ割り振って送り出すチェック用ハイブリッドMACフレーム送出手段とを更に具備し、
前記受信側装置は、予め用意したC本の伝送線路からそれぞれ送られてきたイーサネット(登録商標)によるMACフレームとしてのチェック用ハイブリッドMACフレームを受信するチェック用ハイブリッドMACフレーム受信手段と、このチェック用ハイブリッドMACフレーム受信手段で受信したC本のチェック用ハイブリッドMACフレームのそれぞれのペイロードに組み込まれたエラーチェック用あるいはエラー修正用のフレーム間冗長ビットを分離するフレーム間冗長ビット分離手段と、前記エラー処理手段によって処理後のA通りのデータの同一ビット位置のビットを、前記フレーム間冗長ビット分離手段によって分離した前記フレーム間冗長ビットを用いてエラー検出あるいは修正を行うフレーム間エラー処理手段を備え、前記データ形式変換手段は前記同一フレーム用エラー検出・修正手段の処理の終了したA通りのデータについて前記フレーム間エラー処理手段を用いてエラー検出あるいは修正を行うことを特徴とする付記16記載の通信システム。
(Appendix 17)
The transmission side apparatus associates each bit position of the B data bodies created by the data body creation means one bit at a time, and between different frames determined in advance with the data destination device. Inter-frame redundant bit calculation means for calculating an inter-frame redundant bit for error check or error correction, and a frame having the same bit length as the B data body obtained as a result of calculation by the inter-frame redundant bit calculation means The hybrid MAC frame assembling means for checking for assembling the checking hybrid MAC frame in which the inter-redundant bits are incorporated into C (where C is an integer of 1 or more) payload, and the C assembled by the checking hybrid MAC frame assembling means Hybrid MAC frame for street check Wherein further comprising a check hybrid MAC frame feed unit feeding allocates one on C present in the transmission line which is prepared separately from the B present of the transmission line,
The receiving-side apparatus includes a check hybrid MAC frame receiving means for receiving a check hybrid MAC frame as a MAC frame by Ethernet (registered trademark) respectively sent from C transmission lines prepared in advance, and for this check Inter-frame redundant bit separating means for separating error checking or error correcting inter-frame redundant bits incorporated in respective payloads of C hybrid MAC frames for check received by the hybrid MAC frame receiving means, and the error processing Inter-frame error processing means for performing error detection or correction using the inter-frame redundant bit obtained by separating the bits at the same bit position of the A data after processing by the inter-frame redundant bit separating means; The communication according to claim 16, wherein the data format conversion means performs error detection or correction using the inter-frame error processing means with respect to the A data for which the processing of the error detection / correction means for the same frame has been completed. system.

(付記18)
予め用意したB本の伝送線路からそれぞれ送られてきたイーサネット(登録商標)によるMACフレームとしてのデータ伝送用ハイブリッドMACフレームを伝送線路ごとに個別に受信するデータ伝送用ハイブリッドMACフレーム受信手段と、このデータ伝送用ハイブリッドMACフレーム受信手段の受信したB本のデータ伝送用ハイブリッドMACフレームのそれぞれのペイロードに組み込まれたA通りの伝送線路に対応するデータをデータの送信元となる装置および中継を行う装置との間で予め取り決めたビット位置ごとにA通りに分配することで全部でA通りのデータ本体に戻すデータ本体再構成手段と、このデータ本体再構成手段によって再構成されたA通りのデータ本体のそれぞれから前記データの送信元となる装置との間で予め取り決めた同一フレーム内でのエラーチェック用あるいはエラー修正用の同一フレーム用冗長ビットを分離する同一フレーム用冗長ビット分離手段と、この同一フレーム用冗長ビット分離手段によって分離したそれぞれの同一フレーム用冗長ビットを用いてA通りのデータ本体における受信すべきデータのエラー検出あるいは修正を行う同一フレーム用エラー検出・修正手段と、この同一フレーム用エラー検出・修正手段の処理の終了したA通りのデータを前記データの送信元となる装置との間で予め取り決めた伝送方式のデータ形式に変換するデータ形式変換手段と、このデータ形式変換手段で変換したA通りのデータを、データの宛先となる装置および中継を行う装置との間で予め取り決めたビット位置ごとにB通り(ただしBは2以上の整数。)に分配した混在データを再度作成する混在データ再作成手段と、この混在データ再作成手段で作成したB通りの混在データのそれぞれにデータの宛先となる装置および中継を行う装置との間で予め取り決めた同一フレーム内でのエラーチェック用あるいはエラー修正用の同一フレーム用冗長ビットを再度付加して全部でB通りのデータ本体を作成するデータ本体再作成手段と、このデータ本体再作成手段によって作成したデータ本体のそれぞれをペイロードに組み込んだB通りのデータ伝送用ハイブリッドMACフレームを再度組み立てるデータ伝送用ハイブリッドMACフレーム再組立手段と、このデータ伝送用ハイブリッドMACフレーム再組立手段によって組み立てられたそれぞれのデータ伝送用ハイブリッドMACフレームを予め用意したB本の伝送線路に再度それぞれ対応付けて送り出すデータ伝送用ハイブリッドMACフレーム再送出手段とを備えた中継装置を前記送信側装置および前記受信側装置との間にD台(ただしDは1以上の整数。)配置することを特徴とする付記16記載の通信システム。
(Appendix 18)
Hybrid MAC frame receiving means for data transmission for individually receiving a hybrid MAC frame for data transmission as a MAC frame by Ethernet (registered trademark) respectively sent from B transmission lines prepared in advance, for each transmission line; and A data transmission source device and a relay device for data corresponding to A transmission lines incorporated in the payloads of the B data transmission hybrid MAC frames received by the data transmission hybrid MAC frame receiving means Data body reconstructing means for returning to A data bodies in total by distributing A ways for each bit position determined in advance, and A data bodies reconstructed by the data body reconstructing means Between each device and the device that is the source of the data. Redundant bit separation means for the same frame that separates redundant bits for the same frame for error checking or error correction in the decided same frame, and redundant bits for the same frame separated by the redundant bit separation means for the same frame The error detection / correction means for the same frame for detecting or correcting the error of the data to be received in the A data body using A, and the A data for which the processing of the error detection / correction means for the same frame has been completed are described above. Data format conversion means for converting to a data format of a transmission method decided in advance with a data transmission source apparatus, and A data converted by the data format conversion means as a data destination apparatus and relay B for each bit position determined in advance with the device performing the processing (where B is 2 or more) The mixed data re-creating means for re-creating the mixed data distributed to the mixed data re-creating means, and the B destination mixed data created by the mixed data re-creating means and the data destination device and the relay device Data body re-creating means for re-adding redundant bits for the same frame for error checking or error correction in the same frame determined in advance, and creating B data bodies in total, and this data body re-creation The data transmission hybrid MAC frame reassembly means for reassembling the B data transmission hybrid MAC frames each incorporating the data body created by the means into the payload, and the data transmission hybrid MAC frame reassembly means Hybrid MAC frame for each data transmission A relay device having a data transmission hybrid MAC frame re-sending means for sending the data again in association with the B transmission lines prepared in advance is provided between the transmitting side device and the receiving side device. D is an integer of 1 or more. The communication system according to supplementary note 16, wherein the communication system is arranged.

(付記19)
前記送信側装置は、前記データ本体作成手段で作成したB通りのデータ本体のそれぞれのビット位置に1ビットずつ対応付け、前記データの宛先となる装置との間で予め取り決めた異なったフレーム間でのエラーチェック用あるいはエラー修正用のフレーム間冗長ビットを演算するフレーム間冗長ビット演算手段と、このフレーム間冗長ビット演算手段で演算した結果得られた前記B通りのデータ本体と同一ビット長のフレーム間冗長ビットをC通り(ただしCは1以上の整数。)のペイロードに組み込んだチェック用ハイブリッドMACフレームを組み立てるチェック用ハイブリッドMACフレーム組立手段と、このチェック用ハイブリッドMACフレーム組立手段によって組み立てられたC通りのチェック用ハイブリッドMACフレームを前記B本の伝送線路とは別に用意したC本の伝送線路に1つずつ割り振って送り出すチェック用ハイブリッドMACフレーム送出手段とを更に具備し、
前記受信側装置は、予め用意したC本の伝送線路からそれぞれ送られてきたイーサネット(登録商標)によるMACフレームとしてのチェック用ハイブリッドMACフレームを受信するチェック用ハイブリッドMACフレーム受信手段と、このチェック用ハイブリッドMACフレーム受信手段で受信したC本のチェック用ハイブリッドMACフレームのそれぞれのペイロードに組み込まれたエラーチェック用あるいはエラー修正用のフレーム間冗長ビットを分離するフレーム間冗長ビット分離手段と、前記エラー処理手段によって処理後のA通りのデータの同一ビット位置のビットを、前記フレーム間冗長ビット分離手段によって分離した前記フレーム間冗長ビットを用いてエラー検出あるいは修正を行うフレーム間エラー処理手段を備え、前記データ形式変換手段は前記同一フレーム用エラー検出・修正手段の処理の終了したA通りのデータについて前記フレーム間エラー処理手段を用いてエラー検出あるいは修正を行い、
前記D台の中継装置もB本の伝送線路とC本の伝送線路を用いてそれぞれ送られてきた前記データ伝送用ハイブリッドMACフレームおよび前記チェック用ハイブリッドMACフレームをそれぞれ受信して中継処理を行い、B本の伝送線路とC本の伝送線路を用いてこれらデータ伝送用ハイブリッドMACフレームおよびチェック用ハイブリッドMACフレームを次の送信先の装置に送信することを特徴とする付記18記載の通信システム。
(Appendix 19)
The transmission side apparatus associates each bit position of the B data bodies created by the data body creation means one bit at a time, and between different frames determined in advance with the data destination device. Inter-frame redundant bit calculation means for calculating an inter-frame redundant bit for error check or error correction, and a frame having the same bit length as the B data body obtained as a result of calculation by the inter-frame redundant bit calculation means The hybrid MAC frame assembling means for checking for assembling the checking hybrid MAC frame in which the inter-redundant bits are incorporated into C (where C is an integer of 1 or more) payload, and the C assembled by the checking hybrid MAC frame assembling means Hybrid MAC frame for street check Wherein further comprising a check hybrid MAC frame feed unit feeding allocates one on C present in the transmission line which is prepared separately from the B present of the transmission line,
The receiving-side apparatus includes a check hybrid MAC frame receiving means for receiving a check hybrid MAC frame as a MAC frame by Ethernet (registered trademark) respectively sent from C transmission lines prepared in advance, and for this check Inter-frame redundant bit separating means for separating error checking or error correcting inter-frame redundant bits incorporated in respective payloads of C hybrid MAC frames for check received by the hybrid MAC frame receiving means, and the error processing Inter-frame error processing means for performing error detection or correction using the inter-frame redundant bit obtained by separating the bits at the same bit position of the A data after processing by the inter-frame redundant bit separating means; Serial data format conversion means performs error detection or modified using the interframe error processing means for data of the terminated A Street processing error detection and correction means for the same frame,
The D relay devices also receive the data transmission hybrid MAC frame and the check hybrid MAC frame respectively transmitted using the B transmission lines and the C transmission lines, and perform relay processing. The communication system according to appendix 18, wherein the hybrid MAC frame for data transmission and the hybrid MAC frame for check are transmitted to a next transmission destination device using B transmission lines and C transmission lines.

(付記20)
前記送信側装置、受信側装置および中継装置のうちのパケットがループ状に流れる経路を構成する装置のそれぞれには、これら装置の中の任意の1台の装置あるいは他の1台の装置を起点として前記これらの装置をツリー構造で接続したタイミング用伝送線路が接続されており、このタイミング用伝送線路には前記データ伝送用ハイブリッドMACフレームおよび前記チェック用ハイブリッドMACフレームの伝送送信タイミングを定めるためのパケットが伝送されることを特徴とする付記19記載の通信システム。
(Appendix 20)
Of each of the transmission side device, the reception side device, and the relay device, each of which constitutes a path through which packets flow in a loop shape, any one of these devices or another one of the devices is a starting point. As described above, a timing transmission line in which these devices are connected in a tree structure is connected, and this timing transmission line is used to determine transmission transmission timings of the data transmission hybrid MAC frame and the check hybrid MAC frame. The communication system according to appendix 19, wherein the packet is transmitted.

(付記21)
予め用意したA本(ただしAは2以上の整数。)の伝送線路からそれぞれ任意の伝送方式で送られてきたデータを伝送線路ごとに個別に受信するデータ受信ステップと、
このデータ受信ステップで受信したA本それぞれの伝送線路のデータを、データの宛先となる装置との間で予め取り決めたビット位置ごとにB通り(ただしBは2以上の整数。)に分配した混在データを作成する混在データ作成ステップと、
この混在データ作成ステップで作成したB通りの混在データのそれぞれにデータの宛先となる装置との間で予め取り決めた同一フレーム内でのエラーチェック用あるいはエラー修正用の同一フレーム用冗長ビットを付加して全部でB通りのデータ本体を作成するデータ本体作成ステップと、
このデータ本体作成ステップによって作成したデータ本体のそれぞれをペイロードに組み込んだB通りのデータ伝送用ハイブリッドMACフレームを組み立てるデータ伝送用ハイブリッドMACフレーム組立ステップと、
このデータ伝送用ハイブリッドMACフレーム組立ステップによって組み立てられたそれぞれのデータ伝送用ハイブリッドMACフレームを予め用意したB本の伝送線路にそれぞれ対応付けて送り出すデータ伝送用ハイブリッドMACフレーム送出ステップ
とを具備することを特徴とする送信方法。
(Appendix 21)
A data receiving step of individually receiving data transmitted by an arbitrary transmission method from A transmission lines prepared in advance (where A is an integer of 2 or more), for each transmission line;
A mixture in which the data of each of the A transmission lines received in the data receiving step is distributed in B ways (B is an integer of 2 or more) for each bit position determined in advance with the data destination device. Mixed data creation step to create data,
Redundant bits for the same frame for error check or error correction in the same frame determined in advance with the data destination device are added to each of the B types of mixed data created in this mixed data creation step. A data body creation step for creating a total of B data bodies,
A data transmission hybrid MAC frame assembling step for assembling B data transmission hybrid MAC frames each incorporating the data body created in the data body creation step into the payload;
A data transmission hybrid MAC frame sending step for sending each of the data transmission hybrid MAC frames assembled in the data transmission hybrid MAC frame associating with the B transmission lines prepared in advance. A characteristic transmission method.

(付記22)
前記データ本体作成ステップで作成したB通りのデータ本体のそれぞれのビット位置に1ビットずつ対応付け、前記データの宛先となる装置との間で予め取り決めた異なったフレーム間でのエラーチェック用あるいはエラー修正用のフレーム間冗長ビットを演算するフレーム間冗長ビット演算ステップと、
このフレーム間冗長ビット演算ステップで演算した結果得られた前記B通りのデータ本体と同一ビット長のフレーム間冗長ビットをC通り(ただしCは1以上の整数。)のペイロードに組み込んだチェック用ハイブリッドMACフレームを組み立てるチェック用ハイブリッドMACフレーム組立ステップと、
このチェック用ハイブリッドMACフレーム組立ステップによって組み立てられたC通りのチェック用ハイブリッドMACフレームを前記B本の伝送線路とは別に用意したC本の伝送線路に1つずつ割り振って送り出すチェック用ハイブリッドMACフレーム送出手段ステップ
とを更に具備することを特徴とする付記21記載の送信方法。
(Appendix 22)
One bit is associated with each bit position of the B data bodies created in the data body creating step, and error checking or error between different frames determined in advance with the data destination device An interframe redundant bit calculation step for calculating an interframe redundant bit for correction;
Hybrid for checking in which redundant bits between frames having the same bit length as the B data bodies obtained as a result of the calculation in the redundant frame calculation step between frames are incorporated into C (where C is an integer of 1 or more) payload. Hybrid MAC frame assembly step for checking to assemble a MAC frame;
Sending out the hybrid MAC frame for check that sends out the C hybrid hybrid MAC frames assembled in the hybrid hybrid MAC frame for check one by one to the C transmission lines prepared separately from the B transmission lines. The transmission method according to appendix 21, further comprising a means step.

(付記23)
予め用意したB本(ただしBは2以上の整数。)の伝送線路からそれぞれ送られてきたイーサネット(登録商標)によるMACフレームとしてのデータ伝送用ハイブリッドMACフレームを伝送線路ごとに個別に受信するデータ伝送用ハイブリッドMACフレーム受信ステップと、
このデータ伝送用ハイブリッドMACフレーム受信ステップで受信したB本のデータ伝送用ハイブリッドMACフレームのそれぞれのペイロードに組み込まれたA通り(ただしAは2以上の整数。)の伝送線路に対応するデータをデータの送信元となる装置との間で予め取り決めたビット位置ごとにA通りに分配することで全部でA通りのデータ本体に戻すデータ本体再構成ステップと、
このデータ本体再構成ステップによって再構成されたA通りのデータ本体のそれぞれから前記データの送信元となる装置との間で予め取り決めた同一フレーム内でのエラーチェック用あるいはエラー修正用の同一フレーム用冗長ビットを分離する同一フレーム用冗長ビット分離ステップと、
この同一フレーム用冗長ビット分離ステップによって分離したそれぞれの同一フレーム用冗長ビットを用いてA通りのデータ本体における受信すべきデータのエラー検出あるいは修正を行う同一フレーム用エラー検出・修正ステップと、
この同一フレーム用エラー検出・修正ステップでの処理の終了したA通りのデータを前記データの送信元となる装置との間で予め取り決めた伝送方式のデータ形式に変換するデータ形式変換ステップと、
このデータ形式変換ステップで変換したA通りのデータを予め用意したA本の伝送線路にそれぞれ対応付けて送出する伝送線路送出ステップ
とを具備することを特徴とする受信方法。
(Appendix 23)
Data for individually receiving hybrid MAC frames for data transmission as MAC frames by Ethernet (registered trademark) respectively sent from B transmission lines prepared in advance (B is an integer of 2 or more). Receiving a hybrid MAC frame for transmission; and
Data corresponding to A transmission lines (where A is an integer of 2 or more) incorporated in each payload of the B data transmission hybrid MAC frames received in the data transmission hybrid MAC frame reception step is data. A data body reconstruction step for returning to A data bodies in total by distributing them in A ways for each bit position determined in advance with a device that is a transmission source of
For the same frame for error check or error correction in the same frame determined in advance between each of the A data bodies reconstructed in this data body reconstruction step and the data transmission source device Redundant bit separation step for the same frame for separating redundant bits;
An error detection / correction step for the same frame for performing error detection or correction of data to be received in the A data bodies using the redundant bits for the same frame separated by the redundant bit separation step for the same frame;
A data format conversion step for converting the data A in which processing in the error detection / correction step for the same frame has been completed into a data format of a transmission method determined in advance with the data transmission source device;
A transmission method comprising: a transmission line sending step for sending A data converted in the data format conversion step in correspondence with A transmission lines prepared in advance.

(付記24)
予め用意したC本(ただしCは1以上の整数。)の伝送線路からそれぞれ送られてきたイーサネット(登録商標)によるMACフレームとしてのチェック用ハイブリッドMACフレームを受信するチェック用ハイブリッドMACフレーム受信ステップと、
このチェック用ハイブリッドMACフレーム受信ステップで受信したC本のチェック用ハイブリッドMACフレームのそれぞれのペイロードに組み込まれたエラーチェック用あるいはエラー修正用のフレーム間冗長ビットを分離するフレーム間冗長ビット分離ステップと、
前記エラー処理ステップによって処理後のA通りのデータの同一ビット位置のビットを、前記フレーム間冗長ビット分離手段によって分離した前記フレーム間冗長ビットを用いてエラー検出あるいは修正を行うフレーム間エラー処理ステップを備え、
前記データ形式変換ステップでは前記同一フレーム用エラー検出・修正手段の処理の終了したA通りのデータについて前記フレーム間エラー処理手段を用いてエラー検出あるいは修正を行うことを特徴とする付記23記載の受信方法。
(Appendix 24)
Check hybrid MAC frame reception step of receiving a hybrid MAC frame for check as a MAC frame by Ethernet (registered trademark) respectively sent from C transmission lines (where C is an integer of 1 or more) prepared in advance; ,
An inter-frame redundant bit separating step for separating error-checking or error-correcting inter-frame redundant bits incorporated in the payloads of the C check hybrid MAC frames received in the checking hybrid MAC frame receiving step;
An inter-frame error processing step for detecting or correcting an error using the inter-frame redundant bit obtained by separating the bit at the same bit position of the A data after the error processing step by the inter-frame redundant bit separating means; Prepared,
24. The reception according to appendix 23, wherein in the data format conversion step, error detection or correction is performed using the inter-frame error processing means on the A data for which the processing of the error detection / correction means for the same frame has been completed. Method.

(付記25)
コンピュータに、
予め用意したA本(ただしAは2以上の整数。)の伝送線路からそれぞれ任意の伝送方式で送られてきたデータを伝送線路ごとに個別に受信するデータ受信処理と、
このデータ受信処理で受信したA本それぞれの伝送線路のデータを、データの宛先となる装置との間で予め取り決めたビット位置ごとにB通り(ただしBは2以上の整数。)に分配した混在データを作成する混在データ作成処理と、
この混在データ作成処理で作成したB通りの混在データのそれぞれにデータの宛先となる装置との間で予め取り決めた同一フレーム内でのエラーチェック用あるいはエラー修正用の同一フレーム用冗長ビットを付加して全部でB通りのデータ本体を作成するデータ本体作成処理と、
このデータ本体作成処理によって作成したデータ本体のそれぞれをペイロードに組み込んだB通りのデータ伝送用ハイブリッドMACフレームを組み立てるデータ伝送用ハイブリッドMACフレーム組立処理と、
このデータ伝送用ハイブリッドMACフレーム組立処理によって組み立てられたそれぞれのデータ伝送用ハイブリッドMACフレームを予め用意したB本の伝送線路にそれぞれ対応付けて送り出すデータ伝送用ハイブリッドMACフレーム送出処理
とを実行させることを特徴とする送信プログラム。
(Appendix 25)
On the computer,
A data reception process for individually receiving data transmitted by an arbitrary transmission method from A transmission lines prepared in advance (where A is an integer of 2 or more), for each transmission line;
A mixture in which the data of each of the A transmission lines received in this data reception process is distributed in B ways (where B is an integer of 2 or more) for each bit position determined in advance with the data destination device. Mixed data creation process to create data,
Redundant bits for the same frame for error check or error correction in the same frame determined in advance with the data destination device are added to each of the B types of mixed data created by this mixed data creation processing. A data body creation process for creating a total of B data bodies,
A data transmission hybrid MAC frame assembly process for assembling B data transmission hybrid MAC frames in which each of the data bodies created by the data body creation process is incorporated in the payload;
And executing a data transmission hybrid MAC frame sending process in which each data transmission hybrid MAC frame assembled by the data transmission hybrid MAC frame assembling process is sent in association with B transmission lines prepared in advance. Feature transmission program.

(付記26)
前記データ本体作成処理で作成したB通りのデータ本体のそれぞれのビット位置に1ビットずつ対応付け、前記データの宛先となる装置との間で予め取り決めた異なったフレーム間でのエラーチェック用あるいはエラー修正用のフレーム間冗長ビットを演算するフレーム間冗長ビット演算処理と、
このフレーム間冗長ビット演算処理で演算した結果得られた前記B通りのデータ本体と同一ビット長のフレーム間冗長ビットをC通り(ただしCは1以上の整数。)のペイロードに組み込んだチェック用ハイブリッドMACフレームを組み立てるチェック用ハイブリッドMACフレーム組立処理と、
このチェック用ハイブリッドMACフレーム組立処理によって組み立てられたC通りのチェック用ハイブリッドMACフレームを前記B本の伝送線路とは別に用意したC本の伝送線路に1つずつ割り振って送り出すチェック用ハイブリッドMACフレーム送出手段処理
とを前記コンピュータに更に実行させることを特徴とする付記25記載の送信プログラム。
(Appendix 26)
One bit is associated with each bit position of the B data bodies created by the data body creation process, and error check or error between different frames determined in advance with the data destination device An interframe redundant bit calculation process for calculating an interframe redundant bit for correction;
A hybrid for checking, in which redundant bits between frames having the same bit length as the B data bodies obtained as a result of calculation by the redundant bit calculation process between frames are incorporated into C (where C is an integer of 1 or more) payload. Hybrid MAC frame assembly processing for checking to assemble a MAC frame;
Sending out hybrid MAC frames for check, which are allocated one by one to C transmission lines prepared separately from the B transmission lines, and sent out in C different hybrid MAC frames for check assembled by the check hybrid MAC frame assembling process. 26. The transmission program according to appendix 25, further causing the computer to execute means processing.

(付記27)
コンピュータに、
予め用意したB本(ただしBは2以上の整数。)の伝送線路からそれぞれ送られてきたイーサネット(登録商標)によるMACフレームとしてのデータ伝送用ハイブリッドMACフレームを伝送線路ごとに個別に受信するデータ伝送用ハイブリッドMACフレーム受信処理と、
このデータ伝送用ハイブリッドMACフレーム受信処理で受信したB本のデータ伝送用ハイブリッドMACフレームのそれぞれのペイロードに組み込まれたA通り(ただしAは2以上の整数。)の伝送線路に対応するデータをデータの送信元となる装置との間で予め取り決めたビット位置ごとにA通りに分配することで全部でA通りのデータ本体に戻すデータ本体再構成手段と、
このデータ本体再構成手段によって再構成されたA通りのデータ本体のそれぞれから前記データの送信元となる装置との間で予め取り決めた同一フレーム内でのエラーチェック用あるいはエラー修正用の同一フレーム用冗長ビットを分離する同一フレーム用冗長ビット分離処理と、
この同一フレーム用冗長ビット分離処理によって分離したそれぞれの同一フレーム用冗長ビットを用いてA通りのデータ本体における受信すべきデータのエラー検出あるいは修正を行う同一フレーム用エラー検出・修正処理と、
この同一フレーム用エラー検出・修正処理での処理の終了したA通りのデータを前記データの送信元となる装置との間で予め取り決めた伝送方式のデータ形式に変換するデータ形式変換処理と、
このデータ形式変換処理で変換したA通りのデータを予め用意したA本の伝送線路にそれぞれ対応付けて送出する伝送線路送出処理
とを実行させることを特徴とする受信プログラム。
(Appendix 27)
On the computer,
Data for individually receiving hybrid MAC frames for data transmission as MAC frames by Ethernet (registered trademark) respectively sent from B transmission lines prepared in advance (B is an integer of 2 or more). Hybrid MAC frame reception processing for transmission,
Data corresponding to A transmission lines (where A is an integer of 2 or more) incorporated in the payload of each of the B hybrid MAC frames for data transmission received in the data transmission hybrid MAC frame reception process is data. Data body reconstruction means for returning to A data bodies in total by distributing them in A ways for each bit position determined in advance with the transmission source device;
For the same frame for error check or error correction in the same frame determined in advance between each of the A data bodies reconstructed by the data body reconstructing means and the data transmission source device Redundant bit separation processing for the same frame for separating redundant bits;
An error detection / correction process for the same frame for performing error detection or correction of data to be received in the A data bodies using the redundant bits for the same frame separated by the redundant bit separation process for the same frame;
A data format conversion process for converting the data A in the same frame error detection / correction process to the data format of the transmission method determined in advance with the data transmission source device;
A transmission program for executing transmission line transmission processing for transmitting A data converted by the data format conversion processing in association with A transmission lines prepared in advance.

(付記28)
予め用意したC本(ただしCは1以上の整数。)の伝送線路からそれぞれ送られてきたイーサネット(登録商標)によるMACフレームとしてのチェック用ハイブリッドMACフレームを受信するチェック用ハイブリッドMACフレーム受信処理と、
このチェック用ハイブリッドMACフレーム受信処理で受信したC本のチェック用ハイブリッドMACフレームのそれぞれのペイロードに組み込まれたエラーチェック用あるいはエラー修正用のフレーム間冗長ビットを分離するフレーム間冗長ビット分離処理と、
前記エラー処理処理によって処理後のA通りのデータの同一ビット位置のビットを、前記フレーム間冗長ビット分離手段によって分離した前記フレーム間冗長ビットを用いてエラー検出あるいは修正を行うフレーム間エラー処理処理とを前記コンピュータに更に実行させ、
前記データ形式変換処理では前記同一フレーム用エラー検出・修正手段の処理の終了したA通りのデータについて前記フレーム間エラー処理手段を用いてエラー検出あるいは修正を行うことを特徴とする付記27記載の受信プログラム。
(Appendix 28)
Check hybrid MAC frame reception processing for receiving a check hybrid MAC frame as a MAC frame by Ethernet (registered trademark) respectively transmitted from C transmission lines (where C is an integer of 1 or more) prepared in advance; ,
Inter-frame redundant bit separation processing for separating error check or error correction inter-frame redundant bits incorporated in each payload of C check hybrid MAC frames received in this check hybrid MAC frame reception processing;
An inter-frame error processing process for detecting an error or correcting a bit at the same bit position of the A data after processing by the error processing process using the inter-frame redundant bit separated by the inter-frame redundant bit separating means; Is further executed by the computer,
28. The reception according to appendix 27, wherein in the data format conversion processing, error detection or correction is performed using the inter-frame error processing means on the A data for which the processing of the error detection / correction means for the same frame has been completed. program.

次に本発明の実施の形態あるいはその変形例で説明した技術思想を適用する産業上の利用可能性について説明する。本技術思想は、リンクの冗長化が必要な用途で、かつ、帯域の利用率を上げたい用途に好適である。また、大容量のデータ転送を行う用途で、パケットロスの発生による再送をできるだけ減らし、短時間で大容量転送を行う用途に好適である。   Next, the industrial applicability to which the technical idea described in the embodiment of the present invention or the modification thereof is applied will be described. This technical idea is suitable for an application requiring link redundancy and for increasing the bandwidth utilization rate. In addition, it is suitable for applications that perform large-capacity data transfer, reduce retransmission due to packet loss as much as possible, and perform large-capacity transfer in a short time.

また、サーバのクラスタリングについての用途も考えられる。サーバ間をピーシーアイエクスプレス(PCI Express)で接続し、RDMA(Rimote Direct Memory Access)を行うなどクラスタ分野等である。インフィニバンド(Infini Band)のようなカットスルー技術が使われる用途において、距離や装置の段数が少ない必要はあるが、複数台のスイッチを経由しても使うことができる。   Moreover, the use about the clustering of a server is also considered. It is a cluster field such as connecting servers with PC Express and performing RDMA (Rimote Direct Memory Access). In applications where cut-through technology such as Infini Band is used, the distance and the number of devices need to be small, but they can also be used via multiple switches.

SAN(Storage Area Network)−LAN統合についての用途も考えられる。たとえばSANまでの経路を橋渡しするための回線をイーサネット(登録商標)に統合する用途である。この他、低速リンク(10M〜数10Mビット/秒のリンク(マイクロ波等))で短RTT(Round Trip Time)が要求されるアプリケーション向けにも好適である。   Applications for SAN (Storage Area Network) -LAN integration are also conceivable. For example, it is an application in which a line for bridging the route to the SAN is integrated into Ethernet (registered trademark). In addition, it is also suitable for applications that require a short RTT (Round Trip Time) on a low-speed link (a link of 10 M to several tens of Mbit / sec (such as a microwave)).

10、41、101 送信側装置
11、41a データ受信手段
12、41b 混在データ作成手段
13、41c データ本体作成手段
14、41d データ伝送用ハイブリッドMACフレーム組立手段
15、41e データ伝送用ハイブリッドMACフレーム送出手段
20、42、102 受信側装置
21、31、42a データ伝送用ハイブリッドMACフレーム受信手段
22、32、42b データ本体再構成手段
23、33、42c 同一フレーム用冗長ビット分離手段
24、34、42d 同一フレーム用エラー検出・修正手段
25、35、42e データ形式変換手段
26、42f 伝送線路送出手段
30 中継装置
36 混在データ再作成手段
37 データ本体再作成手段
38 データ伝送用ハイブリッドMACフレーム再組立手段
39 データ伝送用ハイブリッドMACフレーム再送出手段
40、100、430 通信システム
50 送信方法
51 データ受信ステップ
52 混在データ作成ステップ
53 データ本体作成ステップ
54 データ伝送用ハイブリッドMACフレーム組立ステップ
55 データ伝送用ハイブリッドMACフレーム送出ステップ
60 受信方法
61 データ伝送用ハイブリッドMACフレーム受信ステップ
62 データ本体再構成ステップ
63 同一フレーム用冗長ビット分離ステップ
64 同一フレーム用エラー検出・修正ステップ
65 データ形式変換ステップ
66 伝送線路送出ステップ
70 送信プログラム
71 データ受信処理
72 混在データ作成処理
73 データ本体作成処理
74 データ伝送用ハイブリッドMACフレーム組立処理
75 データ伝送用ハイブリッドMACフレーム送出処理
80 受信プログラム
81 データ伝送用ハイブリッドMACフレーム受信処理
82 データ本体再構成処理
83 同一フレーム用冗長ビット分離処理
84 同一フレーム用エラー検出・修正処理
85 データ形式変換処理
86 伝送線路送出処理
103、107 通常リンク
104、108 回線リンク
105 ハイブリッドリンク
106 パリティリンク
121 プリアンブル・SFD部
122 MACヘッダ
123 ペイロード
124 FCS
125 IFG
132 制御情報
133 パリティバイト
134、171、172 データ部分
142 パケットデータ
143 回線データ
151 フレーム
152 ビット列
153、163 データ格納領域
154 ハイブリッドMACフレーム
162 回線データ
181、201 第1のフレーム
182、202 第2のフレーム
191 送信タイミング
211 第1のクロック
212 第2のクロック
301、311 物理層受信部
303、316 回線変換部
304 データ生成部
305 ハイブリッドMAC生成部
306 送信タイミング生成部
308、317 物理層送信部
312 ハイブリッドMAC終端部
313 データ再生部
314 タイミング抽出部
323、343 データベース部
451 タイミング配信ツリー
434 第4の通信装置(マスタ)
10, 41, 101 Transmitting device 11, 41a Data receiving means 12, 41b Mixed data creating means 13, 41c Data body creating means 14, 41d Hybrid MAC frame assembling means for data transmission 15, 41e Hybrid MAC frame sending means for data transmission 20, 42, 102 Receiving side device 21, 31, 42a Hybrid MAC frame receiving means for data transmission 22, 32, 42b Data body reconfiguring means 23, 33, 42c Redundant bit separating means for the same frame 24, 34, 42d Same frame Error detection / correction means 25, 35, 42e Data format conversion means 26, 42f Transmission line sending means 30 Relay device 36 Mixed data recreating means 37 Data body recreating means 38 Data transmission hybrid MAC frame reassembling means 39 Data transmission hybrid MAC frame re-sending means 40, 100, 430 communication system 50 transmission method 51 data reception step 52 mixed data creation step 53 data body creation step 54 data transmission hybrid MAC frame assembly step 55 data transmission hybrid MAC frame Transmission step 60 Reception method 61 Data transmission hybrid MAC frame reception step 62 Data body reconstruction step 63 Same frame redundant bit separation step 64 Same frame error detection / correction step 65 Data format conversion step 66 Transmission line transmission step 70 Transmission program 71 Data reception processing 72 Mixed data creation processing 73 Data body creation processing 74 Hybrid MAC frame assembly processing for data transmission 75 Data Hybrid MAC frame transmission processing for transmission 80 Reception program 81 Hybrid MAC frame reception processing for data transmission 82 Data body reconfiguration processing 83 Redundant bit separation processing for the same frame 84 Error detection / correction processing for the same frame 85 Data format conversion processing 86 Transmission line Transmission processing 103, 107 Normal link 104, 108 Line link 105 Hybrid link 106 Parity link 121 Preamble / SFD unit 122 MAC header 123 Payload 124 FCS
125 IFG
132 Control information 133 Parity byte 134, 171, 172 Data portion 142 Packet data 143 Line data 151 Frame 152 Bit string 153, 163 Data storage area 154 Hybrid MAC frame 162 Line data 181, 201 1st frame 182, 202 2nd frame 191 Transmission timing 211 First clock 212 Second clock 301, 311 Physical layer reception unit 303, 316 Line conversion unit 304 Data generation unit 305 Hybrid MAC generation unit 306 Transmission timing generation unit 308, 317 Physical layer transmission unit 312 Hybrid MAC Termination unit 313 Data reproduction unit 314 Timing extraction unit 323, 343 Database unit 451 Timing distribution tree 434 Fourth communication device (master)

Claims (10)

予め用意したA本(ただしAは2以上の整数。)の伝送線路からそれぞれ任意の伝送方式で送られてきたデータを伝送線路ごとに個別に受信するデータ受信手段と、
このデータ受信手段の受信したA本それぞれの伝送線路のデータを、データの宛先となる装置との間で予め取り決めたビット位置ごとにB通り(ただしBは2以上の整数。)に分配した混在データを作成する混在データ作成手段と、
この混在データ作成手段で作成したB通りの混在データのそれぞれにデータの宛先となる装置との間で予め取り決めた同一フレーム内でのエラーチェック用あるいはエラー修正用の同一フレーム用冗長ビットを付加して全部でB通りのデータ本体を作成するデータ本体作成手段と、
このデータ本体作成手段によって作成したデータ本体のそれぞれをペイロードに組み込んだB通りのデータ伝送用ハイブリッドMAC(Media Access Control)フレームを組み立てるデータ伝送用ハイブリッドMACフレーム組立手段と、
このデータ伝送用ハイブリッドMACフレーム組立手段によって組み立てられたそれぞれのデータ伝送用ハイブリッドMACフレームを予め用意したB本の伝送線路にそれぞれ対応付けて送り出すデータ伝送用ハイブリッドMACフレーム送出手段
とを具備することを特徴とする送信側装置。
Data receiving means for individually receiving, for each transmission line, data sent by an arbitrary transmission method from A transmission lines prepared in advance (where A is an integer of 2 or more);
A mixture in which the data of each of the A transmission lines received by the data receiving means is distributed in B ways (where B is an integer of 2 or more) for each bit position determined in advance with the data destination device. Mixed data creation means to create data,
Redundant bits for the same frame for error check or error correction in the same frame determined in advance with the data destination device are added to each of the B types of mixed data created by this mixed data creation means. Data body creation means for creating a total of B data bodies,
Hybrid MAC frame assembling means for data transmission for assembling B data transmission hybrid MAC (Media Access Control) frames in which each of the data bodies created by the data body creating means is incorporated in the payload;
Data transmission hybrid MAC frame sending means for sending the data transmission hybrid MAC frames assembled by the data transmission hybrid MAC frame associating with the B transmission lines prepared in advance, respectively. A transmitting device characterized.
前記データ本体作成手段で作成したB通りのデータ本体のそれぞれのビット位置に1ビットずつ対応付け、前記データの宛先となる装置との間で予め取り決めた異なったフレーム間でのエラーチェック用あるいはエラー修正用のフレーム間冗長ビットを演算するフレーム間冗長ビット演算手段と、
このフレーム間冗長ビット演算手段で演算した結果得られた前記B通りのデータ本体と同一ビット長のフレーム間冗長ビットをC通り(ただしCは1以上の整数。)のペイロードに組み込んだチェック用ハイブリッドMACフレームを組み立てるチェック用ハイブリッドMACフレーム組立手段と、
このチェック用ハイブリッドMACフレーム組立手段によって組み立てられたC通りのチェック用ハイブリッドMACフレームを前記B本の伝送線路とは別に用意したC本の伝送線路に1つずつ割り振って送り出すチェック用ハイブリッドMACフレーム送出手段
とを更に具備することを特徴とする請求項1記載の送信側装置。
One bit is associated with each bit position of the B data bodies created by the data body creating means, and error checking or error between different frames determined in advance with the data destination device An interframe redundant bit calculation means for calculating an interframe redundant bit for correction;
Hybrid for checking in which inter-frame redundant bits having the same bit length as the B data bodies obtained as a result of the arithmetic operation by the inter-frame redundant bit arithmetic means are incorporated into C (where C is an integer of 1 or more) payload. Hybrid MAC frame assembling means for checking for assembling a MAC frame;
Sending out hybrid MAC frames for check, which are allocated one by one to C transmission lines prepared separately from the B transmission lines and sent out in C different hybrid MAC frames for checking assembled by the hybrid MAC frame assembly means for checking. The transmitting apparatus according to claim 1, further comprising: means.
前記データ伝送用ハイブリッドMACフレーム送出手段によって伝送線路に送り出されるデータ伝送用ハイブリッドMACフレームおよびチェック用ハイブリッドMACフレームの長さは、前記データの宛先となる装置との間で予め取り決めた長さから装置間のクロックの誤差を吸収するための所定のビット数の調整ビットだけ短いことを特徴とする請求項2記載の送信側装置。   The lengths of the hybrid MAC frame for data transmission and the hybrid MAC frame for check sent out to the transmission line by the hybrid MAC frame sending means for data transmission are determined from the length determined in advance with the data destination device. 3. The transmission side apparatus according to claim 2, wherein the transmission side apparatus is shorter by an adjustment bit having a predetermined number of bits for absorbing a clock error. 予め用意したB本(ただしBは2以上の整数。)の伝送線路からそれぞれ送られてきたイーサネット(登録商標)によるMACフレームとしてのデータ伝送用ハイブリッドMACフレームを伝送線路ごとに個別に受信するデータ伝送用ハイブリッドMACフレーム受信手段と、
このデータ伝送用ハイブリッドMACフレーム受信手段の受信したB本のデータ伝送用ハイブリッドMACフレームのそれぞれのペイロードに組み込まれたA通り(ただしAは2以上の整数。)の伝送線路に対応するデータをデータの送信元となる装置との間で予め取り決めたビット位置ごとにA通りに分配することで全部でA通りのデータ本体に戻すデータ本体再構成手段と、
このデータ本体再構成手段によって再構成されたA通りのデータ本体のそれぞれから前記データの送信元となる装置との間で予め取り決めた同一フレーム内でのエラーチェック用あるいはエラー修正用の同一フレーム用冗長ビットを分離する同一フレーム用冗長ビット分離手段と、
この同一フレーム用冗長ビット分離手段によって分離したそれぞれの同一フレーム用冗長ビットを用いてA通りのデータ本体における受信すべきデータのエラー検出あるいは修正を行う同一フレーム用エラー検出・修正手段と、
この同一フレーム用エラー検出・修正手段の処理の終了したA通りのデータを前記データの送信元となる装置との間で予め取り決めた伝送方式のデータ形式に変換するデータ形式変換手段と、
このデータ形式変換手段で変換したA通りのデータを予め用意したA本の伝送線路にそれぞれ対応付けて送出する伝送線路送出手段
とを具備することを特徴とする受信側装置。
Data for individually receiving hybrid MAC frames for data transmission as MAC frames by Ethernet (registered trademark) respectively sent from B transmission lines prepared in advance (B is an integer of 2 or more). A hybrid MAC frame receiving means for transmission;
Data corresponding to A transmission lines (where A is an integer greater than or equal to 2) incorporated in the payload of each of the B data transmission hybrid MAC frames received by the data transmission hybrid MAC frame receiving means is data. Data body reconstruction means for returning to A data bodies in total by distributing them in A ways for each bit position determined in advance with the transmission source device;
For the same frame for error check or error correction in the same frame determined in advance between each of the A data bodies reconstructed by the data body reconstructing means and the data transmission source device Redundant bit separation means for the same frame for separating redundant bits;
Error detection / correction means for the same frame for performing error detection or correction of data to be received in A data bodies using the redundant bits for the same frame separated by the redundancy bits separation means for the same frame;
A data format conversion means for converting the data A in which the processing of the error detection / correction means for the same frame has been completed into a data format of a transmission method decided in advance with the data transmission source device;
A receiving side device comprising transmission line sending means for sending A data converted by the data format conversion means in correspondence with A transmission lines prepared in advance.
予め用意したB本(ただしBは2以上の整数。)の伝送線路からそれぞれ送られてきたイーサネット(登録商標)によるMACフレームとしてのデータ伝送用ハイブリッドMACフレームを伝送線路ごとに個別に受信するデータ伝送用ハイブリッドMACフレーム受信手段と、
このデータ伝送用ハイブリッドMACフレーム受信手段の受信したB本のデータ伝送用ハイブリッドMACフレームのそれぞれのペイロードに組み込まれたA通り(ただしAは2以上の整数。)の伝送線路に対応するデータをデータの送信元となる装置および中継を行う装置との間で予め取り決めたビット位置ごとにA通りに分配することで全部でA通りのデータ本体に戻すデータ本体再構成手段と、
このデータ本体再構成手段によって再構成されたA通りのデータ本体のそれぞれから前記データの送信元となる装置との間で予め取り決めた同一フレーム内でのエラーチェック用あるいはエラー修正用の同一フレーム用冗長ビットを分離する同一フレーム用冗長ビット分離手段と、
この同一フレーム用冗長ビット分離手段によって分離したそれぞれの同一フレーム用冗長ビットを用いてA通りのデータ本体における受信すべきデータのエラー検出あるいは修正を行う同一フレーム用エラー検出・修正手段と、
この同一フレーム用エラー検出・修正手段の処理の終了したA通りのデータを前記データの送信元となる装置との間で予め取り決めた伝送方式のデータ形式に変換するデータ形式変換手段と、
このデータ形式変換手段で変換したA通りのデータを、データの宛先となる装置および中継を行う装置との間で予め取り決めたビット位置ごとにB通り(ただしBは2以上の整数。)に分配した混在データを再度作成する混在データ再作成手段と、
この混在データ再作成手段で作成したB通りの混在データのそれぞれにデータの宛先となる装置および中継を行う装置との間で予め取り決めた同一フレーム内でのエラーチェック用あるいはエラー修正用の同一フレーム用冗長ビットを再度付加して全部でB通りのデータ本体を作成するデータ本体再作成手段と、
このデータ本体再作成手段によって作成したデータ本体のそれぞれをペイロードに組み込んだB通りのデータ伝送用ハイブリッドMACフレームを再度組み立てるデータ伝送用ハイブリッドMACフレーム再組立手段と、
このデータ伝送用ハイブリッドMACフレーム再組立手段によって組み立てられたそれぞれのデータ伝送用ハイブリッドMACフレームを予め用意したB本の伝送線路に再度それぞれ対応付けて送り出すデータ伝送用ハイブリッドMACフレーム再送出手段
とを具備することを特徴とする中継装置。
Data for individually receiving hybrid MAC frames for data transmission as MAC frames by Ethernet (registered trademark) respectively sent from B transmission lines prepared in advance (B is an integer of 2 or more). A hybrid MAC frame receiving means for transmission;
Data corresponding to A transmission lines (where A is an integer greater than or equal to 2) incorporated in the payload of each of the B data transmission hybrid MAC frames received by the data transmission hybrid MAC frame receiving means is data. A data body reconstructing means that distributes A ways for each bit position determined in advance between the transmission source device and the relaying device to return to A data bodies in total.
For the same frame for error check or error correction in the same frame determined in advance between each of the A data bodies reconstructed by the data body reconstructing means and the data transmission source device Redundant bit separation means for the same frame for separating redundant bits;
Error detection / correction means for the same frame for performing error detection or correction of data to be received in A data bodies using the redundant bits for the same frame separated by the redundancy bits separation means for the same frame;
A data format conversion means for converting the data A in which the processing of the error detection / correction means for the same frame has been completed into a data format of a transmission method decided in advance with the data transmission source device;
The A data converted by the data format conversion means is distributed in B ways (where B is an integer of 2 or more) for each bit position determined in advance between the data destination device and the relay device. Mixed data re-creating means to create the mixed data again,
The same frame for error check or error correction in the same frame decided in advance between the data destination device and the relay device for each of the B types of mixed data created by this mixed data re-creating means Data body re-creating means for re-adding redundant bits for creating B data bodies in total,
Data transmission hybrid MAC frame reassembly means for reassembling B data transmission hybrid MAC frames in which each of the data bodies created by the data body recreation means is incorporated in the payload;
A data transmission hybrid MAC frame re-sending means for re-sending the data transmission hybrid MAC frames assembled by the data transmission hybrid MAC frame re-associating means to the B transmission lines prepared in advance, respectively; A relay device characterized by:
予め用意したA本(ただしAは2以上の整数。)の伝送線路からそれぞれ任意の伝送方式で送られてきたデータを伝送線路ごとに個別に受信するデータ受信手段と、このデータ受信手段の受信したA本それぞれの伝送線路のデータを、データの宛先となる装置との間で予め取り決めたビット位置ごとにB通り(ただしBは2以上の整数。)に分配した混在データを作成する混在データ作成手段と、この混在データ作成手段で作成したB通りの混在データのそれぞれにデータの宛先となる装置との間で予め取り決めた同一フレーム内でのエラーチェック用あるいはエラー修正用の同一フレーム用冗長ビットを付加して全部でB通りのデータ本体を作成するデータ本体作成手段と、このデータ本体作成手段によって作成したデータ本体のそれぞれをペイロードに組み込んだB通りのデータ伝送用ハイブリッドMACフレームを組み立てるデータ伝送用ハイブリッドMACフレーム組立手段と、このデータ伝送用ハイブリッドMACフレーム組立手段によって組み立てられたそれぞれのデータ伝送用ハイブリッドMACフレームを予め用意したB本の伝送線路にそれぞれ対応付けて送り出すデータ伝送用ハイブリッドMACフレーム送出手段とを備えた送信側装置と、
予め用意したB本の伝送線路からそれぞれ送られてきたイーサネット(登録商標)によるMACフレームとしてのデータ伝送用ハイブリッドMACフレームを伝送線路ごとに個別に受信するデータ伝送用ハイブリッドMACフレーム受信手段と、このデータ伝送用ハイブリッドMACフレーム受信手段の受信したB本のデータ伝送用ハイブリッドMACフレームのそれぞれのペイロードに組み込まれたA通りの伝送線路に対応するデータをデータの送信元となる装置との間で予め取り決めたビット位置ごとにA通りに分配することで全部でA通りのデータ本体に戻すデータ本体再構成手段と、このデータ本体再構成手段によって再構成されたA通りのデータ本体のそれぞれから前記データの送信元となる装置との間で予め取り決めた同一フレーム内でのエラーチェック用あるいはエラー修正用の同一フレーム用冗長ビットを分離する同一フレーム用冗長ビット分離手段と、この同一フレーム用冗長ビット分離手段によって分離したそれぞれの同一フレーム用冗長ビットを用いてA通りのデータ本体における受信すべきデータのエラー検出あるいは修正を行う同一フレーム用エラー検出・修正手段と、この同一フレーム用エラー検出・修正手段の処理の終了したA通りのデータを前記データの送信元となる装置との間で予め取り決めた伝送方式のデータ形式に変換するデータ形式変換手段と、このデータ形式変換手段で変換したA通りのデータを予め用意したA本の伝送線路にそれぞれ対応付けて送出する伝送線路送出手段とを備えた受信側装置
とを具備することを特徴とする通信システム。
A data receiving means for individually receiving data transmitted by an arbitrary transmission method from A transmission lines prepared in advance (where A is an integer of 2 or more), and reception by the data receiving means. Mixed data for creating mixed data in which the data of each of the A transmission lines is distributed in B ways (B is an integer of 2 or more) for each bit position determined in advance with the data destination device. Redundancy for the same frame for error check or error correction in the same frame determined in advance between the creating means and each of the B mixed data created by the mixed data creating means. A data body creation means for creating a total of B data bodies by adding bits, and a data body created by the data body creation means Data transmission hybrid MAC frame assembling means for assembling B data transmission hybrid MAC frames incorporated in the payload, and respective data transmission hybrid MAC frames assembled by the data transmission hybrid MAC frame assembling means were prepared in advance. A transmission-side apparatus comprising data transmission hybrid MAC frame sending means for sending out in association with each of the B transmission lines;
Hybrid MAC frame receiving means for data transmission for individually receiving a hybrid MAC frame for data transmission as a MAC frame by Ethernet (registered trademark) respectively sent from B transmission lines prepared in advance, for each transmission line; and The data corresponding to the A transmission lines incorporated in the payloads of the B data hybrid MAC frames received by the data transmission hybrid MAC frame receiving means is transmitted in advance to the data transmission source device. The data body reconstructing means for returning to A data bodies in total by distributing A ways for each determined bit position, and the data from each of the A data bodies reconstructed by the data body restructuring means. The same frame determined in advance with the device that is the transmission source of The same frame redundant bit separating means for separating the same frame redundant bits for error checking or error correction in the same frame, and the same frame redundant bits separated by the same frame redundant bit separating means. Same-frame error detection / correction means for detecting or correcting an error of data to be received in A data bodies, and transmission of the data for the same A-frame data detected and corrected by the same-frame error detection / correction means Data format conversion means for converting to the data format of the transmission system determined in advance with the original apparatus, and A data converted by the data format conversion means are respectively associated with A transmission lines prepared in advance. And a transmission side transmission means for transmitting the communication line. Temu.
予め用意したA本(ただしAは2以上の整数。)の伝送線路からそれぞれ任意の伝送方式で送られてきたデータを伝送線路ごとに個別に受信するデータ受信ステップと、
このデータ受信ステップで受信したA本それぞれの伝送線路のデータを、データの宛先となる装置との間で予め取り決めたビット位置ごとにB通り(ただしBは2以上の整数。)に分配した混在データを作成する混在データ作成ステップと、
この混在データ作成ステップで作成したB通りの混在データのそれぞれにデータの宛先となる装置との間で予め取り決めた同一フレーム内でのエラーチェック用あるいはエラー修正用の同一フレーム用冗長ビットを付加して全部でB通りのデータ本体を作成するデータ本体作成ステップと、
このデータ本体作成ステップによって作成したデータ本体のそれぞれをペイロードに組み込んだB通りのデータ伝送用ハイブリッドMACフレームを組み立てるデータ伝送用ハイブリッドMACフレーム組立ステップと、
このデータ伝送用ハイブリッドMACフレーム組立ステップによって組み立てられたそれぞれのデータ伝送用ハイブリッドMACフレームを予め用意したB本の伝送線路にそれぞれ対応付けて送り出すデータ伝送用ハイブリッドMACフレーム送出ステップ
とを具備することを特徴とする送信方法。
A data receiving step of individually receiving data transmitted by an arbitrary transmission method from A transmission lines prepared in advance (where A is an integer of 2 or more), for each transmission line;
A mixture in which the data of each of the A transmission lines received in the data receiving step is distributed in B ways (B is an integer of 2 or more) for each bit position determined in advance with the data destination device. Mixed data creation step to create data,
Redundant bits for the same frame for error check or error correction in the same frame determined in advance with the data destination device are added to each of the B types of mixed data created in this mixed data creation step. A data body creation step for creating a total of B data bodies,
A data transmission hybrid MAC frame assembling step for assembling B data transmission hybrid MAC frames each incorporating the data body created in the data body creation step into the payload;
A data transmission hybrid MAC frame sending step for sending each of the data transmission hybrid MAC frames assembled in the data transmission hybrid MAC frame associating with the B transmission lines prepared in advance. A characteristic transmission method.
予め用意したB本(ただしBは2以上の整数。)の伝送線路からそれぞれ送られてきたイーサネット(登録商標)によるMACフレームとしてのデータ伝送用ハイブリッドMACフレームを伝送線路ごとに個別に受信するデータ伝送用ハイブリッドMACフレーム受信ステップと、
このデータ伝送用ハイブリッドMACフレーム受信ステップで受信したB本のデータ伝送用ハイブリッドMACフレームのそれぞれのペイロードに組み込まれたA通り(ただしAは2以上の整数。)の伝送線路に対応するデータをデータの送信元となる装置との間で予め取り決めたビット位置ごとにA通りに分配することで全部でA通りのデータ本体に戻すデータ本体再構成ステップと、
このデータ本体再構成ステップによって再構成されたA通りのデータ本体のそれぞれから前記データの送信元となる装置との間で予め取り決めた同一フレーム内でのエラーチェック用あるいはエラー修正用の同一フレーム用冗長ビットを分離する同一フレーム用冗長ビット分離ステップと、
この同一フレーム用冗長ビット分離ステップによって分離したそれぞれの同一フレーム用冗長ビットを用いてA通りのデータ本体における受信すべきデータのエラー検出あるいは修正を行う同一フレーム用エラー検出・修正ステップと、
この同一フレーム用エラー検出・修正ステップでの処理の終了したA通りのデータを前記データの送信元となる装置との間で予め取り決めた伝送方式のデータ形式に変換するデータ形式変換ステップと、
このデータ形式変換ステップで変換したA通りのデータを予め用意したA本の伝送線路にそれぞれ対応付けて送出する伝送線路送出ステップ
とを具備することを特徴とする受信方法。
Data for individually receiving hybrid MAC frames for data transmission as MAC frames by Ethernet (registered trademark) respectively sent from B transmission lines prepared in advance (B is an integer of 2 or more). Receiving a hybrid MAC frame for transmission; and
Data corresponding to A transmission lines (where A is an integer of 2 or more) incorporated in each payload of the B data transmission hybrid MAC frames received in the data transmission hybrid MAC frame reception step is data. A data body reconstruction step for returning to A data bodies in total by distributing them in A ways for each bit position determined in advance with a device that is a transmission source of
For the same frame for error check or error correction in the same frame determined in advance between each of the A data bodies reconstructed in this data body reconstruction step and the data transmission source device Redundant bit separation step for the same frame for separating redundant bits;
An error detection / correction step for the same frame for performing error detection or correction of data to be received in the A data bodies using the redundant bits for the same frame separated by the redundant bit separation step for the same frame;
A data format conversion step for converting the data A in which processing in the error detection / correction step for the same frame has been completed into a data format of a transmission method determined in advance with the data transmission source device;
A transmission method comprising: a transmission line sending step for sending A data converted in the data format conversion step in correspondence with A transmission lines prepared in advance.
コンピュータに、
予め用意したA本(ただしAは2以上の整数。)の伝送線路からそれぞれ任意の伝送方式で送られてきたデータを伝送線路ごとに個別に受信するデータ受信処理と、
このデータ受信処理で受信したA本それぞれの伝送線路のデータを、データの宛先となる装置との間で予め取り決めたビット位置ごとにB通り(ただしBは2以上の整数。)に分配した混在データを作成する混在データ作成処理と、
この混在データ作成処理で作成したB通りの混在データのそれぞれにデータの宛先となる装置との間で予め取り決めた同一フレーム内でのエラーチェック用あるいはエラー修正用の同一フレーム用冗長ビットを付加して全部でB通りのデータ本体を作成するデータ本体作成処理と、
このデータ本体作成処理によって作成したデータ本体のそれぞれをペイロードに組み込んだB通りのデータ伝送用ハイブリッドMACフレームを組み立てるデータ伝送用ハイブリッドMACフレーム組立処理と、
このデータ伝送用ハイブリッドMACフレーム組立処理によって組み立てられたそれぞれのデータ伝送用ハイブリッドMACフレームを予め用意したB本の伝送線路にそれぞれ対応付けて送り出すデータ伝送用ハイブリッドMACフレーム送出処理
とを実行させることを特徴とする送信プログラム。
On the computer,
A data reception process for individually receiving data transmitted by an arbitrary transmission method from A transmission lines prepared in advance (where A is an integer of 2 or more), for each transmission line;
A mixture in which the data of each of the A transmission lines received in this data reception process is distributed in B ways (where B is an integer of 2 or more) for each bit position determined in advance with the data destination device. Mixed data creation process to create data,
Redundant bits for the same frame for error check or error correction in the same frame determined in advance with the data destination device are added to each of the B types of mixed data created by this mixed data creation processing. A data body creation process for creating a total of B data bodies,
A data transmission hybrid MAC frame assembly process for assembling B data transmission hybrid MAC frames in which each of the data bodies created by the data body creation process is incorporated in the payload;
And executing a data transmission hybrid MAC frame sending process in which each data transmission hybrid MAC frame assembled by the data transmission hybrid MAC frame assembling process is sent in association with B transmission lines prepared in advance. Feature transmission program.
コンピュータに、
予め用意したB本(ただしBは2以上の整数。)の伝送線路からそれぞれ送られてきたイーサネット(登録商標)によるMACフレームとしてのデータ伝送用ハイブリッドMACフレームを伝送線路ごとに個別に受信するデータ伝送用ハイブリッドMACフレーム受信処理と、
このデータ伝送用ハイブリッドMACフレーム受信処理で受信したB本のデータ伝送用ハイブリッドMACフレームのそれぞれのペイロードに組み込まれたA通り(ただしAは2以上の整数。)の伝送線路に対応するデータをデータの送信元となる装置との間で予め取り決めたビット位置ごとにA通りに分配することで全部でA通りのデータ本体に戻すデータ本体再構成手段と、
このデータ本体再構成手段によって再構成されたA通りのデータ本体のそれぞれから前記データの送信元となる装置との間で予め取り決めた同一フレーム内でのエラーチェック用あるいはエラー修正用の同一フレーム用冗長ビットを分離する同一フレーム用冗長ビット分離処理と、
この同一フレーム用冗長ビット分離処理によって分離したそれぞれの同一フレーム用冗長ビットを用いてA通りのデータ本体における受信すべきデータのエラー検出あるいは修正を行う同一フレーム用エラー検出・修正処理と、
この同一フレーム用エラー検出・修正処理での処理の終了したA通りのデータを前記データの送信元となる装置との間で予め取り決めた伝送方式のデータ形式に変換するデータ形式変換処理と、
このデータ形式変換処理で変換したA通りのデータを予め用意したA本の伝送線路にそれぞれ対応付けて送出する伝送線路送出処理
とを実行させることを特徴とする受信プログラム。
On the computer,
Data for individually receiving hybrid MAC frames for data transmission as MAC frames by Ethernet (registered trademark) respectively sent from B transmission lines prepared in advance (B is an integer of 2 or more). Hybrid MAC frame reception processing for transmission,
Data corresponding to A transmission lines (where A is an integer of 2 or more) incorporated in the payload of each of the B hybrid MAC frames for data transmission received in the data transmission hybrid MAC frame reception process is data. Data body reconstruction means for returning to A data bodies in total by distributing them in A ways for each bit position determined in advance with the transmission source device;
For the same frame for error check or error correction in the same frame determined in advance between each of the A data bodies reconstructed by the data body reconstructing means and the data transmission source device Redundant bit separation processing for the same frame for separating redundant bits;
An error detection / correction process for the same frame for performing error detection or correction of data to be received in the A data bodies using the redundant bits for the same frame separated by the redundant bit separation process for the same frame;
A data format conversion process for converting the data A in the same frame error detection / correction process to the data format of the transmission method determined in advance with the data transmission source device;
A transmission program for executing transmission line transmission processing for transmitting A data converted by the data format conversion processing in association with A transmission lines prepared in advance.
JP2011139473A 2011-06-23 2011-06-23 Transmission side device, receiving side device, relay device, communication device, transmission method, receiving method, and transmission and receiving program Withdrawn JP2013009089A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011139473A JP2013009089A (en) 2011-06-23 2011-06-23 Transmission side device, receiving side device, relay device, communication device, transmission method, receiving method, and transmission and receiving program

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011139473A JP2013009089A (en) 2011-06-23 2011-06-23 Transmission side device, receiving side device, relay device, communication device, transmission method, receiving method, and transmission and receiving program

Publications (1)

Publication Number Publication Date
JP2013009089A true JP2013009089A (en) 2013-01-10

Family

ID=47676095

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011139473A Withdrawn JP2013009089A (en) 2011-06-23 2011-06-23 Transmission side device, receiving side device, relay device, communication device, transmission method, receiving method, and transmission and receiving program

Country Status (1)

Country Link
JP (1) JP2013009089A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2015015620A1 (en) * 2013-08-01 2017-03-02 富士通株式会社 Data transfer device, data output device, data transfer method, and data output method
JPWO2021156918A1 (en) * 2020-02-03 2021-08-12

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2015015620A1 (en) * 2013-08-01 2017-03-02 富士通株式会社 Data transfer device, data output device, data transfer method, and data output method
JPWO2021156918A1 (en) * 2020-02-03 2021-08-12
WO2021156918A1 (en) * 2020-02-03 2021-08-12 三菱電機株式会社 Path redundancy system, transmission-side devices, reception-side devices, path redundancy method, and path redundancy program
JP7034397B2 (en) 2020-02-03 2022-03-11 三菱電機株式会社 Route redundancy system, sender device, receiver device, route redundancy method, and route redundancy program

Similar Documents

Publication Publication Date Title
US7813271B2 (en) Aggregated link traffic protection
US7986622B2 (en) Method and system for physical layer aggregation
JP4040762B2 (en) Method and apparatus for transmitting packet data from a medium access controller
US6625241B2 (en) Data communications bit stream combiner/decombiner
JP3636456B2 (en) Isochronous link protocol
WO2018095303A1 (en) Transmission method and apparatus for operation, management and maintenance of oam data
JP3691504B2 (en) Local loopback of isochronous data in switching mechanisms
CN100512091C (en) Multi-channel data signal processing method and apparatus
CN111095860B (en) Method and device for clock synchronization
US20130132789A1 (en) Video transmission systems and methods over carrier ethernet
JP2011050099A (en) Method and apparatus for multi-gigabit ethernet (r) architecture
WO2019029419A1 (en) Method and device for pass-through of service frequency
JP2008543187A5 (en)
JP2002044111A (en) Communication interface between clock domains with minimum wait time
WO2020181462A1 (en) Clock synchronization message interacting method and apparatus
CN100568841C (en) A kind of converging device of Ethernet service and method
CN116760911A (en) Heterogeneous protocol conversion system and method
US20240187350A1 (en) Device and method for transferring identification and/or data flow control information between devices
JP2003518874A (en) data communication
JP2013009089A (en) Transmission side device, receiving side device, relay device, communication device, transmission method, receiving method, and transmission and receiving program
WO2020029892A1 (en) Method for receiving code block stream, method for sending code block stream and communication apparatus
EP2395727A1 (en) Data transport container, source device, destination device and method for transferring different types of data
JP5372248B2 (en) Maintaining time division multiplexing through pseudowire connections during network failures
US20120140776A1 (en) Communication device and communication method
CN115021875A (en) Method and related apparatus for determining transmission time slot

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20121016

A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20140902