JP2013005579A - Power module - Google Patents
Power module Download PDFInfo
- Publication number
- JP2013005579A JP2013005579A JP2011134015A JP2011134015A JP2013005579A JP 2013005579 A JP2013005579 A JP 2013005579A JP 2011134015 A JP2011134015 A JP 2011134015A JP 2011134015 A JP2011134015 A JP 2011134015A JP 2013005579 A JP2013005579 A JP 2013005579A
- Authority
- JP
- Japan
- Prior art keywords
- terminals
- snubber
- power module
- auxiliary
- edge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Power Conversion In General (AREA)
- Inverter Devices (AREA)
Abstract
Description
この発明は、直流から交流へ電力を変換する電力用半導体素子を1つ以上含んだパワーモジュールに関するものである。 The present invention relates to a power module including one or more power semiconductor elements that convert power from direct current to alternating current.
パワーモジュール内におけるIGBT(絶縁ゲート型バイポーラトランジスタ)等の電力用半導体素子が動作する際、パッケージの内部と外部(半導体素子から見て入力端子より外側)の配線のインダクタンスLがサージ電圧VSとなって出力に重畳される(VS=−L・di/dt)。このとき、パッケージの入力端子部など電力用半導体素子の近傍にスナバ回路を設けることにより、パッケージの外部の配線インダクタンスの影響を軽減し、サージ電圧VSの発生を抑えることができる。 When a power semiconductor element such as an IGBT (insulated gate bipolar transistor) in the power module operates, the inductance L of the wiring inside and outside the package (outside the input terminal when viewed from the semiconductor element) becomes the surge voltage VS. Is superimposed on the output (VS = −L · di / dt). At this time, by providing a snubber circuit in the vicinity of the power semiconductor element such as the input terminal portion of the package, the influence of the wiring inductance outside the package can be reduced, and the generation of the surge voltage VS can be suppressed.
従来、1相分もしくは1アーム分(1相の半分)にあたるパワーモジュールを、ブスバーなどを用いて並列または直列に配線し、複数相のパワーモジュールとして電力変換などに使用していた。このとき各相の入力端子部にスナバ回路を設けることで、パッケージの外部や相同士の配線インダクタンスによるサージ電圧を抑制していた。 Conventionally, a power module corresponding to one phase or one arm (half of one phase) is wired in parallel or in series using a bus bar or the like, and used as a multi-phase power module for power conversion or the like. At this time, by providing a snubber circuit at the input terminal portion of each phase, the surge voltage due to the wiring inductance between the outside of the package and between the phases is suppressed.
近年、小型化・低価格化・高信頼性化の観点から、また、チップの特性向上(小型化・高電流密度化・高機能化)や組立技術の向上から、複数の相を1つのパッケージに搭載したパワーモジュールが増えている。 In recent years, from the viewpoint of miniaturization, price reduction, and high reliability, as well as improved chip characteristics (miniaturization, higher current density, higher functionality) and improved assembly technology, multiple phases can be combined into one package. The number of power modules installed in the is increasing.
このようなパワーモジュールでは、直流電圧の入力端子からの各相(の電力用半導体素子)への距離は均一にならないことが予想されるため、スナバ回路を入力端子に設けると、スナバ回路(入力端子)からの距離の差により、ある相におけるパッケージ内部や外部のインダクタンスの影響が増大し、サージ電圧が増大する問題点があった。 In such a power module, it is expected that the distance from the DC voltage input terminal to each phase (the power semiconductor element) will not be uniform. Therefore, if a snubber circuit is provided at the input terminal, the snubber circuit (input) Due to the difference in distance from the terminal, the influence of the inductance inside and outside the package in a certain phase increases, and there is a problem that surge voltage increases.
そこで、特許文献1等で開示されたパワーモジュールでは、補助のスナバ回路を接続することで、スナバ回路を設けた入力側の電極からの位置の差によるパッケージ内部のインダクタンスの増加によるサージ電圧の増加を軽減していた。
Therefore, in the power module disclosed in
従来のパワーモジュールは以上のように構成されており、サージ電圧抑制を目的とした補助のスナバ回路を取り付けるための端子を設けることで、モジュール全体の端子数が増え、端子の形状に指定がなく区別できないことから、取付作業の煩雑化による作業効率の悪化に伴い組立コストの増加が懸念された。また任意の相の近傍に、選択的に補助のスナバ回路を取り付けるような対応はなされていなかった。 The conventional power module is configured as described above, and by providing a terminal for attaching an auxiliary snubber circuit for the purpose of suppressing surge voltage, the number of terminals of the entire module increases, and there is no designation in the terminal shape. Since it cannot be distinguished, there was a concern about an increase in assembly cost as work efficiency deteriorates due to complicated installation work. Further, there has been no countermeasure for selectively attaching an auxiliary snubber circuit in the vicinity of an arbitrary phase.
この発明は、上記のような問題点を解決するためになされたもので、複数の回路部間で異なるインダクタンス成分より生じる異なるサージ電圧を低減させ、かつ装置全体のコストダウンを図ることができるパワーモジュールを得ることを目的とする。 The present invention has been made to solve the above-described problems, and is capable of reducing different surge voltages caused by different inductance components among a plurality of circuit units and reducing the cost of the entire apparatus. The purpose is to obtain a module.
この発明に係る請求項1記載のパワーモジュールは、矩形状の基板と、平面視して前記基板の一辺である第1の縁部の上方に設けられ、直流電源の第1及び第2の電極が電気的に接続される第1及び第2の入力端子と、平面視して、前記第1の縁部に隣接した前記基板の他の一辺である第2の縁部の上方に設けられる交流用の複数の出力端子と、前記基板上に設けられ、前記第1の入力端子,前記第2の入力端子間に並列に設けられ、前記複数の出力端子から交流用の出力信号を出力する複数の回路部とを備え、前記複数の回路部はそれぞれ少なくとも一つの半導体チップを有し、平面視して前記第1の縁部以外の他の縁部の上方に双方が設けられ、かつ、前記第1及び第2の縁部のうち一方に隣接する第3の縁部の上方に少なくとも一方が設けられ、前記第1及び第2の入力端子と電気的に接続される第1及び第2の補助端子をさらに備え、前記第1及び第2の入力端子間にスナバ回路を設けることが可能であり、前記第1及び第2の補助端子間に補助スナバ回路を設けることが可能であり、前記第1及び第2の補助端子の平面視断面積を、前記第1及び第2の入力端子の平面視断面積よりも狭くしている。 According to a first aspect of the present invention, there is provided a power module according to a first aspect of the present invention, wherein the power module is provided above a rectangular substrate and a first edge that is one side of the substrate in plan view, and the first and second electrodes of the DC power supply. Are electrically connected to the first and second input terminals and an alternating current provided above the second edge, which is the other side of the substrate adjacent to the first edge, in plan view. A plurality of output terminals, and a plurality of output terminals provided on the substrate, provided in parallel between the first input terminal and the second input terminal, and outputting an AC output signal from the plurality of output terminals. Each of the plurality of circuit units has at least one semiconductor chip, and both are provided above other edges other than the first edge in plan view, and At least one of the first and second edges is above the third edge adjacent to one of the first and second edges. The first and second auxiliary terminals electrically connected to the first and second input terminals, and a snubber circuit can be provided between the first and second input terminals. And an auxiliary snubber circuit may be provided between the first and second auxiliary terminals, and a sectional view of the first and second auxiliary terminals in plan view may be determined by the first input terminal and the second input terminal. It is narrower than the cross-sectional area in plan view.
請求項1記載の本願発明にけるパワーモジュールは、スナバ回路とは比較的距離を隔てた位置に補助スナバ回路を設けることにより、複数の回路部間で異なるインダクタンス成分より生じる異なるサージ電圧を効果的に低減させることができる。 In the power module according to the first aspect of the present invention, the auxiliary snubber circuit is provided at a position relatively separated from the snubber circuit, so that different surge voltages caused by different inductance components can be effectively generated between the plurality of circuit portions. Can be reduced.
加えて、前記第1及び第2の補助端子の平面視断面積を、前記第1及び第2の入力端子の平面視断面積よりも狭くすることにより、組立時における第1及び第2の入力端子及び第1及び第2の補助端子間の識別を容易にして組立作業の効率化が図れる結果、装置全体のコストダウンを図ることができる。 In addition, the first and second inputs at the time of assembling can be made by making the sectional view in plan view of the first and second auxiliary terminals smaller than the sectional view in plan view of the first and second input terminals. As a result of facilitating identification between the terminal and the first and second auxiliary terminals and improving the efficiency of the assembly work, the cost of the entire apparatus can be reduced.
<実施の形態1>
図1はこの発明の実施の形態1であるパワーモジュールの平面構成を示す説明図である。同図に示すように、パワーモジュール1は、平面視矩形状の基板30上に導体バー31,32及びダイパッド33〜35が選択的に形成され、導体バー31上に半導体チップ41〜43がそれぞれ形成され、ダイパッド33上に半導体チップ44、ダイパッド34上に半導体チップ45、ダイパッド35上に半導体チップ46が形成される。
<
FIG. 1 is an explanatory view showing a planar configuration of a power module according to
図2は図1で示したパワーモジュール1の回路構成を示す回路図である。図1及び図2に示すように、半導体チップ41及び44(に形成される素子)により交流の出力信号OUT1出力用の回路部51が構成される。同様にして、半導体チップ42及び45により、交流の出力信号OUT2出力用の回路部52が構成され、半導体チップ43及び46により、交流の出力信号OUT3出力用の回路部53が構成される。
FIG. 2 is a circuit diagram showing a circuit configuration of the
回路部51においてN型のIGBTQ11及びIGBTQ12が直列接続される。そして、IGBTQ11及びQ12それぞれのエミッタにアノードが、コレクタにカソードが接続されるように、フライホイール用のダイオードD11及びD12が設けられる。そして、IGBTQ11のエミッタ(IGBTQ12のコレクタ)より得られる信号が出力端子P21を介して交流(U相)の出力信号OUT1として得られる。なお、半導体チップ41内にIGBTQ11及びダイオードD11が設けられ、半導体チップ44内にIGBTQ12及びダイオードD12が設けられる。
In the
同様にして、回路部52において、IGBTQ21及びIGBTQ22が直列接続され、IGBTQ21及びQ22それぞれのエミッタ、コレクタ間にフライホイール用のダイオードD21及びD22が介挿される。そして、IGBTQ21のエミッタ(IGBTQ22のコレクタ)より得られる信号が出力端子P22を介して交流(V相)の出力信号OUT2として得られる。なお、半導体チップ42内にIGBTQ21及びダイオードD21が設けられ、半導体チップ45内にIGBTQ22及びダイオードD22が設けられる。
Similarly, in the
同様にして、回路部53において、IGBTQ31及びIGBTQ32の直列接続とIGBTQ31及びQ32それぞれのエミッタ,コレクタ間にフライホイール用のダイオードD31及びD32が介挿される。そして、IGBTQ31のエミッタ(IGBTQ32のコレクタ)より得られる信号が出力端子P23を介して交流(W相)の出力信号OUT3として得られる。なお、半導体チップ43内にIGBTQ21及びダイオードD31が設けられ、半導体チップ46内にIGBTQ22及びダイオードD32が設けられる。
Similarly, in the
なお、IGBTQ11,Q12,Q21,Q22,Q31及びQ32それぞれのゲート電極及びエミッタ電極にはそれぞれ所定の制御信号(図示せず)が付与される。 A predetermined control signal (not shown) is applied to each gate electrode and emitter electrode of IGBTs Q11, Q12, Q21, Q22, Q31 and Q32.
IGBTQ11,Q21,及びQ31のコレクタ、ダイオードD11,D21及びD31のカソードは内部配線61に接続され、IGBTQ12,Q22,及びQ32のコレクタ、ダイオードD12,D22及びD32のカソードは内部配線62に接続される。
The collectors of IGBTs Q11, Q21, and Q31, the cathodes of diodes D11, D21, and D31 are connected to
内部配線61及び62が導体バー31及び32に電気的に接続され、内部配線61及び導体バー31並びに内部配線62及び導体バー32によりそれぞれ内部配線部を形成する。そして、導体バー31に電気的に接続されて入力端子P11及びスナバ端子P13が設けられ、導体バー32に電気的に接続されて入力端子P12及びスナバ端子P14が設けられる。
The
そして、入力端子P11に直流電源20の正極が接続され、入力端子P12に直流電源20の負極が接続されるとともに、入力端子P11,P12間にスナバ回路21が介挿される。また、スナバ端子P13,P14間に補助スナバ回路22が設けられる。
The positive terminal of the
図1に戻って、平面視して基板30の図中左辺となる第1の縁部の上方に直流電源入力用の入力端子P11及びP12(第1及び第2の入力端子)が設けられる。入力端子P11及びP12間にネジ留め等によってスナバ回路21が連結される。さらに、入力端子P12は直流電源20の正極及び負極に接続される電極としても機能する。
Returning to FIG. 1, DC power supply input terminals P <b> 11 and P <b> 12 (first and second input terminals) are provided above a first edge portion that is the left side of the
そして、平面視して基板30の第1の縁部に隣接した図中下辺となる第2の縁部の上方に、交流の出力信号OUT1〜OUT3用の出力端子P21〜P23が設けられる。
Then, output terminals P21 to P23 for AC output signals OUT1 to OUT3 are provided above the second edge which is the lower side in the figure adjacent to the first edge of the
一方、平面視して、基板30の第1の縁部に対向する図中右辺となる第3の縁部の上方に、スナバ端子P13及びP14(第1及び第2の補助端子)が設けられ、スナバ端子P13及びP14間にネジ留め等によって補助スナバ回路22が連結される。
On the other hand, in plan view, snubber terminals P13 and P14 (first and second auxiliary terminals) are provided above the third edge portion, which is the right side in the drawing, facing the first edge portion of the
電力用半導体素子であるIGBTへの電流遮断時など電流が急激に変化する状況においては、入力端子P11及びP12からIGBTまでのインダクタンスが最小になるループ(電流経路)で、高周波領域での電子・ホールのやり取りが発生する。このループが大きくなるほどインダクタンスが増加し、式「VS=L・di/dt」に従いサージ電圧VSが増加する。入力端子P11及びP12などP−N配線上にスナバ回路21を設けることにより、電力用半導体素子から見てスナバ回路よりも外部のインダクタンスの影響を軽減することができる。
In a situation where the current changes suddenly, such as when the current to the IGBT, which is a power semiconductor element, is interrupted, a loop (current path) in which the inductance from the input terminals P11 and P12 to the IGBT is minimized, Hall exchange occurs. As this loop becomes larger, the inductance increases, and the surge voltage VS increases according to the equation “VS = L · di / dt”. By providing the
しかしながら、複数の回路部51〜53間において、入力端子P11及びP12からそれぞれの回路部51〜53での距離が一定ではない場合、回路部51〜53の電流経路R1〜R3は、経路R1,R2,R3の順で長くなる。その結果、入力端子P11及びP12からの距離(内部インダクタンスの差)に比例してサージ電圧VSが増大する。一方、スナバ回路21によるサージ電圧低減効果は、スナバ回路21からの距離に比例して小さくなる。したがって、入力端子P11及びP12間にスナバ回路21を設けた構成において、回路部51、回路部52、回路部53の順でサージ電圧VSが大きくなる傾向を効果的に抑制できていない。
However, when the distances from the input terminals P11 and P12 to the
実施の形態1では、複数の相用の回路部51〜53を有するパワーモジュール1において、入力端子P11及びP12が設けられる第1の縁部と対向する第3の縁部の上方にスナバ端子P13及びP14を設け、スナバ端子P13及びP14間に補助スナバ回路22を設けている。
In the first embodiment, in the
したがって、補助スナバ回路22からの距離は、回路部51、回路部52、及び回路部53の順で近くなるため、上述した回路部51〜回路部53の順でサージ電圧抑制効果が働くため、上述した回路部51〜回路部53の順でサージ電圧VSが大きくなる傾向を効果的に抑制することができ、パワーモジュール1全体として優れたサージ電圧抑制効果を発揮することができる。
Therefore, since the distance from the
図3は実施の形態1のスナバ端子P13及びP14の特徴を模式的に示す説明図である。同図に示すように、スナバ端子P13及びP14の形成幅W13及びW14を、入力端子P12の形成幅W11及びW12の半分以下にする等により、スナバ端子P13及びP14それぞれの平面視断面積を、入力端子P11及びP12の平面視断面積の半分以下に抑えている。 FIG. 3 is an explanatory diagram schematically showing the characteristics of the snubber terminals P13 and P14 of the first embodiment. As shown in the figure, the cross-sectional areas of the snubber terminals P13 and P14 in plan view are reduced by reducing the formation widths W13 and W14 of the snubber terminals P13 and P14 to less than half of the formation widths W11 and W12 of the input terminal P12. The input terminals P11 and P12 are suppressed to less than half of the sectional area in plan view.
スナバ端子P13及びP14それぞれの断面積低減化に伴い、スナバ端子P13及びP14並びにそれに関連する部品の縮小化を図ることができるため、パワーモジュール1全体のコストダウンを図ることができる。また、入力端子P11及びP12とスナバ端子P13及びP14との断面積を異なるものにすることにより、スナバ回路21及び補助スナバ回路22の組立時に入力端子P11及びP12とスナバ端子P13及びP14との識別が容易になる分、組立工程の簡略化を図ることができる。したがって、組立作業の効率化に伴う半導体モジュール1のコストダウンを図ることができる。
As the cross-sectional areas of the snubber terminals P13 and P14 are reduced, the size of the snubber terminals P13 and P14 and related parts can be reduced. Therefore, the cost of the
また、半導体モジュール1が高周波成分に特化した構成の場合、スナバ端子P13及びP14の断面積を入力端子P11及びP12より狭くすることによる悪影響はほとんどない。
Further, when the
<実施の形態2>
図4は実施の形態2のパワーモジュール2であるスナバ端子P13及びP14の特徴を模式的に示す説明図である。同図に示すように、スナバ端子P13及びP14に設ける、補助スナバ回路22のネジ止め用の取付穴h13及びh14を、入力端子P11及びP12に設ける、スナバ回路21のネジ留め用の取付穴h11及びh12の径(5〜15mm程度)より、1mm以上小さくしている。なお、スナバ端子P13及びP14の取付穴h13及びh14を除き、パワーモジュール2の平面構成及び回路構成は図1及び図2で示した構成と同様である。
<
FIG. 4 is an explanatory diagram schematically showing the characteristics of the snubber terminals P13 and P14 that are the
このように、実施の形態2のパワーモジュール2は、スナバ端子P13及びP14の取付穴h13及びh14の径短縮化に伴い、補助スナバ回路22用の取付用のネジとして、スナバ回路21用の取付用ネジより安価なネジを用いることができる等、補助スナバ回路22の取付に要する部品として比較的安価なものを用いることができる分、パワーモジュール2全体のコストダウンを図ることができる。
As described above, the
<実施の形態3>
図5は実施の形態3のパワーモジュール3であるスナバ端子P13及びP14の特徴を模式的に示す説明図である。同図に示すように、スナバ端子P13及びP14をピン形状で構成している。そして、補助スナバ回路22とスナバ端子P13及びP14との接続はハンダ付けにより行う。
<
FIG. 5 is an explanatory view schematically showing the characteristics of the snubber terminals P13 and P14 that are the
なお、スナバ端子P13及びP14がピン形状になっている点を除き、パワーモジュール3の平面構成及び回路構成は図1及び図2で示した構成と同様である。
The planar configuration and circuit configuration of the
このように、実施の形態3のパワーモジュール3は、スナバ端子P13及びP14はピン形状を呈しているため、ハンダ付けにより補助スナバ回路22をスナバ端子P13及びP14に取り付けることによって取付時における装置の信頼性を向上させることができる。
As described above, in the
<実施の形態4>
図6は実施の形態4のパワーモジュール4であるスナバ端子P13及びP14の特徴を模式的に示す説明図である。なお、図6は実施の形態1で示した図3のA−A断面の断面構造を模式的に示している。
<
FIG. 6 is an explanatory view schematically showing the characteristics of the snubber terminals P13 and P14 that are the
同図に示すように、スナバ端子P13の形成高さH13(補助スナバ回路22を取り付ける高さ(補助スナバ回路22の底面位置となる高さ))を、入力端子P11の形成高さH11(スナバ回路21を取り付ける高さ(スナバ回路21の底面位置となる高さ))より低くなるように構成している。なお、基板30(導体バー31,32、半導体チップ41〜46等の図示省略)はケース70上に設けられており、ケース70の一方側面(図中左側面)からバスバー71を介して入力端子P11が設けられ、ケース70の他方側面(図中右側面)からバスバー73を介してスナバ端子P13が設けられる。垂直方向におけるバスバー73の長さをバスバー71の長さより短くすることにより、ケース70表面からの形成高さH13を形成高さH11より低く設定している。なお、バスバー71及び73は共に導体バー31(図1参照)に電気的に接続される。
As shown in the figure, the formation height H13 of the snubber terminal P13 (the height at which the
なお、バスバー71及び入力端子P11並びにバスバー73及びスナバ端子P13をそれぞれ一体形成しても良い。また、図6で示した構成は一例に過ぎず、他の構造を用いてスナバ端子P13の形成高さH13を、入力端子P11の形成高さH11より低くすることも考えられる。
The
また、入力端子P12及びスナバ端子P14は図6では図示していないが、それぞれ入力端子P11及びスナバ端子P13と同様に、ケース70の表面から形成高さH11及びH13となるように設けられる。ただし、入力端子P12用及びスナバ端子P14のバスバーは共に導体バー32(図1参照)に電気的に接続される。なお、スナバ端子P13及びP14の形成高さが異なっている点を除き、パワーモジュール4の平面構成及び回路構成は図1及び図2で示した構成と同様である。
Further, although not shown in FIG. 6, the input terminal P12 and the snubber terminal P14 are provided so as to have the formation heights H11 and H13 from the surface of the
このように、実施の形態4のパワーモジュール4は、スナバ端子P13及びP14の形成高さH13を、入力端子P11及びP12の形成高さH11より低くしている。したがって、実施の形態4のパワーモジュール4は、形成高さH13を形成高さH11と同程度で形成する場合に比べ、補助スナバ回路22と基板30上の半導体チップ41〜46に形成される回路部51〜53それぞれとの距離短縮を図るにより配線長が短くなる結果、補助スナバ回路22による回路部51〜53それぞれへのサージ電圧低減効果をより高めることができる。
As described above, in the
<実施の形態5>
図7は実施の形態5のパワーモジュール5であるスナバ端子P13及びP14の特徴を模式的に示す説明図である。なお、図7は実施の形態1で示した図3のA−A断面の断面構造を模式的に示している。
<
FIG. 7 is an explanatory view schematically showing the characteristics of the snubber terminals P13 and P14 that are the
同図に示すように、スナバ端子P13の形成高さH13を、入力端子P11の形成高さH11より高くなるように構成している。なお、基板30はケース70上に設けられており、ケース70の一方側面(図中左側面)からバスバー71を介して入力端子P11が設けられ、ケース70の他方側面(図中右側面)からバスバー74を介してスナバ端子P13が設けられる。垂直方向におけるバスバー74の長さをバスバー71の長さより長くすることにより、ケース70表面からの形成高さH13を形成高さH11より高く設定している。バスバー71及び74は共に導体バー31(図1参照)に電気的に接続される。
As shown in the figure, the formation height H13 of the snubber terminal P13 is configured to be higher than the formation height H11 of the input terminal P11. The
なお、バスバー71及び入力端子P11並びにバスバー74及びスナバ端子P13をそれぞれ一体形成しても良い。また、図7で示した構成は一例に過ぎず、他の構造を用いてスナバ端子P13の形成高さH13を、入力端子P11の形成高さH11より高くすることも考えられる。
The
また、入力端子P12及びスナバ端子P14は図7では図示していないが、それぞれ入力端子P11及びスナバ端子P13と同様に、ケース70の表面から形成高さH11及びH13となるように設けられる。ただし、入力端子P12用及びスナバ端子P14のバスバーは共に導体バー32(図1参照)に電気的に接続される。なお、スナバ端子P13及びP14の形成高さが異なっている点を除き、パワーモジュール5の平面構成及び回路構成は図1及び図2で示した構成と同様である。
Further, although not shown in FIG. 7, the input terminal P12 and the snubber terminal P14 are provided so as to have the formation heights H11 and H13 from the surface of the
このように、実施の形態5のパワーモジュール5は、スナバ端子P13及びP14の形成高さH13を、入力端子P11及びP12の形成高さH11より高くしている。したがって、実施の形態5のパワーモジュール5は、形成高さH13を形成高さH11と同程度で形成する場合に比べ、補助スナバ回路22と回路部51〜53との距離延長を図ることによって、補助スナバ回路22を高く配置することができる。このため、実施の形態5のパワーモジュール5は、所定の制御信号の配線が実装されたモジュール外の基板(制御基板)や出力端子P21〜P23に対して、補助スナバ回路22の取付時の影響を軽減することができる分、組立工程の簡略化を図ることができる。
As described above, in the
<実施の形態6>
図8は実施の形態6のパワーモジュール6であるスナバ端子P13及びP14の特徴を模式的に示す説明図である。同図に示すように、スナバ端子P13及びP14間の距離d13を、入力端子P11及びP12間の距離d11より短くなるようにしている。なお、スナバ端子P13及びP14間の距離d13を除き、パワーモジュール6の平面構成及び回路構成は図1及び図2で示した構成と同様である。
<
FIG. 8 is an explanatory diagram schematically showing the characteristics of the snubber terminals P13 and P14 that are the
このように、実施の形態6のパワーモジュール6は、スナバ端子P13及びP14間の距離d13の短縮化に伴い、補助スナバ回路22と回路部51〜53との距離短縮を図ることにより配線長が短くなる結果、補助スナバ回路22による回路部51〜53それぞれへのサージ電圧低減効果をより高めることができる。
As described above, in the
なお、スナバ端子P13及びP14間の距離d13は少なくとも互いの絶縁性を維持する長さに設定する必要がある。 The distance d13 between the snubber terminals P13 and P14 needs to be set to a length that maintains at least the insulation between each other.
<実施の形態7>
図9は実施の形態7のパワーモジュール7であるスナバ端子P13及びP14の特徴を模式的に示す説明図である。同図に示すように、スナバ端子P13及びP14が共に上方に形成される第3の端部は、入力端子P11及びP12が上方に形成される第1の縁部に対向する基板30の一辺(図中右辺)となる。なお、パワーモジュール7の平面構成及び回路構成は図1及び図2で示した構成と同様である。
<
FIG. 9 is an explanatory view schematically showing the characteristics of the snubber terminals P13 and P14 that are the
このように、実施の形態7のパワーモジュール7では、スナバ回路21から最も離された位置に補助スナバ回路22を設けることにより、回路部51〜53間で異なるインダクタンスに成分より生じる異なるサージ電圧を最も効果的に低減させることができる。なぜなら、回路部51〜53の順でインダクタンス成分が大きくなる回路部51〜53に対して、回路部51〜53にかけて大きくなるサージ電圧抑制効果を補助スナバ回路22が発揮できるからである。
As described above, in the
なお、図3〜図8で示した実施の形態1〜実施の形態6は、実施の形態7と同様、スナバ端子P13及びP14が共に上方に形成される第3の端部は、入力端子P11及びP12が形成される第1の縁部に対向する基板30の一辺となる。したがって、実施の形態1〜実施の形態6においても、実施の形態7と同様の効果を併せて発揮することができる。
In the first to sixth embodiments shown in FIGS. 3 to 8, the third end where the snubber terminals P <b> 13 and P <b> 14 are formed upward is the input terminal P <b> 11 as in the seventh embodiment. And one side of the
<実施の形態8>
図10は実施の形態8のパワーモジュール8であるスナバ端子P13及びP14の特徴を模式的に示す説明図である。同図に示すように、スナバ端子P13及びP14が共に上方に形成される第3の端部は、出力端子P21〜P23が形成される第2の縁部と同一の基板30の一辺(図中下辺)となる。なお、スナバ端子P13及びP14の配置内容を除き、パワーモジュール8の平面構成及び回路構成は図1及び図2で示した構成と同様である。
<Eighth embodiment>
FIG. 10 is an explanatory diagram schematically showing the characteristics of the snubber terminals P13 and P14 that are the power module 8 of the eighth embodiment. As shown in the figure, the third end portion where the snubber terminals P13 and P14 are both formed upward is one side of the
このような構成の実施の形態8のパワーモジュール8は、スナバ端子P13及びP14を出力端子P21〜P23の上方に設けることにより、平面視重複して出力端子P21〜P23とスナバ端子P13及びP14とを設けることができる分、全体の取付面積の低減化を図ることができる。 In the power module 8 of the eighth embodiment having such a configuration, the snubber terminals P13 and P14 are provided above the output terminals P21 to P23, thereby overlapping the output terminals P21 to P23 and the snubber terminals P13 and P14 in plan view. As a result, it is possible to reduce the entire mounting area.
なお、図3〜図8で示した実施の形態1〜実施の形態6は、実施の形態8と同様にスナバ端子P13及びP14を配置することにより、実施の形態8と同様の効果を併せて発揮することができる。 The first to sixth embodiments shown in FIG. 3 to FIG. 8 have the same effects as the eighth embodiment by arranging the snubber terminals P13 and P14 as in the eighth embodiment. It can be demonstrated.
<実施の形態9>
図11は実施の形態9のパワーモジュール9であるスナバ端子P13及びP14の特徴を模式的に示す説明図である。同図に示すように、スナバ端子P13及びP14が共に上方に形成される第3の端部は、出力端子P21〜P23が形成される第2の縁部と対向する基板30の一辺(図中上辺)となる。なお、スナバ端子P13及びP14の配置内容を除き、パワーモジュール9の平面構成及び回路構成は図1及び図2で示した構成と同様である。
<
FIG. 11 is an explanatory view schematically showing the characteristics of the snubber terminals P13 and P14 that are the
このように、実施の形態9のパワーモジュール9は、入力端子P11及びP12に対向する縁部(図中右辺)には、スナバ端子P13及びP14が設けられないため、上記入力端子P11及びP12に対向する縁部の有効利用を図ることができる。
Thus, in the
なお、図3〜図8で示した実施の形態1〜実施の形態6は、実施の形態9と同様にスナバ端子P13及びP14を配置することにより、実施の形態9と同様の効果を併せて発揮することができる。 The first to sixth embodiments shown in FIG. 3 to FIG. 8 have the same effects as the ninth embodiment by arranging the snubber terminals P13 and P14 as in the ninth embodiment. It can be demonstrated.
<実施の形態10>
図12は実施の形態10のパワーモジュール10であるスナバ端子P13及びP14の特徴を模式的に示す説明図である。同図に示すように、スナバ端子P13及びP14のうち一方であるスナバ端子P13が上方に形成される第3の端部は、入力端子P11及びP12が上方に形成される第1の縁部と対向する基板30の一辺(図中右辺)となり、他方であるスナバ端子P14が上方に形成される第4の端部は、出力端子P21〜P23が形成される第2の縁部と対向する基板30の一辺(図中右辺)となる。
<
FIG. 12 is an explanatory view schematically showing the characteristics of the snubber terminals P13 and P14 that are the
このように、実施の形態10のパワーモジュール10は、入力端子P11及びP12から最も離された位置にスナバ端子P13を設けることにより、実施の形態7と同様、回路部51〜53間で異なるインダクタンスに成分より生じる異なるサージ電圧を、より効果的に低減させることができる。また、スナバ端子P14は出力端子P21〜P23が形成される第2の縁部と対向する第4の縁部に形成されるため、出力端子P21〜P23の配置自由度は影響を受けることはない。
As described above, the
さらに、スナバ端子P13及びスナバ端子P14間が比較的短い距離間隔になるように、スナバ端子P13及びP14を第3の端部及び第4の端部の上方に設けることにより、補助スナバ回路22と回路部51〜53との配線長短縮化に伴う高いサージ電圧低減効果を発揮させることができる。
Further, by providing the snubber terminals P13 and P14 above the third end and the fourth end so that the distance between the snubber terminal P13 and the snubber terminal P14 is relatively short, the
なお、図3〜図8で示した実施の形態1〜実施の形態6は、実施の形態10と同様にスナバ端子P13及びP14を配置することにより、実施の形態10と同様の効果を併せて発揮することができる。 3 to 8, the snubber terminals P13 and P14 are arranged in the same manner as in the tenth embodiment, so that the same effects as those in the tenth embodiment can be obtained. It can be demonstrated.
<実施の形態11>
図13は実施の形態11のパワーモジュール11であるスナバ端子P13及びP14の特徴を模式的に示す説明図である。同図に示すように、スナバ端子P13及びP14のうち一方であるスナバ端子P13が上方に形成される第3の端部は、入力端子P11及びP12が形成される第1の縁部と対向する基板30の一辺(図中右辺)となり、他方であるスナバ端子P14が上方に形成される第4の端部は、出力端子P21〜P23が形成される第2の縁部と同一の一辺(図中下辺)となる。
<
FIG. 13 is an explanatory view schematically showing the characteristics of the snubber terminals P13 and P14 that are the
このように、実施の形態11のパワーモジュール11は、入力端子P11及びP12から最も離された位置にスナバ端子P13を設けることにより、実施の形態7と同様、回路部51〜53間で異なるインダクタンスに成分より生じる異なるサージ電圧を、より効果的に低減させることができる。
As described above, the
また、スナバ端子P14を出力端子P21〜P23の上方に設けることにより、平面視重複して出力端子P21〜P23とスナバ端子P14とを設けることができる分、実施の形態8と同様、全体の取付面積の低減化を図ることができる。 Further, by providing the snubber terminal P14 above the output terminals P21 to P23, it is possible to provide the output terminals P21 to P23 and the snubber terminal P14 in a plan view overlapping with each other. The area can be reduced.
なお、図3〜図8で示した実施の形態1〜実施の形態6は、実施の形態11と同様にスナバ端子P13及びP14を配置することにより、実施の形態11と同様の効果を併せて発揮することができる。 The first to sixth embodiments shown in FIG. 3 to FIG. 8 have the same effects as the eleventh embodiment by arranging the snubber terminals P13 and P14 as in the eleventh embodiment. It can be demonstrated.
<実施の形態1〜実施の形態11における共通概念>
実施の形態1〜実施の形態11で示したスナバ端子P13及びP14の配置は全て以下の要件(1),(2)を満足する。
<Common concept in
The arrangements of the snubber terminals P13 and P14 shown in the first to eleventh embodiments all satisfy the following requirements (1) and (2).
(1)入力端子P11及びP12が形成される第1の縁部以外の他の縁部の上方にスナバ端子P13及びP14が設けられる。 (1) Snubber terminals P13 and P14 are provided above other edges other than the first edge where the input terminals P11 and P12 are formed.
(2)上記第1の縁部及び出力端子P21〜P23が形成される第2の縁部のうち、一方に隣接する第3の縁部の上方に、スナバ端子P13及びP14のうち少なくとも一方が設けられる。 (2) At least one of the snubber terminals P13 and P14 above the third edge adjacent to one of the first edge and the second edge where the output terminals P21 to P23 are formed. Provided.
したがって、実施の形態1〜実施の形態11の共通の効果として、スナバ回路21とは比較的距離を隔てた位置に補助スナバ回路22を設けることにより、回路部51〜53間で異なるインダクタンス成分よって生じる異なるサージ電圧を効果的に低減させることができる効果を奏する。
Therefore, as a common effect of the first to eleventh embodiments, by providing the
<その他>
なお、上述した実施の形態では、3相の交流信号を出力信号OUT1〜OUT3として出力するパワーモジュールを示したが出力する交流信号数は複数であれば3相に限定されない。
<Others>
In the above-described embodiment, a power module that outputs a three-phase AC signal as the output signals OUT1 to OUT3 has been described. However, the number of output AC signals is not limited to three as long as it is plural.
また、上述した実施の形態では、半導体チップ41〜46内に設けられる半導体素子としてIGBT及びフライホイール用ダイオードの組合せ構造を示したが、上記組合せ構造に代えてMOSFETを用いる等、他の半導体素子を用いることも勿論考えられる。 In the above-described embodiment, the combination structure of the IGBT and the flywheel diode is shown as the semiconductor element provided in the semiconductor chips 41 to 46. However, another semiconductor element such as a MOSFET is used instead of the combination structure. Of course, it is also conceivable to use.
さらに、上述した実施の形態では、補助スナバ回路22用のスナバ端子P13及びP14を一組のみ設ける構成を示したが、上述した要件(1),(2)を満足させて、さらに他に一組のスナバ端子P13及びP14対相当(仮に「スナバ端子P15及びP16」とする)を設ける構成も考えられる。
Furthermore, in the above-described embodiment, the configuration in which only one set of snubber terminals P13 and P14 for the
この場合、補助スナバ回路22用の2組のスナバ端子対(スナバ端子P13及びP14並びにスナバ端子P15及びP16)のうち、ユーザの要望に応じて、一方のスナバ端子対に補助スナバ回路22を選択的に設けることができる効果を奏する。
In this case, the
また、実施の形態8及び実施の形態9のパワーモジュール8及び9のように、入力端子P11及びP12が上方に設けられる第1の縁部に隣接した縁部の上方にスナバ端子P13及びP14を設ける場合は、当該隣接した縁部の上方であれば任意の位置に設けることができる。
Further, like the
1〜11 パワーモジュール、30 基板、31,32 導体バー、41〜46 半導体チップ、51〜53 回路部、61,62 内部配線、P11,P12 入力端子、P13,P14 スナバ端子、P21〜P23 出力端子、Q11,Q12,Q21,Q22,Q31,Q32 IGBT。 1-11 Power module, 30 Substrate, 31, 32 Conductor bar, 41-46 Semiconductor chip, 51-53 Circuit part, 61, 62 Internal wiring, P11, P12 Input terminal, P13, P14 Snubber terminal, P21-P23 Output terminal Q11, Q12, Q21, Q22, Q31, Q32 IGBT.
Claims (11)
平面視して前記基板の一辺である第1の縁部の上方に設けられ、直流電源の第1及び第2の電極が電気的に接続される第1及び第2の入力端子と、
平面視して、前記第1の縁部に隣接した前記基板の他の一辺である第2の縁部の上方に設けられる交流用の複数の出力端子と、
前記基板上に設けられ、前記第1の入力端子,前記第2の入力端子間に並列に設けられ、前記複数の出力端子から交流用の出力信号を出力する複数の回路部とを備え、前記複数の回路部はそれぞれ少なくとも一つの半導体チップを有し、
平面視して前記第1の縁部以外の他の縁部の上方に双方が設けられ、かつ、前記第1及び第2の縁部のうち一方に隣接する第3の縁部の上方に少なくとも一方が設けられ、前記第1及び第2の入力端子と電気的に接続される第1及び第2の補助端子をさらに備え、
前記第1及び第2の入力端子間にスナバ回路を設けることが可能であり、
前記第1及び第2の補助端子間に補助スナバ回路を設けることが可能であり、
前記第1及び第2の補助端子の平面視断面積を、前記第1及び第2の入力端子の平面視断面積よりも狭くしたことを特徴とする、
パワーモジュール。 A rectangular substrate;
A first input terminal and a second input terminal which are provided above a first edge which is one side of the substrate in a plan view and to which the first and second electrodes of the DC power supply are electrically connected;
A plurality of AC output terminals provided above a second edge, which is the other side of the substrate adjacent to the first edge, in plan view;
A plurality of circuit portions provided on the substrate, provided in parallel between the first input terminal and the second input terminal, and outputting an AC output signal from the plurality of output terminals; Each of the plurality of circuit units has at least one semiconductor chip,
In plan view, both are provided above other edges other than the first edge, and at least above a third edge adjacent to one of the first and second edges. One or more auxiliary terminals provided on one side and electrically connected to the first and second input terminals;
It is possible to provide a snubber circuit between the first and second input terminals,
An auxiliary snubber circuit can be provided between the first and second auxiliary terminals,
The cross-sectional area of the first and second auxiliary terminals in plan view is narrower than the cross-sectional area of the first and second input terminals in plan view,
Power module.
前記第1及び第2の入力端子は前記スナバ回路用の第1及び第2の取り付け穴を有し、
前記第1及び第2の補助端子は前記補助スナバ回路用の第1及び第2の補助取り付け穴を有し、
第1及び第2の補助取り付け穴の径は、前記第1及び第2の取り付け穴の径よりも1mm以上の小さいことを特徴とする、
パワーモジュール。 The power module according to claim 1,
The first and second input terminals have first and second mounting holes for the snubber circuit;
The first and second auxiliary terminals have first and second auxiliary mounting holes for the auxiliary snubber circuit;
The diameters of the first and second auxiliary mounting holes are 1 mm or more smaller than the diameters of the first and second mounting holes,
Power module.
前記第1及び第2の補助端子はそれぞれピン形状を呈する、
パワーモジュール。 The power module according to claim 1,
Each of the first and second auxiliary terminals has a pin shape,
Power module.
前記第1及び第2の補助端子における前記補助スナバ回路の取付高さである補助端子形成高さを、前記第1及び第2の入力端子における前記スナバ回路の取付高さである入力端子形成高さより低くしたことを特徴とする、
パワーモジュール。 The power module according to any one of claims 1 to 3,
The auxiliary terminal formation height which is the attachment height of the auxiliary snubber circuit at the first and second auxiliary terminals is the input terminal formation height which is the attachment height of the snubber circuit at the first and second input terminals. It is characterized by being lower than
Power module.
前記第1及び第2の補助端子における前記補助スナバ回路の取付高さである補助端子形成高さを、前記第1及び第2の入力端子における前記スナバ回路の取付高さである入力端子形成高さより高くしたことを特徴とする、
パワーモジュール。 The power module according to any one of claims 1 to 3,
The auxiliary terminal formation height which is the attachment height of the auxiliary snubber circuit at the first and second auxiliary terminals is the input terminal formation height which is the attachment height of the snubber circuit at the first and second input terminals. It is characterized by being higher than
Power module.
前記第1及び第2の補助端子間の距離を、前記第1及び第2の入力端子間の距離より短くしたことを特徴とする、
パワーモジュール。 The power module according to any one of claims 1 to 5,
The distance between the first and second auxiliary terminals is shorter than the distance between the first and second input terminals,
Power module.
前記第3の縁部は前記第1の縁部に対向する前記基板の一辺であり、前記第1及び第2の補助端子は共に前記第3の縁部の上方に設けられることを特徴とする、
パワーモジュール。 The power module according to any one of claims 1 to 6,
The third edge portion is one side of the substrate facing the first edge portion, and the first and second auxiliary terminals are both provided above the third edge portion. ,
Power module.
前記第3の縁部は前記第2の縁部と同一の縁部であり、前記第1及び第2の補助端子は共に前記第3の縁部の上方に設けられることを特徴とする、
パワーモジュール。 The power module according to any one of claims 1 to 6,
The third edge is the same edge as the second edge, and both the first and second auxiliary terminals are provided above the third edge.
Power module.
前記第3の縁部は前記第2の縁部に対向する前記基板の一辺であり、前記第1及び第2の補助端子は共に前記第3の縁部の上方に設けられることを特徴とする、
パワーモジュール。 The power module according to any one of claims 1 to 6,
The third edge portion is one side of the substrate facing the second edge portion, and the first and second auxiliary terminals are both provided above the third edge portion. ,
Power module.
前記第3の縁部は前記第2の縁部に対向する前記基板の一辺であり、前記第1の補助端子は前記第3の縁部の上方に設けられ、前記第2の補助端子は前記第1の縁部に対向する前記基板の一辺である第4の縁部の上方に設けられることを特徴する、
パワーモジュール。 The power module according to any one of claims 1 to 6,
The third edge is one side of the substrate facing the second edge, the first auxiliary terminal is provided above the third edge, and the second auxiliary terminal is It is provided above a fourth edge which is one side of the substrate facing the first edge,
Power module.
前記第3の縁部は前記第2の縁部に対向する前記基板の一辺であり、前記第1の補助端子は前記第3の縁部の上方に設けられ、前記第2の補助端子は前記第2の縁部の上方に設けられることを特徴する、
パワーモジュール。 The power module according to any one of claims 1 to 6,
The third edge is one side of the substrate facing the second edge, the first auxiliary terminal is provided above the third edge, and the second auxiliary terminal is Provided above the second edge,
Power module.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011134015A JP2013005579A (en) | 2011-06-16 | 2011-06-16 | Power module |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011134015A JP2013005579A (en) | 2011-06-16 | 2011-06-16 | Power module |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013005579A true JP2013005579A (en) | 2013-01-07 |
Family
ID=47673558
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011134015A Withdrawn JP2013005579A (en) | 2011-06-16 | 2011-06-16 | Power module |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013005579A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015223047A (en) * | 2014-05-23 | 2015-12-10 | 三菱電機株式会社 | Semiconductor device |
DE102020117172A1 (en) | 2020-06-30 | 2021-12-30 | Audi Aktiengesellschaft | Electrical circuit arrangement, power module, inverter circuit and motor vehicle |
-
2011
- 2011-06-16 JP JP2011134015A patent/JP2013005579A/en not_active Withdrawn
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015223047A (en) * | 2014-05-23 | 2015-12-10 | 三菱電機株式会社 | Semiconductor device |
DE102020117172A1 (en) | 2020-06-30 | 2021-12-30 | Audi Aktiengesellschaft | Electrical circuit arrangement, power module, inverter circuit and motor vehicle |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11545419B2 (en) | Semiconductor package having an additional material with a comparative tracking index (CTI) higher than that of encapsulant resin material formed between two terminals | |
JP5971263B2 (en) | Semiconductor device | |
JP7153649B2 (en) | Power semiconductor modules with low gate path inductance | |
US8766331B2 (en) | Power semiconductor module | |
JP6160780B2 (en) | 3-level power converter | |
JP6394489B2 (en) | Semiconductor device | |
JP6836201B2 (en) | Power converter | |
US20130258736A1 (en) | Power converter | |
JP5893369B2 (en) | Semiconductor device | |
JP2016181576A (en) | Semiconductor module, power conversion device and semiconductor module manufacturing method | |
US20140118956A1 (en) | All-in-one power semiconductor module | |
CN109417066B (en) | Semiconductor device with a plurality of semiconductor chips | |
JP2014036509A (en) | Three-level power conversion device | |
JP2009296727A (en) | Power conversion apparatus | |
JP2007181351A (en) | Inverter module of power converter | |
JP2009148077A (en) | Voltage-driven semiconductor module and power converter using same | |
US20200211954A1 (en) | Semiconductor module | |
JP2013005579A (en) | Power module | |
JP5440438B2 (en) | Power module | |
JP2013045847A (en) | Semiconductor module | |
JP2000023462A (en) | Main circuit structure of power converter | |
JP2015186438A (en) | semiconductor device | |
US9407166B2 (en) | Inverter device | |
US20160036343A1 (en) | Semiconductor device | |
JP2009071129A (en) | Insulated semiconductor power module having built-in capacitor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20140902 |