JP2013004947A - Interposer - Google Patents

Interposer Download PDF

Info

Publication number
JP2013004947A
JP2013004947A JP2011138085A JP2011138085A JP2013004947A JP 2013004947 A JP2013004947 A JP 2013004947A JP 2011138085 A JP2011138085 A JP 2011138085A JP 2011138085 A JP2011138085 A JP 2011138085A JP 2013004947 A JP2013004947 A JP 2013004947A
Authority
JP
Japan
Prior art keywords
wiring
ferrite film
film
ferrite
interposer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011138085A
Other languages
Japanese (ja)
Other versions
JP5872801B2 (en
Inventor
Koichi Kondo
幸一 近藤
Naoharu Yamamoto
直治 山本
Yuji Ono
裕司 小野
Yukihiro Numata
幸浩 沼田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokin Corp
Original Assignee
NEC Tokin Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Tokin Corp filed Critical NEC Tokin Corp
Priority to JP2011138085A priority Critical patent/JP5872801B2/en
Publication of JP2013004947A publication Critical patent/JP2013004947A/en
Application granted granted Critical
Publication of JP5872801B2 publication Critical patent/JP5872801B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide an interposer that can suppress electromagnetic interference in a semiconductor package and electromagnetic interference between the semiconductor package and a component or circuit in the vicinity of the semiconductor package by absorbing electromagnetic noise inside the semiconductor package.SOLUTION: An interposer is configured to mount a semiconductor element having an electrode terminal, and has a mounting terminal on a lower surface of the interposer. The interposer includes a wiring board with wirings 7 comprised of a signal line, power source line or ground line to establish connection between the electrode terminal and the mounting terminal. A ferrite film 8 formed by electroless plating is disposed on the wirings 7 along the wirings 7. The ferrite film 8 is a film having a film thickness of 1-20 μm containing at least one of a Ni-Zn-based ferrite or Mn-Zn-based ferrite. The ferrite film and the wirings are disposed at an interval of 0-50 μm.

Description

本発明は電子機器において使用される半導体素子のパッケージに用いるインターポーザに関し、特に、電子機器や電子部品から発生する電磁ノイズを除去する機能を有するインターポーザに関する。   The present invention relates to an interposer used for a package of a semiconductor element used in an electronic device, and more particularly to an interposer having a function of removing electromagnetic noise generated from an electronic device or an electronic component.

従来、電子機器の電磁ノイズ対策は、主として、機器が外部に放射する電磁ノイズの規制に対応すること、すなわち外部の電子機器との間の電磁干渉問題を対象としていた。しかしながら、電子機器の高周波化、小型化、多機能化の進展に伴い、機器内部の電子部品間あるいは電子回路間の電磁干渉対策が必要不可欠となっている。さらには、部品実装と配線の高密度化等により、機器内部の電磁環境は複雑化し、既存の電磁ノイズ対策部品だけでは対応しきれない問題も発生することが予想される。そこで、主なノイズ源である半導体部品を内蔵したパッケージ(以後、半導体パッケージと呼ぶ)の内部で電磁ノイズを吸収し、半導体パッケージ内の配線間の電磁干渉、または半導体パッケージとその近傍の部品もしくは回路との間の電磁干渉を抑制する技術の開発が求められている。   Conventionally, the countermeasures against electromagnetic noise of electronic devices have mainly been to deal with the restriction of electromagnetic noise radiated from the device to the outside, that is, the problem of electromagnetic interference with external electronic devices. However, with the progress of high frequency, miniaturization, and multi-functionalization of electronic devices, countermeasures against electromagnetic interference between electronic components or electronic circuits inside the devices are indispensable. Furthermore, due to component mounting and higher wiring density, etc., the electromagnetic environment inside the equipment becomes complex, and it is expected that problems that cannot be handled by existing electromagnetic noise countermeasure components alone will occur. Therefore, electromagnetic noise is absorbed inside a package containing a semiconductor component that is a main noise source (hereinafter referred to as a semiconductor package), and electromagnetic interference between wires in the semiconductor package, or a component in the vicinity of the semiconductor package or Development of technology for suppressing electromagnetic interference with a circuit is required.

半導体部品のパーケージ技術として、上面に半導体素子のベアチップを搭載し、下面に回路基板への実装用端子を備え、半導体素子の電極と実装用端子間の配線とを備えた基板、すなわちインターポーザが用いられている。図13はICチップを搭載し、外部回路基板に実装された従来のインターポーザの一例を模式的に示す側面図である。図13において、インターポーザ30は、上面に半導体素子であるICチップ31を搭載し、下面に実装用端子33を備え、ICチップ31の電極端子と実装用端子33との間を接続する信号線、電源線またはグラウンド線などからなる配線を有する配線基板32を備え、外部回路基板34上に実装されている。また、配線基板32とICチップ31はモールド材35によりモールドされている。   As a packaging technology for semiconductor components, a substrate with a bare chip of a semiconductor element mounted on the upper surface, a terminal for mounting on a circuit board on the lower surface, and a wiring between the electrode of the semiconductor element and the wiring between the mounting terminals, that is, an interposer is used. It has been. FIG. 13 is a side view schematically showing an example of a conventional interposer mounted with an IC chip and mounted on an external circuit board. In FIG. 13, the interposer 30 includes an IC chip 31 that is a semiconductor element on the upper surface, a mounting terminal 33 on the lower surface, and a signal line that connects between the electrode terminal of the IC chip 31 and the mounting terminal 33. A wiring board 32 having wiring made up of a power supply line or ground line is provided and mounted on an external circuit board 34. Further, the wiring substrate 32 and the IC chip 31 are molded with a molding material 35.

電磁干渉を抑制する技術としては、一般的に磁性体により電磁ノイズを吸収、遮断して抑制する方法が知られている。従来、インターポーザに磁性体を集積化して電磁干渉を抑制する方法が特許文献1〜3に記載されている。例えば、特許文献1では、インターポーザのICチップが搭載された面とは反対側の面の外層にインダクタを配置し、このインダクタとICチップの間の層にバルク状のフェライトを埋め込むことにより、ICチップとインダクタ間の電磁干渉抑制を図っている。また、特許文献2では、インターポーザに搭載されたMRAM素子を保護するために、例えば、数十μm厚のFe基合金などからなる磁気シールド層を、インターポーザの内層に形成している。また、特許文献3では、例えばフェライト粉と樹脂などからなる磁性層を有するインダクタをインターポーザの内層に形成している。   As a technique for suppressing electromagnetic interference, a method of absorbing and blocking electromagnetic noise by a magnetic material is generally known. Conventionally, Patent Documents 1 to 3 describe a method of suppressing electromagnetic interference by integrating a magnetic material in an interposer. For example, in Patent Document 1, an inductor is disposed in an outer layer on the surface opposite to the surface on which the IC chip of the interposer is mounted, and bulk ferrite is embedded in a layer between the inductor and the IC chip, whereby IC The electromagnetic interference between the chip and the inductor is suppressed. In Patent Document 2, in order to protect the MRAM element mounted on the interposer, a magnetic shield layer made of, for example, an Fe-based alloy having a thickness of several tens of μm is formed on the inner layer of the interposer. In Patent Document 3, an inductor having a magnetic layer made of, for example, ferrite powder and resin is formed in the inner layer of the interposer.

一方、特許文献4などに記載されているように、フェライトめっき膜は、高周波数帯域でも高い透磁率を保つため、その損失特性により電磁ノイズを効果的に吸収するという機能がある。フェライトめっきとは、基体表面に、金属イオンとして少なくとも第1鉄イオン(Fe2+)を含む水溶液を接触させて、基体表面に第1鉄イオンまたはこれと他の水酸化金属イオンを吸着させ、続いて吸着した第1鉄イオンを酸化させることにより第2鉄イオン(Fe3+)を得、これが水溶液中の水酸化金属イオンとの間でフェライト結晶化反応を起こすことによって基体表面にフェライト膜を形成することをいう。フェライトめっきは水溶液プロセスを用いた無電解めっきであり、熱処理しなくても比較的高い比抵抗と優れた磁気特性を併せ持つ膜が得られる、という特長がある。 On the other hand, as described in Patent Document 4 and the like, the ferrite plated film has a function of effectively absorbing electromagnetic noise due to its loss characteristic in order to maintain high magnetic permeability even in a high frequency band. Ferrite plating is a method in which an aqueous solution containing at least ferrous ions (Fe 2+ ) as metal ions is brought into contact with the surface of the substrate to adsorb ferrous ions or other metal hydroxide ions and other metal hydroxide ions onto the substrate surface. Ferrous ions (Fe 3+ ) are obtained by oxidizing the ferrous ions adsorbed in this manner, and this causes a ferrite crystallization reaction with metal hydroxide ions in an aqueous solution, thereby forming a ferrite film on the substrate surface. To do. Ferrite plating is an electroless plating using an aqueous solution process, and has a feature that a film having both a relatively high specific resistance and excellent magnetic properties can be obtained without heat treatment.

特開2009−302803号公報JP 2009-302803 A 特開2005−158985号公報JP 2005-158985 A 特開2003−318549号公報JP 2003-318549 A 特開2004−107107号公報JP 2004-107107 A

インターポーザにおいて電磁干渉対策を行う場合、特許文献1の方法では、インターポーザと、インターポーザの外部の部品や回路との間の電磁干渉対策としては効果が期待できない。さらに、フェライトはバルク状であるため、インターポーザの薄型化には対応できないという問題があった。また、特許文献2の方法は、主に直流や低い周波数における磁気シールドを対象とした技術であり、金属材料を用いることを想定しているため、高周波の電磁干渉対策としては効果が期待できない。さらに、高周波においてはその磁気シールドにより配線間のクロストークが増大してしまう危険性が高いという問題がある。また、特許文献3の方法は、インダクタを内蔵するインターポーザに関するものであること、および、非磁性の樹脂にフェライト粉末を混ぜたものを用いることを想定しているため磁気特性が劣ることから、電磁ノイズを磁性体の損失特性を利用して吸収する効果は期待できないという問題があった。   When taking countermeasures against electromagnetic interference in an interposer, the method of Patent Document 1 cannot be expected to be effective as a countermeasure against electromagnetic interference between the interposer and parts or circuits outside the interposer. Furthermore, since ferrite is bulky, it has a problem that it cannot cope with the thinning of the interposer. In addition, the method of Patent Document 2 is a technique mainly for a magnetic shield at a direct current or a low frequency, and since it is assumed to use a metal material, it cannot be expected to be effective as a countermeasure against high frequency electromagnetic interference. Further, at high frequencies, there is a problem that there is a high risk that crosstalk between wirings will increase due to the magnetic shield. Further, since the method of Patent Document 3 is related to an interposer with a built-in inductor and it is assumed that a nonmagnetic resin mixed with ferrite powder is used, the magnetic characteristics are inferior. There is a problem that the effect of absorbing noise using the loss characteristics of the magnetic material cannot be expected.

すなわち、主なノイズ源である半導体パッケージの内部で電磁ノイズを吸収し、半導体パッケージ内の電磁干渉の抑制と、半導体パッケージとその近傍の部品や回路との間の電磁干渉の抑制を同時に実現することは、特許文献1〜特許文献3の従来技術では困難である。   In other words, it absorbs electromagnetic noise inside the semiconductor package, which is the main noise source, and simultaneously suppresses electromagnetic interference in the semiconductor package and electromagnetic interference between the semiconductor package and nearby components and circuits. This is difficult with the prior art of Patent Documents 1 to 3.

そこで、本発明の課題は、半導体パッケージの内部で電磁ノイズを吸収し、半導体パッケージ内の電磁干渉、および半導体パッケージとその近傍の部品や回路との間の電磁干渉を抑制することが可能なインターポーザを提供することにある。   Accordingly, an object of the present invention is an interposer capable of absorbing electromagnetic noise inside a semiconductor package and suppressing electromagnetic interference in the semiconductor package and between the semiconductor package and nearby components and circuits. Is to provide.

上記の課題を解決するために、本発明のインターポーザは、電極端子を有する半導体素子を搭載可能に構成され、下面に回路基板に実装するための実装用端子を備え、前記電極端子と前記実装用端子との間を接続する信号線、電源線またはグラウンド線からなる配線を備える配線基板を有するインターポーザであって、前記配線の少なくとも一つの配線の近傍に、無電解めっきにより形成されたフェライト膜が前記配線に沿って配置され、前記フェライト膜は、Ni−Zn系フェライトまたはMn−Zn系フェライトの少なくとも一方を有する膜厚1μm〜20μmの膜であり、前記フェライト膜と前記配線とが0〜50μmの間隔で配置されていることを特徴とする。   In order to solve the above-described problems, an interposer according to the present invention is configured to be capable of mounting a semiconductor element having an electrode terminal, and includes a mounting terminal for mounting on a circuit board on a lower surface, the electrode terminal and the mounting An interposer having a wiring board having wiring composed of signal lines, power supply lines or ground lines connecting between terminals, and a ferrite film formed by electroless plating in the vicinity of at least one of the wirings The ferrite film is disposed along the wiring, and the ferrite film is a film having a thickness of 1 μm to 20 μm having at least one of Ni—Zn ferrite and Mn—Zn ferrite, and the ferrite film and the wiring are 0 to 50 μm. It is characterized by being arranged at intervals of.

ここで、前記フェライト膜と前記配線との間隔が10μm未満であり、かつ、前記フェライト膜の比抵抗が10Ωcm以上であってもよい。   Here, an interval between the ferrite film and the wiring may be less than 10 μm, and a specific resistance of the ferrite film may be 10 Ωcm or more.

また、前記フェライト膜と前記配線との間隔が10〜50μmであり、かつ、前記フェライト膜の比抵抗が10Ωcm未満であってもよい。   The interval between the ferrite film and the wiring may be 10 to 50 μm, and the specific resistance of the ferrite film may be less than 10 Ωcm.

また、前記フェライト膜は前記配線のうちの互いに隣接する少なくとも2つの配線の上側または下側を覆うように配置され、前記の互いに隣接する配線の間において前記フェライト膜が存在しないスリット状の部分を有していてもよい。   The ferrite film is disposed so as to cover an upper side or a lower side of at least two wirings adjacent to each other in the wiring, and a slit-like portion where the ferrite film does not exist between the wirings adjacent to each other. You may have.

本発明において、前記フェライト膜と前記配線との間隔が10μmより小さい場合には、前記配線を伝搬する高周波伝導ノイズを効果的に除去し、かつ前記フェライト膜によるクロストーク増加などの悪影響を極力小さくするために、前記フェライト膜の比抵抗が10Ωcm以上であることが望ましい。   In the present invention, when the distance between the ferrite film and the wiring is smaller than 10 μm, high-frequency conduction noise propagating through the wiring is effectively removed, and adverse effects such as increased crosstalk due to the ferrite film are minimized. Therefore, the specific resistance of the ferrite film is desirably 10 Ωcm or more.

また、前記フェライト膜と前記配線との間隔が10μm以上である場合には、前記配線を伝搬する高周波伝導ノイズを効果的に除去するためには、前記フェライト膜の比抵抗は10Ωcmより小さいこと、さらに、前記フェライト膜と前記配線との間隔が50μm以下であることが望ましい。   In addition, when the distance between the ferrite film and the wiring is 10 μm or more, the specific resistance of the ferrite film is less than 10 Ωcm in order to effectively remove the high frequency conduction noise propagating through the wiring. Furthermore, it is desirable that the distance between the ferrite film and the wiring is 50 μm or less.

前記フェライト膜が互いに隣接する2つの配線の上側または下側を覆うように配置される場合、前記の互いに隣接する配線の間に前記フェライト膜が存在しないスリット状の部分を設けることにより、前記フェライト膜による隣接する配線間のクロストークの増加を小さく抑えることができる。このスリットを設ける場合は、前記フェライト膜の比抵抗は10Ωcmより小さくても良い。スリットを設ける場合、そのスリットの幅は、クロストーク増加を抑えるためには10μm以上であることが望ましく、かつ、伝導ノイズ吸収効果を維持するためには、隣接する配線間の距離の2分の1以下が望ましい。   When the ferrite film is arranged so as to cover the upper side or the lower side of two adjacent wires, the ferrite film is provided by providing a slit-like portion where the ferrite film does not exist between the adjacent wires. It is possible to suppress an increase in crosstalk between adjacent wirings due to the film. When this slit is provided, the specific resistance of the ferrite film may be smaller than 10 Ωcm. When a slit is provided, the width of the slit is preferably 10 μm or more in order to suppress an increase in crosstalk, and in order to maintain the conduction noise absorption effect, it is a half of the distance between adjacent wirings. 1 or less is desirable.

本発明において、前記フェライト膜の比抵抗が10Ωcm以上である場合には、伝導ノイズ抑制効果を最大化するために、前記フェライト膜と前記配線との間隔は小さい方が良い。前記フェライト膜と前記配線とが接していてもよい。前記フェライト膜の比抵抗が10Ωcmより小さい場合には、伝導ノイズ抑制効果を最大化しかつ前記フェライト膜によるクロストーク増加などの悪影響を極力小さくするために、前記フェライト膜と前記配線との間隔は10〜30μm程度が望ましい。   In the present invention, when the specific resistance of the ferrite film is 10 Ωcm or more, the distance between the ferrite film and the wiring is preferably small in order to maximize the effect of suppressing conduction noise. The ferrite film and the wiring may be in contact with each other. When the specific resistance of the ferrite film is smaller than 10 Ωcm, the distance between the ferrite film and the wiring is 10 in order to maximize the effect of suppressing conduction noise and minimize the adverse effects such as an increase in crosstalk due to the ferrite film. About 30 μm is desirable.

本発明において、フェライト膜の厚さを1μm以上と規定したのは、十分な伝導ノイズ抑制効果を得るためである。また、フェライト膜の厚さを20μm以下と規定したのは、20μmより大きくなると、インターポーザを構成する基板の厚さが著しく増加してしまうからである。また、本発明においては、フェライト膜を、インターポーザを構成する基板の表面の配線上を覆うように配置すること、基板上の配線下に配置すること、基板の内層に配置すること、または、それらの組み合わせが可能であり、フェライト膜の厚さの合計が1〜20μmであれば良い。さらに、フェライト膜をパターン化して、配線に沿うように配線の間に配置することも可能である。   In the present invention, the reason why the thickness of the ferrite film is defined to be 1 μm or more is to obtain a sufficient conduction noise suppressing effect. The reason why the thickness of the ferrite film is specified to be 20 μm or less is that when the thickness exceeds 20 μm, the thickness of the substrate constituting the interposer increases remarkably. In the present invention, the ferrite film is disposed so as to cover the wiring on the surface of the substrate constituting the interposer, disposed under the wiring on the substrate, disposed in the inner layer of the substrate, or those And the total thickness of the ferrite film may be 1 to 20 μm. Further, the ferrite film can be patterned and disposed between the wirings along the wiring.

本発明において、前記フェライト膜が、信号線、電源線またはグラウンド線からなる配線の少なくとも一つの配線の近傍に配置される、としたのは、本発明で除去しようとする伝導ノイズは信号線、電源線およびグラウンド線のいずれにおいても発生し得るものであり、しかもインターポーザの動作環境により、伝導ノイズを除去すべき配線が異なるためである。前記の動作環境とは、例えばインターポーザを構成する基板の配線レイアウト、基板に搭載される半導体素子のクロック周波数、インターポーザが無線通信機器内に搭載される場合にはその通信周波数などである。本発明においては、全ての配線の近傍に前記フェライト膜を配置することもできるが、インターポーザの動作環境に応じて、マスキングなどの方法により、選択的にフェライト膜を配置しても良い。   In the present invention, the ferrite film is disposed in the vicinity of at least one wiring of a signal line, a power supply line, or a ground line. The conductive noise to be removed in the present invention is a signal line, This is because it can occur in both the power supply line and the ground line, and the wiring from which conduction noise is to be removed differs depending on the operating environment of the interposer. The operating environment includes, for example, a wiring layout of a substrate constituting the interposer, a clock frequency of a semiconductor element mounted on the substrate, a communication frequency when the interposer is mounted in a wireless communication device, and the like. In the present invention, the ferrite film can be disposed in the vicinity of all the wirings, but the ferrite film may be selectively disposed by a method such as masking according to the operating environment of the interposer.

本発明に用いるフェライト膜は、無電解めっきにより形成されたフェライト膜、すなわちフェライトめっきにより形成されたフェライトめっき薄膜である。フェライトめっきは水溶液プロセスを用いた無電解めっきであり、本発明のインターポーザを構成するプリント配線基板等に直接成膜することができ、熱処理しなくても比較的高い比抵抗と優れた磁気特性を併せ持つ膜が得られる、という特長がある。フェライトめっき薄膜は、高周波数帯域でも高い透磁率を保つため、本発明のように電磁ノイズの発生源である半導体素子に限りなく近い配線上に直接成膜することにより、フェライトめっき薄膜の損失特性により電磁ノイズを効果的に吸収することができる。   The ferrite film used in the present invention is a ferrite film formed by electroless plating, that is, a ferrite plating thin film formed by ferrite plating. Ferrite plating is an electroless plating using an aqueous solution process, and can be directly deposited on the printed wiring board constituting the interposer of the present invention, and has a relatively high specific resistance and excellent magnetic properties without heat treatment. It has the feature that a film can be obtained. In order to maintain a high permeability even in a high frequency band, the ferrite plating thin film is formed directly on the wiring as close as possible to the semiconductor element that is the source of electromagnetic noise as in the present invention, so that the loss characteristics of the ferrite plating thin film Therefore, electromagnetic noise can be effectively absorbed.

このように、電磁ノイズの発生源により近い位置でノイズを吸収し、半導体パッケージ内部あるいは電子機器内部での電磁干渉を抑制することができる。したがって、例えば携帯電話端末など無線通信機器においては、その端末内で発生する電磁ノイズにより通信品質が劣化する不具合を解消することができる。   Thus, noise can be absorbed at a position closer to the source of electromagnetic noise, and electromagnetic interference inside the semiconductor package or electronic device can be suppressed. Accordingly, for example, in a wireless communication device such as a mobile phone terminal, it is possible to eliminate a problem that communication quality deteriorates due to electromagnetic noise generated in the terminal.

また、本発明に用いるフェライト膜の比抵抗が比較的高いので、基板の配線の近傍にフェライト膜を配置することによる悪影響、例えば、電磁ノイズの反射やクロストークの増大、電磁ノイズの再放射などが少なく、従来の金属などの導電性が高いシールド材料を用いた電磁干渉抑制対策よりもメリットが大きい。   In addition, since the specific resistance of the ferrite film used in the present invention is relatively high, adverse effects caused by the ferrite film being disposed in the vicinity of the wiring on the substrate, such as reflection of electromagnetic noise and increase of crosstalk, re-radiation of electromagnetic noise, etc. There are few merits, and there is a big merit compared with the electromagnetic interference suppression measures using the shield material with high conductivity, such as the conventional metal.

また、本発明に用いるフェライト膜は厚さ1〜20μmでもノイズ抑制効果が高いため、フェライト膜による基板厚さの増加が少なくて済むので、従来のバルク状のフェライトを基板に付設したり、磁性粉末と樹脂の混合物を基板に付設したりする方法よりもメリットが大きい。   Further, since the ferrite film used in the present invention has a high noise suppressing effect even at a thickness of 1 to 20 μm, the increase in the substrate thickness due to the ferrite film can be reduced, so that conventional bulk ferrite can be attached to the substrate or magnetic This is more advantageous than a method of attaching a mixture of powder and resin to a substrate.

本発明は、フェライト膜として使用するNi−Zn系フェライト膜またはMn−Zn系フェライト膜の組成を変えることによって、複素透磁率の周波数特性を調整し、伝導ノイズ抑制効果が所望の周波数で高くなるように調整することができる。   The present invention adjusts the frequency characteristics of the complex permeability by changing the composition of the Ni—Zn ferrite film or Mn—Zn ferrite film used as the ferrite film, and the conduction noise suppression effect is enhanced at a desired frequency. Can be adjusted as follows.

以上のように、本発明により、半導体パッケージの内部で電磁ノイズを吸収し、半導体パッケージ内の電磁干渉、および半導体パッケージとその近傍の部品や回路との間の電磁干渉を抑制することが可能なインターポーザが得られる。   As described above, according to the present invention, electromagnetic noise can be absorbed inside the semiconductor package, and electromagnetic interference in the semiconductor package and between the semiconductor package and the nearby components and circuits can be suppressed. An interposer is obtained.

本発明によるインターポーザの第1〜3の実施の形態の配線基板の一部を模式的に示す斜視図。The perspective view which shows typically a part of wiring board of the 1st-3rd embodiment of the interposer by this invention. 本発明によるインターポーザの第1〜3の実施の形態の配線基板に係わる実施例に用いるフェライト膜の製造方法を模式的に示す側面図。The side view which shows typically the manufacturing method of the ferrite film used for the Example regarding the wiring board of the 1st-3rd embodiment of the interposer by this invention. 本発明によるインターポーザの第1の実施の形態の配線基板に係わる実施例および比較例の伝送特性の実測結果を示す図。The figure which shows the actual measurement result of the transmission characteristic of the Example regarding the wiring board of 1st Embodiment of the interposer by this invention, and a comparative example. 本発明によるインターポーザの第2の実施の形態に係わる実施例の配線基板の伝送特性の実測結果を示す図。The figure which shows the measurement result of the transmission characteristic of the wiring board of the Example concerning the 2nd Embodiment of the interposer by this invention. 本発明によるインターポーザの第3の実施の形態に係わる実施例および比較例の配線基板の伝送特性の実測結果を示す図。The figure which shows the actual measurement result of the transmission characteristic of the wiring board of the Example concerning the 3rd Embodiment of the interposer by this invention, and a comparative example. 本発明によるインターポーザのクロストーク評価の対象とした模擬的な配線基板を示す斜視図。The perspective view which shows the simulation wiring board made into the object of the crosstalk evaluation of the interposer by this invention. 本発明によるインターポーザのフェライト膜の比抵抗を変えた場合のクロストーク量を計算した結果の一例を示す図。The figure which shows an example of the result of having calculated the amount of crosstalk when changing the specific resistance of the ferrite film of the interposer by this invention. 本発明によるインターポーザのクロストーク評価の対象とした模擬的な配線基板を示す断面図。Sectional drawing which shows the simulation wiring board made into the object of crosstalk evaluation of the interposer by this invention. 本発明によるインターポーザの配線基体とフェライト膜との間の空隙層の大きさ(gap)を変えた場合のクロストーク量を計算した結果の一例を示す図。The figure which shows an example of the result of having calculated the amount of crosstalk at the time of changing the magnitude | size (gap) of the space | gap layer between the wiring base | substrate of the interposer by this invention, and a ferrite film. 本発明によるインターポーザのクロストーク評価の対象とした模擬的な配線基板を示す斜視図。The perspective view which shows the simulation wiring board made into the object of the crosstalk evaluation of the interposer by this invention. 本発明によるインターポーザのクロストーク評価の対象とした模擬的な配線基板を示す断面図。Sectional drawing which shows the simulation wiring board made into the object of crosstalk evaluation of the interposer by this invention. 本発明によるインターポーザの配線基板のフェライト膜のスリットの幅を変えた場合のクロストーク量を計算した結果の一例を示す図。The figure which shows an example of the result of having calculated the amount of crosstalk when changing the width | variety of the slit of the ferrite film of the wiring board of the interposer by this invention. ICチップを搭載し、外部回路基板に実装された従来のインターポーザの一例を模式的に示す側面図。The side view which shows typically an example of the conventional interposer which mounted IC chip and was mounted in the external circuit board.

以下、本発明を実施するための形態を、図面を参照しながら詳細に説明する。   Hereinafter, embodiments for carrying out the present invention will be described in detail with reference to the drawings.

図1は、本発明によるインターポーザの第1の実施の形態の配線基板の一部を模式的に示す斜視図である。本実施の形態のインターポーザは、電極端子を有するICチップを搭載可能に構成され、下面に回路基板に実装するための実装用端子を備え、前記電極端子と前記実装用端子との間を接続する信号線、電源線またはグラウンド線からなる配線を備える配線基板を有するインターポーザであり、図1においては、そのインターポーザを構成する配線基板の一部を示している。すなわち、本実施の形態のインターポーザの配線基板の一部は、配線基体3と、配線基体3に設けた配線7の上に配置されたフェライト膜8とからなっている。図1のように、配線7は、小さな配線ピッチPIを有するICチップ用の電極端子と大きな配線ピッチPOを有する実装用端子側の電極端子を接続する配線であり、配線長がLであって、その両端部以外の部分にフェライト膜8が設けられており、そのフェライト膜長はLFである。また、本実施の形態においては、フェライト膜としてNi−Zn系フェライト膜を用いている。   FIG. 1 is a perspective view schematically showing a part of a wiring board of an interposer according to a first embodiment of the present invention. The interposer according to the present embodiment is configured to be able to mount an IC chip having electrode terminals, and includes a mounting terminal for mounting on a circuit board on a lower surface, and connects between the electrode terminal and the mounting terminal. FIG. 1 shows a part of a wiring board that constitutes the interposer. The interposer includes a wiring board that includes wiring composed of signal lines, power supply lines, or ground lines. That is, a part of the wiring board of the interposer according to the present embodiment includes the wiring substrate 3 and the ferrite film 8 disposed on the wiring 7 provided on the wiring substrate 3. As shown in FIG. 1, the wiring 7 is a wiring for connecting the electrode terminal for an IC chip having a small wiring pitch PI and the electrode terminal on the mounting terminal side having a large wiring pitch PO, and the wiring length is L. The ferrite film 8 is provided in a portion other than the both end portions, and the length of the ferrite film is LF. In this embodiment, a Ni—Zn based ferrite film is used as the ferrite film.

次に、本発明によるインターポーザの第2の実施の形態について説明する。本実施の形態のインターポーザの配線基板も図1に示した第1の実施の形態と同じ配線基体3を用い、配線7の上に同様にフェライト膜が配置されるが、フェライト膜の組成は第1の実施の形態とは異なるものである。すなわち、本実施の形態においては、フェライト膜としてMn−Zn系フェライト膜を用いている。   Next, a second embodiment of the interposer according to the present invention will be described. The wiring substrate of the interposer of this embodiment also uses the same wiring substrate 3 as that of the first embodiment shown in FIG. 1, and a ferrite film is similarly disposed on the wiring 7, but the composition of the ferrite film is This is different from the first embodiment. That is, in the present embodiment, a Mn—Zn ferrite film is used as the ferrite film.

次に、本発明によるインターポーザの第3の実施の形態について説明する。本実施の形態のインターポーザの配線基板においても、図1に示した第1の実施の形態と同じ配線基体3を用い、配線7の上にフェライト膜が配置されるが、本実施の形態においては、フェライト膜が配線7の上に絶縁膜を介して、配線7との間に一定の間隔を設けて配置される点が異なっている。   Next, a third embodiment of the interposer according to the present invention will be described. Also in the wiring board of the interposer of the present embodiment, the same wiring substrate 3 as that of the first embodiment shown in FIG. 1 is used, and a ferrite film is disposed on the wiring 7, but in this embodiment, The difference is that the ferrite film is disposed on the wiring 7 with an interval between the wiring 7 and an insulating film.

(実施例1)
次に、本実施の形態のインターポーザの配線基板の具体的な一実施例(以下、実施例1とする)について説明する。配線基体3において、厚さ50μmのポリイミドフィルム6上に、銅の配線層をパターン化して作製された配線7が形成されている。本実施例においては、配線基体3の配線7の上に、直接、無電解めっきにより形成されたフェライト膜8が配置されている。また、本実施例においては、配線長Lは5mm、フェライト膜長LFは3mm、配線幅Wは6mm、配線ピッチPIは300μm、配線ピッチPOは650μmである。
Example 1
Next, a specific example (hereinafter referred to as Example 1) of the wiring board of the interposer of the present embodiment will be described. In the wiring substrate 3, a wiring 7 produced by patterning a copper wiring layer is formed on a polyimide film 6 having a thickness of 50 μm. In this embodiment, a ferrite film 8 formed by electroless plating is directly disposed on the wiring 7 of the wiring substrate 3. In this embodiment, the wiring length L is 5 mm, the ferrite film length LF is 3 mm, the wiring width W is 6 mm, the wiring pitch PI is 300 μm, and the wiring pitch PO is 650 μm.

次に、実施例1のフェライト膜8の作製方法について説明する。図2は、本発明によるインターポーザの第1の実施の形態の配線基板に係わる実施例に用いるフェライト膜の製造方法を模式的に示す側面図である。図2に示すように、成膜装置の回転テーブル14の上に、配線が形成された配線基体3を設置し、回転テーブル14の中心軸10の周りに回転させながら脱酸素イオン交換水を供給しながら90℃まで加熱した。ついで、装置内に窒素ガスを導入し脱酸素雰囲気を形成した。次に、脱酸素イオン交換水中にFeCl・4HO、NiCl・6HO、ZnClをそれぞれ所望の量溶かした反応液と、脱酸素イオン交換水中にNaNOとCHCOONHをそれぞれ所望の量溶かした酸化液とを、それぞれ反応液ノズル1と酸化液ノズル2より配線基体3に対してそれぞれ40ml/分の流量で供給した。その後、取り出した配線基体3には黒色のフェライト膜が形成されており、X線回折によりスピネル構造単相のフェライト膜であることを確認した。また、走査型電子顕微鏡(SEM−EDS)によりNi、Zn、Fe、Oを主成分とする組成Ni0.2Zn0.3Fe2.5のNi−Zn系フェライト膜であることを確認し、膜厚を求めた。また、得られた膜の複素透磁率の実部μ’は100MHz以下程度の低い周波数では周波数に対してほぼ一定であり、その値は約40であった。また、複素透磁率の虚部μ”は100MHz以下程度の低い周波数ではほぼ0であり、100MHz近傍から立ち上がり、約350MHzで最大値である約30となり、さらに高い周波数では、装置の測定周波数限界である3GHzまでなだらかに減少し、3GHzでも約10という比較的高い値を示した。得られた膜の比抵抗は1×10Ωcmであることを確認した。 Next, a method for producing the ferrite film 8 of Example 1 will be described. FIG. 2 is a side view schematically showing a method of manufacturing a ferrite film used in an example related to the wiring board of the first embodiment of the interposer according to the present invention. As shown in FIG. 2, the wiring substrate 3 on which wiring is formed is placed on the turntable 14 of the film forming apparatus, and deoxygenated ion exchange water is supplied while rotating around the central axis 10 of the turntable 14. While heating to 90 ° C. Subsequently, nitrogen gas was introduced into the apparatus to form a deoxygenated atmosphere. Next, a reaction solution in which desired amounts of FeCl 2 .4H 2 O, NiCl 2 .6H 2 O, and ZnCl 2 are dissolved in deoxygenated ion-exchanged water, and NaNO 2 and CH 3 COONH 4 in deoxygenated ion-exchanged water are added. Oxidizing solutions in which desired amounts were dissolved were respectively supplied from the reaction solution nozzle 1 and the oxidizing solution nozzle 2 to the wiring substrate 3 at a flow rate of 40 ml / min. Thereafter, a black ferrite film was formed on the wiring substrate 3 taken out, and it was confirmed by X-ray diffraction that it was a spinel structure single-phase ferrite film. Further, it is a Ni—Zn ferrite film having a composition of Ni 0.2 Zn 0.3 Fe 2.5 O 4 mainly composed of Ni, Zn, Fe, and O by a scanning electron microscope (SEM-EDS). Confirmed and determined the film thickness. In addition, the real part μ ′ of the complex permeability of the obtained film was substantially constant with respect to the frequency at a low frequency of about 100 MHz or less, and the value thereof was about 40. Further, the imaginary part μ ″ of the complex magnetic permeability is almost 0 at a low frequency of about 100 MHz or less, rises from around 100 MHz, reaches a maximum value of about 30 at about 350 MHz, and at a higher frequency, the measurement frequency limit of the apparatus. It gradually decreased to a certain 3 GHz and showed a relatively high value of about 10. Even at 3 GHz, it was confirmed that the specific resistance of the obtained film was 1 × 10 3 Ωcm.

次に、フェライト膜の厚さを1μm、3μmおよび20μmとした配線基板の実施例、および0.5μmとした比較例を作製し、伝送特性S21を評価した。図1のように、配線7の中の中央の2本の配線の両端を、それぞれマイクロプローブを介してネットワークアナライザのポート1とポート2に接続して測定した。なお、ポート1、ポート2とも入力インピーダンスは50Ωである。図3は本発明によるインターポーザの第1の実施の形態の配線基板に係わる実施例および比較例の伝送特性の実測結果を示す図である。膜厚0.5μmの比較例ではフェライト膜なしの場合との顕著な差異は見られないが、膜厚1μm、3μmおよび20μmの実施例の場合にはフェライト膜なしの場合と比べて高周波数帯域での減衰が顕著に見られ、その減衰量は膜厚が大きくなるほど大きい。   Next, examples of the wiring board in which the thickness of the ferrite film was 1 μm, 3 μm, and 20 μm and a comparative example in which the thickness was 0.5 μm were prepared, and the transmission characteristic S21 was evaluated. As shown in FIG. 1, the measurement was performed by connecting both ends of the central two wires in the wire 7 to the port 1 and the port 2 of the network analyzer via microprobes, respectively. The input impedance of both port 1 and port 2 is 50Ω. FIG. 3 is a diagram showing measurement results of transmission characteristics of an example and a comparative example related to the wiring board of the first embodiment of the interposer according to the present invention. The comparative example with a film thickness of 0.5 μm does not show a significant difference from the case without the ferrite film, but the examples with the film thickness of 1 μm, 3 μm and 20 μm have a higher frequency band than the case without the ferrite film. Attenuation is noticeably observed at, and the amount of attenuation increases as the film thickness increases.

(実施例2)
次に、本実施の形態のインターポーザの配線基板の具体的な一実施例(以下、実施例2とする)について説明する。実施例2においても、配線基体3、配線7、フェライト膜8などの配置や形状は実施例1と同じであり、配線長Lは5mm、フェライト膜長LFは3mm、配線幅Wは6mm、配線ピッチPIは300μm、配線ピッチPOは650μmである。本実施例のフェライト膜の作製方法を以下に説明する。図2に示すように、実施例1と同様に、成膜装置の回転テーブル14の上に、配線基体3を設置し、回転させながら脱酸素イオン交換水を供給しながら90℃まで加熱した。ついで、装置内に窒素ガスを導入し脱酸素雰囲気を形成した。脱酸素イオン交換水中にFeCl・4HO、MnCl・4HO、ZnClをそれぞれ所望の量溶かした反応液と、脱酸素イオン交換水中にCHCOONa、(NHCO、NaNO、NaOHをそれぞれ所望の量溶かした酸化液とを、それぞれ反応液ノズル1と酸化液ノズル2より、配線基体3に対して40ml/分の流量で供給した。その後、取り出した配線基体3には黒色のフェライト膜が形成されており、X線回折によりスピネル構造単相のフェライト膜であることを確認した。また、走査型電子顕微鏡(SEM−EDS)によりMn、Zn、Fe、Oを主成分とする組成Mn0.2Zn0.3Fe2.5のMn−Zn系フェライト膜であることを確認し、膜厚を求めた。また、得られた膜の複素透磁率の実部μ’は100MHz以下程度の低い周波数では周波数に対してほぼ一定で、その値は約40であった。また、複素透磁率の虚部μ”は100MHz以下程度の低い周波数ではほぼ0であり、100MHz近傍から立ち上がり、約350MHzで最大値である約30となり、さらに高い周波数では、装置の測定周波数限界である3GHzまでなだらかに減少し、3GHzでも約10という比較的高い値を示した。また、得られた膜の比抵抗は1×10Ωcmであることを確認した。
(Example 2)
Next, a specific example (hereinafter referred to as Example 2) of the wiring board of the interposer of the present embodiment will be described. Also in Example 2, the arrangement and shape of the wiring substrate 3, the wiring 7, and the ferrite film 8 are the same as in Example 1, the wiring length L is 5 mm, the ferrite film length LF is 3 mm, the wiring width W is 6 mm, the wiring The pitch PI is 300 μm, and the wiring pitch PO is 650 μm. A method for producing the ferrite film of this example will be described below. As shown in FIG. 2, as in Example 1, the wiring substrate 3 was placed on the turntable 14 of the film forming apparatus, and heated to 90 ° C. while supplying deoxygenated ion exchange water while rotating. Subsequently, nitrogen gas was introduced into the apparatus to form a deoxygenated atmosphere. A reaction solution in which desired amounts of FeCl 2 .4H 2 O, MnCl 2 .4H 2 O, and ZnCl 2 were dissolved in deoxygenated ion-exchanged water, and CH 3 COONa and (NH 4 ) 2 CO 3 in deoxygenated ion-exchanged water, respectively. Then, an oxidizing solution in which desired amounts of NaNO 2 and NaOH were dissolved was supplied from the reaction solution nozzle 1 and the oxidizing solution nozzle 2 to the wiring substrate 3 at a flow rate of 40 ml / min. Thereafter, a black ferrite film was formed on the wiring substrate 3 taken out, and it was confirmed by X-ray diffraction that it was a spinel structure single-phase ferrite film. Further, it is a Mn—Zn ferrite film having a composition Mn 0.2 Zn 0.3 Fe 2.5 O 4 mainly composed of Mn, Zn, Fe, and O by a scanning electron microscope (SEM-EDS). Confirmed and determined the film thickness. Further, the real part μ ′ of the complex permeability of the obtained film was substantially constant with respect to the frequency at a low frequency of about 100 MHz or less, and the value thereof was about 40. Further, the imaginary part μ ″ of the complex magnetic permeability is almost 0 at a low frequency of about 100 MHz or less, rises from around 100 MHz, reaches a maximum value of about 30 at about 350 MHz, and at a higher frequency, the measurement frequency limit of the apparatus. It gradually decreased to a certain 3 GHz, and showed a relatively high value of about 10 even at 3 GHz, and it was confirmed that the specific resistance of the obtained film was 1 × 10 4 Ωcm.

フェライト膜の厚さを3μmとして配線基板を作製し、実施例1と同様な方法により、配線7の中の中央の2本の配線の両端間の伝送特性S21を測定した。図4は本発明によるインターポーザの第2の実施の形態に係わる実施例の配線基板の伝送特性の実測結果を示す図である。本実施例のMn−Zn系フェライト膜においても、Ni−Zn系フェライト膜の膜厚3μmの場合とほぼ同等の減衰が見られた。   A wiring board was produced with a ferrite film thickness of 3 μm, and the transmission characteristic S21 between both ends of the central two wirings in the wiring 7 was measured by the same method as in Example 1. FIG. 4 is a diagram showing the actual measurement results of the transmission characteristics of the wiring board of the example according to the second embodiment of the interposer according to the present invention. Also in the Mn—Zn based ferrite film of this example, almost the same attenuation as in the case of the Ni—Zn based ferrite film having a thickness of 3 μm was observed.

(実施例3)
次に、本実施の形態のインターポーザの配線基板の具体的な一実施例(以下、実施例3とする)について説明する。実施例3においても、フェライト膜が配線7の上に絶縁膜を介して配線7との間に一定の間隔を設けて配置される点以外の点においては、配線基体3、配線7、フェライト膜8などの配置や形状は実施例1と同じであり、配線長Lは5mm、フェライト膜長LFは3mm、配線幅Wは6mm、配線ピッチPIは300μm、配線ピッチPOは650μmである。本実施例の配線基板の作製方法は、配線基体3の配線7の上に先ず絶縁性のソルダーレジスト膜を成膜し、そのソルダーレジスト膜の上にフェライト膜を成膜した。フェライト膜は実施例1と同じNi−Zn系フェライト膜を実施例1と同じ製造方法で作製した。得られたフェライト膜は、実施例1のフェライト膜と同じ組成であり、同じ複素透磁率の周波数特性を有する膜であることを確認した。また、膜の比抵抗は1×10Ωcmであることを確認した。
(Example 3)
Next, a specific example (hereinafter referred to as Example 3) of the wiring board of the interposer of the present embodiment will be described. Also in the third embodiment, the wiring substrate 3, the wiring 7, and the ferrite film are different in that the ferrite film is arranged on the wiring 7 with a certain distance between the wiring 7 and the wiring 7. The arrangement and shape of 8 and the like are the same as those in Example 1, the wiring length L is 5 mm, the ferrite film length LF is 3 mm, the wiring width W is 6 mm, the wiring pitch PI is 300 μm, and the wiring pitch PO is 650 μm. In the manufacturing method of the wiring board of this example, an insulating solder resist film was first formed on the wiring 7 of the wiring substrate 3, and a ferrite film was formed on the solder resist film. The same Ni—Zn-based ferrite film as in Example 1 was produced by the same manufacturing method as in Example 1. It was confirmed that the obtained ferrite film had the same composition as the ferrite film of Example 1 and had the same complex magnetic permeability frequency characteristics. The specific resistance of the film was confirmed to be 1 × 10 3 Ωcm.

フェライト膜の厚さを3μmとし、ソルダーレジスト膜の厚さが10μm、50μmである配線基板の実施例とフェライト膜の厚さが60μmである配線基板の比較例を作製し、実施例1と同様な方法により、配線7の中の中央の2本の配線の両端間の伝送特性S21の評価を行った。図5は本発明によるインターポーザの第3の実施の形態に係わる実施例および比較例の配線基板の伝送特性の実測結果を示す図である。ソルダーレジスト膜の膜厚、すなわちフェライト膜と配線7との間隔が60μmの比較例の場合には、フェライトなしの場合との差異は顕著に見られないが、フェライト膜と配線7との間隔が10μmおよび50μmの実施例の場合にはフェライトなしの場合と比べて高周波数帯域での減衰が顕著に見られ、その減衰量はフェライト膜と配線7との間隔が小さくなるほど大きい。   The example of the wiring board with a ferrite film thickness of 3 μm, the solder resist film thickness of 10 μm and 50 μm and the comparative example of the wiring board with a ferrite film thickness of 60 μm were prepared, and the same as in Example 1 The transmission characteristic S21 between the two ends of the central two wires in the wire 7 was evaluated by the above method. FIG. 5 is a diagram showing the measurement results of the transmission characteristics of the wiring boards of the example and the comparative example according to the third embodiment of the interposer according to the present invention. In the case of the comparative example in which the film thickness of the solder resist film, that is, the distance between the ferrite film and the wiring 7 is 60 μm, the difference from the case without the ferrite is not noticeable, but the distance between the ferrite film and the wiring 7 is In the examples of 10 μm and 50 μm, the attenuation in the high frequency band is conspicuous as compared with the case without ferrite, and the amount of attenuation increases as the distance between the ferrite film and the wiring 7 decreases.

次に、上記の実施例1および実施例2のように、配線7上に直接フェライト膜を配置した場合について、配線基板の配線間に生ずるクロストークの評価を、有限要素法を用いた3次元電磁界シミュレーションにより行なった結果について説明する。図6は本発明によるインターポーザのクロストーク評価の対象とした模擬的な配線基板を示す斜視図である。配線基体4は、図1に示した配線基体3の裏面、すなわち厚さ50μmのポリイミドフィルム6の下に、グランドとして厚さ18μmの銅箔5を配置したものである。ポリイミドフィルム6の上には図1と同様に銅の配線7が形成され、配線7の上に直接、フェライト膜8が形成されている。配線基体3、配線7、フェライト膜8などの配置や形状は実施例1と同じであり、配線長Lは5mm、フェライト膜長LFは3mm、配線幅Wは6mm、配線ピッチPIは300μm、配線ピッチPOは650μmである。図6のように、配線7の中の中央の2本の配線の一方の一端と下面のグランド間、すなわちポート1に信号を入力した場合に、隣接する他方の一端と下面のグランド間、すなわちポート2にクロストークとなって漏れる信号の大きさを計算した。ポート1側またはポート2側にICチップが搭載されることを想定しており、それらの配線の他端は50Ω抵抗で終端している。   Next, in the case where the ferrite film is arranged directly on the wiring 7 as in the above-described Example 1 and Example 2, the evaluation of the crosstalk generated between the wirings on the wiring board is performed using a finite element method. The results of the electromagnetic field simulation will be described. FIG. 6 is a perspective view showing a simulated wiring board that is an object of crosstalk evaluation of an interposer according to the present invention. The wiring substrate 4 is obtained by arranging a copper foil 5 having a thickness of 18 μm as a ground on the back surface of the wiring substrate 3 shown in FIG. 1, that is, under a polyimide film 6 having a thickness of 50 μm. A copper wiring 7 is formed on the polyimide film 6 as in FIG. 1, and a ferrite film 8 is formed directly on the wiring 7. The arrangement and shape of the wiring substrate 3, the wiring 7, the ferrite film 8, etc. are the same as in Example 1. The wiring length L is 5 mm, the ferrite film length LF is 3 mm, the wiring width W is 6 mm, the wiring pitch PI is 300 μm, the wiring The pitch PO is 650 μm. As shown in FIG. 6, when a signal is input to one end of one of the two central wirings in the wiring 7 and the ground on the lower surface, that is, when a signal is input to the port 1, The magnitude of the signal leaking into port 2 due to crosstalk was calculated. It is assumed that an IC chip is mounted on the port 1 side or the port 2 side, and the other end of the wiring is terminated with a 50Ω resistor.

図7は、本発明によるインターポーザのフェライト膜の比抵抗を変えた場合のクロストーク量を計算した結果の一例を示す図である。フェライト膜の膜厚を3μm、フェライト膜の比透磁率をμ’=40、μ”=0、フェライト膜の比誘電率をε’=60、ε”=0とし、フェライト膜の比抵抗を変えた場合のクロストーク量を計算した結果である。フェライト膜の比抵抗は、0.1Ωcm、1Ωcm、10Ωcm、1000Ωcmと変化させた。フェライト膜の比抵抗が低いほどクロストーク量が増加しているが、フェライト膜の比抵抗が10Ωcm以上あればクロストークの増加は少なく抑えられていることが分かる。   FIG. 7 is a diagram showing an example of the result of calculating the crosstalk amount when the specific resistance of the ferrite film of the interposer according to the present invention is changed. The ferrite film thickness is 3 μm, the relative permeability of the ferrite film is μ ′ = 40, μ ″ = 0, the relative permittivity of the ferrite film is ε ′ = 60, ε ″ = 0, and the specific resistance of the ferrite film is changed. It is the result of calculating the amount of crosstalk in the case of. The specific resistance of the ferrite film was changed to 0.1Ωcm, 1Ωcm, 10Ωcm, and 1000Ωcm. As the specific resistance of the ferrite film is lower, the amount of crosstalk increases. However, it can be seen that if the specific resistance of the ferrite film is 10 Ωcm or more, the increase in crosstalk is suppressed.

次に、上記の実施例3のように、配線7上に間隔を設けてフェライト膜を配置した場合について、配線基板の配線間に生ずるクロストークの評価を、有限要素法を用いた3次元電磁界シミュレーションにより行なった結果について説明する。図8は本発明によるインターポーザのクロストーク評価の対象とした模擬的な配線基板を示す断面図である。配線基体4は、図6に示した配線基体4と同じであり、ポリイミドフィルム6の下に、グランドとして厚さ18μmの銅箔5を配置したものである。但し、ここでは、図8に示すように、配線7の上に空隙層9を介して、フェライト膜8が形成されているものとした。計算は図6と同様に、配線7の中の中央の2本の配線の一方の一端と下面のグランド間、すなわちポート1に信号を入力した場合に、隣接する他方の一端と下面のグランド間、すなわちポート2にクロストークとなって漏れる信号の大きさを計算した。ポート1およびポート2の他端は50Ω抵抗で終端している。   Next, in the case where a ferrite film is arranged on the wiring 7 with an interval as in the above-described third embodiment, the evaluation of crosstalk generated between the wirings of the wiring board is performed using a three-dimensional electromagnetic method using a finite element method. The results of the field simulation will be described. FIG. 8 is a cross-sectional view showing a simulated wiring board which is an object of crosstalk evaluation of an interposer according to the present invention. The wiring substrate 4 is the same as the wiring substrate 4 shown in FIG. 6, in which a copper foil 5 having a thickness of 18 μm is disposed as a ground under the polyimide film 6. However, here, as shown in FIG. 8, the ferrite film 8 is formed on the wiring 7 via the gap layer 9. As in FIG. 6, the calculation is performed between one end of the central two wirings in the wiring 7 and the ground on the lower surface, that is, when a signal is input to the port 1, between the other adjacent one end and the ground on the lower surface. That is, the magnitude of the signal leaking as crosstalk at port 2 was calculated. The other ends of port 1 and port 2 are terminated with 50Ω resistors.

図9は、本発明によるインターポーザの配線基体とフェライト膜との間の空隙層の大きさ(gap)を変えた場合のクロストーク量を計算した結果の一例を示す図である。フェライト膜厚を3μm、フェライト膜の比抵抗を10−1Ωcm、フェライト膜の比透磁率をμ’=40、μ”=0、フェライト膜の比誘電率をε’=60、ε”=0とし、空隙層9の大きさを変えた場合のクロストーク量を計算した結果である。空隙層の大きさは、5μm、10μm、20μm、40μm、60μmとした。なお、空隙層の比透磁率は、μ’=1、μ”=0、空隙層の比誘電率は、ε’=1、ε”=0とした。図9に示すとおり、空隙層9の大きさが10μm以上では、フェライト膜によるクロストークの増加が低く抑えられている。 FIG. 9 is a diagram showing an example of the result of calculating the crosstalk amount when the size (gap) of the gap layer between the wiring substrate and the ferrite film of the interposer according to the present invention is changed. The ferrite film thickness is 3 μm, the resistivity of the ferrite film is 10 −1 Ωcm, the relative permeability of the ferrite film is μ ′ = 40, μ ″ = 0, the relative permittivity of the ferrite film is ε ′ = 60, ε ″ = 0 And the amount of crosstalk when the size of the gap layer 9 is changed. The size of the void layer was 5 μm, 10 μm, 20 μm, 40 μm, and 60 μm. Note that the relative permeability of the void layer was μ ′ = 1, μ ″ = 0, and the relative dielectric constant of the void layer was ε ′ = 1, ε ″ = 0. As shown in FIG. 9, when the size of the gap layer 9 is 10 μm or more, the increase in crosstalk due to the ferrite film is suppressed to a low level.

次に、配線7上に直接フェライト膜を配置し、隣接する2つの配線の間にフェライト膜が存在しないスリット状の部分を設けた場合について、その配線間に生ずるクロストークの評価を、有限要素法を用いた3次元電磁界シミュレーションにより行なった結果について説明する。図10は本発明によるインターポーザのクロストーク評価の対象とした模擬的な配線基板を示す斜視図であり、図11は本発明によるインターポーザのクロストーク評価の対象とした模擬的な配線基板を示す断面図である。配線基体4は、図6に示した配線基体4と同じであり、ポリイミドフィルム6の下に、グランドとして厚さ18μmの銅箔5を配置したものである。フェライト膜18は直接、配線7上に配置されているが、但し、ここでは、フェライト膜18には、図10、図11に示すように、配線7の中の中央のポート1およびポート2を構成する配線間にスリット19を設けている。クロストークの計算は、上記の場合と同様に、ポート1に信号を入力した場合に、隣接するポート2にクロストークとなって漏れる信号の大きさを計算した。ポート1およびポート2の他端は50Ω抵抗で終端している。   Next, in the case where a ferrite film is directly disposed on the wiring 7 and a slit-like portion where no ferrite film is present is provided between two adjacent wirings, evaluation of crosstalk generated between the wirings is performed using a finite element. The results of the three-dimensional electromagnetic field simulation using the method will be described. FIG. 10 is a perspective view showing a simulated wiring board targeted for crosstalk evaluation of an interposer according to the present invention, and FIG. 11 is a cross section showing a simulated wiring board targeted for crosstalk evaluation of an interposer according to the present invention. FIG. The wiring substrate 4 is the same as the wiring substrate 4 shown in FIG. 6, in which a copper foil 5 having a thickness of 18 μm is disposed as a ground under the polyimide film 6. The ferrite film 18 is directly disposed on the wiring 7. However, here, as shown in FIGS. 10 and 11, the center port 1 and the port 2 in the wiring 7 are provided on the ferrite film 18. A slit 19 is provided between the constituent wirings. In the calculation of crosstalk, the magnitude of a signal leaked as crosstalk to the adjacent port 2 when a signal was input to the port 1 was calculated in the same manner as described above. The other ends of port 1 and port 2 are terminated with 50Ω resistors.

図12は、本発明によるインターポーザの配線基板のフェライト膜のスリットの幅を変えた場合のクロストーク量を計算した結果の一例を示す図である。フェライト膜厚を3μm、フェライト膜の比抵抗を10−1Ωcm、フェライト膜の比透磁率をμ’=40、μ”=0、フェライト膜の比誘電率をε’=60、ε”=0とし、フェライト膜19のスリット10の幅を変えた場合のクロストーク量を計算した結果である。スリット幅は、10μm、50μm、100μmと変化させた。図12に示すように、スリット10の幅が10μm以上では、フェライト膜によるクロストークの増加が低く抑えられている。 FIG. 12 is a diagram showing an example of the result of calculating the crosstalk amount when the slit width of the ferrite film of the wiring board of the interposer according to the present invention is changed. The ferrite film thickness is 3 μm, the resistivity of the ferrite film is 10 −1 Ωcm, the relative permeability of the ferrite film is μ ′ = 40, μ ″ = 0, the relative permittivity of the ferrite film is ε ′ = 60, ε ″ = 0 And the amount of crosstalk when the width of the slit 10 of the ferrite film 19 is changed is calculated. The slit width was changed to 10 μm, 50 μm, and 100 μm. As shown in FIG. 12, when the width of the slit 10 is 10 μm or more, the increase in crosstalk due to the ferrite film is suppressed to a low level.

なお、本発明は上記の実施例に限定されるものではないことはいうまでもなく、インターポーザに搭載する半導体素子や抑制の対象とするノイズなどに応じて設計変更可能である。例えば、インターポーザを構成する配線基板の形状、材料、構成、配線パターン、層構造、フェライト膜の設置場所や対象とする配線など任意に選択できる。   Needless to say, the present invention is not limited to the above-described embodiments, and the design can be changed in accordance with semiconductor elements mounted on the interposer, noise to be suppressed, and the like. For example, the shape, material, configuration, wiring pattern, layer structure, installation location of the ferrite film, and target wiring can be arbitrarily selected.

1 反応液ノズル
2 酸化液ノズル
3、4 配線基体
5 銅箔
6 ポリイミドフィルム
7 配線
8、18 フェライト膜
9 空隙層
10 中心軸
14 回転テーブル
19 スリット
30 インターポーザ
31 ICチップ
32 配線基板
33 実装用端子
34 外部回路基板
35 モールド材
DESCRIPTION OF SYMBOLS 1 Reaction liquid nozzle 2 Oxidizing liquid nozzle 3, 4 Wiring substrate 5 Copper foil 6 Polyimide film 7 Wiring 8, 18 Ferrite film 9 Gap layer 10 Center axis 14 Rotary table 19 Slit 30 Interposer 31 IC chip 32 Wiring board 33 Mounting terminal 34 External circuit board 35 Mold material

Claims (4)

電極端子を有する半導体素子を搭載可能に構成され、下面に回路基板に実装するための実装用端子を備え、前記電極端子と前記実装用端子との間を接続する信号線、電源線またはグラウンド線からなる配線を備える配線基板を有するインターポーザであって、前記配線の少なくとも一つの配線の近傍に、無電解めっきにより形成されたフェライト膜が前記配線に沿って配置され、前記フェライト膜は、Ni−Zn系フェライトまたはMn−Zn系フェライトの少なくとも一方を有する膜厚1μm〜20μmの膜であり、前記フェライト膜と前記配線とが0〜50μmの間隔で配置されていることを特徴とするインターポーザ。   A signal line, a power supply line, or a ground line configured to be capable of mounting a semiconductor element having an electrode terminal, provided with a mounting terminal for mounting on a circuit board on a lower surface, and connecting between the electrode terminal and the mounting terminal An interposer having a wiring board comprising wiring comprising: a ferrite film formed by electroless plating in the vicinity of at least one wiring of the wiring is disposed along the wiring, and the ferrite film is made of Ni- An interposer, which is a film having a film thickness of 1 μm to 20 μm having at least one of Zn-based ferrite or Mn—Zn-based ferrite, and wherein the ferrite film and the wiring are arranged at an interval of 0 to 50 μm. 前記フェライト膜と前記配線との間隔が10μm未満であり、かつ、前記フェライト膜の比抵抗が10Ωcm以上であることを特徴とする請求項1に記載のインターポーザ。   2. The interposer according to claim 1, wherein an interval between the ferrite film and the wiring is less than 10 μm, and a specific resistance of the ferrite film is 10 Ωcm or more. 前記フェライト膜と前記配線との間隔が10〜50μmであり、かつ、前記フェライト膜の比抵抗が10Ωcm未満であることを特徴とする請求項1に記載のインターポーザ。   2. The interposer according to claim 1, wherein an interval between the ferrite film and the wiring is 10 to 50 μm, and a specific resistance of the ferrite film is less than 10 Ωcm. 前記フェライト膜は前記配線のうちの互いに隣接する少なくとも2つの配線の上側または下側を覆うように配置され、前記の互いに隣接する配線の間において前記フェライト膜が存在しないスリット状の部分を有することを特徴とする請求項1〜3のいすれか1項に記載のインターポーザ。   The ferrite film is disposed so as to cover an upper side or a lower side of at least two adjacent wirings of the wiring, and has a slit-like portion where the ferrite film does not exist between the adjacent wirings. The interposer according to any one of claims 1 to 3, wherein
JP2011138085A 2011-06-22 2011-06-22 Interposer Active JP5872801B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011138085A JP5872801B2 (en) 2011-06-22 2011-06-22 Interposer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011138085A JP5872801B2 (en) 2011-06-22 2011-06-22 Interposer

Publications (2)

Publication Number Publication Date
JP2013004947A true JP2013004947A (en) 2013-01-07
JP5872801B2 JP5872801B2 (en) 2016-03-01

Family

ID=47673137

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011138085A Active JP5872801B2 (en) 2011-06-22 2011-06-22 Interposer

Country Status (1)

Country Link
JP (1) JP5872801B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014132610A1 (en) * 2013-02-27 2014-09-04 日本電気株式会社 Wiring substrate, semiconductor device, printed board and method for producing wiring substrate
WO2016098377A1 (en) * 2014-12-17 2016-06-23 Necトーキン株式会社 Device equipped with electromagnetic interference suppression body

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0786784A (en) * 1993-09-10 1995-03-31 Cmk Corp Printed wiring board having magnetic coating film and its manufacture
JPH10173388A (en) * 1996-12-13 1998-06-26 Kitagawa Ind Co Ltd Crosstalk preventing structure
JP2001284878A (en) * 2000-04-04 2001-10-12 Tokin Corp Wiring board
JP2004346703A (en) * 2003-05-26 2004-12-09 Aisin Seiki Co Ltd Antenna element with sensor and door handle device
JP2005129766A (en) * 2003-10-24 2005-05-19 Nec Tokin Corp Print circuit board and method for manufacturing the same
JP2005298875A (en) * 2004-04-08 2005-10-27 Nec Tokin Corp Ferritic film, supporting body using the same, electronic circuit board, and semi-conductor integrated wafer
JP2006190524A (en) * 2005-01-05 2006-07-20 Nec Tokin Corp Flexible flat cable and its manufacturing method
JP2007043096A (en) * 2005-07-04 2007-02-15 Omron Corp Wiring board, electronic device and power supply unit
JP2010166422A (en) * 2009-01-16 2010-07-29 Nec Corp Tamper-resistant module
WO2010146863A1 (en) * 2009-06-17 2010-12-23 日本電気株式会社 Ic package

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0786784A (en) * 1993-09-10 1995-03-31 Cmk Corp Printed wiring board having magnetic coating film and its manufacture
JPH10173388A (en) * 1996-12-13 1998-06-26 Kitagawa Ind Co Ltd Crosstalk preventing structure
JP2001284878A (en) * 2000-04-04 2001-10-12 Tokin Corp Wiring board
JP2004346703A (en) * 2003-05-26 2004-12-09 Aisin Seiki Co Ltd Antenna element with sensor and door handle device
JP2005129766A (en) * 2003-10-24 2005-05-19 Nec Tokin Corp Print circuit board and method for manufacturing the same
JP2005298875A (en) * 2004-04-08 2005-10-27 Nec Tokin Corp Ferritic film, supporting body using the same, electronic circuit board, and semi-conductor integrated wafer
JP2006190524A (en) * 2005-01-05 2006-07-20 Nec Tokin Corp Flexible flat cable and its manufacturing method
JP2007043096A (en) * 2005-07-04 2007-02-15 Omron Corp Wiring board, electronic device and power supply unit
JP2010166422A (en) * 2009-01-16 2010-07-29 Nec Corp Tamper-resistant module
WO2010146863A1 (en) * 2009-06-17 2010-12-23 日本電気株式会社 Ic package

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014132610A1 (en) * 2013-02-27 2014-09-04 日本電気株式会社 Wiring substrate, semiconductor device, printed board and method for producing wiring substrate
US20160029477A1 (en) * 2013-02-27 2016-01-28 Nec Corporation Wiring substrate, semiconductor device, printed board, and method for producing wiring substrate
JPWO2014132610A1 (en) * 2013-02-27 2017-02-02 日本電気株式会社 WIRING BOARD, SEMICONDUCTOR DEVICE, PRINTED BOARD AND WIRING BOARD MANUFACTURING METHOD
WO2016098377A1 (en) * 2014-12-17 2016-06-23 Necトーキン株式会社 Device equipped with electromagnetic interference suppression body
KR20170096168A (en) * 2014-12-17 2017-08-23 가부시키가이샤 토킨 Device equipped with electromagnetic interference suppression body
US10130017B2 (en) 2014-12-17 2018-11-13 Tokin Corporation Device provided with electromagnetic interference suppression body
KR102475705B1 (en) * 2014-12-17 2022-12-07 가부시키가이샤 토킨 Device equipped with electromagnetic interference suppression body

Also Published As

Publication number Publication date
JP5872801B2 (en) 2016-03-01

Similar Documents

Publication Publication Date Title
JP6394719B2 (en) Electronic circuit package
CN104067389B (en) Semiconductor device including electromagnetic absorption and shielding
JP6376230B2 (en) Electronic circuit package
JP6328698B2 (en) Electronic circuit package
KR101616625B1 (en) Semiconductor package and method of manufacturing the same
CN108074878A (en) Composite magnetic sealing material and use its electronic circuit package body
KR101474166B1 (en) Chip electronic component and manufacturing method thereof
JP2017191822A (en) Electronic circuit package
CN110034075A (en) Use the circuit package of conductive molding material
JP6169395B2 (en) Resonator
CN107424961A (en) Use the electronic circuit package of composite magnetic encapsulant
TW201906108A (en) Electronic circuit package using composite magnetic sealing material
TW201731063A (en) Package structure and method for fabricating the same
JP6973667B2 (en) Circuit boards and electronic devices
JP5872801B2 (en) Interposer
Refaie et al. A study of using graphene coated microstrip lines for crosstalk reduction at radio frequency
JP2018019057A (en) Electronic circuit package
JP2014192185A (en) High frequency circuit board
JP2010278415A (en) Flexible printed circuit board
JP2013153041A (en) Noise suppression structure
US9306776B2 (en) Filtering high speed signals
JP5591587B2 (en) Noise suppressing transmission line and sheet-like structure used therefor
JP2004214412A (en) Noise shield plate and printed wiring board
KR100755775B1 (en) Electromagnetic noise supression film and process of production thereof
JP2007005477A (en) Noise removal method by underfill

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140206

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140917

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141022

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141212

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150701

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150828

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160106

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160114

R150 Certificate of patent or registration of utility model

Ref document number: 5872801

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250