JP2013004919A - Printed wiring board and manufacturing method therefor - Google Patents
Printed wiring board and manufacturing method therefor Download PDFInfo
- Publication number
- JP2013004919A JP2013004919A JP2011137695A JP2011137695A JP2013004919A JP 2013004919 A JP2013004919 A JP 2013004919A JP 2011137695 A JP2011137695 A JP 2011137695A JP 2011137695 A JP2011137695 A JP 2011137695A JP 2013004919 A JP2013004919 A JP 2013004919A
- Authority
- JP
- Japan
- Prior art keywords
- opening
- solder
- printed wiring
- wiring board
- conductor pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
本発明は、プリント配線板及びその製造方法に関する。 The present invention relates to a printed wiring board and a manufacturing method thereof.
一般的にプリント配線板は、基板上に導体パターンと層間絶縁層とを順次積層した後、これらの導体回路を保護するために、最外層にソルダーレジスト層を形成する。半田バンプを形成する際には、導体回路との接続のためにソルダーレジスト層の一部を開口し、半田バンプ形成用パッドを露出させる。その後、上記開口部にフラックスを塗布して半田ボールを供給後、リフローを行い半田バンプを形成する。 In general, in a printed wiring board, a conductor pattern and an interlayer insulating layer are sequentially laminated on a substrate, and then a solder resist layer is formed on the outermost layer in order to protect these conductor circuits. When forming the solder bump, a part of the solder resist layer is opened for connection with the conductor circuit, and the solder bump forming pad is exposed. Thereafter, flux is applied to the opening and a solder ball is supplied, and then reflow is performed to form a solder bump.
近年、電子部品小型化の要求に伴いプリント配線板全体の厚さを低減させることが要求されている。また、プリント配線板との接触を確実に行うため、ソルダーレジスト層の厚みと比較して半田バンプの高さを増大させる必要があり、ソルダーレジスト層の厚みは薄くなってきている。
さらに、電子部品小型化の要求に答えるべく、ICチップの配線が高密度になり、配線幅も狭くなってきていることに伴い、ICチップと接続するプリント配線板の半田バンプ間距離も狭くなってきている。これに応じて、半田バンプ形成用パッドの間隔を狭くし、ひいては、ソルダーレジスト層の開口部を小さくすることが要求されている。これを受けて、特許文献1には、ソルダーレジスト層の内部にレーザーで微小な開口部を形成する技術が開示されている。
In recent years, with the demand for electronic component miniaturization, it has been required to reduce the thickness of the entire printed wiring board. Further, in order to ensure contact with the printed wiring board, it is necessary to increase the height of the solder bumps compared to the thickness of the solder resist layer, and the thickness of the solder resist layer is becoming thinner.
Furthermore, in order to respond to the demands for downsizing electronic components, the distance between solder bumps on the printed wiring board connected to the IC chip is reduced as the wiring of the IC chip becomes higher and the wiring width becomes narrower. It is coming. In response to this, it is required that the interval between the solder bump forming pads be narrowed, and thus the opening of the solder resist layer be reduced. In response to this, Patent Document 1 discloses a technique for forming a minute opening with a laser inside a solder resist layer.
しかしながら、ソルダーレジスト層の厚みを薄くし、かつ、ソルダーレジスト層の開口部を小さくするにつれて、ソルダーレジスト層の開口部にフラックスを塗布して半田ボールを供給した際、上記開口部の内壁と上記半田ボールの側面との間の距離は極めて小さくなる。このようなプリント配線板では、リフローの際、フラックスが逃げる空間が確保されず、半田ボールが浮いた状態となる。その結果、半田ボールと半田バンプ形成用パッドとの接触面積が小さくなるため、適切に半田バンプが形成されない可能性がある。 However, when the solder resist layer is made thinner and the opening of the solder resist layer is made smaller, when the solder ball is supplied by applying flux to the opening of the solder resist layer, the inner wall of the opening and the above The distance between the side surfaces of the solder balls is extremely small. In such a printed wiring board, a space for flux to escape is not ensured during reflow, and the solder ball is in a floating state. As a result, the contact area between the solder ball and the solder bump forming pad is reduced, and there is a possibility that the solder bump is not properly formed.
本発明は、上記の問題を解決するためになされたものであり、ソルダーレジスト層に良好な半田バンプの形成が可能な開口形状を備えるプリント配線板及びその製造方法を提供することを目的とする。 The present invention has been made to solve the above-described problems, and an object of the present invention is to provide a printed wiring board having an opening shape capable of forming a good solder bump on a solder resist layer and a method for manufacturing the same. .
上記目的を達成するために、請求項1に記載のプリント配線板は、層間絶縁層と、上記層間絶縁層上に形成された導体パターンと、上記層間絶縁層上及び上記導体パターン上に設けられ、上記導体パターン上の少なくとも一部を露出する開口部を有するソルダーレジスト層と、上記開口部の内部に形成された半田バンプとを有するプリント配線板であって、上記開口部の形状は、平面視ティアドロップ形状又は平面視n角形状(n≧3)であることを特徴とする。 In order to achieve the above object, a printed wiring board according to claim 1 is provided on an interlayer insulating layer, a conductor pattern formed on the interlayer insulating layer, the interlayer insulating layer, and the conductor pattern. A printed wiring board having a solder resist layer having an opening exposing at least a part of the conductor pattern and a solder bump formed inside the opening, wherein the shape of the opening is a plane It is a visual tear drop shape or a planar view n-corner shape (n ≧ 3).
このような形状を有するプリント配線板の開口部に、例えば半田ボールを用いてリフローにより半田バンプを形成する際、開口部の中で半田ボールが溶融するとともにフラックスは液化の後ガス化し、急激にその体積が膨張する。しかしながら、上記開口部は、平面視ティアドロップ形状又は平面視n角形状(n≧3)から構成されている。
この場合、液化又はガス化したフラックスの逃げ道が確保され、フラックスが半田ボールを持ち上げたり、半田ボールを吹き飛ばしたりすることなく、逃げ道を経由して容易に外部(例えば、半田ボールの表面)に抜け出ることができるものと推測される。そのため、リフロー時に溶融した半田ボールと半田バンプ形成用パッドとの接触面積が大きくなり、溶融半田ボールが半田バンプ形成用パッドに確実に接触した状態で固化される。その結果、開口部から半田ボールが移動することなく、半田バンプ形成用パッド上に半田バンプが適切に形成される。
また、例えばスクリーン印刷により半田バンプを形成する場合には、半田のセルフアライメント性能が発揮され、パッド上に半田バンプを適切に形成することが可能となる。
When solder bumps are formed by reflow, for example, using solder balls at the openings of the printed wiring board having such a shape, the solder balls melt in the openings and the flux is gasified after liquefaction, Its volume expands. However, the opening is configured in a plan view teardrop shape or a plan view n-corner shape (n ≧ 3).
In this case, an escape path for the liquefied or gasified flux is secured, and the flux can easily escape to the outside (for example, the surface of the solder ball) via the escape path without lifting the solder ball or blowing off the solder ball. It is speculated that it can be done. Therefore, the contact area between the solder ball melted at the time of reflow and the solder bump forming pad is increased, and the molten solder ball is solidified in a state where the molten solder ball is securely in contact with the solder bump forming pad. As a result, the solder bump is appropriately formed on the solder bump forming pad without moving the solder ball from the opening.
For example, when solder bumps are formed by screen printing, the solder self-alignment performance is exhibited and the solder bumps can be appropriately formed on the pads.
請求項2に記載のプリント配線板では、上記開口部の形状は、所定の方向に突き出る突出部を有し、上記突出部は、最も隣接する上記開口部とは異なる方向に突き出ている。
その結果、半田バンプ形成用パッド間のスペースが確保され、突出部の方向に半田ボールが流れ、ショートが発生するのを防止することができるものと推測される。
In the printed wiring board according to
As a result, it is presumed that a space between the solder bump forming pads is secured, and it is possible to prevent the solder ball from flowing in the direction of the protruding portion and causing a short circuit.
請求項3に記載のプリント配線板では、上記半田バンプは、半田ボールを用いて形成されている。
半田ボールを用いて半田バンプを形成すると、高さの均一な半田バンプを容易に形成することが可能になる。
In the printed wiring board according to claim 3, the solder bump is formed using a solder ball.
When solder bumps are formed using solder balls, it is possible to easily form solder bumps having a uniform height.
請求項4に記載のプリント配線板では、上記開口部に上記半田ボールを搭載した際に、ソルダーレジスト層上面と同一平面上における上記半田ボールの表面と上記開口部の内壁との間の最も狭い隙間は、4μm以上である。
ソルダーレジスト層上面と同一平面上における上記半田ボールの表面と上記開口部の内壁との間の最も狭い隙間が4μm以上であると、リフローの際、上記隙間がフラックスの逃げ道となるので、フラックスが上記隙間を通って容易に抜け出ることができる。その結果、半田ボールが半田バンプ形成用パッドに確実に接触した状態で固化し、半田バンプ形成用パッド上に半田バンプを適切に形成することが可能になる。
上記隙間が4μm未満であると、リフローの際、充分なフラックスの逃げ道が確保されず、半田ボールと半田パッドとの間にフラックスが残留するおそれがある。その結果、半田ボールと半田バンプ形成用パッドとの接触面積を大きくとることができず、半田バンプ形成用パッド上に半田バンプを適切に形成することが困難になる。
In the printed wiring board according to claim 4, when the solder ball is mounted in the opening, the narrowest space between the surface of the solder ball and the inner wall of the opening is on the same plane as the upper surface of the solder resist layer. The gap is 4 μm or more.
If the narrowest gap between the surface of the solder ball and the inner wall of the opening on the same plane as the upper surface of the solder resist layer is 4 μm or more, the gap serves as a flux escape path during reflow. It is possible to easily escape through the gap. As a result, the solder balls are solidified in a state where they are securely in contact with the solder bump forming pads, and the solder bumps can be appropriately formed on the solder bump forming pads.
If the gap is less than 4 μm, a sufficient flux escape path is not ensured during reflow, and the flux may remain between the solder balls and the solder pads. As a result, the contact area between the solder ball and the solder bump forming pad cannot be increased, and it becomes difficult to appropriately form the solder bump on the solder bump forming pad.
請求項5に記載のプリント配線板では、平面視した上記開口部の最も長い開口径の長さは、上記半田ボールの直径の110〜150%である。
平面視した上記開口部の最も長い開口径の長さが、上記半田ボールの直径の110〜150%であると、上記開口部の内壁と上記半田ボールの側面との間の距離が充分に確保されるので、リフローの際、フラックスが容易に外部へ抜け出ることができる。その結果、半田ボールが半田バンプ形成用パッドに確実に接触した状態で固化し、半田バンプ形成用パッド上に半田バンプを適切に形成することが可能になる。
平面視した上記開口部の最も長い開口径の長さが、上記半田ボールの直径の110%未満であると、上記開口部の内壁と上記半田ボールの側面との間の距離が狭く、リフローの際、充分なフラックスの逃げ道が確保されず、半田ボールと半田パッドとの間にフラックスが残留するおそれがある。その結果、半田ボールと半田バンプ形成用パッドとの接触面積を大きくとることができず、半田バンプ形成用パッド上に半田バンプを適切に形成することが困難になる。
平面視した上記開口部の最も長い開口径の長さが、上記半田ボールの直径の150%を超えると、上記開口部の体積が過剰に大きくなり、形成される半田バンプの高さを充分に確保することが困難となる。
In the printed wiring board according to claim 5, the length of the longest opening diameter of the opening in plan view is 110 to 150% of the diameter of the solder ball.
When the length of the longest opening diameter of the opening in plan view is 110 to 150% of the diameter of the solder ball, a sufficient distance is secured between the inner wall of the opening and the side surface of the solder ball. Therefore, the flux can easily escape to the outside during reflow. As a result, the solder balls are solidified in a state where they are securely in contact with the solder bump forming pads, and the solder bumps can be appropriately formed on the solder bump forming pads.
When the length of the longest opening diameter of the opening in plan view is less than 110% of the diameter of the solder ball, the distance between the inner wall of the opening and the side surface of the solder ball is narrow, and reflow At this time, a sufficient escape path for the flux is not secured, and the flux may remain between the solder ball and the solder pad. As a result, the contact area between the solder ball and the solder bump forming pad cannot be increased, and it becomes difficult to appropriately form the solder bump on the solder bump forming pad.
When the length of the longest opening diameter of the opening in plan view exceeds 150% of the diameter of the solder ball, the volume of the opening becomes excessively large, and the height of the solder bump to be formed is sufficiently increased. It becomes difficult to ensure.
請求項6に記載のプリント配線板では、上記ソルダーレジスト層の厚みは、平面視した上記開口部の最も長い上記開口径の長さの15〜40%である。
上記ソルダーレジスト層の厚みが平面視した上記開口径の長さの15〜40%であると、用いようとする半田ボールの大きさに対する上記ソルダーレジスト層の厚さを充分に確保できるので、リフロー時に半田ボールが開口部から外に移動しにくく、ミッシングバンプを防ぐことができる。
上記ソルダーレジスト層の厚みが平面視した上記開口径の長さの15%未満であると、用いようとする半田ボールの大きさに対する上記ソルダーレジスト層の厚さが薄すぎて、リフロー時に半田ボールが開口部から外に移動しやすくなり、ミッシングバンプが起こりやすくなる。
上記ソルダーレジスト層の厚みが平面視した上記開口径の長さの40%を超えると、上記ソルダーレジスト層の厚みが厚くなって開口部の体積が過剰に大きくなり、形成される半田バンプの高さを充分に確保することが困難となる。
In the printed wiring board according to claim 6, the thickness of the solder resist layer is 15 to 40% of the length of the longest opening diameter of the opening in plan view.
Since the thickness of the solder resist layer relative to the size of the solder ball to be used can be sufficiently secured when the thickness of the solder resist layer is 15 to 40% of the length of the opening diameter in plan view, reflow Sometimes the solder ball is difficult to move out of the opening, and the missing bump can be prevented.
If the thickness of the solder resist layer is less than 15% of the length of the opening diameter in plan view, the solder resist layer is too thin with respect to the size of the solder ball to be used, and the solder ball is reflowed. Becomes easier to move out of the opening and missing bumps are more likely to occur.
When the thickness of the solder resist layer exceeds 40% of the length of the opening diameter in plan view, the thickness of the solder resist layer becomes thick and the volume of the opening becomes excessively large. It is difficult to ensure sufficient thickness.
請求項7に記載のプリント配線板では、平面視した上記突出部は、角部の輪郭が曲線より構成されている。
上記突出部の角部の輪郭が曲線より構成されていると、プリント配線板の温度が上昇し、熱応力が発生した場合であっても、角部における熱応力が緩和されやすい。その結果、こうした角部を起点としたクラックが半田バンプに形成されることを抑制できる。
In the printed wiring board according to claim 7, the projecting portion in plan view has a corner portion configured by a curve.
If the contour of the corner of the protruding portion is configured by a curve, the temperature of the printed wiring board rises and thermal stress at the corner is easily relieved even when thermal stress is generated. As a result, it is possible to suppress the cracks starting from such corners from being formed on the solder bumps.
請求項8に記載のプリント配線板では、上記開口部は、上記半田ボールを収容する半田ボール収容部と、上記半田ボール収容部の周囲に形成され、リフローの際にフラックスが流出するフラックス流出部とを有する。
このような構造を有するプリント配線板の開口部に、半田ボールを用いてリフローにより半田バンプを形成する際、上記開口部の中で上記半田ボールが溶融するとともにフラックスは液化の後ガス化し、急激にその体積が膨張すると推測される。しかしながら、上記開口部は、半田ボール収容部とフラックス流出部とから構成されているので、上記フラックス流出部がガス化したフラックスの逃げ道となり、上記フラックス流出部を経由して容易に外部に抜け出ることができる。そのため、リフロー時に溶融した半田ボールと半田バンプ形成用パッドとの接触面積が大きくなり、半田ボールが半田バンプ形成用パッドに確実に接触した状態で固化する。その結果、半田バンプ形成用パッド上に半田バンプを適切に形成することが可能になる。
9. The printed wiring board according to claim 8, wherein the opening is formed around a solder ball housing portion for housing the solder ball, and a flux outflow portion from which flux flows out during reflow. And have.
When solder bumps are formed by reflow using solder balls in the openings of the printed wiring board having such a structure, the solder balls are melted in the openings and the flux is gasified after liquefaction. It is assumed that the volume expands. However, since the opening is composed of a solder ball housing portion and a flux outflow portion, the flux outflow portion becomes a escape route for the gasified flux and easily escapes to the outside via the flux outflow portion. Can do. Therefore, the contact area between the solder ball melted during reflow and the solder bump forming pad is increased, and the solder ball is solidified in a state where the solder ball is securely in contact with the solder bump forming pad. As a result, it is possible to appropriately form solder bumps on the solder bump forming pads.
請求項9に記載のプリント配線板では、上記フラックス流出部は、上記突出部である。
そのため、上記突出部を経由してフラックスを容易に外部へ逃がすことが可能になる。
In the printed wiring board according to claim 9, the flux outflow portion is the protruding portion.
Therefore, it is possible to easily escape the flux to the outside via the protruding portion.
請求項10に記載のプリント配線板の製造方法では、層間絶縁層と、上記層間絶縁層上に形成された導体パターンと、上記層間絶縁層上及び上記導体パターン上に設けられ、上記導体パターン上の少なくとも一部を露出する開口部を有するソルダーレジスト層と、上記開口部の内部に形成された半田バンプとからなり、上記開口部の形状が平面視ティアドロップ形状又は平面視n角形状(n≧3)であるプリント配線板の製造方法であって、上記層間絶縁層を形成する工程と、上記層間絶縁層上に上記導体パターンを形成する工程と、上記層間絶縁層上及び上記導体パターン上に、上記導体パターン上の少なくとも一部を露出する開口部を有するソルダーレジスト層を形成する工程と、上記開口部の内部にフラックスを塗布して半田ボールを供給後、リフローを行い半田バンプを形成する工程とを含むことを特徴とする。
The method for manufacturing a printed wiring board according to
請求項10に記載のプリント配線板の製造方法では、請求項1と同様の効果が得られる。 In the method for manufacturing a printed wiring board according to the tenth aspect, the same effect as in the first aspect can be obtained.
以下、本発明の実施形態について具体的に説明する。しかしながら、本発明は、以下の実施形態に限定されるものではなく、本発明の要旨を変更しない範囲において適宜変更して適用することができる。 Hereinafter, embodiments of the present invention will be specifically described. However, the present invention is not limited to the following embodiments, and can be applied with appropriate modifications without departing from the scope of the present invention.
(第一実施形態)
以下、本発明のプリント配線板及びその製造方法の一実施形態である第一実施形態について説明する。
(First embodiment)
Hereinafter, a first embodiment which is an embodiment of a printed wiring board and a manufacturing method thereof according to the present invention will be described.
まず、本発明の第一実施形態に係るプリント配線板について説明する。
本実施形態に係るプリント配線板は、層間絶縁層と、上記層間絶縁層上に形成された導体パターンと、上記層間絶縁層上及び上記導体パターン上に設けられ、上記導体パターン上の少なくとも一部を露出する開口部を有するソルダーレジスト層と、上記開口部の内部に形成された半田バンプとを有するプリント配線板であって、上記開口部の形状は、平面視ティアドロップ形状であることを特徴とする。
First, the printed wiring board which concerns on 1st embodiment of this invention is demonstrated.
The printed wiring board according to the present embodiment is provided with an interlayer insulating layer, a conductor pattern formed on the interlayer insulating layer, the interlayer insulating layer and the conductor pattern, and at least a part of the conductor pattern. A printed wiring board having a solder resist layer having an opening exposing the solder and a solder bump formed inside the opening, wherein the shape of the opening is a teardrop shape in plan view And
図1は、第一実施形態のプリント配線板を模式的に示す断面図である。
図1に示す第一実施形態のプリント配線板10では、絶縁性基板11の両面に導体パターン12と下層層間絶縁層20とが形成されている。絶縁性基板11の両面に形成された導体パターン12同士は、スルーホール導体16aにより電気的に接続されている。
下層層間絶縁層20上には導体パターン24が形成されている。この導体パターン24と絶縁性基板11に形成された導体パターン12とは、下層層間絶縁層20内部のビア導体22を介して接続されている。下層層間絶縁層20上と導体パターン24上とには、層間絶縁層30が形成されている。この層間絶縁層30上には、導体パターン34が形成されている。導体パターン34と導体パターン24とは、層間絶縁層30内部のビア導体32を介して接続されている。層間絶縁層30上と導体パターン34上とには、開口部を有するソルダーレジスト層40が配設されている。
また、導体パターン34のうち、ソルダーレジスト層40の開口部から露出する箇所には、半田バンプ形成用パッド34aが形成され、半田バンプ形成用パッド34a上に半田バンプ46が形成されている。なお、半田バンプ形成用パッド34aでは、銅等の材料からなる導体パターン34の上に、例えば、Niめっき層、Pdめっき層及び金めっき層が形成され、その上に半田バンプ46が形成されている。
ここで、半田バンプ46は、半田ボールを用いて形成されていることが望ましい。
FIG. 1 is a cross-sectional view schematically showing the printed wiring board of the first embodiment.
In the printed
A
Further, a solder
Here, the solder bumps 46 are preferably formed using solder balls.
本実施形態においては、このソルダーレジスト層40の開口部の形状は、平面視ティアドロップ形状である。
そこで、平面視ティアドロップ形状がどのような形状であるか等について、具体的に説明する。
In the present embodiment, the shape of the opening of the solder resist
Therefore, the shape of the planar view teardrop shape will be specifically described.
図2(a)は、本発明の第一実施形態に係るプリント配線板において、平面視ティアドロップ形状の開口部を模式的に示す平面図であり、図2(b)は、(a)に示す平面視ティアドロップ形状の開口部を有するソルダーレジスト層を模式的に示す平面図であり、図2(c)は、(a)に示す平面視ティアドロップ形状の開口部のA−A線断面図である。なお、図2(a)及び(b)においては、ソルダーレジスト層の上面と開口部との境目の形状を示している。 FIG. 2A is a plan view schematically showing an opening having a teardrop shape in plan view in the printed wiring board according to the first embodiment of the present invention, and FIG. 2B is a plan view of FIG. It is a top view which shows typically the soldering resist layer which has a planar-view teardrop-shaped opening part to show, FIG.2 (c) is the sectional view on the AA line of the planar-view teardrop-shaped opening part shown to (a) FIG. 2A and 2B show the shape of the boundary between the upper surface of the solder resist layer and the opening.
図2(a)に示すように、平面視ティアドロップ形状とは、円形部202及び円形部202から外方に突き出ている突出部201からなる形状をいう。なお、円形部202には、楕円形状も含まれる。
突出部201は、突出部201に円形部202の半円形の部分202aを加えた形状が略三角形となっている。
ここで、突出部201は、角部204の輪郭が曲線より構成されていることが望ましい。
また、突出部201は、所定の方向に突き出ていることが望ましく、図2(b)に示すように、最も隣接する開口部とは異なる方向に突き出ていることがより望ましい。
As shown in FIG. 2A, the plan view tear-drop shape refers to a shape including a
The
Here, as for the
Further, it is desirable that the protruding
平面視ティアドロップ形状の開口部の最も長い開口径の長さ(図2(a)中、両矢印X1で示す)は、上記半田ボールの直径の110〜150%であることが望ましい。
また、上記ソルダーレジスト層の厚みは、平面視ティアドロップ形状の開口部の最も長い開口径の長さ(図2(a)中、両矢印X1で示す)の15〜40%であることが望ましい。
The length of the longest opening diameter of the teardrop-shaped opening (indicated by a double arrow X1 in FIG. 2A) is preferably 110 to 150% of the diameter of the solder ball.
Further, the thickness of the solder resist layer is desirably 15 to 40% of the length of the longest opening diameter (indicated by a double-headed arrow X1 in FIG. 2A) of the opening portion having a teardrop shape in plan view. .
図2(c)に示すように、平面視ティアドロップ形状の開口部は、半田ボールを収容する半田ボール収容部と、半田ボール収容部の周囲に形成され、リフローの際にフラックスが流出するフラックス流出部とを有することが望ましい。
ここで、平面視ティアドロップ形状の開口部では、半田ボール203を収容する半田ボール収容部が円形部202に相当し、フラックス流出部が突出部201に相当すると考えることができる。
As shown in FIG. 2 (c), the teardrop-shaped opening in plan view is formed around the solder ball housing portion for accommodating the solder ball and the solder ball housing portion, and the flux flows out during reflow. It is desirable to have an outflow part.
Here, it can be considered that the solder ball housing portion for housing the
平面視ティアドロップ形状の開口部に半田ボールを搭載した際に、ソルダーレジスト層上面と同一平面上における上記半田ボールの表面と上記開口部の内壁との間の最も狭い隙間(図2(c)中、両矢印Y1で示す)は、4μm以上であることが望ましく、4μm以上、かつ、10μm以下であることがより望ましい。
このような形状、寸法であると、リフローの際、上記隙間がフラックスの逃げ道となるので、フラックスが上記隙間を通って容易に抜け出ることができる。その結果、半田ボールと半田パッドとが確実に接触するようになる。
The narrowest gap between the surface of the solder ball and the inner wall of the opening on the same plane as the upper surface of the solder resist layer when the solder ball is mounted on the opening having a teardrop shape in plan view (FIG. 2C) Among them, indicated by a double arrow Y1) is preferably 4 μm or more, and more preferably 4 μm or more and 10 μm or less.
With such a shape and size, the gap becomes an escape route for the flux during reflow, so that the flux can easily escape through the gap. As a result, the solder ball and the solder pad come into reliable contact.
本実施形態において、ソルダーレジスト組成物を構成する材料としては、例えば、ポリフェニレンエーテル樹脂、ポリオレフィン樹脂、フッ素樹脂、熱可塑性エラストマー、エポキシ樹脂、ポリイミド樹脂等の樹脂と無機フィラ−とを含有したものが挙げられる。
また、上記以外のソルダーレジスト組成物を構成する材料としては、例えば、ノボラック型エポキシ樹脂の(メタ)アクリレート、イミダゾール硬化剤、2官能性(メタ)アクリル酸エステルモノマー、分子量500〜5000程度の(メタ)アクリル酸エステルの重合体、ビスフェノール型エポキシ樹脂等からなる熱硬化性樹脂、多価アクリル系モノマー等の感光性モノマー、グリコールエーテル系溶剤などを含むペースト状の流動体が挙げられる。
また、ソルダーレジスト組成物の層を形成する際には、上記ソルダーレジスト組成物からなるフィルムを圧着してソルダーレジスト組成物の層を形成してもよい。
また、ソルダーレジスト層の厚さは10〜20μmであり、開口部の直径(最大直径)は45〜60μmである。
In this embodiment, as a material constituting the solder resist composition, for example, a material containing a resin such as polyphenylene ether resin, polyolefin resin, fluororesin, thermoplastic elastomer, epoxy resin, polyimide resin, and inorganic filler is used. Can be mentioned.
Moreover, as a material which comprises the soldering resist composition other than the above, for example, (meth) acrylate of novolak type epoxy resin, imidazole curing agent, bifunctional (meth) acrylic acid ester monomer, molecular weight of about 500 to 5000 ( Examples thereof include a paste-like fluid containing a polymer of a (meth) acrylic acid ester, a thermosetting resin composed of a bisphenol type epoxy resin, a photosensitive monomer such as a polyvalent acrylic monomer, a glycol ether solvent, and the like.
Moreover, when forming the layer of a soldering resist composition, you may press-bond the film which consists of the said soldering resist composition, and may form the layer of a soldering resist composition.
Moreover, the thickness of a soldering resist layer is 10-20 micrometers, and the diameter (maximum diameter) of an opening part is 45-60 micrometers.
次に、本発明の第一実施形態に係るプリント配線板の製造方法を工程順に説明する。
図3(a)〜(d)、図4(a)〜(d)、図5(a)〜(d)、図6(a)〜(d)、図7(a)及び(b)は、本発明の第一実施形態に係るプリント配線板の製造方法を模式的に示す断面図である。
Next, the manufacturing method of the printed wiring board which concerns on 1st embodiment of this invention is demonstrated in order of a process.
3 (a) to (d), FIGS. 4 (a) to (d), FIGS. 5 (a) to (d), FIGS. 6 (a) to (d), FIGS. 1 is a cross-sectional view schematically showing a method for manufacturing a printed wiring board according to a first embodiment of the present invention.
(1)まず、図3(a)に示すように、絶縁性基板11を準備する。絶縁性基板としては特に限定されず、例えば、ガラスエポキシ基板、ビスマレイミド−トリアジン(BT)樹脂基板、銅張積層板、RCC基板等の樹脂基板、窒化アルミニウム基板等のセラミック基板、シリコン基板等が挙げられる。図3(a)では、銅箔110を有する銅張積層板を示している。
(1) First, as shown in FIG. 3A, an insulating
(2)次に、図3(b)に示すように、ドリルを用い、絶縁性基板11の中央部分に貫通孔16を穿設する。
貫通孔16は、レーザを用いても形成することができる。この場合、絶縁性基板11の両面からそれぞれレーザーを照射することで貫通孔16を形成する。
(2) Next, as shown in FIG. 3 (b), a through
The through
(3)次に、絶縁性基板11を無電解めっき液に含浸して、絶縁性基板11の表面及び貫通孔16の内壁に無電解めっき膜122を形成する。続いて、絶縁性基板11を電解めっき液に含浸して、絶縁性基板の表面及び貫通孔16の内壁に電解めっき膜124を形成する。
(3) Next, the insulating
この工程では、貫通孔16の内部に、絶縁性基板11を挟んだ導体パターン12’間を接続するためのスルーホール導体16aを同時に形成する(図3(c)参照)。
また、導体パターンを形成した後に、絶縁性基板11を黒化浴(酸化浴)に浸漬して粗化を行う黒化処理を行い、導体パターン12’、スルーホール導体16aに粗化面を形成する(図3(d)参照)。ここでは、黒化還元処理で粗化面を形成したが、エッチング、又は、無電解めっきにより粗化面を設けることもできる。
In this step, a through-
Further, after forming the conductor pattern, the insulating
(4)次に、エポキシ系樹脂及び無機フィラーを含む充填材を、絶縁性基板11の両面に印刷機を用いて塗布する印刷を行う。印刷は、減圧雰囲気又は真空雰囲気で行われる真空印刷法により、行われることが好ましい。
上記印刷により、貫通孔16に充填材を充填し、この後、加熱乾燥を行う。即ち、この工程により、貫通孔16の内部に充填材層15が形成される(図4(a)参照)。
充填材には、上記樹脂、無機フィラーのほかに、レベリング剤等を含むことが好ましい。
(4) Next, printing is performed in which a filler containing an epoxy resin and an inorganic filler is applied to both surfaces of the insulating
By the above printing, the through
The filler preferably contains a leveling agent or the like in addition to the resin and the inorganic filler.
(5)さらに、無電解めっき及び電解めっきを行い、絶縁性基板11上にめっき膜126を形成する(図4(b)参照)。
(5) Further, electroless plating and electrolytic plating are performed to form a
(6)その後、両面のめっき膜126上にエッチングレジスト128を形成し(図4(c)参照)、エッチングを行うことにより基板の両面に導体パターン12を形成する(図4(d)参照)。
(6) Thereafter, an etching resist 128 is formed on the plating
(7)次に、導体パターン12を形成した絶縁性基板11を水洗いし、乾燥する。続いて、エッチング液を絶縁性基板11の両面にスプレイで吹きつけて、導体パターン12の表面と貫通孔16の蓋めっき120の表面をエッチングすることにより、導体パターン12の表面と貫通孔16の蓋めっき120の表面を粗化する。
このエッチングは、例えば、第二銅錯体と有機酸塩、過酸化水素と硫酸からなるエッチング液に浸漬、あるいはスプレーすることにより行うことができる。
(7) Next, the insulating
This etching can be performed, for example, by immersing or spraying in an etching solution composed of a cupric complex and an organic acid salt, hydrogen peroxide and sulfuric acid.
(8)次に、上記工程を経た絶縁性基板11の両面に、熱硬化性樹脂シートを温度50〜150℃まで昇温しながら真空圧着ラミネートし、下層層間絶縁層20を設ける(図5(a)参照)。
(8) Next, a thermosetting resin sheet is vacuum-bonded and laminated on both surfaces of the insulating
(9) 次に、レーザ処理、露光、現像処理等による開口処理を行い、下層層間絶縁層20にビア導体用開口220を設ける(図5(b)参照)。ビア導体用開口220を設けた後には、デスミア処理を行うことが好ましい。
(9) Next, opening processing by laser processing, exposure, development processing, or the like is performed to provide a via
(10)次に、過マンガン酸溶液を用いて下層層間絶縁層20の表面を粗化する(図5(c)参照)。この後、無電解めっきを行い、下層層間絶縁層20の表面に、例えば、無電解めっき膜222を形成する(図5(d)参照)。
(10) Next, the surface of the lower
(11)上記処理を終えた基板の両面に、めっきレジスト70のパターンを形成し(図6(a)参照)、電解めっきを施して、電解めっき膜224を形成する(図6(b)参照)。
この電解めっき膜224の形成により、後述する工程で導体パターン24となる部分の厚付けおよびビア導体22となる部分のめっき充填等が行われたことになる。
(11) A pattern of plating resist 70 is formed on both surfaces of the substrate after the above processing (see FIG. 6A), and electrolytic plating is performed to form an electrolytic plating film 224 (see FIG. 6B). ).
By the formation of the
(12)ついで、めっきレジスト70を剥離除去した後、そのめっきレジスト70の下に存在していた無電解めっき膜222をエッチングにて溶解除去し、電気銅めっき膜224等からなる導体パターン24(ビア導体22を含む)を形成する(図6(c)参照)。
(12) Next, after the plating resist 70 is peeled and removed, the
(13)続いて、上記(6) 〜(12)の工程を繰り返すことにより、さらに層間絶縁層30、導体パターン24(ビア導体32を含む)を形成する(図6(d)参照)。
(13) Subsequently, the steps (6) to (12) are repeated to further form the
このような工程を経て形成した導体パターン24のうち、最も外側の導体パターン34の一部又は全部は、半田バンプ形成用パッド34aとなる。従って、最も外側の導体パターン34を形成することにより、同時に半田バンプ形成用パッド34aを形成することとなる。
A part or all of the
(14)次に、層間絶縁層30、導体パターン24(ビア導体32を含む)が形成された基板の両面に、ソルダーレジスト層40を形成するとともに、このソルダーレジスト層40に半田バンプを形成するための開口部420を形成する(図7(a)参照)。
具体的には、最も外側の導体パターン34を含む層間絶縁層30上に、ロールコータ法等によりソルダーレジスト組成物を塗布し、レーザ処理、露光、現像処理等による開口処理を行い、硬化処理等を行うことにより、所定の位置に開口部を備えたソルダーレジスト層40を形成する。
(14) Next, the solder resist
Specifically, a solder resist composition is applied on the
(15)続いて、開口部420にNiめっき層422及び金めっき層424を形成することにより、半田バンプ形成用パッド34aを形成する(図7(b)参照)。
(15) Subsequently, the
(16)最後に、ソルダーレジスト層40の開口部分420に半田ボールを搭載し、所定温度でリフローすることにより半田バンプ46を形成し、プリント配線板10を完成する(図1参照)。このとき、半田バンプ形成用パッド34aは、平面視ティアドロップ形状であるので、ソルダーレジスト層40の開口部から半田ボールが移動することなく、半田バンプ形成用パッド34a上に半田バンプ46が適切に形成される。
(16) Finally, a solder ball is mounted on the
以下、本発明の第一実施形態に係るプリント配線板及びプリント配線板の製造方法の作用効果について列挙する。 Hereinafter, effects of the printed wiring board and the printed wiring board manufacturing method according to the first embodiment of the present invention will be listed.
(1)本発明の第一実施形態に係るプリント配線板では、ソルダーレジスト層上に形成された開口部の形状が、平面視ティアドロップ形状である。
このような形状を有するプリント配線板の開口部に、例えば半田ボールを用いてリフローにより半田バンプを形成する際、開口部の中で半田ボールが溶融するとともにフラックスは液化の後ガス化し、急激にその体積が膨張する。しかしながら、上記開口部は、平面視ティアドロップ形状から構成されている。
この場合、液化又はガス化したフラックスの逃げ道が確保され、フラックスが半田ボールを持ち上げたり、半田ボールを吹き飛ばしたりすることなく、逃げ道を経由して容易に外部(例えば、半田ボールの表面)に抜け出ることができるものと推測される。そのため、リフロー時に溶融した半田ボールと半田バンプ形成用パッドとの接触面積が大きくなり、溶融半田ボールが半田バンプ形成用パッドに確実に接触した状態で固化される。その結果、開口部から半田ボールが移動することなく、半田バンプ形成用パッド上に半田バンプが適切に形成される。
また、例えばスクリーン印刷により半田バンプを形成する場合には、半田のセルフアライメント性能が発揮され、パッド上に半田バンプを適切に形成することが可能となる。
(1) In the printed wiring board according to the first embodiment of the present invention, the shape of the opening formed on the solder resist layer is a teardrop shape in plan view.
When solder bumps are formed by reflow, for example, using solder balls at the openings of the printed wiring board having such a shape, the solder balls melt in the openings and the flux is gasified after liquefaction, Its volume expands. However, the opening has a teardrop shape in plan view.
In this case, an escape path for the liquefied or gasified flux is secured, and the flux can easily escape to the outside (for example, the surface of the solder ball) via the escape path without lifting the solder ball or blowing off the solder ball. It is speculated that it can be done. Therefore, the contact area between the solder ball melted at the time of reflow and the solder bump forming pad is increased, and the molten solder ball is solidified in a state where the molten solder ball is securely in contact with the solder bump forming pad. As a result, the solder bump is appropriately formed on the solder bump forming pad without moving the solder ball from the opening.
For example, when solder bumps are formed by screen printing, the solder self-alignment performance is exhibited and the solder bumps can be appropriately formed on the pads.
(2)本発明の第一実施形態に係るプリント配線板では、上記開口部の形状は、所定の方向に突き出る突出部を有し、上記突出部は、最も隣接する上記開口部とは異なる方向に突き出ている。その結果、半田バンプ形成用パッド間のスペースが確保され、突出部の方向に半田ボールが流れ、ショートが発生するのを防止することができるものと推測される。 (2) In the printed wiring board according to the first embodiment of the present invention, the shape of the opening has a protruding portion protruding in a predetermined direction, and the protruding portion is different from the most adjacent opening. Sticks out. As a result, it is presumed that a space between the solder bump forming pads is secured, and it is possible to prevent the solder ball from flowing in the direction of the protruding portion and causing a short circuit.
(3)本発明の第一実施形態に係るプリント配線板では、上記半田バンプは、半田ボールを用いて形成されている。その結果、高さの均一な半田バンプを容易に形成することが可能になる。 (3) In the printed wiring board according to the first embodiment of the present invention, the solder bump is formed using a solder ball. As a result, it is possible to easily form solder bumps having a uniform height.
(4)本発明の第一実施形態に係るプリント配線板では、上記開口部に上記半田ボールを搭載した際に、ソルダーレジスト層上面と同一平面上における上記半田ボールの表面と上記開口部の内壁との間の最も狭い隙間は、4μm以上である。その結果、リフローの際、上記隙間がフラックスの逃げ道となるので、フラックスが上記隙間を通って容易に抜け出ることができる。よって、半田ボールが半田バンプ形成用パッドに確実に接触した状態で固化し、半田バンプ形成用パッド上に半田バンプを適切に形成することが可能になる。 (4) In the printed wiring board according to the first embodiment of the present invention, when the solder ball is mounted in the opening, the surface of the solder ball and the inner wall of the opening are flush with the upper surface of the solder resist layer. The narrowest gap between them is 4 μm or more. As a result, at the time of reflow, the gap becomes an escape route for the flux, so that the flux can easily escape through the gap. Therefore, it is possible to solidify the solder balls in a state where they are securely in contact with the solder bump forming pads, and to appropriately form the solder bumps on the solder bump forming pads.
(5)平面視した上記開口部の最も長い開口径の長さは、上記半田ボールの直径の110〜150%である。その結果、上記開口部の内壁と上記半田ボールの側面との間の距離が充分に確保されるので、リフローの際、フラックスが容易に外部へ抜け出ることができる。よって、半田ボールが半田バンプ形成用パッドに確実に接触した状態で固化し、半田バンプ形成用パッド上に半田バンプを適切に形成することが可能になる。 (5) The length of the longest opening diameter of the opening in plan view is 110 to 150% of the diameter of the solder ball. As a result, a sufficient distance between the inner wall of the opening and the side surface of the solder ball is secured, so that the flux can easily escape to the outside during reflow. Therefore, it is possible to solidify the solder balls in a state where they are securely in contact with the solder bump forming pads, and to appropriately form the solder bumps on the solder bump forming pads.
(6)本発明の第一実施形態に係るプリント配線板では、上記ソルダーレジスト層の厚みは、平面視した上記開口部の最も長い上記開口径の長さの15〜40%である。その結果、用いようとする半田ボールの大きさに対する上記ソルダーレジスト層の厚さを充分に確保できるので、リフロー時に半田ボールが開口部から外に移動しにくく、ミッシングバンプを防ぐことができる。 (6) In the printed wiring board according to the first embodiment of the present invention, the thickness of the solder resist layer is 15 to 40% of the length of the longest opening diameter of the opening in plan view. As a result, the thickness of the solder resist layer with respect to the size of the solder ball to be used can be sufficiently secured, so that it is difficult for the solder ball to move out of the opening during reflow, and missing bumps can be prevented.
(7)本発明の第一実施形態に係るプリント配線板では、平面視した上記突出部は、角部の輪郭が曲線より構成されている。その結果、プリント配線板の温度が上昇し、熱応力が発生した場合であっても、角部における熱応力が緩和されやすい。その結果、こうした角部を起点としたクラックが半田バンプに形成されることを抑制できる。 (7) In the printed wiring board according to the first embodiment of the present invention, the projecting portion in plan view has a contour of a corner portion formed by a curve. As a result, even when the temperature of the printed wiring board rises and thermal stress is generated, the thermal stress at the corners is easily relaxed. As a result, it is possible to suppress the cracks starting from such corners from being formed on the solder bumps.
(8)本発明の第一実施形態に係るプリント配線板の製造方法では、請求項1と同様の効果が得られる。 (8) In the method for manufacturing a printed wiring board according to the first embodiment of the present invention, the same effect as in the first aspect can be obtained.
(第二実施形態)
以下、本発明のプリント配線板及びその製造方法の一実施形態である第二実施形態について説明する。
(Second embodiment)
Hereinafter, a second embodiment which is an embodiment of the printed wiring board and the manufacturing method thereof of the present invention will be described.
まず、本発明の第二実施形態に係るプリント配線板について説明する。
本実施形態に係るプリント配線板は、層間絶縁層と、上記層間絶縁層上に形成された導体パターンと、上記層間絶縁層上及び上記導体パターン上に設けられ、上記導体パターン上の少なくとも一部を露出する開口部を有するソルダーレジスト層と、上記開口部の内部に形成された半田バンプとを有するプリント配線板であって、上記開口部の形状は、平面視四角形状であることを特徴とする。
First, the printed wiring board which concerns on 2nd embodiment of this invention is demonstrated.
The printed wiring board according to the present embodiment is provided with an interlayer insulating layer, a conductor pattern formed on the interlayer insulating layer, the interlayer insulating layer and the conductor pattern, and at least a part of the conductor pattern. A printed wiring board having a solder resist layer having an opening that exposes and a solder bump formed inside the opening, wherein the shape of the opening is a square shape in plan view To do.
図8(a)は、本発明の第二実施形態に係るプリント配線板において、平面視四角形状の開口部を模式的に示す平面図であり、図8(b)は、(a)に示す平面視四角形状の開口部を有するソルダーレジスト層を模式的に示す平面図である。なお、図8(a)及び(b)においては、ソルダーレジスト層の上面と開口部との境目の形状を示している。 FIG. 8A is a plan view schematically showing an opening having a square shape in plan view in the printed wiring board according to the second embodiment of the present invention, and FIG. 8B is shown in FIG. It is a top view which shows typically the soldering resist layer which has a square-shaped opening part by planar view. 8A and 8B show the shape of the boundary between the upper surface of the solder resist layer and the opening.
本発明の第二実施形態に係るプリント配線板は、形成するソルダーレジスト層の開口部の形状を平面視四角形状とすることを除いて、第一実施形態に係るプリント配線板と同様である。
そこで、平面視四角形状のみについて具体的に説明し、その他の部分の説明は省略する。
The printed wiring board according to the second embodiment of the present invention is the same as the printed wiring board according to the first embodiment except that the shape of the opening of the solder resist layer to be formed is a square shape in plan view.
Therefore, only the quadrangular shape in plan view will be specifically described, and description of other parts will be omitted.
正四角形は、その内部に正四角形の各辺に内接する内接円を包含しており、ソルダーレジスト層40の開口部も、図8(a)に示すように、円形部302及び円形部302から外方に突き出ている4個の突出部301a〜301dからなると考えることができる。
ここで、突出部301a〜301dは、角部304a〜304dの輪郭が曲線より構成されていることが望ましい。
また、上記突出部301a〜301dは、所定の方向に突き出ていることが望ましく、図8(b)に示すように、最も隣接する開口部とは異なる方向に突き出ていることがより望ましい。
The regular square includes an inscribed circle that is inscribed in each side of the regular square, and the opening of the solder resist
Here, as for
The
本実施形態においても、本発明の第一実施形態において説明した作用効果(1)〜(8)と同様の作用効果を発揮することができる。 Also in this embodiment, the same operational effects as the operational effects (1) to (8) described in the first embodiment of the present invention can be exhibited.
(第三実施形態)
以下、本発明のプリント配線板及びその製造方法の一実施形態である第三実施形態について説明する。
(Third embodiment)
Hereinafter, a third embodiment which is an embodiment of the printed wiring board and the manufacturing method thereof of the present invention will be described.
まず、本発明の第三実施形態に係るプリント配線板について説明する。
本実施形態に係るプリント配線板は、層間絶縁層と、上記層間絶縁層上に形成された導体パターンと、上記層間絶縁層上及び上記導体パターン上に設けられ、上記導体パターン上の少なくとも一部を露出する開口部を有するソルダーレジスト層と、上記開口部の内部に形成された半田バンプとを有するプリント配線板であって、上記開口部の形状は、平面視六角形状であることを特徴とする。
First, a printed wiring board according to a third embodiment of the present invention will be described.
The printed wiring board according to the present embodiment is provided with an interlayer insulating layer, a conductor pattern formed on the interlayer insulating layer, the interlayer insulating layer and the conductor pattern, and at least a part of the conductor pattern. A printed wiring board having a solder resist layer having an opening that exposes a solder bump and a solder bump formed inside the opening, wherein the shape of the opening is a hexagonal shape in plan view. To do.
図9は、本発明の第三実施形態に係るプリント配線板において、平面視六角形状の開口部を模式的に示す平面図である。なお、図9においては、ソルダーレジスト層の上面と開口部との境目の形状を示している。 FIG. 9 is a plan view schematically showing a hexagonal opening in a plan view in the printed wiring board according to the third embodiment of the present invention. In FIG. 9, the shape of the boundary between the upper surface of the solder resist layer and the opening is shown.
本発明の第三実施形態に係るプリント配線板は、形成するソルダーレジスト層の開口部の形状を平面視六角形状とすることを除いて、第一実施形態に係るプリント配線板と同様である。
そこで、平面視六角形状のみについて具体的に説明し、その他の部分の説明は省略する。
The printed wiring board according to the third embodiment of the present invention is the same as the printed wiring board according to the first embodiment except that the shape of the opening of the solder resist layer to be formed is a hexagonal shape in plan view.
Therefore, only the hexagonal shape in plan view will be specifically described, and description of other parts will be omitted.
正六角形は、その内部に正六角形の各辺に内接する内接円を包含しており、ソルダーレジスト層40の開口部も、図9に示すように、円形部402及び円形部402から外方に突き出ている6個の突出部401a〜401fからなると考えることができる。
ここで、突出部401a〜401fは、角部404a〜404fの輪郭が曲線より構成されていることが望ましい。
The regular hexagon includes an inscribed circle inscribed in each side of the regular hexagon, and the opening of the solder resist
Here, as for
本実施形態においても、本発明の第一実施形態において説明した作用効果(1)〜(8)と同様の作用効果を発揮することができる。 Also in this embodiment, the same operational effects as the operational effects (1) to (8) described in the first embodiment of the present invention can be exhibited.
(その他の実施形態)
上述した本発明の第一実施形態では、ソルダーレジスト層40に形成する開口部の一例として、円形部202及び円形部から外方に突き出ている突出部201からなる平面視ティアドロップ形状の開口部を形成しているが、これらに限定されない。例えば、図10に示すように、相対的に径の大きい円形部502及び相対的に径の小さい円形からなる突出部501からなる形状であってもよい。なお、円形部502及び円形からなる突出部501には、楕円形状も含まれる。
(Other embodiments)
In the first embodiment of the present invention described above, as an example of the opening formed in the solder resist
上述した本発明の第二実施形態及び第三実施形態では、ソルダーレジスト層40に形成する平面視n角形状(n≧3)の開口部の一例として、平面視四角形状又は平面視六角形状の開口部を形成しているが、これらに限定されず、例えば、平面視三角形状、平面視五角形状等であってもよい。
In the second embodiment and the third embodiment of the present invention described above, as an example of an opening having an n-square shape (n ≧ 3) in plan view formed in the solder resist
上述した実施形態では、導体パターン12’、スルーホール導体16a及び下層層間絶縁層20に粗化面を形成しているが、導体パターン12’、スルーホール導体16a又は下層層間絶縁層20のいずれか一つ以上に粗化面が形成されていてもよいし、いずれにも粗化面が形成されていなくてもよい。
In the embodiment described above, the roughened surface is formed on the
上述した実施形態では、開口部420にNiめっき層422及び厚さ金めっき層424を形成しているが、上記被覆層の総数は、2層に限定されず、1層であってもよいし、3層以上であってもよい。
また、開口部420に、Ni、Pd及びAuを順次めっきすることにより複数のめっき層を形成してもよい。
In the embodiment described above, the
A plurality of plating layers may be formed in the
また、上記下層層間絶縁層、上層層間絶縁層及びソルダーレジスト層の開口部をレーザ処理により形成する場合、上記レーザ処理に使用するレーザとしては、例えば、炭酸ガスレーザ、紫外線レーザ、エキシマレーザ等が挙げられる。 When the openings of the lower interlayer insulating layer, the upper interlayer insulating layer and the solder resist layer are formed by laser processing, examples of the laser used for the laser processing include a carbon dioxide laser, an ultraviolet laser, and an excimer laser. It is done.
10 プリント配線板
12 導体パターン
12’ 導体パターン
20 下層層間絶縁層
24 導体パターン
30 層間絶縁層
34 導体パターン
34a 半田バンプ形成用パッド
40 ソルダーレジスト層
46 半田バンプ
420 開口部
201、301a〜301d、401a〜401f、501 突出部
202、302、402、502 円形部
203、303、403 半田ボール
204、304a〜304d、404a〜404f 角部
DESCRIPTION OF
Claims (10)
前記層間絶縁層上に形成された導体パターンと、
前記層間絶縁層上及び前記導体パターン上に設けられ、前記導体パターン上の少なくとも一部を露出する開口部を有するソルダーレジスト層と、
前記開口部の内部に形成された半田バンプとを有するプリント配線板であって、
前記開口部の形状は、平面視ティアドロップ形状又は平面視n角形状(n≧3)であることを特徴とするプリント配線板。 An interlayer insulation layer;
A conductor pattern formed on the interlayer insulating layer;
A solder resist layer provided on the interlayer insulating layer and the conductor pattern, and having an opening that exposes at least a part of the conductor pattern;
A printed wiring board having a solder bump formed inside the opening,
The shape of the opening is a teardrop shape in plan view or an n-corner shape in plan view (n ≧ 3).
前記層間絶縁層上に形成された導体パターンと、
前記層間絶縁層上及び前記導体パターン上に設けられ、前記導体パターン上の少なくとも一部を露出する開口部を有するソルダーレジスト層と、
前記開口部の内部に形成された半田バンプとからなり、
前記開口部の形状が平面視ティアドロップ形状又は平面視n角形状(n≧3)であるプリント配線板の製造方法であって、
前記層間絶縁層を形成する工程と、
前記層間絶縁層上に前記導体パターンを形成する工程と、
前記層間絶縁層上及び前記導体パターン上に、前記導体パターン上の少なくとも一部を露出する開口部を有するソルダーレジスト層を形成する工程と、
前記開口部の内部にフラックスを塗布して半田ボールを供給後、リフローを行い半田バンプを形成する工程とを含むことを特徴とするプリント配線板の製造方法。 An interlayer insulation layer;
A conductor pattern formed on the interlayer insulating layer;
A solder resist layer provided on the interlayer insulating layer and the conductor pattern, and having an opening that exposes at least a part of the conductor pattern;
Consisting of solder bumps formed inside the opening,
A method of manufacturing a printed wiring board in which the shape of the opening is a plan view teardrop shape or a plan view n-corner shape (n ≧ 3),
Forming the interlayer insulating layer;
Forming the conductor pattern on the interlayer insulating layer;
Forming a solder resist layer having an opening exposing at least a part of the conductor pattern on the interlayer insulating layer and the conductor pattern;
A method of manufacturing a printed wiring board, comprising: applying flux inside the opening and supplying solder balls; and reflowing to form solder bumps.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011137695A JP2013004919A (en) | 2011-06-21 | 2011-06-21 | Printed wiring board and manufacturing method therefor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011137695A JP2013004919A (en) | 2011-06-21 | 2011-06-21 | Printed wiring board and manufacturing method therefor |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013004919A true JP2013004919A (en) | 2013-01-07 |
Family
ID=47673117
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011137695A Pending JP2013004919A (en) | 2011-06-21 | 2011-06-21 | Printed wiring board and manufacturing method therefor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013004919A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017022149A (en) * | 2015-07-07 | 2017-01-26 | 日立オートモティブシステムズ株式会社 | Wiring board |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0194696A (en) * | 1987-10-06 | 1989-04-13 | Ibiden Co Ltd | Printed wiring board |
JPH1013012A (en) * | 1996-06-26 | 1998-01-16 | Ibiden Co Ltd | Semiconductor package and semiconductor device |
JP2002171052A (en) * | 2000-12-04 | 2002-06-14 | Kyocera Corp | Wiring board and electronic device using the same |
JP2003008191A (en) * | 2001-06-21 | 2003-01-10 | Toshiba Corp | Wiring board device |
-
2011
- 2011-06-21 JP JP2011137695A patent/JP2013004919A/en active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0194696A (en) * | 1987-10-06 | 1989-04-13 | Ibiden Co Ltd | Printed wiring board |
JPH1013012A (en) * | 1996-06-26 | 1998-01-16 | Ibiden Co Ltd | Semiconductor package and semiconductor device |
JP2002171052A (en) * | 2000-12-04 | 2002-06-14 | Kyocera Corp | Wiring board and electronic device using the same |
JP2003008191A (en) * | 2001-06-21 | 2003-01-10 | Toshiba Corp | Wiring board device |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017022149A (en) * | 2015-07-07 | 2017-01-26 | 日立オートモティブシステムズ株式会社 | Wiring board |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8835773B2 (en) | Wiring board and method of manufacturing the same | |
KR102163039B1 (en) | Printed circuit board and method of manufacturing the same, and electronic component module | |
JP6711509B2 (en) | Printed circuit board, semiconductor package and manufacturing method thereof | |
US20100139962A1 (en) | Wiring board and method of manufacturing the same | |
US9560739B2 (en) | Wiring board | |
US20090294027A1 (en) | Circuit board process | |
JP2010141204A (en) | Wiring board and method of manufacturing the same | |
US9247654B2 (en) | Carrier substrate and manufacturing method thereof | |
JP2017112318A (en) | Terminal structure, manufacturing method of terminal structure, and wiring board | |
WO2014024381A1 (en) | Wiring board | |
JP2017163027A (en) | Wiring board, semiconductor device, and manufacturing method for wiring board | |
US9305895B2 (en) | Substrates having ball lands, semiconductor packages including the same, and methods of fabricating semiconductor packages including the same | |
JP2016063130A (en) | Printed wiring board and semiconductor package | |
JP2017084997A (en) | Printed wiring board and method of manufacturing the same | |
TWI549239B (en) | Semiconductor package substrates having pillars and related methods | |
KR20150064976A (en) | Printed circuit board and manufacturing method thereof | |
JP5530859B2 (en) | Wiring board manufacturing method | |
US9491871B2 (en) | Carrier substrate | |
US20120152606A1 (en) | Printed wiring board | |
JP2010226075A (en) | Wiring board and method for manufacturing the same | |
JP6699043B2 (en) | Printed circuit board, manufacturing method thereof, and electronic component module | |
JP2012049250A (en) | Method of manufacturing wiring substrate | |
JP2018107349A (en) | Wiring board and wiring board manufacturing method | |
JP5599860B2 (en) | Manufacturing method of semiconductor package substrate | |
JP6107021B2 (en) | Wiring board manufacturing method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121113 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130312 |