JP2013003979A - Information processing apparatus - Google Patents
Information processing apparatus Download PDFInfo
- Publication number
- JP2013003979A JP2013003979A JP2011136647A JP2011136647A JP2013003979A JP 2013003979 A JP2013003979 A JP 2013003979A JP 2011136647 A JP2011136647 A JP 2011136647A JP 2011136647 A JP2011136647 A JP 2011136647A JP 2013003979 A JP2013003979 A JP 2013003979A
- Authority
- JP
- Japan
- Prior art keywords
- information processing
- detection
- processing apparatus
- line
- board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Cash Registers Or Receiving Machines (AREA)
- Casings For Electric Apparatus (AREA)
Abstract
Description
本発明の実施形態は、例えば、決済機器、決済用PIN−PADとして適用される情報処理装置に関する。 Embodiments of the present invention relate to an information processing apparatus applied as, for example, a payment device and a PIN-PAD for payment.
この種の情報処理装置は、例えば、クレジットカードやキッシュカードなどから情報を読み取って決済処理を行うものである。 This type of information processing apparatus performs settlement processing by reading information from, for example, a credit card or a quiche card.
この情報処理装置は、装置本体を分解等することにより不正にカード情報等を取得する不正行為を行うハッカーからのアタック(以下、タンパという)を検出するためのタンパ検出機構を備えている。 This information processing apparatus includes a tamper detection mechanism for detecting an attack (hereinafter referred to as tamper) from a hacker who performs an illegal act of illegally acquiring card information or the like by disassembling the apparatus main body.
このタンパ検出機構としては、情報処理装置の装置本体の開閉を検知するメカニカルなタンパスイッチ(タンパSW)が知られている。ハッカーが装置本体を開けることで、タンパSW部の導通が遮断され、タンパの検出が行われる。 As this tamper detection mechanism, a mechanical tamper switch (tamper SW) that detects opening and closing of the main body of the information processing apparatus is known. When the hacker opens the apparatus main body, the tamper SW unit is cut off and the tamper is detected.
通常、装置本体側に突起部が設けられ、この突起部によりプリント回路基板(以下、PCBという)上の導通パターン部を押圧して接触させている。ハッカーが装置本体を開放すると、導通パターン部と突起部との接触が解除され、導通パターン部が非導通状態となってタンパが検出される。 Usually, a protrusion is provided on the apparatus main body side, and a conductive pattern portion on a printed circuit board (hereinafter referred to as PCB) is pressed and brought into contact with the protrusion. When the hacker opens the apparatus main body, the contact between the conductive pattern portion and the protruding portion is released, the conductive pattern portion is brought into a non-conductive state, and the tamper is detected.
しかしながら、従来においては、装置本体が開放されると、装置本体内のPCBが露出され、PCB上の電子部品にプローブ等があてがわれて信号が解析されてしまう虞があった。 However, conventionally, when the apparatus main body is opened, the PCB in the apparatus main body is exposed, and there is a possibility that a signal is analyzed by applying a probe or the like to an electronic component on the PCB.
解決しようとする課題は、装置本体が開放されて内部のPCBが露出されても、PCB上の電子部品の信号が解析されないようにした情報処理装置を提供することにある。 The problem to be solved is to provide an information processing apparatus in which signals of electronic components on a PCB are not analyzed even when the apparatus main body is opened and an internal PCB is exposed.
上記課題を解決するため、実施形態は、装置本体と、この装置本体内に離間対向する状態で配置された第1及び第2の回路基板と、これら第1及び第2の回路基板の対向面にそれぞれ配設された電子部品と、前記第1及び第2の回路基板の外周部を囲む遮蔽部材とを具備する。 In order to solve the above-described problems, an embodiment includes an apparatus main body, first and second circuit boards disposed in a state of being opposed to each other in the apparatus main body, and opposing surfaces of the first and second circuit boards. Each of the electronic components, and a shielding member surrounding the outer periphery of the first and second circuit boards.
以下、実施の形態について、図面を参照して説明する。 Hereinafter, embodiments will be described with reference to the drawings.
(第1の実施形態)
図1は、第1の実施の形態である情報処理装置としての決済端末装置を示す側断面図である。
(First embodiment)
FIG. 1 is a side sectional view showing a payment terminal apparatus as an information processing apparatus according to the first embodiment.
図1中1は装置本体で、この装置本体1は底板1aと、この底板1a上に開閉可能に設けられるケーシング1bとによって構成されている。ケース本体1内には、図2にも示すように、第1の回路基板としてのメイン基板2と、第2の回路基板としてのサブ基板3とが離間対向する状態で配設されている。
In FIG. 1, reference numeral 1 denotes an apparatus main body, and the apparatus main body 1 includes a bottom plate 1a and a
図3は、上記決済端末装置の制御回路を示すブロック図である。 FIG. 3 is a block diagram showing a control circuit of the settlement terminal device.
メイン基板2の下面側にはCPU4が設けられ、このCPU4にはバスラインと各種制御回路を介してキーボード5、ディスプレイ6が接続されている。また、前記CPU4にはバスラインを介してROM8、RAM9、ドライバ10が接続されている。また、前記CPU4にはICカードコントローラ12を介してICカードコネクタ13が接続されている。さらに、前記CPU4にはケーシング1bの開放を検出するオープン検出回路14が接続されている。
A
一方、サブ基板3の上面側には、コネクタ16、バッテリ17及び後述する検知用ライン25の切断を検出するタンパ検出手段としての検出回路19が配設されている。前記コネクタ16は上記したドライバ10、また、前記バッテリ17は上記したオープン検出回路14、は上記したICカードコントローラ12、さらに前記検出回路19は上記したCPU4にそれぞれコネクタ21を介して接続されている。
On the other hand, a
上記したメイン基板2は、その下面側に図2に示すように、少なくともセキュリティエリア22を有し、このセキュリティエリア22に上記したCPU4、ROM8、S−RAM9、ICカードコントローラ12、オープン検出回路14(図3で破線で囲まれる部品群)からなる電子ユニットが搭載されている。
As shown in FIG. 2, the
ところで、上記したメイン基板2とサブ基板3の外周4面には、図4及び図5に示すように、遮蔽部材としての4枚の遮蔽板24a,24bが配置され、これら4枚の遮蔽板24a,24bとメイン基板2とサブ基板3とによって構成される内部空間は、外部から遮蔽された構造となっている。
By the way, as shown in FIGS. 4 and 5, four
従って、上記したメイン基板2の下面側に配設されるCPU4やメモリ(S−RAM)9などの電子部品、及びその信号ラインは、外部から遮蔽された内部空間内に配置されることになる。
Therefore, the electronic components such as the
これにより、装置本体1のケーシング1bが開放されても、信号ラインが外側に露出することがないとともに、ハッカーがメイン基板2とサブ基板3との間の隙間から電子部品に接触して暗号鍵やユーザの暗証番号などを盗もうとしても、遮蔽板24a,24bによって遮断され、電子部品間に伝送される信号の解析は確実に防止される。
Thereby, even if the
また、上記した4枚の遮蔽板24a,24bの内面側には図6及び図7に示すように、例えば、その上部側から下方に向かって蛇行する状態でタンパを検知するための検知用ライン25が配置されている。なお、検知用ライン25は、左右方向に蛇行する状態で配置、すなわち左方側から右方側に向かって蛇行する状態で配置される形態であってもよい。
Further, as shown in FIGS. 6 and 7, for example, a detection line for detecting tampering in a state of meandering downward from the upper side of the four
一方、メイン基板2とサブ基板3の内層部分には、暗号鍵情報等の通る信号線が配置され、外層側にはタンパから守る為に、それぞれメッシュ状のタンパ検出信号ライン(図示しない)が配置されている。タンパ検出信号ラインには検出回路19を介してCPU4が接続されている。そして、メイン基板2とサブ基板3のタンパ検出信号ラインは、図8に示すように、上記検知用ライン25を介して接続されている。
On the other hand, signal lines through which encryption key information and the like pass are arranged in the inner layer portions of the
上記検知用ライン25は、例えば、メイン基板2のタンパ検出信号ラインの一部をメイン基板2から外部に導出させ、この導出されるタンパ検出信号ラインを遮蔽板24a,24bの内面に沿って配線することにより構成される。このメイン基板2から外部に導出されるタンパ検出信号ラインの一部はサブ基板3のタンパ検出信号ラインに接続される。
For example, the
なお、検知用ライン25は、サブ基板3のタンパ検出信号ラインの一部をサブ基板3から外部に導出させ、この導出されるタンパ検出信号ラインを遮蔽板24a,24bの内面に沿って配線することにより構成するようにしてもよい。このサブ基板3から外部に導出されるタンパ検出信号ラインの一部はメイン基板2のタンパ検出信号ラインに接続される。
The
ハッカーにより上記した遮蔽板24a,24bにドリルなどで穴が開けられた場合には、検知用ライン25がショート或いは断線して、検出回路19によってタンパが検出される。この検出があると、CPU4は、バッテリ17からの電源供給を停止させ、メモリ(S−RAM)9の記憶データを消去し、不正行為の防止を図る。
When a hole is made in the
なお、検知用ライン25としては、タンパ検出信号ラインを流用するものではなく、装置本体1の開放を検出するオープン検出回路14の信号ラインを流用してもよく、また、電源ラインの一部、例えば、タンパ検出系ラインへの供給電源ラインを流用してもよく、さらに、装置への電源ラインそのものを流用してもよく、或いはメモリ9へのリーダライタ信号の応答(ACK)信号ラインを流用するものであってもよい。
As the
(第2の実施形態)
図9は第2の実施の形態である検知用ライン31の配置構成を示すものである。
(Second Embodiment)
FIG. 9 shows an arrangement configuration of the
上記した第1の実施の形態では、遮蔽板24a,24bの検知用ライン25の一端部側をメイン基板2、他端部側をサブ基板3にそれぞれ一箇所ずつ接続したが、この第2の実施の形態では、遮蔽板24a,24bの検知用ライン31を図10にも示すように、メイン基板2とサブ基板3の内部を経由してメイン基板2とサブ基板3の間を繰り返し行き来するように配置している。
In the first embodiment described above, one end side of the
即ち、第2の実施の形態では、遮蔽板24a,24bの検知用ライン31をメイン基板2とサブ基板3に対し、それぞれ複数箇所ずつ接続している。
That is, in the second embodiment, the
従って、この第2の実施の形態によれば、ハッカーが遮蔽板24a,24bを外したり、破壊したりすることが困難となり、タンパをより一層検出し易くなるという利点がある。
Therefore, according to the second embodiment, it is difficult for a hacker to remove or destroy the
なお、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。 In addition, although some embodiment of this invention was described, these embodiment is shown as an example and is not intending limiting the range of invention. These novel embodiments can be implemented in various other forms, and various omissions, replacements, and changes can be made without departing from the scope of the invention. These embodiments and modifications thereof are included in the scope and gist of the invention, and are included in the invention described in the claims and the equivalents thereof.
1…装置本体、2…第1の回路基板、3…第2の回路基板、4…CPU(電子部
品)、14…オープン検出回路(検知部)、19…検出回路(タンパ検出手段)24
a…遮蔽板(遮蔽部材)、24b…遮蔽板(遮蔽部材)、25,31…検知用ライン
。
DESCRIPTION OF SYMBOLS 1 ... Apparatus main body, 2 ... 1st circuit board, 3 ... 2nd circuit board, 4 ... CPU (electronic component), 14 ... Open detection circuit (detection part), 19 ... Detection circuit (tamper detection means) 24
a ... shielding plate (shielding member), 24b ... shielding plate (shielding member), 25, 31 ... detection line.
Claims (6)
この装置本体内に離間対向する状態で配置された第1及び第2の回路基板と、
これら第1及び第2の回路基板の対向面にそれぞれ配設された電子部品と、
前記第1及び第2の回路基板の外周部を囲む遮蔽部材と
を具備することを特徴とする情報処理装置。 The device body;
A first circuit board and a second circuit board disposed in a state of being opposed to each other in the apparatus main body;
Electronic components respectively disposed on opposing surfaces of the first and second circuit boards;
An information processing apparatus comprising: a shielding member that surrounds outer peripheral portions of the first and second circuit boards.
この検知用ラインが損傷されるのに基づいてタンパを検出するタンパ検出手段とをさらに備えることを特徴とする請求項1記載の情報処理装置。 A detection line provided on the inner surface side of the shielding member;
2. The information processing apparatus according to claim 1, further comprising tamper detection means for detecting a tamper based on damage to the detection line.
信号ラインを流用したことを特徴とする請求項2記載の情報処理装置。 3. The information processing apparatus according to claim 2, wherein a tamper detection signal line disposed on the first and second circuit boards is used as the detection line.
前記検知用ラインは、前記検知部の信号ラインを流用したことを特徴とする請求項2記載の情報処理装置。 The apparatus body is configured to be openable and closable, and includes a detection unit that detects the opening and closing of the apparatus body.
The information processing apparatus according to claim 2, wherein the detection line is a signal line of the detection unit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011136647A JP5455250B2 (en) | 2011-06-20 | 2011-06-20 | Information processing device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011136647A JP5455250B2 (en) | 2011-06-20 | 2011-06-20 | Information processing device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013003979A true JP2013003979A (en) | 2013-01-07 |
JP5455250B2 JP5455250B2 (en) | 2014-03-26 |
Family
ID=47672462
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011136647A Active JP5455250B2 (en) | 2011-06-20 | 2011-06-20 | Information processing device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5455250B2 (en) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2924606A1 (en) | 2014-03-28 | 2015-09-30 | Panasonic Intellectual Property Management Co., Ltd. | Information processing apparatus |
JP2016045963A (en) * | 2014-08-22 | 2016-04-04 | ジョンソン エレクトリック ソシエテ アノニム | Anti-tamper device |
US9721439B2 (en) | 2015-08-31 | 2017-08-01 | Panasonic intellectual property Management co., Ltd | Docking device, transaction processing system, and notification method |
JP2020509462A (en) * | 2017-03-30 | 2020-03-26 | モレックス エルエルシー | Tamper proof payment reader |
JP2021128526A (en) * | 2020-02-13 | 2021-09-02 | パナソニックIpマネジメント株式会社 | Tamper-resistant wall and information processing device |
JP2021135797A (en) * | 2020-02-27 | 2021-09-13 | パナソニックIpマネジメント株式会社 | Information processing device and information processing method |
JP7347698B1 (en) * | 2022-07-05 | 2023-09-20 | 住友電気工業株式会社 | Detection device and detection method |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008117467A1 (en) * | 2007-03-27 | 2008-10-02 | Mitsubishi Electric Corporation | Secret information storage device, secret information erasing method, and secret information erasing program |
JP2008547240A (en) * | 2005-06-30 | 2008-12-25 | シーメンス アクチエンゲゼルシヤフト | Sensitive electronic device data module hardware protection device against unauthorized manipulation from outside |
JP2009193119A (en) * | 2008-02-12 | 2009-08-27 | Topre Corp | Safety case for data |
JP2010287060A (en) * | 2009-06-11 | 2010-12-24 | Topre Corp | Safety case of data |
-
2011
- 2011-06-20 JP JP2011136647A patent/JP5455250B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008547240A (en) * | 2005-06-30 | 2008-12-25 | シーメンス アクチエンゲゼルシヤフト | Sensitive electronic device data module hardware protection device against unauthorized manipulation from outside |
WO2008117467A1 (en) * | 2007-03-27 | 2008-10-02 | Mitsubishi Electric Corporation | Secret information storage device, secret information erasing method, and secret information erasing program |
JP2009193119A (en) * | 2008-02-12 | 2009-08-27 | Topre Corp | Safety case for data |
JP2010287060A (en) * | 2009-06-11 | 2010-12-24 | Topre Corp | Safety case of data |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2924606A1 (en) | 2014-03-28 | 2015-09-30 | Panasonic Intellectual Property Management Co., Ltd. | Information processing apparatus |
US9760127B2 (en) | 2014-03-28 | 2017-09-12 | Panasonic Intellectual Property Management Co., Ltd. | Information processing apparatus |
JP2016045963A (en) * | 2014-08-22 | 2016-04-04 | ジョンソン エレクトリック ソシエテ アノニム | Anti-tamper device |
US9721439B2 (en) | 2015-08-31 | 2017-08-01 | Panasonic intellectual property Management co., Ltd | Docking device, transaction processing system, and notification method |
JP2020509462A (en) * | 2017-03-30 | 2020-03-26 | モレックス エルエルシー | Tamper proof payment reader |
US11347948B2 (en) | 2017-03-30 | 2022-05-31 | Molex, Llc | Tamper proof payment reader |
JP2021128526A (en) * | 2020-02-13 | 2021-09-02 | パナソニックIpマネジメント株式会社 | Tamper-resistant wall and information processing device |
US11432399B2 (en) | 2020-02-13 | 2022-08-30 | Panasonic Intellectual Property Management Co., Ltd. | Tamper resistance wall structure |
JP2021135797A (en) * | 2020-02-27 | 2021-09-13 | パナソニックIpマネジメント株式会社 | Information processing device and information processing method |
JP7347698B1 (en) * | 2022-07-05 | 2023-09-20 | 住友電気工業株式会社 | Detection device and detection method |
Also Published As
Publication number | Publication date |
---|---|
JP5455250B2 (en) | 2014-03-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5455250B2 (en) | Information processing device | |
JP6052561B1 (en) | Transaction terminal device and information input device | |
US7270275B1 (en) | Secured pin entry device | |
EP2669840B1 (en) | Encryption keyboard | |
US20130140364A1 (en) | Systems and methods for detecting and preventing tampering of card readers | |
JP5656303B1 (en) | Information processing device | |
US9240291B2 (en) | Rugged keypad | |
KR101402827B1 (en) | Pin pad and security method thereof | |
US20130298252A1 (en) | System for mechanical and electronic protection of safe equipment | |
US20210257790A1 (en) | Information processing apparatus | |
US9430675B2 (en) | Encrypting pin pad | |
JP6296397B2 (en) | Transaction terminal device | |
JP2023006595A (en) | Information processing apparatus | |
JP2017117056A (en) | Transaction terminal device and information input device | |
KR102153973B1 (en) | Mobile terminal with security function | |
JP5703453B1 (en) | Information processing device | |
KR101586189B1 (en) | Card payment porcessing device with security functions | |
JP2018010365A (en) | Pin pad | |
JP6268500B2 (en) | Transaction terminal device and security module | |
US20160253526A1 (en) | Secure data entry device | |
JP7437664B1 (en) | payment terminal | |
JP2012173905A (en) | Electronic apparatus | |
JP2017224109A (en) | Detection unit, input device equipped with detection unit, and automated teller machine equipped with detection device | |
KR101619697B1 (en) | Ic card reader with the protecting device from hacking | |
JP2021163018A (en) | Information processing apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130827 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131025 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20131205 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131210 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20131212 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140106 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5455250 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |