JP5703453B1 - Information processing device - Google Patents

Information processing device Download PDF

Info

Publication number
JP5703453B1
JP5703453B1 JP2014069493A JP2014069493A JP5703453B1 JP 5703453 B1 JP5703453 B1 JP 5703453B1 JP 2014069493 A JP2014069493 A JP 2014069493A JP 2014069493 A JP2014069493 A JP 2014069493A JP 5703453 B1 JP5703453 B1 JP 5703453B1
Authority
JP
Japan
Prior art keywords
substrate
processing apparatus
information processing
tamper detection
wall surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014069493A
Other languages
Japanese (ja)
Other versions
JP2015191535A (en
Inventor
謙也 安冨
謙也 安冨
勉 糀谷
勉 糀谷
杉山 博一
博一 杉山
有希人 太田
有希人 太田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Priority to JP2014069493A priority Critical patent/JP5703453B1/en
Application granted granted Critical
Publication of JP5703453B1 publication Critical patent/JP5703453B1/en
Publication of JP2015191535A publication Critical patent/JP2015191535A/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

【課題】小型で設計自由度が確保され耐タンパ性の高い情報処理装置を提供する。【解決手段】情報処理装置としての決算処理装置1は、第1の基板6と、第1の基板6に対向して設けられる第2の基板7と、第1の基板6および第2の基板7の外形を囲う壁面部の内面側に第1の基板6および第2の基板7を支持するフレーム部材9と、第1の基板6、第2の基板7およびフレーム部材9に囲まれたセキュア領域Sの内部に配置され、セキュア領域Sの閉塞が解除されたことを検知するタンパ検知回路20と、を備える。【選択図】図4An information processing apparatus that is small in size and has a high degree of design freedom and high tamper resistance. A settlement processing apparatus as an information processing apparatus includes a first substrate, a second substrate provided opposite to the first substrate, a first substrate, and a second substrate. A frame member 9 that supports the first substrate 6 and the second substrate 7 on the inner surface side of the wall portion that surrounds the outer shape of the frame 7, and a secure surrounded by the first substrate 6, the second substrate 7, and the frame member 9 A tamper detection circuit 20 that is disposed inside the area S and detects that the block of the secure area S has been released. [Selection] Figure 4

Description

本発明は、決済または商取引を行うために使用される情報処理装置に関する。とくに、クレジットカード、デビットカード、電子マネー等の情報処理装置に関する。   The present invention relates to an information processing apparatus used for performing settlement or commercial transactions. In particular, the present invention relates to information processing apparatuses such as credit cards, debit cards, and electronic money.

近年、めざましい技術開発により、決済または商取引を行うために使用される決済処理装置の小型化と低消費電力化が進み、携帯型の決済処理装置の利用も多くなって来ている。手軽に持ち運びできる利便性の反面、正規な装置利用者以外からアクセスされ得る機会が増大し、決済処理装置に記憶されている保護すべき情報である暗号鍵や個人情報などの秘匿情報が盗まれるリスクが増加している状況にある。不正行為から保護すべき情報を守るための提案がなされている(例えば特許文献1、2参照)。   2. Description of the Related Art In recent years, due to remarkable technological development, payment processing devices used for performing payments or commercial transactions have been reduced in size and power consumption, and portable payment processing devices have been increasingly used. Despite the convenience of being portable, the chances of being accessed by anyone other than legitimate device users increases, and confidential information such as encryption keys and personal information stored in the payment processing device is stolen. The risk is increasing. Proposals have been made to protect information to be protected from fraud (see, for example, Patent Documents 1 and 2).

特許文献1は、装置本体内に離間対向する状態で配置された第1及び第2の回路基板と、これら第1及び第2の回路基板の対向面にそれぞれ配設された電子部品と、第1及び第2の回路基板の外周部を囲む遮蔽部材とを具備した情報処理装置である。そして、タンパ検出手段としての検出回路を備え、検出用ラインが形成された遮蔽部材にドリルなどで穴が開けられた場合には検出回路が働きメモリの記憶データを消去して不正行為の防止を図ることが開示されている。   Patent Document 1 discloses first and second circuit boards disposed in a state of being opposed to each other in the apparatus main body, electronic components disposed on opposing surfaces of the first and second circuit boards, An information processing apparatus including a shielding member that surrounds outer peripheral portions of the first and second circuit boards. In addition, a tamper detection means is provided, and when a hole is drilled in the shielding member on which the detection line is formed, the detection circuit works to prevent illegal actions by erasing the stored data in the memory. It is disclosed.

特許文献2は、筐体内にメモリが設けられ、筐体の面の長さまたは幅に対して十分狭い間隔で筐体のほぼ全面を覆うように配線された、筐体の面の長さまたは幅に対して十分細い電線と、電線の断線を検出する検出手段と、電線の断線が検出された場合、メモリに記憶されているデータを消去させる制御手段とを含むデータ記憶装置である。筐体の破壊や開放などのタンパ行為を監視し、タンパ行為に対してデータを消去させることが開示されている。   In Patent Document 2, a memory is provided in a housing, and the length of the surface of the housing, which is wired so as to cover almost the entire surface of the housing at a sufficiently narrow interval with respect to the length or width of the housing surface, The data storage device includes an electric wire that is sufficiently thin with respect to the width, a detecting unit that detects disconnection of the electric wire, and a control unit that erases data stored in the memory when the disconnection of the electric wire is detected. It is disclosed that tampering such as destruction or opening of a housing is monitored and data is erased in response to the tampering.

特開2013−3979号公報JP2013-3979A 特開2008−33593号公報JP 2008-33593 A

特許文献1の情報処理装置は、第1及び第2の回路基板の外周部を囲む遮蔽部材が複数に分かれたばらばらの状態から組み立てられる必要があるため作業性が悪い。また、特許文献2のデータ記憶装置は、メイン基板の六方が保護基板で囲まれる構造であるため、セキュア領域の容積が大きく小型化が難しい。そして、セキュア部の寸法を小さくすることは、セキュア性を向上させるのに有用なひとつの要素であるが、特許文献1および特許文献2に記載されている上記の構成は、セキュア領域を構成する部分の一層の小型化や組立のための作業性の向上に対して、対応が困難であるという課題がある。   The information processing apparatus of Patent Document 1 has poor workability because it is necessary to assemble the shielding members surrounding the outer peripheral portions of the first and second circuit boards from a plurality of separated states. Further, since the data storage device of Patent Document 2 has a structure in which the six sides of the main substrate are surrounded by a protective substrate, the volume of the secure area is large and it is difficult to reduce the size. Reducing the size of the secure part is one element useful for improving the security, but the above-described configurations described in Patent Literature 1 and Patent Literature 2 constitute a secure region. There is a problem that it is difficult to cope with further miniaturization of parts and improvement of workability for assembly.

本発明は、小型で高い耐タンパ性を有しながら、組み立て作業性に優れた情報処理装置を提供することを目的とする。   An object of the present invention is to provide an information processing apparatus that is small and has high tamper resistance, and that is excellent in assembly workability.

本発明の情報処理装置は、第1の基板と、前記第1の基板に対向して設けられる第2の基板と、前記第1の基板および前記第2の基板の外形を囲う壁面部を備え、当該壁面部の内面側に前記第1の基板および前記第2の基板を支持するフレーム部材と、前記第1の基板、前記第2の基板および前記フレーム部材に囲まれたセキュア領域の内部に配置され、前記セキュア領域の閉塞が解除されたことを検知するタンパ検知回路と、
前記壁面部の外側と前記内面側との接続端面および前記壁面部の外側全周を被覆し前記タンパ検知回路と電気的に接続される配線パターンを備えるフレキシブル基板と、を備え、
前記フレキシブル基板の長辺側一端部は、前記壁面部の内面と前記第1の基板の外形端面との間および前記セキュア領域の内部に配置され、
前記フレキシブル基板の長辺側他端部は、前記壁面部の内面と前記第2の基板の外形端面との間および前記セキュア領域の内部に配置される、
を備える。
An information processing apparatus according to the present invention includes a first substrate, a second substrate provided to face the first substrate, and a wall surface portion that surrounds the outer shapes of the first substrate and the second substrate. A frame member that supports the first substrate and the second substrate on the inner surface side of the wall surface portion , and a secure region surrounded by the first substrate, the second substrate, and the frame member. A tamper detection circuit that is disposed and detects that the block of the secure area has been released;
A flexible substrate including a connection end surface between the outer side of the wall surface part and the inner surface side and a wiring pattern that covers the entire outer periphery of the wall surface part and is electrically connected to the tamper detection circuit;
One end of the flexible substrate on the long side is disposed between the inner surface of the wall surface and the outer end surface of the first substrate and inside the secure area,
The other end portion on the long side of the flexible substrate is disposed between the inner surface of the wall surface portion and the outer end surface of the second substrate and inside the secure area.
Is provided.

また、本発明の情報処理装置は、第1の基板と、前記第1の基板に対向して設けられる第2の基板と、前記第1の基板および前記第2の基板の外形を囲う壁面部を有し、当該壁面部の内側には貫通孔が画定されるとともに、前記第1の基板および前記第2の基板が前記貫通孔に配置されるフレーム部材と、前記貫通孔において前記第1の基板および前記第2の基板に挟まれたセキュア領域に配置され、前記セキュア領域の閉塞が解除されたことを検知するタンパ検知回路と、前記壁面部の外側と前記内側との接続端面および前記壁面部の外側全周を被覆し前記タンパ検知回路と電気的に接続される配線パターンを備えるフレキシブル基板と、を備え、前記フレキシブル基板の長辺側一端部は、前記壁面部の内面と前記第1の基板の外形端面との間および前記セキュア領域の内部に配置され、前記フレキシブル基板の長辺側他端部は、前記壁面部の内面と前記第2の基板の外形端面との間および前記セキュア領域の内部に配置される。 The information processing apparatus according to the present invention includes a first substrate, a second substrate provided to face the first substrate, and a wall surface portion that surrounds the outer shapes of the first substrate and the second substrate. A through-hole is defined inside the wall portion, and the first substrate and the second substrate are disposed in the through-hole, and the first member is disposed in the through-hole. A tamper detection circuit which is disposed in a secure region sandwiched between the substrate and the second substrate and detects that the block of the secure region has been released ; a connection end surface between the outside and the inside of the wall portion; and the wall surface A flexible substrate having a wiring pattern that covers the entire outer periphery of the portion and is electrically connected to the tamper detection circuit, wherein one end on the long side of the flexible substrate is connected to the inner surface of the wall surface and the first The outer edge of the board And the other end portion on the long side of the flexible substrate is disposed between the inner surface of the wall surface portion and the outer end surface of the second substrate and inside the secure region. .

以上の構成により、セキュア領域は、情報処理装置内のセキュア領域以外の他の非セキュア領域を含まずにモジュール化可能であるため、非セキュア領域の回路配置に影響されることなく、最適な形状で構成されてセキュア領域の回路が配置される。そしてセキュア領域を構成するモジュールは、情報処理装置の筐体の内部において、非セキュア領域を構成する基板とは異なる場所に配置可能である。したがって、情報処理装置全体としても、セキュア領域を最適な位置に設定する設計が可能となる。さらに本発明は、小型で高い耐タンパ性を有しながら、組み立て作業性に優れた情報処理装置を提供することができる。すなわち本発明は、第1の基板および第2の基板の実装面を最大限に活用することができる。それでいながら、第1の基板または第2の基板とフレーム部材との間に刃物を差し込んで、内部の電子部品に不正な接触をしようとしても、フレキシブル基板の配線パターンが切断または短絡され、電子部品に格納された保護すべき情報が読取り不可にされる。このように、電子部品に対して不正な接触をしようとする攻撃に対して、安全性を向上されることができる。 With the above configuration, the secure area can be modularized without including any other non-secure area other than the secure area in the information processing apparatus, so that the optimum shape is not affected by the circuit arrangement of the non-secure area. And a circuit in the secure area is arranged. The modules constituting the secure area can be arranged in a location different from the substrate constituting the non-secure area inside the housing of the information processing apparatus. Therefore, the entire information processing apparatus can be designed to set the secure area at the optimum position. Furthermore, the present invention can provide an information processing apparatus that is small and has high tamper resistance while being excellent in assembly workability. That is, the present invention can make maximum use of the mounting surfaces of the first substrate and the second substrate. Nevertheless, even if a knife is inserted between the first board or the second board and the frame member to make an illegal contact with the internal electronic components, the wiring pattern of the flexible board is cut or short-circuited, The information to be protected stored in the part is made unreadable. Thus, safety can be improved against an attack that attempts to make unauthorized contact with an electronic component.

本発明の情報処理装置の一態様として例えば、前記第1の基板および前記第2の基板の平面視における外形が、前記フレーム部材の平面視における外形より小さい。このような構成により、セキュア領域内の回路を配置するために、第1の基板および第2の基板の実装面が最大限に活用される。   As one aspect of the information processing apparatus of the present invention, for example, the outer shape in plan view of the first substrate and the second substrate is smaller than the outer shape in plan view of the frame member. With such a configuration, the mounting surfaces of the first substrate and the second substrate are utilized to the maximum in order to arrange the circuits in the secure area.

本発明の情報処理装置の一態様として例えば、前記壁面部の内面側には、前記壁面部と一体的に形成され、弾性部材が装着される弾性部材装着部が形成され、当該弾性部材装着部は、前記弾性部材が装着される空間を確保する壁部より構成され、当該壁部の上下面が、前記第1の基板及び前記第2の基板を支持する。このような簡易な構造により、情報処理装置の組立性が向上する。   As one aspect of the information processing apparatus of the present invention, for example, on the inner surface side of the wall surface portion, an elastic member mounting portion that is integrally formed with the wall surface portion and to which an elastic member is mounted is formed. Is constituted by a wall portion that secures a space in which the elastic member is mounted, and upper and lower surfaces of the wall portion support the first substrate and the second substrate. Such a simple structure improves the assemblability of the information processing apparatus.

本発明の情報処理装置の一態様として例えば、前記タンパ検知回路と電気的に接続される配線パターンを備えたフレキシブル基板が、前記壁面部の少なくとも外側全周を被覆して設けられる。このような構成により、セキュア領域を構成するモジュールの側部からの物理的不正行為を検知して、セキュア領域内の情報を読み出し不能化または消去することが可能である。   As one aspect of the information processing apparatus of the present invention, for example, a flexible substrate provided with a wiring pattern electrically connected to the tamper detection circuit is provided so as to cover at least the entire outer periphery of the wall surface portion. With such a configuration, it is possible to detect a physical fraud from the side of the module constituting the secure area, and to disable or erase information in the secure area.

本発明の情報処理装置の一態様として例えば、前記第1の基板に設けられ、前記タンパ検知回路と電気的に接続される第1のタンパ検知パターンと、前記第2の基板に設けられ、前記タンパ検知回路と電気的に接続される第2のタンパ検知パターンと、をさらに備え、前記フレキシブル基板の配線パターンが、前記第1のタンパ検知パターンおよび前記第2のタンパ検知パターンとは独立して、前記タンパ検知回路に電気的に接続される。このような構成により、第1の基板または第2の基板がフレーム部材から取り外されたことを検知するためのタンパ検知パターンに何らかの不具合が生じても、その不具合には影響されることなく、セキュア領域を構成するモジュールの側部からの物理的不正行為を検知することが可能である。よって、セキュア領域内のメモリ等に記憶されている情報を読み出し不能または消去することが可能となる。   As one aspect of the information processing apparatus of the present invention, for example, a first tamper detection pattern provided on the first substrate and electrically connected to the tamper detection circuit, and provided on the second substrate, A second tamper detection pattern electrically connected to the tamper detection circuit, wherein the wiring pattern of the flexible substrate is independent of the first tamper detection pattern and the second tamper detection pattern. The tamper detection circuit is electrically connected. With such a configuration, even if some trouble occurs in the tamper detection pattern for detecting that the first board or the second board is removed from the frame member, the tamper detection pattern is secured without being affected by the trouble. It is possible to detect physical fraud from the side of the modules that make up the region. Therefore, information stored in a memory or the like in the secure area cannot be read or erased.

本発明の情報処理装置の一態様として例えば、前記第1の基板または前記第2の基板において他方の基板との対向面に実装され、保護すべき情報が格納される保護対象としての電子部品をさらに備える。このような構成により、セキュア領域内の情報を読み出し不能または消去することが可能である。   As one aspect of the information processing apparatus of the present invention, for example, an electronic component as a protection target that is mounted on a surface facing the other substrate on the first substrate or the second substrate and stores information to be protected is stored. Further prepare. Such a configuration makes it impossible to read or erase information in the secure area.

本発明によって得られる情報処理装置は、第1の基板と第2の基板とフレーム部材とで保護情報が記憶された電子部品が設けられたセキュア領域を形成し、簡単な構造で小型化が可能な構成としている。セキュア領域を構成するモジュールは、情報処理装置の筐体の内部において、非セキュア領域を構成する基板とは異なる場所に配置可能である。したがって、情報処理装置全体としても、セキュア領域を最適な位置に設定する設計が可能となる。   The information processing apparatus obtained by the present invention forms a secure area in which electronic components storing protection information are formed by the first substrate, the second substrate, and the frame member, and can be downsized with a simple structure. It has a simple structure. The modules constituting the secure area can be arranged in a location different from the substrate constituting the non-secure area inside the housing of the information processing apparatus. Therefore, the entire information processing apparatus can be designed to set the secure area at the optimum position.

本発明に係る情報処理装置としての決済処理装置の一例を示す正面図。The front view which shows an example of the payment processing apparatus as an information processing apparatus which concerns on this invention. 本発明に係る決済処理装置の一例を示す分解斜視図。The disassembled perspective view which shows an example of the payment processing apparatus which concerns on this invention. 本発明に係る決済処理装置の操作部の一例を示す分解斜視図。The disassembled perspective view which shows an example of the operation part of the payment processing apparatus which concerns on this invention. 本発明に係る決済処理装置のセキュア領域の一例を示す分解斜視図。The disassembled perspective view which shows an example of the secure area | region of the payment processing apparatus which concerns on this invention. (a)図4のA−A断面図、(b)図4のB−B断面図。(A) AA sectional drawing of FIG. 4, (b) BB sectional drawing of FIG. 本発明に係る決済処理装置のセキュア領域の第1の実施形態の一例を示す模式図。The schematic diagram which shows an example of 1st Embodiment of the secure area | region of the payment processing apparatus which concerns on this invention. 第1の実施形態の配線パターンの電気的接続を説明する配線図。The wiring diagram explaining the electrical connection of the wiring pattern of 1st Embodiment. 本発明に係る決済処理装置のセキュア領域の第2の実施形態の一例を示す模式図。The schematic diagram which shows an example of 2nd Embodiment of the secure area | region of the payment processing apparatus which concerns on this invention. 第2の実施形態の配線パターンの電気的接続を説明する配線図。The wiring diagram explaining the electrical connection of the wiring pattern of 2nd Embodiment. 図5の他の実施例を示し、(a)図4に基づく他の実施例のA−A断面図、(b)図4に基づく他の実施例のB−B断面図。5 shows another embodiment of FIG. 5, (a) AA sectional view of another embodiment based on FIG. 4, (b) BB sectional view of another embodiment based on FIG. 4. 本発明に係る決済処理装置の構成の一例を示すブロック図。The block diagram which shows an example of a structure of the payment processing apparatus which concerns on this invention.

以下、本発明に係る情報処理装置としての決済処理装置の好適な実施形態を、図1〜図11に基づいて詳述する。   Hereinafter, a preferred embodiment of a settlement processing apparatus as an information processing apparatus according to the present invention will be described in detail with reference to FIGS.

図1から図3を用いて、決済処理装置の外観を説明する。   The appearance of the settlement processing apparatus will be described with reference to FIGS.

決済処理装置1は、筐体2と筐体2内に設けられる入力/表示部3と操作部4とを備え、筐体2は第1のケース2aと第2のケース2bからなり、第1のケース2aと第2のケース2bで画定される収容室内には決済処理装置1に必要な部品が収容されている。入力/表示部3は、液晶パネルや有機ELパネル等のディスプレイ(表示部)と、指やスタイラスペンを接触させて各種の処理を行うUI(ユーザーインターフェース)型のタッチパネル(入力部)とにより構成され、決済金額や支払方法などの入力/表示や各種操作の入力/表示を行う。操作部4は、決済処理に必要なキーが配列されたキーボード部5と、第1の基板6と、第2の基板7と、電子部品8と、フレーム部材9とを備えている。   The settlement processing apparatus 1 includes a housing 2, an input / display unit 3 provided in the housing 2, and an operation unit 4, and the housing 2 includes a first case 2 a and a second case 2 b, Parts necessary for the settlement processing apparatus 1 are accommodated in the accommodation chamber defined by the case 2a and the second case 2b. The input / display unit 3 includes a display (display unit) such as a liquid crystal panel or an organic EL panel, and a UI (user interface) type touch panel (input unit) that performs various processes by touching a finger or a stylus pen. Then, input / display of settlement amount and payment method, etc. and input / display of various operations are performed. The operation unit 4 includes a keyboard unit 5 on which keys necessary for settlement processing are arranged, a first substrate 6, a second substrate 7, an electronic component 8, and a frame member 9.

図4を用いて本発明のセキュア領域Sの構成の一例について詳述する。   An example of the configuration of the secure area S of the present invention will be described in detail with reference to FIG.

図4に示すように、セキュア領域Sは、第1の基板6と、第2の基板7と、電子部品8と、フレーム部材9と、導電部材10と、フレキシブル基板11と、基板接続回路12と、を備える。本実施形態では、保護すべき情報(暗号鍵、PIN(Personal Identification Number)等の個人情報などの秘匿情報)が記憶されるメモリと、物理的不正行為が行われたか否かを検知するタンパ検知回路20(後述)とが内蔵された電子部品8は、略四角形状の第1の基板6上に実装されている。また、略四角形状の第2の基板7は、第1の基板6の電子部品8が実装された面に対向して設けられており、電子部品8を覆うように配置されている。   As shown in FIG. 4, the secure region S includes a first substrate 6, a second substrate 7, an electronic component 8, a frame member 9, a conductive member 10, a flexible substrate 11, and a substrate connection circuit 12. And comprising. In this embodiment, a memory that stores information to be protected (encryption key, secret information such as personal information such as PIN (Personal Identification Number)) and tamper detection that detects whether or not a physical fraud has been performed. An electronic component 8 incorporating a circuit 20 (described later) is mounted on a first substrate 6 having a substantially square shape. The second substrate 7 having a substantially rectangular shape is provided to face the surface of the first substrate 6 on which the electronic component 8 is mounted, and is disposed so as to cover the electronic component 8.

そして、第1の基板6および第2の基板7は、略四角形状のフレーム部材9に嵌合する。フレーム部材9は、フレーム部材9の外観形状を決めている壁面部13と、壁面部13と一体形成されている複数の弾性部材装着部14と、壁面部13および弾性部材装着部14の内側で画定される貫通孔15とを備える。壁面部13は電子部品8を囲うようにフレーム部材9の全周に設けられ、フレーム部材9は壁面部13により周方向に閉じた形状を成している。   The first substrate 6 and the second substrate 7 are fitted into a substantially quadrangular frame member 9. The frame member 9 includes a wall surface portion 13 that determines the external shape of the frame member 9, a plurality of elastic member mounting portions 14 that are integrally formed with the wall surface portion 13, and the inside of the wall surface portion 13 and the elastic member mounting portion 14. And a defined through-hole 15. The wall surface portion 13 is provided on the entire circumference of the frame member 9 so as to surround the electronic component 8, and the frame member 9 has a shape closed in the circumferential direction by the wall surface portion 13.

弾性部材装着部14は、フレーム部材9と一体的に形成された壁部14aで画定され両端が開放された開口部14bが形成され、開口部14bに導電部材10が装着される。即ち、開口部14bにより導電部材10が装着される空間が確保されている。導電部材10は、電気的絶縁体である弾性部材10aと弾性部材10aの表面に形成された導電膜10bとを有している。導電膜10bの形成は、例えば導電材料を塗布しても良く、導電材料からなるシートを貼り付けてもよく、また導電性弾性材料を貼付けたり弾性部材10aと一体成型しても良い。以上に述べた簡易な構造により、決済処理装置1の組立性が向上する。   The elastic member mounting portion 14 is formed with an opening portion 14b which is defined by a wall portion 14a formed integrally with the frame member 9 and is open at both ends, and the conductive member 10 is mounted on the opening portion 14b. That is, a space for mounting the conductive member 10 is secured by the opening 14b. The conductive member 10 includes an elastic member 10a that is an electrical insulator and a conductive film 10b formed on the surface of the elastic member 10a. For forming the conductive film 10b, for example, a conductive material may be applied, a sheet made of a conductive material may be attached, a conductive elastic material may be attached, or the elastic member 10a may be integrally formed. With the simple structure described above, the assembling property of the settlement processing apparatus 1 is improved.

第1の基板6および第2の基板7は、壁部14aの内側側面と、弾性部材装着部14の上面および下面で支持されると共に貫通孔15に配置され、第1の基板6および第2の基板7の間には貫通孔15を含む空間が形成される。そして、第1の基板6および第2の基板7の平面視における外形が、フレーム部材9の平面視における外形より小さく形成されている。第1の基板6および第2の基板7は、壁部14aの上面および下面で支持されてもよい。そして、第1の基板6および第2の基板7の平面視における外形が、フレーム部材9の平面視における外形とほぼ同じであってもよい。第1の基板6と第2の基板7との電気的接続は、第1の基板6に設けられた第1のコネクタ6aと第2の基板7に設けられた第2のコネクタ7aとを基板接続回路12を介して行われる。   The first substrate 6 and the second substrate 7 are supported by the inner side surface of the wall portion 14a and the upper and lower surfaces of the elastic member mounting portion 14, and are disposed in the through holes 15. A space including the through hole 15 is formed between the substrates 7. The outer shape of the first substrate 6 and the second substrate 7 in plan view is smaller than that of the frame member 9 in plan view. The first substrate 6 and the second substrate 7 may be supported on the upper surface and the lower surface of the wall portion 14a. The outer shape of the first substrate 6 and the second substrate 7 in plan view may be substantially the same as the outer shape of the frame member 9 in plan view. The electrical connection between the first substrate 6 and the second substrate 7 is performed by connecting the first connector 6 a provided on the first substrate 6 and the second connector 7 a provided on the second substrate 7. This is done via the connection circuit 12.

基板接続回路12は、折り返し部12aを有する折り畳みフレキシブル基板であり、第1の基板6と第2の基板7との間の距離より大きい長さを持ち、第1の基板6と第2の基板7とフレーム部材9とで囲まれた空間である貫通孔15を横切っている。即ち、基板接続回路12は、第1の基板6と第2の基板7およびフレーム部材9に囲まれた保護領域内に格納されている。以上の構成により、基板接続回路12のセキュア領域S内への格納が容易に行われ、組立性が向上する。また、基板接続回路12は、両端に接続部12bを備え、第1の基板6および第2の基板7の後述する基板配線パターン6P、7Pと電気的に接続している。そして、第1の基板6および第2の基板7には、隣接する二つの電極16の組が複数設けられる。隣接する二つの電極16の各組は、それぞれ、基板配線パターン6P、7Pの一部に間隙を設け、導電膜10bが各組の電極16それぞれの組に押圧されることで、基板配線パターン6P、7Pの電気回路を閉じ、導電膜10bが電極16から離間することで基板配線パターン6P、7Pの電気回路を開く。以上の構成により、電子部品8に内蔵されたタンパ検知回路20は、第1の基板6または第2の基板7の、フレーム部材9からの離間によるセキュア領域Sの閉塞解除を検知することが可能となる。なお、折り返し部12aは、基板接続回路12が保護領域内に格納される限り、必須ではない。   The board connection circuit 12 is a foldable flexible board having a folded portion 12a, and has a length larger than the distance between the first board 6 and the second board 7, and the first board 6 and the second board. 7 and a through hole 15 that is a space surrounded by the frame member 9. That is, the substrate connection circuit 12 is stored in a protection area surrounded by the first substrate 6, the second substrate 7, and the frame member 9. With the above configuration, the board connection circuit 12 can be easily stored in the secure area S, and the assemblability is improved. The board connection circuit 12 includes connection portions 12b at both ends, and is electrically connected to board wiring patterns 6P and 7P (described later) of the first board 6 and the second board 7. The first substrate 6 and the second substrate 7 are provided with a plurality of sets of two adjacent electrodes 16. Each pair of two adjacent electrodes 16 is provided with a gap in a part of the substrate wiring patterns 6P and 7P, and the conductive film 10b is pressed against each pair of the electrodes 16 to thereby form the substrate wiring pattern 6P. , 7P is closed, and the conductive film 10b is separated from the electrode 16 to open the circuit patterns 6P, 7P. With the above configuration, the tamper detection circuit 20 built in the electronic component 8 can detect the release of the blockade of the secure area S due to the separation of the first substrate 6 or the second substrate 7 from the frame member 9. It becomes. The folded portion 12a is not essential as long as the substrate connection circuit 12 is stored in the protection area.

フレーム部材9の壁面部13には、壁面部13の外側を被覆するフレキシブル基板11が装着されている。フレキシブル基板11には、スネーク状の配線パターン11aと、フレキシブル基板11の主要部から延在した接続用タブ11bとが設けられている。接続用タブ11bは、第1の基板6に設けられた第3のコネクタ6bと嵌合し、電子部品8と電気的に接続する。   A flexible substrate 11 that covers the outside of the wall surface portion 13 is attached to the wall surface portion 13 of the frame member 9. The flexible substrate 11 is provided with a snake-like wiring pattern 11 a and a connection tab 11 b extending from the main part of the flexible substrate 11. The connection tab 11 b is engaged with the third connector 6 b provided on the first substrate 6 and is electrically connected to the electronic component 8.

フレキシブル基板11は、屈曲可能なポリエチレンテレフタレート等のフィルム状のシートに回路を形成した所謂フレキシブルプリント回路基板であり、配線パターンがフレキシブル基板11のフレーム部材9側に向く側のみに形成され、その表面は黒色処理されており、配線パターン11aが外側から容易に見えないようにしている。黒色処理は、例えば黒色または暗色の樹脂材料(例えば、黒色のPETなど)での被覆や黒色フィルム等の添付で行われる。   The flexible substrate 11 is a so-called flexible printed circuit board in which a circuit is formed on a film-like sheet such as bendable polyethylene terephthalate, and the wiring pattern is formed only on the side of the flexible substrate 11 facing the frame member 9 side. Is black-treated so that the wiring pattern 11a cannot be easily seen from the outside. The black treatment is performed by, for example, covering with a black or dark resin material (for example, black PET) or attaching a black film or the like.

フレキシブル基板11に設けられるスネーク状の配線パターン11aは、タンパ検知線でもある。「タンパ」とは、情報処理装置内部のソフトウェアやハードウェアの不正な解析、改変や、情報処理装置内部の情報の不正な奪取、改変、利用不能にする攻撃を指す。   The snake-like wiring pattern 11a provided on the flexible substrate 11 is also a tamper detection line. “Tamper” refers to an attack that illegally analyzes or modifies software or hardware in the information processing apparatus, or illegally takes, modifies, or disables information in the information processing apparatus.

図5(a)が図4のA−A断面図、図5(b)がB−B断面図である。尚、断面図はセキュア領域Sの組み付け状態後の断面を示している。図5(a)および図5(b)において、電極16は省略されている。   5A is a cross-sectional view taken along line AA in FIG. 4, and FIG. 5B is a cross-sectional view taken along line BB. The cross-sectional view shows a cross section after the secure region S is assembled. In FIG. 5 (a) and FIG. 5 (b), the electrode 16 is omitted.

第1の基板6および第2の基板7が上下からそれぞれフレーム部材9に嵌合して、導電部材10およびフレキシブル基板11が所定の位置に固定される。第1の基板6と第2の基板7およびフレーム部材9の固定は、例えば接着剤や溶着、モールド、ビス止め等の方法で行われる。導電部材10は、弾性部材装着部14の開口部14b内に挿入され、その両端を第1の基板6および第2の基板7に押圧された状態で固定される。以上に述べた簡易な構造により、決済処理装置1の組立性が向上する。   The first substrate 6 and the second substrate 7 are respectively fitted to the frame member 9 from above and below, and the conductive member 10 and the flexible substrate 11 are fixed at predetermined positions. The first substrate 6 and the second substrate 7 and the frame member 9 are fixed by a method such as an adhesive, welding, molding, or screwing. The conductive member 10 is inserted into the opening 14 b of the elastic member mounting portion 14, and is fixed in a state where both ends thereof are pressed by the first substrate 6 and the second substrate 7. With the simple structure described above, the assembling property of the settlement processing apparatus 1 is improved.

フレキシブル基板11は、フレーム部材9の壁面部13を全周に渡って被覆するとともに、壁面部13の上側および下側から巻き込まれて壁面部13の内側の少なくとも一部を被覆している。第1の基板6および第2の基板7をフレーム部材9に嵌合する際に、第1の基板6および第2の基板7は、壁面部13の上側および下側から巻き込まれたフレキシブル基板11の先端部分を壁面部13の内側に密着している。   The flexible substrate 11 covers the wall surface portion 13 of the frame member 9 over the entire circumference, and is wound from above and below the wall surface portion 13 to cover at least a part of the inside of the wall surface portion 13. When the first substrate 6 and the second substrate 7 are fitted to the frame member 9, the first substrate 6 and the second substrate 7 are wound from above and below the wall surface portion 13. The tip portion of is closely attached to the inside of the wall surface portion 13.

以上、説明したように、本発明の決済処理装置1には、第1の基板6と第2の基板7とフレーム部材9とで構成されるモジュールの内部に、保護情報を記憶するメモリを内蔵する電子部品8が設けられたセキュア領域Sが形成される。セキュア領域Sは、第1の基板6と第2の基板7とがフレーム部材9から離間した場合であっても電気的に接続しているため、第1の基板6と第2の基板7間で回路部品が自由に配置できる。タンパ検知線である配線パターン11aが形成されたフレキシブル基板11は、フレーム部材9の壁面部13の外側全周を覆い、また、壁面部13の上側および下側を覆うため、物理的不正行為に対する安全性が向上する。そして、フレキシブル基板11の配線パターン11aは、電子部品8と電気的に接続されており、セキュア領域Sを構成するモジュールの側部からの物理的不正行為を検知して、セキュア領域S内の情報を読み出し不能化または消去することが可能である。   As described above, the settlement processing apparatus 1 of the present invention incorporates a memory for storing protection information in a module composed of the first substrate 6, the second substrate 7, and the frame member 9. A secure region S provided with the electronic component 8 to be formed is formed. Since the secure region S is electrically connected even when the first substrate 6 and the second substrate 7 are separated from the frame member 9, the secure region S is between the first substrate 6 and the second substrate 7. The circuit parts can be arranged freely. The flexible substrate 11 on which the wiring pattern 11a which is a tamper detection line is formed covers the entire outer periphery of the wall surface portion 13 of the frame member 9 and also covers the upper side and the lower side of the wall surface portion 13, thereby preventing physical fraud. Safety is improved. The wiring pattern 11a of the flexible substrate 11 is electrically connected to the electronic component 8 and detects physical fraud from the side of the module constituting the secure area S to detect information in the secure area S. Can be disabled or erased.

ここで、セキュア領域Sは、決済処理装置1内のセキュア領域S以外の他の非セキュア領域(図11参照)を含まずにモジュール化可能であるため、非セキュア領域の回路配置に影響されることなく、最適な形状で構成されてセキュア領域Sの回路が配置される。そしてセキュア領域Sを構成するモジュールは、筐体2の内部において、非セキュア領域を構成する基板とは異なる場所に配置可能である。したがって、決済処理装置1全体としても、セキュア領域Sを最適な位置に設定する設計が可能となる。   Here, since the secure area S can be modularized without including any other non-secure area (see FIG. 11) other than the secure area S in the payment processing apparatus 1, it is affected by the circuit arrangement of the non-secure area. Instead, the circuit of the secure area S is arranged with an optimum shape. The modules constituting the secure area S can be arranged in a different location from the substrate constituting the non-secure area inside the housing 2. Therefore, the payment processing apparatus 1 as a whole can be designed to set the secure area S at an optimal position.

また、本実施形態では第1の基板6および第2の基板7の平面視における外形が、前記フレーム部材の平面視における外形より小さくなっている。このような形態によれば、セキュア領域S内の回路の配置にあたって、第1の基板6および第2の基板7の実装面を最大限に活用することができる。   In the present embodiment, the outer shape of the first substrate 6 and the second substrate 7 in plan view is smaller than that of the frame member in plan view. According to such a form, the mounting surfaces of the first substrate 6 and the second substrate 7 can be utilized to the maximum when arranging the circuits in the secure region S.

図6は、セキュア領域の第1の実施形態の一例を示す模式図である。   FIG. 6 is a schematic diagram illustrating an example of the first embodiment of the secure area.

第1の基板6に実装される電子部品8は、電子部品8の一部を構成するタンパ検知回路20と保護すべき情報が格納されるメモリおよび制御回路を含むメモリ内蔵CPU21(Central Processing Unit)を備えている。すなわち、電子部品8はタンパを検知する機能を有するとともに保護対象でもある。また、第1の基板6および第2の基板7には、第1の基板6および第2の基板7上にそれぞれ実装されている基板配線パターン6P、7Pのいずれかと電気的に接続され、隣接して設けられた二つの電極16の組が、複数実装されている。   The electronic component 8 mounted on the first substrate 6 includes a tamper detection circuit 20 constituting a part of the electronic component 8, a memory in which information to be protected is stored, and a memory built-in CPU 21 (Central Processing Unit). It has. That is, the electronic component 8 has a function of detecting tampering and is also a protection target. In addition, the first substrate 6 and the second substrate 7 are electrically connected to any one of the substrate wiring patterns 6P and 7P mounted on the first substrate 6 and the second substrate 7, respectively. A plurality of sets of two electrodes 16 provided in this manner are mounted.

隣接する二つの電極16の各組は、それぞれ、基板配線パターン6P、7Pの一部に間隙を設けている。そして、第1の基板6および第2の基板7の間に固定される導電部材10は、弾性部材10aと導電膜10bを備える。導電膜10bは、弾性部材10aの両表面または片側表面に形成されている。導電膜10bは、弾性部材10aの弾性力により、隣接する二つの電極16の組に押し付けられ、隣接する二つの電極16間を電気的に接続する。導電部材10は、第1の基板6と第2の基板7とを導電部材10と通して電気的に接続するものではない。導電部材10は、隣接して設けられた二つの電極16間を導電膜10bにより電気的に接続する電極接続部材として機能し、第1の基板6の基板配線パターン6P、または第2の基板配線パターン7Pの電気的接続を保つためのものである。第1の基板6または第2の基板7のどちらかが一方が不正に外された場合、導電部材10の導電膜10bと、その導電膜10bによって接続されていた、隣接する二つの電極16の組とが離間し、基板配線パターン6Pまたは7Pの電気的接続が開となる。しかしながら、第1の基板または第2の基板がフレーム部材から離間しても、第1の基板と第2の基板との電気的な接続は保たれる。したがって、タンパ検知回路20が搭載されていない側の基板がフレーム部材から離間したことをタンパ検知回路20が検知できるので、セキュア領域の閉塞解除を検知することが可能となる。以上の構成により、セキュア領域Sの破壊行為等が検知でき、セキュア領域内の秘匿情報の読み出し不能化または消去することが可能である。   Each pair of two adjacent electrodes 16 is provided with a gap in a part of the substrate wiring patterns 6P and 7P. The conductive member 10 fixed between the first substrate 6 and the second substrate 7 includes an elastic member 10a and a conductive film 10b. The conductive film 10b is formed on both surfaces or one surface of the elastic member 10a. The conductive film 10b is pressed against a set of two adjacent electrodes 16 by the elastic force of the elastic member 10a, and electrically connects the two adjacent electrodes 16. The conductive member 10 does not electrically connect the first substrate 6 and the second substrate 7 through the conductive member 10. The conductive member 10 functions as an electrode connecting member that electrically connects two electrodes 16 provided adjacent to each other by the conductive film 10b, and the substrate wiring pattern 6P of the first substrate 6 or the second substrate wiring. This is for maintaining the electrical connection of the pattern 7P. When one of the first substrate 6 and the second substrate 7 is illegally removed, the conductive film 10b of the conductive member 10 and the two adjacent electrodes 16 connected by the conductive film 10b are connected. The pair is separated and the electrical connection of the substrate wiring pattern 6P or 7P is opened. However, even if the first substrate or the second substrate is separated from the frame member, the electrical connection between the first substrate and the second substrate is maintained. Therefore, since the tamper detection circuit 20 can detect that the substrate on which the tamper detection circuit 20 is not mounted is separated from the frame member, it is possible to detect the release of the secure area blockage. With the above configuration, it is possible to detect the destruction of the secure area S and the like, and it is possible to disable or erase the confidential information in the secure area.

図7は、第1の実施形態の配線パターンの電気的接続を説明する配線図である。   FIG. 7 is a wiring diagram for explaining the electrical connection of the wiring pattern of the first embodiment.

第1の基板6には基板配線パターン6Pがスネーク状の配線パターンとして形成され、第2の基板7には基板配線パターン7Pがスネーク状の配線パターンとして形成され、タンパ検知パターン(タンパ検知線)の機能を有する。すなわち、基板配線パターン6Pは第1のタンパ検知パターンとして機能し、基板配線パターン7Pは第2のタンパ検知パターンとして機能する。第1の基板6の基板配線パターン6Pと第2の基板7の基板配線パターン7Pとは、基板接続回路12で電気的に接続されている。また、フレキシブル基板11は、接続用タブ11bおよび第3のコネクタ6bを介して、基板配線パターン6Pおよび基板配線パターン7Pとは独立して、タンパ検知回路20と電気的に接続している。   A substrate wiring pattern 6P is formed as a snake-shaped wiring pattern on the first substrate 6, and a substrate wiring pattern 7P is formed as a snake-shaped wiring pattern on the second substrate 7, and a tamper detection pattern (tamper detection line). It has the function of. That is, the board wiring pattern 6P functions as a first tamper detection pattern, and the board wiring pattern 7P functions as a second tamper detection pattern. The substrate wiring pattern 6P of the first substrate 6 and the substrate wiring pattern 7P of the second substrate 7 are electrically connected by the substrate connection circuit 12. In addition, the flexible substrate 11 is electrically connected to the tamper detection circuit 20 independently of the substrate wiring pattern 6P and the substrate wiring pattern 7P via the connection tab 11b and the third connector 6b.

本実施形態では、第1の基板6または第2の基板7に実装された、隣接する二つの電極16の組は、それぞれ2ヶ所ずつ設けられる。そして、隣接する二つの電極16の各組が導電膜10bで電気的に接続されることにより、基板配線パターン6P、7Pが導通状態になる。第1の基板6の基板配線パターン6Pは、第1の基板6に実装されているタンパ検知回路20と直接電気的に接続され、第2の基板7の基板配線パターン7Pは、基板接続回路12を介して電気的にタンパ検知回路20と接続される。   In the present embodiment, two sets of two adjacent electrodes 16 mounted on the first substrate 6 or the second substrate 7 are provided at two locations. Then, each set of two adjacent electrodes 16 is electrically connected by the conductive film 10b, whereby the substrate wiring patterns 6P and 7P become conductive. The substrate wiring pattern 6P of the first substrate 6 is directly electrically connected to the tamper detection circuit 20 mounted on the first substrate 6, and the substrate wiring pattern 7P of the second substrate 7 is connected to the substrate connection circuit 12. Is electrically connected to the tamper detection circuit 20 via

セキュア領域Sへの不正アクセスとして、第1の基板6または第2の基板7がフレーム部材9から引き離される場合やフレキシブル基板11の配線パターン11aの一部が切断または他の信号、電源やグランドと短絡される場合がある。更に、第1の基板6または第2の基板7の基板配線パターン6P、7Pの一部が切断または短絡される場合もある。これらのセキュア領域Sの電子部品8への不正アクセスが生じた場合、配線パターン11aや基板配線パターン6P、7Pが電気的に切断(オープン)または短絡され、タンパ検知回路20で物理的不正行為検知の判断がなされて、格納された保護すべき情報が読み取り不可の状態となり、または消去される。   As unauthorized access to the secure area S, when the first substrate 6 or the second substrate 7 is separated from the frame member 9, a part of the wiring pattern 11a of the flexible substrate 11 is cut or other signal, power supply or ground May be short-circuited. Furthermore, part of the substrate wiring patterns 6P and 7P of the first substrate 6 or the second substrate 7 may be cut or short-circuited. When an unauthorized access to the electronic component 8 in the secure area S occurs, the wiring pattern 11a and the board wiring patterns 6P and 7P are electrically disconnected (opened) or short-circuited, and the tamper detection circuit 20 detects physical fraud. Thus, the stored information to be protected becomes unreadable or erased.

特に本実施形態の構成において、フレキシブル基板11の配線パターン11aは、タンパ検知回路20が実装されていない基板(図4、図6、図7においては第2の基板7)を経由することなく、直接、タンパ検知回路20(電子部品8に内蔵されている)と電気的に接続されている。したがって、第1の基板6または第2の基板7がフレーム部材9から取り外されたことを検知するためのタンパ検知パターン(基板配線パターン6Pおよび7P)に何らかの不具合が生じても、その不具合には影響されることなく、セキュア領域Sを構成するモジュールの側部からの物理的不正行為を検知することが可能である。よって、セキュア領域S内のメモリ等に記憶されている情報を読み出し不能または消去することが可能となる。   In particular, in the configuration of the present embodiment, the wiring pattern 11a of the flexible substrate 11 does not pass through the substrate (the second substrate 7 in FIGS. 4, 6, and 7) on which the tamper detection circuit 20 is not mounted. Directly connected to the tamper detection circuit 20 (built in the electronic component 8). Therefore, even if some trouble occurs in the tamper detection pattern (substrate wiring patterns 6P and 7P) for detecting that the first board 6 or the second board 7 is removed from the frame member 9, the trouble is Without being affected, it is possible to detect a physical fraud from the side of the module constituting the secure area S. Therefore, information stored in a memory or the like in the secure area S cannot be read or erased.

タンパ検知回路20は、破壊検知があると判断した場合、その情報をメモリ内蔵CPU21に送信し、メモリ内蔵CPU21は、例えば、保護すべき情報の消去、またはアクセスされないよう保護すべき情報に対し秘匿のための所定の暗号化等を行う。   When the tamper detection circuit 20 determines that there is destruction detection, the tamper detection circuit 20 transmits the information to the CPU 21 with built-in memory, and the CPU 21 with built-in memory, for example, erases information to be protected or conceals information to be protected from being accessed. Perform predetermined encryption for

本実施形態における決済処理装置1においては、第1の基板6と第2の基板7とを電気的に接続するために、基板接続回路12が設けられている。後述するように、このような構成により、保護すべき情報が記憶されるメモリ、タンパ検知回路20およびそれらの制御を行う制御部(CPUなど)のレイアウトの自由度が高くなる。したがって、本実施形態における決済処理装置1は、構造が簡単で組み立てが容易でありながら、セキュア領域Sの小型化が可能である。それに加えて、本実施形態では、二つの電極16に導電部材10の導電膜10bが電気的に接続されているため、第1の基板6または第2の基板7のどちらか一方が外されても基板配線パターン6P、7Pのどちらかが切断(オープン)することとなり、破壊検知が可能となる。なお、タンパ検知回路20が第1の基板6と第2の基板7との両方に搭載されているなどの構成により、この物理的不正行為の検知が可能であれば、基板接続回路12は必ずしも必要ではない。   In the payment processing apparatus 1 according to the present embodiment, a substrate connection circuit 12 is provided to electrically connect the first substrate 6 and the second substrate 7. As will be described later, such a configuration increases the degree of freedom in the layout of the memory in which the information to be protected is stored, the tamper detection circuit 20, and the control unit (CPU or the like) that controls them. Therefore, the settlement processing apparatus 1 in the present embodiment can be downsized in the secure area S while having a simple structure and easy assembly. In addition, in this embodiment, since the conductive film 10b of the conductive member 10 is electrically connected to the two electrodes 16, either the first substrate 6 or the second substrate 7 is removed. In addition, one of the substrate wiring patterns 6P and 7P is cut (opened), so that the destruction can be detected. If the tamper detection circuit 20 is mounted on both the first board 6 and the second board 7 and the like, the board connection circuit 12 is not necessarily provided if this physical fraud can be detected. Not necessary.

本実施形態では、第1の基板6と第2の基板7との二つの基板に分け、それぞれの基板6,7にセキュア領域Sにセキュア性が必要な回路を構成させ、フレーム部材9の周りに不正行為等の検知用のフレキシブル基板11を被覆している。そして、少なくともフレーム部材9以下の面積に、破壊を検知するタンパ検知回路20および秘密情報を記憶したメモリ内蔵CPU21を基板(第1の基板6または第2の基板7)に実装している。上記の構成配置により、決済処理装置1の小型化と組み立ての容易性を確保できている。尚、フレキシブル基板11に代えて、壁面部13にスネーク状の配線パターンの回路を、例えばエッチング、接着、金属蒸着、印刷、メッキ等で形成させても良い。   In the present embodiment, the first substrate 6 and the second substrate 7 are divided into two substrates, each of the substrates 6 and 7 is configured with a circuit that requires security in the secure region S, Is covered with a flexible substrate 11 for detecting fraud. A tamper detection circuit 20 that detects destruction and a CPU 21 with built-in memory that stores secret information are mounted on a substrate (the first substrate 6 or the second substrate 7) at least in an area equal to or smaller than the frame member 9. With the above-described configuration and arrangement, the settlement processing apparatus 1 can be reduced in size and easily assembled. Instead of the flexible substrate 11, a circuit having a snake-like wiring pattern may be formed on the wall surface portion 13 by, for example, etching, adhesion, metal vapor deposition, printing, plating, or the like.

図8は、セキュア領域の第2の実施形態の一例を示す模式図である。   FIG. 8 is a schematic diagram showing an example of the second embodiment of the secure area.

第1の実施形態では、第1の基板6にタンパ検知回路20とメモリ内蔵CPU21とが実装されていたが、第2の実施形態では、第1の基板6にメモリ内蔵CPU21が実装され、第2の基板7にタンパ検知回路20が実装されている。また、第1の実施形態では、第1の基板6に第3のコネクタ6bが設けられていたが、第2の実施形態では第2の基板7側に設けられている。   In the first embodiment, the tamper detection circuit 20 and the memory built-in CPU 21 are mounted on the first substrate 6. In the second embodiment, the memory built-in CPU 21 is mounted on the first substrate 6. The tamper detection circuit 20 is mounted on the second substrate 7. In the first embodiment, the third connector 6 b is provided on the first substrate 6. However, in the second embodiment, the third connector 6 b is provided on the second substrate 7 side.

図9は、第2の実施形態の配線パターンの電気的接続を説明する配線図である。   FIG. 9 is a wiring diagram for explaining the electrical connection of the wiring pattern of the second embodiment.

第1の基板6および第2の基板7に実装される二つの電極16の配置は、第1の実施形態と同じである。フレキシブル基板11は、接続用タブ11bおよび第3のコネクタ6bを介して独立して第2の基板7に実装されているタンパ検知回路20と電気的に接続している。第1の基板6の基板配線パターン6Pは、基板接続回路12を介して電気的にタンパ検知回路20と接続し、第2の基板7の基板配線パターン7Pは、第2の基板7に実装されているタンパ検知回路20と直接電気的に接続している。   The arrangement of the two electrodes 16 mounted on the first substrate 6 and the second substrate 7 is the same as in the first embodiment. The flexible substrate 11 is electrically connected to the tamper detection circuit 20 that is independently mounted on the second substrate 7 via the connection tab 11b and the third connector 6b. The substrate wiring pattern 6P of the first substrate 6 is electrically connected to the tamper detection circuit 20 via the substrate connection circuit 12, and the substrate wiring pattern 7P of the second substrate 7 is mounted on the second substrate 7. The tamper detection circuit 20 is electrically connected directly.

第1の実施形態の基板接続回路12では一対の配線であったが、第2の実施形態では、タンパ検知回路20とメモリ内蔵CPU21とを電気的に接続する配線が追加されている。タンパ検知回路20とメモリ内蔵CPU21を別々の基板(第1の基板6または第2の基板7)に配置することにより、タンパ検知回路20等のレイアウトの自由度が向上し、セキュア領域Sの小型化が可能となる。即ち、一つの基板のみに保護すべき情報が格納された電子部品8を実装するのではなく、二つの基板に分けて配置することにより、基板の面積が縮小され小型化がよりし易くなると共に、物理的不正行為が容易に発見可能な耐タンパ性の高い決済処理装置1の提供が可能となる。   In the substrate connection circuit 12 of the first embodiment, a pair of wirings are used. However, in the second embodiment, wirings for electrically connecting the tamper detection circuit 20 and the memory built-in CPU 21 are added. By disposing the tamper detection circuit 20 and the CPU 21 with built-in memory on separate substrates (the first substrate 6 or the second substrate 7), the layout flexibility of the tamper detection circuit 20 and the like is improved, and the secure area S is reduced in size. Can be realized. That is, instead of mounting the electronic component 8 storing the information to be protected on only one board, the board is divided into two boards, thereby reducing the board area and facilitating downsizing. Therefore, it is possible to provide the payment processing apparatus 1 with high tamper resistance that can easily detect physical fraud.

セキュア領域S内に記録された保護すべき情報が格納される電子部品8は、第1の基板6、第2の基板7およびフレーム部材9により囲まれ、そのフレーム部材9がフレキシブル基板11で被覆されて、フレキシブル基板11の配線パターン11aと電子部品8とが電気的に接続されている。そして、電子部品8に対して不正な接触をしようとして、例えばフレキシブル基板11の配線パターン11aの一部が切断または短絡されると、電子部品8に格納された保護すべき情報が消去または読取り不可にされる。   The electronic component 8 storing the information to be protected recorded in the secure area S is surrounded by the first substrate 6, the second substrate 7 and the frame member 9, and the frame member 9 is covered with the flexible substrate 11. Thus, the wiring pattern 11a of the flexible substrate 11 and the electronic component 8 are electrically connected. If, for example, a part of the wiring pattern 11a of the flexible substrate 11 is cut or short-circuited in an attempt to make unauthorized contact with the electronic component 8, the information to be protected stored in the electronic component 8 cannot be erased or read. To be.

一方、フレーム部材9の壁面部13の外側だけでなく、壁面部13の上側および下側から巻き込むようにして壁面部13の内側までフレキシブル基板11によって被覆されている。例えば、第1の基板6または第2の基板7とフレーム部材9との間に刃物を差し込んで電子部品8に不正な接触をしようとしても、フレキシブル基板11の配線パターン11aが切断または短絡され、電子部品8に格納された保護すべき情報が読取り不可にされる。このように、電子部品8に対して不正な接触をしようとする攻撃に対して、安全性を向上させることができる。   On the other hand, not only the outside of the wall surface portion 13 of the frame member 9 but also the inside of the wall surface portion 13 is covered with the flexible substrate 11 so as to be wound from above and below the wall surface portion 13. For example, even if an attempt is made to improperly contact the electronic component 8 by inserting a blade between the first substrate 6 or the second substrate 7 and the frame member 9, the wiring pattern 11a of the flexible substrate 11 is cut or short-circuited, The information to be protected stored in the electronic component 8 is made unreadable. Thus, safety can be improved against an attack that attempts to make unauthorized contact with the electronic component 8.

また、本実施形態では、フレキシブル基板11が黒色の樹脂材料で被覆されるので、フレキシブル基板11に設けられた配線パターン11aを外部から視認することが困難になる。したがって、配線パターン11aの間に刃物を差し込む攻撃に対して、安全性を向上させることができる。   Moreover, in this embodiment, since the flexible substrate 11 is coat | covered with a black resin material, it becomes difficult to visually recognize the wiring pattern 11a provided in the flexible substrate 11 from the outside. Therefore, safety can be improved against an attack in which a blade is inserted between the wiring patterns 11a.

図5を用いて、フレーム部材9の壁面部13へのフレキシブル基板11の組み付け状態を説明したが、図10は他の実施例である。図5(a)および図5(b)と同様に、図10(a)および図10(b)において、電極16は省略されている。   Although the assembly state of the flexible substrate 11 to the wall surface portion 13 of the frame member 9 has been described with reference to FIG. 5, FIG. 10 shows another embodiment. As in FIGS. 5A and 5B, the electrodes 16 are omitted in FIGS. 10A and 10B.

図5の例では、第1の基板6および第2の基板7の平面視における外形が、フレーム部材9の平面視における外形より小さく形成されている。図10の例では、第1の基板6および第2の基板7の平面視における外形が、フレーム部材9の平面視における外形とほぼ等しくなるように形成されている。すなわち、第1の基板6および第2の基板7は、フレキシブル基板11を介して、フレーム部材9の壁面部13の上下面に固定されており、フレーム部材9を挟み込んでいる。導電部材10およびフレキシブル基板11の固定方法は、図5の例と同じである。   In the example of FIG. 5, the outer shape of the first substrate 6 and the second substrate 7 in plan view is smaller than the outer shape of the frame member 9 in plan view. In the example of FIG. 10, the outer shape in plan view of the first substrate 6 and the second substrate 7 is formed to be substantially equal to the outer shape in plan view of the frame member 9. That is, the first substrate 6 and the second substrate 7 are fixed to the upper and lower surfaces of the wall surface portion 13 of the frame member 9 via the flexible substrate 11 and sandwich the frame member 9 therebetween. The fixing method of the conductive member 10 and the flexible substrate 11 is the same as the example of FIG.

図11のブロック図を用いて、決済処理装置1の構成の一例を説明する。   An example of the configuration of the payment processing apparatus 1 will be described with reference to the block diagram of FIG.

決済処理装置1は、可搬型であり、セキュア領域Sと非セキュア領域Tを備える。「セキュア」とは、耐タンパ性を備えることを意味する。「非セキュア」とは、耐タンパ性を備えていないことを意味する。耐タンパ性を有することで、例えば、決済処理において顧客の情報を保護し、取引を安全に実施できる。尚、操作部4にセキュア領域Sがあることを上述したが、特に限定されない。   The payment processing apparatus 1 is portable and includes a secure area S and a non-secure area T. “Secure” means having tamper resistance. “Non-secure” means that tamper resistance is not provided. By having tamper resistance, for example, customer information can be protected in a settlement process, and transactions can be performed safely. In addition, although it mentioned above that the operation part 4 has the secure area | region S, it is not specifically limited.

セキュア領域Sには、上述のタンパ検知回路20およびメモリ内蔵CPU21の他、第1のIF(Interface)部22と、第1のタッチ入力検出部23と、電源部24と、バッテリ25とを備える。また、メモリ内蔵CPU21には、第1のCPU21aと第1のフラッシュROM(Read Only Memory)21bと第1のRAM(Random Access Memory)21cとが備えられている。   The secure area S includes a first IF (Interface) unit 22, a first touch input detection unit 23, a power supply unit 24, and a battery 25 in addition to the tamper detection circuit 20 and the CPU 21 with a built-in memory. . The memory built-in CPU 21 includes a first CPU 21a, a first flash ROM (Read Only Memory) 21b, and a first RAM (Random Access Memory) 21c.

セキュア領域Sでは、第1のCPU21aに対して、各種の構成部が電気的・論理的に接続される。第1のCPU21aは、セキュア領域Sにおける構成部の全体を統括する。第1のCPU21aは、例えば、第1のフラッシュROM21bに格納されたプログラムを実行することで、各種制御、処理、設定、判定、決定、確認、認証、照合(例えば、PIN、署名、の照合)を行う。   In the secure area S, various components are electrically and logically connected to the first CPU 21a. The first CPU 21a controls all the components in the secure area S. The first CPU 21a executes, for example, a program stored in the first flash ROM 21b, thereby performing various types of control, processing, setting, determination, determination, confirmation, authentication, verification (for example, verification of PIN, signature). I do.

第1のフラッシュROM21bは、決済センタとの通信に使用する暗号鍵、PINなどの個人情報、その他決済に係る決済情報などの秘匿情報や決済処理装置1が決済のPIN入力受付と照合を実行するためのプログラム等を記憶する機能を有する。第1のフラッシュROM21bは、情報処理プログラムを記憶する記憶媒体の一例である。   The first flash ROM 21b executes encryption information used for communication with the settlement center, confidential information such as personal information such as PIN, and other settlement information related to settlement, and the settlement processing apparatus 1 accepts and verifies settlement PIN input. For storing a program or the like. The first flash ROM 21b is an example of a storage medium that stores an information processing program.

第1のRAM21cは、例えば、決済処理装置1(例えばセキュア領域S)の決済のPIN入力受付と照合等に伴う演算処理等の際に、演算処理の途中において発生する処理データを、一時的に記憶するために用いられるメモリである。   For example, the first RAM 21c temporarily stores processing data generated in the middle of the arithmetic processing during the arithmetic processing associated with PIN input reception and verification of the settlement of the settlement processing device 1 (for example, the secure area S). It is a memory used for storing.

タンパ検知回路20は、セキュア領域Sを監視し、セキュア領域Sへの侵入、例えば分解、破壊、又は開封を検知する。つまりタンパ検知回路20は、セキュア領域Sにおける異常の有無を検知する。タンパ検知回路20により上記事象が検知された場合、決済処理を停止させてもよいし、入力/表示部3等によりセキュア領域Sにおいて物理的異常がある旨を報知してもよい。   The tamper detection circuit 20 monitors the secure area S and detects entry into the secure area S, for example, decomposition, destruction, or opening. That is, the tamper detection circuit 20 detects whether there is an abnormality in the secure area S. When the above event is detected by the tamper detection circuit 20, the payment process may be stopped, or the input / display unit 3 or the like may notify that there is a physical abnormality in the secure area S.

第1のタッチ入力検出部23は、入力/表示部3に対するタッチ入力を検出する機能を有する。例えば、第1のタッチ入力検出部23は、PINを入力するための物理的なキーパッド又はソフトウェアキーパッドであるピンパッド(PINPAD)への入力を検出してもよい。第1のタッチ入力検出部23は、例えば、指又はスタイラスペンを用いて、署名の入力を検出してもよい。第1のタッチ入力検出部23は、例えば、指又はスタイラスペンを用いて、PINの手書き入力を検出してもよい。第1のタッチ入力検出部23は、入力検知部の一例である。   The first touch input detection unit 23 has a function of detecting a touch input to the input / display unit 3. For example, the first touch input detection unit 23 may detect an input to a pin pad (PINPAD) which is a physical keypad or a software keypad for inputting a PIN. The first touch input detection unit 23 may detect an input of a signature using, for example, a finger or a stylus pen. The first touch input detection unit 23 may detect the handwritten input of the PIN using, for example, a finger or a stylus pen. The first touch input detection unit 23 is an example of an input detection unit.

電源部24は、セキュア領域Sの電源であり、バッテリ25から電源の供給を受けて、セキュア領域S(例えば、第1のCPU21a)へ電源を供給する。第1のCPU21aは、電源部24を制御することにより、セキュア領域Sに配された一部又は全体の回路に対して、電源供給及び電源供給の停止が可能である。   The power supply unit 24 is a power supply for the secure area S, receives power from the battery 25, and supplies power to the secure area S (for example, the first CPU 21a). The first CPU 21 a can control the power supply unit 24 to supply power and stop power supply to some or all of the circuits arranged in the secure area S.

非セキュア領域Tは、第2のCPU31と、第2のフラッシュROM32と、第2のRAM33と、第2のタッチ入力検出部34と、表示制御部35と、第2のIF部36と、電源部37と、バッテリ38とを備えている。更に、非セキュア領域Tは、局所無線通信部40と、広域無線通信部41と、キー入力部42と、磁気カードリーダ部43とを備えている。   The non-secure area T includes a second CPU 31, a second flash ROM 32, a second RAM 33, a second touch input detection unit 34, a display control unit 35, a second IF unit 36, a power source A unit 37 and a battery 38 are provided. Further, the non-secure area T includes a local radio communication unit 40, a wide area radio communication unit 41, a key input unit 42, and a magnetic card reader unit 43.

非セキュア領域Tでは、第2のCPU31に対して、各種の構成部が電気的・論理的に接続される。第2のCPU31は、非セキュア領域Tにおける構成部の全体を統括する。第2のCPU31は、例えば、第2のフラッシュROM32に格納されたプログラムを実行することで、各種制御、処理、設定、判定等を行う。   In the non-secure area T, various components are electrically and logically connected to the second CPU 31. The second CPU 31 supervises the entire components in the non-secure area T. For example, the second CPU 31 executes various programs, processes, settings, determinations, and the like by executing a program stored in the second flash ROM 32.

第2のフラッシュROM32は、各種のデータを記憶する機能を有する。記憶されるデータは、業務アプリケーションプログラムやそれら業務に関わるデータでもよいし、決済処理装置1(例えば非セキュア領域T)を制御するためのプログラムでもよい。従って、第2のフラッシュROM32は、情報処理プログラムを記憶する記憶媒体の一例である。   The second flash ROM 32 has a function of storing various data. The stored data may be a business application program or data related to the business, or a program for controlling the payment processing apparatus 1 (for example, the non-secure area T). Therefore, the second flash ROM 32 is an example of a storage medium that stores the information processing program.

第2のRAM33は、例えば、決済処理装置1(例えば非セキュア領域Tにおける構成部)の動作に伴う演算処理の際に、演算処理の途中において発生する処理データを、一時的に記憶するために用いられるメモリである。   For example, the second RAM 33 temporarily stores processing data generated during the arithmetic processing during the arithmetic processing accompanying the operation of the payment processing apparatus 1 (for example, a component in the non-secure area T). This is the memory used.

第2のタッチ入力検出部34は、入力/表示部3に対するタッチ入力を検出する機能を有する。表示制御部35は、入力/表示部3の表示を制御する機能を有する。   The second touch input detection unit 34 has a function of detecting a touch input to the input / display unit 3. The display control unit 35 has a function of controlling the display of the input / display unit 3.

セキュア領域Sおよび非セキュア領域Tは、第1のIF部22及び非セキュア領域Tに設けられた第2のIF部36を介して、互いに接続され、各種のデータやコマンドの受け渡しが行われる。第1のIF部22と第2のIF部36とは、互いに結合可能である。   The secure area S and the non-secure area T are connected to each other via the first IF section 22 and the second IF section 36 provided in the non-secure area T, and various data and commands are exchanged. The first IF unit 22 and the second IF unit 36 can be coupled to each other.

電源部37は、非セキュア領域Tの電源であり、バッテリ38から電源の供給を受けて、非セキュア領域T(例えば、第2のCPU31)へ電源を供給する。第2のCPU31は、電源部37を制御することにより、非セキュア領域Tに配された一部又は全体の回路に対して、電源供給及び電源供給の停止が可能である。   The power source unit 37 is a power source for the non-secure area T, and receives power from the battery 38 and supplies power to the non-secure area T (for example, the second CPU 31). The second CPU 31 can control the power supply unit 37 to supply power and stop power supply to a part or all of the circuits arranged in the non-secure area T.

局所無線通信部40は、局所無線通信アンテナ40aと接続され、図示しない局所無線通信路を用いて、例えば無線LAN通信する機能を有する。局所無線通信部40は、無線LAN通信以外の通信(例えばBluetooth(登録商標)通信)を行ってもよい。   The local wireless communication unit 40 is connected to the local wireless communication antenna 40a and has a function of performing, for example, wireless LAN communication using a local wireless communication path (not shown). The local wireless communication unit 40 may perform communication other than wireless LAN communication (for example, Bluetooth (registered trademark) communication).

広域無線通信部41は、広域無線通信アンテナ41aと接続され、図示しない広域無線通信路(例えばWAN(Wide Area Network))を介して通信する機能を有する。広域無線通信路における通信は、例えば、無線電話回線(W−CDMA(Wideband Code Division Multiple Access)、CDMA(Code Division Multiple Access)2000、LTE(Long Term Evolution)などの携帯電話回線)を用いて行われてもよい。   The wide area wireless communication unit 41 is connected to the wide area wireless communication antenna 41a and has a function of communicating via a wide area wireless communication path (for example, WAN (Wide Area Network)) not shown. Communication in a wide area wireless communication path is performed using, for example, a wireless telephone line (a mobile telephone line such as W-CDMA (Wideband Code Division Multiple Access), CDMA (Code Division Multiple Access) 2000, LTE (Long Term Evolution)). It may be broken.

キー入力部42は、例えば、非セキュア領域に配置されたキーボード部5からの入力を受け付ける機能を有する。磁気カードリーダ部43は、磁気カードの磁気ストライプを読み取る機能を有する。   The key input unit 42 has a function of receiving an input from the keyboard unit 5 arranged in the non-secure area, for example. The magnetic card reader unit 43 has a function of reading the magnetic stripe of the magnetic card.

このように、決済処理装置1は、セキュア領域Sと非セキュア領域Tとを含む。「耐タンパ性」を必要とする「セキュア」な部分は、セキュア領域Sに局所化されている。   As described above, the payment processing apparatus 1 includes the secure area S and the non-secure area T. A “secure” portion that requires “tamper resistance” is localized in the secure region S.

一方、非セキュア領域Tには、例えば、民生用に多数流通している情報端末(例えばスマートフォン、タブレット端末)やその一部が、プラットフォームとして採用されてもよい。   On the other hand, in the non-secure region T, for example, information terminals (for example, smartphones and tablet terminals) distributed in large numbers for consumer use or a part thereof may be adopted as a platform.

非セキュア領域Tにおいて汎用のプラットフォームを採用することで、決済用のアプリケーション・ソフトウェア(以下「決済アプリケーション」、及びその他の業務に用いられるアプリケーション・ソフトウェア(以下「業務アプリケーション」)の開発資産の再利用や流用は、容易となる。また、決済アプリケーション及びその他の業務アプリケーションは、例えば高い演算処理能力を備える非セキュア領域Tにおける第2のCPU31により処理されることで、ストレスなく柔軟に動作する。また、決済のスキームが多様化された決済処理や多様な業務アプリケーションが容易に利用でき、それらが短期間で決済処理装置へ搭載できる。   By adopting a general-purpose platform in the non-secure area T, reuse of development assets of application software for payment (hereinafter “payment application” and application software used for other operations (hereinafter “business application”)) In addition, the settlement application and other business applications can be flexibly operated without stress by being processed by the second CPU 31 in the non-secure area T having high calculation processing capability, for example. In addition, payment processing with various payment schemes and various business applications can be easily used, and they can be installed in a payment processing apparatus in a short period of time.

フレーム部材9に固定される基板を第1の基板6と第2の基板7とで説明したが、「第1」または「第2」に限定される必要は無く、例えば電子部品8を第2の基板7に設けても良く、また、電子部品8を二つに分けてそれぞれの基板に設けても良い。   Although the substrate fixed to the frame member 9 has been described with the first substrate 6 and the second substrate 7, the substrate need not be limited to “first” or “second”. Alternatively, the electronic component 8 may be divided into two and provided on each substrate.

尚、本発明は、上述した実施形態に限定されるものではなく、適宜、変形、改良、等が可能である。その他、上述した実施形態における各構成要素の材質、形状、寸法、数値、形態、数、配置箇所、等は本発明を達成できるものであれば任意であり、限定されない。   In addition, this invention is not limited to embodiment mentioned above, A deformation | transformation, improvement, etc. are possible suitably. In addition, the material, shape, dimension, numerical value, form, number, arrangement location, and the like of each component in the above-described embodiment are arbitrary and are not limited as long as the present invention can be achieved.

本発明に係る情報処理装置は、セキュア領域のモジュール化や小型化、および耐タンパ性の向上を要求する情報処理装置の用途に適用可能である。   The information processing apparatus according to the present invention is applicable to the use of an information processing apparatus that requires modularization and downsizing of the secure area and improvement of tamper resistance.

1:決済処理装置(情報処理装置)
2:筐体
3:入力/表示部
4:操作部
5:キーボード部
6:第1の基板
6P:第1の基板の基板配線パターン(第1のタンパ検知パターン)
7:第2の基板
7P:第2の基板の基板配線パターン(第2のタンパ検知パターン)
8:電子部品
9:フレーム部材
10:導電部材(電極接続部材)
10a:弾性部材
10b:導電膜
11:フレキシブル基板
11a:配線パターン
12:基板接続回路
12a:折り返し部
13:壁面部
14:弾性部材装着部
14a:壁部
15:貫通孔
16:二つの電極
20:タンパ検知回路
21:メモリ内蔵CPU
S:セキュア領域
T:非セキュア領域
1: Payment processing device (information processing device)
2: casing 3: input / display unit 4: operation unit 5: keyboard unit 6: first substrate 6P: substrate wiring pattern of the first substrate (first tamper detection pattern)
7: Second substrate 7P: Substrate wiring pattern of second substrate (second tamper detection pattern)
8: Electronic component 9: Frame member 10: Conductive member (electrode connection member)
10a: elastic member 10b: conductive film 11: flexible substrate 11a: wiring pattern 12: substrate connection circuit 12a: folded portion 13: wall surface portion 14: elastic member mounting portion 14a: wall portion 15: through hole 16: two electrodes 20: Tamper detection circuit 21: CPU with built-in memory
S: Secure area T: Non-secure area

Claims (9)

第1の基板と、
前記第1の基板に対向して設けられる第2の基板と、
前記第1の基板および前記第2の基板の外形を囲う壁面部を備え、当該壁面部の内面側に前記第1の基板および前記第2の基板を支持するフレーム部材と、
前記第1の基板、前記第2の基板および前記フレーム部材に囲まれたセキュア領域の内部に配置され、前記セキュア領域の閉塞が解除されたことを検知するタンパ検知回路と、
前記壁面部の外側と前記内面側との接続端面および前記壁面部の外側全周を被覆し前記タンパ検知回路と電気的に接続される配線パターンを備えるフレキシブル基板と、を備え、
前記フレキシブル基板の長辺側一端部は、前記壁面部の内面と前記第1の基板の外形端面との間および前記セキュア領域の内部に配置され、
前記フレキシブル基板の長辺側他端部は、前記壁面部の内面と前記第2の基板の外形端面との間および前記セキュア領域の内部に配置される、
情報処理装置。
A first substrate;
A second substrate provided opposite to the first substrate;
A frame member that includes a wall portion enclosing the outer shapes of the first substrate and the second substrate, and supports the first substrate and the second substrate on the inner surface side of the wall portion;
A tamper detection circuit that is disposed inside a secure region surrounded by the first substrate, the second substrate, and the frame member, and detects that the block of the secure region is released;
A flexible substrate including a connection end surface between the outer side of the wall surface part and the inner surface side and a wiring pattern that covers the entire outer periphery of the wall surface part and is electrically connected to the tamper detection circuit;
One end of the flexible substrate on the long side is disposed between the inner surface of the wall surface and the outer end surface of the first substrate and inside the secure area,
The other end portion on the long side of the flexible substrate is disposed between the inner surface of the wall surface portion and the outer end surface of the second substrate and inside the secure area.
Information processing device.
請求項1に記載の情報処理装置であって、
前記第1の基板および前記第2の基板の平面視における外形が、前記フレーム部材の平面視における外形より小さい、情報処理装置。
The information processing apparatus according to claim 1,
An information processing apparatus, wherein an outer shape in plan view of the first substrate and the second substrate is smaller than an outer shape in plan view of the frame member.
請求項1に記載の情報処理装置であって、
前記壁面部の内面側には、前記壁面部と一体的に形成され、弾性部材が装着される弾性部材装着部が形成され、
当該弾性部材装着部は、前記弾性部材が装着される空間を確保する壁部より構成され、当該壁部の上下面が、前記第1の基板及び前記第2の基板を支持する、情報処理装置。
The information processing apparatus according to claim 1,
On the inner surface side of the wall surface portion, an elastic member mounting portion that is integrally formed with the wall surface portion and on which an elastic member is mounted is formed,
The elastic member mounting portion includes a wall portion that secures a space in which the elastic member is mounted, and an upper and lower surface of the wall portion supports the first substrate and the second substrate. .
第1の基板と、
前記第1の基板に対向して設けられる第2の基板と、
前記第1の基板および前記第2の基板の外形を囲う壁面部を有し、当該壁面部の内側には貫通孔が画定されるとともに、前記第1の基板および前記第2の基板が前記貫通孔に配置されるフレーム部材と、
前記貫通孔において前記第1の基板および前記第2の基板に挟まれたセキュア領域に配置され、前記セキュア領域の閉塞が解除されたことを検知するタンパ検知回路と
前記壁面部の外側と前記内側との接続端面および前記壁面部の外側全周を被覆し前記タンパ検知回路と電気的に接続される配線パターンを備えるフレキシブル基板と、を備え、
前記フレキシブル基板の長辺側一端部は、前記壁面部の内面と前記第1の基板の外形端面との間および前記セキュア領域の内部に配置され、
前記フレキシブル基板の長辺側他端部は、前記壁面部の内面と前記第2の基板の外形端面との間および前記セキュア領域の内部に配置される、
情報処理装置。
A first substrate;
A second substrate provided opposite to the first substrate;
The first substrate and the second substrate have a wall surface surrounding the outer shape, a through hole is defined inside the wall surface portion, and the first substrate and the second substrate pass through the hole. A frame member disposed in the hole;
A tamper detection circuit that is disposed in a secure region sandwiched between the first substrate and the second substrate in the through hole, and detects that the secure region is unblocked ;
A flexible substrate including a wiring pattern that covers a connection end surface between the outer side and the inner side of the wall surface part and an outer periphery of the wall surface part and is electrically connected to the tamper detection circuit;
One end of the flexible substrate on the long side is disposed between the inner surface of the wall surface and the outer end surface of the first substrate and inside the secure area,
The other end portion on the long side of the flexible substrate is disposed between the inner surface of the wall surface portion and the outer end surface of the second substrate and inside the secure area.
Information processing device.
請求項4に記載の情報処理装置であって、
前記第1の基板および前記第2の基板の平面視における外形が、前記フレーム部材の平面視における外形より小さい、情報処理装置。
The information processing apparatus according to claim 4,
An information processing apparatus, wherein an outer shape in plan view of the first substrate and the second substrate is smaller than an outer shape in plan view of the frame member.
請求項4に記載の情報処理装置であって、
前記貫通孔が画定された領域内には、前記壁面部と一体的に形成され、弾性部材が装着される弾性部材装着部が形成され、
当該弾性部材装着部は、前記弾性部材が装着される空間を確保する壁部より構成され、当該壁部の上下面が、前記第1の基板及び前記第2の基板を支持する、情報処理装置。
The information processing apparatus according to claim 4,
In the region where the through hole is defined, an elastic member mounting portion is formed integrally with the wall surface portion, and an elastic member is mounted,
The elastic member mounting portion includes a wall portion that secures a space in which the elastic member is mounted, and an upper and lower surface of the wall portion supports the first substrate and the second substrate. .
請求項1または請求項4のいずれかに記載の情報処理装置であって、
前記タンパ検知回路と電気的に接続される配線パターンを備えたフレキシブル基板が、前記壁面部の少なくとも外側全周を被覆して設けられる、情報処理装置。
An information processing apparatus according to claim 1, wherein:
An information processing apparatus, wherein a flexible substrate having a wiring pattern electrically connected to the tamper detection circuit is provided so as to cover at least the entire outer periphery of the wall surface portion.
請求項7に記載の情報処理装置であって、
前記第1の基板に設けられ、前記タンパ検知回路と電気的に接続される第1のタンパ検知パターンと、
前記第2の基板に設けられ、前記タンパ検知回路と電気的に接続される第2のタンパ検知パターンと、をさらに備え、
前記フレキシブル基板の配線パターンが、前記第1のタンパ検知パターンおよび前記第2のタンパ検知パターンとは独立して、前記タンパ検知回路に電気的に接続される、情報処理装置。
The information processing apparatus according to claim 7,
A first tamper detection pattern provided on the first substrate and electrically connected to the tamper detection circuit;
A second tamper detection pattern provided on the second substrate and electrically connected to the tamper detection circuit;
An information processing apparatus, wherein a wiring pattern of the flexible substrate is electrically connected to the tamper detection circuit independently of the first tamper detection pattern and the second tamper detection pattern.
請求項1または請求項4のいずれかに記載の情報処理装置であって、
前記第1の基板または前記第2の基板において他方の基板との対向面に実装され、保護すべき情報が格納される保護対象としての電子部品をさらに備えた、情報処理装置。
An information processing apparatus according to claim 1, wherein:
An information processing apparatus, further comprising: an electronic component mounted on a surface of the first substrate or the second substrate facing the other substrate and storing information to be protected.
JP2014069493A 2014-03-28 2014-03-28 Information processing device Active JP5703453B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014069493A JP5703453B1 (en) 2014-03-28 2014-03-28 Information processing device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014069493A JP5703453B1 (en) 2014-03-28 2014-03-28 Information processing device

Publications (2)

Publication Number Publication Date
JP5703453B1 true JP5703453B1 (en) 2015-04-22
JP2015191535A JP2015191535A (en) 2015-11-02

Family

ID=52985954

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014069493A Active JP5703453B1 (en) 2014-03-28 2014-03-28 Information processing device

Country Status (1)

Country Link
JP (1) JP5703453B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6598312B2 (en) * 2017-12-08 2019-10-30 Necプラットフォームズ株式会社 Enclosure device and electronic device
JP2023125292A (en) * 2022-02-28 2023-09-07 ニデックインスツルメンツ株式会社 Information processing device

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06337819A (en) * 1993-05-31 1994-12-06 Fuji Film Micro Device Kk Memory card
JP2001242951A (en) * 2000-02-28 2001-09-07 Matsushita Electric Ind Co Ltd Terminal equipment
JP2006190222A (en) * 2005-01-07 2006-07-20 Fuji Electric Holdings Co Ltd Information medium and security system
JP2008033593A (en) * 2006-07-28 2008-02-14 Sony Corp Data storage device, data protection method and communication equipment
JP2008547240A (en) * 2005-06-30 2008-12-25 シーメンス アクチエンゲゼルシヤフト Sensitive electronic device data module hardware protection device against unauthorized manipulation from outside
JP2013054689A (en) * 2011-09-06 2013-03-21 Panasonic Corp Terminal device
JP2013186602A (en) * 2012-03-06 2013-09-19 Toshiba Tec Corp Magnetic card reader and electronic apparatus

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06337819A (en) * 1993-05-31 1994-12-06 Fuji Film Micro Device Kk Memory card
JP2001242951A (en) * 2000-02-28 2001-09-07 Matsushita Electric Ind Co Ltd Terminal equipment
JP2006190222A (en) * 2005-01-07 2006-07-20 Fuji Electric Holdings Co Ltd Information medium and security system
JP2008547240A (en) * 2005-06-30 2008-12-25 シーメンス アクチエンゲゼルシヤフト Sensitive electronic device data module hardware protection device against unauthorized manipulation from outside
JP2008033593A (en) * 2006-07-28 2008-02-14 Sony Corp Data storage device, data protection method and communication equipment
JP2013054689A (en) * 2011-09-06 2013-03-21 Panasonic Corp Terminal device
JP2013186602A (en) * 2012-03-06 2013-09-19 Toshiba Tec Corp Magnetic card reader and electronic apparatus

Also Published As

Publication number Publication date
JP2015191535A (en) 2015-11-02

Similar Documents

Publication Publication Date Title
JP5656303B1 (en) Information processing device
JP6052561B1 (en) Transaction terminal device and information input device
JP5685739B1 (en) Portable payment terminal
US20070271544A1 (en) Security sensing module envelope
US20210141946A1 (en) System, device and method for protecting information of a payment transaction using tamper-resistant portable stick computer device
JP5455250B2 (en) Information processing device
US20100108771A1 (en) Financial transaction card
US10657514B2 (en) Settlement terminal device
US20130298252A1 (en) System for mechanical and electronic protection of safe equipment
JP5703453B1 (en) Information processing device
KR101402827B1 (en) Pin pad and security method thereof
US9430675B2 (en) Encrypting pin pad
JP6296397B2 (en) Transaction terminal device
WO2018153022A1 (en) Sensitive element protection mechanism and payment device
JP2017117056A (en) Transaction terminal device and information input device
KR101410699B1 (en) Mobile terminal having security function
JP2004362366A (en) Information processing terminal, its control method, and its control program
JP2017117057A (en) Transaction terminal device and tamper detection device
JP6268500B2 (en) Transaction terminal device and security module
JP7437664B1 (en) payment terminal
CN219695747U (en) Data storage protection device and electronic equipment
US10891401B2 (en) Mobile terminal having security function
US20160253526A1 (en) Secure data entry device
CN116824770A (en) electronic device
JP2001265660A (en) Ciphering/deciphering device

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141202

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20150119

R151 Written notification of patent or utility model registration

Ref document number: 5703453

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151