JP2012525753A - 通信システム及び方法 - Google Patents
通信システム及び方法 Download PDFInfo
- Publication number
- JP2012525753A JP2012525753A JP2012507813A JP2012507813A JP2012525753A JP 2012525753 A JP2012525753 A JP 2012525753A JP 2012507813 A JP2012507813 A JP 2012507813A JP 2012507813 A JP2012507813 A JP 2012507813A JP 2012525753 A JP2012525753 A JP 2012525753A
- Authority
- JP
- Japan
- Prior art keywords
- decoding
- decoder
- optimal
- suboptimal
- applying
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 40
- 238000004891 communication Methods 0.000 title claims description 17
- 238000012937 correction Methods 0.000 claims abstract description 19
- 238000004422 calculation algorithm Methods 0.000 claims description 19
- 238000012544 monitoring process Methods 0.000 claims description 14
- 238000004519 manufacturing process Methods 0.000 claims description 5
- 230000004044 response Effects 0.000 claims description 5
- 238000012545 processing Methods 0.000 description 17
- 238000004364 calculation method Methods 0.000 description 12
- 230000006870 function Effects 0.000 description 9
- 230000015654 memory Effects 0.000 description 6
- 230000001934 delay Effects 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000005259 measurement Methods 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 4
- 230000002411 adverse Effects 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 238000013480 data collection Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000003607 modifier Substances 0.000 description 2
- 230000006855 networking Effects 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000010267 cellular communication Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000001010 compromised effect Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 239000003550 marker Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 230000005236 sound signal Effects 0.000 description 1
- 238000007619 statistical method Methods 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
- H03M13/2957—Turbo codes and decoding
- H03M13/2975—Judging correct decoding, e.g. iteration stopping criteria
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/61—Aspects and characteristics of methods and arrangements for error correction or error detection, not provided for otherwise
- H03M13/612—Aspects specific to channel or signal-to-noise ratio estimation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/63—Joint error correction and other techniques
- H03M13/6337—Error control coding in combination with channel estimation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6502—Reduction of hardware complexity or efficient processing
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6508—Flexibility, adaptability, parametrability and configurability of the implementation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0045—Arrangements at the receiver end
- H04L1/0054—Maximum-likelihood or sequential decoding, e.g. Viterbi, Fano, ZJ algorithms
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Theoretical Computer Science (AREA)
- Artificial Intelligence (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Error Detection And Correction (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
直列連接復号化を実行するためのシステム、方法及び製造物が図示及び説明される。復号化は、アウター復号化中に複数のデータブロックに行った訂正数の指標をモニタし、最適インナー復号化が適用されるときに直列連接復号化を実行するプロセッサが受ける計算負荷と比較して、次善インナー復号化の適用がプロセッサが受ける計算負荷を低減するか判断することを含む。
Description
本主題は、通信システムのための技術及び装置に関する。より詳細には、データを復号化するための技術及び装置に関する。
直列連接復号化は、典型的には、直列接続される2つのデコーダを伴う。第1デコーダは、典型的には、インナーデコーダと呼ばれ、第2デコーダは、アウターデコーダと呼ばれる。直列連接は、多くの利用に適する。1つの具体例は、コードワードからの情報ビットの復元である。
より具体的な例では、DVBT(Digital Video Broadcast Terrestrial)規格は、送信機において直列連接符号化を利用する。送信機は、非バイナリブロックコード(Reed−Solomon(RS)コードなど)と、これに後続するパンクチャード畳み込み符号(しばしば順方向誤り訂正と呼ばれる)とを有する。放送を視聴するため、受信機は、直列連接復号化を利用する。典型的な実現形態は、インナーデコーダとしてViterbiデコーダと、アウターデコーダとしてReed−Solomonデコーダとを利用する。
一部の具体例では、セットボックス又はテレビは、受信機能を有する。しかしながら、他のメーカーは、パーソナルコンピュータをDVBT受信機に変換可能な集積回路を開発している。例えば、消費者は、自らのパーソナルコンピュータ上で地上波放送を受信及び視聴することを可能にするUSBに着脱可能な受信機を購入することができる。
このような装置では、パーソナルコンピュータのプロセッサは、しばしば特定の受信機能を提供するのに利用される。例えば、パーソナルコンピュータのプロセッサは、復号化処理の一部又はすべてを提供するのに利用可能である。この結果、他のタスクを実行するためのパーソナルコンピュータのプロセッサの利用性に悪影響を及ぼす。
一例では、本開示は、直列連接復号化を実行するためのシステム、方法及び製造物に関する。次善的なインナーデコーダの利用は、最適なインナー復号化を実行するのと比較するとき、処理要素が受ける処理負荷を低減する。従って、プロセッサは、復号化に関連しない追加的なタスクを実行することが可能となる。
一態様では、本開示は、インナー復号化とアウター復号化とを有する直列連接復号化を実行する方法に関する。本方法は、アウター復号化中に複数のデータブロックに行った訂正数の指標をモニタし、最適インナー復号化が適用されるとき直列連接復号化を実行するプロセッサが受ける計算負荷と比較して、次善インナー復号化の適用がプロセッサが受ける計算負荷を低減するか判断することを含む。本方法はまた、受ける計算負荷が低減されると上記判断が示すとき、プロセッサが直列連接復号化されるデータに対して次善インナー復号化を適用することを含む。
他の各種実施例では、本方法はまた、次善復号化により以前に復号化されたデータブロックの一部に最適インナー復号化を一時的に適用することを含むことができる。この再復号化は、アウター復号化の出力がエラーを含んでいるという指摘に応答して実行される。本方法はまた、インナー復号化の出力のバイトエラーレートをモニタすることを含むことができる。インナーデコーダの出力のデインタリーブがまた、本方法に含めることができる。
いくつかの実施例では、アウターデコーダは、Reed−Solomon復号化アルゴリズムを実現するReed−Solomonデコーダである。各種の最適及び次善インナー復号化ペアが、システム及び方法の一部として実現可能である。例えば、最適インナー復号化は、64状態のViterbi復号化を適用することを含み、次善インナー復号化は、32状態のViterbi復号化を適用することを含む。他の実施例は、ログMAPターボ復号化アルゴリズムを適用する最適インナー復号化と、マックスログMAPターボ復号化アルゴリズムを適用する次善インナー復号化とを含む。さらなる他の実施例は、最適LDPCインナー復号化の繰り返し数と比較すると、より少ない繰り返し数によりLDPC復号化を適用する次善インナー復号化を有する。
他の実施例では、本開示は、直列連接復号化を実行するシステムに関する。本システムは、セレクタと、最適インナーデコーダと、次善インナーデコーダと、アウターデコーダとを含む。セレクタは、入力と複数の出力とを有する。最適インナーデコーダは、第1セレクタ出力と通信する入力と出力とを有する。次善インナーデコーダは、第2セレクタ出力と通信する入力と出力とを有する。アウターデコーダは、最適インナーデコーダと次善インナーデコーダとのそれぞれの出力と通信する。アウターデコーダは、アウターデコーダの動作中に複数のデータブロックに行った訂正数の指標をモニタすることに基づき、最適インナーデコーダと次善インナーデコーダとが復号化用のデータを受信するか判断するセレクタと通信する出力を有する。
本開示の装置、システム及び方法は、多数のタイプの信号及びデータを復号化するのに利用可能である。例えば、音声信号が復号化可能である。また、ビデオ信号が復号化可能である。もちろん、合成された音声及びビデオ信号が復号化可能である。従って、ここに開示される装置、システム及び方法は、テレビアプリケーション、オーディオアプリケーション、無線通信アプリケーション(携帯電話、無線ネットワーキングなど)、ネットワーキングアプリケーション及び他のアプリケーションにおいて利用可能である。
一実施例では、本開示は、ここに開示される復号化を実現する各種形態を示す。一実施例では、デコーダは、プロセッサ(セットトップボックスに配置されるなど)と、ソフトウェアにより実行される関連するソフトウェアとを有する。他の実施例では、プロセッサは、携帯電話に配置され、関連するソフトウェアは、電話によって実行される。もちろん、ラジオは、関連するソフトウェアを実行するプロセッサを含むことができる。
他のコンセプトは、直列連接復号化を実現するのに特有のソフトウェアに関する。ソフトウェアプロダクトは、このコンセプトに従って、少なくとも1つのマシーン可読媒体と当該媒体により搬送される情報とを含む。媒体により搬送される情報は、実行可能なプログラムコードであってもよい。
他の実施例では、本開示は、製造物に関する。製造物は、マシーン可読記憶媒体と、プログラム可能なシステムによって実行されると、インナー復号化とアウター復号化とを有する直列連接復号化の機能をシステムに実行させるマシーン可読記憶媒体に実現される実行可能なプログラム命令とを有する。当該機能は、アウター復号化中に複数のデータブロックに行った訂正数の指標をモニタし、最適インナー復号化が適用されるときに直列連接復号化を実行するプログラム可能なシステムのプロセッサが受ける計算負荷と比較して、次善インナー復号化の適用がプロセッサが受ける計算負荷を低減するか判断することを含む。当該機能はまた、受ける計算負荷が低減されるという判断が示されると、プロセッサが次善インナー復号化を直列連接復号化されるデータに対して適用することを含む。
他の実施例では、制御機能は、RS出力を利用して、次善インナーデコーダが失敗したか判断し、肯定される場合、最適インナーデコーダによる再復号化をトリガする。制御機能はまた、インナーデコーダが以降のブロックにおいてより低い負荷を生じさせることが期待されるか決定するようにしてもよい。このような決定は、例えば、RS復号化結果に対して実行される統計解析などに基づくものであってもよい。最適デコーダが現在のチャネル状態に置いてより低い負荷を有するとされる場合、以降のRS解析がチャネル状態が次善デコーダの利用に役立つと結論付けるまで、次善デコーダは以降のブロックにおいては利用されない。
次善インナーデコーダは、最適デコーダの一部でなく、情報を共有しない。一例となるシステムにおけるRSデコーダは、インナーデコーダの復号化を支援しない。それは、次のブロックに対して何れのデコーダが実行するか判断するためと、次善モードの復号化の検証として使用される。
以下の詳細な説明では、関連する教示の完全な理解を提供するため、多数の具体的詳細が一例として提供される。しかしながら、本教示はこのような詳細なしに実現されてもよいことが当業者に明らかであるべきである。他の例では、本教示の特徴を不要に不明りょうにすることを回避するため、周知の方法、処理、構成要素及び/又は回路が、詳細なしに比較的ハイレベルに説明された。
ここに開示される各種具体例は、直列連接復号化を実行するシステム、方法及び製造物に関する。ここに開示される直列連接復号化は、いくつかの具体例では、他の直列連接復号化システムと比較すると、プロセッサによる処理負荷を軽減する。この負荷の軽減は、データの復号化中に他のタスクを実行するため処理リソースを解放することになる。
添付した図面に図示され、後述される実施例が詳細に説明される。図1は、直列連接復号化を実行するシステム10の一実施例を示す。システム10は、バッファ14と、セレクタ18と、最適インナーデコーダ22と、次善インナーデコーダ26と、デインタリーバ30と、アウターデコーダ34とを有する。
バッファ14は、復調装置(図示せず)及びセレクタ18と通信する。バッファ14は、実質的に復調装置から受信したデータブロックを格納するメモリである。データブロックは、一例では、テレビ放送の受信信号を表す。バッファ14は、復号化を実行する図6及び7に示されるような計算装置(パーソナルコンピュータなど)のメモリ内に配置できる。バッファ14は、RAM(Random Access Memory)などとすることができる。
バッファ14の格納サイズは、一例では、デインタリーバ30とインナーデコーダ22,26の遅延(復号化ブロックに関して表現される)の合計に等しくなるよう選択される。もちろん、バッファ14は、用途に依存してより大きく又はより小さくすることができる。一例では、インナーデコーダ22,26の遅延は1データブロックであると仮定する。ある期間データブロックを格納することは、必要に応じてデータブロックの再復号化を可能にする。例えば、次善インナー復号化がいくつかのデータブロックに当初に適用される場合、アウターデコーダの出力はエラーを示す可能性がある。このような場合、次善インナーデコーダ26を用いて以前に復号化したデータブロックの一部又はすべてが、バッファ14から抽出され、最適インナーデコーダ22を用いて再復号化される。再復号化のさらなる詳細は、後述される。
セレクタ18は、バッファ14、最適インナーデコーダ22及び次善インナーデコーダ26と通信する。セレクタ18は、バッファ14から受信したデータブロックに最適インナー復号化又は次善インナー復号化適用されるか選択するための機構を提供する。実質的に、セレクタ18は、インナーデコーダ22,26の1つをバッファ14に接続するためのスイッチとして機能する。セレクタ18は、ソフトウェアルーチン物理的電子回路(トランジスタやダイオードなど)におけるフラグを含む多数の形態をとりうる。2つの状態ポジション0又はポジション1を有するものとしてセレクタ18は示されるが、存在するインナーデコーダの個数に依存してより多くの状態が可能であることが理解されるべきである。
最適インナーデコーダ22は、セレクタ18及びデインタリーバ30と通信する。セレクタ18との接続は、定期的に確立することが可能である。すなわち、セレクタ18との接続は、必要に応じて一時的に適用及び削除可能である。この処理のさらなる詳細は、後述される。ここで用いられる最適とは、次善インナーデコーダ26と比較してより大きな処理負荷をもたらす復号化を意味する。修飾語としての“最適”の利用は、完全性の絶対的な指標を意味するものでない。それは単に、インナーデコーダの間の分離の程度を示すのに利用されるにすぎない。例えば、3つのインナーデコーダが使用される場合、特定のアプリケーションでは、良好なインナーデコーダ、より良好なインナーデコーダ及び最善のインナーデコーダとみなすことができる。このような場合、“最善のインナーデコーダ”が、最適インナーデコーダ22とみなすことができる。いくつかのアプリケーションでは、最適インナーデコーダ22はハードウェアにより実現される。他のアプリケーションでは、最適インナーデコーダ22はソフトウェアにより実現される。また、ソフトウェアとハードウェアとの組み合わせが利用可能である。
一例では、最適インナーデコーダ22は、Veterbiデコーダである。Viterbiデコーダは、いくつかの状態(例えば、64個の)を有する。最適インナーデコーダ22は、本例では、Viterbi復号化アルゴリズムをバッファ14から受信したデータブロックに適用する。
他の例では、最適インターデコーダ22は、次善デコーダ26と比較すると、より多くの復号化繰り返しを実現するLDPC(Low Density Parity Check)デコーダとすることができる。最適インナーデコーダ22は、何れかの復号化アルゴリズムを実現可能である。具体例として、以下に限定することなく、確率伝搬アルゴリズム、メッセージパッシングアルゴリズム、積和アルゴリズムなどがあげられる。LDPCコードはまた。Gallagherコードと呼ばれる。
さらなる実施例では、最適インナーデコーダ22は、ターボコードデコーダである。特定の実施例では、最適インナーデコーダ22は、ログMAPターボ復号化アルゴリズムを実装する。もちろん、他の既知のターボコード復号化アルゴリズムが利用可能である。
次善インナーデコーダ26は、セレクタ18及びデインタリーバ30と通信する。セレクタ18との接続は、定期的に確立することができる。すなわち、セレクタ18との接続は、必要に応じて一時的に適応及び削除することができる。ここで使用される次善とは、最適インナーデコーダ22と比較するとき、処理負荷を低減する復号化を示す。修飾語としての“次善”の使用は、絶対的な指標を意味するものでない。いくつかのアプリケーションでは、次善インナーデコーダ26はハードウェアにより実現される。他のアプリケーションでは、次善インナーデコーダ26はソフトウェアにより実現される。また、ソフトウェアとハードウェアとの組み合わせがまた利用可能である。
いくつかのアプリケーションでは、次善インナーデコーダ26は、最適インナーデコーダ22の補完として選択される。例えば、64状態のViterbiデコーダが最適デコーダ22である場合、次善インナーデコーダ26は、より少ない(例えば、32個の)状態を有するViterbiデコーダである。他の実施例では、最適インナーデコーダ22が32状態のViterbiデコーダである場合、次善インナーデコーダ26は16状態を有することが可能である。他の実施例では、最適デコーダ26と比較するとき、より少数の復号化繰り返しを有するLDPC復号化アルゴリズムが利用される。また、次善インナーデコーダ26は、最適インナーデコーダ22がログMAPターボコード復号化アルゴリズムを実行しているとき、マックスログMAPターボ復号化アルゴリズムを実行可能である。もちろん、次善インナーデコーダが復号化をプロセッサが実行することにより受ける処理負荷を低減する場合、最適インナーデコーダ22と次善インナーデコーダ26との各種組み合わせが利用可能である。
デインタリーバ30は、最適インナーデコーダ22及び次善インナーデコーダ26と通信する。デインタリーバ30は、インナー復号化されたデータを受信し、インナー復号化されたデータ内でエラーパターンをランダム化する。いくつかのアプリケーションでは、インナーデコーダ22,26は、出力としてデータビットを生成するよう動作する。このような場合、これらのビットは、デインタリーバ30による処理前にバイトに変換される。いくつかの実施例では、デインタリーバ30は、複数の復号化ブロックの遅延を有する畳み込みデインタリーバである。
アウターデコーダ34は、デインタリーバ30と通信する。アウターデコーダ34は、具体的なバイト数“B”バイトまで訂正することが可能であると仮定される。すなわち、アウターデコーダ34は、最大数のバイトエラーを有する入力を受け付け、これらのエラーを良好に訂正することができる。アウターデコーダへの入力がB個より多くのエラーを有する場合、アウターデコーダ34の出力は復号化失敗を示す。この指摘は、一部の実施例では、次善インナーデコーダを用いて当初復号化されたデータブロックを最適インナーデコーダ22により再符号化することをトリガするのに用いられる。
アウターデコーダ34は、一例では、Reed−Solomon(RS)デコーダである。アウターデコーダ34はまた、インナー復号化されたデータに対して実行される訂正の回数を示す。この訂正回数の指標は、最適インナー復号化又は次善インナー復号化がシステムの全体的なエラーパフォーマンスに影響を与えることなくシステムによって利用可能である。他のデコーダは、それが復号化が失敗したか否かを極めて高い信頼度で示す場合、アウターデコーダ34として利用可能である。アウターデコーダ34の出力は、復号化されたデータである。
システム10の1つの目標は、チャネル状態がより低い計算負荷により次善インナーデコーダが使用されることを可能にするとき、最適インナーデコーダを利用する装置内で同じエラーパフォーマンスを取得することである。これは、エラー統計をモニタし、双方の動作モード(すなわち、最適及び次善)において他方のモードがプロセッサが受けるより低い計算負荷を提供するか正確に予測することによって実現可能である。モード間の高速切替は、変動するチャネル状態に応答することができる。従って、何れかのモードにおいて、出力エラーパフォーマンスは実質的に損なわれない。
動作について、上述されたシステム10は、データブロックの直列連接復号化を提供する。図示されるように、システムは2つの動作モードを提供することができる。第1モードは次善モードと呼ばれる。また、第2モードは最適モードと呼ばれる。最適モードでは、セレクタ18はポジション0に留まり、これにより、バッファ14、最適インナーデコーダ22、デインタリーバ30及びアウターデコーダ34を有する通信パスが確立される。
次善モードでは、セレクタ18は、通常はポジション1にある。しかしながら、アウターデコーダ34の失敗の結果として、再復号化が起動されると、それはポジション0に切り替えられる。次善モードによる動作時、バッファ14、次善インナーデコーダ26、デインタリーバ30及びアウターデコーダ34との間で通信パスが確立される。しかしながら、再符号化が必要である場合、セレクタ18は、最適インターデコーダ22にスイッチするため、ポジション0に一時的に移行する。これは、データブロックの再復号化を可能にする。データブロックが再復号化された後、セレクタはポジション1に戻り、次善インナーデコーダ26は、処理パスに戻される。
図2を参照して、直列連接復号化を実行する方法200が説明される。方法200は、アウターデコーダ34により実行される訂正をモニタし(ステップ210)、次善インナー符号化が許容されるか判断し(ステップ220)、次善インナー符号化を適用する(ステップ230)ことを含む。一部の実施例では、本方法はまた、アウターデコーダ34の出力においてエラー(復号化の失敗など)を検出し(ステップ240)、最適インナー復号化を用いて以前に復号化されたデータの一部を再復号化する(ステップ250)ことを含む。
一実施例では、セレクタ18が復号化の開始時にポジション0からスタートすると仮定する。ある期間後、アウターデコーダ34の出力に基づき測定が行われ、セレクタがポジション1に移行すべきか判断される。例えば、ある期間におけるアウターデコーダ34により訂正されたエラー数が閾値未満である場合、スイッチポジションは1に変更可能である。ここで、訂正されたエラー数に基づき、次善インナーデコーダ26は、最適インナーデコーダ22と比較するときより小さな計算負荷により復号化を処理可能であると推定される。次善インナーデコーダ26の利用は、典型的には、アウターデコーダ34の出力に悪影響を有さない。これは、アウターデコーダはB個までのエラーを訂正可能であるためである。次善インナーデコーダ26がB個未満のエラーを有するデータブロックを出力する限り、アウターデコーダ34は当該データブロックを訂正できる。
他の実施例では、アウターデコーダ34により行われる訂正数のモニタ(ステップ210)は、アウターデコーダ34への入力において測定されるバイトエラーレート(ByER)を決定することを含む。上述されるように、アウターデコーダ34はBバイトまで訂正可能であると仮定する。アウターデコーダ34の入力においてNバイトより多くのエラーがある場合、アウターデコーダは復号化失敗を示す。復号化が成功した場合、訂正されたバイトがアウターデコーダ34により生成される。本実施例では、N個のデータブロックの復号化中にRSデコーダのフィードバックをモニタすることによって、ByERが推定される。式1は、ByERの指標を示す。
一実施例では、次善インナー符号化が許容できるかの判断(ステップ220)は、測定されたByERを用いて、当該ノードにおける処理に係る計算コスト(計算要素のプロセッサが受ける負荷など)を計算することを含む。計算コストの推定値は、各モードにおけるバイトエラーレートの間の所定の関係を用いて計算される。
例えば、最適モードでは、スイッチはポジション0にロックされ、最適モードの測定値はByERsw0により示される。ここでの添え字は、スイッチポジションを示す。次善モードでは、スイッチは、ポジション1と0の双方にあってもよいが、スイッチがポジション1にあるときにByERが測定される。従って、次善モードのByERは、ByERsw1により示される。何れかのモードにおいて、当該モードにおける計算コストは、当該モードの測定から計算される。上述されるように、他のノードにおけるコストの推定値は、ByERsw0とByERsw1との間の所定の関係を用いることによって良好に計算可能である。この関係を利用することによって、次善モードにおける動作が処理要素が受ける処理負荷を低減するかの決定は、アウターデコーダの出力に悪影響を与えることなく低減される。すなわち、ByERをモニタすることによって、インナーデコーダから生じるビットエラー数を潜在的に増加させる判断が可能となる。インナーデコーダから生じるビットエラーの潜在的な増加は、次善デコーダを利用した結果である。しかしながら、インナーデコーダの処理要求は全体的な処理要求の大きなパーセンテージを説明するため、次善インナー復号化を利用することから生じる処理の低減は、全体的な処理負荷の有意な影響を有しうる。
図3を参照して、ByERsw0とByERsw1との間の関係が図示及び説明される。図示されるように、ByERsw0とByERsw1との間の関係は、変調及びコードレートに依存する。図3は、64QAMの変調と3/4のインナーコードレートとについて、この関係を示す。図3は、次善モードにおけるByERsw1に対する最適モードにおけるByERsw0のプロットである。この結果は異なるチャネルに対するシミュレーションに関し、図3のマーカー“*”として示される。実線は、最も良く適合する6次多項式g(ByER)を表す。もちろん、他の変調とコードレートとの組み合わせは、他の多項式をもたらす。
上述されるように、計算コストの推定値“C”は、次善モードで動作するか決定するのに利用可能である。以下の式は、最適モードCOと次善モードCSOとの計算コストを計算する方法の一例を示す。以下の式では、idの添え字は、インナー復号化を表す。式において、Cod(b)は、訂正バイトエラー数bのアウターデコーダの計算コストを表す。また、Cdeintは、デインタリーバ30の計算コストを示す。
スイッチポジション0においてNbバイトのブロックにbバイトエラーを有する確率は、
次善及び最適モードが競合するとき、ByERsw0は極めて低くなる。従って、
最適モードの平均的な計算コストCOは、
従って、上記から式(2)を用いて、CO(ByERsw0)は、
上記から多項式g(ByERsw1)と式(5)とを用いて、CO(ByERsw1)は、
セレクタ18がポジション1にあるとき、Nbバイトのブロックにバイトエラーを有する確率は、
式(7)及び(3)から、次善デコーダを実行するための平均的な計算コストは、
式(7)から、CSO(ByERsw1)は、
上記の式を用いて、最適モード又は次善モードでの動作の間の関係が規定され、次善モードで動作するか決定するため利用可能である。この関係は、図4及び5から明らかである。図4は、CSOにより示される次善モードとCOにより示される最適モードとにおける計算コストに対する最適モードにおけるバイトエラーレートByERsw0を示す。図4は、多項式P(ByER)を用いてByERsw0からByERsw1を計算することによって生成可能であり、CSOはByERsw1から計算される。図5は、CSO及びCOに対するByERsw1を示す。図4と5の双方において、コストはCOに正規化される。さらに、COは、エラーがないとき1であると仮定される。(これは、最適モードに有利であるが、その効果は関心領域において無視できる。)
上記を用いて、エラー統計のモニタは、双方の動作モードにおいて他方のモードがより低い計算負荷を提供するか正確に予測することを可能にする。モード間の高速切替は、変化するチャネル状態に良好に応答可能である。何れのモードでも、出力エラーパフォーマンスは有意な影響を受けない。
上記を用いて、エラー統計のモニタは、双方の動作モードにおいて他方のモードがより低い計算負荷を提供するか正確に予測することを可能にする。モード間の高速切替は、変化するチャネル状態に良好に応答可能である。何れのモードでも、出力エラーパフォーマンスは有意な影響を受けない。
次善インナー復号化が許容されることを決定した後、システム10は、バッファ14から受信したデータに次善インナー復号化を適用する。例えば、システム10が復号化を開始するとき、スイッチはポジション0にあると仮定する。ある期間後、アウターデコーダ34の出力に基づき測定が行われ、セレクタ18をポジション1に移行させるか決定される。例えば、期間中のアウターデコーダ34による訂正エラー数が閾値未満である場合、スイッチポジションは1に変更可能である。ここで、訂正エラー数に基づき、次善デコーダがより低い計算負荷で復号化を処理可能であることが推定される。従って、セレクタ18は移行され、次善インナー復号化が以降のデータに適用される。
図2を参照して、方法200はまた、アウターデコーダ34の出力においてエラーを検出する(ステップ240)を含む。アウターデコーダ34の出力におけるエラーは、アウターデコーダ34の要求される訂正数が閾値を超えるときに発生する。すなわち、インナーデコーダ22,26の出力が特定数を超えるByERを生じさせると、アウターデコーダはデータを正しく復号化することができない。RSデコーダがアウターデコーダ34であるとき、RSデコーダは、復号化を実行するプロセッサにより認識可能なエラーイベントを示す。このようなパフォーマンス低下の1つ原因は、送信主体と受信主体との間のチャネル状態の変化であり得る。
エラーを受けた後、方法200は、アウターデコーダ34においてエラーを生じさせたデータブロックを再符号化する(ステップ250)。バッファ14はシステム10の構成要素の遅延を考慮して適切なサイズとされていることに留意されたい。一実施例では、バッファ14のサイズは、デインタリーバ30とインナーデコーダ22,26との遅延の和に等しい。複数の復号化ブロックの遅延による畳み込みデインタリーバが、これらの方式のために通常利用される。デインタリーバ30と次善インナーデコーダ26との遅延の合計は、“D”により示される。インナーデコーダ22,26の遅延は、通常はブロック未満である。本実施例では、実装の容易化のため、インナーデコーダ22,26の遅延は1ブロックであると仮定する。この場合、アウターデコーダ34の入力におけるブロック数“n”は、インナーデコーダ22,26の入力におけるブロック番号n−D+1からnまでのデータを有する。従って、復号化失敗がポジション1にあるセレクタ18にアウターデコーダ34により示された場合、セレクタ18のポジションは0に変更され、最適インナーデコーダ22が、バッファ14にあるn−D+1からnまでのブロック番号に対して実行される。
すなわち、バッファ14は、特定の期間ある個数のデータブロックを格納する。従って、アウターデコーダ34の出力においてエラーが発生すると、当該エラーを生じさせたブロックが、バッファ14から抽出され、最適インナーデコーダ22を用いて再復号化することができる。特定のデータブロックの再復号化のための最適復号化へのこの一時的なシフトは、全体的なエラーパフォーマンスが影響を受けないことを保障するのに役立つ。
図6及び7は、汎用コンピュータハードウェアプラットフォームの機能ブロック図を提供する。図6は、典型的にはサーバを実現するのに利用されるネットワーク又はホストコンピュータプラットフォームを示す。図7のコンピュータはまた適切にプログラムされた場合にはサーバとして動作可能であるが、図7は、パーソナルコンピュータ(PC)又は他のタイプのワークステーション若しくは端末装置を実現するのに利用されるようなユーザインタフェース要素を有するコンピュータを示す。当業者はこのようなコンピュータ装置の構成、プログラミング及び一般的な処理に精通しており、このため、図面は自明であると考えられる。
このようなコンピュータのハードウェア要素、オペレーティングシステム及びプログラミング言語は、実質的に従来のものであり、当業者はこれらに適切に精通していると仮定される。もちろん、サーバ機能は、処理負荷を分散させるため、いくつかの同様のプラットフォーム上で分散されて実現されてもよい。
従って、上述された直列連接復号化方法の特徴はプログラミングにより実現されてもよい。当該技術のプログラムの特徴は、典型的には、あるタイプのマシーン可読媒体に担持又は実現される実行可能なコード及び/又は関連するデータの形式により“製品”又は“製造物”とみなされてもよい。“ストレージ”タイプの媒体は、ソフトウェアプログラミングのために任意の時点でストレージを提供する各種半導体メモリ、テープドライブ、ディスクドライブなど、コンピュータ、プロセッサ、関連するモジュールなどのメモリの何れか又はすべてを含む。ソフトウェアのすべて又は一部は、インターネット又は他の各種通信ネットワークを介し通信されてもよい。このような通信は、例えば、ネットワークオペレータやキャリアの管理サーバ又はホストコンピュータからカスタマ通信システムとして機能するコンピュータプラットフォーム及び/又はデータ収集手段のコンピュータプラットフォームへなど、1つのコンピュータ又はプロセッサから他のものにソフトウェアの搭載を可能にするものであってもよい。従って、ソフトウェア要素を搬送する他のタイプの媒体は、有線及び地上の光ネットワーク並びに各種無線リンクを介し、ローカル装置間の物理インタフェースにおいて使用される光波、電波及び電磁波を含む。無線又は有線リンク、光リンクなど、このような波を搬送する物理要素はまた、ソフトウェアを搬送する媒体とみなされてもよい。ここで用いられるコンピュータ又はマシーン可読媒体などの用語は、有形な記憶媒体に限定されず、実行のためプロセッサに命令を提供するのに利用される何れかの媒体を表す。
ここでは、マシーン可読媒体は、限定されることなく、有形の記憶媒体、搬送波媒体又は物理伝送媒体を含む多数の形態をとりうる。不揮発性の記憶媒体は、例えば、図示されるようなデータ収集手段、カスタマ通信システムなどを実現するのに利用され、又は何れかのコンピュータの何れかの記憶装置などの光ディスク又は磁気ディスクなどを含む。揮発性の記憶媒体は、このようなコンピュータプラットフォームのメインメモリなどのダイナミックメモリを含む。有形な伝送媒体は、コンピュータシステム内でバスを構成する有線を含む同軸ケーブル、銅線及び光ファイバを含む搬送波伝送媒体は、無線周波数(RF)及び赤外線(IR)データ通信中に生成されるものなど、電気信号、電磁気信号、音響波又は光波の形態をとりうる。コンピュータ可読媒体の一般的な形態は、例えば、フロッピー(登録商標)ディスク、ハードディスク、磁気テープ、他の何れかの磁気媒体、CD−ROM、DVD若しくはDVD−ROM、他の何れかの光媒体、パンチカード紙テープ、ホールパターンを有する他の何れかの物理記憶媒体、RAM、PROM、EPROM、FLASH−EPROM、他の何れかのメモリチップ若しくはカートリッジ、データ若しくは命令を搬送する搬送波、搬送波を搬送するケーブル若しくはリンク、又はコンピュータがプログラミングコード及び/又はデータを読み込み可能な他の何れかの媒体などを含む。これらの形態のコンピュータ可読媒体の多くは、実行のためプロセッサに1以上の命令の1以上のシーケンスを搬送することに関する。
当業者は、本開示が各種改良及び/又はエンハンスメントに対して補正可能であるこを認識するであろう。例えば、上記実施例はテレビ放送環境における復号化に関するものであるが、ここで説明される効果は、直列連接復号化が利用されるラジオ放送、セルラー通信及び他の通信システムに等しく適用可能である。また、2つのインナーデコーダが示されるが、より多くが利用可能である。従って、プロセッサの様々な程度の負荷の低減が実現可能である。
ベストモードと考えられるもの及び/又は他の実施例が上述されたが、各種改良がされてもよく、ここに開示される主題は各種形態及び実施例において実現されてもよく、また当該教示は、一部しかここでは開示されていないが、多数のアプリケーションにおいて適用されてもよいことが理解される。以下の請求項によって、本教示の真の範囲に属する何れか及び全てのアプリケーション、改良及び変形を請求することが意図される。
Claims (28)
- インナー復号化とアウター復号化とを有する直列連接復号化を実行する方法であって、
アウター復号化中に複数のデータブロックに行われた訂正数の指標をモニタするステップと、
前記訂正数の指標に応答して、最適インナー復号化が適用される際に前記直列連接復号化を実行するプロセッサが受ける計算負荷と比較して、次善インナー復号化を適用することが、前記プロセッサが受ける計算負荷を低減するか判断するステップと、
前記判断が前記受ける計算負荷が低減することを示すとき、前記プロセッサが、直列連接復号化されるデータに対して次善インナー復号化を適用するステップと、
を有する方法。 - 前記アウター復号化の出力がエラーを含んでいるという指摘に応答して、前記次善復号化により以前に復号化された前記複数のデータブロックの一部に最適インナー復号化を一時的に適用するステップをさらに有する、請求項1記載の方法。
- 前記訂正数の指標をモニタするステップは、前記インナー復号化の出力のバイトエラーレートをモニタすることからなる、請求項1記載の方法。
- 前記アウター復号化は、Reed−Solomon復号化アルゴリズムを適用することからなる、請求項1記載の方法。
- 前記アウター復号化の前に、前記インナー復号化の結果をデインタリーブするステップをさらに有する、請求項1記載の方法。
- 前記最適インナー復号化の適用は、64状態のViterbi復号化を適用することからなる、請求項1記載の方法。
- 前記次善インナー復号化の適用は、32状態のViterbi復号化を適用することからなる、請求項1記載の方法。
- 前記最適インナー復号化の適用は、ログMAPターボ復号化アルゴリズムを適用することからなる、請求項1記載の方法。
- 前記次善インナー復号化の適用は、マックスログMAPターボ復号化アルゴリズムを適用することからなる、請求項1記載の方法。
- 前記次善インナー復号化の適用は、最適LDPCインナー復号化の繰り返し数と比較して、より少ない繰り返し回数を有するLDPC復号化を適用することからなる、請求項1記載の方法。
- 直列連接復号化のためのシステムであって、
入力と複数の出力とを有するセレクタと、
第1セレクタ出力と通信する入力と出力とを有する最適インナーデコーダと、
第2セレクタ出力と通信する入力と出力とを有する次善インナーデコーダと、
前記最適インナーデコーダと前記次善インナーデコーダとのそれぞれの出力と通信するアウターデコーダと、
を有し、
前記アウターデコーダは、前記最適インナーデコーダ又は前記次善インナーデコーダが前記アウターデコーダの動作中の複数のデータブロックに行った訂正数の指標をモニタすることに基づき、復号化用のデータを受信するか判断する前記セレクタと通信する出力を有するシステム。 - 通信する出力を有するバッファをさらに有する、請求項11記載のシステム。
- 前記最適インナーデコーダと前記次善インナーデコーダとのそれぞれの出力と通信し、前記最適インナーデコーダと前記次善インナーデコーダとの出力を受信し、さらに前記アウターデコーダと通信するデインタリーバをさらに有する、請求項11記載のシステム。
- 前記最適インナーデコーダは、64状態のViterbiデコーダを有し、
前記次善インナーデコーダは、32状態のViterbiデコーダを有する、請求項11記載のシステム。 - 前記アウターデコーダは、Reed−Solomonデコーダを有する、請求項11記載のシステム。
- 前記最適インナーデコーダは、ログMAPターボデコーダを有し、
前記次善インナーデコーダは、マックスログMAPターボデコーダを有する、請求項11記載のシステム。 - 前記最適インナーデコーダは、LDPCデコーダを有し、
前記次善インナーデコーダは、前記最適インナーデコーダより少ない繰り返しを実現するLDPCデコーダを有する、請求項11記載のシステム。 - 前記アウターデコーダの出力は、前記アウターデコーダの出力がエラーを含むとき、次善インナー復号化を用いて以前に復号化された前記複数のデータブロックの一部を少なくとも再復号化するのに最適インナー復号化が利用されるか制御する、請求項11記載のシステム。
- マシーン可読記憶媒体と、
前記マシーン可読記憶媒体に実現される実行可能なプログラム命令と、
を有する製造物であって、
前記マシーン可読記憶媒体は、プログラム可能なシステムによって実行されると、前記システムにインナー復号化とアウター復号化とを有する直列連接復号化の機能を実行させ、
前記機能は、
アウター復号化中に複数のデータブロックに行った訂正数の指標をモニタするステップと、
前記訂正数の指標に応答して、最適インナー復号化が適用される際に前記プログラム可能なシステムの直列連接復号化を実行するプロセッサが受ける計算負荷と比較して、次善インナー復号化を適用することが、前記プロセッサが受ける計算負荷を低減するか判断するステップと、
前記判断が前記受ける計算負荷が低減することを示すとき、前記プロセッサが、直列連接復号化されるデータに対して次善インナー復号化を適用するステップと、
を有する製造物。 - 前記機能はさらに、前記アウター復号化の出力がエラーを含んでいるという指摘に応答して、前記次善復号化により以前に復号化された前記複数のデータブロックの一部に最適インナー復号化を一時的に適用するステップをさらに有する、請求項19記載の製造物。
- 前記訂正数の指標をモニタするステップは、前記インナー復号化の出力のバイトエラーレートをモニタすることからなる、請求項19記載の製造物。
- 前記アウター復号化は、Reed−Solomon復号化アルゴリズムを適用することからなる、請求項19記載の製造物。
- 前記アウター復号化の前に、前記インナー復号化の結果をデインタリーブするステップをさらに有する、請求項19記載の製造物。
- 前記最適インナー復号化の適用は、64状態のViterbi復号化を適用することからなる、請求項19記載の製造物。
- 前記次善インナー復号化の適用は、32状態のViterbi復号化を適用することからなる、請求項19記載の製造物。
- 前記最適インナー復号化の適用は、ログMAPターボ復号化アルゴリズムを適用することからなる、請求項19記載の製造物。
- 前記次善インナー復号化の適用は、マックスログMAPターボ復号化アルゴリズムを適用することからなる、請求項19記載の製造物。
- 前記次善インナー復号化の適用は、最適LDPCインナー復号化の繰り返し数と比較して、より少ない繰り返し回数を有するLDPC復号化を適用することからなる、請求項19記載の製造物。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/434,325 US8312346B2 (en) | 2009-05-01 | 2009-05-01 | Systems and methods for communications |
US12/434,325 | 2009-05-01 | ||
GB0919151.1 | 2009-11-02 | ||
GB0919151A GB2469889B (en) | 2009-05-01 | 2009-11-02 | Systems and methods for communications |
PCT/GB2010/000867 WO2010125355A1 (en) | 2009-05-01 | 2010-04-29 | Systems and methods for communications |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012525753A true JP2012525753A (ja) | 2012-10-22 |
Family
ID=41434996
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012507813A Pending JP2012525753A (ja) | 2009-05-01 | 2010-04-29 | 通信システム及び方法 |
Country Status (8)
Country | Link |
---|---|
US (1) | US8312346B2 (ja) |
EP (1) | EP2425536A1 (ja) |
JP (1) | JP2012525753A (ja) |
CN (1) | CN102439854A (ja) |
BR (1) | BRPI1015201A2 (ja) |
GB (1) | GB2469889B (ja) |
TW (1) | TW201128963A (ja) |
WO (1) | WO2010125355A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020518881A (ja) * | 2017-04-28 | 2020-06-25 | アイエルヌメリクス ゲーエムベーハー | コンピュータに実装する方法、コンピュータ可読媒体および異種計算システム |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012158082A1 (en) * | 2011-05-18 | 2012-11-22 | Telefonaktiebolaget L M Ericsson (Publ) | Joint processing in cooperative radio communications networks |
CN107506176B (zh) * | 2016-06-14 | 2019-07-12 | 华为技术有限公司 | 一种确定解码任务的方法和装置 |
CN109379087B (zh) * | 2018-10-24 | 2022-03-29 | 江苏华存电子科技有限公司 | Ldpc根据闪存组件错误率调变核编译码速率的方法 |
US12024999B2 (en) * | 2021-12-16 | 2024-07-02 | Ms Directional, Llc | Telemetry replay |
Family Cites Families (44)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US106652A (en) * | 1870-08-23 | Michael bee | ||
US67606A (en) * | 1867-08-06 | Seneca e | ||
US276261A (en) * | 1883-04-24 | Urinal | ||
US217286A (en) * | 1879-07-08 | Improvement in coal-cars | ||
IT1168840B (it) | 1983-09-15 | 1987-05-20 | Cselt Centro Studi Lab Telecom | Decodificatore di codice binario ciclico perfetto |
DE3701533A1 (de) * | 1987-01-21 | 1988-08-04 | Medi System Gmbh | Osteosynthesehilfsmittel |
US4958349A (en) | 1988-11-01 | 1990-09-18 | Ford Aerospace Corporation | High data rate BCH decoder |
GB8922702D0 (en) | 1989-10-09 | 1989-11-22 | Videologic Ltd | Radio television receiver |
US5889823A (en) * | 1995-12-13 | 1999-03-30 | Lucent Technologies Inc. | Method and apparatus for compensation of linear or nonlinear intersymbol interference and noise correlation in magnetic recording channels |
SG64964A1 (en) | 1996-02-27 | 1999-05-25 | Thomson Consumer Electronics | Filter in a digital timing recovery system |
TW465234B (en) | 1997-02-18 | 2001-11-21 | Discovision Ass | Single chip VLSI implementation of a digital receiver employing orthogonal frequency division multiplexing |
JP3847908B2 (ja) | 1997-07-23 | 2006-11-22 | キヤノン株式会社 | 信号処理装置及びクロック発生装置 |
US6263470B1 (en) | 1998-02-03 | 2001-07-17 | Texas Instruments Incorporated | Efficient look-up table methods for Reed-Solomon decoding |
US6925107B2 (en) * | 1998-03-06 | 2005-08-02 | Deutsche Telekom Ag | Decoding method and decoding device for a CDMA transmission system for demodulating a received signal available in serial code concatenation |
CA2234006C (en) | 1998-04-06 | 2004-10-19 | Wen Tong | Encoding and decoding methods and apparatus |
US7016308B1 (en) | 1999-03-19 | 2006-03-21 | Broadband Royalty Corporation | Digital return path for hybrid fiber/coax network |
GB9908863D0 (en) | 1999-04-20 | 1999-06-16 | Nds Ltd | Multiplexer |
WO2001015443A1 (en) | 1999-08-20 | 2001-03-01 | Nogatech Inc. | Device, system and method for usb television and television integration with advertising and with internet browsing |
US6360348B1 (en) | 1999-08-27 | 2002-03-19 | Motorola, Inc. | Method and apparatus for coding and decoding data |
EP1085661B1 (en) * | 1999-09-14 | 2005-03-02 | Lucent Technologies Inc. | Channel decoder and method of channel decoding |
US6314447B1 (en) | 1999-10-04 | 2001-11-06 | Sony Corporation | System uses local registry and load balancing procedure for identifying processing capabilities of a remote device to perform a processing task |
US6529988B1 (en) | 1999-10-28 | 2003-03-04 | Matsushita Electrical Industrial | Method and apparatus for compression of universal serial bus data transmission |
WO2001054300A2 (en) | 2000-01-24 | 2001-07-26 | Radioscape Limited | Digital wireless basestation |
US6810502B2 (en) * | 2000-01-28 | 2004-10-26 | Conexant Systems, Inc. | Iteractive decoder employing multiple external code error checks to lower the error floor |
US6967598B2 (en) * | 2004-02-20 | 2005-11-22 | Bae Systems Information And Electronic Systems Integration Inc | Reduced complexity multi-turbo multi-user detector |
JP2003296036A (ja) | 2002-03-29 | 2003-10-17 | Yamaha Corp | 光ディスク記録装置、および、パーソナルコンピュータシステム |
US7123663B2 (en) * | 2002-06-04 | 2006-10-17 | Agence Spatiale Europeenne | Coded digital modulation method for communication system |
CN1269315C (zh) * | 2002-07-02 | 2006-08-09 | 华为技术有限公司 | 一种提高串行级连空时编码系统性能的方法 |
US20040063425A1 (en) | 2002-09-30 | 2004-04-01 | Kabushiki Kaisha Toshiba | Wireless communication terminal |
US20060189291A1 (en) | 2003-03-10 | 2006-08-24 | Pugel Michael A | Receiver and method for concurrent receiving of multiple channels |
JP4284155B2 (ja) | 2003-10-31 | 2009-06-24 | 株式会社東芝 | 映像表示システム、放送信号処理ユニットおよび映像表示装置 |
GB2412551A (en) | 2004-03-26 | 2005-09-28 | Sony Uk Ltd | Receiver |
US20060046716A1 (en) | 2004-08-25 | 2006-03-02 | Padcom, Inc. | Multi-network seamless roaming through a software-defined-radio |
US7694107B2 (en) | 2005-08-18 | 2010-04-06 | Hewlett-Packard Development Company, L.P. | Dynamic performance ratio proportionate distribution of threads with evenly divided workload by homogeneous algorithm to heterogeneous computing units |
TWM288956U (en) | 2005-10-13 | 2006-03-21 | Animation Technologies Inc | TV card having PCMCIA interface |
TWM291165U (en) | 2005-12-16 | 2006-05-21 | Animation Technologies Inc | Television audio/video signal processing device |
US7813707B2 (en) | 2006-11-07 | 2010-10-12 | Microtune (Texas), L.P. | High-performance bipolar tuner solution systems and methods |
US7770087B2 (en) | 2007-01-19 | 2010-08-03 | Harris Corporation | Serial concatenated convolutional code decoder |
US8276164B2 (en) | 2007-05-03 | 2012-09-25 | Apple Inc. | Data parallel computing on multiple processors |
KR20090041224A (ko) | 2007-10-23 | 2009-04-28 | 삼성전자주식회사 | 연접 디코더 및 연접 디코딩 방법 |
US8332865B2 (en) | 2008-02-21 | 2012-12-11 | International Business Machines Corporation | Adjunct processor load balancing |
GB2460417B (en) | 2008-05-28 | 2011-04-06 | Mirics Semiconductor Ltd | Broadcast receiver system |
GB2460416B (en) | 2008-05-28 | 2010-07-07 | Mirics Semiconductor Ltd | Broadcast receiver system |
GB2460418B (en) | 2008-05-28 | 2010-04-14 | Mirics Semiconductor Ltd | Broadcast receiver system |
-
2009
- 2009-05-01 US US12/434,325 patent/US8312346B2/en not_active Expired - Fee Related
- 2009-11-02 GB GB0919151A patent/GB2469889B/en not_active Expired - Fee Related
-
2010
- 2010-04-29 WO PCT/GB2010/000867 patent/WO2010125355A1/en active Application Filing
- 2010-04-29 JP JP2012507813A patent/JP2012525753A/ja active Pending
- 2010-04-29 BR BRPI1015201A patent/BRPI1015201A2/pt not_active IP Right Cessation
- 2010-04-29 CN CN2010800194863A patent/CN102439854A/zh active Pending
- 2010-04-29 EP EP10719032A patent/EP2425536A1/en not_active Withdrawn
- 2010-04-30 TW TW099113783A patent/TW201128963A/zh unknown
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020518881A (ja) * | 2017-04-28 | 2020-06-25 | アイエルヌメリクス ゲーエムベーハー | コンピュータに実装する方法、コンピュータ可読媒体および異種計算システム |
JP7220914B2 (ja) | 2017-04-28 | 2023-02-13 | アイエルヌメリクス ゲーエムベーハー | コンピュータに実装する方法、コンピュータ可読媒体および異種計算システム |
Also Published As
Publication number | Publication date |
---|---|
CN102439854A (zh) | 2012-05-02 |
BRPI1015201A2 (pt) | 2019-04-30 |
EP2425536A1 (en) | 2012-03-07 |
TW201128963A (en) | 2011-08-16 |
US20100281334A1 (en) | 2010-11-04 |
WO2010125355A1 (en) | 2010-11-04 |
US8312346B2 (en) | 2012-11-13 |
GB2469889A (en) | 2010-11-03 |
GB0919151D0 (en) | 2009-12-16 |
GB2469889B (en) | 2011-06-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5175919B2 (ja) | 無線通信装置及び中継方法 | |
WO2017185377A1 (zh) | 极化Polar码的编译码方法及装置 | |
KR102374715B1 (ko) | 채널 폴라리제이션 메커니즘으로 데이터를 인코딩 및 디코딩하는 시스템 | |
US20150160991A1 (en) | Method and device for performance evaluation of forward error correction codes | |
JP4777876B2 (ja) | ターボデコーダの反復の早期終了 | |
JP4462342B2 (ja) | 復号装置および復号方法 | |
KR20090117213A (ko) | 계층적 디코딩 장치 | |
JP2012525753A (ja) | 通信システム及び方法 | |
EP3713096B1 (en) | Method and device for decoding staircase code, and storage medium | |
US8843811B2 (en) | Apparatus and method for decoding in communication system | |
US10108483B2 (en) | Computing system with error handling mechanism and method of operation thereof | |
US10298262B2 (en) | Decoding low-density parity-check maximum-likelihood single-bit messages | |
KR101609884B1 (ko) | 통신 시스템에서 복호된 데이터의 신뢰성을 판단하는 장치 및 방법 | |
US20140013190A1 (en) | Iterative Decoding Device and Related Decoding Method | |
US9432058B2 (en) | Error correction apparatus and associated method | |
CN111865492B (zh) | 中继系统中的信息传输方法、装置、设备及存储介质 | |
KR102045438B1 (ko) | Ldpc 부호의 복호를 위한 방법 및 장치 | |
US20230131991A1 (en) | Method and system for error checking in wireless communications | |
US20120166905A1 (en) | Method and apparatus for controlling decoding in receiver | |
KR102205630B1 (ko) | 부호 복호기의 효율 증대를 위한 조기 종료 장치 및 그 방법 | |
US20110307757A1 (en) | Systems and methods for error correction | |
JP2010200126A (ja) | 復号化装置 | |
JP6549889B2 (ja) | 復号装置、受信機、無線伝送システムおよび誤り検出方法 | |
Zhuo et al. | Improved Reliability‐Based Iterative Decoding of LDPC Codes Based on Dynamic Threshold | |
JP6335547B2 (ja) | 復調装置および受信装置 |