JP2012517717A - Sintered nanopore electrical capacitor, electrochemical capacitor and battery, and manufacturing method thereof - Google Patents
Sintered nanopore electrical capacitor, electrochemical capacitor and battery, and manufacturing method thereof Download PDFInfo
- Publication number
- JP2012517717A JP2012517717A JP2011550222A JP2011550222A JP2012517717A JP 2012517717 A JP2012517717 A JP 2012517717A JP 2011550222 A JP2011550222 A JP 2011550222A JP 2011550222 A JP2011550222 A JP 2011550222A JP 2012517717 A JP2012517717 A JP 2012517717A
- Authority
- JP
- Japan
- Prior art keywords
- scaffold
- pores
- electrical contact
- layer
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
- H01G9/15—Solid electrolytic capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
- H01G9/0029—Processes of manufacture
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
- H01G9/004—Details
- H01G9/008—Terminals
- H01G9/012—Terminals specially adapted for solid capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
- H01G9/004—Details
- H01G9/022—Electrolytes; Absorbents
- H01G9/025—Solid electrolytes
- H01G9/032—Inorganic semiconducting electrolytes, e.g. MnO2
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
- H01G9/004—Details
- H01G9/04—Electrodes or formation of dielectric layers thereon
- H01G9/048—Electrodes or formation of dielectric layers thereon characterised by their structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
- H01G9/004—Details
- H01G9/04—Electrodes or formation of dielectric layers thereon
- H01G9/048—Electrodes or formation of dielectric layers thereon characterised by their structure
- H01G9/052—Sintered electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
- H01M10/00—Secondary cells; Manufacture thereof
- H01M10/04—Construction or manufacture in general
- H01M10/0436—Small-sized flat cells or batteries for portable equipment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
- H01M10/00—Secondary cells; Manufacture thereof
- H01M10/05—Accumulators with non-aqueous electrolyte
- H01M10/052—Li-accumulators
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
- H01M10/00—Secondary cells; Manufacture thereof
- H01M10/05—Accumulators with non-aqueous electrolyte
- H01M10/056—Accumulators with non-aqueous electrolyte characterised by the materials used as electrolytes, e.g. mixed inorganic/organic electrolytes
- H01M10/0561—Accumulators with non-aqueous electrolyte characterised by the materials used as electrolytes, e.g. mixed inorganic/organic electrolytes the electrolyte being constituted of inorganic materials only
- H01M10/0562—Solid materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
- H01M10/00—Secondary cells; Manufacture thereof
- H01M10/05—Accumulators with non-aqueous electrolyte
- H01M10/058—Construction or manufacture
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
- H01M4/00—Electrodes
- H01M4/02—Electrodes composed of, or comprising, active material
- H01M4/04—Processes of manufacture in general
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
- H01M4/00—Electrodes
- H01M4/02—Electrodes composed of, or comprising, active material
- H01M4/13—Electrodes for accumulators with non-aqueous electrolyte, e.g. for lithium-accumulators; Processes of manufacture thereof
- H01M4/139—Processes of manufacture
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
- Y02E60/10—Energy storage using batteries
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
- Y02E60/13—Energy storage using capacitors
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Abstract
本発明は一般に、連続表面化学の分野に関する。より具体的には、本発明は、1つまたは複数の材料を表面に堆積させるために原子層堆積法(「ALD」)を使用する製品および製品を製造するための方法に関する。ALDは、少ない分子層で高品質な、欠陥のない膜堆積の能力を有する。本発明は、さまざまな実施形態で、ALDによってバッテリー、キャパシタおよび電気化学キャパシタなどの電気部品を製造する方法、ならびにそれらの方法によって製造される製品を含む。 The present invention relates generally to the field of continuous surface chemistry. More specifically, the present invention relates to products and methods for manufacturing the products that use atomic layer deposition (“ALD”) to deposit one or more materials on a surface. ALD has the capability of high quality, defect free film deposition with few molecular layers. The present invention, in various embodiments, includes methods for producing electrical components such as batteries, capacitors and electrochemical capacitors by ALD, and products produced by those methods.
Description
関連出願の相互参照
本出願は、2009年2月12日に出願された米国特許出願第12/370,394号の利益を主張するものであり、その出願は、両方とも2008年2月13日に出願された米国仮特許出願第61/028,383号および第61/028,402号の利益を主張するものであり、それらはすべて、参照により全体が本明細書に組み込まれる。本出願はまた、2009年11月9日に出願された米国仮特許出願第61/259,550号および2009年11月19日に出願された米国仮特許出願第61/262,851号の利益を主張するものであり、それらの両方とも、参照により全体が本明細書に組み込まれる。
CROSS REFERENCE TO RELATED APPLICATIONS This application claims the benefit of US patent application Ser. No. 12 / 370,394, filed on Feb. 12, 2009, both of which are dated Feb. 13, 2008. Claims the benefit of US Provisional Patent Applications Nos. 61 / 028,383 and 61 / 028,402, all of which are hereby incorporated by reference in their entirety. This application is also a benefit of US Provisional Patent Application No. 61 / 259,550 filed on November 9, 2009 and United States Provisional Patent Application No. 61 / 262,851 filed on November 19, 2009. Both of which are incorporated herein by reference in their entirety.
本発明は一般に、連続表面化学の分野に関する。より具体的には、本発明は、1つまたは複数の材料を表面に堆積させるために原子層堆積法(「ALD」)を使用する製品および製品を製造するための方法に関する。 The present invention relates generally to the field of continuous surface chemistry. More specifically, the present invention relates to products and methods for manufacturing the products that use atomic layer deposition (“ALD”) to deposit one or more materials on a surface.
ALDは、気相化学プロセスの連続的使用に基づく薄膜堆積技術である。ALDは、高品質で、分子スケールの膜堆積の能力を有する。ALDは、今まで約40年にわたって使用されており、ALD技術に関連する詳細については、すべての内容が参照により全体として本明細書に組み込まれる、米国特許第4,058,430号、米国特許第4,413,022号、http://en.wikipedia.org/wiki/Atomic_Layer_Depositionならびにhttp://www.colorado.edu/chemistry/GeorgeResearchGroup/intro/IntroALD.pdfを参照されたい。ALD製造技術は、高いレベルまで開発されており、堆積装置は、いくつかの会社から入手できる。例えば、すべてが参照により全体として本明細書に組み込まれる、www.picosun.com、www.beneq.com、www.oxford-instruments.com、www.cambridgenanotech.com、www.sundewtech.comを参照されたい。 ALD is a thin film deposition technique based on the continuous use of gas phase chemical processes. ALD is of high quality and has the capability of molecular scale film deposition. ALD has been used for about 40 years so far, for details related to ALD technology, the entire contents of which are incorporated herein by reference in their entirety, US Pat. No. 4,058,430, US Pat. See No. 4,413,022, http://en.wikipedia.org/wiki/Atomic_Layer_Deposition and http://www.colorado.edu/chemistry/GeorgeResearchGroup/intro/IntroALD.pdf. ALD manufacturing technology has been developed to a high level and deposition equipment is available from several companies. See, for example, www.picosun.com, www.beneq.com, www.oxford-instruments.com, www.cambridgenanotech.com, www.sundewtech.com, all of which are incorporated herein by reference in their entirety. .
化学気相堆積(「CVD」)プロセスは、電極などの材料層を基板表面に形成するのに有用である。しかしながら、基板に堆積される層の不均一性は、空隙および厚さの変動につながる可能性があり、それによって電極または他の電気部品を動作不可能な状態にする。加えて、CVDは、基板の露出面を被覆するが、ALDは、侵入性があり、ALDプロセスの自己限定的性質に起因して、露出面および隠れた面の両方に共形で、均等な厚さの層を被覆することになる。このようなCVDに似た特徴は、蒸着およびスパッタリングにも見られる。これらの特徴のいくつかは、被覆が露出面にのみ必要とされる場合に役立つとして使用できる。 Chemical vapor deposition (“CVD”) processes are useful for forming a layer of material, such as an electrode, on a substrate surface. However, the non-uniformity of the layer deposited on the substrate can lead to void and thickness variations, thereby rendering the electrode or other electrical component inoperable. In addition, CVD covers the exposed surface of the substrate, but ALD is invasive and conformal to both the exposed and hidden surfaces due to the self-limiting nature of the ALD process, and even A layer of thickness will be coated. Such CVD-like features are also found in vapor deposition and sputtering. Some of these features can be used as useful when a coating is only needed on the exposed surface.
高比容量(本明細書では単位立方ミリメートル当たりのマイクロファラッドとボルトの積として定義される)を持つキャパシタのための現在の技術は、アルミニウムおよびタンタル電解キャパシタであり、http://en.wikipedia/org/wiki/Electrolytic_capacitorを参照されたい。例えば、表面実装応用のための10V、10μF、タンタル電解キャパシタのサイズは、約2×2×3.5mm3である。そのような電解キャパシタの比容量は、7.1VμF/mm3であり、それは、定格電圧の印加の約2分後に約1μAの漏れ電流を有することになる。tanδは、0.06である。この電解キャパシタは、85℃および定格電圧で約2000時間持ちこたえるはずである。要するに、電解キャパシタは、短い寿命(特に高温での)に起因するそれらの応用の厳しい制限、高い直列抵抗、加熱をもたらすリップル電流に起因するエネルギー損失、AC応用で使用できないこと、有害な故障モード(導電性電解質の拡散)、限られた動作温度範囲、高い漏れ電流、キャパシタがどのくらい長く印加電圧下にあったかに依存する静電容量、その他を有する。 The current technology for capacitors with high specific capacity (defined herein as the product of microfarads and volts per cubic millimeter) is aluminum and tantalum electrolytic capacitors, http: //en.wikipedia/ See org / wiki / Electrolytic_capacitor. For example, the size of a 10V, 10 μF, tantalum electrolytic capacitor for surface mount applications is approximately 2 × 2 × 3.5 mm 3. The specific capacity of such an electrolytic capacitor is 7.1 V μF / mm 3, which will have a leakage current of about 1 μA after about 2 minutes of application of the rated voltage. tan δ is 0.06. This electrolytic capacitor should withstand about 2000 hours at 85 ° C. and rated voltage. In short, electrolytic capacitors are severely limited in their applications due to short lifetimes (especially at high temperatures), high series resistance, energy loss due to ripple currents that cause heating, inability to use in AC applications, harmful failure modes (Conducting electrolyte diffusion), limited operating temperature range, high leakage current, capacitance depending on how long the capacitor has been under applied voltage, etc.
ナノ細孔を持つアノードAlにALDによって堆積されるキャパシタを構成する試みが行われてきた。本明細書に全体として組み込まれる「Nanotubular metal-insulator-metal capacitor arrays for energy storage」、Parag Banerjeeおよびその他、Nature Nanotechnology、VOL 4、2009年5月、292頁を参照されたい。しかしながら、そのような設計には、この部品をかなり低い抵抗で電気配線に接続することを可能にする解決策が欠けている。 Attempts have been made to construct capacitors that are deposited by ALD on anode Al with nanopores. See “Nanotubular metal-insulator-metal capacitor arrays for energy storage”, Parag Banerjee and others, Nature Nanotechnology, VOL 4, May 2009, page 292, which is incorporated herein in its entirety. However, such a design lacks a solution that allows this component to be connected to electrical wiring with a fairly low resistance.
半導体応用でのALD製造ゲートおよびキャパシタは、他の周知の製造方法に優る利点を実証する。いくつかのALD膜は特別に、1〜2分子層に至るまで欠陥がなく、応力がなく、ピンホールがない。この比類ない特徴は、ゲートおよびキャパシタ誘電体、拡散障壁ならびにシード層の堆積に有用である。一般的な議論については、すべてが参照により全体として本明細書に組み込まれる、http://www.semiconductor.net/article/279085-IMEC_Tips_10_nm_Options_at_Tech_Forum.php、http://www.semiconductor.net/article/206893-ALD_PVD_Barrier_Reduces_RC_and_Improves_Reliability.php、http://www.semiconductor.net/article/358034-High_Power_Transistors_Emerge_at_CEATEC.phpならびに「Needs for Next Generation Memory and Enabling Solutions Based on Advanced Vaporizer ALD Technology」、Zia Karimおよびその他、Proceedings of the 9th International Conference on Atomic Layer deposition、2009年7月、Monterey、CA、USA、57頁を参照されたい。 ALD fabrication gates and capacitors in semiconductor applications demonstrate advantages over other known fabrication methods. Some ALD films are specially free of defects, down to 1-2 molecular layers, free of stress, and free of pinholes. This unique feature is useful for depositing gate and capacitor dielectrics, diffusion barriers and seed layers. For general discussion, see http://www.semiconductor.net/article/279085-IMEC_Tips_10_nm_Options_at_Tech_Forum.php, http://www.semiconductor.net/article/, which is incorporated herein by reference in its entirety. 206893-ALD_PVD_Barrier_Reduces_RC_and_Improves_Reliability.php, http://www.semiconductor.net/article/358034-High_Power_Transistors_Emerge_at_CEATEC.php and `` Needs for Next Generation Memory and Enabling Solutions Based on Advanced Vaporizer ALD Technology '', Prof. Zia Kared See International Conference on Atomic Layer deposition, July 2009, Monterey, CA, USA, page 57.
電気化学キャパシタ(また電気二重層キャパシタまたはスーパーキャパシタとしても周知)は、大きな静電容量が必要とされるときに使用され、電荷を貯蔵するためにセルのイオンの流れを活用する。電気化学キャパシタは、多数の、典型的には数百万回の充放電サイクルを有し、速い充放電時間を有することができるが、しかしバッテリーよりも少ないエネルギーしか貯蔵できない。 Electrochemical capacitors (also known as electric double layer capacitors or supercapacitors) are used when large capacitances are needed and take advantage of the cell's ion flow to store charge. Electrochemical capacitors have a large number, typically millions of charge / discharge cycles, can have fast charge / discharge times, but can store less energy than batteries.
電気バッテリーは、エネルギーを貯蔵するために化学合成物を利用する。例えば、すべてが参照により全体として本明細書に組み込まれる、「Batteries and electrochemical capacitors」、Hector D. Abruiioおよびその他、Physics Today、2008年12月、43頁ならびに「Solid-state microscale lithium batteries prepared with microfabrication processes」、Jie Songおよびその他、2009年、J. Micromech. Microeng. 19 045004(6pp)を参照されたい。 Electric batteries use chemical compounds to store energy. See, for example, `` Batteries and electrochemical capacitors '', Hector D. Abruiio and others, Physics Today, December 2008, page 43, and `` Solid-state microscale lithium batteries prepared with microfabrication, all incorporated herein by reference in their entirety. processes ", Jie Song and others, 2009, J. Micromech. Microeng. 19 045004 (6pp).
本明細書で使用されるような術語「バッテリー」は一般に、そうでないと明確に述べられない限り電気バッテリーのことである。化学反応は、バッテリー中のイオンの流れおよびバッテリーから外への電流の流れを発生させる。いくつかのバッテリー(二次電池)は、イオンの流れおよび化学結合でのエネルギーの貯蔵を引き起こす電流を印加することによって充電できる。大部分のバッテリーは、充放電サイクルの数がわずか数千サイクルに制限され、充放電時間が比較的遅く、大部分のバッテリーが動作中に熱を発するという制限を有する。 The term “battery” as used herein generally refers to an electric battery unless explicitly stated otherwise. The chemical reaction generates a flow of ions in the battery and a current flow out of the battery. Some batteries (secondary cells) can be charged by applying a current that causes energy storage in the flow of ions and chemical bonds. Most batteries have the limitation that the number of charge / discharge cycles is limited to only a few thousand cycles, the charge / discharge time is relatively slow, and most batteries generate heat during operation.
バッテリーのためのアノード、カソード、電解質およびセパレーターとして適用できる材料についてかなりの量の研究があった。先進設計では、1つの材料が、電解質およびセパレーターの両方として使用され、高速イオン伝導体、固体電解質または超イオン伝導体と呼ばれる。術語「固体電解質」が、本明細書では使用されることになる。 There has been a considerable amount of research on materials that can be applied as anodes, cathodes, electrolytes and separators for batteries. In advanced designs, one material is used as both an electrolyte and a separator and is referred to as a fast ionic conductor, solid electrolyte or superionic conductor. The term “solid electrolyte” will be used herein.
しかしながら、前述の問題を克服し、またサイズの減少、より良好な性能パラメーターおよび信頼性の改善に起因してより効率的である部品を作製もする、バッテリー、キャパシタ、電気化学キャパシタおよび他の部品などの電気部品を製造する改善された方法の必要性がなおある。本発明のさまざまな実施形態は、これらの必要性に取り組む。 However, batteries, capacitors, electrochemical capacitors and other components that overcome the aforementioned problems and also make components that are more efficient due to reduced size, better performance parameters and improved reliability There is still a need for improved methods of manufacturing electrical components such as. Various embodiments of the present invention address these needs.
本発明の一実施形態では、
100%未満の充填率を持つほとんど酸化されない金属粒子でできている焼結構造体で形成される第1の電極と、
ALDによって形成される誘電体層であって、第1の電極を実質的に取り囲む誘電体層と、
焼結構造体の露出面に形成される絶縁体と、
第1の電極および誘電体層を完全にまたは部分的に補足するために残りの体積に形成される第2の電極と、
焼結構造体および第2の電極とそれぞれ電気的接続して配置される第1および第2の端子とで構成される電気部品が、提供される。
In one embodiment of the invention,
A first electrode formed of a sintered structure made of hardly oxidized metal particles having a filling rate of less than 100%;
A dielectric layer formed by ALD, substantially surrounding the first electrode;
An insulator formed on the exposed surface of the sintered structure;
A second electrode formed in the remaining volume to fully or partially supplement the first electrode and the dielectric layer;
An electrical component is provided that includes a sintered structure and a first terminal and a second terminal disposed in electrical connection with the second electrode, respectively.
これらの焼結キャパシタは、完全にモノリシックな構造を有し、漏れがなく、低い直列抵抗およびインダクタンス、高温での長寿命を有し、故障の場合に周囲の電子機器に損傷を引き起こすことなく、完全なAC動作ができることになる。この実施形態に従って製造される焼結キャパシタは、例としてだが限定ではなく、タンタルキャパシタよりも3.5倍高く、アルミニウムキャパシタよりも35倍高い、25VμF/mm3の比容量を有する。 These sintered capacitors have a completely monolithic structure, no leakage, low series resistance and inductance, long life at high temperature, and without causing damage to surrounding electronics in case of failure, Complete AC operation is possible. A sintered capacitor manufactured according to this embodiment has, by way of example and not limitation, a specific capacity of 25 V μF / mm 3, which is 3.5 times higher than a tantalum capacitor and 35 times higher than an aluminum capacitor.
なお別の実施形態によると、電気化学キャパシタまたはバッテリーは、先の実施形態でのように提供されるが、しかし誘電体は、アノード材料、カソード材料および固体電解質材料に置き換えられる。主としてイオンがカソードとアノードとの間を移動する必要がある距離が、従来のそのような部品での数ミリメートルまたは数ミリメートルの10分の1と比較してナノメートル程度であるという事実に起因して、これらの電気化学キャパシタおよびバッテリーは、従来の電気化学キャパシタまたはバッテリーと比較して改善された性能を有することになる。 According to yet another embodiment, an electrochemical capacitor or battery is provided as in the previous embodiment, but the dielectric is replaced with an anode material, a cathode material and a solid electrolyte material. Primarily due to the fact that the distance that ions need to travel between the cathode and anode is on the order of nanometers compared to a few millimeters or a tenth of a few millimeters with conventional such components. Thus, these electrochemical capacitors and batteries will have improved performance compared to conventional electrochemical capacitors or batteries.
なお別の実施形態によると、電気化学キャパシタまたはバッテリーは、先の実施形態でのように提供されるが、しかし第2の電極は、省略され、カソードかまたはアノードが、どちらも第1の電極からさらに遠いが、電流を第2の端子に運ぶことになる。 According to yet another embodiment, an electrochemical capacitor or battery is provided as in the previous embodiment, but the second electrode is omitted and either the cathode or the anode, both the first electrode Farther away, it will carry the current to the second terminal.
本発明の別の実施形態によると、電気部品を製造する方法が、提供され、その方法は、
ほとんど酸化されない100%未満の充填率を持つ金属粒子でできている焼結構造体で形成される第1の電極を提供するステップと、
第1の端子と第1の電極との間に機械的および電気的接続を形成するために第1の端子を焼結構造体にはんだ付けする、ろう付けするまたは他の技術により接続するステップと、
ALDを用いて誘電体層を堆積させるステップであって、誘電体層は、第1の電極を実質的に取り囲む、ステップと、
構造体の露出面に形成される絶縁体を取り付けるステップ(このステップおよび先のステップは逆にできることに留意されたい)と、
第1の電極および誘電体層を補足するために残りの体積の一部またはすべてに形成される第2の電極を提供するステップと、
第2の電極と電気的接続して配置される第2の端子をはんだ付けする、ろう付けするまたは他の技術により接続するステップとを含む。
According to another embodiment of the present invention, a method of manufacturing an electrical component is provided, the method comprising:
Providing a first electrode formed of a sintered structure made of metal particles having a fill factor of less than 100% that is hardly oxidized;
Soldering, brazing or other techniques to solder the first terminal to the sintered structure to form a mechanical and electrical connection between the first terminal and the first electrode; ,
Depositing a dielectric layer using ALD, the dielectric layer substantially surrounding the first electrode;
Attaching an insulator formed on the exposed surface of the structure (note that this step and the previous step can be reversed);
Providing a second electrode formed in part or all of the remaining volume to supplement the first electrode and the dielectric layer;
Soldering, brazing or other technique to connect a second terminal disposed in electrical connection with the second electrode.
なお別の実施形態によると、電気化学キャパシタまたはバッテリーを製造する方法は、先の実施形態でのように提供されるが、しかし誘電体を堆積させるステップは、ALDを用いてアノード材料、固体電解質材料およびカソード材料をこの順番でまたは逆の順番で堆積させるステップに置き換えられ、絶縁体を取り付けるステップは、固体電解質を堆積させるステップの前かまたは後に行われる。 According to yet another embodiment, a method of manufacturing an electrochemical capacitor or battery is provided as in the previous embodiment, but the step of depositing the dielectric is performed using ALD as the anode material, solid electrolyte. Replacing the step of depositing the material and cathode material in this order or in the reverse order, the step of attaching the insulator is performed before or after the step of depositing the solid electrolyte.
なお別の実施形態によると、電気化学キャパシタまたはバッテリーを製造する方法は、先の実施形態でのように提供されるが、しかし第2の電極を堆積させるステップは、省略され、カソードかまたはアノードが、どちらも第1の電極からさらに遠いが、電流を第2の端子に運ぶことになる。 According to yet another embodiment, a method of manufacturing an electrochemical capacitor or battery is provided as in the previous embodiment, but the step of depositing the second electrode is omitted and either a cathode or anode However, both are farther from the first electrode, but will carry current to the second terminal.
なお別の実施形態によると、
複数の細孔をその中に有する足場であって、少なくとも1つの細孔は、足場を第1の面から第2の面まで横断する、足場と、
複数の細孔の内面上を含めて足場の表面に堆積される第1の導体と、
第1の導体と電気接触する第1の面での第1の導電性表面と、
第1の導電性表面にろう付けされるまたははんだ付けされる第1の端子と、
複数の細孔の内面上を含めて第1の導体の表面に堆積される誘電体と、
足場の露出面に取り付けられる絶縁体と、
複数の細孔の内面上を含めて誘電体の表面に堆積される第2の導体と、
第2の面での第2の導電性表面であって、第2の導体と電気接触する第2の導電性表面と、
第2の導電性表面にろう付けされるまたははんだ付けされる第2の端子とを有するキャパシタが、提供される。
According to yet another embodiment,
A scaffold having a plurality of pores therein, wherein the at least one pore traverses the scaffold from a first surface to a second surface;
A first conductor deposited on the surface of the scaffold including on the inner surface of the plurality of pores;
A first conductive surface at a first surface in electrical contact with the first conductor;
A first terminal that is brazed or soldered to a first conductive surface;
A dielectric deposited on the surface of the first conductor, including on the inner surfaces of the plurality of pores;
An insulator attached to the exposed surface of the scaffold;
A second conductor deposited on the surface of the dielectric including on the inner surfaces of the plurality of pores;
A second conductive surface at a second surface, wherein the second conductive surface is in electrical contact with the second conductor;
A capacitor is provided having a second terminal that is brazed or soldered to a second conductive surface.
なお別の実施形態によると、電気化学キャパシタまたはバッテリーは、先の実施形態でのように提供されるが、しかし誘電体は、アノード材料、固体電解質材料およびカソード材料に置き換えられる。 According to yet another embodiment, an electrochemical capacitor or battery is provided as in the previous embodiment, but the dielectric is replaced with an anode material, a solid electrolyte material and a cathode material.
なお別の実施形態によると、電気化学キャパシタまたはバッテリーは、先の実施形態でのように提供されるが、しかし第1の導体および第2の導体は、省略され、アノードおよびカソードが、電流を第1の導電性表面および第2の導電性表面にそれぞれまたは第2の導電性表面および第1の導電性表面にそれぞれ運ぶ。 According to yet another embodiment, an electrochemical capacitor or battery is provided as in the previous embodiment, but the first conductor and the second conductor are omitted, and the anode and cathode carry the current. Carry to the first conductive surface and the second conductive surface, respectively, or to the second conductive surface and the first conductive surface, respectively.
なお別の実施形態によると、キャパシタを製造する方法が、提供され、その方法は、
複数の細孔をその中に有する足場を提供するステップであって、少なくとも1つの細孔は、足場を第1の面から第2の面まで横断する、ステップと、
ALDを用いて、複数の細孔の内面上を含めて足場の表面に第1の導体を堆積させるステップと、
CVD、蒸着、スパッタリングまたは別の技術を用いて、一般に足場の第1の面にだが一般に細孔中にではなく、導体と電気接触する第1の導電性表面を設置するステップと、
第1の端子を第1の導電性表面にろう付けするまたははんだ付けするステップと、
ALDを用いて、複数の細孔の内面上を含めて第1の導体の表面に誘電体を堆積させるステップと、
足場の露出面に絶縁体を取り付けるステップ(このステップおよび先のステップは最終部品が同じ性能を持って交換できることに留意されたい)と、
ALDを用いて、複数の細孔の内面上を含めて誘電体の表面に第2の導体を堆積させるステップと、
CVD、蒸着、スパッタリングまたは別の技術を用いて、第2の面に第2の導電性表面を設置するステップであって、第2の導電性表面は、第2の導体と電気接触する、ステップと、
第2の端子を第2の導電性表面にろう付けするまたははんだ付けするステップとを含む。
According to yet another embodiment, a method of manufacturing a capacitor is provided, the method comprising:
Providing a scaffold having a plurality of pores therein, wherein the at least one pore traverses the scaffold from a first surface to a second surface;
Using ALD to deposit a first conductor on the surface of the scaffold, including on the inner surface of the plurality of pores;
Using CVD, vapor deposition, sputtering or another technique to place a first conductive surface in electrical contact with the conductor, typically on the first side of the scaffold but generally not in the pores;
Brazing or soldering the first terminal to the first conductive surface;
Depositing a dielectric on the surface of the first conductor using ALD, including on the inner surfaces of the plurality of pores;
Attaching insulators to the exposed surface of the scaffold (note that this step and the previous step can be replaced with the same performance of the final part);
Using ALD to deposit a second conductor on the surface of the dielectric, including on the inner surfaces of the plurality of pores;
Placing a second conductive surface on the second surface using CVD, vapor deposition, sputtering or another technique, wherein the second conductive surface is in electrical contact with the second conductor; When,
Brazing or soldering the second terminal to the second conductive surface.
なお別の実施形態によると、電気化学キャパシタまたはバッテリーを製造する方法は、先の実施形態でのように提供されるが、しかし誘電体を堆積させるステップは、ALDを用いてアノード材料、固体電解質材料およびカソード材料をこの順番でまたは逆の順番で堆積させるステップに置き換えられる。絶縁体を取り付けるステップは、固体電解質を堆積させるステップの前または後に行われることになる。 According to yet another embodiment, a method of manufacturing an electrochemical capacitor or battery is provided as in the previous embodiment, but the step of depositing the dielectric is performed using ALD as the anode material, solid electrolyte. It is replaced by a step of depositing the material and cathode material in this order or in the reverse order. The step of attaching the insulator will be performed before or after the step of depositing the solid electrolyte.
なお別の実施形態によると、電気化学キャパシタまたはバッテリーを製造する方法は、先の実施形態でのように提供されるが、しかしALDを用いて第1の導体を堆積させるステップおよびALDを用いて第2の導体を堆積させるステップは、省略される。 According to yet another embodiment, a method of manufacturing an electrochemical capacitor or battery is provided as in the previous embodiment, but using ALD to deposit a first conductor and using ALD. The step of depositing the second conductor is omitted.
なお別の実施形態によると、
複数の細孔を有する有孔足場であって、少なくとも1つの細孔は、足場を第1の面から第2の面まで横断する、有孔足場と、
足場に堆積され、足場内の細孔のすべての表面を実質的に覆う導電性材料の2つ以上の層であって、導電性材料の2つの層は、互いに直接電気接触しない、導電性材料の2つ以上の層と、
第1の面に堆積される第1の接点と、
第2の面に堆積される第2の接点とを含む電気部品が、提供される。
According to yet another embodiment,
A perforated scaffold having a plurality of pores, wherein the at least one pore traverses the scaffold from a first surface to a second surface;
Two or more layers of conductive material deposited on the scaffold and substantially covering all surfaces of the pores in the scaffold, wherein the two layers of conductive material are not in direct electrical contact with each other Two or more layers of
A first contact deposited on the first surface;
An electrical component is provided that includes a second contact deposited on the second surface.
上記へのオプションの追加として、第1の接点に付着される第1の端子が、提供されてもよく、第2の接点に付着される第2の端子が、提供されてもよい。 As an optional addition to the above, a first terminal attached to the first contact may be provided, and a second terminal attached to the second contact may be provided.
なお別の実施形態によると、
複数の細孔を有する有孔足場であって、少なくとも1つの細孔は、足場を第1の面から第2の面まで横断する、有孔足場と、
足場の細孔中を含めて足場のすべての表面に実質的に及ぶアノード材料の少なくとも1つの層と、
足場の細孔中を含めて足場のすべての表面に実質的に及ぶ固体電解質材料の少なくとも1つの層と、
足場の細孔中を含めて足場のすべての表面に実質的に及ぶカソード材料の少なくとも1つの層と、
第1の面に配置される第1の接点と、
第2の面に配置される第2の接点と、
足場の外面でアノードをカソードから分離する絶縁材料とを含み、すべての層は、足場に堆積され、足場内の細孔のすべての表面を実質的に覆っている、電気部品が、提供される。
According to yet another embodiment,
A perforated scaffold having a plurality of pores, wherein the at least one pore traverses the scaffold from a first surface to a second surface;
At least one layer of anode material that substantially covers all surfaces of the scaffold including in the pores of the scaffold;
At least one layer of solid electrolyte material that substantially covers all surfaces of the scaffold including in the pores of the scaffold;
At least one layer of cathode material that substantially covers all surfaces of the scaffold, including in the pores of the scaffold;
A first contact disposed on the first surface;
A second contact disposed on the second surface;
An electrical component is provided that includes an insulating material that separates the anode from the cathode at the outer surface of the scaffold, all layers being deposited on the scaffold and substantially covering all surfaces of the pores within the scaffold. .
本明細書で使用されるように、術語「すべての表面に実質的に及ぶ」は一般に、部品(例えば、足場または足場に提供される層)の全表面が、細孔などの隠れた特徴の内面を含めて層によって覆われていることを意味する。これは通常、現在はALDを用いて成し遂げることができるが、しかし部品の表面に材料層を形成するための他のプロセスもまた、本発明の範囲から逸脱することなく所望の表面被覆を達成するために利用できる。 As used herein, the term “substantially covers all surfaces” generally means that the entire surface of a component (eg, a scaffold or a layer provided on a scaffold) is a hidden feature such as a pore. It means that it is covered with a layer including the inner surface. This can usually be accomplished using ALD now, but other processes for forming a material layer on the surface of the component also achieve the desired surface coating without departing from the scope of the present invention. Available for.
本明細書で提示される概念は、2、3例を挙げると低静電容量キャパシタ、抵抗器、変換器、変圧器、ダイオード、トランジスタ、および導体を含む、上で列挙されたそれら以外のいろいろな他のマイクロ電子部品および電子部品とともに使用するために適用できることが、当業者には理解されよう。本発明は、いろいろな異なるバージョンまたは実施形態を含み、この「発明の概要」は、限定的または包括的であることを意図されないこともまた、理解すべきである。すなわち、この「発明の概要」は、ある実施形態の一般的な記述を提供するが、しかしまたある他の実施形態のより具体的な記述を含んでもよい。例えば、本明細書で取り組まれる概念は、マイクロ電子部品および電子部品ならびに従属部品を製造するまたは構成する方法、同様にこれらの方法によって製造される部品および従属部品の両方に適用できる。その上、術語部品および/または従属部品の使用は、どんな点においても限定的であることを意図されず、本明細書のさまざまな実施形態で開示される製造方法およびデバイスは、印刷回路基板(「PCB」)または集積回路(「IC」)部品などとともに、他のデバイスに依存しない完全なスタンドアローン型デバイスを含んでもよいことを、明確に理解すべきである。 The concepts presented herein include a variety of other than those listed above, including low capacitance capacitors, resistors, converters, transformers, diodes, transistors, and conductors, to name a few. Those skilled in the art will appreciate that the present invention is applicable for use with other microelectronic components and electronic components. It should also be understood that the invention includes a variety of different versions or embodiments, and that this “summary of the invention” is not intended to be limiting or comprehensive. That is, this “Summary of the Invention” provides a general description of one embodiment, but may also include a more specific description of some other embodiment. For example, the concepts addressed herein are applicable to both microelectronic and electronic components and methods of manufacturing or configuring subcomponents, as well as both components and subcomponents manufactured by these methods. Moreover, the use of terminology components and / or subordinate components is not intended to be limiting in any respect, and the manufacturing methods and devices disclosed in the various embodiments herein are printed circuit boards ( It should be clearly understood that a complete stand alone device that does not depend on other devices, such as "PCB") or integrated circuit ("IC") components may be included.
それに応じて、本発明のさまざまな実施形態は、添付の図で例示され、本明細書で提供されるようなおよび特許請求の範囲によって具体化されるような本発明の詳細な記述で述べられる。しかしながら、この「発明の概要」は、本発明の態様および実施形態のすべてを含有しないことをおよび本明細書で開示されるような本発明は、それへの明らかな改良および変更を包含することが当業者には理解されるであろうことを理解すべきである。 Accordingly, various embodiments of the invention are illustrated in the detailed description of the invention as illustrated in the accompanying drawings and as provided herein and as embodied by the claims. . However, this Summary of the Invention does not include all of the aspects and embodiments of the present invention, and the present invention as disclosed herein includes obvious improvements and modifications thereto. Should be understood by those skilled in the art.
本発明の追加の利点は、特に付随する図面と一緒になされるとき、次の議論から容易に明らかになる。 Additional advantages of the present invention will become readily apparent from the following discussion, particularly when taken in conjunction with the accompanying drawings.
図面は、必ずしも一定の縮尺でなく、本発明のある部分を強調するためにいくつかの事例では誇張されることもある。 The drawings are not necessarily to scale, and in some instances may be exaggerated to emphasize certain parts of the invention.
上で論じられたように、ALDは、材料の1つもしくは複数の原子または分子層が表面に堆積されることを可能にする製造技術であり、これらに限定されないが、以前の技術では達成できない露出面および隠れた面への一貫した信頼できる均一な被覆厚さを提供することを含む、他の製造方法に優るいくつかの利点を有する。典型的なALDプロセスは、多重サイクルを含み、各サイクルが2つの前駆体段階および2つのパージ段階を含むものとまとめることができる。ALDプロセスの説明は、上記の「背景技術」の項で記載される。 As discussed above, ALD is a manufacturing technique that allows one or more atomic or molecular layers of material to be deposited on a surface, but is not limited to, and cannot be achieved with previous techniques. It has several advantages over other manufacturing methods, including providing a consistent and reliable uniform coating thickness on exposed and hidden surfaces. A typical ALD process includes multiple cycles, and can be summarized as each cycle includes two precursor stages and two purge stages. A description of the ALD process is given in the “Background” section above.
ここで、例としてだが限定ではない、Al2O3の堆積のためのALDプロセスについて説明する。最初に、ALDが行われる反応チャンバーが、排気される。第1の前駆体段階では、選択された第1の前駆体が、表面と反応させる目的で反応チャンバーに導入される。例えば、トリメチルアルミニウム(TMA)ガスが、反応チャンバー中のすべての表面と反応するための第1の前駆体として使用され得る。これは、チャンバー自体およびチャンバー中に設置される任意の1つまたは複数のパーツの表面を含む。前駆体段階は、すべての表面が不動態化されるまで続けられる。アルミニウム原子は、堆積されて表面に付着し、メチル基は、そのAlに付着する。穴、細孔、クラックおよび同様のものの内面などのいくつかの表面に達するのが困難な場合、より長い時間が、必要とされる。第1の前駆体の表面との反応に続いて、第1のパージ段階が、チャンバーを排気することによって適用されて、反応しなかったいかなる過剰な前駆体もまたは望ましくない副産物がチャンバーから除去される。前駆体を基本的に「フラッシングする」ことによって前駆体をより良くパージするためにチャンバーに不活性ガスを導入してもよい。 An ALD process for the deposition of Al2O3 will now be described by way of example but not limitation. Initially, the reaction chamber in which ALD is performed is evacuated. In the first precursor stage, the selected first precursor is introduced into the reaction chamber for the purpose of reacting with the surface. For example, trimethylaluminum (TMA) gas can be used as the first precursor to react with all surfaces in the reaction chamber. This includes the chamber itself and the surface of any one or more parts installed in the chamber. The precursor phase is continued until all surfaces are passivated. Aluminum atoms are deposited and attached to the surface, and methyl groups are attached to the Al. Longer times are needed when it is difficult to reach some surfaces, such as the inside surfaces of holes, pores, cracks and the like. Following reaction with the surface of the first precursor, a first purge step is applied by evacuating the chamber to remove any excess precursor or undesired by-products from the chamber. The An inert gas may be introduced into the chamber to better purge the precursor by essentially “flushing” the precursor.
第2の前駆体段階では、選択された第2の前駆体が、反応チャンバーに導入される。上記の例を続けると、水蒸気が、チャンバーに導入されて、水蒸気と材料の表面に存在する未結合メチル基との間で反応が引き起こされ得る。この反応は、アルミニウム−酸素化学結合を形成し、その後のTMA前駆体段階のために露出水酸基を持つ新しい表面をさらに形成する。第2の前駆体元素が導入され、表面が再度不動態化された後、第2のパージ段階が、第1のパージ段階と同様に適用され、過剰な前駆体が、反応チャンバーから排出される。2つの前駆体段階および2つのパージ段階の完了は、1サイクルと呼ばれる。上で述べられたような前駆体を使ったALDサイクルの最終結果は、反応チャンバー体積に開かれたすべての表面に堆積されるAl2O3の単一分子層をもたらす。 In the second precursor stage, the selected second precursor is introduced into the reaction chamber. Continuing the above example, water vapor can be introduced into the chamber to cause a reaction between the water vapor and unbound methyl groups present on the surface of the material. This reaction forms an aluminum-oxygen chemical bond and further forms a new surface with exposed hydroxyl groups for subsequent TMA precursor steps. After the second precursor element is introduced and the surface is passivated again, a second purge stage is applied, similar to the first purge stage, and excess precursor is drained from the reaction chamber. . Completion of the two precursor stages and the two purge stages is called one cycle. The end result of an ALD cycle using a precursor as described above results in a monomolecular layer of Al2O3 that is deposited on all surfaces open to the reaction chamber volume.
ALDプロセスは、所望の厚さを形成するために、時には数千の程度の多重サイクルを含んでもよい。各層が、材料表面および各先行層に共形的に、均一に堆積されるので、所望の厚さは、サイクル数によって正確に、一貫して制御できる。ALDプロセスは、PCに基づく、PLC(プログラマブル論理コントローラ)に基づくなどの多数の周知の制御論理階層によって、または他の制御システムによって監視でき、制御できる。 The ALD process may include several thousand cycles, sometimes on the order of thousands, to form the desired thickness. Since each layer is deposited conformally and uniformly on the material surface and each preceding layer, the desired thickness can be accurately and consistently controlled by the number of cycles. The ALD process can be monitored and controlled by a number of well known control logic hierarchies, such as PC based, PLC (programmable logic controller) based, etc., or by other control systems.
ALDプロセスは、細孔への非常に深い侵入を達成することが周知である。しかしながら、極めて深い侵入のために、サイクルでの各段階は、前駆体またはパージガスが細孔の深さに侵入する時間を考慮するために延長することができる。チャンバーに接続される真空ポンプは、サイクルの各段階の長時間にわたってチャンバーから弁で調節できる(切り離すことができる)。 It is well known that the ALD process achieves very deep penetration into the pores. However, because of the very deep penetration, each stage in the cycle can be extended to account for the time for the precursor or purge gas to penetrate the pore depth. The vacuum pump connected to the chamber can be valved (disengaged) from the chamber for an extended period of time in each stage of the cycle.
現在のALD技術では、堆積のための高品質プロセスが、達成できる。例としてだが限定ではなく、堆積材料は、Al2O3、ZrO2、HfO2、SiO2、SrTiO3、BaTiO3、Ta2O5、TiO2、HfSiO4、La2O3、Y2O3、TiN、TaN、WN、Cu、W、TiSi2、PtSi、CoSi2、NiSi、WSi2、Si3N4その他とすることができる。現在、数百ではないにせよ数十の材料が、ALDによって堆積されることが周知である。ALDによって堆積できることが周知の材料には、誘電体、導体、アノード、カソード、固体電解質その他が含まれる。各分子層は、ALDツールの仕様に応じて約0.5から5秒かかるプロセスの1サイクルで堆積される。 With current ALD technology, a high quality process for deposition can be achieved. By way of example and not limitation, the deposition materials are Al2O3, ZrO2, HfO2, SiO2, SrTiO3, BaTiO3, Ta2O5, TiO2, HfSiO4, La2O3, Y2O3, TiN, TaN, WN, Cu, W, TiSi2, PtSi, CoSi2, NiSi , WSi2, Si3N4 and others. It is now well known that dozens if not hundreds of materials are deposited by ALD. Materials that are well known to be deposited by ALD include dielectrics, conductors, anodes, cathodes, solid electrolytes, and others. Each molecular layer is deposited in one cycle of the process that takes about 0.5 to 5 seconds, depending on the specifications of the ALD tool.
例としてだが限定ではなく、Al2O3でできている誘電体層を論じることにする。Al2O3の1分子層は、約0.085nm(0.85Å)の厚さを有する。誘電体層に使用され得る他の種類の誘電体材料には、Nb2O5、ZrO2、HfO2、SiO2、SrTiO3、BaTiO3、Ta2O5、TiO2、HfSiO4、La2O3、Y2O3、Si3N4および他の非導電性元素または材料が含まれるが、限定はされない。誘電体層のある例は、本明細書ではAl2O3を含むように述べられることになるけれども、本発明は、この種の誘電体にそのように限定されず、任意の他の周知の種類の誘電体材料が、Al2O3の代用でまたはAl2O3への補足として使用できることが、当業者には理解されよう。 By way of example but not limitation, a dielectric layer made of Al2O3 will be discussed. The monomolecular layer of Al2O3 has a thickness of about 0.085 nm (0.85 cm). Other types of dielectric materials that can be used for the dielectric layer include Nb2O5, ZrO2, HfO2, SiO2, SrTiO3, BaTiO3, Ta2O5, TiO2, HfSiO4, La2O3, Y2O3, Si3N4 and other non-conductive elements or materials. Included but not limited. Although certain examples of dielectric layers will be described herein as including Al 2 O 3, the present invention is not so limited to this type of dielectric, and any other known type of dielectric One skilled in the art will appreciate that body materials can be used in place of or as a supplement to Al2O3.
例えば、Al2O3の誘電体層は、10nmの厚さを有する必要があると仮定する。この厚さに達するためには、120層が、堆積される必要がある。一般に入手可能なプロセスツールを使用すると、ALDプロセスは、約60から600秒かかることになる。 For example, assume that the dielectric layer of Al2O3 needs to have a thickness of 10 nm. To reach this thickness, 120 layers need to be deposited. Using commonly available process tools, the ALD process will take approximately 60 to 600 seconds.
ALD堆積Al2O3は、約8の比誘電率εrを有する。2つの金属電極間にAl2O3の10nm厚さの層でできている平行平板キャパシタの1cm2の容量の計算は、次のとおりである。
C=ε0×εr×A/dε0=1/(36×π×109)
ここでεrは、誘電体材料の比誘電率であり、Aは、m2単位での面積であり、dは、メートル単位での絶縁体厚さである。Cは、ファラッド単位では
C=(1/(36×π×109))×8×1×10−4/10×10−9=7×10−7=0.7μF
となる。
従って、0.7μF/cm2の容量が、達成できる。
ALD deposited Al 2 O 3 has a relative dielectric constant εr of about 8. The calculation of the 1 cm 2 capacitance of a parallel plate capacitor made of a 10 nm thick layer of Al 2 O 3 between two metal electrodes is as follows.
C = ε0 × εr × A / dε0 = 1 / (36 × π × 109)
Here, εr is the relative dielectric constant of the dielectric material, A is the area in m2, and d is the insulator thickness in meters. C is in Farad units C = (1 / (36 × π × 109)) × 8 × 1 × 10 −4 / 10 × 10 −9 = 7 × 10 −7 = 0.7 μF
It becomes.
Therefore, a capacity of 0.7 μF / cm 2 can be achieved.
Al2O3の絶縁破壊電圧は、8〜10MV/cmである。8×108V/mを採用すると、
V=10×10−9×8×108=8V
絶縁破壊の半分の電圧レベルを使用すると、4Vの実用的な動作電圧が、それ故に妥当である。
The breakdown voltage of Al2O3 is 8 to 10 MV / cm. If 8 × 108V / m is adopted,
V = 10 × 10−9 × 8 × 108 = 8V
Using a voltage level half that of breakdown, a practical operating voltage of 4V is therefore reasonable.
より高い電圧を必要とする応用の例として、0.028μF/cm2を持つ100ボルト仕様のキャパシタは、3000層のAl2O3を堆積されることもあり得る。当業者なら理解するように、層の材料および数は、そのようなキャパシタについて広範囲の静電容量および電圧を達成するために変更できる。 As an example of an application that requires a higher voltage, a 100 volt capacitor with 0.028 μF / cm 2 could be deposited with 3000 layers of Al 2 O 3. As will be appreciated by those skilled in the art, the material and number of layers can be varied to achieve a wide range of capacitances and voltages for such capacitors.
バッテリーの部品の構成に適した材料のかなりの研究がある。アノード層構成のためのいくつかの候補材料があり、例としてだが限定ではなく、Li4Ti5O12、Ge(Li4.4Ge)、Si(Li4.4Ge)、チタン酸リチウム、または酸化リチウムバナジウムがある。カソード層は、例としてだが限定ではなく、LiFePO4、LiCoO2、LiMn2O4、LiNiO2、LiMPO4、ただしMは、Fe、Co、Mn、Ti、その他などの金属を表し、LiFe0.95V0.05PO4またはA2FePO4FただしA=Na、Li、から構成できる。固体電解質層は、例としてだが限定ではなく、2、3例を挙げると、リン酸リチウムオキシナイトライド(Lipon)、チタン酸リチウムランタン(LLT)、Na+、K+、Li+、Ag+、H+、Pb2+、Sr2+もしくはBa2+などの移動イオンと錯体を形成するベータアルミナ、非化学量論的アルミン酸ナトリウム、イットリア安定化ジルコニア(YSZ)または(Li、La)xTiyOzから構成できる。 There is considerable research on materials suitable for the construction of battery parts. There are several candidate materials for the anode layer configuration, including but not limited to Li4Ti5O12, Ge (Li4.4Ge), Si (Li4.4Ge), lithium titanate, or lithium vanadium oxide. The cathode layer is, by way of example and not limitation, LiFePO4, LiCoO2, LiMn2O4, LiNiO2, LiMPO4, where M represents a metal such as Fe, Co, Mn, Ti, etc., and LiFe0.95V0.05PO4 or A2FePO4F where A = It can be composed of Na, Li. The solid electrolyte layer is by way of example and not limitation, and to name a few, lithium phosphate oxynitride (Lipon), lithium lanthanum titanate (LLT), Na +, K +, Li +, Ag +, H +, Pb2 +, It can be composed of beta alumina, non-stoichiometric sodium aluminate, yttria stabilized zirconia (YSZ) or (Li, La) xTiyOz that forms a complex with a mobile ion such as Sr2 + or Ba2 +.
以降において、図面(図1〜20)を詳細に参照して、本発明のさまざまな実施形態が、述べられる。 In the following, various embodiments of the present invention will be described with reference to the drawings (FIGS. 1-20) in detail.
この発明の実施形態によると、焼結キャパシタおよびALDによって焼結キャパシタを製造する方法が、開示される。一実施形態に従ってALDによって製造される焼結キャパシタは、図1で横断面図で示される。構造全体は、ミリメートルの程度であるが、球状焼結粒子は、マイクロメートルまたはナノメートルの程度であるので、図1の図面は、一定の縮尺でないことに留意することが重要である。焼結キャパシタ100は、焼結材料104で構成される。好ましい実施形態では、焼結材料104はまた、焼結キャパシタ100の電極の1つとしての役割も果たし、好ましくは導電性金属でできている。焼結材料は、100%未満の充填率を有し、焼結プロセスにより一緒に融合される材料粒子および細孔を含み、少なくとも1つの細孔は、足場を第1の面から第2の面まで横断する。0.1μmから10μmの間の粒子直径が、金属を焼結する場合には一般的であるが、しかしながら計算目的のために、例としてだが限定ではなく、1μmの直径であると仮定される。焼結材料104の細孔内の隠れた面を含む焼結材料104の全表面は、上で述べられた方法に従ってALDによって堆積されてもよい誘電体材料112によって被覆される。焼結材料104および誘電体材料112によって残される空の補足スペースは、導電性材料でできている電極材料118で完全にまたは部分的に充填される。電極材料118は、ALDプロセスによって、または溶融金属でぬらすような他のプロセスによる一代替実施形態に従って、または2つのプロセスの組合せによって形成できる。好ましい実施形態では、焼結材料104および電極材料118は、フィラー124、140によって端子128、144に接続される。代替実施形態では、焼結材料104および電極材料118は、はんだ124、140によって端子128、144に接続される。絶縁体132は好ましくは、外面での短絡の可能性を最小限にするために設置される。絶縁体132は好ましくは、ガラスまたはプラスチック材料でできている。
According to an embodiment of the present invention, a method of manufacturing a sintered capacitor with a sintered capacitor and ALD is disclosed. A sintered capacitor manufactured by ALD according to one embodiment is shown in cross-section in FIG. It is important to note that the overall structure is on the order of millimeters, but since the spherical sintered particles are on the order of micrometers or nanometers, the drawing of FIG. 1 is not to scale. The
本発明の別の実施形態では、先の実施形態の誘電体層112は、バッテリーまたは電気化学キャパシタを作るために、上で述べられた材料でできているアノード、固体電解質およびカソードの層で置き換えられる。代替実施形態では、もしアノードまたはカソードが、どちらも焼結材料104から離れているが、電流を運ぶことができるならば、電極材料118は、省略される。
In another embodiment of the present invention, the
焼結キャパシタの詳細な構成は、この発明の、焼結キャパシタを製造する方法の実施形態の記述によってより良く理解されることになる。構成プロセスは、図2〜8に関連して述べられる。次に図2を参照すると、焼結材料104は、焼結粉末として横断面図で示される。焼結キャパシタ100の構成は、金属粉末の焼結によって電極を形成するために焼結材料104を作ることから始める。銅、真ちゅう、銀、ニッケル、ステンレス鋼、その他などの1つまたは複数の導電性金属が、使用されることが好ましい。一代替実施形態では、真ちゅうなどの金属合成物および/または同じもしくは別の金属で被覆された金属粒子が、使用される。別の代替実施形態では、セラミックなどの非金属が、もし焼結の前かまたは後に金属で被覆されるならば、使用できる。焼結の周知の技術の間に、金属粉末は、プレスされ、材料の融点より下の温度まで加熱されて、粒子の局所的融合を引き起こす。図2では、球形粒子が、図示されるが、しかし他の形状も、可能である。粒子は、図2で示されるように固体とすることができ、または用いられる材料および技術に応じて多孔質とすることができる。粒子は、非常に均一なサイズまたはいろいろなサイズを有することができる。焼結体は、任意の形状またはサイズを有してもよいが、1mmから10mmのサイズの立方体、直角柱または円柱形状体が、生産ではより一般的となる。50%の充填率が、例としてだが限定ではなく、本明細書で使用されることになるが、しかし他の充填率が、周知の焼結プロセスに従って使用されてもよい。焼結材料の体積は、多孔質であり、少なくとも1つの細孔は、足場を第1の面から第2の面まで横断する。例としてだが限定ではなく、もし1ミクロン粒子が使用されるならば、2×2×2mm3寸法の立方体は、50%の充填率で約4×109個の粒子を有し、約24,000mm2の全表面積を持つことになる。実際の数字は、粒子形状、サイズ変化その他に依存するので、これらは、非常に粗い概算である。他の状況については、数字は、材料構造に従って異なることもある。焼結プロセスは、焼結材料104で構成される電極を形成するという結果になる。
The detailed configuration of the sintered capacitor will be better understood from the description of the embodiment of the method of manufacturing the sintered capacitor of the present invention. The configuration process is described in connection with FIGS. Referring now to FIG. 2, the
なお別の代替実施形態によると、いろいろな技術によって作られた任意の多孔質材料が、第1の電極に使用できる。いくつかの多孔質材料は、大きな容量を持つキャパシタを作るのに有用となる非常に大きな表面積を有する。もし導電性でないならば、材料は、少なくとも1つの導電層で被覆されてもよい。 According to yet another alternative embodiment, any porous material made by various techniques can be used for the first electrode. Some porous materials have a very large surface area that is useful for making capacitors with large capacitances. If not conductive, the material may be coated with at least one conductive layer.
なお別の代替実施形態によると、焼結材料は、ほとんど酸化されず、すなわち、焼結材料を被覆する誘電体層はなく、もしあっても、それは、非常に薄く、次のステップで堆積される誘電体層よりも薄い。 According to yet another alternative embodiment, the sintered material is hardly oxidized, i.e. there is no dielectric layer covering the sintered material, if any, it is very thin and is deposited in the next step. Thinner than the dielectric layer.
次に図3を参照すると、底部端子128が、好ましくは簡便なまたは一般的な導電性金属で形成され、フィラー124を使って焼結材料104にろう付けされる。焼結材料104の表面は、はんだまたはフィラー材料の良好なぬれを可能にするためにおよび次の堆積ステップのための準備としてどんな酸化物層も除去するためにエッチングまたは他の技術によって洗浄されてもよい。ろう付けプロセスは、フィラーの融点より上まで温度を適切に上げることによって、製造の次のステップに使用されるのと同じチャンバー中で行われることもあり得る。
Referring now to FIG. 3, the
大量生産では、底部端子128は、焼結材料104の数千の立方体、直角柱または円柱が、その上にろう付けされる一片の金属薄板から形成できる。ただ1つの立方体または円柱の横断面図が、明確にするために図3で示される。例としてだが限定ではなく、一般的な寸法は、約0.5mmの厚さ、400×400mm2の幅および長さの底部端子を含み、その上に2×2×2mm3の立方体10,000個が、約4mmのピッチでろう付けされる。フィラー124を使ってろう付けすることは別として、はんだ付け、焼結の別のステップ、または底部端子128と直接接触しながら焼結材料104を焼結するなどの、焼結材料104と底部端子128との間の接続の他の形態が、可能である。
In mass production, the
次に図4を詳細に参照すると、焼結材料104に形成される誘電体材料層112が、横断面図で示される。このステップでは、ALDは、焼結材料104から形成される電極を取り囲む誘電体材料層112を形成するために使用できる。ALDは、非常に深い空洞中への材料の非常によく一致する層の堆積を可能にするので、このステップでは特に有用である。そのプロセスは、上で説明されたように、プロセスの各サイクルで1分子層を作るように自己終結的である。好ましい実施形態によると、誘電体材料層112は、高誘電定数および高誘電強度を有するべきである。そのようなALD応用での周知の材料は、上記および下記で例として使用されるAl2O3である。代替実施形態では、例としてだが限定ではなく、Nb2O5、ZrO2、HfO2、SiO2、SrTiO3、BaTiO3、Ta2O5、TiO2、HfSiO4、La2O3、Y2O3、またはSi3N4などの他の誘電体が、使用できる。
Referring now in detail to FIG. 4, a
例としてAl2O3を使用すると、この材料は、約8の誘電定数および8〜10MV/cmの間の絶縁破壊電圧を有する。例としてだが限定ではなく、目的は、10Vの動作電圧を持つキャパシタを製造することであり、使用電圧として約4MV/cmまたは4×108V/mを有することが、望まれると仮定する。10ボルト動作のキャパシタについては、誘電体厚さは、次の通りに計算される。
T=10/4×108=2.5×10−8mまたは25nm
Using Al2O3 as an example, this material has a dielectric constant of about 8 and a breakdown voltage between 8-10 MV / cm. As an example, but not as a limitation, assume that the goal is to produce a capacitor with an operating voltage of 10V, and that it is desired to have a working voltage of about 4 MV / cm or 4 × 10 8 V / m. For a 10 volt capacitor, the dielectric thickness is calculated as follows.
T = 10/4 × 108 = 2.5 × 10 −8 m or 25 nm
Al2O3の各分子層は、厚さが約0.085nmである。従って、約300層が、誘電体層112に必要とされる。異なる動作電圧については、厚さは、ほとんど直線的に変化する。
Each molecular layer of Al2O3 has a thickness of about 0.085 nm. Therefore, about 300 layers are required for the
次に図5を参照すると、次のステップは、誘電体材料層112被覆の焼結材料104の側面に絶縁体132を追加するステップである。絶縁体132の理由は、2つの電極(焼結材料104および電極材料118)が数ナノメートルだけ分離される部品の周辺部を作ることが望ましくないことである(電極材料118は図6に関連して後で詳細に説明される)。好ましい実施形態によると、絶縁体132は、高い溶融温度を持つ熱硬化性または熱可塑性プラスチックで構成される。別法として、さまざまな種類のガラス材料から成るガラスが、絶縁体132を作るために使用できる。ガラス絶縁体132の熱膨張係数は、ガラスに損傷を与えることなく極端な作業温度を可能にするために焼結材料104および電極材料118の複合係数に適合させるべきである。絶縁体132は、個々のキャパシタユニットの立方体、直角柱または円柱の間を充填するために粉末、ペースト、または予備成形材料として構造化され、次いで固化またはリフローされてもよい。絶縁体132は、焼結粒子間の体積の大部分に浸潤しないように十分に粘性が高くなければならない。
Referring now to FIG. 5, the next step is to add an
この発明の別の実施形態では、絶縁体132は、誘電体112が形成される前に設置される。この変形形態は、キャパシタ100または同様に構成される電気部品の性能を変えないことになる。
In another embodiment of the invention, the
次に図6を参照すると、焼結キャパシタセンブリの横断面図が、第2の電極118を含んで示される。このステップでは、電極材料118のALD堆積が、行われる。金属ALDは、焼結材料104粒子間に形成されるすべてのスペースを充填するためにかなりの数の層(数千に至るまで)を必要とすることもある。金属または導電性材料のALDが好ましいが、他の技術が、このステップを完了するために使用されてもよい。真空条件下の溶融金属は、はんだ付けによく似たプロセスで電極材料118を作るために使用できる。誘電体層112の材料によく接着する金属をALDによって最初に被覆するステップおよび次いで別の金属を溶け込ませるステップの組合せもまた、使用できる。そのような場合は、ALD堆積層は、溶融金属が表面をぬらし、浸潤するのを助ける。
Referring now to FIG. 6, a cross-sectional view of the sintered capacitor assembly is shown including the
代替実施形態では、あるスペースは、充填されないままに残され、その後のステップで塞がれてもよい。電極材料118は好ましくは、絶縁体132を溶融しない温度で堆積される。一代替実施形態によると、電極材料118は、上部接点として使用でき、または別の材料層が、以下で示されるように上部接点として使用されてもよい。
In an alternative embodiment, a space may be left unfilled and closed in subsequent steps. The
次に、図7を参照する。次のステップは、上部端子144を所望の位置に設置するステップを含む。図7で見られるように、上部端子144は好ましくは、フィラー140を使って電極材料118にろう付けされる。上部端子144は好ましくは、底部端子128と同じ寸法を有することになり、単一ステップですべてのキャパシタ100にろう付けされることになる。ろう付けは、キャパシタ100のどんな充填されない体積も排気された状態に保ち、すべてのそのような充填されない体積を密閉するために真空下で行うことができる。別法として、ろう付けは、充填されない体積に何が残されるかを制御するために制御環境下で行うことができる。このステップの後、個々の焼結キャパシタ100は、構造体を絶縁体の真ん中で2方向に切断することによって形成されることになり、結果的に図8で示されるキャパシタをもたらす。
Reference is now made to FIG. The next step includes installing the
はんだ障壁130は、図1で示されるように、上部および底部端子144、128に適用でき、このはんだ障壁130は、組立ての準備をするためにはんだ材料で被覆することができる。代替実施形態では、レーザーマーキングが、適用できる。上記のさまざまな実施形態で述べられる製造プロセスは、結果的に図1で示されるような最終部品をもたらす。ユニット全体は、自動組立てのためにテープパッケージに設置されてもよい。
A
平行平板キャパシタの容量は、次の通りに計算される。
C=ε0×εr×A/d ただし、ε0=1/(36×π×109)
ここでεrは、誘電体材料の比誘電率であり、Aは、m2単位での面積であり、dは、メートル単位での絶縁体厚さである。Cは、ファラッド単位となる。
The capacitance of the parallel plate capacitor is calculated as follows.
C = ε0 × εr × A / d where ε0 = 1 / (36 × π × 109)
Here, εr is the relative dielectric constant of the dielectric material, A is the area in m2, and d is the insulator thickness in meters. C is in units of farads.
上で述べられた例のキャパシタについては、
A =24,000mm2 または 24×10−3m2
D =25nm または 25×10−9m
ALD堆積Al2O3についてはεr=8
C =ε0×8×24×10−3/25×10−9=68μF
For the example capacitor described above,
A = 24,000mm2 or 24x10-3m2
D = 25nm or 25 × 10-9m
Εr = 8 for ALD deposited Al 2 O 3
C = ε0 × 8 × 24 × 10−3 / 25 × 10−9 = 68 μF
その例の完成した焼結キャパシタ100は、約3×3×3=27mm3の寸法を有することになる。比静電容量は、
68×10/27=25VμF/mm3
となる。
The completed sintered
68 × 10/27 = 25 V μF / mm 3
It becomes.
7VμF/mm3の典型的なタンタル電解キャパシタおよび0.7VμF/mm3の典型的なアルミニウム電解キャパシタとの比較は、現行技術のキャパシタおよび製造方法に優る大幅な改善を示唆する。誘電体が、多くの欠陥を有する電気的に作られた酸化物でできている電解キャパシタと比較して、高品質の誘電体材料を有する焼結キャパシタの構成に起因して、焼結キャパシタは、市場で電解キャパシタに完全に取って代わることになると期待される。より高い比容量は、取って代わる力を増加させることになるだけである。上記の議論の比静電容量は、単に例であり、異なる大きさおよび形状の粉末、焼結材料を作るために使用される異なる焼結プロセス、ならびに異なる誘電体材料は、比静電容量を変化させることになる。例えば、誘電体としてTa2O5を使用することは、比静電容量を大幅に増加させることになる。 A comparison of a typical tantalum electrolytic capacitor of 7 V μF / mm 3 and a typical aluminum electrolytic capacitor of 0.7 V μF / mm 3 suggests a significant improvement over current technology capacitors and manufacturing methods. Due to the construction of sintered capacitors with a high quality dielectric material, compared to electrolytic capacitors where the dielectric is made of electrically made oxide with many defects, sintered capacitors are It is expected to completely replace electrolytic capacitors in the market. A higher specific capacity will only increase the force to replace. The specific capacitances discussed above are merely examples, and different sizes and shapes of powders, different sintering processes used to make sintered materials, and different dielectric materials can produce specific capacitances. Will change. For example, the use of Ta2O5 as the dielectric will greatly increase the specific capacitance.
本発明の別の実施形態では、バッテリーが、構成される。先の実施形態の誘電体層は、アノード層、固体電解質層、およびカソード層の堆積で置き換えられることになり、すべてがALDプロセスによってこの順番でまたは逆の順番で堆積される。アノード層構成のためのいくつかの候補材料があり、例としてだが限定ではなく、Li4Ti5O12、Ge(Li4.4Ge)、Si(Li4.4Ge)、チタン酸リチウムまたは酸化リチウムバナジウムがある。カソード層は、例としてだが限定ではなく、LiFePO4、LiCoO2、LiMn2O4、LiNiO2、LiMPO4、ただしMは、Fe、Co、Mn、Ti、その他などの金属を表し、LiFe0.95V0.05PO4またはA2FePO4FただしA=Na、Li、から構成できる。固体電解質層は、例としてだが限定ではなく、2、3例を挙げると、リン酸リチウムオキシナイトライド(Lipon)、チタン酸リチウムランタン(LLT)、Na+、K+、Li+、Ag+、H+、Pb2+、Sr2+もしくはBa2+などの移動イオンと錯体を形成するベータアルミナ、非化学量論的アルミン酸ナトリウム、イットリア安定化ジルコニア(YSZ)または(Li、La)xTiyOzから構成できる。 In another embodiment of the invention, a battery is constructed. The dielectric layers of the previous embodiment will be replaced by the deposition of the anode layer, solid electrolyte layer, and cathode layer, all deposited in this order or in reverse order by the ALD process. There are several candidate materials for the anode layer configuration, including but not limited to Li4Ti5O12, Ge (Li4.4Ge), Si (Li4.4Ge), lithium titanate or lithium vanadium oxide. The cathode layer is, by way of example and not limitation, LiFePO4, LiCoO2, LiMn2O4, LiNiO2, LiMPO4, where M represents a metal such as Fe, Co, Mn, Ti, etc., and LiFe0.95V0.05PO4 or A2FePO4F where A = It can be composed of Na, Li. The solid electrolyte layer is by way of example and not limitation, and to name a few, lithium phosphate oxynitride (Lipon), lithium lanthanum titanate (LLT), Na +, K +, Li +, Ag +, H +, Pb2 +, It can be composed of beta alumina, non-stoichiometric sodium aluminate, yttria stabilized zirconia (YSZ) or (Li, La) xTiyOz that forms a complex with a mobile ion such as Sr2 + or Ba2 +.
この実施形態では、絶縁体は、端子で巨視的にアノードをカソードから分離するために、固体電解質を堆積させるステップの前かまたは後に取り付けられる。 In this embodiment, the insulator is attached before or after the step of depositing the solid electrolyte to macroscopically separate the anode from the cathode at the terminal.
本発明の別の実施形態では、バッテリーは、カソードまたはアノードが、どちらも焼結材料104と接触していないが、電流を第2の端子に運ぶことを当てにして、電極材料118を取り付けるステップを省略して構成される。
In another embodiment of the present invention, the battery attaches
ALD堆積アノード、カソードおよび固体電解質を備える焼結材料の構成は、CVD被覆炭素構造を持つ従来のバッテリーよりも耐久性のある構造を与えることになる。欠陥がなく、ピンホールがない層を堆積させるALDプロセスの能力は、アノードとカソードとの間の内部短絡を防止するために、固体電解質の堆積にとって重要である。加えて、非常に短いイオン輸送距離に起因して、バッテリー内部抵抗は、低くなり、バッテリーは、速い充放電時間を有することになる。 The construction of the sintered material comprising the ALD deposited anode, cathode and solid electrolyte will give a more durable structure than a conventional battery with a CVD coated carbon structure. The ability of the ALD process to deposit layers that are defect free and pinhole free is important for solid electrolyte deposition to prevent internal shorts between the anode and cathode. In addition, due to the very short ion transport distance, the battery internal resistance will be low and the battery will have a fast charge / discharge time.
本発明の別の実施形態では、電気化学キャパシタが、構成される。先の実施形態と同様に、アノード層、固体電解質層およびカソード層があり、すべてがALDプロセスによって堆積される。例としてだが限定ではなく、バッテリーについて上で記載された材料に似た、アノード、カソードおよび固体電解質層構成のためのいくつかの候補材料がある。 In another embodiment of the invention, an electrochemical capacitor is constructed. Similar to the previous embodiment, there is an anode layer, a solid electrolyte layer and a cathode layer, all deposited by an ALD process. By way of example but not limitation, there are several candidate materials for anode, cathode and solid electrolyte layer configurations that are similar to the materials described above for batteries.
次に図9〜17を参照して、例となるナノ細孔型キャパシタ200が、本発明の実施形態に従って述べられることになる。特に、図10でわかるように、キャパシタ200は、ナノ細孔Al2O3または同様の種類の材料でできている足場204を含む。足場204は、ナノメートル程度の直径の細孔206を含み、少なくとも1つの細孔は、足場を第1の面から第2の面まで横断する。
With reference now to FIGS. 9-17, an
それに応じて、図9は、足場204の横断面で4つの細孔206を描写するだけであり、図10は、比較的少数の細孔206を描写するだけであるけれども、キャパシタ200の足場204および他の部品の一定の縮尺での描写は、本発明を素早く容易に理解できないことが、当業者には理解されよう。特に、一定の縮尺でない図は、明確化のため、および本発明の理解を促進するために提供されており、数千または数百万の細孔206が、キャパシタ200の単一の横断面図に存在してもよいことは、当業者には理解されよう。アセンブリ全体のサイズは、側面でおよそ数百マイクロメートルから数ミリメートルであり、細孔206は、直径が数十から数百ナノメートルである。さらに、細孔206は、数マイクロメートルから数ミリメートルに至るまでに及ぶ長さを含んでもよい。
Accordingly, FIG. 9 only depicts four
例としてだが限定ではなく、100nmの平均細孔206直径を持つ2×2×2mm3の足場204の細孔数の計算が、行われる。細孔206の横断面積は、
a=π×2/4=3.14×(100×10−9)2/4=7.85×10−15m2である。
By way of example and not limitation, a calculation of the number of pores in a 2 × 2 × 2 mm 3
a = π × 2/4 = 3.14 × (100 × 10 −9) 2/4 = 7.85 × 10 −15 m 2.
細孔206全横断面積は、足場204の面の全利用可能面積の半分を覆うと仮定する。細孔206の数は近似的に、
N=0.5×(2×10−3)2/7.85×10−15=254×106
に等しい。
Assume that the total cross sectional area of the
N = 0.5 × (2 × 10−3) 2 / 7.85 × 10−15 = 254 × 106
be equivalent to.
従って、約16,000個の細孔206が、足場204の横断面で見られることになると理解される。
Accordingly, it is understood that approximately 16,000
この発明の一実施形態では、図9および10で見られるように、ナノ細孔キャパシタ200は、
複数の細孔206を有するナノ細孔足場204であって、少なくとも1つの細孔は、足場を第1の面から第2の面まで横断する、ナノ細孔足場204と、
足場204および足場204の実質的にすべての露出面および細孔の実質的にすべての内面に共形であり、それによってキャパシタの第1の電極としての役割を果たす導体208と、
導体208に共形である誘電体212と、
誘電体212に共形であり、キャパシタの第2の電極としての役割を果たすプラグ216と、
フィラーまたははんだ224を使って導体208に付着され、キャパシタを他の電子部品、ワイヤー、PCBおよび同様のものに接続するために第1の接触領域としての役割を果たす底部端子228と、
フィラーまたははんだ240を使ってプラグ216に付着され、キャパシタを他の電子部品、ワイヤー、PCBおよび同様のものに接続するために第2の接触領域としての役割を果たす上部端子244と、
キャパシタ200の2つの端子およびそれらに接続される実質的にすべての導電性材料を物理的に分離するためにキャパシタ200の外周に配置される絶縁体232とで構成される。
In one embodiment of the present invention, as seen in FIGS. 9 and 10, the
A
A
A dielectric 212 that is conformal to the
A
A
An
It consists of two terminals of the
別の実施形態では、電気化学キャパシタおよびバッテリーは、誘電体212をカソード、固体電解質およびアノードの層で置き換えることによって構成できる。この実施形態の細孔の一部は、図11で示され、大きく拡大され、一定の縮尺でない。細孔は、足場204の内部に示される。細孔中には、導体208、アノード272、固体電解質274、カソード276およびプラグ216の同心円層がある。同様の性能のために、アノード層272およびカソード層276の位置は、逆であってもよい。イオン輸送距離278は、イオンが充放電の間に移動する必要がある距離である。例としてだが限定ではなく、アノード、カソードおよび固体電解質の材料は、上で論じられたようにすることができ、イオン輸送距離278は、およそ数十ナノメートルであり、結果的に低い抵抗および速い充放電をもたらす。
In another embodiment, electrochemical capacitors and batteries can be constructed by replacing dielectric 212 with cathode, solid electrolyte and anode layers. Some of the pores in this embodiment are shown in FIG. 11 and are greatly enlarged and not to scale. The pores are shown inside the
図11は、全体的に足場204の細孔内の5層構成を描写するけれども、3層構成もまた、本発明の範囲から逸脱することなく利用されてもよいことが、当業者には理解されよう。特に、カソード、電解質、およびアノード層は、もしカソードおよびアノード層の伝導度がバッテリーの所望の動作を支援するのに十分であるならば、細孔の実質的にすべてで提供されてもよい。
Although FIG. 11 generally depicts a five-layer configuration within the pores of
本発明の別の実施形態は、ナノ細孔キャパシタ200を製造する方法である。その方法の説明は、ナノ細孔キャパシタ200の構造を理解するのに役立つことになる。ナノ細孔キャパシタ200を構成する方法は、図9、10および12〜17を参照して説明されることになる。図1〜11と同様に、図12〜17は、必ずしも一定の縮尺で描画されない。
Another embodiment of the present invention is a method of manufacturing a
いくつかの実施形態では、足場204は、酸性電解質を使用しながらアルミニウムを通して電流を流すことによって金属アルミニウムから作られ、結果的にAl2O3(サファイア)でできた足場204をもたらす。足場204の構成は、すべてが参照により全体として本明細書に組み込まれる、米国特許第3,574,681号、第3,850,762号、第4,687,551号および第5,112,449号でさらに詳細に述べられる。その上、Whatman Ltd.によって製造され、Anopore(登録商標)として市販される商品は、粒子フィルターとして提供される。参照により全体として本明細書に組み込まれる、http://www.whatman.com/PRODAnoporeInorganicMembranes.aspxおよびhttp://www.2spi.com/catalog/spec_prep/filter2.shtmlを参照されたい。気体または液体の流れの中で粒子フィルターとして有用であるためには、細孔は、流れがフィルターに入る面から流れがフィルターから出る面まで伸びる必要がある。細孔206のサイズは、プロセスパラメーターすなわち電解質の種類、電流量その他によって制御できる。標準的な直径の細孔は、20nm、100nm、および200nmのサイズで市販されている。本明細書で述べられるキャパシタで使用される細孔206のサイズは、部品設計および顧客選好に従って変化してもよいことが、当業者には理解されよう。同様の足場は、マスクを通じた結晶の方向性エッチングおよび他の技術などの異なる技術によって作ることができることもまた、当業者には理解されよう。
In some embodiments, the
比類なくかつ有利なことに、足場204内の細孔206サイズの非常に引き締まった分布は、周知の処理技術を利用して達成できる。細孔206は、連続的であり、足場204の上面から足場204の底面まで直径が全体的に均一である。一般に細孔206間の相互接続、分岐または交差はないが、しかしながらもし細孔のどんな相互接続、分岐または交差があっても、それは、本明細書の実施形態のいずれかによると、製造のためのどんな困難もまたは部品の性能のどんな差も引き起こさないことになる。その上、足場204を構成するために使用される材料は、不活性であり、高温、腐食性液体、およびその他などの極端な環境条件に耐えることができる。
Incomparably and advantageously, a very tight distribution of
次に図12を参照すると、ナノ細孔キャパシタ200の足場204は、第1の導体208の多層の堆積をもたらす多重サイクルを含むALDプロセスを用いて第1の導体208によって覆われる。いくつかの実施形態では、第1の導体208は、金属または半導体材料を含む。第1の導体208は、キャパシタ200の第1の電極としての役割を果たすように提供され、数ナノメートルから数十ナノメートルに至るまでに及ぶ厚さを有してもよい。
Referring now to FIG. 12, the
図13で見られるように、いったん第1の導体208が足場204に満足に堆積されると、第1の導体208を備える足場204は、フィラー224を使ってベース端子228にろう付けされる、はんだ付けされる、または焼結されてもよい。ベース端子228は、金属でできており、キャパシタから外へキャパシタ200の外部にある電気回路に電気的接続をするために使用される。また、フィラー224は、足場204の底部側で足場204の細孔206を密封するために、また第1の導体208とベース端子228との間の電気接触を容易にするために提供されてもよい。ベース端子228は、例としてだが限定ではなく、数百ミクロンから1ミリメートルを越えるまでに及ぶ厚さを有してもよい。
As seen in FIG. 13, once the
次に図14を参照すると、誘電体212の層が次いで、ALDプロセスを使用して構造全体(足場204、第1の導体208、フィラー224およびベース端子228)に堆積される。誘電体212の厚さは、ある所定の使用電圧について設計される。ALDは、欠陥、ピンホールまたは第1の導体208が露出するどんな他の点もなく、誘電体212の完全な層を作るメカニズムを提供し、それによってキャパシタ200での短絡の機会を低減するまたは排除する。いくつかの実施形態では、誘電体212は、例としてだが限定ではなく、所要の静電容量および動作電圧に応じて数ナノメートルから数十および数百ナノメートルにさえ至るまでに及ぶ厚さを有してもよい。
Referring now to FIG. 14, a layer of
図15で見られるように、絶縁体232が次いで、足場204の外周面に設置される。言い換えれば、絶縁体232は、その面が細孔206全体を切り離すことになる足場204の表面に(すなわち、細孔開口206が露出されない足場204の表面に)設置される。いくつかの実施形態では、絶縁体232は、例としてだが限定ではなく、数百マイクロメートルから1ミリメートルを越えるまでに及ぶ厚さを含む。
As can be seen in FIG. 15, the
次に図16を参照すると、プラグ216が、ALDを使用して堆積されて、第1の導体208および誘電体212によってまだ充填されていない細孔206の残りの部分を実質的に充填する。プラグ216は、キャパシタ200の第2の電極としての役割を果たし、金属または半導体材料を含んでもよい。いくつかの実施形態では、プラグ216は、約10ナノメートルから100nmに至るまでに及ぶ厚さを含む。いくつかの実施形態では、プラグ216は、細孔206を充填しない。
Referring now to FIG. 16, a
図17で見られるように、上部端子244が次いで、フィラー240を使ってプラグ216の上部にはんだ付けされる、ろう付けされる、または焼結される。いくつかの実施形態では、上部端子244は、数百ミクロンから1ミリメートルを越えるまでに及ぶ厚さを含む。プラグ216および誘電体212の余分な層が次いで、エッチングされまたは研削されて取り除かれ、図9で描写されるキャパシタ200に到達する。
As seen in FIG. 17, the
結果として生じるキャパシタ200は、例としてだが限定ではなく、従来のタンタル電解キャパシタによって提供される7VμF/mm3と比較して400VμF/mm3の比容量を含むこともある。その上、キャパシタ200の直列抵抗は、およそ数マイクロオームであり、直列インダクタンスは、非常に低く、それによって極めて高い性能をもたらす。キャパシタ200の構成に起因して、それは、高い信頼性、拡大した作業温度および伝統的な電解キャパシタよりも実質的に長い平均寿命を有することになる。
The resulting
別の実施形態では、上記の議論と同様に、電気化学キャパシタおよびバッテリーは、誘電体212を堆積させるステップを、図11で描写されるように、ALDによってカソード276、固体電解質274およびアノード272をその順番でまたは逆の順番で堆積させるいくつかのステップで置き換えることによって構成される。この実施形態では、絶縁体232は、固体電解質274を堆積させる前または後に取り付けられるべきである。
In another embodiment, similar to the discussion above, the electrochemical capacitor and battery may have the step of depositing the dielectric 212 comprising the
なお別の実施形態によると、電気化学キャパシタまたはバッテリーを製造する方法は、先の実施形態でのように提供されるが、しかし第1の導体208およびプラグ216を堆積させるステップは、省略され、カソードおよびアノードが、電流を端子に運ぶ。
According to yet another embodiment, a method of manufacturing an electrochemical capacitor or battery is provided as in the previous embodiment, but the step of depositing the
次に図9〜17を参照して、ナノ細孔キャパシタ200、電気化学キャパシタまたはバッテリーを構成するためのプロセスが、さらに詳細に説明される。図1〜8と同様に、図9〜17は、必ずしも一定の縮尺で描画されない。足場204が提供された後、製造プロセスは、キャパシタ200、電気化学キャパシタまたはバッテリーの第1の電極の作製を続ける。特に、足場204は、導電性材料で被覆され、それによって第1の導電層208をもたらす。例としてだが限定ではなく、第1の導電層208を構成するために使用される材料は、銀、銅、金、インジウム、アルミニウム、タングステン、ニッケル、コバルト、鉄、チタン、ルテニウム、亜鉛、スズ、タンタルなどの純金属、またはそれらの組合せとすることができる。第1の導電層208は別法として、または加えて、ドープシリコン、ドープゲルマニウム、または同様のものなどの半導体材料で構成できる。別法として、または加えて、第1の導電層208は、TiN、TaN、WNなどの金属窒化物、TiSi2、PtSi、CoSi2、NiSi、WSi2などの金属シリサイドおよび同様のものを含むことができる。別法として、または加えて、第1の導電層208は、化合物または層状材料を含むことができる。別法として、または加えて、第1の導電層208は、任意の導電性材料または任意の導電性合成物または導電性材料もしくは合成物の層を含むことができる。好ましくは、第1の導体208は、比較的低い抵抗を示し、それによって金属または金属化合物を適切な選択にする。異なる材料の異なる種類の層もまた、第1の導体208を構成するために使用できる。いくつかの実施形態では、非金属が、足場204に堆積される最初の層の少なくともいくつかを構成するために使用されるならば、そのとき第1の導体208として足場に堆積される最後の層のいくつかは、金属を含んでもよく、それによって後のステップでの十分な接着およびことによると拡散阻止障壁を容易にする。
9-17, the process for constructing the
上で述べたように、および図12でわかるように、第1の導体208は好ましくは、ALDプロセスを使用して堆積される。ALDプロセスは、原子または分子層が極めて共形な方法で堆積されるようにする。ALDプロセスの各サイクルは、1原子または分子層を堆積させ、N層を堆積させるためには、単にプロセスをNサイクル実行する必要があるだけである。細孔206の高アスペクト比に起因して、現在周知の他の堆積技術は、細孔206の中心領域の被覆が不十分となるので、実用的でない。足場204は、ALDプロセスチャンバーで被覆を受け入れないように扱われる表面に置かれてもよいが、しかしながらこれは、必要条件ではない。足場と表面との間の接触面積が限定される状態では、足場の底部の大部分は、ほとんど完全に被覆されることになる。およそ100,000:1に至るまでの、細孔206のことによると巨大なアスペクト比に起因して、長い滞留時間が、長いパージ時間と同様に反応チャンバーでの前駆体のために必要とされることになる。
As mentioned above and as can be seen in FIG. 12, the
第1の導体208は、キャパシタ200の第1の電極としてまたは電流をバッテリー電極から端子に運ぶ電気化学キャパシタもしくはバッテリーの第1の電流運搬素子としての役割を果たすように構成される。第1の導体208は、許容される最大直列抵抗に応じて、ことによるとおよそ1〜30nmの妥当な厚さを有するべきである。限定しない一例として、銅の約70原子層が、ALDを使用して堆積でき、約10nmの厚さが結果として得られる。もしアノードまたはカソードが、どちらも最初に堆積されるが、最終部品での適切な動作のために十分な電気伝導度を有するならば、第1の導体208は、省略できることに留意されたい。
The
いくつかの実施形態では、足場204中への金属の拡散を防止するために、拡散障壁層が、第1の導体208の堆積の前に足場204に堆積されてもよい。次のステップで作られる電気接点への接着を改善し、おそらく誘電体への拡散を防止するために、別の障壁層が、第1の導体208の堆積の後に堆積されてもよい。
In some embodiments, a diffusion barrier layer may be deposited on the
ALDプロセスに関連して使用される真空条件および高温は、特に酸浴槽での足場の製造後に足場204に閉じ込められるどんな水分も除去しようとして、被覆プロセスを開始するより前に所定時間にわたって維持されてもよい。加えて、活性試薬が、不純物に化学的に付着して、除去されるように反応チャンバーに導入されてもよい。
The vacuum conditions and high temperatures used in connection with the ALD process are maintained for a predetermined time prior to initiating the coating process, particularly in an attempt to remove any moisture trapped in the
図13で描写される次のステップは、ベース端子228を足場204に付着させるステップを含む。このベース端子228は、キャパシタ、電気化学キャパシタまたはバッテリー200の第1の電気接点としての役割を果たすことになり、またワイヤーもしくは同様の電気接点のための接続点も容易にすることになる。いくつかの実施形態では、ベース端子228は、例えば表面実装技術を用いてPCBのパッドに直接はんだ付けされることになる。
The next step depicted in FIG. 13 includes attaching the
ベース端子228の付着は、細孔206の実質的に大部分の開口の中および隣接する第1の導体208への良好な電気接触を有するような方法で行われることになる。これは、低い直列抵抗を達成するために不可欠である。第1の導体208の厚さは、数ナノメートルから数十ナノメートルに至るまでの間に及ぶことができ、ベース端子228は一般に、足場204の平坦性にそのような程度にまで共形である必要はない。ベース端子228は、それが柔軟になり、おそらく力を印加することで所望の形状に一致する温度まで加熱することによって焼結できる。足場204は、極めて硬い材料を含むことに留意すべきである。いくつかの実施形態では、付着は、ろう付けによって達成でき、この場合フィラー224の薄い層が、ベース端子228と第1の導体208との間に配置される。フィラー層224は、細孔206中にあまり多く浸潤しないように薄くすべきである。フィラー224は、正確な厚さにベース端子228へ電気めっきするまたはベース端子228と一緒にローラーで延ばすことができる。
The attachment of the
スパッタリング、蒸着、CVDまたは同様の技術は、フィラー224の一部になる材料の金属層で足場204の1つの面を覆うために使用できる。CVD、蒸着またはスパッタリングプロセスの限定された侵入に起因して、非常に限定された量のフィラー224が、最終的に細孔206に入ることになる。しかしながら、細孔206は、フィラー224が堆積された底部側で効果的に閉じられることになり、それによって足場204の細孔206を充填しないまたはわずかに充填する状態でベース端子228を足場204にろう付けするまたははんだ付けすることを可能にする。
Sputtering, evaporation, CVD or similar techniques can be used to cover one side of the
先のステップが、おそらく足場がプロセスチャンバーでその上に置かれている表面との大きな接触面積に起因して、足場204の底部で第1の導体208の不満足な厚さをもたらしたならば、足場204および第1の導体208の上面が、ベース端子228に付着されてもよい(すなわち、足場204は、図12と13との間で上下逆にされる)。
If the previous step resulted in an unsatisfactory thickness of the
いくつかの実施形態では、第1の導体208のALD堆積が利用され、次いで同じチャンバーで、足場204の上部への細孔206の上端をほとんどまたは完全に閉じる金属のCVD、蒸着、スパッタリングまたは同様のものが、用いられる。その後、足場204は、はんだ付けまたはろう付けのためにベース端子228に逆にして置かれてもよい。
In some embodiments, ALD deposition of the
いくつかの実施形態では、第1の導体208を堆積させるALDプロセスは、足場204がベース端子228に置かれている間に行われる。ALDプロセス(それはまた、ことによるとベース端子228の被覆ももたらした)に続いて、温度が、上げられて、ろう付けステップを達成する。このシナリオでは、導体の薄い層が、足場204の第1の導体208に焼結されるフィラー224の上部に堆積され、フィラー224は、完全な領域接触のために軟化することができる。
In some embodiments, the ALD process for depositing the
いくつかの実施形態では、すべての細孔206の片側が足場の1つの面において導電性材料で終わるような方法でナノ細孔Al2O3を製造することは、周知の技術である。例えば、参照により全体として本明細書に組み込まれる、米国特許第6,838,297号を参照されたい。そのような実施形態では、ベース端子228を足場204に付着させる別個の異なるステップは、回避される。第1の導体208を堆積させるステップは、ベース端子228がすでに付着された状態で行われる。
In some embodiments, it is a well-known technique to produce nanoporous Al 2 O 3 in such a way that one side of every
1つの大きな金属板が、ベース端子228として使用でき、数百または数千の足場+導体204+208ユニットを付着させるために使用でき、生産プロセスで後に個々のユニット(すなわち、個々のキャパシタ200、電気化学キャパシタまたはバッテリユニット)に分離されることになることに留意されたい。
One large metal plate can be used as the
図14からわかるように、製造プロセスの次のステップは、構造体に誘電体212を堆積させるステップを含む。誘電体212は好ましくは、ALDプロセスを使用して堆積され、キャパシタ200の誘電体としての役割を果たすように提供される。誘電体212は、キャパシタが機能しなくなる可能性がある内部短絡を避けるために欠陥がなく、ピンホールがないようにしなければならない。ALDプロセスは、そのような必要性を満たすのに比類なく十分である。
As can be seen from FIG. 14, the next step in the manufacturing process includes depositing a dielectric 212 on the structure.
いくつかの実施形態では、誘電体212は、例えば、Nb2O5、Ta2O5、Al2O3、ZrO2、HfO2、SiO2、TiO2、La2O3、Y2O3、HfSiO4、SrTiO3、BaTiO3などの金属酸化物またはSi3N4などの窒化物を含んでもよい。多くの他の誘電体材料が、本発明の範囲から逸脱することなく使用できる。Al2O3−HfO2積層などの材料の組合せまたは(Al2O3)x(HfO2)1−x、HfAlO(N)、HfSiO(N)、HfxSi1−xO2その他などの混合物を使用することが、有益なこともある。すべてのそのような堆積物およびさらに多くのものが、ALD分野では周知の技術であり、ALDプロセスのためのさらに多くの誘電体材料の研究がある。 In some embodiments, the dielectric 212 includes a metal oxide such as Nb2O5, Ta2O5, Al2O3, ZrO2, HfO2, SiO2, TiO2, La2O3, Y2O3, HfSiO4, SrTiO3, BaTiO3, or a nitride such as Si3N4. But you can. Many other dielectric materials can be used without departing from the scope of the present invention. It may be beneficial to use a combination of materials such as an Al2O3-HfO2 stack or a mixture such as (Al2O3) x (HfO2) 1-x, HfAlO (N), HfSiO (N), HfxSi1-xO2, etc. All such deposits and many more are techniques well known in the ALD field, and there are more dielectric material studies for ALD processes.
例としてだが限定ではなく、Al2O3は、ALDによって堆積される非常に一般的な材料であり、10nm厚さの層を作るためには、Al2O3の約118分子層が、必要とされる。Al2O3は、前駆体の1つとして揮発性の高いトリメチルアルミニウム(「TMA」)を使用して堆積させるのが比較的容易である。TMAの高い揮発性は、数千または数百万のアセンブリを収容するプロセスチャンバーで細孔206中への誘電体212の深い侵入を助けることになる。
By way of example but not limitation, Al2O3 is a very common material deposited by ALD, and approximately 118 molecular layers of Al2O3 are required to make a 10 nm thick layer. Al 2 O 3 is relatively easy to deposit using highly volatile trimethylaluminum (“TMA”) as one of the precursors. The high volatility of TMA will help deep penetration of dielectric 212 into
誘電体の比誘電率は、もし誘電体212がぎっしり詰まってないならば、より低いこともあり、それは、アモルファス構造が作られる場合に起こり得ることである。例えば、結晶性Al2O3の比誘電率は、結晶の光軸方向に応じて9から11の間であるが、しかしALD堆積については、7から8の間である。 The dielectric constant of the dielectric can be lower if the dielectric 212 is not tightly packed, which can happen if an amorphous structure is made. For example, the dielectric constant of crystalline Al 2 O 3 is between 9 and 11 depending on the crystal's optical axis direction, but between 7 and 8 for ALD deposition.
誘電体層212が堆積される前および後に、薄い障壁層が、誘電体中への金属の拡散を防止するために堆積されてもよい。銅のための一般的な障壁は、TaNである。
A thin barrier layer may be deposited before and after the
誘電体層212は、図14でベース端子288の底部を被覆するように描写されることに留意されたい。これは、誘電体212が堆積されるADLプロセスの間ベース端子228の底部に特別な阻止材料を提供することによって防止されてもよい。ALDプロセスに続いて、阻止材料は、除去されてもよく、それによって端子228を露出させる。別法として、誘電体212は、ベース端子228の底部に堆積されてもよく、後でエッチングまたは研削によって除去される。
Note that
製造プロセスの次のステップは、図15で描写され、そこでは絶縁体232が、構造体の周囲に設置される。絶縁体232は、ガラスまたはプラスチックでできていてもよい。絶縁体232は、キャパシタ200の2つの電極を分離するのにおよびPCB基板または同様のものへのはんだ付けによってユニットの取り扱いを可能にするのに有用である。これは、2つの電極が数ナノメートルまたは数十ナノメートルだけ離れているので、絶縁体232を有することがない場合には困難となる。
The next step in the manufacturing process is depicted in FIG. 15, where an
絶縁体232は、誘電体212への良好な接着性を有するべきである。別法として、絶縁体232への良好な接着性を持つ材料の薄い層が、誘電体212が堆積された後に堆積される。いくつかの実施形態では、絶縁体232は、足場が図10で描写されるように立方体または直角柱であるならば、足場204の4つの側面で構造体に付着され、またはもし足場が円柱(図示されず)ならば外周に付着され、細孔206が終わる足場204の上面および底面には付着されない。ガラスが、溶融され、ユニットの周囲にリフローされることもあり得る。エポキシ樹脂などのプラスチックが、適用されてもよい。絶縁体232は、次のALDステップに損傷を与えないように、低ガス放出性とすべきである。もしガラスが使用されるならば、熱膨張係数は、構造体の他のパーツの複合係数に適合するように選択できる。
誘電体212を堆積させるステップおよび絶縁体232を設置するステップの順番は、最終製品に大きな差がなく逆にすることができる。
The order of depositing the dielectric 212 and placing the
絶縁体232の追加に続いて、製造プロセスは、図16でわかるように続く。特に、キャパシタ200の第2の電極または電気化学キャパシタもしくはバッテリーの第2の電気接点が、プラグ216として構成される。プラグ216は、第1の導体208に似たまたは同一の導電性材料が構造体に追加されるALDプロセスを利用することによって構成される。いくつかの実施形態では、プラグ216に使用される材料は、第1の導体208に使用される材料と異なる(例えば、1つは金属であり、もう1つは異なる金属である、または1つは金属材料であるが、もう1つは半導体材料もしくは金属の窒化物である、その他)。
Following the addition of
いくつかの実施形態では、プラグ216は、他の材料によってまだ充填されていない細孔206の空隙を実質的に充填する。プラグ216を構成するために追加されるALD分子または原子層の数は、最も大きな細孔206でさえ充填されるような数とすることができる。
In some embodiments, the
いくつかの実施形態では、プラグ216のALD層は、あらゆる細孔206の全部を充填しないように設計されることになり、その場合はその後のCVD、蒸着、スパッタリングまたは同様の堆積プロセスが、開いた細孔206を閉じて、密閉するために使用できる。そのような場合は、いくつかの閉じ込められた空隙が、細孔206の1つまたは複数内に存在することもあるが、しかしそのような空隙が、CVD、蒸着またはスパッタリングプロセスからの低圧ガスで充填され、環境から密閉されるならば、そのときキャパシタ、電気化学キャパシタまたはバッテリーの動作は、損なわれないはずである。
In some embodiments, the ALD layer of
いくつかの実施形態では、いくつかの細孔206は、露出したままで残され、その後の製造ステップで処理される。
In some embodiments, some
いくつかの実施形態では、薄い障壁層が、次のステップへの表面を準備するために、プラグ216が堆積された後に堆積されてもよい。
In some embodiments, a thin barrier layer may be deposited after the
誘電体212に関する場合と同様に、プラグ216は、全体として構造体を被覆するように提供されてもよい。
As with the dielectric 212, the
上部端子244が次いで、図17で描写される次の製造ステップで提供される。図17でわかるように、上部端子244は、金属フィラー240を使ってプラグ216にろう付けされているように描写される。しかしながら、はんだ付けが、使用されてもよい。両方のオプションでは、はんだ付けまたはろう付けは、真空条件または制御環境で行うことができ、その結果細孔206のどんな空隙または露出も、充填されるかまたは密閉されたままで、真空かもしくは制御材料を含有する。別法として、上部端子244は、無電解めっき、電気めっきまたは所望の組成の金属の厚い層を作製できる任意の他のプロセスによってプラグ216上に直接製造できる。
The
もし構成が、大きな底部端子228および上部端子244を共有する多くのユニットでできているならば、絶縁体232の中心に沿って2つの直交方向に構造体を切るステップが、個々のキャパシタ、バッテリーまたは電気化学キャパシタを分離するために使用される。
If the configuration is made up of many units that share a
製造の最終ステップは、エッチングまたは研削によって不要なプラグ216および誘電体212を除去することである。絶縁体232および端子228、244のいくらかの厚さが、同様に除去されてもよい。不要なプラグ216および誘電体212が除去された後、図9で描写される完成したキャパシタ200が、達成される。いくつかの実施形態では、図1でのはんだ障壁130に似たはんだ障壁が、必要であれば取り付けられてもよい。
The final manufacturing step is to remove
性能計算のために、例としてだが限定ではなく、キャパシタは、70nmの平均細孔206直径を持つ1×1×1mm3ナノ細孔Al2O3の足場204から作られ、導体層208は、10nm厚さであり、誘電体層212は、10nm厚さであり、プラグ216直径は、公称30nmであると仮定される。細孔206の横断面積はそのとき、
a=π×D2/4=3.14×(70×10−9)2/4=3.85×10−15m2
である。
For performance calculations, by way of example but not limitation, the capacitor is made from a 1 × 1 × 1 mm 3 nanoporous Al 2 O 3
a = π × D2 / 4 = 3.14 × (70 × 10 −9) 2/4 = 3.85 × 10 −15 m 2
It is.
細孔206の横断面積は、足場204の利用可能な全面積の半分を覆うと仮定する。細孔206の数は近似的に、
N=0.5×(10−3)2/3.85×10−15=130×106
に等しい。
Assume that the cross-sectional area of the
N = 0.5 × (10−3) 2 / 3.85 × 10−15 = 130 × 106
be equivalent to.
中心厚さ(直径40nm)での誘電体212の外周は、
b=π×D=3.14×40×10−9=126×10−9m
である。
The outer periphery of the dielectric 212 at the center thickness (diameter 40 nm) is
b = π × D = 3.14 × 40 × 10 −9 = 126 × 10 −9 m
It is.
全キャパシタ電極面積は、
A=N×b×h=130×106×126×10−9×10−3=16.4×10−3m2
である。
The total capacitor electrode area is
A = N × b × h = 130 × 106 × 126 × 10 −9 × 10 −3 = 16.4 × 10 −3 m 2
It is.
平行平板キャパシタの容量は、
C=ε0×εr×A/d ただし、ε0=1/(36×π×109)
である。
The capacitance of the parallel plate capacitor is
C = ε0 × εr × A / d where ε0 = 1 / (36 × π × 109)
It is.
ここでdは、メートル単位での誘電体212厚さである。Cは、ファラッド単位となる。εr=7を持つAl2O3誘電体を仮定する。
C=(1/(36×π×109))×7×16.4×10−3/10×10−9
=0.101×10−3F=100μF
Where d is the thickness of the dielectric 212 in meters. C is in units of farads. Assume an Al 2 O 3 dielectric with εr = 7.
C = (1 / (36 × π × 109)) × 7 × 16.4 × 10 −3 / 10 × 10 −9
= 0.101 × 10 −3 F = 100 μF
10nm厚さのAl2O3は、8Vの絶縁破壊電圧を有することになり、4Vの使用電圧が、仮定される。従って、比容量は、
100×4/13=400VμF/mm3
であることになる。
A 10 nm thick Al 2 O 3 will have a breakdown voltage of 8V, and a working voltage of 4V is assumed. Therefore, the specific capacity is
100 × 4/13 = 400 V μF / mm 3
It will be.
タンタル電解キャパシタの7VμF/mm3と比較すると、優れたキャパシタが実現できることが、当業者には理解されよう。絶縁体および端子は、キャパシタの寸法に応じた量だけ、上で計算されたような比静電容量を低減することになる。 Those skilled in the art will appreciate that an excellent capacitor can be realized when compared to a tantalum electrolytic capacitor of 7 V μF / mm 3. The insulator and terminal will reduce the specific capacitance as calculated above by an amount depending on the dimensions of the capacitor.
低い抵抗およびインダクタンスは、有用なキャパシタにとって重大な問題である。キャパシタの直列抵抗を計算することには、すべての導体208およびプラグ216層を並列に結合することが含まれる。同じ例を仮定し、導体およびプラグの両方が、銅でできていると仮定すると、
R=(1.72×10−8×L[m]/S[m2])/N
≒(1.72×10−8×10−3/(π×(30×10−9)2)/4)/130
×106
=18.7×10−5Ω=187μΩ
Low resistance and inductance are significant problems for useful capacitors. Calculating the series resistance of the capacitor includes coupling all
R = (1.72 × 10 −8 × L [m] / S [m2]) / N
≒ (1.72 × 10-8 × 10-3 / (π × (30 × 10-9) 2) / 4) / 130
× 106
= 18.7 × 10 −5 Ω = 187 μΩ
そのような低い抵抗は、速いエネルギー充放電を可能にし、この場合もやはり非常に望ましいキャパシタ品質を可能にする。 Such a low resistance allows fast energy charge / discharge, again again allowing very desirable capacitor quality.
キャパシタでの電流の直線的な流れに起因して、インダクタンスは、極めて低いことになる。 Due to the linear flow of current in the capacitor, the inductance will be very low.
本発明の別の実施形態では、バッテリーおよび電気化学キャパシタの製造方法は、いくつかの変更をともなうが先の実施形態に似ている。全体的な構成は、同じとなるが、誘電体212を堆積させるステップは、図11で描写されるように、アノード272の層を堆積させる、固体電解質274の層を堆積させるおよびカソード276の層を堆積させるステップに置き換えられ、すべてが好ましくはALD技術によって堆積される。層は、同様の性能を達成するために逆の順序で堆積されてもよい。
In another embodiment of the present invention, the method of manufacturing the battery and electrochemical capacitor is similar to the previous embodiment with some modifications. Although the overall configuration is the same, the steps of depositing dielectric 212 are depositing a layer of
カソード276は、例としてだが限定ではなく、LiFePO4、LiCoO2、LiMn2O4、LiNiO2、LiMPO4、ただしMは、Fe、Co、Mn、Ti、その他などの金属を表し、LiFe0.95V0.05PO4またはA2FePO4ただしA=Na、Li、からALD堆積される。
固体電解質274は、例としてだが限定ではなく、2、3例を挙げると、リン酸リチウムオキシナイトライド(Lipon)、チタン酸リチウムランタン(LLT)、Na+、K+、Li+、Ag+、H+、Pb2+、Sr2+もしくはBa2+などの移動イオンと錯体を形成するベータアルミナ、非化学量論的アルミン酸ナトリウム、イットリア安定化ジルコニア(YSZ)または(Li、La)xTiyOzからALD堆積される。欠陥がなく、ピンホールがない層を作るALDプロセスの能力は、アノードとカソードとの間の内部短絡を防止するため、固体電解質の堆積に重要である。
The
アノード272は、例としてだが限定ではなく、Li4Ti5O12、Ge(Li4.4Ge)、Si(Li4.4Ge)、チタン酸リチウムまたは酸化リチウムバナジウムからALD堆積される。
The
カソードとアノードとの間の電気的分離を巨視的レベルで保つために、絶縁体232は、固体電解質が堆積される前または後に取り付けられるべきである。
In order to keep the electrical separation between the cathode and anode at a macroscopic level, the
構造に起因して、イオンは、充放電の間に数十または数百ナノメートルよりも長い距離278を輸送する必要がなく、それによって直列抵抗および充放電時定数を低減する。
Due to the structure, ions do not need to transport
動作時には、電流は、バッテリーまたは電気化学キャパシタ中を外部電気配線から端子228へ、フィラー224へ、導体208へおよびそこからアノード272へ流れる。アノード272からカソード276へと、電流は、固体電解質274に侵入してイオン輸送距離278を通り抜けるイオンによって運ばれることになる。カソード276からは、電流は、プラグ216、フィラー240および端子244を介して外部配線へ進むことになる。もしカソード276が導体208に隣接して堆積され、アノード272がプラグ216に隣接して堆積されるならば、いくらか異なるひと続きが、可能である。加えて、電流は、充放電サイクルの間は逆に流れる。バッテリーの直列抵抗はその結果、主として導体208、プラグ216およびイオン輸送抵抗のオーム抵抗から成る。イオン輸送距離は、小さく、およそ数十ナノメートルであり、結果的に小さな抵抗をもたらす。
In operation, current flows through the battery or electrochemical capacitor from external electrical wiring to
代替実施形態では、アノード272およびカソード276が電流を細孔長さに沿って導くことを当てにして、導体208およびプラグ216は、省略されてもよい。そのような実施形態では、アノード272およびカソード276の電気抵抗は、最終製品に適するようにすべきである。
In an alternative embodiment,
細孔の巨大なアスペクト比、上記の例では14,000:1およびことによると100,000:1に起因して、前駆体がプロセスチャンバーに短時間パルス状に送り込まれる現在のALD装置および堆積の方法は、適していない可能性がある。分子が細孔内部のさらに遠い表面に達する時間を可能にするためのチャンバーでの各前駆体の長い滞留時間、および次の前駆体を中に入れる前に分子の大部分を細孔から除去するための前駆体間の長いパージ時間を有することが、望ましいこともある。不活性ガスが、パージに役立つように前駆体間で使用されてもよく、この場合もやはり長い滞留時間および長いポンプによる排気を必要とする。過度の前駆体を浪費するのを避けるために、反応チャンバーは、長い滞留時間の間真空ポンプから切り離されてもよい。 Due to the huge aspect ratio of the pores, in the above example 14,000: 1 and possibly 100,000: 1, current ALD devices and depositions in which the precursor is pulsed briefly into the process chamber This method may not be suitable. The long residence time of each precursor in the chamber to allow time for the molecules to reach the farther surface inside the pores, and most of the molecules are removed from the pores before the next precursor is in It may be desirable to have a long purge time between the precursors for. An inert gas may be used between the precursors to aid in the purge, again requiring a long residence time and long pumping. To avoid wasting excessive precursor, the reaction chamber may be disconnected from the vacuum pump for a long residence time.
堆積方法はその結果、最初にプロセスチャンバーを適切な真空度までポンプで排気し、次いでプロセスチャンバーと真空ポンプとの間のバルブを閉じることによって達成される。第1の前駆体の化学的用量が次いで、プロセスチャンバー中に放出される。用量は、細孔206およびチャンバーのすべての露出面をいくらかの余裕を持って被覆するのに十分とするべきである。バルブが次いで、開けられ、使い残しの前駆体および反応の残留物が、ポンプで排出される。パージガスが次いで、反応チャンバーに流入される。このステップの間、真空ポンプは、パージガスのより長い滞留時間を可能にするために接続を切断されてもよいが、しかしこれは、パージガスが安価で、環境にとって問題でないこともあるので、必須ではない。プロセスは、第2の前駆体が第1の前駆体と同様に取り扱われる状態を続ける。
The deposition method is consequently achieved by first pumping the process chamber to the appropriate vacuum and then closing the valve between the process chamber and the vacuum pump. A chemical dose of the first precursor is then released into the process chamber. The dose should be sufficient to cover the
生産プロセスは、最終製品の所要のパラメーターに応じて、ALD技術によって堆積される数百もしくは数千の分子または原子層を含む。層堆積の各サイクルは、他のALDプロセスよりも長い。ALDプロセスの深く、完全な侵入に起因して、数千または数百万の部品が、1メートル立方よりも大きくできる全容積を持つ1つの大きなプロセスチャンバーを共有できるので、これは、コスト問題でない。 The production process includes hundreds or thousands of molecules or atomic layers deposited by ALD technology, depending on the required parameters of the final product. Each cycle of layer deposition is longer than other ALD processes. This is not a cost issue because, due to the deep and complete penetration of the ALD process, thousands or millions of parts can share one large process chamber with a total volume that can be larger than 1 meter cubic. .
次に図18〜20を参照して、代替キャパシタ、電気化学キャパシタおよび/またはバッテリー構成ならびに前述のものを製造する方法が、本発明の少なくともいくつかの実施形態に従って述べられる。図1〜17と同様に、図18〜20は、本開示のより良く、より明瞭な理解を容易にするために必ずしも一定の縮尺で描画されない。 Referring now to FIGS. 18-20, alternative capacitor, electrochemical capacitor and / or battery configurations and methods of manufacturing the foregoing will be described in accordance with at least some embodiments of the present invention. As with FIGS. 1-17, FIGS. 18-20 are not necessarily drawn to scale to facilitate a better and clearer understanding of the present disclosure.
最初に図18を参照すると、例となるキャパシタ300は、キャリア301上に構成されているように描写される。キャリア301は、半導体チップ、チップキャリア、セラミック混成物、マルチチップモジュール(「MCM」)、PCBおよび同様のものの一部である。キャリア301は、それの表面の部分が絶縁材料332でできている。足場304は、所要の寸法に提供される。足場304は、第1の導体308で被覆され、次いで例えばフィラー材料324を使ったろう付けによってキャリア301に付着される。第1の導電性領域350は、電気接触パッドまたはキャリア301上の電気的接続性を持つ任意の他の点に対応してもよい。
Referring initially to FIG. 18, an
1つのキャパシタ300だけが、図18で描写されるが、単一のキャリア301は、本明細書で述べられる製造プロセスに従ってその上に構成される1つまたは複数のキャパシタ300を有してもよいことが、当業者には理解されよう。その上、複数のキャパシタ300は、キャリア301に同時に付着できる。
Although only one
代替実施形態では、足場304は、最初にキャリア301に付着されてもよく、次いで導体308が、堆積される。もし足場304が、フィラー324を容易にぬらさない材料でできているならば、足場304は最初に、ろう付けを目的とするその底面に金属またはフィラー324をぬらすことになる任意の導電性材料を被覆されてもよい。
In an alternative embodiment, the
いったん足場304がキャリア301に付着されると、キャパシタ300の製造は、誘電体312の堆積を続ける。いくつかの実施形態では、誘電体312は、足場304および足場304のない領域を含むキャリア301の全体を覆って堆積される。第2の導電性領域352が露出される場所では(すなわち、それは足場304によって覆われないので)、誘電体312は一般に、望ましくない。それに応じて、いくつかの実施形態では、第2の導電性領域352上に堆積された誘電体312は、機械的に研削される、エッチングで取り除かれるまたはレーザーアブレーションによって除去されるの1つである。いくつかの実施形態では、足場304を備えるキャリア301は一緒に、平面には程遠い表面を規定するので、不要な誘電体312を除去するためにレーザーを利用することが、より効果的であるとわかることもある。いくつかの実施形態では、誘電体312の堆積を防止する材料が、誘電体312の堆積の前に第2の導電性領域に設置され、誘電体312が堆積された後に除去される。
Once the
絶縁体232(図9〜17での)の機能は、今はキャリア301の絶縁材料332によって果たされてもよい。すなわち、分離絶縁体は、キャパシタ300がキャリア301に直接接続されるときは必ずしも必要とされない。電極は、アクセスできず、さらなるステップで保護されるので、これは、可能である。
The function of the insulator 232 (in FIGS. 9-17) may now be performed by the insulating
いったん誘電体312が、それが不要な領域から除去されると、プラグ316が、堆積される。いくつかの実施形態では、プラグ316は、細孔306を完全に充填するように形造られる。別法として、CVD、蒸着またはスパッタリングの最終ステップが、細孔306を最後に充填するまたは密封するために使用される。足場304を覆うことに加えて、プラグ316はまた、キャリア301上の誘電体312ならびに露出した第2の導電性領域352も覆う。プラグ316は、キャパシタ300の第2の電極として動作するので、キャパシタ300は、第1の導電性領域350から第2の導電性領域352までに設けられる。
Once the dielectric 312 is removed from areas where it is not needed, a
上部材料層354が次いで、CVD、スパッタリング、無電解析出、電気めっきを使用して、または材料の比較的厚い層を堆積させることが周知の任意の他のメカニズムによって堆積される。これは、プラグ316と第2の導電性領域352との間の接続が、確実で、比較的低い抵抗を有することを保証するために行われる。いくつかの実施形態では、いくつかの領域が非導電層で保護されながら、選択的堆積が、例えば電気めっきによって行われてもよい。
The
いくつかの実施形態では、足場304は、キャリア301を覆ってアルミニウムを堆積させ、不要な領域からアルミニウムを除去し、細孔306が導電性材料350に達するまでアルミニウムを陽極酸化することによってキャリア301上にその場作製できる。このプロセスの詳細は、全内容が参照により本明細書にこれによって組み込まれる、米国特許第6,838,297号で述べられる。
In some embodiments, the
別の実施形態では、上記の議論と同様に、電気化学キャパシタおよびバッテリーは、誘電体312を堆積させるステップを、図11で描写されるように、ALDによってカソード276、固体電解質274およびアノード272をその順番でまたは逆の順番で堆積させるいくつかのステップで置き換えることによって構成される。
In another embodiment, similar to the discussion above, the electrochemical capacitor and battery may perform a step of depositing dielectric 312 by cathode, 276,
別の実施形態では、先の実施形態と同様に、導体308およびプラグ316を堆積させるステップは、省略され、カソードおよびアノードが、電流を細孔306の長さに沿って運ぶ。
In another embodiment, similar to the previous embodiment, the step of depositing
上述の方法から得られる装置は、オンモジュール型(on−module−type)電気素子である。いくつかの実施形態では、描写される足場304、細孔306、導体308の層、誘電体312、および同様のものを有するキャパシタが、作られる。オンモジュールキャパシタは、キャリア301によって容易に引き渡すことができ、共通キャリア上へのそのようなオンモジュールキャパシタの大量製造が、容易に得られる。いくつかの実施形態では、キャパシタの誘電体層312とは対照的にカソードおよびアノード層を含むオンモジュール電気化学キャパシタおよびバッテリーが、作られる。複数のオンモジュール電気化学キャパシタおよびバッテリーが、単一キャリア301上に作製でき、それによって複数の電気素子の効率的な作製を容易にする。
The device resulting from the above method is an on-module-type electrical element. In some embodiments, capacitors having the depicted
次に図19を参照すると、別の例となるキャパシタ、バッテリー、または電気化学キャパシタ400が、本発明の実施形態に従って描写される。特に、非金属の導体408およびプラグ416を備える陽極酸化ナノ細孔キャパシタ400が、描写される。キャパシタ、バッテリー、または電気化学キャパシタ400およびそれの部品の全体的な寸法は、キャパシタ、バッテリー、または電気化学キャパシタ100および200の1つまたは両方ならびにそれらの部品に似ている。
Referring now to FIG. 19, another example capacitor, battery, or electrochemical capacitor 400 is depicted in accordance with an embodiment of the present invention. In particular, an anodized nanopore capacitor 400 comprising a
現在のALD技術では、金属の堆積は、広く研究されているが、しかし実質的に1000:1よりも大きいアスペクト比を持つ深い細孔に安価に金属を堆積させるために利用できる技術を有するのは、時間がかかる可能性がある。TiN、TaN、WNおよび他の窒化物ならびにTiSi2、PtSi、CoSi2、NiSi、WSi2などの金属シリサイドの研究ならびに堆積は、一般的に行われている。窒化物は、金属よりも実質的に高い抵抗、約10〜1000倍高い抵抗を有する。金属は、1.7から10μΩcm(1.7〜10×10−8Ωm)を有し、堆積されたままの窒化物は、100〜1000μΩcmを有する。しかしながら、もし適切に設計されるならば、窒化物、シリサイドまたは他の非金属の導体408およびプラグ416を備えるナノ細孔キャパシタ、バッテリー、または電気化学キャパシタ400は、既存の電解キャパシタよりも良好な抵抗性能を達成することができる。その上、少なくとも1つの窒化物、シリサイドもしくは他の非金属の導体および/またはプラグを使って構成されるキャパシタは、導体プラグとして異なる種類の純金属を有する比較キャパシタよりも容易に、コスト効率良く製造できる。一例として、窒化物、シリサイドまたは他の非金属材料を堆積させるためのALDプロセスは、純金属を堆積させるためのALDプロセスよりも細孔の深さで行うのがいくらか容易である。電気接点を作ることを可能にするためには、金属堆積の必要性があることになるが、しかし露出表面だけであり、深い細孔中ではない。
In current ALD technology, metal deposition has been extensively studied, but has technology available to deposit metal inexpensively into deep pores with aspect ratios substantially greater than 1000: 1. Could be time consuming. The research and deposition of TiN, TaN, WN and other nitrides and metal silicides such as TiSi2, PtSi, CoSi2, NiSi, WSi2 are commonly done. Nitride has a substantially higher resistance than metal, about 10 to 1000 times higher. The metal has 1.7 to 10 μΩcm (1.7 to 10 × 10 −8 Ωm) and the as-deposited nitride has 100 to 1000 μΩcm. However, if properly designed, a nanoporous capacitor, battery, or electrochemical capacitor 400 comprising a nitride, silicide or other
図19のキャパシタ、バッテリー、または電気化学キャパシタ400は、細孔がその中に規定される足場構造404を有するように描写される。足場は、上で述べられたようなナノ細孔材料でできており、少なくとも1つの細孔は、足場を第1の面から第2の面まで横断する。
The capacitor, battery, or electrochemical capacitor 400 of FIG. 19 is depicted as having a
図20で描写される、本発明の別の実施形態は、キャパシタ、バッテリー、または電気化学キャパシタ500の足場504のために焼結材料の使用を熟考する。いくつかの実施形態では、焼結金属が、足場504のための焼結材料として利用されてもよい。焼結ステンレス鋼および焼結真ちゅうは、約500nmの細孔サイズを持つ粒子フィルターとしての使用のために市販されているが、しかしより小さな細孔サイズを有するように作ることもできる。粒子フィルターとしての使用は、焼結材料を第1の面から第2の面まで横断する多くの細孔があることを実証する。
Another embodiment of the present invention, depicted in FIG. 20, contemplates the use of sintered materials for a capacitor, battery, or scaffold 504 of an electrochemical capacitor 500. In some embodiments, sintered metal may be utilized as the sintered material for
キャパシタ、バッテリー、または電気化学キャパシタ500は、微視的細孔をその中に持つ材料の巨視的塊である焼結材料足場504を含む。細孔は、真っすぐでもなく均一でもなく、交差しており、キャパシタ、バッテリー、または電気化学キャパシタ400の足場404でのように一様な直径を有さないが、しかしなおキャパシタ、バッテリー、または電気化学キャパシタとしての使用に適している。少なくとも1つの細孔は、足場を第1の面から第2の面まで横断する。
Capacitor, battery, or electrochemical capacitor 500 includes a
キャパシタ、バッテリー、または電気化学キャパシタ400、500およびそれの部品の寸法は、図1〜17で描写されるキャパシタの寸法に似似している。 The dimensions of the capacitor, battery or electrochemical capacitor 400, 500 and its components are similar to the dimensions of the capacitor depicted in FIGS.
いくつかの実施形態では、焼結材料足場504は、ALD堆積の1つのステップを節約するために、導体として使用できる。しかしながら、良好な、酸化されない表面が、焼結材料足場504の大部分について維持されなければならない。焼結材料504を足場としてだけ使用し、それの導電能力を使用しないことによって、キャパシタ、バッテリー、または電気化学キャパシタは、陽極酸化アルミニウム足場型キャパシタ400と同様の性能を持って製造できる。キャパシタ400と500との間の唯一の差は、細孔が真っすぐでなく、整列せず、それどころか焼結材料足場504を有するキャパシタ500では相互接続されることとなる。
In some embodiments, the
図19および20で描写される実施形態では、導体408、508の層は、足場404、504の全面に堆積される。導体408、508に使用されてもよい材料の例となる種類には、TiN、TaN、WN、TiSi2、PtSi、CoSi2、NiSiおよびWSi2が制限なく含まれる。導体408、508は、キャパシタの第1の電極としておよび電流をキャパシタ、バッテリーまたは電気化学キャパシタ構造に運ぶ電気導体としての役割を果たす。
In the embodiment depicted in FIGS. 19 and 20, a layer of
構造体の第1の面には、導体408、508への良好な接着性および電気接触を有し、妥当な電気伝導度を有し、さらなるステップのために金属を容易にぬらすことになり、上で論じられたように足場404、504の細孔中への侵入がないまたは非常に浅い、金属、いくつかの金属層、複合材料または任意の材料の堆積によって作製される上部接点436、536がある。
The first side of the structure will have good adhesion and electrical contact to the
上部端子444、544は、上部フィラー材料440、540を使って上部接点436、536にろう付けされる。
誘電体層412、512は、導体408、508の全面に堆積される。
プラグ416、516は、誘電体412、512の全面に堆積される。いくつかの実施形態では、プラグ416、516を構成するために使用される材料は、導体408、508を構成するために使用される材料に似ているまたは同一である。またいくつかの実施形態では、プラグ416、516は、足場404、504の細孔を完全に充填してもよくまたは充填しなくてもよい。プラグは、キャパシタの第2の電極の機能および電流をキャパシタ、バッテリーまたは電気化学キャパシタ構造に運ぶ電気導体としての役割を果たしている。
足場404、504の第2の面(上面の反対側)には、上部接点436、536に似たまたは同じ材料でできている底部接点層420、520が、上部接点436、536と同様に、プラグ416、516上に堆積される。底部端子428、528は、底部フィラー材料424、524を使って底部接点層420、520にろう付けされる。
On the second side of the
足場404、504の周囲には、絶縁体432、532が、導体408、508と電気接触しているどんな導電性材料をもプラグ416、516と電気接触しているどんな導電性材料からも巨視的に分離するように提供される。
Around the
この発明の別の実施形態では、電気化学キャパシタまたはバッテリーは、先の実施形態と同様に構成されるが、しかし誘電体412、512は、図11で描写されるように、アノード272、固体電解質274およびカソード276の層で置き換えられる。図11は、足場404または504の細孔の一部を描写する。足場404、504およびそれの周囲のさまざまな他の層に関して描写される線は、真っすぐであってもよくまたは必ずしも真っすぐでなくてもよいが、しかしそのような層の厚さは、均一であることに留意すべきである。
In another embodiment of the present invention, the electrochemical capacitor or battery is configured similar to the previous embodiment, but the
この発明の別の実施形態では、電気化学キャパシタまたはバッテリーは、先の実施形態と同様に構成されるが、しかしカソード276およびアノード272が電流を細孔長さに沿って運ぶことを当てにして、導体208およびプラグ216がない。
In another embodiment of the invention, the electrochemical capacitor or battery is configured similar to the previous embodiment, but relying on
電気化学キャパシタまたはバッテリーの場合は、絶縁体432、532は、アノード272とカソード276との間を分離している。アノード272およびカソード276の位置は、同様の性能を持って逆にされてもよい。
In the case of an electrochemical capacitor or battery,
本発明の別の実施形態は、キャパシタ400、500を製造する方法であり、次のステップを含む。
a.一実施形態ではナノ細孔Al2O3を作るためにアルミニウムを陽極酸化することによって、足場404、504を作るステップ。別の実施形態では粉末、好ましくは金属粉末を焼結することによる。金属粉末の伝導度は、電気的性能にあまり影響を及ぼさない。足場は、複数の細孔を有するべきであり、少なくとも1つの細孔は、足場を第1の面から第2の面まで横断する。
b.足場404、504をALDプロセスによってTiN、TaN、WN、TiSi2、PtSi、CoSi2、NiSi、WSi2またはおよそ1000μΩcmより良好な、かなり良好な伝導度を持つ任意の他の材料でできている導体層408、508で被覆するステップ。導体材料は、伝導度を改善するために堆積後にアニールされてもよい。導体を堆積させるために使用されるALDプロセスは、10,000:1以上のアスペクト比を持つ細孔中への非常に深い侵入を可能にするべきである。各前駆体用量の長い滞留時間は、完全な侵入を可能にするために望ましいが、しかしこれは、非常に大きなチャンバーでの大量堆積の可能性に起因してコスト問題でない。細孔が足場404でまたは足場504の任意の端部で終わる足場の少なくとも1つの端部は、同様に被覆される。
c.上部接点材料436、536の堆積ステップ。これは好ましくは、他の金属の良好なぬれを有することになる金属である。それは、CVD、スパッタリング、蒸着、または細孔中への侵入が最小で足場404、504の第1の面に上部接点436、536の層を作製できる任意の他の堆積プロセスによって堆積される。ALDは、もしそれが低い侵入を有するように特別に設計されるならば、同様に使用できる。任意の他の外面領域に堆積されるいくらかの金属を有することは、必要とされないが、しかし問題を生じることはない。ニッケル、クロム、亜鉛、金、タングステン、ルテニウム、パラジウム、銀、金属合成物、層状金属その他を含む多くの金属が、可能である。必要条件は、その後のステップでの溶融を避けるためのかなり高い溶融温度およびステップ間での不活性雰囲気の必要性を最小限にするための遅い酸化である。もし細孔のいくつかまたはすべてが上部接点436、536によって第1の面で完全に塞がれることになるならば、その必要条件は、受け入れられる。上部接点436、536は、次のステップまで酸化を防止するために貴金属の薄い層でフラッシングされてもよい。
d.上部端子444、544を上部接点436、536にろう付けするステップ。フィラー材料440、540が、一般的なろう付け技術でのように使用される。上部接点436、536は、細孔に深く侵入しないので、特にもし導体408、508が、フィラー440、540の良好なぬれを有さないならば、フィラー材料440、540が細孔に入り込んで充填する危険性はほとんどない。いくつかの実施形態では、上部端子444、544は、銅または銅合金などのバルク金属であり、上部フィラー440、540は、選択された溶融温度を有するろう付け用フィラーである。上部端子444、544は、金属のいくつかの層でできていてもよく、外側の層は、PCBにはんだ付けする準備ができており、好ましくははんだ障壁としての役割を果たすように設計される。上部端子444、544は、応力を最小限にするために構造体の残りと同様の熱膨張係数を有する金属合金から作られてもよく、またはそれは、構造体に損傷を与えることなく熱応力を受け入れるのに十分に柔軟であってもよい。フィラーの厚さは、上部端子444、544と足場404、504の端部との間の平坦性の差を吸収するのに十分とすべきである。洗浄の必要性を避けるためにフラックスなしでろう付けすることが望ましく、従って上部接点436、536およびフィラー440、540は、かなり酸化がないようにすべきである。不活性雰囲気が、酸化を防止するためにステップ間で使用されてもよい。加えて、貴金属の薄い層が、ろう付けステップの前にフィラー440、540を覆っていてもよい。
e.前に論じられたようなAl2O3、Ta2O5、他の金属酸化物、Si3N4、異なる材料の層または材料の混合物などの、利用可能な多くのものの1つとすることができる誘電体412、512の堆積ステップ。ALDプロセスによる絶縁材料、特にAl2O3の非常に深い侵入は、周知の技術である。ALDは、ピンホール、欠陥その他のない高品質な堆積層を作製する。堆積プロセスは、絶縁品質を改善するために結晶構造ではなくアモルファス構造を作るように設計できる。細孔の内面全体にわたって欠陥がなく、ピンホールがない層が、重要である。この場合もやはり、各前駆体用量の長い滞留時間が、細孔の全深さへの完全な侵入を達成するために望ましい。
f.ガラスまたはプラスチック材料のリフローまたは鋳造によって足場404、504のすべての側面に絶縁体432、532を設置するステップ。ガラスは、全構成のサイズにわたる応力が大きすぎないように、構造体の残りの複合係数にかなり似た熱膨張係数を有する組成から作るべきである。プラスチックは、膨張係数に大きな差があっても応力を受け止めることができることになる。プラスチックは、その後のステップに損傷を与えないように低ガス放出性を有するように選択すべきである。絶縁体がないと、電極のナノメートル程度の分離に起因して、ワイヤーをアセンブリにはんだ付けするまたはアセンブリを印刷回路基板に直接はんだ付けすることによってアセンブリを使用することが困難になるので、絶縁体は、最終アセンブリの有用性にとって非常に重要である。このステップfは、性能の著しい変化なしにステップeの前に行われてもよいことに留意されたい。別の実施形態では、ガラスの薄い層およびプラスチックの層または他の混合構成が、同様に使用できる。ガラス層は、およそ1ミクロンから数十ミクロンの厚さとすることができ、このステップfで堆積でき、一方数百ミクロンのプラスチック層は、プラグ材料がガラスの表面から除去された後のプロセスで後に設置されることになる。このように、どんなプラスチック材料もALD堆積チャンバーで設置する必要は、回避される。
g.ALDによるプラグ416、516の堆積ステップ。プラグ416、516は、導体408、508と同じ導電性材料かまたは同様の特性を持つ異なる材料でできている。導体408、508と同様の伝導度を有するために、プラグ416、516は、直径がより小さいのでより厚い層を含むことができる。プラグ416、516は、細孔を完全に充填することになるのが好ましいが、しかしそれは、必要条件ではない。この場合もやはり、導体408、508の堆積でのように、プラグ416、516堆積プロセスは、細孔への深い侵入を容易にすべきである。
h.アセンブリの第2の面への底部接点材料420、520の堆積ステップ。これは、上部接点436、536に似た金属であり、同じまたは異なる金属であってもよい。それは、ALD、CVD、スパッタリング、蒸着、または足場の片側に金属層を作製できる任意の他の堆積プロセスによって堆積される。底部接点420、520は、プラグ416、516によって充填されなかったどんな細孔の開口も塞いでもよい。
i.底部フィラー424、524を使って底部端子428、528を底部接点420、520にろう付けするステップであって、完全に充填されないすべての細孔が密封されて、環境材料が細孔に入るのを防止することを最終的に確実にする。底部端子428、528は、上部端子444、544と同じ材料であってもよいが、しかし底部フィラー424、524は、上部フィラー440、540よりも低い溶融温度を有するべきである。このステップは好ましくは、最後に塞がれる任意の開いた細孔に何が閉じ込められるかを制御するために真空または選択雰囲気で行われる。
j.もしステップb〜iがアレイ中の多くのキャパシタの間で共有されたならば、個々のキャパシタ400、500を分離するステップ。表面に露出され、望まれないすべての不要な誘電体、プラグおよび底部接点を機械的にまたは化学的に除去するステップ。
Another embodiment of the present invention is a method of manufacturing capacitors 400, 500, which includes the following steps.
a. In one embodiment, creating
b.
c. Deposition step of
d. Brazing
e. Deposition steps of
f. Installing
g. Deposition step of
h. Depositing
i. Brazing
j. If steps b to i are shared among many capacitors in the array, separating the individual capacitors 400, 500. Mechanically or chemically removing all unwanted dielectric, plug and bottom contacts exposed to the surface and not desired.
上部端子および底部端子は、電気化学析出または無電解析出などの、金属の厚い層を作ることができる技術によって直接上部および底部接点に堆積されてもよいことに留意すべきである。そのような厚い堆積技術は、もし上部端子がこのように堆積されるならば、液体中で行われるので、電解質は、さらなるステップの前に細孔から完全に除去すべきである。もし底部端子が、そのような方法で堆積されるならば、細孔は、どんな液体も細孔に閉じ込めらるのを避けるために、プラグによって完全に充填されるまたは底部接点によって完全に塞がれなければならない。別法として、もし上部接点436、536および底部接点420、520が、すべての細孔が密閉されるような方法で堆積されるならば、そのとき端子428、444、528および544は、ステップjの前に液体環境で直接一緒に堆積されてもよい。
It should be noted that the top and bottom terminals may be deposited directly on the top and bottom contacts by techniques that can create a thick layer of metal, such as electrochemical or electroless deposition. Such a thick deposition technique is performed in a liquid if the top terminal is deposited in this way, so the electrolyte should be completely removed from the pores before further steps. If the bottom terminal is deposited in such a manner, the pores are completely filled by the plug or completely blocked by the bottom contact to avoid trapping any liquid in the pores. It must be done. Alternatively, if the
拡散障壁層は、層から層への材料の拡散を防止するために堆積されてもよいことにまた留意すべきである。いくらかの拡散は、例えば接点層とフィラー材料との間で避けられないこともあり、または望ましいことさえある。 It should also be noted that a diffusion barrier layer may be deposited to prevent diffusion of material from layer to layer. Some diffusion may be unavoidable or even desirable, for example, between the contact layer and the filler material.
シード層は、導体およびプラグへの接点層材料の良好な接着を可能にするために使用されてもよい。例えば、金属シード層は、ALDまたはCVDによって導体またはプラグに堆積されてもよく、接点が次いで、スパッタリングまたは蒸着によってシード層に堆積される。 The seed layer may be used to allow good adhesion of the contact layer material to the conductors and plugs. For example, a metal seed layer may be deposited on a conductor or plug by ALD or CVD, and contacts are then deposited on the seed layer by sputtering or evaporation.
また、酸化防止層、例えば蒸着金の薄い層は、酸化を防止するために上部接点および底部接点に堆積されてもよい。この層は、ろう付けの間にフィラー材料中に拡散してもよい。 Also, an anti-oxidation layer, such as a thin layer of evaporated gold, may be deposited on the top and bottom contacts to prevent oxidation. This layer may diffuse into the filler material during brazing.
加えて、図1でのはんだ障壁130に似たはんだ障壁は、PCBおよび同様のものへの組立てプロセスを改善するために適用されてもよく、または別法としてそれは、ろう付けする前の電極の一部であってもよい。
In addition, a solder barrier similar to
この発明の別の実施形態は、バッテリーまたは電気化学キャパシタの製造方法である。この実施形態では、誘電体層を堆積させることから成る先の実施形態のステップeおよび絶縁体を取り付けるステップfは、次のステップに置き換えられる。
m.アノード材料について上で論じられた材料から図11で描写されるようなアノード272を堆積させるステップ。
n.固体電解質について上で論じられた材料から図11で描写されるような固体電解質274を堆積させるステップ。
o.絶縁体432、532を設置するステップ。このステップは、同様の製品性能を持ってステップnの前に行われてもよい。
p.カソード材料について上で論じられた材料から図11で描写されるようなカソード276を堆積させるステップ。このステップおよびステップmは、同様の製品性能を持って交換できることに留意されたい。
Another embodiment of the present invention is a method for manufacturing a battery or an electrochemical capacitor. In this embodiment, step e of the previous embodiment consisting of depositing a dielectric layer and step f of attaching the insulator are replaced by the next step.
m. Depositing
n. Depositing a
o. Installing
p. Depositing
別の実施形態では、電気化学キャパシタまたはバッテリーは、導体408、508およびプラグ416、516を堆積させることなく製造され、アノード272およびカソード274は、バッテリー電極機能に加えて電流を細孔長さに沿って導く機能を果たしている。
In another embodiment, an electrochemical capacitor or battery is manufactured without depositing
低い漏れ電流は、有用なキャパシタ、バッテリーまたは電気化学キャパシタにとって重大な問題である。そのような漏れ電流は、キャパシタの場合は誘電体412、512をまたはバッテリーもしくは電気化学キャパシタの場合は固体電解質274を堆積させるためにALD堆積プロセスを利用することによって制限される。ALDは、細孔または欠陥のない非常に共形な被覆を達成することが周知であり、それは、少数の分子層で良質の層を可能にする。
Low leakage current is a significant problem for useful capacitors, batteries or electrochemical capacitors. Such leakage current is limited by utilizing an ALD deposition process to deposit
電解キャパシタと比較してキャパシタの現在の設計には、より良好な信頼性、広範囲の使用温度、長寿命、バイポーラ動作、故障しても非汚染、より良好な静電容量精度、パラメーターのより良好な温度安定性、電圧スパイクへの耐性その他などの、他の利点がある。電気化学キャパシタおよびバッテリーへの利点には、短いイオン輸送距離、速い充放電その他が含まれる。 The current design of the capacitor compared to the electrolytic capacitor has better reliability, wide range of operating temperature, long life, bipolar operation, non-contamination on failure, better capacitance accuracy, better parameters There are other advantages such as good temperature stability, resistance to voltage spikes, etc. Benefits to electrochemical capacitors and batteries include short ion transport distances, fast charge / discharge and others.
低い直列抵抗もまた、有用なキャパシタ、バッテリーまたは電気化学キャパシタにとって大きな関心事である。キャパシタの直列抵抗を計算することには、導体およびプラグ層を並列に結合することが含まれる。例としてだが限定ではなく、キャパシタは、70nmの平均細孔直径および130×106個の細孔を持つ、1×1×1mm3のナノ有孔Al2O3から作られたと仮定する。導体層は、6nm厚さであり、絶縁層は、10nm厚さであり、プラグ直径は、公称38nm、すなわち19nm厚さの層の堆積である。前の実施形態の例で計算されたような静電容量は、100μFである。導体およびプラグは、堆積されたままの層について達成可能な抵抗であり、アニールまたは他の技術によって大幅に改善されることもあり得る、1000μΩcmまたは10−5Ωmを持つTiNでできているとさらに仮定する。計算を容易にするために、導体の管は、6nmの厚さおよび67nmの平均直径を有し、また38nm直径のプラグとほとんど同じ横断面積も有すると仮定できる。抵抗は、
R=(10−5×L[m]/S[m2])/N
=(10−5×10−3/(π×(38×10−9)2/4))/130×106
=7×10−2Ω=70mΩ
である。
Low series resistance is also a major concern for useful capacitors, batteries or electrochemical capacitors. Computing the series resistance of the capacitor includes coupling the conductor and plug layers in parallel. By way of example but not limitation, it is assumed that the capacitor was made from 1 × 1 × 1 mm 3 nanoporous Al 2 O 3 with an average pore diameter of 70 nm and 130 × 10 6 pores. The conductor layer is 6 nm thick, the insulating layer is 10 nm thick, and the plug diameter is a nominal 38 nm or 19 nm thick layer deposition. The capacitance as calculated in the previous embodiment example is 100 μF. It is further assumed that the conductors and plugs are made of TiN with 1000 μΩcm or 10-5 Ωm, which is the resistance achievable for the as-deposited layer and may be greatly improved by annealing or other techniques. To do. For ease of calculation, it can be assumed that the conductor tube has a thickness of 6 nm and an average diameter of 67 nm and has almost the same cross-sectional area as a 38 nm diameter plug. Resistance is
R = (10−5 × L [m] / S [m2]) / N
= (10-5 * 10 <-3> / ([pi] * (38 * 10 <-9>) 2/4)) / 130 * 106
= 7 × 10-2Ω = 70mΩ
It is.
100μFの静電容量を持つタンタル電解キャパシタは、0.9〜1.5Ωの直列抵抗を有することが周知である。それに応じて、現在利用できる電解キャパシタの性能を越えて改善される優れた性能のために、導体およびプラグに導電性が不十分な材料を使用しても、差し支えない。 It is well known that a tantalum electrolytic capacitor having a capacitance of 100 μF has a series resistance of 0.9 to 1.5Ω. Accordingly, materials with poor conductivity may be used for the conductors and plugs for superior performance that improves beyond the performance of currently available electrolytic capacitors.
インダクタンスは、電流のほとんど直線的な流れに起因して非常に低いことになり、インピーダンスは、多層セラミックキャパシタと同様に、非常に高い周波数に至るまで同じままであると期待される。従って、各電解キャパシタの隣にセラミックキャパシタを設置する現在の慣例と対照的に、そのような慣例は、キャパシタ400、500については必要とされない。 The inductance will be very low due to the almost linear flow of current and the impedance is expected to remain the same up to very high frequencies, similar to multilayer ceramic capacitors. Thus, in contrast to current practice of installing a ceramic capacitor next to each electrolytic capacitor, such practice is not required for capacitors 400,500.
電気化学キャパシタまたはバッテリーについては、図11で示されるような電解質でのイオンの短いイオン輸送距離278は基本的に、数十ナノメートルの距離にわたる細孔での径方向移動である。イオンがアノードからカソードへ移動し、戻るのに必要な時間は、低減され、従来の電気化学キャパシタまたはバッテリーと比較して直列抵抗の低減および充電/放電の最大許容電流の増加もまたある。
For electrochemical capacitors or batteries, the short
構造アセンブリの変形形態が可能であることを理解すべきである。例えば、別の実施形態では、上部接点は、例えばスパッタリングによって足場の1つの面に直接堆積される。次に、上部端子が、この上部接点にろう付けされる。次いで導体が、ALD堆積され、誘電体が、ALD堆積される。次いで絶縁体が、取り付けられ、次いでプラグが、ALD堆積される。最後に底部接点が、上部接点と同様に堆積され、底部端子が、ろう付けされる。別の変形形態は、次の通りであり、上部接点が、例えばスパッタリングによって足場の1つの面に直接堆積される。次に、上部端子が、この上部接点にろう付けされる。次いで導体が、ALD堆積される。次いで絶縁体が、取り付けられ、誘電体が、ALD堆積され、次いでプラグが、ALD堆積される。最後に底部接点が、堆積され、底部端子が、ろう付けされる。 It should be understood that variations of the structural assembly are possible. For example, in another embodiment, the top contact is deposited directly on one side of the scaffold, for example by sputtering. The upper terminal is then brazed to this upper contact. The conductor is then ALD deposited and the dielectric is ALD deposited. The insulator is then attached and then the plug is ALD deposited. Finally, the bottom contact is deposited in the same manner as the top contact and the bottom terminal is brazed. Another variation is as follows, where the top contact is deposited directly on one side of the scaffold, for example by sputtering. The upper terminal is then brazed to this upper contact. The conductor is then ALD deposited. The insulator is then attached, the dielectric is ALD deposited, and then the plug is ALD deposited. Finally, the bottom contact is deposited and the bottom terminal is brazed.
別の実施形態では、陽極酸化ナノ細孔足場は、陽極酸化プロセスを止める異なる金属の層を有し、細孔が異なる金属で直接終わるようにするアルミニウム構造体に作られる。もし異なる金属が、電解質によって酸化されないならば、乾燥の後足場は、すでに作り付けの上部端子を有する。次いで導体が、ALD堆積され、誘電体が、ALD堆積される。次いで絶縁体が、取り付けられ、次いでプラグが、ALD堆積される。最後に底部接点が、堆積され、底部端子が、ろう付けされる。 In another embodiment, the anodized nanopore scaffold is made of an aluminum structure that has a layer of different metal that stops the anodization process and allows the pores to end directly with different metals. If a different metal is not oxidized by the electrolyte, the dried scaffold will already have a built-in upper terminal. The conductor is then ALD deposited and the dielectric is ALD deposited. The insulator is then attached and then the plug is ALD deposited. Finally, the bottom contact is deposited and the bottom terminal is brazed.
前述の議論は、例示および説明の目的のために提示された。前述のものは、本発明を本明細書で開示される1つまたは複数の形態に限定することを意図していない。例えば前述の「詳細な説明」では、本発明のさまざまな特徴は、本発明を簡素化する目的のために1つまたは複数の実施形態で一緒にまとめられる。この発明の方法は、特許請求される発明が各請求項で明確に列挙されるよりも多くの特徴を要求するという意図を反映していると解釈すべきでない。それどころか、次の特許請求の範囲が反映するように、発明となる態様は、単一の前述の開示された実施形態のすべてに満たない特徴にある。このように、次の特許請求の範囲は、本明細書によりこの「詳細な説明」に組み込まれ、各請求項は、本発明の別個の好ましい実施形態としてそれ自体を主張する。 The foregoing discussion has been presented for purposes of illustration and description. The foregoing is not intended to limit the invention to the form or forms disclosed herein. For example, in the foregoing “detailed description”, the various features of the invention are grouped together in one or more embodiments for the purpose of simplifying the invention. This method of invention should not be interpreted as reflecting an intention that the claimed invention requires more features than are expressly recited in each claim. On the contrary, the inventive aspects lie in less than all of the single previously disclosed embodiments, as reflected in the following claims. Thus, the following claims are hereby incorporated into this Detailed Description, with each claim standing on its own as a separate preferred embodiment of the invention.
本発明のさまざまな実施形態が、詳細に述べられたが、それらの実施形態の変更および改造が、当業者なら思い当たることは明らかである。しかしながら、そのような変更および改造は、次の特許請求の範囲に記載のとおり、本発明の精神および範囲内であることを明確に理解すべきである。 Although various embodiments of the present invention have been described in detail, it will be apparent to those skilled in the art that changes and modifications in those embodiments may occur. However, it should be clearly understood that such changes and modifications are within the spirit and scope of the invention as set forth in the following claims.
100 焼結キャパシタ
104 焼結金属
112 誘電体
118 電極
124 フィラー
128 底部端子
130 はんだ障壁
132 絶縁体
140 フィラー
144 上部端子
200 キャパシタ
204 足場
206 細孔
208 導体
212 誘電体
216 プラグ
224 フィラー
228 底部端子
232 絶縁体
240 フィラー
244 上部端子
272 アノード
274 固体電解質
276 カソード
278 イオン輸送距離
300 キャパシタ
301 キャリア
304 足場
306 細孔
308 導体
312 誘電体
316 プラグ
324 フィラー
332 絶縁体
350 第1の導電性領域
352 第2の導電性領域
354 上部材料層
400 バッテリーまたは電気化学キャパシタ
404 足場
408 導体
416 プラグ
412 誘電体
420 底部接点
424 底部フィラー
428 底部端子
432 絶縁体
436 上部接点
440 上部フィラー
444 上部端子
500 キャパシタ、バッテリー、または電気化学キャパシタ
504 足場
508 導体
512 誘電体
516 プラグ
520 底部接点
524 底部フィラー
528 底部端子
532 絶縁体
536 上部接点
540 上部フィラー
544 上部端子
DESCRIPTION OF
Claims (54)
複数の細孔をその中に有する足場を提供するステップであって、前記複数の細孔は、少なくとも2つの重ならない面で、前記足場の第1の面で、および前記足場の第2の面で終わり、前記複数の細孔の少なくとも1つの細孔は、前記足場の前記第1の面から前記足場の前記第2の面まで前記足場を横断する、ステップと、
前記複数の細孔の内面へ共形的にを含めて前記足場の表面に第1の導体層を堆積させるステップと、
前記複数の細孔の内面へ共形的にを含めて前記第1の導体層に1つまたは複数の材料層を堆積させるステップと、
前記複数の細孔の内面へ共形的にを含めて前記1つまたは複数の材料層に第2の導体層を堆積させるステップと、
前記足場の前記第1の面で前記足場の第1の表面に第1の電気接触領域を設けるステップと、
前記足場の前記第2の面で前記足場の第2の表面に第2の電気接触領域を設けるステップとを含む方法。 In a method of manufacturing an electrical component,
Providing a scaffold having a plurality of pores therein, wherein the plurality of pores are at least two non-overlapping surfaces, a first surface of the scaffold, and a second surface of the scaffold. Ending with at least one pore of the plurality of pores traversing the scaffold from the first surface of the scaffold to the second surface of the scaffold;
Depositing a first conductor layer on a surface of the scaffold including conformally to the inner surface of the plurality of pores;
Depositing one or more material layers on the first conductor layer including conformally to the inner surfaces of the plurality of pores;
Depositing a second conductor layer on the one or more material layers including conformally to an inner surface of the plurality of pores;
Providing a first electrical contact region on a first surface of the scaffold at the first surface of the scaffold;
Providing a second electrical contact area on a second surface of the scaffold at the second surface of the scaffold.
第2の端子を前記第2の電気接触領域に付着させるステップとをさらに含む、請求項1に記載の方法。 Attaching a first terminal to the first electrical contact area;
The method of claim 1, further comprising attaching a second terminal to the second electrical contact region.
前記足場内の前記細孔の表面に実質的に共形である少なくとも2つの導体層である、第1の導体層および第2の導体層であって、前記第1の導体層は、前記第2の導体層との直接の電気接触を有さない、少なくとも2つの導体層と、
前記足場の前記第1の面で前記足場の第1の表面に配置される第1の電気接触領域と、
前記足場の前記第2の面で前記足場の第2の表面に配置される第2の電気接触領域とを備える電気部品。 A perforated scaffold having a plurality of pores therein, the pores ending with at least two non-overlapping surfaces, a first surface of the scaffold, and a second surface of the scaffold; At least one pore of a plurality of pores, the perforated scaffold traversing the scaffold from the first surface of the scaffold to the second surface of the scaffold;
A first conductor layer and a second conductor layer, the first conductor layer being at least two conductor layers substantially conformal to the surface of the pores in the scaffold, wherein the first conductor layer comprises the first conductor layer; At least two conductor layers having no direct electrical contact with the two conductor layers;
A first electrical contact area disposed on a first surface of the scaffold at the first surface of the scaffold;
An electrical component comprising: a second electrical contact region disposed on a second surface of the scaffold at the second surface of the scaffold.
前記第2の電気接触領域に付着される第2の端子とをさらに備える、請求項13に記載の電気部品。 A first terminal attached to the first electrical contact region;
The electrical component according to claim 13, further comprising a second terminal attached to the second electrical contact region.
複数の細孔をその中に有する足場を提供するステップであって、前記細孔は、少なくとも2つの重ならない面で、前記足場の第1の面で、および前記足場の第2の面で終わり、前記複数の細孔の少なくとも1つの細孔は、前記足場の前記第1の面から前記足場の前記第2の面まで前記足場を横断する、ステップと、
前記複数の細孔の内面内を含めて前記足場に共形なアノード、固体電解質およびカソードの層を堆積させるステップと、
前記足場の前記第1の面で前記足場の第1の表面に第1の電気接触領域を設けるステップと、
前記足場の前記第2の面で前記足場の第2の表面に第2の電気接触領域を設けるステップとを含む方法。 In a method of manufacturing an electrical component,
Providing a scaffold having a plurality of pores therein, the pores ending at at least two non-overlapping surfaces, at a first surface of the scaffold, and at a second surface of the scaffold. At least one pore of the plurality of pores traverses the scaffold from the first surface of the scaffold to the second surface of the scaffold;
Depositing a layer of conformal anode, solid electrolyte and cathode on the scaffold including within the interior surfaces of the plurality of pores;
Providing a first electrical contact region on a first surface of the scaffold at the first surface of the scaffold;
Providing a second electrical contact area on a second surface of the scaffold at the second surface of the scaffold.
第2の端子を前記第2の電気接触領域に付着させるステップとをさらに含む、請求項24に記載の方法。 Attaching a first terminal to the first electrical contact area;
25. The method of claim 24, further comprising attaching a second terminal to the second electrical contact area.
前記複数の細孔の内面内を含めて前記足場に共形に配置されるアノード、固体電解質およびカソードの層と、
前記足場の前記第1の面で前記足場の第1の表面に配置される第1の電気接触領域と、
前記足場の前記第2の面で前記足場の第2の表面に配置される第2の電気接触領域とを備える電気部品。 A perforated scaffold having a plurality of pores therein, the pores ending with at least two non-overlapping surfaces, a first surface of the scaffold, and a second surface of the scaffold; At least one pore of a plurality of pores, the perforated scaffold traversing the scaffold from the first surface of the scaffold to the second surface of the scaffold;
An anode, a solid electrolyte and a cathode layer disposed conformally on the scaffold including within the inner surfaces of the plurality of pores;
A first electrical contact area disposed on a first surface of the scaffold at the first surface of the scaffold;
An electrical component comprising: a second electrical contact region disposed on a second surface of the scaffold at the second surface of the scaffold.
前記第2の電気接触領域に付着される第2の端子とをさらに備える、請求項33に記載の電気部品。 A first terminal attached to the first electrical contact region;
34. The electrical component of claim 33, further comprising a second terminal attached to the second electrical contact region.
複数の細孔をその中に有する焼結金属足場を提供するステップであって、前記足場材料は、ほとんど酸化されない、ステップと、
前記足場の第1の表面に第1の電気接触領域を設けるステップと、
ALDを用いて、前記複数の細孔の内面を含めて前記足場の表面に材料層を共形的に堆積させるステップと、
前記足場の第2の表面に第2の電気接触領域を設けるステップと、
前記第1および第2の電気接触領域を分離する絶縁体を取り付けるステップとを含み、
前記第1の表面および前記第2の表面は、重なりを有さない、方法。 In a method of manufacturing an electrical component,
Providing a sintered metal scaffold having a plurality of pores therein, wherein the scaffold material is hardly oxidized.
Providing a first electrical contact area on a first surface of the scaffold;
Using ALD to conformally deposit a material layer on the surface of the scaffold including the inner surfaces of the plurality of pores;
Providing a second electrical contact area on the second surface of the scaffold;
Attaching an insulator separating the first and second electrical contact regions;
The method wherein the first surface and the second surface do not overlap.
第2の端子を前記第2の電気接触領域に付着させるステップとをさらに含む、請求項41に記載の方法。 Attaching a first terminal to the first electrical contact area;
42. The method of claim 41, further comprising attaching a second terminal to the second electrical contact area.
前記足場の表面に配置され、前記複数の細孔の内面を含めて前記足場の前記表面に共形である材料層と、
前記足場の第1の表面に配置され、前記足場と電気接触する第1の電気接触領域と、
前記足場の第2の表面に配置され、前記材料層の1つと電気接触する第2の電気接触領域と、
前記第1および第2の電気接触領域を分離する絶縁体とを備え、
前記第1の表面および前記第2の表面は、重なりを有さない、電気部品。 A sintered metal scaffold having a plurality of pores therein;
A material layer disposed on a surface of the scaffold and conformal to the surface of the scaffold including the inner surfaces of the plurality of pores;
A first electrical contact region disposed on a first surface of the scaffold and in electrical contact with the scaffold;
A second electrical contact region disposed on the second surface of the scaffold and in electrical contact with one of the material layers;
An insulator separating the first and second electrical contact regions;
The electrical component wherein the first surface and the second surface do not overlap.
前記第2の電気接触領域に付着される第2の端子とをさらに備える、請求項48に記載の電気部品。 A first terminal attached to the first electrical contact region;
49. The electrical component of claim 48, further comprising a second terminal attached to the second electrical contact region.
Applications Claiming Priority (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/370,394 US20100123993A1 (en) | 2008-02-13 | 2009-02-12 | Atomic layer deposition process for manufacture of battery electrodes, capacitors, resistors, and catalyzers |
US12/370,394 | 2009-02-12 | ||
US25955009P | 2009-11-09 | 2009-11-09 | |
US61/259,550 | 2009-11-09 | ||
US26285109P | 2009-11-19 | 2009-11-19 | |
US61/262,851 | 2009-11-19 | ||
PCT/US2010/023848 WO2010093761A1 (en) | 2009-02-12 | 2010-02-11 | Sintered and nanopore electric capacitor, electrochemical capacitor and battery and method of making the same |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012517717A true JP2012517717A (en) | 2012-08-02 |
Family
ID=42562054
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011550222A Pending JP2012517717A (en) | 2009-02-12 | 2010-02-11 | Sintered nanopore electrical capacitor, electrochemical capacitor and battery, and manufacturing method thereof |
Country Status (3)
Country | Link |
---|---|
EP (1) | EP2396817A4 (en) |
JP (1) | JP2012517717A (en) |
WO (1) | WO2010093761A1 (en) |
Cited By (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015016066A1 (en) * | 2013-08-01 | 2015-02-05 | 昭和電工株式会社 | Positive electrode body for solid electrolytic capacitor elements and method for producing same |
JP2015125817A (en) * | 2013-12-25 | 2015-07-06 | 株式会社豊田自動織機 | Composite negative electrode active material body, negative electrode for nonaqueous electrolyte secondary batteries, and nonaqueous electrolyte secondary battery |
WO2015118902A1 (en) * | 2014-02-07 | 2015-08-13 | 株式会社村田製作所 | Capacitor |
KR20160104693A (en) * | 2014-02-07 | 2016-09-05 | 가부시키가이샤 무라타 세이사쿠쇼 | Capacitor |
WO2017010200A1 (en) * | 2015-07-10 | 2017-01-19 | 株式会社村田製作所 | Capacitor |
WO2017014020A1 (en) * | 2015-07-23 | 2017-01-26 | 株式会社村田製作所 | Capacitor and method for manufacturing same |
WO2017026294A1 (en) * | 2015-08-07 | 2017-02-16 | 株式会社村田製作所 | Capacitor and capacitor production method |
WO2017026233A1 (en) * | 2015-08-10 | 2017-02-16 | 株式会社村田製作所 | Capacitor |
WO2017026247A1 (en) * | 2015-08-12 | 2017-02-16 | 株式会社村田製作所 | Capacitor and method for producing same |
WO2017026281A1 (en) * | 2015-08-12 | 2017-02-16 | 株式会社村田製作所 | Capacitor |
WO2017026295A1 (en) * | 2015-08-07 | 2017-02-16 | 株式会社村田製作所 | Capacitor |
US9809490B2 (en) | 2015-07-02 | 2017-11-07 | Panasonic Intellectual Property Management Co., Ltd. | Method for producing oxynitride film by atomic layer deposition process |
JPWO2017026316A1 (en) * | 2015-08-12 | 2018-06-07 | 株式会社村田製作所 | Capacitor and manufacturing method thereof |
WO2018151025A1 (en) * | 2017-02-14 | 2018-08-23 | 株式会社村田製作所 | Capacitor |
JP2019021899A (en) * | 2017-07-19 | 2019-02-07 | サムソン エレクトロ−メカニックス カンパニーリミテッド. | Capacitor component |
KR20190033239A (en) * | 2017-09-21 | 2019-03-29 | 삼성전기주식회사 | Capacitor Component |
JP2019073787A (en) * | 2017-10-19 | 2019-05-16 | 株式会社村田製作所 | Deposition method |
JP2020168625A (en) * | 2015-02-13 | 2020-10-15 | インテグリス・インコーポレーテッド | Coatings for enhancement of properties and performance of substrate articles and apparatus |
JP2021170545A (en) * | 2015-06-01 | 2021-10-28 | フォージ ナノ インコーポレイティド | Nano-engineered coatings for anode active materials, cathode active materials, and solid-state electrolytes and methods of making batteries containing nano-engineered coatings |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101578649B1 (en) | 2011-09-30 | 2015-12-18 | 인텔 코포레이션 | Method of increasing an energy density and an achievable power output of an energy storage device |
WO2016036854A1 (en) * | 2014-09-02 | 2016-03-10 | The Board Of Trustees Of The Leland Stanford Junior University | Passive components for electronic circuits using conformal deposition on a scaffold |
JP2017130669A (en) * | 2017-02-27 | 2017-07-27 | インテル コーポレイション | Method of increasing energy density and achievable power output of energy storage device |
EP3570307A1 (en) * | 2018-05-18 | 2019-11-20 | Murata Manufacturing Co., Ltd. | Integrated energy storage component |
EP3867935A4 (en) * | 2018-10-18 | 2022-07-13 | Smoltek AB | Discrete metal-insulator-metal (mim) energy storage component and manufacturing method |
CN114914094B (en) * | 2021-02-09 | 2023-10-27 | 江苏和网源电气有限公司 | High-reliability capacitive energy storage system |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002529931A (en) * | 1998-11-06 | 2002-09-10 | エイブイエックス リミテッド | Manufacture of solid capacitors |
JP2003510809A (en) * | 1999-09-17 | 2003-03-18 | エイブイエックス リミテッド | Manufacture of solid capacitors |
US20070200197A1 (en) * | 2006-02-15 | 2007-08-30 | Stmicroelectronics Crolles 2 Sas | MIM capacitor |
JP2008507847A (en) * | 2004-07-23 | 2008-03-13 | サンデュー・テクノロジーズ・エルエルシー | Capacitor with high energy storage density and low ESR |
JP2009503821A (en) * | 2005-07-20 | 2009-01-29 | マイクロン テクノロジー, インク. | Low resistance titanium nitride film |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3478987B2 (en) * | 1999-02-10 | 2003-12-15 | 松下電器産業株式会社 | Method for manufacturing solid electrolytic capacitor |
JP2003249417A (en) * | 2002-02-25 | 2003-09-05 | Tdk Corp | Capacitor structure and manufacturing method of the same |
US6967154B2 (en) * | 2002-08-26 | 2005-11-22 | Micron Technology, Inc. | Enhanced atomic layer deposition |
US7387939B2 (en) * | 2004-07-19 | 2008-06-17 | Micron Technology, Inc. | Methods of forming semiconductor structures and capacitor devices |
US7199005B2 (en) * | 2005-08-02 | 2007-04-03 | Micron Technology, Inc. | Methods of forming pluralities of capacitors |
US8174017B2 (en) * | 2005-08-17 | 2012-05-08 | Georgia Tech Research Corporation | Integrating three-dimensional high capacitance density structures |
US8385046B2 (en) * | 2006-11-01 | 2013-02-26 | The Arizona Board Regents | Nano scale digitated capacitor |
JP5203673B2 (en) * | 2007-10-30 | 2013-06-05 | Necトーキン株式会社 | Solid electrolytic capacitor and manufacturing method thereof |
-
2010
- 2010-02-11 EP EP10741701.6A patent/EP2396817A4/en not_active Withdrawn
- 2010-02-11 WO PCT/US2010/023848 patent/WO2010093761A1/en active Application Filing
- 2010-02-11 JP JP2011550222A patent/JP2012517717A/en active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002529931A (en) * | 1998-11-06 | 2002-09-10 | エイブイエックス リミテッド | Manufacture of solid capacitors |
JP2003510809A (en) * | 1999-09-17 | 2003-03-18 | エイブイエックス リミテッド | Manufacture of solid capacitors |
JP2008507847A (en) * | 2004-07-23 | 2008-03-13 | サンデュー・テクノロジーズ・エルエルシー | Capacitor with high energy storage density and low ESR |
JP2009503821A (en) * | 2005-07-20 | 2009-01-29 | マイクロン テクノロジー, インク. | Low resistance titanium nitride film |
US20070200197A1 (en) * | 2006-02-15 | 2007-08-30 | Stmicroelectronics Crolles 2 Sas | MIM capacitor |
Cited By (46)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015016066A1 (en) * | 2013-08-01 | 2015-02-05 | 昭和電工株式会社 | Positive electrode body for solid electrolytic capacitor elements and method for producing same |
US9887041B2 (en) | 2013-08-01 | 2018-02-06 | Showa Denko K.K. | Anode body for solid electrolytic capacitor elements and method for producing same |
JP2015125817A (en) * | 2013-12-25 | 2015-07-06 | 株式会社豊田自動織機 | Composite negative electrode active material body, negative electrode for nonaqueous electrolyte secondary batteries, and nonaqueous electrolyte secondary battery |
US10186383B2 (en) | 2014-02-07 | 2019-01-22 | Murata Manufacturing Co., Ltd | Capacitor |
JPWO2015118901A1 (en) * | 2014-02-07 | 2017-03-23 | 株式会社村田製作所 | Capacitor |
TWI552178B (en) * | 2014-02-07 | 2016-10-01 | Murata Manufacturing Co | Capacitor and manufacturing method thereof |
KR101887793B1 (en) * | 2014-02-07 | 2018-08-10 | 가부시키가이샤 무라타 세이사쿠쇼 | Capacitor |
KR101906693B1 (en) * | 2014-02-07 | 2018-10-10 | 가부시키가이샤 무라타 세이사쿠쇼 | Capacitor |
CN105960691A (en) * | 2014-02-07 | 2016-09-21 | 株式会社村田制作所 | Capacitor |
WO2015118902A1 (en) * | 2014-02-07 | 2015-08-13 | 株式会社村田製作所 | Capacitor |
KR20160104693A (en) * | 2014-02-07 | 2016-09-05 | 가부시키가이샤 무라타 세이사쿠쇼 | Capacitor |
US10256045B2 (en) | 2014-02-07 | 2019-04-09 | Murata Manufacturing Co., Ltd. | Capacitor |
JPWO2015118902A1 (en) * | 2014-02-07 | 2017-03-23 | 株式会社村田製作所 | Capacitor |
JP2020168625A (en) * | 2015-02-13 | 2020-10-15 | インテグリス・インコーポレーテッド | Coatings for enhancement of properties and performance of substrate articles and apparatus |
JP7279115B2 (en) | 2015-06-01 | 2023-05-22 | フォージ ナノ インコーポレイティド | Nanoengineered coatings for anode active material, cathode active material and solid electrolyte, and methods of manufacturing batteries containing nanoengineered coatings |
JP2021170545A (en) * | 2015-06-01 | 2021-10-28 | フォージ ナノ インコーポレイティド | Nano-engineered coatings for anode active materials, cathode active materials, and solid-state electrolytes and methods of making batteries containing nano-engineered coatings |
US9809490B2 (en) | 2015-07-02 | 2017-11-07 | Panasonic Intellectual Property Management Co., Ltd. | Method for producing oxynitride film by atomic layer deposition process |
WO2017010200A1 (en) * | 2015-07-10 | 2017-01-19 | 株式会社村田製作所 | Capacitor |
US10903004B2 (en) | 2015-07-23 | 2021-01-26 | Murata Manufacturing Co., Ltd. | Capacitor and manufacturing method therefor |
CN107710362A (en) * | 2015-07-23 | 2018-02-16 | 株式会社村田制作所 | Capacitor and its manufacture method |
WO2017014020A1 (en) * | 2015-07-23 | 2017-01-26 | 株式会社村田製作所 | Capacitor and method for manufacturing same |
US20180158609A1 (en) * | 2015-07-23 | 2018-06-07 | Murata Manufacturing Co., Ltd. | Capacitor and manufacturing method therefor |
JPWO2017026294A1 (en) * | 2015-08-07 | 2018-05-24 | 株式会社村田製作所 | Capacitor and method for manufacturing the capacitor |
WO2017026295A1 (en) * | 2015-08-07 | 2017-02-16 | 株式会社村田製作所 | Capacitor |
WO2017026294A1 (en) * | 2015-08-07 | 2017-02-16 | 株式会社村田製作所 | Capacitor and capacitor production method |
JPWO2017026295A1 (en) * | 2015-08-07 | 2018-04-19 | 株式会社村田製作所 | Capacitor |
US10658111B2 (en) | 2015-08-10 | 2020-05-19 | Murata Manufacturing Co., Ltd. | Capacitor |
WO2017026233A1 (en) * | 2015-08-10 | 2017-02-16 | 株式会社村田製作所 | Capacitor |
JPWO2017026233A1 (en) * | 2015-08-10 | 2018-05-24 | 株式会社村田製作所 | Capacitor |
JP2019169715A (en) * | 2015-08-12 | 2019-10-03 | 株式会社村田製作所 | Capacitor and manufacturing method of the same |
WO2017026281A1 (en) * | 2015-08-12 | 2017-02-16 | 株式会社村田製作所 | Capacitor |
JPWO2017026316A1 (en) * | 2015-08-12 | 2018-06-07 | 株式会社村田製作所 | Capacitor and manufacturing method thereof |
US10249434B2 (en) | 2015-08-12 | 2019-04-02 | Murata Manufacturing Co., Ltd. | Capacitor |
JPWO2017026247A1 (en) * | 2015-08-12 | 2018-05-24 | 株式会社村田製作所 | Capacitor and manufacturing method thereof |
WO2017026247A1 (en) * | 2015-08-12 | 2017-02-16 | 株式会社村田製作所 | Capacitor and method for producing same |
JPWO2017026281A1 (en) * | 2015-08-12 | 2018-05-24 | 株式会社村田製作所 | Capacitor |
JP2019169714A (en) * | 2015-08-12 | 2019-10-03 | 株式会社村田製作所 | Capacitor and manufacturing method of the same |
TWI596630B (en) * | 2015-08-12 | 2017-08-21 | Murata Manufacturing Co | Capacitor |
WO2018151025A1 (en) * | 2017-02-14 | 2018-08-23 | 株式会社村田製作所 | Capacitor |
JP7043718B2 (en) | 2017-07-19 | 2022-03-30 | サムソン エレクトロ-メカニックス カンパニーリミテッド. | Capacitor parts |
JP2019021899A (en) * | 2017-07-19 | 2019-02-07 | サムソン エレクトロ−メカニックス カンパニーリミテッド. | Capacitor component |
JP2019057703A (en) * | 2017-09-21 | 2019-04-11 | サムソン エレクトロ−メカニックス カンパニーリミテッド. | Capacitor component |
KR102460748B1 (en) * | 2017-09-21 | 2022-10-31 | 삼성전기주식회사 | Capacitor Component |
JP7259173B2 (en) | 2017-09-21 | 2023-04-18 | サムソン エレクトロ-メカニックス カンパニーリミテッド. | capacitor parts |
KR20190033239A (en) * | 2017-09-21 | 2019-03-29 | 삼성전기주식회사 | Capacitor Component |
JP2019073787A (en) * | 2017-10-19 | 2019-05-16 | 株式会社村田製作所 | Deposition method |
Also Published As
Publication number | Publication date |
---|---|
WO2010093761A1 (en) | 2010-08-19 |
EP2396817A1 (en) | 2011-12-21 |
EP2396817A4 (en) | 2014-08-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2012517717A (en) | Sintered nanopore electrical capacitor, electrochemical capacitor and battery, and manufacturing method thereof | |
US20110310530A1 (en) | Sintered and nanopore electric capacitor, electrochemical capacitor and battery and method of making the same | |
US8451582B2 (en) | Capacitors with high energy storage density and low ESR | |
KR102185038B1 (en) | Process for manufacturing a monolithic all-solid-state battery | |
CN102693836B (en) | Monolithic ceramic electronic component and manufacture method thereof | |
CN101894668B (en) | Laminated electronic component and manufacturing method therefor | |
CN101356606B (en) | Metal electrolytic capacitor and method manufacturing thereof | |
JP5099964B2 (en) | Electrochemical cell and method for producing the same | |
CN101937773B (en) | Laminated ceramic electronic component and manufacturing method therefor | |
TWI457956B (en) | Integration of energy storage devices onto substrates for microelectronics and mobile devices | |
WO2011105312A1 (en) | Capacitor and method of manufacturing thereof | |
US20190080849A1 (en) | Thin film capacitor and electronic apparatus | |
JP5571753B2 (en) | Socket and jig for manufacturing capacitor element using the socket | |
US9001497B2 (en) | Electrode foil and capacitor using same | |
US10446332B2 (en) | Ultrathin asymmetric nanoporous-nickel graphene-copper based supercapacitor | |
JP2013089694A (en) | Electrochemical cell, lid, and method for manufacturing electrochemical cell | |
TW201021061A (en) | Bulk capacitor and method | |
JP2014195052A (en) | Electrochemical cell and method of manufacturing the same | |
US20180174760A1 (en) | Capacitor | |
US11804337B2 (en) | Method for manufacturing electrochemical device having exposed metal layer outside packaging | |
Raj et al. | Thin film power components with nanoscale electrodes and conformal dielectrics | |
JP5212998B2 (en) | Electrochemical cell | |
JP5754179B2 (en) | Manufacturing method of solid electrolytic capacitor | |
KR101194063B1 (en) | Package type thin film capacitor | |
KR100958457B1 (en) | Metal capacitor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130207 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140224 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140303 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140901 |