JP2012512490A - 共有された命令ストリームを伴うコプロセッサユニット - Google Patents
共有された命令ストリームを伴うコプロセッサユニット Download PDFInfo
- Publication number
- JP2012512490A JP2012512490A JP2011542254A JP2011542254A JP2012512490A JP 2012512490 A JP2012512490 A JP 2012512490A JP 2011542254 A JP2011542254 A JP 2011542254A JP 2011542254 A JP2011542254 A JP 2011542254A JP 2012512490 A JP2012512490 A JP 2012512490A
- Authority
- JP
- Japan
- Prior art keywords
- unit
- coprocessor
- processor
- instructions
- series
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000013519 translation Methods 0.000 claims abstract description 25
- 238000012545 processing Methods 0.000 claims description 49
- 230000005540 biological transmission Effects 0.000 claims description 12
- 230000004044 response Effects 0.000 claims description 3
- 230000008878 coupling Effects 0.000 claims description 2
- 238000010168 coupling process Methods 0.000 claims description 2
- 238000005859 coupling reaction Methods 0.000 claims description 2
- 230000001427 coherent effect Effects 0.000 abstract description 4
- 238000000034 method Methods 0.000 description 39
- 230000014616 translation Effects 0.000 description 22
- 238000010586 diagram Methods 0.000 description 11
- 238000004891 communication Methods 0.000 description 5
- 230000006870 function Effects 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 238000007667 floating Methods 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 230000009471 action Effects 0.000 description 2
- 238000003491 array Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 238000004590 computer program Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000007792 addition Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000009877 rendering Methods 0.000 description 1
- 229920000638 styrene acrylonitrile Polymers 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3885—Concurrent instruction execution, e.g. pipeline or look ahead using a plurality of independent parallel functional units
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3836—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
- G06F9/3851—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution from multiple instruction streams, e.g. multistreaming
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3854—Instruction completion, e.g. retiring, committing or graduating
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3854—Instruction completion, e.g. retiring, committing or graduating
- G06F9/3858—Result writeback, i.e. updating the architectural state or memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3877—Concurrent instruction execution, e.g. pipeline or look ahead using a slave processor, e.g. coprocessor
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/10—Address translation
- G06F12/1027—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/30—Providing cache or TLB in specific location of a processing system
- G06F2212/301—In special purpose processing node, e.g. vector processor
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Multimedia (AREA)
- Advance Control (AREA)
- Multi Processors (AREA)
Abstract
プロセッサユニット及びコプロセッサユニットが開示される。1つの実施形態では、プロセッサユニットは、命令ストリーム内の一連の命令を受信しそして一連の命令をコプロセッサユニットへ供給する機能ユニットを含む。コプロセッサユニットは、命令を実行し、そして一連の命令に対応する一連の実行結果の、プロセッサユニットの機能ユニットへの送信を開始する。プロセッサ機能ユニットは、パケットベースのプロトコルを実装している共有バス回路を介してコプロセッサユニットに結合されていてよい。プロセッサユニット及びコプロセッサユニットは、システムメモリのコヒーレントビューを共有してよい。種々の実施形態において、機能ユニットは、コプロセッサユニット内に配置される翻訳ルックアサイドバッファ(TLB)内のエントリを変更することができ、コプロセッサユニット上等で実行中のスレッドをレジューム及びサスペンドすることができる。
【選択図】図3
Description
Claims (20)
- 第1の命令ストリーム内の第1の一連の命令をスケジューラユニットから受信し、前記第1の一連の命令をコプロセッサユニットへ供給し、前記第1の一連の命令に対応する第1の一連の実行結果を前記コプロセッサユニットから受信するように構成される第1のプロセッサ機能ユニットを備えた装置であって、
前記第1の一連の実行結果の送信が前記コプロセッサユニットによって開始される装置。 - 前記第1のプロセッサ機能ユニット及び前記スケジューラユニットを含むプロセッサユニットと、
前記コプロセッサユニットと、を更に備えた請求項1の装置。 - 前記第1の命令ストリーム内の第2の一連の命令を前記スケジューラユニットから受信するように構成される第2のプロセッサ機能ユニットを更に備え、
前記第2のプロセッサ機能ユニットは1つ以上の実行動作を実行して前記第2の一連の命令に対応する第2の一連の命令結果を生成するように更に構成されている請求項1の装置。 - 前記装置は前記プロセッサユニット及び前記コプロセッサユニットを含むコンピュータシステムである請求項2の装置。
- 前記第1のプロセッサ機能ユニットを前記コプロセッサユニットに結合する共有バス回路であってパケットベースのプロトコルを実装するように構成される共有バス回路と、
前記共有バス回路に結合されるメモリアクセスデバイスと、を更に備えた請求項2の装置。 - 前記パケットベースのプロトコルはハイパートランスポートプロトコル、PCIエクスプレスプロトコルのいずれかである請求項5の装置。
- 前記コプロセッサユニットを含む複数のコプロセッサユニットを更に備え、
前記第1のプロセッサ機能ユニットは、前記複数のコプロセッサの種々のコプロセッサに複数の一連の命令を供給し、前記複数のコプロセッサの種々のコプロセッサから対応する複数の一連の実行結果を受信するように構成され、
前記第1のプロセッサ機能ユニットは、経路付け情報を維持すると共に前記複数の一連の命令を前記経路付け情報に基いて前記複数のコプロセッサの種々のコプロセッサへ経路付けるように更に構成されている請求項1の装置。 - 前記第1のプロセッサ機能ユニットは前記コプロセッサユニット内に配置される翻訳ルックアサイドバッファ(TLB)内のエントリを変更するように構成されている請求項1の装置。
- 前記第1のプロセッサ機能ユニットは、
前記コプロセッサユニットからのページフォールトの表示を受信し、
前記ページフォールトを前記装置のオペレーティングシステムに通知し、
前記オペレーティングシステムが前記ページフォールトを使用可能にしたことを前記コプロセッサユニットに示すように更に構成されている請求項1の装置。 - 前記第1のプロセッサ機能ユニット及び前記スケジューラユニットを含むマルチスレッド化されたプロセッサを更に備え、
前記コプロセッサユニットは前記プロセッサユニット上で実行中の対応するスレッドを有するスレッドを実行するように構成されている請求項1の装置。 - 前記第1のプロセッサ機能ユニットは前記コプロセッサユニット上で実行中のスレッドをレジューム及びサスペンドするように構成されている請求項1の装置。
- 前記装置は前記第1のプロセッサ機能ユニット及びリタイヤメントユニットを含むプロセッサユニットを備えたコンピュータシステムであり、
前記リタイヤメントユニットは前記第1の一連の実行結果を用いて前記第1の一連の命令をリタイヤさせるように構成されている請求項1の装置。 - 前記第1のプロセッサ機能ユニットは前記コプロセッサユニット上で実行中のスレッドの実行状態を前記コプロセッサユニットで保存するように構成されている請求項1の装置。
- コンパニオンプロセッサユニット内のコプロセッサインタフェースユニットから、前記コンパニオンプロセッサユニットによって共有される命令ストリームからの命令を受信するように構成されるコンパニオンプロセッサインタフェースユニットと、
前記受信した命令を実行して第1の一連の実行結果を生成すると共に前記コンパニオンプロセッサインタフェースユニットを介しての前記コンパニオンプロセッサユニットへの前記第1の一連の実行結果の伝達を開始するように構成される処理コアとを備えたコプロセッサユニット。 - 前記処理コアは翻訳ルックアサイドバッファ(TLB)を含み、前記処理コアは、
前記コンパニオンプロセッサユニット上で実行中のオペレーティングシステムへ前記コンパニオンプロセッサインタフェースユニットを介してページフォールトの表示を送信し、
前記オペレーティングシステムが前記ページフォールトを使用可能にしたことの表示を前記コンパニオンプロセッサインタフェースユニットを介して受信するように構成されている請求項14のコプロセッサユニット。 - 前記コプロセッサユニットはキャッシュを含み、前記コンパニオンプロセッサユニットは前記コプロセッサユニットの前記キャッシュ内のエントリを変更するように更に構成されている請求項14のコプロセッサユニット。
- 前記処理コアはページテーブルウォークを実行するように構成されている請求項14のコプロセッサユニット。
- 前記コプロセッサユニットは前記コンパニオンプロセッサユニット上で実行中のスレッドをサスペンド及びレジュームするように構成されている請求項14のコプロセッサユニット。
- 前記コプロセッサユニットは前記受信した命令を実施するためのマイクロコード命令を生成するように構成されている請求項14のコプロセッサユニット。
- コンパニオンプロセッサユニット及びコプロセッサユニットを含むコンピュータシステムによって実行可能なプログラム命令を記憶している有形的コンピュータ可読メモリ媒体であって、前記記憶されているプログラム命令は、
各々が第1の一連のオプコードの1つを有し、前記コンパニオンプロセッサユニット内の1つ以上の機能ユニットによって実行可能な第1の一連のプログラム命令と、
各々が第2の一連のオプコードの1つを有し、前記コプロセッサユニット内で実行可能な第2の一連のプログラム命令とを備えており、
前記コンパニオンプロセッサユニットは、前記第2の一連のプログラム命令内のプログラム命令を受信することに応答して、前記コプロセッサユニットに結合されている前記コンパニオンプロセッサユニットのコプロセッサインタフェースユニットへそれらの命令を供給するように構成され、
前記コプロセッサインタフェースユニットは、前記第2の一連のプログラム命令内のプログラム命令を伝達すると共に前記伝達された命令の実行結果のコプロセッサユニット開始の送信を次いで受信するように構成されている有形的コンピュータ可読メモリ媒体。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/337,159 US7930519B2 (en) | 2008-12-17 | 2008-12-17 | Processor with coprocessor interfacing functional unit for forwarding result from coprocessor to retirement unit |
US12/337,159 | 2008-12-17 | ||
PCT/US2009/067409 WO2010077751A2 (en) | 2008-12-17 | 2009-12-10 | Coprocessor unit with shared instruction stream |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2012512490A true JP2012512490A (ja) | 2012-05-31 |
JP2012512490A5 JP2012512490A5 (ja) | 2013-01-17 |
JP5676470B2 JP5676470B2 (ja) | 2015-02-25 |
Family
ID=41820594
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011542254A Active JP5676470B2 (ja) | 2008-12-17 | 2009-12-10 | 共有された命令ストリームを伴うコプロセッサユニット |
Country Status (6)
Country | Link |
---|---|
US (1) | US7930519B2 (ja) |
EP (1) | EP2374060B1 (ja) |
JP (1) | JP5676470B2 (ja) |
KR (1) | KR101507096B1 (ja) |
CN (1) | CN102282540B (ja) |
WO (1) | WO2010077751A2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017224342A (ja) * | 2012-09-27 | 2017-12-21 | インテル・コーポレーション | プロセッサ及び装置 |
Families Citing this family (43)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7391865B2 (en) | 1999-09-20 | 2008-06-24 | Security First Corporation | Secure data parser method and system |
AU2005299317A1 (en) | 2004-10-25 | 2006-05-04 | Security First Corp. | Secure data parser method and system |
US8538015B2 (en) * | 2007-03-28 | 2013-09-17 | Intel Corporation | Flexible architecture and instruction for advanced encryption standard (AES) |
JP4868012B2 (ja) * | 2009-03-09 | 2012-02-01 | 日本電気株式会社 | コンピュータシステム、コンピュータシステムの制御方法、及びプログラム |
CN106230872A (zh) | 2009-11-25 | 2016-12-14 | 安全第公司 | 对移动中数据进行保护的系统和方法 |
JP4809497B2 (ja) * | 2010-02-25 | 2011-11-09 | ファナック株式会社 | 複数の独立したシーケンスプログラムを並列実行するプログラマブルコントローラ |
WO2011123699A2 (en) * | 2010-03-31 | 2011-10-06 | Orsini Rick L | Systems and methods for securing data in motion |
CA2800809A1 (en) | 2010-05-28 | 2011-12-01 | Lawrence A. Laurich | Accelerator system for use with secure data storage |
US9304774B2 (en) | 2011-02-04 | 2016-04-05 | Qualcomm Incorporated | Processor with a coprocessor having early access to not-yet issued instructions |
US8683175B2 (en) * | 2011-03-15 | 2014-03-25 | International Business Machines Corporation | Seamless interface for multi-threaded core accelerators |
US20120236010A1 (en) * | 2011-03-15 | 2012-09-20 | Boris Ginzburg | Page Fault Handling Mechanism |
US9405550B2 (en) | 2011-03-31 | 2016-08-02 | International Business Machines Corporation | Methods for the transmission of accelerator commands and corresponding command structure to remote hardware accelerator engines over an interconnect link |
US9633407B2 (en) * | 2011-07-29 | 2017-04-25 | Intel Corporation | CPU/GPU synchronization mechanism |
SE537552C2 (sv) * | 2011-12-21 | 2015-06-09 | Mediatek Sweden Ab | Digital signalprocessor |
WO2013101216A1 (en) * | 2011-12-30 | 2013-07-04 | Intel Corporation | Cache coprocessing unit |
US9075623B2 (en) * | 2012-01-18 | 2015-07-07 | International Business Machines Corporation | External auxiliary execution unit interface for format conversion of instruction from issue unit to off-chip auxiliary execution unit |
EP2831693B1 (en) * | 2012-03-30 | 2018-06-13 | Intel Corporation | Apparatus and method for accelerating operations in a processor which uses shared virtual memory |
US9141556B2 (en) | 2012-08-18 | 2015-09-22 | Qualcomm Technologies, Inc. | System translation look-aside buffer with request-based allocation and prefetching |
US9594594B2 (en) * | 2012-10-18 | 2017-03-14 | Advanced Micro Devices, Inc. | Media hardware resource allocation |
TWI477121B (zh) * | 2012-12-28 | 2015-03-11 | Askey Computer Corp | 多級模組擴充系統及多級模組通訊方法 |
US9417873B2 (en) | 2012-12-28 | 2016-08-16 | Intel Corporation | Apparatus and method for a hybrid latency-throughput processor |
US20140189333A1 (en) * | 2012-12-28 | 2014-07-03 | Oren Ben-Kiki | Apparatus and method for task-switchable synchronous hardware accelerators |
US10140129B2 (en) | 2012-12-28 | 2018-11-27 | Intel Corporation | Processing core having shared front end unit |
US9361116B2 (en) | 2012-12-28 | 2016-06-07 | Intel Corporation | Apparatus and method for low-latency invocation of accelerators |
US10346195B2 (en) | 2012-12-29 | 2019-07-09 | Intel Corporation | Apparatus and method for invocation of a multi threaded accelerator |
US20140201408A1 (en) * | 2013-01-17 | 2014-07-17 | Xockets IP, LLC | Offload processor modules for connection to system memory, and corresponding methods and systems |
US10203958B2 (en) * | 2013-07-15 | 2019-02-12 | Texas Instruments Incorporated | Streaming engine with stream metadata saving for context switching |
USRE49652E1 (en) | 2013-12-16 | 2023-09-12 | Qualcomm Incorporated | Power saving techniques in computing devices |
US9535490B2 (en) * | 2013-12-16 | 2017-01-03 | Qualcomm Incorporated | Power saving techniques in computing devices |
CN104301253A (zh) * | 2014-10-21 | 2015-01-21 | 合肥星服信息科技有限责任公司 | 线程池和共享池组合优化大负荷通讯服务器 |
US11449452B2 (en) * | 2015-05-21 | 2022-09-20 | Goldman Sachs & Co. LLC | General-purpose parallel computing architecture |
CN106325819B (zh) * | 2015-06-17 | 2019-08-02 | 华为技术有限公司 | 计算机指令处理方法、协处理器和系统 |
US9727944B2 (en) * | 2015-06-22 | 2017-08-08 | Apple Inc. | GPU instruction storage |
GB2544994A (en) * | 2015-12-02 | 2017-06-07 | Swarm64 As | Data processing |
US10037229B2 (en) * | 2016-05-11 | 2018-07-31 | International Business Machines Corporation | Operation of a multi-slice processor implementing a load/store unit maintaining rejected instructions |
CN109314103B (zh) | 2016-06-30 | 2023-08-15 | 英特尔公司 | 用于远程现场可编程门阵列处理的方法和装置 |
US20180150125A1 (en) * | 2016-11-28 | 2018-05-31 | Qualcomm Incorporated | Wifi memory power minimization |
KR102235803B1 (ko) * | 2017-03-31 | 2021-04-06 | 삼성전자주식회사 | 반도체 장치 |
US10437739B2 (en) * | 2017-09-26 | 2019-10-08 | Intel Corporation | Low-latency accelerator |
CN108196849A (zh) * | 2018-01-12 | 2018-06-22 | 江苏华存电子科技有限公司 | 一种低延迟指令调度器 |
CN110618833B (zh) * | 2018-06-19 | 2022-01-11 | 深圳大心电子科技有限公司 | 指令处理方法及存储控制器 |
US10776125B2 (en) | 2018-12-05 | 2020-09-15 | Apple Inc. | Coprocessor memory ordering table |
US10909054B2 (en) * | 2019-04-26 | 2021-02-02 | Samsung Electronics Co., Ltd. | Method for status monitoring of acceleration kernels in a storage device and storage device employing the same |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003058368A (ja) * | 2001-07-30 | 2003-02-28 | Arm Ltd | データ処理装置内でのコプロセッサ命令の取り扱い |
US6754804B1 (en) * | 2000-12-29 | 2004-06-22 | Mips Technologies, Inc. | Coprocessor interface transferring multiple instructions simultaneously along with issue path designation and/or issue order designation for the instructions |
US20080059771A1 (en) * | 2006-09-06 | 2008-03-06 | Mips Technologies, Inc. | Out-of-order processor having an in-order coprocessor, and applications thereof |
JP2008538620A (ja) * | 2005-01-25 | 2008-10-30 | ルーシッド インフォメイション テクノロジー リミテッド | モノリシック構成のシリコン・チップ上に多数のグラフィックス・コアを用いるグラフィック処理及び表示システム |
US20080301408A1 (en) * | 2007-05-31 | 2008-12-04 | Uwe Kranich | System comprising a plurality of processors and method of operating the same |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR920004414B1 (ko) * | 1990-06-21 | 1992-06-04 | 삼성전자 주식회사 | 프로세서와 코프로세서의 프로세서간 통신방식 |
JP2987308B2 (ja) * | 1995-04-28 | 1999-12-06 | 松下電器産業株式会社 | 情報処理装置 |
US5764939A (en) | 1995-10-06 | 1998-06-09 | Lsi Logic Corporation | RISC processor having coprocessor for executing circular mask instruction |
EP1291765B1 (en) * | 1996-08-27 | 2009-12-30 | Panasonic Corporation | Multithreaded processor for processing multiple instruction streams independently of each other by flexibly controlling throughput in each instruction stream |
JP3189727B2 (ja) * | 1997-04-15 | 2001-07-16 | 日本電気株式会社 | コプロセッサ内蔵パケット型メモリlsi、それを用いたメモリシステム及びそれらの制御方法 |
US5923893A (en) | 1997-09-05 | 1999-07-13 | Motorola, Inc. | Method and apparatus for interfacing a processor to a coprocessor |
US6557065B1 (en) | 1999-12-20 | 2003-04-29 | Intel Corporation | CPU expandability bus |
EP1139222A1 (en) * | 2000-03-31 | 2001-10-04 | Texas Instruments Incorporated | Prefetch for TLB cache |
US20020010848A1 (en) | 2000-05-29 | 2002-01-24 | Shoichi Kamano | Data processing system |
US7237090B1 (en) | 2000-12-29 | 2007-06-26 | Mips Technologies, Inc. | Configurable out-of-order data transfer in a coprocessor interface |
US6684305B1 (en) * | 2001-04-24 | 2004-01-27 | Advanced Micro Devices, Inc. | Multiprocessor system implementing virtual memory using a shared memory, and a page replacement method for maintaining paged memory coherence |
US7260424B2 (en) | 2002-05-24 | 2007-08-21 | Schmidt Dominik J | Dynamically configured antenna for multiple frequencies and bandwidths |
US20030225816A1 (en) * | 2002-06-03 | 2003-12-04 | Morrow Michael W. | Architecture to support multiple concurrent threads of execution on an arm-compatible processor |
US8090928B2 (en) | 2002-06-28 | 2012-01-03 | Intellectual Ventures I Llc | Methods and apparatus for processing scalar and vector instructions |
US7421694B2 (en) * | 2003-02-18 | 2008-09-02 | Microsoft Corporation | Systems and methods for enhancing performance of a coprocessor |
KR101130361B1 (ko) * | 2003-02-18 | 2012-09-18 | 마이크로소프트 코포레이션 | 코프로세서 내의 연산을 스트림라인하는 방법 |
US7079147B2 (en) * | 2003-05-14 | 2006-07-18 | Lsi Logic Corporation | System and method for cooperative operation of a processor and coprocessor |
US8156307B2 (en) * | 2007-08-20 | 2012-04-10 | Convey Computer | Multi-processor system having at least one processor that comprises a dynamically reconfigurable instruction set |
-
2008
- 2008-12-17 US US12/337,159 patent/US7930519B2/en active Active
-
2009
- 2009-12-10 KR KR1020117016279A patent/KR101507096B1/ko active IP Right Grant
- 2009-12-10 WO PCT/US2009/067409 patent/WO2010077751A2/en active Application Filing
- 2009-12-10 JP JP2011542254A patent/JP5676470B2/ja active Active
- 2009-12-10 EP EP09801336.0A patent/EP2374060B1/en active Active
- 2009-12-10 CN CN200980154914.0A patent/CN102282540B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6754804B1 (en) * | 2000-12-29 | 2004-06-22 | Mips Technologies, Inc. | Coprocessor interface transferring multiple instructions simultaneously along with issue path designation and/or issue order designation for the instructions |
JP2003058368A (ja) * | 2001-07-30 | 2003-02-28 | Arm Ltd | データ処理装置内でのコプロセッサ命令の取り扱い |
JP2008538620A (ja) * | 2005-01-25 | 2008-10-30 | ルーシッド インフォメイション テクノロジー リミテッド | モノリシック構成のシリコン・チップ上に多数のグラフィックス・コアを用いるグラフィック処理及び表示システム |
US20080059771A1 (en) * | 2006-09-06 | 2008-03-06 | Mips Technologies, Inc. | Out-of-order processor having an in-order coprocessor, and applications thereof |
US20080301408A1 (en) * | 2007-05-31 | 2008-12-04 | Uwe Kranich | System comprising a plurality of processors and method of operating the same |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017224342A (ja) * | 2012-09-27 | 2017-12-21 | インテル・コーポレーション | プロセッサ及び装置 |
US10901748B2 (en) | 2012-09-27 | 2021-01-26 | Intel Corporation | Processor having multiple cores, shared core extension logic, and shared core extension utilization instructions |
US10963263B2 (en) | 2012-09-27 | 2021-03-30 | Intel Corporation | Processor having multiple cores, shared core extension logic, and shared core extension utilization instructions |
US11494194B2 (en) | 2012-09-27 | 2022-11-08 | Intel Corporation | Processor having multiple cores, shared core extension logic, and shared core extension utilization instructions |
Also Published As
Publication number | Publication date |
---|---|
JP5676470B2 (ja) | 2015-02-25 |
US7930519B2 (en) | 2011-04-19 |
KR101507096B1 (ko) | 2015-03-30 |
CN102282540A (zh) | 2011-12-14 |
WO2010077751A3 (en) | 2011-01-27 |
KR20110106368A (ko) | 2011-09-28 |
CN102282540B (zh) | 2015-07-01 |
WO2010077751A2 (en) | 2010-07-08 |
US20100153686A1 (en) | 2010-06-17 |
EP2374060B1 (en) | 2018-08-22 |
EP2374060A2 (en) | 2011-10-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5676470B2 (ja) | 共有された命令ストリームを伴うコプロセッサユニット | |
JP6708335B2 (ja) | ユーザレベルの分岐及び結合を行うプロセッサ、方法、システム、及び命令 | |
JP6507435B2 (ja) | 命令エミュレーションプロセッサ、方法、およびシステム | |
US7752423B2 (en) | Avoiding execution of instructions in a second processor by committing results obtained from speculative execution of the instructions in a first processor | |
EP2831693B1 (en) | Apparatus and method for accelerating operations in a processor which uses shared virtual memory | |
US8479217B2 (en) | Apparatus, system, and method for persistent user-level thread | |
KR102187912B1 (ko) | 인터럽트들의 세트들을 구성하는 장치 및 방법 | |
EP3716056A1 (en) | Apparatus and method for program order queue (poq) to manage data dependencies in processor having multiple instruction queues | |
US8615644B2 (en) | Processor with hardware thread control logic indicating disable status when instructions accessing shared resources are completed for safe shared resource condition | |
US9047079B2 (en) | Indicating disabled thread to other threads when contending instructions complete execution to ensure safe shared resource condition | |
US10437638B2 (en) | Method and apparatus for dynamically balancing task processing while maintaining task order | |
US11188341B2 (en) | System, apparatus and method for symbolic store address generation for data-parallel processor | |
US9424190B2 (en) | Data processing system operable in single and multi-thread modes and having multiple caches and method of operation | |
WO2014051818A1 (en) | Enabling virtualization of a processor resource | |
US20170286301A1 (en) | Method, system, and apparatus for a coherency task list to minimize cache snooping between cpu and fpga | |
US11941409B2 (en) | Methods, systems, and apparatuses for a multiprocessor boot flow for a faster boot process | |
US20190205061A1 (en) | Processor, method, and system for reducing latency in accessing remote registers | |
US9563432B2 (en) | Dynamic configuration of processing pipeline based on determined type of fetched instruction | |
EP3547118B1 (en) | Apparatus and method for processing efficient multicast operation | |
US20240020241A1 (en) | Apparatus and method for address pre-translation to enhance direct memory access by hardware subsystems | |
JP2011081564A (ja) | 制御装置、記憶装置、演算処理装置および制御方法 | |
US20230205692A1 (en) | Method and apparatus for leveraging simultaneous multithreading for bulk compute operations | |
US20240004808A1 (en) | Optimized prioritization of memory accesses | |
Gerofi et al. | Toward Operating System Assisted Hierarchical Memory Management for Heterogeneous Architectures |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121121 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20121121 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131204 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20140304 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20140311 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140521 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140919 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20140929 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141202 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141225 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5676470 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |