JP2012512452A - マルチプロセス間のバリアの物理マネージャ - Google Patents
マルチプロセス間のバリアの物理マネージャ Download PDFInfo
- Publication number
- JP2012512452A JP2012512452A JP2011540156A JP2011540156A JP2012512452A JP 2012512452 A JP2012512452 A JP 2012512452A JP 2011540156 A JP2011540156 A JP 2011540156A JP 2011540156 A JP2011540156 A JP 2011540156A JP 2012512452 A JP2012512452 A JP 2012512452A
- Authority
- JP
- Japan
- Prior art keywords
- barrier
- block
- computing device
- call
- processes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/52—Program synchronisation; Mutual exclusion, e.g. by means of semaphores
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/52—Program synchronisation; Mutual exclusion, e.g. by means of semaphores
- G06F9/522—Barrier synchronisation
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Multi Processors (AREA)
Abstract
【選択図】図3
Description
− このセグメントが始まるアドレス(基本アドレス)、および
− セグメントのサイズ。
a.1つのタスクを一連のブロックからなるプロセスとして実行されるサブタスクに分解するステップと、
b.バリアの物理マネージャに、プロセス数に関係するカウンタを備えるバリアを設定するステップと、
c.各プロセスに、最初のブロックを実行中のブロックと定義してこれを実行するとともに、実行中のこのブロックの実行が終了した際に前記カウンタをデクリメントするために前記バリアにアクセスするステップと、
d.実行中のブロックの実行が終了した各プロセスで前記バリアからの応答を待つステップであって、現在のブロックすべてが実行されていることをカウンタが示すと、この応答がカウンタに直接つながって発信されるステップと、
e.現在のブロックすべてが実行されているときに、実行中のブロックを各プロセスの次のブロックに基づいて再度定義し、これらの新たな実行中のブロックでステップcおよびdを繰り返すステップ
とを含むタイプの情報処理方法を紹介するものである。
− この要求の重みの大きい部分に、バリアのアドレスを持ち、
− 重みの小さい部分に、追加データを持つ。
− スタンバイ状態INACT、
− 準備完了状態PRE、
− 1つの階層で同期する作動状態ACT_1_N、
− 2つの階層で同期する作動状態ACT_2_N、
− 同期状態SYNC、
− 取り消し状態ANN。
物理バリアは、スタンバイ状態で作動していない。唯一可能性のある移行は、移行T0である。この移行は、バリアを作動させるためのいわゆるPREPA(コマンド=PREPAという準備完了状態PREにするコマンドを含む要求をバリアが受信することに相当する。バリアは準備完了状態PREに移る。
物理バリアは、バリアに参加するプロセスの要求を受信する準備ができている状態である。
移行T1:この移行は、バリアを初期化するための記録コマンドENREGISTRER(コマンド=ENREGISTRER)を含む要求をバリアが受信することに相当する。この要求は重みの小さい部分に、1つの階層のみで同期する(SYNC_1_N)必要があるという情報を含んでいる。そのためバリアは作動し、1つの階層で同期する作動状態ACT_1_Nとなる。
移行T2:T1と同じように、この移行は、バリアを初期化するための記録コマンドENREGISTRERを含む要求をバリアが受信することに相当する。ただし、この要求は重みの小さい部分に、2つの階層で同期する(SYNC_2_N)必要があるという情報を含んでいる。バリアは作動して2つの階層で同期する作動状態ACT_2_Nに移る。
移行T13:この移行は、バリアを作動させずにスタンバイ状態INACT(上記を参照)に移るための切断コマンドETEINDRE(コマンド=ETEINDRE)を含む要求のバリアの受信に相当する。
バリアは1つの階層のみで同期を実行する。この状態からの移行は複数存在する。
移行T3:この移行は、バリアBS(100)が記録コマンドENREGISTRER(コマンド=ENREGISTRER)を含むn個のプロセスPの要求を受信するたびに起こり、これは所定のタイムリミットとなる前に起こる(詳細は後述)。内部カウンタCNT(406)はT3(CNT>閾値)に移行するたびにデクリメントされる。T3は、同じジョブステップWで現在のブロックBが終了するたびに起こる移行に概ね相当する。ブロックBは、現在のブロックBがすべて実行されたことをカウンタCNT(406)が示すまで(CNT=閾値)、バリアBS(100)の階層で「蓄積される」(T3)。移行T4:この移行は、現在のブロックBがすべて実行されたことをカウンタCNT(406)が示すと起こる。バリアは最後の記録コマンドENREGISTRER(コマンド=ENREGISTRER)を受信し、カウンタは閾値(CNT=閾値)までデクリメントされる。バリアBS(100)に参加するプロセスPから発行される要求に応答する。この応答は、同期が成功したことを示すものである。バリアBS(100)は準備完了状態PREに戻る。
移行T5:カウンタは、所定のタイムリミットとなる前に閾値に達していなければならない。タイムリミットの閾値をどのように決定するかはさまざまであり、適用例によって決定する。この所定のタイムリミットを超えると、移行T5により同期が取り消される。オプションとして、たとえばエラーメッセージを返すか、タイムリミットの延長を命令する。タイムリミットは、時間の単位で(たとえばμs)逆算することができるタイマー(「時系列カウンタ」)を備える制御ユニットにあらかじめ登録することができる。
移行T14:この移行は、バリアを作動させずにスタンバイ状態INACTに移るための切断コマンドおよびEINDRE(コマンド=およびEINDRE)を含む要求のバリアの受信に相当する。
バリアは、2つの階層で同期を実行する。この状態からの移行は複数存在する。
移行T6:移行T3と同様(上記を参照)。
移行T7:はじめは移行T7はT4と同じである。実際にT7は、現在のブロックBがすべて実行されたことをカウンタCNT(406)が示すと起こる。バリアは最後の記録コマンドENREGISTRER(コマンド=ENREGISTRER)を受信し、カウンタはさらにデクリメントされて閾値(CNT=閾値)に達する。移行T4とは異なり、ここではプロセスPから発行される全要求には応答せずに、そのうちの1つのみに応答する。この応答は、プロセスPのうちのいずれか任意のものをマスターMとして選ぶことである。そのため、バリアは同期状態SYNCへと進む(詳細は後述)。T7では、所定のタイムリミットは再び初期化される。
移行T8:移行T5と同様(上記を参照)。
移行T15:移行T13と同様(上記を参照)。
以下の3つの移行が起こり得る。
移行T9:マスターMは、所定のタイムリミット(CNT=閾値)になる前に記録コマンドENREGISTRER(コマンド=ENREGISTRER)を含む要求を受信する。プロセスP全体に応答する。この応答は、同期の成立を示すものである。バリアBS(100)は準備完了状態PREに戻る。
移行T10:移行T5と同様(上記を参照)。
移行T16:移行T13と同様(上記を参照)。
同期を完了させるための最適時間(許容できる最長時間)を設定するため、バリアBS(100)は時系列カウンタとも呼ばれるタイマーを備えている。このタイマーは環境設定が可能で、タイムリミットを記述することができる。タイマーは、最初の要求を受信すると逆算を開始する(単位は通常μs)。すると時間が流れ出す。最後の要求がバリアBS(100)に受信される前に所定のタイムリミットを超えると、このバリアは取り消し状態ANNに移行する。
移行T11:記録コマンドENREGISTRER”(コマンド=ENREGISTRER)を含む要求が受信される。この場合、上に記載したようなエラーメッセージによって要求に対して応答する。
移行T12:準備完了状態PRE(コマンド=PREPA)に戻ることを示すコマンドを含む要求を受信する。バリアは準備完了状態PRE(上記を参照)に戻る。これによって、たとえばプロセス(P)全体が以前のジョブステップ(W)の実行終了時に遡る。
移行T17:移行T13と同様(上記を参照)。
Claims (14)
- バリアを有するコンピューティングデバイスであって、
− メモリ(RAM、202)と、
− さまざまなプロセッサ(PZ、200)でマルチプロセスを処理することができ、プロセス(P)によるブロック(B)の並列実行を可能にする処理ユニットであって、前記ブロック(B)が一連のジョブステップ(W)のグループに関連する処理ユニットと、
− メモリ(RAM、202)に対して使用可能なアドレス空間を有するハードウェア回路(HBM、400)であって、実行中のブロック(B)の実行が完了したことを示す各プロセス(P)からの呼び出しを受信することができ、各呼び出しがデータを含むハードウェア回路とを有するコンピューティングデバイスにおいて、前記ハードウェア回路(HBM、400)が、実行中のジョブステップ(W)のブロック(B)全体が実行されたときに、そのあとのジョブステップのブロック(B)の実行を許可するように配置され、各呼び出しの前記データから引き出されるセグメントによってアドレス空間にアクセスするコンピューティングデバイス。 - 前記ハードウェア回路は、少なくとも1つの呼び出しのデータから引き出した処理を実行するためのマイクロプログラム(micro−Prog、402)を有する、請求項1に記載のデバイス。
- 前記処理は、すべてのプロセス(P)が実行中のジョブステップ(W)のブロック(B)の実行が完了したことを表示したのを示す完了条件を確認するまで、各呼び出しへの応答を保留する段階を含む、請求項2に記載のコンピューティングデバイス。
- すべてのプロセスが実行中のジョブステップ(W)のブロック(B)の実行が完了したことを表示したとき、ハードウェア回路(HBM、400)はデータ(D)の出力部から各呼び出しに応答するように配置され、プロセス(P)に対してそのあとのジョブステップ(W)に移ることを許可する、請求項2または3に記載のコンピューティングデバイス。
- 前記処理は、最初の呼び出しからプロセス数を抽出したのち、前記完了条件を確認するまでほかの呼び出しから前記数を逆算する工程を含む、請求項2から4に記載のコンピューティングデバイス。
- 各呼び出しは、前記プロセス数を示す、請求項5に記載のコンピューティングデバイス。
- 呼び出しの集合は、各呼び出しのデータによって定義される同じタイプ(ENREGISRTER)のものである、請求項2から6に記載のコンピューティングデバイス。
- 前記デバイスは、複数のハードウェア回路を有することができ、各呼び出しの前記データから引き出されたセグメントによってアドレス空間にアクセスする、請求項1〜7のいずれか一項に記載のコンピューティングデバイス。
- 前記ハードウェア回路のそれぞれが同じ1つの回路に接続される、請求項8に記載のコンピューティングデバイス。
- 前記ハードウェア回路のそれぞれが別の回路に接続される、請求項8に記載のコンピューティングデバイス。
- 前記デバイスはさらに、ソフトウェアによるバリアを有して前記ハードウェア回路と併用して演算する、請求項1〜10のいずれか一項に記載のコンピューティングデバイス。
- 前記デバイスはさらに、メモリへのアクセスマネージャ(CACHE COHER MGR、206)を有し、前記ハードウェア回路(HBM、400)に対する前記呼び出しは直接行われ、前記マネージャのメモリへのアクセスを回避する、請求項1〜11のいずれか一項に記載のコンピューティングデバイス。
- 前記デバイスはさらに、前記マイクロプログラム(micro−Prog、402)と接続する専用メモリ(Ded_MEM、404)を有する、請求項2から12のいずれか一項に記載のコンピューティングデバイス。
- プロセス階層での情報処理方法であって、
a.1つのタスク(T)を一連のブロック(B)からなるプロセス(P)として実行されるサブタスクに分解するステップと、
b.バリアの物理マネージャ(HBM、400)に、プロセス(P)の数に関係するカウンタ(CNT、406)を備えるバリア(BS、100)を設定するステップと、
c.各プロセス(P)に、最初のブロック(B)を実行中のブロックと定義してこれを実行するとともに、実行中のこのブロック(B)の実行が終了した際に前記カウンタ(CNT、406)をデクリメントするために前記バリア(BS、100)にアクセスするステップと、
d.実行中のブロック(B)の実行が終了した各プロセス(P)で前記バリア(BS、100)からの応答を待つステップであって、現在のブロック(B)すべてが実行されていることをカウンタが示すと、この応答がカウンタ(CNT、406)に直接つながって発信されるステップと、
e.現在のブロック(B)すべてが実行されているときに、実行中のブロック(B)を各プロセス(P)の次のブロックに基づいて再度定義し、これらの新たな実行中のブロック(B)でステップcおよびdを繰り返すステップ
とを含むタイプの情報処理方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR0807089A FR2939922B1 (fr) | 2008-12-16 | 2008-12-16 | Gestionnaire physique de barriere de synchronisation entre processus multiples |
FR0807089 | 2008-12-16 | ||
PCT/FR2009/052322 WO2010070222A1 (fr) | 2008-12-16 | 2009-11-27 | Gestionnaire physique de barriere de synchronisation entre processus multiples |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012512452A true JP2012512452A (ja) | 2012-05-31 |
JP5626690B2 JP5626690B2 (ja) | 2014-11-19 |
Family
ID=40785419
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011540156A Expired - Fee Related JP5626690B2 (ja) | 2008-12-16 | 2009-11-27 | マルチプロセス間のバリアの物理マネージャ |
Country Status (7)
Country | Link |
---|---|
US (1) | US9218222B2 (ja) |
EP (1) | EP2366147B1 (ja) |
JP (1) | JP5626690B2 (ja) |
BR (1) | BRPI0917747A2 (ja) |
ES (1) | ES2689125T3 (ja) |
FR (1) | FR2939922B1 (ja) |
WO (1) | WO2010070222A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012221004A (ja) * | 2011-04-04 | 2012-11-12 | Hitachi Ltd | 並列計算機システム、およびプログラム |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9195516B2 (en) | 2011-12-01 | 2015-11-24 | International Business Machines Corporation | Determining collective barrier operation skew in a parallel computer |
US9092272B2 (en) * | 2011-12-08 | 2015-07-28 | International Business Machines Corporation | Preparing parallel tasks to use a synchronization register |
US8924763B2 (en) * | 2011-12-15 | 2014-12-30 | International Business Machines Corporation | Synchronizing compute node time bases in a parallel computer |
JP5994601B2 (ja) * | 2012-11-27 | 2016-09-21 | 富士通株式会社 | 並列計算機、並列計算機の制御プログラム及び並列計算機の制御方法 |
US20150033234A1 (en) * | 2013-07-23 | 2015-01-29 | Qualcomm Incorporated | Providing queue barriers when unsupported by an i/o protocol or target device |
US9501300B2 (en) * | 2013-09-16 | 2016-11-22 | General Electric Company | Control system simulation system and method |
EP3134814B1 (en) * | 2014-04-23 | 2021-11-17 | Sciensys | Program parallelization on procedure level in multiprocessor systems with logically shared memory |
US10318355B2 (en) * | 2017-01-24 | 2019-06-11 | Oracle International Corporation | Distributed graph processing system featuring interactive remote control mechanism including task cancellation |
US11353868B2 (en) | 2017-04-24 | 2022-06-07 | Intel Corporation | Barriers and synchronization for machine learning at autonomous machines |
US10678925B2 (en) * | 2017-06-26 | 2020-06-09 | Microsoft Technology Licensing, Llc | Data quarantine and recovery |
JP7159696B2 (ja) * | 2018-08-28 | 2022-10-25 | 富士通株式会社 | 情報処理装置,並列計算機システムおよび制御方法 |
US10824481B2 (en) * | 2018-11-13 | 2020-11-03 | International Business Machines Corporation | Partial synchronization between compute tasks based on threshold specification in a computing system |
US11409579B2 (en) * | 2020-02-24 | 2022-08-09 | Intel Corporation | Multiple independent synchonization named barrier within a thread group |
US11531565B2 (en) * | 2020-05-08 | 2022-12-20 | Intel Corporation | Techniques to generate execution schedules from neural network computation graphs |
US11461130B2 (en) | 2020-05-26 | 2022-10-04 | Oracle International Corporation | Methodology for fast and seamless task cancelation and error handling in distributed processing of large graph data |
US11720360B2 (en) | 2020-09-11 | 2023-08-08 | Apple Inc. | DSB operation with excluded region |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000215182A (ja) * | 1999-01-20 | 2000-08-04 | Nec Corp | クラスタ型並列計算機システムおよびプロセッサ間バリア同期方法 |
US20070113233A1 (en) * | 2005-11-10 | 2007-05-17 | Collard Jean-Francois C P | Program thread synchronization |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6766437B1 (en) * | 2000-02-28 | 2004-07-20 | International Business Machines Corporation | Composite uniprocessor |
US7100021B1 (en) * | 2001-10-16 | 2006-08-29 | Cisco Technology, Inc. | Barrier synchronization mechanism for processors of a systolic array |
JP4448784B2 (ja) * | 2005-03-15 | 2010-04-14 | 株式会社日立製作所 | 並列計算機の同期方法及びプログラム |
US8645959B2 (en) * | 2005-03-30 | 2014-02-04 | Intel Corporaiton | Method and apparatus for communication between two or more processing elements |
US7865911B2 (en) * | 2005-11-08 | 2011-01-04 | Microsoft Corporation | Hybrid programming |
US7861060B1 (en) * | 2005-12-15 | 2010-12-28 | Nvidia Corporation | Parallel data processing systems and methods using cooperative thread arrays and thread identifier values to determine processing behavior |
TWI318750B (en) * | 2006-09-22 | 2009-12-21 | Nuvoton Technology Corp | Software development methods, systems, and storage media storing software developed thereby |
US20080109604A1 (en) * | 2006-11-08 | 2008-05-08 | Sicortex, Inc | Systems and methods for remote direct memory access to processor caches for RDMA reads and writes |
JP2008234074A (ja) * | 2007-03-16 | 2008-10-02 | Fujitsu Ltd | キャッシュ装置 |
-
2008
- 2008-12-16 FR FR0807089A patent/FR2939922B1/fr not_active Expired - Fee Related
-
2009
- 2009-11-27 JP JP2011540156A patent/JP5626690B2/ja not_active Expired - Fee Related
- 2009-11-27 ES ES09797109.7T patent/ES2689125T3/es active Active
- 2009-11-27 WO PCT/FR2009/052322 patent/WO2010070222A1/fr active Application Filing
- 2009-11-27 US US13/139,989 patent/US9218222B2/en active Active
- 2009-11-27 EP EP09797109.7A patent/EP2366147B1/fr active Active
- 2009-11-27 BR BRPI0917747A patent/BRPI0917747A2/pt active Search and Examination
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000215182A (ja) * | 1999-01-20 | 2000-08-04 | Nec Corp | クラスタ型並列計算機システムおよびプロセッサ間バリア同期方法 |
US20070113233A1 (en) * | 2005-11-10 | 2007-05-17 | Collard Jean-Francois C P | Program thread synchronization |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012221004A (ja) * | 2011-04-04 | 2012-11-12 | Hitachi Ltd | 並列計算機システム、およびプログラム |
Also Published As
Publication number | Publication date |
---|---|
US20110252264A1 (en) | 2011-10-13 |
FR2939922B1 (fr) | 2011-03-04 |
FR2939922A1 (fr) | 2010-06-18 |
EP2366147A1 (fr) | 2011-09-21 |
US9218222B2 (en) | 2015-12-22 |
ES2689125T3 (es) | 2018-11-08 |
BRPI0917747A2 (pt) | 2016-02-16 |
EP2366147B1 (fr) | 2018-05-09 |
JP5626690B2 (ja) | 2014-11-19 |
WO2010070222A1 (fr) | 2010-06-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5626690B2 (ja) | マルチプロセス間のバリアの物理マネージャ | |
EP3073374B1 (en) | Thread creation method, service request processing method and related device | |
US8209690B2 (en) | System and method for thread handling in multithreaded parallel computing of nested threads | |
CN100568182C (zh) | 在逻辑地分区的数据处理系统内分布工作的方法和系统 | |
US20110125974A1 (en) | Distributed symmetric multiprocessing computing architecture | |
TWI273495B (en) | Information processing device, process control method, and computer program | |
US20050097384A1 (en) | Data processing system with fabric for sharing an I/O device between logical partitions | |
US20110265093A1 (en) | Computer System and Program Product | |
CN103297456A (zh) | 一种分布式系统下共享资源的访问方法及分布式系统 | |
EP2375324A2 (en) | Virtualization apparatus for providing a transactional input/output interface | |
CN103729480A (zh) | 一种多核实时操作系统多个就绪任务快速查找及调度方法 | |
CN102081557A (zh) | 云计算操作系统中资源管理方法及系统 | |
US11366689B2 (en) | Hardware for supporting OS driven observation and anticipation based on more granular, variable sized observation units | |
US20140068625A1 (en) | Data processing systems | |
JPH06161950A (ja) | 複式バス・アーキテクチャを有する計算システムに使用するデータ伝送の管理方法。 | |
US20100064073A1 (en) | Input/output completion system and method for a data processing platform | |
CN108733585B (zh) | 缓存系统及相关方法 | |
EP3702911B1 (en) | Hardware for supporting os driven load anticipation based on variable sized load units | |
CN107430510A (zh) | 数据处理方法、装置和系统 | |
US20050066093A1 (en) | Real-time processor system and control method | |
EP2710480B1 (en) | An interconnect structure to support the execution of instruction sequences by a plurality of engines | |
JP4734348B2 (ja) | 共有メモリ型マルチプロセッサにおける非同期遠隔手続き呼び出し方法、非同期遠隔手続き呼び出しプログラムおよび記録媒体 | |
CN116382861A (zh) | Numa架构的服务器网络进程自适应调度方法、系统及介质 | |
CN1333346C (zh) | 一种访问文件的方法 | |
JPH09146904A (ja) | アドレス空間共有システム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120224 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130501 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130930 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131008 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20140108 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20140116 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140207 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140715 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140801 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140826 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140919 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5626690 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |