JP2012503955A5 - - Google Patents

Download PDF

Info

Publication number
JP2012503955A5
JP2012503955A5 JP2011529286A JP2011529286A JP2012503955A5 JP 2012503955 A5 JP2012503955 A5 JP 2012503955A5 JP 2011529286 A JP2011529286 A JP 2011529286A JP 2011529286 A JP2011529286 A JP 2011529286A JP 2012503955 A5 JP2012503955 A5 JP 2012503955A5
Authority
JP
Japan
Prior art keywords
radio frame
drx
frame boundary
dtx
true
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011529286A
Other languages
English (en)
Other versions
JP2012503955A (ja
JP5242799B2 (ja
Filing date
Publication date
Priority claimed from US12/237,880 external-priority patent/US8107422B2/en
Application filed filed Critical
Publication of JP2012503955A publication Critical patent/JP2012503955A/ja
Publication of JP2012503955A5 publication Critical patent/JP2012503955A5/ja
Application granted granted Critical
Publication of JP5242799B2 publication Critical patent/JP5242799B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

３ＧＰＰ連続パケット・データ接続（ＣＰＣ）チャネルのためのアップリンクおよびダウンリンクチャネルアラインメントのための方法および装置
この開示は、一般に、チャネル・アラインメント(channel alignments)のための装置および方法に関する。特に、その開示は、３ＧＰＰ連続パケット・データ接続(CPC)チャネルのためのアップリンクおよびダウンリンクチャネルアラインメント(uplink and downlink channel alignments)に関する。
有線および無線通信システムの双方は、従来の回線交換方式のアーキテクチャ(circuit-switched architecture)から、より適応性のある(flexible)パケット交換方式のアーキテクチャへ移行している。
パケット交換方式の通信で、各通信セッションは、一連の小さなデータパケットの交換へ分解され、その個々は、各データパケットのフレキシブルで独立したルーティングを考慮するために、そのヘッダーにアドレス指定情報を含んでいる。データパケットは、伝送パスとネットワーク・ノードのカスケード経由で源(source)から送り先へ送られる。伝送パスは、各ネットワーク・ノードで下されたルーティング判断に依存して、各パケットに関して異なり得る。
無線通信ネットワークは、パケット交換方式の通信モードをさらに採用している。一例において、ユニバーサル移動体通信システム(UMTS)は、高速ダウンリンク・パケット・アクセス(HSDPA)および高速アップリンク・パケット・アクセス(HSUPA)のようなパケット指向の通信を含む。ある場合で、アクティブなデータ送信は、長い時間期間にわたって断続的に生じる。他方では、システムは、データ・オーバヘッドおよびセットアップ遅延を最小化するために、再三にわたる接続終端(connection termination)および再構築(re-establishment)を回避することを必要とする。無線プロバイダは、典型的な固定広帯域ネットワーク(例えばデジタル加入者線(DSL)技術)によって提供されるものと類似した知覚された連続的な接続(perceived continuous connection)を提供することを意図している。しかしながら、パケット交換方式の通信モードを利用可能にしておくためのアクティブな制御チャネルの維持は、結果として、システムユーザ容量に影響を与える(impact)、好ましくない(undesired)増加した雑音のレベルとなる場合がある。
連続パケット・データ接続(CPC)は、高速パケットチャネルを、データ転送なく、長い時間期間にわたり、アクティブな状態に保つことを、この時間の間におけるシグナリング(signaling)を減少させることによって行うためのユニバーサル移動体通信システム(UMTS)への拡張である。CPCのコンフィギュレーションは、準静的なパラメータの設定と動的なパラメータの設定の両方を含む。第３世代パートナーシップ計画(3GPP)の規格では、グローバルパラメータ(例えばUE_DTX_DRX_Enabled)が使用されるので、グローバルパラメータを設定すると、不連続送信(DTX)コンフィギュレーションおよび不連続受信(DRX)コンフィギュレーションが、同時に起こる。しかしながら、アップリンク(UL)およびダウンリンク(DL)チャネル・サブフレーム・オフセットのせいで、様々な連続パケット・データ接続(CPC)チャネルのためのUL/DLチャネルの微細な時間アラインメントを達成することは実現可能ではない。
３ＧＰＰ連続パケット・データ接続（ＣＰＣ）チャネルのためのアップリンクおよびダウンリンクチャネルの微細な時間アラインメントを実現するための装置および方法が開示される。一態様によれば、HS-SCCH無線フレーム境界がUL DPCCH無線フレーム境界の前に検知されるかどうかを判断することと、前記HS-SCCH無線フレーム境界が前記UL DPCCH無線フレーム境界の前に検知される場合、UE_DTX_DRX_Enabled制御信号のFALSEからTRUEへの遷移を前記HS-SCCH無線フレーム境界にアラインメントさせ、０となる最初のDRXサブフレームにタグを付けて、次に、０となる最初のDTXサブフレームにタグを付けることと、前記UL DPCCH無線フレーム境界が前記HS-SCCH無線フレーム境界の前に検知される場合、前記UE_DTX_DRX_Enabled制御信号のFALSEからTRUEへの遷移を前記UL DPCCH無線フレーム境界にアラインメントさせ、前記０となる最初のDTXサブフレームにタグを付けて、次に、前記０となる最初のDRXサブフレームにタグを付けることと、コンフィギュレーション信号DL_DRX_ActiveおよびUL_DTX_Activeをモニターすることと、前記コンフィギュレーション信号DL_DRX_ActiveがFALSEで、前記コンフィギュレーション信号UL_DTX_ActiveがTRUEである場合、前記UE_DTX_DRX_Enabled制御信号のFALSEからTRUEへの遷移を前記UL DPCCH無線フレーム境界にアラインメントさせることと、を含む、3GPP連続パケット・データ接続(CPC)チャネルのための、アップリンクおよびダウンリンクチャネルの微細な時間アラインメント(uplink and downlink channel fine time alignments)を実現するための方法である。
別の態様によれば、プロセッサ、およびメモリを備え、前記メモリは、HS-SCCH無線フレーム境界がUL DPCCH無線フレーム境界の前に検知されるかどうかを判断することと、前記HS-SCCH無線フレーム境界が前記UL DPCCH無線フレーム境界の前に検知される場合、UE_DTX_DRX_Enabled制御信号のFALSEからTRUEへの遷移を前記HS-SCCH無線フレーム境界にアラインメントさせ、０となる最初のDRXサブフレームにタグを付けて、次に、０となる最初のDTXサブフレームにタグを付けることと、前記UL DPCCH無線フレーム境界が前記HS-SCCH無線フレーム境界の前に検知される場合、前記UE_DTX_DRX_Enabled制御信号のFALSEからTRUEへの遷移を前記UL DPCCH無線フレーム境界にアラインメントさせ、前記０となる最初のDTXサブフレームにタグを付けて、次に、前記０となる最初のDRXサブフレームにタグを付けることと、コンフィギュレーション信号DL_DRX_ActiveおよびUL_DTX_Activeをモニターし、前記コンフィギュレーション信号DL_DRX_ActiveがFALSEで、前記コンフィギュレーション信号UL_DTX_ActiveがTRUEである場合、前記UE_DTX_DRX_Enabled制御信号のFALSEからTRUEへの遷移を前記UL DPCCH無線フレーム境界にアラインメントさせることと、を行なうための、前記プロセッサによって実行可能なプログラムコードを含むユーザ機器(user equipment)である。
別の態様によれば、HS-SCCH無線フレーム境界がUL DPCCH無線フレーム境界の前に検知されるかどうかを判断するための手段と、前記HS-SCCH無線フレーム境界が前記UL DPCCH無線フレーム境界の前に検知される場合、UE_DTX_DRX_Enabled制御信号のFALSEからTRUEへの遷移を前記HS-SCCH無線フレーム境界にアラインメントさせ、０となる最初のDRXサブフレームにタグを付けて、次に、０となる最初のDTXサブフレームにタグを付けるための手段と、前記UL DPCCH無線フレーム境界が前記HS-SCCH無線フレーム境界の前に検知される場合、前記UE_DTX_DRX_Enabled制御信号のFALSEからTRUEへの遷移を前記UL DPCCH無線フレーム境界にアラインメントさせ、前記０となる最初のDTXサブフレームにタグを付けて、次に、前記０となる最初のDRXサブフレームにタグを付けるための手段と、コンフィギュレーション信号DL_DRX_ActiveおよびUL_DTX_Activeをモニターするための手段と、前記コンフィギュレーション信号DL_DRX_ActiveがFALSEで、前記コンフィギュレーション信号UL_DTX_ActiveがTRUEである場合、前記UE_DTX_DRX_Enabled制御信号のFALSEからTRUEへの遷移を前記UL DPCCH無線フレーム境界にアラインメントさせるための手段と、を備える、3GPP連続パケット・データ接続(CPC)チャネルのための、アップリンクおよびダウンリンクチャネルの微細な時間アラインメント(fine time alignments)を実現するための無線装置である。
別の態様によれば、HS-SCCH無線フレーム境界がUL DPCCH無線フレーム境界の前に検知されるかどうかを判断するためのプログラムコードと、前記HS-SCCH無線フレーム境界が前記UL DPCCH無線フレーム境界の前に検知される場合、UE_DTX_DRX_Enabled制御信号のFALSEからTRUEへの遷移を前記HS-SCCH無線フレーム境界にアラインメントさせ、０となる最初のDRXサブフレームにタグを付けて、次に、０となる最初のDTXサブフレームにタグを付けるためのプログラムコードと、前記UL DPCCH無線フレーム境界が前記HS-SCCH無線フレーム境界の前に検知される場合、前記UE_DTX_DRX_Enabled制御信号のFALSEからTRUEへの遷移を前記UL DPCCH無線フレーム境界にアラインメントさせ、前記０となる最初のDTXサブフレームにタグを付けて、次に、前記０となる最初のDRXサブフレームにタグを付けるためのプログラムコードと、コンフィギュレーション信号DL_DRX_ActiveおよびUL_DTX_Activeをモニターし、前記コンフィギュレーション信号DL_DRX_ActiveがFALSEで、前記コンフィギュレーション信号UL_DTX_ActiveがTRUEである場合、前記UE_DTX_DRX_Enabled制御信号のFALSEからTRUEへの遷移を前記UL DPCCH無線フレーム境界にアラインメントさせるためのプログラムコードとを備える、そこに格納されるプログラムコードを含むコンピュータ読み取り可能媒体である。
本開示の利点は、3GPP REL-7仕様と一致する様々な連続パケット・データ接続(CPC)チャネルのためのアップリンクとダウンリンクチャネルの微細な時間アラインメントを達成することを含む。
当業者には、図面を通じて様々な態様が示されて開示されている以下の詳細な説明から、他の態様が明白に理解される。図面および詳細な説明は限定的にではなく本質的な説明として見なされるべきである。
図１は、連続パケット・データ接続(CPC)コンフィギュレーション手順の例である。 図２は、図１に例証されたCPCコンフィギュレーション手順に関する状態図例である。 図３は、HS-SCCHフレーム境界がUL DPCCHフレーム境界より「前(ahead)」であるところの、チャネル・タイミング例を示す。 図４は、UL DPCCHフレーム境界がHS-SCCHフレーム境界より「前(ahead)」であるところの、チャネル・タイミング例を示す。 図５は、3GPP連続パケット・データ接続(CPC)チャネルのためのアップリンクとダウンリンクチャネルの微細な時間アラインメントを実現するためのフローチャート例を示す。 図６は、3GPP連続パケット・データ接続(CPC)チャネルのためのアップリンクとダウンリンクチャネルの微細な時間アラインメントを実現する処理の実行のためにメモリと通信するプロセッサを含むデバイスの例を示す。 図７は、3GPP連続パケット・データ接続(CPC)チャネルのためのアップリンクとダウンリンクチャネルの微細な時間アラインメントを実現するのにふさわしいデバイスの例を示す。
添付された図面に関して以下に述べられた詳細な記述は、本開示の種々の態様の記述として意図され、本開示が実行され得るただ一つの態様を表わすようには意図されない。この開示に記述されたそれぞれの態様は、単に本開示の例か実例として提供され、他の態様に関して好ましいまたは有利なように必ずしも解釈されるべきでない。詳細な記述は、本開示についての完全な理解を提供する目的で特定の詳細を含む。しかしながら、本開示がこれらの特定の詳細なしで実行され得ることは当業者に明白だろう。ある場合に、周知の構造およびデバイスは、本開示の概念を不明瞭にしないようにするためにブロック図の形で示される。頭文字(acronyms)および他の記述的な用語は単に便宜および明瞭さのために使用されることができ、開示のスコープを制限するようには意図されない。
説明の簡単化のため、方法は、一続きの動作で示され、述べられる一方、いくつかの動作は、１つ以上の態様にしたがって、ここにおいて示され、述べられるものとは異なる順序で、及び／又は他の動作と並行して発生し得るため、方法は動作の順序に限定されるものではないことが理解される。例えば、当業者は、方法が、状態図におけるもののように、相互関係のある一続きの状態或いはイベントとして択一的に表現できることを理解し、認識するだろう。さらに、１つ以上の態様にしたがう方法を実行するために全ての図示された動作が必要とされるものではない。
図１は、連続パケット・データ接続(CPC)コンフィギュレーション手順の例である。このコンフィギュレーション手順は、続いて論議されるチャネル・アラインメント手順に先立って実行される。図２は、図１に例証されたCPCコンフィギュレーション手順のための状態図例である。広い見方では、図１に示されるCPCコンフィギュレーション手順は、３ステップ：コンフィギュレーションするステップ、有効にするステップ(enabling step)、およびアクティブにするステップから成る。図２は、これらの３ステップ：ステップ１(S1)「コンフィギュレーションする」、ステップ２(S2)「有効にする(Enabling)」、およびステップ３(S3)「アクティブにする」を示す。当業者は、図２に示される３ステップが反復することができると理解するだろう。例えば、ステップ３で、再コンフィギュレーション関連の無線リソース制御(RRC)メッセージは、ステップ１に手順を戻すことができる。
１つの例では、第１のステップ(S1)の、「コンフィギュレーションする」ステップは、ステータスパラメータ(status parameter)を設定するための、ネットワークからユーザ機器(UE)へのRRCハイ・レベルシグナリング(RRC high level signaling)によって有効にされる。このステータスパラメータは、各CPCモードの詳細なパラメータ(例えばタイミング、サイクル、等)がアクティブにされ得る前に「ON」にされなければならない。DTX_DRX_STATUSパラメータを設定することによって、このRRC CPCモードコンフィギュレーションは、DTX/DRXモードをONあるいはOFFにするための「メインスイッチ」としての役目を果たす。
第２のステップ(S2)(「有効にする(enabling)」ステップ)は、第１のステップS1に続き、DTX/DRXモードを有効にする。「有効にする(enabling)」ステップは、CPC初期化中に必要である。CPC初期化ではもちろん、UE初期化でも、DTX/DRXモードはDISABLEDであると仮定される。一例において、タイマー(例えばEnabling_Delay)は、DISBALEDからENABLEDへのCPCモードの遷移中に遅延バッファとして用いられる。タイマーが終了すると、「有効にする(enabling)」ステップは完了し、また、UEは、手順がステップ1(S1)へ戻らない限り、CPC DTX/DRX有効モード(CPC DTX/DRX enabled mode)にとどまる。S1に戻るための１つの条件は、ネットワークからRRCシグナリングメッセージ(RRC signaling message)を受信することである。
一旦、DTX/DRXモードがステップ2(S2)で有効にされたならば、「（非）アクティブにする」ステップ(S3)は、いつでも生じる可能性があり、つまり、ステップ3(S3)は「動的な」ステップである。ステップ3(S3)は、ネットワークからUEへ送られる高速共用制御チャネル(HS-SCCH)命令を使用することによって、必要に応じDRXまたはDTXモードをアクティブにするか非アクティブにするために使用される。高速共用制御チャネル(HS-SCCH)は、HSDPA送信をスケジュールする(schedule)ための共用制御チャネルとして、UMTS HSDPAシステムの中で使用される。CPCのために、このチャネルは、HS-SCCHで命令を搬送することによりDTX/DRXをアクティブにするか非アクティブにするためにもまた使用される。１つの例では、下記のステップ3(S3)において、UEは、再コンフィギュレーションメッセージ(例えばRRC CONNECTION SETUP、ACTIVE SET UPDATE、CELL UPDATE CONFIRM、または別の再コンフィギュレーションメッセージ)を受信すると、ステップ１(S1)に戻る。再コンフィギュレーションメッセージの例は、セクション8.5.34, TS25.331に一覧表示されている。
図１に示されるように、CPCコンフィギュレーション手順は、例えば初期設定、ハイ・レベルRRC設定、タイマー、ローレベルシグナリング(low-level signaling)、およびデフォルト関係(default relation)と関係のある、いくつかの制御パラメータ(controlling parameters)および設定(settings)を含む。これらの制御パラメータおよび設定は、表１に例証される。制御パラメータおよび設定は、図１に例証されたCPCコンフィギュレーション手順のステップで見つけられる。
3GPP Rel-7仕様は、UE_DTX_DRX_Enabled値が初期値0(つまりDISABLED)から1(つまりENABLED)へ変更された場合のアップリンク(UL)およびダウンリンク(DL)チャネルの微細な時間アラインメントに対処しない。単一のグローバルパラメータ、UE_DTX_DRX_Enabledが、グローバルにULチャネルおよびDLチャネルを有効にする(enable)ために使用される。ULおよびDLチャネルは、ULおよびDLチャネルの個別制御なしでほぼ同時に有効にされる。
Figure 2012503955
CRCコンフィギュレーション手順の一部として、UEは、ＵＥがRRC CONNECTION SETUP、ACTIVE SET UPDATE、CELL UPDATE CONFIRMあるいは任意の再コンフィギュレーションメッセージを受信し、かつ下記の条件が満たされている場合に、DTX_DRX_STATUSをTRUEに設定する。
・UEがCELL_DCH状態である
・変数HS_DSCH RECEPTIONおよびE_DCH_TRANSMISSIONの両方がTRUEに設定されている
・DCHトランスポート(transport)チャネルがコンフィギュレーションされていない（つまり、Rel-99トランスポートチャネルがコンフィギュレーションされていない）
・変数DTX_DRX_PARAMSが設定されている
・UEが、情報要素(IE)「DTX-DRXタイミング情報」を受信した。
別の方法では、UEは、上記のどの条件も満たされておらず、DTX_DRX_STATUSがTRUEに設定されている場合、DTX_DRX_STATUSをFALSEに設定する。結果として、UEは以下のことをするものとする。
・変数DTX_DRX_STATUSをFALSEに設定する
・変数DTX_DRX_PARAMSをクリアする
・DTX-DRXモード関連のアクティビティを止める
更に、２つの動的なステータスパラメータUL_DTX_ActiveおよびDL_DRX_Activeがある。UE_DTX_DRX_Enabled=1である場合、UL_DTX_Activeが1に設定され、不連続アップリンク専用物理制御チャネル(uplink dedicated physical control channel)(UL DPCCH)送信がアクティブにされる。UL DPCCHは、シグナリング(signalling)が、例えば無線基地局へ、UEによってアップリンク上で送信される物理チャネルである。同様に、UE_DTX_DRX_Enabled=1である場合、DL_DRX_Activeが1に設定され、不連続ダウンリンク受信(discontinuous downlink reception)がアクティブにされる。始動(starting)サブフレームが検知された(つまり、アラインメントされた)場合に限り、UL_DTX_Active(あるいはDL_DRX_Active)が1に設定され得る。
3GPP Rel-7仕様は、チャネル・アラインメント手順を明白に定義していない。特に、3GPP Rel-7仕様は、3GPP連続パケット・データ接続(CPC)チャネルのためのアップリンクとダウンリンクチャネルの微細な時間アラインメントを明白に定義していない。設計の検討(design considerations)が、アップリンクとダウンリンクチャネルの微細な時間アラインメントを達成するために考慮に入れられなければならない。一例において、UE DRX/DTXモードがDISABLEDからENABLEDへ遷移させられる場合、アップリンクおよびダウンリンクチャネルの微細な時間アラインメントが必要である。
図２に示されるように、UEがステップS2aからステップS2bに遷移している時、UEは、CPCオペレーションのためのダウンリンク(DL)およびアップリンク(UL)チャネルのアラインメントと、DL/ULサブフレームのナンバリング(numbering)とを開始する。しかしながら、3GPP Rel-7仕様は、UEが、DRX/DTXモードに遷移したときのDLおよびULチャネルの微細な時間アラインメント手順を明白に規定していない。例えば、以下の設計の検討、つまりDLおよびULタイミング、サブフレームの相互関係、Tau-dpch (DPCHフレームオフセット)およびTau-f-dpch (F-DPCHフレームオフセット)、等は、3GPP Rel-7仕様により考慮されていない。DPCHフレームオフセットは、P-CCPCHに対するDL DPCHのオフセットである(例えば、3GPP TS 25.331 s10.3.6.21および25.211の図２９を参照)。F-DPCHフレームオフセットは、P-CCPCHに対するDL F-DPCHのオフセットである。
以下の設計の検討は、アップリンクとダウンリンクチャネルの微細な時間アラインメントを達成するために考慮に入れなければならない。
・図２の中のステップ2bにおいてUE_DTX_DRX_EnabledがFALSE(つまりDISABLED)からTRUE(つまりENABLED)に遷移すると、ULおよびDLチャネルの微細な時間アラインメント(特に、UL DTXおよびDL DRXチャネルの微細な時間アラインメント)が別々にアラインメントされる(aligned)べきである。
・ULチャネルの微細な時間アラインメントは、アップリンク専用物理制御チャネル(UL DPCCH)に基づく一方で、DLチャネルの微細な時間アラインメントは、高速共用制御チャネル(HS-SCCH)に基づく。
・ULおよびDLチャネルの微細な時間アラインメントの順序(sequence)は、どのチャネルフレーム境界が最初に検知されたかに依存する。
・例えば、HS-SCCHフレーム境界がUL DPCCHフレーム境界の前に検知された場合、不連続受信(DRX)サブフレームのナンバリングが、不連続送信(DTX)サブフレームのナンバリングの前に行われるべきである。同様に、例えば、UL DPCCHフレーム境界がHS-SCCHフレーム境界の前に検知された場合、不連続送信(DTX)サブフレームのナンバリングが、不連続受信(DRX)サブフレームのナンバリングの前に行われるべきである。
図２に示されるステップS2bでは、グローバルパラメータUE_DTX_DRX_Enabledが切り替えられる(toggled)。単一のグローバルパラメータ(UE_DTX_DRX_Enabled)は、グローバルにULチャネルおよびDLチャネルを有効にする(enable)ために使用される。ある場合に、UL-DPCCHおよびHS-SCCHは、Tau-f-dpchおよび／またはTau-dpchの値に依存して誤ってアラインメントされる(misaligned)。
図３は、HS-SCCHフレーム境界がUL DPCCHフレーム境界より「前(ahead)」であるところの、チャネル・タイミング例を示す。図４は、UL DPCCHフレーム境界がHS-SCCHフレーム境界より「前(ahead)」であるところの、チャネル・タイミング例を示す。図３および４の例では、T0は1024チップであると定義された定数である。UEでは、UL DPCCHフレーム伝送は、対応するダウンリンク部分(fractional)専用物理チャネル(DL F-DPCH)フレームの最初の検知されたパスを受信した約T0 +/- 148チップ後に行われる。一例において、部分専用物理チャネル(F-DPCH)は、ダウンリンクDPCCHの特別な場合で、レイヤ１ - TPC(送信電力制御)のコマンドで生成された制御情報を運ぶ。
Tau-f-dpchおよびTau-dpchの値に加えて、P-CCPCHフレーム境界に関連する（図２のステップ２ａから２ｂへの）遷移の時間も、また、どちらのチャネルがもう一方のチャネル、例えば、HS-SCCHおよびUL DPCCHより前であるか、に影響する。
表２は、3GPP連続パケット・データ接続(CPC)チャネルのためのCPCコンフィギュレーション条件、および関連づけられたULおよびDLチャネルの微細な時間アラインメントのステップのリストである。
Figure 2012503955
図５は、3GPP連続パケット・データ接続(CPC)チャネルのためのアップリンクおよびダウンリンクチャネルの微細な時間アラインメントを実現するためのフローチャート例を示す。ブロック５１０では、無線リソース制御(RRC)コンフィギュレーションを開始する。開始に続いて、ブロック５２０では、遅延タイマー(delay timer)を有効にする(enable)。遅延タイマーはUE_DTX_DRX_Enabled=FALSEからUE_DTX_DRX_Enabled=TRUEへの遷移期間を制御するために使用される。UE_DTX_DRX_Enabled制御信号は、DTXおよびDRXモード(つまり不連続送信および不連続受信モード)を有効にする(enable)。
ブロック５３０では、遅延タイマーが終了した後、遷移モードパラメータを変更する(つまり、UE_DTX_DRX_EnabledをFALSEからTRUEへ遷移させる)。UE_DTX_DRX_EnabledをTRUEに変更することによって、DTXおよびDRXモードが有効にされる。ブロック５４０では、HS-SCCH無線フレーム境界がUL DPCCH無線フレーム境界の前に検知されるかどうかを判断する。HS-SCCH無線フレーム境界がUL DPCCH無線フレーム境界の前に検知される場合は、ブロック５５０に進む。HS-SCCH無線フレーム境界がUL DPCCH無線フレーム境界の前に検知されない(つまり、UL DPCCH無線フレーム境界がHS-SCCH無線フレーム境界の前に検知される)場合は、ブロック５５５に進む。ブロック５５０では、UE_DTX_DRX_Enabled=TRUEを、HS-SCCHにアラインメント(つまり、FALSEから遷移)させ、最初にDRXサブフレーム0(the DRX subframe 0)にタグを付けて(tag)、次に、UL DPCCHのためのDTXサブフレーム0(the DTX subframe 0)にタグを付ける(tag)。言いかえれば、UE_DTX_DRX_Enabled制御信号のFALSEからTRUEへの遷移をHS-SCCHの無線フレーム境界(the radio frame boundary of HS-SCCH)にアラインメントさせる。アラインメントに続いて、０となる最初のDRXサブフレームにタグを付ける。次に、０となる(UL DPCCHに関連づけられた)最初のDTXサブフレームにタグを付ける。
ブロック５５５では、UE_DTX_DRX_Enabled=TRUEを、UL DPCCHにアラインメント(つまり、FALSEから遷移)させ、最初にDTXサブフレーム0にタグを付けて、次に、HS-SCCHのためのDRXサブフレーム0にタグを付ける。言いかえれば、UE_DTX_DRX_Enabled制御信号のFALSEからTRUEへの遷移を、UL DPCCHの無線フレーム境界にアラインメントさせる。アラインメントに続いて、０となる最初のDTXサブフレームにタグを付ける。次に、０となる(HS-SCCHに関連づけられた)最初のDRXサブフレームにタグを付ける。
ブロック５５０あるいはブロック５５５のいずれかから、ブロック５６０に進む。ブロック５６０では、HS-SCCHでのDRX/DTXをアクティブもしくは非アクティブにする命令(DRX/DTX activating and deactivating orders)を復号することにより、コンフィギュレーション信号(例えば、DL_DRX_ActiveやUL_DTX_Active)をモニターする。すなわち、コンフィギュレーション信号が更新される(つまり状態が変化する)のを待機する。
ブロック５６１、５６３、５６５では、ダウンリンク不連続受信がアクティブであるかどうか(つまりDL_DRX_ActiveがTRUEかFALSEか)、そして、アップリンク不連続送信がアクティブであるかどうか(つまり、UL_DTX_ActiveがTRUEかFALSEか)を判断する。ブロック５６１では、DL_DRX_Active=FALSEかつUL_DTX_Active=TRUEかを判断する。ブロック５６３では、DL_DRX_Active=TRUEかつUL_DTX_Active=FALSEかを判断する。ブロック５６５では、DL_DRX_Active=TRUEかつUL_DTX_Active=TRUEかを判断する。
ブロック５６１から、ブロック５７０に進む。ブロック５７０では、UE_DTX_DRX_Enabled=TRUEをUL-DPCCHにアラインメントさせる。言いかえれば、UE_DTX_DRX_Enabled制御信号のFALSEからTRUEへの遷移をUL DPCCHの無線フレーム境界にアラインメントさせる。ブロック５７０に続いて、ブロック５９０に進む。
ブロック５６３および５６５からブロック５７５に進む。ブロック５７５では、HS-SCCH無線フレーム境界がUL DPCCH無線フレーム境界の前に検知されるかどうかを判断する。HS-SCCH無線フレーム境界がUL DPCCH無線フレーム境界の前に検知される場合は、ブロック５８０に進む。HS-SCCH無線フレーム境界がUL DPCCH無線フレーム境界の前に検知されない(つまり、UL DPCCH無線フレーム境界がHS-SCCH無線フレーム境界の前に検知される)場合は、ブロック５８５に進む。ブロック５８０では、UE_DTX_DRX_Enabled=TRUEをHS-SCCHにアラインメント（つまり、FALSEから遷移）させ、最初にDRXサブフレーム0にタグを付けて、次に、UL DPCCHのためのDTXサブフレーム0にタグを付ける。ブロック５８５では、UE_DTX_DRX_Enabled=TRUEをUL DPCCHにアラインメント(つまり、FALSEから遷移)させ、最初にDTXサブフレーム0にタグを付けて、次に、HS-SCCHのためのDRXサブフレーム0にタグを付ける。ブロック５８０あるいはブロック５８５のいずれかに続いて、ブロック５９０に進む。
ブロック５９０では、ネットワークからの更なる命令を待機する。一例において、ネットワークからのその命令は、ブロック５１０中のRRCコンフィギュレーションを再度開始する(reinitiate)ことである。別の例において、ネットワークからのその命令はCPCモードを終了することである。当業者は、ネットワークからの他の命令が本開示のスコープおよび精神に影響せずに実行され得ることを理解するだろう。
当業者は、図５に例証されたステップが排他的でないこと、そのステップがアプリケーション、ネットワークパラメータあるいは設計の選択に応じて修正され得ること、また、他のステップが本開示のスコープおよび精神に影響せずに含まれ得ること、を理解するだろう。さらに、当業者は、図５に例証されたステップのうちのいくつかが本開示のスコープおよび精神に影響せずに、それらの順序が置き換えられ得ることを理解するだろう。
当業者は更に、本明細書における開示例に関連して記載された、実例となる様々なコンポーネント、論理ブロック、モジュール、及び／またはアルゴリズム・ステップが、電子工学的ハードウェア、ファームウェア、コンピュータソフトウェア、又はそれらの組合せとして実現されうることをよく理解するであろう。ハードウェアと、ファームウェアと、ソフトウェアとのこの相互置換性を明確に説明するために、様々な実例となる構成要素、ブロック、モジュール、及び／またはアルゴリズム・ステップが、それらの機能の観点から一般的に説明された。このような機能が、ハードウェアとして実現されるかファームウェアとして実現されるかソフトウェアとして実現されるかは、システム全体に課された設計の制約及び特定の用途による。当業者は、各特定の用途のために、上述した機能を様々な方法で実現することができるが、このような実現の決定は、本開示の範囲または精神から逸脱をもたらすものとして解釈されてはならない。
例えば、ハードウェアで実現する場合、処理ユニットは、１または複数の特定用途向けＩＣ（ＡＳＩＣ）、デジタル信号プロセッサ（ＤＳＰ）、デジタル信号処理デバイス（ＤＳＰＤ）、プログラム可能論理回路（ＰＬＤ）、フィールドプログラム可能ゲート・アレイ（ＦＰＧＡ）、プロセッサ、コントローラ、マイクロ・コントローラ、マイクロプロセッサ、本明細書に記載の機能を実行するために設計されたその他の電子ユニット、あるいはこれらの組み合わせ内に実装されうる。ソフトウェアで実現する場合、その実施は、本明細書に記載の機能を実行するモジュール（例えば、手順、機能等）を用いて実現されうる。ソフトウェア・コードは、メモリ・ユニット内に格納され、プロセッサによって実行されうる。さらに、ここに記述された、様々な実例となる流れ図、論理ブロック、モジュールおよび／またはアルゴリズム・ステップは、また、従来から知られている任意のコンピュータ可読媒体で搬送されるコンピュータ可読命令としてコード化され得る。
一例において、ここに記述された、実例となるコンポーネント、フローチャート、論理ブロック、モジュールおよび／またはアルゴリズム・ステップは、１つ以上のプロセッサで実現または遂行される。一態様において、プロセッサは、ここに記述された様々なフローチャート、論理ブロックおよび／またはモジュールを実現するか遂行するためのプロセッサによって実行されるデータ、メタデータ、プログラム命令などを格納するメモリと一体とされる。図６は、3GPP連続パケット・データ接続(CPC)チャネルのためのアップリンクおよびダウンリンクチャネルの微細な時間アラインメントを実現するための処理を実行するためにメモリ６２０と通信するプロセッサ６１０を含むデバイス６００の例を示す。
一例において、デバイス６００は図５に例証されたアルゴリズムを実現するために使用される。一態様において、メモリ６２０はプロセッサ６１０内にある。別の態様において、メモリ６２０はプロセッサ６１０の外側にある。
図７は、3GPP連続パケット・データ接続(CPC)チャネルのためのアップリンクおよびダウンリンクチャネルの微細な時間アラインメントを実現するのにふさわしいデバイス７００の例を示す。一態様において、デバイス７００は、ブロック７１０、７２０、７３０、７４０、７５０、７５５、７６０、７６１、７６３、７６５、７７０、７７５、７８０、７８５および７９０における、本明細書で説明された3GPP連続パケット・データ接続(CPC)チャネルのためのアップリンクおよびダウンリンクチャネルの微細な時間アラインメントを実現するための異なる態様を提供するように構成された１つ以上のモジュールを含む、少なくとも１つのプロセッサによって実現される。例えば、各モジュールは、ハードウェア、ファームウェア、ソフトウェアあるいはそれらの任意の組合せを含む。一態様において、デバイス７００は、また、少なくとも１つのプロセッサと通信する少なくとも１つのメモリによって実現される。
開示された態様における上記記載は、当業者をして、本開示の製造又は利用を可能とするために提供される。これら態様への様々な変形例もまた、当業者には明らかであり、本明細書で定義された一般原理は、本開示の精神又は範囲から逸脱することなく他の実施形態にも適用されうる。

Claims (19)

  1. HS-SCCH無線フレーム境界がUL DPCCH無線フレーム境界の前に検知されるかどうかを判断することと、
    前記HS-SCCH無線フレーム境界が前記UL DPCCH無線フレーム境界の前に検知される場合、UE_DTX_DRX_Enabled制御信号のFALSEからTRUEへの遷移を、前記HS-SCCH無線フレーム境界にアラインメントさせ、０となる最初のDRXサブフレームにタグを付けて、次に、０となる最初のDTXサブフレームにタグを付けることと、
    前記UL DPCCH無線フレーム境界が前記HS-SCCH無線フレーム境界の前に検知される場合、前記UE_DTX_DRX_Enabled制御信号のFALSEからTRUEへの遷移を、前記UL DPCCH無線フレーム境界にアラインメントさせ、前記０となる最初のDTXサブフレームにタグを付けて、次に、前記０となる最初のDRXサブフレームにタグを付けることと、
    コンフィギュレーション信号DL_DRX_ActiveおよびUL_DTX_Activeをモニターし、また、前記コンフィギュレーション信号DL_DRX_ActiveがFALSEで、前記コンフィギュレーション信号UL_DTX_ActiveがTRUEである場合、前記UE_DTX_DRX_Enabled制御信号のFALSEからTRUEへの遷移を、前記UL DPCCH無線フレーム境界にアラインメントさせることと
    を含む、3GPP連続パケット・データ接続(CPC)チャネルのための、アップリンクおよびダウンリンクチャネルの微細な時間アラインメントを実現するための方法。
  2. 前記UE_DTX_DRX_Enabled制御信号のFALSEからTRUEへの遷移の期間を制御するのに使用される遅延タイマーを有効にすることをさらに含む請求項１の方法。
  3. 前記遅延タイマーの終了に続いて前記UE_DTX_DRX_Enabled制御信号をFALSEからTRUEへ遷移させることをさらに含む請求項２の方法。
  4. ネットワークからの命令を待機することをさらに含み、前記命令は、無線リソース制御(RRC)コンフィギュレーションを再度開始すること、または、前記RRCコンフィギュレーション中の連続パケット・データ接続(CPC)モードを終了すること、のうちの１つである、請求項３の方法。
  5. 前記コンフィギュレーション信号DL_DRX_ActiveがTRUEであることを判断することをさらに含む請求項１の方法。
  6. 前記HS-SCCH無線フレーム境界が前記UL DPCCH無線フレーム境界の前に検知されるかどうかを再び判断することと、
    前記HS-SCCH無線フレーム境界が前記UL DPCCH無線フレーム境界の前に検知される場合、前記UE_DTX_DRX_Enabled制御信号のFALSEからTRUEへの遷移を、前記HS-SCCH無線フレーム境界にアラインメントさせ、前記０となる最初のDRXサブフレームにタグを付けて、次に、前記０となる最初のDTXサブフレームにタグを付けることと、
    前記UL DPCCH無線フレーム境界が前記HS-SCCH無線フレーム境界の前に検知される場合、前記UE_DTX_DRX_Enabled制御信号のFALSEからTRUEへの遷移を、前記UL DPCCH無線フレーム境界にアラインメントさせ、前記０となる最初のDTXサブフレームにタグを付けて、次に、前記０となる最初のDRXサブフレームにタグを付けることと
    をさらに含む請求項５の方法。
  7. ネットワークからの命令を待機することをさらに含み、前記命令は、無線リソース制御(RRC)コンフィギュレーションを再度開始すること、または、前記RRCコンフィギュレーション中の連続パケット・データ接続(CPC)モードを終了することのうちの１つである、請求項６の方法。
  8. プロセッサおよびメモリを備えたユーザ機器であって、前記メモリは、
    HS-SCCH無線フレーム境界がUL DPCCH無線フレーム境界の前に検知されるかどうかを判断することと、
    前記HS-SCCH無線フレーム境界が前記UL DPCCH無線フレーム境界の前に検知される場合、UE_DTX_DRX_Enabled制御信号のFALSEからTRUEへの遷移を、前記HS-SCCH無線フレーム境界にアラインメントさせ、０となる最初のDRXサブフレームにタグを付けて、次に、０となる最初のDTXサブフレームにタグを付けることと、
    前記UL DPCCH無線フレーム境界が前記HS-SCCH無線フレーム境界の前に検知される場合、前記UE_DTX_DRX_Enabled制御信号のFALSEからTRUEへの遷移を、前記UL DPCCH無線フレーム境界にアラインメントさせ、前記０となる最初のDTXサブフレームにタグを付けて、次に、前記０となる最初のDRXサブフレームにタグを付けることと、
    コンフィギュレーション信号DL_DRX_ActiveおよびUL_DTX_Activeをモニターし、また、前記コンフィギュレーション信号DL_DRX_ActiveがFALSEで、前記コンフィギュレーション信号UL_DTX_ActiveがTRUEである場合、前記UE_DTX_DRX_Enabled制御信号のFALSEからTRUEへの遷移を、前記UL DPCCH無線フレーム境界にアラインメントさせることと
    を行なうための、前記プロセッサによって実行可能なプログラムコードを含む、ユーザ機器。
  9. 前記メモリは、前記UE_DTX_DRX_Enabled制御信号のFALSEからTRUEへの遷移の期間を制御するのに使用される遅延タイマーを有効にするためのプログラムコードをさらに含む請求項８のユーザ機器。
  10. 前記メモリは、前記遅延タイマーの終了に続いて前記UE_DTX_DRX_Enabled制御信号をFALSEからTRUEへ遷移させるためのプログラムコードをさらに含む請求項９のユーザ機器。
  11. 前記メモリは、前記コンフィギュレーション信号DL_DRX_ActiveがTRUEであることを判断するためのプログラムコードをさらに含む請求項８のユーザ機器。
  12. 前記メモリは、
    前記HS-SCCH無線フレーム境界が前記UL DPCCH無線フレーム境界の前に検知されるかどうかを再び判断し、
    前記HS-SCCH無線フレーム境界が前記UL DPCCH無線フレーム境界の前に検知される場合、前記UE_DTX_DRX_Enabled制御信号のFALSEからTRUEへの遷移を、前記HS-SCCH無線フレーム境界にアラインメントさせ、前記０となる最初のDRXサブフレームにタグを付けて、次に、前記０となる最初のDTXサブフレームにタグを付け、
    前記UL DPCCH無線フレーム境界が前記HS-SCCH無線フレーム境界の前に検知される場合、前記UE_DTX_DRX_Enabled制御信号のFALSEからTRUEへの遷移を、前記UL DPCCH無線フレーム境界にアラインメントさせ、前記０となる最初のDTXサブフレームにタグを付けて、次に、前記０となる最初のDRXサブフレームにタグを付ける
    ためのプログラムコードをさらに含む、請求項１１のユーザ機器。
  13. 前記メモリは、ネットワークからの命令を待機するためのプログラムコードをさらに含み、前記命令は、無線リソース制御(RRC)コンフィギュレーションを再度開始すること、または、前記RRCコンフィギュレーション中の連続パケット・データ接続(CPC)モードを終了すること、のうちの１つである、請求項１２のユーザ機器。
  14. HS-SCCH無線フレーム境界がUL DPCCH無線フレーム境界の前に検知されるかどうかを判断するための手段と、
    前記HS-SCCH無線フレーム境界が前記UL DPCCH無線フレーム境界の前に検知される場合、UE_DTX_DRX_Enabled制御信号のFALSEからTRUEへの遷移を、前記HS-SCCH無線フレーム境界にアラインメントさせ、０となる最初のDRXサブフレームにタグを付けて、次に、０となる最初のDTXサブフレームにタグを付けるための手段と、
    前記UL DPCCH無線フレーム境界が前記HS-SCCH無線フレーム境界の前に検知される場合、前記UE_DTX_DRX_Enabled制御信号のFALSEからTRUEへの遷移を、前記UL DPCCH無線フレーム境界にアラインメントさせ、前記０となる最初のDTXサブフレームにタグを付けて、次に、前記０となる最初のDRXサブフレームにタグを付けるための手段と、
    コンフィギュレーション信号DL_DRX_ActiveおよびUL_DTX_Activeをモニターするための手段と、
    前記コンフィギュレーション信号DL_DRX_ActiveがFALSEで、前記コンフィギュレーション信号UL_DTX_ActiveがTRUEである場合、前記UE_DTX_DRX_Enabled制御信号のFALSEからTRUEへの遷移を、前記UL DPCCH無線フレーム境界にアラインメントさせるための手段と
    を備える、3GPP連続パケット・データ接続(CPC)チャネルのための、アップリンクおよびダウンリンクチャネルの微細な時間アラインメントを実現するための無線装置。
  15. 遅延タイマーの終了に続いて前記UE_DTX_DRX_Enabled制御信号をFALSEからTRUEへ遷移させるための手段をさらに含む請求項１４の無線装置。
  16. 前記コンフィギュレーション信号DL_DRX_ActiveがTRUEであることを判断するための手段と、
    前記HS-SCCH無線フレーム境界が前記UL DPCCH無線フレーム境界の前に検知されるかどうかを再び判断するための手段と、
    前記HS-SCCH無線フレーム境界が前記UL DPCCH無線フレーム境界の前に検知される場合、前記UE_DTX_DRX_Enabled制御信号のFALSEからTRUEへの遷移を、前記HS-SCCH無線フレーム境界にアラインメントさせ、前記０となる最初のDRXサブフレームにタグを付けて、次に、前記０となる最初のDTXサブフレームにタグを付けるための手段と、
    前記UL DPCCH無線フレーム境界が前記HS-SCCH無線フレーム境界の前に検知される場合、前記UE_DTX_DRX_Enabled制御信号のFALSEからTRUEへの遷移を、前記UL DPCCH無線フレーム境界にアラインメントさせ、前記０となる最初のDTXサブフレームにタグを付けて、次に、前記０となる最初のDRXサブフレームにタグを付けるための手段と
    をさらに含む請求項１４の無線装置。
  17. HS-SCCH無線フレーム境界がUL DPCCH無線フレーム境界の前に検知されるかどうかを判断するためのプログラムコードと、
    前記HS-SCCH無線フレーム境界が前記UL DPCCH無線フレーム境界の前に検知される場合、UE_DTX_DRX_Enabled制御信号のFALSEからTRUEへの遷移を、前記HS-SCCH無線フレーム境界にアラインメントさせ、０となる最初のDRXサブフレームにタグを付けて、次に、０となる最初のDTXサブフレームにタグを付けるためのプログラムコードと、
    前記UL DPCCH無線フレーム境界が前記HS-SCCH無線フレーム境界の前に検知される場合、前記UE_DTX_DRX_Enabled制御信号のFALSEからTRUEへの遷移を、前記UL DPCCH無線フレーム境界にアラインメントさせ、前記０となる最初のDTXサブフレームにタグを付けて、次に、前記０となる最初のDRXサブフレームにタグを付けるためのプログラムコードと、
    コンフィギュレーション信号DL_DRX_ActiveおよびUL_DTX_Activeをモニターし、また、前記コンフィギュレーション信号DL_DRX_ActiveがFALSEで、前記コンフィギュレーション信号UL_DTX_ActiveがTRUEである場合、前記UE_DTX_DRX_Enabled制御信号のFALSEからTRUEへの遷移を、前記UL DPCCH無線フレーム境界にアラインメントさせるためのプログラムコードと
    を備える格納されたプログラムコードを含むコンピュータ読み取り可能媒体。
  18. 遅延タイマーの終了に続いて前記UE_DTX_DRX_Enabled制御信号をFALSEからTRUEへ遷移させるためのプログラムコードをさらに含む請求項１７のコンピュータ読み取り可能媒体。
  19. 前記コンフィギュレーション信号DL_DRX_ActiveがTRUEであることを判断するためのプログラムコードと、
    前記HS-SCCH無線フレーム境界が前記UL DPCCH無線フレーム境界の前に検知されるかどうかを再び判断するためのプログラムコードと、
    前記HS-SCCH無線フレーム境界が前記UL DPCCH無線フレーム境界の前に検知される場合、前記UE_DTX_DRX_Enabled制御信号のFALSEからTRUEへの遷移を、前記HS-SCCH無線フレーム境界にアラインメントさせ、前記０となる最初のDRXサブフレームにタグを付けて、次に、前記０となる最初のDTXサブフレームにタグを付けるためのプログラムコードと、
    前記UL DPCCH無線フレーム境界が前記HS-SCCH無線フレーム境界の前に検知される場合、前記UE_DTX_DRX_Enabled制御信号のFALSEからTRUEへの遷移を、前記UL DPCCH無線フレーム境界にアラインメントさせ、前記０となる最初のDTXサブフレームにタグを付けて、次に、前記０となる最初のDRXサブフレームにタグを付けるためのプログラムコードと
    をさらに含む請求項１７のコンピュータ読み取り可能媒体。
JP2011529286A 2008-09-25 2009-09-25 ３ｇｐｐ連続パケット・データ接続（ｃｐｃ）チャネルのためのアップリンクおよびダウンリンクチャネルアラインメントのための方法および装置 Active JP5242799B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/237,880 2008-09-25
US12/237,880 US8107422B2 (en) 2008-09-25 2008-09-25 Method and apparatus for uplink and downlink channel alignments for 3GPP continuous packet data connection (CPC) channels
PCT/US2009/058485 WO2010036967A1 (en) 2008-09-25 2009-09-25 Method and apparatus for uplink and downlink channel alignments for 3gpp continuous packet data connection (cpc) channels

Publications (3)

Publication Number Publication Date
JP2012503955A JP2012503955A (ja) 2012-02-09
JP2012503955A5 true JP2012503955A5 (ja) 2012-09-06
JP5242799B2 JP5242799B2 (ja) 2013-07-24

Family

ID=41278837

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011529286A Active JP5242799B2 (ja) 2008-09-25 2009-09-25 ３ｇｐｐ連続パケット・データ接続（ｃｐｃ）チャネルのためのアップリンクおよびダウンリンクチャネルアラインメントのための方法および装置

Country Status (7)

Country Link
US (1) US8107422B2 (ja)
EP (1) EP2353334B1 (ja)
JP (1) JP5242799B2 (ja)
KR (1) KR101226136B1 (ja)
CN (1) CN102165817B (ja)
TW (1) TW201029498A (ja)
WO (1) WO2010036967A1 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3206443B1 (en) 2009-02-13 2019-09-04 Telefonaktiebolaget LM Ericsson (publ) Controlling energy consumption of a wireless network node
WO2011045887A1 (ja) * 2009-10-13 2011-04-21 日本電気株式会社 ゲートウェイ装置、移動通信システム、移動端末、パケット転送制御方法、移動端末の制御方法、及び非一時的なコンピュータ可読媒体
CN102347782B (zh) * 2010-07-28 2015-01-28 中兴通讯股份有限公司 一种实现连续性分组连接的方法及装置
CN102137509B (zh) * 2010-11-08 2013-10-09 华为技术有限公司 信道传输状态的控制方法及装置
US9113416B2 (en) 2010-11-10 2015-08-18 Qualcomm Incorporated System and method for reducing overhead of searcher tasks for discontinuous reception
EP2549807A1 (en) 2011-07-18 2013-01-23 Motorola Mobility LLC Method for facilitating synchronisation between a communications network and a wireless communications device operating in a cpc dtx mode and a wireless communications device
US8842641B2 (en) * 2011-08-12 2014-09-23 Telefonaktiebolaget L M Ericsson (Publ) RAKE resource multiplexing for enhanced uplink data services
US9515757B2 (en) * 2012-05-11 2016-12-06 Intel Corporation Systems and methods for enhanced user equipment assistance information in wireless communication systems
US8874103B2 (en) 2012-05-11 2014-10-28 Intel Corporation Determining proximity of user equipment for device-to-device communication
CA2825931A1 (en) * 2012-07-31 2014-01-31 Huawei Technologies Co., Ltd. Method for positioning channel boundary, user terminal, and base station
US10904780B2 (en) * 2013-07-09 2021-01-26 Lg Electronics Inc. Method and apparatus for measuring channel status in wireless communication system supporting reconfiguration of usage of radio resource
US11202112B2 (en) 2016-03-04 2021-12-14 Samsung Electronics Co., Ltd. Receiver and PLP processing method therefor
KR102493186B1 (ko) 2018-09-27 2023-01-27 지티이 코포레이션 무선 시스템에서의 간섭 관리

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100630128B1 (ko) * 2002-03-23 2006-09-27 삼성전자주식회사 고속 순방향 패킷 접속 방식을 사용하는 이동통신시스템에서 역방향 전력 제어를 위한 파일럿 신호필드 위치정보 결정장치 및 방법
US8094595B2 (en) 2005-08-26 2012-01-10 Qualcomm Incorporated Method and apparatus for packet communications in wireless systems
US8565195B2 (en) * 2006-08-21 2013-10-22 Nokia Corporation Apparatus, methods and computer program products providing support for packet data user continuous uplink connectivity
US8094554B2 (en) 2006-10-26 2012-01-10 Qualcomm Incorporated Compressed mode operation and power control with discontinuous transmission and/or reception
KR100953151B1 (ko) * 2006-11-30 2010-04-19 이노베이티브 소닉 리미티드 무선통신시스템에서 연속패킷 연결성을 개선하는 방법 및장치
KR101300446B1 (ko) * 2006-12-01 2013-09-10 인텔 코포레이션 불연속 송신 및 수신을 제어하기 위한 방법 및 장치
US8160075B2 (en) * 2007-10-01 2012-04-17 Telefonaktiebolaget Lm Ericsson (Publ) Downlink out of sync detection in continuous packet connectivity

Similar Documents

Publication Publication Date Title
JP5242799B2 (ja) ３ｇｐｐ連続パケット・データ接続（ｃｐｃ）チャネルのためのアップリンクおよびダウンリンクチャネルアラインメントのための方法および装置
JP2012503955A5 (ja)
TWI463826B (zh) 在多接收層級間過渡之方法
JP5317971B2 (ja) 無線送受信方法および無線通信端末装置
JP5421447B2 (ja) 無線通信システムにおいて制御チャネルをモニターリングする方法
US20190260518A1 (en) Information transmission method, network device, and terminal device
TWI812621B (zh) 非連續接收的方法、終端設備和網絡設備
KR101098497B1 (ko) 불연속 수신 기능성을 개선하는 방법 및 관련된 통신 기기
WO2018129654A1 (zh) 用于确定非连续接收状态的方法、终端设备和网络设备
JP6434041B2 (ja) Ｕｍｔｓにおけるユーザ機器のｄｃｈから非ｄｃｈへの状態切替え
JP2021510014A (ja) Ｐｄｃｃｈをモニターするための方法及び端末機器
US20100202432A1 (en) Method, Apparatus and System for Controlling Working Mode of HSDPA System
US20160269996A1 (en) Methods, system, and devices for configuring drx and for monitoring control channel
TW201210396A (en) Effective timing measurements by a multi-mode device
KR20190099007A (ko) 통신 방법, 단말 기기 및 네트워크 기기
JP7246412B2 (ja) フレキシブルなページング手順
US20150271842A1 (en) Discontinuous transmission method and apparatus based on scheduling
WO2023078682A1 (en) Dynamic adjustment of discontinuous reception operation for downlink video traffic
WO2024019711A1 (en) Discontinuous rest for predictable traffic
WO2015190986A1 (en) Methods and arrangements for switching of states