JP2012249305A - さまざまな符号クラスの符号化および復号化への応用を有するインプレース変換 - Google Patents
さまざまな符号クラスの符号化および復号化への応用を有するインプレース変換 Download PDFInfo
- Publication number
- JP2012249305A JP2012249305A JP2012155062A JP2012155062A JP2012249305A JP 2012249305 A JP2012249305 A JP 2012249305A JP 2012155062 A JP2012155062 A JP 2012155062A JP 2012155062 A JP2012155062 A JP 2012155062A JP 2012249305 A JP2012249305 A JP 2012249305A
- Authority
- JP
- Japan
- Prior art keywords
- symbols
- matrix
- memory
- source
- encoded
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/3761—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35 using code combining, i.e. using combining of codeword portions which may have been transmitted separately, e.g. Digital Fountain codes, Raptor codes or Luby Transform [LT] codes
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
- G06F17/10—Complex mathematical operations
- G06F17/16—Matrix or vector computation, e.g. matrix-matrix or matrix-vector multiplication, matrix factorization
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1191—Codes on graphs other than LDPC codes
- H03M13/1194—Repeat-accumulate [RA] codes
- H03M13/1197—Irregular repeat-accumulate [IRA] codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
- H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
- H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
- H03M13/1515—Reed-Solomon codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
- H03M13/2782—Interleaver implementations, which reduce the amount of required interleaving memory
- H03M13/2785—Interleaver using in-place interleaving, i.e. writing to and reading from the memory is performed at the same memory location
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/373—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35 with erasure correction and erasure determination, e.g. for packet loss recovery or setting of erasures for the decoding of Reed-Solomon codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/47—Error detection, forward error correction or error protection, not provided for in groups H03M13/01 - H03M13/37
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/61—Aspects and characteristics of methods and arrangements for error correction or error detection, not provided for otherwise
- H03M13/611—Specific encoding aspects, e.g. encoding by means of decoding
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/61—Aspects and characteristics of methods and arrangements for error correction or error detection, not provided for otherwise
- H03M13/615—Use of computational or mathematical techniques
- H03M13/616—Matrix operations, especially for generator matrices or check matrices, e.g. column or row permutations
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6502—Reduction of hardware complexity or efficient processing
- H03M13/6505—Memory efficient implementations
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6569—Implementation on processors, e.g. DSPs, or software implementations
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0041—Arrangements at the transmitter end
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0045—Arrangements at the receiver end
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0057—Block codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Probability & Statistics with Applications (AREA)
- Mathematical Physics (AREA)
- General Physics & Mathematics (AREA)
- Pure & Applied Mathematics (AREA)
- Computational Mathematics (AREA)
- Mathematical Optimization (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Mathematical Analysis (AREA)
- Algebra (AREA)
- Data Mining & Analysis (AREA)
- Computing Systems (AREA)
- Databases & Information Systems (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- Error Detection And Correction (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
Abstract
【解決手段】メモリ制約を有するコンピューティングデバイスを使用してデータのシンボルを符号化する符号化器において、コンピューティングデバイスのメモリにソースブロックをロードし、ソースブロックのすべてよりは少ない中間変換を実行し、メモリ内でソースブロックの一部を中間結果に置換し、メモリに記憶された出力シンボルが符号化されたシンボルの組を形成するように変換を完了する。復号化器は、インプレース変換によって、受信されたデータおよび復号化されたソースデータの記憶に実質的に同一のメモリを使用することを可能にする順序で復号化ステップを実行する。インプレース変換によって、受信されたデータが復号化されたソースデータに変換される時に、その受信されたデータのためにとっておかれるメモリの大きい部分を上書きする。
【選択図】図10
Description
関連出願の相互参照
本願は、参照によってその全体が組み込まれている2005年6月10日出願の米国仮出願第60/689,632号の利益を主張し、その非仮出願である。
送信機110でのFEC符号化および受信機140でのFEC復号化を使用する通信システムの高水準の図を図1に示す。送信機110および受信機140が、広い範囲のデバイスを含むことができることを理解されたい。多くの実施形態で、送信機および受信機は、単一のトランシーバデバイス内に含まれ、複数のそのようなデバイスが、それら自体の間で通信することができる。
例の実施形態をさらに示すために、環という数学的概念を利用する。次の説明では、さまざまな数学的な処理およびステップを、ハードウェアの動作、プログラム命令の実行、または類似物によって、コンピューティング/通信デバイスによって実行できることを理解されたい。
これから、インプレース線形変換について処理を説明する。Bが、フォーマット(m,n)を有する行列であり、Sが、n個のシンボルの列ベクトルであるものとする。BおよびSを与えられて、次のように、B↓Sすなわち下向きでのBによるSのインプレース線形行列変換を定義する。
S[i]をBの第i行と現在のSとの内積に置換する。
S[i]をBの第i行と現在のSとの内積に置換する。
この事例では、Bは、フォーマット(n,n)の順列行列である、すなわち、Bは、各行および各列に正確に1つの非0要素を有し、その非0要素は1である。この行列は疎なので、すなわち、非0である非常に少数の要素を有するので、多くのアプリケーションで、これを行列ではなくリスト(または行列より少ないメモリを使用する別のオブジェクト)として表すことが望ましい。たとえば、Bをリスト(B[1],...,B[n])として表すことができ、ここで、(j,B[j])は、Bの非0要素の位置である。
この場合に、Bは、すべての行およびすべての列に正確に1つの非0要素を有する、フォーマット(n,n)の行列である。順列行列は、単項行列の特殊事例である。単項行列のインプレース変換を計算する処理を、これから図9を参照して説明する。そのような行列は、リスト(B[1],...,B[n];α[1],...,α[n])によって簡潔に記述することができ、ここで、jのすべての関連する値について、B[j]は、Bの行jの非0要素の位置であり、α[j]は、その非0位置の値である。
この場合に、Bは、上で説明したタイプの行列の積である、すなわち、Bは、積M1・M2・...・Mtであり、ここで、各Mjは、順列行列、単項行列、上三角行列、または下三角行列のいずれかである。この行列の変換をインプレースで計算する処理は、Mtを用いてSを変換し、その後、Mt−1を用いて結果を変換することなどである。
フォーマット(m,n)の行列Bが正方行列ではない場合に、上で説明したものに似た方法を利用して、メモリの量を最小化する形で変換を計算することができる。たとえば、行列が、列より多数の行を有する(すなわち、mがnより大きい)場合に、結果のベクトルの最初のn個の要素をインプレースで計算することだけが重要である。これは、次のように達成することができる。
Mが、図11に示されたタイプのフォーマット(n,n)の正方行列であるものとする。図11では、m≦nであり、Lは、フォーマット(m,m)の下三角可逆行列であり、Aは、フォーマット(m,n−m)の行列であり、Bは、フォーマット(n−m,m)の行列であり、Cは、フォーマット(n−m,n−m)の可逆行列である。
リードソロモン符号
消去または破損の場合に伝送を保護する、ある線形符号クラスが、リードソロモン符号として知られている。循環符号、バンデルモンド行列に基づく符号、コーシー行列に基づく符号、または類似物など、この符号を記述する複数の同等の形がある。これらの場合のすべてで、符号化処理を、行列とのシンボルのベクトルの乗算によって記述することができる。ソースシンボルの個数がkであり、出力シンボルの個数がnであり、vが符号化されるk個のシンボルの列ベクトルを表し、wがvの符号化を含むn個のシンボルの列ベクトルを表す場合に、この符号化処理を、
一般に、これは、組織的符号であり、kは、ソースシンボルの個数であり、rは、冗長シンボルの個数であり、したがって、n=k+rが、この符号化のシンボルの総数である。この場合に、r個の冗長シンボルの列ベクトルzは、k個のソースシンボルの列ベクトルvから、次のように構成される。フォーマット(r,k)の行列Aを選択し、疎な上三角行列または疎な下三角行列である、フォーマット(r,r)のもう1つの行列Uを選択する。この例の説明について、Uは、上三角行列として任意に選択される。すると、
連鎖符号が、米国特許第6307487号、名称”Information Additive Code Generator and Decoder for Communications Systems”および米国特許出願第10/032,156号、名称”Multi-Stage Code Generator and Decoder for Communications Systems”に記載されている。たとえば”Inactivation Decoder”で開示された復号化器など、複数の復号化器が、そのような符号用に設計されてきた。”Inactivation Decoder”で開示された復号化器では、復号化処理が、
Shokrollahi他が出願した米国特許出願第10/677,624号、名称”Systematic Encoding and Decoding of Chain Reaction Codes”(以下では”ShokrollahiI”)に、連鎖符号、具体的にはマルチステージ連鎖符号の組織的符号化の方法が記載されている。この方法では、ソースシンボルが、まず、線形変換を使用して中間シンボルの組に変換される。この変換は、
Shokrollahi Iに記載の方法は、一連のステップを実行して、ソースシンボルの一部および組織的符号化器によって生成された一部の出力シンボルの組合せから、すべてのソースシンボルを入手する。この方法の好ましい実施形態では、ソースシンボルの一部を含むすべての受信されたシンボルおよび他の出力シンボルを集め、復号化して、中間シンボルの組を入手する。次に、中間シンボルを変換して、欠けているソースシンボルを入手する。受信されたシンボルからの中間シンボルのインプレース計算は、上で見出し”連鎖符号のインプレース復号化”の下で説明したものと同一である。このセクションでは、中間シンボルからのソースシンボルのインプレース計算を説明する。ShokrollahiIから明白であるとおり、また、上で説明した事例に似て、この問題は、
以下に本件出願当初の特許請求の範囲に記載された発明を付記する。
(1)複数のソースシンボルとして整列されたデータを複数の符号化シンボルに符号化する符号化器において、ソースシンボルから符号化シンボルへの変換を実行する方法であって、
ここで、k個のソースシンボルはn個の符号化シンボルに変換され、該方法は、
第1のメモリに格納された前記k個のソースシンボルにアクセスするステップと、
出力シンボルの中間セットを提供するため、前記k個のソースシンボルの行列演算を計算する第1の変換段階を実行するステップであって、少なくとも前記中間セットのいくつかは前記n個の符号化シンボルのいくつかを含む、ステップと、
出力シンボルの前記中間セットを前記第1のメモリに格納し、前記k個のソースシンボルの少なくともいくつかを置換するステップであって、前記中間セット内の出力シンボルの個数は前記nより少ない、ステップと、
前記第1のメモリが少なくとも前記n個の符号化シンボルと前記k個の全てよりは少ないソースシンボルとを含むようになるまで、実行する前記ステップと格納する前記ステップとを繰り返すステップと、
を含み、
前記k個のソースシンボルから生成された前記n個の符号化シンボルはエラー訂正で使用されることを特徴とする方法。
(2)変換処理において、前記第1のメモリ内のシンボルの最大数はn+1およびk+1のうち大きい方より大きくはないことを特徴とする(1)に記載の方法。
(3)変換処理において、前記第1のメモリ内のシンボルの最大数はk+nよりもn+1およびk+1のうち大きい方により近いことを特徴とする(1)に記載の方法。
(4)nはkと等しくないことを特徴とする(1)に記載の方法。
(5)nはkと等しいことを特徴とする(1)に記載の方法。
(6)前記変換は、リードソロモン符号を表すことを特徴とする(1)に記載の方法。
(7)前記変換は、GRA符号を表すことを特徴とする(1)に記載の方法。
(8)前記変換は、連鎖反応符号を表すことを特徴とする(1)に記載の方法。
(9)前記変換は、LDPC符号を表すことを特徴とする(1)に記載の方法。
(10)前記変換に使用されるシンボル演算の数は、前記行列の非ゼロ要素の個数にほぼ比例することを特徴とする(1)に記載の方法。
(11)前記変換に使用されるシンボル演算の数は、前記行列の逆行列の非ゼロ要素の個数にほぼ比例することを特徴とする(1)に記載の方法。
(12)前記行列は、インプレース符号化が可能な符号化行列の分解を含むことを特徴とする(1)に記載の方法。
(13)前記行列は、効率的なインプレース符号化が可能な符号を表すことを特徴とする(1)に記載の方法。
(14)複数の符号化ソースシンボルとして整列されたデータを複数の復号化シンボルに復号化する復号化器において、前記符号化シンボルから前記復号化シンボルへの変換を実行する方法であって、ここで、r個の符号化シンボルはd個の復号化シンボルに変換され、該方法は、第1のメモリに格納された前記r個の符号化シンボルにアクセスするステップであって、該r個の符号化シンボルはk個のソースシンボルからエラー訂正での使用のために生成される、ステップと、
行列演算を計算する第1の変換段階を実行するステップであって、該演算は符号化行列の逆行列であり、出力シンボルの中間セットを提供するため前記r個の符号化シンボルに対し演算し、少なくとも前記中間セットのいくつかは前記d個の復号化シンボルのいくつかを含む、ステップと、
出力シンボルの前記中間セットを前記第1のメモリに格納し、前記r個の符号化シンボルの少なくともいくつかを置換するステップであって、前記中間セット内の出力シンボルの個数は前記dより少ない、ステップと、
前記第1のメモリが少なくとも前記d個の復号化シンボルと前記r個の全てよりは少ない符号化シンボルとを含むようになるまで、実行する前記ステップと格納する前記ステップとを繰り返すステップと、
を含むことを特徴とする方法。
(15)変換処理において、前記第1のメモリ内のシンボルの最大数はr+1およびd+1のうち大きい方より大きくはないことを特徴とする(14)に記載の方法。
(16)変換処理において、前記第1のメモリ内のシンボルの最大数はr+dよりもr+1およびd+1のうち大きい方により近いことを特徴とする(14)に記載の方法。
(17)rはdと等しくないことを特徴とする(14)に記載の方法。
(18)rはdと等しいことを特徴とする(14)に記載の方法。
(19)前記変換は、リードソロモン復号を表すことを特徴とする(14)に記載の方法。
(20)前記変換は、GRA復号を表すことを特徴とする(14)に記載の方法。
(21)前記変換は、連鎖反応復号を表すことを特徴とする(14)に記載の方法。
(22)前記変換は、LDPC復号を表すことを特徴とする(14)に記載の方法。
(23)前記変換に使用されるシンボル演算の数は、前記行列の非ゼロ要素の個数にほぼ比例することを特徴とする(14)に記載の方法。
(24)前記変換に使用されるシンボル演算の数は、前記行列の逆行列の非ゼロ要素の個数にほぼ比例することを特徴とする(14)に記載の方法。
(25)前記行列は、インプレース復号化が可能な復号化行列の分解を含むことを特徴とする(14)に記載の方法。
(26)前記行列は、効率的なインプレース復号化が可能な符号を表すことを特徴とする(14)に記載の方法。
(27)通信システムであって、複数のk個のソースシンボルとして整列されたデータは送信機において複数のn個の符号化シンボルに変換され通信チャネルを介して送信され、送信された符号化シンボルの少なくともいくつかは受信機において複数のr個の受信シンボルとして受信され、dがk以上の場合該r個の受信シンボルは前記k個のソースシンボルを表す複数のd個の復号化シンボルに変換され、該通信システムは、
前記k個のソースシンボルに必要なメモリサイズと前記n個の符号化シンボルに必要なメモリサイズとの合計が送信バッファのサイズよりも大きいようなサイズを有する送信バッファと、
前記k個のソースシンボルの符号化行列演算を計算することにより出力シンボルの中間セットを生成するための送信生成ロジックであって、少なくとも前記中間セットのいくつかは前記n個の符号化シンボルのいくつかを含む、送信生成ロジックと、
出力シンボルの前記中間セットを前記送信バッファに格納し、前記k個のソースシンボルの少なくともいくつかを置換するための送信格納ロジックであって、前記中間セット内の出力シンボルの個数は前記nより少ない、送信格納ロジックと、
前記送信生成ロジックに出力シンボルの他の中間セットを生成させ前記送信格納ロジックに出力シンボルの中間セットを格納させるためのフローロジックであって、前記送信バッファが少なくとも前記n個の符号化シンボルと前記k個の全てよりは少ないソースシンボルとを含むようになるまで前記k個のソースシンボルの付加的なシンボルを置換し、前記k個のソースシンボルから生成された前記n個の符号化シンボルはエラー訂正で使用される、フローロジックと、
前記通信チャネルを介して前記n個の符号化シンボルを送信するための送信回路と、
前記r個の受信シンボルを受信するための受信回路であって、該r個の受信シンボルは前記n個の符号化シンボルを搬送する前記通信チャネルの結果である、受信回路と、
前記r個の受信シンボルに必要なメモリサイズと前記d個の復号化シンボルに必要なメモリサイズとの合計が受信バッファのサイズよりも大きいようなサイズを有する受信バッファと、
前記r個の受信シンボルの復号化行列演算を計算することにより受信出力シンボル中間セットを生成するための受信生成ロジックであって、少なくとも前記受信出力シンボル中間セットのいくつかは前記d個の復号化シンボルのいくつかを含む、受信生成ロジックと、
前記受信出力シンボル中間セットを前記受信バッファに格納し、前記r個の受信シンボルの少なくともいくつかを置換するための受信格納ロジックであって、前記受信出力シンボル中間セット内の受信出力シンボルの個数は前記dより少ない、受信格納ロジックと、
前記受信生成ロジックに他の受信出力シンボル中間セットを生成させ前記受信格納ロジックに受信出力シンボル中間セットを格納させるためのフローロジックであって、前記受信バッファが少なくとも前記d個の復号化シンボルと前記r個の全てよりは少ない受信シンボルとを含むようになるまで前記r個の受信シンボルの付加的なシンボルを置換する、フローロジックと、
を含むことを特徴とする通信システム。
(28)前記ロジックは、プログラム可能プロセッサにより実行されるプログラムコード命令を含むことを特徴とする(27)に記載の通信システム。
(29)前記ロジックは、ハードウェア回路を含むことを特徴とする(27)に記載の通信システム。
(30)前記ロジックは、部分的にプログラム可能プロセッサにより実行されるプログラムコード命令を含み、部分的にハードウェア回路を含むことを特徴とする(27)に記載の通信システム。
(31)前記復号化行列は、少なくとも前記受信シンボルにより定義される前記符号化行列の一部の逆行列であり、前記符号化行列の一部により乗算された前記復号化行列が単位行列となることを特徴とする(27)に記載の通信システム。
(32)前記受信機は、移動電話受信機であることを特徴とする(27)に記載の通信システム。
(33)前記受信機は、自動車での使用に適したものであることを特徴とする(27)に記載の通信システム。
(34)前記送信機は、移動電話送信機であることを特徴とする(27)に記載の通信システム。
(35)前記送信機は、自動車での使用に適したものであることを特徴とする(27)に記載の通信システム。
(36)前記送信機はデジタルメディア送信機であり、前記受信機はデジタルメディア受信機であることを特徴とする(27)に記載の通信システム。
(37)前記エラー訂正は、消去訂正であることを特徴とする(1)に記載の方法。
(38)前記エラー訂正は、消去訂正であることを特徴とする(14)に記載の方法。
(39)前記エラー訂正は、消去訂正であることを特徴とする請求項27に記載の通信システム。
Claims (39)
- 複数のソースシンボルとして整列されたデータを複数の符号化シンボルに符号化する符号化器において、ソースシンボルから符号化シンボルへの変換を実行する方法であって、
ここで、k個のソースシンボルはn個の符号化シンボルに変換され、該方法は、
第1のメモリに格納された前記k個のソースシンボルにアクセスするステップと、
出力シンボルの中間セットを提供するため、前記k個のソースシンボルの行列演算を計算する第1の変換段階を実行するステップであって、少なくとも前記中間セットのいくつかは前記n個の符号化シンボルのいくつかを含む、ステップと、
出力シンボルの前記中間セットを前記第1のメモリに格納し、前記k個のソースシンボルの少なくともいくつかを置換するステップであって、前記中間セット内の出力シンボルの個数は前記nより少ない、ステップと、
前記第1のメモリが少なくとも前記n個の符号化シンボルと前記k個の全てよりは少ないソースシンボルとを含むようになるまで、実行する前記ステップと格納する前記ステップとを繰り返すステップと、
を含み、
前記k個のソースシンボルから生成された前記n個の符号化シンボルはエラー訂正で使用されることを特徴とする方法。 - 変換処理において、前記第1のメモリ内のシンボルの最大数はn+1およびk+1のうち大きい方より大きくはないことを特徴とする請求項1に記載の方法。
- 変換処理において、前記第1のメモリ内のシンボルの最大数はk+nよりもn+1およびk+1のうち大きい方により近いことを特徴とする請求項1に記載の方法。
- nはkと等しくないことを特徴とする請求項1に記載の方法。
- nはkと等しいことを特徴とする請求項1に記載の方法。
- 前記変換は、リードソロモン符号を表すことを特徴とする請求項1に記載の方法。
- 前記変換は、GRA符号を表すことを特徴とする請求項1に記載の方法。
- 前記変換は、連鎖反応符号を表すことを特徴とする請求項1に記載の方法。
- 前記変換は、LDPC符号を表すことを特徴とする請求項1に記載の方法。
- 前記変換に使用されるシンボル演算の数は、前記行列の非ゼロ要素の個数にほぼ比例することを特徴とする請求項1に記載の方法。
- 前記変換に使用されるシンボル演算の数は、前記行列の逆行列の非ゼロ要素の個数にほぼ比例することを特徴とする請求項1に記載の方法。
- 前記行列は、インプレース符号化が可能な符号化行列の分解を含むことを特徴とする請求項1に記載の方法。
- 前記行列は、効率的なインプレース符号化が可能な符号を表すことを特徴とする請求項1に記載の方法。
- 複数の符号化ソースシンボルとして整列されたデータを複数の復号化シンボルに復号化する復号化器において、前記符号化シンボルから前記復号化シンボルへの変換を実行する方法であって、ここで、r個の符号化シンボルはd個の復号化シンボルに変換され、該方法は、
第1のメモリに格納された前記r個の符号化シンボルにアクセスするステップであって、該r個の符号化シンボルはk個のソースシンボルからエラー訂正での使用のために生成される、ステップと、
行列演算を計算する第1の変換段階を実行するステップであって、該演算は符号化行列の逆行列であり、出力シンボルの中間セットを提供するため前記r個の符号化シンボルに対し演算し、少なくとも前記中間セットのいくつかは前記d個の復号化シンボルのいくつかを含む、ステップと、
出力シンボルの前記中間セットを前記第1のメモリに格納し、前記r個の符号化シンボルの少なくともいくつかを置換するステップであって、前記中間セット内の出力シンボルの個数は前記dより少ない、ステップと、
前記第1のメモリが少なくとも前記d個の復号化シンボルと前記r個の全てよりは少ない符号化シンボルとを含むようになるまで、実行する前記ステップと格納する前記ステップとを繰り返すステップと、
を含むことを特徴とする方法。 - 変換処理において、前記第1のメモリ内のシンボルの最大数はr+1およびd+1のうち大きい方より大きくはないことを特徴とする請求項14に記載の方法。
- 変換処理において、前記第1のメモリ内のシンボルの最大数はr+dよりもr+1およびd+1のうち大きい方により近いことを特徴とする請求項14に記載の方法。
- rはdと等しくないことを特徴とする請求項14に記載の方法。
- rはdと等しいことを特徴とする請求項14に記載の方法。
- 前記変換は、リードソロモン復号を表すことを特徴とする請求項14に記載の方法。
- 前記変換は、GRA復号を表すことを特徴とする請求項14に記載の方法。
- 前記変換は、連鎖反応復号を表すことを特徴とする請求項14に記載の方法。
- 前記変換は、LDPC復号を表すことを特徴とする請求項14に記載の方法。
- 前記変換に使用されるシンボル演算の数は、前記行列の非ゼロ要素の個数にほぼ比例することを特徴とする請求項14に記載の方法。
- 前記変換に使用されるシンボル演算の数は、前記行列の逆行列の非ゼロ要素の個数にほぼ比例することを特徴とする請求項14に記載の方法。
- 前記行列は、インプレース復号化が可能な復号化行列の分解を含むことを特徴とする請求項14に記載の方法。
- 前記行列は、効率的なインプレース復号化が可能な符号を表すことを特徴とする請求項14に記載の方法。
- 通信システムであって、複数のk個のソースシンボルとして整列されたデータは送信機において複数のn個の符号化シンボルに変換され通信チャネルを介して送信され、送信された符号化シンボルの少なくともいくつかは受信機において複数のr個の受信シンボルとして受信され、dがk以上の場合該r個の受信シンボルは前記k個のソースシンボルを表す複数のd個の復号化シンボルに変換され、該通信システムは、
前記k個のソースシンボルに必要なメモリサイズと前記n個の符号化シンボルに必要なメモリサイズとの合計が送信バッファのサイズよりも大きいようなサイズを有する送信バッファと、
前記k個のソースシンボルの符号化行列演算を計算することにより出力シンボルの中間セットを生成するための送信生成ロジックであって、少なくとも前記中間セットのいくつかは前記n個の符号化シンボルのいくつかを含む、送信生成ロジックと、
出力シンボルの前記中間セットを前記送信バッファに格納し、前記k個のソースシンボルの少なくともいくつかを置換するための送信格納ロジックであって、前記中間セット内の出力シンボルの個数は前記nより少ない、送信格納ロジックと、
前記送信生成ロジックに出力シンボルの他の中間セットを生成させ前記送信格納ロジックに出力シンボルの中間セットを格納させるためのフローロジックであって、前記送信バッファが少なくとも前記n個の符号化シンボルと前記k個の全てよりは少ないソースシンボルとを含むようになるまで前記k個のソースシンボルの付加的なシンボルを置換し、前記k個のソースシンボルから生成された前記n個の符号化シンボルはエラー訂正で使用される、フローロジックと、
前記通信チャネルを介して前記n個の符号化シンボルを送信するための送信回路と、
前記r個の受信シンボルを受信するための受信回路であって、該r個の受信シンボルは前記n個の符号化シンボルを搬送する前記通信チャネルの結果である、受信回路と、
前記r個の受信シンボルに必要なメモリサイズと前記d個の復号化シンボルに必要なメモリサイズとの合計が受信バッファのサイズよりも大きいようなサイズを有する受信バッファと、
前記r個の受信シンボルの復号化行列演算を計算することにより受信出力シンボル中間セットを生成するための受信生成ロジックであって、少なくとも前記受信出力シンボル中間セットのいくつかは前記d個の復号化シンボルのいくつかを含む、受信生成ロジックと、
前記受信出力シンボル中間セットを前記受信バッファに格納し、前記r個の受信シンボルの少なくともいくつかを置換するための受信格納ロジックであって、前記受信出力シンボル中間セット内の受信出力シンボルの個数は前記dより少ない、受信格納ロジックと、
前記受信生成ロジックに他の受信出力シンボル中間セットを生成させ前記受信格納ロジックに受信出力シンボル中間セットを格納させるためのフローロジックであって、前記受信バッファが少なくとも前記d個の復号化シンボルと前記r個の全てよりは少ない受信シンボルとを含むようになるまで前記r個の受信シンボルの付加的なシンボルを置換する、フローロジックと、
を含むことを特徴とする通信システム。 - 前記ロジックは、プログラム可能プロセッサにより実行されるプログラムコード命令を含むことを特徴とする請求項27に記載の通信システム。
- 前記ロジックは、ハードウェア回路を含むことを特徴とする請求項27に記載の通信システム。
- 前記ロジックは、部分的にプログラム可能プロセッサにより実行されるプログラムコード命令を含み、部分的にハードウェア回路を含むことを特徴とする請求項27に記載の通信システム。
- 前記復号化行列は、少なくとも前記受信シンボルにより定義される前記符号化行列の一部の逆行列であり、前記符号化行列の一部により乗算された前記復号化行列が単位行列となることを特徴とする請求項27に記載の通信システム。
- 前記受信機は、移動電話受信機であることを特徴とする請求項27に記載の通信システム。
- 前記受信機は、自動車での使用に適したものであることを特徴とする請求項27に記載の通信システム。
- 前記送信機は、移動電話送信機であることを特徴とする請求項27に記載の通信システム。
- 前記送信機は、自動車での使用に適したものであることを特徴とする請求項27に記載の通信システム。
- 前記送信機はデジタルメディア送信機であり、前記受信機はデジタルメディア受信機であることを特徴とする請求項27に記載の通信システム。
- 前記エラー訂正は、消去訂正であることを特徴とする請求項1に記載の方法。
- 前記エラー訂正は、消去訂正であることを特徴とする請求項14に記載の方法。
- 前記エラー訂正は、消去訂正であることを特徴とする請求項27に記載の通信システム。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US68963205P | 2005-06-10 | 2005-06-10 | |
US60/689,632 | 2005-06-10 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008516032A Division JP5231218B2 (ja) | 2005-06-10 | 2006-06-12 | さまざまな符号クラスの符号化および復号化への応用を有するインプレース変換 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012249305A true JP2012249305A (ja) | 2012-12-13 |
JP5524287B2 JP5524287B2 (ja) | 2014-06-18 |
Family
ID=37532889
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008516032A Expired - Fee Related JP5231218B2 (ja) | 2005-06-10 | 2006-06-12 | さまざまな符号クラスの符号化および復号化への応用を有するインプレース変換 |
JP2012155062A Expired - Fee Related JP5524287B2 (ja) | 2005-06-10 | 2012-07-10 | さまざまな符号クラスの符号化および復号化への応用を有するインプレース変換 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008516032A Expired - Fee Related JP5231218B2 (ja) | 2005-06-10 | 2006-06-12 | さまざまな符号クラスの符号化および復号化への応用を有するインプレース変換 |
Country Status (6)
Country | Link |
---|---|
US (1) | US7644335B2 (ja) |
EP (1) | EP1894376A4 (ja) |
JP (2) | JP5231218B2 (ja) |
KR (1) | KR101270815B1 (ja) |
CN (1) | CN101243664B (ja) |
WO (1) | WO2006135878A2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015011300A (ja) * | 2013-07-02 | 2015-01-19 | 三菱電線工業株式会社 | ガラス構造体及びその製造方法 |
WO2015136611A1 (ja) * | 2014-03-11 | 2015-09-17 | 富士通株式会社 | 設計支援方法、設計支援プログラム、設計支援装置、および記録媒体 |
Families Citing this family (52)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7068729B2 (en) * | 2001-12-21 | 2006-06-27 | Digital Fountain, Inc. | Multi-stage code generator and decoder for communication systems |
US6307487B1 (en) | 1998-09-23 | 2001-10-23 | Digital Fountain, Inc. | Information additive code generator and decoder for communication systems |
US9240810B2 (en) | 2002-06-11 | 2016-01-19 | Digital Fountain, Inc. | Systems and processes for decoding chain reaction codes through inactivation |
CN100479333C (zh) * | 2002-06-11 | 2009-04-15 | 数字方敦股份有限公司 | 通过被恢复符号的钝化作用对链式反应代码解码的装置和方法 |
CN100539439C (zh) | 2002-10-05 | 2009-09-09 | 数字方敦股份有限公司 | 连锁反应码的系统编码和解码系统和方法 |
EP1665539B1 (en) | 2003-10-06 | 2013-04-10 | Digital Fountain, Inc. | Soft-Decision Decoding of Multi-Stage Chain Reaction Codes |
CN101019326B (zh) * | 2004-05-07 | 2013-02-27 | 数字方敦股份有限公司 | 文件下载和流系统 |
US7644335B2 (en) * | 2005-06-10 | 2010-01-05 | Qualcomm Incorporated | In-place transformations with applications to encoding and decoding various classes of codes |
US9136983B2 (en) | 2006-02-13 | 2015-09-15 | Digital Fountain, Inc. | Streaming and buffering using variable FEC overhead and protection periods |
US9270414B2 (en) * | 2006-02-21 | 2016-02-23 | Digital Fountain, Inc. | Multiple-field based code generator and decoder for communications systems |
WO2007134196A2 (en) | 2006-05-10 | 2007-11-22 | Digital Fountain, Inc. | Code generator and decoder using hybrid codes |
US9419749B2 (en) | 2009-08-19 | 2016-08-16 | Qualcomm Incorporated | Methods and apparatus employing FEC codes with permanent inactivation of symbols for encoding and decoding processes |
US9380096B2 (en) | 2006-06-09 | 2016-06-28 | Qualcomm Incorporated | Enhanced block-request streaming system for handling low-latency streaming |
US9386064B2 (en) * | 2006-06-09 | 2016-07-05 | Qualcomm Incorporated | Enhanced block-request streaming using URL templates and construction rules |
US9209934B2 (en) * | 2006-06-09 | 2015-12-08 | Qualcomm Incorporated | Enhanced block-request streaming using cooperative parallel HTTP and forward error correction |
US9432433B2 (en) | 2006-06-09 | 2016-08-30 | Qualcomm Incorporated | Enhanced block-request streaming system using signaling or block creation |
US9178535B2 (en) * | 2006-06-09 | 2015-11-03 | Digital Fountain, Inc. | Dynamic stream interleaving and sub-stream based delivery |
US20100211690A1 (en) * | 2009-02-13 | 2010-08-19 | Digital Fountain, Inc. | Block partitioning for a data stream |
WO2008003094A2 (en) * | 2006-06-29 | 2008-01-03 | Digital Fountain, Inc. | Efficient representation of symbol-based transformations with application to encoding and decoding of forward error correction codes |
EP2176758B1 (en) * | 2007-07-02 | 2010-11-10 | Technology from Ideas Limited | Generation of parity-check matrices |
CN100583649C (zh) * | 2007-07-23 | 2010-01-20 | 华为技术有限公司 | 矢量编/解码方法、装置及流媒体播放器 |
EP2203836A4 (en) * | 2007-09-12 | 2014-11-05 | Digital Fountain Inc | GENERATING AND COMMUNICATING SOURCE IDENTIFICATION INFORMATION TO ENABLE RELIABLE COMMUNICATIONS |
US9281847B2 (en) * | 2009-02-27 | 2016-03-08 | Qualcomm Incorporated | Mobile reception of digital video broadcasting—terrestrial services |
US9015564B2 (en) | 2009-08-19 | 2015-04-21 | Qualcomm Incorporated | Content delivery system with allocation of source data and repair data among HTTP servers |
US9288010B2 (en) * | 2009-08-19 | 2016-03-15 | Qualcomm Incorporated | Universal file delivery methods for providing unequal error protection and bundled file delivery services |
US9917874B2 (en) | 2009-09-22 | 2018-03-13 | Qualcomm Incorporated | Enhanced block-request streaming using block partitioning or request controls for improved client-side handling |
US20110096828A1 (en) * | 2009-09-22 | 2011-04-28 | Qualcomm Incorporated | Enhanced block-request streaming using scalable encoding |
KR101615384B1 (ko) * | 2010-04-05 | 2016-04-25 | 삼성전자주식회사 | 통신 시스템에서의 채널 부호화 장치 및 방법 |
US9225961B2 (en) | 2010-05-13 | 2015-12-29 | Qualcomm Incorporated | Frame packing for asymmetric stereo video |
US9485546B2 (en) | 2010-06-29 | 2016-11-01 | Qualcomm Incorporated | Signaling video samples for trick mode video representations |
US8918533B2 (en) | 2010-07-13 | 2014-12-23 | Qualcomm Incorporated | Video switching for streaming video data |
US9185439B2 (en) | 2010-07-15 | 2015-11-10 | Qualcomm Incorporated | Signaling data for multiplexing video components |
US9596447B2 (en) | 2010-07-21 | 2017-03-14 | Qualcomm Incorporated | Providing frame packing type information for video coding |
US9319448B2 (en) | 2010-08-10 | 2016-04-19 | Qualcomm Incorporated | Trick modes for network streaming of coded multimedia data |
US9270299B2 (en) | 2011-02-11 | 2016-02-23 | Qualcomm Incorporated | Encoding and decoding using elastic codes with flexible source block mapping |
US8958375B2 (en) | 2011-02-11 | 2015-02-17 | Qualcomm Incorporated | Framing for an improved radio link protocol including FEC |
US9253233B2 (en) | 2011-08-31 | 2016-02-02 | Qualcomm Incorporated | Switch signaling methods providing improved switching between representations for adaptive HTTP streaming |
US9843844B2 (en) | 2011-10-05 | 2017-12-12 | Qualcomm Incorporated | Network streaming of media data |
EP2774347A2 (en) | 2011-11-01 | 2014-09-10 | Qualcomm Incorporated | Content delivery system with allocation of source data and repair data among http servers |
US9294226B2 (en) | 2012-03-26 | 2016-03-22 | Qualcomm Incorporated | Universal object delivery and template-based file delivery |
KR101983032B1 (ko) | 2012-05-07 | 2019-05-30 | 삼성전자주식회사 | 방송 및 통신 시스템에서 패킷 송수신 장치 및 방법 |
US10148285B1 (en) | 2012-07-25 | 2018-12-04 | Erich Schmitt | Abstraction and de-abstraction of a digital data stream |
CN109089122B (zh) | 2013-01-18 | 2022-08-05 | 弗劳恩霍夫应用研究促进协会 | 一种前向纠错数据生成器和前向纠错解码器 |
TWI523465B (zh) * | 2013-12-24 | 2016-02-21 | 財團法人工業技術研究院 | 檔案傳輸系統和方法 |
KR102093206B1 (ko) | 2014-01-09 | 2020-03-26 | 삼성전자주식회사 | 데이터 인코딩 방법 및 전자장치 |
US10795858B1 (en) | 2014-02-18 | 2020-10-06 | Erich Schmitt | Universal abstraction and de-abstraction of a digital data stream |
US10283091B2 (en) * | 2014-10-13 | 2019-05-07 | Microsoft Technology Licensing, Llc | Buffer optimization |
JP5918884B1 (ja) * | 2015-05-12 | 2016-05-18 | 日本電信電話株式会社 | 復号装置、復号方法、およびプログラム |
US11037330B2 (en) | 2017-04-08 | 2021-06-15 | Intel Corporation | Low rank matrix compression |
WO2019145021A1 (en) | 2018-01-23 | 2019-08-01 | Huawei Technologies Co., Ltd. | Channel code construction for decoder reuse |
US10691772B2 (en) * | 2018-04-20 | 2020-06-23 | Advanced Micro Devices, Inc. | High-performance sparse triangular solve on graphics processing units |
US10866809B2 (en) * | 2018-07-05 | 2020-12-15 | Qualcomm Incorporated | Method, apparatus, and system for acceleration of inversion of injective operations |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6466698B1 (en) * | 1999-03-25 | 2002-10-15 | The United States Of America As Represented By The Secretary Of The Navy | Efficient embedded image and video compression system using lifted wavelets |
WO2004047019A2 (en) * | 2002-11-21 | 2004-06-03 | Electronics And Telecommunications Research Institute | Encoder using low density parity check codes and encoding method thereof |
JP5231218B2 (ja) * | 2005-06-10 | 2013-07-10 | デジタル ファウンテン, インコーポレイテッド | さまざまな符号クラスの符号化および復号化への応用を有するインプレース変換 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4316297C1 (de) * | 1993-05-14 | 1994-04-07 | Fraunhofer Ges Forschung | Frequenzanalyseverfahren |
US5517508A (en) * | 1994-01-26 | 1996-05-14 | Sony Corporation | Method and apparatus for detection and error correction of packetized digital data |
US5754563A (en) * | 1995-09-11 | 1998-05-19 | Ecc Technologies, Inc. | Byte-parallel system for implementing reed-solomon error-correcting codes |
AUPP366598A0 (en) * | 1998-05-22 | 1998-06-18 | Canon Kabushiki Kaisha | Deriving polygonal boundaries from quadtree representation |
JP3256517B2 (ja) * | 1999-04-06 | 2002-02-12 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 符号化回路、回路、パリティ生成方法及び記憶媒体 |
US6694476B1 (en) * | 2000-06-02 | 2004-02-17 | Vitesse Semiconductor Corporation | Reed-solomon encoder and decoder |
US6785836B2 (en) * | 2001-04-11 | 2004-08-31 | Broadcom Corporation | In-place data transformation for fault-tolerant disk storage systems |
CN100539439C (zh) * | 2002-10-05 | 2009-09-09 | 数字方敦股份有限公司 | 连锁反应码的系统编码和解码系统和方法 |
US7408486B2 (en) * | 2003-04-21 | 2008-08-05 | Qbit Corporation | System and method for using a microlet-based modem |
EP1521373B1 (en) * | 2003-09-30 | 2006-08-23 | Telefonaktiebolaget LM Ericsson (publ) | In-place data deinterleaving |
US7219289B2 (en) * | 2005-03-15 | 2007-05-15 | Tandberg Data Corporation | Multiply redundant raid system and XOR-efficient method and apparatus for implementing the same |
-
2006
- 2006-06-09 US US11/423,376 patent/US7644335B2/en not_active Expired - Fee Related
- 2006-06-12 CN CN2006800293260A patent/CN101243664B/zh not_active Expired - Fee Related
- 2006-06-12 KR KR1020087000734A patent/KR101270815B1/ko not_active IP Right Cessation
- 2006-06-12 WO PCT/US2006/022914 patent/WO2006135878A2/en active Application Filing
- 2006-06-12 JP JP2008516032A patent/JP5231218B2/ja not_active Expired - Fee Related
- 2006-06-12 EP EP06772990A patent/EP1894376A4/en not_active Withdrawn
-
2012
- 2012-07-10 JP JP2012155062A patent/JP5524287B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6466698B1 (en) * | 1999-03-25 | 2002-10-15 | The United States Of America As Represented By The Secretary Of The Navy | Efficient embedded image and video compression system using lifted wavelets |
WO2004047019A2 (en) * | 2002-11-21 | 2004-06-03 | Electronics And Telecommunications Research Institute | Encoder using low density parity check codes and encoding method thereof |
JP5231218B2 (ja) * | 2005-06-10 | 2013-07-10 | デジタル ファウンテン, インコーポレイテッド | さまざまな符号クラスの符号化および復号化への応用を有するインプレース変換 |
Non-Patent Citations (2)
Title |
---|
JPN6013055305; 中西 誠 外1名: 'ブロッキングLU分解法のVP2000シリーズ向けチューニングについて' 情報処理学会第42回(平成3年前期)全国大会講演論文集(1) , 19910225, pp.71,72 * |
JPN6013055307; 寒川 光: 'LU分解のブロック化アルゴリズム' 情報処理学会論文誌 Vol.34, No.3, 19930315, pp.398-408 * |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015011300A (ja) * | 2013-07-02 | 2015-01-19 | 三菱電線工業株式会社 | ガラス構造体及びその製造方法 |
WO2015136611A1 (ja) * | 2014-03-11 | 2015-09-17 | 富士通株式会社 | 設計支援方法、設計支援プログラム、設計支援装置、および記録媒体 |
JPWO2015136611A1 (ja) * | 2014-03-11 | 2017-04-06 | 富士通株式会社 | 設計支援方法、設計支援プログラム、および設計支援装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2008544610A (ja) | 2008-12-04 |
WO2006135878B1 (en) | 2007-05-24 |
US20060280254A1 (en) | 2006-12-14 |
KR101270815B1 (ko) | 2013-06-05 |
WO2006135878A2 (en) | 2006-12-21 |
JP5231218B2 (ja) | 2013-07-10 |
WO2006135878A3 (en) | 2007-03-29 |
EP1894376A4 (en) | 2011-11-16 |
US7644335B2 (en) | 2010-01-05 |
KR20080040669A (ko) | 2008-05-08 |
EP1894376A2 (en) | 2008-03-05 |
CN101243664B (zh) | 2013-06-05 |
CN101243664A (zh) | 2008-08-13 |
JP5524287B2 (ja) | 2014-06-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5524287B2 (ja) | さまざまな符号クラスの符号化および復号化への応用を有するインプレース変換 | |
KR100502609B1 (ko) | Ldpc 코드를 이용한 부호화기 및 부호화 방법 | |
US7472334B1 (en) | Efficient method for the reconstruction of digital information | |
US8533555B2 (en) | Efficient encoding and decoding methods for representing schedules and processing forward error correction codes | |
JP5329239B2 (ja) | 通信システムのための多体ベース符号の生成器および復号化器 | |
JP5705106B2 (ja) | ユークリッド空間リード−マラー符号の軟判定復号を実行する方法 | |
KR20060096156A (ko) | 서브심볼 기반 코드를 이용한 데이터 삭제를 방지하기 위한방법 | |
US9287897B2 (en) | Systematic rate-independent Reed-Solomon erasure codes | |
US20070162821A1 (en) | Parity check matrix, method of generating parity check matrix, encoding method and error correction apparatus | |
US7990290B1 (en) | Efficient rateless distributed compression of non-binary sources | |
US8843810B2 (en) | Method and apparatus for performing a CRC check | |
JP2019525638A (ja) | 2のべき乗でない長さに拡張されたポーラ符号の符号化および復号化 | |
KR20080074858A (ko) | 데이터를 복호화 및 부호화하는 방법 및 장치 | |
EP3713096B1 (en) | Method and device for decoding staircase code, and storage medium | |
CN108574490B (zh) | 计算循环冗余校验crc编码的方法及装置 | |
CN110808739A (zh) | 一种信源符号概率分布未知的二元编码方法及装置 | |
KR101436973B1 (ko) | 슈퍼차지드 코드들 | |
US20230370091A1 (en) | Error Correction With Fast Syndrome Calculation | |
KR20080052039A (ko) | 순환 중복 검사에 의한 정정 에러를 검사하는 방법 및 그장치 | |
Sirbu et al. | On Some Characteristics of a Novel Lossless Data Compression Algorithm based on Polynomial Codes | |
Botos et al. | Study of the decoding complexity for rateless erasure codes | |
JP2010041628A (ja) | 符号化装置、符号化方法および符号化プログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121012 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131031 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131112 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140212 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140311 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140409 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5524287 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |