JP2012244055A - Manufacturing method of semiconductor element - Google Patents
Manufacturing method of semiconductor element Download PDFInfo
- Publication number
- JP2012244055A JP2012244055A JP2011114863A JP2011114863A JP2012244055A JP 2012244055 A JP2012244055 A JP 2012244055A JP 2011114863 A JP2011114863 A JP 2011114863A JP 2011114863 A JP2011114863 A JP 2011114863A JP 2012244055 A JP2012244055 A JP 2012244055A
- Authority
- JP
- Japan
- Prior art keywords
- manufacturing
- resist
- alignment mark
- forming
- current confinement
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Semiconductor Lasers (AREA)
Abstract
Description
本発明は、半導体素子の製造方法に関する。 The present invention relates to a method for manufacturing a semiconductor element.
半導体素子の製造に際して、例えばフォトリソグラフィ工程に用いるためのアライメントマークを形成することがある。このアライメントマークを用いて位置合わせをすることにより、正確なフォトリソグラフィを実現することが容易となる。アライメントマークに関する技術としては、例えば特許文献1〜3に記載のものが挙げられる。 In manufacturing a semiconductor element, for example, an alignment mark for use in a photolithography process may be formed. By performing alignment using this alignment mark, it becomes easy to realize accurate photolithography. Examples of the technique related to the alignment mark include those described in Patent Documents 1 to 3.
特許文献1に記載の技術は、発光ダイオード用エピタキシャルウェハに関するものであり、電流阻止部と基板との間で凹凸を作成することにより、電流阻止部上に成長したエピタキシャル層表面に凹凸を形成するというものである。特許文献2に記載の技術は、InP埋め込み領域およびInPクラッド層と活性層とのエッチングレート差を利用して、マーク用メサにおける活性層以下の部分を残存させるというものである。特許文献3に記載の技術は、アライメントマーク上を覆う絶縁膜上にキャップ層を設けることで、当該絶縁膜の消滅を抑制するというものである。 The technique described in Patent Document 1 relates to an epitaxial wafer for light-emitting diodes, and creates irregularities between the current blocking unit and the substrate, thereby forming irregularities on the surface of the epitaxial layer grown on the current blocking unit. That's it. The technique described in Patent Document 2 uses the etching rate difference between the InP buried region and the InP clad layer and the active layer to leave the portion below the active layer in the mark mesa. The technique described in Patent Document 3 is to suppress the disappearance of the insulating film by providing a cap layer on the insulating film covering the alignment mark.
アライメントマークを形成する場合、半導体素子を製造するための工程に加えて、アライメントマークを形成するための別の工程が必要となる。この場合、半導体素子の製造は煩雑となってしまう。従って、半導体素子の製造工程を簡略化することが求められている。 In the case of forming the alignment mark, another process for forming the alignment mark is required in addition to the process for manufacturing the semiconductor element. In this case, the manufacture of the semiconductor element becomes complicated. Therefore, it is required to simplify the manufacturing process of the semiconductor element.
本発明において開示される発明のうち代表的なものの概要を簡単に説明すれば下記のとおりである。
本発明の一実施形態による半導体素子の製造方法によれば、基板上に第1半導体層を形成する工程と、
前記第1半導体層をエッチングすることにより、前記第1半導体層からなる電流狭窄部を形成するとともに、前記電流狭窄部とは異なる領域に前記第1半導体層からなるアライメントマークを形成する工程と、
を備える。
The outline of typical inventions among the inventions disclosed in the present invention will be briefly described as follows.
According to a method for manufacturing a semiconductor device according to an embodiment of the present invention, a step of forming a first semiconductor layer on a substrate;
Etching the first semiconductor layer to form a current confinement portion made of the first semiconductor layer and forming an alignment mark made of the first semiconductor layer in a region different from the current confinement portion;
Is provided.
本発明の一実施形態によれば、半導体層をエッチングすることにより、電流狭窄部を形成するとともに、アライメントマークを形成する。このため、アライメントマークを形成するための別の工程を必要としない。従って、アライメントマークを用いた半導体素子の製造工程を簡略化することができる。 According to one embodiment of the present invention, the semiconductor layer is etched to form the current constriction and the alignment mark. For this reason, another process for forming the alignment mark is not required. Therefore, the manufacturing process of the semiconductor element using the alignment mark can be simplified.
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。すなわち、半導体素子の製造工程を簡略化することができる。 The effects obtained by the representative ones of the inventions disclosed in the present application will be briefly described as follows. That is, the manufacturing process of the semiconductor element can be simplified.
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. In all the drawings, the same reference numerals are given to the same components, and the description will be omitted as appropriate.
図1〜図4は、第1の実施形態に係る半導体発光素子100の製造方法を示す断面図である。また、図5は、第1の実施形態に係る半導体発光素子100を示す断面図である。本実施形態に係る半導体発光素子100の製造方法は、n型基板20上に電流狭窄層10を形成する工程と、電流狭窄層10をエッチングすることにより、電流狭窄層10からなる電流狭窄部14を形成するとともに、電流狭窄部14とは異なる領域に電流狭窄層10からなるアライメントマーク12を形成する工程と、を備えている。
本実施形態における半導体発光素子100は、窒化物半導体発光素子である。
1 to 4 are cross-sectional views illustrating a method for manufacturing the semiconductor
The semiconductor
本実施形態において、アライメントはLSA(Laser Step Alignmnet)方式により行われる。LSA方式によるアライメントでは、アライメントビームをアライメントマークに向けて照射し、アライメントマークにより回折または散乱された光を検出することで位置合わせを行う。アライメントマークは、例えば基板上にドット状に配列される。
アライメントビームとしては、例えばHeNe(ヘリウム・ネオン)レーザが用いられる。HeNeレーザは、633nm程度の波長を有する。
なお、アライメントは、例えばFIA(Field Image Alignment)方式や、LIA(Laser Interferometric Alignment)方式等により行われてもよい。
In the present embodiment, alignment is performed by an LSA (Laser Step Alignment) method. In alignment by the LSA method, alignment is performed by irradiating an alignment beam toward the alignment mark and detecting light diffracted or scattered by the alignment mark. For example, the alignment marks are arranged in a dot shape on the substrate.
As the alignment beam, for example, a HeNe (helium neon) laser is used. The HeNe laser has a wavelength of about 633 nm.
The alignment may be performed by, for example, an FIA (Field Image Alignment) method, an LIA (Laser Interferometric Alignment) method, or the like.
次に、半導体発光素子100の構成を説明する。図5に示すように、半導体発光素子100は、n型基板20の一面上に、n型バッファ層22、n型クラッド層24、n側光閉じ込め層26、活性層28、キャップ層30、p側光閉じ込め層32、電流狭窄層10、p型クラッド層34、p型コンタクト層36をこの順に積層してなる。n型基板20のうち一面とは反対の他面には、n側電極50が設けられている。また、p型コンタクト層36上には、p側電極52が設けられている。
Next, the configuration of the semiconductor
n型基板20は、例えばGaN基板からなる。n型バッファ層22は、例えばGaNにより構成される。また、n型バッファ層22の膜厚は、例えば1μmである。n型クラッド層24は、例えばAlGaNにより構成される。また、n型クラッド層24の膜厚は、例えば2μmである。n側光閉じ込め層26は、例えばGaNにより構成される。また、n側光閉じ込め層26の膜厚は、例えば0.1μmである。
The n-
活性層28は、例えばInGaN井戸層とInGaN障壁層からなる多重量子井戸構造を有する。キャップ層30は、例えばAlGaNにより構成される。また、キャップ層30の膜厚は、例えば10nmである。p側光閉じ込め層32は、例えばGaNにより構成される。また、p側光閉じ込め層32の膜厚は、例えば0.1μmである。
The
電流狭窄層10は、電流狭窄部14を有している。電流狭窄部14は、例えば平面視でストライプ状に設けられた開口部を有しており、半導体発光素子100における電流経路を形成する。電流狭窄層10は、例えばAlNにより構成される。また、電流狭窄層10は、Al組成がp型クラッド層34の平均Al組成より高いAlGaNによって構成されていてもよい。電流狭窄層10の膜厚は、例えば0.1μmである。また、電流狭窄部14が有する開口部は、例えば1〜2μmの幅を有している。
The
p型クラッド層34は、電流狭窄層10上および電流狭窄層10に設けられた開口部上に設けられている。p型クラッド層34およびp型コンタクト層36は、例えば表面が平坦となるように設けられる。
p型クラッド層34およびp型コンタクト層36は、アライメントにおいて用いられるアライメントビームに対して透明な材料により構成される。これにより、後述するアライメント工程において、p型クラッド層34およびp型コンタクト層36によって覆われたアライメントマーク12を検出することができる。p型クラッド層34は、例えばGaNとAlGaNからなる130周期の超格子構造を有する。この場合、例えばp型クラッド層34のうちGaNからなる層は2.5nmの厚さを有し、p型クラッド層34のうちAlGaNからなる層は2.5nmの厚さを有する。p型コンタクト層36は、例えばGaNにより構成される。p型コンタクト層36の膜厚は、例えば0.1μmである。
The p-
The p-
p型クラッド層34およびp型コンタクト層36からなる層の屈折率は、例えば2.5〜2.54である。また、電流狭窄層10の屈折率は、例えば2.1〜2.3である。p型クラッド層34およびp型コンタクト層36からなる層の屈折率と、電流狭窄層10の屈折率が異なるため、アライメントビームの反射率に差が生ずる。これにより、アライメントビームの回折または散乱が生じ、アライメントマーク12の検出ができる。
また、電流狭窄層10の屈折率がp型クラッド層34の屈折率よりも低いため、電流狭窄層10に設けられた開口部を有する領域の平均的な屈折率は、他の領域の平均的な屈折率と比較して高くなる。これにより、光は開口部を有する領域に集まるように分布する。このように、電流狭窄層10は、基板表面と水平な面方向における光分布を制御する機能を有することとなる。
The refractive index of the layer formed of the p-
Further, since the refractive index of the
半導体発光素子100において用いられるn型不純物は、例えばSiである。また、p型不純物は、例えばMgである。
An n-type impurity used in the semiconductor
次に、本実施形態に係る半導体発光素子100の製造方法について説明する。
まず、図1(a)に示すように、n型基板20上に、n型バッファ層22、n型クラッド層24、n側光閉じ込め層26、活性層28、キャップ層30、p側光閉じ込め層32、および電流狭窄層10をこの順に積層する。n型バッファ層22、n型クラッド層24、n側光閉じ込め層26、活性層28、キャップ層30、p側光閉じ込め層32および電流狭窄層10の形成は、n型基板20上に各層を順にエピタキシャル成長させることにより行われる。
Next, a method for manufacturing the semiconductor
First, as shown in FIG. 1A, an n-
まず、n型基板20をMOVPE装置内に投入した後、アンモニアを供給しながらn型基板20を昇温する。次いで、成長温度まで達した時点で、エピタキシャル成長を開始する。そして、エピタキシャル成長終了の後、図1(a)に示す積層構造が形成されたn型基板20をMOVPE装置から取り出す。
成長温度は、電流狭窄層10が200〜800℃、活性層28が800℃、それ以外の層については1100℃である。電流狭窄層10は低温で成長させるため、図1(a)に示す状態において、アモルファス状である。
First, after putting the n-
The growth temperature is 200 to 800 ° C. for the
当該エピタキシャル成長工程には、300hPaの減圧MOVPE装置を用いる。キャリアガスとしては、水素と窒素の混合ガスを用いる。また、Ga、Al、Inのソースとしては、例えばそれぞれトリメチルガリウム、トリメチルアルミニウム、トリメチルインジウムを用いる。n型不純物としては、例えばシランが用いられる。また、p型不純物としては、例えばビスシクロペンタジエニルマグネシウムが用いられる。 In the epitaxial growth step, a 300 hPa reduced pressure MOVPE apparatus is used. As the carrier gas, a mixed gas of hydrogen and nitrogen is used. As sources of Ga, Al, and In, for example, trimethylgallium, trimethylaluminum, and trimethylindium are used, respectively. For example, silane is used as the n-type impurity. As the p-type impurity, for example, biscyclopentadienyl magnesium is used.
次に、電流狭窄層10上に絶縁膜70を堆積する。絶縁膜70は、例えばSiO2により構成される。次いで、絶縁膜70上にレジスト60を塗布する。そして、図1(b)に示すように、フォトリソグラフィによりレジスト60を選択的に除去して、レジストマーク62を形成する。このとき、後述する開口部64は形成されない。レジストマーク62は、例えばレジスト60を除去した後に残存した部分によって構成される。
レジストマーク62は、後述する開口部64を形成する工程において、アライメントマークとして機能する。このため、レジストマーク62は、例えばドット状に配列されるように複数形成される。また、レジストマーク62は、例えば半導体発光素子100が形成されないアライメントマーク形成領域に設けられる。
Next, an insulating
The
レジストマーク62を形成するためのフォトリソグラフィにおいては、例えばコンタクト露光、またはステッパー露光を用いることができる。これら露光方法については、目的に応じて適宜選択することができる。
In photolithography for forming the resist
次いで、図2(a)に示すように、レジスト60に開口部64を形成する。開口部64の形成は、フォトリソグラフィによってレジスト60を選択的に除去することにより行われる。当該フォトリソグラフィでは、まずレジストマーク62をアライメントマークとして参照してレチクルの位置合わせをする。そして、レチクルを用いて露光した後、現像することにより、レジスト60を選択的に除去する。
当該フォトリソグラフィにおいては、例えばコンタクト露光、またはステッパー露光を用いることができ、目的に応じて適宜選択することができる。例えばステッパー露光を用いた場合、1〜2μm程度の微細な開口幅を有する開口部64を寸法精度良く形成することが可能となる。開口部64は、本実施形態に係る製造方法において形成される複数の半導体発光素子100ごとに設けられる。
次いで、レジスト60をマスクとしたエッチングにより、絶縁膜70を選択的に除去する。
Next, as shown in FIG. 2A, an
In the photolithography, for example, contact exposure or stepper exposure can be used, and can be appropriately selected according to the purpose. For example, when stepper exposure is used, the
Next, the insulating
本実施形態では、レジストマーク62を形成するためのフォトリソグラフィに用いたレジスト60を、絶縁膜70のエッチングに用いられるマスクを形成するためのフォトリソグラフィに用いることができる。すなわち、これら異なるフォトリソグラフィにおいて同一のレジスト60を用いることができる。このため、絶縁膜70のエッチングに用いられるマスクを形成するためのフォトリソグラフィにおいて、レジストを塗布し直す必要がない。これにより、半導体素子の製造は容易となる。
In the present embodiment, the resist 60 used for photolithography for forming the resist
次いで、レジスト60および絶縁膜70をマスクとしたエッチングにより、電流狭窄層10を選択的に除去する。次いで、レジスト60および絶縁膜70を除去して、図2(b)に示す構造が得られる。これにより、図2(b)に示すように、開口部64に対応して形成された開口部を有する電流狭窄部14が形成される。また、レジストマーク62に対応して形成されたアライメントマーク12が形成される。このように、アライメントマーク12は、電流狭窄層10のうちエッチング後に残存した部分によって構成されることとなる。アライメントマーク12は、電流狭窄部14とは異なる領域に位置するように形成される。
Next, the
電流狭窄部14は、電流狭窄層10および電流狭窄層10に形成された開口部からなる。また、電流狭窄部14は、本実施形態に係る製造方法によって形成される複数の半導体発光素子100ごとに設けられる。複数の電流狭窄部14は、例えば互いに連続して設けられている。
The
アライメントマーク12は、レジストマーク62に対応しており、例えばドット状に配列されるように複数設けられる。また、アライメントマーク12は、例えば半導体発光素子100が形成されないアライメント形成領域に配置される。さらに、アライメントマーク12は、図2(b)に示すように、電流狭窄層10のうちエッチング後に残存した部分によって構成される。
The alignment marks 12 correspond to the registration marks 62, and a plurality of alignment marks 12 are provided so as to be arranged in a dot shape, for example. Moreover, the
本実施形態によれば、開口部64を形成するためのフォトリソグラフィに用いるアライメントマークとして形成されたレジストマーク62を用いてアライメントマーク12を形成することができる。このため、アライメントマーク12を形成するためのレジストパターンを新たに設ける必要がない。従って、半導体素子の製造工程を簡略化し、製造コストを下げることができる。
According to the present embodiment, the
電流狭窄層10のエッチングでは、例えば燐酸と硫酸の混合液を50〜200℃に保持したものを、エッチング液として用いることができる。
電流狭窄層10をエッチングする工程において、電流狭窄層10はエッチングが容易なアモルファス状を有している。また、p側光閉じ込め層32が単結晶のGaNからなる場合、電流狭窄層10の下層に位置するp側光閉じ込め層32のエッチングは困難となる。すなわち、電流狭窄層10に対するエッチングレートは、p側光閉じ込め層32に対するエッチングレートよりも大きい。このため、制御性の良好なエッチングを行うことが可能となる。
In the etching of the
In the step of etching the
なお、アライメントマーク12は、例えばレジストマーク62以外のレジストパターンに対応して設けられていてもよい。この場合、当該レジストパターンは、例えばレジストマーク62をアライメントマークとして参照したフォトリソグラフィにより、開口部64と同時に形成することができる。また、当該レジストパターンは、例えばドット状に配列するように複数設けられる。さらに、当該レジストパターンは、例えば半導体発光素子100が形成されないアライメントマーク形成領域に設けられる。
The
次いで、図3(a)に示すように、電流狭窄層10上およびp側光閉じ込め層32上に、p型クラッド層34およびp型コンタクト層36を順に形成する。これにより、アライメントマーク12および電流狭窄部14は、p型クラッド層34によって埋め込まれることとなる。p型クラッド層34およびp型コンタクト層36の形成は、電流狭窄層10およびp側光閉じ込め層32上に、各層を順にエピタキシャル成長させることにより行われる。
Next, as shown in FIG. 3A, a p-
まず、図2(b)に示す積層構造が形成されたn型基板20をMOVPE装置内に投入した後、アンモニアを供給しながら当該積層構造を昇温する。この昇温過程により、電流狭窄層10の単結晶化が進行する。次いで、成長温度まで達した時点で、エピタキシャル成長を開始する。そして、エピタキシャル成長終了の後、図3(a)に示す積層構造が形成されたn型基板20をMOVPE装置から取り出す。
なお、当該エピタキシャル成長工程は、n型バッファ層22、n型クラッド層24、n側光閉じ込め層26、活性層28、キャップ層30、p側光閉じ込め層32および電流狭窄層10を形成させるためのエピタキシャル成長工程と同様の条件により行うことができる。
First, the n-
The epitaxial growth step is for forming the n-
次いで、図4に示すように、ウェハの状態から半導体発光素子100を個片化するための溝80を形成する。溝80は、例えばp型コンタクト層36、p型クラッド層34、電流狭窄層10、p側光閉じ込め層32、キャップ層30、活性層28、n側光閉じ込め層26を貫通し、n型クラッド層24まで到達するように形成される。
Next, as shown in FIG. 4, a
溝80は、例えば次のように形成される。まず、図3(b)に示すように、p型コンタクト層36上に絶縁膜72およびレジスト66を順に形成する。絶縁膜72は、例えばSiO2により構成される。次いで、フォトリソグラフィにより、レジスト66を選択的に除去する。当該フォトリソグラフィでは、まずアライメントマーク12を参照してレチクルの位置合わせを行う。そして、レチクルを用いて露光した後、現像することにより、レジスト66を選択的に除去する。これにより、溝80を形成するための開口部68を有するレジストパターンが形成される。次いで、レジスト66をマスクとしたエッチングにより、絶縁膜72を選択的に除去する。次いで絶縁膜72をマスクとしたエッチングにより、溝80を形成する。溝80は、例えば電流狭窄部14を区画するように設けられる。これにより、図4に示す構造が得られる。
レジスト66を除去するためのフォトリソグラフィにおいては、例えばコンタクト露光、またはステッパー露光を用いることができ、目的に応じて適宜選択することができる。
その後、絶縁膜72およびレジスト66を除去する。
The
In photolithography for removing the resist 66, for example, contact exposure or stepper exposure can be used, and can be appropriately selected according to the purpose.
Thereafter, the insulating
次いで、p型コンタクト層36上にp側電極52を、n型基板20の他面上にn側電極50を形成する。
p側電極52は、例えば次のように形成される。まず、p型コンタクト層36上に金属膜を形成する。次いで、p型コンタクト層36上に形成された金属膜上にレジストを形成する。次いで、フォトリソグラフィにより、レジストを選択的に除去する。当該フォトリソグラフィでは、まずアライメントマーク12を参照してレチクルの位置合わせを行う。そして、レチクルを用いて露光した後、現像することにより、レジストを選択的に除去する。次いで、レジストをマスクとしたエッチングにより、金属膜をパターニングする。
なお、アライメントマーク12は、溝80を形成する工程やp側電極52を形成する工程におけるフォトリソグラフィに限らず、他のフォトリソグラフィにおいても同様に参照することができる。
その後、溝80に沿って、ウェハ状態から、複数の半導体発光素子100を個片化する。これにより図5に示す半導体発光素子100が得られる。
Next, the p-
The p-
The
Thereafter, the plurality of semiconductor
次に、本実施形態の作用および効果を説明する。本実施形態に係る半導体発光素子100の製造方法によれば、電流狭窄層10をエッチングすることにより、電流狭窄部14を形成するとともに、アライメントマーク12を形成する。このため、アライメントマーク12を形成するための別の工程を必要としない。従って、アライメントマークを用いた半導体発光素子の製造工程を簡略化し、製造コストを下げることができる。
Next, the operation and effect of this embodiment will be described. According to the method for manufacturing the semiconductor
また、アライメントマークがその上層に成長する半導体層によって埋め込まれる場合、特許文献2に記載されるように、アライメントマークを露出させる工程が必要となる。しかし、例えば窒化物半導体からなる半導体素子においては、適切な選択エッチングの手段がなく、アライメントマークを露出させることが困難であった。
これに対し、本実施形態に係る半導体発光素子100の製造方法によれば、アライメントマーク12を覆うp型クラッド層34およびp型コンタクト層36は、アライメントにおいて用いられるアライメントビームに対して透明な材料により構成される。このため、p型クラッド層34によって埋め込まれるアライメントマーク12を露出させる必要がない。従って、半導体素子の製造工程を簡略化し、製造コストを下げることができる。
Further, when the alignment mark is buried by a semiconductor layer grown on the alignment mark, a step of exposing the alignment mark is required as described in Patent Document 2. However, for example, in a semiconductor element made of a nitride semiconductor, there is no appropriate selective etching means, and it is difficult to expose the alignment mark.
On the other hand, according to the method for manufacturing the semiconductor
また、アライメントマーク12は、p型クラッド層34およびp型コンタクト層36によって覆われている。すなわち、アライメントマーク12は、p型クラッド層34およびp型コンタクト層36によって保護される。このため、アライメントマーク12が消失または損傷してしまうことを抑制することができる。
The
図6は、第2の実施形態に係る半導体発光素子100の製造方法を示す断面図であって、第1の実施形態における図3(a)に対応している。
本実施形態に係る半導体発光素子100の製造方法において、レジストマーク62は、レジスト60を選択的に除去して設けられた開口部によって構成される(図示せず)。従って、図6に示すように、レジストマーク62に対応して形成されるアライメントマーク12は、電流狭窄層10を除去して設けられた開口部16によって構成される。この点を除いて、本実施形態に係る半導体発光素子100の製造方法は、第1の実施形態に係る半導体発光素子100の製造方法と同様の構成を有する。
FIG. 6 is a cross-sectional view illustrating the method for manufacturing the semiconductor
In the method for manufacturing the semiconductor
本実施形態においても、第1の実施形態と同様の効果を得ることができる。 Also in this embodiment, the same effect as that of the first embodiment can be obtained.
図7は、第3の実施形態に係る半導体発光素子100の製造方法を示す断面図であり、第1の実施形態における図3(a)に対応している。
本実施形態に係る半導体発光素子100の製造方法において、一の半導体発光素子100を構成する電流狭窄部14と、他の半導体発光素子100を構成する電流狭窄部14は、互いに離間している。この点を除いて、本実施形態に係る半導体発光素子100の製造方法は、第1の実施形態に係る半導体発光素子100の製造方法と同様の構成を有する。
FIG. 7 is a cross-sectional view illustrating the method for manufacturing the semiconductor
In the method for manufacturing the semiconductor
本実施形態においても、第1の実施形態と同様の効果を得ることができる。 Also in this embodiment, the same effect as that of the first embodiment can be obtained.
また、電流狭窄層10の面積が大きい場合、電流狭窄層10上に設けられるp型クラッド層34やp型コンタクト層36の平坦性は悪化する。これは、電流狭窄層10が設けられていない部分に比べて、電流狭窄層10上におけるエピタキシャル成長が抑制されることに起因する。
本実施形態によれば、一の半導体発光素子100を構成する電流狭窄部14と、他の半導体発光素子100を構成する電流狭窄部14は、互いに離間している。すなわち、隣接する電流狭窄部14の間においてp側光閉じ込め層32が露出するように設けられている。このため、電流狭窄層10の面積を低減することができる。従って、p型クラッド層34およびp型コンタクト層36の平坦性を向上させることが可能となる。これにより、半導体発光素子100の間における特性ばらつきを抑制することができる。
Further, when the area of the
According to the present embodiment, the
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。 As mentioned above, although embodiment of this invention was described with reference to drawings, these are the illustrations of this invention, Various structures other than the above are also employable.
10 電流狭窄層
12 アライメントマーク
14 電流狭窄部
16 開口部
20 n型基板
22 n型バッファ層
24 n型クラッド層
26 n側光閉じ込め層
28 活性層
30 キャップ層
32 p側光閉じ込め層
34 p型クラッド層
36 p型コンタクト層
50 n側電極
52 p側電極
60 レジスト
62 レジストマーク
64 開口部
66 レジスト
68 開口部
70 絶縁膜
72 絶縁膜
80 溝
100 半導体発光素子
10
Claims (14)
前記第1半導体層をエッチングすることにより、前記第1半導体層からなる電流狭窄部を形成するとともに、前記電流狭窄部とは異なる領域に前記第1半導体層からなるアライメントマークを形成する工程と、
を備える半導体素子の製造方法。 Forming a first semiconductor layer on a substrate;
Etching the first semiconductor layer to form a current confinement portion made of the first semiconductor layer and forming an alignment mark made of the first semiconductor layer in a region different from the current confinement portion;
A method for manufacturing a semiconductor device comprising:
前記電流狭窄部および前記アライメントマークを形成する工程の後において、前記電流狭窄部および前記アライメントマークの上に第2半導体層を形成する工程をさらに備える半導体素子の製造方法。 In the manufacturing method of the semiconductor device according to claim 1,
A method of manufacturing a semiconductor device, further comprising a step of forming a second semiconductor layer on the current confinement portion and the alignment mark after the step of forming the current confinement portion and the alignment mark.
前記第2半導体層は、前記アライメントマークに対して照射されるアライメントビームを透過する材料によって構成される半導体素子の製造方法。 In the manufacturing method of the semiconductor device according to claim 2,
The method of manufacturing a semiconductor element, wherein the second semiconductor layer is made of a material that transmits an alignment beam irradiated to the alignment mark.
前記第2半導体層は、表面が平坦である半導体素子の製造方法。 In the manufacturing method of the semiconductor element according to claim 2 or 3,
The second semiconductor layer is a method of manufacturing a semiconductor device having a flat surface.
前記第1半導体層は、前記第2半導体層と異なる屈折率を有する半導体素子の製造方法。 In the manufacturing method of the semiconductor element according to any one of claims 2 to 4,
The method for manufacturing a semiconductor device, wherein the first semiconductor layer has a refractive index different from that of the second semiconductor layer.
前記第2半導体層を形成する工程の後において、
前記第2半導体層上に第1レジストを塗布する工程と、
前記アライメントマークを用いて、第1レチクルの位置合わせをする工程と、
前記第1レチクルを用いて露光を行い、その後現像することにより、前記第1レジストを選択的に除去する工程と、
前記第1レジストをマスクとしたエッチングにより、前記電流狭窄部を区画する溝を形成する工程と、
を備える半導体素子の製造方法。 In the manufacturing method of the semiconductor element according to any one of claims 2 to 5,
After the step of forming the second semiconductor layer,
Applying a first resist on the second semiconductor layer;
Using the alignment mark to align the first reticle;
Selectively removing the first resist by performing exposure using the first reticle and developing thereafter;
Forming a groove for partitioning the current confinement portion by etching using the first resist as a mask;
A method for manufacturing a semiconductor device comprising:
前記第2半導体層を形成する工程の後において、
前記第2半導体層上に金属膜を形成する工程と、
前記金属膜上に第2レジストを塗布する工程と、
前記アライメントマークを用いて、第2レチクルの位置合わせをする工程と、
前記第2レチクルを用いて露光を行い、その後現像することにより、前記第2レジストを選択的に除去する工程と、
前記第2レジストをマスクとしたエッチングにより前記金属膜をパターニングして、電極を形成する工程と、
を備える半導体素子の製造方法。 In the manufacturing method of the semiconductor element according to any one of claims 2 to 6,
After the step of forming the second semiconductor layer,
Forming a metal film on the second semiconductor layer;
Applying a second resist on the metal film;
Using the alignment mark to align the second reticle;
Selectively removing the second resist by performing exposure using the second reticle, followed by development;
Patterning the metal film by etching using the second resist as a mask to form an electrode;
A method for manufacturing a semiconductor device comprising:
前記第1半導体層は、AlNまたはAlGaNにより構成される半導体素子の製造方法。 In the manufacturing method of the semiconductor element of any one of Claim 1 thru | or 7,
The method for manufacturing a semiconductor device, wherein the first semiconductor layer is made of AlN or AlGaN.
前記第1半導体層を形成する工程の後であって、かつ前記電流狭窄部および前記アライメントマークを形成する工程の前において、
前記第1半導体層上に第3レジストを塗布する工程と、
前記第3レジストを選択的に除去して、前記第3レジストに、前記電流狭窄部に対応するパターンを形成せずに前記アライメントマークに対応するパターンを形成する工程と、
前記第3レジストの前記アライメントマークに対応するパターンをアライメントマークとして、第3レチクルの位置合わせをする工程と、
前記第3レチクルを用いて露光を行い、その後現像することにより、前記第3レジストを選択的に除去して、前記第3レジストに前記電流狭窄部に対応するパターンを形成する工程と、
を備え、
前記電流狭窄部および前記アライメントマークを形成する工程は、前記第3レジストをマスクとして前記第1半導体層をエッチングすることにより行われる半導体素子の製造方法。 In the manufacturing method of the semiconductor device according to any one of claims 1 to 8,
After the step of forming the first semiconductor layer and before the step of forming the current confinement portion and the alignment mark,
Applying a third resist on the first semiconductor layer;
Selectively removing the third resist and forming a pattern corresponding to the alignment mark in the third resist without forming a pattern corresponding to the current confinement portion;
A step of aligning a third reticle using a pattern corresponding to the alignment mark of the third resist as an alignment mark;
Performing the exposure using the third reticle and then developing to selectively remove the third resist and form a pattern corresponding to the current confinement portion in the third resist;
With
The step of forming the current confinement portion and the alignment mark is performed by etching the first semiconductor layer using the third resist as a mask.
前記第1半導体層を形成する工程の後であって、かつ前記電流狭窄部および前記アライメントマークを形成する工程の前において、
前記第1半導体層上に絶縁膜を形成する工程と、
前記絶縁膜上に第3レジストを塗布する工程と、
前記第3レジストを選択的に除去して、前記第3レジストに、前記電流狭窄部に対応するパターンを形成せずに前記アライメントマークに対応するパターンを形成する工程と、
前記第3レジストの前記アライメントマークに対応するパターンをアライメントマークとして、第3レチクルの位置合わせをする工程と、
前記第3レチクルを用いて露光を行い、その後現像することにより、前記第3レジストを選択的に除去して、前記第3レジストに前記電流狭窄部に対応するパターンを形成する工程と、
前記第3レジストをマスクとしたエッチングにより、前記絶縁膜を選択的に除去する工程と、
を備え、
前記電流狭窄部および前記アライメントマークを形成する工程は、前記絶縁膜をマスクとして前記第1半導体層をエッチングすることにより行われる半導体素子の製造方法。 In the manufacturing method of the semiconductor device according to any one of claims 1 to 8,
After the step of forming the first semiconductor layer and before the step of forming the current confinement portion and the alignment mark,
Forming an insulating film on the first semiconductor layer;
Applying a third resist on the insulating film;
Selectively removing the third resist and forming a pattern corresponding to the alignment mark in the third resist without forming a pattern corresponding to the current confinement portion;
A step of aligning a third reticle using a pattern corresponding to the alignment mark of the third resist as an alignment mark;
Performing the exposure using the third reticle and then developing to selectively remove the third resist and form a pattern corresponding to the current confinement portion in the third resist;
Selectively removing the insulating film by etching using the third resist as a mask;
With
The step of forming the current confinement portion and the alignment mark is performed by etching the first semiconductor layer using the insulating film as a mask.
前記アライメントマークは、前記第1半導体層のうちエッチング後に残存した部分によって構成される半導体素子の製造方法。 In the manufacturing method of the semiconductor device according to claim 1,
The method of manufacturing a semiconductor device, wherein the alignment mark is constituted by a portion of the first semiconductor layer remaining after etching.
前記アライメントマークは、前記第1半導体層を除去した部分によって構成される半導体素子の製造方法。 In the manufacturing method of the semiconductor device according to claim 1,
The method of manufacturing a semiconductor device, wherein the alignment mark is constituted by a portion from which the first semiconductor layer is removed.
前記電流狭窄部および前記アライメントマークを形成する工程において、互いに離間した複数の前記電流狭窄部を形成する半導体素子の製造方法。 In the manufacturing method of the semiconductor element according to any one of claims 1 to 12,
A method of manufacturing a semiconductor device, wherein in the step of forming the current confinement portion and the alignment mark, a plurality of the current confinement portions separated from each other are formed.
前記半導体素子は、窒化物半導体発光素子である半導体素子の製造方法。 In the manufacturing method of the semiconductor device according to any one of claims 1 to 13,
The method of manufacturing a semiconductor device, wherein the semiconductor device is a nitride semiconductor light emitting device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011114863A JP2012244055A (en) | 2011-05-23 | 2011-05-23 | Manufacturing method of semiconductor element |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011114863A JP2012244055A (en) | 2011-05-23 | 2011-05-23 | Manufacturing method of semiconductor element |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012244055A true JP2012244055A (en) | 2012-12-10 |
Family
ID=47465403
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011114863A Withdrawn JP2012244055A (en) | 2011-05-23 | 2011-05-23 | Manufacturing method of semiconductor element |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2012244055A (en) |
-
2011
- 2011-05-23 JP JP2011114863A patent/JP2012244055A/en not_active Withdrawn
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4305554B2 (en) | Manufacturing method of semiconductor laser | |
JP2007019492A (en) | Buried heterostructure device having incorporated waveguide grating produced by single step mocvd | |
US7736926B2 (en) | Method for manufacturing a light-emitting device with a periodic structure in an active region | |
US7713843B2 (en) | Method for fabricating optical semiconductor device | |
US8501511B2 (en) | Method of manufacturing laser diode | |
JP2007035784A (en) | Distributed feedback semiconductor laser | |
US8962356B2 (en) | Method of manufacturing photonic crystal and method of manufacturing surface-emitting laser | |
US8409889B2 (en) | Method for producing semiconductor optical device | |
JP5488916B2 (en) | Semiconductor surface light emitting device and manufacturing method thereof | |
JP5093033B2 (en) | Semiconductor laser manufacturing method, semiconductor laser, optical pickup and optical disc apparatus | |
US7553774B2 (en) | Method of fabricating semiconductor optical device | |
JP2009194231A (en) | Method of manufacturing optical semiconductor device | |
JP2007194390A (en) | Method of manufacturing semiconductor light emitting device | |
JP5047665B2 (en) | Semiconductor light emitting device and manufacturing method thereof | |
JP2012244055A (en) | Manufacturing method of semiconductor element | |
JP4984514B2 (en) | Semiconductor light emitting device and method for manufacturing the semiconductor light emitting device | |
JP2014060212A (en) | Method for manufacturing semiconductor quantum cascade laser | |
JP2009260189A (en) | Method of manufacturing semiconductor light-emitting element | |
JP2012204640A (en) | Method for forming alignment mark and method for manufacturing optical semiconductor element | |
JP4895488B2 (en) | Nitride semiconductor light emitting device, manufacturing method thereof, and wafer | |
JP5530341B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2006351784A (en) | Semiconductor laser and its manufacturing method | |
JP2005353804A (en) | Semiconductor element and its manufacturing method | |
JP2010141116A (en) | Method of manufacturing nitride semiconductor light emitting element, and nitride semiconductor light emitting element | |
JPH01238180A (en) | Manufacture of semiconductor laser and semiconductor laser |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20140805 |