JP2012227845A - Overcurrent protection power supply - Google Patents

Overcurrent protection power supply Download PDF

Info

Publication number
JP2012227845A
JP2012227845A JP2011095532A JP2011095532A JP2012227845A JP 2012227845 A JP2012227845 A JP 2012227845A JP 2011095532 A JP2011095532 A JP 2011095532A JP 2011095532 A JP2011095532 A JP 2011095532A JP 2012227845 A JP2012227845 A JP 2012227845A
Authority
JP
Japan
Prior art keywords
circuit
overcurrent
fet
overcurrent detection
detection voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2011095532A
Other languages
Japanese (ja)
Inventor
Shunzo Oshima
大島俊蔵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to JP2011095532A priority Critical patent/JP2012227845A/en
Publication of JP2012227845A publication Critical patent/JP2012227845A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Electronic Switches (AREA)

Abstract

PROBLEM TO BE SOLVED: To solve such a problem that two types of protection circuit are provided in a power supply that supplies power from a DC power supply 11 through a switching FET 12 to a load 14, i.e. a first protection circuit for detecting the temperature of the FET and a second protection circuit for limiting the current to a predetermined level when a large overcurrent flows at the time of dead short, and thereby the component cost is high.SOLUTION: A current conversion circuit 4 generating a current I proportional to the drain-source voltage of an FET is connected in series with a voltage generation circuit 6 for overcurrent detection configured as a first-order lag circuit including a capacitive element, and the voltage at the joint S is used as the voltage Vfor overcurrent detection. When an overcurrent detection signal is input from an overcurrent detection circuit 5 to a control circuit 3, the control circuit 3 turns an FET 12 off. The Vcan be increased quickly by contriving the setting of circuit constants of the voltage generation circuit 6 for overcurrent detection, and a load can be protected even against a large overcurrent by one type of protection circuit.

Description

本発明は、直流電源よりスイッチ用の電界効果トランジスタ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ，以下「ＦＥＴ」と略称する）を経て負荷へ電力を供給する電源装置に、負荷への電流が過電流となった場合に保護動作を行う構成を付加した過電流保護電源装置に関するものである。   The present invention provides a power supply apparatus that supplies electric power to a load through a field effect transistor (hereinafter referred to as “FET”) for switching from a DC power supply when the current to the load becomes an overcurrent. The present invention relates to an overcurrent protection power supply device to which a configuration for performing a protection operation is added.

直流電源から負荷へ電力を供給する電源装置の中には、直流電源と負荷との間にＦＥＴを接続し、これを電力の供給・停止のスイッチとして用いたものがある。このような電源装置において何らかの原因により過電流が流れた場合、ＦＥＴが過電流により発熱し、ついには熱破壊されてしまう恐れがある。そこで、そのようなことにならないよう、過電流保護の構成を付加することが行われている。   Among power supply apparatuses that supply power from a DC power supply to a load, there is one in which an FET is connected between the DC power supply and the load, and this is used as a power supply / stop switch. In such a power supply device, when an overcurrent flows for some reason, the FET may generate heat due to the overcurrent and eventually be destroyed by heat. Therefore, an overcurrent protection configuration is added to prevent such a situation.

図３は、従来の過電流保護電源装置を示す図である。図３において、１は過電流保護電源装置、１１は直流電源、１２はＦＥＴ、１３は配線、１４は負荷、１０１はスイッチ信号入力端子、１０２はツェナーダイオード、１０３，１０４は抵抗、１１０は温度検出回路、１１１，１１２は抵抗、１１３はダイオード部、１１４はＦＥＴ、１２０は遮断ラッチ回路、１２１，１２２は抵抗、１２３〜１２６はＦＥＴ、１３０は電流制限回路、１３１，１３２はＦＥＴ、１３３はダイオードである。   FIG. 3 is a diagram showing a conventional overcurrent protection power supply device. In FIG. 3, 1 is an overcurrent protection power supply device, 11 is a DC power supply, 12 is an FET, 13 is a wiring, 14 is a load, 101 is a switch signal input terminal, 102 is a Zener diode, 103 and 104 are resistors, and 110 is a temperature. Detecting circuits, 111 and 112 are resistors, 113 is a diode section, 114 is an FET, 120 is a cutoff latch circuit, 121 and 122 are resistors, 123 to 126 are FETs, 130 is a current limiting circuit, 131 and 132 are FETs, and 133 is It is a diode.

まず過電流保護電源装置１の概要を説明する。
直流電源１１とＦＥＴ１２と負荷１４はこの順に直列接続され、電力供給の主回路を形成している。温度検出回路１１０は、ＦＥＴ１２の温度を検出する回路である。遮断ラッチ回路１２０は、温度検出回路１１０から所定温度以上との検出信号を受け取ったとき、ＦＥＴ１２をオフして保護し、その状態を維持（ラッチ）する回路である。 First, an outline of the overcurrent protection power supply device 1 will be described.
The DC power supply 11, the FET 12, and the load 14 are connected in series in this order to form a main circuit for power supply. The temperature detection circuit 110 is a circuit that detects the temperature of the FET 12. The shut-off latch circuit 120 is a circuit that turns off and protects the FET 12 and maintains (latches) the state of the FET 12 when receiving a detection signal of a predetermined temperature or more from the temperature detection circuit 110.

電流制限回路１３０は、ＦＥＴ１２の電流ＩD がデッドショート時のように大きな過電流となったとき（例えば、配線１３にアース短絡事故が生じたとき）、電流ＩD を所定値に制限する回路である。
電流制限回路１３０が設けてある理由は、ＦＥＴ１２の過渡熱抵抗は小さいので大電流が流れても直ぐには温度は上昇してくれず、ＦＥＴ１２の温度上昇を検出してからＦＥＴ１２をオフするという方法に頼っていたのでは、保護が手遅れになってしまうからである。もしＦＥＴ１２が置かれている環境温度が低ければ、保護検出温度に上昇するまでに長時間かかってしまうが、電流制限回路１３０による電流制限はＦＥＴ１２の温度とは関係なく行われるので、そのような場合でも保護が行われる。 Current limiting circuit 130, when the current I D of the FET12 is a major overcurrent such as during dead short (e.g., when a ground short-circuit failure occurs in the line 13), the circuit that limits the current I D to a predetermined value It is.
The reason why the current limiting circuit 130 is provided is that, since the transient thermal resistance of the FET 12 is small, the temperature does not rise immediately even when a large current flows, and the FET 12 is turned off after detecting the temperature rise of the FET 12. Relying on it would be too late for protection. If the ambient temperature in which the FET 12 is placed is low, it takes a long time to increase to the protection detection temperature. However, since the current limiting by the current limiting circuit 130 is performed regardless of the temperature of the FET 12, Even if protection is provided.

次に、各回路について詳細に説明する。
電力供給の主回路において、ＦＥＴ１２はスイッチ用であり、これがオンされることにより電力が供給され、オフされることにより停止される。そのオン，オフを指令する信号は、スイッチ信号入力端子１０１から抵抗１０３を経て、ＦＥＴ１２のゲートに加えられる。 Next, each circuit will be described in detail.
In the main circuit for power supply, the FET 12 is used for a switch. When the FET 12 is turned on, power is supplied, and when it is turned off, the FET 12 is stopped. The signal for commanding on / off is applied from the switch signal input terminal 101 to the gate of the FET 12 via the resistor 103.

温度検出回路１１０は、ＦＥＴ１２の温度が所定温度に上昇したことを検出する回路である。ＦＥＴ１２に過電流が流れればＦＥＴ１２の温度が上昇するので、その温度を検出すれば間接的に過電流を検出することが出来る。
ＦＥＴ１２の温度を検出する温度センサとしては、ダイオード部１１３が用いられている。ダイオードには、温度が上昇すればその順電圧降下が小になるという性質がある。ダイオード部１１３は、ＦＥＴ１２の温度が効率良く伝えられるよう、ＦＥＴ１２のシリコンチップに貼り付けられる。なお、ダイオード部１１３の部分は、１個のダイオード素子で構成しても良いし、必要に応じて複数個のダイオード素子を直列接続して構成しても良い。 The temperature detection circuit 110 is a circuit that detects that the temperature of the FET 12 has risen to a predetermined temperature. If the overcurrent flows through the FET 12, the temperature of the FET 12 rises. Therefore, if the temperature is detected, the overcurrent can be detected indirectly.
A diode unit 113 is used as a temperature sensor for detecting the temperature of the FET 12. A diode has a property that its forward voltage drop becomes smaller as the temperature rises. The diode portion 113 is attached to the silicon chip of the FET 12 so that the temperature of the FET 12 can be efficiently transmitted. The portion of the diode portion 113 may be constituted by a single diode element, or may be constituted by connecting a plurality of diode elements in series as necessary.

温度検出回路１１０では、そのようなダイオード部１１３を、アノード側がＦＥＴ１１４のゲート側となるようＦＥＴ１１４のゲート・ソース間に接続する（図３中のＢはその接続点）。
ＦＥＴ１２の温度が上昇すると、ダイオード部１１３の順電圧降下Ｖ113 は低下（Ｂ点の電圧ＶB が低下）してゆく。所定電圧まで低下すると（換言すれば、ＦＥＴ１２が所定温度まで上昇すると）ＦＥＴ１１４がオフする。それにより、遮断ラッチ回路１２０（のＦＥＴ１２５のゲート）に、Ｈレベルの信号が送られる。これが所定温度に達したとの温度検出信号となる。
なお、ＦＥＴ１２が所定温度になった場合のダイオード部１１３の順電圧降下Ｖ113 が、所定電圧（丁度ＦＥＴ１１４がオフするゲート・ソース間電圧）となるように、ダイオード部１１３を構成するダイオード素子の種類あるいは個数を選定しておく。 In the temperature detection circuit 110, such a diode portion 113 is connected between the gate and source of the FET 114 so that the anode side is the gate side of the FET 114 (B in FIG. 3 is the connection point).
When the temperature of the FET 12 rises, the forward voltage drop V 113 of the diode portion 113 is lowered (the voltage V B at the point B is lowered). When the voltage drops to a predetermined voltage (in other words, when the FET 12 rises to a predetermined temperature), the FET 114 is turned off. As a result, an H level signal is sent to the cutoff latch circuit 120 (the gate of the FET 125). This is a temperature detection signal that the predetermined temperature has been reached.
Incidentally, FET 12 is forward voltage drop V 113 of the diode 113 when it becomes a predetermined temperature, the predetermined voltage so that the (just FET114 off gate-source voltage to), the diode elements constituting the diode portion 113 Select the type or number.

遮断ラッチ回路１２０は、主としてＦＥＴ１２３，１２４で構成されるフリップフロップと、該フリップフロップの出力により制御されるＦＥＴ１２６とで構成されている。ＦＥＴ１２６は、スイッチ用ＦＥＴ１２のゲート・ソース間を短絡するよう接続される。ＦＥＴ１２６がオンすることによりＦＥＴ１２は遮断（オフ）され、フリップフロップによりＦＥＴ１２６のオンが維持されることにより、ＦＥＴ１２のオフが維持（ラッチ）される構成とされている。
そのフリップフロップは、ＦＥＴ１２５により次のように制御される。 The interruption latch circuit 120 is mainly composed of a flip-flop composed of FETs 123 and 124 and an FET 126 controlled by the output of the flip-flop. The FET 126 is connected to short-circuit between the gate and source of the switching FET 12. When the FET 126 is turned on, the FET 12 is blocked (off), and the FET 126 is kept on by the flip-flop, so that the FET 12 is kept off (latched).
The flip-flop is controlled by the FET 125 as follows.

即ち、温度検出回路１１０からの所定温度に達したとの温度検出信号（Ｈレベル）がＦＥＴ１２５のゲートに入力されると、ＦＥＴ１２５はオンする。すると、ＦＥＴ１２４はオフとなって、そのドレイン電圧はＨレベルとなり、ＦＥＴ１２３をオンすると共にＦＥＴ１２６をオンする。
即ち、Ｈレベルの温度検出信号によりフリップフロップが反転され、ＦＥＴ１２６はオンに維持される。これによりＦＥＴ１２はオフされ、電流ＩD が遮断されるから、過電流による温度上昇は阻止される。 That is, when a temperature detection signal (H level) indicating that the predetermined temperature is reached from the temperature detection circuit 110 is input to the gate of the FET 125, the FET 125 is turned on. Then, the FET 124 is turned off, and its drain voltage becomes H level, turning on the FET 123 and turning on the FET 126.
That is, the flip-flop is inverted by the H level temperature detection signal, and the FET 126 is kept on. As a result, the FET 12 is turned off and the current ID is cut off, so that the temperature rise due to overcurrent is prevented.

電流制限回路１３０は、ＦＥＴ１３１，１３２とダイオード１３３とで構成されている。ＦＥＴ１２と負荷１４との接続点をＣとすると、ＦＥＴ１３１は点ＣとＦＥＴ１２のゲートとの間に接続され、ＦＥＴ１３１のゲートと点Ｃとの間にダイオード１３３が接続される。ＦＥＴ１３２は、ＦＥＴ１３１のゲートとＦＥＴ１２の直流電源１１側端子との間に接続され、そのゲートはＦＥＴ１２のゲートに接続される。
ＦＥＴ１２を流れる電流ＩD がデッドショート時のような大電流となると、そのドレイン・ソース間電圧ＶDSも増大するが、電流制限回路１３０はこのＶDSの増大を検知し、次のようにしてＩD を制限する。 The current limiting circuit 130 includes FETs 131 and 132 and a diode 133. If the connection point between the FET 12 and the load 14 is C, the FET 131 is connected between the point C and the gate of the FET 12, and the diode 133 is connected between the gate of the FET 131 and the point C. The FET 132 is connected between the gate of the FET 131 and the DC power supply 11 side terminal of the FET 12, and the gate is connected to the gate of the FET 12.
When the current I D flowing through the FET 12 becomes a large current as in a dead short, the drain-source voltage V DS also increases. However, the current limit circuit 130 detects this increase in V DS and performs the following operation. Limit ID .

ドレイン・ソース間電圧ＶDSが増大すると、ＦＥＴ１２と負荷１４との接続点Ｃの電圧ＶC は低下する。ＶC が低下するとＦＥＴ１３１のゲート・ソース間電圧が増大し、やがてスレッシュホールド電圧を超えるとＦＥＴ１３１はオンし、抵抗１０３を経由して電流が流れ込む。
抵抗１０３での電圧降下が増加すると、ＦＥＴ１２のゲート・ソース間電圧は低下し、電圧ＶDSは更に増大する。同様にＦＥＴ１３２のゲート・ソース間電圧も低下し、ＦＥＴ１３２はオーミック領域動作よりピンチオフ領域動作に移行し、不完全なオンになる。一方、ＦＥＴ１３１のゲート・ソース間はダイオード１３３の順電圧降下でクランプされているので、ＦＥＴ１３１を流れる電流は定電流となる。 When the drain-source voltage V DS increases, the voltage V C at the connection point C between the FET 12 and the load 14 decreases. When V C decreases, the voltage between the gate and the source of the FET 131 increases. When the threshold voltage is exceeded, the FET 131 is turned on, and a current flows through the resistor 103.
When the voltage drop at the resistor 103 increases, the gate-source voltage of the FET 12 decreases and the voltage V DS further increases. Similarly, the gate-source voltage of the FET 132 also decreases, and the FET 132 shifts from the ohmic region operation to the pinch-off region operation and is turned on incompletely. On the other hand, since the gate and source of the FET 131 are clamped by a forward voltage drop of the diode 133, the current flowing through the FET 131 becomes a constant current.

それに伴い、抵抗１０３における電圧降下は一定に保たれ、ＦＥＴ１２のゲート・ソース間電圧は、正常時よりはかなり低い一定電圧にされる（ＦＥＴ１３１に新たに流れることとなった定電流が、抵抗１０３にも流れることにより生ぜしめた新たな電圧降下分だけ低い電圧に）。その結果、ＦＥＴ１２はピンチオフ領域で動作させられることになり、電流ＩD はほぼ一定値に制限され、保護がなされる。 Accordingly, the voltage drop in the resistor 103 is kept constant, and the voltage between the gate and the source of the FET 12 is set to a constant voltage that is considerably lower than that in the normal state (the constant current newly flowing in the FET 131 is To a lower voltage by the new voltage drop caused by the current flow). As a result, the FET 12 is operated in the pinch-off region, and the current ID is limited to a substantially constant value, and protection is achieved.

特開２００２−３５３７９４号公報JP 2002-353794 A 特開２００９−２９６３６７号公報JP 2009-296367 A

前記した従来の技術では、スイッチ用のＦＥＴ１２の温度を検出して保護動作をする回路と、デッドショート時に流れるような大電流を制限する電流制限回路との２種類の保護回路を設けなければならず、部品コストが大になるという問題点があった。
本発明は、このような問題点を解決することを課題とするものである。 In the above-described conventional technique, two types of protection circuits, that is, a circuit that detects the temperature of the FET 12 for switching and performs a protection operation and a current limiting circuit that limits a large current that flows at the time of a dead short must be provided. However, there is a problem that the cost of parts becomes large.
An object of the present invention is to solve such problems.

前記課題を解決するため、本願で提案する第１の発明の過電流保護電源装置では、直流電源と負荷との間に制御回路により制御されるスイッチ用の第１のＦＥＴ（電界効果トランジスタ）が接続されて成る電源装置に対し、前記第１のＦＥＴの端子間電圧に比例した比例電流を生成する電流変換回路と、容量素子を含む一次遅れ回路として構成され、該比例電流が流されるよう該電流変換回路に直列接続され、その接続点の電圧を過電流検出用電圧として用いるようにした過電流検出用電圧発生回路と、該過電流検出用電圧と比較基準電圧とを比較して過電流検出信号を生成し、前記制御回路へ入力する過電流検出回路とを付加すると共に、該過電流検出信号が入力されて来たとき前記第１のＦＥＴをオフして過電流保護をする構成を前記制御回路内に設けることとした。   In order to solve the above-mentioned problem, in the overcurrent protection power supply device of the first invention proposed in the present application, a first FET (field effect transistor) for switching controlled by a control circuit is provided between a DC power supply and a load. The power supply device connected is configured as a current conversion circuit that generates a proportional current proportional to the voltage between the terminals of the first FET, and a first-order lag circuit including a capacitive element so that the proportional current flows. An overcurrent detection voltage generation circuit that is connected in series to the current conversion circuit and uses the voltage at the connection point as an overcurrent detection voltage, and the overcurrent detection voltage is compared with a reference voltage for comparison. An overcurrent detection circuit for generating a detection signal and inputting it to the control circuit is added, and when the overcurrent detection signal is input, the first FET is turned off to provide overcurrent protection. The system It was be provided in the circuit.

上記の過電流検出用電圧発生回路は、容量素子と第２の抵抗との並列接続体と、該並列接続体に直列接続された第３の抵抗と、該並列接続体と第３の抵抗との直列接続体に並列接続された第４の抵抗とにより構成することが出来る。   The overcurrent detection voltage generation circuit includes a parallel connection body of a capacitive element and a second resistor, a third resistor connected in series to the parallel connection body, the parallel connection body and a third resistance, And a fourth resistor connected in parallel to the series connection body.

本願で提案する第２の発明の過電流保護電源装置では、直流電源と負荷との間に制御回路により制御されるスイッチ用の第１のＦＥＴが接続されて成る電源装置に対し、前記第１のＦＥＴの端子間電圧に比例した比例電流を生成する電流変換回路と、第５の抵抗で構成される第１過電流検出用電圧発生回路と、容量素子を含む一次遅れ回路として構成される第２過電流検出用電圧発生回路と、前記比例電流が流されるよう前記電流変換回路に直列接続する回路を、当初は前記第１過電流検出用電圧発生回路に、次には前記第２過電流検出用電圧発生回路にと交互に切り替える切替回路であって、前記電流変換回路との接続点の電圧が過電流検出用電圧として用いられるようにされた切替回路と、該過電流検出用電圧と比較基準電圧とを比較して過電流検出信号を生成し、前記制御回路へ入力する過電流検出回路とを付加すると共に、該過電流検出信号の入力状況に応じて前記第１過電流検出用電圧発生回路，前記第２過電流検出用電圧発生回路の切り替えを行って過電流の種類を判別する過電流種類判別回路を前記制御回路内に設け、過電流の種類によって異なる保護動作をすることとした。   In the overcurrent protection power supply device according to the second invention proposed in the present application, the first FET for the switch controlled by the control circuit is connected between the DC power supply and the load. A first conversion circuit configured as a first-order lag circuit including a current conversion circuit that generates a proportional current proportional to the voltage across the terminals of the FET, a first overcurrent detection voltage generation circuit including a fifth resistor, and a capacitive element. 2 an overcurrent detection voltage generation circuit and a circuit connected in series with the current conversion circuit so that the proportional current flows, the initial overcurrent detection voltage generation circuit, and then the second overcurrent A switching circuit that alternately switches to a detection voltage generation circuit, the switching circuit configured to use a voltage at a connection point with the current conversion circuit as an overcurrent detection voltage, and the overcurrent detection voltage; Compare with reference voltage An overcurrent detection circuit that generates an overcurrent detection signal and inputs it to the control circuit is added, and the first overcurrent detection voltage generation circuit, the second overcurrent detection voltage generation circuit, and the second overcurrent detection signal are input according to the input state of the overcurrent detection signal. An overcurrent type discriminating circuit for discriminating the type of overcurrent by switching the current detection voltage generating circuit is provided in the control circuit, and a different protection operation is performed depending on the type of overcurrent.

上記の第２過電流検出用電圧発生回路は、容量素子と第２の抵抗との並列接続体と、該並列接続体に直列接続された第３の抵抗と、該並列接続体と第３の抵抗との直列接続体に並列接続された第４の抵抗とにより構成することが出来る。
上記の切替回路は、第１過電流検出用電圧発生回路に直列接続された第３のＦＥＴと、第２過電流検出用電圧発生回路に直列接続された第４のＦＥＴと、過電流種類判別回路からＬレベルの信号が入力されると第３のＦＥＴがオンし、第４のＦＥＴがオフするように制御し、Ｈレベルの信号が入力されると第３のＦＥＴがオフし、第４のＦＥＴがオンするように制御する回路とにより構成することが出来る。 The second overcurrent detection voltage generation circuit includes a parallel connection body of a capacitive element and a second resistor, a third resistor connected in series to the parallel connection body, the parallel connection body and a third resistor. A fourth resistor connected in parallel to a series connection with the resistor can be used.
The switching circuit includes a third FET connected in series to the first overcurrent detection voltage generation circuit, a fourth FET connected in series to the second overcurrent detection voltage generation circuit, and an overcurrent type determination. When the L level signal is inputted from the circuit, the third FET is turned on and the fourth FET is turned off. When the H level signal is inputted, the third FET is turned off, and the fourth FET is turned off. And a circuit that controls the FET to be turned on.

更に上記の過電流種類判別回路は、過電流検出のＨレベル信号の入力より第１の所定時間はＨレベル信号を出力するタイマ部と、過電流検出のＨレベル信号の入力が第２の所定時間継続した場合Ｈレベル信号を出力するディジタルフィルタ部と、タイマ部の出力がＨレベルからＬレベルになってから、第３の所定時間内に過電流検出のＨレベル信号が発生する毎にカウントアップし、カウントが所定回数Ｎに達すればＨレベル信号を出力し、該時間内に入力が無い場合はリセットされるカウンタ部と、一方の入力端子に過電流検出信号が入力され、他方の入力端子は前記タイマ部の出力端子と接続された第１のＯＲ回路と、一方の入力端子は前記タイマ部の出力端子と接続され、他方の入力端子は前記ディジタルフィルタ部の出力端子と接続されたＡＮＤ回路と、一方の入力端子は該ＡＮＤ回路の出力端子と接続され、他方の入力端子は前記カウンタ部の出力端子と接続された第２のＯＲ回路とにより構成され、該第２のＯＲ回路から出力されるＨレベル信号は第１のＦＥＴをオフするのに使用し、前記第１のＯＲ回路から出力される信号は切替回路の切り替えに使用するようにすることが出来る。   Further, the overcurrent type determination circuit includes a timer unit that outputs an H level signal for a first predetermined time from an input of an H level signal for overcurrent detection, and an input of an H level signal for overcurrent detection is a second predetermined time. Counts each time an over-current detection H level signal is generated within the third predetermined time after the output of the digital filter unit and the timer unit from H level to L level when the time continues. When the count reaches the predetermined number N, an H level signal is output, and when there is no input within the time, a counter unit is reset, and an overcurrent detection signal is input to one input terminal and the other input The terminal is connected to the first OR circuit connected to the output terminal of the timer unit, one input terminal is connected to the output terminal of the timer unit, and the other input terminal is connected to the output terminal of the digital filter unit The AND circuit, one input terminal is connected to the output terminal of the AND circuit, and the other input terminal is constituted by a second OR circuit connected to the output terminal of the counter unit. The H level signal output from the OR circuit can be used to turn off the first FET, and the signal output from the first OR circuit can be used to switch the switching circuit.

本発明の過電流保護電源装置によれば、１種類の保護回路で、通常の小規模の過電流に対する保護は勿論、デッドショート時のような大規模の過電流に対しても保護を行うことが出来るようになり、部品コストを低減することが出来るようになった。   According to the overcurrent protection power supply device of the present invention, one type of protection circuit can protect against a large-scale overcurrent such as a dead short as well as a normal small-scale overcurrent. The cost of parts can be reduced.

本発明の第１の実施形態を示す図The figure which shows the 1st Embodiment of this invention 本発明の第２の実施形態を示す図The figure which shows the 2nd Embodiment of this invention 従来の過電流保護電源装置を示す図The figure which shows the conventional overcurrent protection power supply device 過電流検出用電圧発生回路の等価回路を示す図The figure which shows the equivalent circuit of the voltage generation circuit for overcurrent detection

以下、本発明の実施形態を図面に基づいて詳細に説明する。
（第１の実施形態）
図１は、本発明の第１の実施形態を示す図である。図１において、１は過電流保護電源装置、２はスイッチ部、３は制御回路、４は電流変換回路、５は過電流検出回路、６は過電流検出用電圧発生回路、１１は直流電源、１２はＦＥＴ、１３は配線、１４は負荷、２０はスイッチ、２１は抵抗、４０は抵抗、４１はオペアンプ、４２はＦＥＴ、５０はコンパレータ、５１は比較基準電源、６０〜６２は抵抗、６３は容量素子、ＶS は過電流検出用電圧である。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
(First embodiment)
FIG. 1 is a diagram showing a first embodiment of the present invention. In FIG. 1, 1 is an overcurrent protection power supply device, 2 is a switch unit, 3 is a control circuit, 4 is a current conversion circuit, 5 is an overcurrent detection circuit, 6 is an overcurrent detection voltage generation circuit, 11 is a DC power supply, 12 is a FET, 13 is a wiring, 14 is a load, 20 is a switch, 21 is a resistor, 40 is a resistor, 41 is an operational amplifier, 42 is an FET, 50 is a comparator, 51 is a comparison reference power supply, 60 to 62 are resistors, and 63 is a resistor Capacitance element V S is an overcurrent detection voltage.

まず過電流保護電源装置１の概要を説明する。
直流電源１１とＦＥＴ１２と負荷１４はこの順に直列接続され、電力供給の主回路を形成している。電流変換回路４は、ＦＥＴ１２のドレイン・ソース間電圧ＶDSに比例した電流Ｉを発生させる回路である。過電流検出用電圧発生回路６は、電圧ＶDSに比例した電流Ｉを基に、過電流検出用電圧ＶS を発生させる回路である。過電流検出回路５は、過電流になったかどうかを判定する回路である。制御回路３は、スイッチ部２あるいは過電流検出回路５からの信号を受けて、ＦＥＴ１２をオンしたりオフしたりする信号を生成し、その信号でＦＥＴ１２を制御する回路である。 First, an outline of the overcurrent protection power supply device 1 will be described.
The DC power supply 11, the FET 12, and the load 14 are connected in series in this order to form a main circuit for power supply. The current conversion circuit 4 is a circuit that generates a current I proportional to the drain-source voltage V DS of the FET 12. The overcurrent detection voltage generation circuit 6 is a circuit that generates an overcurrent detection voltage V S based on a current I proportional to the voltage V DS . The overcurrent detection circuit 5 is a circuit that determines whether or not an overcurrent has occurred. The control circuit 3 is a circuit that receives a signal from the switch unit 2 or the overcurrent detection circuit 5, generates a signal for turning the FET 12 on and off, and controls the FET 12 with the signal.

次に、各回路について詳細に説明する。
電力供給の主回路中のＦＥＴ１２は、スイッチ用として用いられている。ＦＥＴ１２と負荷１４との直列接続体に対して並列に、電流変換回路４と過電流検出用電圧発生回路６との直列接続回路が接続される。
電流変換回路４は、抵抗４０とＦＥＴ４２の直列接続体とオペアンプ４１とで構成される。該直列接続体の抵抗４０側の端部は直流電源１１とＦＥＴ１２との接続点に接続され、該直列接続体のＦＥＴ４２側の端部は過電流検出用電圧発生回路６に接続される。オペアンプ４１の反転入力端子は抵抗４０とＦＥＴ４２との接続点（図１中のＡ点）に接続され、非反転入力端子はスイッチ用ＦＥＴ１２と負荷１４との接続点（図１中のＢ点）に接続され、出力端子はＦＥＴ４２のゲートに接続される。 Next, each circuit will be described in detail.
The FET 12 in the main circuit for power supply is used as a switch. A series connection circuit of the current conversion circuit 4 and the overcurrent detection voltage generation circuit 6 is connected in parallel to the series connection body of the FET 12 and the load 14.
The current conversion circuit 4 includes a series connection body of a resistor 40 and an FET 42 and an operational amplifier 41. The end of the series connection body on the side of the resistor 40 is connected to a connection point between the DC power supply 11 and the FET 12, and the end of the series connection body on the side of the FET 42 is connected to the overcurrent detection voltage generation circuit 6. The inverting input terminal of the operational amplifier 41 is connected to the connection point between the resistor 40 and the FET 42 (point A in FIG. 1), and the non-inverting input terminal is the connection point between the switching FET 12 and the load 14 (point B in FIG. 1). The output terminal is connected to the gate of the FET 42.

オペアンプ４１は、点Ａ，Ｂの電圧ＶA ，ＶB が等しくなるようＦＥＴ４２を制御する。その結果、抵抗４０における電圧降下はＦＥＴ１２における電圧降下（ＶDS）と等しくなる。抵抗４０の抵抗値をＲ40とし、ＦＥＴ４２を流れる電流（ドレイン・ソースを
流れる電流）をＩとした場合、次式が成り立つ。
Ｒ40×Ｉ＝ＶDS …（１）
故に Ｉ＝ＶDS／Ｒ40 …（２）
即ち、電流Ｉは、電圧ＶDSに比例した電流となっている。この電流Ｉが過電流検出用電圧発生回路６へ供給される。
なお、ＦＥＴ１２のオン抵抗をＲONとし、ＦＥＴ１２を流れる電流（ドレイン電流）をＩD とすると、次式が成り立つ。
ＶDS＝ＲON×ＩD …（３）
（２）（３）式より、ＩはＩD に比例したものであることも分かる。 The operational amplifier 41 controls the FET 42 so that the voltages V A and V B at the points A and B are equal. As a result, the voltage drop across resistor 40 is equal to the voltage drop across FET 12 (V DS ). When the resistance value of the resistor 40 is R 40 and the current flowing through the FET 42 (current flowing through the drain / source) is I, the following equation holds.
R 40 × I = V DS (1)
Therefore I = V DS / R 40 (2)
That is, the current I is a current proportional to the voltage V DS . This current I is supplied to the overcurrent detection voltage generation circuit 6.
When the on-resistance of the FET 12 is R ON and the current (drain current) flowing through the FET 12 is ID , the following equation is established.
V DS = R ON × I D (3)
(2) From formula (3), it can also be seen that I is proportional to ID .

過電流検出用電圧発生回路６は、抵抗と容量素子（例えばコンデンサ）とから成る一次遅れ回路で構成される。図示した例では、抵抗６２と容量素子６３との並列接続体に抵抗６１が直列接続され、その直列接続体に抵抗６０が並列接続された構成とされている。そして、抵抗６０と抵抗６１との接続点が電流変換回路４に接続されている。本発明では、過電流検出用電圧発生回路６の両端間に生ずる電圧を、過電流検出電圧として利用する。その電圧は、電流変換回路４と過電流検出用電圧発生回路６との接続点をＳとすると、Ｓ点の電圧ＶS として現れる。
ＦＥＴ１２を流れる電流ＩD が増大すれば電圧ＶDSが増大し、それに比例して電流Ｉも増大する。電圧ＶS は、その電流Ｉを抵抗と容量素子とから成る回路である過電流検出用電圧発生回路６に流した時に、該回路の両端間に生ずる電圧降下であるから、電流Ｉが増大すれば増大する。従って電圧ＶS は、過電流検出電圧として利用し得る。 The overcurrent detection voltage generation circuit 6 is composed of a primary delay circuit composed of a resistor and a capacitive element (for example, a capacitor). In the illustrated example, a resistor 61 is connected in series to a parallel connection body of a resistor 62 and a capacitive element 63, and a resistor 60 is connected in parallel to the series connection body. A connection point between the resistor 60 and the resistor 61 is connected to the current conversion circuit 4. In the present invention, the voltage generated between both ends of the overcurrent detection voltage generation circuit 6 is used as the overcurrent detection voltage. The voltage appears as a voltage V S at the point S, where S is a connection point between the current conversion circuit 4 and the overcurrent detection voltage generation circuit 6.
If the current I D flowing through the FET 12 increases, the voltage V DS increases, and the current I increases in proportion thereto. The voltage V S is a voltage drop that occurs across the circuit when the current I is passed through the overcurrent detection voltage generation circuit 6 that is a circuit composed of a resistor and a capacitive element. Will increase. Therefore, the voltage V S can be used as an overcurrent detection voltage.

過電流事故が生じたという場合、電流は急激に増大する。従って、電流はステップ関数的に増大すると言うことが出来る。そこで、ステップ関数的に増大する電流Ｉが、過電流検出用電圧発生回路６に流れたときに生ぜしめられる過電流検出用電圧ＶS を求めると、次式の如くになる。
ＶS ＝ＲT 〔Ｈ｛１−ｅｘｐ（−ｔ／τ）｝＋Ｋ〕×Ｉ …（４）
但し、ｔはステップ関数的な電流Ｉが与えられてから（過電流事故発生から）の時間であり、τは過電流検出用電圧発生回路６の時定数である。抵抗６０，６１，６２の抵抗値をそれぞれＲ60，Ｒ61，Ｒ62とし、容量素子６３の容量をＣ63とすると、τ，ＲT ，Ｈ，Ｋはそれぞれ次の通りである。 If an overcurrent accident occurs, the current increases rapidly. Therefore, it can be said that the current increases in a step function. Accordingly, when the overcurrent detection voltage V S generated when the current I increasing in a step function flows into the overcurrent detection voltage generation circuit 6 is obtained as follows.
V S = R T [H {1-exp (−t / τ)} + K] × I (4)
However, t is the time after the step function current I is given (from the occurrence of an overcurrent accident), and τ is the time constant of the overcurrent detection voltage generation circuit 6. Assuming that the resistance values of the resistors 60 , 61 , 62 are R 60 , R 61 , R 62 and the capacitance of the capacitive element 63 is C 63 , τ, R T , H, K are as follows.

τ＝Ｃ63×Ｒ62（Ｒ60＋Ｒ61）／（Ｒ60＋Ｒ61＋Ｒ62） …（５）
ＲT ＝（Ｒ61＋Ｒ62）Ｒ60／（Ｒ60＋Ｒ61＋Ｒ62） …（６）
（ＲT は容量素子Ｃ63を切り離した状態にした時の合成抵抗）
Ｈ＝（Ｒ60×Ｒ62）／（Ｒ61＋Ｒ62）（Ｒ60＋Ｒ61） …（７）
Ｋ＝Ｒ61（Ｒ60＋Ｒ61＋Ｒ62）／（Ｒ61＋Ｒ62）（Ｒ60＋Ｒ61） …（８）
そして、ＨとＫの和を取ってみれば分かるように、両者の間には次の関係がある。
Ｈ＋Ｋ＝１ …（９） τ = C 63 × R 62 (R 60 + R 61 ) / (R 60 + R 61 + R 62 ) (5)
R T = (R 61 + R 62 ) R 60 / (R 60 + R 61 + R 62 ) (6)
(R T is the combined resistance when the capacitive element C 63 is disconnected)
H = ( R60 * R62 ) / ( R61 + R62 ) ( R60 + R61 ) (7)
K = R 61 (R 60 + R 61 + R 62 ) / (R 61 + R 62 ) (R 60 + R 61 ) (8)
And as you can see by taking the sum of H and K, there is the following relationship between them.
H + K = 1 (9)

過電流検出回路５は、コンパレータ５０と比較基準電源５１とで構成される。コンパレータ５０の反転入力端子には比較基準電源５１の電圧Ｖ51が入力され、非反転入力端子には過電流検出用電圧ＶS が入力される。コンパレータ５０の出力は制御回路３に入力される。ＶS ＞Ｖ51となった時、コンパレータ５０からＨレベルの出力が出される。これが、過電流検出信号である。 The overcurrent detection circuit 5 includes a comparator 50 and a comparison reference power supply 51. The voltage V 51 of the comparison reference power supply 51 is input to the inverting input terminal of the comparator 50, and the overcurrent detection voltage V S is input to the non-inverting input terminal. The output of the comparator 50 is input to the control circuit 3. When V S > V 51 , the comparator 50 outputs an H level output. This is an overcurrent detection signal.

スイッチ部２は、電源の投入，停止（ＦＥＴ１２のオン，オフ）をするスイッチ信号を発生する部分であり、例えばスイッチ２０と抵抗２１とが直列接続されて構成される。スイッチ２０をオンするとＨレベルの信号が制御回路３へ入力される。
制御回路３は、スイッチ部２あるいは過電流検出回路５から入力されて来る信号に基づき、電源の投入，停止を制御する信号を生成し、ＦＥＴ１２を駆動するに適した形に加工して、ＦＥＴ１２のゲートに供給する。 The switch unit 2 is a part that generates a switch signal for turning on and off the power (turning on and off the FET 12), and is configured by, for example, a switch 20 and a resistor 21 connected in series. When the switch 20 is turned on, an H level signal is input to the control circuit 3.
The control circuit 3 generates a signal for controlling turning on and off of the power based on a signal input from the switch unit 2 or the overcurrent detection circuit 5 and processes the signal into a form suitable for driving the FET 12. Supply to the gate.

（過電流検出用電圧発生回路６の回路定数の設定）
大きな過電流の場合、ＦＥＴ１２が所定温度まで上昇するのを待って過電流保護動作を行っていたのでは、手遅れになるので、本発明では過電流検出用電圧ＶS が所定値（Ｖ51）まで増大したのを検出して、過電流保護を行うこととしている。
では、ＶS が所定値（Ｖ51）まで増大することを、温度が所定温度まで上昇するのよりも早くすることが出来るのかという点が問題になるが、以下に述べるように、発明者が得た知見に基づき回路を構成し、回路定数を設定することにより、早くすることが可能となる。 (Setting of circuit constant of overcurrent detection voltage generation circuit 6)
In the case of a large overcurrent, if the overcurrent protection operation is performed after the FET 12 has risen to a predetermined temperature, it is too late, so in the present invention, the overcurrent detection voltage V S is a predetermined value (V 51 ). The overcurrent protection is to be performed by detecting the increase to the maximum.
Then, it becomes a problem whether it is possible to make V S increase to a predetermined value (V 51 ) faster than the temperature rises to the predetermined temperature. By configuring a circuit based on the obtained knowledge and setting circuit constants, it is possible to speed up the process.

過電流が流れ始めた時をｔ＝０とし、電流がほぼ増大し終えた時をｔ＝∞とすると、それぞれの時の過電流検出用電圧発生回路６の等価回路は、図４に示すようになる。
図４（１）はｔ＝０の時の等価回路である。過電流事故発生により電流が急増した時は、過電流検出用電圧発生回路６の容量素子６３は直流的には短絡状態となるから、抵抗６２を短絡し、等価回路は抵抗６１と抵抗６０との並列回路となる。説明の便宜上、この等価回路を「容量素子短絡状態等価回路」と言うことにする。この回路の合成抵抗をＲ（０）とすると、Ｒ（０）は次式のようになる。
Ｒ（０）＝（Ｒ60×Ｒ61）／（Ｒ60＋Ｒ61） …（１０） Assuming that t = 0 when the overcurrent starts flowing and t = ∞ when the current has almost increased, the equivalent circuit of the overcurrent detection voltage generating circuit 6 at each time is as shown in FIG. become.
FIG. 4A is an equivalent circuit when t = 0. When the current suddenly increases due to the occurrence of an overcurrent accident, the capacitive element 63 of the overcurrent detection voltage generation circuit 6 is short-circuited in terms of direct current, so that the resistor 62 is short-circuited, and the equivalent circuit includes the resistors 61 and 60. Becomes a parallel circuit. For convenience of explanation, this equivalent circuit is referred to as a “capacitance element short-circuit equivalent circuit”. When the combined resistance of this circuit is R (0), R (0) is as follows.
R (0) = (R 60 × R 61 ) / (R 60 + R 61 ) (10)

図４（２）はｔ＝∞の時の等価回路である。この時は、容量素子６３の充電は充分になされ、過電流検出用電圧発生回路６の容量素子６３は直流的には回路から除去された状態となるから、等価回路は抵抗６１，６２の直列接続体と抵抗６０との並列回路となる。この等価回路を説明の便宜上、「容量素子除去状態等価回路」と言うことにする。この回路の合成抵抗をＲ（∞）とすると、Ｒ（∞）は次式のようになる。
Ｒ（∞）＝Ｒ60（Ｒ61＋Ｒ62）／（Ｒ60＋Ｒ61＋Ｒ62） …（１１） FIG. 4B is an equivalent circuit when t = ∞. At this time, the capacitive element 63 is sufficiently charged, and the capacitive element 63 of the overcurrent detection voltage generating circuit 6 is removed from the circuit in terms of DC, so the equivalent circuit is a series of resistors 61 and 62. A parallel circuit of the connection body and the resistor 60 is formed. For convenience of explanation, this equivalent circuit is referred to as a “capacitance element removal state equivalent circuit”. When the combined resistance of this circuit is R (∞), R (∞) is expressed by the following equation.
R (∞) = R 60 (R 61 + R 62 ) / (R 60 + R 61 + R 62 ) (11)

また、当初（ｔ＝０の時）の過電流検出用電圧ＶS をＶS （０）とおき、上昇し終えた時（ｔ＝∞の時）に到達する過電流検出用電圧ＶS をＶS （∞）とおき、ＶS （∞）に対するＶS （０）の比を「検出電圧当初到達比」と名付けその値をＸとすれば、Ｘは次式で表される（なおＸは上記のような比の値であるから、Ｘの最大値は１）。
Ｘ＝ＶS （０）／ＶS （∞）＝（Ｒ（０）×Ｉ）／（Ｒ（∞）×Ｉ）
＝Ｒ（０）／Ｒ（∞）
＝Ｒ61（Ｒ60＋Ｒ61＋Ｒ62）／（Ｒ60＋Ｒ61）（Ｒ61＋Ｒ62） …（１２） Further, the overcurrent detection voltage V S at the initial time (when t = 0) is set as V S (0), and the overcurrent detection voltage V S that reaches the time when the rise is finished (when t = ∞) is determined. If V S (∞) is set, and the ratio of V S (0) to V S (∞) is named “detected voltage initial arrival ratio” and its value is X, X is expressed by the following equation (note that X Is the ratio value as described above, so the maximum value of X is 1).
X = V S (0) / V S (∞) = (R (0) × I) / (R (∞) × I)
= R (0) / R (∞)
= R 61 (R 60 + R 61 + R 62 ) / (R 60 + R 61 ) (R 61 + R 62 ) (12)

そして、検出電圧当初到達比Ｘをいろいろに変えて（例えば、０．７１３、０．８、０．８５、０．９等に）シミュレーションした結果、Ｘを大にする程、ＦＥＴ１２の温度上昇具合に比べて、過電流検出用電圧ＶS の立上りが早くなるという重要な事実があることが判明した。このことは、Ｘが大になるよう過電流検出用電圧発生回路６の回路定数を設定することにより、ＦＥＴ１２の温度が所定温度に達するのよりも早くＶS をＶ51に到達せしめ、過電流を検知することが出来ることを意味している。 As a result of changing the detection voltage initial reach ratio X variously (for example, 0.713, 0.8, 0.85, 0.9, etc.) and increasing X, the temperature rise of the FET 12 increases. It has been found that there is an important fact that the rise of the overcurrent detection voltage V S is quicker than This is because, by setting the circuit constant of the overcurrent detection voltage generation circuit 6 so that X becomes large, V S reaches V 51 earlier than the temperature of the FET 12 reaches the predetermined temperature, and the overcurrent It means that can be detected.

この知見を基に、Ｘを大に設定することにより、通常の過電流は勿論、デッドショート時のような大きな過電流が流れた時も、ＦＥＴ１２が熱破壊される前にＦＥＴ１２をオフすることが可能となる。
ただ、検出電圧当初到達比Ｘをあまり大にすると、電源投入のためにＦＥＴ１２がオンされた時に流れる正常な突入電流に対しても、ＶS が比較基準電圧Ｖ51より大となる程に大きな値となってしまう。そのため、過電流が流れたと誤判定して、過電流保護動作（ＦＥＴ１２オフ）をしてしまう恐れがある。従って、検出電圧当初到達比Ｘの設定は、電源投入時の突入電流によっては保護動作をしないよう、注意深く行う必要がある。 Based on this knowledge, by setting X to be large, the FET 12 is turned off before the FET 12 is thermally destroyed even when a large overcurrent such as a dead short circuit flows as well as a normal overcurrent. Is possible.
However, if the detection voltage initial reach ratio X is made too large, the normal inrush current that flows when the FET 12 is turned on to turn on the power is so large that V S becomes larger than the comparison reference voltage V 51. Value. Therefore, it may be erroneously determined that an overcurrent has flowed, and an overcurrent protection operation (FET 12 off) may be performed. Therefore, it is necessary to carefully set the detection voltage initial reach ratio X so that the protection operation is not performed depending on the inrush current when the power is turned on.

（正常時の動作）
最初スイッチ２０をオンすると、制御回路３はＦＥＴ１２をオンする信号を生成し、ＦＥＴ１２へ送出する。ＦＥＴ１２がオンされると、直流電源１１から負荷１４への電力の供給が開始される。ＦＥＴ１２を流れる電流ＩD が正常範囲であれば、電圧ＶDSも大にはならず、電流変換回路４で生成される電流Ｉも小である。そのため、過電流検出用電圧発生回路６で発生される電圧ＶS は、過電流検出回路５の比較基準電源５１の電圧Ｖ51より小であり、過電流検出回路５の出力はＬレベル信号である。Ｌレベル信号が入力された制御回路３は、ＦＥＴ１２をオフする信号を生成することはなく、ＦＥＴ１２のオンは継続される。
電力供給を終了したい時には、再度スイッチ２０をオンする。すると制御回路３は、ＦＥＴ１２をオフする信号を生成し、ＦＥＴ１２をオフする。 (Normal operation)
When the switch 20 is first turned on, the control circuit 3 generates a signal for turning on the FET 12 and sends it to the FET 12. When the FET 12 is turned on, power supply from the DC power supply 11 to the load 14 is started. If the current I D flowing through the FET 12 is in a normal range, the voltage V DS does not increase, and the current I generated by the current conversion circuit 4 is also small. Therefore, the voltage V S generated by the overcurrent detection voltage generation circuit 6 is smaller than the voltage V 51 of the comparison reference power supply 51 of the overcurrent detection circuit 5, and the output of the overcurrent detection circuit 5 is an L level signal. is there. The control circuit 3 to which the L level signal is input does not generate a signal for turning off the FET 12, and the FET 12 is kept on.
When it is desired to end the power supply, the switch 20 is turned on again. Then, the control circuit 3 generates a signal for turning off the FET 12 and turns off the FET 12.

（過電流時の動作）
過電流時の動作の概要は次の通りである。ＦＥＴ１２の電流ＩD が過電流になると、電圧ＶDSは増大し、電流変換回路４で生成される電流Ｉもそれに比例して増大する。そのため、過電流検出用電圧発生回路６で発生される過電流検出用電圧ＶS も増大し、比較基準電源５１の電圧Ｖ51より大となり、過電流検出回路５の出力はＨレベル信号となる。Ｈレベル信号が入力された制御回路３は、ＦＥＴ１２をオフする信号を生成し、ＦＥＴ１２をオフして過電流保護をする。 (Operation at overcurrent)
The outline of operation at overcurrent is as follows. When the current I D of the FET 12 becomes an overcurrent, the voltage V DS increases, and the current I generated by the current conversion circuit 4 also increases in proportion thereto. For this reason, the overcurrent detection voltage V S generated by the overcurrent detection voltage generation circuit 6 also increases and becomes larger than the voltage V 51 of the comparison reference power supply 51, and the output of the overcurrent detection circuit 5 becomes an H level signal. . The control circuit 3 to which the H level signal is input generates a signal for turning off the FET 12, and turns off the FET 12 to perform overcurrent protection.

過電流時の動作の詳細は、次の通りである。
過電流になり電流ＩD が急増すると、電圧ＶDSや電流Ｉもステップ関数的に急増する。すると、過電流検出用電圧発生回路６の容量素子６３は瞬間的に短絡状態となる。その時の過電流検出用電圧発生回路６は、図４（１）に示す如き回路と等価になる（容量素子短絡状態等価回路）。
この瞬間の過電流検出用電圧ＶS は、図４（１）の回路にＩが流れた時に生ずる電圧降下であるから、次式のようになる（（１０）式参照）。
ＶS ＝｛（Ｒ60×Ｒ61）／（Ｒ60＋Ｒ61）｝×Ｉ …（１３）
（これは（４）式にｔ＝０を代入した時に得られるＶS と一致している。） Details of the operation during overcurrent are as follows.
When an overcurrent occurs and the current ID increases rapidly, the voltage V DS and the current I also increase stepwise. Then, the capacitive element 63 of the overcurrent detection voltage generating circuit 6 is instantaneously short-circuited. The overcurrent detection voltage generation circuit 6 at that time is equivalent to the circuit shown in FIG. 4A (capacitance element short-circuit equivalent circuit).
The overcurrent detection voltage V S at this moment is a voltage drop that occurs when I flows through the circuit of FIG. 4A, and is expressed by the following equation (see equation (10)).
V S = {(R 60 × R 61 ) / (R 60 + R 61 )} × I (13)
(This coincides with V S obtained when t = 0 is substituted into the equation (4).)

一方、電流Ｉのステップ関数的急増の後、時間が充分に経過したとすると、過電流検出用電圧発生回路６は、図４（２）示す如き回路と等価になる（容量素子除去状態等価回路）。
このときの過電流検出用電圧ＶS は、図４（２）の回路にＩが流れた時生ずる電圧降下であるから、次式のようになる（（１１）式参照）。
ＶS ＝｛Ｒ60（Ｒ61＋Ｒ62）／（Ｒ60＋Ｒ61＋Ｒ62）｝×Ｉ …（１４）
（これは（４）式にｔ＝∞を代入した時に得られるＶS と一致している。） On the other hand, if a sufficient time has elapsed after the step increase of the current I, the overcurrent detection voltage generating circuit 6 is equivalent to a circuit as shown in FIG. ).
The overcurrent detection voltage V S at this time is a voltage drop that occurs when I flows through the circuit of FIG. 4B, and is expressed by the following equation (see equation (11)).
V S = {R 60 (R 61 + R 62 ) / (R 60 + R 61 + R 62 )} × I (14)
(This coincides with V S obtained when substituting t = ∞ into equation (4).)

つまり、過電流検出用電圧ＶS の値は、時間の経過と共に（１３）式の値から（１４）式の値に向かって変化して行く。その途中で、ＶS が比較基準電源５１の電圧Ｖ51より大となった時、過電流検出回路５からＨレベル信号の過電流検出信号が出され、ＦＥＴ１２がオフされる。
従って、デッドショート時のような大電流が流れた時でも、ＦＥＴ１２が熱破壊されるに至るより早くＶS ＞Ｖ51となるよう、Ｘ値等を考慮して回路定数を設定しておけば、従来例の電流制限回路１３０のような保護回路を別に設ける必要はなく、１種類の過電流保護回路で済む。 That is, the value of the overcurrent detection voltage V S changes from the value of the expression (13) toward the value of the expression (14) with the passage of time. Along the way, when the V S becomes greater than the voltage V 51 of the comparison reference power source 51, an overcurrent detection signal from the overcurrent detecting circuit 5 of the H-level signal is issued, FET 12 is turned off.
Therefore, even when a large current flows, such as during a dead short, the circuit constant should be set in consideration of the X value and the like so that V S > V 51 sooner than before the FET 12 is thermally destroyed. It is not necessary to provide a separate protection circuit such as the current limiting circuit 130 of the conventional example, and only one type of overcurrent protection circuit is sufficient.

（第２の実施形態）
図２は、本発明の第２の実施形態を示す図である。符号は図１のものに対応し、７は切替回路、８は第１過電流検出用電圧発生回路、９は第２過電流検出用電圧発生回路、３０は過電流種類判別回路、３１はタイマ部、３２はディジタルフィルタ部、３３はカウンタ部、３４はＯＲ回路、３５はＡＮＤ回路、３６はＯＲ回路、７０，７１は抵抗、７２，７３はＦＥＴ、７４は反転回路、７５，７６はＦＥＴ、８０は抵抗である。第２過電流検出用電圧発生回路９の構成は、図１の過電流検出用電圧発生回路６の構成と同様である。説明の便宜上、名称を変えただけである。 (Second Embodiment)
FIG. 2 is a diagram showing a second embodiment of the present invention. 1 corresponds to that of FIG. 1, 7 is a switching circuit, 8 is a first overcurrent detection voltage generation circuit, 9 is a second overcurrent detection voltage generation circuit, 30 is an overcurrent type determination circuit, and 31 is a timer. Unit, 32 is a digital filter unit, 33 is a counter unit, 34 is an OR circuit, 35 is an AND circuit, 36 is an OR circuit, 70 and 71 are resistors, 72 and 73 are FETs, 74 is an inverting circuit, and 75 and 76 are FETs , 80 are resistors. The configuration of the second overcurrent detection voltage generation circuit 9 is the same as the configuration of the overcurrent detection voltage generation circuit 6 of FIG. For convenience of explanation, only the name has been changed.

第２の実施形態は、過電流が検出された場合、過電流を次の３つの種類に判別し、それぞれに応じて保護の仕方を変えるようにしたものである。
（１）デッドショート時のような大きな過電流（以下「大過電流」という）が流れた場合には、速やかにＦＥＴ１２をオフして過電流保護を行う。
（２）大過電流ほどに大きくはない通常の過電流（以下「小過電流」という）が長時間流れる場合には、所定時間流れたところでＦＥＴ１２をオフする。
（３）小過電流が短時間だけ流れた場合には、保護動作をしない。電源投入時の突入電流は短時間しか流れないから、この種類に入る。 In the second embodiment, when an overcurrent is detected, the overcurrent is discriminated into the following three types, and the protection method is changed in accordance with each.
(1) When a large overcurrent (hereinafter referred to as “large overcurrent”) flows as in a dead short circuit, the FET 12 is quickly turned off to perform overcurrent protection.
(2) When a normal overcurrent (hereinafter referred to as “small overcurrent”) that is not as large as a large overcurrent flows for a long time, the FET 12 is turned off after a predetermined time has passed.
(3) When a small overcurrent flows for a short time, the protection operation is not performed. Since the inrush current at the time of power-on flows only for a short time, this type is entered.

まず過電流保護電源装置１の構成の概要を説明する。
図１の第１の実施形態と共通する構成についての説明は、省略ないしは簡単に済ます。図１の第１の実施形態では、電流変換回路４に対して過電流検出用電圧発生回路６を直列接続していた。しかし第２の実施形態では、電流変換回路４に直列接続する回路を、切替回路７により、第１過電流検出用電圧発生回路８か、または第２過電流検出用電圧発生回路９（図１の過電流検出用電圧発生回路６に相当）かに切り替えるようにしている。 First, an outline of the configuration of the overcurrent protection power supply device 1 will be described.
The description of the configuration common to the first embodiment in FIG. 1 is omitted or simplified. In the first embodiment of FIG. 1, the overcurrent detection voltage generation circuit 6 is connected in series to the current conversion circuit 4. However, in the second embodiment, a circuit connected in series to the current conversion circuit 4 is replaced with a first overcurrent detection voltage generation circuit 8 or a second overcurrent detection voltage generation circuit 9 (FIG. 1) by the switching circuit 7. Equivalent to the overcurrent detection voltage generation circuit 6).

第１過電流検出用電圧発生回路８または第２過電流検出用電圧発生回路９の両端間に生ずる電圧降下（その電圧は電流変換回路４と切替回路７との接続点Ｓに現れる）を、過電流検出用電圧ＶS とし、これが過電流検出回路５に入力されるよう構成される。過電流検出回路５の出力は制御回路３に入力され、過電流種類判別回路３０により過電流の種類が判別され、種類に応じてＦＥＴ１２を制御する出力や切替回路７を制御する出力が出されるよう構成されている。 A voltage drop that occurs across the first overcurrent detection voltage generation circuit 8 or the second overcurrent detection voltage generation circuit 9 (the voltage appears at the connection point S between the current conversion circuit 4 and the switching circuit 7), The overcurrent detection voltage V S is set to be input to the overcurrent detection circuit 5. The output of the overcurrent detection circuit 5 is input to the control circuit 3, the type of overcurrent is determined by the overcurrent type determination circuit 30, and an output for controlling the FET 12 and an output for controlling the switching circuit 7 are output according to the type. It is configured as follows.

次に各回路について詳細に説明する。
第１過電流検出用電圧発生回路８は抵抗８０で構成され、第２過電流検出用電圧発生回路９は図１の過電流検出用電圧発生回路６と同様に構成される。
切替回路７は、抵抗７０，７１、ＦＥＴ７２，７３、反転回路７４、ＦＥＴ７５，７６で構成される。ＦＥＴ７５，７６は切替スイッチの役割を果たすＦＥＴであり、ＦＥＴ７６は電流変換回路４と第１過電流検出用電圧発生回路８との間に接続され、ＦＥＴ７５は電流変換回路４と第２過電流検出用電圧発生回路９との間に接続される。
ＦＥＴ７２はＦＥＴ７５のゲートとアース間に接続され、ＦＥＴ７３はＦＥＴ７６のゲートとアース間に接続される。反転回路７４の入力端子はＦＥＴ７２のゲートに接続され、反転回路７４の出力端子はＦＥＴ７３のゲートに接続される。抵抗７０，７１は直流電源１１より動作電圧を導くための抵抗である。
切替回路７の切替動作を制御する制御回路３からの信号は、ＦＥＴ７２のゲート及び反転回路７４の入力端子に入力される。 Next, each circuit will be described in detail.
The first overcurrent detection voltage generation circuit 8 is configured by a resistor 80, and the second overcurrent detection voltage generation circuit 9 is configured in the same manner as the overcurrent detection voltage generation circuit 6 of FIG.
The switching circuit 7 includes resistors 70 and 71, FETs 72 and 73, an inverting circuit 74, and FETs 75 and 76. The FETs 75 and 76 are FETs that serve as changeover switches. The FET 76 is connected between the current conversion circuit 4 and the first overcurrent detection voltage generation circuit 8, and the FET 75 is connected to the current conversion circuit 4 and the second overcurrent detection. And a voltage generation circuit 9 for use.
The FET 72 is connected between the gate of the FET 75 and the ground, and the FET 73 is connected between the gate of the FET 76 and the ground. The input terminal of the inverting circuit 74 is connected to the gate of the FET 72, and the output terminal of the inverting circuit 74 is connected to the gate of the FET 73. The resistors 70 and 71 are resistors for leading an operating voltage from the DC power supply 11.
A signal from the control circuit 3 that controls the switching operation of the switching circuit 7 is input to the gate of the FET 72 and the input terminal of the inverting circuit 74.

制御回路３内には、過電流種類判別回路３０が設けられる。過電流種類判別回路３０は、発生した過電流が大過電流か小過電流か、あるいはまた小過電流でも短時間だけ流れたものか長時間流れているものかを判別する回路である。
なお、本発明では、生成される過電流検出用電圧ＶS の値が、次の２つの大小関係を満たすよう予め回路定数を設定しておく。
（１）大過電流の場合には、第１過電流検出用電圧発生回路８及び第２過電流検出用電圧発生回路９のいずれで生成されても、ＶS ＞Ｖ51となる（過電流と判定される）こと。
（２）小過電流の場合には、第１過電流検出用電圧発生回路８で生成されればＶS ＞Ｖ51となる（過電流と判定される）が、第２過電流検出用電圧発生回路９で生成されればＶS ＜Ｖ51となる（過電流とは判定されない）こと。 An overcurrent type determination circuit 30 is provided in the control circuit 3. The overcurrent type discriminating circuit 30 is a circuit that discriminates whether the generated overcurrent is a large overcurrent or a small overcurrent, or whether a small overcurrent is flowing for a short time or is flowing for a long time.
In the present invention, circuit constants are set in advance so that the value of the generated overcurrent detection voltage V S satisfies the following two magnitude relationships.
(1) In the case of a large overcurrent, V S > V 51 is satisfied regardless of whether the first overcurrent detection voltage generation circuit 8 or the second overcurrent detection voltage generation circuit 9 generates (overcurrent). Is determined).
(2) In the case of a small overcurrent, if it is generated by the first overcurrent detection voltage generation circuit 8, V S > V 51 (determined as an overcurrent), but the second overcurrent detection voltage If generated by the generation circuit 9, V S <V 51 (it is not determined to be an overcurrent).

過電流種類判別回路３０は、タイマ部３１，ディジタルフィルタ部３２，カウンタ部３３，ＯＲ回路３４，ＡＮＤ回路３５，ＯＲ回路３６で構成される。
タイマ部３１，ディジタルフィルタ部３２，カウンタ部３３は、それぞれ次のような機能を有するものとして構成される。
タイマ部３１…Ｈレベル入力が入って来た時から第１の所定時間（Ｔ1 ）経過するまでＨレベル出力を出し続ける。
ディジタルフィルタ部３２…Ｈレベル入力が第２の所定時間（Ｔ2 ）継続した時にＨレベル出力を出す。
カウンタ部３３…前のＨレベル入力から第３の所定時間（Ｔ3 ）内に次のＨレベル入力が入って来る毎にカウントアップされ、所定回数（Ｎ）に達した時にＨレベル出力を出す。第３の所定時間（Ｔ3 ）内に次のＨレベル入力が入って来ない時はリセットされる。 The overcurrent type determination circuit 30 includes a timer unit 31, a digital filter unit 32, a counter unit 33, an OR circuit 34, an AND circuit 35, and an OR circuit 36.
The timer unit 31, the digital filter unit 32, and the counter unit 33 are configured to have the following functions, respectively.
The timer unit 31... Continues to output the H level until the first predetermined time (T 1 ) elapses from when the H level input is input.
Digital filter 32... H level output is output when H level input continues for a second predetermined time (T 2 ).
The counter unit 33 is counted up every time the next H level input comes within the third predetermined time (T 3 ) from the previous H level input, and outputs the H level output when the predetermined number (N) is reached. . When the next H level input does not come within the third predetermined time (T 3 ), it is reset.

タイマ部３１，ディジタルフィルタ部３２，カウンタ部３３の各入力端子およびＯＲ回路３６の一方の入力端子は、過電流検出回路５からの出力が入力されるよう接続構成される。ＯＲ回路３６の他方の入力端子は、タイマ部３１の出力端子と接続される。ＡＮＤ回路３５の一方の入力端子は、タイマ部３１の出力端子と接続され、他方の入力端子はディジタルフィルタ部３２の出力端子と接続される。ＯＲ回路３４の一方の入力端子は、カウンタ部３３の出力端子と接続され、他方の入力端子はＡＮＤ回路３５の出力端子と接続される。
ＯＲ回路３４の出力は、ＦＥＴ１２をオフする信号を生成するのに用いられる。ＯＲ回路３６の出力は、切替回路７へ送られて（ＦＥＴ７２のゲートへ入力）、切替動作を行うのに用いられる。 Each input terminal of the timer unit 31, the digital filter unit 32, and the counter unit 33 and one input terminal of the OR circuit 36 are connected so that an output from the overcurrent detection circuit 5 is input. The other input terminal of the OR circuit 36 is connected to the output terminal of the timer unit 31. One input terminal of the AND circuit 35 is connected to the output terminal of the timer unit 31, and the other input terminal is connected to the output terminal of the digital filter unit 32. One input terminal of the OR circuit 34 is connected to the output terminal of the counter unit 33, and the other input terminal is connected to the output terminal of the AND circuit 35.
The output of the OR circuit 34 is used to generate a signal for turning off the FET 12. The output of the OR circuit 36 is sent to the switching circuit 7 (input to the gate of the FET 72) and used for switching operation.

過電流が流れた場合の動作は、次の通りである。
（１）大過電流の場合
切替回路７では当初はＦＥＴ７６がオンされ、電流変換回路４には第１過電流検出用電圧発生回路８が直列接続されている。この状態でデッドショートが発生し大過電流が流れると、点Ｓに生成される過電流検出用電圧ＶS はＶ51より大となる。そのため過電流検出回路５の出力はＨレベル信号となり、それが制御回路３に入力される。
このＨレベル信号は、タイマ部３１，ディジタルフィルタ部３２，カウンタ部３３に入力される。すると、それぞれ次のように動作する。
タイマ部３１…直ちにＨレベル信号を出力すると共に、Ｔ1 の計時を開始する。
ディジタルフィルタ部３２…Ｔ2 の計時を開始する。
カウンタ部３３…カウント値が１にされると共に、Ｔ3 の計時を開始する。 The operation when an overcurrent flows is as follows.
(1) In the case of a large overcurrent In the switching circuit 7, the FET 76 is initially turned on, and a first overcurrent detection voltage generation circuit 8 is connected in series to the current conversion circuit 4. When a dead short occurs and a large overcurrent flows in this state, the overcurrent detection voltage V S generated at the point S becomes larger than V 51 . Therefore, the output of the overcurrent detection circuit 5 becomes an H level signal, which is input to the control circuit 3.
The H level signal is input to the timer unit 31, the digital filter unit 32, and the counter unit 33. Then, it operates as follows.
Timer unit 31... Immediately outputs an H level signal and starts measuring time T 1 .
The digital filter unit 32... T 2 starts timing.
With the counter portion 33 ... count value is to 1, it starts counting of T 3.

更に、このＨレベル信号はＯＲ回路３６の一方の入力端子にも入力されるので、ＯＲ回路３６からＨレベル信号が出て、切替回路７のＦＥＴ７２のゲートおよび反転回路７４へ入力される。その結果、ＦＥＴ７２，７５がオンされると共に、反転回路７４の出力がＬレベル信号とされ、ＦＥＴ７３，７６がオフされる。これらのことにより、電流変換回路４に直列接続される回路は、第１過電流検出用電圧発生回路８から第２過電流検出用電圧発生回路９へ切り替えられる。   Further, since the H level signal is also input to one input terminal of the OR circuit 36, the H level signal is output from the OR circuit 36 and input to the gate of the FET 72 of the switching circuit 7 and the inverting circuit 74. As a result, the FETs 72 and 75 are turned on, the output of the inverting circuit 74 is set to the L level signal, and the FETs 73 and 76 are turned off. As a result, the circuit connected in series to the current conversion circuit 4 is switched from the first overcurrent detection voltage generation circuit 8 to the second overcurrent detection voltage generation circuit 9.

大過電流の場合には、第２過電流検出用電圧発生回路９に切り替えられても、生成されるＶS はＶ51より大となるように回路定数が設定されているから、過電流検出回路５からは切替え後も引き続いてＨレベル信号が出力される。ディジタルフィルタ部３２に注目すると、これにＨレベル信号が入力され続けて第２の所定時間Ｔ2 が経過すると、ディジタルフィルタ部３２からＨレベル信号が出力され、ＡＮＤ回路３５の一方の入力端子へ入力される。 In the case of a large overcurrent, the circuit constant is set so that the generated V S is larger than V 51 even if the voltage is switched to the second overcurrent detection voltage generation circuit 9. The H level signal is continuously output from the circuit 5 even after switching. When attention is paid to the digital filter section 32, when the H level signal continues to be input to the digital filter section 32 and the second predetermined time T2 elapses, the H level signal is output from the digital filter section 32 and is supplied to one input terminal of the AND circuit 35. Entered.

ＡＮＤ回路３５の他方の入力端子にはタイマ部３１の出力が入力されているが、タイマ部３１の出力は、第１の所定時間Ｔ1 が経過するまではＨレベル信号を維持し続けるようにされている。従って、ＡＮＤ回路３５の両方の入力端子にＨレベル信号が入力されることになり、ＡＮＤ回路３５からはＨレベル信号が出力され、それがＯＲ回路３４の出力をＨレベル信号とする。これにより、ＦＥＴ１２がオフされる。
かくして、大過電流の場合、第２過電流検出用電圧発生回路９への切替え後、直ちにＦＥＴ１２がオフされ、保護がなされる。
なお、上記のような動作をさせるためには、Ｔ2 が経過する時点ではまだタイマ部３１からＨレベル信号が出力し続けている（Ｔ1 は経過しない）ようにしておかなければならないから、Ｔ1 ＞Ｔ2 の関係となるよう設定しておく必要がある。 The output of the timer unit 31 to the other input terminal of the AND circuit 35 is input, the output of the timer unit 31, until the first predetermined time T 1 is passed to continue to maintain the H-level signal Has been. Therefore, an H level signal is input to both input terminals of the AND circuit 35, and an H level signal is output from the AND circuit 35, which makes the output of the OR circuit 34 an H level signal. As a result, the FET 12 is turned off.
Thus, in the case of a large overcurrent, the FET 12 is immediately turned off after the switching to the second overcurrent detection voltage generating circuit 9 to provide protection.
In order to perform the operation as described above, it is necessary to keep the H-level signal still being output from the timer unit 31 when T 2 elapses (T 1 does not elapse). It is necessary to set so that T 1 > T 2 .

（２）小過電流だが長時間（所定時間以上）流れる場合
第１過電流検出用電圧発生回路８が接続されている状態で過電流が発生すると、ＶS がＶ51より大となり、過電流検出回路５の出力がＨレベル信号となり、それが制御回路３に入力される。
そのＨレベル信号は、ＯＲ回路３６の一方の入力端子に直接入力される共に、タイマ部３１を経て第１の所定時間Ｔ1 の間中、他方の入力端子に入力され続ける。そのため、ＯＲ回路３６からは、Ｔ1 の間Ｈレベル信号が出力され続ける。大過電流の場合で述べたように、ＯＲ回路３６からＨレベル信号が出ると、切替回路７のＦＥＴ７６はオフされＦＥＴ７５がオンされるから、第１過電流検出用電圧発生回路８から第２過電流検出用電圧発生回路９へ切替えられ、その状態は第１の所定時間Ｔ1 の間維持される。
なお、過電流検出回路５から制御回路３に入力されて来たＨレベル信号は、カウンタ部３３にも入力され、カウントアップする（最初だからカウント１になる）。またディジタルフィルタ部３２にも入力される。ディジタルフィルタ部３２は、もし第２の所定時間Ｔ2 が経過するまでＨレベル信号が入力され続けるならば、Ｈレベル信号を出力しようという状態になる。 (2) When a small overcurrent flows for a long time (more than a predetermined time) If an overcurrent occurs with the first overcurrent detection voltage generation circuit 8 connected, V S becomes larger than V 51 and the overcurrent The output of the detection circuit 5 becomes an H level signal, which is input to the control circuit 3.
Its H-level signal are both inputted directly to one input terminal of the OR circuit 36, during the first predetermined time through the timer unit 31 T 1, it continues to be input to the other input terminal. Therefore, an H level signal continues to be output from the OR circuit 36 during T 1 . As described in the case of the large overcurrent, when the H level signal is output from the OR circuit 36, the FET 76 of the switching circuit 7 is turned off and the FET 75 is turned on. The state is switched to the overcurrent detection voltage generation circuit 9, and this state is maintained for the first predetermined time T1.
The H level signal input from the overcurrent detection circuit 5 to the control circuit 3 is also input to the counter unit 33 and counts up (because it is the first, it becomes count 1). It is also input to the digital filter unit 32. If the H level signal continues to be input until the second predetermined time T 2 elapses, the digital filter unit 32 enters a state of outputting the H level signal.

小過電流の場合、第２過電流検出用電圧発生回路９で生成される過電流検出用電圧ＶS は、Ｖ51には達しないように回路が予め作られているので、過電流検出回路５の出力はＬレベル信号となる。この状態でＴ1 が経過すると、タイマ部３１から出ていたＨレベル信号も途絶えるので、ＯＲ回路３６の出力はＬレベル信号に変る。そのため、切替回路７のＦＥＴ７２はオフされ反転回路７４の出力はＨレベル信号となる。その結果、ＦＥＴ７５はオフされＦＥＴ７６がオンされ、第２過電流検出用電圧発生回路９から第１過電流検出用電圧発生回路８へと切替えられる。
ディジタルフィルタ部３２は、第２過電流検出用電圧発生回路９に切替えられ、過電流検出回路５からの出力がＬレベル信号になり、Ｈレベル信号が途絶えた時点で、前回Ｈレベル信号が入力された効果はなくなり、ディジタルフィルタ部３２の状態はいったん振り出しに戻る。従って、ディジタルフィルタ部３２からＨレベル信号が出力されることはない。 In the case of a small overcurrent, the overcurrent detection voltage V S generated by the second overcurrent detection voltage generation circuit 9 is made in advance so that it does not reach V 51. The output of 5 is an L level signal. When T 1 elapses in this state, the H level signal output from the timer unit 31 is also interrupted, so that the output of the OR circuit 36 changes to an L level signal. Therefore, the FET 72 of the switching circuit 7 is turned off, and the output of the inverting circuit 74 becomes an H level signal. As a result, the FET 75 is turned off, the FET 76 is turned on, and the second overcurrent detection voltage generation circuit 9 is switched to the first overcurrent detection voltage generation circuit 8.
The digital filter unit 32 is switched to the second overcurrent detection voltage generation circuit 9, and when the output from the overcurrent detection circuit 5 becomes an L level signal and the H level signal stops, the previous H level signal is input. The effect that has been made disappears, and the state of the digital filter section 32 once returns to the start. Therefore, no H level signal is output from the digital filter section 32.

小過電流が長時間流れる場合、第１過電流検出用電圧発生回路８に復帰させた時でもまだ小過電流が続いているから、第１過電流検出用電圧発生回路８で生成されるＶS は依然としてＶ51より大である。従って、また過電流検出回路５からＨレベル信号が出力され、制御回路３に入力され、過電流種類判別回路３０は先程と同様の動作を行う。但し、カウンタ部３３のカウント値は、またＨレベル信号が入力されたことによりカウントアップし、１つだけ増加した値となる。 When a small overcurrent flows for a long time, the small overcurrent still continues even when the first overcurrent detection voltage generation circuit 8 is restored, so that the V generated by the first overcurrent detection voltage generation circuit 8 S is still greater than V 51. Accordingly, an H level signal is output from the overcurrent detection circuit 5 and input to the control circuit 3, and the overcurrent type determination circuit 30 performs the same operation as before. However, the count value of the counter unit 33 is incremented by the input of the H level signal and becomes a value increased by one.

以後、小過電流が流れている間中、第１過電流検出用電圧発生回路８と第２過電流検出用電圧発生回路９との切替，復帰が繰り返される。カウンタ部３３の値は、過電流検出回路５からＨレベル信号が入力される度にカウントアップされ、所定回数Ｎに達したところで、Ｈレベル信号を出力する。１回の切替，復帰に要する時間は一定（＝Ｔ1 ）であるから、カウント値がＮに達するまでの時間も所定の一定時間（Ｎ回到達時間）となる。つまり、小過電流がその所定時間（Ｎ回到達時間）流れると、カウント値はＮに達し、カウンタ部３３からＨレベル信号が出力される。
この出力はＯＲ回路３４へ入力され、Ｈレベル信号を出力させ、ＦＥＴ１２をオフさせる。即ち、小過電流でも所定時間（Ｎ回到達時間）流れていると、ＦＥＴ１２をオフする。そうする理由は、小過電流でも長時間流れていると、ＦＥＴ１２や配線１３等を焼損する恐れがあるので、その保護をする必要があるからである。 Thereafter, switching and returning between the first overcurrent detection voltage generation circuit 8 and the second overcurrent detection voltage generation circuit 9 are repeated while the small overcurrent flows. The value of the counter unit 33 is counted up every time an H level signal is input from the overcurrent detection circuit 5, and when it reaches a predetermined number N, the H level signal is output. Since the time required for one switching and returning is constant (= T 1 ), the time until the count value reaches N is also a predetermined constant time (N times arrival time). That is, when the small overcurrent flows for the predetermined time (N times arrival time), the count value reaches N and the counter unit 33 outputs an H level signal.
This output is input to the OR circuit 34, which outputs an H level signal and turns off the FET 12. That is, the FET 12 is turned off when a predetermined time (N times arrival time) flows even with a small overcurrent. The reason for this is that the FET 12, the wiring 13, etc. may be burned out if it flows for a long time even with a small overcurrent, and it is necessary to protect it.

（３）小過電流だが短時間（所定時間以下）しか流れなかった場合
ここで言う短時間とは、カウンタ部３３のカウント値が所定回数Ｎに達しない程度の時間のことである。この場合には、小過電流が流れている間は第１過電流検出用電圧発生回路８と第２過電流検出用電圧発生回路９との間の切替，復帰を繰返すだけである。従って、第１過電流検出用電圧発生回路８にした時は、過電流検出回路５から過電流検出信号が発せられるが、第２過電流検出用電圧発生回路９にした時は発せられないということを繰返す。 (3) When a small overcurrent has flowed for only a short time (predetermined time or less) The short time referred to here is a time that the count value of the counter unit 33 does not reach the predetermined number N. In this case, while the small overcurrent is flowing, only switching and returning between the first overcurrent detection voltage generation circuit 8 and the second overcurrent detection voltage generation circuit 9 are repeated. Therefore, when the first overcurrent detection voltage generation circuit 8 is used, an overcurrent detection signal is issued from the overcurrent detection circuit 5, but not when the second overcurrent detection voltage generation circuit 9 is used. Repeat that.

カウンタ部３３のカウント値は、第１過電流検出用電圧発生回路８を接続している状態で過電流検出信号が入力される毎に、カウントアップされるが、この場合の小過電流はカウント値が所定回数Ｎに達しない内に解消し、通常電流に戻るものであり、戻った後は過電流検出信号は入力されて来なくなる。入力されて来ない状態が第３の所定時間Ｔ3 継続すると、カウンタ部３３はリセットされる。これで過電流種類判別回路３０は、元の状態に戻り、結局、ＦＥＴ１２をオフするという保護動作はなされない。 The count value of the counter unit 33 is counted up every time an overcurrent detection signal is input while the first overcurrent detection voltage generation circuit 8 is connected. In this case, the small overcurrent is counted. The value is canceled before the predetermined number of times N is reached, and the current returns to the normal current. After the return, the overcurrent detection signal is not input. When the state of no input continues for the third predetermined time T 3 , the counter unit 33 is reset. As a result, the overcurrent type discriminating circuit 30 returns to the original state, and eventually the protection operation of turning off the FET 12 is not performed.

電源投入時に流れる突入電流は短時間しか流れないから、この場合（短時間小過電流の場合）に該当する。従って、突入電流が流れた時にＦＥＴ１２がオフされるというような誤遮断が生ずることはなくなる。
なお、小過電流の場合、次の過電流検出信号が過電流種類判別回路３０に入って来るのは、切替周期のＴ1 後ゆえ、Ｔ3 はそれより大にしておく必要がある（もしＴ1 より小ならばカウントアップする前にリセットされてしまう）。従って、Ｔ1 〜Ｔ3 の大小関係は、Ｔ3 ＞Ｔ1 ＞Ｔ2 となる。 Since the inrush current that flows when the power is turned on flows only for a short time, this is the case (a case of a short overcurrent for a short time). Therefore, there is no possibility of erroneous interruption such that the FET 12 is turned off when an inrush current flows.
In the case of a small overcurrent, the following overcurrent detection signal comes into the overcurrent type determination circuit 30, because after T 1 of the switching period, T 3, it is necessary to than the large (if It would be reset before counting up if less than T 1). Therefore, the magnitude relationship of T 1 to T 3 is T 3 > T 1 > T 2 .

１…過電流保護電源装置、２…スイッチ部、３…制御回路、４…電流変換回路、５…過電流検出回路、６…過電流検出用電圧発生回路、７…切替回路、８…第１過電流検出用電圧発生回路、９…第２過電流検出用電圧発生回路、１１…直流電源、１２…ＦＥＴ、１３…配線、１４…負荷、２０…スイッチ、２１…抵抗、３０…過電流種類判別回路、３１…タイマ部、３２…ディジタルフィルタ部、３３…カウンタ部、３４…ＯＲ回路、３５…ＡＮＤ回路、３６…ＯＲ回路、４０…抵抗、４１…オペアンプ、４２…ＦＥＴ、５０…コンパレータ、５１…比較基準電源、６０〜６２…抵抗、６３…容量素子、７０，７１…抵抗、７２，７３…ＦＥＴ、７４…反転回路、７５，７６…ＦＥＴ、８０…抵抗、１０１…スイッチ信号入力端子、１０２…ツェナーダイオード、１０３，１０４…抵抗、１１０…温度検出回路、１１１，１１２…抵抗、１１３…ダイオード部、１１４…ＦＥＴ、１２０…遮断ラッチ回路、１２１，１２２…抵抗、１２３〜１２６…ＦＥＴ、１３０…電流制限回路、１３１，１３２…ＦＥＴ、１３３…ダイオード   DESCRIPTION OF SYMBOLS 1 ... Overcurrent protection power supply device, 2 ... Switch part, 3 ... Control circuit, 4 ... Current conversion circuit, 5 ... Overcurrent detection circuit, 6 ... Overcurrent detection voltage generation circuit, 7 ... Switching circuit, 8 ... 1st Overcurrent detection voltage generation circuit, 9 ... second overcurrent detection voltage generation circuit, 11 ... DC power supply, 12 ... FET, 13 ... wiring, 14 ... load, 20 ... switch, 21 ... resistance, 30 ... overcurrent type Discrimination circuit 31 ... Timer unit 32 ... Digital filter unit 33 ... Counter unit 34 ... OR circuit 35 ... AND circuit 36 ... OR circuit 40 ... Resistance 41 ... Operational amplifier 42 ... FET 50 ... Comparator 51 ... Comparison reference power supply, 60-62 ... Resistance, 63 ... Capacitance element, 70,71 ... Resistance, 72,73 ... FET, 74 ... Inverting circuit, 75,76 ... FET, 80 ... Resistance, 101 ... Switch signal input terminal , 102 ... Ener diode, 103, 104 ... resistor, 110 ... temperature detection circuit, 111,112 ... resistor, 113 ... diode section, 114 ... FET, 120 ... cut-off latch circuit, 121,122 ... resistor, 123-126 ... FET, 130 ... Current limiting circuit 131, 132 ... FET, 133 ... diode

Claims (6)

直流電源と負荷との間に制御回路により制御されるスイッチ用の第１のＦＥＴ（電界効果トランジスタ）が接続されて成る電源装置に対し、
前記第１のＦＥＴの端子間電圧に比例した比例電流を生成する電流変換回路と、
容量素子を含む一次遅れ回路として構成され、該比例電流が流されるよう該電流変換回路に直列接続され、その接続点の電圧を過電流検出用電圧として用いるようにした過電流検出用電圧発生回路と、
該過電流検出用電圧と比較基準電圧とを比較して過電流検出信号を生成し、前記制御回路へ入力する過電流検出回路とを付加すると共に、
該過電流検出信号が入力されて来たとき前記第１のＦＥＴをオフして過電流保護をする構成を前記制御回路内に設けた
ことを特徴とする過電流保護電源装置。 For a power supply device in which a first FET (field effect transistor) for switching controlled by a control circuit is connected between a DC power supply and a load,
A current conversion circuit for generating a proportional current proportional to the voltage across the terminals of the first FET;
An overcurrent detection voltage generation circuit configured as a first-order lag circuit including a capacitive element, connected in series to the current conversion circuit so that the proportional current flows, and using the voltage at the connection point as an overcurrent detection voltage When,
The overcurrent detection voltage and the comparison reference voltage are compared to generate an overcurrent detection signal, and an overcurrent detection circuit to be input to the control circuit is added.
An overcurrent protection power supply device comprising: a configuration in the control circuit for providing overcurrent protection by turning off the first FET when the overcurrent detection signal is input. 過電流検出用電圧発生回路が、
容量素子と第２の抵抗との並列接続体と、
該並列接続体に直列接続された第３の抵抗と、
該並列接続体と第３の抵抗との直列接続体に並列接続された第４の抵抗と
により構成されていることを特徴とする請求項１記載の過電流保護電源装置。 The voltage generator for overcurrent detection
A parallel connection of a capacitive element and a second resistor;
A third resistor connected in series to the parallel connection;
2. The overcurrent protection power supply device according to claim 1, comprising a fourth resistor connected in parallel to a series connection body of the parallel connection body and a third resistance. 直流電源と負荷との間に制御回路により制御されるスイッチ用の第１のＦＥＴ（電界効果トランジスタ）が接続されて成る電源装置に対し、
前記第１のＦＥＴの端子間電圧に比例した比例電流を生成する電流変換回路と、
第５の抵抗で構成される第１過電流検出用電圧発生回路と、
容量素子を含む一次遅れ回路として構成される第２過電流検出用電圧発生回路と、
前記比例電流が流されるよう前記電流変換回路に直列接続する回路を、当初は前記第１過電流検出用電圧発生回路に、次には前記第２過電流検出用電圧発生回路にと交互に切り替える切替回路であって、前記電流変換回路との接続点の電圧が過電流検出用電圧として用いられるようにされた切替回路と、
該過電流検出用電圧と比較基準電圧とを比較して過電流検出信号を生成し、前記制御回路へ入力する過電流検出回路とを付加すると共に、
該過電流検出信号の入力状況に応じて前記第１過電流検出用電圧発生回路，前記第２過電流検出用電圧発生回路の切り替えを行って過電流の種類を判別する過電流種類判別回路を前記制御回路内に設け、過電流の種類によって異なる保護動作をするようにした
ことを特徴とする過電流保護電源装置。 For a power supply device in which a first FET (field effect transistor) for switching controlled by a control circuit is connected between a DC power supply and a load,
A current conversion circuit for generating a proportional current proportional to the voltage across the terminals of the first FET;
A first overcurrent detection voltage generation circuit including a fifth resistor;
A second overcurrent detection voltage generation circuit configured as a first-order lag circuit including a capacitive element;
A circuit connected in series with the current conversion circuit so that the proportional current flows is switched to the first overcurrent detection voltage generation circuit at first, and then to the second overcurrent detection voltage generation circuit alternately. A switching circuit, wherein a voltage at a connection point with the current conversion circuit is used as an overcurrent detection voltage;
The overcurrent detection voltage and the comparison reference voltage are compared to generate an overcurrent detection signal, and an overcurrent detection circuit to be input to the control circuit is added.
An overcurrent type discriminating circuit for discriminating the type of overcurrent by switching between the first overcurrent detection voltage generation circuit and the second overcurrent detection voltage generation circuit according to an input state of the overcurrent detection signal; An overcurrent protection power supply device provided in the control circuit, wherein the protection operation varies depending on the type of overcurrent. 第２過電流検出用電圧発生回路が、
容量素子と第２の抵抗との並列接続体と、
該並列接続体に直列接続された第３の抵抗と、
該並列接続体と第３の抵抗との直列接続体に並列接続された第４の抵抗と
により構成されている
ことを特徴とする請求項３記載の過電流保護電源装置。 The second overcurrent detection voltage generation circuit is
A parallel connection of a capacitive element and a second resistor;
A third resistor connected in series to the parallel connection;
4. The overcurrent protection power supply device according to claim 3, comprising a fourth resistor connected in parallel to a series connection body of the parallel connection body and a third resistance. 切替回路が、
第１過電流検出用電圧発生回路に直列接続された第３のＦＥＴと、
第２過電流検出用電圧発生回路に直列接続された第４のＦＥＴと、
過電流種類判別回路からＬレベルの信号が入力されると第３のＦＥＴがオン、第４のＦＥＴがオフし、Ｈレベルの信号が入力されると第３のＦＥＴがオフ、第４のＦＥＴがオンする回路と
により構成されている
ことを特徴とする請求項３または４記載の過電流保護電源装置。 The switching circuit
A third FET connected in series to the first overcurrent detection voltage generation circuit;
A fourth FET connected in series to the second overcurrent detection voltage generation circuit;
When an L level signal is input from the overcurrent type discrimination circuit, the third FET is turned on and the fourth FET is turned off. When an H level signal is input, the third FET is turned off. The overcurrent protection power supply device according to claim 3 or 4, wherein the overcurrent protection power supply device comprises a circuit that turns on. 過電流種類判別回路が、
過電流検出のＨレベル信号の入力より第１の所定時間はＨレベル信号を出力するタイマ部と、
過電流検出のＨレベル信号の入力が第２の所定時間継続した場合Ｈレベル信号を出力するディジタルフィルタ部と、
タイマ部の出力がＨレベルからＬレベルになってから、第３の所定時間内に過電流検出のＨレベル信号が発生する毎にカウントアップし、カウントが所定回数Ｎに達すればＨレベル信号を出力し、該時間内に入力が無い場合はリセットされるカウンタ部と、
一方の入力端子に過電流検出信号が入力され、他方の入力端子は前記タイマ部の出力端子と接続された第１のＯＲ回路と、
一方の入力端子は前記タイマ部の出力端子と接続され、他方の入力端子は前記ディジタルフィルタ部の出力端子と接続されたＡＮＤ回路と、
一方の入力端子は該ＡＮＤ回路の出力端子と接続され、他方の入力端子は前記カウンタ部の出力端子と接続された第２のＯＲ回路と
により構成され、
該第２のＯＲ回路から出力されるＨレベル信号は第１のＦＥＴをオフするのに使用し、
前記第１のＯＲ回路から出力される信号は切替回路の切り替えに使用するようにした
ことを特徴とする請求項３，４または５記載の過電流保護電源装置。 The overcurrent type discrimination circuit
A timer unit that outputs an H level signal for a first predetermined time from the input of an H level signal for overcurrent detection;
A digital filter unit that outputs an H level signal when input of an H level signal for overcurrent detection continues for a second predetermined time;
When the output of the timer unit changes from H level to L level, the counter counts up each time an H current signal for overcurrent detection is generated within the third predetermined time, and if the count reaches N a predetermined number of times, the H level signal is output. A counter unit that outputs and resets if there is no input within the time;
An overcurrent detection signal is input to one input terminal, and the other input terminal is connected to the output terminal of the timer unit;
One input terminal is connected to the output terminal of the timer unit, and the other input terminal is an AND circuit connected to the output terminal of the digital filter unit;
One input terminal is connected to the output terminal of the AND circuit, and the other input terminal is constituted by a second OR circuit connected to the output terminal of the counter unit,
The H level signal output from the second OR circuit is used to turn off the first FET,
6. The overcurrent protection power supply apparatus according to claim 3, wherein the signal output from the first OR circuit is used for switching of a switching circuit.
JP2011095532A 2011-04-21 2011-04-21 Overcurrent protection power supply Withdrawn JP2012227845A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011095532A JP2012227845A (en) 2011-04-21 2011-04-21 Overcurrent protection power supply

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011095532A JP2012227845A (en) 2011-04-21 2011-04-21 Overcurrent protection power supply

Publications (1)

Publication Number Publication Date
JP2012227845A true JP2012227845A (en) 2012-11-15

Family

ID=47277526

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011095532A Withdrawn JP2012227845A (en) 2011-04-21 2011-04-21 Overcurrent protection power supply

Country Status (1)

Country Link
JP (1) JP2012227845A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9705394B2 (en) 2012-05-01 2017-07-11 Shunzou Ohshima Overcurrent protection power supply apparatus
JP2017182799A (en) * 2016-03-25 2017-10-05 古河電気工業株式会社 Power supply device
US10312804B2 (en) 2016-02-05 2019-06-04 Shunzou Ohshima Power supply apparatus with power factor correction using fixed on and off periods
JP2019134233A (en) * 2018-01-29 2019-08-08 株式会社東芝 Driver circuit with overcurrent protection function
CN113241747A (en) * 2020-01-22 2021-08-10 台达电子工业股份有限公司 Overcurrent protection circuit and power circuit
WO2023068627A1 (en) * 2021-10-18 2023-04-27 한양대학교 산학협력단 Short-circuit protection device for switch

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9705394B2 (en) 2012-05-01 2017-07-11 Shunzou Ohshima Overcurrent protection power supply apparatus
US10312804B2 (en) 2016-02-05 2019-06-04 Shunzou Ohshima Power supply apparatus with power factor correction using fixed on and off periods
JP2017182799A (en) * 2016-03-25 2017-10-05 古河電気工業株式会社 Power supply device
JP2019134233A (en) * 2018-01-29 2019-08-08 株式会社東芝 Driver circuit with overcurrent protection function
US11128289B2 (en) 2018-01-29 2021-09-21 Kabushiki Kaisha Toshiba Driver circuit having overcurrent protection function
CN113241747A (en) * 2020-01-22 2021-08-10 台达电子工业股份有限公司 Overcurrent protection circuit and power circuit
WO2023068627A1 (en) * 2021-10-18 2023-04-27 한양대학교 산학협력단 Short-circuit protection device for switch

Similar Documents

Publication Publication Date Title
JP2012227845A (en) Overcurrent protection power supply
JP6632794B2 (en) System for powering a load coupled from an input node to an output node
EP2584701B1 (en) Control apparatus for switching device
JP2017521982A5 (en)
US9748789B2 (en) Charging/discharging control circuit, charging/discharging control device, and battery device
US9647469B2 (en) Charge and discharge control circuit, charge and discharge control unit, and battery device
US8045310B2 (en) Semiconductor device with overcurrent protection
WO2006059646A1 (en) Power supply controller
JP2009212704A (en) Power switching circuit
JP6381023B2 (en) Inrush current limiting circuit
US9941717B2 (en) Battery device
TW201230578A (en) Battery state monitoring circuit and battery device
US9203119B2 (en) Battery device
JP2007288356A (en) Power supply control device
JP2014054157A (en) Overcurrent protection power unit
JP6003819B2 (en) Transistor drive circuit
JP2012235398A (en) Overcurrent protection power supply
KR102252366B1 (en) Battery state monitoring circuit and battery device
JP2012244716A (en) Protection circuit and electronic apparatus
JP6413502B2 (en) Alarm processing circuit
KR20180099162A (en) System for preventing over current flow
JP2000013991A (en) Method and circuit for limiting overcurrent using mosfet switch
JP2014060581A (en) Load drive circuit
JP5171979B2 (en) Electronic control unit
JP2010278866A (en) Protection device of semiconductor device

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20140701