JP2012222025A - Semiconductor device manufacturing method and semiconductor device - Google Patents

Semiconductor device manufacturing method and semiconductor device Download PDF

Info

Publication number
JP2012222025A
JP2012222025A JP2011083530A JP2011083530A JP2012222025A JP 2012222025 A JP2012222025 A JP 2012222025A JP 2011083530 A JP2011083530 A JP 2011083530A JP 2011083530 A JP2011083530 A JP 2011083530A JP 2012222025 A JP2012222025 A JP 2012222025A
Authority
JP
Japan
Prior art keywords
metal
semiconductor device
electrode
manufacturing
present
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011083530A
Other languages
Japanese (ja)
Other versions
JP5817183B2 (en
Inventor
Koichiro Nishizawa
弘一郎 西沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2011083530A priority Critical patent/JP5817183B2/en
Publication of JP2012222025A publication Critical patent/JP2012222025A/en
Application granted granted Critical
Publication of JP5817183B2 publication Critical patent/JP5817183B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Weting (AREA)
  • ing And Chemical Polishing (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor manufacturing method and a semiconductor device, which can make an insulation film adhere tightly to a metal.SOLUTION: A semiconductor device manufacturing method according to the present invention comprises the steps of: forming a polycrystalline metal on a substrate; wet etching a surface of the metal at an etching rate of less than 1.0 μm/min such that surface roughness Ra of the metal becomes larger than 0.051 μm and a plurality of holes of 1-10 μm diameter extending in random directions are formed on the surface of the metal; and forming an insulation film on the surface of the metal.

Description

本発明は、金属表面に絶縁膜を形成する半導体装置の製造方法とその製造方法で製造された半導体装置に関する。   The present invention relates to a manufacturing method of a semiconductor device in which an insulating film is formed on a metal surface and a semiconductor device manufactured by the manufacturing method.

特許文献１には、有意な表面粗さとなるように加工した金属の表面に絶縁膜を形成する技術が開示されている。この技術は、粗い金属表面に絶縁膜を形成することでアンカー効果を生じさせて、絶縁膜を金属表面に密着させるものである。   Patent Document 1 discloses a technique for forming an insulating film on a metal surface processed to have a significant surface roughness. In this technique, an insulating film is formed on a rough metal surface to cause an anchor effect, and the insulating film is adhered to the metal surface.

再公表０６／０６８０００号公報Republished 06/068000 publication

特許文献１に開示の技術では、絶縁膜が金属表面に十分密着せず剥がれることがあった。絶縁膜が剥がれると、半導体装置の電気特性が劣化したり耐湿信頼性が低下したりすることがあった。   In the technique disclosed in Patent Document 1, the insulating film may peel off without being sufficiently adhered to the metal surface. When the insulating film is peeled off, the electrical characteristics of the semiconductor device may be deteriorated or the moisture resistance reliability may be reduced.

本発明は、上述のような課題を解決するためになされたもので、絶縁膜を金属表面に密着させることができる半導体装置の製造方法と半導体装置を提供することを目的とする。   The present invention has been made to solve the above-described problems, and an object of the present invention is to provide a method of manufacturing a semiconductor device and a semiconductor device capable of bringing an insulating film into close contact with a metal surface.

本願の発明に係る半導体装置の製造方法は、基板上に多結晶の金属を形成する工程と、該金属の表面粗さＲａが０．０５１μｍより大きくなり、かつ該金属の表面に１〜１０μｍ径のランダムな方向に伸びる複数の穴が形成されるように、該金属の表面を１．０μｍ／ｍｉｎ未満のエッチングレートでウェットエッチする工程と、該金属の表面に絶縁膜を形成する工程と、を備えたことを特徴とする。   The method of manufacturing a semiconductor device according to the present invention includes a step of forming a polycrystalline metal on a substrate, a surface roughness Ra of the metal is greater than 0.051 μm, and a diameter of 1 to 10 μm on the surface of the metal. A step of wet etching the surface of the metal at an etching rate of less than 1.0 μm / min so as to form a plurality of holes extending in a random direction, and a step of forming an insulating film on the surface of the metal; It is provided with.

本願の発明に係る半導体装置は、表面粗さＲａが０．０５１μｍより大きく、かつ表面に１〜１０μｍ径のランダムな方向に伸びた複数の穴が形成された金属と、該金属の表面に形成された絶縁膜と、を備えたことを特徴とする。   A semiconductor device according to the invention of the present application is formed on a surface of a metal having a surface roughness Ra larger than 0.051 μm and having a plurality of holes extending in a random direction with a diameter of 1 to 10 μm formed on the surface, and the surface of the metal And an insulating film formed.

本発明によれば、金属の表面粗さＲａが０．０５１μｍより大きくなり、かつ金属の表面に１〜１０μｍ径のランダムな方向に伸びる複数の穴が形成されるので、絶縁膜を金属表面に密着させることができる。   According to the present invention, the surface roughness Ra of the metal is larger than 0.051 μm, and a plurality of holes extending in a random direction with a diameter of 1 to 10 μm are formed on the surface of the metal. It can be adhered.

本発明の実施の形態１に係る半導体装置の断面図である。It is sectional drawing of the semiconductor device which concerns on Embodiment 1 of this invention. 本発明の実施の形態１に係る半導体装置の製造方法を示すフローチャートである。3 is a flowchart showing a method for manufacturing the semiconductor device according to the first embodiment of the present invention. 基板上にレジストパターンを形成したことを示す図である。It is a figure which shows having formed the resist pattern on the board | substrate. Ａｕを形成したことを示す図である。It is a figure which shows having formed Au. リフトオフしたことを示す図である。It is a figure which shows having lifted off. Ａｕ電極の表面が粗化されたことを示す図である。It is a figure which shows that the surface of Au electrode was roughened. ポリイミド膜を形成したことを示す図である。It is a figure which shows having formed the polyimide film. 本発明の実施の形態１に係る半導体装置の製造方法と比較例の半導体装置の製造方法を比較した表である。3 is a table comparing a method for manufacturing a semiconductor device according to the first embodiment of the present invention and a method for manufacturing a semiconductor device of a comparative example. 本発明の実施の形態１に係るウェットエッチ処理後のＡｕ電極表面のＳＥＭ写真（Ａ）と比較例のウェットエッチ処理後のＡｕ電極表面のＳＥＭ写真（Ｂ）である。It is the SEM photograph (A) of the Au electrode surface after the wet etching process which concerns on Embodiment 1 of this invention, and the SEM photograph (B) of the Au electrode surface after the wet etching process of a comparative example. 膜剥がし試験について示す図である。It is a figure shown about a film peeling test. 本発明の実施の形態１に係る半導体装置の製造方法で製造された１０個のサンプル、及び比較例の製造方法で製造された１０個のサンプルを対象とした膜剥がし試験の結果を示す表である。10 is a table showing the results of a film peeling test for 10 samples manufactured by the manufacturing method of the semiconductor device according to the first embodiment of the present invention and 10 samples manufactured by the manufacturing method of the comparative example. is there. 本発明のポリイミド膜の付着力と比較例のポリイミド膜の付着力を示すグラフである。It is a graph which shows the adhesive force of the polyimide film of this invention, and the adhesive force of the polyimide film of a comparative example. 多層配線構造の各層の配線の表面を粗化したことを示す断面図である。It is sectional drawing which shows having roughened the surface of the wiring of each layer of a multilayer wiring structure.

実施の形態１．
図１は、本発明の実施の形態１に係る半導体装置の断面図である。本発明の半導体装置は、基板１０を備えている。基板１０の上にはＡｕ電極１２が形成されている。Ａｕ電極１２の表面には複数の小さい穴１２ａと複数の大きい穴１２ｂが形成されている。小さい穴１２ａが形成されていることで、Ａｕ電極１２の表面の表面粗さＲａは０．２４６μｍとなっている。一方、大きい穴１２ｂは、１〜１０μｍ径のランダムな方向に伸びた穴である。なお、大きい穴１２ｂは表面粗さＲａには有意な寄与をしないものである。 Embodiment 1 FIG.
FIG. 1 is a cross-sectional view of a semiconductor device according to Embodiment 1 of the present invention. The semiconductor device of the present invention includes a substrate 10. An Au electrode 12 is formed on the substrate 10. A plurality of small holes 12 a and a plurality of large holes 12 b are formed on the surface of the Au electrode 12. Since the small hole 12a is formed, the surface roughness Ra of the surface of the Au electrode 12 is 0.246 μm. On the other hand, the large hole 12b is a hole extending in a random direction with a diameter of 1 to 10 μm. The large holes 12b do not contribute significantly to the surface roughness Ra.

Ａｕ電極１２の表面にはポリイミド膜１４が形成されている。ポリイミド膜１４は、前述の小さい穴１２ａ及び大きい穴１２ｂを埋めるように形成されている。   A polyimide film 14 is formed on the surface of the Au electrode 12. The polyimide film 14 is formed so as to fill the small hole 12a and the large hole 12b described above.

図２は、本発明の実施の形態１に係る半導体装置の製造方法を示すフローチャートである。本発明の実施の形態１に係る半導体装置の製造方法では、まず、基板上にレジストパターンを形成する（ステップ２０）。次いで、基板及びレジストパターンの上にＡｕを形成し（ステップ２２）、その後にリフトオフ工程を実施する（ステップ２４）。リフトオフ後に残ったＡｕはＡｕ電極である。このＡｕ電極は、表面粗化される（ステップ２６）。最後に、表面粗化されたＡｕ電極にポリイミド膜を形成（ステップ２８）して処理を終了する。以後、各ステップの詳細を説明する。   FIG. 2 is a flowchart showing a method for manufacturing the semiconductor device according to the first embodiment of the present invention. In the method for manufacturing a semiconductor device according to the first embodiment of the present invention, first, a resist pattern is formed on a substrate (step 20). Next, Au is formed on the substrate and the resist pattern (step 22), and then a lift-off process is performed (step 24). Au remaining after the lift-off is an Au electrode. The Au electrode is roughened (step 26). Finally, a polyimide film is formed on the surface-roughened Au electrode (step 28), and the process ends. Hereinafter, details of each step will be described.

まず基板上にレジストパターンを形成する。図３は、基板１０上にレジストパターン３０を形成したことを示す図である。レジストパターン３０の形成後にはＡｕを形成する。図４は、Ａｕを形成したことを示す図である。Ａｕは、蒸着法により形成される。基板１０の上にはＡｕ電極１２が形成され、レジストパターン３０の上にはＡｕ電極３２が形成される。Ａｕ電極１２及び３２は多結晶である。なお、Ａｕの形成には、蒸着以外にもスパッタリング法、電解めっき、あるいは無電解めっきを用いてもよい。   First, a resist pattern is formed on the substrate. FIG. 3 is a view showing that a resist pattern 30 is formed on the substrate 10. After the resist pattern 30 is formed, Au is formed. FIG. 4 is a diagram showing the formation of Au. Au is formed by a vapor deposition method. An Au electrode 12 is formed on the substrate 10, and an Au electrode 32 is formed on the resist pattern 30. The Au electrodes 12 and 32 are polycrystalline. In addition to the vapor deposition, Au may be formed by sputtering, electrolytic plating, or electroless plating.

次いで、レジストパターン３０上のＡｕ電極３２をリフトオフする。リフトオフとは、レジストパターン３０を有機溶剤中に浸漬してレジストパターン３０を剥がし、Ａｕ電極３２も除去することである。図５は、リフトオフしたことを示す図である。リフトオフを終えると、基板１０上にはＡｕ電極１２が残る。Ａｕ電極１２は半導体装置の電極となる部分である。リフトオフ後のＡｕ電極１２の表面粗さＲａは０．００９μｍである。   Next, the Au electrode 32 on the resist pattern 30 is lifted off. Lift-off means that the resist pattern 30 is immersed in an organic solvent to peel off the resist pattern 30, and the Au electrode 32 is also removed. FIG. 5 is a diagram showing lift-off. When the lift-off is completed, the Au electrode 12 remains on the substrate 10. The Au electrode 12 is a portion that becomes an electrode of the semiconductor device. The surface roughness Ra of the Au electrode 12 after lift-off is 0.009 μm.

次いで、Ａｕ電極１２の表面を粗化する。ここでは、ヨウ素：ヨウ化カリウム：水が５：２０：７５であるヨウ素ヨウ化カリウム溶液を用いてＡｕ電極１２の表面をウェットエッチングする。すなわち、ヨウ化カリウム濃度を２０％以下としたヨウ素ヨウ化カリウム溶液でウェットエッチングを実施する。このウェットエッチングは、エッチングレートが０．１μｍ／ｍｉｎである。このウェットエッチングを５分間継続することによりＡｕ電極１２の表面粗さＲａは０．２４６μｍとなり、かつＡｕ電極１２の表面に１〜１０μｍ径のランダムな方向に伸びる複数の穴が形成される。図６は、Ａｕ電極１２の表面が粗化されたことを示す図である。   Next, the surface of the Au electrode 12 is roughened. Here, the surface of the Au electrode 12 is wet etched using an iodine potassium iodide solution in which iodine: potassium iodide: water is 5:20:75. That is, wet etching is performed with a potassium iodide iodide solution having a potassium iodide concentration of 20% or less. This wet etching has an etching rate of 0.1 μm / min. By continuing this wet etching for 5 minutes, the surface roughness Ra of the Au electrode 12 becomes 0.246 μm, and a plurality of holes extending in a random direction with a diameter of 1 to 10 μm are formed on the surface of the Au electrode 12. FIG. 6 is a diagram showing that the surface of the Au electrode 12 is roughened.

次いで、Ａｕ電極１２の表面に有機高分子膜であるポリイミド膜を形成する。ポリイミド膜は、基板１０（通常円形で直径2インチ〜8インチ程度）を１０００〜３０００ｒｐｍ程度の速さで回転させた状態で、基板１０表面にポリアミック酸溶液を塗布し、均一に塗り広げる。その後、２００℃〜４００℃程度で1時間ほどキュアを行いポリイミド膜として形成する。図７は、ポリイミド膜１４を形成したことを示す図である。図７の破線部を拡大した図が図１である。   Next, a polyimide film that is an organic polymer film is formed on the surface of the Au electrode 12. The polyimide film is uniformly spread by applying a polyamic acid solution to the surface of the substrate 10 in a state where the substrate 10 (usually circular and having a diameter of about 2 to 8 inches) is rotated at a speed of about 1000 to 3000 rpm. Thereafter, curing is performed at about 200 ° C. to 400 ° C. for about 1 hour to form a polyimide film. FIG. 7 is a view showing that the polyimide film 14 has been formed. FIG. 1 is an enlarged view of the broken line portion of FIG.

本発明の実施の形態１に係る半導体装置の製造方法によれば、Ａｕ電極１２の表面に小さい穴１４ａを形成して、表面粗さＲａを０．２４６μｍまで高めることができる。また、Ａｕ電極１２に大きい穴１２ｂも形成することができる。そして、これら小さい穴１４ａ及び大きい穴１４ｂを埋めるようにポリイミド膜１４が形成されているので、十分なアンカー効果によりポリイミド膜１４をＡｕ電極１２に密着させることができる。   According to the method of manufacturing a semiconductor device according to the first embodiment of the present invention, the small hole 14a can be formed on the surface of the Au electrode 12, and the surface roughness Ra can be increased to 0.246 μm. In addition, a large hole 12 b can be formed in the Au electrode 12. Since the polyimide film 14 is formed so as to fill these small holes 14a and large holes 14b, the polyimide film 14 can be brought into close contact with the Au electrode 12 by a sufficient anchor effect.

本発明の実施の形態１に係る半導体装置の製造方法では、Ａｕ電極１２のウェットエッチのエッチングレートを低くして、Ａｕ電極１２に小さい穴１２ａと大きい穴１２ｂを形成している。このことについて理解を容易にするため、比較例について説明する。比較例の半導体装置の製造方法は、ヨウ素：ヨウ化カリウム：水が５：４５：５０であるヨウ素ヨウ化カリウム溶液を用いて０．５分間のウェットエッチングを行う点が本発明の実施の形態１に係る半導体装置の製造方法と相違する。図８は、本発明の実施の形態１に係る半導体装置の製造方法と比較例の半導体装置の製造方法を比較した表である。本発明の実施の形態１ではエッチングレートを０．１μｍ／ｍｉｎと低くしたのに対し、比較例ではエッチングレートを１μｍ／ｍｉｎと高くした。   In the method of manufacturing a semiconductor device according to the first embodiment of the present invention, the etching rate of the wet etching of the Au electrode 12 is lowered, and the small hole 12a and the large hole 12b are formed in the Au electrode 12. In order to facilitate understanding of this, a comparative example will be described. Embodiment of the present invention is that a semiconductor device manufacturing method of a comparative example performs wet etching for 0.5 minutes using a potassium iodide iodide solution in which iodine: potassium iodide: water is 5:45:50. 1 is different from the method for manufacturing a semiconductor device according to No. 1. FIG. 8 is a table comparing the manufacturing method of the semiconductor device according to the first embodiment of the present invention and the manufacturing method of the semiconductor device of the comparative example. In the first embodiment of the present invention, the etching rate was reduced to 0.1 μm / min, whereas in the comparative example, the etching rate was increased to 1 μm / min.

ここで、本発明の実施の形態１の場合でも比較例の場合でも、ウェットエッチ処理前のＡｕ電極の表面粗さＲａは０．００９μｍである。比較例ではウェットエッチ後のＡｕ電極の表面粗さＲａは０．０５０５μｍに過ぎない。一方本発明の実施の形態１の場合はＡｕ電極の表面粗さＲａが０．２４５μｍまで上昇する。また、比較例では１〜１０μｍ径のランダムな方向に伸びる複数の穴（大きな穴）は形成されないが、本発明の実施の形態ではこれらが形成される。   Here, in both the first embodiment of the present invention and the comparative example, the surface roughness Ra of the Au electrode before the wet etching process is 0.009 μm. In the comparative example, the surface roughness Ra of the Au electrode after wet etching is only 0.0505 μm. On the other hand, in the case of Embodiment 1 of the present invention, the surface roughness Ra of the Au electrode increases to 0.245 μm. In the comparative example, a plurality of holes (large holes) extending in a random direction with a diameter of 1 to 10 μm are not formed, but these are formed in the embodiment of the present invention.

図９は、本発明の実施の形態１に係るウェットエッチ処理後のＡｕ電極表面のＳＥＭ写真（Ａ）と比較例のウェットエッチ処理後のＡｕ電極表面のＳＥＭ写真（Ｂ）である。ＳＥＭ写真の比較から、比較例よりも本発明においてＡｕ電極の表面を粗くできることが分かる。すなわち、本発明の実施の形態に係る半導体装置の製造方法によれば、比較例の方法と比較して、アンカー効果を高めることができる。   FIG. 9 shows an SEM photograph (A) of the surface of the Au electrode after the wet etching process according to Embodiment 1 of the present invention and an SEM photograph (B) of the surface of the Au electrode after the wet etching process of the comparative example. From the comparison of SEM photographs, it can be seen that the surface of the Au electrode can be made rougher in the present invention than in the comparative example. That is, according to the method for manufacturing a semiconductor device according to the embodiment of the present invention, the anchor effect can be enhanced as compared with the method of the comparative example.

ところで、Ａｕ電極１２は多結晶であるため、結晶面方位の異なる結晶粒ごとにエッチングのスピードがまちまちである。すなわち、速くエッチングされる結晶粒（結晶粒Ａとする）とゆっくりエッチングされる結晶粒（結晶粒Ｂとする）が存在する。本発明の実施の形態に係る半導体装置の製造方法では、Ａｕ電極１２のエッチングレートを低くし、その分エッチング時間を長くとることで、結晶粒Ａのエッチングが十分進むようにした。その結果、結晶粒Ａが深くエッチングされて大きな穴１４ｂを形成できる。   By the way, since the Au electrode 12 is polycrystalline, the etching speed varies depending on crystal grains having different crystal plane orientations. That is, there are crystal grains that are etched quickly (referred to as crystal grains A) and crystal grains that are etched slowly (referred to as crystal grains B). In the method of manufacturing a semiconductor device according to the embodiment of the present invention, the etching rate of the Au electrode 12 is lowered, and the etching time is increased accordingly, so that the etching of the crystal grains A is sufficiently advanced. As a result, the crystal grains A are deeply etched to form a large hole 14b.

本発明の実施の形態１に係る半導体装置と、比較例の半導体装置とに膜剥がし試験を実施した。図１０は、膜剥がし試験について示す図である。膜剥がし試験は、エポキシ樹脂３６によりポリイミド膜１４とスタッド３８を接着し、スタッド３８を上方（矢印方向）に引っ張る方法である、セバスチャン法と呼ばれるものである。スタッド３８を引っ張ることによりポリイミド膜１４がＡｕ電極１２から剥がれた場合（図１０左側）を、「ポリイミド膜剥がれ」と称する。ポリイミド膜剥がれが起きたときのスタッド３８にかけられた力は、ポリイミド膜１４のＡｕ電極１２への付着力を反映している。一方スタッド３８がエポキシ樹脂３６から剥がれてしまった場合（図１０右側）を「接着剤剥がれ」と称する。接着剤剥がれが起きたときは、ポリイミド膜１４の付着力が測定できていない。   A film peeling test was performed on the semiconductor device according to the first embodiment of the present invention and the semiconductor device of the comparative example. FIG. 10 is a diagram showing a film peeling test. The film peeling test is a method called the Sebastian method, which is a method of bonding the polyimide film 14 and the stud 38 with the epoxy resin 36 and pulling the stud 38 upward (in the direction of the arrow). A case where the polyimide film 14 is peeled from the Au electrode 12 by pulling the stud 38 (left side in FIG. 10) is referred to as “polyimide film peeling”. The force applied to the stud 38 when the polyimide film is peeled off reflects the adhesion force of the polyimide film 14 to the Au electrode 12. On the other hand, the case where the stud 38 is peeled off from the epoxy resin 36 (right side in FIG. 10) is referred to as “adhesive peeling”. When the adhesive peeling occurs, the adhesive force of the polyimide film 14 cannot be measured.

図１１は、本発明の実施の形態１に係る半導体装置の製造方法で製造された１０個のサンプル、及び比較例の製造方法で製造された１０個のサンプルを対象とした膜剥がし試験の結果を示す表である。本発明のサンプルでは３枚のサンプルでポリイミド膜１４の付着力が測定でき、比較例のサンプルでは６枚のサンプルでポリイミド膜１４の付着力が測定できた。図１２は、本発明のポリイミド膜１４の付着力と比較例のポリイミド膜１４の付着力を示すグラフである。このグラフから、本発明では３枚とも５００ｈｆｇ／ｃｍ２以上の剥がれ強度が得られたが、比較例では６枚中２枚のサンプルで４００ｈｆｇ／ｃｍ２以下の剥がれ強度となった。よって、本発明の方がポリイミド膜をＡｕ電極に密着させることができる。 FIG. 11 shows the results of a film peeling test for 10 samples manufactured by the method for manufacturing a semiconductor device according to the first embodiment of the present invention and 10 samples manufactured by the manufacturing method of the comparative example. It is a table | surface which shows. With the sample of the present invention, the adhesion of the polyimide film 14 could be measured with three samples, and with the sample of the comparative example, the adhesion of the polyimide film 14 could be measured with six samples. FIG. 12 is a graph showing the adhesion force of the polyimide film 14 of the present invention and the adhesion force of the polyimide film 14 of the comparative example. From this graph, it 500hfg / cm 2 or more peeling strength with three in the present invention is obtained, it became 400hfg / cm 2 or less in peeling strength of the two in six samples in the comparative example. Therefore, the polyimide film can be adhered to the Au electrode in the present invention.

本発明の実施の形態１に係る半導体装置の製造方法は様々な変形が可能である。本発明は金属表面を粗化するために行われるウェットエッチングのエッチングレートを制御して十分に表面を粗くするものである。従って、例えばＡｕ金属の表面粗さＲａは０．２４６μｍ未満でもよい。しかしながら、十分なアンカー効果を得るためには、表面粗さＲａが０．０５１μｍより大きいことが好ましい。なお、十分なアンカー効果を得るためには、Ａｕ電極１２の表面に１〜１０μｍ径のランダムな方向に伸びた穴を形成することは必須である。   The semiconductor device manufacturing method according to the first embodiment of the present invention can be variously modified. The present invention makes the surface sufficiently rough by controlling the etching rate of wet etching performed to roughen the metal surface. Therefore, for example, the surface roughness Ra of the Au metal may be less than 0.246 μm. However, in order to obtain a sufficient anchor effect, the surface roughness Ra is preferably larger than 0.051 μm. In order to obtain a sufficient anchor effect, it is essential to form a hole extending in a random direction having a diameter of 1 to 10 μm on the surface of the Au electrode 12.

Ａｕ電極１２に代えて他の金属で電極を形成してもよい。たとえば、金、銅、アルミニウム又は白金などの反応性の低い金属を用いても本発明の効果を得ることができる。また、粗化の対象となる金属は必ずしも電極でなくても良い。例えば、金属表面の装飾に絶縁性皮膜を用いる場合にも、本発明の方法で金属表面を粗化するとよい。   Instead of the Au electrode 12, an electrode may be formed of another metal. For example, the effect of the present invention can be obtained even when a metal having low reactivity such as gold, copper, aluminum, or platinum is used. Further, the metal to be roughened is not necessarily an electrode. For example, even when an insulating film is used for decoration on a metal surface, the metal surface may be roughened by the method of the present invention.

ポリイミド膜１４はスプレーを用いて形成してもよい。高い段差がある表面にポリイミド膜を形成する場合には、スプレーを用いることが有効である。   The polyimide film 14 may be formed using a spray. In the case where a polyimide film is formed on a surface having a high step, it is effective to use a spray.

ポリイミド膜１４に代えて他の絶縁膜を形成してもよい。たとえば、有機高分子膜、シリコン酸化膜、又はシリコン窒化膜のいずれかの絶縁膜を用いても本発明の効果を得ることができる。シリコン酸化膜やシリコン窒化膜は、一般にプラズマＣＶＤなどの方法を用いて形成する。プラズマＣＶＤなどの方法を用いた場合、成膜が等方的に進行し粗化した金属表面の細かい隙間にも絶縁膜を形成できるため、十分なアンカー効果を得ることができる。   Instead of the polyimide film 14, another insulating film may be formed. For example, the effects of the present invention can be obtained even when an insulating film of any one of an organic polymer film, a silicon oxide film, and a silicon nitride film is used. The silicon oxide film and the silicon nitride film are generally formed using a method such as plasma CVD. When a method such as plasma CVD is used, an insulating film can be formed in a fine gap on the metal surface that is isotropically formed and roughened, so that a sufficient anchor effect can be obtained.

金属表面のウェットエッチングにはヨウ素ヨウ化カリウム溶液を用いたが本発明はこれに限定されない。金属が金であれば、ヨウ素系エッチング液や、王水を用いても良い。その他、ウェットエッチの対象となる金属との組合せで自由に選んでよい。   Although a potassium iodide iodide solution was used for wet etching of the metal surface, the present invention is not limited to this. If the metal is gold, an iodine-based etchant or aqua regia may be used. In addition, you may choose freely by the combination with the metal used as the object of wet etching.

本発明の実施の形態１ではエッチングレートを０．１μｍ／ｍｉｎとしてＡｕ電極をウェットエッチした。しかしながら、エッチングレートを１．０μｍ／ｍｉｎ未満とすれば、Ａｕ電極の表面を十分に粗化して本発明の効果を得ることができる。   In Embodiment 1 of the present invention, the Au electrode was wet-etched at an etching rate of 0.1 μm / min. However, if the etching rate is less than 1.0 μm / min, the surface of the Au electrode can be sufficiently roughened to obtain the effects of the present invention.

Ａｕ電極形成後であってリフトオフ前にＡｕ電極の表面を粗化してもよい。こうすることでエッチング液が基板１０に触れづらくする効果がある。   The surface of the Au electrode may be roughened after the Au electrode is formed and before lift-off. This has the effect of making it difficult for the etchant to touch the substrate 10.

実施の形態２．
本発明の実施の形態２に係る半導体装置の製造方法は、多層配線構造の各層の配線の表面を粗化して、層間絶縁膜との密着性を高める。図１３は、多層配線構造の各層の配線の表面を粗化したことを示す断面図である。Ａｕ配線４０、及び４４には前述の実施の形態１に係るウェットエッチングが施されている。そのためＡｕ配線４０、及び４４の表面は十分粗化されており、層間絶縁膜４２、及び４６はそれぞれＡｕ配線４０、及び４４に密着している。また、本発明の実施の形態２に係る半導体装置の製造方法は少なくとも実施の形態１と同程度の変形は可能である。 Embodiment 2. FIG.
In the method for manufacturing a semiconductor device according to the second embodiment of the present invention, the surface of the wiring in each layer of the multilayer wiring structure is roughened to improve the adhesion with the interlayer insulating film. FIG. 13 is a cross-sectional view showing that the surface of the wiring in each layer of the multilayer wiring structure is roughened. The Au wirings 40 and 44 are wet-etched according to the first embodiment described above. Therefore, the surfaces of the Au wirings 40 and 44 are sufficiently roughened, and the interlayer insulating films 42 and 46 are in close contact with the Au wirings 40 and 44, respectively. Further, the semiconductor device manufacturing method according to the second embodiment of the present invention can be modified at least as much as the first embodiment.

１０ 基板、 １２ Ａｕ電極（金属）、 １２ａ 小さい穴、 １２ｂ 大きい穴、 １４ ポリイミド膜（絶縁膜）、 ３０ レジストパターン   10 substrate, 12 Au electrode (metal), 12a small hole, 12b large hole, 14 polyimide film (insulating film), 30 resist pattern

Claims (6)

基板上に多結晶の金属を形成する工程と、
前記金属の表面粗さＲａが０．０５１μｍより大きくなり、かつ前記金属の表面に１〜１０μｍ径のランダムな方向に伸びる複数の穴が形成されるように、前記金属の表面を１．０μｍ／ｍｉｎ未満のエッチングレートでウェットエッチングする工程と、
前記金属の表面に絶縁膜を形成する工程と、を備えたことを特徴とする半導体装置の製造方法。 Forming a polycrystalline metal on the substrate;
The metal surface has a surface roughness Ra of more than 0.051 μm, and the metal surface has a thickness of 1.0 μm / m so that a plurality of holes extending in a random direction with a diameter of 1 to 10 μm are formed on the surface of the metal. a step of wet etching at an etching rate of less than min;
And a step of forming an insulating film on the surface of the metal. 前記金属は金であり、
前記ウェットエッチングはヨウ素ヨウ化カリウム溶液で行うことを特徴とする請求項１に記載の半導体装置の製造方法。 The metal is gold;
The method for manufacturing a semiconductor device according to claim 1, wherein the wet etching is performed with a potassium iodide iodide solution. 前記ヨウ素ヨウ化カリウム溶液のヨウ化カリウム濃度は２０％以下であることを特徴とする請求項２に記載の半導体装置の製造方法。   The method for manufacturing a semiconductor device according to claim 2, wherein the potassium iodide concentration of the iodine iodide solution is 20% or less. 前記金属は、金、銅、アルミニウム又は白金のいずれかであり、
前記絶縁膜は有機高分子膜、シリコン酸化膜、又はシリコン窒化膜のいずれかであることを特徴とする請求項１に記載の半導体装置の製造方法。 The metal is gold, copper, aluminum or platinum,
The method for manufacturing a semiconductor device according to claim 1, wherein the insulating film is an organic polymer film, a silicon oxide film, or a silicon nitride film. 表面粗さＲａが０．０５１μｍより大きく、かつ表面に１〜１０μｍ径のランダムな方向に伸びた複数の穴が形成された金属と、
前記金属の表面に形成された絶縁膜と、を備えたことを特徴とする半導体装置。 A metal having a surface roughness Ra greater than 0.051 μm and a plurality of holes extending in a random direction having a diameter of 1 to 10 μm formed on the surface;
A semiconductor device comprising: an insulating film formed on the surface of the metal. 前記金属は、金、銅、アルミニウム又は白金のいずれかであり、
前記絶縁膜は有機高分子膜、シリコン酸化膜、又はシリコン窒化膜のいずれかであることを特徴とする請求項５に記載の半導体装置。 The metal is gold, copper, aluminum or platinum,
The semiconductor device according to claim 5, wherein the insulating film is an organic polymer film, a silicon oxide film, or a silicon nitride film.
JP2011083530A 2011-04-05 2011-04-05 Semiconductor device manufacturing method and semiconductor device Expired - Fee Related JP5817183B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011083530A JP5817183B2 (en) 2011-04-05 2011-04-05 Semiconductor device manufacturing method and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011083530A JP5817183B2 (en) 2011-04-05 2011-04-05 Semiconductor device manufacturing method and semiconductor device

Publications (2)

Publication Number Publication Date
JP2012222025A true JP2012222025A (en) 2012-11-12
JP5817183B2 JP5817183B2 (en) 2015-11-18

Family

ID=47273247

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011083530A Expired - Fee Related JP5817183B2 (en) 2011-04-05 2011-04-05 Semiconductor device manufacturing method and semiconductor device

Country Status (1)

Country Link
JP (1) JP5817183B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3300894A1 (en) 2016-09-28 2018-04-04 Brother Kogyo Kabushiki Kaisha Actuator device, liquid ejection apparatus, and connection structure

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63161644A (en) * 1986-12-25 1988-07-05 Matsushita Electric Ind Co Ltd Manufacture of semiconductor device
JPH0510435B2 (en) * 1988-03-18 1993-02-09 Permelec Electrode Ltd
JP2003096593A (en) * 2001-09-21 2003-04-03 Sumitomo Bakelite Co Ltd Roughening treatment method and copper electroplating device
JP2011038124A (en) * 2009-08-06 2011-02-24 Mitsubishi Gas Chemical Co Inc Metal surface treatment agent

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63161644A (en) * 1986-12-25 1988-07-05 Matsushita Electric Ind Co Ltd Manufacture of semiconductor device
JPH0510435B2 (en) * 1988-03-18 1993-02-09 Permelec Electrode Ltd
JP2003096593A (en) * 2001-09-21 2003-04-03 Sumitomo Bakelite Co Ltd Roughening treatment method and copper electroplating device
JP2011038124A (en) * 2009-08-06 2011-02-24 Mitsubishi Gas Chemical Co Inc Metal surface treatment agent

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3300894A1 (en) 2016-09-28 2018-04-04 Brother Kogyo Kabushiki Kaisha Actuator device, liquid ejection apparatus, and connection structure
US10069058B2 (en) 2016-09-28 2018-09-04 Brother Kogyo Kabushiki Kaisha Actuator device, liquid ejection apparatus, and connection structure
US10236434B2 (en) 2016-09-28 2019-03-19 Brother Kogyo Kabushiki Kaisha Liquid ejection apparatus
US10727392B2 (en) 2016-09-28 2020-07-28 Brother Kogyo Kabushiki Kaisha Liquid ejection apparatus
US11031538B2 (en) 2016-09-28 2021-06-08 Brother Kogyo Kabushiki Kaisha Liquid ejection apparatus

Also Published As

Publication number Publication date
JP5817183B2 (en) 2015-11-18

Similar Documents

Publication Publication Date Title
JP5138459B2 (en) Wiring board manufacturing method
JP5689411B2 (en) Electrodeposition composition and method for coating semiconductor substrate using the composition
US9263300B2 (en) Etch back processes of bonding material for the manufacture of through-glass vias
JP2012094734A (en) Wiring board and method for manufacturing the same
JP2012216773A (en) Wiring board and manufacturing method thereof
JP6009300B2 (en) Wiring board and manufacturing method thereof
JP2014013810A5 (en)
SG162682A1 (en) Manufacturing method for semiconductor devices
JP4612534B2 (en) Manufacturing method of semiconductor device
TW201444021A (en) Cu/CuMn barrier layer
TWI723250B (en) Method for manufacturing metal-filled microstructure
US8158507B2 (en) Method for manufacturing semiconductor device
JP5817183B2 (en) Semiconductor device manufacturing method and semiconductor device
JP2009259876A (en) Semiconductor device and manufacturing method of same
JP2014183127A (en) Semiconductor device and manufacturing method of the same
JP2014063950A (en) Method of manufacturing wiring board
CN103222349A (en) Method for forming circuit on flexible laminate substrate
JP2016092245A (en) Electronic device and manufacturing method thereof
US9707706B2 (en) Flexible substrate embedded with wires and method for fabricating the same
JP2001053077A (en) Semiconductor integrated circuit device and its manufacture
JP5377489B2 (en) Method for forming Cu wiring film
US10957538B2 (en) Method of forming and transferring thin film using SOI wafer and heat treatment process
JP5672106B2 (en) Wiring board and method of manufacturing wiring board
JP4326428B2 (en) Through-hole plating method
JP6119211B2 (en) Electronic device and manufacturing method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140217

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141010

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141021

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150127

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150223

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150901

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150914

R150 Certificate of patent or registration of utility model

Ref document number: 5817183

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees