JP2012217081A - Adaptive reception system, adaptive transmission/reception system, and plural channel transmission/reception system - Google Patents
Adaptive reception system, adaptive transmission/reception system, and plural channel transmission/reception system Download PDFInfo
- Publication number
- JP2012217081A JP2012217081A JP2011081816A JP2011081816A JP2012217081A JP 2012217081 A JP2012217081 A JP 2012217081A JP 2011081816 A JP2011081816 A JP 2011081816A JP 2011081816 A JP2011081816 A JP 2011081816A JP 2012217081 A JP2012217081 A JP 2012217081A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- adaptive
- intensity
- bit
- equalization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Dc Digital Transmission (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
Description
本発明は、適応型送信システムにより出力された送信信号を差動伝送路を介して受信信号として受信する適応型受信システム、当該適応型受信システムを備えた適応型送受信システム、及び当該適応型送受信システムを複数備えた複数チャネル送受信システムに関するものである。 The present invention relates to an adaptive reception system that receives a transmission signal output from an adaptive transmission system as a reception signal via a differential transmission path, an adaptive transmission / reception system including the adaptive reception system, and the adaptive transmission / reception. The present invention relates to a multi-channel transmission / reception system including a plurality of systems.
特許文献1には、送信機からのデジタル信号を受信して周波数特性を変更するイコライザと、イコライザのゲインを調整する受信機ロジックとを備えた受信機が開示されている。この受信機では、前記受信機ロジックが、イコライザの出力をあるデータ点でサンプリングすることによりデータ値を生成するとともに、イコライザの出力をあるデータの境界点でサンプリングすることにより境界値を生成し、生成したデータ値と境界値とに基づいて前記イコライザのゲインを調整する。
特許文献2には、入力デジタル信号に基づいてクロック信号を復元するクロックデータ復元装置が開示されている。このクロックデータ復元装置は、イコライザ部とサンプラ部とクロック生成部とイコライザ制御部とを備えている。前記イコライザ部は、入力デジタル信号のレベルを調整して調整後のデジタル信号を出力する。前記サンプラ部は、イコライザ部により出力されたデジタル信号に対し、データのビットの遷移タイミングを示すクロックCKXによるサンプリングを行って値DX(n)を取得するとともに、各ビット期間の中央時刻を示すクロックCKによるサンプリングを行って値D(n)を取得する。また、前記クロック生成部は、前記クロックCKX、及びクロックCKの位相を、特許文献2の図2に示すように、「D(n−1)≠DX(n−1)=D(n)」が成立しているときに有意値となるUP信号(位相比較信号)と、「D(n−1)=DX(n−1)≠D(n)」が成立しているときに有意値となるDN信号(位相比較信号)とに基づいて調整する。前記イコライザ制御部は、値D(n)と値DX(n)とに基づいて、イコライザ部により入力デジタル信号に付加されるオフセット電圧値を制御する。
特許文献3には、入力データとサンプリングクロックとの位相を比較し、比較結果に応じてサンプリングクロックを生成するクロックデータリカバリ回路であって、サンプリングクロックのエッジが入力データのエッジから所定間隔以上離れるようにサンプリングクロックの位相を変化させるようにしたものが開示されている。
特許文献4には、送信側LSIと受信側LSIとを差動伝送経路により接続した転送装置が開示されている。前記送信側LSIは、プリエンファシス回路と、所定のアルゴリズムにしたがって擬似乱数パターンを生成する擬似乱数パターン発生器とを備える。一方、前記受信側LSIは、入力バッファアンプと、前記送信側LSIの擬似乱数パターン発生器により生成された疑似乱数パターンを、前記擬似乱数パターン発生器と同じアルゴリズムで生成した期待値パターンと比較する擬似乱数パターン比較器とを備えている。前記擬似乱数パターン比較器による比較結果に基づいて、送信側LSIのプリエンファシス回路のプリエンファシス量、及び受信側LSIの入力バッファアンプのオフセット量が調節される。
しかし、上記特許文献2では、ロックポイント付近でも常に位相比較信号が出力され続けるため、ロックポイント付近におけるサンプリングクロックの位相の調整、及びイコライザ部の適応制御動作がいずれも不安定であり、ジッタトレランスが低くなる。さらに、サンプリングクロックの位相の調整と、イコライザ部により入力デジタル信号に付加されるオフセット電圧値の制御とが、いずれも値D(n)と値DX(n)とに基づいて行われるので、サンプリングクロックの位相の調整とオフセット電圧値の制御とが干渉し合い、それぞれが誤ロックしてしまう恐れがある。
However, in
また、上記特許文献1には、イコライザの出力のサンプリングに用いられるクロックの生成方法は記載されていない。
Further,
また、上記特許文献3では、イコライザが搭載されていないため、ISI(Inter-Symbol Interference)の影響を低減できない。サンプリングクロックの位相の調整、及びイコライザの適応制御の双方の安定性を向上させなければ、高速化を実現できない。
Moreover, in the said
また、上記特許文献4では、受信側LSIの入力バッファアンプのオフセット量だけでなく、送信側LSIのプリエンファシス回路のプリエンファシス量も調節するので、差動伝送経路の信号減衰が大きい場合でも安定した信号伝送を行える。しかし、プリエンファシス量の最適化を行うために、擬似乱数パターンによるトレーニングを行う時間を設ける必要がある。また、トレーニングにより得たプリエンファシス量を用いて通常の伝送を開始した後に、温度変化やEMI(Electro Magnetic Interference)等の環境変化が差動伝送経路に生じる場合がある。このような場合に前記プリエンファシス量を変化後の環境に適応させるためには、通常の伝送を中断して再度トレーニングを行う必要がある。
In
本発明は、かかる点に鑑みてなされたものであり、その目的とするところは、ロックポイント付近におけるサンプリングクロックの位相の調整と、イコライザ部の制御とを安定させ、ジッタトレランスを高めることにある。また、疑似乱数パターンによるトレーニングを行わずに、プリエンファシス量の最適化を行えるようにすることを目的とする。 The present invention has been made in view of such a point, and an object of the present invention is to stabilize the adjustment of the phase of the sampling clock near the lock point and the control of the equalizer section, and to increase the jitter tolerance. . It is another object of the present invention to optimize the amount of pre-emphasis without training with a pseudo-random pattern.
上記の課題を解決するため、本発明の一態様に係る適応型受信システムは、適応型送信システムにより出力された送信信号を差動伝送路を介して受信信号として受信し、前記送信信号は前記適応型送信システムが論理信号に対してプリエンファシスを施すことにより得たものである適応型受信システムであって、等化強度を示す強度調節信号に基づいて前記受信信号を等化し、等化信号を出力するイコライザ部と、サンプリングクロックと、当該サンプリングクロックよりも第一の所定位相進んだ第一クロックとに基づいて、サンプリングタイミングと当該サンプリングタイミングよりも前記第一の所定位相分前のタイミングとの間の第一区間に、前記等化信号のエッジが存在するか否かを示す第一の位相比較信号を出力するとともに、前記サンプリングクロックと、当該サンプリングクロックよりも第二の所定位相遅れた第二クロックとに基づいて、サンプリングタイミングと当該サンプリングタイミングよりも前記第二の所定位相後のタイミングとの間の第二区間に、前記等化信号のエッジが存在するか否かを示す第二の位相比較信号を出力し、前記第一区間及び第二区間は、前記等化信号と前記サンプリングクロックとの位相が一致した状態において前記等化信号のエッジを含まないように設定された位相比較部と、前記第一及び第二の位相比較信号に基づいて、前記等化信号と前記サンプリングクロックとの位相を一致させるように、前記サンプリングクロックの位相を調整して出力するクロック調整部と、前記等化信号に対して前記サンプリングクロックによるサンプリングを行うことにより得られる復元信号から、少なくとも2箇所のビット反転を含む連続する3ビット以上の検出データパターンを検出するパターン検出部と、前記パターン検出部により検出された検出データパターンの各ビットに対応する前記第一及び第二の位相比較信号の出力パターンを所定の比較対象パターンと比較し、合致するか否かに基づいて、前記等化信号のビット時間幅が1UIよりも長いか短いかを判定する判定部と、前記判定部による判定結果に基づいて前記強度調節信号を調節する適応制御用フィルタ部と、前記強度調節信号により示される等化強度が予め設定された上限閾値以上である場合に、前記プリエンファシスの強度を高めることを要求する制御信号を前記適応型送信システムに出力する第1制御と、前記強度調節信号により示される等化強度が予め設定された下限閾値以下である場合に、前記プリエンファシスの強度を低くすることを要求する制御信号を前記適応型送信システムに出力する第2制御とのうちの少なくとも一方を実行するプリエンファシス制御部を備えていることを特徴とする。 In order to solve the above problem, an adaptive reception system according to an aspect of the present invention receives a transmission signal output by an adaptive transmission system as a reception signal via a differential transmission path, and the transmission signal is An adaptive reception system obtained by performing pre-emphasis on a logical signal by an adaptive transmission system, wherein the received signal is equalized based on an intensity adjustment signal indicating equalization intensity, and an equalized signal Based on a sampling clock and a first clock advanced by a first predetermined phase from the sampling clock, a sampling timing and a timing before the first predetermined phase from the sampling timing, And outputting a first phase comparison signal indicating whether or not an edge of the equalized signal exists in the first interval between Based on the sampling clock and the second clock delayed by a second predetermined phase from the sampling clock, the second interval between the sampling timing and the timing after the second predetermined phase from the sampling timing, A second phase comparison signal indicating whether or not an edge of the equalization signal exists is output, and the first interval and the second interval are in a state where the phases of the equalization signal and the sampling clock coincide with each other. Based on the phase comparison unit set so as not to include the edge of the equalization signal and the first and second phase comparison signals, so that the phases of the equalization signal and the sampling clock match. A clock adjusting unit for adjusting and outputting the phase of the sampling clock; and a sample by the sampling clock for the equalization signal. A pattern detection unit for detecting a detection data pattern of 3 or more consecutive bits including at least two bit inversions from a restoration signal obtained by performing the processing, and each bit of the detection data pattern detected by the pattern detection unit The output pattern of the first and second phase comparison signals corresponding to 1 is compared with a predetermined comparison target pattern, and the bit time width of the equalization signal is longer or shorter than 1 UI based on whether or not they match. A determination unit that determines whether or not, an adaptive control filter unit that adjusts the intensity adjustment signal based on a determination result by the determination unit, and an equalization intensity indicated by the intensity adjustment signal is equal to or greater than a preset upper threshold value In some cases, a first control for outputting a control signal requesting to increase the strength of the pre-emphasis to the adaptive transmission system, and the strength adjustment. A second control for outputting, to the adaptive transmission system, a control signal requesting to lower the pre-emphasis strength when the equalization strength indicated by the node signal is equal to or lower than a preset lower threshold value; A pre-emphasis control unit that executes at least one of the above is provided.
この態様によると、等化信号のエッジがサンプリングタイミング前後の第一区間と第二区間に存在するか否かに基づいて、第一及び第二の位相比較信号が生成される。したがって、等化信号とサンプリングクロックとの位相が一致した状態、すなわちロックポイント付近において、第一及び第二の位相比較信号の値が安定し、サンプリングクロックの位相の調整が行われない。したがって、高周波ノイズに対するトレランスが高く保たれるとともに、安定したイコライザの適応動作が可能になる。また、サンプリングクロックの位相の調整と、等化強度の制御との干渉を抑制できる。 According to this aspect, the first and second phase comparison signals are generated based on whether or not the edge of the equalization signal exists in the first and second sections before and after the sampling timing. Therefore, the values of the first and second phase comparison signals are stabilized in a state where the phases of the equalization signal and the sampling clock match, that is, near the lock point, and the sampling clock phase is not adjusted. Therefore, the tolerance for high frequency noise is kept high, and stable adaptive operation of the equalizer is possible. Further, interference between the adjustment of the phase of the sampling clock and the control of the equalization intensity can be suppressed.
また、検出データパターンが復元信号に含まれていれば、サンプリングクロックの位相、イコライザ部の等化強度、及びプリエンファシスの強度を調整することができる。 If the detection data pattern is included in the restoration signal, the phase of the sampling clock, the equalization intensity of the equalizer unit, and the intensity of pre-emphasis can be adjusted.
さらに、強度調節信号により示される等化強度が予め設定された上限閾値以上である場合に、前記プリエンファシスの強度を高めることを要求する制御信号を前記適応型送信システムに出力する第1制御と、前記強度調節信号により示される等化強度が予め設定された下限閾値以下である場合に、前記プリエンファシスの強度を低くすることを要求する制御信号を前記適応型送信システムに出力する第2制御とのうちの少なくとも一方が実行される。これにより、差動伝送路における信号減衰が大きく、イコライザ部単独の等価強度の調節可能範囲内で十分に安定化を図ることができない場合でも、適応型送信システムにプリエンファシスの強度を調節させることにより、等化信号を適当な強度にして信号伝送を安定化させることができる。したがって、イコライザ部単独で等化強度を調節する場合よりも、より広い制御レンジで適当な強度の等化信号を得ることができる。 A first control for outputting to the adaptive transmission system a control signal requesting to increase the pre-emphasis strength when the equalization strength indicated by the strength adjustment signal is equal to or greater than a preset upper threshold; Second control for outputting a control signal requesting to lower the pre-emphasis strength to the adaptive transmission system when the equalization strength indicated by the strength adjustment signal is equal to or lower than a preset lower threshold. At least one of is executed. This allows the adaptive transmission system to adjust the strength of pre-emphasis even when the signal attenuation in the differential transmission line is large and stabilization is not possible within the adjustable range of the equivalent strength of the equalizer unit alone. As a result, the equalization signal can have an appropriate strength and signal transmission can be stabilized. Therefore, it is possible to obtain an equalized signal having an appropriate intensity with a wider control range than when the equalizing intensity is adjusted by the equalizer section alone.
本発明により、高周波ノイズに対するトレランスが高く保たれるとともに、安定したイコライザの適応動作が可能になる。また、サンプリングクロックの位相の調整と、等化強度の制御との干渉を抑制できる。 According to the present invention, tolerance against high-frequency noise is kept high, and stable adaptive operation of the equalizer becomes possible. Further, interference between the adjustment of the phase of the sampling clock and the control of the equalization intensity can be suppressed.
また、検出データパターンが復元信号に含まれていれば、復元信号から検出データパターンを検出することにより、サンプリングクロックの位相、イコライザ部の等化強度、及びプリエンファシスの強度の調整が可能になるので、擬似乱数パターンによるトレーニングを行う時間を設ける必要がない。また、受信信号の受信を開始した後に、温度変化やEMI等の環境変化が差動伝送経路に生じても、復元信号から検出データパターンが検出されれば、受信を中断することなく、サンプリングクロックの位相、イコライザ部の等化強度、及びプリエンファシスの強度を変化後の環境に適応させることができる。 In addition, if the detection data pattern is included in the restoration signal, it is possible to adjust the sampling clock phase, the equalization strength of the equalizer unit, and the pre-emphasis strength by detecting the detection data pattern from the restoration signal. Therefore, it is not necessary to provide time for training with a pseudo-random pattern. In addition, even if an environmental change such as temperature change or EMI occurs in the differential transmission path after starting reception of the received signal, if the detected data pattern is detected from the restored signal, the sampling clock is not interrupted. , The equalizer equalization intensity, and the pre-emphasis intensity can be adapted to the environment after the change.
さらに、イコライザ部単独で等化強度を調節する場合よりも、より広い制御レンジで適当な強度の等化信号を得ることができる。 Furthermore, an equalized signal having an appropriate intensity can be obtained with a wider control range than when the equalizing intensity is adjusted by the equalizer section alone.
以下、本発明の実施形態について、図面を参照して説明する。なお、以下の各実施形態において、他の実施形態と同様の機能を有する構成要素については同一の符号を付して説明を省略する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. In each of the following embodiments, components having functions similar to those of the other embodiments are denoted by the same reference numerals and description thereof is omitted.
《実施形態1》
図1は、本発明の実施形態1に係る適応型送受信システム1を示す。この適応型送受信システム1は、適応型送信システム20と適応型受信システム10と両者間に接続された差動伝送路30及び制御バス40とを備えている。
FIG. 1 shows an adaptive transmission /
適応型送信システム20は、TXロジック21と、TX制御部22と、プリエンファシス部23と、TXドライバ24とを備えている。
The
TXロジック21は、論理信号LGDATAを生成する。
The
TX制御部22は、制御バス40を経由して適応型受信システム10から入力される制御信号CTRDTに応じてプリエンファシスの強度調節信号EMPADJを出力する。
The
プリエンファシス部23は、TXロジック21により生成された論理信号LGDATAに対してプリエンファシスを施し、送信信号TXOUTを得る。このプリエンファシス部23によるプリエンファシスは、TX制御部22により出力される強度調節信号EMPADJに応じた強度により施される。
The
詳しくは、プリエンファシス部23は、図2に示すように、増幅器231と遅延素子232aと増幅器232と加算器233とを備えている。
Specifically, as shown in FIG. 2, the
増幅器231は、TXロジック21により生成された論理信号LGDATAを増幅する。
The
遅延素子232aは、サンプリングクロックの1周期だけ論理信号LGDATAを遅延させて出力する。
The
また、増幅器232は、遅延素子232aの出力、すなわち増幅器231により増幅される論理信号LGDATAの1ビット前の論理信号LGDATAを増幅する。
The
増幅器231と増幅器232の増幅率はそれぞれ可変であり、TX制御部22により出力された強度調節信号EMPADJに応じて切り替えられる。
The amplification factors of the
加算器233は、増幅器231の出力と増幅器232の出力とを加算して出力する。
The
なお、適応型受信システム10と適応型送信システム20との接続直後、すなわち適応型受信システム10による受信信号RXDATAの受信開始直後において、強度調節信号EMPADJにより設定されるプリエンファシスの強度は、適応型送信システム20のプリエンファシス部23により設定可能な強度の範囲における最高値と最低値との中間値となる。
Note that immediately after the connection between the
なお、本実施形態では増幅器の搭載数を2個としているが、増幅器の搭載数を1個にしても、3個以上にしてもよい。また、プリエンファシス部23の構成は、図2の例に限らず、プリエンファシスの強度を調節できるものであれば、他の構成であってもよい。
In this embodiment, the number of mounted amplifiers is two, but the number of mounted amplifiers may be one or three or more. Further, the configuration of the
TXドライバ24は、プリエンファシス部23によって得られた送信信号TXOUTを差動伝送路30に出力する。
The
図3は、適応型受信システム10を示す。この適応型受信システム10は、イコライザ部11とクロックデータリカバリ部12と適応制御部13とプリエンファシス制御部16とを備えている。イコライザ部11は、差動伝送路30を通過し歪の生じた受信信号RXDATAを受信し、波形等化を行って等化信号EQDATAを出力する。クロックデータリカバリ部12は、イコライザ部11により出力された等化信号EQDATAからクロックを抽出し、抽出したクロックによるサンプリングにより復元信号RDOUTを取得する。
FIG. 3 shows the
図4(a)は、イコライザ部11を示す。イコライザ部11は、1対のnMOSトランジスタ11a,11bと、nMOSトランジスタ11a,11bのソース間に接続された抵抗11cと、nMOSトランジスタ11a,11bのソース間に接続されたコンデンサ11dと、上記nMOSトランジスタ11aに電流を流す電流源11eと,上記nMOSトランジスタ11bに電流を流す電流源11fと、上記nMOSトランジスタ11aのドレイン側に直列に接続された抵抗11gと、上記nMOSトランジスタ11bのドレイン側に直列に接続された抵抗11hとを備えている。
FIG. 4A shows the
抵抗11cの抵抗値は、強度調節信号EQADJによって調節される。強度調節信号EQADJによって抵抗11cの抵抗値を調節することにより、DCゲインを調節できる。抵抗11cの抵抗値を大きくすることによりDCゲインを小さくすると、DCゲインに対して高周波ゲインが相対的に高くなる一方、抵抗11cの抵抗値を小さくすることによりDCゲインを大きくすると、DCゲインに対して高周波ゲインが相対的に低くなる。したがって、強度調節信号EQADJによって抵抗11cの抵抗値を調節することにより、等化強度を調節できる。図4(b)は、周波数とイコライザ強度(等化強度)との関係を示す。強度調節信号EQADJは連続信号であってもよいし、離散信号であってもよい。なお、イコライザ部11として他の構成のイコライザを用いてもよい。例えば、図4(a)に示したイコライザ部11を多段に接続した回路や、FFE(Feed-Forward Equalizer)やDFE(Decision Feedback Equalizer)のような離散イコライザをイコライザ部11として用いてもよい。
The resistance value of the
クロックデータリカバリ部12は、位相比較部101と、クロック調整部102とを備えている。
The clock
位相比較部101は、等化信号EQDATAのエッジとサンプリングクロックCKのエッジとの位相差を比較し、第一の位相比較信号LAG及び第二の位相比較信号LEADを出力する。
The
クロック調整部102は、第一の位相比較信号LAG及び第二の位相比較信号LEADに基づいて、サンプリングクロックCKと、位相比較ウィンドウを規定する第一のクロックCKLAG及び第二のクロックCKLEADとに対し、位相の調整を行って出力する。位相の調整は、等化信号EQDATAとサンプリングクロックCKとの位相を一致させるように行われる。
Based on the first phase comparison signal LAG and the second phase comparison signal LEAD, the
図5は、クロックデータリカバリ部12の位相比較動作を示す。クロックデータリカバリ部12の位相比較部101は、第一のクロックCKLAGと第二のクロックCKLEADとにより規定される位相比較ウィンドウに等化信号EQDATAのエッジが存在した場合に位相比較信号を出力する。詳しくは、位相比較部101は、第一のクロックCKLAGとサンプリングクロックCKとにより規定される第一区間、すなわち、第一のクロックCKLAGの立ち上がりエッジとサンプリングクロックCKの立ち上がりエッジとの間に等化信号EQDATAのエッジが存在した場合、第一のクロックCKLAG、サンプリングクロックCK、及び第二のクロックCKLEADの位相をそれぞれ遅らせるための第一の位相比較信号LAGを出力する。また、位相比較部101は、サンプリングクロックCKと第二のクロックCKLEADとにより規定される第二区間、すなわち、サンプリングクロックCKの立ち上がりエッジと第二のクロックCKLEADの立ち上がりエッジとの間に等化信号EQDATAのエッジが存在した場合、第一のクロックCKLAG、サンプリングクロックCK、及び第二のクロックCKLEADの位相をそれぞれ進ませるための第二の位相比較信号LEADを出力する。第一区間及び第二区間は、等化信号EQDATAとサンプリングクロックCKとの位相が一致した状態において等化信号EQDATAのエッジを含まないように設定され、例えば、サンプリングクロックCKの周期、すなわち1UIの1/3以下に設定される。
FIG. 5 shows the phase comparison operation of the clock
また、クロックデータリカバリ部12の位相比較部101は、等化信号EQDATAに対してサンプリングクロックCKによるサンプリングを行うことにより復元信号RDOUTを得る。
Further, the
適応制御部13は、位相比較部101により得られた復元信号RDOUTと、第一の位相比較信号LAGと、第二の位相比較信号LEADとを受信し、イコライザ部11の等化状態を判別する。適応制御部13は、連続した少なくとも3ビットの復元信号RDOUTの各ビット毎に、対応するサンプリングクロックCKの立ち上がりエッジの直前、及び直後に存在する位相比較区間において第一の位相比較信号LAG、及び第二の位相比較信号LEADがそれぞれ活性化されたか否かを判別する。そして、判別結果を予め規定された出力パターンと比較することによって1ビットの時間幅を推定する。適応制御部13は、推定した1ビットの時間幅が1UIより大きい場合には等化強度を低くするように強度調節信号EQADJを調節する一方、推定した1ビットの時間幅が1UIより小さい場合には等化強度を高めるように強度調節信号EQADJを調節する。位相比較ウィンドウが所定の範囲に制限され、位相比較を行わない区間が存在する場合でも、連続した少なくとも3ビットの復元信号RDOUTの各ビット毎に、復元信号RDOUTと、第一の位相比較信号LAGと、第二の位相比較信号LEADとを参照することにより、1ビットの時間幅を推定することが可能である。また、位相比較ウィンドウが制限されているため、ロック時に位相比較ウィンドウ外に等化信号EQDATAのエッジが集中し、位相比較信号が活性化しない。したがって、最適な等化強度でISIを除去するとともにロックポイントでの安定性を確保でき、かつ高周波ノイズに対するトレランスを高めることができる。
The
ここで、適応制御部13の詳細な構成及び動作について説明する。適応制御部13は、図6に示すように、パターン検出部103、判定部104、及び適応制御用フィルタ部105を備えている。
Here, a detailed configuration and operation of the
パターン検出部103は、復元信号RDOUTから、予め規定された検出データパターンを検出した場合に、活性化された検出フラグ信号PTFRGを出力する。検出データパターンは、kビットの連続する0の後に010が続くパターン、及びkビットの連続する1の後に101が続くパターンである。ここで、kは0以上の整数である。ISIによる歪みの大きさは、到来するパターンに大きく依存する。図7に示すように、複数回連続して同一データが到来した後、反転した1ビットのデータが到来し、さらに反転したデータが到来する場合、例えばデータパターンが00010や11101である場合、ISIの影響が強く生じる。
The
送信側から出力されたデータの送信波形TXOUTが、時間幅がちょうど1UIの孤立ビットを含む場合、例えば図7に示すように、受信側で受け取られるデータRXDATAの孤立ビットの時間幅は、差動伝送路30を通過したことにより減衰し、1UIより小さくなる。イコライザ部11は、このようなISIによる歪みの生じた波形を等化して送信波形TXOUTにできるだけ近づけようとするが、等化強度が弱いアンダーブースト状態において、孤立ビットの時間幅は1UIよりも小さいままである。一方、等化強度が強いオーバーブースト状態においては、孤立ビットのエッジが強調された後、振幅が安定する前にデータが反転してしまうため、孤立ビットの時間幅は逆に1UIよりも大きくなる。このように、複数回連続して同一データが到来した後、反転した1ビットのデータが到来し、さらに反転したデータが到来する場合、孤立ビットの時間幅を検知することにより、現在の等化状態がアンダーブースト状態であるかオーバーブースト状態であるかを判別できる。したがって、パターン検出部103は、時刻t=(n−1)T(nは1以上の整数)においてサンプルされた復元信号RDOUTと時刻t=nTにおいてサンプルされた復元信号RDOUTとが異なり、さらに時刻t=nTにおいてサンプルされた復元信号RDOUTと時刻t=(n+1)Tにおいてサンプルされた復元信号RDOUTとが異なることを検出するとともに、時刻t=(n−1)Tにおいてサンプルされた復元信号RDOUTが時刻t=(n−1)T以前の連続するk回分のサンプルにより得られる復元信号RDOUTと等しくなっている(低周波信号となっている)ことを検出した場合、活性化された検出フラグ信号PTFRGを判定部104に出力する。
When the transmission waveform TXOUT of data output from the transmission side includes an isolated bit having a time width of exactly 1 UI, for example, as shown in FIG. 7, the time width of the isolated bit of data RXDATA received at the reception side is differential. Attenuation is caused by passing through the
判定部104は、復元信号RDOUT、第一の位相比較信号LAG、及び第二の位相比較信号LEADに基づいて、孤立ビットの時間幅が1UIより長いか短いかを判定し、1UIより長い場合にはイコライザ部11の等化強度を低くするために、活性化された第一の調整信号EQADJ−DNを出力する。一方、孤立ビットの時間幅が1UIより短い場合にはイコライザ部11の等化強度を高めるために、活性化された第二の調整信号EQADJ−UPを出力する。本実施形態では、位相比較ウィンドウがある範囲に制限され、データとデータの境界点を判別するためのクロックを用いない。そのため、境界点でのサンプリングデータを参照して孤立ビットの時間幅を判定することはできない。しかし、孤立ビット(2箇所の反転)を含む少なくとも3ビットの連続する復元信号RDOUTと、その復元信号RDOUTの各ビットに対応するサンプリングクロックCKの直前、直後の位相比較ウィンドウで比較された第一の位相比較信号LAG、及び第二の位相比較信号LEADの活性状態を解析することにより、孤立ビットの時間幅を判定できる。
The
図8及び図9は、孤立ビットの時間幅の判定アルゴリズムを示す。図8は、孤立ビットの時間幅が1UI以上であることを判定するためのアルゴリズム、図9は孤立ビットの時間幅が1UI以下であることを判定するためのアルゴリズムを示す。 8 and 9 show an algorithm for determining the time width of isolated bits. FIG. 8 shows an algorithm for determining that the time width of an isolated bit is 1 UI or more, and FIG. 9 shows an algorithm for determining that the time width of an isolated bit is 1 UI or less.
図8及び図9において、位相比較ウィンドウ(n−1)、位相比較ウィンドウ(n)、及び位相比較ウィンドウ(n+1)は、3つの連続する位相比較ウィンドウであり、LAG(n−1)/LEAD(n−1)、LAG(n)/LEAD(n)、LAG(n+1)/LEAD(n+1)は、それぞれの位相比較ウィンドウに等化信号EQDATAのエッジが存在した場合に活性化される第一及び第二の位相比較信号を示す。CK(n−1)によりサンプリングされたデータとCK(n)によりサンプリングされたデータとが異なり、かつCK(n)によりサンプリングされたデータとCK(n+1)によりサンプリングされたデータとが異なる場合、即ちデータパターンが010又は101というデータ列を含む場合には、孤立ビットの時間幅判定が可能である。 8 and 9, a phase comparison window (n−1), a phase comparison window (n), and a phase comparison window (n + 1) are three successive phase comparison windows, LAG (n−1) / LEAD. (N−1), LAG (n) / LEAD (n), LAG (n + 1) / LEAD (n + 1) are activated when the edge of the equalization signal EQDATA exists in each phase comparison window. And a second phase comparison signal. When the data sampled by CK (n−1) is different from the data sampled by CK (n), and the data sampled by CK (n) is different from the data sampled by CK (n + 1), That is, when the data pattern includes a data string of 010 or 101, it is possible to determine the time width of the isolated bit.
このような条件の下、図8のEQDATA(パターン1)、EQDATA(パターン2)、EQDATA(パターン3)が到来した場合、孤立ビットの時間幅は1UIを超えていると判定される。孤立ビットの時間幅が1UI以上であるか否かは、位相比較ウィンドウ(n)において、第一の位相比較信号LAG(n)及び第二の位相比較信号LEAD(n)が共に不活性状態であるという条件と、位相比較ウィンドウ(n−1)の第二の位相比較信号LEAD(n−1)と位相比較ウィンドウ(n+1)の第一の位相比較信号LAG(n+1)とのうちの少なくとも一方が活性化されるという条件とを満たすか否かに基づいて判定できる。これらの条件がいずれも満たされる場合には、孤立ビットの時間幅が1UIを超えていると判定され、第一の調整信号EQADJ−DNが活性化される一方、これらの一方又は両方の条件が満たされない場合には、孤立ビットの時間幅が1UIを超えていないと判定され、第一の調整信号EQADJ−DNは活性化されない。 Under such conditions, when EQDATA (pattern 1), EQDATA (pattern 2), and EQDATA (pattern 3) in FIG. 8 arrive, it is determined that the time width of the isolated bit exceeds 1 UI. Whether the time width of the isolated bit is 1 UI or more depends on whether the first phase comparison signal LAG (n) and the second phase comparison signal LEAD (n) are both inactive in the phase comparison window (n). And / or at least one of the second phase comparison signal LEAD (n−1) of the phase comparison window (n−1) and the first phase comparison signal LAG (n + 1) of the phase comparison window (n + 1). It can be determined based on whether or not the condition that is activated is satisfied. If both of these conditions are satisfied, it is determined that the time width of the isolated bit exceeds 1 UI, and the first adjustment signal EQADJ-DN is activated, while one or both of these conditions are satisfied. If not satisfied, it is determined that the time width of the isolated bit does not exceed 1 UI, and the first adjustment signal EQADJ-DN is not activated.
また、図9のEQDATA(パターン1)、EQDATA(パターン2)、EQDATA(パターン3)が到来した場合、孤立ビットの時間幅は1UI未満であると判定できる。孤立ビットの時間幅が1UI未満であるか否かは、位相比較ウィンドウ(n−1)及び位相比較ウィンドウ(n+1)において第一の位相比較信号LAG(n−1)/LAG(n+1)及び第二の位相比較信号LEAD(n−1)/LEAD(n+1)が共に不活性状態であるという条件と、位相比較ウィンドウ(n)の第一の位相比較信号LAG(n)及び第二の位相比較信号LEAD(n)のうちの少なくとも一方が活性化されるという条件とを満たすか否かに基づいて判定できる。これらの条件がいずれも満たされる場合には、孤立ビットの時間幅が1UI未満であると判定され、第二の調整信号EQADJ−UPが活性化される一方、これらの一方又は両方の条件が満たされない場合には、孤立ビットの時間幅が1UIを超えていないと判定され、第二の調整信号EQADJ−UPは活性化されない。 In addition, when EQDATA (pattern 1), EQDATA (pattern 2), and EQDATA (pattern 3) in FIG. 9 arrive, it can be determined that the time width of the isolated bit is less than 1 UI. Whether or not the time width of the isolated bit is less than 1 UI is determined by the first phase comparison signal LAG (n−1) / LAG (n + 1) and the first phase comparison signal in the phase comparison window (n−1) and the phase comparison window (n + 1). The condition that the two phase comparison signals LEAD (n−1) / LEAD (n + 1) are both inactive, the first phase comparison signal LAG (n) and the second phase comparison in the phase comparison window (n) The determination can be made based on whether or not the condition that at least one of the signals LEAD (n) is activated is satisfied. When both of these conditions are satisfied, it is determined that the time width of the isolated bit is less than 1 UI, and the second adjustment signal EQADJ-UP is activated, while one or both of these conditions are satisfied. If not, it is determined that the time width of the isolated bit does not exceed 1 UI, and the second adjustment signal EQADJ-UP is not activated.
適応制御用フィルタ部105は、判定部104により出力された第一の調整信号EQADJ−DN、及び第二の調整信号EQADJ−UPに基づいて、強度調節信号EQADJを出力する。適応制御用フィルタ部105のフィルタ段数は3段である。
The adaptive
図10は、適応制御用フィルタ部105の状態遷移を示す。活性化された第一の調整信号EQADJ−DNを受信する毎に状態が1つ右に移動し、活性化された第二の調整信号EQADJ−UPを受信する毎に状態が1つ左に移動する。第一の調整信号EQADJ−DN及び第二の調整信号EQADJ−UPがいずれも不活性状態にあるときには状態は移動しない。活性化された第一の調整信号EQADJ−DNの受信回数が、活性化された第二の調整信号EQADJ−UPの受信回数を3回、すなわちフィルタ段数(規定回数)分上回った場合、イコライザ部11の等化強度を低くするように強度調節信号EQADJを一段階変更する。一方、活性化された第二の調整信号EQADJ−UPの受信回数が、活性化された第一の調整信号EQADJ−DNの受信回数を3回、すなわちフィルタ段数分上回った場合、イコライザ部11の等化強度を高めるように強度調節信号EQADJを一段階変更する。強度調節信号EQADJの変更を行った後、状態は初期状態(Initial State)に戻る。このような適応制御用フィルタ部105を搭載することにより、ロック時の動作をさらに安定させることできる。なお、適応制御用フィルタ部105のフィルタ段数は3段に限られない。
FIG. 10 shows the state transition of the adaptive
また、適応型受信システム10と適応型送信システム20との接続直後、すなわち適応型受信システム10による受信信号RXDATAの受信開始直後において、強度調節信号EQADJにより設定される等化強度は、設定可能な等化強度の範囲における最高値と最低値との中間値となる。
Further, immediately after the connection between the
また、プリエンファシス制御部16は、適応制御部13の適応制御用フィルタ部105により出力された強度調節信号EQADJにより示される等化強度が予め設定された上限閾値以上である場合に、前記適応型送信システム20に対し、プリエンファシス部23によるプリエンファシスの強度を高めることを要求する制御信号CTRDTを制御バス40を介して出力する第1制御と、前記強度調節信号EQADJにより示される等化強度が予め設定された下限閾値以下である場合に、前記プリエンファシスの強度を低くすることを要求する制御信号CTRDTを前記適応型送信システム20に制御バス40を介して出力する第2制御とを行う。なお、強度調節信号EQADJにより示される等化強度が上記上限閾値以上でなく、かつ強度調節信号EQADJにより示される等化強度が上記下限閾値以下でない場合、制御信号CTRDTは前記プリエンファシスの強度の変化を要求しないものとなる。
In addition, the
詳しくは、プリエンファシス制御部16は、要求信号生成部14と、RX制御部15とで構成されている。
Specifically, the
要求信号生成部14は、適応制御用フィルタ部105から出力される強度調節信号EQADJと、予め設定された上限閾値及び下限閾値を比較し、強度調節信号EQADJが予め設定された上限閾値以上であると判定された場合には、適応型送信システム20のプリエンファシスの強度を高める要求を要求信号REQとして出力する。一方、前記比較により、強度調節信号EQADJが予め設定された下限閾値以下であると判定された場合には、適応型送信システム20のプリエンファシスの強度を低くする要求を要求信号REQとして出力する。
The request
RX制御部15は、適応型送信システム20のTX制御部22との間で、制御バス40を介して制御信号CTRDTの通信を行うためのインターフェースである。具体的には、RX制御部15は、要求信号生成部14により出力された要求信号REQを、制御バス40の通信プロトコルに変換し、変換後の信号を制御信号CTRDTとして制御バス40に出力する。適応型送受信システム1において、差動伝送路30及び制御バス40は、共通のHDMIケーブルにより実現される。なお、差動伝送路30及び制御バス40は、HDMIケーブルに限らず、他のケーブルにより実現されてもよいし、互いに独立したケーブルにより実現されてもよい。また、制御信号CTRDTは適応型受信システム10から適応型送信システム20に送信されるが、制御信号CTRDTを伝送する制御バス40は双方向バスであっても構わない。
The
このようなプリエンファシス制御部16を搭載することにより、適応型受信システム10のイコライザ部11の強度調節だけでは十分に受信動作を安定させることができない場合に、適応型送信システム20のプリエンファシス部23の強度を調節することが可能となり、結果として適応型受信システム10の受信動作を安定させることができる。
When the
強度調節信号EQADJは、図11の右側に示すようにグレイコードによって表される。図11の左側に示すように、強度調節信号EQADJがバイナリコードである場合、繰り上がり時に変化するビットの数が多い。例えば、等化強度が強度3から強度4に切り換わる際、011から100に変化するため、トータルで3ビット変化したことになる。イコライザ部11と適応制御部13とが物理的に離れて配置されると、各桁の信号を伝送する配線の配線距離や寄生容量がそれぞれ異なってしまうため、信号の遅延時間がばらつき、一瞬所望の強度とは異なる強度に設定される。この場合、等化信号EQDATAにはグリッチが生じ、復元信号RDOUTにエラーが生じる。しかし、本実施形態1では、グレイコードによって強度調節信号EQADJを表すので、強度が1段階切り換わる際に、強度調節信号EQADJの値は1ビットずつしか変化しない。したがって、強度調節信号EQADJの各ビットの遅延にばらつきが生じても、等化強度が変更前か後の強度に設定され、グリッチは生じにくい。なお、グリッチを防止する効果を得ることはできなくなるが、強度調節信号EQADJをバイナリコード等、グレイコード以外の方式で表すようにしてもよい。
The intensity adjustment signal EQADJ is represented by a Gray code as shown on the right side of FIG. As shown on the left side of FIG. 11, when the intensity adjustment signal EQADJ is a binary code, the number of bits that change during carry is large. For example, when the equalization intensity is switched from
また、制御バス40は、CEC(Consumer Electronics Control)バスである。CECバスは、HDMI(High Definition Multimedia Interface)に使用されるバスである。適応型受信システム10から適応型送信システム20へ制御信号CTRDTを伝送する場合、適応型受信システム10がイニシエータ(Initiator)となり、適応型送信システム20がフォロワ(Follower)となる。本実施形態では、適応型送信システム20のプリエンファシスの強度を高めるための制御信号CTRDTとして、<Adjust PreEmphasis Increment>というCECメッセージを示す信号を用い、適応型送信システム20のプリエンファシスの強度を低くするための制御信号CTRDTとして、<Adjust PreEmphasis Decrement>というCECメッセージを示す信号を用いる。なお、HDMI規格Ver1.4aにおけるCECでは、このようなプリエンファシスの強度を調節するためのメッセージは規定されていない。
The
本実施形態1に係る適応型送受信システム1における制御信号CTRDTの転送時の信号の流れについて、図12の(a)を参照して説明する。
A signal flow during transfer of the control signal CTRDT in the adaptive transmission /
まず、適応型受信システム10の要求信号生成部14がプリエンファシスの強度を高める要求信号REQを出力した場合、RX制御部15が要求信号REQをCECのプロトコルに変換し、<Adjust PreEmphasis Increment>のメッセージを送信する。そして、適応型送信システム20のTX制御部22が、<Adjust PreEmphasis Increment>のメッセージを受信し、プリエンファシスの強度を1段階高めるための調節信号EMPADJをプリエンファシス部23に対して出力する。
First, when the request
一方、適応型受信システム10の要求信号生成部14がプリエンファシスの強度を低くする要求信号REQを出力した場合、RX制御部15が要求信号REQをCECのプロトコルに変換し、<Adjust PreEmphasis Decrement>のメッセージを送信する。そして、適応型送信システム20のTX制御部22が、<Adjust PreEmphasis Decrement>のメッセージを受信し、プリエンファシスの強度を1段階低くするための調節信号EMPADJをプリエンファシス部23に対して出力する。
On the other hand, when the request
仮に、CECのFollowerとしての適応型送信システム20がプリエンファシスの強度調整に対応していない場合、制御信号CTRDTの転送時における信号の流れは、図12の(b)に示すようになる。
If the
かかる場合、適応型受信システム10の要求信号生成部14がプリエンファシスの強度を高める要求信号REQを出力すると、RX制御部15が要求信号REQをCECのプロトコルに変換し、<Adjust PreEmphasis Increment>のメッセージを送信する。そして、適応型送信システム20のTX制御部22が、<Adjust PreEmphasis Increment>のメッセージを受信し、このメッセージが非対応のメッセージであると認識し、受信メッセージが非対応であることを示す<Feature Abort>のメッセージを適応型受信システム10に返信する。
In such a case, when the request
一方、適応型受信システム10の要求信号生成部14がプリエンファシスの強度を低くする要求信号REQを出力すると、RX制御部15が要求信号REQをCECのプロトコルに変換し、<Adjust PreEmphasis Decrement>のメッセージを送信する。そして、適応型送信システム20のTX制御部22が、<Adjust PreEmphasis Decrement>のメッセージを受信し、このメッセージが非対応のメッセージであると認識し、受信メッセージが非対応であることを示す<Feature Abort>のメッセージを適応型受信システム10に返信する。
On the other hand, when the request
適応型受信システム10は、<Feature Abort>のメッセージを受信することにより、適応型送信システム20が適応的なプリエンファシスの強度調節に対応していないことを認識することができる。適応型送信システム20が適応的なプリエンファシスの強度調節に対応していない場合であっても、適応型受信システム10においてイコライザの等化強度を適応的に調節することが可能である。
The
なお、本実施形態では、制御バス40がCECバスである場合を例示したが、制御バス40はCECバスに限定されない。
In the present embodiment, the case where the
《実施形態1の変形例1》
本発明の実施形態1の変形例1に係る適応型送受信システム1では、要求信号生成部14が、適応制御部13の適応制御用フィルタ部105により出力される強度調節信号EQADJと、予め規定された上限閾値および下限閾値との大小関係に加え、判定部104により出力される第一の調整信号EQADJ−DN及び第二の調整信号EQADJ−UPの活性化状態に応じて、要求信号REQを出力する。
<<
In the adaptive transmission /
具体的には、本変形例1の要求信号生成部14は、適応制御用フィルタ部105から出力される強度調節信号EQADJと、予め設定された上限閾値及び下限閾値を比較し、強度調節信号EQADJが予め規定された上限閾値以上であると判定され、かつ第二の調整信号EQADJ−UPが活性化されている場合に、適応型送信システム20のプリエンファシスの強度を高める要求を要求信号REQとして出力する。一方、前記比較により、強度調節信号EQADJが予め規定された下限閾値以下と判定され、かつ第一の調整信号EQADJ−DNが活性化されている場合には、適応型送信システム20のプリエンファシスの強度を低くする要求を要求信号REQとして出力する。
Specifically, the request
本変形例1によると、強度調節信号EQADJが予め規定された上限閾値以上と判定されるか、もしくは強度調節信号EQADJが予め規定された下限閾値以下と判定されるだけでは要求信号REQが出力されないため、強度調節信号EQADJの設定可能レンジを広く使うことができる。また、要求信号REQの出力感度を、実施形態1に比べて細かく制御することができる。 According to the first modification, the request signal REQ is not output only when the intensity adjustment signal EQADJ is determined to be greater than or equal to the predetermined upper limit threshold value or when the intensity adjustment signal EQADJ is determined to be equal to or less than the predetermined lower limit threshold value. Therefore, the settable range of the intensity adjustment signal EQADJ can be widely used. Further, the output sensitivity of the request signal REQ can be finely controlled as compared with the first embodiment.
《実施形態1の変形例2》
本発明の実施形態1の変形例2に係る適応型送受信システム1は、実施形態1の適応制御部13に代えて、図13に示す適応制御部213を備えている。
<<
The adaptive transmission /
この適応制御部213は、パターン検出部203、判定部104、及び適応制御用フィルタ部205を備えている。
The
パターン検出部203は、図14の(1)〜(8)の検出データパターンを検出し、検出したデータパターンに応じた値の検出フラグ信号PTFLGを出力する。具体的には、パターン検出部203は、(1)〜(8)の各データパターンを検出した場合、検出フラグ信号PTFLGとして1〜8を出力する。(1)〜(8)のいずれのデータパターンも検出されなかった場合には、PTFLG=0を出力する。 適応制御用フィルタ部205は、8つのフィルタ205a〜205h、選択回路205i及びOR回路205jを備え、フィルタ205a〜205hのフィルタ段数は互いに異なっている。
The
選択回路205iは、いずれのフィルタ205a〜205hを用いるかを、検出フラグ信号PTFLGの値、すなわちパターン検出部203により(1)〜(8)のデータパターンのうちのいずれが検出されたかに応じて決定する。そして、用いるフィルタ205a〜205hに、検出フラグ信号PTFLGと、第一及び第二の調整用信号EQADJ−DN/EQADJ−UPとを入力する。例えば、PTFLG=1である場合にはフィルタ段数128段のフィルタ205aが使用され、PTFLG=8である場合にはフィルタ段数1段のフィルタ205hが使用される。各フィルタ205a〜205hの出力はOR回路205jに入力され、OR回路205jの出力が強度調節信号EQADJとなる。検出データパターンの種類、数、検出フラグ信号の値、フィルタの段数は上述の例に限定されない。
The selection circuit 205i determines which
ISIによる歪の大きさは、図7で示したように、孤立ビット以前のデータパターンに強く依存する。上述したkの値が大きいときほどISIによる歪が大きくなり、逆にkの値が小さいときほどISIによる歪が小さくなる。ISIの影響を最小化するには、kの値に依存せず孤立ビットの時間幅を1Tに近づけるように波形等化を行う必要があるが、図14に示すようにkの値が大きくなるほど、そのデータパターンの出現確率は減少する。0/1がランダムに出現する場合、各データの出現確率は1/2であるため、kの値が1つ増加するごとにパターンの出現確率には1/2が乗算される。 As shown in FIG. 7, the magnitude of distortion due to ISI strongly depends on the data pattern before the isolated bit. The distortion due to ISI increases as the value of k described above increases, and the distortion due to ISI decreases as the value of k decreases. In order to minimize the influence of ISI, it is necessary to perform waveform equalization so that the time width of an isolated bit is close to 1T without depending on the value of k. However, as the value of k increases as shown in FIG. The appearance probability of the data pattern decreases. When 0/1 appears at random, the appearance probability of each data is ½. Therefore, every time the value of k increases by 1, the appearance probability of the pattern is multiplied by ½.
適応制御用フィルタ部205のフィルタ段数が1種類に固定されていた場合、出現確率が高いパターンに対しては頻繁に第一及び第二の調整用信号EQSET−DN/EQSET−UPが活性化されるため、十分ISIの影響は除去される。しかし、逆に出現確率の低いパターンは、出現頻度が低いため、ISIの影響が残留する。
When the number of filter stages of the adaptive
その他の構成は実施形態1と同じであるのでその説明を省略する。また、要求信号生成部14として、上記変形例1の要求信号生成部14を用いてもよい。
Since other configurations are the same as those of the first embodiment, description thereof is omitted. Further, as the request
本変形例2によると、図14に示すように、検出データ列の出現確率に応じて異なる段数のフィルタが使用される。詳しくは、検出データ列の出現確率が2倍増加するごとにフィルタの段数も2倍増加する。これにより、第一及び第二の調整用信号EQSET−DN/EQSET−UPが活性化される頻度はデータパターンによらず一定となり、最適に等化強度を調節できる。 According to the second modification, as shown in FIG. 14, filters having different numbers of stages are used according to the appearance probability of the detection data string. Specifically, every time the appearance probability of the detection data string increases twice, the number of stages of the filter also increases twice. Thus, the frequency at which the first and second adjustment signals EQSET-DN / EQSET-UP are activated is constant regardless of the data pattern, and the equalization intensity can be adjusted optimally.
《実施形態1の変形例3》
本発明の実施形態1の変形例3に係る適応型送受信システム1では、適応型受信システム10と適応型送信システム20との接続直後、すなわち適応型受信システム10による受信信号RXDATAの受信開始直後において、強度調節信号EQADJにより設定されるイコライザ部11の等化強度は、設定可能な等化強度の範囲における最低値となる。
<<
In the adaptive transmission /
本変形例3によると、適応型受信システム10による受信信号RXDATAの受信開始直後において、適応型送信システム20のプリエンファシス部23によるプリエンファシスの強度を高めることを要求する制御信号CTRDTが出力され、プリエンファシス強度が高められる。すると、これに応じて、適応型受信システム10のイコライザ部11の等化強度が低くされる。したがって、受信信号RXDATAの送受信を継続している間、適応型受信システム10のイコライザ部11の等化強度の調節可能範囲を広く確保でき、ジッタトレランスを高めることができる。
According to the third modification, immediately after the reception of the reception signal RXDATA by the
《実施形態1の変形例4》
本発明の実施形態1の変形例4に係る適応型送受信システム1では、適応型受信システム10と適応型送信システム20との接続直後、すなわち適応型受信システム10による受信信号RXDATAの受信開始直後において、強度調節信号EMPADJにより設定されるプリエンファシス部23のプリエンファシス強度は、適応型送信システム20のプリエンファシス部23により設定可能な強度の範囲における最高値となる。
<<
In the adaptive transmission /
本変形例4によると、適応型受信システム10による受信信号RXDATAの受信開始直後において、適応型送信システム20のプリエンファシス強度が高められているので、強度調節信号EQADJはイコライザ部11の等化強度を低くするように作用する。したがって、受信信号RXDATAの送受信を継続している間、適応型受信システム10のイコライザ部11の等化強度の調節可能範囲を広く確保でき、ジッタトレランスを高めることができる。
According to the fourth modification, immediately after the reception of the reception signal RXDATA by the
《実施形態1のその他変形例》
上記実施形態1では、イコライザ部11の適応制御(等化強度の調整)に、3ビット分の復元信号RDOUT及び位相比較信号LAG/LEADを用いたが、4ビット以上のビット分の復元信号RDOUT及び位相比較信号LAG/LEADを用いてもよい。
<< Other Modifications of
In the first embodiment, the 3-bit restoration signal RDOUT and the phase comparison signal LAG / LEAD are used for the adaptive control (equalization intensity adjustment) of the
図4(a)の回路を複数段接続してイコライザ部11を構成する場合、各段のイコライザの零点を異なる周波数に配置することが多い。連続する3ビット以上のビットの出力状態を監視することにより、各段の等化強度を独立に調整できる。例えば、等化信号EQDATAのビット時間幅が1UIよりも長いか短いかの判定に、孤立ビットを含むビット列を用いる場合(010、101)には、ビット列が最も高い周波数成分を含むため、零点が最も高い周波数に配置されている段の等化強度を調整する。一方、等化信号EQDATAのビット時間幅が1UIよりも長いか短いかの判定に、2箇所のビット反転の間に2ビットの連続同一値を含むビット列を用いる場合(0110、1001)には、このビット列が、孤立ビットを含むビット列よりも低い周波数成分を含むため、零点が2番目に高い周波数に配置されている段の等化強度を調整する。このように、2箇所の反転間の連続同一値のビット数が多くなるほど、信号に含まれる周波数成分は低くなっていくため、イコライザ部11の各段の等化強度を独立して調整できる。これによりイコライザ部11の等化特性をより最適な状態に調整できる。
When the
《実施形態2》
図15は、本発明の実施形態2に係る複数チャネル送受信システム2を示す。この複数チャネル送受信システム2は、3組の適応型送受信システム1a〜1cを備え、これら適応型送受信システム1a〜1cはそれぞれ実施形態1に係る適応型送受信システム1と同じ構成を有している。
<<
FIG. 15 shows a multiple channel transmission /
また、複数チャネル送受信システム2に含まれる3組の差動伝送路30、及び制御バス40は、共通のHDMIケーブルにより実現される。しかし、3組の差動伝送路30及び制御バス40は、HDMIケーブルに限らず、他のケーブルにより実現されてもよいし、互いに独立したケーブルにより実現されてもよい。
The three sets of
その他の構成は実施形態1と同じであるのでその説明を省略する。 Since other configurations are the same as those of the first embodiment, description thereof is omitted.
本実施形態2によると、3組の差動伝送路30のそれぞれに対応するイコライザ部11及びプリエンファシス部23の強度調節を独立して行い、強度の最適化を図ることができる。
According to the second embodiment, the strength of the
また、本実施形態2では、複数チャネル送受信システム2が3組の適応型送受信システム1a〜1cを備えていたが、適応型送受信システム1の数は3組に限らず、2組でもよいし、4組以上であってもよい。この場合でも、各差動伝送路30に対応するイコライザ部11及びプリエンファシス部23の強度の最適化を図ることができる。
In the second embodiment, the multi-channel transmission /
本発明に係る適応型受信システム及び適応型送受信システムは、例えば、Gb/sを超える超高速伝送システム等に有用である。 The adaptive reception system and adaptive transmission / reception system according to the present invention are useful for an ultrahigh-speed transmission system exceeding Gb / s, for example.
1 適応型送受信システム
2 複数チャネル送受信システム
10 適応型受信システム
11 イコライザ部
16 プリエンファシス制御部
20 適応型送信システム
101 位相比較部
102 クロック調整部
103 パターン検出部
104 判定部
105 適応制御用フィルタ部
203 パターン検出部
205 適応制御用フィルタ部
213 適応制御部
231 増幅器
232 増幅器
233 加算器
1 Adaptive transmission / reception system
2 Multiple channel transmission /
11 Equalizer section
16
101 Phase comparator
102 Clock adjustment unit
103 Pattern detector
104 judgment part
105 Filter section for adaptive control
203 pattern detector
205 Filter part for adaptive control
213 Adaptive control unit
Claims (21)
等化強度を示す強度調節信号に基づいて前記受信信号を等化し、等化信号を出力するイコライザ部と、
サンプリングクロックと、当該サンプリングクロックよりも第一の所定位相進んだ第一クロックとに基づいて、サンプリングタイミングと当該サンプリングタイミングよりも前記第一の所定位相分前のタイミングとの間の第一区間に、前記等化信号のエッジが存在するか否かを示す第一の位相比較信号を出力するとともに、前記サンプリングクロックと、当該サンプリングクロックよりも第二の所定位相遅れた第二クロックとに基づいて、サンプリングタイミングと当該サンプリングタイミングよりも前記第二の所定位相後のタイミングとの間の第二区間に、前記等化信号のエッジが存在するか否かを示す第二の位相比較信号を出力し、前記第一区間及び第二区間は、前記等化信号と前記サンプリングクロックとの位相が一致した状態において前記等化信号のエッジを含まないように設定された位相比較部と、
前記第一及び第二の位相比較信号に基づいて、前記等化信号と前記サンプリングクロックとの位相を一致させるように、前記サンプリングクロックの位相を調整して出力するクロック調整部と、
前記等化信号に対して前記サンプリングクロックによるサンプリングを行うことにより得られる復元信号から、少なくとも2箇所のビット反転を含む連続する3ビット以上の検出データパターンを検出するパターン検出部と、
前記パターン検出部により検出された検出データパターンの各ビットに対応する前記第一及び第二の位相比較信号の出力パターンを所定の比較対象パターンと比較し、合致するか否かに基づいて、前記等化信号のビット時間幅が1UIよりも長いか短いかを判定する判定部と、
前記判定部による判定結果に基づいて前記強度調節信号を調節する適応制御用フィルタ部と、
前記強度調節信号により示される等化強度が予め設定された上限閾値以上である場合に、前記プリエンファシスの強度を高めることを要求する制御信号を前記適応型送信システムに出力する第1制御と、前記強度調節信号により示される等化強度が予め設定された下限閾値以下である場合に、前記プリエンファシスの強度を低くすることを要求する制御信号を前記適応型送信システムに出力する第2制御とのうちの少なくとも一方を実行するプリエンファシス制御部を備えていることを特徴とする適応型受信システム。 A transmission signal output by the adaptive transmission system is received as a reception signal through a differential transmission path, and the transmission signal is obtained by pre-emphasis on the logical signal by the adaptive transmission system. An adaptive receiver system,
An equalizer for equalizing the received signal based on an intensity adjustment signal indicating equalized intensity and outputting the equalized signal;
Based on the sampling clock and the first clock that is advanced by the first predetermined phase from the sampling clock, the first interval between the sampling timing and the timing that is the first predetermined phase before the sampling timing And outputting a first phase comparison signal indicating whether or not an edge of the equalization signal exists, and based on the sampling clock and a second clock delayed by a second predetermined phase from the sampling clock And outputting a second phase comparison signal indicating whether or not an edge of the equalized signal is present in the second interval between the sampling timing and the timing after the second predetermined phase from the sampling timing. The first section and the second section are in a state in which the phases of the equalized signal and the sampling clock match. A phase comparator which is set so as not to include an edge of the equalized signal,
Based on the first and second phase comparison signals, a clock adjustment unit that adjusts and outputs the phase of the sampling clock to match the phase of the equalization signal and the sampling clock;
A pattern detection unit that detects a detection data pattern of three or more consecutive bits including at least two bit inversions from a restored signal obtained by sampling the equalization signal with the sampling clock;
The output pattern of the first and second phase comparison signals corresponding to each bit of the detection data pattern detected by the pattern detection unit is compared with a predetermined comparison target pattern, based on whether or not they match, A determination unit for determining whether the bit time width of the equalized signal is longer or shorter than 1 UI;
An adaptive control filter unit that adjusts the intensity adjustment signal based on a determination result by the determination unit;
A first control for outputting to the adaptive transmission system a control signal requesting to increase the pre-emphasis strength when the equalization strength indicated by the strength adjustment signal is equal to or higher than a preset upper threshold; A second control for outputting to the adaptive transmission system a control signal requesting to lower the pre-emphasis intensity when the equalization intensity indicated by the intensity adjustment signal is equal to or lower than a preset lower threshold; And a pre-emphasis control unit that executes at least one of the adaptive reception system.
前記第1制御は、前記強度調節信号により示される等化強度が前記上限閾値以上であっても、前記等化信号のビット時間幅が1UIよりも短いと前記判定部により判定されなかった場合には、前記プリエンファシスの強度を高めることを要求する制御信号を前記適応型送信システムに出力しないものであることを特徴とする適応型受信システム。 The adaptive receiving system according to claim 1,
The first control is performed when the determination unit does not determine that the bit time width of the equalization signal is shorter than 1 UI even if the equalization intensity indicated by the intensity adjustment signal is equal to or greater than the upper limit threshold. Does not output to the adaptive transmission system a control signal requesting to increase the strength of the pre-emphasis.
前記第2制御は、前記強度調節信号により示される等化強度が前記下限閾値以下であっても、前記等化信号のビット時間幅が1UIよりも長いと前記判定部により判定されなかった場合には、前記プリエンファシスの強度を低くすることを要求する制御信号を前記適応型送信システムに出力しないものであることを特徴とする適応型受信システム。 The adaptive receiving system according to claim 1,
The second control is performed when the determination unit does not determine that the bit time width of the equalization signal is longer than 1 UI even if the equalization intensity indicated by the intensity adjustment signal is equal to or less than the lower threshold. Does not output to the adaptive transmission system a control signal requesting that the pre-emphasis intensity be reduced.
前記第一区間及び第二区間の長さは、1/3UI以下であることを特徴とする適応型受信システム。 The adaptive receiving system according to any one of claims 1 to 3,
The length of the said 1st area and the 2nd area is 1/3 UI or less, The adaptive reception system characterized by the above-mentioned.
前記パターン検出部により検出される検出データパターンは、中央ビットの値が前後のビットの値と異なっている連続する3ビットを含むことを特徴とする適応型受信システム。 The adaptive receiving system according to any one of claims 1 to 4,
The adaptive data receiving system according to claim 1, wherein the detected data pattern detected by the pattern detecting unit includes three consecutive bits whose central bit value is different from the preceding and following bit values.
前記パターン検出部により検出される検出データパターンは、前記中央ビットの前に2以上連続する同一の値のビットを含むことを特徴とする適応型受信システム。 The adaptive receiving system according to claim 5,
The detection data pattern detected by the pattern detection unit includes two or more consecutive bits having the same value before the central bit.
前記比較対象パターンは、前記中央ビットの直前のビットに対応する前記第二の位相比較信号が、エッジが存在することを示し、かつ、前記中央ビットに対応する前記第一及び第二の位相比較信号が、いずれもエッジが存在しないことを示すものであり、
前記判定部は、前記出力パターンが前記比較対象パターンと合致した場合に、前記等化信号のビット時間幅が1UIよりも長いと判定することを特徴とする適応型受信システム。 The adaptive receiving system according to claim 5,
The comparison target pattern indicates that the second phase comparison signal corresponding to the bit immediately before the central bit indicates that an edge exists, and the first and second phase comparisons corresponding to the central bit The signals indicate that none of the edges are present,
The determination unit determines that a bit time width of the equalized signal is longer than 1 UI when the output pattern matches the comparison target pattern.
前記比較対象パターンは、前記中央ビットの直後のビットに対応する前記第一の位相比較信号が、エッジが存在することを示し、かつ、前記中央ビットに対応する前記第一及び第二の位相比較信号が、いずれもエッジが存在しないことを示すものであり、
前記判定部は、前記出力パターンが前記比較対象パターンと合致した場合に、前記等化信号のビット時間幅が1UIよりも長いと判定することを特徴とする適応型受信システム。 The adaptive receiving system according to claim 5,
The comparison target pattern indicates that the first phase comparison signal corresponding to the bit immediately after the central bit indicates that an edge exists, and the first and second phase comparisons corresponding to the central bit The signals indicate that none of the edges are present,
The determination unit determines that a bit time width of the equalized signal is longer than 1 UI when the output pattern matches the comparison target pattern.
前記比較対象パターンは、前記中央ビットに対応する第一又は第二の位相比較信号のいずれか一方が、エッジが存在することを示し、前記中央ビットの直前及び直後のビットに対応する前記第一及び第二の位相比較信号が、いずれもエッジが存在しないことを示すものであり、
前記判定部は、前記出力パターンが前記比較対象パターンと合致した場合に、前記等化信号のビット時間幅が1UIよりも短いと判定することを特徴とする適応型受信システム。 The adaptive receiving system according to claim 5,
In the comparison target pattern, one of the first and second phase comparison signals corresponding to the central bit indicates that an edge exists, and the first bit corresponding to the bit immediately before and after the central bit corresponds to the first bit. And the second phase comparison signal indicates that no edge exists,
The determination unit determines that a bit time width of the equalized signal is shorter than 1 UI when the output pattern matches the comparison target pattern.
前記比較対象パターンは、前記中央ビットに対応する第一及び第二の位相比較信号の両方が、エッジが存在することを示し、前記中央ビットの直前及び直後のビットに対応する第一及び第二の位相比較信号が、いずれもエッジが存在しないことを示すものであり、
前記判定部は、前記出力パターンが前記比較対象パターンと合致した場合に、前記等化信号のビット時間幅が1UIよりも短いと判定することを特徴とする適応型受信システム。 The adaptive receiving system according to claim 5,
The comparison target pattern indicates that both the first and second phase comparison signals corresponding to the central bit indicate that an edge exists, and the first and second corresponding to the bits immediately before and after the central bit. The phase comparison signals of, indicate that there are no edges,
The determination unit determines that a bit time width of the equalized signal is shorter than 1 UI when the output pattern matches the comparison target pattern.
前記適応制御用フィルタ部は、前記判定部により前記等化信号のビット時間幅が1UIよりも長いと判定された回数が、前記判定部により前記等化信号のビット時間幅が1UIよりも短いと判定された回数を所定の規定回数分上回っている場合に、等化強度を低くするように前記強度調節信号を変更する一方、前記判定部により前記等化信号のビット時間幅が1UIよりも短いと判定された回数が、前記判定部により前記等化信号のビット時間幅が1UIよりも長いと判定された回数を前記所定の規定回数分上回っている場合に、等化強度を高めるように前記強度調節信号を変更することを特徴とする適応型受信システム。 The adaptive receiving system according to any one of claims 5 to 10,
In the adaptive control filter unit, when the determination unit determines that the bit time width of the equalized signal is longer than 1 UI, the determination unit determines that the bit time width of the equalized signal is shorter than 1 UI. When the determined number exceeds the predetermined number of times, the intensity adjustment signal is changed so as to lower the equalization intensity, while the bit time width of the equalization signal is shorter than 1 UI by the determination unit. When the number of times determined by the determination unit exceeds the number of times determined by the determination unit that the bit time width of the equalized signal is longer than 1 UI by the predetermined number of times, the equalization strength is increased. An adaptive receiving system characterized by changing an intensity adjustment signal.
前記パターン検出部は、複数種類の検出データパターンを検出し、
前記適応制御用フィルタ部は、前記パターン検出部により前記複数種類の検出データパターンのうちのいずれが検出されたかに応じて、前記所定の規定回数を決定する選択回路を備えていることを特徴とする適応型受信システム。 The adaptive receiving system according to claim 11,
The pattern detection unit detects a plurality of types of detection data patterns,
The adaptive control filter unit includes a selection circuit that determines the predetermined specified number of times according to which of the plurality of types of detection data patterns is detected by the pattern detection unit. Adaptive receiving system.
前記強度調節信号は、グレイコードにより強度を表すものであることを特徴とする適応型受信システム。 The adaptive receiving system according to any one of claims 1 to 12,
The adaptive receiving system according to claim 1, wherein the intensity adjustment signal represents intensity by a Gray code.
前記受信信号の受信開始直後において、前記強度調節信号により設定される等化強度は、設定可能な等化強度の範囲における最高値と最低値との中間値であることを特徴とする適応型受信システム。 The adaptive receiving system according to any one of claims 1 to 13,
Immediately after the reception of the received signal is started, the equalization intensity set by the intensity adjustment signal is an intermediate value between the highest value and the lowest value in the settable equalization intensity range. system.
前記受信信号の受信開始直後において、前記強度調節信号により設定される等化強度は、設定可能な等化強度の範囲における最低値であることを特徴とする適応型受信システム。 The adaptive receiving system according to any one of claims 1 to 13,
Immediately after the reception of the reception signal is started, the equalization intensity set by the intensity adjustment signal is the lowest value within a settable equalization intensity range.
前記適応型送信システムと、
前記差動伝送路と、
前記適応型受信システムのプリエンファシス制御部により出力された制御信号を前記適応型送信システムに伝送するための制御バスとを備えた適応型送受信システム。 An adaptive receiving system according to any one of claims 1 to 15,
The adaptive transmission system;
The differential transmission line;
An adaptive transmission / reception system comprising: a control bus for transmitting a control signal output by a pre-emphasis control unit of the adaptive reception system to the adaptive transmission system.
前記適応型送信システムによるプリエンファシスは、
前記論理信号を前記制御信号に応じた増幅率で増幅する少なくとも1つの増幅器と、
前記少なくとも1つの増幅器の出力を加算し、その加算結果を前記受信信号として出力する加算器とを用いて行われることを特徴とする適応型送受信システム。 The adaptive transmission / reception system according to claim 16,
Pre-emphasis by the adaptive transmission system is
At least one amplifier for amplifying the logic signal at an amplification factor according to the control signal;
An adaptive transmission / reception system comprising: an adder that adds outputs of the at least one amplifier and outputs a result of the addition as the reception signal.
前記適応型受信システムによる受信信号の受信開始直後において、前記プリエンファシスの強度は、前記適応型送信システムにより設定可能なプリエンファシスの強度の範囲における最高値と最低値との中間値に設定されることを特徴とする適応型送受信システム。 The adaptive transmission / reception system according to claim 16 or 17,
Immediately after the reception of the received signal by the adaptive reception system, the pre-emphasis intensity is set to an intermediate value between the maximum value and the minimum value in the pre-emphasis intensity range that can be set by the adaptive transmission system. An adaptive transmission / reception system characterized by the above.
前記適応型受信システムによる受信信号の受信開始直後において、前記プリエンファシスの強度は、前記適応型送信システムにより設定可能なプリエンファシスの強度の範囲における最高値に設定されることを特徴とする適応型送受信システム。 The adaptive reception system according to claim 16 or 17,
Immediately after the reception of the received signal by the adaptive reception system, the pre-emphasis strength is set to the highest value in the pre-emphasis strength range that can be set by the adaptive transmission system. Transmission / reception system.
前記制御バスはCEC(Consumer Electronics Control)バスであることを特徴とする適応型送受信システム。 The adaptive transmission / reception system according to any one of claims 16 to 19,
The adaptive transmission / reception system, wherein the control bus is a CEC (Consumer Electronics Control) bus.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011081816A JP2012217081A (en) | 2011-04-01 | 2011-04-01 | Adaptive reception system, adaptive transmission/reception system, and plural channel transmission/reception system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011081816A JP2012217081A (en) | 2011-04-01 | 2011-04-01 | Adaptive reception system, adaptive transmission/reception system, and plural channel transmission/reception system |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012217081A true JP2012217081A (en) | 2012-11-08 |
Family
ID=47269428
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011081816A Withdrawn JP2012217081A (en) | 2011-04-01 | 2011-04-01 | Adaptive reception system, adaptive transmission/reception system, and plural channel transmission/reception system |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2012217081A (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014217961A (en) * | 2013-05-01 | 2014-11-20 | キヤノン株式会社 | Element base, full-line recording head, and recording apparatus |
JP2016005115A (en) * | 2014-06-17 | 2016-01-12 | 株式会社リコー | Serial communication circuit and serial communication device |
WO2016007218A1 (en) * | 2014-07-08 | 2016-01-14 | Intel Corporation | Apparatuses and methods for reducing switching jitter |
US9722819B2 (en) | 2013-10-09 | 2017-08-01 | Denso Corporation | Distortion compensation system and communication apparatus |
-
2011
- 2011-04-01 JP JP2011081816A patent/JP2012217081A/en not_active Withdrawn
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014217961A (en) * | 2013-05-01 | 2014-11-20 | キヤノン株式会社 | Element base, full-line recording head, and recording apparatus |
US9722819B2 (en) | 2013-10-09 | 2017-08-01 | Denso Corporation | Distortion compensation system and communication apparatus |
JP2016005115A (en) * | 2014-06-17 | 2016-01-12 | 株式会社リコー | Serial communication circuit and serial communication device |
WO2016007218A1 (en) * | 2014-07-08 | 2016-01-14 | Intel Corporation | Apparatuses and methods for reducing switching jitter |
US9473291B2 (en) | 2014-07-08 | 2016-10-18 | Intel Corporation | Apparatuses and methods for reducing switching jitter |
US10181940B2 (en) | 2014-07-08 | 2019-01-15 | Intel Corporation | Apparatuses and methods for reducing switching jitter |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2012017609A1 (en) | Adaptive receiver system and adaptive transceiver system | |
US7508892B2 (en) | Receiver circuit comprising equalizer | |
US10498562B2 (en) | Electric signal transmission device | |
JP5372400B2 (en) | Adaptive equalizer for use with serial communication link clock and data recovery circuit | |
US9191244B2 (en) | Equalizer and semiconductor device | |
US9438450B1 (en) | Receiver and associated control method | |
US7400675B2 (en) | System and method for digital adaptive equalization with failure detection and recovery | |
US8929496B2 (en) | Receiver with enhanced clock and data recovery | |
TWI608711B (en) | Clock and data recovery apparatus | |
US20140169440A1 (en) | Adaptive cancellation of voltage offset in a communication system | |
US9401800B1 (en) | Clock data recovery system for Serdes | |
JP5834984B2 (en) | System and method for adaptive phase equalization | |
CN110858824B (en) | Pre-compensator based quantization for clock recovery | |
JP2012217081A (en) | Adaptive reception system, adaptive transmission/reception system, and plural channel transmission/reception system | |
US9130792B2 (en) | Closed-loop high-speed channel equalizer adaptation | |
US8432960B2 (en) | Digital adaptive channel equalizer | |
KR100650670B1 (en) | Adaptive analog equalizer and digital signal receiver with the same | |
US9923738B1 (en) | Backchannel transmission adaptation | |
US9426004B1 (en) | Method for reducing jitter in receivers | |
US20170288915A1 (en) | Systems and Methods for Mitigating Over-Equalization in a Short Channel | |
TWI635713B (en) | Receiving device and signal conversion method | |
US8259784B2 (en) | High-speed continuous-time feedback equalizer for serial link receiver | |
KR101736796B1 (en) | Apparatus and method for reducting noise of data signal | |
EP2775680B1 (en) | Sending and Receiving System, Method of Sending and Receiving, and Receiving Apparatus | |
JP5018027B2 (en) | Data receiver |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20140603 |