JP5018027B2 - Data receiver - Google Patents
Data receiver Download PDFInfo
- Publication number
- JP5018027B2 JP5018027B2 JP2006304585A JP2006304585A JP5018027B2 JP 5018027 B2 JP5018027 B2 JP 5018027B2 JP 2006304585 A JP2006304585 A JP 2006304585A JP 2006304585 A JP2006304585 A JP 2006304585A JP 5018027 B2 JP5018027 B2 JP 5018027B2
- Authority
- JP
- Japan
- Prior art keywords
- differential
- transmission
- transmission loss
- reference clock
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Dc Digital Transmission (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Description
本発明は、ケーブルなどを用いて伝送した信号の伝送損失を補償するデータ受信装置に係り、特に、周波数に依存する劣化減衰を等化するデータ受信装置に関する。 The present invention relates to a data receiving apparatus that compensates for transmission loss of a signal transmitted using a cable or the like, and more particularly, to a data receiving apparatus that equalizes deterioration attenuation depending on frequency.
さらに詳しくは、本発明は、高速のデジタル・データを差動伝送路経由で長距離伝送する際における周波数に依存する劣化減衰を等化するデータ受信装置に係り、特に、差動伝送路に含まれるリファレンス・クロックを用いて高域ゲイン補償をかけて等化処理を行なうデータ受信装置に関する。 More particularly, the present invention relates to a data receiver for equalizing frequency-dependent deterioration attenuation when high-speed digital data is transmitted over a long distance via a differential transmission line, and is particularly included in the differential transmission line. The present invention relates to a data receiving apparatus that performs equalization processing with high-frequency gain compensation using a reference clock.
ＨＤＭＩ（Ｈｉｇｈ Ｄｅｆｉｎｉｔｉｏｎ Ｍｕｌｔｉｍｅｄｉａ Ｉｎｔｅｒｆａｃｅ）は、主に家電やＡＶ機器向けのデジタル映像及び音声入出力用に策定されたインターフェース規格であり、具体的には、パーソナル・コンピュータとディスプレイの接続に使われるデジタル・インターフェースのＤＶＩ（Ｄｉｇｉｔａｌ Ｖｉｓｕａｌ Ｉｎｔｅｒｆａｃｅ）をさらに発展させ、１本のケーブルで映像信号、音声信号、及び双方向制御信号を合わせて送受信するように構成されており、取り回しが容易になっている。また、オプションでは制御信号を双方向に伝送させることができ、機器間を中継させることで１台のリモコンを用いて複数のＡＶ機器を制御することができる。 HDMI (High Definition Multimedia Interface) is an interface standard established mainly for digital video and audio input / output for home appliances and AV equipment. Specifically, digital definition used for connecting personal computers and displays. Interface DVI (Digital Visual Interface) is further developed, and it is configured to transmit and receive a video signal, an audio signal, and a bidirectional control signal together with a single cable, and handling is easy. In addition, as an option, control signals can be transmitted in both directions, and a plurality of AV devices can be controlled using a single remote controller by relaying between devices.
ＨＤＭＩは、物理層には、ＤＶＩにも採用されているディスプレイ映像信号のデジタル伝送方式であるＴＭＤＳ（Ｔｒａｎｓｉｔｉｏｎ Ｍｉｎｉｍｉｚｅｄ Ｄｉｆｆｅｒｅｎｔｉａｌ Ｓｉｇｎａｌｉｎｇ：遷移時間最短差動信号伝送方式）を使用し、高速なデジタル・データ伝送を実現することができる。ＴＭＤＳは、デジタル・データを差動伝送する手段の１つであり、Ｒ（Ｒｅｄ：赤）／Ｇ（Ｇｒｅｅｎ：緑）／Ｂ（Ｂｌｕｅ：青）という３種類の映像信号と、リファレンス・クロック信号の伝送にそれぞれ１チャネルずつの合計４チャネルからなるリンクで構成される。各映像信号は１０ビットのパラレル信号をシリアル変換し、１クロック周期当たり１０ビットのデータを伝送する。例えば、クロックを５００ＭＨｚとすれば１秒当たり５Ｇビットの映像データを送ることができる（ＨＤＭＩ ｖｅｒ１．３の実効伝送レートは２５０Ｍｂｐｓ〜３．４Ｇｂｐｓである）。 In the physical layer, TMDS (Transition Minimized Differential Signaling), which is a digital transmission method for display video signals that is also adopted in DVI, is used for high-speed digital data transmission. Can be realized. TMDS is one of means for differentially transmitting digital data, and three types of video signals R (Red: Red) / G (Green: Green) / B (Blue: Blue) and a reference clock signal. The transmission is composed of a total of four channels, one channel each. Each video signal serially converts a 10-bit parallel signal and transmits 10-bit data per clock cycle. For example, if the clock is set to 500 MHz, video data of 5 Gbits per second can be transmitted (the effective transmission rate of HDMI ver1.3 is 250 Mbps to 3.4 Gbps).
ＴＭＤＳは、ツイスト・ペア・ケーブルなどの対になった導電体に差動信号として、クロック並びにＮＲＺ（Ｎｏｎ Ｒｅｔｕｒｎ ｔｏ Ｚｅｒｏ）データを伝搬させるデジタル・データ伝送方式である。この種の伝送方式は、送受信機の電位差変動に強い、外来ノイズをコモンモード電圧除去作用により排除できる、不要輻射を抑制できる、といった利点があり、高速で且つ１０〜１００メートル程度の比較的長い距離のデータ伝送にも用いることができる。 TMDS is a digital data transmission system in which a clock and NRZ (Non Return to Zero) data are propagated as differential signals to a pair of conductors such as a twisted pair cable. This type of transmission system has advantages such as being resistant to fluctuations in the potential difference of the transmitter / receiver, excluding external noise by the common mode voltage removing action, and suppressing unnecessary radiation, and is relatively long at about 10 to 100 meters at high speed. It can also be used for distance data transmission.
ところで、導電体には必ず有限の単位伝送長当たりの減衰があり、しかもそれは表皮効果や誘電損失に起因する高周波成分に対して顕著に現れる。このため、上述したように高速のデジタル・データをＴＭＤＳやＬＶＤＳといった差動伝送路を通して長距離伝送する際には、伝送路上で信号の減衰や遅延が生じて、データ波形が劣化してしまうことが懸念され、高周波数帯域ほど伝送路上の減衰は大きく、伝送路長が長くなるにつれてより顕著になる。 By the way, a conductor always has a finite attenuation per unit transmission length, and this appears prominently for high-frequency components caused by the skin effect and dielectric loss. For this reason, as described above, when high-speed digital data is transmitted over a long distance through a differential transmission line such as TMDS or LVDS, signal attenuation or delay occurs on the transmission line and the data waveform deteriorates. The higher the frequency band, the larger the attenuation on the transmission line, and the more the transmission line length becomes longer.
このような相反関係を解消する手法として、高速デジタル伝送路上での高周波成分の減衰の影響を除去するための等化器（ケーブル・イコライザ）を受信側に設けて、導電体の減衰がなかった信号を再生することが極めて重要であると考えられている。 As a technique for eliminating such a reciprocal relationship, an equalizer (cable equalizer) for removing the influence of attenuation of high frequency components on a high-speed digital transmission line was provided on the receiving side, and there was no attenuation of the conductor. It is considered extremely important to reproduce the signal.
周波数に依存する劣化減衰（伝送損質：誘電損失、表皮効果による抵抗損失など）を等化する手段として、伝送損失と同量の利得特性を持つように自動利得制御（Ａｕｔｏｍａｔｉｃ Ｇａｉｎ Ｃｏｎｔｒｏｌ：ＡＧＣ）されたハイパス・フィルタを通して元の伝送信号を再生することが一般的である。すなわち、伝送路長に応じて高周波数帯域が劣化減衰するのとはほぼ逆の特性をＡＧＣにより印加する（すなわち高域ゲイン補償をかける）ことで、より広帯域で平坦な特性を得て、伝送前の信号を回復することが好ましい。 Automatic gain control (Automatic Gain Control: AGC) as a means to equalize frequency-dependent degradation attenuation (transmission loss: dielectric loss, resistance loss due to skin effect, etc.) to have the same amount of gain characteristics as transmission loss It is common to reconstruct the original transmission signal through a filtered high pass filter. In other words, a characteristic that is almost opposite to the deterioration of the high frequency band depending on the transmission path length is applied by AGC (that is, high-frequency gain compensation is applied) to obtain a flat characteristic in a wider band. It is preferable to recover the previous signal.
このような場合、任意の伝送損失に追従し、それと同量の利得で受信信号を等化するため、任意の伝送損失の度合いを正確に判別する必要がある。実際のケーブル長よりも小さい伝送損失を見積もると、フィードバック電圧が小さくなることからゲイン補償が不足するため、ハイパス・フィルタを通過した信号はＵｎｄｅｒ Ｅｑｕａｌｉｚｉｎｇとなる。逆に、実際のケーブル長よりも長い伝送損質を見積もると、フィードバック電圧が必要以上に大きくなることからゲイン補償が過剰となって、ハイパス・フィルタを通過した信号はＯｖｅｒ Ｅｑｕａｌｉｚｉｎｇとなる。 In such a case, in order to follow an arbitrary transmission loss and equalize the received signal with the same amount of gain, it is necessary to accurately determine the degree of the arbitrary transmission loss. If the transmission loss smaller than the actual cable length is estimated, the feedback voltage becomes small and the gain compensation is insufficient. Therefore, the signal that has passed through the high-pass filter becomes Under Equalizing. On the other hand, if the transmission loss quality longer than the actual cable length is estimated, the feedback voltage becomes larger than necessary, the gain compensation becomes excessive, and the signal passing through the high-pass filter becomes Over Equalizing.
例えば、減衰した後のデータ信号の１と０の間の遷移裾においてある特定のタイミングでサンプリングした電圧を、データ信号のコモンモード電圧と比較して伝送損失の度合い定量化することによって、伝送信号における周波数に依存した伝送損失を補償するための等化器を自動的に調整する適応的な等化方法及びシステムについて提案がなされている（例えば、特許文献１を参照のこと）。 For example, a transmission signal is obtained by quantifying the degree of transmission loss by comparing a voltage sampled at a specific timing at a transition tail between 1 and 0 of the attenuated data signal with a common mode voltage of the data signal. There has been proposed an adaptive equalization method and system that automatically adjusts an equalizer for compensating for frequency-dependent transmission loss in (see, for example, Patent Document 1).
しかしながら、この方法では、ビットレートが数Ｇｂｐｓ程度となる高速伝送では、受信信号をサンプリングするタイミング精度が限界を超えてしまい、受信データ信号から伝送路の伝送損失を性格に判別することが困難になる。最悪の場合には、誤判別によるビット・エラーを起こしてしまうこともあり得る。 However, with this method, in high-speed transmission with a bit rate of about several Gbps, the timing accuracy of sampling the received signal exceeds the limit, making it difficult to accurately determine the transmission loss of the transmission path from the received data signal. Become. In the worst case, a bit error due to misclassification can occur.
ＴＭＤＳのようにクロック・チャネルを含んだシリアル・データ通信系の場合には、周期信号で周波数の低いリファレンス・クロックを利用して、受信データ信号が受けた伝送路の伝送損失を推定する方法が考えられる（例えば、特許文献２、特許文献３を参照のこと）。リファレンス・クロックはＮＲＺデータと同じ振幅で送信され、ＮＲＺデータ周期と同一周期若しくはその整数倍で必ず０と１の遷移を繰り返すことから、基準クロックの受信端での振幅を観測することによって高周波減衰特性を推定することができる。通常、データ伝送においてリファレンス・クロックとＮＲＺデータはほぼ同じ特性を持つ導電体が用いられることから、リファレンス・クロックから推定された減衰特性に基づいてＮＲＺ信号に対する補償フィルタの特性制御を行なうことができる。 In the case of a serial data communication system including a clock channel such as TMDS, there is a method for estimating a transmission loss of a transmission path received by a received data signal using a reference clock having a low frequency as a periodic signal. (For example, refer to Patent Document 2 and Patent Document 3). The reference clock is transmitted with the same amplitude as the NRZ data, and the transition of 0 and 1 is always repeated at the same period or an integer multiple of the NRZ data period, so the high frequency attenuation is achieved by observing the amplitude at the receiving end of the reference clock. Characteristics can be estimated. Usually, a conductor having substantially the same characteristics is used for the reference clock and the NRZ data in data transmission, so that the characteristic control of the compensation filter for the NRZ signal can be performed based on the attenuation characteristic estimated from the reference clock. .
受信したリファレンス・クロックのエッジに対して電圧２箇所以上サンプリングし、これらのサンプリング電圧の大小を比較することにより、リファレンス・クロックにおける伝送路の伝送損失の度合いを判別することができ、これに基づいてＮＲＺデータ信号の伝送損失を補償すればよい。このような方法によれば、高速データな伝送路に対しても適用することができる。しかしながら、サンプリングようのタイミングを生成するためのＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋ Ｌｏｏｐ）やＤＬＬ（Ｄｅｌａｙ Ｌｏｃｋ Ｌｏｏｐ）が必要となるため、回路が複雑且つ肥大化し、消費電力の面でもデメリットがある。 By sampling two or more voltages with respect to the edge of the received reference clock, and comparing the magnitudes of these sampling voltages, the degree of transmission loss of the transmission line in the reference clock can be determined. Thus, the transmission loss of the NRZ data signal may be compensated. Such a method can also be applied to a high-speed data transmission path. However, since a PLL (Phase Lock Loop) and a DLL (Delay Lock Loop) for generating the sampling timing are required, the circuit becomes complicated and enlarged, and there is a disadvantage in terms of power consumption.
本発明の目的は、差動導電体対を介して伝送されるリファレンス・クロック及びＮＲＺ信号を好適に受信することができる、優れたデータ受信装置を提供することにある。 An object of the present invention is to provide an excellent data receiving apparatus capable of suitably receiving a reference clock and an NRZ signal transmitted via a differential conductor pair.
本発明のさらなる目的は、高速のデジタル・データを差動伝送路経由で長距離伝送する際における周波数に依存する劣化減衰をより高い精度で等化することができる、優れたデータ受信装置を提供することにある。 A further object of the present invention is to provide an excellent data receiving apparatus capable of equalizing deterioration attenuation depending on frequency when high-speed digital data is transmitted over a long distance via a differential transmission path with higher accuracy. There is to do.
本発明のさらなる目的は、伝送路に含まれるリファレンス・クロックを用いて、高速なデータ信号が受けた伝送路の伝送損失を推定し、高域ゲイン補償をかけて等化処理を行なうことができる、優れたデータ受信装置を提供することにある。 A further object of the present invention is to estimate a transmission loss of a transmission line received by a high-speed data signal using a reference clock included in the transmission line, and perform equalization processing with high-frequency gain compensation. An object of the present invention is to provide an excellent data receiving apparatus.
本発明のさらなる目的は、伝送路に含まれるリファレンス・クロックを用いて、回路構成が簡易で低消費電力な仕組みにより受信データ信号における伝送損失を推定し、高域ゲイン補償をかけて等化処理を行なうことができる、優れたデータ受信装置を提供することにある。 A further object of the present invention is to estimate a transmission loss in a received data signal by using a reference clock included in a transmission path and a mechanism with a simple circuit configuration and low power consumption, and perform equalization processing with high-frequency gain compensation. It is an object of the present invention to provide an excellent data receiving apparatus capable of performing the above.
本発明は、上記課題を参酌してなされたものであり、リファレンス・クロックの１チャネルを含む２チャネル以上からなる差動伝送路を介してデジタル・データを受信するデータ受信装置であって、
送信機側から前記差動伝送路に送信された各データ・チャンネルの信号を受信するデジタル・データ受信部と、
送信機側から前記差動伝送路に送信されたリファレンス・クロックを受信するリファレンス・クロック受信部と、
前記リファレンス・クロック受信部において受信したリファレンス・クロックの前記差動伝送路伝送路を通過したことに起因する波形劣化に基づいて、リファレンス・クロックにおける伝送損失の大小度合いを判別する伝送損失度合い判別部と、
を具備することを特徴とするデータ受信装置である。但し、リファレンス・クロックの一周期はデータ信号のビット時間の整数倍であるとする。
The present invention has been made in consideration of the above problems, and is a data receiving apparatus that receives digital data via a differential transmission line composed of two or more channels including one channel of a reference clock,
A digital data receiver for receiving signals of each data channel transmitted from the transmitter side to the differential transmission path;
A reference clock receiver for receiving a reference clock transmitted from the transmitter side to the differential transmission path;
A transmission loss degree determination unit that determines the degree of transmission loss in the reference clock based on waveform degradation caused by the reference clock received by the reference clock reception unit passing through the differential transmission line transmission line. When,
A data receiving device comprising: However, it is assumed that one cycle of the reference clock is an integral multiple of the bit time of the data signal.
ＨＤＭＩの物理層としても採用されるＴＭＤＳは、ツイスト・ペア・ケーブルなどの対になった導電体に差動信号として、クロック並びにＮＲＺデータを伝搬させる高速デジタル・データ伝送方式であり、高速で且つ１０〜１００メートル程度の比較的長い距離のデータ伝送にも用いることができる。しかしながら、伝送路上では、表皮効果や誘電損失に起因する高周波成分に対して顕著に現れる減衰が単位伝送長当たりに発生することから、受信側では等化技術により導電体の減衰がなかった信号を再生することが極めて重要である。 TMDS, which is also used as the physical layer of HDMI, is a high-speed digital data transmission system that propagates clock and NRZ data as differential signals to a pair of conductors such as twisted pair cables. It can also be used for data transmission over a relatively long distance of about 10 to 100 meters. However, on the transmission line, attenuation that appears prominently for high-frequency components due to skin effect and dielectric loss occurs per unit transmission length. Reproduction is extremely important.
周波数に依存する劣化減衰を等化する手段として、伝送損失と同量の利得特性を持つように自動利得制御されたハイパス・フィルタを通して高域ゲイン補償をかけることで元の伝送信号を再生することが一般的である。この場合、任意の伝送損失に追従し、それと同量の利得で受信信号を等化するため、任意の伝送損失の度合いを正確に判別する必要がある。 As a means of equalizing the frequency-dependent degradation attenuation, the original transmission signal is reconstructed by applying high-frequency gain compensation through a high-pass filter that is automatically gain controlled so as to have the same gain characteristics as the transmission loss. Is common. In this case, in order to follow an arbitrary transmission loss and equalize the received signal with the same amount of gain, it is necessary to accurately determine the degree of the arbitrary transmission loss.
伝送損失は一般的に、同一材質において伝送路の長さ及び信号周波数のＮ乗に比例して増加する。差動伝送路上でクロック信号伝送用のチャネルはＮＲＺデータ信号伝送用のチャネルはほぼ同じ高周波減衰特性を持つと考えられる。したがって、ＴＭＤＳのようにクロック・チャネルを含んだシリアル・データ通信系の場合には、周期信号で周波数の低いリファレンス・クロックを利用して、受信データ信号が受けた伝送路の伝送損失を推定し、この推定結果に基づいてＮＲＺ信号に対する高域ゲイン補償フィルタの特性制御を行なうという等化方法が考えられる。 Transmission loss generally increases in proportion to the length of the transmission line and the Nth power of the signal frequency in the same material. On the differential transmission path, the channel for transmitting the clock signal is considered to have substantially the same high frequency attenuation characteristic as the channel for transmitting the NRZ data signal. Therefore, in the case of a serial data communication system including a clock channel such as TMDS, a transmission loss of a transmission path received by a received data signal is estimated using a reference clock having a low frequency as a periodic signal. An equalization method is conceivable in which the characteristic control of the high frequency gain compensation filter is performed on the NRZ signal based on the estimation result.
本発明に係るデータ受信装置は、受信したリファレンス・クロックの伝送路を通過したことに起因する波形劣化に基づいて、伝送損失の大小度合いを自動判別するようになっている。クロックの波形劣化の度合いは、クロックの振幅変化量と、クロック半周期における立上がりと立下りの時間差の変化量に最も顕著に現れる。クロックの振幅変化量は、入力信号の振幅の大小にも直接影響されることから、本発明では、後者のクロック半周期における立上がりと立下りの時間差を伝送損失の大小度合いの判別度合いとして用いる。 The data receiving apparatus according to the present invention automatically determines the magnitude of the transmission loss based on the waveform deterioration caused by passing through the transmission path of the received reference clock. The degree of clock waveform deterioration appears most prominently in the amount of change in the amplitude of the clock and the amount of change in the time difference between the rise and fall in the half cycle of the clock. Since the amplitude change amount of the clock is directly affected by the amplitude of the input signal, in the present invention, the time difference between the rise and fall in the latter half cycle of the clock is used as a determination degree of the magnitude of transmission loss.
受信したリファレンス・クロックの波形劣化を判別する判別部は、例えば、前記リファレンス・クロック受信部で受信した劣化クロック波形を整流する全波整流器と、該全波整流された劣化クロック波形を差動の微分波形に整形させる微分器と、該差動の微分波形を電圧振幅値の差動波形に揃える比較器と、該電圧振幅値の差動波形を全周期時間に対して積分する積分器で構成することができる。 The discriminating unit that discriminates the waveform degradation of the received reference clock includes, for example, a full-wave rectifier that rectifies the degraded clock waveform received by the reference clock receiving unit, and a differential clock waveform that has been subjected to full-wave rectification. Consists of a differentiator that shapes the differential waveform, a comparator that aligns the differential waveform to the differential waveform of the voltage amplitude value, and an integrator that integrates the differential waveform of the voltage amplitude value over the entire period time. can do.
劣化クロック波形を全波整流することにより、クロックの前半周期と後半周期の電圧情報の相殺を避ける。また、負の半周期の情報を正に変換し利用することによって、判別の高効率化を図ることができる。 By performing full-wave rectification of the degraded clock waveform, the voltage information in the first half period and the second half period of the clock is prevented from being canceled. Also, by converting negative half-cycle information to positive and using it, it is possible to increase the efficiency of discrimination.
そして、全波整流された劣化クロック波形を差動の微分波形に整形させると、伝送損失の度合いを表す情報が、信号が正である時間と負である時間の比で表わされる。 Then, when the deteriorated clock waveform subjected to full-wave rectification is shaped into a differential differential waveform, information indicating the degree of transmission loss is expressed as a ratio of the time when the signal is positive and the time when the signal is negative.
さらに、差動の微分波形を比較器で電圧振幅値を差動波形のように揃えてから、積分器で全周期時間に対して積分すると、正電圧値と負電圧の時間差が差分電圧（ＶＬ）値として現れ、純粋に時間軸の情報だけを精度よく取り出すことができる。 Further, when the differential differential waveform is aligned with the differential voltage waveform like a differential waveform by a comparator and then integrated with respect to the entire cycle time by an integrator, the time difference between the positive voltage value and the negative voltage is calculated as a differential voltage (VL). ) Appears as a value, and only information on the time axis can be accurately extracted.
正のＶＬ値は、クロック信号が差動伝送路で伝送損失を受けたことを意味し、その値が高い程、伝送損失が大きい。同一伝送損失の周波数特性を持つ伝送路においては、伝送損失は伝送路長に比例するので、ＶＬ値が高いことは伝送路が長いことになる。したがって、前記伝送損失度合い判別部は、該差分電圧値を伝送損失若しくは伝送路長に対して正規化して、任意の伝送路の伝送損失の度合い若しくは伝送路長を定量化することができる。 A positive VL value means that the clock signal has undergone transmission loss in the differential transmission path, and the higher the value, the larger the transmission loss. In a transmission line having the frequency characteristics of the same transmission loss, the transmission loss is proportional to the transmission line length. Therefore, a high VL value means that the transmission line is long. Therefore, the transmission loss degree determining unit can normalize the differential voltage value with respect to the transmission loss or the transmission path length to quantify the transmission loss degree or the transmission path length of an arbitrary transmission path.
あるいは、クロック半周期における立上がりと立下りの時間差以外にも、伝送路長Ｌとの相関ファクタで、クロック信号の立上がり近傍の時間に対する傾きＤｐを検出しこれを評価することによっても、伝送損失（若しくは伝送路長）の度合いを定量化することができる。何故ならば、差動伝送路の長さＬとクロック・エッジの立上がり近傍の時間に対する電圧の傾きＤｐとの関係は、Ｌ２＞Ｌ１＞Ｌ０のときに、Ｄｐ２＜Ｄｐ１＜Ｄｐ０の相関を持つからである。 Alternatively, in addition to the time difference between the rise and fall in the half cycle of the clock, by detecting the slope Dp with respect to the time in the vicinity of the rise of the clock signal using the correlation factor with the transmission path length L, the transmission loss ( Alternatively, the degree of transmission path length) can be quantified. This is because the relationship between the length L of the differential transmission line and the voltage slope Dp with respect to the time near the rising edge of the clock edge has a correlation of Dp2 <Dp1 <Dp0 when L2> L1> L0. It is.
この場合、受信したリファレンス・クロックの波形劣化を判別する判別部は、例えば、前記リファレンス・クロック受信部で受信した劣化クロック波形を整流する全波整流器と、該全波整流された劣化クロック波形を差動の微分波形に整形させる微分器と、該微分波形における振幅レベルを検出するピークホールド部で構成することができる。すなわち、微分器で微分波形に変換した際に、時間軸の情報ではなく、振幅情報を利用する。伝送損失が大きくなるほどクロック・エッジの立上がり近傍の時間に対する電圧の傾きＤｐが小さくなるので、微分波形においては、正の電圧振幅値が高いほど伝送損失（若しくは伝送路長Ｌ）が小さく、逆に正の電圧振幅値が小さいほど、伝送損失（若しくは伝送路長Ｌ）は大きい。 In this case, the determination unit that determines the waveform deterioration of the received reference clock includes, for example, a full-wave rectifier that rectifies the deteriorated clock waveform received by the reference clock receiving unit, and the full-wave rectified deteriorated clock waveform. A differentiator for shaping into a differential differential waveform and a peak hold unit for detecting an amplitude level in the differential waveform can be configured. That is, when converted into a differential waveform by a differentiator, amplitude information is used instead of time axis information. As the transmission loss increases, the slope Dp of the voltage with respect to the time near the rising edge of the clock edge decreases. Therefore, in the differential waveform, the higher the positive voltage amplitude value, the smaller the transmission loss (or transmission path length L). The smaller the positive voltage amplitude value, the greater the transmission loss (or transmission path length L).
そして、前記伝送損失度合い判別部は、検出された振幅レベルを伝送損失（若しくは伝送路長Ｌ）に対して正規化することにより、任意長さの伝送路の伝送損失（若しくは伝送路長）を定量的に自動判別することができる。 The transmission loss degree discriminating unit normalizes the detected amplitude level with respect to the transmission loss (or transmission path length L), thereby obtaining the transmission loss (or transmission path length) of the transmission path having an arbitrary length. It can be automatically determined quantitatively.
前記伝送損失度合い判別部は、リファレンス・クロックの波形劣化の判別結果に基づいて、リファレンス・クロック受信部において受信したリファレンス・クロックについての伝送損失を推定することができる。そして、差動伝送路内の各チャネルはほぼ同じ高周波減衰特性を持つことから、リファレンス・クロックの波形劣化の判別結果に基づいて高速デジタル・データ受信部において受信したデータ信号についても、その伝送損失を推定することができる。 The transmission loss degree determining unit can estimate the transmission loss for the reference clock received by the reference clock receiving unit based on the determination result of the waveform deterioration of the reference clock. Since each channel in the differential transmission path has substantially the same high-frequency attenuation characteristics, the transmission loss of the data signal received by the high-speed digital data receiver based on the result of discrimination of the reference clock waveform deterioration is also reduced. Can be estimated.
したがって、高速デジタル・データ受信部並びにリファレンス・クロック受信部それぞれの後段に、差動伝送路の伝送損失の周波数特性と反対方向の周波数特性を持った伝送損失補償用フィルタを配設し、判別部の判別結果に基づいてこれらの伝送損失補償用フィルタについての高域利得若しくは低域減衰の特性制御を行なうことにより、伝送損失を相殺あるいは緩和することができる。 Therefore, a transmission loss compensation filter having a frequency characteristic in the opposite direction to the frequency characteristic of the transmission loss of the differential transmission path is provided at the subsequent stage of each of the high-speed digital data receiving unit and the reference clock receiving unit, and the discrimination unit By controlling the characteristics of the high-frequency gain or low-frequency attenuation for these transmission loss compensation filters based on the determination result, the transmission loss can be canceled or reduced.
伝送路の損失には、周波数に依存する伝送損失の他に、周波数と独立するＤＣ成分の抵抗損失がある。このＤＣ成分の抵抗損失は、周波数とは無関係に、伝送路長に比例して変化し、クロック信号全体にわたって振幅方向に変形する。つまり、伝送路が短いほど、抵抗損失が低く、受信振幅は大きくなるが、伝送が大きくなるにつれて抵抗損失が高くなることから受信振幅が小さくなってしまう。 The loss of the transmission line includes a resistance loss of a DC component independent of the frequency in addition to the transmission loss depending on the frequency. The resistance loss of the DC component changes in proportion to the transmission path length regardless of the frequency, and deforms in the amplitude direction over the entire clock signal. That is, the shorter the transmission path, the lower the resistance loss and the larger the reception amplitude. However, the larger the transmission, the higher the resistance loss and the smaller the reception amplitude.
このため、本発明に係るデータ受信装置は、差動伝送路における抵抗損失に起因する信号全体にわたる振幅方向の変形を補償する抵抗損失補償部をさらに備えていても良い。 For this reason, the data receiving apparatus according to the present invention may further include a resistance loss compensator that compensates for deformation in the amplitude direction over the entire signal due to resistance loss in the differential transmission path.
前記伝送損失度合い判別部は、伝送損失の大小度合いを伝送路の長さで表すことができる。したがって、抵抗損失補償部は、前記伝送損失度合い判別部による判別結果に基づいて、信号全体にわたって振幅方向の変形を補正するようにすればよい。 The transmission loss degree determining unit can express the degree of transmission loss by the length of the transmission path. Therefore, the resistance loss compensator may correct the deformation in the amplitude direction over the entire signal based on the determination result by the transmission loss degree determination unit.
前記抵抗損失補償部は、伝送損失補償用フィルタ内に、可変電流制御回路として組み込むことができる。判別部において伝送損失が小さいと判定されたときには、伝送路が短く抵抗損失は大きくない。これに対し、判別部において伝送損失が大きいと判定されたときには、伝送路が長く抵抗損失が甚だしくなり、受信振幅が低下していることが推定されるので、可変電流制御回路において制御電流を増大して、受信振幅の低下を補うようにすればよい。 The resistance loss compensator can be incorporated as a variable current control circuit in the transmission loss compensation filter. When the determination unit determines that the transmission loss is small, the transmission path is short and the resistance loss is not large. On the other hand, when the determination unit determines that the transmission loss is large, it is estimated that the transmission path is long and the resistance loss becomes significant, and the reception amplitude is reduced. Therefore, the control current is increased in the variable current control circuit. Thus, it is only necessary to compensate for a decrease in reception amplitude.
本発明によれば、高速のデジタル・データを差動伝送路経由で長距離伝送する際における周波数に依存する劣化減衰をより高い精度で等化することができる、優れたデータ受信装置を提供することができる。 According to the present invention, there is provided an excellent data receiving apparatus capable of equalizing frequency-dependent deterioration attenuation with higher accuracy when high-speed digital data is transmitted over a long distance via a differential transmission line. be able to.
また、本発明によれば、伝送路に含まれるリファレンス・クロックを用いて、高速なデータ信号が受けた伝送路の伝送損失を推定し、高域ゲイン補償をかけて等化処理を行なうことができる、優れたデータ受信装置を提供することができる。 Further, according to the present invention, it is possible to estimate a transmission loss of a transmission line received by a high-speed data signal using a reference clock included in the transmission line, and perform equalization processing with high-frequency gain compensation. It is possible to provide an excellent data receiving apparatus.
本発明によれば、伝送路の伝送損失の判別は送られてきた高速データ信号から判別するのでは無く、リファレンス・クロックを使って損失判別を行なうので、より高速信号に対応し、ノイズに強く、安定且つ精度の高い判別が可能である。また、低い検出精度の故の送信器における送信制限をなくすことができるので、送信機の設計自由度の向上、伝送回路の高速化などに効果が挙げられる。 According to the present invention, the transmission loss of the transmission line is not determined from the transmitted high-speed data signal, but the loss determination is performed using the reference clock. Stable and highly accurate discrimination is possible. In addition, since the transmission restriction in the transmitter due to low detection accuracy can be eliminated, there are effects in improving the design freedom of the transmitter and speeding up the transmission circuit.
また、本発明に係る伝送損失の推定方法によれば、構成素子数、回路面積、消費電力などが格段に改善される。例えば、マルチチャネルを有する大規模な回路では、従来までは回路面積や消費電流の過大により制限されていた回路性能を実現することができる。 In addition, according to the transmission loss estimation method according to the present invention, the number of components, circuit area, power consumption, and the like are significantly improved. For example, in a large-scale circuit having multi-channels, it is possible to realize circuit performance that has been limited by the excessive circuit area and current consumption.
また、本発明に係るＮＲＺ信号の等化方法によれば、素子間の製造ばらつきや温度変化による特性変動が回路の動作マージンを小さくなることから、回路構成素子数が少なくて済み、より広い動作マージンを確保することができる。 Further, according to the NRZ signal equalization method according to the present invention, the manufacturing variation between elements and the characteristic fluctuation due to the temperature change reduce the circuit operating margin, so that the number of circuit constituent elements can be reduced and the wider operation is achieved. A margin can be secured.
また、本発明に係るＮＲＺ信号の等化方法によれば、入力信号振幅に依存せず、広いクロック周波数範囲に渡って、最適な自動等化制御ができるため、広範な仕様を持った伝送系においても適用できる。 Further, according to the NRZ signal equalization method according to the present invention, since optimum automatic equalization control can be performed over a wide clock frequency range without depending on the input signal amplitude, a transmission system having a wide range of specifications. It can also be applied.
本発明のさらに他の目的、特徴や利点は、後述する本発明の実施形態や添付する図面に基づくより詳細な説明によって明らかになるであろう。 Other objects, features, and advantages of the present invention will become apparent from more detailed description based on embodiments of the present invention described later and the accompanying drawings.
以下、図面を参照しながら本発明の実施形態について詳解する。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
図１には、本発明を適用することが可能な通信システムの構成例を模式的に示している。図示の通信システムは、送信機と受信機の対からなり、送信機と受信機間は差動伝送路１０３を介して相互接続されている。 FIG. 1 schematically shows a configuration example of a communication system to which the present invention can be applied. The illustrated communication system includes a pair of a transmitter and a receiver, and the transmitter and the receiver are interconnected via a differential transmission path 103.
差動伝送路１０３は、リファレンス・クロックの１チャネルを含む２チャネル以上からなる高速デジタル伝送路であり、その一例はＨＤＭＩなどにおいて採用されるＴＤＭＳに従った伝送路である。この種の差動伝送路１０３では、表皮効果や誘電損失に起因する高周波成分に対して顕著に現れる減衰が単位伝送長当たりに発生する。 The differential transmission path 103 is a high-speed digital transmission path composed of two or more channels including one channel of a reference clock, and an example thereof is a transmission path according to TDMS adopted in HDMI or the like. In this type of differential transmission path 103, attenuation that appears remarkably with respect to high-frequency components due to the skin effect and dielectric loss occurs per unit transmission length.
送信機は、高速デジタル・データ発生回路１０１と、リファレンス・クロック発生回路１０２を備えている。 The transmitter includes a high-speed digital data generation circuit 101 and a reference clock generation circuit 102.
高速デジタル信号発生回路１０１は、差動の高速ＮＲＺデータ信号を発生し、差動伝送路１０３を介して受信機へ送信する。 The high-speed digital signal generation circuit 101 generates a differential high-speed NRZ data signal and transmits it to the receiver via the differential transmission path 103.
リファレンス・クロック発生回路１０２は、差動のクロック信号を発生し、差動伝送路１０３の別のチャネルを通して受信機へ送信する。リファレンス・クロック発生回路１０２から発生するクロック信号は周期的なパルスであって、その周波数は、高速デジタル・データ発生回路１０１から発生するデータ信号のビットレートより低い。具体的には、クロックの一周期が、１０倍のビット時間に相当する。 The reference clock generation circuit 102 generates a differential clock signal and transmits it to the receiver through another channel of the differential transmission path 103. The clock signal generated from the reference clock generation circuit 102 is a periodic pulse, and the frequency thereof is lower than the bit rate of the data signal generated from the high-speed digital data generation circuit 101. Specifically, one cycle of the clock corresponds to 10 times the bit time.
差動伝送路１０３は、一定の減衰量を限界長とする任意な線路長Ｌを有して、単位長当たりの減衰量や遅延量が一定である。差動伝送路１０３に含む２つ以上のチャンネルは、長さや、太さ、材質、ペア間距離、シールド、終端など物理的な構造において差異が無いことが理想である。したがって、信号が伝送路１０３の各チャンネルで受ける伝送損失、抵抗損失は同程度であると見なされ、差動伝送路１０３から受信機に到着した各チャンネルの信号は同程度の劣化を受ける。すなわち、クロック信号伝送用のチャネルはＮＲＺデータ信号伝送用のチャネルはほぼ同じ高周波減衰特性を持つと理解されたい。 The differential transmission path 103 has an arbitrary line length L having a constant attenuation amount as a limit length, and the attenuation amount and delay amount per unit length are constant. Ideally, two or more channels included in the differential transmission path 103 have no difference in physical structure such as length, thickness, material, distance between pairs, shield, and termination. Therefore, the transmission loss and resistance loss that the signal receives in each channel of the transmission path 103 are considered to be approximately the same, and the signal of each channel that arrives at the receiver from the differential transmission path 103 is subjected to the same degree of degradation. That is, it should be understood that the channel for transmitting the clock signal has substantially the same high frequency attenuation characteristic as the channel for transmitting the NRZ data signal.
受信機は、高速デジタル・データ受信回路１０４と、リファレンス・クロック受信回路１０５と、判別回路１０６を備えている。受信機は、例えばＨＤＭＩケーブルを介してデジタルＡＶ信号を受信するＴＶモニタなどのＨＤＭＩ対応ＡＶ機器や、ＨＤＭＩ信号を中継する中継器として構成される。 The receiver includes a high-speed digital data receiving circuit 104, a reference clock receiving circuit 105, and a determination circuit 106. The receiver is configured as an HDMI-compatible AV device such as a TV monitor that receives a digital AV signal via an HDMI cable or a relay that relays the HDMI signal.
高速デジタル・データ受信回路１０４は、送信機側から差動伝送路１０３に送信された各データ・チャンネルの信号を受信する。また、リファレンス・クロック受信回路１０５は、送信機側から差動伝送路１０３に送信されたクロック信号のみを受信する。 The high-speed digital data receiving circuit 104 receives a signal of each data channel transmitted from the transmitter side to the differential transmission path 103. The reference clock receiving circuit 105 receives only the clock signal transmitted from the transmitter side to the differential transmission path 103.
判別回路１０６は、受信したリファレンス・クロックを用いて、差動伝送路１０３上における伝送損失の度合いを自動で判別する。伝送損失は一般的に、同一材質において伝送路の長さ及び信号周波数のＮ乗に比例して増加する。すなわち、伝送路１０３から受信機に到着した各チャンネルの信号は同程度の劣化を受け、クロック信号伝送用のチャネルはＮＲＺデータ信号伝送用のチャネルはほぼ同じ高周波減衰特性を持つ。このことから、判別回路１０６におけるリファレンス・クロックの波形劣化の判別結果に基づいて、ＮＲＺデータ信号伝送用のチャネルにおける高周波減衰特性を推定して、高域ゲイン補償フィルタの特性制御を行なうことができる。 The determination circuit 106 automatically determines the degree of transmission loss on the differential transmission path 103 using the received reference clock. Transmission loss generally increases in proportion to the length of the transmission line and the Nth power of the signal frequency in the same material. That is, the signal of each channel arriving at the receiver from the transmission path 103 is subjected to the same degree of deterioration, and the channel for transmitting the clock signal has the same high frequency attenuation characteristic as the channel for transmitting the NRZ data signal. From this, it is possible to estimate the high frequency attenuation characteristic in the channel for NRZ data signal transmission based on the discrimination result of the reference clock waveform deterioration in the discrimination circuit 106, and to control the characteristic of the high frequency gain compensation filter. .
なお、リファレンス・クロックからデータ・チャネルの高周波減衰特性を推定する際、同じ振幅で送信されないと推定に余計な誤差を生じる。本発明のようにリファレンス・クロックのエッジ形状を基にデータ・チャネルの高周波減衰特性を推定する方法では、原理的には振幅差による影響は無いが、振幅差が大きく存在すると、回路のダイナミックレンジ制限に引っ掛かって、動作の線形性を損なう可能性は考えられる。ＴＤＭＳ規定では、リファレンス・クロックはＮＲＺデータと同じ振幅で送信されることが定められており、高速デジタル・データ発生回路１０１が発生するデータ信号の振幅と同じ振幅のクロック信号を発生するから、問題ないと思料される。 Note that when estimating the high-frequency attenuation characteristics of the data channel from the reference clock, an extra error occurs in the estimation unless they are transmitted with the same amplitude. In the method of estimating the high frequency attenuation characteristic of the data channel based on the edge shape of the reference clock as in the present invention, there is no influence by the amplitude difference in principle, but if there is a large amplitude difference, the dynamic range of the circuit There is a possibility that the linearity of the operation is lost due to the restriction. In the TDMS specification, it is determined that the reference clock is transmitted with the same amplitude as that of the NRZ data, and the clock signal having the same amplitude as the amplitude of the data signal generated by the high-speed digital data generation circuit 101 is generated. It is thought that there is not.
本実施形態では、判別回路１０６は、リファレンス・クロック受信回路１０５において受信したリファレンス・クロックの伝送路を通過したことに起因する波形劣化に基づいて、伝送損失の大小度合いを判別する。判別回路１０６において伝送損失の度合いを判別する動作原理について、図２並びに図３を参照しながら説明する。 In the present embodiment, the discrimination circuit 106 discriminates the degree of transmission loss based on the waveform deterioration caused by passing through the reference clock transmission path received by the reference clock receiving circuit 105. The operation principle of determining the degree of transmission loss in the determination circuit 106 will be described with reference to FIGS.
図２には、リファレンス・クロックが差動伝送路１０３で伝送損失を受け、波形が劣化する様子を示している。同図において、左側がリファレンス・クロック発生回路１０２から出力された直後のクロックの波形であり、右側が差動伝送路１０３を通過してリファレンス・クロック受信回路１０５で受信したクロック劣化波形である。 FIG. 2 shows a state in which the reference clock receives a transmission loss in the differential transmission path 103 and the waveform deteriorates. In the figure, the left side is the waveform of the clock immediately after being output from the reference clock generation circuit 102, and the right side is the clock degradation waveform received by the reference clock receiving circuit 105 through the differential transmission path 103.
クロックの波形劣化の度合いは、例えば、クロックの振幅変化量（図２中の送信側の振幅Ｖ０から受信側の振幅Ｖ１への減衰）と、クロック半周期における立上がりと立下りの時間差（図２中のΔｔｘｐ−Δｔｘｍ）の変化量などに最も顕著に現れる。但し、ここで言う「立上がり時間」はクロック半周期において時間に対する電圧の傾きが正（ｄＶ／ｄｔ＞０）となるクロック・エッジ時間であり、「立下り時間」は時間に対する電圧の傾きが負（ｄＶ／ｄｔ＜０）となるクロック・エッジ時間である。したがって、クロックの振幅変化量、又はクロック半周期における立上がりと立下りの時間差に基づいて伝送損失の大小度合いの判別度合いを表すことができる。 The degree of clock waveform deterioration includes, for example, the amount of change in clock amplitude (attenuation from the amplitude V0 on the transmission side to the amplitude V1 on the reception side in FIG. 2) and the time difference between the rise and fall in the half cycle of the clock (FIG. 2). (Δtxp−Δtxm), and the most prominent. However, the “rise time” mentioned here is a clock edge time in which the voltage gradient with respect to time is positive (dV / dt> 0) in the half cycle of the clock, and the “fall time” is a negative voltage gradient with respect to time. The clock edge time is (dV / dt <0). Therefore, the degree of determination of the degree of transmission loss can be expressed based on the amount of change in the amplitude of the clock or the time difference between the rise and fall in the clock half cycle.
前者のクロックの振幅変化量は、入力信号の振幅の大小にも直接影響される。そこで、本実施形態では、判別回路１０６は、後者のクロック半周期における立上がりと立下りの時間差を、伝送損失の大小度合いの判別度合いとして用いることにする。 The amount of change in the amplitude of the former clock is directly affected by the magnitude of the amplitude of the input signal. Therefore, in the present embodiment, the determination circuit 106 uses the time difference between the rising edge and the falling edge in the latter half cycle of the clock as the determination degree of the degree of transmission loss.
伝送損失は一般的に、同一材質において伝送路の長さ及び信号周波数のＮ乗に比例して増加する。また、伝送損失の大小度合いを伝送路の長さで表すことができる。図３Ａ〜図３Ｃには、差動伝送路１０３の伝送路の長さに応じてリファレンス・クロックの波形が劣化していく様子を示している。各図を比較すると、Ｌ２＞Ｌ１＞Ｌ０とすると、以下の関係が成り立っている。 Transmission loss generally increases in proportion to the length of the transmission line and the Nth power of the signal frequency in the same material. Further, the degree of transmission loss can be expressed by the length of the transmission path. 3A to 3C show how the waveform of the reference clock deteriorates according to the length of the transmission path of the differential transmission path 103. FIG. Comparing the figures, if L2> L1> L0, the following relationship is established.
（Δｔ２Ｐ−Δｔ２ｍ）＞（Δｔ１Ｐ−Δｔ１ｍ）＞（Δｔ０Ｐ−Δｔ０ｍ） (Δt2P−Δt2m)> (Δt1P−Δt1m)> (Δt0P−Δt0m)
すなわち、差動伝送路１０３の長さＬが過大でクロック波形が過度に歪んでしまった場合を除くと、差動伝送路１０３が長くなるにつれて、クロック半周期における立上がりと立下りの時間差（Δｔｘｐ−Δｔｘｍ）は大きくなっていく。（勿論、差動伝送路１０３が長くなるにつれてクロックの振幅も小さくなっている。）したがって、判別回路１０６は、クロック受信回路１０５に対して立上がりと立下りの時間差（Δｔｘｐ−Δｔｘｍ）を検出し、これを評価することにより、任意長さの差動伝送路１０３における伝送損失及び長さを定量的に自動判別する。 That is, except for the case where the length L of the differential transmission path 103 is excessively large and the clock waveform is excessively distorted, the time difference (Δtxp) between the rising and falling edges in the half cycle of the clock as the differential transmission path 103 becomes longer. -Δtxm) increases. (Of course, as the differential transmission path 103 becomes longer, the amplitude of the clock decreases.) Therefore, the determination circuit 106 detects the time difference (Δtxp−Δtxm) between the rise and fall of the clock reception circuit 105. By evaluating this, the transmission loss and length in the differential transmission path 103 having an arbitrary length are automatically determined quantitatively.
図４Ａには、判別回路１０６の回路構成例を示している。また、図４Ｂには、図４Ａに示した回路をバイポーラ型トランジスタで構成した等価回路を示している。判別回路１０６は、全波整流器１０６Ａと、微分器１０６Ｂと、比較器１０６Ｃと、積分器１０６Ｄで構成される。図４Ｃには、判別回路１０６に入力される（波形劣化した）リファレンス・クロック、並びに各部１０６Ａ〜１０６Ｄを通過した後の信号波形を示している。 FIG. 4A shows a circuit configuration example of the determination circuit 106. FIG. 4B shows an equivalent circuit in which the circuit shown in FIG. 4A is composed of bipolar transistors. The discrimination circuit 106 includes a full wave rectifier 106A, a differentiator 106B, a comparator 106C, and an integrator 106D. FIG. 4C shows a reference clock (waveform deteriorated) input to the discrimination circuit 106 and a signal waveform after passing through each unit 106A to 106D.
クロック受信回路１０５で受信した劣化クロック波形に対して、まず全波整流器１０６Ａにより整流する。これによって、クロックの前半周期と後半周期の電圧情報の相殺を避けることができる。また、負の半周期の情報を正に変換し利用することによって、判別の高効率化を図ることができる。 The deteriorated clock waveform received by the clock receiving circuit 105 is first rectified by the full-wave rectifier 106A. As a result, it is possible to avoid cancellation of voltage information in the first half cycle and the second half cycle of the clock. Also, by converting negative half-cycle information to positive and using it, it is possible to increase the efficiency of discrimination.
次いで、微分器１０６Ｂにより差動の微分波形に整形させる。この際に、伝送損失の度合いを表す情報が、信号が正である時間と負である時間の比で表わされるように転換することになる。 Next, the differentiator 106B shapes the differential waveform. At this time, information indicating the degree of transmission loss is converted so as to be expressed as a ratio of the time when the signal is positive and the time when the signal is negative.
次いで、純粋に時間軸の情報だけを精度よく取り出すために、差動の微分波形を比較器１０６Ｃで電圧振幅値を差動波形のように揃える。そして、正負電圧の絶対値が同じになったため、積分器１０６Ｄで全周期時間に対して積分すると、正電圧値と負電圧の時間差が差分電圧（ＶＬ）として現れる。 Next, in order to extract only the information on the time axis with high accuracy, the differential differential waveform is aligned with the voltage amplitude value like a differential waveform by the comparator 106C. Since the absolute values of the positive and negative voltages are the same, when the integrator 106D integrates with respect to the entire cycle time, the time difference between the positive voltage value and the negative voltage appears as a differential voltage (VL).
図５には、判別回路１０６から供給されるＶＬ値と伝送損失（利得）の周波数特性との相関を示している。正のＶＬ値は、クロック信号が差動伝送路１０３で伝送損失を受けたことを意味し、その値が高い程、伝送損失が大きい。同一伝送損失の周波数特性を持つ伝送路においては、伝送損失は伝送路長に比例するので、ＶＬ値が高いことは伝送路Ｌが長いことになる。したがって、図５Ａに示すように、ＶＬ値が高い、すなわち伝送路長Ｌが長くなるほど、周波数に依存した伝送損失の度合いが激しくなる。ＶＬ電圧値を伝送損失（若しくは伝送路長）に対して正規化すれば、ＶＬ値を観測することによって、任意の伝送路の伝送損失の度合い（若しくは伝送路長）を定量化することができる。 FIG. 5 shows the correlation between the VL value supplied from the determination circuit 106 and the frequency characteristic of transmission loss (gain). A positive VL value means that the clock signal has undergone transmission loss in the differential transmission path 103, and the higher the value, the larger the transmission loss. In a transmission line having the frequency characteristics of the same transmission loss, the transmission loss is proportional to the transmission line length. Therefore, a high VL value means that the transmission line L is long. Therefore, as shown in FIG. 5A, the higher the VL value, that is, the longer the transmission path length L, the greater the degree of transmission loss depending on the frequency. If the VL voltage value is normalized with respect to transmission loss (or transmission path length), the degree of transmission loss (or transmission path length) of any transmission path can be quantified by observing the VL value. .
ちなみに、ＶＬ値が０の場合は、クロック信号が伝送損失を受けていない、若しくは、伝送損失と相殺する利得の周波数特性を持つ回路素子を通した、状態で受信されたことを意味する。この場合、図５Ｂに示すように、伝送損失は周波数に依存しない。 Incidentally, when the VL value is 0, it means that the clock signal has not been subjected to transmission loss or has been received through a circuit element having a frequency characteristic of gain that cancels out the transmission loss. In this case, as shown in FIG. 5B, the transmission loss does not depend on the frequency.
また、ＶＬ値が負の場合は、クロック信号が伝送損失より大きな利得の周波数特性を持つ回路素子を経由して受信されたことを意味する。この場合、図５Ｃに示すように、高周波数になるほど伝送特性が向上することになる。 When the VL value is negative, it means that the clock signal is received via a circuit element having a frequency characteristic with a gain larger than the transmission loss. In this case, as shown in FIG. 5C, the higher the frequency, the better the transmission characteristics.
本実施形態では、純粋な差動伝送路を対象としており、ＶＬ値が０と負の場合が対象外である。但し、本発明の応用例においては、ＶＬ値の符号を判別条件として用いることができる。 In this embodiment, a pure differential transmission line is targeted, and the case where the VL value is 0 and negative is out of scope. However, in the application example of the present invention, the sign of the VL value can be used as the determination condition.
図４に示した実施形態では、クロック半周期における立上がりと立下りの時間差（図２中のΔｔｘｐ−Δｔｘｍ）に基づいてクロックの波形劣化の度合いを判定しているが、伝送路長Ｌとの相関ファクタで、クロック信号の立上がり近傍の時間に対する傾きＤｐを検出しこれを評価することによっても、伝送損失（若しくは伝送路長）の度合いを定量化することができる。 In the embodiment shown in FIG. 4, the degree of clock waveform deterioration is determined based on the time difference between rising and falling (Δtxp−Δtxm in FIG. 2) in the half cycle of the clock. The degree of transmission loss (or transmission path length) can also be quantified by detecting the slope Dp with respect to the time in the vicinity of the rising edge of the clock signal as the correlation factor and evaluating this.
図６Ａ〜図６Ｃには、差動伝送路１０３の伝送路の長さに応じてクロック信号の立上がり近傍の時間に対する傾きＤｐが変化していく様子を示している。各図を比較すると、差動伝送路１０３の長さＬとクロック・エッジの立上がり近傍の時間に対する電圧の傾きＤｐとの関係は、Ｌ２＞Ｌ１＞Ｌ０のときに、Ｄｐ２＜Ｄｐ１＜Ｄｐ０の相関を持つことが分かる。但し、差動伝送路１０３の長さＬが過大でクロック波形が過度に歪んでしまった場合を除く。 6A to 6C show how the slope Dp with respect to the time near the rising edge of the clock signal changes in accordance with the length of the transmission line of the differential transmission line 103. Comparing each figure, the relationship between the length L of the differential transmission line 103 and the voltage slope Dp with respect to the time near the rising edge of the clock edge is the correlation of Dp2 <Dp1 <Dp0 when L2> L1> L0. You can see that However, the case where the length L of the differential transmission path 103 is excessive and the clock waveform is excessively distorted is excluded.
図７には、伝送路長Ｌとの相関ファクタで、クロック信号の立上がり近傍の時間に対する傾きＤｐを検出評価するための判別回路１０６の構成例を示している。判別回路１０６は、全波整流器１０６Ａと、微分器１０６Ｂと、増幅器１０６Ｅと、ピークホールド回路１０６Ｆで構成される。 FIG. 7 shows a configuration example of the discriminating circuit 106 for detecting and evaluating the slope Dp with respect to the time in the vicinity of the rising edge of the clock signal using the correlation factor with the transmission path length L. The discrimination circuit 106 includes a full-wave rectifier 106A, a differentiator 106B, an amplifier 106E, and a peak hold circuit 106F.
クロック受信回路１０５で受信した劣化クロック波形に対して、まず全波整流器１０６Ａにより整流する。次いで、微分器１０６Ｂにより差動の微分波形に整形させる。ここで、微分器１０６Ｂで微分波形に変換した際には、図４に示した実施形態とは相違し、時間軸の情報ではなく、振幅情報を利用することになる。つまり、伝送損失が大きくなるほどクロック・エッジの立上がり近傍の時間に対する電圧の傾きＤｐが小さくなるので、微分波形においては、正の電圧振幅値が高いほど伝送損失（若しくは伝送路長Ｌ）が小さく、逆に正の電圧振幅値が小さいほど伝送損失（若しくは伝送路長Ｌ）は大きいことになる。 The deteriorated clock waveform received by the clock receiving circuit 105 is first rectified by the full-wave rectifier 106A. Next, the differentiator 106B shapes the differential waveform. Here, when converted into a differential waveform by the differentiator 106B, unlike the embodiment shown in FIG. 4, amplitude information is used instead of time axis information. That is, as the transmission loss increases, the slope Dp of the voltage with respect to the time near the rising edge of the clock edge decreases. Therefore, in the differential waveform, the higher the positive voltage amplitude value, the smaller the transmission loss (or transmission path length L). Conversely, the smaller the positive voltage amplitude value, the greater the transmission loss (or transmission path length L).
前段の全波整流器１０６Ａのために、微分後の電圧振幅値は一般的に整流前の半分以下に小さくなる。そこで、精度よく検出できるレベルまで、一旦増幅器１０６Ｅで増幅してから、ピークホールド回路１０６Ｆで振幅レベルを検出する。そして、検出された振幅レベルを伝送損失（若しくは伝送路長Ｌ）に対して正規化することにより、任意長さの伝送路の伝送損失（若しくは伝送路長）を定量的に自動判別することができる。 Because of the full-wave rectifier 106A in the previous stage, the voltage amplitude value after differentiation is generally less than half that before rectification. Therefore, the signal is amplified once by the amplifier 106E to a level that can be accurately detected, and then the amplitude level is detected by the peak hold circuit 106F. Then, by normalizing the detected amplitude level with respect to the transmission loss (or transmission path length L), it is possible to automatically determine the transmission loss (or transmission path length) of a transmission path having an arbitrary length quantitatively. it can.
図４又は図７に示した判別回路１０６によるリファレンス・クロックの波形劣化の判別結果に基づいて、リファレンス・クロック受信回路１０５において受信したリファレンス・クロックについての伝送損失を推定することができる。また、差動伝送路１０３を通じて受信機に到来した各チャンネルの信号は同程度の波形劣化を受けることから、クロック信号伝送用のチャネルはＮＲＺデータ信号伝送用のチャネルはほぼ同じ高周波減衰特性を持つと理解されるので、判別回路１０６によるリファレンス・クロックの波形劣化の判別結果に基づいて高速デジタル・データ受信回路１０４において受信したデータ信号についても、その伝送損失を推定することができる。 Based on the determination result of the waveform deterioration of the reference clock by the determination circuit 106 shown in FIG. 4 or FIG. 7, the transmission loss for the reference clock received by the reference clock reception circuit 105 can be estimated. Further, since the signal of each channel arriving at the receiver through the differential transmission path 103 is subjected to the same degree of waveform deterioration, the channel for clock signal transmission has substantially the same high-frequency attenuation characteristics as the channel for NRZ data signal transmission. Therefore, it is possible to estimate the transmission loss of the data signal received by the high-speed digital data receiving circuit 104 based on the discrimination result of the reference clock waveform deterioration by the discrimination circuit 106.
したがって、高速デジタル・データ受信回路１０４並びにリファレンス・クロック受信回路１０５それぞれの後段に高域ゲインを補償するフィルタ回路１０７、１０８を配設し、判別回路１０６の判別結果に基づいてこれらの高域ゲイン補償フィルタの特性制御を行なうことにより、元の伝送信号をより高い精度で再生する等化処理を行なうことができる。図８には、この場合の通信システムの構成例を示している。リファレンス・クロック受信回路１０５で受信したクロックの劣化信号に対して、差動伝送路１０３の伝送損失の周波数特性と反対方向の周波数特性を持った高域利得型フィルタ１０７、１０８を用いて、伝送損失を相殺あるいは緩和する。なお、フィルタ１０７、１０８として、高域利得型ではなく低域減衰型のフィルタを適用しても、同様の効果を得ることができる。 Accordingly, filter circuits 107 and 108 for compensating for the high frequency gain are provided at the subsequent stage of the high-speed digital data receiving circuit 104 and the reference clock receiving circuit 105, respectively, and these high frequency gains are determined based on the determination result of the determination circuit 106. By performing characteristic control of the compensation filter, equalization processing for reproducing the original transmission signal with higher accuracy can be performed. FIG. 8 shows a configuration example of the communication system in this case. A high-frequency gain filter 107, 108 having a frequency characteristic in the opposite direction to the frequency characteristic of the transmission loss of the differential transmission path 103 is transmitted to the deteriorated clock signal received by the reference clock receiving circuit 105. Offset or mitigate losses. Note that the same effect can be obtained even if a low-frequency attenuation type filter is used as the filters 107 and 108 instead of the high-frequency gain type.
図９Ａには、高域利得可変型に構成されたフィルタ１０７を備えた受信機の構成例を示している。また、図１０Ａには、高周波数帯域が劣化減衰した劣化信号に対して、判別回路１０６から出力される制御電圧ＶＬにより特性制御される高周波利得型フィルタを適用して周波数等化を行なう動作原理を示している。この場合のフィルタ１０７は、制御電圧ＶＬ１〜ＶＬ２に従って高域利得可変できる動作をするように構成されており、差動伝送路１０３の伝送損失と相殺あるいは緩和する適切な制御電圧ＶＬを判別回路１０６から供給することにより、受信した劣化信号の再生整形することができる。この場合、ＶＬはＶＬ１とＶＬ２の差動電圧に相当する。 FIG. 9A shows a configuration example of a receiver including a filter 107 configured as a high-frequency gain variable type. Also, FIG. 10A shows an operation principle of performing frequency equalization by applying a high frequency gain filter whose characteristics are controlled by a control voltage VL output from the discrimination circuit 106 to a deteriorated signal whose high frequency band has deteriorated and attenuated. Is shown. The filter 107 in this case is configured to operate so that the high-frequency gain can be varied in accordance with the control voltages VL1 and VL2, and the determination circuit 106 determines an appropriate control voltage VL that cancels or mitigates the transmission loss of the differential transmission path 103. By supplying from, it is possible to regenerate and shape the received deteriorated signal. In this case, VL corresponds to the differential voltage between VL1 and VL2.
一方、図９Ｂには、低域減衰可変型に構成されたフィルタ１０７を備えた受信機の構成例を示している。また、図１０Ｂには、高周波数帯域が劣化減衰した劣化信号に対して、判別回路１０６から出力される制御電圧ＶＬにより特性制御される低周波減衰型フィルタを適用して周波数等化を行なう動作原理を示している。この場合のフィルタ１０７は、制御電圧ＶＬに従って低域利得可変できる動作をするように構成されており、差動伝送路１０３の伝送損失と相殺あるいは緩和する適切な制御電圧ＶＬを判別回路１０６から供給することにより、受信した劣化信号の再生整形することができる。 On the other hand, FIG. 9B shows a configuration example of a receiver including a filter 107 configured as a low-frequency attenuation variable type. FIG. 10B shows an operation for performing frequency equalization by applying a low-frequency attenuation filter whose characteristics are controlled by a control voltage VL output from the discrimination circuit 106 to a deteriorated signal whose deterioration is attenuated in the high frequency band. The principle is shown. The filter 107 in this case is configured to operate so that the low-frequency gain can be varied in accordance with the control voltage VL, and an appropriate control voltage VL that cancels or mitigates the transmission loss of the differential transmission path 103 is supplied from the determination circuit 106. By doing so, the received degraded signal can be reshaped and shaped.
ここで、クロック半周期における立上がりと立下りの時間差（Δｔｘｐ−Δｔｘｍ）に基づいてクロックの波形劣化の度合いの判定を行なう判別回路１０６を用いた場合を例にとって考察してみる。 Here, a case where the determination circuit 106 that determines the degree of deterioration of the clock waveform based on the time difference (Δtxp−Δtxm) between the rising edge and the falling edge in the half clock cycle is taken as an example.
ある初期制御電圧ＶＬ０（例えば０Ｖ）をフィルタ１０７、１０８に与えたときに、もし最適制御電圧ＶＡよりＶＬ０が低ければ、伝送損失の判別回路１０６では、フィルタ１０８で受信したクロック再生信号に対して、ＶＬ＝ＶＬ１＞ＶＬ０の判別結果となる。ＶＬ１の制御電圧をフィルタ１０８にフィットバックすることによって、フィルタ１０８により高い利得特性を生成させることになる。 When a certain initial control voltage VL0 (for example, 0V) is applied to the filters 107 and 108, if VL0 is lower than the optimum control voltage VA, the transmission loss discriminating circuit 106 determines the clock recovery signal received by the filter 108. , VL = VL1> VL0. By fitting back the control voltage of VL1 to the filter 108, the filter 108 generates a high gain characteristic.
反対に、もし最適制御電圧ＶＡよりＶＬ０が高ければ、伝送損失の判別回路１０６では、ＶＬ＝ＶＬ１＜ＶＬ０の判別結果となる。ＶＬ１をフィルタ１０８にフィットバックすることによって、フィルタ１０８により低い利得特性を生成させることになる。 On the other hand, if VL0 is higher than the optimum control voltage VA, the transmission loss determination circuit 106 provides a determination result of VL = VL1 <VL0. By fitting back VL1 to the filter 108, the filter 108 will produce a lower gain characteristic.
このようにフィットバック周期の増加につれて、ＶＬが次第に最適制御電圧ＶＡに収束していくので、フィルタ１０８の出力部では広い帯域でフラットとなる周波数特性が得られる。 Thus, as the fitback period increases, VL gradually converges to the optimum control voltage VA, so that a frequency characteristic that is flat in a wide band can be obtained at the output portion of the filter 108.
フーリエ理論に基づければ、クロック信号も異なった周波数の正弦波の足し合せと見なすことができる。利得（若しくは減衰）が周波数に依存せずに一定ということは、クロック信号が振幅の増減以外に、波形の劣化がないことを意味する（実際の動作特性には、カットオフ周波数という再生できない周波数領域が存在するので、補償できない分に多少の劣化が生じる）。したがって、クロック信号が伝送路において受けた伝送損失を、判別回路１０６によって伝送損失の度合いを定量化し、フィルタ１０８によってクロック信号の伝送損失を補償することになる。 Based on Fourier theory, the clock signal can also be regarded as a sum of sine waves of different frequencies. The fact that the gain (or attenuation) is constant without depending on the frequency means that the clock signal has no waveform deterioration other than the amplitude increase / decrease (the actual operating characteristics include a frequency that cannot be reproduced, such as a cut-off frequency). Since there is a region, some degradation will occur if it cannot be compensated). Therefore, the transmission loss received by the clock signal in the transmission path is quantified by the determination circuit 106, and the transmission loss of the clock signal is compensated by the filter 108.
同様に、データ信号も異なった周波数の正弦波の足し合わせと見なすことかせできるので、クロック信号と同程度の伝送損失を受けたときには、フィルタ１０７についても同程度のフィルタ特性で補償すれば良い。そのため、判別回路１０６によって、生成された制御電圧ＶＬをデータ・チャンネルのフィルタ１０７にもフィットバックを掛けるようにすれば、データ信号の等化を同様に行なうことができる。 Similarly, since the data signal can be regarded as an addition of sine waves having different frequencies, the filter 107 may be compensated with the same filter characteristics when receiving a transmission loss of the same level as that of the clock signal. Therefore, if the discriminating circuit 106 fits the generated control voltage VL to the data channel filter 107, the data signal can be equalized in the same manner.
図１１には、判別回路１０６が任意の伝送損失に対して制御電圧ＶＬの適応過程における動作イメージを示している。 FIG. 11 shows an operation image of the determination circuit 106 in the process of adapting the control voltage VL to an arbitrary transmission loss.
微分器１０６Ｂにより整形された差動の微分波形は、伝送損失の度合いを、信号が正である時間と負である時間の比で表している。そして、比較器１０６Ｃで電圧振幅値を揃えてから積分きで全周期時間にわたって積分して正電圧値と負電圧の時間差が差分電圧ＶＬとして現れる。 The differential differential waveform shaped by the differentiator 106B represents the degree of transmission loss as a ratio of the time when the signal is positive and the time when it is negative. Then, after the voltage amplitude values are made uniform by the comparator 106C, integration is performed over the entire cycle time, and the time difference between the positive voltage value and the negative voltage appears as the differential voltage VL.
判別回路１０６から供給される差分電圧ＶＬが最適制御電圧ＶＡよりも低い場合（ＶＬ＜ＶＡ）には、Ｕｎｄｅｒ Ｅｑｕａｌｉｚｉｎｇの状態となり、図１１Ａに示すように、判別回路１０６の出力は伝送損失が補償されていないことを差分電圧ＶＬが高いことによって表す。このような場合、現在の制御電圧ＶＬから所定値αだけ加算した制御電圧（ＶＬ＋α）をフィルタ１０７、１０８へ供給する。 When the differential voltage VL supplied from the discrimination circuit 106 is lower than the optimum control voltage VA (VL <VA), the Under Equalizing state is entered, and the output of the discrimination circuit 106 is compensated for transmission loss as shown in FIG. 11A. This is indicated by a high differential voltage VL. In such a case, a control voltage (VL + α) obtained by adding a predetermined value α from the current control voltage VL is supplied to the filters 107 and 108.
これに対し、判別回路１０６から供給される差分電圧ＶＬが最適制御電圧ＶＡよりも高い場合（ＶＬ＞ＶＡ）には、Ｏｖｅｒ Ｅｑｕａｌｉｚｉｎｇの状態となり、図１１Ｂに示すように、判別回路１０６の出力はクロック信号が伝送損失より大きな利得の周波数特性を持つことを負の差分電圧値ＶＬによって表す。このような場合、現在の制御電圧ＶＬから所定値αだけ減算した制御電圧（ＶＬ−α）をフィルタ１０７、１０８へ供給する。 On the other hand, when the differential voltage VL supplied from the determination circuit 106 is higher than the optimum control voltage VA (VL> VA), the state becomes Over Equalizing, and the output of the determination circuit 106 is as shown in FIG. 11B. The negative differential voltage value VL indicates that the clock signal has a frequency characteristic with a gain larger than the transmission loss. In such a case, a control voltage (VL−α) obtained by subtracting a predetermined value α from the current control voltage VL is supplied to the filters 107 and 108.
また、伝送路の損失には、これまで説明してきたような周波数に依存する伝送損失の他に、周波数と独立するＤＣ成分の抵抗損失がある。この抵抗損失は差動伝送路１０３の直列抵抗による成分であり、材質構造が安定均一した伝送路においては、伝送路長に比例して変化する。周波数と関係なく存在するこの抵抗損失によって、クロック信号全体が振幅方向に変形する。つまり、伝送路が短いほど、抵抗損失が低く、受信振幅は大きくなるが、伝送路が長くなるにつれて抵抗損失が高くなることから受信振幅が小さくなってしまう。 Further, the loss of the transmission line includes a resistance loss of a DC component independent of the frequency in addition to the transmission loss depending on the frequency as described above. This resistance loss is a component due to the series resistance of the differential transmission path 103, and changes in proportion to the transmission path length in a transmission path with a stable and uniform material structure. This resistance loss that exists regardless of the frequency causes the entire clock signal to be deformed in the amplitude direction. That is, the shorter the transmission line, the lower the resistance loss and the larger the reception amplitude, but the higher the resistance loss as the transmission line becomes longer, the smaller the reception amplitude.
図１２には、周波数依存の伝送損失に加えて、抵抗損失も併せて補償する受信機の構成例を示している。図１２Ａに示す回路構成例では、高域利得可変型のフィルタ１０７に対して、可変電流制御回路１０９が組み込まれている。また、図１２Ｂに示す回路構成例では、低域減衰可変型のフィルタ１０７に対して、可変電流制御回路１０９が組み込まれている。また、図１２Ｃには、可変電流制御回路１０９における電流を判別回路１０６からの信号ＶＬを用いて制御する仕組みを示している。図１２Ａ及び図１２Ｂに示したいずれの回路においても、判別回路１０６で得られた判別信号ＶＬを用いて伝送損失とともに、抵抗損失も補償若しくは緩和することができる。 FIG. 12 shows a configuration example of a receiver that compensates for resistance loss in addition to frequency-dependent transmission loss. In the circuit configuration example shown in FIG. 12A, a variable current control circuit 109 is incorporated in the high-frequency gain variable filter 107. In the circuit configuration example shown in FIG. 12B, a variable current control circuit 109 is incorporated in the low-frequency attenuation variable filter 107. FIG. 12C shows a mechanism for controlling the current in the variable current control circuit 109 using the signal VL from the determination circuit 106. In any of the circuits shown in FIGS. 12A and 12B, the determination signal VL obtained by the determination circuit 106 can be used to compensate or mitigate resistance loss as well as transmission loss.
可変電流制御回路１０９は、判別回路１０６から供給される制御電圧ＶＬが最小若しくは所定値を下回るときには、抵抗損失は大きくないものとして、制御電流を一定値Ｉに保つ。一方、判別回路１０６から供給される制御電圧ＶＬが最大若しくは所定値を超えるときには、伝送損失が大きい、すなわち伝送路が長く、これに比例した抵抗損失により受信振幅が低下している。このような場合、可変電流制御回路１０９における制御電流をＩからＩ（１＋α）まで増大することによって（但し、αは正の数）、受信振幅の低下を補償することができる。 The variable current control circuit 109 maintains the control current at a constant value I on the assumption that the resistance loss is not large when the control voltage VL supplied from the determination circuit 106 is minimum or below a predetermined value. On the other hand, when the control voltage VL supplied from the determination circuit 106 is maximum or exceeds a predetermined value, the transmission loss is large, that is, the transmission path is long, and the reception amplitude is reduced due to the resistance loss proportional to this. In such a case, a decrease in reception amplitude can be compensated by increasing the control current in the variable current control circuit 109 from I to I (1 + α) (where α is a positive number).
例えば、対象となる差動伝送路１０３の最大と最小抵抗損失の差が−３ｄＢとする。出力電圧換算では、約Ｖｏ〜１．４×Ｖｏになる。図１２Ｃにおいて、α＝０．４だけ電流を流せば、可変制御電流回路１０９には（ＶＬ１−ＶＬ２）に比例したＩ〜１．４×ＩのＤＣ電流が流れる。これによって、フィルタ１０７，１０８の出力負荷ではＶｏ〜１．４×Ｖｏの出力振幅が得られるため、伝送路３ｄＢの抵抗損失が伝送損失とともに補償することができる。 For example, the difference between the maximum and minimum resistance loss of the target differential transmission path 103 is −3 dB. In terms of output voltage, it is about Vo to 1.4 × Vo. In FIG. 12C, if a current is passed by α = 0.4, a DC current of I to 1.4 × I proportional to (VL1−VL2) flows through the variable control current circuit 109. As a result, an output amplitude of Vo to 1.4 × Vo is obtained at the output loads of the filters 107 and 108, so that the resistance loss of the transmission line 3dB can be compensated together with the transmission loss.
以上、特定の実施形態を参照しながら、本発明について詳解してきた。しかしながら、本発明の要旨を逸脱しない範囲で当業者が該実施形態の修正や代用を成し得ることは自明である。 The present invention has been described in detail above with reference to specific embodiments. However, it is obvious that those skilled in the art can make modifications and substitutions of the embodiment without departing from the gist of the present invention.
本明細書では、ＨＤＭＩインターフェースに適用した実施形態を中心に説明してきたが、本発明の要旨はこれに限定されるものではない。高速のデジタル・データをＴＭＤＳやＬＶＤＳといった差動伝送路を通して長距離伝送するその他の場合や、リファレンス・クロックを含んだシリアル通信のさまざまな受信系においてケーブル等化を行なう際に、同様に本発明を適用することができる。 In this specification, the embodiment applied to the HDMI interface has been mainly described, but the gist of the present invention is not limited to this. The present invention is similarly applied to other cases in which high-speed digital data is transmitted over a long distance through a differential transmission line such as TMDS or LVDS, or when cable equalization is performed in various serial communication reception systems including a reference clock. Can be applied.
要するに、例示という形態で本発明を開示してきたのであり、本明細書の記載内容を限定的に解釈するべきではない。本発明の要旨を判断するためには、特許請求の範囲を参酌すべきである。 In short, the present invention has been disclosed in the form of exemplification, and the description of the present specification should not be interpreted in a limited manner. In order to determine the gist of the present invention, the claims should be taken into consideration.
１０１…高速デジタル・データ発生回路
１０２…リファレンス・クロック発生回路
１０３…差動伝送路
１０４…高速デジタル・データ受信回路
１０５…リファレンス・クロック受信回路
１０６…判別回路
１０６Ａ…全波整流器
１０６Ｂ…微分器
１０６Ｃ…比較器
１０６Ｄ…積分器
１０６Ｅ…増幅器
１０６Ｆ…ピークホールド回路
１０７、１０８…フィルタ
１０９…可変電流制御回路
DESCRIPTION OF SYMBOLS 101 ... High-speed digital data generation circuit 102 ... Reference clock generation circuit 103 ... Differential transmission path 104 ... High-speed digital data reception circuit 105 ... Reference clock reception circuit 106 ... Discrimination circuit 106A ... Full wave rectifier 106B ... Differentiator 106C ... Comparator 106D ... Integrator 106E ... Amplifier 106F ... Peak hold circuit 107, 108 ... Filter 109 ... Variable current control circuit
Claims (13)
送信機側から前記差動伝送路に送信された各データ・チャンネルの信号を受信するデジタル・データ受信部と、
送信機側から前記差動伝送路に送信されたリファレンス・クロックを受信するリファレンス・クロック受信部と、
前記リファレンス・クロック受信部において受信したリファレンス・クロックの前記差動伝送路伝送路を通過したことに起因する波形劣化に基づいて、リファレンス・クロックにおける伝送損失の大小度合いを判別する伝送損失度合い判別部と、
を具備し、
前記伝送損失度合い判別部は、クロック半周期において時間に対する電圧の傾きが正（ｄＶ／ｄｔ＞０）となるクロック・エッジからなる立上がり時間と、クロック半周期において時間に対する電圧の傾きが負（ｄＶ／ｄｔ＜０）となるクロック・エッジからなる立下り時間との時間差に基づいてリファレンス・クロックの波形劣化の度合いを基に前記差動伝送路における信号の伝送損失を判別する、
ことを特徴とするデータ受信装置。 A data receiving device for receiving digital data via a differential transmission line composed of two or more channels including one channel of a reference clock,
A digital data receiver for receiving signals of each data channel transmitted from the transmitter side to the differential transmission path;
A reference clock receiver for receiving a reference clock transmitted from the transmitter side to the differential transmission path;
A transmission loss degree determination unit that determines the degree of transmission loss in the reference clock based on waveform degradation caused by the reference clock received by the reference clock reception unit passing through the differential transmission line transmission line. When,
Equipped with,
The transmission loss degree discriminating unit has a rising time composed of clock edges in which the slope of the voltage with respect to time is positive (dV / dt> 0) in the clock half cycle, and the slope of the voltage with respect to time in the clock half cycle is negative (dV Determining the transmission loss of the signal in the differential transmission path based on the degree of waveform deterioration of the reference clock based on the time difference from the falling time consisting of the clock edge where / dt <0).
A data receiving apparatus.
ことを特徴とする請求項１に記載のデータ受信装置。 One cycle of the reference clock is an integer multiple of the bit time of the data signal.
The data receiving device according to claim 1.
ことを特徴とする請求項１に記載のデータ受信装置。 The transmission loss degree determination unit represents the degree of transmission loss by the length of the transmission line.
The data receiving device according to claim 1.
ことを特徴とする請求項１記載のデータ受信装置。 The transmission loss degree determining unit is a full-wave rectifier that rectifies the deteriorated clock waveform received by the reference clock receiver, a differentiator that shapes the full-wave rectified deteriorated clock waveform into a differential differential waveform, A comparator that aligns the differential waveform of the differential to a differential waveform of the voltage amplitude value, and integrates the differential waveform of the voltage amplitude value over the entire period time to obtain the difference between the positive voltage value and the negative voltage time With an integrator to take out as
The data receiving apparatus according to claim 1.
ことを特徴とする請求項４に記載のデータ受信装置。 The transmission loss degree determination unit normalizes the differential voltage value with respect to transmission loss or transmission path length, and quantifies the degree of transmission loss or transmission path length of an arbitrary transmission path.
The data receiving apparatus according to claim 4.
送信機側から前記差動伝送路に送信された各データ・チャンネルの信号を受信するデジタル・データ受信部と、
送信機側から前記差動伝送路に送信されたリファレンス・クロックを受信するリファレンス・クロック受信部と、
前記リファレンス・クロック受信部において受信したリファレンス・クロックの前記差動伝送路伝送路を通過したことに起因する波形劣化に基づいて、リファレンス・クロックにおける伝送損失の大小度合いを判別する伝送損失度合い判別部と、
を具備し、
前記伝送損失度合い判別部は、クロック信号の立上がり近傍の時間に対する傾きＤｐを検出し、該検出結果に基づいて前記差動伝送路の伝送損失若しくは伝送路長の度合いを判別する、
ことを特徴とするデータ受信装置。 A data receiving device for receiving digital data via a differential transmission line composed of two or more channels including one channel of a reference clock,
A digital data receiver for receiving signals of each data channel transmitted from the transmitter side to the differential transmission path;
A reference clock receiver for receiving a reference clock transmitted from the transmitter side to the differential transmission path;
A transmission loss degree determination unit that determines the degree of transmission loss in the reference clock based on waveform degradation caused by the reference clock received by the reference clock reception unit passing through the differential transmission line transmission line. When,
Comprising
The transmission loss degree determining unit detects a slope Dp with respect to a time near the rising edge of the clock signal, and determines the degree of transmission loss or transmission path length of the differential transmission path based on the detection result.
A data receiving apparatus.
ことを特徴とする請求項６に記載のデータ受信装置。 The transmission loss degree determining unit is a full-wave rectifier that rectifies the deteriorated clock waveform received by the reference clock receiver, a differentiator that shapes the full-wave rectified deteriorated clock waveform into a differential differential waveform, A peak hold unit for detecting an amplitude level in the differential waveform;
The data receiving apparatus according to claim 6 .
ことを特徴とする請求項７に記載のデータ受信装置。 The transmission loss degree discriminating unit normalizes the detected amplitude level with respect to the transmission loss or the transmission path length, and quantifies the transmission loss or transmission path length of the transmission path having an arbitrary length. 8. The data receiving apparatus according to claim 7, wherein
前記デジタル・データ受信部及びリファレンス・クロック受信部の後段に前記差動伝送路の伝送損失の周波数特性と反対方向の周波数特性を持った伝送損失補償用フィルタを配設し、前記伝送損失度合い判別部における高周波特性減衰特性の推定結果に基づいて前記フィルタにおける高域利得特性又は低域減衰特性の制御を行なう、
ことを特徴とする請求項１に記載のデータ受信装置。 The transmission loss degree determining unit is configured to determine a high frequency attenuation characteristic for a reference clock received by the reference clock receiving unit and a data signal received by the digital data receiving unit based on a determination result of waveform deterioration of a reference clock. Estimate
A transmission loss compensation filter having a frequency characteristic in the opposite direction to the frequency characteristic of the transmission loss of the differential transmission path is disposed after the digital data receiving unit and the reference clock receiving unit, and the degree of transmission loss is determined. Control the high-frequency gain characteristic or low-frequency attenuation characteristic of the filter based on the estimation result of the high-frequency characteristic attenuation characteristic in the unit,
The data receiving device according to claim 1 .
ことを特徴とする請求項９に記載のデータ受信装置。 A resistance loss compensator for compensating for deformation in the amplitude direction over the entire signal due to resistance loss in the differential transmission line;
The data receiving apparatus according to claim 9 .
ことを特徴とする請求項１０に記載のデータ受信装置。 The resistance loss compensation unit corrects the deformation in the amplitude direction over the entire signal based on the determination result by the transmission loss degree determination unit.
The data receiving apparatus according to claim 10.
ことを特徴とする請求項１１に記載のデータ受信装置。 The resistance loss compensator is incorporated as a variable current control circuit in the transmission loss compensation filter.
The data receiving apparatus according to claim 11.
ことを特徴とする請求項１２に記載のデータ受信装置。 The variable current control circuit increases the control current when the determination unit determines that the transmission loss is large, and compensates for a decrease in reception amplitude caused by the resistance loss.
The data receiving device according to claim 12.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006304585A JP5018027B2 (en) | 2006-11-09 | 2006-11-09 | Data receiver |
| US11/979,480 US8355428B2 (en) | 2006-11-09 | 2007-11-05 | Data receiving device |
| CN2007101657909A CN101179297B (en) | 2006-11-09 | 2007-11-09 | Data receiving device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006304585A JP5018027B2 (en) | 2006-11-09 | 2006-11-09 | Data receiver |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008124670A JP2008124670A (en) | 2008-05-29 |
| JP5018027B2 true JP5018027B2 (en) | 2012-09-05 |
Family
ID=39508990
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006304585A Expired - Fee Related JP5018027B2 (en) | 2006-11-09 | 2006-11-09 | Data receiver |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5018027B2 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5573361B2 (en) | 2010-05-25 | 2014-08-20 | ソニー株式会社 | Transmission device, reception device, transmission method, reception method, and transmission / reception device |
| JP2017220822A (en) * | 2016-06-08 | 2017-12-14 | 富士通株式会社 | Equalizer circuit and optical module |
| JP2021175050A (en) * | 2020-04-22 | 2021-11-01 | ルネサスエレクトロニクス株式会社 | Interface circuit |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH057230A (en) * | 1991-06-26 | 1993-01-14 | Nec Corp | Synchronous data interface circuit |
| JPH11341080A (en) * | 1998-05-27 | 1999-12-10 | Matsushita Electric Works Ltd | Transmission system |
| JPH11341082A (en) * | 1998-05-27 | 1999-12-10 | Matsushita Electric Works Ltd | Transmitter |
| JP4269855B2 (en) * | 2003-09-05 | 2009-05-27 | ソニー株式会社 | Data receiver |
-
2006
- 2006-11-09 JP JP2006304585A patent/JP5018027B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2008124670A (en) | 2008-05-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US12316482B2 (en) | High-speed signaling systems and methods with adaptable, continuous-time equalization | |
| US11539556B2 (en) | Methods and circuits for asymmetric distribution of channel equalization between devices | |
| CN101179297B (en) | Data receiving device | |
| TWI459769B (en) | Adaptive equalizer and adaptive equalizing method | |
| US7400675B2 (en) | System and method for digital adaptive equalization with failure detection and recovery | |
| US8355428B2 (en) | Data receiving device | |
| TWI420862B (en) | Equalizer and signal receiver thereof | |
| JP2014143683A (en) | System and method for determining channel loss in dispersive communication channel at nyquist frequency | |
| US9485120B1 (en) | Method and apparatus for signal detection and baseline wander cancellation | |
| US9160580B2 (en) | Adaptive equalizer utilizing eye diagram | |
| JP2010135957A (en) | Waveform equalizer and waveform equalization method, data receiver and data reception method, and computer program | |
| CN113141196B (en) | Channel compensation method and communication device | |
| JP2008124670A (en) | Data receiver | |
| US11005643B2 (en) | Communication receiving device and clock data recovery method | |
| US20110129010A1 (en) | Receiving equalization device in communication system and receiving equalization method | |
| TWI440339B (en) | Receiver and method for adjusting the strength of the adjustable equalizer of the receiver | |
| US8259784B2 (en) | High-speed continuous-time feedback equalizer for serial link receiver | |
| US20070053419A1 (en) | Adaptive analog equalizer and digital signal receiver having the same | |
| US10581646B1 (en) | Asynchronous data correction filter | |
| US12323276B1 (en) | Redriver chip, method, and device for active copper cable | |
| CN101998075A (en) | Receiver and method for adjusting intensity of adjustable equalizer of receiver | |
| JP2006109207A (en) | Receiver circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090915 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120327 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120423 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120515 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120528 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150622 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |