JP2012212730A - 処理支援装置及び方法、半導体の製造支援装置及び方法、並びにプログラム - Google Patents
処理支援装置及び方法、半導体の製造支援装置及び方法、並びにプログラム Download PDFInfo
- Publication number
- JP2012212730A JP2012212730A JP2011076626A JP2011076626A JP2012212730A JP 2012212730 A JP2012212730 A JP 2012212730A JP 2011076626 A JP2011076626 A JP 2011076626A JP 2011076626 A JP2011076626 A JP 2011076626A JP 2012212730 A JP2012212730 A JP 2012212730A
- Authority
- JP
- Japan
- Prior art keywords
- processing
- intercept
- coordinate points
- processing time
- dimensional coordinate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
- G06F17/10—Complex mathematical operations
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B24—GRINDING; POLISHING
- B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
- B24B51/00—Arrangements for automatic control of a series of individual steps in grinding a workpiece
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
- H01L21/67276—Production flow monitoring, e.g. for increasing throughput
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
- Y02P90/80—Management or planning
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Data Mining & Analysis (AREA)
- General Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Mathematical Optimization (AREA)
- Mathematical Analysis (AREA)
- Pure & Applied Mathematics (AREA)
- Databases & Information Systems (AREA)
- Computational Mathematics (AREA)
- Algebra (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Automation & Control Theory (AREA)
- Manufacturing & Machinery (AREA)
- Mechanical Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Factory Administration (AREA)
- Management, Administration, Business Operations System, And Electronic Commerce (AREA)
- Architecture (AREA)
Abstract
【解決手段】設備別処理実績データベースを用いて第1の所定条件を満足する基準座標点を通ると共に枚数Xを示すX軸に平行な直線と、処理時間Yを示すY軸と、基準座標点及び原点を通る直線とで囲まれる領域内の各座標点と基準座標点とを通る各直線の切片のうちの第2の所定条件を満足する切片を導出し(ステップ156)、設備・レシピ別処理実績データベースにより示される座標点のうちの所定個数以上の枚数Xを有する全ての座標点の各々と導出された切片とを通る各直線の傾きのうちの第3の所定条件を満足する直線の傾きを導出し(ステップ158)、導出された切片及び導出された傾きが代入された回帰式を用いて処理時間を算出する(ステップ160)。
【選択図】図8
Description
10A CPU
10E 入力装置
Claims (31)
- 所定の設備によって所定の処理が施される被処理対象物の処理対象となる単位個数Xと該単位個数Xの該被処理対象物に対する該処理に要する処理時間Yとを2次元の座標点で示した第1の2次元座標情報、及び前記処理の種類毎に前記単位個数Xと前記処理時間Yとを2次元の座標点で示した第2の2次元座標情報を記憶した記憶手段と、
前記単位個数Xを独立変数、前記処理時間Yを従属変数、前記設備に対して固有のbを切片、及びaを傾きとする下記(1)式に示す回帰式の前記切片bとして、前記記憶手段に記憶されている前記第1の2次元座標情報により示される座標点のうちの第1の所定条件を満足する基準座標点を通ると共に前記単位個数Xを示すX軸に平行な直線と、前記処理時間Yを示すY軸と、前記基準座標点及び原点を通る直線とで囲まれる領域内の各座標点と前記基準座標点とを通る各直線の切片のうちの第2の所定条件を満足する切片を導出する切片導出手段と、
前記傾きaとして、前記記憶手段に記憶されている前記第2の2次元座標情報により示される座標点のうちの所定個数以上の前記単位個数Xを有する全ての座標点の各々と前記切片導出手段によって導出された切片bとを通る各直線の傾きのうちの第3の所定条件を満足する直線の傾きを導出する傾き導出手段と、
前記切片導出手段によって導出された切片b及び前記傾き導出手段によって導出された傾きaが代入された前記(1)式を用いて前記処理を支援する支援手段と、
を含む処理支援装置。
Y=aX+b・・・・・(1) - 前記第1の所定条件を、前記単位個数Xが最大値の座標点であって前記処理時間Yが第1の時間帯に属する、との条件とした請求項1に記載の処理支援装置。
- 前記第1の時間帯を、前記第1の2次元座標情報により示される前記単位個数Xが最大値の座標点の前記処理時間Yのうちの最小の処理時間Yから該単位個数Xが最大値の座標点の総数に対する割合が5%以上35%以下の処理時間Yまでとした請求項2に記載の処理支援装置。
- 前記割合を、10%以上20%以下とした請求項3に記載の処理支援装置。
- 前記第2の所定条件を、該第2の所定条件を満足するか否かの判定対象となる前記切片のうちの最小の切片から該判定対象となる切片の総数に対する割合が5%以上35%以下である、との条件とした請求項1〜請求項4の何れか1項に記載の処理支援装置。
- 前記第2の所定条件を満足するか否かの判定対象となる切片の総数に対する割合を10%以上20%以下とした請求項5に記載の処理支援装置。
- 前記所定個数を、前記第2の2次元座標情報により示される座標点のうちの前記単位個数Xの大きい値から上位50%の値を有する座標点の個数とした請求項1〜請求項6の何れか1項に記載の処理支援装置。
- 前記所定個数を、
前記第2の2次元座標情報により示される座標点の総数が1000以上の場合、前記第2の2次元座標情報により示される座標点のうちの前記単位個数Xの大きい値から上位10%の値を有する座標点の個数とし、
前記第2の2次元座標情報により示される座標点の総数が10より大きく1000未満の場合、前記第2の2次元座標情報により示される座標点のうちの前記単位個数Xの大きい値から上位50%の値を有する座標点の個数とし、
前記第2の2次元座標情報により示される座標点の総数が10以下の場合、該総数とした請求項1〜請求項6の何れか1項に記載の処理支援装置。 - 前記第3の所定条件を、該第3の所定条件を満足するか否かの判定対象となる前記傾きのうちの最小の傾きから該判定対象となる傾きの総数に対する割合が10%以上40%以下である、との条件とした請求項1〜請求項8の何れか1項に記載の処理支援装置。
- 前記第3の所定条件を満足するか否かの判定対象となる傾きの総数に対する割合を10%以上20%以下とした請求項9に記載の処理支援装置。
- 前記支援手段は、前記切片導出手段によって導出された切片b及び前記傾き導出手段によって導出された傾きaが代入された前記(1)式に対して前記単位個数Xを代入して前記処理時間Yを算出することにより前記処理を支援する請求項1〜請求項10の何れか1項に記載の処理支援装置。
- 前記座標点を、前記設備に対して前記処理の実行を指示する指示者によって指示された前記単位個数X及び前記処理時間Yによる2次元の座標点とした請求項1〜請求項11の何れか1項に記載の処理支援装置。
- 請求項1〜請求項12の何れか1項に記載の処理支援装置と、
前記被処理対象物を半導体とし、前記支援手段を用いて前記処理の終了時刻を予測する予測手段と、
を含む半導体の製造支援装置。 - 前記処理は、前記半導体を搬送する処理を含み、
前記予測手段は、前記半導体が搬送先に到着する時刻を予測する請求項13に記載の半導体の製造支援装置。 - 前記予測手段は、前記支援手段を用いて前記処理時間Yを予測し、
前記予測手段によって予測された処理時間Yを用いて前記設備の能力の検証及び実際に前記処理に要した時間の検証の少なくとも1つを行う検証手段を更に含む請求項13または請求項14に記載の半導体の製造支援装置。 - 所定の設備によって所定の処理が施される被処理対象物の処理対象となる単位個数Xと該単位個数Xの該被処理対象物に対する該処理に要する処理時間Yとを2次元の座標点で示した第1の2次元座標情報、及び前記処理の種類毎に前記単位個数Xと前記処理時間Yとを2次元の座標点で示した第2の2次元座標情報を記憶した記憶手段に記憶されている前記第1の2次元座標情報により示される座標点のうちの、前記単位個数Xを独立変数、前記処理時間Yを従属変数、前記設備に対して固有のbを切片、及びaを傾きとする下記(1)式に示す回帰式の前記切片bとして、第1の所定条件を満足する基準座標点を通ると共に前記単位個数Xを示すX軸に平行な直線と、前記処理時間Yを示すY軸と、前記基準座標点及び原点を通る直線とで囲まれる領域内の各座標点と前記基準座標点とを通る各直線の切片のうちの第2の所定条件を満足する切片を導出する切片導出ステップと、
前記傾きaとして、前記記憶手段に記憶されている前記第2の2次元座標情報により示される座標点のうちの所定個数以上の前記単位個数Xを有する全ての座標点の各々と前記切片導出ステップによって導出された切片bとを通る各直線の傾きのうちの第3の所定条件を満足する直線の傾きを導出する傾き導出ステップと、
前記切片導出ステップによって導出された切片b及び前記傾き導出ステップによって導出された傾きaが代入された前記(1)式を用いて前記処理を支援する支援ステップと、
を含む処理支援方法。
Y=aX+b・・・・・(1) - 前記第1の所定条件を、前記単位個数Xが最大値の座標点であって前記処理時間Yが第1の時間帯に属する、との条件とした請求項16に記載の処理支援方法。
- 前記第1の時間帯を、前記第1の2次元座標情報により示される前記単位個数Xが最大値の座標点の前記処理時間Yのうちの最小の処理時間Yから該単位個数Xが最大値の座標点の総数に対する割合が5%以上35%以下の処理時間Yまでとした請求項17に記載の処理支援方法。
- 前記割合を、10%以上20%以下とした請求項18に記載の処理支援方法。
- 前記第2の所定条件を、該第2の所定条件を満足するか否かの判定対象となる前記切片のうちの最小の切片から該判定対象となる切片の総数に対する割合が5%以上35%以下である、との条件とした請求項17〜請求項19の何れか1項に記載の処理支援方法。
- 前記第2の所定条件を満足するか否かの判定対象となる切片の総数に対する割合を10%以上20%以下とした請求項20に記載の処理支援方法。
- 前記所定個数を、前記第2の2次元座標情報により示される座標点のうちの前記単位個数Xの大きい値から上位50%の値を有する座標点の個数とした請求項16〜請求項21の何れか1項に記載の処理支援方法。
- 前記所定個数を、
前記第2の2次元座標情報により示される座標点の総数が1000以上の場合、前記第2の2次元座標情報により示される座標点のうちの前記単位個数Xの大きい値から上位10%の値を有する座標点の個数とし、
前記第2の2次元座標情報により示される座標点の総数が10より大きく1000未満の場合、前記第2の2次元座標情報により示される座標点のうちの前記単位個数Xの大きい値から上位50%の値を有する座標点の個数とし、
前記第2の2次元座標情報により示される座標点の総数が10以下の場合、該総数とした請求項16〜請求項21の何れか1項に記載の処理支援方法。 - 前記第3の所定条件を、該第3の所定条件を満足するか否かの判定対象となる前記傾きのうちの最小の傾きから該判定対象となる傾きの総数に対する割合が10%以上40%以下である、との条件とした請求項16〜請求項23の何れか1項に記載の処理支援方法。
- 前記第3の所定条件を満足するか否かの判定対象となる傾きの総数に対する割合を10%以上20%以下とした請求項24に記載の処理支援方法。
- 前記支援ステップは、前記切片導出手段によって導出された切片b及び前記傾き導出手段によって導出された傾きaが代入された前記(1)式に対して前記単位個数Xを代入して前記処理時間Yを算出することにより前記処理を支援する請求項16〜請求項25の何れか1項に記載の処理支援方法。
- 前記座標点を、前記設備に対して前記処理の実行を指示する指示者によって指示された前記単位個数X及び前記処理時間Yによる2次元の座標点とした請求項16〜請求項26の何れか1項に記載の処理支援方法。
- 請求項16〜請求項27の何れか1項に記載の処理支援方法と、
前記被処理対象物を半導体とし、前記支援ステップを用いて前記処理の終了時刻を予測する予測ステップと、
を含む半導体の製造支援方法。 - 前記処理は、前記半導体を搬送する処理を含み、
前記予測ステップは、前記半導体が搬送先に到着する時刻を予測する請求項28に記載の半導体の製造支援方法。 - 前記予測ステップは、前記支援ステップを用いて前記処理時間Yを予測し、
前記予測ステップによって予測された処理時間Yを用いて前記設備の能力の検証及び実際に前記処理に要した時間の検証の少なくとも1つを行う検証ステップを更に含む請求項28または請求項29に記載の半導体の製造支援方法。 - コンピュータを、
所定の設備によって所定の処理が施される被処理対象物の処理対象となる単位個数Xと該単位個数Xの該被処理対象物に対する該処理に要する処理時間Yとを2次元の座標点で示した第1の2次元座標情報、及び前記処理の種類毎に前記単位個数Xと前記処理時間Yとを2次元の座標点で示した第2の2次元座標情報を記憶手段に記憶することにより登録する登録手段、
前記単位個数Xを独立変数、前記処理時間Yを従属変数、前記設備に対して固有のbを切片、及びaを傾きとする下記(1)式に示す回帰式の前記切片bとして、前記記憶手段に記憶されている前記第1の2次元座標情報により示される座標点のうちの第1の所定条件を満足する基準座標点を通ると共に前記単位個数Xを示すX軸に平行な直線と、前記処理時間Yを示すY軸と、前記基準座標点及び原点を通る直線とで囲まれる領域内の各座標点と前記基準座標点とを通る各直線の切片のうちの第2の所定条件を満足する切片を導出する切片導出手段、
前記傾きaとして、前記記憶手段に記憶されている前記第2の2次元座標情報により示される座標点のうちの所定個数以上の前記単位個数Xを有する全ての座標点の各々と前記切片導出手段によって導出された切片bとを通る各直線の傾きのうちの第3の所定条件を満足する直線の傾きを導出する傾き導出手段、並びに
前記切片導出手段によって導出された切片b及び前記傾き導出手段によって導出された傾きaが代入された前記(1)式を用いて前記処理を支援する支援手段として機能させるためのプログラム。
Y=aX+b・・・・・(1)
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011076626A JP5758166B2 (ja) | 2011-03-30 | 2011-03-30 | 処理支援装置及び方法、半導体の製造支援装置及び方法、並びにプログラム |
US13/420,756 US8862441B2 (en) | 2011-03-30 | 2012-03-15 | Processing support device, method and computer readable storage medium, and semiconductor fabrication support device and method |
CN201210078347.9A CN102737141B (zh) | 2011-03-30 | 2012-03-22 | 处理辅助装置及方法、半导体的制造辅助装置及方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011076626A JP5758166B2 (ja) | 2011-03-30 | 2011-03-30 | 処理支援装置及び方法、半導体の製造支援装置及び方法、並びにプログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012212730A true JP2012212730A (ja) | 2012-11-01 |
JP5758166B2 JP5758166B2 (ja) | 2015-08-05 |
Family
ID=46928388
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011076626A Active JP5758166B2 (ja) | 2011-03-30 | 2011-03-30 | 処理支援装置及び方法、半導体の製造支援装置及び方法、並びにプログラム |
Country Status (3)
Country | Link |
---|---|
US (1) | US8862441B2 (ja) |
JP (1) | JP5758166B2 (ja) |
CN (1) | CN102737141B (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015176339A (ja) * | 2014-03-14 | 2015-10-05 | 株式会社Jsol | 農作物の収穫時期の予測装置、予測方法及び予測プログラム |
WO2020202509A1 (ja) * | 2019-04-03 | 2020-10-08 | 三菱電機株式会社 | 表示制御プログラム、表示制御装置、および表示制御方法 |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5739534B2 (ja) * | 2011-07-15 | 2015-06-24 | 東京エレクトロン株式会社 | 処理指示装置、処理指示方法、コンピュータプログラム及び処理装置 |
CN105320829B (zh) * | 2014-07-10 | 2019-07-02 | 腾讯科技(北京)有限公司 | 图像显示方法、装置、电子设备和计算机可读存储介质 |
JP2019198940A (ja) * | 2018-05-18 | 2019-11-21 | 株式会社ディスコ | 加工装置 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5164905A (en) * | 1987-08-12 | 1992-11-17 | Hitachi, Ltd. | Production system with order of processing determination |
JP2871994B2 (ja) | 1993-04-01 | 1999-03-17 | 山形日本電気株式会社 | 半導体ウェーハの生産方法 |
JP2001209421A (ja) | 2000-01-26 | 2001-08-03 | Matsushita Electric Ind Co Ltd | 半導体製造装置のロット処理終了時間予測方法 |
JP2002134373A (ja) * | 2000-10-26 | 2002-05-10 | Hitachi Ltd | シミュレータのキャリブレーション方法 |
JP5130037B2 (ja) * | 2007-12-27 | 2013-01-30 | 株式会社日立製作所 | ボトルネック装置抽出方法およびボトルネック装置抽出支援装置 |
-
2011
- 2011-03-30 JP JP2011076626A patent/JP5758166B2/ja active Active
-
2012
- 2012-03-15 US US13/420,756 patent/US8862441B2/en active Active
- 2012-03-22 CN CN201210078347.9A patent/CN102737141B/zh active Active
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015176339A (ja) * | 2014-03-14 | 2015-10-05 | 株式会社Jsol | 農作物の収穫時期の予測装置、予測方法及び予測プログラム |
WO2020202509A1 (ja) * | 2019-04-03 | 2020-10-08 | 三菱電機株式会社 | 表示制御プログラム、表示制御装置、および表示制御方法 |
JPWO2020202509A1 (ja) * | 2019-04-03 | 2021-04-30 | 三菱電機株式会社 | 表示制御プログラム、表示制御装置、および表示制御方法 |
Also Published As
Publication number | Publication date |
---|---|
CN102737141B (zh) | 2017-05-03 |
US8862441B2 (en) | 2014-10-14 |
JP5758166B2 (ja) | 2015-08-05 |
US20120253759A1 (en) | 2012-10-04 |
CN102737141A (zh) | 2012-10-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Choi et al. | Real-time scheduling for reentrant hybrid flow shops: A decision tree based mechanism and its application to a TFT-LCD line | |
TWI625615B (zh) | 預測模型建立方法及其相關預測方法與電腦程式產品 | |
JP5758166B2 (ja) | 処理支援装置及び方法、半導体の製造支援装置及び方法、並びにプログラム | |
US9618929B2 (en) | Method and priority system for inventory management in semiconductor manufacturing | |
US20100228376A1 (en) | Use of prediction data in monitoring actual production targets | |
Singholi et al. | Impact of manufacturing flexibility on FMS performance: a simulation study | |
JP2007219692A (ja) | プロセス異常分析装置およびプロセス異常分析システム並びにプログラム | |
JP2007165721A (ja) | プロセス異常分析装置及びプログラム | |
Yao et al. | A multi-objective dynamic scheduling approach using multiple attribute decision making in semiconductor manufacturing | |
JP2012059032A (ja) | 生産計画作成方法及びその装置 | |
Singholi et al. | Evaluating the effect of machine and routing flexibility on flexible manufacturing system performance | |
TWI240854B (en) | System and method for managing a production line having time constrains and computer-readable medium thereof, dispatch method of overlapping time constrains, and semiconductor product and manufacturing method thereof | |
US7257502B1 (en) | Determining metrology sampling decisions based on fabrication simulation | |
KR20160015170A (ko) | 생산 제어 지원 장치 및 생산 제어 지원 방법 | |
CN104021499B (zh) | 半导体制造控制方法 | |
US11823111B2 (en) | Work instruction system and work instruction method | |
JPH08229779A (ja) | 生産ライン構成評価装置、及びこの装置を使用して生産ラインを構築する方法 | |
Wartelle et al. | A Study on The Impact of Lot Priorities on Cycle Times In Semiconductor Manufacturing | |
JP5359312B2 (ja) | 製造ラインの工程管理方法および工程管理システム | |
Chen et al. | A practical fab design procedure for wafer fabrication plants | |
JPH11170144A (ja) | 半導体製造システム | |
JP7012778B2 (ja) | 監視システム、監視装置及び監視方法 | |
JP2005228128A (ja) | 生産スケジューリング方法、装置、及び、コンピュータプログラム | |
JPH0784613A (ja) | 製造装置の保守管理方法 | |
JP2011018738A (ja) | 生産管理システム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140305 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150130 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150210 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150409 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150512 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150603 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5758166 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |