JP2012205052A - 半導体集積回路 - Google Patents

Abstract

【課題】低消費電力で妨害波を除去できる半導体集積回路を提供する。
【解決手段】実施形態によれば、半導体集積回路は、増幅器と、妨害波抑圧部と、カプラと、フィルタ制御回路と、を備える。半導体集積回路は、送信と受信とが時分割に行われる無線通信規格に対応する。増幅器は、受信された入力信号が入力される入力端子に入力が接続され、増幅信号を出力する。妨害波抑圧部は、オン時に増幅信号の妨害波成分を抑圧して出力信号として出力端子に出力するフィルタを有する。妨害波抑圧部は、フィルタがオフ時に、増幅信号を出力信号として出力端子に出力する。カプラは、入力信号または出力信号を検出する。フィルタ制御回路は、妨害波検出期間である送信と受信との間の任意の判定タイミングで、カプラで検出された検出入力信号または検出出力信号の信号レベルが、基準値以上の時にフィルタをオンに制御して、基準値未満の時にフィルタをオフに制御する。
【選択図】図１

Description

本発明の実施形態は、半導体集積回路に関する。

近年、携帯端末のような無線通信システムにおいては、GSM、GPS及びWCDMAなどのあらゆる無線規格に対応するために、受送信システムの広帯域化及びマルチバンド化が盛んに行われている。そして、現在ではこの多様な無線通信システムを利用する多くのアプリケーションが登場している。

１つの無線端末に複数の無線規格を搭載する動きは今後益々活発になると予想される。しかし、複数の無線規格を搭載した無線端末では、１つの無線規格の送受信信号が、他の無線規格の帯域内及び帯域外妨害波になる恐れがある。よって、帯域内及び帯域外妨害波による鈍感化効果、相互変調歪み及び２次歪みなどが所望信号のＳＮ比を劣化させる。そのため、他システムの妨害波を十分に考慮した無線システム設計および回路設計が非常に重要となる。

この問題を解決すべく急峻なＱ値を持つＳＡＷフィルタやデュプレクサなどが多く使われてきた。しかし、コストがかかるため、ここ数年はこれらの外付け部品を極力減らすような技術の開発が行われてきている。また、更なる低コスト化を狙って外付け部品をオンチップ化する技術が主流になりつつある。しかし、外付け部品をオンチップ化する場合、消費電力が増加してしまう。携帯端末や無線ゲームコントローラーなどのように長時間の利用を実現したいアプリケーションでは、特に消費電力を低減することが求められている。

特開２００４−１６６２２８号公報

本発明の目的は、低消費電力で妨害波を除去できる半導体集積回路を提供することにある。

実施形態によれば、半導体集積回路は、増幅器と、妨害波抑圧部と、カプラと、フィルタ制御回路と、を備える。半導体集積回路は、送信と受信とが時分割に行われる無線通信規格に対応する。増幅器は、受信された入力信号が入力される入力端子に入力が接続され、増幅信号を出力する。妨害波抑圧部は、オン時に増幅信号の妨害波成分を抑圧して出力信号として出力端子に出力するフィルタを有する。妨害波抑圧部は、フィルタがオフ時に、増幅信号を出力信号として出力端子に出力する。カプラは、入力信号または出力信号を検出する。フィルタ制御回路は、妨害波検出期間である送信と受信との間の任意の判定タイミングで、カプラで検出された検出入力信号または検出出力信号の信号レベルが、基準値以上の時にフィルタをオンに制御して、基準値未満の時にフィルタをオフに制御する。

本発明の第１の実施形態に係る妨害波除去システムの概略的な構成を示すブロック図である。 本発明の第１の実施形態に係る妨害波除去システムの動作を説明するタイミング図である。 本発明の第１の実施形態に係る妨害波除去システムの抑圧領域での動作を説明する図である。 本発明の第１の実施形態に係る妨害波除去システムの非抑圧領域での動作を説明する図である。 本発明の第１の実施形態に係る妨害波除去システムの詳細な構成を示すブロック図である。 本発明の第１の実施形態に係る妨害波除去システムの比較器の特性を示す図である。 本発明の第１の実施形態に係る妨害波除去システムのカプラと検出器の回路図である。 本発明の第１の実施形態の変形例に係る妨害波除去システムのブロック図である。 本発明の第１の実施形態の変形例に係る妨害波除去システムのカプラと検出器の回路図である。 本発明の第２の実施形態に係る妨害波除去システムの構成を示すブロック図である。 本発明の第３の実施形態に係る妨害波除去システムの構成を示すブロック図である。 本発明の第４の実施形態に係る妨害波除去システムの構成を示すブロック図である。 本発明の第５の実施形態に係る妨害波除去システムの構成を示すブロック図である。 比較例に係る妨害波除去システムの構成を示すブロック図である。

以下に、図面を参照して本発明の実施形態について説明する。これらの実施形態は、本発明を限定するものではない。

（第１の実施形態）
本実施形態は、送信と受信の間（送受パケット間）に妨害波信号を検出して、その信号レベルに応じて、妨害波信号を抑圧するフィルタをオン又はオフに制御することを特徴の１つとする。

図１は、本発明の第１の実施形態に係る妨害波除去システム１００の概略的な構成を示すブロック図である。

図１に示すように、妨害波除去システム１００は、入力端子ＲＦＩＮと、増幅器（ＡＭＰ）１１と、フィルタ（ＦＩＬ）１２と、スイッチ１３と、カプラ１４と、フィルタ制御回路（ＦＩＬ＿ＣＴＲＬ）１５と、タイミング制御回路（ＴＩＭＩＮＧ＿ＣＴＲＬ）１６と、出力端子ＲＦＯＵＴと、を備える。フィルタ１２とスイッチ１３は、妨害波抑圧部１７として機能する。この妨害波除去システム１００は、半導体集積回路として構成可能である。

妨害波除去システム１００は、送信と受信とが同一周波数で時分割に行われる無線通信規格（例えば、Ｂｌｕｅｔｏｏｔｈなどの無線通信規格）に対応した無線通信システムで用いられる。妨害波除去システム１００は、この無線通信システムにおいて、アンテナ（図示せず）で受信された受信信号を増幅して、後段の回路（ミキサ等、図示せず）に出力する。

入力端子ＲＦＩＮには、アンテナで受信された入力信号Ｖｉｎ１が入力される。入力信号Ｖｉｎ１は、例えば、受信周波数（所望周波数）ｆｒｘと妨害波周波数ｆｂｌの少なくとも何れかの周波数成分を含み得る。妨害波信号Ｓｂｌは、例えば、他の無線通信システムで無線通信に用いられている信号である。送信と受信の間では、入力信号Ｖｉｎ１は受信信号Ｓｒｘを含まない。

増幅器１１は、入力が入力端子ＲＦＩＮに接続されている。増幅器１１は、入力された信号を増幅して、増幅信号Ｖａｍｐを出力する。

妨害波抑圧部１７は、フィルタ１２と、スイッチ１３とを有する。フィルタ１２は、増幅器１１の出力と出力端子ＲＦＯＵＴとの間に接続されている。スイッチ１３は、フィルタ１２に並列接続されている。

フィルタ１２は、フィルタ制御信号Ｖｃｔｒｌ１によりオン又はオフに制御される。なお、フィルタ１２はオン又はオフに制御できればよく、主に能動素子を用いて構成されたアクティブフィルタ、或いは、受動素子を用いて構成されたパッシブフィルタの、いずれも用いることが可能である。フィルタ１２は、オン時に増幅信号Ｖａｍｐの妨害波成分等の不要成分を抑圧して、所望波成分はほとんど抑圧せずに、出力信号Ｖｏｕｔ１として出力端子ＲＦＯＵＴに出力する。フィルタ１２は、オフ時には動作を停止して電力を消費せず、信号を出力しない。

スイッチ１３も、フィルタ制御信号Ｖｃｔｒｌ１によりオンまたはオフに制御される。スイッチ１３は、フィルタ１２がオンするとオフになる。スイッチ１３は、フィルタ１２がオフするとオンになって、増幅器１１の出力と出力端子ＲＦＯＵＴとの間を電気的に接続する。これにより、増幅器１１からの増幅信号Ｖａｍｐは、スイッチ１３を介して、出力信号Ｖｏｕｔ１として出力端子ＲＦＯＵＴに出力される。

即ち、前記妨害波抑圧部は、前記増幅器の出力と前記出力端子との間に接続され、前記フィルタがオンするとオフになり、前記フィルタがオフするとオンになる、スイッチを更に有し、前記フィルタは、前記増幅器の出力と前記出力端子との間に接続されている。

つまり、妨害波抑圧部１７は、フィルタ１２がオフ時に、増幅信号Ｖａｍｐを出力信号Ｖｏｕｔ１として出力端子ＲＦＯＵＴに出力するように構成されている。

カプラ１４は、入力端子ＲＦＩＮに接続され、入力信号Ｖｉｎ１を検出する。

フィルタ制御回路１５は、妨害波検出期間である送信と受信との間（送受パケット間）の任意の判定タイミングで、カプラ１４で検出された検出入力信号Ｖｉｎ２の信号レベルＶｉｎ２ａが、基準値Ｖｂ１以上の時にフィルタ１２をオンに制御して、基準値Ｖｂ１未満の時にフィルタ１２をオフに制御する。

タイミング制御回路１６は、タイミング制御信号Ｖｔｃｔｒｌに基づいて、妨害波検出動作を開始又は終了するためのイネーブル信号Ｖｅｎｂを生成して、フィルタ制御回路１５に出力する。タイミング制御信号Ｖｔｃｔｒｌは、この妨害波除去システム１００が用いられる無線通信システムにおけるベースバンド部（図示せず）から供給される。このベースバンド部は、送信と受信のタイミングを把握しているので、適切なタイミングでタイミング制御信号Ｖｔｃｔｒｌを出力可能である。

次に、妨害波除去システム１００の動作タイミングについて説明する。

図２は、本発明の第１の実施形態に係る妨害波除去システム１００の動作を説明するタイミング図である。図２は、入力端子ＲＦＩＮにおいて入力信号Ｖｉｎ１に含まれる信号の時間変化を表している。図示するように、送信期間（図示せず）が終了後、所定の間隔をおいて、時刻Ｔｍｏｎ２から、受信信号Ｓｒｘが含まれる受信期間が開始する。

図２（ａ）は、受信期間において、フィルタ１２がオンに制御されて妨害波除去システム１００が妨害波を除去する場合のタイミング図である。図２（ｂ）は、受信期間において、フィルタ１２がオフに制御されて妨害波除去システム１００が妨害波を除去しない場合のタイミング図である。

図２（ａ），（ｂ）に示すように、受信期間が開始する前の時刻Ｔｍｏｎ１（検出開始タイミング）に、タイミング制御信号Ｖｔｃｔｒｌ（＝Ｖｔｃｔｒｌ００）がタイミング制御回路１６に入力される。これにより、タイミング制御回路１６はイネーブル信号Ｖｅｎｂを出力する。このイネーブル信号Ｖｅｎｂが入力されたフィルタ制御回路１５は、妨害波検出動作を開始する。この時点では、フィルタ制御回路１５はフィルタ１２をオフに制御している。

その後、時刻Ｔｍｏｎ２（判定タイミング）に、タイミング制御信号Ｖｔｃｔｒｌ（＝Ｖｔｃｔｒｌ０１）がタイミング制御回路１６に入力される。これにより、タイミング制御回路１６は、フィルタ制御回路１５へのイネーブル信号Ｖｅｎｂの出力を停止する。よって、フィルタ制御回路１５は、この判定タイミングで、フィルタ１２をオン又はオフに制御する。時刻Ｔｍｏｎ１から時刻Ｔｍｏｎ２の期間は、妨害波検出期間である。

図示した例では、時刻Ｔｍｏｎ２は、受信期間の開始時刻の直前に設定されている。この場合、受信期間が開始する直前の妨害波信号Ｓｂｌの情報を用いるので、フィルタ１２の制御が最適に行える可能性が高い。但し、時刻Ｔｍｏｎ２は、送信期間と受信期間の間であれば、受信期間の開始時刻の直前でなくとも良い。また、時刻Ｔｍｏｎ１，Ｔｍｏｎ２は、例えば、受信期間の終了後であって送信期間の開始前に設定されても良い。

図２（ａ）に示す例では、妨害波検出期間の終了時刻である時刻Ｔｍｏｎ２まで、入力信号Ｖｉｎ１は妨害波信号Ｓｂｌを含む。受信期間のうち、時刻Ｔｍｏｎ２から時刻Ｔｂｌ２までは、入力信号Ｖｉｎ１は、受信信号Ｓｒｘと妨害波信号Ｓｂｌを含む。この例では、妨害波信号Ｓｂｌの信号レベルは、フィルタ制御回路１５がフィルタ１２をオンにするレベルであるとする。よって、時刻Ｔｍｏｎ２にフィルタ１２がオフからオンになり、これ以降、入力信号Ｖｉｎ１における妨害波信号Ｓｂｌは、フィルタ１２により抑圧される。この詳細な動作については後述する。

図２（ｂ）に示す例では、時刻Ｔｍｏｎ１から、時刻Ｔｍｏｎ２前の時刻Ｔｂｌ１まで、入力信号Ｖｉｎ１は妨害波信号Ｓｂｌを含む。時刻Ｔｍｏｎ２以降の受信期間では、入力信号Ｖｉｎ１は受信信号Ｓｒｘを含み、妨害波信号Ｓｂｌを含まない。時刻Ｔｍｏｎ２に妨害波信号Ｓｂｌが存在しないので、フィルタ１２がオフに制御される。つまり、フィルタ１２はオフを継続する。これにより、妨害波除去システム１００の消費電力を低減できる。

次に、妨害波除去システム１００の動作についてより詳しく説明する。

（ｉ）抑圧領域での動作
図３は、本発明の第１の実施形態に係る妨害波除去システム１００の抑圧領域での動作を説明する図である。図３は、図２（ａ）の時刻Ｔｍｏｎ２の瞬間の動作を表す。つまり、この時刻Ｔｍｏｎ２では、入力信号Ｖｉｎ１は、妨害波信号Ｓｂｌを含み、受信信号Ｓｒｘを含まない。

図３（ｂ）は、Ｐ点（モニタする点）における入力信号Ｖｉｎ１の各周波数成分の信号レベル（電圧）を示す図である。以下、妨害波信号Ｓｂｌの中心周波数を周波数ｆｂｌとして、所望の受信信号Ｓｒｘの中心周波数を周波数ｆｄとする。周波数ｆｂｌの成分の信号レベルは、Ｖｉｎ１ａであり、基準値Ｖｂ１より高い。信号レベルが基準値Ｖｂ１より高い領域は、抑圧領域である。周波数ｆｄの成分の信号レベルは０である。

ここでは、入力信号Ｖｉｎ１の信号レベルＶｉｎ１ａは、検出入力信号Ｖｉｎ２の信号レベルＶｉｎ２ａとほぼ等しいとする。従って、フィルタ制御回路１５は、信号レベルＶｉｎ２ａが基準値Ｖｂ１以上なので、図３（ａ）に示すように、フィルタ１２をオンに、スイッチ１３をオフに制御する。但し、信号レベルＶｉｎ２ａは信号レベルＶｉｎ１ａより低くても良い。

この入力信号Ｖｉｎ１（ここでは妨害波信号Ｓｂｌ）は、増幅器１１によって増幅される。説明を明確化するため、図３（ｃ）に示すように、増幅器１１の利得は、周波数ｆｂｌ及び周波数ｆｄの付近で、ほぼ１であるとする。但し、通常、増幅器１１の利得は１より大きい。

増幅器１１によって増幅された妨害波信号Ｓｂｌは、フィルタ１２によって抑圧される。図３（ｄ）に示すように、フィルタ１２の利得は、周波数ｆｂｌにおいて１／Ｂであり、周波数ｆｄにおいてほぼ１であるとする。本実施形態では、フィルタ１２は帯域通過フィルタである。

従って、Ｑ点における出力信号Ｖｏｕｔ１の各周波数成分の信号レベルは、図３（ｅ）に示すようになる。周波数ｆｂｌの成分の信号レベルＶｏｕｔ１ａは、Ｖｉｎ１ａ／Ｂである。すなわち、入力信号Ｖｉｎ１として入力された妨害波信号Ｓｂｌは、抑圧されて出力される。周波数ｆｄの成分の信号レベルは０である。

この状態で、時刻Ｔｍｏｎ２以降の受信期間が開始して、入力信号Ｖｉｎ１として妨害波信号Ｓｂｌと受信信号Ｓｒｘが入力されると、妨害波信号Ｓｂｌは抑圧されて出力され、受信信号Ｓｒｘはそのまま出力される。これにより、後段の回路において、受信信号（所望波信号）ＳｒｘのＳＮ比を劣化させる恐れがなくなる。

（ｉｉ）非抑圧領域での動作
図４は、本発明の第１の実施形態に係る妨害波除去システム１００の非抑圧領域での動作を説明する図である。ここでは、上述した（ｉ）の場合と動作タイミング等は同一であり、妨害波信号Ｓｂｌの信号レベルが異なる。

非抑圧領域では、妨害波信号Ｓｂｌの信号レベルは基準値Ｖｂ１より小さい。従って、図４（ａ）に示すように、フィルタ１２はオフして、スイッチ１３はオンする。

図４（ｂ）は、Ｐ点における入力信号Ｖｉｎ１の各周波数成分の信号レベル（電圧）を示す図である。周波数ｆｂｌの成分の信号レベルＶｉｎ１ａは、基準値Ｖｂ１より低い。周波数ｆｄの成分の信号レベルは０である。

この入力信号Ｖｉｎ１（ここでは妨害波信号Ｓｂｌ）は、増幅器１１によって増幅される。（ｉ）の場合と同様に、増幅器１１の利得は、周波数ｆｂｌ及び周波数ｆｄの付近で、ほぼ１であるとする（図４（ｃ））。

増幅器１１によって増幅された妨害波信号Ｓｂｌは、スイッチ１３を介して出力端子ＲＦＯＵＴに出力される。

従って、Ｑ点における出力信号Ｖｏｕｔ１の各周波数成分の信号レベルは、図４（ｄ）に示すようになる。周波数ｆｂｌの成分の信号レベルＶｏｕｔ１ａは、Ｖｉｎ１ａである。すなわち、入力信号Ｖｉｎ１として入力された妨害波Ｓｂｌは、そのまま出力される。周波数ｆｄの成分の信号レベルは０である。

この状態で、受信期間が開始すると、入力信号Ｖｉｎ１として入力された妨害波信号Ｓｂｌと受信信号Ｓｒｘは、そのまま出力される。妨害波信号Ｓｂｌの信号レベルは十分に低いので、妨害波除去システム１００の後段の回路において、受信信号ＳｒｘのＳＮ比を劣化させる恐れはない。

次に、妨害波除去システム１００の詳細な構成について説明する。

図５は、本発明の第１の実施形態に係る妨害波除去システム１００の詳細な構成を示すブロック図である。図５は、フィルタ制御回路１５の詳細な構成を示している。他の構成は、図１と同一であるため、同一の構成要素に同一の符号を付し、説明を省略する。

フィルタ制御回路１５は、検出器（ＤＥＴ１）２１と、比較器（ＣＯＭＰ）２２と、制御信号出力回路（ＣＴＲＬ）２３と、を有する。

検出器２１は、検出入力信号Ｖｉｎ２の信号レベルＶｉｎ２ａに応じた直流の検出電圧Ｖｉｎ３を出力する。

比較器２２は、検出電圧Ｖｉｎ３と、基準値Ｖｂ１に相当する基準電圧Ｖｒｅｆ１と、を比較して、比較結果Ｖｃｏｍｐを出力する。予め、自らの無線通信システムで妨害波信号Ｓｂｌであると認識すべき信号レベルに相当するＤＣレベルを、基準電圧Ｖｒｅｆ１として設定しておく。その際、想定される妨害波信号Ｓｂｌの信号レベルには数ｄＢのマージンを設けておく。

図６に示すように、比較器２２は、検出電圧Ｖｉｎ３がＶｒｅｆ１より小さい時、ローレベル（電圧Ｖｌｏｗ）の比較結果Ｖｃｏｍｐを出力する。これは、非抑圧領域（ｉｉ）に相当する。比較器２２は、検出電圧Ｖｉｎ３がＶｒｅｆ１以上である時、ハイレベル（電圧Ｖｈｉｇｈ）の比較結果Ｖｃｏｍｐを出力する。これは、抑圧領域（ｉ）に相当する。

制御信号出力回路２３は、判定タイミング（Ｔｍｏｎ２）で、比較結果Ｖｃｏｍｐに従って、フィルタ１２及びスイッチ１３をオン又はオフに制御するフィルタ制御信号Ｖｃｔｒｌ１を出力する。つまり、制御信号出力回路２３は、検出電圧Ｖｉｎ３が基準電圧Ｖｒｅｆ１より十分大きいレベルでは、フィルタ制御信号Ｖｃｔｒｌ１（＝Ｖｃｔｒｌ１１）を出力し、フィルタ１２をオンに制御する。制御信号出力回路２３は、検出電圧Ｖｉｎ３が基準電圧Ｖｒｅｆ１より十分小さいレベルでは、フィルタ制御信号Ｖｃｔｒｌ１（＝Ｖｃｔｒｌ１３）を出力し、フィルタ１２をオフに制御する。

制御信号出力回路２３は、メモリ機能を有しており、例えば、レジスタのような回路である。

検出器２１と、比較器２２と、制御信号出力回路２３は、タイミング制御回路１６からのイネーブル信号Ｖｅｎｂによって動作が制御される。

即ち、検出器２１と比較器２２と制御信号出力回路２３は、イネーブル信号Ｖｅｎｂが入力された検出開始タイミング（Ｔｍｏｎ１）で動作を開始する。これにより、制御信号出力回路２３は、比較器２２からの比較結果Ｖｃｏｍｐの蓄積を開始する。

検出器２１と比較器２２は、イネーブル信号Ｖｅｎｂの反転信号が入力されると動作を停止する。制御信号出力回路２３は、イネーブル信号Ｖｅｎｂの反転信号が入力されたタイミング（判定タイミング：Ｔｍｏｎ２）で、比較結果Ｖｃｏｍｐに基づいてフィルタ制御信号Ｖｃｔｒｌ１を確定し、これを保持する。

また、判定タイミングの前に、検出電圧Ｖｉｎ３と基準電圧Ｖｒｅｆ１が同等レベルであることにより、比較器２２の比較結果Ｖｃｏｍｐが変動して不安定であり、大小判定に時間を要する場合、制御信号出力回路２３は、判定タイミングで、強制的にフィルタ１２をオフにするフィルタ制御信号Ｖｃｔｒｌ１（＝Ｖｃｔｒｌ１２）を出力する。この目的で、前述のように妨害波信号Ｓｂｌであると認識すべき信号レベルには数ｄＢのマージンを設けて基準電圧Ｖｒｅｆ１を設定する。

これにより、妨害波除去システム１００全体の不安定な動作を防止できる。さらに、無線通信システムに影響が小さい妨害波レベルであるのにフィルタ１２がオンすることを防止できるので、無駄な消費電力も抑えることもできる。

次に、カプラ１４と検出器２１の回路構成の一例について説明する。

図７は、本発明の第１の実施形態に係る妨害波除去システム１００のカプラ１４と検出器２１の回路図である。図７に示すように、カプラ１４は容量Ｃ１で構成されている。容量Ｃ１の一端は、入力端子ＲＦＩＮ及び増幅器１１の入力に接続されている。

検出器２１は、Ｎ型ＭＯＳトランジスタＮＭ１と、電流源Ｉと、容量Ｃ２とを有する。Ｎ型ＭＯＳトランジスタＮＭ１のゲートは、容量Ｃ１の他端に接続され、検出入力信号Ｖｉｎ２が入力される。Ｎ型ＭＯＳトランジスタＮＭ１のゲートには、バイアス電圧Ｖｂｉａｓも供給される。Ｎ型ＭＯＳトランジスタＮＭ１のドレインには、電源電圧が供給される。Ｎ型ＭＯＳトランジスタＮＭ１のソースは、電流源Ｉを介して接地されている。容量Ｃ２の一端は、Ｎ型ＭＯＳトランジスタＮＭ１のソースに接続され、他端は接地されている。この構成により、Ｎ型ＭＯＳトランジスタＮＭ１のソースから、検出入力信号Ｖｉｎ２の信号レベルに応じた検出電圧Ｖｉｎ３が出力される。

以上で説明したように、本実施形態によれば、妨害波検出期間である送信と受信との間の任意の判定タイミングで、入力信号Ｖｉｎ１に対応する検出入力信号Ｖｉｎ２の信号レベルＶｉｎ２ａに応じて、フィルタ１２をオンまたはオフに制御するようにしている。これにより、無線通信システムに影響が大きい妨害波レベルの場合には、フィルタ１２をオンにして妨害波信号Ｓｂｌを除去できる。また、無線通信システムに影響が小さい妨害波レベルの場合には、フィルタ１２をオフにすることで増幅信号Ｖａｍｐをそのまま出力するようにして、消費電力を低減できる。この場合、受信信号Ｓｒｘはフィルタ１２を通過しないので、受信信号Ｓｒｘの損失を低減できる。よって、無線通信システムの感度を改善できる。

つまり、妨害波信号Ｓｂｌを除去するためのフィルタ１２をオンチップ化することで半導体集積回路を小型化および低コスト化した上で、消費電力を低減できる。

また、入力信号Ｖｉｎ１に受信信号Ｓｒｘが含まれていない送信と受信との間に、妨害波信号Ｓｂｌを検出するようにしているので、受信信号Ｓｒｘと近い帯域の妨害波信号Ｓｂｌでも正確に検出できる。

また、妨害波検出期間以外では、検出器２１と比較器２２は動作を停止しているので、消費電力を低減できる。

（第１の実施形態の変形例）
妨害波抑圧部１７を次のように構成にすることも可能である。

図８は、本発明の第１の実施形態の変形例に係る妨害波除去システム１００ａのブロック図である。妨害波抑圧部１７ａ以外の構成は、図１と同一であるため、同一の構成要素に同一の符号を付し、説明を省略する。

妨害波抑圧部１７ａは、フィルタ１２ａと、スイッチ１３ａと、を有する。スイッチ１３ａは、一端が増幅器１１の出力と出力端子ＲＦＯＵＴとに接続されている。フィルタ１２ａは、スイッチ１３ａの他端と接地との間に接続されている。フィルタ１２ａがオンすると、スイッチ１３ａはオンとなり、フィルタ１２ａがオフすると、スイッチ１３ａはオフとなる。フィルタ１２ａは、アクティブフィルタ又はパッシブフィルタであり、オン時に妨害波成分を抑圧し、他の周波数成分にはほとんど影響を及ぼさない。つまり、フィルタ１２ａはノッチフィルタである。

即ち、前記妨害波抑圧部は、一端が前記増幅器の出力および前記出力端子に接続され、前記フィルタがオンするとオンになり、前記フィルタがオフするとオフになる、スイッチを更に有し、前記フィルタは、前記スイッチの他端と接地との間に接続されている。

この構成によっても、妨害波抑圧部１７ａは、フィルタ１２ａがオン時に、増幅信号Ｖａｍｐの妨害波成分を抑圧して出力信号Ｖｏｕｔ１として出力端子ＲＦＯＵＴに出力する。妨害波抑圧部１７ａは、フィルタ１２ａがオフ時に、増幅信号Ｖａｍｐを出力信号Ｖｏｕｔ１として出力端子ＲＦＯＵＴに出力する。よって、第１の実施形態と同様な効果が得られる。

また、カプラ１４を、トランスＴ１などにより構成することも可能である。

図９は、本発明の第１の実施形態の変形例に係る妨害波除去システム１００ａのカプラ１４ａと検出器２１の回路図である。

図９に示すように、カプラ１４ａはトランスＴ１で構成されている。トランスＴ１の一次側の一端は、入力端子ＲＦＩＮに接続されている。トランスＴの一次側の他端は、増幅器１１の入力に接続される。トランスＴ１の二次側の一端には、バイアス電圧Ｖｂｉａｓが供給される。トランスＴ１の二次側の他端は、Ｎ型ＭＯＳトランジスタＮＭ１のゲートに接続されている。この他の構成は、図７と同一であるため、同一の構成要素に同一の符号を付し、説明を省略する。

このような構成によっても、第１の実施形態と同様な効果が得られる。

（第２の実施形態）
第２の実施形態は、検出器と比較器にイネーブル信号Ｖｅｎｂが入力されないようにしている点が、第１の実施形態と異なる。

図１０は、本発明の第２の実施形態に係る妨害波除去システム２００の構成を示すブロック図である。図１０に示すように、フィルタ制御回路２１５において、検出器２２１と、比較器２２２にはイネーブル信号Ｖｅｎｂが入力されない。その他の構成は、図５の妨害波除去システム１００と同一であるため、同一の構成要素に同一の符号を付し、説明を省略する。

検出器２２１と、比較器２２２は、妨害波検出期間以外でも動作する。従って、この妨害波除去システム２００の消費電力は、第１の実施形態の妨害波除去システム１００の消費電力より若干増加する。しかし、タイミング制御回路１６は制御信号出力回路２３の動作を制御すれば良いので、第１の実施形態より制御を容易にできる。

他の動作は、第１の実施形態と同様である。よって、第１の実施形態と同様な効果も得られる。

（第３の実施形態）
第３の実施形態は、カプラが出力端子ＲＦＯＵＴに接続されている点が、第１の実施形態と異なる。

図１１は、本発明の第３の実施形態に係る妨害波除去システム３００の構成を示すブロック図である。

カプラ３１４は、出力端子ＲＦＯＵＴに接続され、出力信号Ｖｏｕｔ１を検出する。

減衰器（ＡＴＴ）３２４は、カプラ３１４で検出された検出出力信号Ｖｏｕｔ２を減衰させて、減衰信号Ｖｏｕｔ３を出力する。減衰器３２４は、例えば、容量、抵抗又はＭＯＳＦＥＴなどで構成できる。減衰器３２４の減衰量は、増幅器１１の利得を相殺するレベルに設定する。但し、減衰器３２４の減衰量を増幅器１１の利得と異なるようにして、減衰器３２４と増幅器１１の利得差だけ基準電圧Ｖｒｅｆ１をシフトしても良い。

検出器３２１は、減衰信号Ｖｏｕｔ３の信号レベルに応じた直流の検出電圧Ｖｏｕｔ４を出力する。

比較器２２は、検出電圧Ｖｏｕｔ４と、基準電圧Ｖｒｅｆ１と、を比較して、比較結果Ｖｃｏｍｐを出力する。

他の構成は、図５の妨害波除去システム１００と同一であるため、同一の構成要素に同一の符号を付し、説明を省略する。

上記の構成において、フィルタ１２の制御は第１の実施形態と同様に行われる。即ち、基準電圧Ｖｒｅｆ１と検出電圧Ｖｏｕｔ４が同等レベルの場合の制御信号出力回路２３の動作も、第１の実施形態と同様である。

本実施形態によれば、入力端子ＲＦＩＮにカプラ１４が接続されないため、入力信号Ｖｉｎ１の損失が第１の実施形態より減少する。これにより、ＮＦ（Ｎｏｉｓｅ Ｆｉｇｕｒｅ）が第１の実施形態より改善するので、無線通信システムの受信感度を改善できる。

また、第１の実施形態と同様な効果も得られる。

（第４の実施形態）
第４の実施形態は、検出器と比較器にイネーブル信号Ｖｅｎｂが入力されないようにしている点が、第３の実施形態と異なる。

図１２は、本発明の第４の実施形態に係る妨害波除去システム４００の構成を示すブロック図である。図１２に示すように、フィルタ制御回路４１５において、減衰器４２４と、検出器４２１と、比較器４２２にはイネーブル信号Ｖｅｎｂが入力されない。他の構成は、図１１の妨害波除去システム３００と同一であるため、同一の構成要素に同一の符号を付し、説明を省略する。

減衰器４２４と、検出器４２１と、比較器４２２は、妨害波検出期間以外でも動作する。従って、この妨害波除去システム４００の消費電力は、第３の実施形態の妨害波除去システム３００の消費電力より若干増加する。しかし、タイミング制御回路１６は制御信号出力回路２３の動作を制御すれば良いので、第３の実施形態より制御を容易にできる。

他の動作は、第３の実施形態と同様である。よって、第３の実施形態と同様な効果も得られる。

（第５の実施形態）
第５の実施形態は、入力信号Ｖｉｎ１の信号レベルと出力信号Ｖｏｕｔ１の信号レベルとの差分に基づいてフィルタ１２を制御する点が、第１の実施形態と異なる。

図１３は、本発明の第５の実施形態に係る妨害波除去システム５００の構成を示すブロック図である。図１３に示すように、妨害波除去システム５００は、図５の妨害波除去システム１００に、更にカプラ３１４を備える。また、フィルタ制御回路５１５の構成が、図５の妨害波除去システム１００のフィルタ制御回路１５の構成とは異なる。他の構成は、図５の妨害波除去システム１００と同一であるため、同一の構成要素に同一の符号を付し、説明を省略する。

カプラ（第１のカプラ）１４は、入力端子ＲＦＩＮに接続され、入力信号Ｖｉｎ１を検出する。

カプラ（第２のカプラ）３１４は、出力端子ＲＦＯＵＴに接続され、出力信号Ｖｏｕｔ１を検出する。

フィルタ制御回路５１５は、妨害波検出期間である送信と受信との間の任意の判定タイミングで、カプラ１４で検出された検出入力信号Ｖｉｎ２の信号レベルからカプラ３１４で検出された検出出力信号Ｖｏｕｔ２の信号レベルを減算した減算信号レベルが、基準値Ｖｂ２以上の時にフィルタ１２をオンに制御し、基準値Ｖｂ２未満の時にフィルタ１２をオフに制御する。

本実施形態では、フィルタ制御回路５１５は、入力信号検出器５０１と、出力信号検出器５０２と、減算器５０３と、電流電圧変換回路（ＩＶ）５０４と、比較器２２と、制御信号出力回路５２３とを有する。

入力信号検出器５０１は、カプラ１４からの検出入力信号Ｖｉｎ２の信号レベルＶｉｎ２ａに応じた入力検出電流Ｉｉｎを出力する。出力信号検出器５０２は、カプラ３１４からの検出出力信号Ｖｏｕｔ２の信号レベルＶｏｕｔ２ａに応じた出力検出電流Ｉｏｕｔを出力する。

減算器５０３は、入力検出電流Ｉｉｎから出力検出電流Ｉｏｕｔを減算して、減算結果を減算電流Ｉｄとして出力する。電流電圧変換回路５０４は、減算電流Ｉｄを検出電圧Ｖｄに変換する。比較器２２は、検出電圧Ｖｄと、基準値Ｖｂ２に相当する基準電圧Ｖｒｅｆ２と、を比較して、比較結果Ｖｃｏｍｐを出力する。

妨害波除去システム５００の動作を説明する。

タイミング制御回路１６は、タイミング制御信号Ｖｔｃｔｒｌ（＝Ｖｔｃｔｒｌ００）が入力されると、イネーブル信号Ｖｅｎｂを出力する。タイミング制御信号Ｖｔｃｔｒｌは、第１の実施形態と同様のタイミングで入力される。制御信号出力回路５２３は、イネーブル信号Ｖｅｎｂが入力されるとフィルタ１２をオンに制御する。また、このタイミングで、入力信号検出器５０１と、出力信号検出器５０２と、減算器５０３と、電流電圧変換回路５０４と、比較器２２は、動作を開始する。

妨害波検出期間において、入力信号Ｖｉｎ１として妨害波信号Ｓｂｌが入力されていない場合、入力信号Ｖｉｎ１と出力信号Ｖｏｕｔ１の信号レベルは低く且つほぼ同一である。従って、入力信号検出器５０１の入力検出電流Ｉｉｎと、出力信号検出器５０２の出力検出電流Ｉｏｕｔは、小さく且つほぼ同一である。

そのため、減算電流Ｉｄは小さいので、検出電圧Ｖｄは低い。予め、基準電圧Ｖｒｅｆ２は、この場合の検出電圧Ｖｄより高く設定されている。比較器２２の比較結果Ｖｃｏｍｐ（ローレベル）に基づいて、タイミング制御信号Ｖｔｃｔｒｌ（＝Ｖｔｃｔｒｌ０１）がタイミング制御回路１６に入力された判定タイミングで、制御信号出力回路５２３はフィルタ１２をオフに制御する。

これに対して、妨害波検出期間において、入力信号Ｖｉｎ１として妨害波信号Ｓｂｌが入力されている場合、入力信号Ｖｉｎ１の信号レベルは高い。妨害波信号Ｓｂｌはフィルタ１２で抑圧されるので、出力信号Ｖｏｕｔ１の信号レベルは低い。従って、入力信号検出器５０１の入力検出電流Ｉｉｎは大きく、出力信号検出器５０２の出力検出電流Ｉｏｕｔは、小さい。そのため、減算電流Ｉｄは大きいので、検出電圧Ｖｄは高い。予め、基準電圧Ｖｒｅｆ２は、この場合の検出電圧Ｖｄより低く設定されている。ここで、減算電流Ｉｄと検出電圧Ｖｄは、フィルタ１２における妨害波抑圧量を表している。

比較器２２の比較結果Ｖｃｏｍｐ（ハイレベル）に基づいて、タイミング制御信号Ｖｔｃｔｒｌ（＝Ｖｔｃｔｒｌ０１）がタイミング制御回路１６に入力された判定タイミングで、制御信号出力回路５２３はフィルタ１２をオンに制御する。つまり、フィルタ１２はオンを継続する。

判定タイミング以降では、入力信号検出器５０１と、出力信号検出器５０２と、減算器５０３と、電流電圧変換回路５０４と、比較器２２と、制御信号出力回路５２３は、動作を停止するので、消費電力を低減できる。

他の動作は第１の実施形態と同様である。即ち、基準電圧Ｖｒｅｆ２と検出電圧Ｖｄが同等レベルの場合の制御信号出力回路５２３の動作も、第１の実施形態と同様である。

本実施形態によれば、第１の実施形態と同様の効果が得られる。

なお、本実施形態の構成を変形して、入力信号検出器５０１が入力検出電圧を出力して、出力信号検出器５０２が出力検出電圧を出力して、減算器５０３がこれらの電圧の差分を検出電圧Ｖｄとして出力するように構成しても良い。この場合、電流電圧変換回路５０４は不要になる。

また、本実施形態の構成を変形して、検出電圧Ｖｄにより検出された妨害波抑圧量に基づいてフィルタ１２の減衰量を調節するように構成しても良い。この構成は、フィルタ１２の減衰量がばらつく場合に有効である。例えば、入力信号Ｖｉｎ１の信号レベルが基準値Ｖｂ２以上であって妨害波抑圧量が最大抑圧量以上の時、フィルタ１２の減衰量を減らした上でフィルタ１２をオンしても良い。これにより、消費電力が削減できる。また、入力信号Ｖｉｎ１の信号レベルが基準値Ｖｂ２以上であって妨害波抑圧量が最小抑圧量以下の時、フィルタ１２の減衰量を増加した上でフィルタ１２をオンしても良い。これにより、フィルタ１２の減衰量がばらついても、必要な妨害波抑圧量を確保できる。

第１の実施形態と同様に、入力信号Ｖｉｎ１の信号レベルが基準値Ｖｂ２未満であれば、フィルタ１２をオフに制御する。

このような構成により、必要な妨害波抑圧量を確保した上で、第１から第４の実施形態より消費電力を削減できる。

（他の変形例）
例えば、上記各実施形態では、フィルタ１２は帯域通過フィルタであるとして説明したが、帯域除去フィルタでも良い。

また、第１の実施形態の変形例を、第２から第５の実施形態に適用しても良い。

以上で説明した実施形態によれば、低消費電力で妨害波を除去できる。

（比較例）
以下に、発明者が知得する比較例について説明する。

ＩＣ内部で妨害波を除去する方法は幾つか存在し、代表的なものでは高いＱ値のアクティブフィルタを使用する構成（図１４（ａ））や、フィードフォワード方式を用いて妨害波を除去する構成（図１４（ｂ））などがある。

図１４（ａ）の構成では、低雑音増幅器ＬＮＡの後段にオンチップのアクティブフィルタＢＰＦが接続されている。アクティブフィルタＢＰＦを高いＱ値のフィルタにするために、Ｑ値を高める工夫がなされている。一般的には、ＬＣタンク回路の損失分を打ち消すために電圧制御発振器（ＶＣＯ）でも使用される負性抵抗回路Ｑ−ｅｎｈが用いられる。しかし、インダクタのＱ値が低い場合、小面積なアクティブフィルタＢＰＦのＱ値を高めるためには、より多くの電流を必要とする。更に、常にアクティブフィルタＢＰＦを動作させているので、消費電力は増加する。

また、図１４（ｂ）の構成は、低雑音増幅器ＬＮＡの出力部で妨害波信号を減算して、所望波信号のみを抽出するものである。より詳細には、入力端子ＲＦＩＮから入力された所望波信号（周波数ｆｒｆ）と妨害波信号（周波数ｆｂｌ）を、内部のローカル信号（周波数ｆｌｏ（≒ｆｒｆ））を用い、ダウンコンバージョンミキサＤＣＭによりダウンコンバートする。これにより、所望波信号はＤＣ付近の信号に変換され、妨害波信号は低周波数（ｆｌｏ−ｆｂｌ）の信号に変換される。ハイパスフィルタＨＰＦは、これらの信号から、妨害波信号に対応する低周波数の信号のみを抽出する。その後、アップコンバージョンミキサＵＣＭは、抽出された低周波数（ｆｌｏ−ｆｂｌ）の信号を、ローカル信号（周波数ｆｌｏ）を用いてアップコンバートして、妨害波信号のみを得る。そして、得られた妨害波信号を、低雑音増幅器ＬＮＡの出力信号から減算する。しかしながら、この構成では、２つものミキサを使用しているため面積が大きくなる上、消費電力も増大してしまう。

即ち、比較例の構成は、以上で説明した実施形態の構成より消費電力が高い。

以上、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。

１１ 増幅器
１２ フィルタ
１３ スイッチ
１４，３１４ カプラ
１５，２１５，３１５，４１５，５１５ フィルタ制御回路
１６ タイミング制御回路
１７ 妨害波抑圧部
２１，２２１，３２１，４２１ 検出器
２２，２２２，４２２ 比較器
２３，５２３ 制御信号出力回路
３２４，４２４ 減衰器
５０１ 入力信号検出器
５０２ 出力信号検出器
５０３ 減算器
５０４ 電流電圧変換回路
ＲＦＩＮ 入力端子
ＲＦＯＵＴ 出力端子
１００，２００，３００，４００，５００ 妨害波除去システム

Claims (5)

1. 送信と受信とが時分割に行われる無線通信規格に対応した半導体集積回路であって、
   受信された入力信号が入力される入力端子に入力が接続され、増幅信号を出力する増幅器と、
   オンまたはオフに制御されて、オン時に前記増幅信号の妨害波成分を抑圧して出力信号として出力端子に出力するフィルタを有し、前記フィルタがオフ時に、前記増幅信号を前記出力信号として前記出力端子に出力する、妨害波抑圧部と、
   前記入力信号または前記出力信号を検出するカプラと、
   妨害波検出期間である前記送信と前記受信との間の任意の判定タイミングで、前記カプラで検出された検出入力信号または検出出力信号の信号レベルが、基準値以上の時に前記フィルタをオンに制御して、前記基準値未満の時に前記フィルタをオフに制御する、フィルタ制御回路と、を備える
   ことを特徴とする半導体集積回路。
2. 前記フィルタ制御回路は、
   前記検出入力信号または前記検出出力信号の信号レベルに応じた検出電圧を出力する検出器と、
   前記検出電圧と、前記基準値に相当する基準電圧と、を比較して、比較結果を出力する比較器と、
   前記判定タイミングで、前記比較結果に従って、前記フィルタをオン又はオフに制御するフィルタ制御信号を出力する制御信号出力回路と、を有する
   ことを特徴とする請求項１に記載の半導体集積回路。
3. 前記検出器と、前記比較器と、前記制御信号出力回路は、前記判定タイミングより早い、前記妨害波検出期間内の検出開始タイミングで動作を開始して、
   前記制御信号出力回路は、前記判定タイミングの前に前記比較結果が不安定な場合、前記判定タイミングで、前記フィルタをオフに制御する前記フィルタ制御信号を出力する
   ことを特徴とする請求項２に記載の半導体集積回路。
4. 前記判定タイミングは、前記受信期間の直前のタイミングである
   ことを特徴とする請求項１から請求項３の何れかに記載の半導体集積回路。
5. 送信と受信とが時分割に行われる無線通信規格に対応した半導体集積回路であって、
   受信された入力信号が入力される入力端子に入力が接続され、増幅信号を出力する増幅器と、
   オンまたはオフに制御されて、オン時に前記増幅信号の妨害波成分を抑圧して出力信号として出力端子に出力するフィルタを有し、前記フィルタがオフ時に、前記増幅信号を前記出力信号として前記出力端子に出力する、妨害波抑圧部と、
   前記入力信号を検出する第１のカプラと、
   前記出力信号を検出する第２のカプラと、
   妨害波検出期間である前記送信と前記受信との間の任意の判定タイミングで、前記第１のカプラで検出された検出入力信号の信号レベルから前記第２のカプラで検出された検出出力信号の信号レベルを減算した減算信号レベルが、基準値以上の時に前記フィルタをオンに制御して、前記基準値未満の時に前記フィルタをオフに制御する、フィルタ制御回路と、を備える
   ことを特徴とする半導体集積回路。

Images